Fitter report for TR5_FMC_HDMI
Tue Dec 01 21:32:45 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. Fitter HSLP Summary
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Tue Dec 01 21:32:45 2020           ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                   ; TR5_FMC_HDMI                                    ;
; Top-level Entity Name           ; TR5_FMC_HDMI                                    ;
; Family                          ; Stratix V                                       ;
; Device                          ; 5SGXEA7H3F35C3                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 1,708 / 234,720 ( < 1 % )                       ;
; Total registers                 ; 2478                                            ;
; Total pins                      ; 150 / 664 ( 23 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 2,113,664 / 52,428,800 ( 4 % )                  ;
; Total RAM Blocks                ; 142 / 2,560 ( 6 % )                             ;
; Total DSP Blocks                ; 2 / 256 ( < 1 % )                               ;
; Total HSSI STD RX PCSs          ; 0 / 24 ( 0 % )                                  ;
; Total HSSI 10G RX PCSs          ; 0 / 24 ( 0 % )                                  ;
; Total HSSI GEN3 RX PCSs         ; 0 / 24 ( 0 % )                                  ;
; Total HSSI PMA RX Deserializers ; 0 / 24 ( 0 % )                                  ;
; Total HSSI STD TX PCSs          ; 0 / 24 ( 0 % )                                  ;
; Total HSSI 10G TX PCSs          ; 0 / 24 ( 0 % )                                  ;
; Total HSSI GEN3 TX PCSs         ; 0 / 24 ( 0 % )                                  ;
; Total HSSI PMA TX Serializers   ; 0 / 24 ( 0 % )                                  ;
; Total HSSI PIPE GEN1_2s         ; 0 / 24 ( 0 % )                                  ;
; Total HSSI GEN3s                ; 0 / 24 ( 0 % )                                  ;
; Total PLLs                      ; 1 / 68 ( 1 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5SGXEA7H3F35C3                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                        ; 4.0                                   ; 1.0                                   ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Programmable Power Technology Optimization                         ; Automatic                             ; Automatic                             ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles   ; 1.0                                   ; 1.0                                   ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; MLAB Implementation In 16-Bit Deep Mode                            ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.8%      ;
;     Processor 3            ;   2.9%      ;
;     Processor 4            ;   2.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                         ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                             ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; pll:tx_pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                                                             ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; pll:tx_pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                                                                             ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; OSC_50_B8D~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; RX_PCLK~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|altsyncram_v632:FIFOram|q_b[0]                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|altsyncram_v632:FIFOram|q_b[1]                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|altsyncram_v632:FIFOram|q_b[2]                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|altsyncram_v632:FIFOram|q_b[3]                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|altsyncram_v632:FIFOram|q_b[4]                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|altsyncram_v632:FIFOram|q_b[5]                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|altsyncram_v632:FIFOram|q_b[6]                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|altsyncram_v632:FIFOram|q_b[7]                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_bht_module:TR5_QSYS_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_hrn1:auto_generated|q_b[0]                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_bht_module:TR5_QSYS_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_hrn1:auto_generated|q_b[1]                                                                                                                                                                              ; PORTBDATAOUT     ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[0]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[0]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[0]~_Duplicate_1  ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[0]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[1]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[1]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[1]~_Duplicate_1  ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[1]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[2]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[2]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[2]~_Duplicate_1  ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[2]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[3]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[3]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[3]~_Duplicate_1  ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[3]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[4]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[4]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[4]~_Duplicate_1  ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[4]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[5]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[5]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[5]~_Duplicate_1  ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[5]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[6]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[6]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[6]~_Duplicate_1  ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[6]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[7]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[7]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[7]~_Duplicate_1  ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[7]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[8]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[8]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[8]~_Duplicate_1  ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[8]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[9]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[9]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[9]~_Duplicate_1  ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[9]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[10]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[10]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[10]~_Duplicate_1 ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[10]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[11]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[11]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[11]~_Duplicate_1 ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[11]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[12]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[12]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[12]~_Duplicate_1 ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[12]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[13]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[13]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[13]~_Duplicate_1 ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[13]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[14]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[14]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[14]~_Duplicate_1 ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[14]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[15]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[15]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[15]~_Duplicate_1 ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[15]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[16]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[16]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[16]~_Duplicate_1 ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[16]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[17]              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[17]              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[17]~_Duplicate_1 ; Q                ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0|data_out_wire[17]~_Duplicate_1 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; AX               ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                            ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[1]                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[2]                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[3]                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[4]                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[5]                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[6]                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[7]                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[8]                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[9]                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[10]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[11]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[12]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[13]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[14]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[15]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[16]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[17]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[0]                                                                ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[18]                                                           ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[19]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[20]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[21]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[22]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[23]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[24]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[25]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[26]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[27]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[28]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[29]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[30]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[31]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[32]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[33]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[34]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[35]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[36]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[37]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[38]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[39]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[40]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[41]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[42]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[43]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[44]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[45]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[46]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[47]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[48]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[49]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[50]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[51]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[52]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[53]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[54]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[55]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[56]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[57]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[58]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[59]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[60]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[61]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[62]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[63]                                                               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:output_reg_block|data_out_wire[18]                                                               ; RESULTA          ;                       ;
; TR5_QSYS:u0|TR5_QSYS_I2C_SCL:adv7619_rst|data_out                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_I2C_SCL:adv7619_rst|data_out~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_r:the_TR5_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_r:the_TR5_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|a_fefifo_7cf:fifo_state|cntr_1i7:count_usedw|counter_reg_bit[5]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|a_fefifo_7cf:fifo_state|cntr_1i7:count_usedw|counter_reg_bit[5]~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[1]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|jupdate                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|jupdate~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|read                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|read~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|user_saw_rvalid~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|pause_irq                                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|pause_irq~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_cmd_mux_001:cmd_mux_006|packet_in_progress                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_cmd_mux_001:cmd_mux_006|packet_in_progress~DUPLICATE                                                                                                                                                                                                                                                     ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adv7619_rst_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adv7619_rst_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hdmi_tx_fmc_i2c_scl_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hdmi_tx_fmc_i2c_scl_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hdmi_tx_fmc_i2c_sda_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hdmi_tx_fmc_i2c_sda_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                        ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rx0_edid_i2c_sda_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rx0_edid_i2c_sda_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rx1_edid_i2c_scl_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rx1_edid_i2c_scl_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sii9136_int_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sii9136_int_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sii9136_rst_n_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sii9136_rst_n_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent|hold_waitrequest                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent|hold_waitrequest~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adv7619_rst_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adv7619_rst_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adv7619_rst_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adv7619_rst_s1_translator|waitrequest_reset_override~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:button_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:button_s1_translator|waitrequest_reset_override~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hdmi_tx_fmc_i2c_scl_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hdmi_tx_fmc_i2c_scl_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[16]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[16]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_s1_translator|waitrequest_reset_override~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rx1_edid_i2c_sda_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rx1_edid_i2c_sda_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_ctrl_ld_bypass                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_ctrl_ld_bypass~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_ctrl_ld_signed                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_ctrl_ld_signed~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[0]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_wb_rd_addr_offset[2]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_wb_rd_addr_offset[2]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_wr_data_cnt[1]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_wr_data_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_active~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_offset[0]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_addr_offset[2]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_inst_result[7]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_inst_result[7]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_inst_result[18]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_inst_result[18]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_inst_result[24]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_inst_result[24]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_inst_result[25]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_inst_result[25]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_inst_result[27]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_inst_result[27]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_inst_result[31]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_inst_result[31]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_mem_baddr[4]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_mem_baddr[4]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_mem_baddr[5]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_mem_baddr[5]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_mem_baddr[8]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_mem_baddr[8]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_mem_baddr[15]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_mem_baddr[15]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_mem_baddr[17]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_mem_baddr[17]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_mem_baddr[18]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_mem_baddr[18]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_mem_byte_en[0]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_mem_byte_en[0]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_st_bypass_delayed                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_st_bypass_delayed~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_br_taken_waddr_partial[6]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_br_taken_waddr_partial[6]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_ctrl_implicit_dst_eretaddr                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_ctrl_implicit_dst_eretaddr~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_ic_fill_starting_d1~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_iw[14]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_iw[14]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_iw[25]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_iw[25]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_pc[1]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_pc[1]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_pc[3]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_pc[3]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_pc[11]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_pc[11]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_pc[12]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_pc[12]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_ctrl_logic                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_ctrl_logic~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_dst_regnum[1]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_dst_regnum[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_dst_regnum[4]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_dst_regnum[4]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_extra_pc[5]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_extra_pc[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_extra_pc[9]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_extra_pc[9]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_iw[0]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_iw[1]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_iw[1]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_iw[2]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_iw[2]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_logic_op[0]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_logic_op[0]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_pc[12]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_pc[12]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_regnum_b_cmp_D                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_regnum_b_cmp_D~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src1[5]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src1[8]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src1[18]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src1[24]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src1[25]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src1[28]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src1[29]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src2[6]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src2[6]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src2[11]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src2[11]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src2[12]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src2[12]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src2[17]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_src2[24]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|F_pc[7]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|F_pc[7]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[2]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[4]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[4]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[6]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[6]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[7]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[7]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[9]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[9]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[10]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[10]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[12]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[12]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[13]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[13]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[15]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[15]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[16]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[16]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[22]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[22]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[28]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[28]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[30]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_alu_result[30]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_ctrl_jmp_indirect~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_ctrl_ld8                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_ctrl_ld8~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_iw[5]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_iw[5]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_mem_byte_en[1]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_mem_byte_en[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_pipe_flush_waddr[4]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_pipe_flush_waddr[4]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_st_data[6]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_st_data[6]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_st_data[12]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_st_data[12]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_st_data[25]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_st_data[25]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_register_function:data_register_block_0|data_out_wire[31]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_register_function:data_register_block_0|data_out_wire[31]~DUPLICATE    ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck|sr[36]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck|sr[36]~DUPLICATE                            ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[2]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[2]~DUPLICATE                                                                                                                              ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[3]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[3]~DUPLICATE                                                                                                                              ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[15]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[15]~DUPLICATE                                                                                                                             ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[21]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[21]~DUPLICATE                                                                                                                             ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[30]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[30]~DUPLICATE                                                                                                                             ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|waitrequest                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|waitrequest~DUPLICATE                                                                                                                             ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|writedata[3]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|writedata[3]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|writedata[5]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|writedata[5]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|W_wr_data[8]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|W_wr_data[8]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|W_wr_data[14]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|W_wr_data[14]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|W_wr_data[16]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|W_wr_data[16]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|W_wr_data[24]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|W_wr_data[24]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_address_tag_field[4]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_address_tag_field[4]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_readdata_d1[13]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_readdata_d1[13]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[2]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[2]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[4]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[4]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[5]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[5]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[7]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[7]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[8]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[8]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[9]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[9]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[10]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[10]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[11]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[11]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[13]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[13]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[18]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[18]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[19]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[19]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[20]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[20]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[21]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[21]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[23]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[23]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[25]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[25]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[26]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[26]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[30]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|d_writedata[30]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|ic_fill_initial_offset[2]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|ic_fill_initial_offset[2]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_lqr1:auto_generated|address_reg_a[1]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_lqr1:auto_generated|address_reg_a[1]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_timer:timer|counter_is_running                                                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_timer:timer|counter_is_running~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_timer:timer|internal_counter[2]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_timer:timer|internal_counter[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_timer:timer|internal_counter[3]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_timer:timer|internal_counter[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_timer:timer|internal_counter[6]                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_timer:timer|internal_counter[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_timer:timer|internal_counter[28]                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_timer:timer|internal_counter[28]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_timer:timer|period_l_register[10]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_timer:timer|period_l_register[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; TR5_QSYS:u0|TR5_QSYS_timer:timer|period_l_register[11]                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|TR5_QSYS_timer:timer|period_l_register[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; TR5_QSYS:u0|altera_reset_controller:rst_controller_001|r_sync_rst_chain[2]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TR5_QSYS:u0|altera_reset_controller:rst_controller_001|r_sync_rst_chain[2]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|a_graycounter_ch6:rdptr_g1p|counter3a1                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|a_graycounter_ch6:rdptr_g1p|counter3a1~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|a_graycounter_ch6:rdptr_g1p|counter3a4                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|a_graycounter_ch6:rdptr_g1p|counter3a4~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|rdptr_g[4]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|rdptr_g[4]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]~DUPLICATE                                                   ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~DUPLICATE                                                       ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE                                        ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~DUPLICATE                                        ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; I/O Standard ; TR5_FMC_HDMI   ;              ; FMC_SCL    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; TR5_FMC_HDMI   ;              ; FMC_SDA    ; 2.5 V         ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                                       ;
+--------------------------------------+---------------------+----------------------------+--------------------------+
; Type                                 ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+--------------------------------------+---------------------+----------------------------+--------------------------+
; Placement (by node)                  ;                     ;                            ;                          ;
;     -- Requested                     ; 0.00 % ( 0 / 5904 ) ; 0.00 % ( 0 / 5904 )        ; 0.00 % ( 0 / 5904 )      ;
;     -- Achieved                      ; 0.00 % ( 0 / 5904 ) ; 0.00 % ( 0 / 5904 )        ; 0.00 % ( 0 / 5904 )      ;
;                                      ;                     ;                            ;                          ;
; Routing (by net)                     ;                     ;                            ;                          ;
;     -- Requested                     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved                      ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;                                      ;                     ;                            ;                          ;
; Number of Tiles locked to High-Speed ; 0                   ;                            ;                          ;
+--------------------------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5598 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 198 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 108 )    ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Desktop/TR5_D8M_HDMI/TR5_HDMI_FMC/output_files/TR5_FMC_HDMI.pin.


+---------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                     ;
+------------------------------------------------------------------+------------------------+-------+
; Resource                                                         ; Usage                  ; %     ;
+------------------------------------------------------------------+------------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)           ; 1,708 / 234,720        ; < 1 % ;
; ALMs needed [=A-B+C]                                             ; 1,708                  ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]                  ; 1,971 / 234,720        ; < 1 % ;
;         [a] ALMs used for LUT logic and registers                ; 745                    ;       ;
;         [b] ALMs used for LUT logic                              ; 850                    ;       ;
;         [c] ALMs used for registers                              ; 376                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs)      ; 0                      ;       ;
;     [B] Estimate of ALMs recoverable by dense packing            ; 265 / 234,720          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]                  ; 2 / 234,720            ; < 1 % ;
;         [a] Due to location constrained logic                    ; 0                      ;       ;
;         [b] Due to LAB-wide signal conflicts                     ; 0                      ;       ;
;         [c] Due to LAB input limits                              ; 2                      ;       ;
;         [d] Due to virtual I/Os                                  ; 0                      ;       ;
;                                                                  ;                        ;       ;
; Difficulty packing design                                        ; Low                    ;       ;
;                                                                  ;                        ;       ;
; Total LABs:  partially or completely used                        ; 272 / 23,472           ; 1 %   ;
;     -- Logic LABs                                                ; 272                    ;       ;
;     -- Memory LABs (up to half of total LABs)                    ; 0                      ;       ;
;                                                                  ;                        ;       ;
; Combinational ALUT usage for logic                               ; 2,818                  ;       ;
;     -- 7 input functions                                         ; 64                     ;       ;
;     -- 6 input functions                                         ; 646                    ;       ;
;     -- 5 input functions                                         ; 472                    ;       ;
;     -- 4 input functions                                         ; 560                    ;       ;
;     -- <=3 input functions                                       ; 1,076                  ;       ;
; Combinational ALUT usage for route-throughs                      ; 184                    ;       ;
;                                                                  ;                        ;       ;
; Dedicated logic registers                                        ; 2,424                  ;       ;
;     -- By type:                                                  ;                        ;       ;
;         -- Primary logic registers                               ; 2,240 / 469,440        ; < 1 % ;
;         -- Secondary logic registers                             ; 184 / 469,440          ; < 1 % ;
;     -- By function:                                              ;                        ;       ;
;         -- Design implementation registers                       ; 2,269                  ;       ;
;         -- Routing optimization registers                        ; 155                    ;       ;
;                                                                  ;                        ;       ;
; Virtual pins                                                     ; 0                      ;       ;
; I/O pins                                                         ; 150 / 664              ; 23 %  ;
;     -- Clock pins                                                ; 10 / 32                ; 31 %  ;
;     -- Dedicated input pins                                      ; 4 / 61                 ; 7 %   ;
; I/O registers                                                    ; 54                     ;       ;
;                                                                  ;                        ;       ;
; M20K blocks                                                      ; 142 / 2,560            ; 6 %   ;
; Total MLAB memory bits                                           ; 0                      ;       ;
; Total block memory bits                                          ; 2,113,664 / 52,428,800 ; 4 %   ;
; Total block memory implementation bits                           ; 2,908,160 / 52,428,800 ; 6 %   ;
;                                                                  ;                        ;       ;
; Total DSP Blocks                                                 ; 2 / 256                ; < 1 % ;
;                                                                  ;                        ;       ;
; Fractional PLLs                                                  ; 1 / 28                 ; 4 %   ;
; Global signals                                                   ; 5                      ;       ;
;     -- Global clocks                                             ; 4 / 16                 ; 25 %  ;
;     -- Quadrant clocks                                           ; 0 / 92                 ; 0 %   ;
;     -- Horizontal periphery clocks and Vertical periphery clocks ; 0 / 306                ; 0 %   ;
; SERDES transmitters                                              ; 0 / 210                ; 0 %   ;
; SERDES receivers                                                 ; 0 / 210                ; 0 %   ;
; JTAGs                                                            ; 1 / 1                  ; 100 % ;
; ASMI blocks                                                      ; 0 / 1                  ; 0 %   ;
; CRC blocks                                                       ; 0 / 1                  ; 0 %   ;
; Remote update blocks                                             ; 0 / 1                  ; 0 %   ;
; Oscillator blocks                                                ; 0 / 1                  ; 0 %   ;
; Standard RX PCSs                                                 ; 0 / 24                 ; 0 %   ;
; 10G RX PCSs                                                      ; 0 / 24                 ; 0 %   ;
; HSSI PMA RX Deserializers                                        ; 0 / 24                 ; 0 %   ;
; Standard TX PCSs                                                 ; 0 / 24                 ; 0 %   ;
; 10G TX PCSs                                                      ; 0 / 24                 ; 0 %   ;
; HSSI PMA TX Serializers                                          ; 0 / 24                 ; 0 %   ;
; CHANNEL PLLs                                                     ; 0 / 24                 ; 0 %   ;
; HSSI ATX PLL                                                     ; 0 / 16                 ; 0 %   ;
; Impedance control blocks                                         ; 0 / 4                  ; 0 %   ;
; Average interconnect usage (total/H/V)                           ; 0.4% / 0.4% / 0.4%     ;       ;
; Peak interconnect usage (total/H/V)                              ; 12.3% / 13.4% / 10.3%  ;       ;
;                                                                  ;                        ;       ;
; Programmable power technology high-speed tiles                   ; 155 / 14,556           ; 1 %   ;
; Programmable power technology low-power tiles                    ; 14,401 / 14,556        ; 99 %  ;
;     -- low-power tiles that are used by the design               ; 911 / 14,401           ; 6 %   ;
;     -- unused tiles (low-power)                                  ; 13,490 / 14,401        ; 94 %  ;
;                                                                  ;                        ;       ;
; Programmable power technology high-speed LAB tiles               ; 11 / 11,736            ; < 1 % ;
; Programmable power technology low-power LAB tiles                ; 11,725 / 11,736        ; 100 % ;
;     -- low-power LAB tiles that are used by the design           ; 911 / 11,725           ; 8 %   ;
;     -- unused LAB tiles (low-power)                              ; 10,814 / 11,725        ; 92 %  ;
;                                                                  ;                        ;       ;
; Maximum fan-out                                                  ; 2329                   ;       ;
; Highest non-global fan-out                                       ; 1439                   ;       ;
; Total fan-out                                                    ; 23480                  ;       ;
; Average fan-out                                                  ; 3.96                   ;       ;
+------------------------------------------------------------------+------------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                    ;
+-------------------------------------------------------------+-------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                     ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1636 / 234720 ( < 1 % ) ; 72 / 234720 ( < 1 % ) ; 0 / 234720 ( 0 % )             ;
; ALMs needed [=A-B+C]                                        ; 1636                    ; 72                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1891 / 234720 ( < 1 % ) ; 80 / 234720 ( < 1 % ) ; 0 / 234720 ( 0 % )             ;
;         [a] ALMs used for LUT logic and registers           ; 718                     ; 27                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 813                     ; 37                    ; 0                              ;
;         [c] ALMs used for registers                         ; 360                     ; 16                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                       ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 257 / 234720 ( < 1 % )  ; 8 / 234720 ( < 1 % )  ; 0 / 234720 ( 0 % )             ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 2 / 234720 ( < 1 % )    ; 0 / 234720 ( 0 % )    ; 0 / 234720 ( 0 % )             ;
;         [a] Due to location constrained logic               ; 0                       ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                       ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 2                       ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                       ; 0                     ; 0                              ;
;                                                             ;                         ;                       ;                                ;
; Difficulty packing design                                   ; Low                     ; Low                   ; Low                            ;
;                                                             ;                         ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 263 / 23472 ( 1 % )     ; 11 / 23472 ( < 1 % )  ; 0 / 23472 ( 0 % )              ;
;     -- Logic LABs                                           ; 263                     ; 11                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                       ; 0                     ; 0                              ;
;                                                             ;                         ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 2705                    ; 113                   ; 0                              ;
;     -- 7 input functions                                    ; 63                      ; 1                     ; 0                              ;
;     -- 6 input functions                                    ; 616                     ; 30                    ; 0                              ;
;     -- 5 input functions                                    ; 454                     ; 18                    ; 0                              ;
;     -- 4 input functions                                    ; 541                     ; 19                    ; 0                              ;
;     -- <=3 input functions                                  ; 1031                    ; 45                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 179                     ; 5                     ; 0                              ;
; Memory ALUT usage                                           ; 0                       ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                       ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                       ; 0                     ; 0                              ;
;                                                             ;                         ;                       ;                                ;
; Dedicated logic registers                                   ; 0                       ; 0                     ; 0                              ;
;     -- By type:                                             ;                         ;                       ;                                ;
;         -- Primary logic registers                          ; 2156 / 469440 ( < 1 % ) ; 84 / 469440 ( < 1 % ) ; 0 / 469440 ( 0 % )             ;
;         -- Secondary logic registers                        ; 179 / 469440 ( < 1 % )  ; 5 / 469440 ( < 1 % )  ; 0 / 469440 ( 0 % )             ;
;     -- By function:                                         ;                         ;                       ;                                ;
;         -- Design implementation registers                  ; 2184                    ; 85                    ; 0                              ;
;         -- Routing optimization registers                   ; 151                     ; 4                     ; 0                              ;
;                                                             ;                         ;                       ;                                ;
;                                                             ;                         ;                       ;                                ;
; Virtual pins                                                ; 0                       ; 0                     ; 0                              ;
; I/O pins                                                    ; 120                     ; 0                     ; 30                             ;
; I/O registers                                               ; 0                       ; 0                     ; 54                             ;
; Total block memory bits                                     ; 2113664                 ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 2908160                 ; 0                     ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )           ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M20K block                                                  ; 142 / 2560 ( 5 % )      ; 0 / 2560 ( 0 % )      ; 0 / 2560 ( 0 % )               ;
; DSP block                                                   ; 2 / 256 ( < 1 % )       ; 0 / 256 ( 0 % )       ; 0 / 256 ( 0 % )                ;
; Clock enable block                                          ; 1 / 414 ( < 1 % )       ; 0 / 414 ( 0 % )       ; 3 / 414 ( < 1 % )              ;
; Double data rate I/O output circuitry                       ; 0 / 980 ( 0 % )         ; 0 / 980 ( 0 % )       ; 27 / 980 ( 2 % )               ;
; Fractional PLL                                              ; 0 / 28 ( 0 % )          ; 0 / 28 ( 0 % )        ; 1 / 28 ( 3 % )                 ;
; PLL Output Counter                                          ; 0 / 252 ( 0 % )         ; 0 / 252 ( 0 % )       ; 2 / 252 ( < 1 % )              ;
; PLL Reconfiguration Block                                   ; 0 / 28 ( 0 % )          ; 0 / 28 ( 0 % )        ; 1 / 28 ( 3 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 28 ( 0 % )          ; 0 / 28 ( 0 % )        ; 1 / 28 ( 3 % )                 ;
;                                                             ;                         ;                       ;                                ;
; Connections                                                 ;                         ;                       ;                                ;
;     -- Input Connections                                    ; 368                     ; 133                   ; 57                             ;
;     -- Registered Input Connections                         ; 211                     ; 99                    ; 0                              ;
;     -- Output Connections                                   ; 72                      ; 192                   ; 294                            ;
;     -- Registered Output Connections                        ; 59                      ; 192                   ; 0                              ;
;                                                             ;                         ;                       ;                                ;
; Internal Connections                                        ;                         ;                       ;                                ;
;     -- Total Connections                                    ; 24886                   ; 920                   ; 548                            ;
;     -- Registered Connections                               ; 10666                   ; 716                   ; 0                              ;
;                                                             ;                         ;                       ;                                ;
; External Connections                                        ;                         ;                       ;                                ;
;     -- Top                                                  ; 18                      ; 197                   ; 225                            ;
;     -- sld_hub:auto_hub                                     ; 197                     ; 2                     ; 126                            ;
;     -- hard_block:auto_generated_inst                       ; 225                     ; 126                   ; 0                              ;
;                                                             ;                         ;                       ;                                ;
; Partition Interface                                         ;                         ;                       ;                                ;
;     -- Input Ports                                          ; 119                     ; 62                    ; 61                             ;
;     -- Output Ports                                         ; 66                      ; 79                    ; 39                             ;
;     -- Bidir Ports                                          ; 9                       ; 0                     ; 0                              ;
;                                                             ;                         ;                       ;                                ;
; Registered Ports                                            ;                         ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                       ; 3                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                       ; 40                    ; 0                              ;
;                                                             ;                         ;                       ;                                ;
; Port Connectivity                                           ;                         ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                       ; 2                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                       ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                       ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                       ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                       ; 47                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                       ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                       ; 52                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                       ; 59                    ; 0                              ;
+-------------------------------------------------------------+-------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADV7619_INT ; AM17  ; 3D       ; 51           ; 0            ; 56           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BUTTON[0]   ; A22   ; 8D       ; 62           ; 129          ; 128          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BUTTON[1]   ; A29   ; 8A       ; 0            ; 126          ; 137          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BUTTON[2]   ; AN22  ; 3C       ; 22           ; 0            ; 44           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; BUTTON[3]   ; AB10  ; 4B       ; 194          ; 0            ; 128          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; CPU_RESET_n ; AB19  ; 3D       ; 59           ; 0            ; 84           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; FAN_ALERT_n ; AE20  ; 3C       ; 46           ; 0            ; 100          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; OSC_50_B3B  ; D24   ; 8D       ; 57           ; 129          ; 100          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; OSC_50_B4A  ; AH8   ; 4B       ; 202          ; 0            ; 72           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; OSC_50_B4D  ; AM13  ; 4C       ; 191          ; 0            ; 84           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; OSC_50_B7A  ; AF6   ; 4A       ; 210          ; 7            ; 75           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; OSC_50_B7D  ; AK14  ; 4C       ; 189          ; 0            ; 128          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; OSC_50_B8A  ; B25   ; 8C       ; 46           ; 129          ; 100          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; OSC_50_B8D  ; A4    ; 7A       ; 210          ; 120          ; 131          ; 2329                  ; 0                  ; yes    ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_AP[0]    ; AB6   ; 4A       ; 210          ; 8            ; 3            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_AP[1]    ; D16   ; 7C       ; 189          ; 129          ; 128          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_AP[2]    ; L24   ; 8C       ; 39           ; 129          ; 44           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_AP[3]    ; AA18  ; 3D       ; 57           ; 0            ; 128          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_AP[4]    ; B13   ; 7C       ; 191          ; 129          ; 56           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_AP[5]    ; L11   ; 7C       ; 182          ; 129          ; 128          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_BD[0]    ; W12   ; 4C       ; 187          ; 0            ; 128          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_BD[10]   ; AA12  ; 4C       ; 186          ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_BD[11]   ; AF13  ; 4C       ; 182          ; 0            ; 128          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_BD[12]   ; AF16  ; 4D       ; 162          ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_BD[13]   ; AD17  ; 4D       ; 158          ; 0            ; 100          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_BD[14]   ; AB12  ; 4C       ; 186          ; 0            ; 56           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_BD[15]   ; AC12  ; 4C       ; 184          ; 0            ; 72           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_BD[1]    ; AJ12  ; 4C       ; 179          ; 0            ; 128          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_BD[2]    ; A17   ; 7D       ; 170          ; 129          ; 128          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_BD[3]    ; A20   ; 7D       ; 166          ; 129          ; 100          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_BD[4]    ; H17   ; 7D       ; 162          ; 129          ; 28           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_BD[5]    ; C19   ; 7D       ; 166          ; 129          ; 128          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_BD[6]    ; G19   ; 7D       ; 162          ; 129          ; 84           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_BD[7]    ; F18   ; 7D       ; 158          ; 129          ; 72           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_BD[8]    ; AG12  ; 4C       ; 181          ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_BD[9]    ; W14   ; 4C       ; 177          ; 0            ; 72           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_DE       ; V13   ; 4C       ; 177          ; 0            ; 44           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_GD[0]    ; AF17  ; 4D       ; 162          ; 0            ; 84           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_GD[10]   ; D18   ; 7D       ; 169          ; 129          ; 0            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_GD[11]   ; C17   ; 7D       ; 170          ; 129          ; 72           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_GD[12]   ; H19   ; 7D       ; 162          ; 129          ; 0            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_GD[13]   ; A19   ; 7D       ; 169          ; 129          ; 56           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_GD[14]   ; A16   ; 7D       ; 170          ; 129          ; 44           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_GD[15]   ; E19   ; 7D       ; 169          ; 129          ; 84           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_GD[1]    ; AG13  ; 4C       ; 179          ; 0            ; 100          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_GD[2]    ; AH13  ; 4C       ; 179          ; 0            ; 72           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_GD[3]    ; AF15  ; 4C       ; 182          ; 0            ; 72           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_GD[4]    ; AE13  ; 4C       ; 184          ; 0            ; 128          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_GD[5]    ; W16   ; 4D       ; 162          ; 0            ; 56           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_GD[6]    ; AF11  ; 4C       ; 181          ; 0            ; 84           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_GD[7]    ; U13   ; 4C       ; 187          ; 0            ; 100          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_GD[8]    ; AF14  ; 4C       ; 182          ; 0            ; 100          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_GD[9]    ; AB13  ; 4C       ; 186          ; 0            ; 84           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_HS       ; W17   ; 4D       ; 158          ; 0            ; 128          ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_MCLK     ; G25   ; 8C       ; 31           ; 129          ; 100          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_PCLK     ; B4    ; 7A       ; 210          ; 120          ; 47           ; 22                    ; 0                  ; yes    ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_RD[0]    ; AF12  ; 4C       ; 182          ; 0            ; 44           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_RD[10]   ; AD14  ; 4C       ; 176          ; 0            ; 56           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_RD[11]   ; AC17  ; 4D       ; 158          ; 0            ; 72           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_RD[12]   ; AA13  ; 4C       ; 186          ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_RD[13]   ; W13   ; 4C       ; 177          ; 0            ; 128          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_RD[14]   ; AH15  ; 4C       ; 181          ; 0            ; 56           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_RD[15]   ; AE14  ; 4C       ; 184          ; 0            ; 44           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_RD[1]    ; AC14  ; 4C       ; 176          ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_RD[2]    ; AH14  ; 4C       ; 181          ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_RD[3]    ; AH12  ; 4C       ; 179          ; 0            ; 44           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_RD[4]    ; W15   ; 4D       ; 162          ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_RD[5]    ; AA14  ; 4C       ; 176          ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_RD[6]    ; Y16   ; 4D       ; 158          ; 0            ; 44           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_RD[7]    ; Y14   ; 4C       ; 177          ; 0            ; 100          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_RD[8]    ; AD12  ; 4C       ; 184          ; 0            ; 100          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_RD[9]    ; AB14  ; 4C       ; 176          ; 0            ; 84           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_SCLK     ; B8    ; 7B       ; 206          ; 129          ; 0            ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RX_VS       ; B19   ; 7D       ; 169          ; 129          ; 28           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RZQ_DDR3    ; AK22  ; 3C       ; 25           ; 0            ; 128          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RZQ_FMC     ; AD6   ; 4A       ; 210          ; 7            ; 131          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SII9136_INT ; U24   ; 3B       ; 19           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[0]       ; F23   ; 8D       ; 49           ; 129          ; 44           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[1]       ; B34   ; 8A       ; 0            ; 128          ; 131          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[2]       ; M24   ; 8D       ; 54           ; 129          ; 44           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[3]       ; Y10   ; 4B       ; 197          ; 0            ; 44           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADV7619_CS_n    ; C4    ; 7A       ; 210          ; 121          ; 59           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ADV7619_RESET_n ; AP18  ; 3D       ; 49           ; 0            ; 100          ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; FMC_GA[0]       ; AL25  ; 3A       ; 0            ; 3            ; 53           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; FMC_GA[1]       ; P25   ; 8C       ; 35           ; 129          ; 44           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; FPGA_I2C_SCL    ; Y23   ; 3C       ; 29           ; 0            ; 28           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[0]          ; AD20  ; 3C       ; 46           ; 0            ; 72           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[1]          ; AB22  ; 3C       ; 29           ; 0            ; 84           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[2]          ; AN10  ; 4B       ; 210          ; 1            ; 47           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LED[3]          ; AE22  ; 3C       ; 31           ; 0            ; 128          ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; SII9136_RST_n   ; Y24   ; 3B       ; 20           ; 0            ; 44           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_BD[0]        ; AK28  ; 3A       ; 0            ; 2            ; 61           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_BD[10]       ; AD16  ; 4D       ; 163          ; 0            ; 128          ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_BD[11]       ; AC15  ; 4C       ; 174          ; 0            ; 44           ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_BD[1]        ; U12   ; 4C       ; 187          ; 0            ; 72           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_BD[2]        ; A14   ; 7C       ; 192          ; 129          ; 100          ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_BD[3]        ; AP24  ; 3B       ; 2            ; 0            ; 128          ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_BD[4]        ; AH16  ; 4D       ; 166          ; 0            ; 72           ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_BD[5]        ; AB15  ; 4C       ; 174          ; 0            ; 100          ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_BD[6]        ; AG15  ; 4D       ; 163          ; 0            ; 100          ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_BD[7]        ; AM16  ; 4D       ; 169          ; 0            ; 0            ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_BD[8]        ; AE16  ; 4D       ; 163          ; 0            ; 44           ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_BD[9]        ; AP15  ; 4D       ; 170          ; 0            ; 128          ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_DE           ; AJ17  ; 4D       ; 169          ; 0            ; 28           ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_DSR3L        ; G28   ; 8C       ; 24           ; 129          ; 56           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_DSR3R        ; H13   ; 7C       ; 177          ; 129          ; 44           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_GD[0]        ; AG30  ; 3A       ; 0            ; 8            ; 31           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_GD[10]       ; AA15  ; 4C       ; 174          ; 0            ; 72           ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_GD[11]       ; AN16  ; 4D       ; 170          ; 0            ; 72           ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_GD[1]        ; E17   ; 7D       ; 158          ; 129          ; 44           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_GD[2]        ; AB24  ; 3B       ; 10           ; 0            ; 128          ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_GD[3]        ; E14   ; 7C       ; 184          ; 129          ; 100          ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_GD[4]        ; AG16  ; 4D       ; 163          ; 0            ; 72           ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_GD[5]        ; AN15  ; 4D       ; 170          ; 0            ; 44           ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_GD[6]        ; AL16  ; 4D       ; 169          ; 0            ; 84           ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_GD[7]        ; AK15  ; 4D       ; 166          ; 0            ; 128          ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_GD[8]        ; AH17  ; 4D       ; 166          ; 0            ; 100          ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_GD[9]        ; AD15  ; 4C       ; 174          ; 0            ; 128          ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_HS           ; AJ15  ; 4D       ; 166          ; 0            ; 44           ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_I2S[0]       ; E16   ; 7C       ; 189          ; 129          ; 44           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_I2S[1]       ; K24   ; 8C       ; 39           ; 129          ; 128          ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_I2S[2]       ; Y19   ; 3D       ; 57           ; 0            ; 100          ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_I2S[3]       ; C13   ; 7C       ; 191          ; 129          ; 28           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_MCLK         ; J27   ; 8C       ; 31           ; 129          ; 128          ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_PCLK         ; G26   ; 8C       ; 29           ; 129          ; 0            ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_RD[0]        ; B1    ; 7A       ; 210          ; 124          ; 31           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_RD[10]       ; J19   ; 7D       ; 163          ; 129          ; 44           ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_RD[11]       ; B20   ; 7D       ; 166          ; 129          ; 72           ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_RD[1]        ; Y12   ; 4C       ; 187          ; 0            ; 44           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_RD[2]        ; AL28  ; 3A       ; 0            ; 6            ; 131          ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_RD[3]        ; AN12  ; 4C       ; 192          ; 0            ; 44           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_RD[4]        ; AP16  ; 4D       ; 170          ; 0            ; 100          ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_RD[5]        ; AK16  ; 4D       ; 169          ; 0            ; 56           ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_RD[6]        ; J18   ; 7D       ; 163          ; 129          ; 128          ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_RD[7]        ; G17   ; 7D       ; 162          ; 129          ; 56           ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_RD[8]        ; K16   ; 7D       ; 163          ; 129          ; 100          ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_RD[9]        ; J16   ; 7D       ; 163          ; 129          ; 72           ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_SCK          ; A11   ; 7B       ; 206          ; 129          ; 56           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_SPDIF        ; AB7   ; 4A       ; 210          ; 8            ; 87           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_VS           ; D19   ; 7D       ; 166          ; 129          ; 44           ; yes             ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; TX_WS           ; M12   ; 7C       ; 182          ; 129          ; 44           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                  ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------+
; ADV7619_CSCL_FMC ; AK18  ; 3D       ; 51           ; 0            ; 84           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                    ;
; ADV7619_CSDA_FMC ; W24   ; 3B       ; 20           ; 0            ; 100          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; TR5_QSYS:u0|TR5_QSYS_I2C_SDA:i2c_sda|data_dir (inverted)             ;
; FPGA_I2C_SDA     ; M23   ; 8D       ; 54           ; 129          ; 128          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; yes        ; no       ; Off          ; 1.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                    ;
; RX0_DDC_SCL      ; AN18  ; 3D       ; 49           ; 0            ; 72           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                    ;
; RX0_DDC_SDA      ; AL19  ; 3D       ; 49           ; 0            ; 44           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; TR5_QSYS:u0|TR5_QSYS_I2C_SDA:rx0_edid_i2c_sda|data_dir (inverted)    ;
; RX1_DDC_SCL      ; AL17  ; 3D       ; 51           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                    ;
; RX1_DDC_SDA      ; V24   ; 3B       ; 20           ; 0            ; 72           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; TR5_QSYS:u0|TR5_QSYS_I2C_SDA:rx1_edid_i2c_sda|data_dir (inverted)    ;
; SII9136_CSCL_FMC ; AA24  ; 3B       ; 20           ; 0            ; 128          ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; -                                                                    ;
; SII9136_CSDA_FMC ; AM18  ; 3D       ; 49           ; 0            ; 128          ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; TR5_QSYS:u0|TR5_QSYS_I2C_SDA:hdmi_tx_fmc_i2c_sda|data_dir (inverted) ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B3L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 28 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 28 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 5 / 36 ( 14 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 7 / 48 ( 15 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3C       ; 7 / 48 ( 15 % )   ; 1.5V          ; --           ; 2.5V          ;
; 3D       ; 10 / 24 ( 42 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4D       ; 24 / 24 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4C       ; 39 / 48 ( 81 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4B       ; 4 / 48 ( 8 % )    ; 1.5V          ; --           ; 2.5V          ;
; 4A       ; 4 / 24 ( 17 % )   ; 2.5V          ; --           ; 2.5V          ;
; B0R      ; 0 / 28 ( 0 % )    ; --            ; --           ; --            ;
; B1R      ; 0 / 28 ( 0 % )    ; --            ; --           ; --            ;
; B2R      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B3R      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 7A       ; 4 / 24 ( 17 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 2 / 48 ( 4 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 9 / 48 ( 19 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 21 / 36 ( 58 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8D       ; 5 / 24 ( 21 % )   ; 1.5V          ; --           ; 2.5V          ;
; 8C       ; 8 / 48 ( 17 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 2 / 24 ( 8 % )    ; 1.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                 ;
+----------+------------+--------------------+---------------------------------+--------+--------------+----------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank           ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage        ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+--------------------+---------------------------------+--------+--------------+----------------+--------------+-----------------+----------+--------------+
; A2       ; 692        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A3       ;            ; 7A                 ; VCCIO7A                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; A4       ; 704        ; 7A                 ; OSC_50_B8D                      ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; A5       ; 706        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 7B                 ; VCCIO7B                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; A7       ; 720        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 724        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A9       ;            ; 7B                 ; VCCIO7B                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; A10      ; 725        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 726        ; 7B                 ; TX_SCK                          ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; A12      ;            ; 7C                 ; VCCIO7C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; A13      ; 757        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 758        ; 7C                 ; TX_BD[2]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; A15      ;            ; 7C                 ; VCCIO7C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; A16      ; 803        ; 7D                 ; RX_GD[14]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; A17      ; 804        ; 7D                 ; RX_BD[2]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; A18      ;            ; 7D                 ; VCCIO7D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; A19      ; 810        ; 7D                 ; RX_GD[13]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; A20      ; 814        ; 7D                 ; RX_BD[3]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; A21      ; 947        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 948        ; 8D                 ; BUTTON[0]                       ; input  ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; A23      ; 952        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A24      ;            ; 8D                 ; VCCIO8D                         ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; A25      ; 972        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 971        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A27      ;            ; 8C                 ; VCCIO8C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; A28      ; 978        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A29      ; 1068       ; 8A                 ; BUTTON[1]                       ; input  ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; A30      ;            ; 8A                 ; VCCIO8A                         ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; A31      ; 1069       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A32      ; 1070       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; A33      ; 1072       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 577        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA2      ; 576        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA5      ; 550        ; 4A                 ; ^MSEL1                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AA6      ; 549        ; 4A                 ; ^MSEL0                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA8      ; 500        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 497        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA10     ;            ; --                 ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA12     ; 453        ; 4C                 ; RX_BD[10]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 455        ; 4C                 ; RX_RD[12]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 431        ; 4C                 ; RX_RD[5]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 425        ; 4C                 ; TX_GD[10]                       ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA17     ;            ; --                 ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AA18     ; 270        ; 3D                 ; RX_AP[3]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA20     ; 249        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 246        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 224        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA23     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA24     ; 206        ; 3B                 ; SII9136_CSCL_FMC                ; bidir  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AA25     ; 179        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA26     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA27     ; 180        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA28     ; 147        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA29     ; 121        ; 3A                 ; ^AS_DATA1                       ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AA30     ; 143        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AA31     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA32     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AA33     ; 89         ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AA34     ; 88         ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB3      ; 575        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB4      ; 574        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB6      ; 527        ; 4A                 ; RX_AP[0]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 526        ; 4A                 ; TX_SPDIF                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 523        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB9      ; 496        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB10     ; 474        ; 4B                 ; BUTTON[3]                       ; input  ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 475        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 452        ; 4C                 ; RX_BD[14]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 454        ; 4C                 ; RX_GD[9]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ; 430        ; 4C                 ; RX_RD[9]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AB15     ; 424        ; 4C                 ; TX_BD[5]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4D                 ; VREFB4DN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AB17     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB18     ; 275        ; 3D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB19     ; 274        ; 3D                 ; CPU_RESET_n                     ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AB20     ; 248        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 227        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 226        ; 3C                 ; LED[1]                          ; output ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AB23     ; 183        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB24     ; 182        ; 3B                 ; TX_GD[2]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AB25     ;            ; --                 ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AB26     ; 178        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB27     ; 146        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB28     ; 123        ; 3A                 ; ^DCLK                           ; bidir  ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AB29     ; 142        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AB30     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB31     ; 91         ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB32     ; 90         ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AB33     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AB34     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC1      ; 573        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC2      ; 572        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC5      ; 544        ; 4A                 ; ^GND                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC6      ; 531        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC7      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC8      ; 522        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC9      ; 499        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC11     ; 472        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC12     ; 449        ; 4C                 ; RX_BD[15]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AC13     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC14     ; 429        ; 4C                 ; RX_RD[1]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AC15     ; 427        ; 4C                 ; TX_BD[11]                       ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AC16     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC17     ; 401        ; 4D                 ; RX_RD[11]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AC18     ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AC19     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC20     ; 251        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC21     ; 250        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC22     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC23     ; 229        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 195        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC25     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC26     ; 187        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC27     ; 118        ; 3A                 ; ^nCSO                           ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AC28     ; 120        ; 3A                 ; ^AS_DATA2                       ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AC29     ; 138        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC30     ; 139        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AC31     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC32     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AC33     ; 93         ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AC34     ; 92         ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD3      ; 571        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD4      ; 570        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD6      ; 530        ; 4A                 ; RZQ_FMC                         ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AD7      ; 521        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD8      ; 520        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD9      ; 498        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD10     ;            ; 4B                 ; VREFB4BN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AD11     ; 473        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 448        ; 4C                 ; RX_RD[8]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AD13     ;            ; 4C                 ; VREFB4CN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AD14     ; 428        ; 4C                 ; RX_RD[10]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AD15     ; 426        ; 4C                 ; TX_GD[9]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AD16     ; 410        ; 4D                 ; TX_BD[10]                       ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AD17     ; 400        ; 4D                 ; RX_BD[13]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AD18     ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AD19     ;            ; 3D                 ; VREFB3DN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AD20     ; 253        ; 3C                 ; LED[0]                          ; output ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AD21     ;            ; 3C                 ; VREFB3CN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AD22     ; 231        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 228        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD24     ; 194        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD25     ;            ; 3B                 ; VREFB3BN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AD26     ; 186        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD27     ;            ; 3A                 ; VREFB3AN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AD28     ; 145        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD29     ; 137        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AD30     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD31     ; 95         ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD32     ; 94         ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AD33     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AD34     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE1      ; 569        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE2      ; 568        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE5      ; 547        ; 4A                 ; ^CONF_DONE                      ; bidir  ;              ;                ; --           ;                 ; --       ; --           ;
; AE6      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE7      ;            ; 4A                 ; VREFB4AN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; AE8      ; 491        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE9      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE10     ; 476        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE11     ; 477        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE13     ; 450        ; 4C                 ; RX_GD[4]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AE14     ; 451        ; 4C                 ; RX_RD[15]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AE15     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE16     ; 411        ; 4D                 ; TX_BD[8]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE18     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE19     ; 277        ; 3D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 252        ; 3C                 ; FAN_ALERT_n                     ; input  ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AE21     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE22     ; 230        ; 3C                 ; LED[3]                          ; output ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AE23     ; 233        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE24     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE25     ; 189        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE26     ; 185        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE27     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE28     ; 144        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE29     ; 136        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AE30     ; 112        ; 3A                 ; ^nCONFIG                        ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AE31     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE32     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AE33     ; 97         ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AE34     ; 96         ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF3      ; 567        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF4      ; 566        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF6      ; 529        ; 4A                 ; OSC_50_B7A                      ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AF7      ; 525        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 490        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 489        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 488        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 442        ; 4C                 ; RX_GD[6]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AF12     ; 447        ; 4C                 ; RX_RD[0]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AF13     ; 446        ; 4C                 ; RX_BD[11]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AF14     ; 444        ; 4C                 ; RX_GD[8]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AF15     ; 445        ; 4C                 ; RX_GD[3]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AF16     ; 407        ; 4D                 ; RX_BD[12]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AF17     ; 406        ; 4D                 ; RX_GD[0]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AF18     ; 279        ; 3D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 276        ; 3D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 255        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 254        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 237        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 232        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 193        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 188        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 184        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF27     ; 119        ; 3A                 ; ^AS_DATA3                       ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AF28     ; 122        ; 3A                 ; ^AS_DATA0, ASDO                 ;        ;              ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AF29     ; 140        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AF30     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF31     ; 99         ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF32     ; 98         ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AF33     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AF34     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG1      ; 565        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG2      ; 564        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG5      ; 553        ; 4A                 ; ^MSEL4                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AG6      ; 528        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 524        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG8      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG9      ; 495        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 487        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG11     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG12     ; 443        ; 4C                 ; RX_BD[8]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AG13     ; 436        ; 4C                 ; RX_GD[1]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AG14     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG15     ; 408        ; 4D                 ; TX_BD[6]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AG16     ; 409        ; 4D                 ; TX_GD[4]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG18     ; 278        ; 3D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 265        ; 3D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG20     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG21     ; 239        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 236        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG23     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG24     ; 192        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 191        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG26     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG27     ; 149        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AG28     ;            ; --                 ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AG29     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG30     ; 141        ; 3A                 ; TX_GD[0]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AG31     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG32     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AG33     ; 101        ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AG34     ; 100        ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH3      ; 563        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH4      ; 562        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH6      ;            ; --                 ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AH7      ;            ; --                 ; VCCBAT                          ; power  ;              ; 3.0V           ; --           ;                 ; --       ; --           ;
; AH8      ; 493        ; 4B                 ; OSC_50_B4A                      ; input  ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AH9      ; 494        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 486        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH11     ; 485        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 439        ; 4C                 ; RX_RD[3]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AH13     ; 437        ; 4C                 ; RX_GD[2]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AH14     ; 441        ; 4C                 ; RX_RD[2]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ; 440        ; 4C                 ; RX_RD[14]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AH16     ; 413        ; 4D                 ; TX_BD[4]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AH17     ; 412        ; 4D                 ; TX_GD[8]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AH18     ; 264        ; 3D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH19     ;            ; --                 ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AH20     ; 243        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH21     ; 238        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 235        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 234        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 171        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 190        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH26     ; 151        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 148        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AH28     ;            ; --                 ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --           ;                 ; --       ; --           ;
; AH29     ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AH30     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH31     ; 103        ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH32     ; 102        ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AH33     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AH34     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ1      ; 561        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AJ2      ; 560        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AJ3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ5      ; 552        ; 4A                 ; ^MSEL3                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AJ6      ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AJ7      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ8      ; 492        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ9      ; 511        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ11     ; 484        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 438        ; 4C                 ; RX_BD[1]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AJ13     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ14     ; 463        ; 4C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ; 415        ; 4D                 ; TX_HS                           ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AJ16     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ17     ; 417        ; 4D                 ; TX_DE                           ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AJ18     ; 267        ; 3D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ19     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ20     ; 241        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 242        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ23     ; 169        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ24     ; 170        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ26     ; 150        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 153        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ29     ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AJ30     ; 114        ; 3A                 ; altera_reserved_tms             ; input  ; 2.5 V        ;                ; --           ; N               ; no       ; Off          ;
; AJ31     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ32     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AJ33     ; 105        ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AJ34     ; 104        ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK3      ; 559        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK4      ; 558        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK6      ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AK7      ;            ; --                 ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --           ;                 ; --       ; --           ;
; AK8      ; 533        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 510        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK10     ; 509        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK11     ; 508        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 465        ; 4C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 464        ; 4C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 462        ; 4C                 ; OSC_50_B7D                      ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AK15     ; 414        ; 4D                 ; TX_GD[7]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AK16     ; 416        ; 4D                 ; TX_RD[5]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ; 263        ; 3D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK18     ; 262        ; 3D                 ; ADV7619_CSCL_FMC                ; bidir  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AK19     ; 266        ; 3D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK20     ; 240        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK21     ; 219        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 218        ; 3C                 ; RZQ_DDR3                        ; input  ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AK23     ; 168        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 166        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK25     ; 167        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK26     ; 154        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 155        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 152        ; 3A                 ; TX_BD[0]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AK29     ; 117        ; 3A                 ; altera_reserved_tdo             ; output ; 2.5 V        ;                ; --           ; N               ; no       ; Off          ;
; AK30     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK31     ; 107        ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK32     ; 106        ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AK33     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AK34     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL1      ; 557        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AL2      ; 556        ; B0R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AL3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL4      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL5      ; 551        ; 4A                 ; ^MSEL2                          ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AL6      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL7      ; 535        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL8      ; 532        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL9      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL10     ; 515        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL11     ; 513        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL12     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL13     ; 467        ; 4C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL14     ; 461        ; 4C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL15     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL16     ; 418        ; 4D                 ; TX_GD[6]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AL17     ; 261        ; 3D                 ; RX1_DDC_SCL                     ; bidir  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AL18     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL19     ; 259        ; 3D                 ; RX0_DDC_SDA                     ; bidir  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AL20     ;            ; 3C, 3D, 3E         ; VCCPD3CD                        ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AL21     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL22     ; 213        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL23     ; 165        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL24     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL25     ; 159        ; 3A                 ; FMC_GA[0]                       ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AL26     ; 157        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AL27     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL28     ; 134        ; 3A                 ; TX_RD[2]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AL29     ; 116        ; 3A                 ; altera_reserved_tdi             ; input  ; 2.5 V        ;                ; --           ; N               ; no       ; Off          ;
; AL30     ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AL31     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL32     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AL33     ; 109        ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AL34     ; 108        ; B0L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AM1      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM2      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM3      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM4      ; 546        ; 4A                 ; ^nSTATUS                        ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AM5      ; 542        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM6      ; 543        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM7      ; 534        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM8      ;            ; 4A, 4B, 4C, 4D, 4E ; VCCPD4                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AM9      ;            ; 4B                 ; VCCIO4B                         ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AM10     ; 514        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM11     ; 512        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM12     ;            ; 4A, 4B, 4C, 4D, 4E ; VCCPD4                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AM13     ; 466        ; 4C                 ; OSC_50_B4D                      ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AM14     ; 460        ; 4C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM15     ;            ; 4D                 ; VCCIO4D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AM16     ; 419        ; 4D                 ; TX_BD[7]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AM17     ; 260        ; 3D                 ; ADV7619_INT                     ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AM18     ; 258        ; 3D                 ; SII9136_CSDA_FMC                ; bidir  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AM19     ; 217        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM20     ; 216        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM21     ;            ; 3C                 ; VCCIO3C                         ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AM22     ; 212        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM23     ; 164        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM24     ;            ; 3A, 3B             ; VCCPD3AB                        ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AM25     ; 158        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM26     ; 156        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM27     ;            ; 3A                 ; VCCIO3A                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AM28     ; 135        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM29     ;            ; 3A, 3B             ; VCCPD3AB                        ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AM30     ; 126        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM31     ; 127        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AM32     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM33     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AM34     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN1      ;            ;                    ; RREF                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AN2      ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AN3      ; 545        ; 4A                 ; ^nCE                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AN4      ; 539        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN5      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN6      ; 541        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN7      ; 537        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN8      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN9      ; 517        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN10     ; 519        ; 4B                 ; LED[2]                          ; output ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AN11     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN12     ; 471        ; 4C                 ; TX_RD[3]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AN13     ; 469        ; 4C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN14     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN15     ; 423        ; 4D                 ; TX_GD[5]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AN16     ; 421        ; 4D                 ; TX_GD[11]                       ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AN17     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN18     ; 257        ; 3D                 ; RX0_DDC_SCL                     ; bidir  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AN19     ; 215        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN20     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN21     ; 209        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN22     ; 211        ; 3C                 ; BUTTON[2]                       ; input  ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AN23     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN24     ; 163        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN25     ; 161        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN26     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN27     ; 133        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN28     ; 131        ; 3A                 ; ~ALTERA_DATA0~ / RESERVED_INPUT ; input  ; 1.8 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AN29     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN30     ; 129        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AN31     ; 115        ; 3A                 ; altera_reserved_tck             ; input  ; 2.5 V        ;                ; --           ; N               ; no       ; Off          ;
; AN32     ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; AN33     ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AN34     ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AP2      ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; AP3      ; 548        ; 4A                 ; ^nIO_PULLUP                     ; input  ;              ;                ; --           ;                 ; --       ; --           ;
; AP4      ; 538        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP5      ;            ; 4A                 ; VCCIO4A                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AP6      ; 540        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP7      ; 536        ; 4A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP8      ;            ; 4B                 ; VCCIO4B                         ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AP9      ; 516        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP10     ; 518        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP11     ;            ; 4C                 ; VCCIO4C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AP12     ; 470        ; 4C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP13     ; 468        ; 4C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP14     ;            ; 4C                 ; VCCIO4C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AP15     ; 422        ; 4D                 ; TX_BD[9]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AP16     ; 420        ; 4D                 ; TX_RD[4]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AP17     ;            ; 3D                 ; VCCIO3D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AP18     ; 256        ; 3D                 ; ADV7619_RESET_n                 ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AP19     ; 214        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP20     ;            ; 3C                 ; VCCIO3C                         ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; AP21     ; 208        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP22     ; 210        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP23     ;            ; 3B                 ; VCCIO3B                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AP24     ; 162        ; 3B                 ; TX_BD[3]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; AP25     ; 160        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP26     ;            ; 3B                 ; VCCIO3B                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AP27     ; 132        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP28     ; 130        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP29     ;            ; 3A                 ; VCCIO3A                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; AP30     ; 128        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP31     ; 125        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP32     ; 124        ; 3A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; AP33     ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; B1       ; 689        ; 7A                 ; TX_RD[0]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; B2       ; 691        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B4       ; 703        ; 7A                 ; RX_PCLK                         ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; B5       ; 705        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B6       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B7       ; 719        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 723        ; 7B                 ; RX_SCLK                         ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; B9       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B10      ; 728        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 729        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B12      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B13      ; 762        ; 7C                 ; RX_AP[4]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; B14      ; 756        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B16      ; 760        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 806        ; 7D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B19      ; 809        ; 7D                 ; RX_VS                           ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; B20      ; 813        ; 7D                 ; TX_RD[11]                       ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; B21      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B22      ; 950        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 951        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B25      ; 974        ; 8C                 ; OSC_50_B8A                      ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; B26      ; 975        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B27      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B28      ; 977        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B29      ; 1067       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B30      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B31      ; 1074       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B32      ; 1071       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; B33      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; B34      ; 1076       ; 8A                 ; SW[1]                           ; input  ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; C1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; C2       ; 690        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 694        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 702        ; 7A                 ; ADV7619_CS_n                    ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; C5       ;            ; 7A                 ; VREFB7AN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; C6       ; 721        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 722        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C8       ;            ; 7A, 7B, 7C, 7D, 7E ; VCCPD7                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; C9       ; 736        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 727        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C11      ; 730        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C12      ; 770        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 761        ; 7C                 ; TX_I2S[3]                       ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; C14      ;            ; 7A, 7B, 7C, 7D, 7E ; VCCPD7                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; C15      ; 755        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 759        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 805        ; 7D                 ; RX_GD[11]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; C18      ;            ; 7A, 7B, 7C, 7D, 7E ; VCCPD7                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; C19      ; 812        ; 7D                 ; RX_BD[5]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; C20      ;            ; 7D                 ; VCCIO7D                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; C21      ; 949        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 956        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 957        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ; 8A, 8B, 8C, 8D, 8E ; VCCPD8                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; C25      ; 973        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ; 8C                 ; VCCIO8C                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; C27      ; 976        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C28      ; 981        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C29      ;            ; 8A                 ; VREFB8AN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; C30      ;            ; 8A, 8B, 8C, 8D, 8E ; VCCPD8                          ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; C31      ; 1073       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C32      ; 1077       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C33      ; 1078       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; C34      ; 1075       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D1       ; 688        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D3       ; 693        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D4       ; 701        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D6       ; 699        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 700        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D9       ; 735        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 741        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D11      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D12      ; 769        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 773        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D15      ; 766        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 764        ; 7C                 ; RX_AP[1]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; D17      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D18      ; 807        ; 7D                 ; RX_GD[10]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; D19      ; 811        ; 7D                 ; TX_VS                           ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; D20      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D21      ; 836        ; 7D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 955        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D24      ; 958        ; 8D                 ; OSC_50_B3B                      ; input  ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; D25      ; 1012       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D26      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D27      ; 980        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D28      ; 982        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D29      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D30      ; 1080       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D31      ; 1084       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D32      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; D33      ; 1086       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; D34      ; 1089       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 687        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 685        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 686        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 695        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 696        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 698        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 731        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 732        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 740        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 739        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 742        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 767        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 774        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 778        ; 7C                 ; TX_GD[3]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; E15      ; 765        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 763        ; 7C                 ; TX_I2S[0]                       ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; E17      ; 823        ; 7D                 ; TX_GD[1]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; E18      ; 826        ; 7D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 808        ; 7D                 ; RX_GD[15]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; E20      ; 838        ; 7D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 835        ; 7D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 968        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E23      ; 954        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 953        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E25      ; 1011       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E26      ; 1010       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E27      ; 979        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E28      ; 1016       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E29      ; 1082       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E30      ; 1079       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E31      ; 1083       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E32      ; 1085       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; E33      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; E34      ; 1090       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F3       ; 683        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F4       ; 684        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 697        ; 7A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F6       ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; F7       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F8       ; 737        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 738        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F10      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F11      ; 772        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F12      ; 768        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F14      ; 777        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 776        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F17      ; 824        ; 7D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F18      ; 825        ; 7D                 ; RX_BD[7]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; F19      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F20      ; 837        ; 7D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 832        ; 7D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F23      ; 967        ; 8D                 ; SW[0]                           ; input  ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; F24      ; 1008       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F25      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F26      ; 1009       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F27      ; 1015       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F28      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F29      ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; F30      ; 1081       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F31      ; 1088       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F32      ; 1087       ; 8A                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; F33      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; F34      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G1       ;            ;                    ; RREF                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G5       ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; G6       ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; G7       ; 733        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 734        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G9       ; 754        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G10      ; 753        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 771        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 786        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 792        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G14      ; 794        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 775        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 798        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 822        ; 7D                 ; TX_RD[7]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; G18      ;            ; --                 ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; G19      ; 820        ; 7D                 ; RX_BD[6]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; G20      ; 834        ; 7D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 831        ; 7D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 966        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 970        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G24      ; 1007       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G25      ; 998        ; 8C                 ; RX_MCLK                         ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; G26      ; 999        ; 8C                 ; TX_PCLK                         ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; G27      ; 1000       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; G28      ; 1014       ; 8C                 ; TX_DSR3L                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; G29      ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; G30      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G31      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G32      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G33      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; G34      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H3       ; 607        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H4       ; 606        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H6       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H7       ;            ; --                 ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; H8       ; 716        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H10      ; 752        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 785        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H13      ; 791        ; 7C                 ; TX_DSR3R                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 793        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H15      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H16      ; 797        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 821        ; 7D                 ; RX_BD[4]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; H18      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H19      ; 819        ; 7D                 ; RX_GD[12]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; H20      ; 833        ; 7D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H22      ; 965        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H23      ; 969        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H24      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H25      ; 997        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H26      ;            ; 8C                 ; VREFB8CN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H28      ; 1013       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H29      ; 1018       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; H30      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H31      ; 59         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H32      ; 58         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; H33      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; H34      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J1       ; 605        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J2       ; 604        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J5       ; 682        ; 7A                 ; ^GND                            ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J6       ; 714        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J7       ; 718        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 715        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 750        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 751        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; 7C                 ; VREFB7CN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; J12      ; 788        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 796        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 795        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 799        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 817        ; 7D                 ; TX_RD[9]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; J17      ;            ; 7D                 ; VREFB7DN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; J18      ; 816        ; 7D                 ; TX_RD[6]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; J19      ; 815        ; 7D                 ; TX_RD[10]                       ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; J20      ; 830        ; 7D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J21      ; 827        ; 7D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 828        ; 7D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J23      ;            ; 8D                 ; VREFB8DN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; J24      ; 986        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J25      ; 987        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J26      ; 988        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J27      ; 996        ; 8C                 ; TX_MCLK                         ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; J28      ; 1004       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J29      ; 1017       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; J30      ;            ; --                 ; VCC_AUX                         ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; J31      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J32      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; J33      ; 61         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; J34      ; 60         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K3       ; 603        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K4       ; 602        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K6       ; 713        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K7       ; 717        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K9       ; 749        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ; 7B                 ; VREFB7BN0                       ; power  ;              ;                ; --           ;                 ; --       ; --           ;
; K11      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K12      ; 787        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K13      ; 802        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K14      ; 801        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K15      ; 800        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K16      ; 818        ; 7D                 ; TX_RD[8]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; K17      ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; K18      ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; K19      ;            ; --                 ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; K20      ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K21      ; 829        ; 7D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K22      ; 964        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K23      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K24      ; 984        ; 8C                 ; TX_I2S[1]                       ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; K25      ; 985        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K26      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K27      ; 995        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K28      ; 1003       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; K29      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K30      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K31      ; 63         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K32      ; 62         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; K33      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; K34      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L1       ; 601        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L2       ; 600        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                    ; TEMPDIODEp                      ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L6       ; 710        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L7       ; 709        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 712        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 748        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L10      ; 747        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L11      ; 780        ; 7C                 ; RX_AP[5]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; L12      ; 789        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L13      ; 790        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L14      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L15      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; L16      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L17      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; L18      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L19      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; L20      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; L22      ; 962        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L23      ; 963        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L24      ; 983        ; 8C                 ; RX_AP[2]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; L25      ; 989        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L26      ; 990        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L27      ; 1001       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L28      ; 1005       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L29      ; 1006       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; L30      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L31      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L32      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; L33      ; 65         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; L34      ; 64         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M3       ; 599        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M4       ; 598        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M6       ;            ;                    ; TEMPDIODEn                      ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M8       ; 711        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 708        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M11      ;            ; --                 ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; M12      ; 779        ; 7C                 ; TX_WS                           ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; M13      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M14      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; M15      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; M16      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; M17      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; M19      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; M20      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; M21      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M22      ; 961        ; 8D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; M23      ; 960        ; 8D                 ; FPGA_I2C_SDA                    ; bidir  ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; M24      ; 959        ; 8D                 ; SW[2]                           ; input  ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; M25      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M26      ; 994        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; M27      ; 1002       ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; M28      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M29      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M30      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M31      ; 67         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M32      ; 66         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; M33      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; M34      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N1       ; 597        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N2       ; 596        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N5       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N6       ; 608        ; B1R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; N7       ; 609        ; B1R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; N8       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N9       ; 707        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 745        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; N11      ; 781        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; N12      ; 783        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; N13      ; 784        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; N14      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; N15      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N16      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; N17      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; N18      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; N19      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; N20      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N21      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; N22      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N23      ; 197        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; N24      ; 196        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; N25      ;            ; --                 ; VCCPT                           ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; N26      ; 993        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; N27      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N28      ; 56         ; B1L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; N29      ; 57         ; B1L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; N30      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N31      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N32      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; N33      ; 69         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; N34      ; 68         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P3       ; 595        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P4       ; 594        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P6       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P8       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P9       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P10      ; 746        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 782        ; 7C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; P12      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P13      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; P16      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; P17      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; P18      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P19      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; P20      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; P21      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; P22      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P23      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P24      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P25      ; 991        ; 8C                 ; FMC_GA[1]                       ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; P26      ; 992        ; 8C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; P27      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P28      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P29      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P30      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P31      ; 71         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P32      ; 70         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; P33      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; P34      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R1       ; 593        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R2       ; 592        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R5       ; 582        ; B1R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; R6       ; 583        ; B1R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; R7       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R8       ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; R9       ; 744        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 503        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; R11      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R12      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R14      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; R15      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; R16      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; R17      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R18      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; R19      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; R20      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; R21      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R22      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R23      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R24      ; 201        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; R25      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R26      ; 198        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; R27      ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; R28      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R29      ; 82         ; B1L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; R30      ; 83         ; B1L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; R31      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R32      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; R33      ; 73         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; R34      ; 72         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T3       ; 591        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T4       ; 590        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T6       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T8       ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; T9       ; 743        ; 7B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 502        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T13      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T14      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; T15      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T16      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; T17      ;            ;                    ; DNU                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T18      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; T19      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; T20      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; T21      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; T22      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T23      ; 200        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; T24      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T25      ; 199        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; T26      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T27      ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; T28      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T29      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T30      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T31      ; 75         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T32      ; 74         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; T33      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; T34      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U1       ; 589        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U2       ; 588        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U6       ; 580        ; B0R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; U7       ; 581        ; B0R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; U8       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U9       ; 507        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 481        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 480        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 457        ; 4C                 ; TX_BD[1]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 456        ; 4C                 ; RX_GD[7]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; U15      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; U16      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; U17      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U18      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; U19      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; U20      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; U21      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; U22      ; 221        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; U23      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U24      ; 203        ; 3B                 ; SII9136_INT                     ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; U25      ; 172        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; U26      ; 173        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; U27      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U28      ; 84         ; B0L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; U29      ; 85         ; B0L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; U30      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U31      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U32      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; U33      ; 77         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; U34      ; 76         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V3       ; 587        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V4       ; 586        ; B1R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V5       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V6       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V8       ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; V9       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V10      ; 506        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 479        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; V12      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V13      ; 435        ; 4C                 ; RX_DE                           ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; V14      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V15      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; V16      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V17      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; V18      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V19      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; V20      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V21      ;            ; --                 ; VCC                             ; power  ;              ; 0.85V          ; --           ;                 ; --       ; --           ;
; V22      ; 220        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; V23      ; 202        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; V24      ; 205        ; 3B                 ; RX1_DDC_SDA                     ; bidir  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; V25      ; 177        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; V26      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V27      ;            ; --                 ; VCCD_FPLL                       ; power  ;              ; 1.5V           ; --           ;                 ; --       ; --           ;
; V28      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V29      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V30      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V31      ; 79         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V32      ; 78         ; B1L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; V33      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; V34      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W1       ; 585        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W2       ; 584        ; B1R                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W3       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W4       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W5       ; 554        ; B0R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; W6       ; 555        ; B0R                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W8       ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; W9       ; 505        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W10      ; 504        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 478        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 458        ; 4C                 ; RX_BD[0]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; W13      ; 434        ; 4C                 ; RX_RD[13]                       ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; W14      ; 433        ; 4C                 ; RX_BD[9]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; W15      ; 405        ; 4D                 ; RX_RD[4]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; W16      ; 404        ; 4D                 ; RX_GD[5]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; W17      ; 402        ; 4D                 ; RX_HS                           ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; W18      ; 273        ; 3D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W19      ; 269        ; 3D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 244        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W21      ; 245        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 223        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W23      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W24      ; 204        ; 3B                 ; ADV7619_CSDA_FMC                ; bidir  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; W25      ; 175        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W26      ; 176        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; W27      ;            ; --                 ; VCCA_FPLL                       ; power  ;              ; 2.5V           ; --           ;                 ; --       ; --           ;
; W28      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W29      ; 110        ; B0L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; W30      ; 111        ; B0L                ; GXB_GND*                        ;        ;              ;                ; Row I/O      ;                 ; --       ; --           ;
; W31      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W32      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; W33      ; 81         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; W34      ; 80         ; B1L                ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y1       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y3       ; 579        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y4       ; 578        ; B0R                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y6       ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y9       ; 501        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 483        ; 4B                 ; SW[3]                           ; input  ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 482        ; 4B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y12      ; 459        ; 4C                 ; TX_RD[1]                        ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; Y13      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y14      ; 432        ; 4C                 ; RX_RD[7]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y16      ; 403        ; 4D                 ; RX_RD[6]                        ; input  ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 271        ; 3D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 272        ; 3D                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 268        ; 3D                 ; TX_I2S[2]                       ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y21      ; 247        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 222        ; 3C                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y23      ; 225        ; 3C                 ; FPGA_I2C_SCL                    ; output ; 1.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; Y24      ; 207        ; 3B                 ; SII9136_RST_n                   ; output ; 2.5 V        ;                ; Column I/O   ; N               ; no       ; Off          ;
; Y25      ; 174        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y26      ; 181        ; 3B                 ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O   ;                 ; no       ; On           ;
; Y27      ; 113        ; 3A                 ; altera_reserved_ntrst           ; input  ; 2.5 V        ;                ; --           ; N               ; no       ; Off          ;
; Y28      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y29      ;            ;                    ; GND                             ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y30      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y31      ; 87         ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y32      ; 86         ; B0L                ; GXB_NC                          ;        ;              ;                ; --           ;                 ; --       ; --           ;
; Y33      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
; Y34      ;            ;                    ; GND                             ; gnd    ;              ;                ; --           ;                 ; --       ; --           ;
+----------+------------+--------------------+---------------------------------+--------+--------------+----------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; LED[0]           ; Missing drive strength and slew rate ;
; LED[1]           ; Missing drive strength and slew rate ;
; LED[2]           ; Missing drive strength and slew rate ;
; LED[3]           ; Missing drive strength and slew rate ;
; FPGA_I2C_SCL     ; Missing drive strength and slew rate ;
; ADV7619_CS_n     ; Missing drive strength and slew rate ;
; ADV7619_RESET_n  ; Missing drive strength and slew rate ;
; FMC_GA[0]        ; Missing drive strength and slew rate ;
; FMC_GA[1]        ; Missing drive strength and slew rate ;
; SII9136_RST_n    ; Missing drive strength and slew rate ;
; TX_BD[0]         ; Missing drive strength and slew rate ;
; TX_BD[1]         ; Missing drive strength and slew rate ;
; TX_BD[2]         ; Missing drive strength and slew rate ;
; TX_BD[3]         ; Missing drive strength and slew rate ;
; TX_BD[4]         ; Missing drive strength and slew rate ;
; TX_BD[5]         ; Missing drive strength and slew rate ;
; TX_BD[6]         ; Missing drive strength and slew rate ;
; TX_BD[7]         ; Missing drive strength and slew rate ;
; TX_BD[8]         ; Missing drive strength and slew rate ;
; TX_BD[9]         ; Missing drive strength and slew rate ;
; TX_BD[10]        ; Missing drive strength and slew rate ;
; TX_BD[11]        ; Missing drive strength and slew rate ;
; TX_DE            ; Missing drive strength and slew rate ;
; TX_DSR3L         ; Missing drive strength and slew rate ;
; TX_DSR3R         ; Missing drive strength and slew rate ;
; TX_GD[0]         ; Missing drive strength and slew rate ;
; TX_GD[1]         ; Missing drive strength and slew rate ;
; TX_GD[2]         ; Missing drive strength and slew rate ;
; TX_GD[3]         ; Missing drive strength and slew rate ;
; TX_GD[4]         ; Missing drive strength and slew rate ;
; TX_GD[5]         ; Missing drive strength and slew rate ;
; TX_GD[6]         ; Missing drive strength and slew rate ;
; TX_GD[7]         ; Missing drive strength and slew rate ;
; TX_GD[8]         ; Missing drive strength and slew rate ;
; TX_GD[9]         ; Missing drive strength and slew rate ;
; TX_GD[10]        ; Missing drive strength and slew rate ;
; TX_GD[11]        ; Missing drive strength and slew rate ;
; TX_HS            ; Missing drive strength and slew rate ;
; TX_I2S[0]        ; Missing drive strength and slew rate ;
; TX_I2S[1]        ; Missing drive strength and slew rate ;
; TX_I2S[2]        ; Missing drive strength and slew rate ;
; TX_I2S[3]        ; Missing drive strength and slew rate ;
; TX_MCLK          ; Missing drive strength and slew rate ;
; TX_PCLK          ; Missing drive strength and slew rate ;
; TX_RD[0]         ; Missing drive strength and slew rate ;
; TX_RD[1]         ; Missing drive strength and slew rate ;
; TX_RD[2]         ; Missing drive strength and slew rate ;
; TX_RD[3]         ; Missing drive strength and slew rate ;
; TX_RD[4]         ; Missing drive strength and slew rate ;
; TX_RD[5]         ; Missing drive strength and slew rate ;
; TX_RD[6]         ; Missing drive strength and slew rate ;
; TX_RD[7]         ; Missing drive strength and slew rate ;
; TX_RD[8]         ; Missing drive strength and slew rate ;
; TX_RD[9]         ; Missing drive strength and slew rate ;
; TX_RD[10]        ; Missing drive strength and slew rate ;
; TX_RD[11]        ; Missing drive strength and slew rate ;
; TX_SCK           ; Missing drive strength and slew rate ;
; TX_SPDIF         ; Missing drive strength and slew rate ;
; TX_VS            ; Missing drive strength and slew rate ;
; TX_WS            ; Missing drive strength and slew rate ;
; FPGA_I2C_SDA     ; Missing drive strength and slew rate ;
; ADV7619_CSCL_FMC ; Missing drive strength and slew rate ;
; ADV7619_CSDA_FMC ; Missing drive strength and slew rate ;
; RX0_DDC_SCL      ; Missing drive strength and slew rate ;
; RX0_DDC_SDA      ; Missing drive strength and slew rate ;
; RX1_DDC_SCL      ; Missing drive strength and slew rate ;
; RX1_DDC_SDA      ; Missing drive strength and slew rate ;
; SII9136_CSCL_FMC ; Missing drive strength and slew rate ;
; SII9136_CSDA_FMC ; Missing drive strength and slew rate ;
; OSC_50_B3B       ; Missing location assignment          ;
; OSC_50_B4A       ; Missing location assignment          ;
; OSC_50_B4D       ; Missing location assignment          ;
; OSC_50_B7A       ; Missing location assignment          ;
; OSC_50_B7D       ; Missing location assignment          ;
; OSC_50_B8A       ; Missing location assignment          ;
; BUTTON[1]        ; Missing location assignment          ;
; BUTTON[2]        ; Missing location assignment          ;
; BUTTON[3]        ; Missing location assignment          ;
; CPU_RESET_n      ; Missing location assignment          ;
; SW[0]            ; Missing location assignment          ;
; SW[1]            ; Missing location assignment          ;
; SW[2]            ; Missing location assignment          ;
; SW[3]            ; Missing location assignment          ;
; LED[0]           ; Missing location assignment          ;
; LED[1]           ; Missing location assignment          ;
; LED[2]           ; Missing location assignment          ;
; LED[3]           ; Missing location assignment          ;
; FAN_ALERT_n      ; Missing location assignment          ;
; RZQ_DDR3         ; Missing location assignment          ;
; RZQ_FMC          ; Missing location assignment          ;
; FPGA_I2C_SCL     ; Missing location assignment          ;
; ADV7619_CS_n     ; Missing location assignment          ;
; ADV7619_RESET_n  ; Missing location assignment          ;
; FMC_GA[0]        ; Missing location assignment          ;
; FMC_GA[1]        ; Missing location assignment          ;
; SII9136_RST_n    ; Missing location assignment          ;
; TX_BD[0]         ; Missing location assignment          ;
; TX_BD[1]         ; Missing location assignment          ;
; TX_BD[2]         ; Missing location assignment          ;
; TX_BD[3]         ; Missing location assignment          ;
; TX_BD[4]         ; Missing location assignment          ;
; TX_BD[5]         ; Missing location assignment          ;
; TX_BD[6]         ; Missing location assignment          ;
; TX_BD[7]         ; Missing location assignment          ;
; TX_BD[8]         ; Missing location assignment          ;
; TX_BD[9]         ; Missing location assignment          ;
; TX_BD[10]        ; Missing location assignment          ;
; TX_BD[11]        ; Missing location assignment          ;
; TX_DE            ; Missing location assignment          ;
; TX_DSR3L         ; Missing location assignment          ;
; TX_DSR3R         ; Missing location assignment          ;
; TX_GD[0]         ; Missing location assignment          ;
; TX_GD[1]         ; Missing location assignment          ;
; TX_GD[2]         ; Missing location assignment          ;
; TX_GD[3]         ; Missing location assignment          ;
; TX_GD[4]         ; Missing location assignment          ;
; TX_GD[5]         ; Missing location assignment          ;
; TX_GD[6]         ; Missing location assignment          ;
; TX_GD[7]         ; Missing location assignment          ;
; TX_GD[8]         ; Missing location assignment          ;
; TX_GD[9]         ; Missing location assignment          ;
; TX_GD[10]        ; Missing location assignment          ;
; TX_GD[11]        ; Missing location assignment          ;
; TX_HS            ; Missing location assignment          ;
; TX_I2S[0]        ; Missing location assignment          ;
; TX_I2S[1]        ; Missing location assignment          ;
; TX_I2S[2]        ; Missing location assignment          ;
; TX_I2S[3]        ; Missing location assignment          ;
; TX_MCLK          ; Missing location assignment          ;
; TX_PCLK          ; Missing location assignment          ;
; TX_RD[0]         ; Missing location assignment          ;
; TX_RD[1]         ; Missing location assignment          ;
; TX_RD[2]         ; Missing location assignment          ;
; TX_RD[3]         ; Missing location assignment          ;
; TX_RD[4]         ; Missing location assignment          ;
; TX_RD[5]         ; Missing location assignment          ;
; TX_RD[6]         ; Missing location assignment          ;
; TX_RD[7]         ; Missing location assignment          ;
; TX_RD[8]         ; Missing location assignment          ;
; TX_RD[9]         ; Missing location assignment          ;
; TX_RD[10]        ; Missing location assignment          ;
; TX_RD[11]        ; Missing location assignment          ;
; TX_SCK           ; Missing location assignment          ;
; TX_SPDIF         ; Missing location assignment          ;
; TX_VS            ; Missing location assignment          ;
; TX_WS            ; Missing location assignment          ;
; FPGA_I2C_SDA     ; Missing location assignment          ;
; ADV7619_CSCL_FMC ; Missing location assignment          ;
; ADV7619_CSDA_FMC ; Missing location assignment          ;
; RX0_DDC_SCL      ; Missing location assignment          ;
; RX0_DDC_SDA      ; Missing location assignment          ;
; RX1_DDC_SCL      ; Missing location assignment          ;
; RX1_DDC_SDA      ; Missing location assignment          ;
; SII9136_CSCL_FMC ; Missing location assignment          ;
; SII9136_CSDA_FMC ; Missing location assignment          ;
; RX_AP[1]         ; Missing location assignment          ;
; RX_AP[2]         ; Missing location assignment          ;
; RX_AP[3]         ; Missing location assignment          ;
; RX_AP[4]         ; Missing location assignment          ;
; RX_MCLK          ; Missing location assignment          ;
; RX_SCLK          ; Missing location assignment          ;
; RX_AP[0]         ; Missing location assignment          ;
; RX_AP[5]         ; Missing location assignment          ;
; OSC_50_B8D       ; Missing location assignment          ;
; RX_PCLK          ; Missing location assignment          ;
; BUTTON[0]        ; Missing location assignment          ;
; RX_RD[0]         ; Missing location assignment          ;
; RX_BD[8]         ; Missing location assignment          ;
; RX_RD[1]         ; Missing location assignment          ;
; RX_BD[9]         ; Missing location assignment          ;
; RX_RD[2]         ; Missing location assignment          ;
; RX_BD[10]        ; Missing location assignment          ;
; RX_RD[3]         ; Missing location assignment          ;
; RX_BD[11]        ; Missing location assignment          ;
; RX_RD[4]         ; Missing location assignment          ;
; RX_BD[12]        ; Missing location assignment          ;
; RX_RD[5]         ; Missing location assignment          ;
; RX_BD[13]        ; Missing location assignment          ;
; RX_RD[6]         ; Missing location assignment          ;
; RX_BD[14]        ; Missing location assignment          ;
; RX_RD[7]         ; Missing location assignment          ;
; RX_BD[15]        ; Missing location assignment          ;
; RX_DE            ; Missing location assignment          ;
; RX_RD[8]         ; Missing location assignment          ;
; RX_GD[0]         ; Missing location assignment          ;
; RX_RD[9]         ; Missing location assignment          ;
; RX_GD[1]         ; Missing location assignment          ;
; RX_RD[10]        ; Missing location assignment          ;
; RX_GD[2]         ; Missing location assignment          ;
; RX_RD[11]        ; Missing location assignment          ;
; RX_GD[3]         ; Missing location assignment          ;
; RX_RD[12]        ; Missing location assignment          ;
; RX_GD[4]         ; Missing location assignment          ;
; RX_RD[13]        ; Missing location assignment          ;
; RX_GD[5]         ; Missing location assignment          ;
; RX_RD[14]        ; Missing location assignment          ;
; RX_GD[6]         ; Missing location assignment          ;
; RX_RD[15]        ; Missing location assignment          ;
; RX_GD[7]         ; Missing location assignment          ;
; RX_HS            ; Missing location assignment          ;
; RX_GD[8]         ; Missing location assignment          ;
; RX_BD[0]         ; Missing location assignment          ;
; RX_GD[9]         ; Missing location assignment          ;
; RX_BD[1]         ; Missing location assignment          ;
; RX_GD[10]        ; Missing location assignment          ;
; RX_BD[2]         ; Missing location assignment          ;
; RX_GD[11]        ; Missing location assignment          ;
; RX_BD[3]         ; Missing location assignment          ;
; RX_GD[12]        ; Missing location assignment          ;
; RX_BD[4]         ; Missing location assignment          ;
; RX_GD[13]        ; Missing location assignment          ;
; RX_BD[5]         ; Missing location assignment          ;
; RX_GD[14]        ; Missing location assignment          ;
; RX_BD[6]         ; Missing location assignment          ;
; RX_GD[15]        ; Missing location assignment          ;
; RX_BD[7]         ; Missing location assignment          ;
; RX_VS            ; Missing location assignment          ;
; SII9136_INT      ; Missing location assignment          ;
; ADV7619_INT      ; Missing location assignment          ;
+------------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------+-------------------------------+
;                                                                                                         ;                               ;
+---------------------------------------------------------------------------------------------------------+-------------------------------+
; pll:tx_pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                               ;
;     -- PLL Type                                                                                         ; Fractional PLL                ;
;     -- PLL Location                                                                                     ; FRACTIONALPLL_X210_Y122_N0    ;
;     -- PLL Feedback clock type                                                                          ; Global Clock                  ;
;     -- PLL Bandwidth                                                                                    ; Auto                          ;
;         -- PLL Bandwidth Range                                                                          ; 2100000 to 1400000 Hz         ;
;     -- Reference Clock Frequency                                                                        ; 148.5 MHz                     ;
;     -- Reference Clock Sourced by                                                                       ; Dedicated Pin                 ;
;     -- PLL VCO Frequency                                                                                ; 1485.0 MHz                    ;
;     -- PLL Operation Mode                                                                               ; Normal                        ;
;     -- PLL Freq Min Lock                                                                                ; 60.000000 MHz                 ;
;     -- PLL Freq Max Lock                                                                                ; 160.000000 MHz                ;
;     -- PLL Enable                                                                                       ; On                            ;
;     -- PLL Fractional Division                                                                          ; 0 / 4294967296                ;
;     -- M Counter                                                                                        ; 10                            ;
;     -- N Counter                                                                                        ; 1                             ;
;     -- PLL Refclk Select                                                                                ;                               ;
;             -- PLL Refclk Select Location                                                               ; PLLREFCLKSELECT_X210_Y128_N0  ;
;             -- PLL Reference Clock Input 0 source                                                       ; clk_3                         ;
;             -- PLL Reference Clock Input 1 source                                                       ; ref_clk1                      ;
;             -- ADJPLLIN source                                                                          ; N/A                           ;
;             -- CORECLKIN source                                                                         ; N/A                           ;
;             -- IQTXRXCLKIN source                                                                       ; N/A                           ;
;             -- PLLIQCLKIN source                                                                        ; N/A                           ;
;             -- RXIQCLKIN source                                                                         ; N/A                           ;
;             -- CLKIN(0) source                                                                          ; N/A                           ;
;             -- CLKIN(1) source                                                                          ; N/A                           ;
;             -- CLKIN(2) source                                                                          ; N/A                           ;
;             -- CLKIN(3) source                                                                          ; RX_PCLK~input                 ;
;     -- PLL Output Counter                                                                               ;                               ;
;         -- pll:tx_pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                               ;
;             -- Output Clock Frequency                                                                   ; 148.5 MHz                     ;
;             -- Output Clock Location                                                                    ; PLLOUTPUTCOUNTER_X210_Y112_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                   ; Off                           ;
;             -- Duty Cycle                                                                               ; 50.0000                       ;
;             -- Phase Shift                                                                              ; 0.000000 degrees              ;
;             -- C Counter                                                                                ; 10                            ;
;             -- C Counter PH Mux PRST                                                                    ; 0                             ;
;             -- C Counter PRST                                                                           ; 1                             ;
;         -- pll:tx_pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                               ;
;             -- Output Clock Frequency                                                                   ; 297.0 MHz                     ;
;             -- Output Clock Location                                                                    ; PLLOUTPUTCOUNTER_X210_Y113_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                   ; On                            ;
;             -- Duty Cycle                                                                               ; 50.0000                       ;
;             -- Phase Shift                                                                              ; 126.000000 degrees            ;
;             -- C Counter                                                                                ; 5                             ;
;             -- C Counter PH Mux PRST                                                                    ; 6                             ;
;             -- C Counter PRST                                                                           ; 2                             ;
;                                                                                                         ;                               ;
+---------------------------------------------------------------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                       ; Entity Name                                      ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
; |TR5_FMC_HDMI                                                                                                                           ; 1708.0 (0.5)         ; 1969.5 (0.5)                     ; 263.5 (0.0)                                       ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 2818 (2)            ; 2424 (0)                  ; 54 (54)       ; 2113664           ; 142   ; 2          ; 150  ; 0            ; |TR5_FMC_HDMI                                                                                                                                                                                                                                                                                                                                                                                                             ; TR5_FMC_HDMI                                     ; work         ;
;    |TR5_QSYS:u0|                                                                                                                        ; 1612.2 (0.0)         ; 1854.0 (0.0)                     ; 243.8 (0.0)                                       ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 2667 (0)            ; 2272 (0)                  ; 0 (0)         ; 2111936           ; 140   ; 2          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0                                                                                                                                                                                                                                                                                                                                                                                                 ; TR5_QSYS                                         ; TR5_QSYS     ;
;       |TR5_QSYS_I2C_SCL:adv7619_rst|                                                                                                    ; 2.1 (2.1)            ; 2.8 (2.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_I2C_SCL:adv7619_rst                                                                                                                                                                                                                                                                                                                                                                    ; TR5_QSYS_I2C_SCL                                 ; TR5_QSYS     ;
;       |TR5_QSYS_I2C_SCL:hdmi_tx_fmc_i2c_scl|                                                                                            ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_I2C_SCL:hdmi_tx_fmc_i2c_scl                                                                                                                                                                                                                                                                                                                                                            ; TR5_QSYS_I2C_SCL                                 ; TR5_QSYS     ;
;       |TR5_QSYS_I2C_SCL:i2c_scl|                                                                                                        ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_I2C_SCL:i2c_scl                                                                                                                                                                                                                                                                                                                                                                        ; TR5_QSYS_I2C_SCL                                 ; TR5_QSYS     ;
;       |TR5_QSYS_I2C_SCL:rx0_edid_i2c_scl|                                                                                               ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_I2C_SCL:rx0_edid_i2c_scl                                                                                                                                                                                                                                                                                                                                                               ; TR5_QSYS_I2C_SCL                                 ; TR5_QSYS     ;
;       |TR5_QSYS_I2C_SCL:rx1_edid_i2c_scl|                                                                                               ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_I2C_SCL:rx1_edid_i2c_scl                                                                                                                                                                                                                                                                                                                                                               ; TR5_QSYS_I2C_SCL                                 ; TR5_QSYS     ;
;       |TR5_QSYS_I2C_SCL:sii9136_rst_n|                                                                                                  ; 1.3 (1.3)            ; 1.6 (1.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_I2C_SCL:sii9136_rst_n                                                                                                                                                                                                                                                                                                                                                                  ; TR5_QSYS_I2C_SCL                                 ; TR5_QSYS     ;
;       |TR5_QSYS_I2C_SDA:hdmi_tx_fmc_i2c_sda|                                                                                            ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_I2C_SDA:hdmi_tx_fmc_i2c_sda                                                                                                                                                                                                                                                                                                                                                            ; TR5_QSYS_I2C_SDA                                 ; TR5_QSYS     ;
;       |TR5_QSYS_I2C_SDA:i2c_sda|                                                                                                        ; 2.4 (2.4)            ; 3.0 (3.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_I2C_SDA:i2c_sda                                                                                                                                                                                                                                                                                                                                                                        ; TR5_QSYS_I2C_SDA                                 ; TR5_QSYS     ;
;       |TR5_QSYS_I2C_SDA:rx0_edid_i2c_sda|                                                                                               ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_I2C_SDA:rx0_edid_i2c_sda                                                                                                                                                                                                                                                                                                                                                               ; TR5_QSYS_I2C_SDA                                 ; TR5_QSYS     ;
;       |TR5_QSYS_I2C_SDA:rx1_edid_i2c_sda|                                                                                               ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_I2C_SDA:rx1_edid_i2c_sda                                                                                                                                                                                                                                                                                                                                                               ; TR5_QSYS_I2C_SDA                                 ; TR5_QSYS     ;
;       |TR5_QSYS_adv7619_int:adv7619_int|                                                                                                ; 2.3 (2.3)            ; 3.0 (3.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_adv7619_int:adv7619_int                                                                                                                                                                                                                                                                                                                                                                ; TR5_QSYS_adv7619_int                             ; TR5_QSYS     ;
;       |TR5_QSYS_adv7619_int:sii9136_int|                                                                                                ; 2.7 (2.7)            ; 3.3 (3.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_adv7619_int:sii9136_int                                                                                                                                                                                                                                                                                                                                                                ; TR5_QSYS_adv7619_int                             ; TR5_QSYS     ;
;       |TR5_QSYS_button:button|                                                                                                          ; 3.8 (3.8)            ; 4.3 (4.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_button:button                                                                                                                                                                                                                                                                                                                                                                          ; TR5_QSYS_button                                  ; TR5_QSYS     ;
;       |TR5_QSYS_jtag_uart:jtag_uart|                                                                                                    ; 66.5 (16.2)          ; 79.1 (17.9)                      ; 12.6 (1.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (32)            ; 112 (14)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                    ; TR5_QSYS_jtag_uart                               ; TR5_QSYS     ;
;          |TR5_QSYS_jtag_uart_scfifo_r:the_TR5_QSYS_jtag_uart_scfifo_r|                                                                  ; 12.6 (0.0)           ; 13.0 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_r:the_TR5_QSYS_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                        ; TR5_QSYS_jtag_uart_scfifo_r                      ; TR5_QSYS     ;
;             |scfifo:rfifo|                                                                                                              ; 12.6 (0.0)           ; 13.0 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_r:the_TR5_QSYS_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                           ; scfifo                                           ; work         ;
;                |scfifo_rfd1:auto_generated|                                                                                             ; 12.6 (0.0)           ; 13.0 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_r:the_TR5_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rfd1:auto_generated                                                                                                                                                                                                                                                                ; scfifo_rfd1                                      ; work         ;
;                   |a_dpfifo_tkb1:dpfifo|                                                                                                ; 12.6 (0.0)           ; 13.0 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_r:the_TR5_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo                                                                                                                                                                                                                                           ; a_dpfifo_tkb1                                    ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.6 (3.6)            ; 7.0 (4.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 9 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_r:the_TR5_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                   ; a_fefifo_7cf                                     ; work         ;
;                         |cntr_1i7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_r:the_TR5_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|a_fefifo_7cf:fifo_state|cntr_1i7:count_usedw                                                                                                                                                                                              ; cntr_1i7                                         ; work         ;
;                      |altsyncram_v632:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_r:the_TR5_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|altsyncram_v632:FIFOram                                                                                                                                                                                                                   ; altsyncram_v632                                  ; work         ;
;                      |cntr_lhb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_r:the_TR5_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|cntr_lhb:rd_ptr_count                                                                                                                                                                                                                     ; cntr_lhb                                         ; work         ;
;                      |cntr_lhb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_r:the_TR5_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|cntr_lhb:wr_ptr                                                                                                                                                                                                                           ; cntr_lhb                                         ; work         ;
;          |TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|                                                                  ; 11.8 (0.0)           ; 12.8 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                        ; TR5_QSYS_jtag_uart_scfifo_w                      ; TR5_QSYS     ;
;             |scfifo:wfifo|                                                                                                              ; 11.8 (0.0)           ; 12.8 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                           ; scfifo                                           ; work         ;
;                |scfifo_rfd1:auto_generated|                                                                                             ; 11.8 (0.0)           ; 12.8 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated                                                                                                                                                                                                                                                                ; scfifo_rfd1                                      ; work         ;
;                   |a_dpfifo_tkb1:dpfifo|                                                                                                ; 11.8 (0.0)           ; 12.8 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo                                                                                                                                                                                                                                           ; a_dpfifo_tkb1                                    ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 5.8 (2.8)            ; 6.8 (3.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 9 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                   ; a_fefifo_7cf                                     ; work         ;
;                         |cntr_1i7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|a_fefifo_7cf:fifo_state|cntr_1i7:count_usedw                                                                                                                                                                                              ; cntr_1i7                                         ; work         ;
;                      |altsyncram_v632:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|altsyncram_v632:FIFOram                                                                                                                                                                                                                   ; altsyncram_v632                                  ; work         ;
;                      |cntr_lhb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|cntr_lhb:rd_ptr_count                                                                                                                                                                                                                     ; cntr_lhb                                         ; work         ;
;                      |cntr_lhb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|cntr_lhb:wr_ptr                                                                                                                                                                                                                           ; cntr_lhb                                         ; work         ;
;          |alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|                                                                       ; 25.9 (25.9)          ; 35.3 (35.3)                      ; 9.4 (9.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                             ; alt_jtag_atlantic                                ; work         ;
;       |TR5_QSYS_led:led|                                                                                                                ; 2.9 (2.9)            ; 4.0 (4.0)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_led:led                                                                                                                                                                                                                                                                                                                                                                                ; TR5_QSYS_led                                     ; TR5_QSYS     ;
;       |TR5_QSYS_mm_interconnect_0:mm_interconnect_0|                                                                                    ; 306.9 (0.0)          ; 349.5 (0.0)                      ; 42.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 587 (0)             ; 325 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                    ; TR5_QSYS_mm_interconnect_0                       ; TR5_QSYS     ;
;          |TR5_QSYS_mm_interconnect_0_cmd_demux:cmd_demux|                                                                               ; 25.9 (25.9)          ; 31.5 (31.5)                      ; 5.6 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                     ; TR5_QSYS_mm_interconnect_0_cmd_demux             ; TR5_QSYS     ;
;          |TR5_QSYS_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                       ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                             ; TR5_QSYS_mm_interconnect_0_cmd_demux_001         ; TR5_QSYS     ;
;          |TR5_QSYS_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                           ; 16.7 (14.7)          ; 17.3 (15.3)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (49)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                                 ; TR5_QSYS_mm_interconnect_0_cmd_mux_001           ; TR5_QSYS     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                         ; TR5_QSYS     ;
;          |TR5_QSYS_mm_interconnect_0_cmd_mux_001:cmd_mux_006|                                                                           ; 27.9 (25.3)          ; 30.4 (27.4)                      ; 2.5 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (56)             ; 7 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_cmd_mux_001:cmd_mux_006                                                                                                                                                                                                                                                                                                 ; TR5_QSYS_mm_interconnect_0_cmd_mux_001           ; TR5_QSYS     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.6 (2.6)            ; 3.0 (3.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                         ; TR5_QSYS     ;
;          |TR5_QSYS_mm_interconnect_0_router:router|                                                                                     ; 22.8 (22.8)          ; 26.7 (26.7)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                           ; TR5_QSYS_mm_interconnect_0_router                ; TR5_QSYS     ;
;          |TR5_QSYS_mm_interconnect_0_router_001:router_001|                                                                             ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                   ; TR5_QSYS_mm_interconnect_0_router_001            ; TR5_QSYS     ;
;          |TR5_QSYS_mm_interconnect_0_rsp_demux_001:rsp_demux_001|                                                                       ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                                                                                                             ; TR5_QSYS_mm_interconnect_0_rsp_demux_001         ; TR5_QSYS     ;
;          |TR5_QSYS_mm_interconnect_0_rsp_demux_001:rsp_demux_006|                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_rsp_demux_001:rsp_demux_006                                                                                                                                                                                                                                                                                             ; TR5_QSYS_mm_interconnect_0_rsp_demux_001         ; TR5_QSYS     ;
;          |TR5_QSYS_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                   ; 30.1 (30.1)          ; 30.4 (30.4)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                         ; TR5_QSYS_mm_interconnect_0_rsp_mux               ; TR5_QSYS     ;
;          |TR5_QSYS_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                           ; 7.2 (7.2)            ; 8.0 (8.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                 ; TR5_QSYS_mm_interconnect_0_rsp_mux_001           ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:adv7619_int_s1_agent_rsp_fifo|                                                                          ; 3.1 (3.1)            ; 3.1 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adv7619_int_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:adv7619_rst_s1_agent_rsp_fifo|                                                                          ; 3.4 (3.4)            ; 3.7 (3.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adv7619_rst_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:button_s1_agent_rsp_fifo|                                                                               ; 3.4 (3.4)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:button_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:hdmi_tx_fmc_i2c_scl_s1_agent_rsp_fifo|                                                                  ; 3.2 (3.2)            ; 3.4 (3.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hdmi_tx_fmc_i2c_scl_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:hdmi_tx_fmc_i2c_sda_s1_agent_rsp_fifo|                                                                  ; 3.6 (3.6)            ; 3.6 (3.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hdmi_tx_fmc_i2c_sda_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:i2c_scl_s1_agent_rsp_fifo|                                                                              ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_scl_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:i2c_sda_s1_agent_rsp_fifo|                                                                              ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_sda_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:led_s1_agent_rsp_fifo|                                                                                  ; 3.4 (3.4)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 5.7 (5.7)            ; 5.8 (5.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|                                                                       ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:rx0_edid_i2c_scl_s1_agent_rsp_fifo|                                                                     ; 3.6 (3.6)            ; 4.1 (4.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rx0_edid_i2c_scl_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:rx0_edid_i2c_sda_s1_agent_rsp_fifo|                                                                     ; 3.5 (3.5)            ; 3.6 (3.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rx0_edid_i2c_sda_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:rx1_edid_i2c_scl_s1_agent_rsp_fifo|                                                                     ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rx1_edid_i2c_scl_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:rx1_edid_i2c_sda_s1_agent_rsp_fifo|                                                                     ; 2.9 (2.9)            ; 3.0 (3.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rx1_edid_i2c_sda_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:sii9136_int_s1_agent_rsp_fifo|                                                                          ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sii9136_int_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:sii9136_rst_n_s1_agent_rsp_fifo|                                                                        ; 3.4 (3.4)            ; 3.5 (3.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sii9136_rst_n_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:sii9678_int_s1_agent_rsp_fifo|                                                                          ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sii9678_int_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo|                                                                                   ; 3.9 (3.9)            ; 3.9 (3.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sw_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo|                                                                                ; 3.6 (3.6)            ; 3.6 (3.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                            ; TR5_QSYS     ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 1.4 (1.4)            ; 2.1 (2.1)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                          ; altera_merlin_master_agent                       ; TR5_QSYS     ;
;          |altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|                                                             ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                                   ; altera_merlin_master_agent                       ; TR5_QSYS     ;
;          |altera_merlin_slave_agent:adv7619_int_s1_agent|                                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:adv7619_int_s1_agent                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                        ; TR5_QSYS     ;
;          |altera_merlin_slave_agent:hdmi_tx_fmc_i2c_scl_s1_agent|                                                                       ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hdmi_tx_fmc_i2c_scl_s1_agent                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                        ; TR5_QSYS     ;
;          |altera_merlin_slave_agent:hdmi_tx_fmc_i2c_sda_s1_agent|                                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hdmi_tx_fmc_i2c_sda_s1_agent                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                        ; TR5_QSYS     ;
;          |altera_merlin_slave_agent:i2c_sda_s1_agent|                                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:i2c_sda_s1_agent                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                        ; TR5_QSYS     ;
;          |altera_merlin_slave_agent:led_s1_agent|                                                                                       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:led_s1_agent                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                        ; TR5_QSYS     ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                        ; TR5_QSYS     ;
;          |altera_merlin_slave_agent:onchip_memory2_s1_agent|                                                                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_s1_agent                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                        ; TR5_QSYS     ;
;          |altera_merlin_slave_agent:rx0_edid_i2c_sda_s1_agent|                                                                          ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rx0_edid_i2c_sda_s1_agent                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                        ; TR5_QSYS     ;
;          |altera_merlin_slave_agent:rx1_edid_i2c_sda_s1_agent|                                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rx1_edid_i2c_sda_s1_agent                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                        ; TR5_QSYS     ;
;          |altera_merlin_slave_agent:sii9136_int_s1_agent|                                                                               ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sii9136_int_s1_agent                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                        ; TR5_QSYS     ;
;          |altera_merlin_slave_agent:sw_s1_agent|                                                                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sw_s1_agent                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                        ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:adv7619_int_s1_translator|                                                                     ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adv7619_int_s1_translator                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:adv7619_rst_s1_translator|                                                                     ; 3.7 (3.7)            ; 4.3 (4.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adv7619_rst_s1_translator                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:button_s1_translator|                                                                          ; 4.3 (4.3)            ; 5.0 (5.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:button_s1_translator                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:hdmi_tx_fmc_i2c_scl_s1_translator|                                                             ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hdmi_tx_fmc_i2c_scl_s1_translator                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:hdmi_tx_fmc_i2c_sda_s1_translator|                                                             ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hdmi_tx_fmc_i2c_sda_s1_translator                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:i2c_scl_s1_translator|                                                                         ; 3.2 (3.2)            ; 4.8 (4.8)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i2c_scl_s1_translator                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:i2c_sda_s1_translator|                                                                         ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i2c_sda_s1_translator                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 6.7 (6.7)            ; 8.3 (8.3)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:led_s1_translator|                                                                             ; 3.9 (3.9)            ; 6.2 (6.2)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 5.1 (5.1)            ; 14.0 (14.0)                      ; 8.9 (8.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:onchip_memory2_s1_translator|                                                                  ; 0.8 (0.8)            ; 1.6 (1.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_s1_translator                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:rx0_edid_i2c_scl_s1_translator|                                                                ; 3.3 (3.3)            ; 5.1 (5.1)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rx0_edid_i2c_scl_s1_translator                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:rx0_edid_i2c_sda_s1_translator|                                                                ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rx0_edid_i2c_sda_s1_translator                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:rx1_edid_i2c_scl_s1_translator|                                                                ; 3.0 (3.0)            ; 4.4 (4.4)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rx1_edid_i2c_scl_s1_translator                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:rx1_edid_i2c_sda_s1_translator|                                                                ; 2.4 (2.4)            ; 3.5 (3.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rx1_edid_i2c_sda_s1_translator                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:sii9136_int_s1_translator|                                                                     ; 2.8 (2.8)            ; 2.9 (2.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sii9136_int_s1_translator                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:sii9136_rst_n_s1_translator|                                                                   ; 3.4 (3.4)            ; 4.1 (4.1)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sii9136_rst_n_s1_translator                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:sii9678_int_s1_translator|                                                                     ; 2.8 (2.8)            ; 3.3 (3.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sii9678_int_s1_translator                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:sw_s1_translator|                                                                              ; 3.6 (3.6)            ; 4.0 (4.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sw_s1_translator                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_slave_translator:timer_s1_translator|                                                                           ; 6.8 (6.8)            ; 7.9 (7.9)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                   ; TR5_QSYS     ;
;          |altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|                                                               ; 14.1 (14.1)          ; 15.0 (15.0)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter                                                                                                                                                                                                                                                                                     ; altera_merlin_traffic_limiter                    ; TR5_QSYS     ;
;          |altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|                                                        ; 5.3 (5.3)            ; 6.5 (6.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter                                                                                                                                                                                                                                                                              ; altera_merlin_traffic_limiter                    ; TR5_QSYS     ;
;       |TR5_QSYS_nios2_gen2_0:nios2_gen2_0|                                                                                              ; 1089.7 (0.0)         ; 1246.8 (0.0)                     ; 159.1 (0.0)                                       ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 1705 (0)            ; 1621 (0)                  ; 0 (0)         ; 62912             ; 10    ; 2          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                              ; TR5_QSYS_nios2_gen2_0                            ; TR5_QSYS     ;
;          |TR5_QSYS_nios2_gen2_0_cpu:cpu|                                                                                                ; 1089.7 (904.6)       ; 1246.8 (1022.4)                  ; 159.1 (119.9)                                     ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 1705 (1403)         ; 1621 (1264)               ; 0 (0)         ; 62912             ; 10    ; 2          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                ; TR5_QSYS_nios2_gen2_0_cpu                        ; TR5_QSYS     ;
;             |TR5_QSYS_nios2_gen2_0_cpu_bht_module:TR5_QSYS_nios2_gen2_0_cpu_bht|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_bht_module:TR5_QSYS_nios2_gen2_0_cpu_bht                                                                                                                                                                                                                                                             ; TR5_QSYS_nios2_gen2_0_cpu_bht_module             ; TR5_QSYS     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_bht_module:TR5_QSYS_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                   ; altsyncram                                       ; work         ;
;                   |altsyncram_hrn1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_bht_module:TR5_QSYS_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_hrn1:auto_generated                                                                                                                                                                                                    ; altsyncram_hrn1                                  ; work         ;
;             |TR5_QSYS_nios2_gen2_0_cpu_dc_data_module:TR5_QSYS_nios2_gen2_0_cpu_dc_data|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_dc_data_module:TR5_QSYS_nios2_gen2_0_cpu_dc_data                                                                                                                                                                                                                                                     ; TR5_QSYS_nios2_gen2_0_cpu_dc_data_module         ; TR5_QSYS     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_dc_data_module:TR5_QSYS_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_s1q1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_dc_data_module:TR5_QSYS_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_s1q1:auto_generated                                                                                                                                                                                            ; altsyncram_s1q1                                  ; work         ;
;             |TR5_QSYS_nios2_gen2_0_cpu_dc_tag_module:TR5_QSYS_nios2_gen2_0_cpu_dc_tag|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_dc_tag_module:TR5_QSYS_nios2_gen2_0_cpu_dc_tag                                                                                                                                                                                                                                                       ; TR5_QSYS_nios2_gen2_0_cpu_dc_tag_module          ; TR5_QSYS     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_dc_tag_module:TR5_QSYS_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                             ; altsyncram                                       ; work         ;
;                   |altsyncram_t6n1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_dc_tag_module:TR5_QSYS_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_t6n1:auto_generated                                                                                                                                                                                              ; altsyncram_t6n1                                  ; work         ;
;             |TR5_QSYS_nios2_gen2_0_cpu_dc_victim_module:TR5_QSYS_nios2_gen2_0_cpu_dc_victim|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_dc_victim_module:TR5_QSYS_nios2_gen2_0_cpu_dc_victim                                                                                                                                                                                                                                                 ; TR5_QSYS_nios2_gen2_0_cpu_dc_victim_module       ; TR5_QSYS     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_dc_victim_module:TR5_QSYS_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                       ; work         ;
;                   |altsyncram_3on1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_dc_victim_module:TR5_QSYS_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_3on1:auto_generated                                                                                                                                                                                        ; altsyncram_3on1                                  ; work         ;
;             |TR5_QSYS_nios2_gen2_0_cpu_ic_data_module:TR5_QSYS_nios2_gen2_0_cpu_ic_data|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_ic_data_module:TR5_QSYS_nios2_gen2_0_cpu_ic_data                                                                                                                                                                                                                                                     ; TR5_QSYS_nios2_gen2_0_cpu_ic_data_module         ; TR5_QSYS     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_ic_data_module:TR5_QSYS_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_k7o1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_ic_data_module:TR5_QSYS_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_k7o1:auto_generated                                                                                                                                                                                            ; altsyncram_k7o1                                  ; work         ;
;             |TR5_QSYS_nios2_gen2_0_cpu_ic_tag_module:TR5_QSYS_nios2_gen2_0_cpu_ic_tag|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_ic_tag_module:TR5_QSYS_nios2_gen2_0_cpu_ic_tag                                                                                                                                                                                                                                                       ; TR5_QSYS_nios2_gen2_0_cpu_ic_tag_module          ; TR5_QSYS     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_ic_tag_module:TR5_QSYS_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                             ; altsyncram                                       ; work         ;
;                   |altsyncram_lun1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_ic_tag_module:TR5_QSYS_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_lun1:auto_generated                                                                                                                                                                                              ; altsyncram_lun1                                  ; work         ;
;             |TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|                                               ; 13.4 (0.0)           ; 15.5 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 49 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell                                                                                                                                                                                                                                                    ; TR5_QSYS_nios2_gen2_0_cpu_mult_cell              ; TR5_QSYS     ;
;                |altera_mult_add:the_altmult_add|                                                                                        ; 13.4 (0.0)           ; 15.5 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 49 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add                                                                                                                                                                                                                    ; altera_mult_add                                  ; work         ;
;                   |altera_mult_add_5nh2:auto_generated|                                                                                 ; 13.4 (0.0)           ; 15.5 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 49 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated                                                                                                                                                                                ; altera_mult_add_5nh2                             ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 13.4 (0.0)           ; 15.5 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 49 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                       ; altera_mult_add_rtl                              ; work         ;
;                         |ama_data_split_reg_ext_function:dataa_split|                                                                   ; 4.3 (0.0)            ; 6.0 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split                                                                                           ; ama_data_split_reg_ext_function                  ; work         ;
;                            |ama_dynamic_signed_function:data0_signed_extension_block|                                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_dynamic_signed_function:data0_signed_extension_block                                  ; ama_dynamic_signed_function                      ; work         ;
;                            |ama_register_function:data_register_block_0|                                                                ; 4.1 (4.1)            ; 5.8 (5.8)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:dataa_split|ama_register_function:data_register_block_0                                               ; ama_register_function                            ; work         ;
;                         |ama_data_split_reg_ext_function:datab_split|                                                                   ; 8.6 (0.0)            ; 8.9 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split                                                                                           ; ama_data_split_reg_ext_function                  ; work         ;
;                            |ama_dynamic_signed_function:data0_signed_extension_block|                                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_dynamic_signed_function:data0_signed_extension_block                                  ; ama_dynamic_signed_function                      ; work         ;
;                            |ama_register_function:data_register_block_0|                                                                ; 8.3 (8.3)            ; 8.6 (8.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_data_split_reg_ext_function:datab_split|ama_register_function:data_register_block_0                                               ; ama_register_function                            ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                              ; ama_multiplier_function                          ; work         ;
;                         |ama_register_function:signa_reg_block|                                                                         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:signa_reg_block                                                                                                 ; ama_register_function                            ; work         ;
;                         |ama_register_function:signb_reg_block|                                                                         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_register_function:signb_reg_block                                                                                                 ; ama_register_function                            ; work         ;
;             |TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|                                               ; 171.7 (22.5)         ; 208.8 (23.6)                     ; 37.1 (1.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 300 (2)             ; 308 (82)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                    ; TR5_QSYS_nios2_gen2_0_cpu_nios2_oci              ; TR5_QSYS     ;
;                |TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|                        ; 62.2 (0.0)           ; 80.2 (0.0)                       ; 17.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 97 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                    ; TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper    ; TR5_QSYS     ;
;                   |TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk|                       ; 6.0 (6.0)            ; 21.2 (19.7)                      ; 15.2 (13.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk     ; TR5_QSYS     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                          ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                          ; work         ;
;                   |TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck|                             ; 54.5 (53.7)          ; 57.3 (55.7)                      ; 2.8 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 80 (80)             ; 48 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck                                                            ; TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck        ; TR5_QSYS     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                          ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                          ; work         ;
;                   |sld_virtual_jtag_basic:TR5_QSYS_nios2_gen2_0_cpu_debug_slave_phy|                                                    ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:TR5_QSYS_nios2_gen2_0_cpu_debug_slave_phy                                                                                   ; sld_virtual_jtag_basic                           ; work         ;
;                |TR5_QSYS_nios2_gen2_0_cpu_nios2_avalon_reg:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_avalon_reg|                              ; 15.2 (15.2)          ; 29.1 (29.1)                      ; 13.9 (13.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_avalon_reg:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                          ; TR5_QSYS_nios2_gen2_0_cpu_nios2_avalon_reg       ; TR5_QSYS     ;
;                |TR5_QSYS_nios2_gen2_0_cpu_nios2_oci_break:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci_break|                                ; 16.7 (16.7)          ; 17.7 (17.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci_break:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                            ; TR5_QSYS_nios2_gen2_0_cpu_nios2_oci_break        ; TR5_QSYS     ;
;                |TR5_QSYS_nios2_gen2_0_cpu_nios2_oci_debug:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci_debug|                                ; 4.5 (3.9)            ; 7.0 (6.4)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci_debug:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                            ; TR5_QSYS_nios2_gen2_0_cpu_nios2_oci_debug        ; TR5_QSYS     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci_debug:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                        ; altera_std_synchronizer                          ; work         ;
;                |TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|                                      ; 50.7 (50.7)          ; 51.3 (51.3)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (98)             ; 55 (55)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                  ; TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem           ; TR5_QSYS     ;
;                   |TR5_QSYS_nios2_gen2_0_cpu_ociram_sp_ram_module:TR5_QSYS_nios2_gen2_0_cpu_ociram_sp_ram|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|TR5_QSYS_nios2_gen2_0_cpu_ociram_sp_ram_module:TR5_QSYS_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; TR5_QSYS_nios2_gen2_0_cpu_ociram_sp_ram_module   ; TR5_QSYS     ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|TR5_QSYS_nios2_gen2_0_cpu_ociram_sp_ram_module:TR5_QSYS_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                       ; work         ;
;                         |altsyncram_i0i1:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|TR5_QSYS_nios2_gen2_0_cpu_ociram_sp_ram_module:TR5_QSYS_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_i0i1:auto_generated                  ; altsyncram_i0i1                                  ; work         ;
;             |TR5_QSYS_nios2_gen2_0_cpu_register_bank_a_module:TR5_QSYS_nios2_gen2_0_cpu_register_bank_a|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_register_bank_a_module:TR5_QSYS_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                     ; TR5_QSYS_nios2_gen2_0_cpu_register_bank_a_module ; TR5_QSYS     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_register_bank_a_module:TR5_QSYS_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_n6n1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_register_bank_a_module:TR5_QSYS_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_n6n1:auto_generated                                                                                                                                                                            ; altsyncram_n6n1                                  ; work         ;
;             |TR5_QSYS_nios2_gen2_0_cpu_register_bank_b_module:TR5_QSYS_nios2_gen2_0_cpu_register_bank_b|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_register_bank_b_module:TR5_QSYS_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                     ; TR5_QSYS_nios2_gen2_0_cpu_register_bank_b_module ; TR5_QSYS     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_register_bank_b_module:TR5_QSYS_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                           ; altsyncram                                       ; work         ;
;                   |altsyncram_n6n1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_register_bank_b_module:TR5_QSYS_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_n6n1:auto_generated                                                                                                                                                                            ; altsyncram_n6n1                                  ; work         ;
;       |TR5_QSYS_onchip_memory2:onchip_memory2|                                                                                          ; 34.9 (1.0)           ; 36.3 (1.5)                       ; 1.4 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (2)              ; 3 (0)                     ; 0 (0)         ; 2048000           ; 128   ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_onchip_memory2:onchip_memory2                                                                                                                                                                                                                                                                                                                                                          ; TR5_QSYS_onchip_memory2                          ; TR5_QSYS     ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 33.9 (0.0)           ; 34.8 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 3 (0)                     ; 0 (0)         ; 2048000           ; 128   ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                ; altsyncram                                       ; work         ;
;             |altsyncram_lqr1:auto_generated|                                                                                            ; 33.9 (0.5)           ; 34.8 (0.8)                       ; 0.9 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 3 (3)                     ; 0 (0)         ; 2048000           ; 128   ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_lqr1:auto_generated                                                                                                                                                                                                                                                                                                 ; altsyncram_lqr1                                  ; work         ;
;                |decode_ama:decode3|                                                                                                     ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_lqr1:auto_generated|decode_ama:decode3                                                                                                                                                                                                                                                                              ; decode_ama                                       ; work         ;
;                |mux_7ib:mux2|                                                                                                           ; 30.7 (30.7)          ; 31.7 (31.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_lqr1:auto_generated|mux_7ib:mux2                                                                                                                                                                                                                                                                                    ; mux_7ib                                          ; work         ;
;       |TR5_QSYS_sii9678_int:sii9678_int|                                                                                                ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_sii9678_int:sii9678_int                                                                                                                                                                                                                                                                                                                                                                ; TR5_QSYS_sii9678_int                             ; TR5_QSYS     ;
;       |TR5_QSYS_sw:sw|                                                                                                                  ; 3.9 (3.9)            ; 4.5 (4.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_sw:sw                                                                                                                                                                                                                                                                                                                                                                                  ; TR5_QSYS_sw                                      ; TR5_QSYS     ;
;       |TR5_QSYS_timer:timer|                                                                                                            ; 73.2 (73.2)          ; 83.7 (83.7)                      ; 10.5 (10.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (129)           ; 127 (127)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|TR5_QSYS_timer:timer                                                                                                                                                                                                                                                                                                                                                                            ; TR5_QSYS_timer                                   ; TR5_QSYS     ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.0 (2.5)            ; 9.0 (5.3)                        ; 6.0 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                          ; TR5_QSYS     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.5 (0.5)            ; 2.0 (2.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                        ; TR5_QSYS     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                        ; TR5_QSYS     ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 3.0 (2.3)            ; 8.3 (5.0)                        ; 5.3 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 17 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                      ; altera_reset_controller                          ; TR5_QSYS     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.7 (0.7)            ; 1.7 (1.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                        ; TR5_QSYS     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|TR5_QSYS:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                        ; TR5_QSYS     ;
;    |fifo:fifo_inst|                                                                                                                     ; 23.2 (0.0)           ; 36.5 (0.0)                       ; 13.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 63 (0)                    ; 0 (0)         ; 1728              ; 2     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|fifo:fifo_inst                                                                                                                                                                                                                                                                                                                                                                                              ; fifo                                             ; work         ;
;       |dcfifo:dcfifo_component|                                                                                                         ; 23.2 (0.0)           ; 36.5 (0.0)                       ; 13.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 63 (0)                    ; 0 (0)         ; 1728              ; 2     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|fifo:fifo_inst|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                      ; dcfifo                                           ; work         ;
;          |dcfifo_dhp1:auto_generated|                                                                                                   ; 23.2 (4.8)           ; 36.5 (12.2)                      ; 13.3 (7.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (8)              ; 63 (25)                   ; 0 (0)         ; 1728              ; 2     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated                                                                                                                                                                                                                                                                                                                                           ; dcfifo_dhp1                                      ; work         ;
;             |a_gray2bin_fab:rdptr_g_gray2bin|                                                                                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|a_gray2bin_fab:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                           ; a_gray2bin_fab                                   ; work         ;
;             |a_gray2bin_fab:rs_dgwp_gray2bin|                                                                                           ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|a_gray2bin_fab:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                           ; a_gray2bin_fab                                   ; work         ;
;             |a_graycounter_8vb:wrptr_g1p|                                                                                               ; 4.3 (4.3)            ; 5.5 (5.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|a_graycounter_8vb:wrptr_g1p                                                                                                                                                                                                                                                                                                               ; a_graycounter_8vb                                ; work         ;
;             |a_graycounter_ch6:rdptr_g1p|                                                                                               ; 7.6 (7.6)            ; 7.8 (7.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|a_graycounter_ch6:rdptr_g1p                                                                                                                                                                                                                                                                                                               ; a_graycounter_ch6                                ; work         ;
;             |alt_synch_pipe_e9l:rs_dgwp|                                                                                                ; 0.3 (0.0)            ; 5.1 (0.0)                        ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|alt_synch_pipe_e9l:rs_dgwp                                                                                                                                                                                                                                                                                                                ; alt_synch_pipe_e9l                               ; work         ;
;                |dffpipe_vu8:dffpipe9|                                                                                                   ; 0.3 (0.3)            ; 5.1 (5.1)                        ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|alt_synch_pipe_e9l:rs_dgwp|dffpipe_vu8:dffpipe9                                                                                                                                                                                                                                                                                           ; dffpipe_vu8                                      ; work         ;
;             |altsyncram_80f1:fifo_ram|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1728              ; 2     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram                                                                                                                                                                                                                                                                                                                  ; altsyncram_80f1                                  ; work         ;
;             |dffpipe_uu8:rs_brp|                                                                                                        ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|dffpipe_uu8:rs_brp                                                                                                                                                                                                                                                                                                                        ; dffpipe_uu8                                      ; work         ;
;             |dffpipe_uu8:rs_bwp|                                                                                                        ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|dffpipe_uu8:rs_bwp                                                                                                                                                                                                                                                                                                                        ; dffpipe_uu8                                      ; work         ;
;    |pll:tx_pll_inst|                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|pll:tx_pll_inst                                                                                                                                                                                                                                                                                                                                                                                             ; pll                                              ; pll          ;
;       |pll_0002:pll_inst|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|pll:tx_pll_inst|pll_0002:pll_inst                                                                                                                                                                                                                                                                                                                                                                           ; pll_0002                                         ; pll          ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|pll:tx_pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                                   ; altera_pll                                       ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 72.0 (0.5)           ; 78.5 (0.5)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (1)             ; 89 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                            ; sld_hub                                          ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 71.5 (0.0)           ; 78.0 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (0)             ; 89 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                            ; alt_sld_fab_with_jtag_input                      ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 71.5 (0.0)           ; 78.0 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (0)             ; 89 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                         ; alt_sld_fab                                      ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 71.5 (2.4)           ; 78.0 (2.9)                       ; 6.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (1)             ; 89 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                     ; alt_sld_fab_alt_sld_fab                          ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_ident:ident|                                                                                    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_ident:ident                                                                                                                                                 ; alt_sld_fab_alt_sld_fab_ident                    ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 67.1 (0.0)           ; 73.1 (0.0)                       ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 108 (0)             ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                         ; alt_sld_fab_alt_sld_fab_sldfabric                ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 67.1 (45.2)          ; 73.1 (49.8)                      ; 6.0 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 108 (72)            ; 83 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                            ; sld_jtag_hub                                     ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 10.8 (10.8)          ; 10.9 (10.9)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                    ; sld_rom_sr                                       ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 11.0 (11.0)          ; 12.3 (12.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                  ; sld_shadow_jsm                                   ; altera_sld   ;
;    |tx_ddio:tx_ddio_inst|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|tx_ddio:tx_ddio_inst                                                                                                                                                                                                                                                                                                                                                                                        ; tx_ddio                                          ; work         ;
;       |altddio_out:ALTDDIO_OUT_component|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|tx_ddio:tx_ddio_inst|altddio_out:ALTDDIO_OUT_component                                                                                                                                                                                                                                                                                                                                                      ; altddio_out                                      ; work         ;
;          |ddio_out_55j:auto_generated|                                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TR5_FMC_HDMI|tx_ddio:tx_ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_55j:auto_generated                                                                                                                                                                                                                                                                                                                          ; ddio_out_55j                                     ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                              ;
+------------------+----------+----+-------+------+------+---------------+----+------------+-------------+------+------+-------+--------+--------+-----------------+
; Name             ; Pin Type ; D1 ; D2    ; D3_0 ; D3_1 ; T4 (DDIO_MUX) ; D4 ; T8_0 (DQS) ; T8_1 (NDQS) ; D5   ; D6   ; D6 OE ; D5 OCT ; D6 OCT ; T11 (Postamble) ;
+------------------+----------+----+-------+------+------+---------------+----+------------+-------------+------+------+-------+--------+--------+-----------------+
; OSC_50_B3B       ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; OSC_50_B4A       ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; OSC_50_B4D       ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; OSC_50_B7A       ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; OSC_50_B7D       ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; OSC_50_B8A       ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; BUTTON[1]        ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; BUTTON[2]        ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; BUTTON[3]        ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; CPU_RESET_n      ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; SW[0]            ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; SW[1]            ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; SW[2]            ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; SW[3]            ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; LED[0]           ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; LED[1]           ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; LED[2]           ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; LED[3]           ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; FAN_ALERT_n      ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RZQ_DDR3         ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RZQ_FMC          ; Input    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; FPGA_I2C_SCL     ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; ADV7619_CS_n     ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; ADV7619_RESET_n  ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; FMC_GA[0]        ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; FMC_GA[1]        ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; SII9136_RST_n    ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_BD[0]         ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_BD[1]         ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_BD[2]         ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_BD[3]         ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_BD[4]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_BD[5]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_BD[6]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_BD[7]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_BD[8]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_BD[9]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_BD[10]        ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_BD[11]        ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_DE            ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_DSR3L         ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_DSR3R         ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_GD[0]         ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_GD[1]         ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_GD[2]         ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_GD[3]         ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_GD[4]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_GD[5]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_GD[6]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_GD[7]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_GD[8]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_GD[9]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_GD[10]        ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_GD[11]        ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_HS            ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_I2S[0]        ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_I2S[1]        ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_I2S[2]        ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_I2S[3]        ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_MCLK          ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_PCLK          ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_RD[0]         ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_RD[1]         ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_RD[2]         ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_RD[3]         ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_RD[4]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_RD[5]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_RD[6]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_RD[7]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_RD[8]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_RD[9]         ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_RD[10]        ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_RD[11]        ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_SCK           ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_SPDIF         ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; TX_VS            ; Output   ; -- ; --    ; --   ; --   ; (0)           ; -- ; --         ; --          ; (0)  ; (0)  ; --    ; --     ; --     ; --              ;
; TX_WS            ; Output   ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; FPGA_I2C_SDA     ; Bidir    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; ADV7619_CSCL_FMC ; Bidir    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; ADV7619_CSDA_FMC ; Bidir    ; -- ; (0)   ; (0)  ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; RX0_DDC_SCL      ; Bidir    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; RX0_DDC_SDA      ; Bidir    ; -- ; (0)   ; --   ; (0)  ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; RX1_DDC_SCL      ; Bidir    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; RX1_DDC_SDA      ; Bidir    ; -- ; (0)   ; (0)  ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; SII9136_CSCL_FMC ; Bidir    ; -- ; --    ; --   ; --   ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; SII9136_CSDA_FMC ; Bidir    ; -- ; (0)   ; --   ; (0)  ; --            ; -- ; --         ; --          ; (0)  ; (0)  ; (31)  ; --     ; --     ; --              ;
; RX_AP[1]         ; Input    ; -- ; (0)   ; (0)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_AP[2]         ; Input    ; -- ; (0)   ; --   ; (0)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_AP[3]         ; Input    ; -- ; (0)   ; --   ; (0)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_AP[4]         ; Input    ; -- ; (0)   ; (0)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_MCLK          ; Input    ; -- ; (0)   ; (0)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_SCLK          ; Input    ; -- ; (0)   ; --   ; (0)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_AP[0]         ; Input    ; -- ; (0)   ; (0)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_AP[5]         ; Input    ; -- ; (0)   ; (0)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; OSC_50_B8D       ; Input    ; -- ; (0)   ; (0)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_PCLK          ; Input    ; -- ; (0)   ; (0)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; BUTTON[0]        ; Input    ; -- ; (0)   ; (0)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_RD[0]         ; Input    ; -- ; (19)  ; (3)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_BD[8]         ; Input    ; -- ; (3)   ; --   ; (4)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_RD[1]         ; Input    ; -- ; (29)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_BD[9]         ; Input    ; -- ; (11)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_RD[2]         ; Input    ; -- ; (3)   ; --   ; (4)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_BD[10]        ; Input    ; -- ; (28)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_RD[3]         ; Input    ; -- ; (30)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_BD[11]        ; Input    ; -- ; (28)  ; (3)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_RD[4]         ; Input    ; -- ; (30)  ; (3)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_BD[12]        ; Input    ; -- ; (15)  ; (3)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_RD[5]         ; Input    ; -- ; (27)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_BD[13]        ; Input    ; -- ; (25)  ; (3)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_RD[6]         ; Input    ; -- ; (27)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_BD[14]        ; Input    ; -- ; (20)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_RD[7]         ; Input    ; -- ; (1)   ; --   ; (4)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_BD[15]        ; Input    ; -- ; (28)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_DE            ; Input    ; -- ; (31)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_RD[8]         ; Input    ; -- ; (27)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_GD[0]         ; Input    ; -- ; (1)   ; (4)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_RD[9]         ; Input    ; -- ; (5)   ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_GD[1]         ; Input    ; -- ; (0)   ; --   ; (4)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_RD[10]        ; Input    ; -- ; (29)  ; (3)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_GD[2]         ; Input    ; -- ; (22)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_RD[11]        ; Input    ; -- ; (5)   ; --   ; (4)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_GD[3]         ; Input    ; -- ; (23)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_RD[12]        ; Input    ; -- ; (23)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_GD[4]         ; Input    ; -- ; (26)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_RD[13]        ; Input    ; -- ; (1)   ; --   ; (4)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_GD[5]         ; Input    ; -- ; (28)  ; (3)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_RD[14]        ; Input    ; -- ; (30)  ; (3)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_GD[6]         ; Input    ; -- ; (27)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_RD[15]        ; Input    ; -- ; (29)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_GD[7]         ; Input    ; -- ; (5)   ; (4)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_HS            ; Input    ; -- ; (20)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_GD[8]         ; Input    ; -- ; (28)  ; (3)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_BD[0]         ; Input    ; -- ; (31)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_GD[9]         ; Input    ; -- ; (24)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_BD[1]         ; Input    ; -- ; (25)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_GD[10]        ; Input    ; -- ; (9)   ; (3)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_BD[2]         ; Input    ; -- ; (4)   ; --   ; (4)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_GD[11]        ; Input    ; -- ; (10)  ; --   ; (4)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_BD[3]         ; Input    ; -- ; (0)   ; --   ; (4)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_GD[12]        ; Input    ; -- ; (2)   ; --   ; (4)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_BD[4]         ; Input    ; -- ; (7)   ; (4)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_GD[13]        ; Input    ; -- ; (1)   ; (4)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_BD[5]         ; Input    ; -- ; (27)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_GD[14]        ; Input    ; -- ; (25)  ; --   ; (3)  ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_BD[6]         ; Input    ; -- ; (24)  ; (3)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_GD[15]        ; Input    ; -- ; (30)  ; (3)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_BD[7]         ; Input    ; -- ; (10)  ; (4)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; RX_VS            ; Input    ; -- ; (0)   ; (4)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; SII9136_INT      ; Input    ; -- ; (0)   ; (0)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
; ADV7619_INT      ; Input    ; -- ; (0)   ; (0)  ; --   ; --            ; -- ; --         ; --          ; --   ; --   ; --    ; --     ; --     ; --              ;
+------------------+----------+----+-------+------+------+---------------+----+------------+-------------+------+------+-------+--------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+
; OSC_50_B3B                                                                                                      ;                   ;         ;
; OSC_50_B4A                                                                                                      ;                   ;         ;
; OSC_50_B4D                                                                                                      ;                   ;         ;
; OSC_50_B7A                                                                                                      ;                   ;         ;
; OSC_50_B7D                                                                                                      ;                   ;         ;
; OSC_50_B8A                                                                                                      ;                   ;         ;
; BUTTON[1]                                                                                                       ;                   ;         ;
; BUTTON[2]                                                                                                       ;                   ;         ;
; BUTTON[3]                                                                                                       ;                   ;         ;
; CPU_RESET_n                                                                                                     ;                   ;         ;
; SW[0]                                                                                                           ;                   ;         ;
; SW[1]                                                                                                           ;                   ;         ;
; SW[2]                                                                                                           ;                   ;         ;
; SW[3]                                                                                                           ;                   ;         ;
; FAN_ALERT_n                                                                                                     ;                   ;         ;
; RZQ_DDR3                                                                                                        ;                   ;         ;
; RZQ_FMC                                                                                                         ;                   ;         ;
; FPGA_I2C_SDA                                                                                                    ;                   ;         ;
; ADV7619_CSCL_FMC                                                                                                ;                   ;         ;
; ADV7619_CSDA_FMC                                                                                                ;                   ;         ;
;      - TR5_QSYS:u0|TR5_QSYS_I2C_SDA:i2c_sda|read_mux_out                                                        ; 0                 ; 0       ;
; RX0_DDC_SCL                                                                                                     ;                   ;         ;
; RX0_DDC_SDA                                                                                                     ;                   ;         ;
;      - TR5_QSYS:u0|TR5_QSYS_I2C_SDA:rx0_edid_i2c_sda|read_mux_out                                               ; 1                 ; 0       ;
; RX1_DDC_SCL                                                                                                     ;                   ;         ;
; RX1_DDC_SDA                                                                                                     ;                   ;         ;
;      - TR5_QSYS:u0|TR5_QSYS_I2C_SDA:rx1_edid_i2c_sda|read_mux_out                                               ; 0                 ; 0       ;
; SII9136_CSCL_FMC                                                                                                ;                   ;         ;
; SII9136_CSDA_FMC                                                                                                ;                   ;         ;
;      - TR5_QSYS:u0|TR5_QSYS_I2C_SDA:hdmi_tx_fmc_i2c_sda|read_mux_out                                            ; 1                 ; 0       ;
; RX_AP[1]                                                                                                        ;                   ;         ;
;      - TX_I2S[0]~output                                                                                         ; 0                 ; 0       ;
; RX_AP[2]                                                                                                        ;                   ;         ;
;      - TX_I2S[1]~output                                                                                         ; 1                 ; 0       ;
; RX_AP[3]                                                                                                        ;                   ;         ;
;      - TX_I2S[2]~output                                                                                         ; 1                 ; 0       ;
; RX_AP[4]                                                                                                        ;                   ;         ;
;      - TX_I2S[3]~output                                                                                         ; 0                 ; 0       ;
; RX_MCLK                                                                                                         ;                   ;         ;
;      - TX_MCLK~output                                                                                           ; 0                 ; 0       ;
; RX_SCLK                                                                                                         ;                   ;         ;
;      - TX_SCK~output                                                                                            ; 1                 ; 0       ;
; RX_AP[0]                                                                                                        ;                   ;         ;
;      - TX_SPDIF~output                                                                                          ; 0                 ; 0       ;
; RX_AP[5]                                                                                                        ;                   ;         ;
;      - TX_WS~output                                                                                             ; 0                 ; 0       ;
; OSC_50_B8D                                                                                                      ;                   ;         ;
; RX_PCLK                                                                                                         ;                   ;         ;
; BUTTON[0]                                                                                                       ;                   ;         ;
;      - pll:tx_pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                 ; 0                 ; 0       ;
; RX_RD[0]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 0                 ; 3       ;
; RX_BD[8]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 4       ;
; RX_RD[1]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_BD[9]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_RD[2]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 4       ;
; RX_BD[10]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_RD[3]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_BD[11]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 0                 ; 3       ;
; RX_RD[4]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 0                 ; 3       ;
; RX_BD[12]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 0                 ; 3       ;
; RX_RD[5]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_BD[13]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 0                 ; 3       ;
; RX_RD[6]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_BD[14]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_RD[7]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 4       ;
; RX_BD[15]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_DE                                                                                                           ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_RD[8]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_GD[0]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 0                 ; 4       ;
; RX_RD[9]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_GD[1]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 4       ;
; RX_RD[10]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 0                 ; 3       ;
; RX_GD[2]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_RD[11]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 4       ;
; RX_GD[3]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_RD[12]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_GD[4]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_RD[13]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 4       ;
; RX_GD[5]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 0                 ; 3       ;
; RX_RD[14]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 0                 ; 3       ;
; RX_GD[6]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_RD[15]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_GD[7]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 0                 ; 4       ;
; RX_HS                                                                                                           ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_GD[8]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 0                 ; 3       ;
; RX_BD[0]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_GD[9]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_BD[1]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a0  ; 1                 ; 3       ;
; RX_GD[10]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a18 ; 0                 ; 3       ;
; RX_BD[2]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a18 ; 1                 ; 4       ;
; RX_GD[11]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a18 ; 1                 ; 4       ;
; RX_BD[3]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a18 ; 1                 ; 4       ;
; RX_GD[12]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a18 ; 1                 ; 4       ;
; RX_BD[4]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a18 ; 0                 ; 4       ;
; RX_GD[13]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a18 ; 0                 ; 4       ;
; RX_BD[5]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a18 ; 1                 ; 3       ;
; RX_GD[14]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a18 ; 1                 ; 3       ;
; RX_BD[6]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a18 ; 0                 ; 3       ;
; RX_GD[15]                                                                                                       ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a18 ; 0                 ; 3       ;
; RX_BD[7]                                                                                                        ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a18 ; 0                 ; 4       ;
; RX_VS                                                                                                           ;                   ;         ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a18 ; 0                 ; 4       ;
;      - fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a18 ; 0                 ; 4       ;
; SII9136_INT                                                                                                     ;                   ;         ;
;      - TR5_QSYS:u0|TR5_QSYS_adv7619_int:sii9136_int|d1_data_in                                                  ; 0                 ; 0       ;
;      - TR5_QSYS:u0|TR5_QSYS_adv7619_int:sii9136_int|read_mux_out                                                ; 0                 ; 0       ;
; ADV7619_INT                                                                                                     ;                   ;         ;
;      - TR5_QSYS:u0|TR5_QSYS_adv7619_int:adv7619_int|d1_data_in                                                  ; 0                 ; 0       ;
;      - TR5_QSYS:u0|TR5_QSYS_adv7619_int:adv7619_int|read_mux_out                                                ; 0                 ; 0       ;
+-----------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                          ; Location                      ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; LessThan0~0                                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X154_Y73_N27          ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; OSC_50_B8D                                                                                                                                                                                                                                                                                                                                                                    ; PIN_A4                        ; 2324    ; Clock                                              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; RX_PCLK                                                                                                                                                                                                                                                                                                                                                                       ; PIN_B4                        ; 21      ; Clock                                              ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_I2C_SDA:hdmi_tx_fmc_i2c_sda|data_dir                                                                                                                                                                                                                                                                                                                     ; FF_X36_Y17_N10                ; 3       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_I2C_SDA:i2c_sda|data_dir                                                                                                                                                                                                                                                                                                                                 ; FF_X36_Y17_N4                 ; 3       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_I2C_SDA:rx0_edid_i2c_sda|data_dir                                                                                                                                                                                                                                                                                                                        ; FF_X36_Y17_N37                ; 3       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_I2C_SDA:rx1_edid_i2c_sda|data_dir                                                                                                                                                                                                                                                                                                                        ; FF_X35_Y18_N28                ; 3       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_button:button|always1~0                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y21_N33           ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_r:the_TR5_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                                 ; MLABCELL_X25_Y18_N48          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                 ; MLABCELL_X27_Y18_N51          ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                       ; MLABCELL_X11_Y14_N51          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[10]~3                                                                                                                                                                                                                                                                ; MLABCELL_X3_Y10_N6            ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|wdata[4]~0                                                                                                                                                                                                                                                                    ; LABCELL_X2_Y10_N42            ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                               ; LABCELL_X2_Y10_N18            ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X31_Y18_N36          ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                              ; FF_X28_Y18_N8                 ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X31_Y18_N24          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                              ; MLABCELL_X11_Y14_N48          ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                               ; FF_X31_Y18_N32                ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X25_Y18_N57          ; 14      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_led:led|always0~1                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X35_Y21_N48           ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                ; MLABCELL_X34_Y22_N42          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                                    ; MLABCELL_X34_Y22_N18          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                ; MLABCELL_X39_Y22_N36          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_cmd_mux_001:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                                    ; MLABCELL_X39_Y22_N48          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                      ; LABCELL_X32_Y22_N39           ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                                 ; LABCELL_X37_Y22_N51           ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_data_master_limiter|save_dest_id~1                                                                                                                                                                                                                                        ; MLABCELL_X36_Y19_N42          ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_gen2_0_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                                                 ; LABCELL_X40_Y22_N30           ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_rd_addr_cnt_nxt[2]~2                                                                                                                                                                                                                                                                        ; MLABCELL_X41_Y21_N27          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt_nxt[2]~3                                                                                                                                                                                                                                                                        ; LABCELL_X42_Y22_N36           ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_rd_data_cnt_nxt[3]~1                                                                                                                                                                                                                                                                        ; LABCELL_X42_Y22_N39           ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_wr_data_cnt_nxt[2]~2                                                                                                                                                                                                                                                                        ; MLABCELL_X39_Y20_N42          ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                       ; FF_X41_Y22_N56                ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                              ; FF_X47_Y22_N52                ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                            ; MLABCELL_X46_Y20_N9           ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                      ; FF_X44_Y21_N41                ; 792     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_pipe_flush                                                                                                                                                                                                                                                                                     ; FF_X47_Y21_N35                ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                          ; LABCELL_X42_Y22_N51           ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                   ; LABCELL_X47_Y20_N57           ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_br_pred_not_taken                                                                                                                                                                                                                                                                              ; MLABCELL_X51_Y24_N6           ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y23_N54           ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                          ; FF_X49_Y23_N14                ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                      ; FF_X47_Y21_N41                ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_ctrl_shift_rot                                                                                                                                                                                                                                                                                 ; FF_X61_Y21_N29                ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                        ; LABCELL_X52_Y23_N12           ; 161     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                           ; MLABCELL_X51_Y25_N33          ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                     ; MLABCELL_X51_Y25_N45          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X8_Y11_N49                 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_break_a~0  ; MLABCELL_X8_Y14_N33           ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; MLABCELL_X8_Y14_N57           ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LABCELL_X7_Y14_N33            ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LABCELL_X7_Y14_N27            ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X2_Y13_N14                 ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck|sr~26                        ; LABCELL_X4_Y10_N9             ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:TR5_QSYS_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir                                   ; MLABCELL_X3_Y11_N18           ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_avalon_reg:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                            ; MLABCELL_X8_Y17_N0            ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci_debug:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci_debug|resetrequest                                                                                                                 ; FF_X7_Y13_N31                 ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[31]~1                                                                                                                      ; LABCELL_X7_Y14_N12            ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                   ; MLABCELL_X6_Y13_N18           ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                     ; MLABCELL_X8_Y17_N33           ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                           ; FF_X32_Y22_N38                ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                                         ; MLABCELL_X46_Y20_N6           ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|dc_data_wr_port_en~0                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y22_N24           ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|dc_tag_wr_port_en~0                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y22_N9            ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                 ; LABCELL_X40_Y21_N18           ; 5       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                               ; FF_X40_Y23_N28                ; 5       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|ic_fill_ap_cnt_nxt[3]~1                                                                                                                                                                                                                                                                          ; LABCELL_X40_Y22_N6            ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                           ; MLABCELL_X46_Y23_N18          ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                            ; LABCELL_X47_Y23_N18           ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                      ; LABCELL_X47_Y23_N9            ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_lqr1:auto_generated|decode_ama:decode3|w_anode1075w[2]                                                                                                                                                                                                                                ; MLABCELL_X39_Y22_N12          ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_lqr1:auto_generated|decode_ama:decode3|w_anode1088w[2]~0                                                                                                                                                                                                                              ; MLABCELL_X39_Y22_N15          ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_lqr1:auto_generated|decode_ama:decode3|w_anode1096w[2]~0                                                                                                                                                                                                                              ; MLABCELL_X39_Y22_N30          ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_lqr1:auto_generated|decode_ama:decode3|w_anode1104w[2]~0                                                                                                                                                                                                                              ; MLABCELL_X39_Y22_N33          ; 32      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_onchip_memory2:onchip_memory2|wren~1                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X39_Y22_N54          ; 128     ; Read enable                                        ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_sw:sw|always1~1                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X35_Y22_N0            ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_timer:timer|always0~0                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X26_Y19_N33           ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_timer:timer|control_wr_strobe                                                                                                                                                                                                                                                                                                                            ; LABCELL_X24_Y19_N42           ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_timer:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                           ; LABCELL_X24_Y19_N36           ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_timer:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X25_Y19_N15          ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|TR5_QSYS_timer:timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y19_N6            ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                             ; FF_X6_Y13_N17                 ; 1437    ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                ; FF_X47_Y27_N17                ; 131     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; TR5_QSYS:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                 ; FF_X37_Y24_N29                ; 488     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                  ; JTAG_X0_Y12_N3                ; 180     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                  ; JTAG_X0_Y12_N3                ; 27      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pll:tx_pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                      ; PLLOUTPUTCOUNTER_X210_Y112_N1 ; 73      ; Clock                                              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                      ; FF_X1_Y11_N14                 ; 64      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                           ; MLABCELL_X1_Y14_N6            ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                              ; MLABCELL_X1_Y11_N54           ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]~5                                              ; MLABCELL_X1_Y9_N36            ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]~2                                                ; MLABCELL_X1_Y7_N3             ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                   ; MLABCELL_X1_Y12_N36           ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                         ; MLABCELL_X1_Y8_N21            ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]~6                                       ; MLABCELL_X1_Y11_N48           ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR~1                            ; MLABCELL_X1_Y11_N18           ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter~1                       ; MLABCELL_X1_Y8_N33            ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                           ; FF_X1_Y9_N38                  ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                          ; FF_X1_Y12_N25                 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                           ; FF_X1_Y9_N41                  ; 41      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                           ; FF_X1_Y8_N26                  ; 51      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                    ; MLABCELL_X1_Y12_N3            ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                          ; FF_X1_Y12_N56                 ; 38      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                        ; LABCELL_X2_Y10_N54            ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                ;
+----------------------------------------------------------------------------+-------------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                       ; Location                      ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------+-------------------------------+---------+----------------------+------------------+---------------------------+
; OSC_50_B8D                                                                 ; PIN_A4                        ; 2324    ; Global Clock         ; GCLK11           ; --                        ;
; RX_PCLK                                                                    ; PIN_B4                        ; 21      ; Global Clock         ; GCLK10           ; --                        ;
; pll:tx_pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X210_Y122_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; pll:tx_pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X210_Y112_N1 ; 73      ; Global Clock         ; GCLK8            ; --                        ;
; pll:tx_pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[1]   ; PLLOUTPUTCOUNTER_X210_Y113_N1 ; 1       ; Global Clock         ; GCLK15           ; --                        ;
+----------------------------------------------------------------------------+-------------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                    ;
+------------------------------------------------------------------------------------------+---------+
; Name                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------+---------+
; TR5_QSYS:u0|altera_reset_controller:rst_controller_001|r_sync_rst                        ; 1439    ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|A_mem_stall ; 792     ;
+------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF                         ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_r:the_TR5_QSYS_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|altsyncram_v632:FIFOram|ALTSYNCRAM                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                        ; M20K_X10_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|TR5_QSYS_jtag_uart_scfifo_w:the_TR5_QSYS_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rfd1:auto_generated|a_dpfifo_tkb1:dpfifo|altsyncram_v632:FIFOram|ALTSYNCRAM                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                        ; M20K_X10_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_bht_module:TR5_QSYS_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_hrn1:auto_generated|ALTSYNCRAM                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1           ; 0     ; None                        ; M20K_X57_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_dc_data_module:TR5_QSYS_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_s1q1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 1           ; 0     ; None                        ; M20K_X48_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_dc_tag_module:TR5_QSYS_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_t6n1:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 11           ; 64           ; 11           ; yes                    ; no                      ; yes                    ; no                      ; 704     ; 64                          ; 11                          ; 64                          ; 11                          ; 704                 ; 1           ; 0     ; None                        ; M20K_X43_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_dc_victim_module:TR5_QSYS_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_3on1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256     ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1           ; 0     ; None                        ; M20K_X43_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_ic_data_module:TR5_QSYS_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_k7o1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768   ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 2           ; 0     ; None                        ; M20K_X43_Y23_N0, M20K_X43_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_ic_tag_module:TR5_QSYS_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_lun1:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048    ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1           ; 0     ; None                        ; M20K_X48_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_ocimem|TR5_QSYS_nios2_gen2_0_cpu_ociram_sp_ram_module:TR5_QSYS_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_i0i1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                        ; M20K_X10_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                   ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_register_bank_a_module:TR5_QSYS_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_n6n1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                        ; M20K_X57_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_register_bank_b_module:TR5_QSYS_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_n6n1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                        ; M20K_X57_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; TR5_QSYS:u0|TR5_QSYS_onchip_memory2:onchip_memory2|altsyncram:the_altsyncram|altsyncram_lqr1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                ; AUTO ; Single Port      ; Single Clock ; 64000        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048000 ; 64000                       ; 32                          ; --                          ; --                          ; 2048000             ; 128         ; 0     ; TR5_QSYS_onchip_memory2.hex ; M20K_X57_Y33_N0, M20K_X57_Y31_N0, M20K_X57_Y32_N0, M20K_X57_Y35_N0, M20K_X5_Y22_N0, M20K_X10_Y20_N0, M20K_X5_Y23_N0, M20K_X10_Y22_N0, M20K_X48_Y26_N0, M20K_X48_Y25_N0, M20K_X43_Y26_N0, M20K_X43_Y25_N0, M20K_X33_Y26_N0, M20K_X33_Y25_N0, M20K_X33_Y22_N0, M20K_X33_Y23_N0, M20K_X48_Y32_N0, M20K_X43_Y32_N0, M20K_X48_Y33_N0, M20K_X48_Y31_N0, M20K_X33_Y29_N0, M20K_X33_Y30_N0, M20K_X38_Y29_N0, M20K_X38_Y30_N0, M20K_X43_Y29_N0, M20K_X43_Y30_N0, M20K_X43_Y31_N0, M20K_X43_Y28_N0, M20K_X48_Y21_N0, M20K_X48_Y19_N0, M20K_X43_Y21_N0, M20K_X43_Y19_N0, M20K_X57_Y24_N0, M20K_X48_Y24_N0, M20K_X57_Y26_N0, M20K_X57_Y27_N0, M20K_X43_Y16_N0, M20K_X38_Y20_N0, M20K_X43_Y17_N0, M20K_X43_Y20_N0, M20K_X33_Y28_N0, M20K_X33_Y27_N0, M20K_X33_Y31_N0, M20K_X33_Y32_N0, M20K_X5_Y28_N0, M20K_X5_Y27_N0, M20K_X10_Y29_N0, M20K_X5_Y26_N0, M20K_X57_Y28_N0, M20K_X57_Y29_N0, M20K_X48_Y28_N0, M20K_X57_Y30_N0, M20K_X38_Y19_N0, M20K_X38_Y15_N0, M20K_X38_Y17_N0, M20K_X38_Y16_N0, M20K_X48_Y37_N0, M20K_X43_Y34_N0, M20K_X48_Y35_N0, M20K_X48_Y36_N0, M20K_X10_Y31_N0, M20K_X10_Y30_N0, M20K_X10_Y33_N0, M20K_X10_Y32_N0, M20K_X48_Y29_N0, M20K_X48_Y27_N0, M20K_X48_Y30_N0, M20K_X43_Y27_N0, M20K_X10_Y16_N0, M20K_X5_Y15_N0, M20K_X5_Y17_N0, M20K_X5_Y16_N0, M20K_X38_Y27_N0, M20K_X38_Y26_N0, M20K_X38_Y28_N0, M20K_X38_Y25_N0, M20K_X5_Y20_N0, M20K_X5_Y21_N0, M20K_X10_Y21_N0, M20K_X5_Y18_N0, M20K_X43_Y36_N0, M20K_X38_Y31_N0, M20K_X38_Y35_N0, M20K_X38_Y36_N0, M20K_X10_Y18_N0, M20K_X10_Y15_N0, M20K_X10_Y19_N0, M20K_X5_Y19_N0, M20K_X33_Y36_N0, M20K_X38_Y33_N0, M20K_X33_Y33_N0, M20K_X33_Y34_N0, M20K_X5_Y31_N0, M20K_X5_Y32_N0, M20K_X5_Y30_N0, M20K_X5_Y29_N0, M20K_X38_Y23_N0, M20K_X38_Y22_N0, M20K_X38_Y24_N0, M20K_X33_Y24_N0, M20K_X5_Y24_N0, M20K_X10_Y24_N0, M20K_X10_Y25_N0, M20K_X5_Y25_N0, M20K_X43_Y37_N0, M20K_X43_Y33_N0, M20K_X43_Y35_N0, M20K_X43_Y38_N0, M20K_X33_Y21_N0, M20K_X33_Y20_N0, M20K_X38_Y18_N0, M20K_X38_Y21_N0, M20K_X57_Y37_N0, M20K_X48_Y34_N0, M20K_X57_Y34_N0, M20K_X57_Y36_N0, M20K_X33_Y18_N0, M20K_X33_Y17_N0, M20K_X33_Y19_N0, M20K_X33_Y16_N0, M20K_X33_Y37_N0, M20K_X38_Y34_N0, M20K_X33_Y35_N0, M20K_X38_Y37_N0, M20K_X10_Y23_N0, M20K_X10_Y28_N0, M20K_X10_Y27_N0, M20K_X10_Y26_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 54           ; 32           ; 54           ; yes                    ; no                      ; yes                    ; yes                     ; 1728    ; 32                          ; 54                          ; 32                          ; 54                          ; 1728                ; 2           ; 0     ; None                        ; M20K_X169_Y3_N0, M20K_X164_Y125_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------+
; Fitter DSP Block Usage Summary              ;
+-------------------------------+-------------+
; Statistic                     ; Number Used ;
+-------------------------------+-------------+
; Integer 36x36 / Complex 18x18 ; 2           ;
; Total number of DSP blocks    ; 2           ;
;                               ;             ;
; Fixed Point Signed Multiplier ; 1           ;
+-------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                                                                                                                                                                                                       ; Mode                          ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac_1 ; Integer 36x36 / Complex 18x18 ; DSP_X64_Y21_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_mult_cell:the_TR5_QSYS_nios2_gen2_0_cpu_mult_cell|altera_mult_add:the_altmult_add|altera_mult_add_5nh2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac   ; Integer 36x36 / Complex 18x18 ; DSP_X64_Y22_N0 ; Mixed               ; yes                    ; no                     ; --                     ; no                     ; no                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+------------------------------+-----------------------------+
; Routing Resource Type        ; Usage                       ;
+------------------------------+-----------------------------+
; Block interconnects          ; 9,658 / 1,596,384 ( < 1 % ) ;
; C14 interconnects            ; 213 / 58,984 ( < 1 % )      ;
; C4 interconnects             ; 3,718 / 986,112 ( < 1 % )   ;
; DQS bus muxes                ; 0 / 140 ( 0 % )             ;
; DQS-18 I/O buses             ; 0 / 32 ( 0 % )              ;
; DQS-36 I/O buses             ; 0 / 12 ( 0 % )              ;
; DQS-4 I/O buses              ; 0 / 140 ( 0 % )             ;
; DQS-9 I/O buses              ; 0 / 70 ( 0 % )              ;
; Direct links                 ; 960 / 1,596,384 ( < 1 % )   ;
; Global clocks                ; 4 / 16 ( 25 % )             ;
; Horizontal periphery clocks  ; 0 / 528 ( 0 % )             ;
; Local interconnects          ; 1,273 / 469,600 ( < 1 % )   ;
; NDQS bus muxes               ; 0 / 140 ( 0 % )             ;
; NDQS-18 I/O buses            ; 0 / 32 ( 0 % )              ;
; NDQS-36 I/O buses            ; 0 / 12 ( 0 % )              ;
; NDQS-4 I/O buses             ; 0 / 140 ( 0 % )             ;
; NDQS-9 I/O buses             ; 0 / 70 ( 0 % )              ;
; Quadrant clocks              ; 0 / 92 ( 0 % )              ;
; R24 interconnects            ; 109 / 59,904 ( < 1 % )      ;
; R24/C14 interconnect drivers ; 137 / 106,364 ( < 1 % )     ;
; R3 interconnects             ; 3,258 / 974,124 ( < 1 % )   ;
; R6 interconnects             ; 4,889 / 1,047,672 ( < 1 % ) ;
; Spine clocks                 ; 14 / 528 ( 3 % )            ;
; Vertical periphery clocks    ; 0 / 864 ( 0 % )             ;
; Wire stub REs                ; 0 / 612 ( 0 % )             ;
+------------------------------+-----------------------------+


+----------------------------------------------------------------------------------+
; Fitter HSLP Summary                                                              ;
+--------------------------------------------------------+-----------------+-------+
; Resource                                               ; Usage           ; %     ;
+--------------------------------------------------------+-----------------+-------+
;                                                        ;                 ;       ;
; Programmable power technology high-speed tiles         ; 155 / 14,556    ; 1 %   ;
; Programmable power technology low-power tiles          ; 14,401 / 14,556 ; 99 %  ;
;     -- low-power tiles that are used by the design     ; 911 / 14,401    ; 6 %   ;
;     -- unused tiles (low-power)                        ; 13,490 / 14,401 ; 94 %  ;
;                                                        ;                 ;       ;
; Programmable power technology high-speed LAB tiles     ; 11 / 11,736     ; < 1 % ;
; Programmable power technology low-power LAB tiles      ; 11,725 / 11,736 ; 100 % ;
;     -- low-power LAB tiles that are used by the design ; 911 / 11,725    ; 8 %   ;
;     -- unused LAB tiles (low-power)                    ; 10,814 / 11,725 ; 92 %  ;
;                                                        ;                 ;       ;
+--------------------------------------------------------+-----------------+-------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No PCI I/O assignments found.                                            ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No PCI I/O assignments found.                                            ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules             ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass            ; 0            ; 27           ; 0            ; 0            ; 0            ; 155       ; 0            ; 0            ; 155       ; 155       ; 0            ; 69           ; 0            ; 0            ; 0            ; 0            ; 69           ; 0            ; 0            ; 0            ; 1            ; 69           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable    ; 155          ; 128          ; 155          ; 155          ; 155          ; 0         ; 155          ; 155          ; 0         ; 0         ; 155          ; 86           ; 155          ; 155          ; 155          ; 155          ; 86           ; 155          ; 155          ; 155          ; 154          ; 86           ; 155          ; 155          ; 155          ; 155          ; 155          ; 155          ;
; Total Fail            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; OSC_50_B3B            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_B4A            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_B4D            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_B7A            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_B7D            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_B8A            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BUTTON[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BUTTON[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BUTTON[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPU_RESET_n           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FAN_ALERT_n           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RZQ_DDR3              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RZQ_FMC               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCL          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADV7619_CS_n          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADV7619_RESET_n       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FMC_GA[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FMC_GA[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SII9136_RST_n         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_BD[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_BD[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_BD[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_BD[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_BD[4]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_BD[5]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_BD[6]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_BD[7]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_BD[8]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_BD[9]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_BD[10]             ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_BD[11]             ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_DE                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_DSR3L              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_DSR3R              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_GD[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_GD[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_GD[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_GD[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_GD[4]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_GD[5]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_GD[6]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_GD[7]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_GD[8]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_GD[9]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_GD[10]             ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_GD[11]             ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_HS                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_I2S[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_I2S[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_I2S[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_I2S[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_MCLK               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_PCLK               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_RD[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_RD[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_RD[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_RD[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_RD[4]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_RD[5]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_RD[6]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_RD[7]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_RD[8]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_RD[9]              ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_RD[10]             ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_RD[11]             ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_SCK                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_SPDIF              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_VS                 ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TX_WS                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDA          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADV7619_CSCL_FMC      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADV7619_CSDA_FMC      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX0_DDC_SCL           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX0_DDC_SDA           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX1_DDC_SCL           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX1_DDC_SDA           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SII9136_CSCL_FMC      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SII9136_CSDA_FMC      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_AP[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_AP[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_AP[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_AP[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MCLK               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_SCLK               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_AP[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_AP[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_B8D            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_PCLK               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BUTTON[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_RD[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BD[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_RD[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BD[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_RD[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BD[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_RD[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BD[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_RD[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BD[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_RD[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BD[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_RD[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BD[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_RD[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BD[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_DE                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_RD[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_GD[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_RD[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_GD[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_RD[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_GD[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_RD[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_GD[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_RD[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_GD[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_RD[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_GD[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_RD[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_GD[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_RD[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_GD[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_HS                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_GD[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BD[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_GD[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BD[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_GD[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BD[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_GD[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BD[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_GD[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BD[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_GD[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BD[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_GD[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BD[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_GD[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BD[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_VS                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SII9136_INT           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADV7619_INT           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_ntrst ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[7..1]                                                       ; Unreserved                  ;
; Data[0]                                                          ; As input tri-stated         ;
; Data[31..16]                                                     ; Unreserved                  ;
; Data[15..8]                                                      ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.85 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                 ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                             ; Destination Clock(s)                                                        ; Delay Added in ns ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
; OSC_50_B8D                                                                  ; OSC_50_B8D                                                                  ; 260.2             ;
; altera_reserved_tck                                                         ; altera_reserved_tck                                                         ; 107.8             ;
; I/O                                                                         ; HDMI_RX_PCLK                                                                ; 42.5              ;
; altera_reserved_tck,I/O                                                     ; altera_reserved_tck                                                         ; 18.7              ;
; altera_reserved_tck,OSC_50_B8D                                              ; altera_reserved_tck                                                         ; 17.1              ;
; tx_pll_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; tx_pll_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 13.2              ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                              ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                          ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                                     ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                   ; 1.271             ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                                                              ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                   ; 1.270             ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                  ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                                                                   ; 1.176             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                                                                         ; 1.051             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                                                                         ; 1.050             ;
; RX_BD[12]                                                                                                                                                                                                                                                                                                                                                                                                    ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a31~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 1.049             ;
; RX_GD[13]                                                                                                                                                                                                                                                                                                                                                                                                    ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a21~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 1.035             ;
; RX_RD[10]                                                                                                                                                                                                                                                                                                                                                                                                    ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a10~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 1.031             ;
; RX_BD[5]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a48~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 1.003             ;
; RX_RD[7]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a7~porta_datain_reg0                                                                                                                                                                                                                                                                                     ; 1.000             ;
; RX_RD[9]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a9~porta_datain_reg0                                                                                                                                                                                                                                                                                     ; 0.991             ;
; RX_RD[1]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a1~porta_datain_reg0                                                                                                                                                                                                                                                                                     ; 0.979             ;
; RX_BD[3]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a46~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.952             ;
; RX_BD[4]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a47~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.946             ;
; RX_BD[6]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a49~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.942             ;
; RX_RD[5]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a5~porta_datain_reg0                                                                                                                                                                                                                                                                                     ; 0.937             ;
; RX_GD[12]                                                                                                                                                                                                                                                                                                                                                                                                    ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a20~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.936             ;
; RX_BD[9]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a28~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.936             ;
; RX_GD[15]                                                                                                                                                                                                                                                                                                                                                                                                    ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a23~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.929             ;
; RX_GD[0]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a35~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.928             ;
; RX_DE                                                                                                                                                                                                                                                                                                                                                                                                        ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a26~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.885             ;
; RX_GD[2]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a37~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.871             ;
; RX_GD[5]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a40~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.869             ;
; RX_BD[7]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a50~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.857             ;
; RX_RD[4]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a4~porta_datain_reg0                                                                                                                                                                                                                                                                                     ; 0.849             ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                                  ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_cmd_mux_001:cmd_mux_006|packet_in_progress                                                                                                                                                                                                                                                                                ; 0.845             ;
; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_s1_translator|waitrequest_reset_override                                                                                                                                                                                                                                                              ; TR5_QSYS:u0|TR5_QSYS_mm_interconnect_0:mm_interconnect_0|TR5_QSYS_mm_interconnect_0_cmd_mux_001:cmd_mux_006|packet_in_progress                                                                                                                                                                                                                                                                                ; 0.834             ;
; RX_GD[10]                                                                                                                                                                                                                                                                                                                                                                                                    ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a18~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.833             ;
; RX_BD[13]                                                                                                                                                                                                                                                                                                                                                                                                    ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a32~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.829             ;
; RX_GD[11]                                                                                                                                                                                                                                                                                                                                                                                                    ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a19~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.826             ;
; RX_BD[14]                                                                                                                                                                                                                                                                                                                                                                                                    ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a33~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.825             ;
; RX_BD[1]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a44~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.814             ;
; RX_VS                                                                                                                                                                                                                                                                                                                                                                                                        ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a24~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.812             ;
; RX_RD[13]                                                                                                                                                                                                                                                                                                                                                                                                    ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a13~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.806             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                                                                         ; 0.800             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                                                                         ; 0.800             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                                                                         ; 0.800             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                  ; 0.796             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                ; 0.796             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                              ; 0.794             ;
; RX_BD[2]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a45~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.790             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                  ; 0.790             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                              ; 0.790             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                          ; 0.789             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                          ; 0.782             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                              ; 0.780             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                          ; 0.778             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                          ; 0.776             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                  ; 0.770             ;
; RX_GD[14]                                                                                                                                                                                                                                                                                                                                                                                                    ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a22~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.769             ;
; RX_GD[1]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a36~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.768             ;
; RX_RD[8]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a8~porta_datain_reg0                                                                                                                                                                                                                                                                                     ; 0.754             ;
; RX_RD[3]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a3~porta_datain_reg0                                                                                                                                                                                                                                                                                     ; 0.752             ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[0]                                                                                                                                                                                                                                                                                                     ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                                                                      ; 0.752             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                          ; 0.747             ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[4]                                                                                                                                                                                                                                                                                                     ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[5]                                                                                                                                                                                                                                                                                                      ; 0.746             ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[5]                                                                                                                                                                                                                                                                                                     ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[6]                                                                                                                                                                                                                                                                                                      ; 0.745             ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                                                                  ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|wdata[3]                                                                                                                                                                                                                                                                                                      ; 0.729             ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                                                                  ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|wdata[4]                                                                                                                                                                                                                                                                                                      ; 0.729             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                               ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 0.729             ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                                        ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                                                                   ; 0.726             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                          ; 0.725             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                          ; 0.724             ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                     ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                                                                   ; 0.723             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                               ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck|sr[0]                                                        ; 0.723             ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[3]                                                                                                                                                                                                                                                                                                     ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[4]                                                                                                                                                                                                                                                                                                      ; 0.721             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                  ; 0.721             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                           ; 0.721             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                           ; 0.720             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                  ; 0.719             ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck|sr[37]                                                      ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck|sr[36]                                                       ; 0.718             ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[6]                                                                                                                                                                                                                                                                                                     ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[7]                                                                                                                                                                                                                                                                                                      ; 0.717             ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[7]                                                                                                                                                                                                                                                                                                     ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                                                                      ; 0.714             ;
; RX_RD[6]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a6~porta_datain_reg0                                                                                                                                                                                                                                                                                     ; 0.714             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                           ; 0.708             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                         ; 0.704             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                           ; 0.704             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                           ; 0.703             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                                                                         ; 0.703             ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|M_regnum_a_cmp_D                                                                                                                                                                                                                                                                                                                ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|E_regnum_a_cmp_D                                                                                                                                                                                                                                                                                                                 ; 0.702             ;
; RX_HS                                                                                                                                                                                                                                                                                                                                                                                                        ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a52~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.702             ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                                                                 ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                                                                   ; 0.702             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                           ; 0.702             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                                                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                                                         ; 0.701             ;
; RX_GD[7]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a42~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.701             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                          ; 0.700             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                                               ; 0.699             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                           ; 0.699             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                                                               ; 0.698             ;
; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[2]                                                                                                                                                                                                                                                                                                     ; TR5_QSYS:u0|TR5_QSYS_jtag_uart:jtag_uart|alt_jtag_atlantic:TR5_QSYS_jtag_uart_alt_jtag_atlantic|count[3]                                                                                                                                                                                                                                                                                                      ; 0.695             ;
; RX_RD[11]                                                                                                                                                                                                                                                                                                                                                                                                    ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a11~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.695             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                                           ; 0.693             ;
; RX_GD[6]                                                                                                                                                                                                                                                                                                                                                                                                     ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a41~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.693             ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|din_s1 ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|TR5_QSYS_nios2_gen2_0_cpu_nios2_oci:the_TR5_QSYS_nios2_gen2_0_cpu_nios2_oci|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_wrapper|TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck:the_TR5_QSYS_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; 0.687             ;
; RX_RD[14]                                                                                                                                                                                                                                                                                                                                                                                                    ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a14~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.685             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]                                                                ; 0.681             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]                                                                ; 0.681             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]                                                                ; 0.680             ;
; RX_BD[11]                                                                                                                                                                                                                                                                                                                                                                                                    ; fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_dhp1:auto_generated|altsyncram_80f1:fifo_ram|ram_block7a30~porta_datain_reg0                                                                                                                                                                                                                                                                                    ; 0.670             ;
; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|D_kill                                                                                                                                                                                                                                                                                                                          ; TR5_QSYS:u0|TR5_QSYS_nios2_gen2_0:nios2_gen2_0|TR5_QSYS_nios2_gen2_0_cpu:cpu|ic_tag_wraddress[5]                                                                                                                                                                                                                                                                                                              ; 0.655             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Performance optimization mode selected -- timing performance will be prioritized at the potential cost of increased logic area and compilation time
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5SGXEA7H3F35C3 for design "TR5_FMC_HDMI"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll:tx_pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location AN28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 150 pins of 150 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X210_Y122_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL pll:tx_pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): pll:tx_pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 176 fanout uses global clock CLKCTRL_G8
    Info (11162): pll:tx_pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G15
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): OSC_50_B8D~inputCLKENA0 with 2575 fanout uses global clock CLKCTRL_G11
    Info (11162): RX_PCLK~inputCLKENA0 with 73 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:02
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_dhp1
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_vu8:dffpipe9|dffe10a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'TR5_QSYS/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'TR5_QSYS/synthesis/submodules/TR5_QSYS_nios2_gen2_0_cpu.sdc'
Info (332104): Reading SDC File: 'TR5_FMC_HDMI.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {tx_pll_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 10 -duty_cycle 50.00 -name {tx_pll_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {tx_pll_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {tx_pll_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 10 -duty_cycle 50.00 -name {tx_pll_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {tx_pll_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {tx_pll_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 5 -phase 125.95 -duty_cycle 50.00 -name {tx_pll_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {tx_pll_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[0]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[10]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[11]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[12]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[13]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[14]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[15]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[16]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[17]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[18]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[19]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[1]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[20]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[21]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[22]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[23]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[24]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[25]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[26]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[2]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[3]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[4]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[5]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[6]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[7]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[8]  from: muxsel  to: dataout
    Info (332098): Cell: tx_ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[9]  from: muxsel  to: dataout
    Info (332098): From: tx_pll_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin  to: pll:tx_pll_inst|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLLFBCLKID
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 9 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):    6.734 HDMI_RX_PCLK
    Info (332111):    6.734 HDMI_RX_PCLK_ext
    Info (332111):    3.367 HDMI_TX_PCLK
    Info (332111):   20.000   OSC_50_B3B
    Info (332111):   20.000   OSC_50_B8D
    Info (332111):    0.673 tx_pll_inst|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):    6.734 tx_pll_inst|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    3.367 tx_pll_inst|pll_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
    Extra Info (176218): Packed 100 registers into blocks of type DSP block
    Extra Info (176220): Created 18 register duplicates
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:03
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:35
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:14
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:52
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X46_Y11 to location X57_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:23
Info (11888): Total time spent on timing analysis during the Fitter is 25.22 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:08
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 5 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin FPGA_I2C_SDA has a permanently disabled output enable File: D:/Desktop/TR5_D8M_HDMI/TR5_HDMI_FMC/TR5_FMC_HDMI.v Line: 36
    Info (169065): Pin ADV7619_CSCL_FMC has a permanently enabled output enable File: D:/Desktop/TR5_D8M_HDMI/TR5_HDMI_FMC/TR5_FMC_HDMI.v Line: 41
    Info (169065): Pin RX0_DDC_SCL has a permanently enabled output enable File: D:/Desktop/TR5_D8M_HDMI/TR5_HDMI_FMC/TR5_FMC_HDMI.v Line: 47
    Info (169065): Pin RX1_DDC_SCL has a permanently enabled output enable File: D:/Desktop/TR5_D8M_HDMI/TR5_HDMI_FMC/TR5_FMC_HDMI.v Line: 49
    Info (169065): Pin SII9136_CSCL_FMC has a permanently enabled output enable File: D:/Desktop/TR5_D8M_HDMI/TR5_HDMI_FMC/TR5_FMC_HDMI.v Line: 61
Info (144001): Generated suppressed messages file D:/Desktop/TR5_D8M_HDMI/TR5_HDMI_FMC/output_files/TR5_FMC_HDMI.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 8385 megabytes
    Info: Processing ended: Tue Dec 01 21:32:48 2020
    Info: Elapsed time: 00:03:21
    Info: Total CPU time (on all processors): 00:05:45


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Desktop/TR5_D8M_HDMI/TR5_HDMI_FMC/output_files/TR5_FMC_HDMI.fit.smsg.


