Fitter report for DE2_TOP
Thu Jan 31 13:55:18 2013
Quartus II 64-Bit Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Interconnect Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Thu Jan 31 13:55:18 2013     ;
; Quartus II 64-Bit Version          ; 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name                      ; DE2_TOP                                   ;
; Top-level Entity Name              ; DE2_TOP                                   ;
; Family                             ; Cyclone II                                ;
; Device                             ; EP2C35F672C6                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 6,032 / 33,216 ( 18 % )                   ;
;     Total combinational functions  ; 5,895 / 33,216 ( 18 % )                   ;
;     Dedicated logic registers      ; 1,373 / 33,216 ( 4 % )                    ;
; Total registers                    ; 1373                                      ;
; Total pins                         ; 425 / 475 ( 89 % )                        ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 434,176 / 483,840 ( 90 % )                ;
; Embedded Multiplier 9-bit elements ; 6 / 70 ( 9 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                            ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6       ;                                ;
; Router Timing Optimization Level                                           ; MAXIMUM            ; Normal                         ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Auto Packed Registers                                                      ; Normal             ; Auto                           ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                 ; Off                            ;
; Perform Register Duplication for Performance                               ; On                 ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                 ; Off                            ;
; Fitter Effort                                                              ; Standard Fit       ; Auto Fit                       ;
; Use smart compilation                                                      ; Off                ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Placement Effort Multiplier                                                ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; Off                ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal             ; Normal                         ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.24        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  16.7%      ;
;     3 processors           ;  15.4%      ;
;     4 processors           ;  14.5%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+--------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                ; Action     ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+--------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Decoder0~4                                                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; Decoder0~4_RESYN58_BDD59                                                                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; Decoder1~2                                                                                                                                                          ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Decoder1~2_Duplicate_9                                                                                                                                                           ; COMBOUT          ;                       ;
; Decoder1~2                                                                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; Decoder2~0                                                                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; Decoder2~6                                                                                                                                                          ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan0~0                                                                                                                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; LessThan0~0_Duplicate_8                                                                                                                                                          ; COMBOUT          ;                       ;
; LessThan0~2                                                                                                                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; LessThan0~2_Duplicate_6                                                                                                                                                          ; COMBOUT          ;                       ;
; LessThan0~3                                                                                                                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; LessThan0~3_Duplicate_7                                                                                                                                                          ; COMBOUT          ;                       ;
; LessThan1~0                                                                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan1~1                                                                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan1~2                                                                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan1~3                                                                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan1~4                                                                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan1~4_RESYN28_BDD29                                                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan1~4_RESYN30_BDD31                                                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan1~4_RESYN32_BDD33                                                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan1~4_RESYN32_BDD33                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; LessThan1~4_RESYN32_BDD33_Duplicate                                                                                                                                              ; COMBOUT          ;                       ;
; LessThan1~4_RESYN32_BDD33                                                                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan1~4_RESYN34_BDD35                                                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan2~0                                                                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan2~1                                                                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan2~2                                                                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan2~3                                                                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan2~4                                                                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan2~4_RESYN20_BDD21                                                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan2~4_RESYN22_BDD23                                                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan2~4_RESYN24_BDD25                                                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; LessThan2~4_RESYN26_BDD27                                                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; Mux1~0                                                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; Mux1~0_Duplicate_6                                                                                                                                                               ; COMBOUT          ;                       ;
; Mux1~0                                                                                                                                                              ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu1|Add0~1                                                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu1|alu:alu0|Add2~135                                                                                                                                      ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu1|alu:alu0|Add2~137                                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu1|dbus[3]~67                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|dbus[3]~67_Duplicate_271                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu1|dbus[14]~227                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|dbus[14]~227_Duplicate_268                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu1|dbus[14]~227                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|dbus[14]~227_Duplicate_270                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu1|dbus[15]~241                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|dbus[15]~241_Duplicate_272                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu1|pcnext[0]~2                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu1|stackm:stackm0|addra[1]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu1|stackm:stackm0|addra[1]~_Duplicate_2                                                                                                                                ; REGOUT           ;                       ;
; minicpu:cpu1|stackm:stackm0|addra[3]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu1|stackm:stackm0|addra[3]~_Duplicate_1                                                                                                                                ; REGOUT           ;                       ;
; minicpu:cpu1|stackm:stackm0|mem~679                                                                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|mem~679_Duplicate_971                                                                                                                                ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|mem~679                                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu1|stackm:stackm0|mem~878                                                                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|mem~878_Duplicate_970                                                                                                                                ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|mem~878                                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu1|stackm:stackm0|mem~880                                                                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|mem~880_Duplicate_969                                                                                                                                ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|mem~880                                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu1|stackm:stackm0|qtop[0]~20                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtop[0]~20_Duplicate_26                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtop[1]~19                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtop[1]~19_Duplicate_27                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtop[2]~18                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtop[2]~18_Duplicate_30                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtop[3]~16                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtop[3]~16_Duplicate_23                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtop[4]~15                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtop[4]~15_Duplicate_25                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtop[6]~13                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtop[6]~13_Duplicate_24                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtop[11]~7                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtop[11]~7_Duplicate_28                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtop[13]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtop[13]~5_Duplicate_22                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtop[14]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtop[14]~4_Duplicate_29                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[3]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[3]~14_Duplicate_51                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[3]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[3]~14_Duplicate_53                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[3]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[3]~14_Duplicate_55                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[3]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[3]~14_Duplicate_57                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[3]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[3]~14_Duplicate_59                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[14]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[14]~3_Duplicate_19                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[14]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[14]~3_Duplicate_21                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[14]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[14]~3_Duplicate_23                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[14]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[14]~3_Duplicate_25                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[14]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[14]~3_Duplicate_27                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[14]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[14]~3_Duplicate_29                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[14]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[14]~3_Duplicate_31                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[14]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[14]~3_Duplicate_33                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[14]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[14]~3_Duplicate_35                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[14]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[14]~3_Duplicate_37                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[14]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[14]~3_Duplicate_39                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[14]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[14]~3_Duplicate_41                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[14]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[14]~3_Duplicate_43                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[14]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[14]~3_Duplicate_48                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[14]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[14]~3_Duplicate_50                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[15]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[15]~2_Duplicate_44                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[15]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[15]~2_Duplicate_46                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[15]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[15]~2_Duplicate_61                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[15]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[15]~2_Duplicate_63                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[15]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[15]~2_Duplicate_65                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[15]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[15]~2_Duplicate_67                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[15]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[15]~2_Duplicate_69                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[15]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[15]~2_Duplicate_71                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[15]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[15]~2_Duplicate_73                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[15]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[15]~2_Duplicate_75                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[15]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[15]~2_Duplicate_77                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[15]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[15]~2_Duplicate_79                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[15]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[15]~2_Duplicate_81                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu1|stackm:stackm0|qtopf[15]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu1|stackm:stackm0|qtopf[15]~2_Duplicate_83                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|Add0~1                                                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|alu:alu0|Add2~116                                                                                                                                      ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|alu:alu0|Add2~118                                                                                                                                      ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|alu:alu0|WideOr1~4                                                                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|alu:alu0|WideOr1~4_Duplicate_11                                                                                                                                     ; COMBOUT          ;                       ;
; minicpu:cpu2|alu:alu0|s~0                                                                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|dbus[1]~22                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[1]~22_Duplicate_289                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[1]~23                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[1]~23_Duplicate_290                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[1]~23                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[1]~23_Duplicate_292                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[1]~23                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[1]~23_Duplicate_298                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[1]~23                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[1]~23_Duplicate_300                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[1]~23                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[1]~23_Duplicate_304                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[1]~23                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[1]~23_Duplicate_314                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[1]~23                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[1]~23_Duplicate_316                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[1]~23                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[1]~23_Duplicate_332                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[2]~30                                                                                                                                             ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|dbus[2]~31                                                                                                                                             ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|dbus[2]~32                                                                                                                                             ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|dbus[2]~33                                                                                                                                             ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|dbus[2]~33_RESYN36_BDD37                                                                                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|dbus[2]~33_RESYN38_BDD39                                                                                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|dbus[2]~33_RESYN40_BDD41                                                                                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|dbus[2]~33_RESYN42_BDD43                                                                                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|dbus[2]~33_RESYN44_BDD45                                                                                                                               ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|dbus[2]~48                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[2]~48_Duplicate_284                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[2]~48                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[2]~48_Duplicate_322                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[2]~48                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[2]~48_Duplicate_324                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[2]~48                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[2]~48_Duplicate_326                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[2]~48                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[2]~48_Duplicate_328                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[2]~48                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[2]~48_Duplicate_330                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[2]~48                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[2]~48_Duplicate_334                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[2]~48                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[2]~48_Duplicate_336                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[2]~48                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[2]~48_Duplicate_338                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[7]~128                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[7]~128_Duplicate_285                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[7]~128                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[7]~128_Duplicate_294                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[7]~128                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[7]~128_Duplicate_302                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[7]~128                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[7]~128_Duplicate_306                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[7]~128                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[7]~128_Duplicate_308                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[7]~128                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[7]~128_Duplicate_310                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[7]~128                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[7]~128_Duplicate_312                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[7]~128                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[7]~128_Duplicate_318                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[7]~128                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[7]~128_Duplicate_320                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[7]~128                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[7]~128_Duplicate_340                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[7]~128                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[7]~128_Duplicate_342                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[7]~128                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[7]~128_Duplicate_344                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[7]~128                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[7]~128_Duplicate_346                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[7]~128                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[7]~128_Duplicate_348                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[9]~141                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[9]~141_Duplicate_287                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[9]~141                                                                                                                                            ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|dbus[11]~187                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[11]~187_Duplicate_286                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[11]~187                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[11]~187_Duplicate_296                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[11]~187                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[11]~187_Duplicate_350                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[11]~187                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[11]~187_Duplicate_354                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[12]~193                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[12]~193_Duplicate_283                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[16]~270                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[16]~270_Duplicate_288                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[16]~270                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[16]~270_Duplicate_352                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu2|dbus[16]~270                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dbus[16]~270_Duplicate_356                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[1]~87 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[1]~87_Duplicate_92 ; COMBOUT          ;                       ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[1]~87 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[4]~73 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[4]~73_Duplicate_91 ; COMBOUT          ;                       ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[4]~73 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|pcnext[0]~2                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|stackm:stackm0|addra[1]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu2|stackm:stackm0|addra[1]~_Duplicate_1                                                                                                                                ; REGOUT           ;                       ;
; minicpu:cpu2|stackm:stackm0|mem~830                                                                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|mem~830_Duplicate_969                                                                                                                                ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|mem~830                                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[0]~0                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[0]~0_Duplicate_22                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[0]~0                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[0]~0_Duplicate_37                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[0]~0                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[0]~0_Duplicate_39                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[4]~14                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[4]~14_Duplicate_34                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[5]~13                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[5]~13_Duplicate_30                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[6]~12                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[6]~12_Duplicate_31                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[7]~11                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[7]~11_Duplicate_24                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[8]~10                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[8]~10_Duplicate_25                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[9]~9                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[9]~9_Duplicate_29                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[10]~8                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[10]~8_Duplicate_32                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[11]~7                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[11]~7_Duplicate_33                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[12]~6                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[12]~6_Duplicate_26                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[13]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[13]~5_Duplicate_21                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[13]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[13]~5_Duplicate_28                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[14]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[14]~4_Duplicate_23                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[15]~3                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[15]~3_Duplicate_35                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[16]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[16]~2_Duplicate_20                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[16]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[16]~2_Duplicate_41                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[17]~1                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[17]~1_Duplicate_19                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtop[17]~1                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtop[17]~1_Duplicate_43                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[0]~0                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[0]~0_Duplicate_127                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[0]~0                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[0]~0_Duplicate_129                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[0]~0                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[0]~0_Duplicate_207                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[0]~0                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[0]~0_Duplicate_209                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[0]~0                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[0]~0_Duplicate_217                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[0]~0                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[0]~0_Duplicate_219                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[0]~0                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[0]~0_Duplicate_223                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[0]~0                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[0]~0_Duplicate_225                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[0]~0                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[0]~0_Duplicate_227                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[0]~0                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[0]~0_Duplicate_235                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[0]~0                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[0]~0_Duplicate_237                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[0]~0                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[0]~0_Duplicate_239                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[0]~0                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[0]~0_Duplicate_251                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[0]~0                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[0]~0_Duplicate_253                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[0]~0                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[0]~0_Duplicate_300                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[2]~16                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[2]~16_Duplicate_29                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[2]~16                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[2]~16_Duplicate_82                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[2]~16                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[2]~16_Duplicate_84                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[2]~16                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[2]~16_Duplicate_86                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[2]~16                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[2]~16_Duplicate_88                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[2]~16                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[2]~16_Duplicate_90                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[2]~16                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[2]~16_Duplicate_92                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[2]~16                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[2]~16_Duplicate_94                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[2]~16                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[2]~16_Duplicate_96                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[2]~16                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[2]~16_Duplicate_98                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[2]~16                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[2]~16_Duplicate_100                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[2]~16                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[2]~16_Duplicate_102                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[2]~16                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[2]~16_Duplicate_104                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[3]~15                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[3]~15_Duplicate_19                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[3]~15                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[3]~15_Duplicate_21                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[3]~15                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[3]~15_Duplicate_23                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[3]~15                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[3]~15_Duplicate_25                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[3]~15                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[3]~15_Duplicate_31                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[3]~15                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[3]~15_Duplicate_33                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[3]~15                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[3]~15_Duplicate_35                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[3]~15                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[3]~15_Duplicate_37                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[3]~15                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[3]~15_Duplicate_39                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[3]~15                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[3]~15_Duplicate_41                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[3]~15                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[3]~15_Duplicate_43                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[3]~15                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[3]~15_Duplicate_45                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[3]~15                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[3]~15_Duplicate_47                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[3]~15                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[3]~15_Duplicate_106                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[4]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[4]~14_Duplicate_294                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[4]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[4]~14_Duplicate_296                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[4]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[4]~14_Duplicate_298                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[4]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[4]~14_Duplicate_302                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[4]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[4]~14_Duplicate_331                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[4]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[4]~14_Duplicate_333                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[4]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[4]~14_Duplicate_335                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[4]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[4]~14_Duplicate_337                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[4]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[4]~14_Duplicate_339                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[4]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[4]~14_Duplicate_341                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[4]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[4]~14_Duplicate_343                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[4]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[4]~14_Duplicate_345                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[4]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[4]~14_Duplicate_347                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[4]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[4]~14_Duplicate_349                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[5]~13                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[5]~13_Duplicate_121                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[5]~13                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[5]~13_Duplicate_123                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[5]~13                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[5]~13_Duplicate_125                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[5]~13                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[5]~13_Duplicate_181                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[5]~13                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[5]~13_Duplicate_183                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[5]~13                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[5]~13_Duplicate_185                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[5]~13                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[5]~13_Duplicate_187                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[5]~13                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[5]~13_Duplicate_203                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[5]~13                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[5]~13_Duplicate_205                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[5]~13                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[5]~13_Duplicate_221                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[5]~13                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[5]~13_Duplicate_229                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[5]~13                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[5]~13_Duplicate_231                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[6]~12                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[6]~12_Duplicate_309                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[6]~12                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[6]~12_Duplicate_319                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[6]~12                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[6]~12_Duplicate_321                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[6]~12                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[6]~12_Duplicate_363                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[6]~12                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[6]~12_Duplicate_367                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[6]~12                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[6]~12_Duplicate_369                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[6]~12                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[6]~12_Duplicate_371                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[6]~12                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[6]~12_Duplicate_383                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[6]~12                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[6]~12_Duplicate_385                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[6]~12                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[6]~12_Duplicate_387                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[6]~12                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[6]~12_Duplicate_393                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[6]~12                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[6]~12_Duplicate_395                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[7]~11                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[7]~11_Duplicate_73                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[7]~11                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[7]~11_Duplicate_78                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[7]~11                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[7]~11_Duplicate_144                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[7]~11                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[7]~11_Duplicate_146                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[7]~11                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[7]~11_Duplicate_148                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[7]~11                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[7]~11_Duplicate_150                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[7]~11                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[7]~11_Duplicate_152                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[7]~11                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[7]~11_Duplicate_162                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[7]~11                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[7]~11_Duplicate_164                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[7]~11                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[7]~11_Duplicate_166                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[7]~11                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[7]~11_Duplicate_172                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[7]~11                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[7]~11_Duplicate_174                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[7]~11                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[7]~11_Duplicate_271                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[8]~10                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[8]~10_Duplicate_307                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[8]~10                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[8]~10_Duplicate_315                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[8]~10                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[8]~10_Duplicate_317                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[8]~10                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[8]~10_Duplicate_323                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[8]~10                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[8]~10_Duplicate_325                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[8]~10                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[8]~10_Duplicate_327                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[8]~10                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[8]~10_Duplicate_329                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[8]~10                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[8]~10_Duplicate_361                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[8]~10                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[8]~10_Duplicate_377                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[8]~10                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[8]~10_Duplicate_379                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[8]~10                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[8]~10_Duplicate_381                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[8]~10                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[8]~10_Duplicate_389                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[8]~10                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[8]~10_Duplicate_391                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[9]~9                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[9]~9_Duplicate_132                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[9]~9                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[9]~9_Duplicate_158                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[9]~9                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[9]~9_Duplicate_160                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[9]~9                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[9]~9_Duplicate_243                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[9]~9                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[9]~9_Duplicate_245                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[9]~9                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[9]~9_Duplicate_247                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[9]~9                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[9]~9_Duplicate_249                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[9]~9                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[9]~9_Duplicate_255                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[9]~9                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[9]~9_Duplicate_257                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[9]~9                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[9]~9_Duplicate_259                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[9]~9                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[9]~9_Duplicate_261                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[9]~9                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[9]~9_Duplicate_267                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[9]~9                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[9]~9_Duplicate_269                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[9]~9                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[9]~9_Duplicate_304                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[9]~9                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[9]~9_Duplicate_306                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[10]~8_Duplicate_126                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[10]~8_Duplicate_189                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[10]~8_Duplicate_191                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[10]~8_Duplicate_193                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[10]~8_Duplicate_195                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[10]~8_Duplicate_197                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[10]~8_Duplicate_199                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[10]~8_Duplicate_201                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[10]~8_Duplicate_211                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[10]~8_Duplicate_213                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[10]~8_Duplicate_215                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[10]~8_Duplicate_233                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[10]~8_Duplicate_241                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[11]~7                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[11]~7_Duplicate_74                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[11]~7                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[11]~7_Duplicate_76                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[11]~7                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[11]~7_Duplicate_80                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[11]~7                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[11]~7_Duplicate_131                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[11]~7                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[11]~7_Duplicate_134                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[11]~7                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[11]~7_Duplicate_136                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[11]~7                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[11]~7_Duplicate_138                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[11]~7                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[11]~7_Duplicate_140                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[11]~7                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[11]~7_Duplicate_142                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[11]~7                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[11]~7_Duplicate_154                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[11]~7                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[11]~7_Duplicate_156                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[11]~7                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[11]~7_Duplicate_168                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[11]~7                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[11]~7_Duplicate_170                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[11]~7                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[11]~7_Duplicate_263                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[11]~7                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[11]~7_Duplicate_265                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[14]~4                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[14]~4_Duplicate_26                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[14]~4                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[14]~4_Duplicate_28                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[14]~4                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[14]~4_Duplicate_49                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[14]~4                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[14]~4_Duplicate_51                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[14]~4                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[14]~4_Duplicate_53                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[14]~4                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[14]~4_Duplicate_55                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[14]~4                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[14]~4_Duplicate_57                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[14]~4                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[14]~4_Duplicate_59                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[14]~4                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[14]~4_Duplicate_61                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[14]~4                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[14]~4_Duplicate_63                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[14]~4                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[14]~4_Duplicate_65                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[14]~4                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[14]~4_Duplicate_67                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[14]~4                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[14]~4_Duplicate_69                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[14]~4                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[14]~4_Duplicate_108                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[14]~4                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[14]~4_Duplicate_110                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[15]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[15]~3_Duplicate_70                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[15]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[15]~3_Duplicate_72                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[15]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[15]~3_Duplicate_112                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[15]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[15]~3_Duplicate_114                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[15]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[15]~3_Duplicate_116                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[15]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[15]~3_Duplicate_118                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[15]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[15]~3_Duplicate_120                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[15]~3                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[15]~3_Duplicate_179                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[16]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[16]~2_Duplicate_175                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[16]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[16]~2_Duplicate_177                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[16]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[16]~2_Duplicate_273                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[16]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[16]~2_Duplicate_275                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[16]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[16]~2_Duplicate_277                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[16]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[16]~2_Duplicate_279                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[16]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[16]~2_Duplicate_281                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[16]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[16]~2_Duplicate_283                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[16]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[16]~2_Duplicate_285                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[16]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[16]~2_Duplicate_287                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[16]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[16]~2_Duplicate_289                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[16]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[16]~2_Duplicate_291                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[16]~2                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[16]~2_Duplicate_293                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[17]~1                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[17]~1_Duplicate_308                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[17]~1                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[17]~1_Duplicate_311                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[17]~1                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[17]~1_Duplicate_313                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[17]~1                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[17]~1_Duplicate_351                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[17]~1                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[17]~1_Duplicate_353                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[17]~1                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[17]~1_Duplicate_355                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[17]~1                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[17]~1_Duplicate_357                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[17]~1                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[17]~1_Duplicate_359                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[17]~1                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[17]~1_Duplicate_365                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[17]~1                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[17]~1_Duplicate_373                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu2|stackm:stackm0|qtopf[17]~1                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu2|stackm:stackm0|qtopf[17]~1_Duplicate_375                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|Add0~1                                                                                                                                                 ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu3|alu:alu0|ShiftLeft0~4                                                                                                                                  ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|alu:alu0|ShiftLeft0~4_Duplicate_47                                                                                                                                  ; COMBOUT          ;                       ;
; minicpu:cpu3|alu:alu0|ShiftLeft0~8                                                                                                                                  ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|alu:alu0|ShiftLeft0~8_Duplicate_48                                                                                                                                  ; COMBOUT          ;                       ;
; minicpu:cpu3|alu:alu0|ShiftRight0~41                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|alu:alu0|ShiftRight0~41_Duplicate_53                                                                                                                                ; COMBOUT          ;                       ;
; minicpu:cpu3|alu:alu0|WideOr1~0                                                                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|alu:alu0|WideOr1~0_Duplicate_13                                                                                                                                     ; COMBOUT          ;                       ;
; minicpu:cpu3|alu:alu0|WideOr1~4                                                                                                                                     ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|alu:alu0|WideOr1~4_Duplicate_12                                                                                                                                     ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_284                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_286                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_288                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_290                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_292                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_297                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_299                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_301                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_303                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_305                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_307                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_309                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_311                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_313                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_316                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_318                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_336                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_338                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[0]~15                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[0]~15_Duplicate_340                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[1]~27                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[1]~27_Duplicate_389                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[2]~36                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[2]~36_Duplicate_293                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[2]~36                                                                                                                                             ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu3|dbus[2]~41                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[2]~41_Duplicate_282                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[2]~43                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[2]~43_Duplicate_294                                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[2]~43                                                                                                                                             ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_341                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_353                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_355                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_357                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_363                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_365                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_367                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_369                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_371                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_373                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_375                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_377                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_379                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_381                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_383                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_385                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[8]~146                                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[8]~146_Duplicate_387                                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~217                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~217_Duplicate_295                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~217                                                                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~223_Duplicate_314                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~223_Duplicate_320                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~223_Duplicate_322                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~223_Duplicate_324                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~223_Duplicate_326                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~223_Duplicate_328                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~223_Duplicate_330                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~223_Duplicate_332                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~223_Duplicate_334                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~223_Duplicate_343                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~223_Duplicate_345                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~223_Duplicate_347                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~223_Duplicate_349                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~223_Duplicate_351                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~223_Duplicate_359                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[13]~223_Duplicate_361                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[14]~225                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[14]~225_Duplicate_283                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[14]~225                                                                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu3|dbus[15]~227                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[15]~227_Duplicate_281                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[15]~241                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[15]~241_Duplicate_280                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dbus[15]~241                                                                                                                                           ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu3|dbus[16]~264                                                                                                                                           ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dbus[16]~264_Duplicate_388                                                                                                                                          ; COMBOUT          ;                       ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[1]~3  ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[1]~3_Duplicate_91  ; COMBOUT          ;                       ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[1]~3  ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu3|pcnext[0]~2                                                                                                                                            ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu3|stackm:stackm0|addra[1]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu3|stackm:stackm0|addra[1]~_Duplicate_5                                                                                                                                ; REGOUT           ;                       ;
; minicpu:cpu3|stackm:stackm0|addra[1]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu3|stackm:stackm0|addra[1]~_Duplicate_9                                                                                                                                ; REGOUT           ;                       ;
; minicpu:cpu3|stackm:stackm0|addra[1]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu3|stackm:stackm0|addra[1]~_Duplicate_13                                                                                                                               ; REGOUT           ;                       ;
; minicpu:cpu3|stackm:stackm0|addra[1]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu3|stackm:stackm0|addra[1]~_Duplicate_19                                                                                                                               ; REGOUT           ;                       ;
; minicpu:cpu3|stackm:stackm0|addra[1]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu3|stackm:stackm0|addra[1]~_Duplicate_21                                                                                                                               ; REGOUT           ;                       ;
; minicpu:cpu3|stackm:stackm0|addra[1]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu3|stackm:stackm0|addra[1]~_Duplicate_27                                                                                                                               ; REGOUT           ;                       ;
; minicpu:cpu3|stackm:stackm0|addra[2]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu3|stackm:stackm0|addra[2]~_Duplicate_1                                                                                                                                ; REGOUT           ;                       ;
; minicpu:cpu3|stackm:stackm0|addra[2]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu3|stackm:stackm0|addra[2]~_Duplicate_11                                                                                                                               ; REGOUT           ;                       ;
; minicpu:cpu3|stackm:stackm0|addra[3]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu3|stackm:stackm0|addra[3]~_Duplicate_2                                                                                                                                ; REGOUT           ;                       ;
; minicpu:cpu3|stackm:stackm0|addra[3]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu3|stackm:stackm0|addra[3]~_Duplicate_4                                                                                                                                ; REGOUT           ;                       ;
; minicpu:cpu3|stackm:stackm0|addra[3]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu3|stackm:stackm0|addra[3]~_Duplicate_7                                                                                                                                ; REGOUT           ;                       ;
; minicpu:cpu3|stackm:stackm0|addra[3]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu3|stackm:stackm0|addra[3]~_Duplicate_15                                                                                                                               ; REGOUT           ;                       ;
; minicpu:cpu3|stackm:stackm0|addra[3]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu3|stackm:stackm0|addra[3]~_Duplicate_17                                                                                                                               ; REGOUT           ;                       ;
; minicpu:cpu3|stackm:stackm0|addra[3]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu3|stackm:stackm0|addra[3]~_Duplicate_23                                                                                                                               ; REGOUT           ;                       ;
; minicpu:cpu3|stackm:stackm0|addra[3]                                                                                                                                ; Duplicated ; Physical Synthesis ; Timing optimization ; REGOUT    ;                ; minicpu:cpu3|stackm:stackm0|addra[3]~_Duplicate_25                                                                                                                               ; REGOUT           ;                       ;
; minicpu:cpu3|stackm:stackm0|mem~533                                                                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|mem~533_Duplicate_1043                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|mem~533                                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu3|stackm:stackm0|mem~644                                                                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|mem~644_Duplicate_1039                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|mem~644                                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu3|stackm:stackm0|mem~651                                                                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|mem~651_Duplicate_1040                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|mem~666                                                                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|mem~666_Duplicate_1041                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|mem~666                                                                                                                                 ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; minicpu:cpu3|stackm:stackm0|mem~681                                                                                                                                 ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|mem~681_Duplicate_1042                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_19                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_21                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_23                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_25                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_27                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_35                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_37                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_39                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_41                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_55                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_57                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_61                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_85                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[2]~1                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[2]~1_Duplicate_62                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[2]~1                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[2]~1_Duplicate_70                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[2]~1                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[2]~1_Duplicate_83                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[3]~2                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[3]~2_Duplicate_28                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[3]~2                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[3]~2_Duplicate_45                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[3]~2                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[3]~2_Duplicate_49                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[3]~2                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[3]~2_Duplicate_59                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[3]~2                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[3]~2_Duplicate_64                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[3]~2                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[3]~2_Duplicate_72                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[4]~17                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[4]~17_Duplicate_53                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[4]~17                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[4]~17_Duplicate_66                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[4]~17                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[4]~17_Duplicate_74                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[5]~3                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[5]~3_Duplicate_32                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[5]~3                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[5]~3_Duplicate_47                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[5]~3                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[5]~3_Duplicate_76                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[6]~4                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[6]~4_Duplicate_31                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[6]~4                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[6]~4_Duplicate_43                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[6]~4                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[6]~4_Duplicate_68                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[6]~4                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[6]~4_Duplicate_78                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[7]~5                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[7]~5_Duplicate_52                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[9]~7                                                                                                                               ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[9]~7_Duplicate_79                                                                                                                               ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[10]~8                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[10]~8_Duplicate_81                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[12]~10                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[12]~10_Duplicate_80                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[15]~13                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[15]~13_Duplicate_29                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[15]~13                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[15]~13_Duplicate_51                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[16]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[16]~14_Duplicate_30                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[16]~14                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[16]~14_Duplicate_87                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtop[17]~15                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtop[17]~15_Duplicate_33                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[2]~1                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[2]~1_Duplicate_60                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[2]~1                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[2]~1_Duplicate_62                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[2]~1                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[2]~1_Duplicate_73                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[2]~1                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[2]~1_Duplicate_75                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[2]~1                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[2]~1_Duplicate_77                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[2]~1                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[2]~1_Duplicate_79                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[2]~1                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[2]~1_Duplicate_81                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[2]~1                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[2]~1_Duplicate_83                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[2]~1                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[2]~1_Duplicate_85                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[2]~1                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[2]~1_Duplicate_87                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[2]~1                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[2]~1_Duplicate_89                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[2]~1                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[2]~1_Duplicate_91                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[2]~1                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[2]~1_Duplicate_93                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[2]~1                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[2]~1_Duplicate_115                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[3]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[3]~2_Duplicate_27                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[3]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[3]~2_Duplicate_29                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[3]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[3]~2_Duplicate_39                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[3]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[3]~2_Duplicate_41                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[3]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[3]~2_Duplicate_43                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[3]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[3]~2_Duplicate_45                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[3]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[3]~2_Duplicate_47                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[3]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[3]~2_Duplicate_49                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[3]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[3]~2_Duplicate_51                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[3]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[3]~2_Duplicate_53                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[3]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[3]~2_Duplicate_55                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[3]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[3]~2_Duplicate_57                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[3]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[3]~2_Duplicate_59                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[3]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[3]~2_Duplicate_64                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[3]~2                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[3]~2_Duplicate_66                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[5]~3                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[5]~3_Duplicate_67                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[5]~3                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[5]~3_Duplicate_69                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[5]~3                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[5]~3_Duplicate_71                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[5]~3                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[5]~3_Duplicate_95                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[5]~3                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[5]~3_Duplicate_97                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[5]~3                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[5]~3_Duplicate_99                                                                                                                              ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[5]~3                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[5]~3_Duplicate_101                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[5]~3                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[5]~3_Duplicate_103                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[5]~3                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[5]~3_Duplicate_105                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[5]~3                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[5]~3_Duplicate_107                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[5]~3                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[5]~3_Duplicate_109                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[5]~3                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[5]~3_Duplicate_111                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[5]~3                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[5]~3_Duplicate_113                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[5]~3                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[5]~3_Duplicate_121                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[6]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[6]~4_Duplicate_119                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[6]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[6]~4_Duplicate_141                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[6]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[6]~4_Duplicate_143                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[6]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[6]~4_Duplicate_145                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[6]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[6]~4_Duplicate_153                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[6]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[6]~4_Duplicate_173                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[6]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[6]~4_Duplicate_175                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[6]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[6]~4_Duplicate_177                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[6]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[6]~4_Duplicate_181                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[6]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[6]~4_Duplicate_183                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[6]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[6]~4_Duplicate_185                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[6]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[6]~4_Duplicate_187                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[6]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[6]~4_Duplicate_189                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[6]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[6]~4_Duplicate_223                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[6]~4                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[6]~4_Duplicate_225                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[7]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[7]~5_Duplicate_116                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[7]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[7]~5_Duplicate_118                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[7]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[7]~5_Duplicate_123                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[7]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[7]~5_Duplicate_125                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[7]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[7]~5_Duplicate_127                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[7]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[7]~5_Duplicate_129                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[7]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[7]~5_Duplicate_131                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[7]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[7]~5_Duplicate_133                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[7]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[7]~5_Duplicate_135                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[7]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[7]~5_Duplicate_137                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[7]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[7]~5_Duplicate_139                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[7]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[7]~5_Duplicate_147                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[7]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[7]~5_Duplicate_149                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[7]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[7]~5_Duplicate_151                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[7]~5                                                                                                                              ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[7]~5_Duplicate_179                                                                                                                             ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[10]~8_Duplicate_154                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[10]~8_Duplicate_156                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[10]~8_Duplicate_158                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[10]~8_Duplicate_163                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[10]~8_Duplicate_167                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[10]~8_Duplicate_169                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[10]~8_Duplicate_193                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[10]~8_Duplicate_195                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[10]~8_Duplicate_205                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[10]~8_Duplicate_213                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[10]~8_Duplicate_215                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[10]~8_Duplicate_217                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[10]~8                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[10]~8_Duplicate_221                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[11]~9                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[11]~9_Duplicate_159                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[11]~9                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[11]~9_Duplicate_161                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[11]~9                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[11]~9_Duplicate_165                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[11]~9                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[11]~9_Duplicate_171                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[11]~9                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[11]~9_Duplicate_191                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[11]~9                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[11]~9_Duplicate_197                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[11]~9                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[11]~9_Duplicate_199                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[11]~9                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[11]~9_Duplicate_201                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[11]~9                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[11]~9_Duplicate_203                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[11]~9                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[11]~9_Duplicate_207                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[11]~9                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[11]~9_Duplicate_209                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[11]~9                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[11]~9_Duplicate_211                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[11]~9                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[11]~9_Duplicate_219                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[14]~12                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[14]~12_Duplicate_18                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[14]~12                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[14]~12_Duplicate_20                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[14]~12                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[14]~12_Duplicate_22                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[14]~12                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[14]~12_Duplicate_24                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[14]~12                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[14]~12_Duplicate_26                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[14]~12                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[14]~12_Duplicate_31                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[14]~12                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[14]~12_Duplicate_33                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[14]~12                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[14]~12_Duplicate_35                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[14]~12                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[14]~12_Duplicate_37                                                                                                                            ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[16]~13                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[16]~13_Duplicate_226                                                                                                                           ; COMBOUT          ;                       ;
; minicpu:cpu3|stackm:stackm0|qtopf[16]~13                                                                                                                            ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; minicpu:cpu3|stackm:stackm0|qtopf[16]~13_Duplicate_228                                                                                                                           ; COMBOUT          ;                       ;
; mutex[0]~62                                                                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex[0]~62_RESYN60_BDD61                                                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex[0]~62_RESYN62_BDD63                                                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex[0]~62_RESYN64_BDD65                                                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex[0]~62_RESYN66_BDD67                                                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex[1]~55                                                                                                                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; mutex[1]~55_Duplicate_83                                                                                                                                                         ; COMBOUT          ;                       ;
; mutex[1]~55                                                                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex[3]~75                                                                                                                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; mutex[3]~75_Duplicate_85                                                                                                                                                         ; COMBOUT          ;                       ;
; mutex[3]~75                                                                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex[4]~32                                                                                                                                                         ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; mutex[4]~32_Duplicate_84                                                                                                                                                         ; COMBOUT          ;                       ;
; mutex[4]~32                                                                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex[5]~4                                                                                                                                                          ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex[5]~4_RESYN46_BDD47                                                                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex[5]~4_RESYN48_BDD49                                                                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex[5]~4_RESYN50_BDD51                                                                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex[5]~4_RESYN52_BDD53                                                                                                                                            ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex[6]~19                                                                                                                                                         ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex[6]~20                                                                                                                                                         ; Modified   ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex[6]~20_RESYN54_BDD55                                                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex[6]~20_RESYN56_BDD57                                                                                                                                           ; Created    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex~1                                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; mutex~1_Duplicate_81                                                                                                                                                             ; COMBOUT          ;                       ;
; mutex~3                                                                                                                                                             ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
; mutex~7                                                                                                                                                             ; Duplicated ; Physical Synthesis ; Timing optimization ; COMBOUT   ;                ; mutex~7_Duplicate_82                                                                                                                                                             ; COMBOUT          ;                       ;
; mutex~61                                                                                                                                                            ; Deleted    ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                  ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+--------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 7747 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 7747 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 7740    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in Z:/ece5760/lab2/VGA_m4k/DE2_TOP.pin.


+------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                        ;
+---------------------------------------------+--------------------------------------------------------+
; Resource                                    ; Usage                                                  ;
+---------------------------------------------+--------------------------------------------------------+
; Total logic elements                        ; 6,032 / 33,216 ( 18 % )                                ;
;     -- Combinational with no register       ; 4659                                                   ;
;     -- Register only                        ; 137                                                    ;
;     -- Combinational with a register        ; 1236                                                   ;
;                                             ;                                                        ;
; Logic element usage by number of LUT inputs ;                                                        ;
;     -- 4 input functions                    ; 3536                                                   ;
;     -- 3 input functions                    ; 2004                                                   ;
;     -- <=2 input functions                  ; 355                                                    ;
;     -- Register only                        ; 137                                                    ;
;                                             ;                                                        ;
; Logic elements by mode                      ;                                                        ;
;     -- normal mode                          ; 5613                                                   ;
;     -- arithmetic mode                      ; 282                                                    ;
;                                             ;                                                        ;
; Total registers*                            ; 1,373 / 34,593 ( 4 % )                                 ;
;     -- Dedicated logic registers            ; 1,373 / 33,216 ( 4 % )                                 ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )                                      ;
;                                             ;                                                        ;
; Total LABs:  partially or completely used   ; 510 / 2,076 ( 25 % )                                   ;
; User inserted logic elements                ; 0                                                      ;
; Virtual pins                                ; 0                                                      ;
; I/O pins                                    ; 425 / 475 ( 89 % )                                     ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )                                        ;
; Global signals                              ; 4                                                      ;
; M4Ks                                        ; 102 / 105 ( 97 % )                                     ;
; Total block memory bits                     ; 434,176 / 483,840 ( 90 % )                             ;
; Total block memory implementation bits      ; 470,016 / 483,840 ( 97 % )                             ;
; Embedded Multiplier 9-bit elements          ; 6 / 70 ( 9 % )                                         ;
; PLLs                                        ; 1 / 4 ( 25 % )                                         ;
; Global clocks                               ; 4 / 16 ( 25 % )                                        ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                          ;
; Average interconnect usage (total/H/V)      ; 11% / 11% / 12%                                        ;
; Peak interconnect usage (total/H/V)         ; 36% / 34% / 39%                                        ;
; Maximum fan-out node                        ; VGA_Audio_PLL:p1|altpll:altpll_component|_clk1~clkctrl ;
; Maximum fan-out                             ; 1258                                                   ;
; Highest non-global fan-out signal           ; minicpu:cpu2|dbus2qtop~1                               ;
; Highest non-global fan-out                  ; 186                                                    ;
; Total fan-out                               ; 28500                                                  ;
; Average fan-out                             ; 3.60                                                   ;
+---------------------------------------------+--------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 6032 / 33216 ( 18 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 4659                  ; 0                              ;
;     -- Register only                        ; 137                   ; 0                              ;
;     -- Combinational with a register        ; 1236                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 3536                  ; 0                              ;
;     -- 3 input functions                    ; 2004                  ; 0                              ;
;     -- <=2 input functions                  ; 355                   ; 0                              ;
;     -- Register only                        ; 137                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 5613                  ; 0                              ;
;     -- arithmetic mode                      ; 282                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1373                  ; 0                              ;
;     -- Dedicated logic registers            ; 1373 / 33216 ( 4 % )  ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 510 / 2076 ( 24 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 425                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 70 ( 8 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 434176                ; 0                              ;
; Total RAM block bits                        ; 470016                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 102 / 105 ( 97 % )    ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 3 / 20 ( 15 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 1517                  ; 2                              ;
;     -- Registered Input Connections         ; 1388                  ; 0                              ;
;     -- Output Connections                   ; 2                     ; 1517                           ;
;     -- Registered Output Connections        ; 1                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 29109                 ; 1522                           ;
;     -- Registered Connections               ; 7880                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 1519                           ;
;     -- hard_block:auto_generated_inst       ; 1519                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 48                    ; 2                              ;
;     -- Output Ports                         ; 218                   ; 3                              ;
;     -- Bidir Ports                          ; 159                   ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT ; B5    ; 3        ; 3            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27   ; D13   ; 3        ; 31           ; 36           ; 3           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50   ; N2    ; 2        ; 0            ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ENET_INT   ; B21   ; 4        ; 59           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EXT_CLOCK  ; P26   ; 6        ; 65           ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IRDA_RXD   ; AE25  ; 6        ; 65           ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]     ; G26   ; 5        ; 65           ; 27           ; 1           ; 116                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]     ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]     ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]     ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_DREQ0  ; F6    ; 2        ; 0            ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_DREQ1  ; E5    ; 2        ; 0            ; 34           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_INT0   ; B3    ; 2        ; 0            ; 34           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_INT1   ; C3    ; 2        ; 0            ; 33           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_CLK    ; D26   ; 5        ; 65           ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_DAT    ; C24   ; 5        ; 65           ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]      ; N25   ; 5        ; 65           ; 19           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]     ; N1    ; 2        ; 0            ; 18           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]     ; P1    ; 1        ; 0            ; 18           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]     ; P2    ; 1        ; 0            ; 18           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]     ; T7    ; 1        ; 0            ; 11           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]     ; U3    ; 1        ; 0            ; 12           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]     ; U4    ; 1        ; 0            ; 12           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]     ; V1    ; 1        ; 0            ; 12           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17]     ; V2    ; 1        ; 0            ; 12           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]      ; N26   ; 5        ; 65           ; 19           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]      ; P25   ; 6        ; 65           ; 19           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]      ; AE14  ; 7        ; 33           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]      ; AF14  ; 7        ; 33           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]      ; AD13  ; 8        ; 33           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]      ; AC13  ; 8        ; 33           ; 0            ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]      ; C13   ; 3        ; 31           ; 36           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]      ; B13   ; 4        ; 31           ; 36           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]      ; A13   ; 4        ; 31           ; 36           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCK        ; D14   ; 4        ; 33           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCS        ; A14   ; 4        ; 33           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TDI        ; B14   ; 4        ; 33           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[0] ; J9    ; 3        ; 5            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[1] ; E8    ; 3        ; 7            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[2] ; H8    ; 3        ; 7            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[3] ; H10   ; 3        ; 7            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[4] ; G9    ; 3        ; 7            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[5] ; F9    ; 3        ; 9            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[6] ; D7    ; 3        ; 9            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[7] ; C7    ; 3        ; 9            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_HS      ; D5    ; 3        ; 5            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_VS      ; K9    ; 3        ; 5            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD   ; C25   ; 5        ; 65           ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT    ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CLK      ; B24   ; 5        ; 65           ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CMD      ; A21   ; 4        ; 59           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CS_N     ; A23   ; 4        ; 61           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_RD_N     ; A22   ; 4        ; 61           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_RST_N    ; B23   ; 4        ; 61           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_WR_N     ; B22   ; 4        ; 61           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[0]       ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[1]       ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[2]       ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[3]       ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[4]       ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[5]       ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[6]       ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[0]       ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[1]       ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[2]       ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[3]       ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[4]       ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[5]       ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[6]       ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[0]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[1]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[2]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[3]       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[4]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[5]       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[6]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[0]       ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[1]       ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[2]       ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[3]       ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[4]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[5]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[6]       ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRDA_TXD      ; J16   ; 4        ; 57           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LCD_BLON      ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN        ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON        ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS        ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW        ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[8]       ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[10]      ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[11]      ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[12]      ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[13]      ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[14]      ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[15]      ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[16]      ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[17]      ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[0]   ; K7    ; 2        ; 0            ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[1]   ; F2    ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_CS_N      ; F1    ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DACK0_N   ; C2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DACK1_N   ; B2    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_FSPEED    ; F3    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_LSPEED    ; G6    ; 2        ; 0            ; 33           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RD_N      ; G2    ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RST_N     ; G5    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_WR_N      ; G1    ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; AD25  ; 6        ; 65           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TDO           ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TD_RESET      ; C4    ; 3        ; 5            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_BLANK     ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]      ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[5]      ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[6]      ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[7]      ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[8]      ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[9]      ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK       ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[5]      ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[6]      ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[7]      ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[8]      ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[9]      ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]      ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[5]      ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[6]      ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[7]      ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[8]      ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[9]      ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_SYNC      ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_ADCLRCK   ; C5    ; 3        ; 1            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_BCLK      ; B4    ; 3        ; 1            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACLRCK   ; C6    ; 3        ; 1            ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[0]    ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[10]   ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[11]   ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[12]   ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[13]   ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[14]   ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[15]   ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[1]    ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[2]    ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[3]    ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[4]    ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[5]    ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[6]    ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[7]    ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[8]    ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_DQ[9]    ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_DATA[0]  ; D17   ; 4        ; 46           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_DATA[10] ; C19   ; 4        ; 53           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_DATA[11] ; D19   ; 4        ; 53           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_DATA[12] ; B19   ; 4        ; 53           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_DATA[13] ; A19   ; 4        ; 53           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_DATA[14] ; E18   ; 4        ; 50           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_DATA[15] ; D18   ; 4        ; 50           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_DATA[1]  ; C17   ; 4        ; 46           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_DATA[2]  ; B18   ; 4        ; 46           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_DATA[3]  ; A18   ; 4        ; 46           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_DATA[4]  ; B17   ; 4        ; 42           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_DATA[5]  ; A17   ; 4        ; 42           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_DATA[6]  ; B16   ; 4        ; 37           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_DATA[7]  ; B15   ; 4        ; 37           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_DATA[8]  ; B20   ; 4        ; 55           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_DATA[9]  ; A20   ; 4        ; 55           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_DQ[0]      ; AD19  ; 7        ; 53           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_DQ[1]      ; AC19  ; 7        ; 53           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_DQ[2]      ; AF20  ; 7        ; 53           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_DQ[3]      ; AE20  ; 7        ; 53           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_DQ[4]      ; AB20  ; 7        ; 55           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_DQ[5]      ; AC20  ; 7        ; 55           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_DQ[6]      ; AF21  ; 7        ; 55           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_DQ[7]      ; AE21  ; 7        ; 55           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[0]     ; D25   ; 5        ; 65           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[10]    ; N18   ; 5        ; 65           ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[11]    ; P18   ; 5        ; 65           ; 29           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[12]    ; G23   ; 5        ; 65           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[13]    ; G24   ; 5        ; 65           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[14]    ; K22   ; 5        ; 65           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[15]    ; G25   ; 5        ; 65           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[16]    ; H23   ; 5        ; 65           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[17]    ; H24   ; 5        ; 65           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[18]    ; J23   ; 5        ; 65           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[19]    ; J24   ; 5        ; 65           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[1]     ; J22   ; 5        ; 65           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[20]    ; H25   ; 5        ; 65           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[21]    ; H26   ; 5        ; 65           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[22]    ; H19   ; 5        ; 65           ; 26           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[23]    ; K18   ; 5        ; 65           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[24]    ; K19   ; 5        ; 65           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[25]    ; K21   ; 5        ; 65           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[26]    ; K23   ; 5        ; 65           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[27]    ; K24   ; 5        ; 65           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[28]    ; L21   ; 5        ; 65           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[29]    ; L20   ; 5        ; 65           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[2]     ; E26   ; 5        ; 65           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[30]    ; J25   ; 5        ; 65           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[31]    ; J26   ; 5        ; 65           ; 24           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[32]    ; L23   ; 5        ; 65           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[33]    ; L24   ; 5        ; 65           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[34]    ; L25   ; 5        ; 65           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[35]    ; L19   ; 5        ; 65           ; 23           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[3]     ; E25   ; 5        ; 65           ; 31           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[4]     ; F24   ; 5        ; 65           ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[5]     ; F23   ; 5        ; 65           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[6]     ; J21   ; 5        ; 65           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[7]     ; J20   ; 5        ; 65           ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[8]     ; F25   ; 5        ; 65           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_0[9]     ; F26   ; 5        ; 65           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[0]     ; K25   ; 5        ; 65           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[10]    ; N24   ; 5        ; 65           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[11]    ; P24   ; 6        ; 65           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[12]    ; R25   ; 6        ; 65           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[13]    ; R24   ; 6        ; 65           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[14]    ; R20   ; 6        ; 65           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[15]    ; T22   ; 6        ; 65           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[16]    ; T23   ; 6        ; 65           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[17]    ; T24   ; 6        ; 65           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[18]    ; T25   ; 6        ; 65           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[19]    ; T18   ; 6        ; 65           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[1]     ; K26   ; 5        ; 65           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[20]    ; T21   ; 6        ; 65           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[21]    ; T20   ; 6        ; 65           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[22]    ; U26   ; 6        ; 65           ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[23]    ; U25   ; 6        ; 65           ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[24]    ; U23   ; 6        ; 65           ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[25]    ; U24   ; 6        ; 65           ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[26]    ; R19   ; 6        ; 65           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[27]    ; T19   ; 6        ; 65           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[28]    ; U20   ; 6        ; 65           ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[29]    ; U21   ; 6        ; 65           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[2]     ; M22   ; 5        ; 65           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[30]    ; V26   ; 6        ; 65           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[31]    ; V25   ; 6        ; 65           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[32]    ; V24   ; 6        ; 65           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[33]    ; V23   ; 6        ; 65           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[34]    ; W25   ; 6        ; 65           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[35]    ; W23   ; 6        ; 65           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[3]     ; M23   ; 5        ; 65           ; 22           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[4]     ; M19   ; 5        ; 65           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[5]     ; M20   ; 5        ; 65           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[6]     ; N20   ; 5        ; 65           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[7]     ; M21   ; 5        ; 65           ; 21           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[8]     ; M24   ; 5        ; 65           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; GPIO_1[9]     ; M25   ; 5        ; 65           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SDAT      ; B6    ; 3        ; 3            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[0]   ; J1    ; 2        ; 0            ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[1]   ; J2    ; 2        ; 0            ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[2]   ; H1    ; 2        ; 0            ; 27           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[3]   ; H2    ; 2        ; 0            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[4]   ; J4    ; 2        ; 0            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[5]   ; J3    ; 2        ; 0            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[6]   ; H4    ; 2        ; 0            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[7]   ; H3    ; 2        ; 0            ; 28           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DATA[0]   ; F4    ; 2        ; 0            ; 32           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DATA[10]  ; K6    ; 2        ; 0            ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DATA[11]  ; K5    ; 2        ; 0            ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DATA[12]  ; G4    ; 2        ; 0            ; 30           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DATA[13]  ; G3    ; 2        ; 0            ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DATA[14]  ; J6    ; 2        ; 0            ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DATA[15]  ; K8    ; 2        ; 0            ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DATA[1]   ; D2    ; 2        ; 0            ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DATA[2]   ; D1    ; 2        ; 0            ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DATA[3]   ; F7    ; 2        ; 0            ; 32           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DATA[4]   ; J5    ; 2        ; 0            ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DATA[5]   ; J8    ; 2        ; 0            ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DATA[6]   ; J7    ; 2        ; 0            ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DATA[7]   ; H6    ; 2        ; 0            ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DATA[8]   ; E2    ; 2        ; 0            ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DATA[9]   ; E1    ; 2        ; 0            ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CMD        ; Y21   ; 6        ; 65           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_DAT        ; AD24  ; 6        ; 65           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_DAT3       ; AC23  ; 6        ; 65           ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_DQ[0]    ; AD8   ; 8        ; 9            ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_we (inverted)   ; -                   ;
; SRAM_DQ[10]   ; AE8   ; 8        ; 18           ; 0            ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_we (inverted)   ; -                   ;
; SRAM_DQ[11]   ; AF8   ; 8        ; 18           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_we (inverted)   ; -                   ;
; SRAM_DQ[12]   ; W11   ; 8        ; 18           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_we (inverted)   ; -                   ;
; SRAM_DQ[13]   ; W12   ; 8        ; 18           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_we (inverted)   ; -                   ;
; SRAM_DQ[14]   ; AC9   ; 8        ; 20           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_we (inverted)   ; -                   ;
; SRAM_DQ[15]   ; AC10  ; 8        ; 20           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_we (inverted)   ; -                   ;
; SRAM_DQ[1]    ; AE6   ; 8        ; 11           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_we (inverted)   ; -                   ;
; SRAM_DQ[2]    ; AF6   ; 8        ; 11           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_we (inverted)   ; -                   ;
; SRAM_DQ[3]    ; AA9   ; 8        ; 11           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_we (inverted)   ; -                   ;
; SRAM_DQ[4]    ; AA10  ; 8        ; 14           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_we (inverted)   ; -                   ;
; SRAM_DQ[5]    ; AB10  ; 8        ; 14           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_we (inverted)   ; -                   ;
; SRAM_DQ[6]    ; AA11  ; 8        ; 14           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_we (inverted)   ; -                   ;
; SRAM_DQ[7]    ; Y11   ; 8        ; 16           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_we (inverted)   ; -                   ;
; SRAM_DQ[8]    ; AE7   ; 8        ; 16           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_we (inverted)   ; -                   ;
; SRAM_DQ[9]    ; AF7   ; 8        ; 16           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sram_we (inverted)   ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 62 / 64 ( 97 % )  ; 3.3V          ; --           ;
; 2        ; 58 / 59 ( 98 % )  ; 3.3V          ; --           ;
; 3        ; 56 / 56 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 29 / 58 ( 50 % )  ; 3.3V          ; --           ;
; 5        ; 56 / 65 ( 86 % )  ; 3.3V          ; --           ;
; 6        ; 56 / 59 ( 95 % )  ; 3.3V          ; --           ;
; 7        ; 58 / 58 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 53 / 56 ( 95 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 482        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 479        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 465        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; VGA_R[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; VGA_G[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; TCS                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; ENET_DATA[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 406        ; 4        ; ENET_DATA[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 394        ; 4        ; ENET_DATA[13]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 390        ; 4        ; ENET_DATA[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 382        ; 4        ; ENET_CMD                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 379        ; 4        ; ENET_RD_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 378        ; 4        ; ENET_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; LEDR[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LEDR[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LEDR[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LEDR[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 248        ; 6        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LEDR[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LEDR[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LEDR[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; IRDA_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LEDR[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; OTG_DACK1_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 3          ; 2        ; OTG_INT0                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B4       ; 483        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 481        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 480        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 466        ; 3        ; VGA_SYNC                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; VGA_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; VGA_G[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; VGA_B[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; VGA_B[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; TDI                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 420        ; 4        ; ENET_DATA[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 419        ; 4        ; ENET_DATA[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 411        ; 4        ; ENET_DATA[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 405        ; 4        ; ENET_DATA[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 393        ; 4        ; ENET_DATA[12]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 389        ; 4        ; ENET_DATA[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 381        ; 4        ; ENET_INT                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 380        ; 4        ; ENET_WR_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 377        ; 4        ; ENET_RST_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 363        ; 5        ; ENET_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B25      ; 362        ; 5        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; OTG_DACK0_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 7          ; 2        ; OTG_INT1                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 478        ; 3        ; TD_RESET                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 486        ; 3        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 485        ; 3        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 468        ; 3        ; TD_DATA[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 463        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; VGA_R[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; VGA_B[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; VGA_B[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; ENET_DATA[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; ENET_DATA[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; PS2_DAT                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C25      ; 361        ; 5        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; OTG_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 12         ; 2        ; OTG_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; TD_HS                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 467        ; 3        ; VGA_BLANK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; TD_DATA[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 464        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; VGA_G[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; VGA_G[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; CLOCK_27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; TCK                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; ENET_DATA[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 396        ; 4        ; ENET_DATA[15]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 392        ; 4        ; ENET_DATA[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; PS2_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; OTG_DATA[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 19         ; 2        ; OTG_DATA[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; OTG_DREQ1                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; TD_DATA[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; VGA_R[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; VGA_G[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; ENET_DATA[14]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; OTG_CS_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 28         ; 2        ; OTG_ADDR[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 10         ; 2        ; OTG_FSPEED                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 2        ; OTG_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; OTG_DREQ0                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F7       ; 14         ; 2        ; OTG_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; TD_DATA[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 462        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; VGA_R[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; TDO                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 349        ; 5        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 30         ; 2        ; OTG_WR_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 31         ; 2        ; OTG_RD_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 24         ; 2        ; OTG_DATA[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 23         ; 2        ; OTG_DATA[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 8          ; 2        ; OTG_RST_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 9          ; 2        ; OTG_LSPEED                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; TD_DATA[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 461        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; VGA_G[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 345        ; 5        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 343        ; 5        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; OTG_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; TD_DATA[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; TD_DATA[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 456        ; 3        ; VGA_R[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; VGA_R[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 340        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 337        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 336        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; OTG_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 25         ; 2        ; OTG_DATA[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 17         ; 2        ; OTG_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 16         ; 2        ; OTG_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J9       ; 475        ; 3        ; TD_DATA[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J10      ; 438        ; 3        ; VGA_B[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; VGA_B[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; IRDA_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 352        ; 5        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 338        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 327        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 326        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; OTG_DATA[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 21         ; 2        ; OTG_DATA[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 27         ; 2        ; OTG_ADDR[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 26         ; 2        ; OTG_DATA[15]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ; 476        ; 3        ; TD_VS                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 333        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 344        ; 5        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 331        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K24      ; 330        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 321        ; 5        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 320        ; 5        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; HEX7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GPIO_0[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 328        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 329        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GPIO_0[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 324        ; 5        ; GPIO_0[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 323        ; 5        ; GPIO_0[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 316        ; 5        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 314        ; 5        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 319        ; 5        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 318        ; 5        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 313        ; 5        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 312        ; 5        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; HEX6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; EXT_CLOCK                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 297        ; 6        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 303        ; 6        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 281        ; 6        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 287        ; 6        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 288        ; 6        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 296        ; 6        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 295        ; 6        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 292        ; 6        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 291        ; 6        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 279        ; 6        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 283        ; 6        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 285        ; 6        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 286        ; 6        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GPIO_1[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 276        ; 6        ; GPIO_1[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 277        ; 6        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 278        ; 6        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GPIO_1[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GPIO_1[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LEDG[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------+
; PLL Summary                                                                     ;
+----------------------------------+----------------------------------------------+
; Name                             ; VGA_Audio_PLL:p1|altpll:altpll_component|pll ;
+----------------------------------+----------------------------------------------+
; SDC pin name                     ; p1|altpll_component|pll                      ;
; PLL mode                         ; Normal                                       ;
; Compensate clock                 ; clock0                                       ;
; Compensated input/output pins    ; --                                           ;
; Self reset on gated loss of lock ; Off                                          ;
; Gate lock counter                ; --                                           ;
; Input frequency 0                ; 27.0 MHz                                     ;
; Input frequency 1                ; --                                           ;
; Nominal PFD frequency            ; 27.0 MHz                                     ;
; Nominal VCO frequency            ; 755.9 MHz                                    ;
; VCO post scale                   ; --                                           ;
; VCO multiply                     ; --                                           ;
; VCO divide                       ; --                                           ;
; Freq min lock                    ; 17.86 MHz                                    ;
; Freq max lock                    ; 35.71 MHz                                    ;
; M VCO Tap                        ; 0                                            ;
; M Initial                        ; 1                                            ;
; M value                          ; 28                                           ;
; N value                          ; 1                                            ;
; Preserve PLL counter order       ; Off                                          ;
; PLL location                     ; PLL_3                                        ;
; Inclk0 signal                    ; CLOCK_27                                     ;
; Inclk1 signal                    ; --                                           ;
; Inclk0 signal type               ; Dedicated Pin                                ;
; Inclk1 signal type               ; --                                           ;
+----------------------------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                             ;
+------------------------------------------------+--------------+------+-----+------------------+--------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; Name                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift  ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                   ;
+------------------------------------------------+--------------+------+-----+------------------+--------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; VGA_Audio_PLL:p1|altpll:altpll_component|_clk0 ; clock0       ; 28   ; 15  ; 50.4 MHz         ; 90 (4960 ps) ; 50/50      ; C0      ; 15            ; 8/7 Odd    ; 4       ; 6       ; p1|altpll_component|pll|clk[0] ;
; VGA_Audio_PLL:p1|altpll:altpll_component|_clk1 ; clock1       ; 28   ; 15  ; 50.4 MHz         ; 0 (0 ps)     ; 50/50      ; C1      ; 15            ; 8/7 Odd    ; 1       ; 0       ; p1|altpll_component|pll|clk[1] ;
; VGA_Audio_PLL:p1|altpll:altpll_component|_clk2 ; clock2       ; 14   ; 15  ; 25.2 MHz         ; 0 (0 ps)     ; 50/50      ; C2      ; 30            ; 15/15 Even ; 1       ; 0       ; p1|altpll_component|pll|clk[2] ;
+------------------------------------------------+--------------+------+-----+------------------+--------------+------------+---------+---------------+------------+---------+---------+--------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                              ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE2_TOP                                           ; 6032 (543)  ; 1373 (137)                ; 0 (0)         ; 434176      ; 102  ; 6            ; 0       ; 3         ; 425  ; 0            ; 4659 (387)   ; 137 (14)          ; 1236 (173)       ; |DE2_TOP                                                                                                                                                         ;              ;
;    |Reset_Delay:r0|                                ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |DE2_TOP|Reset_Delay:r0                                                                                                                                          ;              ;
;    |VGA_Audio_PLL:p1|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|VGA_Audio_PLL:p1                                                                                                                                        ;              ;
;       |altpll:altpll_component|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|VGA_Audio_PLL:p1|altpll:altpll_component                                                                                                                ;              ;
;    |VGA_Controller:u1|                             ; 100 (100)   ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 4 (4)             ; 55 (55)          ; |DE2_TOP|VGA_Controller:u1                                                                                                                                       ;              ;
;    |char_rom:rom1|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|char_rom:rom1                                                                                                                                           ;              ;
;       |altsyncram:mem_rtl_0|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|char_rom:rom1|altsyncram:mem_rtl_0                                                                                                                      ;              ;
;          |altsyncram_kd61:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|char_rom:rom1|altsyncram:mem_rtl_0|altsyncram_kd61:auto_generated                                                                                       ;              ;
;    |colormap:cmap|                                 ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; |DE2_TOP|colormap:cmap                                                                                                                                           ;              ;
;    |minicpu:cpu1|                                  ; 1539 (425)  ; 386 (83)                  ; 0 (0)         ; 139264      ; 34   ; 2            ; 0       ; 1         ; 0    ; 0            ; 1153 (342)   ; 40 (37)           ; 346 (45)         ; |DE2_TOP|minicpu:cpu1                                                                                                                                            ;              ;
;       |alu:alu0|                                   ; 334 (334)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 333 (333)    ; 0 (0)             ; 1 (1)            ; |DE2_TOP|minicpu:cpu1|alu:alu0                                                                                                                                   ;              ;
;          |lpm_mult:Mult0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|minicpu:cpu1|alu:alu0|lpm_mult:Mult0                                                                                                                    ;              ;
;             |mult_t8t:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|minicpu:cpu1|alu:alu0|lpm_mult:Mult0|mult_t8t:auto_generated                                                                                            ;              ;
;       |dpram:dpram0|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 139264      ; 34   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|minicpu:cpu1|dpram:dpram0                                                                                                                               ;              ;
;          |altsyncram:mem_rtl_0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 73728       ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0                                                                                                          ;              ;
;             |altsyncram_78l1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 73728       ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated                                                                           ;              ;
;          |altsyncram:mem_rtl_1|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_1                                                                                                          ;              ;
;             |altsyncram_78l1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated                                                                           ;              ;
;       |stackm:stackm0|                             ; 778 (778)   ; 301 (301)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 477 (477)    ; 2 (2)             ; 299 (299)        ; |DE2_TOP|minicpu:cpu1|stackm:stackm0                                                                                                                             ;              ;
;       |statef:statef0|                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |DE2_TOP|minicpu:cpu1|statef:statef0                                                                                                                             ;              ;
;    |minicpu:cpu2|                                  ; 1915 (470)  ; 378 (72)                  ; 0 (0)         ; 139264      ; 32   ; 2            ; 0       ; 1         ; 0    ; 0            ; 1537 (400)   ; 24 (21)           ; 354 (49)         ; |DE2_TOP|minicpu:cpu2                                                                                                                                            ;              ;
;       |alu:alu0|                                   ; 317 (317)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 314 (314)    ; 0 (0)             ; 3 (3)            ; |DE2_TOP|minicpu:cpu2|alu:alu0                                                                                                                                   ;              ;
;          |lpm_mult:Mult0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|minicpu:cpu2|alu:alu0|lpm_mult:Mult0                                                                                                                    ;              ;
;             |mult_t8t:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|minicpu:cpu2|alu:alu0|lpm_mult:Mult0|mult_t8t:auto_generated                                                                                            ;              ;
;       |dpram:dpram0|                               ; 182 (0)     ; 6 (0)                     ; 0 (0)         ; 139264      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 176 (0)      ; 2 (0)             ; 4 (0)            ; |DE2_TOP|minicpu:cpu2|dpram:dpram0                                                                                                                               ;              ;
;          |altsyncram:mem_rtl_0|                    ; 91 (0)      ; 3 (0)                     ; 0 (0)         ; 73728       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 1 (0)             ; 2 (0)            ; |DE2_TOP|minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0                                                                                                          ;              ;
;             |altsyncram_78l1:auto_generated|       ; 91 (0)      ; 3 (0)                     ; 0 (0)         ; 73728       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 1 (0)             ; 2 (0)            ; |DE2_TOP|minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated                                                                           ;              ;
;                |altsyncram:ram_block1a0|           ; 91 (0)      ; 3 (0)                     ; 0 (0)         ; 73728       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 1 (0)             ; 2 (0)            ; |DE2_TOP|minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0                                                   ;              ;
;                   |altsyncram_cb93:auto_generated| ; 91 (3)      ; 3 (3)                     ; 0 (0)         ; 73728       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 1 (1)             ; 2 (0)            ; |DE2_TOP|minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated                    ;              ;
;                      |mux_akb:mux3|                ; 90 (90)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 2 (2)            ; |DE2_TOP|minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3       ;              ;
;          |altsyncram:mem_rtl_1|                    ; 91 (0)      ; 3 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 1 (0)             ; 2 (0)            ; |DE2_TOP|minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1                                                                                                          ;              ;
;             |altsyncram_78l1:auto_generated|       ; 91 (0)      ; 3 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 1 (0)             ; 2 (0)            ; |DE2_TOP|minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated                                                                           ;              ;
;                |altsyncram:ram_block1a0|           ; 91 (0)      ; 3 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 1 (0)             ; 2 (0)            ; |DE2_TOP|minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0                                                   ;              ;
;                   |altsyncram_cb93:auto_generated| ; 91 (3)      ; 3 (3)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 1 (1)             ; 2 (1)            ; |DE2_TOP|minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated                    ;              ;
;                      |decode_9oa:decode2|          ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2 ;              ;
;                      |mux_akb:mux3|                ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 1 (1)            ; |DE2_TOP|minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3       ;              ;
;       |stackm:stackm0|                             ; 947 (947)   ; 300 (300)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 647 (647)    ; 1 (1)             ; 299 (299)        ; |DE2_TOP|minicpu:cpu2|stackm:stackm0                                                                                                                             ;              ;
;    |minicpu:cpu3|                                  ; 1925 (469)  ; 392 (72)                  ; 0 (0)         ; 139264      ; 32   ; 2            ; 0       ; 1         ; 0    ; 0            ; 1533 (397)   ; 55 (22)           ; 337 (51)         ; |DE2_TOP|minicpu:cpu3                                                                                                                                            ;              ;
;       |alu:alu0|                                   ; 323 (323)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 323 (323)    ; 0 (0)             ; 0 (0)            ; |DE2_TOP|minicpu:cpu3|alu:alu0                                                                                                                                   ;              ;
;          |lpm_mult:Mult0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|minicpu:cpu3|alu:alu0|lpm_mult:Mult0                                                                                                                    ;              ;
;             |mult_t8t:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|minicpu:cpu3|alu:alu0|lpm_mult:Mult0|mult_t8t:auto_generated                                                                                            ;              ;
;       |dpram:dpram0|                               ; 188 (0)     ; 6 (0)                     ; 0 (0)         ; 139264      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 182 (0)      ; 3 (0)             ; 3 (0)            ; |DE2_TOP|minicpu:cpu3|dpram:dpram0                                                                                                                               ;              ;
;          |altsyncram:mem_rtl_0|                    ; 93 (0)      ; 3 (0)                     ; 0 (0)         ; 73728       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 2 (0)             ; 1 (0)            ; |DE2_TOP|minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0                                                                                                          ;              ;
;             |altsyncram_78l1:auto_generated|       ; 93 (0)      ; 3 (0)                     ; 0 (0)         ; 73728       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 2 (0)             ; 1 (0)            ; |DE2_TOP|minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated                                                                           ;              ;
;                |altsyncram:ram_block1a0|           ; 93 (0)      ; 3 (0)                     ; 0 (0)         ; 73728       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 2 (0)             ; 1 (0)            ; |DE2_TOP|minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0                                                   ;              ;
;                   |altsyncram_cb93:auto_generated| ; 93 (3)      ; 3 (3)                     ; 0 (0)         ; 73728       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 2 (2)             ; 1 (1)            ; |DE2_TOP|minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated                    ;              ;
;                      |mux_akb:mux3|                ; 90 (90)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)      ; 0 (0)             ; 0 (0)            ; |DE2_TOP|minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3       ;              ;
;          |altsyncram:mem_rtl_1|                    ; 95 (0)      ; 3 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 1 (0)             ; 2 (0)            ; |DE2_TOP|minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1                                                                                                          ;              ;
;             |altsyncram_78l1:auto_generated|       ; 95 (0)      ; 3 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 1 (0)             ; 2 (0)            ; |DE2_TOP|minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated                                                                           ;              ;
;                |altsyncram:ram_block1a0|           ; 95 (0)      ; 3 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 1 (0)             ; 2 (0)            ; |DE2_TOP|minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0                                                   ;              ;
;                   |altsyncram_cb93:auto_generated| ; 95 (3)      ; 3 (3)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 1 (1)             ; 2 (1)            ; |DE2_TOP|minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated                    ;              ;
;                      |decode_9oa:decode2|          ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |DE2_TOP|minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2 ;              ;
;                      |mux_akb:mux3|                ; 84 (84)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 0 (0)             ; 1 (1)            ; |DE2_TOP|minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3       ;              ;
;       |stackm:stackm0|                             ; 946 (946)   ; 314 (314)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 631 (631)    ; 30 (30)           ; 285 (285)        ; |DE2_TOP|minicpu:cpu3|stackm:stackm0                                                                                                                             ;              ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; SD_DAT3       ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SD_CMD        ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; I2C_SDAT      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; AUD_BCLK      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; GPIO_0[0]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[1]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[2]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[3]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[4]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[5]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[6]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[7]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[8]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[9]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[10]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[11]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[12]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[13]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[14]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[15]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[16]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[17]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[18]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[19]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[20]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[21]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[22]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[23]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[24]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[25]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[26]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[27]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[28]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[29]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[30]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[31]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[32]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[33]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[34]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_0[35]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_DQ[0]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_DQ[1]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_DQ[2]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_DQ[3]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_DQ[4]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_DQ[5]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_DQ[6]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_DQ[7]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_DQ[8]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_DQ[9]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_DQ[10]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_DQ[11]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_DQ[12]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_DQ[13]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_DQ[14]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_DQ[15]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; FL_DQ[0]      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; FL_DQ[1]      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; FL_DQ[2]      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; FL_DQ[3]      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; FL_DQ[4]      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; FL_DQ[5]      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; FL_DQ[6]      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; FL_DQ[7]      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; SRAM_DQ[0]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; OTG_DATA[0]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DATA[1]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DATA[2]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DATA[3]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DATA[4]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DATA[5]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DATA[6]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DATA[7]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DATA[8]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DATA[9]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DATA[10]  ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DATA[11]  ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DATA[12]  ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DATA[13]  ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DATA[14]  ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DATA[15]  ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_DATA[0]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_DATA[1]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_DATA[2]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_DATA[3]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_DATA[4]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_DATA[5]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_DATA[6]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; LCD_DATA[7]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SD_DAT        ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; ENET_DATA[0]  ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; ENET_DATA[1]  ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; ENET_DATA[2]  ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; ENET_DATA[3]  ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; ENET_DATA[4]  ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; ENET_DATA[5]  ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; ENET_DATA[6]  ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; ENET_DATA[7]  ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; ENET_DATA[8]  ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; ENET_DATA[9]  ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; ENET_DATA[10] ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; ENET_DATA[11] ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; ENET_DATA[12] ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; ENET_DATA[13] ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; ENET_DATA[14] ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; ENET_DATA[15] ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; AUD_ADCLRCK   ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; AUD_DACLRCK   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; GPIO_1[0]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[1]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[2]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[3]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[4]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[5]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[6]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[7]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[8]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[9]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[10]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[11]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[12]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[13]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[14]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[15]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[16]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[17]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[18]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[19]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[20]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[21]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[22]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[23]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[24]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[25]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[26]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[27]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[28]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[29]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[30]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[31]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[32]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[33]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[34]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; GPIO_1[35]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; CLOCK_50      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; EXT_CLOCK     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; KEY[1]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; KEY[2]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; KEY[3]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; UART_RXD      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; IRDA_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; IRDA_RXD      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_ADDR[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_ADDR[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_CS_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_RD_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_WR_N      ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_RST_N     ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_FSPEED    ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_LSPEED    ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_INT0      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_INT1      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DREQ0     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DREQ1     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; OTG_DACK0_N   ; Output   ; --            ; --            ; --                    ; --  ;
; OTG_DACK1_N   ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; PS2_DAT       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; PS2_CLK       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; TDI           ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; TCK           ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; TCS           ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; TDO           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLANK     ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_SYNC      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_CMD      ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_WR_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_RD_N     ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_RST_N    ; Output   ; --            ; --            ; --                    ; --  ;
; ENET_INT      ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; ENET_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_ADCDAT    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; TD_DATA[0]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; TD_DATA[1]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; TD_DATA[2]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; TD_DATA[3]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; TD_DATA[4]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; TD_DATA[5]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; TD_DATA[6]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; TD_DATA[7]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; TD_HS         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; TD_VS         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; TD_RESET      ; Output   ; --            ; --            ; --                    ; --  ;
; SW[0]         ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SW[1]         ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SW[2]         ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SW[3]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; SW[4]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; SW[5]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; SW[6]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; SW[7]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; SW[8]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; SW[9]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; SW[10]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SW[11]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SW[12]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SW[13]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; SW[14]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; SW[15]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; SW[16]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; SW[17]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; KEY[0]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; CLOCK_27      ; Input    ; --            ; --            ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                           ;
+--------------------------------------------+-------------------+---------+
; Source Pin / Fanout                        ; Pad To Core Index ; Setting ;
+--------------------------------------------+-------------------+---------+
; SD_DAT3                                    ;                   ;         ;
; SD_CMD                                     ;                   ;         ;
; I2C_SDAT                                   ;                   ;         ;
; AUD_BCLK                                   ;                   ;         ;
; GPIO_0[0]                                  ;                   ;         ;
; GPIO_0[1]                                  ;                   ;         ;
; GPIO_0[2]                                  ;                   ;         ;
; GPIO_0[3]                                  ;                   ;         ;
; GPIO_0[4]                                  ;                   ;         ;
; GPIO_0[5]                                  ;                   ;         ;
; GPIO_0[6]                                  ;                   ;         ;
; GPIO_0[7]                                  ;                   ;         ;
; GPIO_0[8]                                  ;                   ;         ;
; GPIO_0[9]                                  ;                   ;         ;
; GPIO_0[10]                                 ;                   ;         ;
; GPIO_0[11]                                 ;                   ;         ;
; GPIO_0[12]                                 ;                   ;         ;
; GPIO_0[13]                                 ;                   ;         ;
; GPIO_0[14]                                 ;                   ;         ;
; GPIO_0[15]                                 ;                   ;         ;
; GPIO_0[16]                                 ;                   ;         ;
; GPIO_0[17]                                 ;                   ;         ;
; GPIO_0[18]                                 ;                   ;         ;
; GPIO_0[19]                                 ;                   ;         ;
; GPIO_0[20]                                 ;                   ;         ;
; GPIO_0[21]                                 ;                   ;         ;
; GPIO_0[22]                                 ;                   ;         ;
; GPIO_0[23]                                 ;                   ;         ;
; GPIO_0[24]                                 ;                   ;         ;
; GPIO_0[25]                                 ;                   ;         ;
; GPIO_0[26]                                 ;                   ;         ;
; GPIO_0[27]                                 ;                   ;         ;
; GPIO_0[28]                                 ;                   ;         ;
; GPIO_0[29]                                 ;                   ;         ;
; GPIO_0[30]                                 ;                   ;         ;
; GPIO_0[31]                                 ;                   ;         ;
; GPIO_0[32]                                 ;                   ;         ;
; GPIO_0[33]                                 ;                   ;         ;
; GPIO_0[34]                                 ;                   ;         ;
; GPIO_0[35]                                 ;                   ;         ;
; DRAM_DQ[0]                                 ;                   ;         ;
; DRAM_DQ[1]                                 ;                   ;         ;
; DRAM_DQ[2]                                 ;                   ;         ;
; DRAM_DQ[3]                                 ;                   ;         ;
; DRAM_DQ[4]                                 ;                   ;         ;
; DRAM_DQ[5]                                 ;                   ;         ;
; DRAM_DQ[6]                                 ;                   ;         ;
; DRAM_DQ[7]                                 ;                   ;         ;
; DRAM_DQ[8]                                 ;                   ;         ;
; DRAM_DQ[9]                                 ;                   ;         ;
; DRAM_DQ[10]                                ;                   ;         ;
; DRAM_DQ[11]                                ;                   ;         ;
; DRAM_DQ[12]                                ;                   ;         ;
; DRAM_DQ[13]                                ;                   ;         ;
; DRAM_DQ[14]                                ;                   ;         ;
; DRAM_DQ[15]                                ;                   ;         ;
; FL_DQ[0]                                   ;                   ;         ;
; FL_DQ[1]                                   ;                   ;         ;
; FL_DQ[2]                                   ;                   ;         ;
; FL_DQ[3]                                   ;                   ;         ;
; FL_DQ[4]                                   ;                   ;         ;
; FL_DQ[5]                                   ;                   ;         ;
; FL_DQ[6]                                   ;                   ;         ;
; FL_DQ[7]                                   ;                   ;         ;
; SRAM_DQ[0]                                 ;                   ;         ;
;      - cpu2_sram_data[0]                   ; 0                 ; 6       ;
;      - vga_sram_data[0]                    ; 0                 ; 6       ;
;      - cpu3_sram_data~19                   ; 0                 ; 6       ;
;      - cpu1_sram_data~17                   ; 0                 ; 6       ;
; SRAM_DQ[1]                                 ;                   ;         ;
;      - cpu2_sram_data[1]                   ; 0                 ; 6       ;
;      - vga_sram_data[1]                    ; 0                 ; 6       ;
;      - cpu3_sram_data~21                   ; 0                 ; 6       ;
;      - cpu1_sram_data~18                   ; 0                 ; 6       ;
; SRAM_DQ[2]                                 ;                   ;         ;
;      - cpu2_sram_data[2]                   ; 1                 ; 6       ;
;      - vga_sram_data[2]                    ; 1                 ; 6       ;
;      - cpu3_sram_data~22                   ; 1                 ; 6       ;
;      - cpu1_sram_data~20                   ; 1                 ; 6       ;
; SRAM_DQ[3]                                 ;                   ;         ;
;      - cpu2_sram_data[3]                   ; 1                 ; 6       ;
;      - vga_sram_data[3]                    ; 1                 ; 6       ;
;      - cpu3_sram_data~23                   ; 1                 ; 6       ;
;      - cpu1_sram_data~21                   ; 1                 ; 6       ;
; SRAM_DQ[4]                                 ;                   ;         ;
;      - cpu2_sram_data[4]                   ; 1                 ; 6       ;
;      - vga_sram_data[4]                    ; 1                 ; 6       ;
;      - cpu3_sram_data~24                   ; 1                 ; 6       ;
;      - cpu1_sram_data~22                   ; 1                 ; 6       ;
; SRAM_DQ[5]                                 ;                   ;         ;
;      - cpu2_sram_data[5]                   ; 1                 ; 6       ;
;      - vga_sram_data[5]                    ; 1                 ; 6       ;
;      - cpu3_sram_data~25                   ; 1                 ; 6       ;
;      - cpu1_sram_data~23                   ; 1                 ; 6       ;
; SRAM_DQ[6]                                 ;                   ;         ;
;      - cpu2_sram_data[6]                   ; 0                 ; 6       ;
;      - vga_sram_data[6]                    ; 0                 ; 6       ;
;      - cpu3_sram_data~26                   ; 0                 ; 6       ;
;      - cpu1_sram_data~24                   ; 0                 ; 6       ;
; SRAM_DQ[7]                                 ;                   ;         ;
;      - cpu2_sram_data[7]                   ; 0                 ; 6       ;
;      - vga_sram_data[7]                    ; 0                 ; 6       ;
;      - cpu3_sram_data~27                   ; 0                 ; 6       ;
;      - cpu1_sram_data~25                   ; 0                 ; 6       ;
; SRAM_DQ[8]                                 ;                   ;         ;
;      - cpu2_sram_data[8]                   ; 0                 ; 6       ;
;      - cpu3_sram_data~28                   ; 0                 ; 6       ;
;      - cpu1_sram_data~26                   ; 0                 ; 6       ;
;      - vga_sram_data[8]~feeder             ; 0                 ; 6       ;
; SRAM_DQ[9]                                 ;                   ;         ;
;      - cpu2_sram_data[9]                   ; 0                 ; 6       ;
;      - cpu3_sram_data~29                   ; 0                 ; 6       ;
;      - cpu1_sram_data~27                   ; 0                 ; 6       ;
;      - vga_sram_data[9]~feeder             ; 0                 ; 6       ;
; SRAM_DQ[10]                                ;                   ;         ;
;      - cpu2_sram_data[10]                  ; 0                 ; 6       ;
;      - cpu3_sram_data~30                   ; 0                 ; 6       ;
;      - cpu1_sram_data~28                   ; 0                 ; 6       ;
;      - vga_sram_data[10]~feeder            ; 0                 ; 6       ;
; SRAM_DQ[11]                                ;                   ;         ;
;      - cpu2_sram_data[11]                  ; 1                 ; 6       ;
;      - vga_sram_data[11]                   ; 1                 ; 6       ;
;      - cpu3_sram_data~31                   ; 1                 ; 6       ;
;      - cpu1_sram_data~29                   ; 1                 ; 6       ;
; SRAM_DQ[12]                                ;                   ;         ;
;      - cpu2_sram_data[12]                  ; 0                 ; 6       ;
;      - cpu3_sram_data~32                   ; 0                 ; 6       ;
;      - cpu1_sram_data~30                   ; 0                 ; 6       ;
;      - vga_sram_data[12]~feeder            ; 0                 ; 6       ;
; SRAM_DQ[13]                                ;                   ;         ;
;      - cpu2_sram_data[13]                  ; 0                 ; 6       ;
;      - cpu3_sram_data~33                   ; 0                 ; 6       ;
;      - cpu1_sram_data~31                   ; 0                 ; 6       ;
;      - vga_sram_data[13]~feeder            ; 0                 ; 6       ;
; SRAM_DQ[14]                                ;                   ;         ;
;      - cpu2_sram_data[14]                  ; 0                 ; 6       ;
;      - cpu3_sram_data~34                   ; 0                 ; 6       ;
;      - cpu1_sram_data~32                   ; 0                 ; 6       ;
;      - vga_sram_data[14]~feeder            ; 0                 ; 6       ;
; SRAM_DQ[15]                                ;                   ;         ;
;      - cpu2_sram_data[15]                  ; 1                 ; 6       ;
;      - vga_sram_data[15]                   ; 1                 ; 6       ;
;      - cpu3_sram_data~35                   ; 1                 ; 6       ;
;      - cpu1_sram_data~33                   ; 1                 ; 6       ;
; OTG_DATA[0]                                ;                   ;         ;
; OTG_DATA[1]                                ;                   ;         ;
; OTG_DATA[2]                                ;                   ;         ;
; OTG_DATA[3]                                ;                   ;         ;
; OTG_DATA[4]                                ;                   ;         ;
; OTG_DATA[5]                                ;                   ;         ;
; OTG_DATA[6]                                ;                   ;         ;
; OTG_DATA[7]                                ;                   ;         ;
; OTG_DATA[8]                                ;                   ;         ;
; OTG_DATA[9]                                ;                   ;         ;
; OTG_DATA[10]                               ;                   ;         ;
; OTG_DATA[11]                               ;                   ;         ;
; OTG_DATA[12]                               ;                   ;         ;
; OTG_DATA[13]                               ;                   ;         ;
; OTG_DATA[14]                               ;                   ;         ;
; OTG_DATA[15]                               ;                   ;         ;
; LCD_DATA[0]                                ;                   ;         ;
; LCD_DATA[1]                                ;                   ;         ;
; LCD_DATA[2]                                ;                   ;         ;
; LCD_DATA[3]                                ;                   ;         ;
; LCD_DATA[4]                                ;                   ;         ;
; LCD_DATA[5]                                ;                   ;         ;
; LCD_DATA[6]                                ;                   ;         ;
; LCD_DATA[7]                                ;                   ;         ;
; SD_DAT                                     ;                   ;         ;
; ENET_DATA[0]                               ;                   ;         ;
; ENET_DATA[1]                               ;                   ;         ;
; ENET_DATA[2]                               ;                   ;         ;
; ENET_DATA[3]                               ;                   ;         ;
; ENET_DATA[4]                               ;                   ;         ;
; ENET_DATA[5]                               ;                   ;         ;
; ENET_DATA[6]                               ;                   ;         ;
; ENET_DATA[7]                               ;                   ;         ;
; ENET_DATA[8]                               ;                   ;         ;
; ENET_DATA[9]                               ;                   ;         ;
; ENET_DATA[10]                              ;                   ;         ;
; ENET_DATA[11]                              ;                   ;         ;
; ENET_DATA[12]                              ;                   ;         ;
; ENET_DATA[13]                              ;                   ;         ;
; ENET_DATA[14]                              ;                   ;         ;
; ENET_DATA[15]                              ;                   ;         ;
; AUD_ADCLRCK                                ;                   ;         ;
; AUD_DACLRCK                                ;                   ;         ;
;      - AUD_ADCLRCK                         ; 1                 ; 6       ;
; GPIO_1[0]                                  ;                   ;         ;
; GPIO_1[1]                                  ;                   ;         ;
; GPIO_1[2]                                  ;                   ;         ;
; GPIO_1[3]                                  ;                   ;         ;
; GPIO_1[4]                                  ;                   ;         ;
; GPIO_1[5]                                  ;                   ;         ;
; GPIO_1[6]                                  ;                   ;         ;
; GPIO_1[7]                                  ;                   ;         ;
; GPIO_1[8]                                  ;                   ;         ;
; GPIO_1[9]                                  ;                   ;         ;
; GPIO_1[10]                                 ;                   ;         ;
; GPIO_1[11]                                 ;                   ;         ;
; GPIO_1[12]                                 ;                   ;         ;
; GPIO_1[13]                                 ;                   ;         ;
; GPIO_1[14]                                 ;                   ;         ;
; GPIO_1[15]                                 ;                   ;         ;
; GPIO_1[16]                                 ;                   ;         ;
; GPIO_1[17]                                 ;                   ;         ;
; GPIO_1[18]                                 ;                   ;         ;
; GPIO_1[19]                                 ;                   ;         ;
; GPIO_1[20]                                 ;                   ;         ;
; GPIO_1[21]                                 ;                   ;         ;
; GPIO_1[22]                                 ;                   ;         ;
; GPIO_1[23]                                 ;                   ;         ;
; GPIO_1[24]                                 ;                   ;         ;
; GPIO_1[25]                                 ;                   ;         ;
; GPIO_1[26]                                 ;                   ;         ;
; GPIO_1[27]                                 ;                   ;         ;
; GPIO_1[28]                                 ;                   ;         ;
; GPIO_1[29]                                 ;                   ;         ;
; GPIO_1[30]                                 ;                   ;         ;
; GPIO_1[31]                                 ;                   ;         ;
; GPIO_1[32]                                 ;                   ;         ;
; GPIO_1[33]                                 ;                   ;         ;
; GPIO_1[34]                                 ;                   ;         ;
; GPIO_1[35]                                 ;                   ;         ;
; CLOCK_50                                   ;                   ;         ;
; EXT_CLOCK                                  ;                   ;         ;
; KEY[1]                                     ;                   ;         ;
; KEY[2]                                     ;                   ;         ;
; KEY[3]                                     ;                   ;         ;
; UART_RXD                                   ;                   ;         ;
; IRDA_RXD                                   ;                   ;         ;
; OTG_INT0                                   ;                   ;         ;
; OTG_INT1                                   ;                   ;         ;
; OTG_DREQ0                                  ;                   ;         ;
; OTG_DREQ1                                  ;                   ;         ;
; PS2_DAT                                    ;                   ;         ;
; PS2_CLK                                    ;                   ;         ;
; TDI                                        ;                   ;         ;
; TCK                                        ;                   ;         ;
; TCS                                        ;                   ;         ;
; ENET_INT                                   ;                   ;         ;
; AUD_ADCDAT                                 ;                   ;         ;
; TD_DATA[0]                                 ;                   ;         ;
; TD_DATA[1]                                 ;                   ;         ;
; TD_DATA[2]                                 ;                   ;         ;
; TD_DATA[3]                                 ;                   ;         ;
; TD_DATA[4]                                 ;                   ;         ;
; TD_DATA[5]                                 ;                   ;         ;
; TD_DATA[6]                                 ;                   ;         ;
; TD_DATA[7]                                 ;                   ;         ;
; TD_HS                                      ;                   ;         ;
; TD_VS                                      ;                   ;         ;
; SW[0]                                      ;                   ;         ;
; SW[1]                                      ;                   ;         ;
; SW[2]                                      ;                   ;         ;
; SW[3]                                      ;                   ;         ;
; SW[4]                                      ;                   ;         ;
; SW[5]                                      ;                   ;         ;
; SW[6]                                      ;                   ;         ;
; SW[7]                                      ;                   ;         ;
; SW[8]                                      ;                   ;         ;
; SW[9]                                      ;                   ;         ;
; SW[10]                                     ;                   ;         ;
; SW[11]                                     ;                   ;         ;
; SW[12]                                     ;                   ;         ;
; SW[13]                                     ;                   ;         ;
;      - minicpu:cpu3|dbus[13]~222           ; 0                 ; 6       ;
;      - minicpu:cpu2|dbus[13]~214           ; 0                 ; 6       ;
;      - minicpu:cpu1|dbus[13]~201           ; 0                 ; 6       ;
; SW[14]                                     ;                   ;         ;
;      - minicpu:cpu3|dbus[14]~238           ; 1                 ; 6       ;
;      - minicpu:cpu2|dbus[14]~220           ; 1                 ; 6       ;
;      - minicpu:cpu1|dbus[14]~225           ; 1                 ; 6       ;
; SW[15]                                     ;                   ;         ;
;      - minicpu:cpu3|dbus[15]~251           ; 1                 ; 6       ;
;      - minicpu:cpu2|dbus[15]~243           ; 1                 ; 6       ;
;      - minicpu:cpu1|dbus[15]~239           ; 1                 ; 6       ;
; SW[16]                                     ;                   ;         ;
;      - minicpu:cpu3|dbus[16]~254           ; 1                 ; 6       ;
;      - minicpu:cpu2|dbus[16]~260           ; 1                 ; 6       ;
;      - minicpu:cpu1|dbus[16]~246           ; 1                 ; 6       ;
; SW[17]                                     ;                   ;         ;
;      - minicpu:cpu3|dbus[17]~265           ; 1                 ; 6       ;
;      - minicpu:cpu2|dbus[17]~271           ; 1                 ; 6       ;
;      - minicpu:cpu1|dbus[17]~258           ; 1                 ; 6       ;
; KEY[0]                                     ;                   ;         ;
;      - minicpu:cpu1|pcout[0]               ; 1                 ; 6       ;
;      - minicpu:cpu1|pcout[1]               ; 1                 ; 6       ;
;      - minicpu:cpu1|pcout[2]               ; 1                 ; 6       ;
;      - minicpu:cpu1|pcout[3]               ; 1                 ; 6       ;
;      - minicpu:cpu1|pcout[4]               ; 1                 ; 6       ;
;      - minicpu:cpu1|pcout[5]               ; 1                 ; 6       ;
;      - minicpu:cpu1|pcout[6]               ; 1                 ; 6       ;
;      - minicpu:cpu1|pcout[7]               ; 1                 ; 6       ;
;      - minicpu:cpu1|pcout[8]               ; 1                 ; 6       ;
;      - minicpu:cpu1|pcout[9]               ; 1                 ; 6       ;
;      - minicpu:cpu1|pcout[10]              ; 1                 ; 6       ;
;      - minicpu:cpu1|pcout[11]              ; 1                 ; 6       ;
;      - minicpu:cpu1|qthru                  ; 1                 ; 6       ;
;      - minicpu:cpu1|statef:statef0|cs[0]   ; 1                 ; 6       ;
;      - minicpu:cpu1|statef:statef0|cs[1]   ; 1                 ; 6       ;
;      - minicpu:cpu2|pcout[0]               ; 1                 ; 6       ;
;      - minicpu:cpu2|pcout[1]               ; 1                 ; 6       ;
;      - minicpu:cpu2|pcout[2]               ; 1                 ; 6       ;
;      - minicpu:cpu2|pcout[3]               ; 1                 ; 6       ;
;      - minicpu:cpu2|pcout[4]               ; 1                 ; 6       ;
;      - minicpu:cpu2|pcout[5]               ; 1                 ; 6       ;
;      - minicpu:cpu2|pcout[6]               ; 1                 ; 6       ;
;      - minicpu:cpu2|pcout[7]               ; 1                 ; 6       ;
;      - minicpu:cpu2|pcout[8]               ; 1                 ; 6       ;
;      - minicpu:cpu2|pcout[9]               ; 1                 ; 6       ;
;      - minicpu:cpu2|pcout[10]              ; 1                 ; 6       ;
;      - minicpu:cpu2|pcout[11]              ; 1                 ; 6       ;
;      - minicpu:cpu2|qthru                  ; 1                 ; 6       ;
;      - minicpu:cpu3|pcout[0]               ; 1                 ; 6       ;
;      - minicpu:cpu3|pcout[1]               ; 1                 ; 6       ;
;      - minicpu:cpu3|pcout[2]               ; 1                 ; 6       ;
;      - minicpu:cpu3|pcout[3]               ; 1                 ; 6       ;
;      - minicpu:cpu3|pcout[4]               ; 1                 ; 6       ;
;      - minicpu:cpu3|pcout[5]               ; 1                 ; 6       ;
;      - minicpu:cpu3|pcout[6]               ; 1                 ; 6       ;
;      - minicpu:cpu3|pcout[7]               ; 1                 ; 6       ;
;      - minicpu:cpu3|pcout[8]               ; 1                 ; 6       ;
;      - minicpu:cpu3|pcout[9]               ; 1                 ; 6       ;
;      - minicpu:cpu3|pcout[10]              ; 1                 ; 6       ;
;      - minicpu:cpu3|pcout[11]              ; 1                 ; 6       ;
;      - minicpu:cpu3|qthru                  ; 1                 ; 6       ;
;      - sram_addr_reg[0]                    ; 1                 ; 6       ;
;      - sram_addr_reg[1]                    ; 1                 ; 6       ;
;      - sram_addr_reg[2]                    ; 1                 ; 6       ;
;      - sram_addr_reg[3]                    ; 1                 ; 6       ;
;      - sram_addr_reg[4]                    ; 1                 ; 6       ;
;      - sram_addr_reg[5]                    ; 1                 ; 6       ;
;      - sram_addr_reg[6]                    ; 1                 ; 6       ;
;      - sram_addr_reg[7]                    ; 1                 ; 6       ;
;      - sram_addr_reg[8]                    ; 1                 ; 6       ;
;      - sram_addr_reg[9]                    ; 1                 ; 6       ;
;      - sram_addr_reg[10]                   ; 1                 ; 6       ;
;      - sram_addr_reg[11]                   ; 1                 ; 6       ;
;      - sram_addr_reg[12]                   ; 1                 ; 6       ;
;      - sram_addr_reg[13]                   ; 1                 ; 6       ;
;      - sram_addr_reg[14]                   ; 1                 ; 6       ;
;      - sram_addr_reg[15]                   ; 1                 ; 6       ;
;      - sram_addr_reg[16]                   ; 1                 ; 6       ;
;      - sram_addr_reg[17]                   ; 1                 ; 6       ;
;      - sram_ub                             ; 1                 ; 6       ;
;      - sram_lb                             ; 1                 ; 6       ;
;      - sram_we                             ; 1                 ; 6       ;
;      - cpu2_sram_data[0]~15                ; 1                 ; 6       ;
;      - cpu2_sram_data[1]~16                ; 1                 ; 6       ;
;      - cpu2_sram_data[2]~17                ; 1                 ; 6       ;
;      - cpu2_sram_data[3]~18                ; 1                 ; 6       ;
;      - cpu2_sram_data[4]~19                ; 1                 ; 6       ;
;      - cpu2_sram_data[5]~20                ; 1                 ; 6       ;
;      - cpu2_sram_data[6]~21                ; 1                 ; 6       ;
;      - cpu2_sram_data[7]~22                ; 1                 ; 6       ;
;      - cpu2_sram_data[8]~23                ; 1                 ; 6       ;
;      - cpu2_sram_data[9]~24                ; 1                 ; 6       ;
;      - cpu2_sram_data[10]~25               ; 1                 ; 6       ;
;      - cpu2_sram_data[11]~26               ; 1                 ; 6       ;
;      - cpu2_sram_data[12]~27               ; 1                 ; 6       ;
;      - cpu2_sram_data[13]~28               ; 1                 ; 6       ;
;      - cpu2_sram_data[14]~29               ; 1                 ; 6       ;
;      - cpu2_sram_data[15]~30               ; 1                 ; 6       ;
;      - sram_data_reg[0]                    ; 1                 ; 6       ;
;      - sram_data_reg[1]                    ; 1                 ; 6       ;
;      - sram_data_reg[2]                    ; 1                 ; 6       ;
;      - sram_data_reg[3]                    ; 1                 ; 6       ;
;      - sram_data_reg[4]                    ; 1                 ; 6       ;
;      - sram_data_reg[5]                    ; 1                 ; 6       ;
;      - sram_data_reg[6]                    ; 1                 ; 6       ;
;      - sram_data_reg[7]                    ; 1                 ; 6       ;
;      - sram_data_reg[8]                    ; 1                 ; 6       ;
;      - sram_data_reg[9]                    ; 1                 ; 6       ;
;      - sram_data_reg[10]                   ; 1                 ; 6       ;
;      - sram_data_reg[11]                   ; 1                 ; 6       ;
;      - sram_data_reg[12]                   ; 1                 ; 6       ;
;      - sram_data_reg[13]                   ; 1                 ; 6       ;
;      - sram_data_reg[14]                   ; 1                 ; 6       ;
;      - sram_data_reg[15]                   ; 1                 ; 6       ;
;      - cpu3_access~5                       ; 1                 ; 6       ;
;      - cpu3_sram_data~17                   ; 1                 ; 6       ;
;      - minicpu:cpu3|stackm:stackm0|ptop[0] ; 1                 ; 6       ;
;      - minicpu:cpu3|stackm:stackm0|ptop[1] ; 1                 ; 6       ;
;      - minicpu:cpu3|stackm:stackm0|ptop[2] ; 1                 ; 6       ;
;      - minicpu:cpu3|stackm:stackm0|ptop[3] ; 1                 ; 6       ;
;      - cpu2_access~0                       ; 1                 ; 6       ;
;      - minicpu:cpu2|stackm:stackm0|ptop[0] ; 1                 ; 6       ;
;      - minicpu:cpu2|stackm:stackm0|ptop[1] ; 1                 ; 6       ;
;      - minicpu:cpu2|stackm:stackm0|ptop[2] ; 1                 ; 6       ;
;      - minicpu:cpu2|stackm:stackm0|ptop[3] ; 1                 ; 6       ;
;      - cpu1_access~0                       ; 1                 ; 6       ;
;      - mutex[7]~0                          ; 1                 ; 6       ;
;      - minicpu:cpu1|stackm:stackm0|ptop[0] ; 1                 ; 6       ;
;      - minicpu:cpu1|stackm:stackm0|ptop[1] ; 1                 ; 6       ;
;      - minicpu:cpu1|stackm:stackm0|ptop[2] ; 1                 ; 6       ;
;      - minicpu:cpu1|stackm:stackm0|ptop[3] ; 1                 ; 6       ;
;      - cpu3_sram_data~20                   ; 1                 ; 6       ;
;      - cpu3_wait~6                         ; 1                 ; 6       ;
;      - cpu1_mwait~5                        ; 1                 ; 6       ;
;      - cpu1_wait~6                         ; 1                 ; 6       ;
;      - cpu2_mwait~6                        ; 1                 ; 6       ;
; CLOCK_27                                   ;                   ;         ;
+--------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                      ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_27                                                                                                                                                                  ; PIN_D13            ; 21      ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; CLOCK_27                                                                                                                                                                  ; PIN_D13            ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                    ; PIN_G26            ; 116     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:r0|Equal0~6                                                                                                                                                   ; LCCOMB_X30_Y23_N2  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:r0|oRESET                                                                                                                                                     ; LCFF_X30_Y21_N27   ; 60      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; VGA_Audio_PLL:p1|altpll:altpll_component|_clk0                                                                                                                            ; PLL_3              ; 137     ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; VGA_Audio_PLL:p1|altpll:altpll_component|_clk1                                                                                                                            ; PLL_3              ; 1258    ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; VGA_Audio_PLL:p1|altpll:altpll_component|_clk2                                                                                                                            ; PLL_3              ; 122     ; Clock, Clock enable, Sync. load       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; VGA_Controller:u1|Equal6~2                                                                                                                                                ; LCCOMB_X31_Y20_N0  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan10~2                                                                                                                                            ; LCCOMB_X30_Y21_N0  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan8~0                                                                                                                                             ; LCCOMB_X30_Y20_N30 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|always0~1                                                                                                                                               ; LCCOMB_X30_Y21_N6  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; always0~5                                                                                                                                                                 ; LCCOMB_X31_Y19_N28 ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cpu1_sram_data~19                                                                                                                                                         ; LCCOMB_X35_Y18_N0  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu1|Decoder0~0                                                                                                                                                   ; LCCOMB_X34_Y20_N20 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu1|Decoder0~4                                                                                                                                                   ; LCCOMB_X34_Y20_N2  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu1|Decoder0~5                                                                                                                                                   ; LCCOMB_X34_Y20_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu1|Decoder0~6                                                                                                                                                   ; LCCOMB_X34_Y21_N4  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu1|Decoder0~7                                                                                                                                                   ; LCCOMB_X34_Y20_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu1|always1~2                                                                                                                                                    ; LCCOMB_X37_Y24_N24 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu1|dbus2ram~1                                                                                                                                                   ; LCCOMB_X33_Y21_N26 ; 34      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu2|Decoder0~1                                                                                                                                                   ; LCCOMB_X29_Y12_N0  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu2|Decoder0~3                                                                                                                                                   ; LCCOMB_X29_Y12_N22 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu2|Decoder0~4                                                                                                                                                   ; LCCOMB_X29_Y12_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu2|Decoder0~5                                                                                                                                                   ; LCCOMB_X29_Y12_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu2|always1~1                                                                                                                                                    ; LCCOMB_X24_Y19_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1192w[3]~0 ; LCCOMB_X15_Y15_N4  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1209w[3]~0 ; LCCOMB_X15_Y15_N0  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1219w[3]~0 ; LCCOMB_X15_Y15_N10 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1229w[3]~0 ; LCCOMB_X15_Y15_N18 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1239w[3]~0 ; LCCOMB_X15_Y15_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1249w[3]~1 ; LCCOMB_X15_Y15_N2  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1259w[3]~0 ; LCCOMB_X15_Y15_N28 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1269w[3]~0 ; LCCOMB_X15_Y15_N26 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu3|Decoder0~0                                                                                                                                                   ; LCCOMB_X42_Y12_N24 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu3|Decoder0~2                                                                                                                                                   ; LCCOMB_X42_Y12_N14 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu3|Decoder0~3                                                                                                                                                   ; LCCOMB_X40_Y12_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu3|Decoder0~4                                                                                                                                                   ; LCCOMB_X40_Y12_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu3|always1~1                                                                                                                                                    ; LCCOMB_X41_Y12_N28 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1192w[3]~0 ; LCCOMB_X41_Y9_N8   ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1209w[3]~0 ; LCCOMB_X41_Y9_N28  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1219w[3]~0 ; LCCOMB_X41_Y9_N10  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1229w[3]~0 ; LCCOMB_X41_Y9_N26  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1239w[3]~0 ; LCCOMB_X41_Y9_N12  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1249w[3]~1 ; LCCOMB_X41_Y9_N22  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1259w[3]~0 ; LCCOMB_X41_Y9_N20  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1269w[3]~0 ; LCCOMB_X41_Y9_N6   ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; rtl~1                                                                                                                                                                     ; LCCOMB_X46_Y17_N2  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~11                                                                                                                                                                    ; LCCOMB_X46_Y18_N24 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~13                                                                                                                                                                    ; LCCOMB_X46_Y18_N16 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~15                                                                                                                                                                    ; LCCOMB_X43_Y15_N22 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~17                                                                                                                                                                    ; LCCOMB_X50_Y17_N0  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~19                                                                                                                                                                    ; LCCOMB_X50_Y18_N20 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~21                                                                                                                                                                    ; LCCOMB_X49_Y19_N20 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~23                                                                                                                                                                    ; LCCOMB_X46_Y17_N10 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~25                                                                                                                                                                    ; LCCOMB_X46_Y18_N22 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~27                                                                                                                                                                    ; LCCOMB_X50_Y16_N16 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~29                                                                                                                                                                    ; LCCOMB_X46_Y18_N2  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~3                                                                                                                                                                     ; LCCOMB_X47_Y19_N14 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~31                                                                                                                                                                    ; LCCOMB_X49_Y13_N24 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~33                                                                                                                                                                    ; LCCOMB_X21_Y20_N2  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~35                                                                                                                                                                    ; LCCOMB_X22_Y20_N26 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~37                                                                                                                                                                    ; LCCOMB_X17_Y12_N8  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~39                                                                                                                                                                    ; LCCOMB_X20_Y18_N16 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~41                                                                                                                                                                    ; LCCOMB_X21_Y17_N12 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~43                                                                                                                                                                    ; LCCOMB_X17_Y12_N24 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~45                                                                                                                                                                    ; LCCOMB_X17_Y17_N26 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~47                                                                                                                                                                    ; LCCOMB_X17_Y17_N22 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~49                                                                                                                                                                    ; LCCOMB_X17_Y12_N28 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~5                                                                                                                                                                     ; LCCOMB_X50_Y16_N4  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~51                                                                                                                                                                    ; LCCOMB_X17_Y17_N20 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~53                                                                                                                                                                    ; LCCOMB_X17_Y13_N12 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~55                                                                                                                                                                    ; LCCOMB_X17_Y12_N16 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~57                                                                                                                                                                    ; LCCOMB_X17_Y17_N8  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~59                                                                                                                                                                    ; LCCOMB_X18_Y17_N26 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~61                                                                                                                                                                    ; LCCOMB_X17_Y13_N6  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~63                                                                                                                                                                    ; LCCOMB_X18_Y11_N28 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~65                                                                                                                                                                    ; LCCOMB_X48_Y23_N22 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~67                                                                                                                                                                    ; LCCOMB_X48_Y24_N24 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~69                                                                                                                                                                    ; LCCOMB_X48_Y23_N20 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~7                                                                                                                                                                     ; LCCOMB_X50_Y18_N16 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~71                                                                                                                                                                    ; LCCOMB_X46_Y25_N12 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~73                                                                                                                                                                    ; LCCOMB_X49_Y25_N10 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~75                                                                                                                                                                    ; LCCOMB_X48_Y24_N20 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~77                                                                                                                                                                    ; LCCOMB_X48_Y26_N20 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~79                                                                                                                                                                    ; LCCOMB_X48_Y26_N8  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~81                                                                                                                                                                    ; LCCOMB_X42_Y22_N22 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~83                                                                                                                                                                    ; LCCOMB_X48_Y26_N4  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~85                                                                                                                                                                    ; LCCOMB_X48_Y24_N8  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~87                                                                                                                                                                    ; LCCOMB_X48_Y24_N6  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~89                                                                                                                                                                    ; LCCOMB_X48_Y26_N0  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~9                                                                                                                                                                     ; LCCOMB_X47_Y19_N10 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~91                                                                                                                                                                    ; LCCOMB_X43_Y23_N28 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~93                                                                                                                                                                    ; LCCOMB_X48_Y23_N6  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rtl~95                                                                                                                                                                    ; LCCOMB_X48_Y26_N10 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sram_we                                                                                                                                                                   ; LCFF_X30_Y16_N1    ; 18      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                               ;
+------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                           ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_27                                       ; PIN_D13  ; 21      ; Global Clock         ; GCLK11           ; --                        ;
; VGA_Audio_PLL:p1|altpll:altpll_component|_clk0 ; PLL_3    ; 137     ; Global Clock         ; GCLK8            ; --                        ;
; VGA_Audio_PLL:p1|altpll:altpll_component|_clk1 ; PLL_3    ; 1258    ; Global Clock         ; GCLK10           ; --                        ;
; VGA_Audio_PLL:p1|altpll:altpll_component|_clk2 ; PLL_3    ; 122     ; Global Clock         ; GCLK9            ; --                        ;
+------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; minicpu:cpu2|dbus2qtop~1                                                                                                                                                  ; 186     ;
; minicpu:cpu3|dbus2qtop~1                                                                                                                                                  ; 177     ;
; minicpu:cpu3|qthru                                                                                                                                                        ; 148     ;
; minicpu:cpu2|qthru                                                                                                                                                        ; 133     ;
; minicpu:cpu1|qthru                                                                                                                                                        ; 121     ;
; KEY[0]                                                                                                                                                                    ; 116     ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|ram_block1a2                                                                                ; 102     ;
; minicpu:cpu1|stackm:stackm0|addrb[3]                                                                                                                                      ; 85      ;
; minicpu:cpu2|stackm:stackm0|addrb[3]                                                                                                                                      ; 85      ;
; minicpu:cpu3|stackm:stackm0|addrb[3]                                                                                                                                      ; 85      ;
; minicpu:cpu1|stackm:stackm0|addrb[1]                                                                                                                                      ; 84      ;
; minicpu:cpu2|stackm:stackm0|addrb[1]                                                                                                                                      ; 84      ;
; minicpu:cpu3|stackm:stackm0|addrb[1]                                                                                                                                      ; 84      ;
; minicpu:cpu1|stackm:stackm0|addrb[2]                                                                                                                                      ; 83      ;
; minicpu:cpu2|stackm:stackm0|addrb[2]                                                                                                                                      ; 83      ;
; minicpu:cpu3|stackm:stackm0|addrb[2]                                                                                                                                      ; 83      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[2]~34       ; 81      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|ram_block1a0                                                                                ; 79      ;
; minicpu:cpu3|Equal1~0                                                                                                                                                     ; 78      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[2]~24       ; 77      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[0]~9        ; 76      ;
; minicpu:cpu1|stackm:stackm0|addra[2]                                                                                                                                      ; 74      ;
; minicpu:cpu1|stackm:stackm0|addrb[0]                                                                                                                                      ; 73      ;
; minicpu:cpu2|stackm:stackm0|addra[3]                                                                                                                                      ; 73      ;
; minicpu:cpu2|stackm:stackm0|addra[2]                                                                                                                                      ; 73      ;
; minicpu:cpu3|stackm:stackm0|addrb[0]                                                                                                                                      ; 72      ;
; minicpu:cpu3|stackm:stackm0|addra[2]                                                                                                                                      ; 72      ;
; minicpu:cpu2|stackm:stackm0|addrb[0]                                                                                                                                      ; 71      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|ram_block1a1                                                                                ; 71      ;
; minicpu:cpu1|stackm:stackm0|addra[1]                                                                                                                                      ; 69      ;
; minicpu:cpu1|stackm:stackm0|addra[3]                                                                                                                                      ; 67      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|ram_block1a4                                                                                ; 67      ;
; minicpu:cpu2|stackm:stackm0|addra[1]                                                                                                                                      ; 66      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|address_reg_b[1]                     ; 64      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|address_reg_b[0]                     ; 64      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|address_reg_b[1]                     ; 64      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|address_reg_b[0]                     ; 64      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|address_reg_b[0]                     ; 62      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[1]~4        ; 62      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|address_reg_b[0]                     ; 62      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[0]~36       ; 61      ;
; Reset_Delay:r0|oRESET                                                                                                                                                     ; 60      ;
; minicpu:cpu3|stackm:stackm0|addra[3]                                                                                                                                      ; 60      ;
; minicpu:cpu3|stackm:stackm0|qtop[1]~0                                                                                                                                     ; 59      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[4]~44       ; 58      ;
; minicpu:cpu1|stackm:stackm0|qtop[0]~20                                                                                                                                    ; 57      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[1]~29       ; 57      ;
; minicpu:cpu3|stackm:stackm0|addra[1]                                                                                                                                      ; 55      ;
; always0~0                                                                                                                                                                 ; 54      ;
; minicpu:cpu2|stackm:stackm0|qtop[1]~17                                                                                                                                    ; 54      ;
; minicpu:cpu1|abus[11]~23                                                                                                                                                  ; 52      ;
; minicpu:cpu1|abus[10]~21                                                                                                                                                  ; 52      ;
; minicpu:cpu1|abus[9]~19                                                                                                                                                   ; 52      ;
; minicpu:cpu1|abus[8]~17                                                                                                                                                   ; 52      ;
; minicpu:cpu1|abus[7]~15                                                                                                                                                   ; 52      ;
; minicpu:cpu1|abus[6]~13                                                                                                                                                   ; 52      ;
; minicpu:cpu1|abus[5]~11                                                                                                                                                   ; 52      ;
; minicpu:cpu1|abus[4]~9                                                                                                                                                    ; 52      ;
; minicpu:cpu1|abus[3]~7                                                                                                                                                    ; 52      ;
; minicpu:cpu1|abus[2]~5                                                                                                                                                    ; 52      ;
; minicpu:cpu1|abus[1]~3                                                                                                                                                    ; 52      ;
; minicpu:cpu1|abus[0]~1                                                                                                                                                    ; 52      ;
; minicpu:cpu2|stackm:stackm0|qtop[0]~0                                                                                                                                     ; 52      ;
; minicpu:cpu2|qtop2abus~0                                                                                                                                                  ; 49      ;
; minicpu:cpu2|abus[8]~23                                                                                                                                                   ; 48      ;
; minicpu:cpu2|abus[7]~21                                                                                                                                                   ; 48      ;
; minicpu:cpu2|abus[6]~19                                                                                                                                                   ; 48      ;
; minicpu:cpu2|abus[5]~17                                                                                                                                                   ; 48      ;
; minicpu:cpu2|abus[4]~15                                                                                                                                                   ; 48      ;
; minicpu:cpu2|abus[3]~13                                                                                                                                                   ; 48      ;
; minicpu:cpu2|abus[2]~11                                                                                                                                                   ; 48      ;
; minicpu:cpu2|abus[1]~9                                                                                                                                                    ; 48      ;
; minicpu:cpu2|abus[0]~7                                                                                                                                                    ; 48      ;
; minicpu:cpu3|abus[8]~23                                                                                                                                                   ; 48      ;
; minicpu:cpu3|abus[7]~21                                                                                                                                                   ; 48      ;
; minicpu:cpu3|abus[6]~19                                                                                                                                                   ; 48      ;
; minicpu:cpu3|abus[5]~17                                                                                                                                                   ; 48      ;
; minicpu:cpu3|abus[4]~15                                                                                                                                                   ; 48      ;
; minicpu:cpu3|abus[3]~13                                                                                                                                                   ; 48      ;
; minicpu:cpu3|abus[2]~11                                                                                                                                                   ; 48      ;
; minicpu:cpu3|abus[1]~9                                                                                                                                                    ; 48      ;
; minicpu:cpu3|abus[0]~7                                                                                                                                                    ; 48      ;
; minicpu:cpu1|stackm:stackm0|qtop[1]~19                                                                                                                                    ; 48      ;
; minicpu:cpu1|stackm:stackm0|qtop[2]~18                                                                                                                                    ; 48      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|address_reg_b[1]                     ; 48      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|address_reg_b[1]                     ; 46      ;
; minicpu:cpu2|dbus2qtop~0                                                                                                                                                  ; 45      ;
; always0~1                                                                                                                                                                 ; 45      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[3]~14       ; 45      ;
; minicpu:cpu3|stackm:stackm0|Add1~7                                                                                                                                        ; 43      ;
; minicpu:cpu2|stackm:stackm0|qtop[3]~15                                                                                                                                    ; 42      ;
; minicpu:cpu3|stackm:stackm0|Add1~11                                                                                                                                       ; 42      ;
; minicpu:cpu2|stackm:stackm0|qtop[2]~16                                                                                                                                    ; 41      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[0]~4        ; 41      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[6]~24       ; 41      ;
; minicpu:cpu3|stackm:stackm0|qtop[2]~1                                                                                                                                     ; 41      ;
; minicpu:cpu1|stackm:stackm0|qtop[3]~16                                                                                                                                    ; 40      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[14]~24      ; 40      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[15]~69      ; 40      ;
; minicpu:cpu1|dbus2qtop~1                                                                                                                                                  ; 39      ;
; Equal4~0                                                                                                                                                                  ; 39      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[5]~19       ; 39      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[2]~9        ; 39      ;
; minicpu:cpu1|statef:statef0|cs[0]                                                                                                                                         ; 39      ;
; minicpu:cpu1|statef:statef0|cs[1]                                                                                                                                         ; 39      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a14                                                                               ; 39      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[3]~79       ; 38      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[9]~49       ; 38      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[11]~39      ; 38      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[7]~29       ; 38      ;
; minicpu:cpu1|stackm:stackm0|Add1~6                                                                                                                                        ; 38      ;
; minicpu:cpu2|stackm:stackm0|Add1~7                                                                                                                                        ; 38      ;
; minicpu:cpu3|stackm:stackm0|Add1~9                                                                                                                                        ; 38      ;
; minicpu:cpu1|stackm:stackm0|ptopf[0]~0                                                                                                                                    ; 37      ;
; minicpu:cpu2|stackm:stackm0|ptopf[0]~0                                                                                                                                    ; 37      ;
; minicpu:cpu3|stackm:stackm0|ptopf[0]~0                                                                                                                                    ; 37      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[4]~74       ; 37      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a15                                                                               ; 37      ;
; minicpu:cpu3|dbus[6]~119                                                                                                                                                  ; 36      ;
; minicpu:cpu3|dbus[3]~70                                                                                                                                                   ; 36      ;
; minicpu:cpu2|stackm:stackm0|qtop[4]~14                                                                                                                                    ; 36      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[7]~59       ; 36      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[10]~44      ; 36      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[16]~14      ; 36      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[10]~44      ; 36      ;
; minicpu:cpu1|stackm:stackm0|Add1~10                                                                                                                                       ; 36      ;
; minicpu:cpu1|stackm:stackm0|Add1~8                                                                                                                                        ; 36      ;
; minicpu:cpu2|stackm:stackm0|Add1~9                                                                                                                                        ; 36      ;
; minicpu:cpu3|dbus[7]~134                                                                                                                                                  ; 35      ;
; minicpu:cpu3|dbus[5]~104                                                                                                                                                  ; 35      ;
; minicpu:cpu2|dbus[4]~83                                                                                                                                                   ; 35      ;
; minicpu:cpu2|dbus[3]~64                                                                                                                                                   ; 35      ;
; minicpu:cpu3|dbus[2]~53                                                                                                                                                   ; 35      ;
; minicpu:cpu1|stackm:stackm0|qtop[4]~15                                                                                                                                    ; 35      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[2]~84       ; 35      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[5]~69       ; 35      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[6]~64       ; 35      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[8]~54       ; 35      ;
; minicpu:cpu3|stackm:stackm0|qtop[4]~17                                                                                                                                    ; 35      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[14]~64      ; 35      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[11]~49      ; 35      ;
; minicpu:cpu2|stackm:stackm0|Add1~11                                                                                                                                       ; 35      ;
; minicpu:cpu1|dbus2ram~1                                                                                                                                                   ; 34      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[17]~9       ; 34      ;
; minicpu:cpu3|dbus[11]~194                                                                                                                                                 ; 33      ;
; minicpu:cpu2|dbus[10]~172                                                                                                                                                 ; 33      ;
; minicpu:cpu3|dbus[10]~179                                                                                                                                                 ; 33      ;
; minicpu:cpu2|dbus[6]~113                                                                                                                                                  ; 33      ;
; minicpu:cpu2|dbus[5]~98                                                                                                                                                   ; 33      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[15]~19      ; 33      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[0]~84       ; 33      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a3                                                                                ; 32      ;
; minicpu:cpu1|dbus[14]~262                                                                                                                                                 ; 31      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[4]~47       ; 31      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[4]~44       ; 31      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[4]~48       ; 30      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[14]~19      ; 29      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[15]~14      ; 29      ;
; minicpu:cpu3|stackm:stackm0|qtop[3]~2                                                                                                                                     ; 29      ;
; minicpu:cpu3|dbus[2]~275                                                                                                                                                  ; 28      ;
; minicpu:cpu3|dbus[13]~274                                                                                                                                                 ; 28      ;
; always0~3                                                                                                                                                                 ; 28      ;
; minicpu:cpu2|in2dbus~0                                                                                                                                                    ; 26      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[15]~19      ; 26      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|ram_block1a3                                                                                ; 26      ;
; minicpu:cpu2|dbus[12]~281                                                                                                                                                 ; 25      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[13]~29      ; 25      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[4]~89       ; 25      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[16]~74      ; 25      ;
; minicpu:cpu2|dbus[11]~82                                                                                                                                                  ; 24      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[3]~39       ; 24      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[12]~34      ; 24      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[13]~59      ; 24      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[12]~54      ; 24      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a1                                                                                ; 24      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a4                                                                                ; 24      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[3]~41       ; 23      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a0                                                                                ; 23      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a2                                                                                ; 23      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a6                                                                                ; 23      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a11                                                                               ; 23      ;
; minicpu:cpu1|Mux20~3                                                                                                                                                      ; 22      ;
; minicpu:cpu2|Mux20~3                                                                                                                                                      ; 22      ;
; minicpu:cpu3|Mux20~3                                                                                                                                                      ; 22      ;
; minicpu:cpu2|dbus[17]~279                                                                                                                                                 ; 22      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[1]~89       ; 22      ;
; minicpu:cpu2|alu2dbus~0                                                                                                                                                   ; 22      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[17]~79      ; 22      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[9]~39       ; 22      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[1]~4        ; 22      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[13]~14      ; 22      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a5                                                                                ; 22      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a7                                                                                ; 22      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a8                                                                                ; 22      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a9                                                                                ; 22      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a10                                                                               ; 22      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a13                                                                               ; 22      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a17                                                                               ; 22      ;
; Reset_Delay:r0|Equal0~6                                                                                                                                                   ; 21      ;
; minicpu:cpu3|dbus[4]~89                                                                                                                                                   ; 21      ;
; minicpu:cpu3|dbus[0]~14                                                                                                                                                   ; 21      ;
; minicpu:cpu3|dbus[0]~9                                                                                                                                                    ; 21      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a12                                                                               ; 21      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ram_block1a16                                                                               ; 21      ;
; minicpu:cpu2|out[0][1]                                                                                                                                                    ; 20      ;
; minicpu:cpu2|out[0][0]                                                                                                                                                    ; 20      ;
; minicpu:cpu2|dbus[13]~215                                                                                                                                                 ; 20      ;
; minicpu:cpu2|dbus[12]~204                                                                                                                                                 ; 20      ;
; minicpu:cpu3|dbus[12]~212                                                                                                                                                 ; 20      ;
; minicpu:cpu2|dbus[0]~8                                                                                                                                                    ; 20      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[13]~29      ; 20      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[8]~34       ; 20      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[12]~4       ; 20      ;
; VGA_Controller:u1|always0~1                                                                                                                                               ; 19      ;
; cpu2_sram_data~31                                                                                                                                                         ; 19      ;
; minicpu:cpu2|dbus[15]~259                                                                                                                                                 ; 19      ;
; minicpu:cpu3|dbus[15]~253                                                                                                                                                 ; 19      ;
; minicpu:cpu1|dbus[14]~226                                                                                                                                                 ; 19      ;
; minicpu:cpu2|dbus[14]~240                                                                                                                                                 ; 19      ;
; minicpu:cpu3|dbus[14]~240                                                                                                                                                 ; 19      ;
; minicpu:cpu2|dbus[9]~152                                                                                                                                                  ; 19      ;
; minicpu:cpu3|dbus[9]~159                                                                                                                                                  ; 19      ;
; minicpu:cpu2|dbus[8]~140                                                                                                                                                  ; 19      ;
; minicpu:cpu3|dbus[8]~145                                                                                                                                                  ; 19      ;
; minicpu:cpu3|dbus[8]~141                                                                                                                                                  ; 19      ;
; minicpu:cpu2|pcnext[1]~5                                                                                                                                                  ; 19      ;
; minicpu:cpu3|dbus[1]~27                                                                                                                                                   ; 19      ;
; minicpu:cpu1|in2dbus~0                                                                                                                                                    ; 19      ;
; minicpu:cpu1|qtop2abus~0                                                                                                                                                  ; 19      ;
; minicpu:cpu2|pcnext[0]~3                                                                                                                                                  ; 19      ;
; minicpu:cpu3|alu2dbus~0                                                                                                                                                   ; 19      ;
; minicpu:cpu3|stackm:stackm0|mem~811                                                                                                                                       ; 19      ;
; minicpu:cpu3|stackm:stackm0|mem~801                                                                                                                                       ; 19      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[0]~35       ; 19      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[0]~32       ; 19      ;
; VGA_Controller:u1|oVGA_R~0                                                                                                                                                ; 19      ;
; minicpu:cpu3|Decoder0~2                                                                                                                                                   ; 18      ;
; minicpu:cpu2|Decoder0~3                                                                                                                                                   ; 18      ;
; minicpu:cpu1|Decoder0~4                                                                                                                                                   ; 18      ;
; rtl~95                                                                                                                                                                    ; 18      ;
; rtl~94                                                                                                                                                                    ; 18      ;
; rtl~65                                                                                                                                                                    ; 18      ;
; rtl~64                                                                                                                                                                    ; 18      ;
; rtl~91                                                                                                                                                                    ; 18      ;
; rtl~90                                                                                                                                                                    ; 18      ;
; rtl~71                                                                                                                                                                    ; 18      ;
; rtl~70                                                                                                                                                                    ; 18      ;
; rtl~75                                                                                                                                                                    ; 18      ;
; rtl~74                                                                                                                                                                    ; 18      ;
; rtl~85                                                                                                                                                                    ; 18      ;
; rtl~84                                                                                                                                                                    ; 18      ;
; rtl~83                                                                                                                                                                    ; 18      ;
; rtl~82                                                                                                                                                                    ; 18      ;
; rtl~77                                                                                                                                                                    ; 18      ;
; rtl~76                                                                                                                                                                    ; 18      ;
; rtl~89                                                                                                                                                                    ; 18      ;
; rtl~88                                                                                                                                                                    ; 18      ;
; rtl~69                                                                                                                                                                    ; 18      ;
; rtl~68                                                                                                                                                                    ; 18      ;
; rtl~67                                                                                                                                                                    ; 18      ;
; rtl~66                                                                                                                                                                    ; 18      ;
; rtl~93                                                                                                                                                                    ; 18      ;
; rtl~92                                                                                                                                                                    ; 18      ;
; rtl~79                                                                                                                                                                    ; 18      ;
; rtl~78                                                                                                                                                                    ; 18      ;
; rtl~81                                                                                                                                                                    ; 18      ;
; rtl~80                                                                                                                                                                    ; 18      ;
; rtl~73                                                                                                                                                                    ; 18      ;
; rtl~72                                                                                                                                                                    ; 18      ;
; rtl~87                                                                                                                                                                    ; 18      ;
; rtl~86                                                                                                                                                                    ; 18      ;
; rtl~63                                                                                                                                                                    ; 18      ;
; rtl~62                                                                                                                                                                    ; 18      ;
; rtl~61                                                                                                                                                                    ; 18      ;
; rtl~60                                                                                                                                                                    ; 18      ;
; rtl~59                                                                                                                                                                    ; 18      ;
; rtl~58                                                                                                                                                                    ; 18      ;
; rtl~57                                                                                                                                                                    ; 18      ;
; rtl~56                                                                                                                                                                    ; 18      ;
; rtl~55                                                                                                                                                                    ; 18      ;
; rtl~54                                                                                                                                                                    ; 18      ;
; rtl~53                                                                                                                                                                    ; 18      ;
; rtl~52                                                                                                                                                                    ; 18      ;
; rtl~51                                                                                                                                                                    ; 18      ;
; rtl~50                                                                                                                                                                    ; 18      ;
; rtl~49                                                                                                                                                                    ; 18      ;
; rtl~48                                                                                                                                                                    ; 18      ;
; rtl~47                                                                                                                                                                    ; 18      ;
; rtl~46                                                                                                                                                                    ; 18      ;
; rtl~45                                                                                                                                                                    ; 18      ;
; rtl~44                                                                                                                                                                    ; 18      ;
; rtl~43                                                                                                                                                                    ; 18      ;
; rtl~42                                                                                                                                                                    ; 18      ;
; rtl~41                                                                                                                                                                    ; 18      ;
; rtl~40                                                                                                                                                                    ; 18      ;
; rtl~39                                                                                                                                                                    ; 18      ;
; rtl~38                                                                                                                                                                    ; 18      ;
; rtl~37                                                                                                                                                                    ; 18      ;
; rtl~36                                                                                                                                                                    ; 18      ;
; rtl~35                                                                                                                                                                    ; 18      ;
; rtl~34                                                                                                                                                                    ; 18      ;
; rtl~33                                                                                                                                                                    ; 18      ;
; rtl~32                                                                                                                                                                    ; 18      ;
; rtl~31                                                                                                                                                                    ; 18      ;
; rtl~30                                                                                                                                                                    ; 18      ;
; rtl~11                                                                                                                                                                    ; 18      ;
; rtl~10                                                                                                                                                                    ; 18      ;
; rtl~15                                                                                                                                                                    ; 18      ;
; rtl~14                                                                                                                                                                    ; 18      ;
; rtl~25                                                                                                                                                                    ; 18      ;
; rtl~24                                                                                                                                                                    ; 18      ;
; rtl~1                                                                                                                                                                     ; 18      ;
; rtl~0                                                                                                                                                                     ; 18      ;
; rtl~21                                                                                                                                                                    ; 18      ;
; rtl~20                                                                                                                                                                    ; 18      ;
; rtl~17                                                                                                                                                                    ; 18      ;
; rtl~16                                                                                                                                                                    ; 18      ;
; rtl~5                                                                                                                                                                     ; 18      ;
; rtl~4                                                                                                                                                                     ; 18      ;
; rtl~27                                                                                                                                                                    ; 18      ;
; rtl~26                                                                                                                                                                    ; 18      ;
; rtl~13                                                                                                                                                                    ; 18      ;
; rtl~12                                                                                                                                                                    ; 18      ;
; rtl~9                                                                                                                                                                     ; 18      ;
; rtl~8                                                                                                                                                                     ; 18      ;
; rtl~29                                                                                                                                                                    ; 18      ;
; rtl~28                                                                                                                                                                    ; 18      ;
; rtl~7                                                                                                                                                                     ; 18      ;
; rtl~6                                                                                                                                                                     ; 18      ;
; rtl~19                                                                                                                                                                    ; 18      ;
; rtl~18                                                                                                                                                                    ; 18      ;
; rtl~23                                                                                                                                                                    ; 18      ;
; rtl~22                                                                                                                                                                    ; 18      ;
; rtl~3                                                                                                                                                                     ; 18      ;
; rtl~2                                                                                                                                                                     ; 18      ;
; minicpu:cpu2|out[2][6]                                                                                                                                                    ; 18      ;
; minicpu:cpu2|out[0][2]                                                                                                                                                    ; 18      ;
; minicpu:cpu3|dbus[12]~211                                                                                                                                                 ; 18      ;
; minicpu:cpu1|pcnext[11]~25                                                                                                                                                ; 18      ;
; minicpu:cpu1|pcnext[10]~23                                                                                                                                                ; 18      ;
; minicpu:cpu1|pcnext[9]~21                                                                                                                                                 ; 18      ;
; minicpu:cpu1|pcnext[8]~19                                                                                                                                                 ; 18      ;
; minicpu:cpu2|pcnext[8]~19                                                                                                                                                 ; 18      ;
; minicpu:cpu3|pcnext[8]~19                                                                                                                                                 ; 18      ;
; minicpu:cpu1|pcnext[7]~17                                                                                                                                                 ; 18      ;
; minicpu:cpu2|pcnext[7]~17                                                                                                                                                 ; 18      ;
; minicpu:cpu3|pcnext[7]~17                                                                                                                                                 ; 18      ;
; minicpu:cpu1|pcnext[6]~15                                                                                                                                                 ; 18      ;
; minicpu:cpu2|pcnext[6]~15                                                                                                                                                 ; 18      ;
; minicpu:cpu3|pcnext[6]~15                                                                                                                                                 ; 18      ;
; minicpu:cpu1|pcnext[5]~13                                                                                                                                                 ; 18      ;
; minicpu:cpu2|pcnext[5]~13                                                                                                                                                 ; 18      ;
; minicpu:cpu3|pcnext[5]~13                                                                                                                                                 ; 18      ;
; minicpu:cpu1|pcnext[4]~11                                                                                                                                                 ; 18      ;
; minicpu:cpu2|pcnext[4]~11                                                                                                                                                 ; 18      ;
; minicpu:cpu3|pcnext[4]~11                                                                                                                                                 ; 18      ;
; minicpu:cpu1|pcnext[3]~9                                                                                                                                                  ; 18      ;
; minicpu:cpu2|pcnext[3]~9                                                                                                                                                  ; 18      ;
; minicpu:cpu3|pcnext[3]~9                                                                                                                                                  ; 18      ;
; minicpu:cpu1|pcnext[2]~7                                                                                                                                                  ; 18      ;
; minicpu:cpu2|pcnext[2]~7                                                                                                                                                  ; 18      ;
; minicpu:cpu3|pcnext[2]~7                                                                                                                                                  ; 18      ;
; minicpu:cpu3|Decoder0~1                                                                                                                                                   ; 18      ;
; minicpu:cpu1|pcnext[1]~5                                                                                                                                                  ; 18      ;
; minicpu:cpu3|pcnext[1]~5                                                                                                                                                  ; 18      ;
; minicpu:cpu1|Decoder0~0                                                                                                                                                   ; 18      ;
; minicpu:cpu1|pcnext[0]~3                                                                                                                                                  ; 18      ;
; minicpu:cpu1|pcnext[3]~1                                                                                                                                                  ; 18      ;
; minicpu:cpu1|pcnext[3]~0                                                                                                                                                  ; 18      ;
; minicpu:cpu1|alu:alu0|Add2~8                                                                                                                                              ; 18      ;
; minicpu:cpu2|Decoder0~1                                                                                                                                                   ; 18      ;
; minicpu:cpu2|pushpc~0                                                                                                                                                     ; 18      ;
; minicpu:cpu2|pcnext[11]~1                                                                                                                                                 ; 18      ;
; minicpu:cpu2|pcnext[11]~0                                                                                                                                                 ; 18      ;
; minicpu:cpu2|alu:alu0|Add2~8                                                                                                                                              ; 18      ;
; minicpu:cpu2|stackm:stackm0|mem~605                                                                                                                                       ; 18      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|address_reg_b[2]                     ; 18      ;
; minicpu:cpu3|Decoder0~0                                                                                                                                                   ; 18      ;
; minicpu:cpu3|alu:alu0|Add2~8                                                                                                                                              ; 18      ;
; minicpu:cpu3|pcnext[0]~3                                                                                                                                                  ; 18      ;
; minicpu:cpu3|pcnext[5]~1                                                                                                                                                  ; 18      ;
; minicpu:cpu3|pcnext[5]~0                                                                                                                                                  ; 18      ;
; minicpu:cpu3|alu:alu0|WideOr1~4                                                                                                                                           ; 18      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|address_reg_b[2]                     ; 18      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|address_reg_b[2]                     ; 18      ;
; VGA_Controller:u1|oVGA_R~1                                                                                                                                                ; 18      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|ram_block1a13                                                                               ; 18      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|ram_block1a15                                                                               ; 18      ;
; sram_we                                                                                                                                                                   ; 18      ;
; always0~7                                                                                                                                                                 ; 17      ;
; minicpu:cpu1|out[2][2]                                                                                                                                                    ; 17      ;
; minicpu:cpu1|dbus[15]~240                                                                                                                                                 ; 17      ;
; minicpu:cpu3|dbus[15]~252                                                                                                                                                 ; 17      ;
; minicpu:cpu2|dbus[14]~239                                                                                                                                                 ; 17      ;
; minicpu:cpu3|dbus[13]~222                                                                                                                                                 ; 17      ;
; minicpu:cpu3|dbus[13]~213                                                                                                                                                 ; 17      ;
; minicpu:cpu2|dbus[9]~151                                                                                                                                                  ; 17      ;
; minicpu:cpu2|dbus[9]~147                                                                                                                                                  ; 17      ;
; minicpu:cpu3|in2dbus~1                                                                                                                                                    ; 17      ;
; minicpu:cpu1|alu:alu0|WideOr1~6                                                                                                                                           ; 17      ;
; minicpu:cpu1|stackm:stackm0|mem~615                                                                                                                                       ; 17      ;
; minicpu:cpu1|stackm:stackm0|mem~595                                                                                                                                       ; 17      ;
; minicpu:cpu2|dbus[0]~7                                                                                                                                                    ; 17      ;
; minicpu:cpu2|stackm:stackm0|mem~935                                                                                                                                       ; 17      ;
; minicpu:cpu2|stackm:stackm0|mem~925                                                                                                                                       ; 17      ;
; minicpu:cpu2|stackm:stackm0|mem~625                                                                                                                                       ; 17      ;
; minicpu:cpu3|stackm:stackm0|mem~961                                                                                                                                       ; 17      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|ram_block1a12                                                                               ; 17      ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|ram_block1a14                                                                               ; 17      ;
; minicpu:cpu2|dbus[11]~187_Duplicate_286                                                                                                                                   ; 16      ;
; minicpu:cpu3|Decoder0~4                                                                                                                                                   ; 16      ;
; minicpu:cpu2|Decoder0~5                                                                                                                                                   ; 16      ;
; minicpu:cpu1|Decoder0~7                                                                                                                                                   ; 16      ;
; always0~10                                                                                                                                                                ; 16      ;
; minicpu:cpu1|stackm:stackm0|qtopf[0]~17                                                                                                                                   ; 16      ;
; minicpu:cpu1|stackm:stackm0|qtopf[1]~16                                                                                                                                   ; 16      ;
; minicpu:cpu1|stackm:stackm0|qtopf[2]~15                                                                                                                                   ; 16      ;
; minicpu:cpu1|stackm:stackm0|qtopf[4]~13                                                                                                                                   ; 16      ;
; minicpu:cpu1|stackm:stackm0|qtopf[5]~12                                                                                                                                   ; 16      ;
; minicpu:cpu1|stackm:stackm0|qtopf[6]~11                                                                                                                                   ; 16      ;
; minicpu:cpu1|stackm:stackm0|qtopf[7]~10                                                                                                                                   ; 16      ;
; minicpu:cpu1|stackm:stackm0|qtopf[8]~9                                                                                                                                    ; 16      ;
; minicpu:cpu1|stackm:stackm0|qtopf[9]~8                                                                                                                                    ; 16      ;
; minicpu:cpu1|stackm:stackm0|qtopf[10]~7                                                                                                                                   ; 16      ;
; minicpu:cpu1|stackm:stackm0|qtopf[11]~6                                                                                                                                   ; 16      ;
; minicpu:cpu1|stackm:stackm0|qtopf[12]~5                                                                                                                                   ; 16      ;
; minicpu:cpu1|stackm:stackm0|qtopf[13]~4                                                                                                                                   ; 16      ;
; minicpu:cpu1|stackm:stackm0|qtopf[16]~1                                                                                                                                   ; 16      ;
; minicpu:cpu1|stackm:stackm0|always3~0                                                                                                                                     ; 16      ;
; minicpu:cpu1|stackm:stackm0|qtopf[17]~0                                                                                                                                   ; 16      ;
; minicpu:cpu2|stackm:stackm0|qtopf[1]~17                                                                                                                                   ; 16      ;
; minicpu:cpu2|stackm:stackm0|qtopf[12]~6                                                                                                                                   ; 16      ;
; minicpu:cpu2|stackm:stackm0|qtopf[13]~5                                                                                                                                   ; 16      ;
; minicpu:cpu2|stackm:stackm0|thruwrite                                                                                                                                     ; 16      ;
; minicpu:cpu2|dbus[0]~280                                                                                                                                                  ; 16      ;
; always0~5                                                                                                                                                                 ; 16      ;
; minicpu:cpu3|stackm:stackm0|qtopf[4]~16                                                                                                                                   ; 16      ;
; minicpu:cpu3|stackm:stackm0|qtopf[0]~15                                                                                                                                   ; 16      ;
; minicpu:cpu3|stackm:stackm0|qtopf[17]~14                                                                                                                                  ; 16      ;
; minicpu:cpu3|stackm:stackm0|qtopf[13]~11                                                                                                                                  ; 16      ;
; minicpu:cpu3|stackm:stackm0|qtopf[12]~10                                                                                                                                  ; 16      ;
; minicpu:cpu3|stackm:stackm0|qtopf[9]~7                                                                                                                                    ; 16      ;
; minicpu:cpu3|stackm:stackm0|qtopf[8]~6                                                                                                                                    ; 16      ;
; minicpu:cpu3|pop~0                                                                                                                                                        ; 16      ;
; minicpu:cpu3|stackm:stackm0|thruwrite~0                                                                                                                                   ; 16      ;
; minicpu:cpu3|stackm:stackm0|qtopf[1]~0                                                                                                                                    ; 16      ;
; always0~4                                                                                                                                                                 ; 16      ;
; always0~2                                                                                                                                                                 ; 16      ;
; minicpu:cpu2|dbus[11]~187                                                                                                                                                 ; 16      ;
; minicpu:cpu1|stackm:stackm0|mem~932                                                                                                                                       ; 16      ;
; minicpu:cpu1|stackm:stackm0|mem~773                                                                                                                                       ; 16      ;
; minicpu:cpu1|stackm:stackm0|mem~753                                                                                                                                       ; 16      ;
; minicpu:cpu1|stackm:stackm0|mem~714                                                                                                                                       ; 16      ;
; minicpu:cpu2|stackm:stackm0|mem~785                                                                                                                                       ; 16      ;
; minicpu:cpu2|stackm:stackm0|mem~765                                                                                                                                       ; 16      ;
; minicpu:cpu2|stackm:stackm0|mem~745                                                                                                                                       ; 16      ;
; minicpu:cpu2|stackm:stackm0|mem~725                                                                                                                                       ; 16      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|address_reg_b[2]                     ; 16      ;
; minicpu:cpu3|stackm:stackm0|mem~971                                                                                                                                       ; 16      ;
; minicpu:cpu3|stackm:stackm0|mem~951                                                                                                                                       ; 16      ;
; minicpu:cpu3|stackm:stackm0|mem~891                                                                                                                                       ; 16      ;
; minicpu:cpu3|stackm:stackm0|mem~881                                                                                                                                       ; 16      ;
; minicpu:cpu3|stackm:stackm0|mem~871                                                                                                                                       ; 16      ;
; minicpu:cpu3|stackm:stackm0|mem~861                                                                                                                                       ; 16      ;
; minicpu:cpu3|pushpc~0                                                                                                                                                     ; 16      ;
; minicpu:cpu3|stackm:stackm0|mem~781                                                                                                                                       ; 16      ;
; LessThan1~4                                                                                                                                                               ; 15      ;
; cpu1_sram_data~19                                                                                                                                                         ; 15      ;
; cpu2_access~3                                                                                                                                                             ; 15      ;
; cpu3_sram_data~20                                                                                                                                                         ; 15      ;
; minicpu:cpu1|dbus2qtop~0                                                                                                                                                  ; 15      ;
; minicpu:cpu2|out[2][4]                                                                                                                                                    ; 15      ;
; index[6]~3                                                                                                                                                                ; 15      ;
; index[7]~2                                                                                                                                                                ; 15      ;
; minicpu:cpu2|dbus[8]~139                                                                                                                                                  ; 15      ;
; minicpu:cpu2|dbus[8]~135                                                                                                                                                  ; 15      ;
; minicpu:cpu2|dbus[7]~127                                                                                                                                                  ; 15      ;
; minicpu:cpu2|dbus[7]~118                                                                                                                                                  ; 15      ;
; minicpu:cpu2|dbus[7]~116                                                                                                                                                  ; 15      ;
; minicpu:cpu1|stackm:stackm0|mem~912                                                                                                                                       ; 15      ;
; minicpu:cpu1|stackm:stackm0|mem~892                                                                                                                                       ; 15      ;
; minicpu:cpu1|stackm:stackm0|mem~873                                                                                                                                       ; 15      ;
; minicpu:cpu1|stackm:stackm0|mem~813                                                                                                                                       ; 15      ;
; minicpu:cpu1|stackm:stackm0|mem~793                                                                                                                                       ; 15      ;
; minicpu:cpu1|stackm:stackm0|mem~733                                                                                                                                       ; 15      ;
; minicpu:cpu1|stackm:stackm0|mem~694                                                                                                                                       ; 15      ;
; minicpu:cpu1|stackm:stackm0|mem~674                                                                                                                                       ; 15      ;
; minicpu:cpu1|stackm:stackm0|mem~635                                                                                                                                       ; 15      ;
; minicpu:cpu1|ir2dbus~0                                                                                                                                                    ; 15      ;
; minicpu:cpu2|alu:alu0|WideOr1~4                                                                                                                                           ; 15      ;
; minicpu:cpu2|stackm:stackm0|mem~905                                                                                                                                       ; 15      ;
; minicpu:cpu2|stackm:stackm0|mem~885                                                                                                                                       ; 15      ;
; minicpu:cpu2|stackm:stackm0|mem~865                                                                                                                                       ; 15      ;
; minicpu:cpu2|stackm:stackm0|mem~825                                                                                                                                       ; 15      ;
; minicpu:cpu2|stackm:stackm0|mem~805                                                                                                                                       ; 15      ;
; minicpu:cpu2|stackm:stackm0|mem~645                                                                                                                                       ; 15      ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[12]~24      ; 15      ;
; minicpu:cpu3|stackm:stackm0|mem~941                                                                                                                                       ; 15      ;
; minicpu:cpu3|stackm:stackm0|mem~931                                                                                                                                       ; 15      ;
; minicpu:cpu3|stackm:stackm0|mem~911                                                                                                                                       ; 15      ;
; minicpu:cpu3|stackm:stackm0|mem~901                                                                                                                                       ; 15      ;
; minicpu:cpu3|stackm:stackm0|mem~831                                                                                                                                       ; 15      ;
; minicpu:cpu3|stackm:stackm0|mem~821                                                                                                                                       ; 15      ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[14]~9       ; 15      ;
; minicpu:cpu2|dbus[16]~270_Duplicate_288                                                                                                                                   ; 14      ;
; minicpu:cpu2|dbus[7]~128_Duplicate_285                                                                                                                                    ; 14      ;
; minicpu:cpu2|dbus[2]~48_Duplicate_284                                                                                                                                     ; 14      ;
; minicpu:cpu3|stackm:stackm0|qtopf[16]~13                                                                                                                                  ; 14      ;
; Equal3~0                                                                                                                                                                  ; 14      ;
; minicpu:cpu2|Decoder0~2                                                                                                                                                   ; 14      ;
; minicpu:cpu1|pushpc~0                                                                                                                                                     ; 14      ;
; minicpu:cpu1|stackm:stackm0|mem~853                                                                                                                                       ; 14      ;
; minicpu:cpu1|stackm:stackm0|mem~833                                                                                                                                       ; 14      ;
; minicpu:cpu1|stackm:stackm0|mem~654                                                                                                                                       ; 14      ;
; minicpu:cpu2|stackm:stackm0|mem~845                                                                                                                                       ; 14      ;
; minicpu:cpu2|stackm:stackm0|mem~665                                                                                                                                       ; 14      ;
; minicpu:cpu3|stackm:stackm0|mem~921                                                                                                                                       ; 14      ;
; minicpu:cpu3|stackm:stackm0|mem~841                                                                                                                                       ; 14      ;
; minicpu:cpu3|dbus2obuf~0                                                                                                                                                  ; 14      ;
; minicpu:cpu1|out[2][4]                                                                                                                                                    ; 13      ;
; minicpu:cpu1|out[0][1]                                                                                                                                                    ; 13      ;
; minicpu:cpu1|out[0][0]                                                                                                                                                    ; 13      ;
; minicpu:cpu3|dbus[14]~239                                                                                                                                                 ; 13      ;
; minicpu:cpu2|dbus[0]~20                                                                                                                                                   ; 13      ;
; minicpu:cpu3|dbus[8]~24                                                                                                                                                   ; 13      ;
; minicpu:cpu2|dbus[2]~5                                                                                                                                                    ; 13      ;
; minicpu:cpu2|stackm:stackm0|mem~705                                                                                                                                       ; 13      ;
; minicpu:cpu2|stackm:stackm0|mem~685                                                                                                                                       ; 13      ;
; minicpu:cpu3|stackm:stackm0|mem~851                                                                                                                                       ; 13      ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16                                                                                                                                    ; 13      ;
; minicpu:cpu3|stackm:stackm0|mem~641                                                                                                                                       ; 13      ;
; minicpu:cpu1|always1~2                                                                                                                                                    ; 12      ;
; minicpu:cpu1|ir2abus~0                                                                                                                                                    ; 12      ;
; minicpu:cpu1|qtop2abus~1                                                                                                                                                  ; 12      ;
; minicpu:cpu2|always1~1                                                                                                                                                    ; 12      ;
; minicpu:cpu2|ir2abus~0                                                                                                                                                    ; 12      ;
; minicpu:cpu2|qtop2abus~1                                                                                                                                                  ; 12      ;
; minicpu:cpu3|always1~1                                                                                                                                                    ; 12      ;
; minicpu:cpu3|ir2abus~0                                                                                                                                                    ; 12      ;
; minicpu:cpu3|qtop2abus~0                                                                                                                                                  ; 12      ;
; minicpu:cpu3|out[0][2]                                                                                                                                                    ; 12      ;
; minicpu:cpu1|out[0][2]                                                                                                                                                    ; 12      ;
; minicpu:cpu3|out[0][1]                                                                                                                                                    ; 12      ;
; minicpu:cpu3|out[0][0]                                                                                                                                                    ; 12      ;
; minicpu:cpu2|dbus[2]~48                                                                                                                                                   ; 12      ;
; minicpu:cpu2|dbus[2]~44                                                                                                                                                   ; 12      ;
; minicpu:cpu3|dbus[2]~28                                                                                                                                                   ; 12      ;
; minicpu:cpu2|dbus[1]~23                                                                                                                                                   ; 12      ;
; minicpu:cpu3|stackm:stackm0|qtop[8]~6                                                                                                                                     ; 12      ;
; minicpu:cpu1|Decoder0~6                                                                                                                                                   ; 11      ;
; minicpu:cpu1|stackm:stackm0|qtopf[3]~14                                                                                                                                   ; 11      ;
; minicpu:cpu1|out[2][6]                                                                                                                                                    ; 11      ;
; Coord_x_0                                                                                                                                                                 ; 11      ;
; VGA_Controller:u1|Equal6~2                                                                                                                                                ; 11      ;
; minicpu:cpu3|dbus[17]~273                                                                                                                                                 ; 11      ;
; minicpu:cpu2|dbus[2]~42                                                                                                                                                   ; 11      ;
; minicpu:cpu2|dbus[2]~29                                                                                                                                                   ; 11      ;
; minicpu:cpu3|ir2dbus~2                                                                                                                                                    ; 11      ;
; VGA_Controller:u1|LessThan8~0                                                                                                                                             ; 10      ;
; VGA_Controller:u1|LessThan10~2                                                                                                                                            ; 10      ;
; minicpu:cpu3|dbus[16]~264                                                                                                                                                 ; 10      ;
; minicpu:cpu2|dbus[15]~258                                                                                                                                                 ; 10      ;
; minicpu:cpu1|dbus[11]~84                                                                                                                                                  ; 10      ;
; minicpu:cpu2|dbus[2]~47                                                                                                                                                   ; 10      ;
; minicpu:cpu2|dbus[2]~45                                                                                                                                                   ; 10      ;
; minicpu:cpu2|dbus[2]~43                                                                                                                                                   ; 10      ;
; minicpu:cpu2|dbus[2]~41                                                                                                                                                   ; 10      ;
; minicpu:cpu2|dbus[1]~17                                                                                                                                                   ; 10      ;
; minicpu:cpu1|stackm:stackm0|mem~863                                                                                                                                       ; 10      ;
; minicpu:cpu1|stackm:stackm0|qtop[8]~11                                                                                                                                    ; 10      ;
; minicpu:cpu1|stackm:stackm0|qtop[9]~10                                                                                                                                    ; 10      ;
; minicpu:cpu1|stackm:stackm0|qtop[12]~6                                                                                                                                    ; 10      ;
; minicpu:cpu1|stackm:stackm0|qtop[16]~1                                                                                                                                    ; 10      ;
; minicpu:cpu2|stackm:stackm0|qtop[8]~10                                                                                                                                    ; 10      ;
; minicpu:cpu2|in2dbus~1                                                                                                                                                    ; 10      ;
; minicpu:cpu3|dbus[2]~12                                                                                                                                                   ; 10      ;
; minicpu:cpu3|stackm:stackm0|qtop[9]~7                                                                                                                                     ; 10      ;
; minicpu:cpu2|dbus[1]~22_Duplicate_289                                                                                                                                     ; 9       ;
; minicpu:cpu1|alu:alu0|WideOr1~11                                                                                                                                          ; 9       ;
; LessThan2~4                                                                                                                                                               ; 9       ;
; mutex[7]~0                                                                                                                                                                ; 9       ;
; minicpu:cpu2|abus[11]~5                                                                                                                                                   ; 9       ;
; minicpu:cpu2|abus[9]~3                                                                                                                                                    ; 9       ;
; minicpu:cpu2|abus[10]~1                                                                                                                                                   ; 9       ;
; minicpu:cpu3|abus[11]~5                                                                                                                                                   ; 9       ;
; minicpu:cpu3|abus[9]~3                                                                                                                                                    ; 9       ;
; minicpu:cpu3|abus[10]~1                                                                                                                                                   ; 9       ;
; minicpu:cpu1|stackm:stackm0|qtop[13]~5                                                                                                                                    ; 9       ;
; minicpu:cpu1|stackm:stackm0|qtop[17]~0                                                                                                                                    ; 9       ;
; minicpu:cpu1|alu2dbus~0                                                                                                                                                   ; 9       ;
; minicpu:cpu2|stackm:stackm0|qtop[9]~9                                                                                                                                     ; 9       ;
; minicpu:cpu2|stackm:stackm0|mem~585                                                                                                                                       ; 9       ;
; minicpu:cpu3|stackm:stackm0|qtop[17]~15                                                                                                                                   ; 9       ;
; minicpu:cpu3|stackm:stackm0|qtop[11]~9                                                                                                                                    ; 9       ;
; minicpu:cpu3|stackm:stackm0|mem~661                                                                                                                                       ; 9       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_57                                                                                                                       ; 8       ;
; ~GND                                                                                                                                                                      ; 8       ;
; minicpu:cpu3|ir2dbus~4                                                                                                                                                    ; 8       ;
; mutex[5]~12                                                                                                                                                               ; 8       ;
; always0~9                                                                                                                                                                 ; 8       ;
; mutex[5]~6                                                                                                                                                                ; 8       ;
; mutex~2                                                                                                                                                                   ; 8       ;
; minicpu:cpu2|stackm:stackm0|qtopf[15]~3                                                                                                                                   ; 8       ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1249w[3]~0 ; 8       ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1249w[3]~0 ; 8       ;
; cpu2_wait[3]                                                                                                                                                              ; 8       ;
; minicpu:cpu2|dbus[16]~270                                                                                                                                                 ; 8       ;
; minicpu:cpu1|dbus[2]~50                                                                                                                                                   ; 8       ;
; minicpu:cpu1|dbus[2]~48                                                                                                                                                   ; 8       ;
; minicpu:cpu1|dbus[2]~29                                                                                                                                                   ; 8       ;
; minicpu:cpu2|dbus[2]~34                                                                                                                                                   ; 8       ;
; minicpu:cpu1|dbus[1]~22                                                                                                                                                   ; 8       ;
; minicpu:cpu3|in2dbus~0                                                                                                                                                    ; 8       ;
; minicpu:cpu1|qtop2dbus~0                                                                                                                                                  ; 8       ;
; minicpu:cpu1|stackm:stackm0|qtop[5]~14                                                                                                                                    ; 8       ;
; minicpu:cpu1|stackm:stackm0|qtop[7]~12                                                                                                                                    ; 8       ;
; minicpu:cpu1|stackm:stackm0|qtop[10]~9                                                                                                                                    ; 8       ;
; minicpu:cpu1|stackm:stackm0|qtop[11]~7                                                                                                                                    ; 8       ;
; minicpu:cpu2|stackm:stackm0|qtop[10]~8                                                                                                                                    ; 8       ;
; minicpu:cpu2|stackm:stackm0|qtop[11]~7                                                                                                                                    ; 8       ;
; minicpu:cpu2|stackm:stackm0|mem~675                                                                                                                                       ; 8       ;
; minicpu:cpu2|stackm:stackm0|mem~655                                                                                                                                       ; 8       ;
; minicpu:cpu2|stackm:stackm0|mem~635                                                                                                                                       ; 8       ;
; minicpu:cpu2|stackm:stackm0|qtop[16]~2                                                                                                                                    ; 8       ;
; minicpu:cpu2|stackm:stackm0|qtop[17]~1                                                                                                                                    ; 8       ;
; minicpu:cpu3|stackm:stackm0|mem~791                                                                                                                                       ; 8       ;
; minicpu:cpu3|stackm:stackm0|qtop[16]~14                                                                                                                                   ; 8       ;
; minicpu:cpu3|stackm:stackm0|mem~751                                                                                                                                       ; 8       ;
; minicpu:cpu3|stackm:stackm0|qtop[10]~8                                                                                                                                    ; 8       ;
; minicpu:cpu3|stackm:stackm0|mem~631                                                                                                                                       ; 8       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_41                                                                                                                       ; 7       ;
; LessThan0~4                                                                                                                                                               ; 7       ;
; minicpu:cpu1|Decoder0~5                                                                                                                                                   ; 7       ;
; minicpu:cpu3|Decoder0~3                                                                                                                                                   ; 7       ;
; minicpu:cpu2|Decoder0~4                                                                                                                                                   ; 7       ;
; cpu1_wait[3]                                                                                                                                                              ; 7       ;
; cpu3_wait[3]                                                                                                                                                              ; 7       ;
; cpu2_wait[0]                                                                                                                                                              ; 7       ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[11]~79      ; 7       ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|mux_akb:mux3|result_node[11]~83      ; 7       ;
; minicpu:cpu1|dbus[10]~174                                                                                                                                                 ; 7       ;
; minicpu:cpu2|dbus[10]~161                                                                                                                                                 ; 7       ;
; minicpu:cpu2|dbus[10]~159                                                                                                                                                 ; 7       ;
; minicpu:cpu1|dbus[6]~114                                                                                                                                                  ; 7       ;
; minicpu:cpu1|dbus[5]~100                                                                                                                                                  ; 7       ;
; minicpu:cpu1|dbus[4]~85                                                                                                                                                   ; 7       ;
; minicpu:cpu1|dbus[3]~67                                                                                                                                                   ; 7       ;
; minicpu:cpu1|dbus[2]~35                                                                                                                                                   ; 7       ;
; minicpu:cpu2|ir2dbus~0                                                                                                                                                    ; 7       ;
; minicpu:cpu1|dbus[0]~8                                                                                                                                                    ; 7       ;
; minicpu:cpu1|dbus[2]~5                                                                                                                                                    ; 7       ;
; minicpu:cpu1|stackm:stackm0|mem~902                                                                                                                                       ; 7       ;
; minicpu:cpu1|stackm:stackm0|mem~843                                                                                                                                       ; 7       ;
; minicpu:cpu1|stackm:stackm0|qtop[6]~13                                                                                                                                    ; 7       ;
; minicpu:cpu2|dbus[2]~6                                                                                                                                                    ; 7       ;
; minicpu:cpu2|alu:alu0|WideOr1~7                                                                                                                                           ; 7       ;
; minicpu:cpu2|stackm:stackm0|mem~875                                                                                                                                       ; 7       ;
; minicpu:cpu2|stackm:stackm0|qtop[5]~13                                                                                                                                    ; 7       ;
; minicpu:cpu2|stackm:stackm0|qtop[6]~12                                                                                                                                    ; 7       ;
; minicpu:cpu2|stackm:stackm0|qtop[7]~11                                                                                                                                    ; 7       ;
; minicpu:cpu2|stackm:stackm0|mem~695                                                                                                                                       ; 7       ;
; minicpu:cpu3|dbus[2]~13                                                                                                                                                   ; 7       ;
; minicpu:cpu3|stackm:stackm0|mem~741                                                                                                                                       ; 7       ;
; minicpu:cpu3|stackm:stackm0|mem~731                                                                                                                                       ; 7       ;
; minicpu:cpu3|stackm:stackm0|mem~721                                                                                                                                       ; 7       ;
; minicpu:cpu3|stackm:stackm0|qtop[7]~5                                                                                                                                     ; 7       ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|ram_block1a11                                                                               ; 7       ;
; VGA_Controller:u1|H_Cont[9]                                                                                                                                               ; 7       ;
; VGA_Controller:u1|H_Cont[8]                                                                                                                                               ; 7       ;
; VGA_Controller:u1|H_Cont[7]                                                                                                                                               ; 7       ;
; minicpu:cpu1|dbus[3]~67_Duplicate_271                                                                                                                                     ; 6       ;
; minicpu:cpu1|stackm:stackm0|addra[3]~_Duplicate_1                                                                                                                         ; 6       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_39                                                                                                                       ; 6       ;
; minicpu:cpu3|stackm:stackm0|qtop[3]~2_Duplicate_28                                                                                                                        ; 6       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_27                                                                                                                       ; 6       ;
; mutex[0]                                                                                                                                                                  ; 6       ;
; mutex[5]                                                                                                                                                                  ; 6       ;
; cpu1_mwait[3]                                                                                                                                                             ; 6       ;
; cpu2_mwait[3]                                                                                                                                                             ; 6       ;
; minicpu:cpu2|out[2][5]                                                                                                                                                    ; 6       ;
; cpu3_mwait[3]                                                                                                                                                             ; 6       ;
; index[5]~0                                                                                                                                                                ; 6       ;
; cpu1_wait[0]                                                                                                                                                              ; 6       ;
; cpu3_wait[0]                                                                                                                                                              ; 6       ;
; minicpu:cpu2|dbus[15]~223                                                                                                                                                 ; 6       ;
; minicpu:cpu1|dbus[13]~208                                                                                                                                                 ; 6       ;
; minicpu:cpu1|dbus[12]~200                                                                                                                                                 ; 6       ;
; minicpu:cpu1|dbus[11]~189                                                                                                                                                 ; 6       ;
; minicpu:cpu2|dbus[10]~158                                                                                                                                                 ; 6       ;
; minicpu:cpu3|dbus[11]~168                                                                                                                                                 ; 6       ;
; minicpu:cpu3|dbus[11]~166                                                                                                                                                 ; 6       ;
; minicpu:cpu3|dbus[11]~165                                                                                                                                                 ; 6       ;
; minicpu:cpu1|dbus[9]~154                                                                                                                                                  ; 6       ;
; minicpu:cpu1|dbus[8]~142                                                                                                                                                  ; 6       ;
; minicpu:cpu1|dbus[7]~128                                                                                                                                                  ; 6       ;
; minicpu:cpu2|dbus[7]~128                                                                                                                                                  ; 6       ;
; minicpu:cpu1|dbus[7]~78                                                                                                                                                   ; 6       ;
; minicpu:cpu1|dbus[7]~76                                                                                                                                                   ; 6       ;
; minicpu:cpu2|dbus[7]~75                                                                                                                                                   ; 6       ;
; minicpu:cpu2|dbus[7]~73                                                                                                                                                   ; 6       ;
; minicpu:cpu3|dbus[4]~88                                                                                                                                                   ; 6       ;
; minicpu:cpu3|dbus[7]~81                                                                                                                                                   ; 6       ;
; minicpu:cpu3|dbus[7]~79                                                                                                                                                   ; 6       ;
; minicpu:cpu1|dbus[2]~41                                                                                                                                                   ; 6       ;
; minicpu:cpu1|alu:alu0|WideOr1~10                                                                                                                                          ; 6       ;
; minicpu:cpu1|dbus[2]~40                                                                                                                                                   ; 6       ;
; minicpu:cpu1|dbus[15]~33                                                                                                                                                  ; 6       ;
; minicpu:cpu1|dbus[2]~26                                                                                                                                                   ; 6       ;
; minicpu:cpu1|dbus[2]~25                                                                                                                                                   ; 6       ;
; minicpu:cpu1|dbus[2]~23                                                                                                                                                   ; 6       ;
; minicpu:cpu2|dbus[2]~35                                                                                                                                                   ; 6       ;
; minicpu:cpu3|dbus[2]~40                                                                                                                                                   ; 6       ;
; minicpu:cpu3|dbus[2]~35                                                                                                                                                   ; 6       ;
; minicpu:cpu1|alu:alu0|ShiftLeft0~0                                                                                                                                        ; 6       ;
; minicpu:cpu3|alu:alu0|ShiftLeft0~0                                                                                                                                        ; 6       ;
; minicpu:cpu1|stackm:stackm0|mem~922                                                                                                                                       ; 6       ;
; minicpu:cpu1|stackm:stackm0|mem~803                                                                                                                                       ; 6       ;
; minicpu:cpu1|stackm:stackm0|mem~704                                                                                                                                       ; 6       ;
; minicpu:cpu1|stackm:stackm0|qtop[15]~2                                                                                                                                    ; 6       ;
; minicpu:cpu1|stackm:stackm0|mem~625                                                                                                                                       ; 6       ;
; minicpu:cpu2|alu:alu0|WideOr1~2                                                                                                                                           ; 6       ;
; minicpu:cpu2|alu:alu0|WideOr1~1                                                                                                                                           ; 6       ;
; minicpu:cpu2|stackm:stackm0|mem~855                                                                                                                                       ; 6       ;
; minicpu:cpu2|stackm:stackm0|mem~835                                                                                                                                       ; 6       ;
; minicpu:cpu2|stackm:stackm0|mem~815                                                                                                                                       ; 6       ;
; minicpu:cpu2|stackm:stackm0|mem~795                                                                                                                                       ; 6       ;
; minicpu:cpu2|stackm:stackm0|mem~755                                                                                                                                       ; 6       ;
; minicpu:cpu2|stackm:stackm0|mem~735                                                                                                                                       ; 6       ;
; minicpu:cpu2|stackm:stackm0|mem~715                                                                                                                                       ; 6       ;
; minicpu:cpu2|stackm:stackm0|qtop[14]~4                                                                                                                                    ; 6       ;
; minicpu:cpu2|stackm:stackm0|mem~615                                                                                                                                       ; 6       ;
; minicpu:cpu2|stackm:stackm0|mem~595                                                                                                                                       ; 6       ;
; minicpu:cpu3|alu:alu0|WideOr1~8                                                                                                                                           ; 6       ;
; minicpu:cpu3|stackm:stackm0|mem~761                                                                                                                                       ; 6       ;
; minicpu:cpu3|stackm:stackm0|mem~701                                                                                                                                       ; 6       ;
; minicpu:cpu3|stackm:stackm0|mem~671                                                                                                                                       ; 6       ;
; VGA_Controller:u1|H_Cont[6]                                                                                                                                               ; 6       ;
; VGA_Controller:u1|H_Cont[5]                                                                                                                                               ; 6       ;
; VGA_Controller:u1|H_Cont[2]                                                                                                                                               ; 6       ;
; minicpu:cpu2|stackm:stackm0|addra[1]~_Duplicate_1                                                                                                                         ; 5       ;
; mutex~7_Duplicate_82                                                                                                                                                      ; 5       ;
; mutex~1                                                                                                                                                                   ; 5       ;
; minicpu:cpu2|stackm:stackm0|qtopf[17]~1                                                                                                                                   ; 5       ;
; minicpu:cpu2|Mux19~4                                                                                                                                                      ; 5       ;
; Mux1~3                                                                                                                                                                    ; 5       ;
; minicpu:cpu3|stackm:stackm0|qtopf[14]~12                                                                                                                                  ; 5       ;
; minicpu:cpu3|Mux19~4                                                                                                                                                      ; 5       ;
; mutex[3]                                                                                                                                                                  ; 5       ;
; mutex[1]                                                                                                                                                                  ; 5       ;
; mutex[2]                                                                                                                                                                  ; 5       ;
; mutex[7]                                                                                                                                                                  ; 5       ;
; mutex[4]                                                                                                                                                                  ; 5       ;
; mutex[6]                                                                                                                                                                  ; 5       ;
; cpu1_mwait[1]                                                                                                                                                             ; 5       ;
; cpu1_mwait[0]                                                                                                                                                             ; 5       ;
; cpu2_mwait[1]                                                                                                                                                             ; 5       ;
; cpu2_mwait[0]                                                                                                                                                             ; 5       ;
; cpu3_mwait[0]                                                                                                                                                             ; 5       ;
; cpu3_mwait[1]                                                                                                                                                             ; 5       ;
; index[1]~7                                                                                                                                                                ; 5       ;
; index[0]~6                                                                                                                                                                ; 5       ;
; index[3]~5                                                                                                                                                                ; 5       ;
; index[2]~4                                                                                                                                                                ; 5       ;
; cpu1_wait[1]                                                                                                                                                              ; 5       ;
; cpu2_wait[1]                                                                                                                                                              ; 5       ;
; minicpu:cpu2|dbus[11]~186                                                                                                                                                 ; 5       ;
; minicpu:cpu2|dbus[11]~177                                                                                                                                                 ; 5       ;
; minicpu:cpu2|dbus[11]~175                                                                                                                                                 ; 5       ;
; minicpu:cpu1|Decoder0~1                                                                                                                                                   ; 5       ;
; minicpu:cpu2|dbus[10]~165                                                                                                                                                 ; 5       ;
; minicpu:cpu2|dbus[10]~163                                                                                                                                                 ; 5       ;
; minicpu:cpu3|dbus[11]~172                                                                                                                                                 ; 5       ;
; minicpu:cpu3|dbus[11]~170                                                                                                                                                 ; 5       ;
; minicpu:cpu1|dbus[16]~138                                                                                                                                                 ; 5       ;
; minicpu:cpu1|alu:alu0|WideOr1~9                                                                                                                                           ; 5       ;
; minicpu:cpu2|dbus[15]~27                                                                                                                                                  ; 5       ;
; minicpu:cpu3|dbus[2]~31                                                                                                                                                   ; 5       ;
; minicpu:cpu2|alu:alu0|ShiftLeft0~0                                                                                                                                        ; 5       ;
; minicpu:cpu1|dbus2obuf~1                                                                                                                                                  ; 5       ;
; minicpu:cpu1|alu:alu0|ShiftRight0~0                                                                                                                                       ; 5       ;
; minicpu:cpu1|alu:alu0|WideOr1~7                                                                                                                                           ; 5       ;
; minicpu:cpu1|stackm:stackm0|mem~935                                                                                                                                       ; 5       ;
; minicpu:cpu1|stackm:stackm0|mem~823                                                                                                                                       ; 5       ;
; minicpu:cpu1|stackm:stackm0|mem~783                                                                                                                                       ; 5       ;
; minicpu:cpu1|stackm:stackm0|mem~763                                                                                                                                       ; 5       ;
; minicpu:cpu1|stackm:stackm0|mem~743                                                                                                                                       ; 5       ;
; minicpu:cpu1|stackm:stackm0|mem~664                                                                                                                                       ; 5       ;
; minicpu:cpu1|stackm:stackm0|mem~585                                                                                                                                       ; 5       ;
; minicpu:cpu2|alu:alu0|ShiftRight0~0                                                                                                                                       ; 5       ;
; minicpu:cpu2|alu:alu0|WideOr1~5                                                                                                                                           ; 5       ;
; minicpu:cpu2|alu:alu0|WideOr1~0                                                                                                                                           ; 5       ;
; minicpu:cpu2|stackm:stackm0|mem~915                                                                                                                                       ; 5       ;
; minicpu:cpu2|stackm:stackm0|mem~895                                                                                                                                       ; 5       ;
; minicpu:cpu2|stackm:stackm0|mem~775                                                                                                                                       ; 5       ;
; minicpu:cpu2|stackm:stackm0|qtop[15]~3                                                                                                                                    ; 5       ;
; minicpu:cpu3|alu:alu0|ShiftRight0~10                                                                                                                                      ; 5       ;
; minicpu:cpu3|alu:alu0|ShiftRight0~0                                                                                                                                       ; 5       ;
; minicpu:cpu3|alu:alu0|WideOr1~5                                                                                                                                           ; 5       ;
; minicpu:cpu3|stackm:stackm0|mem~771                                                                                                                                       ; 5       ;
; minicpu:cpu3|stackm:stackm0|qtop[14]~12                                                                                                                                   ; 5       ;
; minicpu:cpu3|stackm:stackm0|qtop[13]~11                                                                                                                                   ; 5       ;
; minicpu:cpu3|alu:alu0|WideOr1~2                                                                                                                                           ; 5       ;
; minicpu:cpu3|stackm:stackm0|mem~711                                                                                                                                       ; 5       ;
; minicpu:cpu3|stackm:stackm0|mem~691                                                                                                                                       ; 5       ;
; minicpu:cpu3|alu:alu0|WideOr1~1                                                                                                                                           ; 5       ;
; minicpu:cpu3|stackm:stackm0|qtop[5]~3                                                                                                                                     ; 5       ;
; minicpu:cpu3|stackm:stackm0|mem~621                                                                                                                                       ; 5       ;
; VGA_Controller:u1|oVGA_B[0]~0                                                                                                                                             ; 5       ;
; VGA_Controller:u1|oVGA_G[0]~0                                                                                                                                             ; 5       ;
; VGA_Controller:u1|oVGA_R[0]~2                                                                                                                                             ; 5       ;
; VGA_Controller:u1|H_Cont[4]                                                                                                                                               ; 5       ;
; VGA_Controller:u1|H_Cont[3]                                                                                                                                               ; 5       ;
; VGA_Controller:u1|V_Cont[5]                                                                                                                                               ; 5       ;
; VGA_Controller:u1|V_Cont[4]                                                                                                                                               ; 5       ;
; VGA_Controller:u1|V_Cont[1]                                                                                                                                               ; 5       ;
; minicpu:cpu3|stackm:stackm0|addra[1]~_Duplicate_19                                                                                                                        ; 4       ;
; minicpu:cpu3|stackm:stackm0|addra[1]~_Duplicate_13                                                                                                                        ; 4       ;
; minicpu:cpu3|stackm:stackm0|mem~651_Duplicate_1040                                                                                                                        ; 4       ;
; minicpu:cpu3|stackm:stackm0|addra[3]~_Duplicate_4                                                                                                                         ; 4       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_23                                                                                                                       ; 4       ;
; SRAM_DQ[15]~15                                                                                                                                                            ; 4       ;
; SRAM_DQ[14]~14                                                                                                                                                            ; 4       ;
; SRAM_DQ[13]~13                                                                                                                                                            ; 4       ;
; SRAM_DQ[12]~12                                                                                                                                                            ; 4       ;
; SRAM_DQ[11]~11                                                                                                                                                            ; 4       ;
; SRAM_DQ[10]~10                                                                                                                                                            ; 4       ;
; SRAM_DQ[9]~9                                                                                                                                                              ; 4       ;
; SRAM_DQ[8]~8                                                                                                                                                              ; 4       ;
; SRAM_DQ[7]~7                                                                                                                                                              ; 4       ;
; SRAM_DQ[6]~6                                                                                                                                                              ; 4       ;
; SRAM_DQ[5]~5                                                                                                                                                              ; 4       ;
; SRAM_DQ[4]~4                                                                                                                                                              ; 4       ;
; SRAM_DQ[3]~3                                                                                                                                                              ; 4       ;
; SRAM_DQ[2]~2                                                                                                                                                              ; 4       ;
; SRAM_DQ[1]~1                                                                                                                                                              ; 4       ;
; SRAM_DQ[0]~0                                                                                                                                                              ; 4       ;
; minicpu:cpu3|dbus[15]~276                                                                                                                                                 ; 4       ;
; minicpu:cpu1|Mux19~4                                                                                                                                                      ; 4       ;
; minicpu:cpu1|out[4][10]                                                                                                                                                   ; 4       ;
; minicpu:cpu1|out[4][9]                                                                                                                                                    ; 4       ;
; minicpu:cpu1|out[4][8]                                                                                                                                                    ; 4       ;
; minicpu:cpu1|out[4][7]                                                                                                                                                    ; 4       ;
; minicpu:cpu1|out[4][6]                                                                                                                                                    ; 4       ;
; minicpu:cpu1|out[4][5]                                                                                                                                                    ; 4       ;
; minicpu:cpu1|out[4][4]                                                                                                                                                    ; 4       ;
; minicpu:cpu1|out[4][3]                                                                                                                                                    ; 4       ;
; minicpu:cpu1|out[4][2]                                                                                                                                                    ; 4       ;
; minicpu:cpu1|out[4][1]                                                                                                                                                    ; 4       ;
; minicpu:cpu1|out[4][0]                                                                                                                                                    ; 4       ;
; minicpu:cpu2|stackm:stackm0|qtopf[5]~13                                                                                                                                   ; 4       ;
; minicpu:cpu2|stackm:stackm0|qtopf[6]~12                                                                                                                                   ; 4       ;
; Mux1~1                                                                                                                                                                    ; 4       ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1259w[3]~0 ; 4       ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1269w[3]~0 ; 4       ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1239w[3]~0 ; 4       ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1249w[3]~1 ; 4       ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1209w[3]~0 ; 4       ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1229w[3]~0 ; 4       ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1192w[3]~0 ; 4       ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1219w[3]~0 ; 4       ;
; minicpu:cpu3|out[2][4]                                                                                                                                                    ; 4       ;
; cpu1_mwait[2]                                                                                                                                                             ; 4       ;
; minicpu:cpu1|out[2][5]                                                                                                                                                    ; 4       ;
; cpu2_mwait[2]                                                                                                                                                             ; 4       ;
; Equal5~0                                                                                                                                                                  ; 4       ;
; cpu3_mwait[2]                                                                                                                                                             ; 4       ;
; cpu1_mwait~4                                                                                                                                                              ; 4       ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1259w[3]~0 ; 4       ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1269w[3]~0 ; 4       ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1239w[3]~0 ; 4       ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1249w[3]~1 ; 4       ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1209w[3]~0 ; 4       ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1229w[3]~0 ; 4       ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1192w[3]~0 ; 4       ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|decode_9oa:decode2|w_anode1219w[3]~0 ; 4       ;
; index[4]~1                                                                                                                                                                ; 4       ;
; cpu1_wait[2]                                                                                                                                                              ; 4       ;
; cpu3_wait[1]                                                                                                                                                              ; 4       ;
; cpu2_wait[2]                                                                                                                                                              ; 4       ;
; minicpu:cpu1|dbus[17]~261                                                                                                                                                 ; 4       ;
; minicpu:cpu1|dbus[16]~253                                                                                                                                                 ; 4       ;
; minicpu:cpu2|dbus[16]~269                                                                                                                                                 ; 4       ;
; minicpu:cpu2|dbus[16]~266                                                                                                                                                 ; 4       ;
; minicpu:cpu2|dbus[16]~261                                                                                                                                                 ; 4       ;
; minicpu:cpu1|dbus[15]~241                                                                                                                                                 ; 4       ;
; minicpu:cpu1|dbus[15]~209                                                                                                                                                 ; 4       ;
; minicpu:cpu2|dbus[15]~216                                                                                                                                                 ; 4       ;
; minicpu:cpu3|dbus[13]~223                                                                                                                                                 ; 4       ;
; minicpu:cpu1|dbus[11]~161                                                                                                                                                 ; 4       ;
; minicpu:cpu1|alu:alu0|ShiftLeft0~17                                                                                                                                       ; 4       ;
; minicpu:cpu1|alu:alu0|Add2~55                                                                                                                                             ; 4       ;
; minicpu:cpu1|alu:alu0|ShiftLeft0~7                                                                                                                                        ; 4       ;
; minicpu:cpu3|alu:alu0|ShiftLeft0~7                                                                                                                                        ; 4       ;
; minicpu:cpu3|alu:alu0|ShiftLeft0~6                                                                                                                                        ; 4       ;
; minicpu:cpu1|alu:alu0|ShiftLeft0~4                                                                                                                                        ; 4       ;
; minicpu:cpu2|alu:alu0|WideOr1~9                                                                                                                                           ; 4       ;
; minicpu:cpu3|alu:alu0|WideOr1~10                                                                                                                                          ; 4       ;
; minicpu:cpu3|dbus[15]~33                                                                                                                                                  ; 4       ;
; minicpu:cpu2|dbus[2]~13                                                                                                                                                   ; 4       ;
; minicpu:cpu3|alu:alu0|ShiftRight0~26                                                                                                                                      ; 4       ;
; minicpu:cpu1|dbus2obuf~0                                                                                                                                                  ; 4       ;
; minicpu:cpu1|alu:alu0|ShiftRight0~14                                                                                                                                      ; 4       ;
; minicpu:cpu1|alu:alu0|ShiftRight0~10                                                                                                                                      ; 4       ;
; minicpu:cpu1|alu:alu0|WideOr1~2                                                                                                                                           ; 4       ;
; minicpu:cpu1|stackm:stackm0|mem~934                                                                                                                                       ; 4       ;
; minicpu:cpu1|stackm:stackm0|mem~933                                                                                                                                       ; 4       ;
; minicpu:cpu1|stackm:stackm0|mem~684                                                                                                                                       ; 4       ;
; minicpu:cpu1|stackm:stackm0|qtop[14]~4                                                                                                                                    ; 4       ;
; minicpu:cpu1|stackm:stackm0|mem~605                                                                                                                                       ; 4       ;
; minicpu:cpu2|dbus2obuf~1                                                                                                                                                  ; 4       ;
; minicpu:cpu2|alu:alu0|ShiftRight0~10                                                                                                                                      ; 4       ;
; minicpu:cpu2|stackm:stackm0|qtop[12]~6                                                                                                                                    ; 4       ;
; minicpu:cpu2|stackm:stackm0|qtop[13]~5                                                                                                                                    ; 4       ;
; minicpu:cpu3|dbus2obuf~1                                                                                                                                                  ; 4       ;
; minicpu:cpu3|stackm:stackm0|qtop[12]~10                                                                                                                                   ; 4       ;
; minicpu:cpu3|stackm:stackm0|qtop[6]~4                                                                                                                                     ; 4       ;
; minicpu:cpu3|stackm:stackm0|mem~651                                                                                                                                       ; 4       ;
; VGA_Controller:u1|H_Cont[1]                                                                                                                                               ; 4       ;
; VGA_Controller:u1|H_Cont[0]                                                                                                                                               ; 4       ;
; VGA_Controller:u1|V_Cont[9]                                                                                                                                               ; 4       ;
; VGA_Controller:u1|V_Cont[3]                                                                                                                                               ; 4       ;
; VGA_Controller:u1|V_Cont[2]                                                                                                                                               ; 4       ;
; VGA_Controller:u1|V_Cont[8]                                                                                                                                               ; 4       ;
; VGA_Controller:u1|V_Cont[7]                                                                                                                                               ; 4       ;
; VGA_Controller:u1|V_Cont[6]                                                                                                                                               ; 4       ;
; minicpu:cpu3|dbus[16]~264_Duplicate_388                                                                                                                                   ; 3       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_85                                                                                                                       ; 3       ;
; minicpu:cpu2|stackm:stackm0|qtop[17]~1_Duplicate_19                                                                                                                       ; 3       ;
; minicpu:cpu3|dbus[2]~41_Duplicate_282                                                                                                                                     ; 3       ;
; minicpu:cpu3|stackm:stackm0|qtop[17]~15_Duplicate_33                                                                                                                      ; 3       ;
; minicpu:cpu3|stackm:stackm0|addra[1]~_Duplicate_21                                                                                                                        ; 3       ;
; minicpu:cpu3|stackm:stackm0|addra[3]~_Duplicate_15                                                                                                                        ; 3       ;
; minicpu:cpu3|stackm:stackm0|addra[1]~_Duplicate_9                                                                                                                         ; 3       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_25                                                                                                                       ; 3       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_21                                                                                                                       ; 3       ;
; minicpu:cpu3|stackm:stackm0|qtop[0]~16_Duplicate_19                                                                                                                       ; 3       ;
; mutex~1_Duplicate_81                                                                                                                                                      ; 3       ;
; SW[17]                                                                                                                                                                    ; 3       ;
; SW[16]                                                                                                                                                                    ; 3       ;
; SW[15]                                                                                                                                                                    ; 3       ;
; SW[14]                                                                                                                                                                    ; 3       ;
; SW[13]                                                                                                                                                                    ; 3       ;
; SW[12]                                                                                                                                                                    ; 3       ;
; SW[11]                                                                                                                                                                    ; 3       ;
; SW[10]                                                                                                                                                                    ; 3       ;
; SW[9]                                                                                                                                                                     ; 3       ;
; SW[8]                                                                                                                                                                     ; 3       ;
; SW[7]                                                                                                                                                                     ; 3       ;
; SW[6]                                                                                                                                                                     ; 3       ;
; SW[5]                                                                                                                                                                     ; 3       ;
; SW[4]                                                                                                                                                                     ; 3       ;
; SW[3]                                                                                                                                                                     ; 3       ;
; SW[2]                                                                                                                                                                     ; 3       ;
; SW[1]                                                                                                                                                                     ; 3       ;
; SW[0]                                                                                                                                                                     ; 3       ;
; mutex~7                                                                                                                                                                   ; 3       ;
; LessThan0~1                                                                                                                                                               ; 3       ;
; Reset_Delay:r0|Cont[0]                                                                                                                                                    ; 3       ;
; minicpu:cpu2|stackm:stackm0|qtopf[2]~16                                                                                                                                   ; 3       ;
; minicpu:cpu2|stackm:stackm0|qtopf[7]~11                                                                                                                                   ; 3       ;
; minicpu:cpu2|stackm:stackm0|qtopf[8]~10                                                                                                                                   ; 3       ;
; minicpu:cpu2|stackm:stackm0|qtopf[10]~8                                                                                                                                   ; 3       ;
; minicpu:cpu2|stackm:stackm0|qtopf[16]~2                                                                                                                                   ; 3       ;
; minicpu:cpu3|stackm:stackm0|qtopf[11]~9                                                                                                                                   ; 3       ;
; minicpu:cpu3|stackm:stackm0|qtopf[10]~8                                                                                                                                   ; 3       ;
; Mux2~3                                                                                                                                                                    ; 3       ;
; Mux2~1                                                                                                                                                                    ; 3       ;
; minicpu:cpu3|out[2][5]                                                                                                                                                    ; 3       ;
; cpu3_access~1                                                                                                                                                             ; 3       ;
; cpu3_sram_data~15                                                                                                                                                         ; 3       ;
; minicpu:cpu1|out[0][17]                                                                                                                                                   ; 3       ;
; minicpu:cpu1|out[0][16]                                                                                                                                                   ; 3       ;
; minicpu:cpu1|out[0][15]                                                                                                                                                   ; 3       ;
; minicpu:cpu1|out[0][14]                                                                                                                                                   ; 3       ;
; minicpu:cpu1|out[0][13]                                                                                                                                                   ; 3       ;
; minicpu:cpu1|out[0][12]                                                                                                                                                   ; 3       ;
; minicpu:cpu1|out[0][11]                                                                                                                                                   ; 3       ;
; minicpu:cpu2|out[0][8]                                                                                                                                                    ; 3       ;
; minicpu:cpu1|out[0][6]                                                                                                                                                    ; 3       ;
; minicpu:cpu1|out[0][5]                                                                                                                                                    ; 3       ;
; minicpu:cpu1|out[0][4]                                                                                                                                                    ; 3       ;
; minicpu:cpu1|out[0][3]                                                                                                                                                    ; 3       ;
; LessThan7~0                                                                                                                                                               ; 3       ;
; cpu3_wait[2]                                                                                                                                                              ; 3       ;
; LessThan5~0                                                                                                                                                               ; 3       ;
; minicpu:cpu2|alu:alu0|ShiftRight0~50                                                                                                                                      ; 3       ;
; minicpu:cpu2|dbus[15]~245                                                                                                                                                 ; 3       ;
; minicpu:cpu1|dbus[14]~227                                                                                                                                                 ; 3       ;
; minicpu:cpu1|dbus[15]~220                                                                                                                                                 ; 3       ;
; minicpu:cpu2|dbus[14]~224                                                                                                                                                 ; 3       ;
; minicpu:cpu2|dbus[15]~218                                                                                                                                                 ; 3       ;
; minicpu:cpu3|dbus[15]~233                                                                                                                                                 ; 3       ;
; minicpu:cpu1|dbus[16]~197                                                                                                                                                 ; 3       ;
; minicpu:cpu2|dbus[12]~199                                                                                                                                                 ; 3       ;
; minicpu:cpu1|dbus[11]~176                                                                                                                                                 ; 3       ;
; minicpu:cpu2|pcnext[11]~25                                                                                                                                                ; 3       ;
; minicpu:cpu2|dbus[11]~174                                                                                                                                                 ; 3       ;
; minicpu:cpu3|pcnext[11]~25                                                                                                                                                ; 3       ;
; minicpu:cpu3|dbus[11]~181                                                                                                                                                 ; 3       ;
; minicpu:cpu1|dbus[11]~167                                                                                                                                                 ; 3       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                             ; Location                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; char_rom:rom1|altsyncram:mem_rtl_0|altsyncram_kd61:auto_generated|ALTSYNCRAM                                                                    ; M4K  ; ROM              ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 4    ; font_rom.mif                    ; M4K_X26_Y32, M4K_X26_Y29, M4K_X26_Y30, M4K_X26_Y31                                                                                                                                                                                 ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|ALTSYNCRAM                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 18           ; 4096         ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 73728 ; 4096                        ; 18                          ; 4096                        ; 18                          ; 73728               ; 18   ; stack_three_vga_sram_access.mif ; M4K_X13_Y2, M4K_X52_Y31, M4K_X52_Y30, M4K_X13_Y25, M4K_X13_Y7, M4K_X52_Y28, M4K_X52_Y23, M4K_X13_Y4, M4K_X13_Y3, M4K_X52_Y32, M4K_X52_Y24, M4K_X13_Y6, M4K_X52_Y34, M4K_X26_Y33, M4K_X13_Y5, M4K_X52_Y29, M4K_X52_Y25, M4K_X13_Y24 ;
; minicpu:cpu1|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|ALTSYNCRAM                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 18           ; 4096         ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 73728 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 16   ; stack_three_vga_sram_access.mif ; M4K_X13_Y29, M4K_X26_Y34, M4K_X13_Y28, M4K_X13_Y32, M4K_X52_Y27, M4K_X52_Y26, M4K_X13_Y26, M4K_X13_Y27, M4K_X26_Y35, M4K_X52_Y35, M4K_X13_Y33, M4K_X13_Y35, M4K_X52_Y33, M4K_X13_Y31, M4K_X13_Y30, M4K_X13_Y34                     ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 18           ; 4096         ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 73728 ; 4096                        ; 18                          ; 4096                        ; 18                          ; 73728               ; 16   ; stack_three_vga_sram_access.mif ; M4K_X13_Y15, M4K_X13_Y9, M4K_X13_Y13, M4K_X13_Y12, M4K_X13_Y14, M4K_X13_Y8, M4K_X13_Y10, M4K_X13_Y11, M4K_X13_Y17, M4K_X13_Y22, M4K_X13_Y19, M4K_X13_Y20, M4K_X13_Y21, M4K_X13_Y23, M4K_X13_Y18, M4K_X13_Y16                       ;
; minicpu:cpu2|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 18           ; 4096         ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 73728 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 16   ; stack_three_vga_sram_access.mif ; M4K_X26_Y16, M4K_X26_Y13, M4K_X26_Y18, M4K_X26_Y17, M4K_X26_Y14, M4K_X26_Y19, M4K_X26_Y20, M4K_X26_Y15, M4K_X26_Y28, M4K_X26_Y22, M4K_X26_Y23, M4K_X26_Y24, M4K_X26_Y26, M4K_X26_Y27, M4K_X26_Y25, M4K_X26_Y21                     ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_0|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 18           ; 4096         ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 73728 ; 4096                        ; 18                          ; 4096                        ; 18                          ; 73728               ; 16   ; stack_three_vga_sram_access.mif ; M4K_X52_Y6, M4K_X52_Y8, M4K_X52_Y7, M4K_X52_Y9, M4K_X52_Y2, M4K_X52_Y4, M4K_X52_Y5, M4K_X52_Y3, M4K_X52_Y16, M4K_X52_Y17, M4K_X52_Y19, M4K_X52_Y18, M4K_X52_Y15, M4K_X52_Y21, M4K_X52_Y20, M4K_X52_Y22                             ;
; minicpu:cpu3|dpram:dpram0|altsyncram:mem_rtl_1|altsyncram_78l1:auto_generated|altsyncram:ram_block1a0|altsyncram_cb93:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 18           ; 4096         ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 73728 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 16   ; stack_three_vga_sram_access.mif ; M4K_X52_Y12, M4K_X52_Y14, M4K_X52_Y13, M4K_X26_Y11, M4K_X26_Y12, M4K_X52_Y11, M4K_X52_Y10, M4K_X26_Y10, M4K_X26_Y9, M4K_X26_Y8, M4K_X26_Y7, M4K_X26_Y6, M4K_X26_Y2, M4K_X26_Y5, M4K_X26_Y3, M4K_X26_Y4                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                      ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; minicpu:cpu3|alu:alu0|lpm_mult:Mult0|mult_t8t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    minicpu:cpu3|alu:alu0|lpm_mult:Mult0|mult_t8t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y13_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; minicpu:cpu2|alu:alu0|lpm_mult:Mult0|mult_t8t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    minicpu:cpu2|alu:alu0|lpm_mult:Mult0|mult_t8t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y17_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; minicpu:cpu1|alu:alu0|lpm_mult:Mult0|mult_t8t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    minicpu:cpu1|alu:alu0|lpm_mult:Mult0|mult_t8t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y23_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 13,436 / 94,460 ( 14 % ) ;
; C16 interconnects          ; 248 / 3,315 ( 7 % )      ;
; C4 interconnects           ; 7,548 / 60,840 ( 12 % )  ;
; Direct links               ; 860 / 94,460 ( 1 % )     ;
; Global clocks              ; 4 / 16 ( 25 % )          ;
; Local interconnects        ; 3,194 / 33,216 ( 10 % )  ;
; R24 interconnects          ; 404 / 3,091 ( 13 % )     ;
; R4 interconnects           ; 8,008 / 81,294 ( 10 % )  ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.83) ; Number of LABs  (Total = 510) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 29                            ;
; 2                                           ; 33                            ;
; 3                                           ; 13                            ;
; 4                                           ; 17                            ;
; 5                                           ; 14                            ;
; 6                                           ; 10                            ;
; 7                                           ; 9                             ;
; 8                                           ; 5                             ;
; 9                                           ; 11                            ;
; 10                                          ; 16                            ;
; 11                                          ; 14                            ;
; 12                                          ; 16                            ;
; 13                                          ; 23                            ;
; 14                                          ; 29                            ;
; 15                                          ; 49                            ;
; 16                                          ; 222                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.40) ; Number of LABs  (Total = 510) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 27                            ;
; 1 Clock                            ; 348                           ;
; 1 Clock enable                     ; 63                            ;
; 1 Sync. clear                      ; 4                             ;
; 1 Sync. load                       ; 230                           ;
; 2 Clock enables                    ; 31                            ;
; 2 Clocks                           ; 10                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.24) ; Number of LABs  (Total = 510) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 18                            ;
; 2                                            ; 24                            ;
; 3                                            ; 21                            ;
; 4                                            ; 18                            ;
; 5                                            ; 9                             ;
; 6                                            ; 12                            ;
; 7                                            ; 17                            ;
; 8                                            ; 12                            ;
; 9                                            ; 10                            ;
; 10                                           ; 8                             ;
; 11                                           ; 11                            ;
; 12                                           ; 8                             ;
; 13                                           ; 15                            ;
; 14                                           ; 9                             ;
; 15                                           ; 27                            ;
; 16                                           ; 72                            ;
; 17                                           ; 46                            ;
; 18                                           ; 52                            ;
; 19                                           ; 20                            ;
; 20                                           ; 15                            ;
; 21                                           ; 21                            ;
; 22                                           ; 12                            ;
; 23                                           ; 11                            ;
; 24                                           ; 6                             ;
; 25                                           ; 10                            ;
; 26                                           ; 7                             ;
; 27                                           ; 10                            ;
; 28                                           ; 5                             ;
; 29                                           ; 2                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.00) ; Number of LABs  (Total = 510) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 46                            ;
; 2                                               ; 38                            ;
; 3                                               ; 31                            ;
; 4                                               ; 36                            ;
; 5                                               ; 55                            ;
; 6                                               ; 39                            ;
; 7                                               ; 46                            ;
; 8                                               ; 44                            ;
; 9                                               ; 33                            ;
; 10                                              ; 26                            ;
; 11                                              ; 31                            ;
; 12                                              ; 29                            ;
; 13                                              ; 24                            ;
; 14                                              ; 17                            ;
; 15                                              ; 9                             ;
; 16                                              ; 5                             ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.36) ; Number of LABs  (Total = 510) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 10                            ;
; 3                                            ; 10                            ;
; 4                                            ; 5                             ;
; 5                                            ; 16                            ;
; 6                                            ; 23                            ;
; 7                                            ; 6                             ;
; 8                                            ; 4                             ;
; 9                                            ; 8                             ;
; 10                                           ; 10                            ;
; 11                                           ; 10                            ;
; 12                                           ; 9                             ;
; 13                                           ; 9                             ;
; 14                                           ; 10                            ;
; 15                                           ; 13                            ;
; 16                                           ; 9                             ;
; 17                                           ; 8                             ;
; 18                                           ; 10                            ;
; 19                                           ; 5                             ;
; 20                                           ; 6                             ;
; 21                                           ; 15                            ;
; 22                                           ; 16                            ;
; 23                                           ; 13                            ;
; 24                                           ; 17                            ;
; 25                                           ; 18                            ;
; 26                                           ; 21                            ;
; 27                                           ; 35                            ;
; 28                                           ; 40                            ;
; 29                                           ; 49                            ;
; 30                                           ; 63                            ;
; 31                                           ; 41                            ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Thu Jan 31 13:52:42 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off VGA_m4k -c DE2_TOP
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP2C35F672C6 for design "DE2_TOP"
Info: Implemented PLL "VGA_Audio_PLL:p1|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 28, clock division of 15, and phase shift of 90 degrees (4960 ps) for VGA_Audio_PLL:p1|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 28, clock division of 15, and phase shift of 0 degrees (0 ps) for VGA_Audio_PLL:p1|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 14, clock division of 15, and phase shift of 0 degrees (0 ps) for VGA_Audio_PLL:p1|altpll:altpll_component|_clk2 port
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 1 pins of 425 total pins
    Info: Pin IRDA_TXD not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'DE2_TOP.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design
Info: No user constrained base clocks found in the design
Info: The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a default timing requirement
Info: Found 4 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   37.037     CLOCK_27
    Info:   19.841 p1|altpll_component|pll|clk[0]
    Info:   19.841 p1|altpll_component|pll|clk[1]
    Info:   39.682 p1|altpll_component|pll|clk[2]
Info: Automatically promoted node CLOCK_27 (placed in PIN D13 (CLK11, LVDSCLK5p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node VGA_Audio_PLL:p1|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info: Automatically promoted node VGA_Audio_PLL:p1|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info: Automatically promoted node VGA_Audio_PLL:p1|altpll:altpll_component|_clk2 (placed in counter C2 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 62 total pin(s) used --  2 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 58 total pin(s) used --  1 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 56 total pin(s) used --  0 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 28 total pin(s) used --  30 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 56 total pin(s) used --  9 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 56 total pin(s) used --  3 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 58 total pin(s) used --  0 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 53 total pin(s) used --  3 pins available
Warning: PLL "VGA_Audio_PLL:p1|altpll:altpll_component|pll" output port clk[2] feeds output pin "VGA_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:07
Info: Fitter preparation operations ending: elapsed time is 00:00:15
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:05
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:35
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 854 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 93 ps
Info: Starting physical synthesis algorithm fanout splitting
Info: Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:01:32
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 10% of the available device resources
    Info: Router estimated peak interconnect usage is 32% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:37
Info: Started post-fitting delay annotation
Warning: Found 377 output pins without output pin load capacitance assignment
    Info: Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 143 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin SD_DAT3 has a permanently disabled output enable
    Info: Pin SD_CMD has a permanently disabled output enable
    Info: Pin I2C_SDAT has a permanently disabled output enable
    Info: Pin AUD_BCLK has a permanently disabled output enable
    Info: Pin GPIO_0[0] has a permanently disabled output enable
    Info: Pin GPIO_0[1] has a permanently disabled output enable
    Info: Pin GPIO_0[2] has a permanently disabled output enable
    Info: Pin GPIO_0[3] has a permanently disabled output enable
    Info: Pin GPIO_0[4] has a permanently disabled output enable
    Info: Pin GPIO_0[5] has a permanently disabled output enable
    Info: Pin GPIO_0[6] has a permanently disabled output enable
    Info: Pin GPIO_0[7] has a permanently disabled output enable
    Info: Pin GPIO_0[8] has a permanently disabled output enable
    Info: Pin GPIO_0[9] has a permanently disabled output enable
    Info: Pin GPIO_0[10] has a permanently disabled output enable
    Info: Pin GPIO_0[11] has a permanently disabled output enable
    Info: Pin GPIO_0[12] has a permanently disabled output enable
    Info: Pin GPIO_0[13] has a permanently disabled output enable
    Info: Pin GPIO_0[14] has a permanently disabled output enable
    Info: Pin GPIO_0[15] has a permanently disabled output enable
    Info: Pin GPIO_0[16] has a permanently disabled output enable
    Info: Pin GPIO_0[17] has a permanently disabled output enable
    Info: Pin GPIO_0[18] has a permanently disabled output enable
    Info: Pin GPIO_0[19] has a permanently disabled output enable
    Info: Pin GPIO_0[20] has a permanently disabled output enable
    Info: Pin GPIO_0[21] has a permanently disabled output enable
    Info: Pin GPIO_0[22] has a permanently disabled output enable
    Info: Pin GPIO_0[23] has a permanently disabled output enable
    Info: Pin GPIO_0[24] has a permanently disabled output enable
    Info: Pin GPIO_0[25] has a permanently disabled output enable
    Info: Pin GPIO_0[26] has a permanently disabled output enable
    Info: Pin GPIO_0[27] has a permanently disabled output enable
    Info: Pin GPIO_0[28] has a permanently disabled output enable
    Info: Pin GPIO_0[29] has a permanently disabled output enable
    Info: Pin GPIO_0[30] has a permanently disabled output enable
    Info: Pin GPIO_0[31] has a permanently disabled output enable
    Info: Pin GPIO_0[32] has a permanently disabled output enable
    Info: Pin GPIO_0[33] has a permanently disabled output enable
    Info: Pin GPIO_0[34] has a permanently disabled output enable
    Info: Pin GPIO_0[35] has a permanently disabled output enable
    Info: Pin DRAM_DQ[0] has a permanently disabled output enable
    Info: Pin DRAM_DQ[1] has a permanently disabled output enable
    Info: Pin DRAM_DQ[2] has a permanently disabled output enable
    Info: Pin DRAM_DQ[3] has a permanently disabled output enable
    Info: Pin DRAM_DQ[4] has a permanently disabled output enable
    Info: Pin DRAM_DQ[5] has a permanently disabled output enable
    Info: Pin DRAM_DQ[6] has a permanently disabled output enable
    Info: Pin DRAM_DQ[7] has a permanently disabled output enable
    Info: Pin DRAM_DQ[8] has a permanently disabled output enable
    Info: Pin DRAM_DQ[9] has a permanently disabled output enable
    Info: Pin DRAM_DQ[10] has a permanently disabled output enable
    Info: Pin DRAM_DQ[11] has a permanently disabled output enable
    Info: Pin DRAM_DQ[12] has a permanently disabled output enable
    Info: Pin DRAM_DQ[13] has a permanently disabled output enable
    Info: Pin DRAM_DQ[14] has a permanently disabled output enable
    Info: Pin DRAM_DQ[15] has a permanently disabled output enable
    Info: Pin FL_DQ[0] has a permanently disabled output enable
    Info: Pin FL_DQ[1] has a permanently disabled output enable
    Info: Pin FL_DQ[2] has a permanently disabled output enable
    Info: Pin FL_DQ[3] has a permanently disabled output enable
    Info: Pin FL_DQ[4] has a permanently disabled output enable
    Info: Pin FL_DQ[5] has a permanently disabled output enable
    Info: Pin FL_DQ[6] has a permanently disabled output enable
    Info: Pin FL_DQ[7] has a permanently disabled output enable
    Info: Pin OTG_DATA[0] has a permanently disabled output enable
    Info: Pin OTG_DATA[1] has a permanently disabled output enable
    Info: Pin OTG_DATA[2] has a permanently disabled output enable
    Info: Pin OTG_DATA[3] has a permanently disabled output enable
    Info: Pin OTG_DATA[4] has a permanently disabled output enable
    Info: Pin OTG_DATA[5] has a permanently disabled output enable
    Info: Pin OTG_DATA[6] has a permanently disabled output enable
    Info: Pin OTG_DATA[7] has a permanently disabled output enable
    Info: Pin OTG_DATA[8] has a permanently disabled output enable
    Info: Pin OTG_DATA[9] has a permanently disabled output enable
    Info: Pin OTG_DATA[10] has a permanently disabled output enable
    Info: Pin OTG_DATA[11] has a permanently disabled output enable
    Info: Pin OTG_DATA[12] has a permanently disabled output enable
    Info: Pin OTG_DATA[13] has a permanently disabled output enable
    Info: Pin OTG_DATA[14] has a permanently disabled output enable
    Info: Pin OTG_DATA[15] has a permanently disabled output enable
    Info: Pin LCD_DATA[0] has a permanently disabled output enable
    Info: Pin LCD_DATA[1] has a permanently disabled output enable
    Info: Pin LCD_DATA[2] has a permanently disabled output enable
    Info: Pin LCD_DATA[3] has a permanently disabled output enable
    Info: Pin LCD_DATA[4] has a permanently disabled output enable
    Info: Pin LCD_DATA[5] has a permanently disabled output enable
    Info: Pin LCD_DATA[6] has a permanently disabled output enable
    Info: Pin LCD_DATA[7] has a permanently disabled output enable
    Info: Pin SD_DAT has a permanently disabled output enable
    Info: Pin ENET_DATA[0] has a permanently disabled output enable
    Info: Pin ENET_DATA[1] has a permanently disabled output enable
    Info: Pin ENET_DATA[2] has a permanently disabled output enable
    Info: Pin ENET_DATA[3] has a permanently disabled output enable
    Info: Pin ENET_DATA[4] has a permanently disabled output enable
    Info: Pin ENET_DATA[5] has a permanently disabled output enable
    Info: Pin ENET_DATA[6] has a permanently disabled output enable
    Info: Pin ENET_DATA[7] has a permanently disabled output enable
    Info: Pin ENET_DATA[8] has a permanently disabled output enable
    Info: Pin ENET_DATA[9] has a permanently disabled output enable
    Info: Pin ENET_DATA[10] has a permanently disabled output enable
    Info: Pin ENET_DATA[11] has a permanently disabled output enable
    Info: Pin ENET_DATA[12] has a permanently disabled output enable
    Info: Pin ENET_DATA[13] has a permanently disabled output enable
    Info: Pin ENET_DATA[14] has a permanently disabled output enable
    Info: Pin ENET_DATA[15] has a permanently disabled output enable
    Info: Pin AUD_ADCLRCK has a permanently enabled output enable
    Info: Pin AUD_DACLRCK has a permanently disabled output enable
    Info: Pin GPIO_1[0] has a permanently disabled output enable
    Info: Pin GPIO_1[1] has a permanently disabled output enable
    Info: Pin GPIO_1[2] has a permanently disabled output enable
    Info: Pin GPIO_1[3] has a permanently disabled output enable
    Info: Pin GPIO_1[4] has a permanently disabled output enable
    Info: Pin GPIO_1[5] has a permanently disabled output enable
    Info: Pin GPIO_1[6] has a permanently disabled output enable
    Info: Pin GPIO_1[7] has a permanently disabled output enable
    Info: Pin GPIO_1[8] has a permanently disabled output enable
    Info: Pin GPIO_1[9] has a permanently disabled output enable
    Info: Pin GPIO_1[10] has a permanently disabled output enable
    Info: Pin GPIO_1[11] has a permanently disabled output enable
    Info: Pin GPIO_1[12] has a permanently disabled output enable
    Info: Pin GPIO_1[13] has a permanently disabled output enable
    Info: Pin GPIO_1[14] has a permanently disabled output enable
    Info: Pin GPIO_1[15] has a permanently disabled output enable
    Info: Pin GPIO_1[16] has a permanently disabled output enable
    Info: Pin GPIO_1[17] has a permanently disabled output enable
    Info: Pin GPIO_1[18] has a permanently disabled output enable
    Info: Pin GPIO_1[19] has a permanently disabled output enable
    Info: Pin GPIO_1[20] has a permanently disabled output enable
    Info: Pin GPIO_1[21] has a permanently disabled output enable
    Info: Pin GPIO_1[22] has a permanently disabled output enable
    Info: Pin GPIO_1[23] has a permanently disabled output enable
    Info: Pin GPIO_1[24] has a permanently disabled output enable
    Info: Pin GPIO_1[25] has a permanently disabled output enable
    Info: Pin GPIO_1[26] has a permanently disabled output enable
    Info: Pin GPIO_1[27] has a permanently disabled output enable
    Info: Pin GPIO_1[28] has a permanently disabled output enable
    Info: Pin GPIO_1[29] has a permanently disabled output enable
    Info: Pin GPIO_1[30] has a permanently disabled output enable
    Info: Pin GPIO_1[31] has a permanently disabled output enable
    Info: Pin GPIO_1[32] has a permanently disabled output enable
    Info: Pin GPIO_1[33] has a permanently disabled output enable
    Info: Pin GPIO_1[34] has a permanently disabled output enable
    Info: Pin GPIO_1[35] has a permanently disabled output enable
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file Z:/ece5760/lab2/VGA_m4k/DE2_TOP.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 686 megabytes
    Info: Processing ended: Thu Jan 31 13:55:22 2013
    Info: Elapsed time: 00:02:40
    Info: Total CPU time (on all processors): 00:03:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in Z:/ece5760/lab2/VGA_m4k/DE2_TOP.fit.smsg.


