[
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.VerilogEmitter"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"generated/bus_arbiter"
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~bus_arbiter|bus_arbiter>io_chosen",
    "sources":[
      "~bus_arbiter|bus_arbiter>io_in_1_valid",
      "~bus_arbiter|bus_arbiter>io_in_2_valid",
      "~bus_arbiter|bus_arbiter>io_in_3_valid",
      "~bus_arbiter|bus_arbiter>io_in_0_valid"
    ]
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~bus_arbiter|bus_arbiter>io_in_2_ready",
    "sources":[
      "~bus_arbiter|bus_arbiter>io_out_ready",
      "~bus_arbiter|bus_arbiter>io_in_1_valid",
      "~bus_arbiter|bus_arbiter>io_in_0_valid",
      "~bus_arbiter|bus_arbiter>io_in_3_valid",
      "~bus_arbiter|bus_arbiter>io_in_2_valid"
    ]
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~bus_arbiter|bus_arbiter>io_in_3_ready",
    "sources":[
      "~bus_arbiter|bus_arbiter>io_out_ready",
      "~bus_arbiter|bus_arbiter>io_in_2_valid",
      "~bus_arbiter|bus_arbiter>io_in_1_valid",
      "~bus_arbiter|bus_arbiter>io_in_0_valid",
      "~bus_arbiter|bus_arbiter>io_in_3_valid"
    ]
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~bus_arbiter|bus_arbiter>io_out_valid",
    "sources":[
      "~bus_arbiter|bus_arbiter>io_in_3_valid",
      "~bus_arbiter|bus_arbiter>io_in_2_valid",
      "~bus_arbiter|bus_arbiter>io_in_1_valid",
      "~bus_arbiter|bus_arbiter>io_in_0_valid"
    ]
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~bus_arbiter|bus_arbiter>io_out_bits",
    "sources":[
      "~bus_arbiter|bus_arbiter>io_in_3_bits",
      "~bus_arbiter|bus_arbiter>io_in_2_bits",
      "~bus_arbiter|bus_arbiter>io_in_1_bits",
      "~bus_arbiter|bus_arbiter>io_in_0_bits",
      "~bus_arbiter|bus_arbiter>io_in_1_valid",
      "~bus_arbiter|bus_arbiter>io_in_2_valid",
      "~bus_arbiter|bus_arbiter>io_in_3_valid",
      "~bus_arbiter|bus_arbiter>io_in_0_valid"
    ]
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~bus_arbiter|bus_arbiter>io_in_1_ready",
    "sources":[
      "~bus_arbiter|bus_arbiter>io_out_ready",
      "~bus_arbiter|bus_arbiter>io_in_0_valid",
      "~bus_arbiter|bus_arbiter>io_in_3_valid",
      "~bus_arbiter|bus_arbiter>io_in_2_valid",
      "~bus_arbiter|bus_arbiter>io_in_1_valid"
    ]
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~bus_arbiter|bus_arbiter>io_in_0_ready",
    "sources":[
      "~bus_arbiter|bus_arbiter>io_out_ready",
      "~bus_arbiter|bus_arbiter>io_in_3_valid",
      "~bus_arbiter|bus_arbiter>io_in_2_valid",
      "~bus_arbiter|bus_arbiter>io_in_0_valid",
      "~bus_arbiter|bus_arbiter>io_in_1_valid"
    ]
  }
]