# 计数器与计时器

## 实验背景

### 74LS161

74LS161 芯片具有**同步四位二进制计数器**功能，其引脚如下：

<img src="../pic/sym_74LS161.png">

* `CP`：接入时钟信号，**上升沿**触发
* `CRn`：清零端，**低电平有效**，且为**异步清零**
* `LDn`：置数控制端，**低电平有效**
* `D3~D0`：置数数据端，当 `LDn` 有效时将数据写入
* `CTT, CTP`：使能端，两脚均为**高电平**时启用计数功能，**任意一脚**为低电平时计数器保持原状态
* `Q3~Q0`：数据输出端
* `CO`：进位输出端，当输出位均为 1 时置 1

请特别关注输出改变时机：**异步清零**意味着不论时钟信号为何当清零端有效时**立即**改变输出为 0；**清零外**的所有输出改变都发生在**时钟上升沿**（包括置数与计数）。

其功能表如下：

<img src="../pic/fun_74LS161.png" style="zoom: 60%">

??? note "时序图"
    提供时序图帮助理解：

    <img src="../pic/sync_74LS161.png">

### x进制计数器

74LS161 提供了十六进制计数器的功能，我们可以通过**反馈清零**和**反馈置位**等方法得到任意进制的计数器，本实验中只使用反馈清零的设计方法。

所谓“反馈清零”指的是用输出 `Q3~Q0` 的值决定何时清零，即清零端 `CRn` 是关于 `Q3~Q0` 的函数。以十进制计数器的设计为例，我们期望输出值为 `0~9` 十个状态，也就需要在将输出 `10` 时进行清零。十进制数 `10` 的二进制表示是 `b1010`，我们得到清零端为 $\overline{CR} = \overline{Q_3\overline{Q_2}Q_1\overline{Q_0}}$，注意到输出从 `0` 开始自增，到 `b1010` 时是**第一次** `Q3, Q1` 同时为 `1` 的状态(`b0000->b0001->...->b1010`)，因此我们可以简化清零端为 $\overline{CR} = \overline{Q_3Q_1}$，得到了如下电路，其功能为十进制计数器：

<img src="../pic/sym_bcd_counter.png">

在这里可能有一个疑问“为什么不在输出值为 `9` 时(`b1001`)进行清零”，之前提到芯片的复位是**异步**的，与时钟信号无关，在输出变为 `10` 的时钟上升沿后很短的时间内，复位信号变为有效，进而将输出清零，我们并不去考虑这段很短的时间可能造成的影响。而如果在输出值为 `9` 时进行清零，则实际得到的是“九进制”计数器。

