// package rv32e.bus
// 
// import chisel3._
// import chisel3.util._
// import chisel3.util.BitPat
// import chisel3.util.experimental.decode._
// import rv32e.config.Configs._
// import rv32e.define.Dec_Info._
// import rv32e.define.Inst._
// import rv32e.bus.AXILiteIO_slave
// import rv32e.bus.AXILiteIO_slave_lsu
// import rv32e.utils.LFSR
// 
// 
// class Arbiter extends Module {
//     val master1 = IO(new )
// }