 2
subjects studied. The first is the effect of 
strain-temperature stress on MOS structure with 
ultra-thin gate oxide. The second is the ultrathin 
gate oxides prepared by tensile-stress oxidation in 
tilted cathode anodization system. Both works are 
concerning about dielectric quality of MOS 
devices grown under low temperature.  
In the second subproject, there are two main 
subjects studied. Part 1：The stress field in the 
channel of a silicon-on-insulator (SOI) N-type 
metal-oxide- semiconductor field-effect transistor 
(NMOSF- ET) with silicon–carbon alloy source 
and drain stressors was evaluated. Part 2：The 
ballistic saturation drain current in strained 
germanium NMOSFET is assessed using an 
analytical model. The angular dependence of 
ballistic saturation drain current in Ge NMOSFET 
for all substrate orientation under different strain 
conditions is investigated. 
In the third subproject, the solid-state 
reaction of the Ni-Ge system is studied. The 
resistivity of NiGe phase was smaller than that of 
another Ni-germanide (Ni2Ge) phase. By the 
powder XRD spectrum and TEM data, the Ni2Ge 
phase is observed on n-Ge (110) wafer at 
annealing temperature 600 , and it caused the ℃
sheet resistance higher than the Ni/Ge samples on 
other orientation wafer at the same annealing 
temperature. That is the reason why the sheet 
resistance was so higher on the n-Ge (110) than on 
the other orientation wafer.  
 
Keywords: Anodization, low temperature process, 
oxides, strain-temperature, interface, 
gate leakage, time dependent dielectric 
breakdown (TDDB), breakdown. 
Stressor, Ballistic saturation current, 
Ni-Germanide, X-ray diffraction. 
 
 
二、緣由與目的： 
  
    近年來，由於薄膜電晶體在顯示器上的大
量應用，使得低溫製程受到重視，關於低溫製
程的研究不斷地大量增加。然而低溫製程下，
氧化層中的缺陷容易大量增加，造成漏電流上
升，將會惡化元件的電特性以及穩定度，導致
元件容易毀壞，因此，我們使用應力相關的製
程，提供能量來加強低溫二氧化矽的鍵結，進
而提昇閘極氧化層的電特性以及穩定度。二氧
化矽材料是現今電晶體當中最重要的閘極絕緣
層，二氧化矽具有絕佳的穩定度、均勻性，然
而矽晶圓跟二氧化矽材料存在著晶格常數不匹
配地先天限制，晶格不匹配會導致在矽-二氧化
矽界面形成鍵結缺陷，例如矽懸垂鍵 (dangling 
bond)、拉伸鍵 (stretched bond)，這些不完美地
鍵結將會轉變成界面缺陷 (interface traps)，讓
漏流上升以及穩定度下降。因此，除了透過高
溫熱退火之外，其他在低溫之下可以改善氧化
層特性的特殊製程就變得相對格外地重要，本
計畫專注在研究改善低溫氧化層特性，包含兩
大部份(1)受到形變-溫度應力對於氧化層的特
性及穩定度的影響分析(2) 在斜面陽極氧化製
程中施加伸張應力對於氧化層的特性及穩定度
的影響分析。此外，考量現今的元件尺寸的操
作環境，除了高熱度之外，也常伴隨著由於封
裝材料及晶片本身所產生的形變，所以本研究
的另一個面向亦可以應用在探討晶片在操作之
下所受到形變-溫度應力之後，對於晶片本身特
性及穩定變所產生的影響以及機制探討。 
    將應變工程運用在金氧半場效電晶體通道
上，以提升元件驅動電流，是目前極熱門的技
術之一。近年來，已有使用矽碳合金來當源極/
汲極區域的絕緣層上矽(SOI)之N型金氧半場效
電晶體的相關研究發表；但相對地，對於元件
上應力效果與如何分佈的知識是比較缺乏的。
我們在考慮有橫向晶格不匹配的矽碳合金填充
之源極/汲極應力源的絕緣層上矽之N型通道場
效電晶體，完成其通道內應力場模擬估算。對
奈米級 CMOS 而言，鍺可以提供大的汲極電
流。對於元件結構而言，在不同應變條件、通
道方向、材料和基板方位的條件下，了解彈道
飽和電流的理論極限是很重要的。我們研究在
不同的基板方位下，其最理想的應變和通道之
組合。 
    在現今半導體製程中，金屬矽化物(silicide)
的電阻值不僅較低，也可相容於所謂的
self-aligned 製程。同時，在選擇合適良好的金
屬矽化物時，必須考慮到金屬矽化物能有符合
電阻值低以及對溫度的穩定性的條件。因此，
金屬矽化物的演進逐漸由 Ti-Si 系統到 Co-Si
進而到現今的 Ni-Si系統。也由於鍺通道電晶體
具有高驅動電流的特性的考量，故在此部份中
我們研究 Ni-Ge 化合物的物理及電阻特性，期
望能有前瞻與突破性的研究。 
 
 
 
 
圖三 
接下來我們進一步做更定量的分析，利用下列
的式子可以約略算出晶圓上所受的應力 
22 L3a4
Eyt12
−=σ  
其中 E為楊氏係數，y為彎曲的厚度，t為晶圓
的厚度，L則為晶圓的直徑，而 a則為 L的四
分之一，因為我們可以算出圖四中所受到應力
的大小分別為：42.3、56.4以及 70.5 MPa，由
圖四我們可以看出，改善的程度跟應力的大小
在實驗值內成正比的關係，另外時間的長短也
會有影響，代表此反應為時間的函數。 
 
圖四 
2.N型的電流-電壓特性 
 
從前面我們可以得知伸張應力-溫度能夠改善
元件的特性，除了 P 型半導體外，我們同時也
見到形變-溫度應力對 N型半導體的影響，圖五
及圖六分別為陽極氧化製程以及快速熱製程元
件閘極電流的累積分布圖，而插圖中的電流-電
壓關係圖則為元件受到伸張應力-溫度之後的
比較，利用陽極氧化法生長的閘極氧化層除了
基板注入電流有明顯地下降之外，其閘極注入
電流下降了不少，探究其原因，我們認為是低
 
 
圖五 
溫陽極氧化製程產生了許多氧化層缺陷，而這
些缺陷可以在形變-溫度應力之下逐漸消除。另
一方面，快速熱氧化製程的閘極氧化層由於本
身已屬高品質絕緣層，因為改善的幅度比較小。
圖六 
 
3.N型及 P型的介面特性 
 
    接下來我們試著將形變-溫度應力對界面
的影響做定量分析，如下圖七 
 
圖七 
圖中分別顯示了 P型元件及 N型元件在平能帶
 4
關係小幅地正向增加，利用伸張應力陽極氧化
方法能夠明顯地改善低溫製程下的二氧化矽電
性以及穩定度。 
此實驗中我們分別利用 HP4284 及
HP4140B 來量測金氧半電容的電容-電壓曲線
以及電流-電壓曲線，另外我們使用 Keithley 220
當作電流源施加電流應力對元件做穩定度測
試。 
下圖十一為此實驗的示意圖，我們使用橫
條抵住晶圓的背部，利用不同的螺距造成不同
的應力大小施加在晶圓之上，使得晶圓的正面
承受伸張應力。 
 
圖十一 
 
而下圖十二為本實驗主要量測的區塊範
圍，我們選定在施加應力附近範圍做量測，沿
著晶圓的半徑由內向外，其對應的應力由大而
小。 
 
 
圖十二 
 
 
 
由於我們將陰極的鉑電極斜放，造成氧化
電場為梯度分布，因此在一片晶圓上能夠生長
具有厚薄分度的氧化層，如下圖十三，我們能
夠在一片晶圓上得到厚度分布從 1.8 nm 至 
3.0nm的氧化層，而下圖十四為橢圓儀所量測而
得的厚度分布，與電性量測結果一致，如果我
們選定一點，其垂直方向的氧化層具有從薄到
厚的特性分布，在氧化過程中施加伸張應力的
元件同樣具有此特徵。 
 
 
圖十三 
 
 
圖十四 
 
圖十五及圖十六分別為無外加任何應力的
對照組及施加伸長應力的實驗組，插圖中則為
相對應的電流-電壓曲線，將對照組與實驗組做
比較之後我們可以發現伸加了伸張應力的實驗
組具有較完美的電容-電壓曲線，電容衰減的行
為並不明顯，相反地，我們可以觀測到對照組
中的電容具有衰減的情形。一直當電容等效厚
度縮小到 2.2 nm時，實驗組還能保持完美的電
容特性曲線。 
 6
ox
eff
msBF C
QWV −=  
其中VFB為平能帶電壓，Wms為功函數，Cox則為氧化
層電容，Qeff為等效氧化層電荷，從圖十九，我
們可以計算出氧化層的有效電荷大約為6.2-7.2
×1011cm-2與，1.8-3.51×1011cm-2，分別對施加伸張
應力及無應力的對照組來說，差距高達二倍，然
而，由於界面能態電容的差異小於 10%，由此可
知由上述簡化公式的計算會產生矛盾的情形，因
此，我們將此不合理現象歸因於能帶縮減效應 
 
ox
ox
smFB C
Q)()()(V −∆−∆=∆ εφεφε  
其中 mφ 和 sφ 分別為金屬及半導體的功函數，佑
設由應力導致的氧化層電荷變動可以忽略，上式
可以更進一步簡化成下列關係 
 
)()( εφεφ smFBV ∆−∆=∆  
 
其中△ mφ 可以再更進一步的忽略，因為整個實
驗的差異只有建立在氧化層生長中的環境，理想
上鍍鋁的過程視為具有相同特性，因此，伸張應
力造成的平能帶電壓徧移可視為是應力對費米
能階的影響，由於外加應力的關係，費米能階向
上提升，造成整個平能帶電壓往正向移動如下圖
二十。 
 
圖二十 
我們再更進一步地探討施加伸張應力下，元件
的穩定度分析，圖二十一顯示了電容等效厚度
為 2.6 nm的元件，其閘極電壓絕對值變化量的
累積分布，其測試條件  -10 mA/cm2下，測試
時間為十五秒，插圖中是即時的閘極電壓變
化，跟前面有一致性的結果，我們同樣觀測
到，在氧化過程中施加伸張應力能夠改善元件
的穩定度，降低受到電應力所產生的缺陷。 
 
 
圖二十一 
 
 
最後我們比較元件的TZDB (time zero 
dielectric breakdown)崩潰情形，在薄氧化層
中，崩潰跟電荷累積有正相關，一般認為在施
加電應力的時候，電子會撞擊界面的地方，造
成電荷堆積，造成內部電場局部擊穿氧化層，
dfsdafsdfasdafsaf形成漏電流的路徑而氧化層
也跟著崩潰，我們主要專注在 time to 
breakdown (TBD) 的量測上，圖二十二顯示了
電容等效厚度為 2.6 nm的元件，其TBD的韋伯
分布  (Weibull plot)，其測試條件   -10 
mA/cm2，插圖中是即時的閘極電壓變化，跟
前面有一致性的結果，我們同樣觀測到，在氧
化過程中施加伸張應力能夠改善元件的穩定
度。 
圖二十二 
 
    
 
 8
  
 
 
 
 
 
 
 
 
 
 
 
 
 
圖二十六 
圖二十七為(110)鍺基板上 600OC成長之鎳
鍺化合物、剛沉積於(110)鍺基板之鎳及(110)鍺
基板之X光繞射圖。可以發現到，剛沉積到(110)
鍺基板上的鎳並沒有立刻與鍺基板發生反應行
成鎳鍺化合物，而與 600OC的X光繞射訊號相
比，可以確定 600OC時鎳鍺化合物才會有Ni2Ge
的成分形成。同樣地，圖二十八與圖二十九分
別為(100)鍺基板上 600OC成長之鎳鍺化合物、
剛沉積於(100)鍺基板之鎳及(100)鍺基板之X光
繞射圖、(111)鍺基板上 600OC成長之鎳鍺化合
物、剛沉積於(111)鍺基板之鎳及(111)鍺基板之
X光繞射圖。可以發現與(110)鍺基板的狀況相
同，剛沉積到(100)、(111)鍺基板上的鎳並沒有
立刻與鍺基板發生反應行成鎳鍺化合物，而與
600OC的X光繞射訊號相比，可以確定 600OC時
鎳鍺化合物才會有NiGe的成分形成。此結果可
以更加確定圖二十六所分析出的結論：600OC
時(110)鍺基板的鎳鍺化合物的電阻率比(100)
及(111)上生成的鎳鍺化合物的電阻率高上許多
是由於NiGe與Ni2Ge的差異所導致而成的。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
30 35 40 45 50 55 60 65
0
500
1000
1500
2000
 
 
R
el
at
iv
e 
In
te
ns
ity
(a
.u
.)
2θ (deg)
 n-Ge(111) anneal 600oC
 n-Ge(110) anneal 600oC
 n-Ge(100) anneal 600oC
NiGe(111) NiGe(021)
NiGe(211)
NiGe(121)
NiGe(002)
Ni peak
Ni2Ge(004)
Ni2Ge(104)
NiGe(210)
NiGe(120)
NiGe(220)
 
R
el
at
iv
e 
In
te
ns
ity
(a
.u
.)
圖二十八 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖二十九 
 
然而，如同前述中所提到的，經由文獻指
出，鎳鍺化合物的電阻率除了與鎳鍺化合物的
相位(phase)有相關性以外，還與表面粗糙度
( rface roughness)有很大的關係。因此，我們可
以藉由原子力顯微鏡(AFM)的量測，來探討表面
粗糙度對於鎳鍺化合物電阻率的影響。然而我
們觀察出(圖三十)，不管鎳鍺化合物是成長於哪
一種鍺基板方向鎳鍺化合物的表面粗操度大致
都是隨著加熱溫度升高而增加的趨勢而且表面
的粗糙度在此三種鎳基板上並沒有太明顯的差
異。經由理論指出，表面粗操度的增加是會使
得物體的電阻率增高，然而此種假設與圖二十
五的觀察並不符合。鎳鍺化合物在(100)及(111)
鍺基板上生長時電阻率應不會隨著加熱溫度升
高而有劇烈變化，僅有在(110)鍺基板方向成長
時才會有異常的電阻率變化，而且此三種鍺基
板方向上生成的鎳鍺化合物的電阻差異甚大。
因此，我們可以初步確定圖二十五的(110)鍺基10
圖二十七 板su鎳鍺化合物的電阻率改變，主要是來自於鎳
