TimeQuest Timing Analyzer report for mips
Thu Nov 12 16:14:18 2015
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'blocoControle:bloco_Controle|actual_state.s1'
 13. Slow Model Hold: 'blocoControle:bloco_Controle|actual_state.s1'
 14. Slow Model Hold: 'clock'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Slow Model Minimum Pulse Width: 'blocoControle:bloco_Controle|actual_state.s1'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clock'
 25. Fast Model Setup: 'blocoControle:bloco_Controle|actual_state.s1'
 26. Fast Model Hold: 'clock'
 27. Fast Model Hold: 'blocoControle:bloco_Controle|actual_state.s1'
 28. Fast Model Minimum Pulse Width: 'clock'
 29. Fast Model Minimum Pulse Width: 'blocoControle:bloco_Controle|actual_state.s1'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mips                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                     ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; Clock Name                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                          ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; blocoControle:bloco_Controle|actual_state.s1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { blocoControle:bloco_Controle|actual_state.s1 } ;
; clock                                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                                        ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 135.39 MHz ; 135.39 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------+
; Slow Model Setup Summary                                              ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clock                                        ; -6.386 ; -6690.246     ;
; blocoControle:bloco_Controle|actual_state.s1 ; -1.355 ; -3.033        ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; blocoControle:bloco_Controle|actual_state.s1 ; -0.791 ; -2.090        ;
; clock                                        ; -0.371 ; -1.458        ;
+----------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clock                                        ; -2.000 ; -3019.380     ;
; blocoControle:bloco_Controle|actual_state.s1 ; 0.500  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.386 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.417      ;
; -6.304 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.000      ; 7.340      ;
; -6.290 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.003     ; 7.323      ;
; -6.257 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.000      ; 7.293      ;
; -6.214 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.003     ; 7.247      ;
; -6.182 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.213      ;
; -6.178 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.209      ;
; -6.171 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.000      ; 7.207      ;
; -6.169 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.000      ; 7.205      ;
; -6.164 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29] ; clock        ; clock       ; 1.000        ; -0.004     ; 7.196      ;
; -6.159 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.005     ; 7.190      ;
; -6.142 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.001     ; 7.177      ;
; -6.126 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.157      ;
; -6.100 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.000      ; 7.136      ;
; -6.090 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.121      ;
; -6.086 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.003     ; 7.119      ;
; -6.082 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.003     ; 7.115      ;
; -6.030 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.003     ; 7.063      ;
; -6.014 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.008     ; 7.042      ;
; -6.010 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.003     ; 7.043      ;
; -6.006 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.003     ; 7.039      ;
; -6.000 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; -0.005     ; 7.031      ;
; -5.994 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.003     ; 7.027      ;
; -5.991 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[2]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.022      ;
; -5.973 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[2]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.000      ; 7.009      ;
; -5.971 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[20]       ; clock        ; clock       ; 1.000        ; -0.004     ; 7.003      ;
; -5.965 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.006     ; 6.995      ;
; -5.960 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29] ; clock        ; clock       ; 1.000        ; -0.004     ; 6.992      ;
; -5.956 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29] ; clock        ; clock       ; 1.000        ; -0.004     ; 6.988      ;
; -5.955 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.986      ;
; -5.954 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.987      ;
; -5.951 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.982      ;
; -5.949 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.003     ; 6.982      ;
; -5.940 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[7]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.001      ; 6.977      ;
; -5.938 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.973      ;
; -5.934 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.969      ;
; -5.918 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.951      ;
; -5.907 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 6.943      ;
; -5.904 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29] ; clock        ; clock       ; 1.000        ; -0.004     ; 6.936      ;
; -5.901 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; clock        ; clock       ; 1.000        ; -0.003     ; 6.934      ;
; -5.899 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[7]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.000      ; 6.935      ;
; -5.899 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.930      ;
; -5.895 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[2]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.928      ;
; -5.883 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.001     ; 6.918      ;
; -5.882 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.917      ;
; -5.869 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.901      ;
; -5.868 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29] ; clock        ; clock       ; 1.000        ; -0.004     ; 6.900      ;
; -5.863 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.894      ;
; -5.860 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 6.896      ;
; -5.853 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.888      ;
; -5.846 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.881      ;
; -5.827 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[19]       ; clock        ; clock       ; 1.000        ; 0.000      ; 6.863      ;
; -5.819 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[2]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.852      ;
; -5.815 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[21]       ; clock        ; clock       ; 1.000        ; -0.007     ; 6.844      ;
; -5.813 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; 0.000      ; 6.849      ;
; -5.810 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.008     ; 6.838      ;
; -5.810 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.841      ;
; -5.806 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.008     ; 6.834      ;
; -5.797 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[5]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.001     ; 6.832      ;
; -5.796 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.827      ;
; -5.793 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.825      ;
; -5.792 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.823      ;
; -5.787 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[10]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.819      ;
; -5.787 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[11]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.819      ;
; -5.777 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.812      ;
; -5.774 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 6.810      ;
; -5.772 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 6.808      ;
; -5.769 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[2]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29] ; clock        ; clock       ; 1.000        ; -0.004     ; 6.801      ;
; -5.768 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[30] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.799      ;
; -5.767 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[20]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.799      ;
; -5.764 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[2]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.795      ;
; -5.763 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[20]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.795      ;
; -5.756 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.788      ;
; -5.756 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[27] ; clock        ; clock       ; 1.000        ; -0.004     ; 6.788      ;
; -5.754 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.008     ; 6.782      ;
; -5.747 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[23] ; blocoOperativo:bloco_Operativo|registrador:A|actual_state[6]         ; clock        ; clock       ; 1.000        ; -0.009     ; 6.774      ;
; -5.747 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[2]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.001     ; 6.782      ;
; -5.744 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[8]        ; clock        ; clock       ; 1.000        ; -0.001     ; 6.779      ;
; -5.743 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]   ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29] ; clock        ; clock       ; 1.000        ; -0.005     ; 6.774      ;
; -5.740 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.771      ;
; -5.739 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[10]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.771      ;
; -5.739 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[11]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.771      ;
; -5.738 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.006     ; 6.768      ;
; -5.732 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[4]        ; clock        ; clock       ; 1.000        ; -0.002     ; 6.766      ;
; -5.732 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[5]        ; clock        ; clock       ; 1.000        ; -0.002     ; 6.766      ;
; -5.731 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[15]       ; clock        ; clock       ; 1.000        ; 0.000      ; 6.767      ;
; -5.727 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29] ; clock        ; clock       ; 1.000        ; -0.002     ; 6.761      ;
; -5.722 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.755      ;
; -5.721 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.002     ; 6.755      ;
; -5.720 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[22]       ; clock        ; clock       ; 1.000        ; -0.002     ; 6.754      ;
; -5.720 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[16]       ; clock        ; clock       ; 1.000        ; -0.002     ; 6.754      ;
; -5.718 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.008     ; 6.746      ;
; -5.714 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.747      ;
; -5.711 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[20]       ; clock        ; clock       ; 1.000        ; -0.004     ; 6.743      ;
; -5.705 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; 0.001      ; 6.742      ;
; -5.704 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[24] ; blocoOperativo:bloco_Operativo|registrador:A|actual_state[4]         ; clock        ; clock       ; 1.000        ; -0.009     ; 6.731      ;
; -5.704 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.735      ;
; -5.703 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 6.739      ;
; -5.701 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[5]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.006     ; 6.731      ;
; -5.697 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; clock        ; clock       ; 1.000        ; -0.003     ; 6.730      ;
+--------+----------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'blocoControle:bloco_Controle|actual_state.s1'                                                                                                                                                                ;
+--------+----------------------------------------------------------------+------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                        ; Launch Clock ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+
; -1.355 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[31] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.821      ; 2.035      ;
; -1.213 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[31] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.801      ; 2.035      ;
; -1.124 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.821      ; 1.804      ;
; -0.995 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[28] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.821      ; 1.675      ;
; -0.982 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.801      ; 1.804      ;
; -0.916 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.821      ; 1.596      ;
; -0.853 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[28] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.801      ; 1.675      ;
; -0.851 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.821      ; 1.531      ;
; -0.785 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.801      ; 1.607      ;
; -0.709 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.801      ; 1.531      ;
; -0.624 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.801      ; 1.446      ;
; -0.545 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 1.498      ; 1.902      ;
; -0.465 ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 1.490      ; 2.006      ;
; -0.430 ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 1.478      ; 1.929      ;
; -0.291 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.821      ; 0.971      ;
; -0.291 ; blocoControle:bloco_Controle|actual_state.s7                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 1.490      ; 1.832      ;
; -0.175 ; blocoControle:bloco_Controle|actual_state.s5                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 1.490      ; 1.716      ;
; -0.124 ; blocoControle:bloco_Controle|actual_state.s9                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 1.490      ; 1.665      ;
; -0.062 ; blocoControle:bloco_Controle|actual_state.s4                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 1.490      ; 1.603      ;
; 0.395  ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoControle:bloco_Controle|next_state.s7_263 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 1.490      ; 0.727      ;
; 0.593  ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoControle:bloco_Controle|next_state.s1_347 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 1.477      ; 0.941      ;
; 0.859  ; blocoControle:bloco_Controle|actual_state.s3                   ; blocoControle:bloco_Controle|next_state.s4_305 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 1.499      ; 0.708      ;
+--------+----------------------------------------------------------------+------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'blocoControle:bloco_Controle|actual_state.s1'                                                                                                                                                                 ;
+--------+----------------------------------------------------------------+------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                        ; Launch Clock ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+
; -0.791 ; blocoControle:bloco_Controle|actual_state.s3                   ; blocoControle:bloco_Controle|next_state.s4_305 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 1.499      ; 0.708      ;
; -0.763 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoControle:bloco_Controle|next_state.s7_263 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 1.490      ; 0.727      ;
; -0.536 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoControle:bloco_Controle|next_state.s1_347 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 1.477      ; 0.941      ;
; 0.113  ; blocoControle:bloco_Controle|actual_state.s4                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 1.490      ; 1.603      ;
; 0.150  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.821      ; 0.971      ;
; 0.175  ; blocoControle:bloco_Controle|actual_state.s9                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 1.490      ; 1.665      ;
; 0.226  ; blocoControle:bloco_Controle|actual_state.s5                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 1.490      ; 1.716      ;
; 0.342  ; blocoControle:bloco_Controle|actual_state.s7                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 1.490      ; 1.832      ;
; 0.404  ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 1.498      ; 1.902      ;
; 0.451  ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 1.478      ; 1.929      ;
; 0.516  ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 1.490      ; 2.006      ;
; 0.645  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.801      ; 1.446      ;
; 0.710  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.821      ; 1.531      ;
; 0.730  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.801      ; 1.531      ;
; 0.775  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.821      ; 1.596      ;
; 0.806  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.801      ; 1.607      ;
; 0.854  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[28] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.821      ; 1.675      ;
; 0.874  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[28] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.801      ; 1.675      ;
; 0.983  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.821      ; 1.804      ;
; 1.003  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.801      ; 1.804      ;
; 1.214  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[31] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.821      ; 2.035      ;
; 1.234  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[31] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.801      ; 2.035      ;
+--------+----------------------------------------------------------------+------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                                                                                                                                     ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -0.371 ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[4]                                                                                                         ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.681      ; 2.826      ;
; -0.341 ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[7]                                                                                                         ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.681      ; 2.856      ;
; -0.259 ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[17]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.681      ; 2.938      ;
; -0.247 ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[27]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 2.948      ;
; -0.240 ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.680      ; 2.956      ;
; 0.023  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[4]                                                                                                               ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.681      ; 3.220      ;
; 0.024  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[3]                                                                                                         ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 3.219      ;
; 0.025  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[6]                                                                                                         ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.682      ; 3.223      ;
; 0.046  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[21]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.676      ; 3.238      ;
; 0.108  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[19]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.683      ; 3.307      ;
; 0.129  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[4]                                                                                                         ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.681      ; 2.826      ;
; 0.134  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[16]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.681      ; 3.331      ;
; 0.144  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 3.339      ;
; 0.149  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.680      ; 3.345      ;
; 0.159  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[7]                                                                                                         ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.681      ; 2.856      ;
; 0.176  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[5]                                                                                                         ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.681      ; 3.373      ;
; 0.182  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.678      ; 3.376      ;
; 0.183  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[23]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 3.378      ;
; 0.194  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[25]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 3.389      ;
; 0.226  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[22]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.681      ; 3.423      ;
; 0.234  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]                                                                                                         ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.683      ; 3.433      ;
; 0.241  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[17]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.681      ; 2.938      ;
; 0.252  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[7]                                                                                                               ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.681      ; 3.449      ;
; 0.253  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[27]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.679      ; 2.948      ;
; 0.260  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.680      ; 2.956      ;
; 0.294  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[30]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.678      ; 3.488      ;
; 0.417  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[3]                                                                                                               ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 3.612      ;
; 0.438  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[21]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.676      ; 3.630      ;
; 0.445  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[1]                                                                                                         ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.683      ; 3.644      ;
; 0.455  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[15]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.681      ; 3.652      ;
; 0.484  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[6]                                                                                                               ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.681      ; 3.681      ;
; 0.497  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[18]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.681      ; 3.694      ;
; 0.503  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[19]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.683      ; 3.702      ;
; 0.523  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[4]                                                                                                               ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.681      ; 3.220      ;
; 0.524  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[3]                                                                                                         ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.679      ; 3.219      ;
; 0.525  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[6]                                                                                                         ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.682      ; 3.223      ;
; 0.532  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[11]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 3.727      ;
; 0.545  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[24]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 3.740      ;
; 0.546  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[21]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.676      ; 3.238      ;
; 0.551  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[13]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.680      ; 3.747      ;
; 0.555  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[16]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.681      ; 3.752      ;
; 0.560  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.675      ; 3.751      ;
; 0.576  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[5]                                                                                                               ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.681      ; 3.773      ;
; 0.588  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[2]                                                                                                               ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 3.783      ;
; 0.597  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[10]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 3.792      ;
; 0.608  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[19]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.683      ; 3.307      ;
; 0.614  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[22]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.681      ; 3.811      ;
; 0.618  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.678      ; 3.812      ;
; 0.631  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]                                                                                                               ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.683      ; 3.830      ;
; 0.634  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[16]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.681      ; 3.331      ;
; 0.644  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.679      ; 3.339      ;
; 0.647  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[26]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 3.842      ;
; 0.649  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.680      ; 3.345      ;
; 0.667  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]                                                                                                              ; clock                                        ; clock       ; 0.000        ; 0.000      ; 0.933      ;
; 0.676  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[5]                                                                                                         ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.681      ; 3.373      ;
; 0.682  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.678      ; 3.376      ;
; 0.683  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[23]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.679      ; 3.378      ;
; 0.685  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.678      ; 3.879      ;
; 0.694  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[25]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.679      ; 3.389      ;
; 0.726  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[22]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.681      ; 3.423      ;
; 0.731  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[14]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.682      ; 3.929      ;
; 0.734  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]                                                                                                         ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.683      ; 3.433      ;
; 0.736  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[2]                                                                                                         ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 3.931      ;
; 0.749  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[9]                                                                                                         ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.682      ; 3.947      ;
; 0.752  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[7]                                                                                                               ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.681      ; 3.449      ;
; 0.770  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[15]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.683      ; 3.969      ;
; 0.773  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.682      ; 3.971      ;
; 0.782  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 3.977      ;
; 0.787  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[12]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.681      ; 3.984      ;
; 0.794  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[30]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.678      ; 3.488      ;
; 0.795  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[19]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][19]                                                                                                  ; clock                                        ; clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.799  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[17]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.680      ; 3.995      ;
; 0.801  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[18]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[10][18]                                                                                                  ; clock                                        ; clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.819  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[20]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 4.014      ;
; 0.819  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 4.014      ;
; 0.823  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[25]       ; blocoOperativo:bloco_Operativo|registrador:A|actual_state[26]                                                                                                               ; clock                                        ; clock       ; 0.000        ; 0.000      ; 1.089      ;
; 0.828  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[25]       ; blocoOperativo:bloco_Operativo|registrador:A|actual_state[25]                                                                                                               ; clock                                        ; clock       ; 0.000        ; 0.000      ; 1.094      ;
; 0.837  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[1]                                                                                                               ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.683      ; 4.036      ;
; 0.849  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]                                                                                                              ; clock                                        ; clock       ; 0.000        ; 0.000      ; 1.115      ;
; 0.850  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[25]       ; blocoOperativo:bloco_Operativo|registrador:A|actual_state[28]                                                                                                               ; clock                                        ; clock       ; 0.000        ; 0.000      ; 1.116      ;
; 0.893  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[9]                                                                                                               ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.681      ; 4.090      ;
; 0.906  ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[27]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_datain_reg0 ; clock                                        ; clock       ; 0.000        ; 0.054      ; 1.194      ;
; 0.917  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[3]                                                                                                               ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.679      ; 3.612      ;
; 0.920  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[18]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.682      ; 4.118      ;
; 0.920  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[14]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.682      ; 4.118      ;
; 0.925  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.680      ; 4.121      ;
; 0.925  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[12]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.680      ; 4.121      ;
; 0.925  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[13]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.680      ; 4.121      ;
; 0.928  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[5]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[4][5]                                                                                                    ; clock                                        ; clock       ; 0.000        ; 0.000      ; 1.194      ;
; 0.936  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[11]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 4.131      ;
; 0.938  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[21]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.676      ; 3.630      ;
; 0.945  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[1]                                                                                                         ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.683      ; 3.644      ;
; 0.955  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[15]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.681      ; 3.652      ;
; 0.984  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[6]                                                                                                               ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.681      ; 3.681      ;
; 0.995  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[10]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 2.679      ; 4.190      ;
; 0.997  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[18]                                                                                                        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.681      ; 3.694      ;
; 1.001  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[4]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[4]                                                                                                               ; clock                                        ; clock       ; 0.000        ; 0.000      ; 1.267      ;
; 1.002  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[21]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[6][21]                                                                                                   ; clock                                        ; clock       ; 0.000        ; -0.001     ; 1.267      ;
; 1.003  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[21]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[14][21]                                                                                                  ; clock                                        ; clock       ; 0.000        ; -0.001     ; 1.268      ;
; 1.003  ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[19]                                                                                                              ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 2.683      ; 3.702      ;
+--------+----------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'blocoControle:bloco_Controle|actual_state.s1'                                                                                        ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s0_362 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s0_362 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s1_347 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s1_347 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s3_320 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s3_320 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s4_305 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s4_305 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s5_290 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s5_290 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s7_263 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s7_263 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|Selector10~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|Selector10~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|Selector10~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|Selector10~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|Selector10~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|Selector10~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; bloco_Controle|Selector10~0|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; bloco_Controle|Selector10~0|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; bloco_Controle|actual_state.s1|regout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; bloco_Controle|actual_state.s1|regout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s0_362|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s0_362|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s1_347|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s1_347|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s3_320|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s3_320|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s4_305|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s4_305|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s5_290|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s5_290|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s7_263|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s7_263|datac         ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; gpio[*]   ; clock      ; 11.561 ; 11.561 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 9.952  ; 9.952  ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 10.450 ; 10.450 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 11.065 ; 11.065 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 9.935  ; 9.935  ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 10.935 ; 10.935 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 10.177 ; 10.177 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 11.346 ; 11.346 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 11.561 ; 11.561 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 10.888 ; 10.888 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 10.144 ; 10.144 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 9.964  ; 9.964  ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 11.059 ; 11.059 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 11.162 ; 11.162 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 11.341 ; 11.341 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 10.779 ; 10.779 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 11.282 ; 11.282 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 9.887  ; 9.887  ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 10.800 ; 10.800 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 10.126 ; 10.126 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 11.097 ; 11.097 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 10.845 ; 10.845 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 9.918  ; 9.918  ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 10.128 ; 10.128 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 10.554 ; 10.554 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 10.859 ; 10.859 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 9.936  ; 9.936  ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 10.719 ; 10.719 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 10.189 ; 10.189 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 10.136 ; 10.136 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 10.893 ; 10.893 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 9.900  ; 9.900  ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 10.920 ; 10.920 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; gpio[*]   ; clock      ; 9.887  ; 9.887  ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 9.952  ; 9.952  ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 10.450 ; 10.450 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 11.065 ; 11.065 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 9.935  ; 9.935  ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 10.935 ; 10.935 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 10.177 ; 10.177 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 11.346 ; 11.346 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 11.561 ; 11.561 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 10.888 ; 10.888 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 10.144 ; 10.144 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 9.964  ; 9.964  ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 11.059 ; 11.059 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 11.162 ; 11.162 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 11.341 ; 11.341 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 10.779 ; 10.779 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 11.282 ; 11.282 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 9.887  ; 9.887  ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 10.800 ; 10.800 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 10.126 ; 10.126 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 11.097 ; 11.097 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 10.845 ; 10.845 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 9.918  ; 9.918  ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 10.128 ; 10.128 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 10.554 ; 10.554 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 10.859 ; 10.859 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 9.936  ; 9.936  ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 10.719 ; 10.719 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 10.189 ; 10.189 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 10.136 ; 10.136 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 10.893 ; 10.893 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 9.900  ; 9.900  ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 10.920 ; 10.920 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Fast Model Setup Summary                                              ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clock                                        ; -2.387 ; -2350.685     ;
; blocoControle:bloco_Controle|actual_state.s1 ; -0.008 ; -0.008        ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Hold Summary                                               ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clock                                        ; -0.637 ; -16.641       ;
; blocoControle:bloco_Controle|actual_state.s1 ; -0.198 ; -0.459        ;
+----------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clock                                        ; -2.000 ; -3019.380     ;
; blocoControle:bloco_Controle|actual_state.s1 ; 0.500  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                     ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.387 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.414      ;
; -2.353 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.001     ; 3.384      ;
; -2.352 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.001     ; 3.383      ;
; -2.346 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[6]        ; clock        ; clock       ; 1.000        ; -0.070     ; 3.308      ;
; -2.346 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg0  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[6]        ; clock        ; clock       ; 1.000        ; -0.070     ; 3.308      ;
; -2.346 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg1  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[6]        ; clock        ; clock       ; 1.000        ; -0.070     ; 3.308      ;
; -2.346 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[6]        ; clock        ; clock       ; 1.000        ; -0.070     ; 3.308      ;
; -2.346 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[6]        ; clock        ; clock       ; 1.000        ; -0.070     ; 3.308      ;
; -2.346 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[6]        ; clock        ; clock       ; 1.000        ; -0.070     ; 3.308      ;
; -2.346 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[6]        ; clock        ; clock       ; 1.000        ; -0.070     ; 3.308      ;
; -2.346 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[6]        ; clock        ; clock       ; 1.000        ; -0.070     ; 3.308      ;
; -2.346 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[6]        ; clock        ; clock       ; 1.000        ; -0.070     ; 3.308      ;
; -2.346 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[6]        ; clock        ; clock       ; 1.000        ; -0.070     ; 3.308      ;
; -2.346 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[6]        ; clock        ; clock       ; 1.000        ; -0.070     ; 3.308      ;
; -2.346 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[6]        ; clock        ; clock       ; 1.000        ; -0.070     ; 3.308      ;
; -2.346 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[6]        ; clock        ; clock       ; 1.000        ; -0.070     ; 3.308      ;
; -2.324 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.351      ;
; -2.320 ; blocoControle:bloco_Controle|actual_state.s8                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.001     ; 3.351      ;
; -2.319 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[13]       ; clock        ; clock       ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg1  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[13]       ; clock        ; clock       ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[13]       ; clock        ; clock       ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[13]       ; clock        ; clock       ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[13]       ; clock        ; clock       ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[13]       ; clock        ; clock       ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[13]       ; clock        ; clock       ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[13]       ; clock        ; clock       ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[13]       ; clock        ; clock       ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[13]       ; clock        ; clock       ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[13]       ; clock        ; clock       ; 1.000        ; -0.069     ; 3.282      ;
; -2.319 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[13]       ; clock        ; clock       ; 1.000        ; -0.069     ; 3.282      ;
; -2.313 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.340      ;
; -2.311 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; -0.003     ; 3.340      ;
; -2.292 ; blocoControle:bloco_Controle|actual_state.s8                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.319      ;
; -2.286 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; -0.004     ; 3.314      ;
; -2.285 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.001     ; 3.316      ;
; -2.283 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; clock        ; clock       ; 1.000        ; -0.065     ; 3.250      ;
; -2.283 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg1  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; clock        ; clock       ; 1.000        ; -0.065     ; 3.250      ;
; -2.283 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; clock        ; clock       ; 1.000        ; -0.065     ; 3.250      ;
; -2.283 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; clock        ; clock       ; 1.000        ; -0.065     ; 3.250      ;
; -2.283 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; clock        ; clock       ; 1.000        ; -0.065     ; 3.250      ;
; -2.283 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; clock        ; clock       ; 1.000        ; -0.065     ; 3.250      ;
; -2.283 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; clock        ; clock       ; 1.000        ; -0.065     ; 3.250      ;
; -2.283 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; clock        ; clock       ; 1.000        ; -0.065     ; 3.250      ;
; -2.283 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; clock        ; clock       ; 1.000        ; -0.065     ; 3.250      ;
; -2.283 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; clock        ; clock       ; 1.000        ; -0.065     ; 3.250      ;
; -2.283 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; clock        ; clock       ; 1.000        ; -0.065     ; 3.250      ;
; -2.283 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[14]      ; clock        ; clock       ; 1.000        ; -0.065     ; 3.250      ;
; -2.279 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.065     ; 3.246      ;
; -2.279 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.001     ; 3.310      ;
; -2.279 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg1  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.065     ; 3.246      ;
; -2.279 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.065     ; 3.246      ;
; -2.279 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.065     ; 3.246      ;
; -2.279 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.065     ; 3.246      ;
; -2.279 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.065     ; 3.246      ;
; -2.279 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.065     ; 3.246      ;
; -2.279 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.065     ; 3.246      ;
; -2.279 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.065     ; 3.246      ;
; -2.279 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.065     ; 3.246      ;
; -2.279 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.065     ; 3.246      ;
; -2.279 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; clock        ; clock       ; 1.000        ; -0.065     ; 3.246      ;
; -2.276 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.303      ;
; -2.268 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[6]       ; clock        ; clock       ; 1.000        ; -0.072     ; 3.228      ;
; -2.268 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg0  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[6]       ; clock        ; clock       ; 1.000        ; -0.072     ; 3.228      ;
; -2.268 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg1  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[6]       ; clock        ; clock       ; 1.000        ; -0.072     ; 3.228      ;
; -2.268 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[6]       ; clock        ; clock       ; 1.000        ; -0.072     ; 3.228      ;
; -2.268 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[6]       ; clock        ; clock       ; 1.000        ; -0.072     ; 3.228      ;
; -2.268 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[6]       ; clock        ; clock       ; 1.000        ; -0.072     ; 3.228      ;
; -2.268 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[6]       ; clock        ; clock       ; 1.000        ; -0.072     ; 3.228      ;
; -2.268 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[6]       ; clock        ; clock       ; 1.000        ; -0.072     ; 3.228      ;
; -2.268 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[6]       ; clock        ; clock       ; 1.000        ; -0.072     ; 3.228      ;
; -2.268 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[6]       ; clock        ; clock       ; 1.000        ; -0.072     ; 3.228      ;
; -2.268 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[6]       ; clock        ; clock       ; 1.000        ; -0.072     ; 3.228      ;
; -2.268 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[6]       ; clock        ; clock       ; 1.000        ; -0.072     ; 3.228      ;
; -2.268 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a6~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[6]       ; clock        ; clock       ; 1.000        ; -0.072     ; 3.228      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.103      ; 3.401      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.110      ; 3.408      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.103      ; 3.401      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.103      ; 3.401      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.103      ; 3.401      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.103      ; 3.401      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.103      ; 3.401      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.103      ; 3.401      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.103      ; 3.401      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.103      ; 3.401      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.103      ; 3.401      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a5~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.103      ; 3.401      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.110      ; 3.408      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.110      ; 3.408      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.110      ; 3.408      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.110      ; 3.408      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.110      ; 3.408      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.110      ; 3.408      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.110      ; 3.408      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.110      ; 3.408      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.110      ; 3.408      ;
; -2.266 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.110      ; 3.408      ;
; -2.264 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.291      ;
; -2.263 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[16]      ; clock        ; clock       ; 1.000        ; -0.069     ; 3.226      ;
; -2.263 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg0  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[16]      ; clock        ; clock       ; 1.000        ; -0.069     ; 3.226      ;
; -2.263 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[16]      ; clock        ; clock       ; 1.000        ; -0.069     ; 3.226      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'blocoControle:bloco_Controle|actual_state.s1'                                                                                                                                                                ;
+--------+----------------------------------------------------------------+------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                        ; Launch Clock ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+
; -0.008 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[31] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.395      ; 0.924      ;
; 0.055  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[31] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.382      ; 0.924      ;
; 0.098  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.395      ; 0.818      ;
; 0.158  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.395      ; 0.758      ;
; 0.158  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[28] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.395      ; 0.758      ;
; 0.161  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.382      ; 0.818      ;
; 0.166  ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.547      ; 0.902      ;
; 0.216  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.395      ; 0.700      ;
; 0.221  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[28] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.382      ; 0.758      ;
; 0.233  ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.534      ; 0.898      ;
; 0.243  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.382      ; 0.736      ;
; 0.247  ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.549      ; 0.909      ;
; 0.279  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.382      ; 0.700      ;
; 0.312  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.382      ; 0.667      ;
; 0.324  ; blocoControle:bloco_Controle|actual_state.s7                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.549      ; 0.832      ;
; 0.354  ; blocoControle:bloco_Controle|actual_state.s5                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.550      ; 0.803      ;
; 0.371  ; blocoControle:bloco_Controle|actual_state.s9                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.549      ; 0.785      ;
; 0.415  ; blocoControle:bloco_Controle|actual_state.s4                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.550      ; 0.742      ;
; 0.424  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.395      ; 0.492      ;
; 0.608  ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoControle:bloco_Controle|next_state.s7_263 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.548      ; 0.363      ;
; 0.684  ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoControle:bloco_Controle|next_state.s1_347 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.537      ; 0.461      ;
; 0.813  ; blocoControle:bloco_Controle|actual_state.s3                   ; blocoControle:bloco_Controle|next_state.s4_305 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 1.000        ; 0.549      ; 0.351      ;
+--------+----------------------------------------------------------------+------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                           ;
+--------+----------------------------------------------+----------------------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                                              ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -0.637 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[4]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.658      ; 1.314      ;
; -0.628 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[7]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.659      ; 1.324      ;
; -0.610 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.658      ; 1.341      ;
; -0.607 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[27] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.342      ;
; -0.602 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[17] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.348      ;
; -0.493 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[6]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.660      ; 1.460      ;
; -0.485 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[3]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.465      ;
; -0.479 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[21] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.653      ; 1.467      ;
; -0.472 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[4]        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.658      ; 1.479      ;
; -0.448 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.658      ; 1.503      ;
; -0.444 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.505      ;
; -0.425 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[19] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.658      ; 1.526      ;
; -0.416 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[25] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.533      ;
; -0.414 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[16] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.536      ;
; -0.408 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.660      ; 1.545      ;
; -0.397 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[23] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.552      ;
; -0.397 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[5]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.658      ; 1.554      ;
; -0.392 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.557      ;
; -0.389 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[7]        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.659      ; 1.563      ;
; -0.374 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[22] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.576      ;
; -0.359 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[30] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.590      ;
; -0.322 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[3]        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.628      ;
; -0.313 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[21]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.653      ; 1.633      ;
; -0.302 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[15] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.648      ;
; -0.298 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[1]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.660      ; 1.655      ;
; -0.276 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[6]        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.659      ; 1.676      ;
; -0.261 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[19]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.658      ; 1.690      ;
; -0.253 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[16]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.697      ;
; -0.248 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[11] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.701      ;
; -0.243 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.660      ; 1.710      ;
; -0.241 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.654      ; 1.706      ;
; -0.235 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[13] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.715      ;
; -0.233 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[18] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.717      ;
; -0.225 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[5]        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.658      ; 1.726      ;
; -0.225 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.724      ;
; -0.215 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[24] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.734      ;
; -0.212 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[22]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.738      ;
; -0.209 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[10] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.740      ;
; -0.196 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.753      ;
; -0.194 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[14] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.659      ; 1.758      ;
; -0.189 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[26] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.760      ;
; -0.185 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[12] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.765      ;
; -0.180 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[2]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.770      ;
; -0.162 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[9]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.659      ; 1.790      ;
; -0.146 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[15]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.659      ; 1.806      ;
; -0.145 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[17]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.805      ;
; -0.137 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[4]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.658      ; 1.314      ;
; -0.136 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[2]        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.814      ;
; -0.135 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[1]        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.660      ; 1.818      ;
; -0.134 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.815      ;
; -0.128 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[7]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.659      ; 1.324      ;
; -0.124 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.659      ; 1.828      ;
; -0.110 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.658      ; 1.341      ;
; -0.107 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[27] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.656      ; 1.342      ;
; -0.102 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[17] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.657      ; 1.348      ;
; -0.076 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[11]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.873      ;
; -0.073 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[13]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.877      ;
; -0.072 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[8]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.659      ; 1.880      ;
; -0.071 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.878      ;
; -0.065 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.884      ;
; -0.063 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[12]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.887      ;
; -0.041 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[10]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.908      ;
; -0.033 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[20]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.656      ; 1.916      ;
; -0.031 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[14]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.659      ; 1.921      ;
; -0.003 ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[18]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.659      ; 1.949      ;
; 0.000  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[9]        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.659      ; 1.952      ;
; 0.005  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[20] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.955      ;
; 0.007  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[6]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.660      ; 1.460      ;
; 0.015  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[3]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.657      ; 1.465      ;
; 0.021  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[21] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.653      ; 1.467      ;
; 0.028  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[4]        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.658      ; 1.479      ;
; 0.032  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.657      ; 1.982      ;
; 0.052  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.658      ; 1.503      ;
; 0.056  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.656      ; 1.505      ;
; 0.075  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[19] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.658      ; 1.526      ;
; 0.084  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[25] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.656      ; 1.533      ;
; 0.086  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[16] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.657      ; 1.536      ;
; 0.091  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[8]        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; 0.000        ; 1.659      ; 2.043      ;
; 0.092  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.660      ; 1.545      ;
; 0.103  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[23] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.656      ; 1.552      ;
; 0.103  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[5]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.658      ; 1.554      ;
; 0.108  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.656      ; 1.557      ;
; 0.111  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[7]        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.659      ; 1.563      ;
; 0.126  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[22] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.657      ; 1.576      ;
; 0.141  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[30] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.656      ; 1.590      ;
; 0.178  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[3]        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.657      ; 1.628      ;
; 0.187  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[21]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.653      ; 1.633      ;
; 0.198  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[15] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.657      ; 1.648      ;
; 0.202  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[1]  ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.660      ; 1.655      ;
; 0.224  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[6]        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.659      ; 1.676      ;
; 0.239  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[19]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.658      ; 1.690      ;
; 0.247  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[16]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.657      ; 1.697      ;
; 0.252  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[11] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.656      ; 1.701      ;
; 0.257  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.660      ; 1.710      ;
; 0.259  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.654      ; 1.706      ;
; 0.265  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[13] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.657      ; 1.715      ;
; 0.267  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[18] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.657      ; 1.717      ;
; 0.275  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[5]        ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.658      ; 1.726      ;
; 0.275  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.656      ; 1.724      ;
; 0.285  ; blocoControle:bloco_Controle|actual_state.s1 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[24] ; blocoControle:bloco_Controle|actual_state.s1 ; clock       ; -0.500       ; 1.656      ; 1.734      ;
+--------+----------------------------------------------+----------------------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'blocoControle:bloco_Controle|actual_state.s1'                                                                                                                                                                 ;
+--------+----------------------------------------------------------------+------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                        ; Launch Clock ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+
; -0.198 ; blocoControle:bloco_Controle|actual_state.s3                   ; blocoControle:bloco_Controle|next_state.s4_305 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.549      ; 0.351      ;
; -0.185 ; blocoControle:bloco_Controle|actual_state.s6                   ; blocoControle:bloco_Controle|next_state.s7_263 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.548      ; 0.363      ;
; -0.076 ; blocoControle:bloco_Controle|actual_state.s0                   ; blocoControle:bloco_Controle|next_state.s1_347 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.537      ; 0.461      ;
; 0.097  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.395      ; 0.492      ;
; 0.192  ; blocoControle:bloco_Controle|actual_state.s4                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.550      ; 0.742      ;
; 0.236  ; blocoControle:bloco_Controle|actual_state.s9                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.549      ; 0.785      ;
; 0.253  ; blocoControle:bloco_Controle|actual_state.s5                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.550      ; 0.803      ;
; 0.283  ; blocoControle:bloco_Controle|actual_state.s7                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.549      ; 0.832      ;
; 0.285  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.382      ; 0.667      ;
; 0.305  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.395      ; 0.700      ;
; 0.318  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.382      ; 0.700      ;
; 0.354  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.382      ; 0.736      ;
; 0.355  ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.547      ; 0.902      ;
; 0.360  ; blocoControle:bloco_Controle|actual_state.s8                   ; blocoControle:bloco_Controle|next_state.s0_362 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.549      ; 0.909      ;
; 0.363  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.395      ; 0.758      ;
; 0.363  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[28] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.395      ; 0.758      ;
; 0.364  ; blocoControle:bloco_Controle|actual_state.s2                   ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.534      ; 0.898      ;
; 0.376  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[28] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.382      ; 0.758      ;
; 0.423  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.395      ; 0.818      ;
; 0.436  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.382      ; 0.818      ;
; 0.529  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[31] ; blocoControle:bloco_Controle|next_state.s3_320 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.395      ; 0.924      ;
; 0.542  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[31] ; blocoControle:bloco_Controle|next_state.s5_290 ; clock        ; blocoControle:bloco_Controle|actual_state.s1 ; 0.000        ; 0.382      ; 0.924      ;
+--------+----------------------------------------------------------------+------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_hua1:auto_generated|ram_block1a3~porta_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'blocoControle:bloco_Controle|actual_state.s1'                                                                                        ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s0_362 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s0_362 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s1_347 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s1_347 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s3_320 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s3_320 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s4_305 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s4_305 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s5_290 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s5_290 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s7_263 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; blocoControle:bloco_Controle|next_state.s7_263 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|Selector10~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|Selector10~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|Selector10~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|Selector10~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|Selector10~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|Selector10~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; bloco_Controle|Selector10~0|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; bloco_Controle|Selector10~0|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; bloco_Controle|actual_state.s1|regout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Rise       ; bloco_Controle|actual_state.s1|regout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s0_362|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s0_362|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s1_347|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s1_347|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s3_320|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s3_320|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s4_305|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s4_305|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s5_290|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s5_290|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s7_263|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; blocoControle:bloco_Controle|actual_state.s1 ; Fall       ; bloco_Controle|next_state.s7_263|datac         ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 6.678 ; 6.678 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 5.822 ; 5.822 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 6.133 ; 6.133 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 6.477 ; 6.477 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 5.809 ; 5.809 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 6.409 ; 6.409 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 5.913 ; 5.913 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 6.550 ; 6.550 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 6.678 ; 6.678 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 6.340 ; 6.340 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 5.888 ; 5.888 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 5.830 ; 5.830 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 6.435 ; 6.435 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 6.440 ; 6.440 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 6.585 ; 6.585 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 6.282 ; 6.282 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 6.564 ; 6.564 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 5.798 ; 5.798 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 6.292 ; 6.292 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 5.871 ; 5.871 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 6.437 ; 6.437 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 6.314 ; 6.314 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 5.800 ; 5.800 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 5.881 ; 5.881 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 6.175 ; 6.175 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 6.335 ; 6.335 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 5.809 ; 5.809 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 6.272 ; 6.272 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 5.921 ; 5.921 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 5.883 ; 5.883 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 6.340 ; 6.340 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 5.783 ; 5.783 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 6.319 ; 6.319 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 5.783 ; 5.783 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 5.822 ; 5.822 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 6.133 ; 6.133 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 6.477 ; 6.477 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 5.809 ; 5.809 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 6.409 ; 6.409 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 5.913 ; 5.913 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 6.550 ; 6.550 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 6.678 ; 6.678 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 6.340 ; 6.340 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 5.888 ; 5.888 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 5.830 ; 5.830 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 6.435 ; 6.435 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 6.440 ; 6.440 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 6.585 ; 6.585 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 6.282 ; 6.282 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 6.564 ; 6.564 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 5.798 ; 5.798 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 6.292 ; 6.292 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 5.871 ; 5.871 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 6.437 ; 6.437 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 6.314 ; 6.314 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 5.800 ; 5.800 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 5.881 ; 5.881 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 6.175 ; 6.175 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 6.335 ; 6.335 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 5.809 ; 5.809 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 6.272 ; 6.272 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 5.921 ; 5.921 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 5.883 ; 5.883 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 6.340 ; 6.340 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 5.783 ; 5.783 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 6.319 ; 6.319 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+-----------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                         ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                              ; -6.386    ; -0.791  ; N/A      ; N/A     ; -2.000              ;
;  blocoControle:bloco_Controle|actual_state.s1 ; -1.355    ; -0.791  ; N/A      ; N/A     ; 0.500               ;
;  clock                                        ; -6.386    ; -0.637  ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS                               ; -6693.279 ; -17.1   ; 0.0      ; 0.0     ; -3019.38            ;
;  blocoControle:bloco_Controle|actual_state.s1 ; -3.033    ; -2.090  ; N/A      ; N/A     ; 0.000               ;
;  clock                                        ; -6690.246 ; -16.641 ; N/A      ; N/A     ; -3019.380           ;
+-----------------------------------------------+-----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; gpio[*]   ; clock      ; 11.561 ; 11.561 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 9.952  ; 9.952  ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 10.450 ; 10.450 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 11.065 ; 11.065 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 9.935  ; 9.935  ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 10.935 ; 10.935 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 10.177 ; 10.177 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 11.346 ; 11.346 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 11.561 ; 11.561 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 10.888 ; 10.888 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 10.144 ; 10.144 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 9.964  ; 9.964  ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 11.059 ; 11.059 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 11.162 ; 11.162 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 11.341 ; 11.341 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 10.779 ; 10.779 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 11.282 ; 11.282 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 9.887  ; 9.887  ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 10.800 ; 10.800 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 10.126 ; 10.126 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 11.097 ; 11.097 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 10.845 ; 10.845 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 9.918  ; 9.918  ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 10.128 ; 10.128 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 10.554 ; 10.554 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 10.859 ; 10.859 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 9.936  ; 9.936  ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 10.719 ; 10.719 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 10.189 ; 10.189 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 10.136 ; 10.136 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 10.893 ; 10.893 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 9.900  ; 9.900  ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 10.920 ; 10.920 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 5.783 ; 5.783 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 5.822 ; 5.822 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 6.133 ; 6.133 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 6.477 ; 6.477 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 5.809 ; 5.809 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 6.409 ; 6.409 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 5.913 ; 5.913 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 6.550 ; 6.550 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 6.678 ; 6.678 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 6.340 ; 6.340 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 5.888 ; 5.888 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 5.830 ; 5.830 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 6.435 ; 6.435 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 6.440 ; 6.440 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 6.585 ; 6.585 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 6.282 ; 6.282 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 6.564 ; 6.564 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 5.798 ; 5.798 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 6.292 ; 6.292 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 5.871 ; 5.871 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 6.437 ; 6.437 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 6.314 ; 6.314 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 5.800 ; 5.800 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 5.881 ; 5.881 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 6.175 ; 6.175 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 6.335 ; 6.335 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 5.809 ; 5.809 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 6.272 ; 6.272 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 5.921 ; 5.921 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 5.883 ; 5.883 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 6.340 ; 6.340 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 5.783 ; 5.783 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 6.319 ; 6.319 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; clock                                        ; blocoControle:bloco_Controle|actual_state.s1 ; 22       ; 0        ; 0        ; 0        ;
; blocoControle:bloco_Controle|actual_state.s1 ; clock                                        ; 2998     ; 2992     ; 0        ; 0        ;
; clock                                        ; clock                                        ; 52349    ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; clock                                        ; blocoControle:bloco_Controle|actual_state.s1 ; 22       ; 0        ; 0        ; 0        ;
; blocoControle:bloco_Controle|actual_state.s1 ; clock                                        ; 2998     ; 2992     ; 0        ; 0        ;
; clock                                        ; clock                                        ; 52349    ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1226  ; 1226 ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 384   ; 384  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 12 16:14:16 2015
Info: Command: quartus_sta mips -c mips
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mips.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name blocoControle:bloco_Controle|actual_state.s1 blocoControle:bloco_Controle|actual_state.s1
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.386
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.386     -6690.246 clock 
    Info (332119):    -1.355        -3.033 blocoControle:bloco_Controle|actual_state.s1 
Info (332146): Worst-case hold slack is -0.791
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.791        -2.090 blocoControle:bloco_Controle|actual_state.s1 
    Info (332119):    -0.371        -1.458 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3019.380 clock 
    Info (332119):     0.500         0.000 blocoControle:bloco_Controle|actual_state.s1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.387     -2350.685 clock 
    Info (332119):    -0.008        -0.008 blocoControle:bloco_Controle|actual_state.s1 
Info (332146): Worst-case hold slack is -0.637
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.637       -16.641 clock 
    Info (332119):    -0.198        -0.459 blocoControle:bloco_Controle|actual_state.s1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3019.380 clock 
    Info (332119):     0.500         0.000 blocoControle:bloco_Controle|actual_state.s1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 322 megabytes
    Info: Processing ended: Thu Nov 12 16:14:18 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


