[3.4 <--- ](3_4.md) [   Зміст   ](README.md) [--> 4](4.md)

## 3.5. ВИСНОВКИ

Mixing formal software verification and validation together with simulation techniques provides a strong methodology for simulation models verification and validation models. Because it is amenable to RT simulation, this methodology constitutes a significant contribution to the field of embedded software engineering. Simulation models must be validated against actual system properties to make sure the modeler captured the essence of the system under study. Formal verification provides this assurance without the need to run exhaustive simulations and manually analyze simulation results. Simulation models also must be verified against any errors that may have been introduced during model building. Errors such as infinite transitions in a bounded time, which result in an illegitimate DEVS model, are difficult to debug manually and thus good candidates for formal verification.

Поєднання офіційної верифікації та валідації програмного забезпечення разом із методами моделювання забезпечує надійну методологію верифікації імітаційних моделей та моделей валідації. Оскільки вона піддається моделюванню RT, ця методологія є значним внеском у сферу розробки вбудованого програмного забезпечення. Імітаційні моделі повинні перевірятися на фактичні властивості системи, щоб переконатися, що модельєр вловив суть досліджуваної системи. Формальна перевірка забезпечує цю впевненість без необхідності виконувати вичерпне моделювання та аналізувати результати моделювання вручну. Імітаційні моделі також повинні бути перевірені на будь-які помилки, які могли бути введені під час створення моделі. Такі помилки, як нескінченні переходи протягом обмеженого часу, які призводять до нелегітимної моделі DEVS, важко налагодити вручну, тому вони є хорошими кандидатами для формальної перевірки.

Embedded systems design must model both the physical system under control and the controller. These models hold more value if they are written in a formalism that can be simulated, such as is the case for DEVS. This allows the designer to simulate the system, change design, and simulate again to reach a correct and optimal design. Formal verification helps verify absence of defects in the system. Once the system is proven to be free of defects, the controller DEVS model, being verified within the complete system, is deployed as the executable controller by running on an embedded DEVS simulator. This eliminates any transformation between the verified model and its implementation, thus avoiding potential defects from creeping into the final implementation because of necessary transformations.

Проектування вбудованих систем повинно моделювати як фізичну систему під керуванням, так і контролер. Ці моделі мають більшу цінність, якщо вони написані у формалізмі, який можна моделювати, як у випадку з DEVS. Це дозволяє розробнику моделювати систему, змінювати дизайн і моделювати знову, щоб досягти правильного та оптимального проекту. Формальна перевірка допомагає перевірити відсутність дефектів у системі. Після того, як буде доведено, що система не має дефектів, модель контролера DEVS, яка перевіряється в рамках повної системи, розгортається як виконуваний контролер шляхом запуску на вбудованому симуляторі DEVS. Це усуває будь-яке перетворення між перевіреною моделлю та її реалізацією, таким чином уникаючи потенційних дефектів від проникнення в остаточну реалізацію через необхідні перетворення.

[3.4 <--- ](3_4.md) [   Зміст   ](README.md) [--> 4](4.md)