<img width=100% src="https://capsule-render.vercel.app/api?type=waving&color=00bfbf&height=120&section=header"/>

[![Typing SVG](https://readme-typing-svg.herokuapp.com/?color=00bfbf&size=35&center=true&vCenter=true&width=1000&lines=+Lógica+Digital+:%29)](https://git.io/typing-svg) 

<p>Bora começar aos aprendizados de ld, aqui estão labs e demais ferramentas para os estudos!</p>


<p align="center">
  <img src="https://img.shields.io/badge/Lucas%20Sousa-00bfbf?style=for-the-badge&logoColor=white&labelColor=0d1117&color=00bfbf" alt="Lucas Sousa">
</p>

<div align="center">
  <img src="https://github-readme-stats.vercel.app/api?username=Lucas-Sousa-S&title_color=00bfbf&text_color=c9d1d9&bg_color=0d1117&hide_border=true" alt="Lucas Sousa"/>
</div>

## ☕︎ Minhas listas

 `Aqui estão os meus exercícios de verilog pelo HDLBits`

 -[ Wire One](LD/hdl)
<br><br><br>

## ☞ Sobre HDLBits
- HDL BIts nada mais é que uma coleção de pequenos exercícios de design de circuitos para praticar o design de hardware digital usando a Verilog Hardware Description Language (HDL). Problemas anteriores seguem um estilo tutorial, enquanto problemas posteriores desafiarão cada vez mais suas habilidades de design de circuito.
 - [HDLBits — Verilog Practice](https://hdlbits.01xz.net/wiki/Main_Page)

<img width=100% src="https://capsule-render.vercel.app/api?type=waving&color=00bfbf&height=120&section=footer"/>
