			Совместная работа цифровых элементов в составе узлов и устройств.  
	
		1.Типы выходных каскадов, Выход с откры-тым коллектором (стоком). 
		2.Выход с открытым эмиттером. Выход с программированием ТС — ОС (с тремя состояниями или с от-крытым стоком (коллектором)). 
		3.Выходы с тремя состояниями. 
		4.Паразитные связи цифровых элементов по цепям питания. 
		5.Фильтрация питающих напряжений в схемах ЦУ цепи питания, Искажения сигналов в несогласованных ли-ниях. 
		6.Со-гласование связей: Параллельное согласование волновых сопротивлений. 
		7.Последовательное согласование волновых сопротивлений. 
8.Схемы с одновременным согласованием волновых сопротивлений в конце и начале линии. 
9.Линии пе-редачи сигналов. 
10.Линии связи с гальваническими развязками. 
11.Линии передачи типа "токовая петля". 
12.Вспомогатель-ные элементы цифровых узлов и устройств: элементы задержки формирователи импульсов, элементы индикации, оптоэлектронные развязки.     
13.Синхронизация в цифровых устройствах: применение синхронизации и тактирования для устранения неал-горитмических значений на выходе ЛУ при смене входных наборов данных. 
14.Риски сбоя в комби-национных и последовательностных схемах. 
15.Определение рисков сбоя, функциональная устойчивость, алгоритмиче-ская устойчивость, состязания, алго-ритмический переход. 
16.Неалгоритмический переход. 
17.Опасные состязания. 
18.Схемы, свободные от влияния опасных состязаний. 
19.Гонки по входу, динамический анализ. 
20.Переключательный процесс. 
21.Дли-на переключательного процесса. 
22.Простое и сложное переключение. 
23.Паразитные задержки. 
24.Событие, инерционная задержка. 
25.Деформирование длительности выходных сигналов. 
26.Статические риски сбоя. 
27.Динамические риски сбоя. 
28.Логический риск сбоя. 
29.Функциональный риск сбоя. 
30.Методы анализа комбинационных схем на риски сбоя. 
31.Метод трехзначного моделирования. 
32.Метод восьмизначного моделирования.


			Функциональные узлы комбинационного типа. 
	Условные графические обозначения элементов цифровой схемотех-ники. 
	Базисы Булевой алгебры. 
	Основные логические функции. 
	Теоремы булевой алгебры. 
	Минимизация логических функций. 
	Логические элементы. 
	Построение таблицы истинности по заданной схеме. 
	Построение схемы по таблице истинности. 
	Дешифратор. 
	Характеристическое уравнение дешифратора. 
	Одноступенчатый линейный дешифратор. 
	Многоступенчатый дешифратор, матричный дешифратор, пирамидальный дешифратор, определение оптимального количества вентилей матричного дешифратора.
	Шифратор, синтез унитарного шифратора. 
	Преобразователи кодов, преобразование двоичного кода в код семисегментного индикатора. 	Мультиплексор, Характеристическое уравнение мультиплексора. 
	Схемная реализация. 
	Компаратор, Признак равенства, признак неравенства, признак “меньше”, при-знак “больше”. 
	Сумматор, Полусумматор. 
	Одноразрядный полный сумматор. 
	Инкрементор. 
	Сумматор с последова-тельным переносом. 
	Параллельный сумматор, принцип построения. 
	Недостатки. Способы ускорения работы много-разрядного параллельного сумматора. 
	Схемы контроля, Мажоритарные элементы. 
	Контроль по модулю 2. 
	Схемы свертки. 
	Контроль логического преобразователя. 
	Матричные умножители. 
	Множительно-суммирующие блоки. 
	Схе-мы ускоренного умножения. 
	Быстрые сдвигатели. 
	Логарифмический сдвигатель.

			Функциональные узлы последовательностного типа. 
	Триггеры. 
	Характеристические уравнения триггеров.
	RS-триггеры. 
	Синхронный и асинхронный RS-триггер. 
	D-триггеры. 
	Статический и динамический D-триггеры. 
	JK-триггер. Счетный триггер (Т-триггер). 
	Построение разных типов триггеров на ЛЭ по заданной таблице истинности. 
	Регистры. Параллельный и последовательный (сдвиговый) регистры. 
	Принцип построения регистров на D-триггерах. 
	Использо-вание JK-триггера в сдвиговом регистре. 
	Кольцевые сдвиговые регистры. Условное обозначение регистров. 
	Универ-сальный регистр. 
	Счетчики. 
	Принцип построения суммирующего и вычитающего счетчиков. 
	Реверсивный счетчик. 
	Счетчик с последовательным переносом. 
	Счетчик со сквозным переносом. 
	Счетчик с параллельным переносом. 
	Син-хронный счетчик. 
	Счетчики с произвольным коэффициентом счета. 
	Проектирование декадного счетчика с парал-лельным переносом на универсальных JK- триггерах. 	Распределители импульсов.

			Схемотехника запоминающих устройств.  
	Классификация ПЗУ. 
	Однократно программируемые ПЗУ. 
	Масочные ПЗУ (МПЗУ). ПЗУ, программируемые пользователем (ППЗУ прожигаемые). 
	Репрограммируемые ПЗУ. ПЗУ, стирае-мые ультрафиолетовым излучением. 
	Электрически стираемые. 
	Программируемые логические матрицы (ПЛМ). 
	Про-граммируемая матричная логика (ПМЛ). 
	Оперативные запоминающие устройства: Классификация ЗУ. ЗУ с линейной выборкой. 
	ЗУ с матричным накопителем. 
	Параметры ЗУ. Статическое ОЗУ. 
	Примеры ИМС статических ОЗУ. 
	Вре-менные диаграммы записи и чтения. 
	Элементы памяти ОЗУ. 
	Динамическое ОЗУ. 
	Принцип действия, условное обозна-чение. 
	Особенности динамического ОЗУ. 
	Регенерация. 
	Запоминающие устройства на основе БИС/СБИС: SRAM и DRAM, DDRAM. 
	FLASH. 
	Принцип действия. 
	Особенности перепрограммирования. 
	Надежность. 
	Информационная ёмкость. 
	Цифро-аналоговые преобразователи, аналогово-цифровые преобразователи. 
	Классификация. 
	Основные параметры АЦП и ЦАП. 
	Применение ЦАП и АЦП в устройствах ввода и вывода. 
	Схемы выборки и хранения. 
	Преобразователи на операционном усилителе. 
	Аналогово-цифровые преобразователи. 
	Аналогово-цифровое преобразование с помощью микропроцессора.

			Автоматизация функционально-логического этапа проектирования цифровых узлов и устройств.      
	Общее опи-сание процесса проектирования. 
	Инструментарий проектировщика. 
	Средства разработки процессорной части проек-та. 
	Разработка специфических фрагментов проекта. 
	Средства разработки процессорной части проекта. 
	Средства разработки цифровой части проекта. 
	Средства разработки аналоговых и аналогово-цифровых фрагментов. 
	Работы и средства этапа комплексной отладки проекта. 
	Выбор САПР. 
	Представление проекта на блочно-функциональном уровне. 
	Средства описания проекта. Средства описания автоматов. 
	Системы автоматизированного проектирования электронных схем ORCAD, PCAD, MicroCap V - MicroCap IX, Elecronics WorkBench, DesignLab 8.

