<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from utd-sv
rc: 0 (means success: 1)
should_fail: 0
tags: utd-sv
incdirs: /tmpfs/src/github/sv-tests/third_party/tests/utd-sv
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tests/utd-sv/sparc_exu_alu_16eql.v.html" target="file-frame">third_party/tests/utd-sv/sparc_exu_alu_16eql.v</a>
time_elapsed: 0.012s
ram usage: 10416 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tests/utd-sv -e sparc_exu_alu_16eql <a href="../../../../third_party/tests/utd-sv/sparc_exu_alu_16eql.v.html" target="file-frame">third_party/tests/utd-sv/sparc_exu_alu_16eql.v</a>
entity @sparc_exu_alu_16eql (i17$ %in) -&gt; (i1$ %equal) {
    %0 = const i16 0
    %inxor = sig i16 %0
    %1 = const i8 0
    %nor1 = sig i8 %1
    %2 = const i2 0
    %nand2 = sig i2 %2
    %3 = exts i1$, i16$ %inxor, 0, 1
    %in1 = prb i17$ %in
    %4 = exts i2, i17 %in1, 15, 2
    %5 = const i17 0
    %6 = inss i17 %5, i2 %4, 0, 2
    %7 = exts i1, i17 %6, 0, 1
    %8 = exts i3, i17 %in1, 14, 3
    %9 = inss i17 %5, i3 %8, 0, 3
    %10 = exts i1, i17 %9, 0, 1
    %11 = xor i1 %7, %10
    %12 = const time 0s 1e
    drv i1$ %3, %11, %12
    %13 = const i32 1
    %14 = sig i16 %0
    %15 = shr i16$ %inxor, i16$ %14, i32 %13
    %16 = exts i1$, i16$ %15, 0, 1
    %17 = exts i4, i17 %in1, 13, 4
    %18 = inss i17 %5, i4 %17, 0, 4
    %19 = exts i1, i17 %18, 0, 1
    %20 = xor i1 %10, %19
    drv i1$ %16, %20, %12
    %21 = const i32 2
    %22 = sig i16 %0
    %23 = shr i16$ %inxor, i16$ %22, i32 %21
    %24 = exts i1$, i16$ %23, 0, 1
    %25 = exts i5, i17 %in1, 12, 5
    %26 = inss i17 %5, i5 %25, 0, 5
    %27 = exts i1, i17 %26, 0, 1
    %28 = xor i1 %19, %27
    drv i1$ %24, %28, %12
    %29 = const i32 3
    %30 = sig i16 %0
    %31 = shr i16$ %inxor, i16$ %30, i32 %29
    %32 = exts i1$, i16$ %31, 0, 1
    %33 = exts i6, i17 %in1, 11, 6
    %34 = inss i17 %5, i6 %33, 0, 6
    %35 = exts i1, i17 %34, 0, 1
    %36 = xor i1 %27, %35
    drv i1$ %32, %36, %12
    %37 = const i32 4
    %38 = sig i16 %0
    %39 = shr i16$ %inxor, i16$ %38, i32 %37
    %40 = exts i1$, i16$ %39, 0, 1
    %41 = exts i7, i17 %in1, 10, 7
    %42 = inss i17 %5, i7 %41, 0, 7
    %43 = exts i1, i17 %42, 0, 1
    %44 = xor i1 %35, %43
    drv i1$ %40, %44, %12
    %45 = const i32 5
    %46 = sig i16 %0
    %47 = shr i16$ %inxor, i16$ %46, i32 %45
    %48 = exts i1$, i16$ %47, 0, 1
    %49 = exts i8, i17 %in1, 9, 8
    %50 = inss i17 %5, i8 %49, 0, 8
    %51 = exts i1, i17 %50, 0, 1
    %52 = xor i1 %43, %51
    drv i1$ %48, %52, %12
    %53 = const i32 6
    %54 = sig i16 %0
    %55 = shr i16$ %inxor, i16$ %54, i32 %53
    %56 = exts i1$, i16$ %55, 0, 1
    %57 = exts i9, i17 %in1, 8, 9
    %58 = inss i17 %5, i9 %57, 0, 9
    %59 = exts i1, i17 %58, 0, 1
    %60 = xor i1 %51, %59
    drv i1$ %56, %60, %12
    %61 = const i32 7
    %62 = sig i16 %0
    %63 = shr i16$ %inxor, i16$ %62, i32 %61
    %64 = exts i1$, i16$ %63, 0, 1
    %65 = exts i10, i17 %in1, 7, 10
    %66 = inss i17 %5, i10 %65, 0, 10
    %67 = exts i1, i17 %66, 0, 1
    %68 = xor i1 %59, %67
    drv i1$ %64, %68, %12
    %69 = const i32 8
    %70 = sig i16 %0
    %71 = shr i16$ %inxor, i16$ %70, i32 %69
    %72 = exts i1$, i16$ %71, 0, 1
    %73 = exts i11, i17 %in1, 6, 11
    %74 = inss i17 %5, i11 %73, 0, 11
    %75 = exts i1, i17 %74, 0, 1
    %76 = xor i1 %67, %75
    drv i1$ %72, %76, %12
    %77 = const i32 9
    %78 = sig i16 %0
    %79 = shr i16$ %inxor, i16$ %78, i32 %77
    %80 = exts i1$, i16$ %79, 0, 1
    %81 = exts i12, i17 %in1, 5, 12
    %82 = inss i17 %5, i12 %81, 0, 12
    %83 = exts i1, i17 %82, 0, 1
    %84 = xor i1 %75, %83
    drv i1$ %80, %84, %12
    %85 = const i32 10
    %86 = sig i16 %0
    %87 = shr i16$ %inxor, i16$ %86, i32 %85
    %88 = exts i1$, i16$ %87, 0, 1
    %89 = exts i13, i17 %in1, 4, 13
    %90 = inss i17 %5, i13 %89, 0, 13
    %91 = exts i1, i17 %90, 0, 1
    %92 = xor i1 %83, %91
    drv i1$ %88, %92, %12
    %93 = const i32 11
    %94 = sig i16 %0
    %95 = shr i16$ %inxor, i16$ %94, i32 %93
    %96 = exts i1$, i16$ %95, 0, 1
    %97 = exts i14, i17 %in1, 3, 14
    %98 = inss i17 %5, i14 %97, 0, 14
    %99 = exts i1, i17 %98, 0, 1
    %100 = xor i1 %91, %99
    drv i1$ %96, %100, %12
    %101 = const i32 12
    %102 = sig i16 %0
    %103 = shr i16$ %inxor, i16$ %102, i32 %101
    %104 = exts i1$, i16$ %103, 0, 1
    %105 = exts i15, i17 %in1, 2, 15
    %106 = inss i17 %5, i15 %105, 0, 15
    %107 = exts i1, i17 %106, 0, 1
    %108 = xor i1 %99, %107
    drv i1$ %104, %108, %12
    %109 = const i32 13
    %110 = sig i16 %0
    %111 = shr i16$ %inxor, i16$ %110, i32 %109
    %112 = exts i1$, i16$ %111, 0, 1
    %113 = exts i16, i17 %in1, 1, 16
    %114 = inss i17 %5, i16 %113, 0, 16
    %115 = exts i1, i17 %114, 0, 1
    %116 = xor i1 %107, %115
    drv i1$ %112, %116, %12
    %117 = const i32 14
    %118 = sig i16 %0
    %119 = shr i16$ %inxor, i16$ %118, i32 %117
    %120 = exts i1$, i16$ %119, 0, 1
    %121 = exts i1, i17 %in1, 0, 1
    %122 = xor i1 %115, %121
    drv i1$ %120, %122, %12
    %123 = const i32 15
    %124 = sig i16 %0
    %125 = shr i16$ %inxor, i16$ %124, i32 %123
    %126 = exts i1$, i16$ %125, 0, 1
    %127 = exts i1, i17 %in1, 16, 1
    %128 = inss i17 %5, i1 %127, 0, 1
    %129 = exts i1, i17 %128, 0, 1
    %130 = xor i1 %129, %7
    drv i1$ %126, %130, %12
    %131 = exts i1$, i8$ %nor1, 0, 1
    %inxor1 = prb i16$ %inxor
    %132 = exts i1, i16 %inxor1, 15, 1
    %133 = inss i16 %0, i1 %132, 0, 1
    %134 = exts i1, i16 %133, 0, 1
    %135 = exts i2, i16 %inxor1, 14, 2
    %136 = inss i16 %0, i2 %135, 0, 2
    %137 = exts i1, i16 %136, 0, 1
    %138 = or i1 %134, %137
    %139 = not i1 %138
    drv i1$ %131, %139, %12
    %140 = sig i8 %1
    %141 = shr i8$ %nor1, i8$ %140, i32 %13
    %142 = exts i1$, i8$ %141, 0, 1
    %143 = exts i15, i16 %inxor1, 1, 15
    %144 = inss i16 %0, i15 %143, 0, 15
    %145 = exts i1, i16 %144, 0, 1
    %146 = exts i1, i16 %inxor1, 0, 1
    %147 = or i1 %145, %146
    %148 = not i1 %147
    drv i1$ %142, %148, %12
    %149 = sig i8 %1
    %150 = shr i8$ %nor1, i8$ %149, i32 %21
    %151 = exts i1$, i8$ %150, 0, 1
    %152 = exts i13, i16 %inxor1, 3, 13
    %153 = inss i16 %0, i13 %152, 0, 13
    %154 = exts i1, i16 %153, 0, 1
    %155 = exts i14, i16 %inxor1, 2, 14
    %156 = inss i16 %0, i14 %155, 0, 14
    %157 = exts i1, i16 %156, 0, 1
    %158 = or i1 %154, %157
    %159 = not i1 %158
    drv i1$ %151, %159, %12
    %160 = sig i8 %1
    %161 = shr i8$ %nor1, i8$ %160, i32 %29
    %162 = exts i1$, i8$ %161, 0, 1
    %163 = exts i11, i16 %inxor1, 5, 11
    %164 = inss i16 %0, i11 %163, 0, 11
    %165 = exts i1, i16 %164, 0, 1
    %166 = exts i12, i16 %inxor1, 4, 12
    %167 = inss i16 %0, i12 %166, 0, 12
    %168 = exts i1, i16 %167, 0, 1
    %169 = or i1 %165, %168
    %170 = not i1 %169
    drv i1$ %162, %170, %12
    %171 = sig i8 %1
    %172 = shr i8$ %nor1, i8$ %171, i32 %37
    %173 = exts i1$, i8$ %172, 0, 1
    %174 = exts i9, i16 %inxor1, 7, 9
    %175 = inss i16 %0, i9 %174, 0, 9
    %176 = exts i1, i16 %175, 0, 1
    %177 = exts i10, i16 %inxor1, 6, 10
    %178 = inss i16 %0, i10 %177, 0, 10
    %179 = exts i1, i16 %178, 0, 1
    %180 = or i1 %176, %179
    %181 = not i1 %180
    drv i1$ %173, %181, %12
    %182 = sig i8 %1
    %183 = shr i8$ %nor1, i8$ %182, i32 %45
    %184 = exts i1$, i8$ %183, 0, 1
    %185 = exts i7, i16 %inxor1, 9, 7
    %186 = inss i16 %0, i7 %185, 0, 7
    %187 = exts i1, i16 %186, 0, 1
    %188 = exts i8, i16 %inxor1, 8, 8
    %189 = inss i16 %0, i8 %188, 0, 8
    %190 = exts i1, i16 %189, 0, 1
    %191 = or i1 %187, %190
    %192 = not i1 %191
    drv i1$ %184, %192, %12
    %193 = sig i8 %1
    %194 = shr i8$ %nor1, i8$ %193, i32 %53
    %195 = exts i1$, i8$ %194, 0, 1
    %196 = exts i5, i16 %inxor1, 11, 5
    %197 = inss i16 %0, i5 %196, 0, 5
    %198 = exts i1, i16 %197, 0, 1
    %199 = exts i6, i16 %inxor1, 10, 6
    %200 = inss i16 %0, i6 %199, 0, 6
    %201 = exts i1, i16 %200, 0, 1
    %202 = or i1 %198, %201
    %203 = not i1 %202
    drv i1$ %195, %203, %12
    %204 = sig i8 %1
    %205 = shr i8$ %nor1, i8$ %204, i32 %61
    %206 = exts i1$, i8$ %205, 0, 1
    %207 = exts i3, i16 %inxor1, 13, 3
    %208 = inss i16 %0, i3 %207, 0, 3
    %209 = exts i1, i16 %208, 0, 1
    %210 = exts i4, i16 %inxor1, 12, 4
    %211 = inss i16 %0, i4 %210, 0, 4
    %212 = exts i1, i16 %211, 0, 1
    %213 = or i1 %209, %212
    %214 = not i1 %213
    drv i1$ %206, %214, %12
    %215 = exts i1$, i2$ %nand2, 0, 1
    %nor11 = prb i8$ %nor1
    %216 = exts i7, i8 %nor11, 1, 7
    %217 = inss i8 %1, i7 %216, 0, 7
    %218 = exts i1, i8 %217, 0, 1
    %219 = exts i6, i8 %nor11, 2, 6
    %220 = inss i8 %1, i6 %219, 0, 6
    %221 = exts i1, i8 %220, 0, 1
    %222 = and i1 %218, %221
    %223 = exts i5, i8 %nor11, 3, 5
    %224 = inss i8 %1, i5 %223, 0, 5
    %225 = exts i1, i8 %224, 0, 1
    %226 = and i1 %222, %225
    %227 = exts i4, i8 %nor11, 4, 4
    %228 = inss i8 %1, i4 %227, 0, 4
    %229 = exts i1, i8 %228, 0, 1
    %230 = and i1 %226, %229
    %231 = not i1 %230
    drv i1$ %215, %231, %12
    %232 = sig i2 %2
    %233 = shr i2$ %nand2, i2$ %232, i32 %13
    %234 = exts i1$, i2$ %233, 0, 1
    %235 = exts i3, i8 %nor11, 5, 3
    %236 = inss i8 %1, i3 %235, 0, 3
    %237 = exts i1, i8 %236, 0, 1
    %238 = exts i2, i8 %nor11, 6, 2
    %239 = inss i8 %1, i2 %238, 0, 2
    %240 = exts i1, i8 %239, 0, 1
    %241 = and i1 %237, %240
    %242 = exts i1, i8 %nor11, 7, 1
    %243 = inss i8 %1, i1 %242, 0, 1
    %244 = exts i1, i8 %243, 0, 1
    %245 = and i1 %241, %244
    %246 = exts i1, i8 %nor11, 0, 1
    %247 = and i1 %245, %246
    %248 = not i1 %247
    drv i1$ %234, %248, %12
    %nand21 = prb i2$ %nand2
    %249 = exts i1, i2 %nand21, 1, 1
    %250 = inss i2 %2, i1 %249, 0, 1
    %251 = exts i1, i2 %250, 0, 1
    %252 = exts i1, i2 %nand21, 0, 1
    %253 = or i1 %251, %252
    %254 = not i1 %253
    drv i1$ %equal, %254, %12
    halt
}

</pre>
</body>