# TTL门电路

TTL是三极管-三极管逻辑(Transistor-Transistor Logic)的简称

因为TTL集成电路中采用双极性三极管作为开关器件，所以在介绍TTL电路前要首先了解一下双极型三极管的开关特性。

## 双极型三极管

双极性晶体管（bipolar transistor），全称双极性结型晶体管（bipolar junction transistor, BJT），俗称三极管，是一种具有三个终端的电子器件。双极性晶体管是电子学历史上具有革命意义的一项发明，其发明者威廉·肖克利、约翰·巴丁和沃尔特·布莱顿被授予1956年的诺贝尔物理学奖。

早期的晶体管是由锗制造的。在1950年代和1960年代，锗晶体管的使用多于硅晶体管。硅晶体管截止电压通常为0.5至 1V，锗晶体管的截止电压更小，通常约0.2V，这使得锗晶体管适用于某些应用场合例如高灵敏度的设备。在晶体管的早期历史中，曾有多种双极性晶体管的制造方法被开发出来。锗晶体管的一个主要缺点是它容易产生热失控。由于锗的禁带宽度较窄，如果要稳定工作，则对其工作温度的要求相对硅半导体更严，因此大多数现代的双极性晶体管是由硅制造的。采用硅的另外一个原因是容易形成稳定的二氧化硅，二氧化硅与其他金属之间的粘性也大，容易制作电子器件。

这种晶体管的工作，同时涉及电子和空穴两种载流子的流动，因此它被称为双极性的，所以也称双极性载流子晶体管。这种工作方式与诸如场效应管的单极性晶体管不同，后者的工作方式仅涉及单一种类载流子的漂移作用。两种不同掺杂物聚集区域之间的边界由PN结形成。双极性晶体管由三部分掺杂程度不同的半导体制成，晶体管中的电荷流动主要是由于载流子在PN结处的扩散作用和漂移运动。以NPN晶体管为例，按照设计，高掺杂的发射极区域的电子，通过扩散作用运动到基极。在基极区域，空穴为多数载流子，而电子少数载流子。由于基极区域很薄，这些电子又通过漂移运动到达集电极，从而形成集电极电流，因此双极性晶体管被归到少数载流子设备。

![tmp5BEB](TTL%20Technology.assets/tmp5BEB.png)

### 结构

一个独立的双极型三极管由管芯、三个引出电极和外壳组成。三个电极分别称为基极( base) ,集电极( collector)和发射极( emitter)。外壳的形状和所用材料各不相同。管芯由三层P型和N型半导体结合在一起而构成,有NPN型和PNP型两种因为在工作时有电子和空穴两种载流子参与导电过程,故称这类三极管为双极型三极管(BipolarJunction Transistor ,简称BJT)。

![tmpEB86](TTL%20Technology.assets/tmpEB86.png)

> 发明BJT的想法：用基级和发射极之间的电流控制整体流过的电流来控制集电极和发射极之间的电流。即“用电流控制电流”，而MOSFET是电压控制电流，相比之下是技术的进步。
>
> 如果在基极和集电极之间加电压，且基极电压高于集电极电压，则就会导通，但是我们并不希望这两点之间导通，所以集电极电压就会高于基极电压。而基极电压要高于发射极电压，才可能形成电流。

![img](TTL%20Technology.assets/300px-NPN_BJT_(Planar)_Cross-section.svg.png)

> 整个器件的“高度”大概几百微米，p区的宽度大概只有几微米。
>
> 发射区高掺杂，基区薄低掺杂，集电区低掺杂。
>
> 根据结构发现，形成了两个不对称的背靠背的PN结。基极和发射极之间的PN结称为发射结，基极和集电极之间的PN结称为集电结。

![img](TTL%20Technology.assets/v2-b871bf5cd98551c0a1cd0071b68ceb3a_720w-16351316651953.jpg)

在三极管器件的设计中，通常会在发射区进行N型高掺杂，以便在发射结正偏时从发射区注入基区的电子在基区形成相当高的电子浓度梯度。基区设计的很薄，这样注入到基区的电子只有很少一部分与多子空穴复合形成基极电流。与基区电子复合的源源不断的空穴需要基极提供电流来维持。在设计中对集电区则进行较低的P型掺杂且面积很大，以便基区高浓度的电子扩散进去集电区形成集电极电流。

工作原理：

- 发射结正偏:$U_{BE} > U_{ON}$
- 集电结反偏：$U_{CB} \geq 0$,即$U_{CE} \geq U_{BE}$

这时，如果把一个正向电压施加在发射结上，动态平衡被打破（发射结导通），这样会使大量电子注入基极区域。在NPN型晶体管里，基区为P型掺杂，这里电子则为少数载流子，但是却是数量众多的少数载流子。从发射极被注入到基极区域的电子，一方面与这里的多数载流子空穴发生复合，另一方面，由于基极区域掺杂程度低、物理尺寸薄，并且集电结处于反向偏置状态（PN结反向偏置有利于少数载流子的运动），而且集电区面积大，大部分电子将通过漂移运动抵达集电极区域，形成集电极电流。为了尽量缓解电子在到达集电结之前发生的复合，晶体管的基极区域的厚度必须远小于电子的扩散长度（diffusion length，参见菲克定律），使得载流子扩散所需的时间短于半导体少数载流子的寿命。在现代的双极性晶体管中，基极区域厚度的典型值为十分之几微米。

![img](TTL%20Technology.assets/v2-d65c1f02d0c1e85aa84e54173456692b_720w.jpg)

扩散运动形成发射极电流$I_E$,复合运动形成基极电流$I_B$,漂移运动形成集电极电流$I_C$。$I_E = I_B + I_C$

### 输入输出特性

**输入特性**

我们给三极管发射结加上正向偏置电压，因为PN结的输入曲线（如下）是指数关系，即当输入电压超过二极管的门限电压以后，输入电压增加很少，输入电流就会急剧增加。

![img](TTL%20Technology.assets/v2-faf2e031e687e524c5190edd37e0fedc_720w.jpg)

> 以上是PN结特性曲线

![tmp34](TTL%20Technology.assets/tmp34.png)

一旦导通之后电流会特别大， 因为它等效的电流比较小。

$V_{ON}$:开启电压

- 硅管：0.5~0.7V
- 锗管：0.2~0.3V

近似认为：

- $V_{B E}<V_{O N} \quad i_{B}=0$

- $V_{B E} \geq V_{O N} \quad i_{B}$ 的大小由外电路电压, 电阻决定
  $$
  i_{B}=\frac{V_{B B}-V_{B E}}{R_{b}}
  $$

**输出特性**

![image-20211027135333773](TTL%20Technology.assets/image-20211027135333773.png)

![img](TTL%20Technology.assets/450px-Current-Voltage_relationship_of_BJT_zh.png)

这里只给了第一象限的特性，因为这时我们在制造之初希望它达到的特性。当然反过来接也可以。

输出特性曲线明显地分成三个区域。

- 特性曲线右边水平的部分称为放大区（或者叫线性区，也称为正向放大区）：当发射结正向偏置，集电结反向偏置时，晶体管工作在放大区。大多数双极性晶体管的设计目标，是为了在正向放大区得到最大的共射极电流增益$\beta_{\mathrm{F}}$。晶体管工作在这一区域时，集电极-发射极电流与基极电流近似成线性关系。由于电流增益的缘故，当基极电流发生微小的扰动时，集电极-发射极电流将产生较为显著变化。

  放大区的特点是：$i_c$随$i_B$成正比地变化，而几乎不受$v_{CE}$变化的影响。$i_C$随$i_{B}$成正比地变化，而几乎不受$v_{\mathrm{CE}}$变化的影响。$i_{c}$ 和 $i_{\mathrm{B}}$ 的变化量之比称为电流放大系数 $\beta$, 即 $\beta=\Delta i_{c} / \Delta i_{B}$。普通三极管的 $\beta$值多在几十到几百的范围内。

  ![image-20211027141105995](TTL%20Technology.assets/image-20211027141105995.png)

  > 放大区：流控电流源。流控电流源就是这么实现的，等效电阻非常大因为是两个背靠背的PN结，（这也正是理想情况电流源电阻无穷大的原因。

  ![img](TTL%20Technology.assets/200px-NPN_BJT_-_Structure_%2526_circuit.svg.png)

  为了使晶体管能够在集电极和发射极之间传导较大的电流（大约1毫安的数量级），$V_{\mathrm{BE}}$必须超过某个的最小值，使晶体管被导通，这个最小值常被称为“导通电压”。在室温下，硅双极性晶体管的导通电压通常为650毫伏左右，不过这项参数也随着晶体管的具体类型变化。偏置电压$V_{\mathrm{BE}}$使图中下方的PN结被导通，电子能够从发射极扩散到基极。当晶体管处于放大区，基极和集电极之间的电场（源于$V_{\mathrm{CE}}$可以使大部分扩散到基极的电子继续通过图中上方的PN结（发射结），以漂移作用进入集电极，这样就形成了集电极电流$I_{\mathrm{C}}$剩余的电子与基极区域的多数载流子（即空穴）发生复合，从而形成基极电流$I_{\mathrm{B}}$。

  晶体管工作在放大区时，集电极电流$I_{\mathrm{C}}$ 与基极电流 $I_{\mathrm{B}}$的比值被称为直流电流增益。

- 截止区：如果双极性晶体管两个PN结的偏置情况与饱和区恰好相反，那么晶体管将处于截止区。在这种工作模式下，输出电流非常小（小功率的硅晶体管小于1微安，锗晶体管小于几十微安），在数字逻辑中可以用来表示低电平。在曲线中$i_{B}=0$的一条输出特性曲线以下的区域称为截止区。截止区的特点是$i_{\mathrm{c}}$几乎等于零。

  > 不发射的话加再大的电压也不能导通。

- 饱和区：饱和区的特点是$i_{c}$ 不再随 $i_{\mathrm{B}}$ 以 $\beta$ 倍的比例增加而趋向于饱和。硅三极管开始进入饱和区的 $v_{CE}$ 值约为 $0.6 \sim 0.7 \mathrm{~V}$，在深度饱和状态下，集电极和发射极间的饱和压降$V_{CE(sat)}$ 在 $0.2 \mathrm{~V}$ 以下。

  $V_{CE}$越来越小甚至接近0时，上边PN结的电压越来越小甚至开始正偏，则上边PN结的收集电子能力越来越弱，故电流减小甚至接近0.

在数字电路中，我们更关注三极管的开关作用，即要么导通要么截止，所以更想让三极管工作在饱和区与截止区。

> 类比CMOS我们也会发现，三极管的放大区其实就是CMOS的恒流区。所以我们更想让三极管工作在饱和区与截止区。

### 双极型三极管的反相器

![image-20211027142534902](TTL%20Technology.assets/image-20211027142534902.png)

![image-20211027142545960](TTL%20Technology.assets/image-20211027142545960.png)

只要参数配合得当，必能做到$v_i$为低电平时三极管工作在截止状态，输出为高电平；而$v_i$为高电平时三极管工作在饱和状态，输出为低电平。因此，这就是一个反相器电路。

当输人电压 $v_{1}=0$ 时, 三极管的 $v_{B E}=0$。此时$i_{B}=0$，三极管处于截止状态。而由输出特性曲线，$i_{B}=0$时$i_{\mathrm{c}} \approx 0$，电阻$R_{\mathrm{c}}$上没有压降。因此，三极管开关电路的输出为高电平$V_{OH}$，且$V_{OH} \approx V_{CC}$。

当$v_{1}>V_{ON}$后，有$i_B$产生，同时有相应的集电极电流$i_{c}$流过$R_{\mathrm{c}}$和三极管的输出回路，三极管开始进入放大区。根据折线化的输入特性可以近似地求出：
$$
i_{\mathrm{B}}=\frac{v_{I} -V_{\mathrm{ON}}}{R_{\mathrm{B}}}
$$
若三极管的电流放大系数为 $\beta$,则得到
$$
\begin{aligned}
v_{0} &=v_{\mathrm{CE}}=V_{\mathrm{CC}}-i_{C} R_{\mathrm{C}} \\
&=V_{\mathrm{cc}}-\beta i_{\mathrm{B}} R_{\mathrm{C}}
\end{aligned}
$$
随着$v_{I}$ 的升高 $i_{\mathrm{B}}$ 增加, $R_{\mathrm{c}}$ 上的压降增加,而 $v_{o}$ 相应地减小。当$R_{\mathrm{c}}$ 和 $\beta$ 足够大而 $R_{\mathrm{B}}$ 不是特别大时，$v_{O}$ 的变化 $\Delta v_{O}$ 会远远大于 $v_{I}$ 的变化 $\Delta v_{I}$。

 $\Delta v_{O}$ 和的$\Delta v_{I}$比值称为电压放大倍数，用$A_{v}$表示，也即$A_{v}=-\frac{\Delta v_{0}}{\Delta v_{1}}$。负号表示两者的变化方向相反。

在给定输出特性曲线的条件下，也可以用非线性电路的图解法，求出给定电路参数下$v_O$的具体数值。

![image-20211027145248857](TTL%20Technology.assets/image-20211027145248857.png)

![image-20211027145714977](TTL%20Technology.assets/image-20211027145714977.png)

例：

![image-20211027151347010](TTL%20Technology.assets/image-20211027151347010.png)

例：分析参数设计是否合理

![image-20211027152012904](TTL%20Technology.assets/image-20211027152012904.png)



![image-20211027152101352](TTL%20Technology.assets/image-20211027152101352.png)

> 采用二端口的分析方法，将发射极电路等效。

![image-20211027152154936](TTL%20Technology.assets/image-20211027152154936.png)

> 如果算出来$i_B$是0.44mA，乘以20发现是8.8V，5V-8.8V怎么变成负数了？这正是因为参数设计合理，此时工作在饱和区，因而放大倍数变小了，不能再用20算了！

### 三极管反相器的开关等效电路

![image-20211027150502689](TTL%20Technology.assets/image-20211027150502689.png)

![image-20211027150626001](TTL%20Technology.assets/image-20211027150626001.png)

### 动态开关特性

![image-20211027150946618](TTL%20Technology.assets/image-20211027150946618.png)

## TTL反相器

![image-20211028152352836](TTL%20Technology.assets/image-20211028152352836.png)

### 电路结构

对于一个反相器来说，结构就这么复杂，用之前的假设检验法进行遍历并计算显然难度太大，这也是为什么说“在电子电路中定性分析远重要于定量计算”的原因。

上图是74系列TTL反相器的典型电路。因为这种类型电路的输入端和输出端均为三极管结构，所以称为三极管-三极管逻辑电路(Transistor-Transistor Logic)，简称TTL电路。这个电路迭代过十年左右，可以从图上看出，T3管已经在迭代的过程中被简化掉了。

- T1：第一个管子作用与其他管子都不同，电源仅连到管子基极，这个三极管可以简单看成是两个并联的二极管。而且因为左右是并联关系，两边电压会相互牵制。
- T2：第二个管子的开关控制了上下两个电阻的压降，起到一个分配作用。正是如此，这块区域被称为倒向级。
- T4、T5：这两个管子和CMOS反相器中两个管子很相似，它们的开关直接决定输出电压。但它们又都是高电平触发，需要T2管来控制，这一点与CMOS反相器不同。

设电源电压 $V_{c c}=5 \mathrm{~V}$, 输入， m信号的高、低电平分别为$V_{\mathrm{IH}}=3.4 \mathrm{~V}, V_{\mathrm{IL}}=0.2 \mathrm{~V}$。$ \mathrm{PN}$ 结的伏安特性可以用折线化的等效电路代替,并认为开启电压 $V_{ON}$ 为 $0.7 \mathrm{~V}_{\text {。 }}$

在分析的时候首先要确定，为了实现反相器的功能，要有上拉与下拉的互补关系，在输出端，当上拉时应该有T4导通且深度饱和T5截止，而下拉的时候恰好相反。所以下拉时输出电压应为深度饱和电压，上拉时输出电压不会高于5-0.7-0.7=3.6V。

分析：

- 当 $v_{1}=V_{IL}$ 时, $\mathrm{T}_{1}$ 的发射结必然导通, 导通后 $\mathrm{T}_{1}$ 的基极电位被钳在 $v_{B1}=V_{IL}+V_{ON} = 0.9V$。

- 且在导通后电压没有达到开启电压，因此$\mathrm{T}_{2}$的发射结不会导通。

- 由于 $\mathrm{T}_{1}$ 的集电极回路电阻是$R_2$和$T_2$的b-c结反向电阻之和，阻值非常大，因而 $\mathrm{T}_{1}$ 工作在深度饱和状态，$V_{C \mathrm{E}(\mathrm{sat})} \approx 0$。这时$\mathrm{T}_{1}$ 的集电极电流极小，在定量计算时可略而不计。

- $\mathrm{T}_{2}$截止后$v_{C 2}$为高电平，而$v_{E 2}$为低电平，从而使$\mathrm{T}_{4}$ 导通, $\mathrm{T}_{5}$ 截止，输出为高电平$V_{OH}$。

  ![img](TTL%20Technology.assets/v2-4a14da48d13c321e53b449d6b0e0f2bf_720w.jpg)



- 当 $v_{I}=V_{IH}$ 时，如果不考虑$\mathrm{T}_{2}$ 的存在,则应有 $v_{\mathrm{B1}}=V_{\mathrm{IH}}+V_{\mathrm{ON}}=4.1 \mathrm{~V}$

- 而在存在$\mathrm{T}_{2}$ 和 $\mathrm{T}_{5}$ 的情况下, $\mathrm{T}_{2}$ 和 $\mathrm{T}_{5}$ 的发射结必然同时导通。注意这时用到的并不是三极管的特性，而是两个并联的二极管的特性了。为什么T5一定导通？因为输入的是高电平，而这个电压在开启两个PN结后还有富余，所以T5导通。

  > 这里一定要注意，因为之前三极管的工作曲线只给了第一工作象限的，但是这里$V_{CE}$并不是大于0的，所以这里要把它当作两个背靠背的PN结来进行分析。

- 而一旦 $\mathrm{T}_{2}$ 和 $\mathrm{T}_{5}$ 导通之后, $v_{BI} $便被钳在了2.1V（0.7+0.7+0.7）,所以$v_{BI} $在实际上不可能等于4.1V，只能是2.1V左右。 当嵌在了2.1V的时候，一个并联电路出现电压不相同的现象，按道理讲输入电压会被拉低，但因为T1的存在，T1管b-e间压降此时会低于开启电压，b-e通路关闭，将输入和整个电路隔绝开来。

- $\mathrm{T}_{2}$导通使$v_{\mathrm{C} 2} $降低而$v_{\mathrm{E} 2}$升高，导致$\mathrm{T}_{4}$截止、$\mathrm{T}_{5}$导通，输出变为低电平$V_{OL}$。

  ![img](TTL%20Technology.assets/v2-0d4ebd0a0b104dfcc6c81d123da3277c_720w.jpg)

  

由于 $\mathrm{T}_{2}$ 集电极输出的电压信号和发射极输出的电压信号变化方向相反,所以将这一级称为倒相级。输出级的工作特点是在稳定状态下 $T_{4}$ 和 $T_{5}$ 总是一个导通而另一个截止,这就有效地降低了输出级的静态功耗并提高了驱动负载的能力。通常将这种形式的电路称为推拉式 (push-pull) 电路或图腾柱(totem-pole ) 输出电路。为确保 $\mathrm{T}_{5}$ 饱和导通时 $\mathrm{T}_{4}$ 可靠地截止, 又在 $\mathrm{T}_{4}$ 的发射极下面串进了二极管 $\mathrm{D}_{2}$ 。

$\mathrm{D}_{1}$ 是输入端钳位二极管,它既可以抑制输入端可能出现的负极性干扰脉冲, 又可以防止输入电压为负时 $\mathrm{T}_{1}$ 的发射极电流过大,起到保护作用。这个二极管允许通过的最大电流约为 $20 \mathrm{~mA}$ 。

问：

1. 反相的功能T2配合T4和T5其实就已经实现了，T1是不是多余的呢？

   > 不是，前面分析到，高电平时T1做到了防止输入高电平时电压被拉低的情况。你想想要是接入的是一个电源，本身就是3.4V，而电路只能吸收1.4V，就相当于一个2V的电源直接用导线连起来，电路会直接烧毁。

   > 为什么说这三个就实现了呢？因为观察上图的分析，T2管和T5管处于一个联动的状态。T2管和T5管导通之后，T4管处于截止，这时输出低电平；T2管和T5管截止，T4管导通，这时输出高电平。

2. TTL相比CMOS有什么优势？

   > 因为之前分析到，高电平输入，最后输入和电路被隔绝了，这就是TTL十分特殊的地方。TTL电路输入口是可以悬空的，悬空时相当于输入高电平。而CMOS管中，电源悬空时MOS管栅极处有较大的电势，容易产生静电毁坏器件。

问：为什么输入的低电平是0.2V，输入的高电平是3.4V呢？因为电路的输入电压应该是前一级的输出电压，而刚才的分析也可以看到，输出电压的低电平到不了0，最低就是深度饱和电压，大概在0.2V左右，而输出电压也不能高过3.6V，再加上一些损耗，就是3.4V左右了。

### 电压传输特性

![image-20211028164634480](TTL%20Technology.assets/image-20211028164634480.png)

![image-20211028152352836](TTL%20Technology.assets/image-20211028152352836.png)

![image-20211028165105046](TTL%20Technology.assets/image-20211028165105046.png)

> 之前也分析过，此时等效出的Rc特别大。T1在深度饱和状态。

![image-20211028165115245](TTL%20Technology.assets/image-20211028165115245.png)

> 注意BC端是线性下降，因为此时T2导通，随着$v_I$增加，T2管的$V_{BE}$增加，则$I_B$增加，$I_C$也增加，这样$v_{C2}$就会下降。注意分析$T_2$管的时候注意，虽然它是导通的，但是它是工作在放大区的！
>
> 而此时还有一点需要注意，虽然$V_{C2}$的绝对值是要大于$V_{E2}$的，但是随着$V_{C2}$的值减小，$V_{E2}$的值反而在上升。分析的时候要通过电流-电阻的关系来分析。

![image-20211028165128289](TTL%20Technology.assets/image-20211028165128289.png)

> 此时T5管导通，出现了电压的钳制现象。

![image-20211028165139521](TTL%20Technology.assets/image-20211028165139521.png)

观察上边电路的结构图，所有的管子都没有给出$\beta$值，而且电阻等结构的值也是典型值，即这个电路的设计是目标导向的，就要实现一个反相器的目标，如果实现不了的话就要调整电路参数。

注意：

1. $T_{2}$ 的输出 $V_{C 2}$ 和 $V_{e 2}$ 变化方向相反, 故称倒相级
2. 输出级在稳态下, $T_{4}$ 和 $T_{5}$ 总有一个导通, 一个截止。既能降低功耗又提高了带负载能力，称推拉式。
3. $D_{1}$ 抑制负向干扰（保证输入不能低于-0.7V）
   $D_{2}$ 保证 $T_{2} T_{5}$ 导通时 $T_{4}$ 可靠地截止。

### 输入噪声容限（直流）



$V_{N H}=V_{O H(\min )}-V_{I H(\min )}$

$V_{N L}=V_{I L(\max )}-V_{O L(\max )}$

74系列门电路的典型参数为$V_{O H(\min )}=2.4 \mathrm{~V}, V_{OL(\max )}=0.4 \mathrm{~V}$，$V_{\text {IH }(\text { min })}=2.0 \mathrm{~V}$，$ V_{IL(\max )}=0.8 \mathrm{~V}$，故得到$V_{\mathrm{NH}}=0.4 \mathrm{~V}, V_{\mathrm{NL}}=0.4 \mathrm{~V}$。



### 静态输入、输出特性

![image-20211028182812233](TTL%20Technology.assets/image-20211028182812233.png)

在反向器电路中，如果仅考虑输入信号是高电平和低电平而不是某一个中间值的情况，则可忽略$\mathrm{T}_{2}$ 和 $\mathrm{T}_{3}$ 的 $\mathrm{b}-\mathrm{c}$ 结反向电流以及$R_{3}$ 对 $\mathrm{T}_{5}$基极回路的影响，将输入端电路等效如下。

![image-20211028182746953](TTL%20Technology.assets/image-20211028182746953.png)

![image-20211028183137528](TTL%20Technology.assets/image-20211028183137528.png)

> 输入电压介于高、低电平之间的情况要复杂一些，但是考虑到这种情况通常只发生在输入信号电平转换的暂短过程中，所以就不做详细的分析了。

观察输入特性曲线，当输入是高电平的时候，电流比较小（对前级电流没有很高的要求），功耗也比较小。

**输出特性**

1. 高电平输出特性

   ![image-20211029214640805](TTL%20Technology.assets/image-20211029214640805.png)

   > 只能确定T4管工作在导通状态，不能确定它工作在放大还是饱和状态。它究竟工作在什么状态取决于输出端接进电路的负载。也就是图上的$R_L$。

2. 低电平输出特性

   ![image-20211029214754102](TTL%20Technology.assets/image-20211029214754102.png)

   ![image-20211029214810342](TTL%20Technology.assets/image-20211029214810342.png)

### 输入端负载特性

![image-20211029230735096](TTL%20Technology.assets/image-20211029230735096.png)

![tmp494B](TTL%20Technology.assets/tmp494B.png)

当输入电流流过$R_P$,必然会在$R_P$上产生压降而形成输入端电位$V_I$，而且$R_P$越大$V_I$也越大。不过，在$V_{B 1}=2.1 \mathrm{~V}$ 后，$R_P$增大时$V_I$不再增大。

在 $V_{B 1}<2.1 V\left(V_{1}<1.4 V\right)$ 以前, 有 $V_{I}=\frac{R_{P}}{R_{1}+R_{P}}\left(V_{C C}-V_{B E 1}\right)$

> 注意要减去$V_{B E 1}$!

$R_{P} \geq 2 K \Omega$ 时,$V_{I}=1.4 V\left(V_{B 1}=2.1 V\right) \Rightarrow V_{O}=V_{O L}$，所以从输出端看，输入悬空与接高电平等效。

![image-20211029232424672](TTL%20Technology.assets/image-20211029232424672.png)

![image-20211029232446635](TTL%20Technology.assets/image-20211029232446635.png)

综合以上两种情况，应该取$R_{\mathrm{P}} \leqslant 0.69 \mathrm{k} \Omega$。也就是说，$G_1$和$G_2$之间串联的电阻不应大于690$\Omega$，否则当$v_{Ol}=V_{OL}$ 时 $v_{12}$ 可能超过 $V_{\mathrm{IL}(\max )}$ 值。

### 扇出特性（带负载能力）

![image-20211029235509377](TTL%20Technology.assets/image-20211029235509377.png)

![image-20211029235528898](TTL%20Technology.assets/image-20211029235528898.png) 

前端输出的电流除以后端想要的电流就是能够驱动的门电路负载的数量。

### 动态特性曲线

![tmpE37F](TTL%20Technology.assets/tmpE37F.png)

> 但是这个定义在实际中不太常用，常用的是之前在CMOS中定义的$t_{PD}$与$t_{CD}$.

 **交流噪声容限**

和CMOS反相器一样,TTL电路的交流噪声容限也大于直流噪声容限。这是由于TTL电路中存在三极管的开关时间和分布电容的充放电过程,因而输入信号状态变化时必须有足够的变化幅度和作用时间才能使输出状态改变。在输入信号为窄脉冲,而且脉冲宽度接近于门电路传输延迟时间的情况下,为使输出状态改变所需要的脉冲幅度将远大于信号为直流时所需要的信号变化幅度。

> 因为这其实是一个能量传输的过程，面积是一定的，如果脉冲宽度比较短，所以高度就要更高。

> 而这也是数字电路对于高频信号有更好抗干扰能力的原因，对于高频信号，即使有一个很高的信号，我还是能很好地抗干扰。

下图为不同宽度的窄脉冲时TTL反相器的交流噪声容限曲线。图中以$t_{\text {w }}$表示输入脉冲宽度，以$V_{\mathrm{NA}}$表示输入脉冲的幅度。在图（a）中将输出高电平由额定值降至2.0V时输入正脉冲的幅度定义为正脉冲噪声容限，在图（b）中将输出低电平由额定值上升至0.8V时输出负脉冲的幅度定义为负脉冲噪声容限。

![image-20211030002054206](TTL%20Technology.assets/image-20211030002054206.png)

**电源的动态尖峰电流**

![image-20211030002859741](TTL%20Technology.assets/image-20211030002859741.png)

![image-20211030002937085](TTL%20Technology.assets/image-20211030002937085.png)

![image-20211030003033076](TTL%20Technology.assets/image-20211030003033076.png)

![image-20211030003042910](TTL%20Technology.assets/image-20211030003042910.png)

![image-20211030003159981](TTL%20Technology.assets/image-20211030003159981.png)

![image-20211030003225164](TTL%20Technology.assets/image-20211030003225164.png)

![image-20211030003321870](TTL%20Technology.assets/image-20211030003321870.png)

 

## 其他类型的TTL门电路

### 与非门

与非门与反相器电路的区别在于输入端改成了多发射极三极管。

![image-20211030004207980](TTL%20Technology.assets/image-20211030004207980.png)

多发射极三极管的结构如下，它的基区和集电区是共用的，而在P型的基区上制作了两个（或多个）高掺杂的N型区，形成两个互相独立的发射极。为了简化处理，可以用等效电路表示发射极三极管，不难发现这里构成了一个二极管与门电路。

![image-20211030004403922](TTL%20Technology.assets/image-20211030004403922.png)

![image-20211030004741616](TTL%20Technology.assets/image-20211030004741616.png)
$$
Y=(A \cdot B)^{\prime}
$$
![image-20211030004818733](TTL%20Technology.assets/image-20211030004818733.png)

### 或非门

![image-20211030005113031](TTL%20Technology.assets/image-20211030005113031.png)

或非：$Y=(A + B)^{\prime}$

与或非：$Y=(A B+C D){\prime}$

### 异或门

![image-20211030010405031](TTL%20Technology.assets/image-20211030010405031.png)

分析，从输出端开始分析：

首先，T6并联T7充当的就是原来T2的角色，所以$Y=(T_6 + T_7)^{\prime}$

而T6用二极管等效电路分析，就是AB。

而T4就是B，T5就是A，两者又是并联关系。

### OC门

![image-20211030013648705](TTL%20Technology.assets/image-20211030013648705.png)

![image-20211030013811230](TTL%20Technology.assets/image-20211030013811230.png)

![image-20211030013907986](TTL%20Technology.assets/image-20211030013907986.png)

![image-20211030173328160](TTL%20Technology.assets/image-20211030173328160.png)

注意：这里计算的是外接上拉电阻$R_L$,而外接上拉电阻选择的逻辑在前边也介绍过，即要求：线与的时候OC门输出管全部截止时，$V_{o}>V_{OH}$，则$R_L$不能太大，算得$R_L$的上限；而OC门仅一个输出管道通的时候，有$V_O>V_{OL}$,故$R_L$不能太小，否则$i_L$过大，则算的$R_L$的下限。

![image-20211030173508565](TTL%20Technology.assets/image-20211030173508565.png)

### 三态输出门(Three state output gate, TS)

![image-20211030174319591](TTL%20Technology.assets/image-20211030174319591.png)

TTL电路中的三态输出门是在普通门电路的基础上附加控制电路而构成的

![image-20211030174515885](TTL%20Technology.assets/image-20211030174515885.png)

![image-20211030174800163](TTL%20Technology.assets/image-20211030174800163.png)

为了让三态门达到总线的控制要求，需要让这些EN端在任何时候有且仅有一个为1。想到了之前在逻辑式中讲的最小式，用最小式对每一个三态门进行编码，每个三态门的地址就是一个最小项。

## ECL集成电路

![image-20211030180055940](TTL%20Technology.assets/image-20211030180055940.png)

![image-20211030180345462](TTL%20Technology.assets/image-20211030180345462.png)

## Bi-CMOS电路

![image-20211030180501999](TTL%20Technology.assets/image-20211030180501999.png)

![image-20211030180606333](TTL%20Technology.assets/image-20211030180606333.png)

![image-20211030180620507](TTL%20Technology.assets/image-20211030180620507.png)

## 不同类型数字集成电路间的接口

接口要满足的条件无非是两个，一个是电压的匹配，一个是电流的驱动。

在电路中，首先会遇到不同类型器件互相对接的问题，其次， 除了原有的5V系列逻辑电平之外，3.3V和2.5V系列的逻辑电平也已经成为通用的标准。因此，当不同逻辑电平的器件在同一个系统中使用时，还需要解决不同逻辑电平之间的转换问题。

![image-20211030181950782](TTL%20Technology.assets/image-20211030181950782.png)

![image-20211030182017725](TTL%20Technology.assets/image-20211030182017725.png)

### 用TTL电路驱动CMOS电路

![image-20211030182533446](TTL%20Technology.assets/image-20211030182533446.png)

### 用CMOS电路驱动TTL电路

![image-20211030183428751](TTL%20Technology.assets/image-20211030183428751.png)

![image-20211030184042423](TTL%20Technology.assets/image-20211030184042423.png)

### 不同逻辑电平电路间的接口

![image-20211030183956588](TTL%20Technology.assets/image-20211030183956588.png)

![image-20211030184146591](TTL%20Technology.assets/image-20211030184146591.png)

![image-20211030184154774](TTL%20Technology.assets/image-20211030184154774.png)

![image-20211030184212429](TTL%20Technology.assets/image-20211030184212429.png)

![image-20211030184228174](TTL%20Technology.assets/image-20211030184228174.png)
