Fitter report for PIC
Thu Dec 12 20:00:58 2024
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Bidir Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+------------------------------------+----------------------------------------------+
; Fitter Status                      ; Successful - Thu Dec 12 20:00:58 2024        ;
; Quartus II Version                 ; 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition ;
; Revision Name                      ; PIC                                          ;
; Top-level Entity Name              ; PIC                                          ;
; Family                             ; Cyclone II                                   ;
; Device                             ; EP2C35F672C6                                 ;
; Timing Models                      ; Final                                        ;
; Total logic elements               ; 3,054 / 33,216 ( 9 % )                       ;
;     Total combinational functions  ; 2,157 / 33,216 ( 6 % )                       ;
;     Dedicated logic registers      ; 2,227 / 33,216 ( 7 % )                       ;
; Total registers                    ; 2227                                         ;
; Total pins                         ; 18 / 475 ( 4 % )                             ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 57,344 / 483,840 ( 12 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                               ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                ;
+------------------------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 4421 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 4421 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 4421    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in Z:/home/rafael/MEGA/Projects/faculdade/reconfiguraveis/PUC-sistemas-reconfiguraveis/tp4/PIC.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 3,054 / 33,216 ( 9 % )     ;
;     -- Combinational with no register       ; 827                        ;
;     -- Register only                        ; 897                        ;
;     -- Combinational with a register        ; 1330                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1825                       ;
;     -- 3 input functions                    ; 250                        ;
;     -- <=2 input functions                  ; 82                         ;
;     -- Register only                        ; 897                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2129                       ;
;     -- arithmetic mode                      ; 28                         ;
;                                             ;                            ;
; Total registers*                            ; 2,227 / 34,593 ( 6 % )     ;
;     -- Dedicated logic registers            ; 2,227 / 33,216 ( 7 % )     ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 217 / 2,076 ( 10 % )       ;
; User inserted logic elements                ; 0                          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 18 / 475 ( 4 % )           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
; Global signals                              ; 2                          ;
; M4Ks                                        ; 14 / 105 ( 13 % )          ;
; Total block memory bits                     ; 57,344 / 483,840 ( 12 % )  ;
; Total block memory implementation bits      ; 64,512 / 483,840 ( 13 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 2 / 16 ( 13 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 4%               ;
; Peak interconnect usage (total/H/V)         ; 40% / 38% / 41%            ;
; Maximum fan-out node                        ; nrst~clkctrl               ;
; Maximum fan-out                             ; 2215                       ;
; Highest non-global fan-out signal           ; ram_mem:inst14|Selector0~0 ;
; Highest non-global fan-out                  ; 576                        ;
; Total fan-out                               ; 17613                      ;
; Average fan-out                             ; 3.72                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk  ; P2    ; 1        ; 0            ; 18           ; 2           ; 64                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; nrst ; P1    ; 1        ; 0            ; 18           ; 3           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source       ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------+---------------------+
; porta[0] ; B8    ; 3        ; 16           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; port_io:inst12|tris_reg[0] ; -                   ;
; porta[1] ; D11   ; 3        ; 22           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; port_io:inst12|tris_reg[1] ; -                   ;
; porta[2] ; AF9   ; 8        ; 22           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; port_io:inst12|tris_reg[2] ; -                   ;
; porta[3] ; AE9   ; 8        ; 20           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; port_io:inst12|tris_reg[3] ; -                   ;
; porta[4] ; M3    ; 2        ; 0            ; 23           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; port_io:inst12|tris_reg[4] ; -                   ;
; porta[5] ; C9    ; 3        ; 16           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; port_io:inst12|tris_reg[5] ; -                   ;
; porta[6] ; L3    ; 2        ; 0            ; 24           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; port_io:inst12|tris_reg[6] ; -                   ;
; porta[7] ; M5    ; 2        ; 0            ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; port_io:inst12|tris_reg[7] ; -                   ;
; portb[0] ; A9    ; 3        ; 20           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; port_io:inst12|tris_reg[0] ; -                   ;
; portb[1] ; H12   ; 3        ; 18           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; port_io:inst12|tris_reg[1] ; -                   ;
; portb[2] ; AD10  ; 8        ; 22           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; port_io:inst12|tris_reg[2] ; -                   ;
; portb[3] ; AC10  ; 8        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; port_io:inst12|tris_reg[3] ; -                   ;
; portb[4] ; M2    ; 2        ; 0            ; 23           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; port_io:inst12|tris_reg[4] ; -                   ;
; portb[5] ; A10   ; 3        ; 22           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; port_io:inst12|tris_reg[5] ; -                   ;
; portb[6] ; L10   ; 2        ; 0            ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; port_io:inst12|tris_reg[6] ; -                   ;
; portb[7] ; M4    ; 2        ; 0            ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; port_io:inst12|tris_reg[7] ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 2 / 64 ( 3 % )  ; 3.3V          ; --           ;
; 2        ; 8 / 59 ( 14 % ) ; 3.3V          ; --           ;
; 3        ; 6 / 56 ( 11 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 65 ( 0 % )  ; 3.3V          ; --           ;
; 6        ; 1 / 59 ( 2 % )  ; 3.3V          ; --           ;
; 7        ; 0 / 58 ( 0 % )  ; 3.3V          ; --           ;
; 8        ; 4 / 56 ( 7 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; portb[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 447        ; 3        ; portb[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; portb[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; portb[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; porta[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; porta[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; porta[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; porta[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; porta[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; portb[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; porta[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; portb[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; portb[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 55         ; 2        ; porta[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 2        ; portb[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 54         ; 2        ; porta[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; nrst                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 67         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                   ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------+--------------+
; |PIC                                      ; 3054 (0)    ; 2227 (0)                  ; 0 (0)         ; 57344       ; 14   ; 0            ; 0       ; 0         ; 18   ; 0            ; 827 (0)      ; 897 (0)           ; 1330 (0)         ; |PIC                                                                                  ; work         ;
;    |addr_max:inst5|                       ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |PIC|addr_max:inst5                                                                   ; work         ;
;    |busmux:inst|                          ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 12 (0)           ; |PIC|busmux:inst                                                                      ;              ;
;       |lpm_mux:$00000|                    ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 12 (0)           ; |PIC|busmux:inst|lpm_mux:$00000                                                       ;              ;
;          |mux_smc:auto_generated|         ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 12 (12)          ; |PIC|busmux:inst|lpm_mux:$00000|mux_smc:auto_generated                                ;              ;
;    |controller:inst3|                     ; 67 (67)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 3 (3)            ; |PIC|controller:inst3                                                                 ; work         ;
;    |fsr_reg:inst6|                        ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |PIC|fsr_reg:inst6                                                                    ;              ;
;    |pc_reg:inst10|                        ; 178 (178)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 12 (12)           ; 116 (116)        ; |PIC|pc_reg:inst10                                                                    ; work         ;
;    |port_io:inst12|                       ; 25 (25)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 8 (8)             ; 8 (8)            ; |PIC|port_io:inst12                                                                   ;              ;
;    |port_io:inst13|                       ; 21 (21)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 3 (3)             ; 5 (5)            ; |PIC|port_io:inst13                                                                   ;              ;
;    |ram_mem:inst14|                       ; 2568 (2568) ; 2048 (2048)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 520 (520)    ; 874 (874)         ; 1174 (1174)      ; |PIC|ram_mem:inst14                                                                   ;              ;
;    |rom_4096x14:inst7|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 57344       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PIC|rom_4096x14:inst7                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 57344       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PIC|rom_4096x14:inst7|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_qe71:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 57344       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |PIC|rom_4096x14:inst7|altsyncram:altsyncram_component|altsyncram_qe71:auto_generated ; work         ;
;    |status_reg:inst4|                     ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |PIC|status_reg:inst4                                                                 ; work         ;
;    |ula:inst2|                            ; 126 (126)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (110)    ; 0 (0)             ; 16 (16)          ; |PIC|ula:inst2                                                                        ; work         ;
;    |w_reg:inst1|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PIC|w_reg:inst1                                                                      ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; porta[7] ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; porta[6] ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; porta[5] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; porta[4] ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; porta[3] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; porta[2] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; porta[1] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; porta[0] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; portb[7] ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; portb[6] ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; portb[5] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; portb[4] ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; portb[3] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; portb[2] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; portb[1] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; portb[0] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; clk      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; nrst     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                               ;
+--------------------------------+-------------------+---------+
; Source Pin / Fanout            ; Pad To Core Index ; Setting ;
+--------------------------------+-------------------+---------+
; porta[7]                       ;                   ;         ;
;      - port_io:inst13|latch[7] ; 0                 ; 6       ;
; porta[6]                       ;                   ;         ;
;      - port_io:inst13|latch[6] ; 1                 ; 6       ;
; porta[5]                       ;                   ;         ;
;      - port_io:inst13|latch[5] ; 0                 ; 6       ;
; porta[4]                       ;                   ;         ;
;      - port_io:inst13|latch[4] ; 0                 ; 6       ;
; porta[3]                       ;                   ;         ;
;      - port_io:inst13|latch[3] ; 0                 ; 6       ;
; porta[2]                       ;                   ;         ;
;      - port_io:inst13|latch[2] ; 0                 ; 6       ;
; porta[1]                       ;                   ;         ;
;      - port_io:inst13|latch[1] ; 0                 ; 6       ;
; porta[0]                       ;                   ;         ;
;      - port_io:inst13|latch[0] ; 0                 ; 6       ;
; portb[7]                       ;                   ;         ;
;      - port_io:inst12|latch[7] ; 1                 ; 6       ;
; portb[6]                       ;                   ;         ;
;      - port_io:inst12|latch[6] ; 0                 ; 6       ;
; portb[5]                       ;                   ;         ;
;      - port_io:inst12|latch[5] ; 1                 ; 6       ;
; portb[4]                       ;                   ;         ;
;      - port_io:inst12|latch[4] ; 1                 ; 6       ;
; portb[3]                       ;                   ;         ;
;      - port_io:inst12|latch[3] ; 1                 ; 6       ;
; portb[2]                       ;                   ;         ;
;      - port_io:inst12|latch[2] ; 1                 ; 6       ;
; portb[1]                       ;                   ;         ;
;      - port_io:inst12|latch[1] ; 0                 ; 6       ;
; portb[0]                       ;                   ;         ;
;      - port_io:inst12|latch[0] ; 1                 ; 6       ;
; clk                            ;                   ;         ;
; nrst                           ;                   ;         ;
+--------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                ;
+----------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                             ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; clk                              ; PIN_P2             ; 64      ; Clock         ; no     ; --                   ; --               ; --                        ;
; clk                              ; PIN_P2             ; 2178    ; Clock         ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; controller:inst3|wr_w_reg_en~3   ; LCCOMB_X24_Y21_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; fsr_reg:inst6|mem_reg[6]~2       ; LCCOMB_X15_Y19_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; nrst                             ; PIN_P1             ; 2215    ; Async. clear  ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; pc_reg:inst10|process_3~0        ; LCCOMB_X21_Y22_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; pc_reg:inst10|stack_popped[1]~0  ; LCCOMB_X33_Y22_N14 ; 12      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; pc_reg:inst10|stack_reg6[4]~1    ; LCCOMB_X33_Y21_N12 ; 96      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; port_io:inst12|tris_reg[0]       ; LCFF_X21_Y23_N29   ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; port_io:inst12|tris_reg[1]       ; LCFF_X21_Y23_N13   ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; port_io:inst12|tris_reg[2]       ; LCFF_X21_Y23_N23   ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; port_io:inst12|tris_reg[3]       ; LCFF_X21_Y23_N9    ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; port_io:inst12|tris_reg[3]~2     ; LCCOMB_X21_Y23_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; port_io:inst12|tris_reg[4]       ; LCFF_X21_Y23_N5    ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; port_io:inst12|tris_reg[5]       ; LCFF_X21_Y23_N31   ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; port_io:inst12|tris_reg[6]       ; LCFF_X21_Y23_N25   ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; port_io:inst12|tris_reg[7]       ; LCFF_X21_Y23_N7    ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; port_io:inst13|latch~0           ; LCCOMB_X22_Y22_N0  ; 24      ; Latch enable  ; no     ; --                   ; --               ; --                        ;
; port_io:inst13|port_reg[7]~0     ; LCCOMB_X16_Y22_N22 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|WideNor1~0        ; LCCOMB_X27_Y22_N16 ; 10      ; Latch enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[0][3]~148    ; LCCOMB_X20_Y14_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[10][3]~124   ; LCCOMB_X25_Y16_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[11][3]~183   ; LCCOMB_X25_Y16_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[12][3]~134   ; LCCOMB_X20_Y14_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[13][3]~164   ; LCCOMB_X28_Y15_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[14][3]~152   ; LCCOMB_X19_Y19_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[15][3]~181   ; LCCOMB_X19_Y19_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[16][3]~189   ; LCCOMB_X21_Y14_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[17][3]~175   ; LCCOMB_X16_Y17_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[18][3]~185   ; LCCOMB_X21_Y26_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[19][3]~158   ; LCCOMB_X25_Y23_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[1][3]~179    ; LCCOMB_X18_Y22_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[20][3]~187   ; LCCOMB_X18_Y17_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[21][3]~180   ; LCCOMB_X31_Y21_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[22][3]~191   ; LCCOMB_X18_Y17_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[23][3]~160   ; LCCOMB_X27_Y25_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[24][3]~190   ; LCCOMB_X27_Y18_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[25][3]~165   ; LCCOMB_X28_Y19_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[26][3]~186   ; LCCOMB_X27_Y18_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[27][3]~182   ; LCCOMB_X28_Y19_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[28][3]~188   ; LCCOMB_X18_Y17_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[29][3]~170   ; LCCOMB_X27_Y18_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[2][3]~129    ; LCCOMB_X29_Y24_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[30][3]~192   ; LCCOMB_X18_Y17_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[31][3]~184   ; LCCOMB_X27_Y25_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[32][3]~147   ; LCCOMB_X31_Y24_N24 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[33][3]~178   ; LCCOMB_X31_Y24_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[34][3]~128   ; LCCOMB_X25_Y21_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[35][3]~113   ; LCCOMB_X31_Y24_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[36][3]~138   ; LCCOMB_X31_Y15_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[37][3]~173   ; LCCOMB_X31_Y15_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[38][3]~155   ; LCCOMB_X31_Y15_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[39][3]~110   ; LCCOMB_X31_Y15_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[3][3]~159    ; LCCOMB_X29_Y24_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[40][3]~143   ; LCCOMB_X22_Y15_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[41][3]~168   ; LCCOMB_X17_Y17_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[42][3]~123   ; LCCOMB_X22_Y15_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[43][3]~119   ; LCCOMB_X31_Y24_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[44][3]~133   ; LCCOMB_X31_Y16_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[45][3]~163   ; LCCOMB_X16_Y17_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[46][3]~151   ; LCCOMB_X24_Y16_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[47][3]~116   ; LCCOMB_X31_Y24_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[48][3]~145   ; LCCOMB_X29_Y19_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[49][3]~176   ; LCCOMB_X29_Y19_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[4][3]~139    ; LCCOMB_X20_Y14_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[50][3]~126   ; LCCOMB_X29_Y19_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[51][3]~111   ; LCCOMB_X29_Y19_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[52][3]~136   ; LCCOMB_X31_Y22_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[53][3]~171   ; LCCOMB_X24_Y27_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[54][3]~153   ; LCCOMB_X31_Y22_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[55][3]~108   ; LCCOMB_X31_Y22_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[56][3]~142   ; LCCOMB_X19_Y16_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[57][3]~167   ; LCCOMB_X17_Y17_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[58][3]~122   ; LCCOMB_X25_Y21_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[59][3]~118   ; LCCOMB_X31_Y24_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[5][3]~174    ; LCCOMB_X24_Y27_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[60][3]~132   ; LCCOMB_X24_Y16_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[61][3]~162   ; LCCOMB_X16_Y17_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[62][3]~150   ; LCCOMB_X24_Y16_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[63][3]~115   ; LCCOMB_X31_Y24_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[64][3]~146   ; LCCOMB_X31_Y24_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[65][3]~177   ; LCCOMB_X18_Y25_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[66][3]~127   ; LCCOMB_X29_Y24_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[67][3]~112   ; LCCOMB_X31_Y24_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[68][3]~137   ; LCCOMB_X31_Y16_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[69][3]~172   ; LCCOMB_X31_Y16_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[6][3]~156    ; LCCOMB_X31_Y22_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[70][3]~154   ; LCCOMB_X31_Y16_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[71][3]~109   ; LCCOMB_X31_Y22_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[72][3]~141   ; LCCOMB_X28_Y14_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[73][3]~166   ; LCCOMB_X17_Y14_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[74][3]~121   ; LCCOMB_X25_Y16_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[75][3]~117   ; LCCOMB_X31_Y24_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[76][3]~131   ; LCCOMB_X31_Y15_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[77][3]~161   ; LCCOMB_X28_Y15_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[78][3]~149   ; LCCOMB_X23_Y16_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[79][3]~114   ; LCCOMB_X31_Y24_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[7][3]~157    ; LCCOMB_X31_Y22_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[8][3]~144    ; LCCOMB_X28_Y14_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem0[9][3]~169    ; LCCOMB_X25_Y16_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[0][3]~120    ; LCCOMB_X20_Y14_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[10][3]~100   ; LCCOMB_X21_Y27_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[11][3]~151   ; LCCOMB_X21_Y27_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[12][3]~108   ; LCCOMB_X20_Y14_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[13][3]~157   ; LCCOMB_X28_Y15_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[14][3]~124   ; LCCOMB_X27_Y25_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[15][3]~174   ; LCCOMB_X27_Y25_N24 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[16][3]~146   ; LCCOMB_X27_Y18_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[17][3]~164   ; LCCOMB_X19_Y14_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[18][3]~142   ; LCCOMB_X17_Y16_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[19][3]~150   ; LCCOMB_X25_Y21_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[1][3]~172    ; LCCOMB_X18_Y22_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[20][3]~144   ; LCCOMB_X18_Y17_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[21][3]~158   ; LCCOMB_X31_Y21_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[22][3]~148   ; LCCOMB_X27_Y25_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[23][3]~175   ; LCCOMB_X27_Y25_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[24][3]~147   ; LCCOMB_X16_Y17_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[25][3]~173   ; LCCOMB_X28_Y19_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[26][3]~143   ; LCCOMB_X28_Y19_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[27][3]~153   ; LCCOMB_X25_Y21_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[28][3]~145   ; LCCOMB_X18_Y17_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[29][3]~163   ; LCCOMB_X27_Y18_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[2][3]~104    ; LCCOMB_X29_Y24_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[30][3]~149   ; LCCOMB_X27_Y25_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[31][3]~177   ; LCCOMB_X27_Y25_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[32][3]~119   ; LCCOMB_X31_Y15_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[33][3]~171   ; LCCOMB_X31_Y24_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[34][3]~103   ; LCCOMB_X25_Y21_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[35][3]~135   ; LCCOMB_X20_Y25_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[36][3]~111   ; LCCOMB_X31_Y15_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[37][3]~161   ; LCCOMB_X31_Y15_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[38][3]~127   ; LCCOMB_X25_Y21_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[39][3]~141   ; LCCOMB_X20_Y25_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[3][3]~152    ; LCCOMB_X29_Y24_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[40][3]~115   ; LCCOMB_X22_Y15_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[41][3]~167   ; LCCOMB_X17_Y17_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[42][3]~99    ; LCCOMB_X22_Y15_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[43][3]~132   ; LCCOMB_X21_Y27_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[44][3]~107   ; LCCOMB_X16_Y17_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[45][3]~156   ; LCCOMB_X16_Y17_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[46][3]~123   ; LCCOMB_X25_Y21_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[47][3]~138   ; LCCOMB_X20_Y25_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[48][3]~117   ; LCCOMB_X29_Y19_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[49][3]~169   ; LCCOMB_X29_Y19_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[4][3]~112    ; LCCOMB_X20_Y14_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[50][3]~101   ; LCCOMB_X28_Y17_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[51][3]~133   ; LCCOMB_X28_Y17_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[52][3]~109   ; LCCOMB_X31_Y22_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[53][3]~159   ; LCCOMB_X24_Y27_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[54][3]~125   ; LCCOMB_X25_Y21_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[55][3]~139   ; LCCOMB_X20_Y25_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[56][3]~114   ; LCCOMB_X19_Y16_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[57][3]~166   ; LCCOMB_X17_Y17_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[58][3]~98    ; LCCOMB_X25_Y21_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[59][3]~131   ; LCCOMB_X21_Y27_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[5][3]~162    ; LCCOMB_X24_Y27_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[60][3]~106   ; LCCOMB_X24_Y16_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[61][3]~155   ; LCCOMB_X16_Y17_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[62][3]~122   ; LCCOMB_X24_Y16_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[63][3]~137   ; LCCOMB_X20_Y25_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[64][3]~118   ; LCCOMB_X31_Y15_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[65][3]~170   ; LCCOMB_X18_Y25_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[66][3]~102   ; LCCOMB_X18_Y16_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[67][3]~134   ; LCCOMB_X25_Y22_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[68][3]~110   ; LCCOMB_X31_Y15_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[69][3]~160   ; LCCOMB_X31_Y16_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[6][3]~128    ; LCCOMB_X27_Y25_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[70][3]~126   ; LCCOMB_X25_Y21_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[71][3]~140   ; LCCOMB_X20_Y25_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[72][3]~113   ; LCCOMB_X31_Y15_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[73][3]~165   ; LCCOMB_X17_Y18_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[74][3]~97    ; LCCOMB_X25_Y21_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[75][3]~130   ; LCCOMB_X21_Y27_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[76][3]~105   ; LCCOMB_X31_Y15_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[77][3]~154   ; LCCOMB_X31_Y16_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[78][3]~121   ; LCCOMB_X25_Y21_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[79][3]~136   ; LCCOMB_X20_Y25_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[7][3]~176    ; LCCOMB_X27_Y25_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[8][3]~116    ; LCCOMB_X20_Y14_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem1[9][3]~168    ; LCCOMB_X16_Y17_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[0][3]~133    ; LCCOMB_X28_Y14_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[10][3]~113   ; LCCOMB_X29_Y18_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[11][3]~168   ; LCCOMB_X25_Y16_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[12][3]~121   ; LCCOMB_X28_Y14_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[13][3]~149   ; LCCOMB_X28_Y15_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[14][3]~137   ; LCCOMB_X25_Y24_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[15][3]~167   ; LCCOMB_X28_Y15_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[16][3]~174   ; LCCOMB_X27_Y18_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[17][3]~160   ; LCCOMB_X30_Y19_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[18][3]~170   ; LCCOMB_X27_Y18_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[19][3]~143   ; LCCOMB_X18_Y21_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[1][3]~164    ; LCCOMB_X18_Y22_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[20][3]~172   ; LCCOMB_X18_Y17_N24 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[21][3]~165   ; LCCOMB_X31_Y21_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[22][3]~176   ; LCCOMB_X18_Y17_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[23][3]~145   ; LCCOMB_X31_Y21_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[24][3]~175   ; LCCOMB_X27_Y18_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[25][3]~150   ; LCCOMB_X28_Y19_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[26][3]~171   ; LCCOMB_X27_Y18_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[27][3]~166   ; LCCOMB_X28_Y19_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[28][3]~173   ; LCCOMB_X18_Y17_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[29][3]~155   ; LCCOMB_X27_Y18_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[2][3]~117    ; LCCOMB_X29_Y24_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[30][3]~177   ; LCCOMB_X18_Y17_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[31][3]~169   ; LCCOMB_X27_Y18_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[32][3]~132   ; LCCOMB_X25_Y21_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[33][3]~163   ; LCCOMB_X31_Y24_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[34][3]~116   ; LCCOMB_X29_Y18_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[35][3]~103   ; LCCOMB_X20_Y25_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[36][3]~124   ; LCCOMB_X31_Y15_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[37][3]~158   ; LCCOMB_X31_Y15_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[38][3]~140   ; LCCOMB_X31_Y15_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[39][3]~100   ; LCCOMB_X31_Y15_N24 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[3][3]~144    ; LCCOMB_X18_Y22_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[40][3]~128   ; LCCOMB_X22_Y15_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[41][3]~153   ; LCCOMB_X17_Y17_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[42][3]~112   ; LCCOMB_X29_Y18_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[43][3]~109   ; LCCOMB_X31_Y24_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[44][3]~120   ; LCCOMB_X31_Y16_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[45][3]~148   ; LCCOMB_X27_Y16_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[46][3]~136   ; LCCOMB_X31_Y16_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[47][3]~106   ; LCCOMB_X20_Y25_N24 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[48][3]~130   ; LCCOMB_X28_Y17_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[49][3]~161   ; LCCOMB_X29_Y19_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[4][3]~125    ; LCCOMB_X28_Y14_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[50][3]~114   ; LCCOMB_X28_Y17_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[51][3]~101   ; LCCOMB_X18_Y22_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[52][3]~122   ; LCCOMB_X31_Y16_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[53][3]~156   ; LCCOMB_X32_Y16_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[54][3]~138   ; LCCOMB_X31_Y16_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[55][3]~98    ; LCCOMB_X20_Y25_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[56][3]~127   ; LCCOMB_X25_Y21_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[57][3]~152   ; LCCOMB_X17_Y17_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[58][3]~111   ; LCCOMB_X29_Y18_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[59][3]~108   ; LCCOMB_X17_Y17_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[5][3]~159    ; LCCOMB_X32_Y16_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[60][3]~119   ; LCCOMB_X24_Y16_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[61][3]~147   ; LCCOMB_X16_Y17_N24 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[62][3]~135   ; LCCOMB_X24_Y16_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[63][3]~105   ; LCCOMB_X20_Y25_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[64][3]~131   ; LCCOMB_X31_Y16_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[65][3]~162   ; LCCOMB_X18_Y25_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[66][3]~115   ; LCCOMB_X29_Y24_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[67][3]~102   ; LCCOMB_X31_Y24_N16 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[68][3]~123   ; LCCOMB_X31_Y16_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[69][3]~157   ; LCCOMB_X31_Y16_N24 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[6][3]~141    ; LCCOMB_X29_Y18_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[70][3]~139   ; LCCOMB_X29_Y18_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[71][3]~99    ; LCCOMB_X31_Y16_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[72][3]~126   ; LCCOMB_X28_Y14_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[73][3]~151   ; LCCOMB_X17_Y14_N24 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[74][3]~110   ; LCCOMB_X28_Y17_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[75][3]~107   ; LCCOMB_X31_Y24_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[76][3]~118   ; LCCOMB_X31_Y16_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[77][3]~146   ; LCCOMB_X28_Y15_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[78][3]~134   ; LCCOMB_X31_Y16_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[79][3]~104   ; LCCOMB_X20_Y25_N28 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[7][3]~142    ; LCCOMB_X32_Y16_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[8][3]~129    ; LCCOMB_X28_Y14_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem2[9][3]~154    ; LCCOMB_X25_Y16_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem_com[0][7]~10  ; LCCOMB_X31_Y18_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem_com[10][7]~14 ; LCCOMB_X28_Y24_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem_com[11][7]~12 ; LCCOMB_X24_Y19_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem_com[12][7]~5  ; LCCOMB_X18_Y19_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem_com[13][7]~7  ; LCCOMB_X21_Y17_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem_com[14][7]~13 ; LCCOMB_X28_Y24_N0  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem_com[15][7]~15 ; LCCOMB_X27_Y19_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem_com[1][7]~8   ; LCCOMB_X25_Y17_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem_com[2][7]~2   ; LCCOMB_X31_Y18_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem_com[3][7]~0   ; LCCOMB_X27_Y19_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem_com[4][7]~9   ; LCCOMB_X25_Y18_N30 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem_com[5][7]~11  ; LCCOMB_X31_Y18_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem_com[6][7]~1   ; LCCOMB_X32_Y15_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem_com[7][7]~3   ; LCCOMB_X25_Y18_N26 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem_com[8][7]~6   ; LCCOMB_X31_Y18_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ram_mem:inst14|mem_com[9][7]~4   ; LCCOMB_X31_Y18_N2  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; status_reg:inst4|process_0~1     ; LCCOMB_X24_Y22_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ula:inst2|z_out~1                ; LCCOMB_X22_Y19_N24 ; 1       ; Latch enable  ; no     ; --                   ; --               ; --                        ;
+----------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_P2   ; 2178    ; Global Clock         ; GCLK3            ; --                        ;
; nrst ; PIN_P1   ; 2215    ; Global Clock         ; GCLK1            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                    ;
+------------------------------------------------------------------------------------------+---------+
; Name                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------+---------+
; ram_mem:inst14|Selector0~1                                                               ; 576     ;
; ram_mem:inst14|Selector0~0                                                               ; 576     ;
; ula:inst2|Mux7~6                                                                         ; 264     ;
; ula:inst2|Mux6~6                                                                         ; 264     ;
; ula:inst2|Mux4~6                                                                         ; 264     ;
; ula:inst2|Mux3~6                                                                         ; 264     ;
; ula:inst2|Mux2~6                                                                         ; 264     ;
; ula:inst2|Mux1~6                                                                         ; 264     ;
; ula:inst2|Mux8~8                                                                         ; 263     ;
; ula:inst2|Mux5~21                                                                        ; 263     ;
; addr_max:inst5|abus_out[1]~0                                                             ; 253     ;
; addr_max:inst5|abus_out[3]~1                                                             ; 252     ;
; addr_max:inst5|abus_out[2]~5                                                             ; 251     ;
; ram_mem:inst14|LessThan1~1                                                               ; 216     ;
; addr_max:inst5|abus_out[0]~6                                                             ; 142     ;
; addr_max:inst5|abus_out[7]~8                                                             ; 99      ;
; controller:inst3|stack_pop~8                                                             ; 96      ;
; pc_reg:inst10|stack_reg6[4]~1                                                            ; 96      ;
; ram_mem:inst14|mem0[74][3]~120                                                           ; 72      ;
; controller:inst3|presState.fetch_dec_ex                                                  ; 68      ;
; clk                                                                                      ; 63      ;
; ram_mem:inst14|process_1~0                                                               ; 59      ;
; ram_mem:inst14|mem0[19][3]~96                                                            ; 56      ;
; ram_mem:inst14|process_1~1                                                               ; 40      ;
; ram_mem:inst14|mem0[77][3]~101                                                           ; 36      ;
; rom_4096x14:inst7|altsyncram:altsyncram_component|altsyncram_qe71:auto_generated|q_a[13] ; 35      ;
; ram_mem:inst14|mem1[55][3]~96                                                            ; 29      ;
; controller:inst3|op_sel[2]~8                                                             ; 28      ;
; ram_mem:inst14|mem0[55][3]~106                                                           ; 25      ;
; ram_mem:inst14|process_1~3                                                               ; 24      ;
; ram_mem:inst14|process_1~2                                                               ; 24      ;
; controller:inst3|wr_en~2                                                                 ; 24      ;
; port_io:inst13|latch~0                                                                   ; 24      ;
; addr_max:inst5|abus_out[5]~4                                                             ; 24      ;
; addr_max:inst5|abus_out[4]~2                                                             ; 24      ;
; controller:inst3|rd_en~1                                                                 ; 23      ;
; rom_4096x14:inst7|altsyncram:altsyncram_component|altsyncram_qe71:auto_generated|q_a[12] ; 22      ;
; ram_mem:inst14|Decoder0~12                                                               ; 21      ;
; ram_mem:inst14|Decoder0~8                                                                ; 21      ;
; ram_mem:inst14|Decoder0~5                                                                ; 21      ;
; ram_mem:inst14|Decoder0~1                                                                ; 21      ;
; controller:inst3|op_sel[0]~10                                                            ; 21      ;
; rom_4096x14:inst7|altsyncram:altsyncram_component|altsyncram_qe71:auto_generated|q_a[8]  ; 20      ;
; controller:inst3|op_sel[1]~9                                                             ; 19      ;
; pc_reg:inst10|nextpc_out[10]~0                                                           ; 18      ;
; rom_4096x14:inst7|altsyncram:altsyncram_component|altsyncram_qe71:auto_generated|q_a[9]  ; 18      ;
; ram_mem:inst14|mem2[55][3]~96                                                            ; 17      ;
; ram_mem:inst14|LessThan1~0                                                               ; 17      ;
; controller:inst3|op_sel[3]~11                                                            ; 17      ;
; port_io:inst13|en_tris_addr~1                                                            ; 17      ;
+------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                        ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF           ; Location                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; rom_4096x14:inst7|altsyncram:altsyncram_component|altsyncram_qe71:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 4096         ; 14           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 57344 ; 4096                        ; 14                          ; --                          ; --                          ; 57344               ; 14   ; program-1.mif ; M4K_X26_Y21, M4K_X26_Y17, M4K_X26_Y20, M4K_X26_Y22, M4K_X13_Y19, M4K_X13_Y18, M4K_X26_Y18, M4K_X26_Y19, M4K_X13_Y20, M4K_X26_Y15, M4K_X13_Y21, M4K_X13_Y22, M4K_X26_Y16, M4K_X26_Y23 ;
+---------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 5,115 / 94,460 ( 5 % ) ;
; C16 interconnects          ; 77 / 3,315 ( 2 % )     ;
; C4 interconnects           ; 2,897 / 60,840 ( 5 % ) ;
; Direct links               ; 591 / 94,460 ( < 1 % ) ;
; Global clocks              ; 2 / 16 ( 13 % )        ;
; Local interconnects        ; 1,205 / 33,216 ( 4 % ) ;
; R24 interconnects          ; 90 / 3,091 ( 3 % )     ;
; R4 interconnects           ; 3,580 / 81,294 ( 4 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.07) ; Number of LABs  (Total = 217) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 8                             ;
; 3                                           ; 3                             ;
; 4                                           ; 3                             ;
; 5                                           ; 1                             ;
; 6                                           ; 1                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 1                             ;
; 10                                          ; 1                             ;
; 11                                          ; 1                             ;
; 12                                          ; 5                             ;
; 13                                          ; 10                            ;
; 14                                          ; 8                             ;
; 15                                          ; 6                             ;
; 16                                          ; 161                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.59) ; Number of LABs  (Total = 217) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 194                           ;
; 1 Clock                            ; 184                           ;
; 1 Clock enable                     ; 42                            ;
; 2 Clock enables                    ; 132                           ;
; 2 Clocks                           ; 10                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.64) ; Number of LABs  (Total = 217) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 6                             ;
; 3                                            ; 1                             ;
; 4                                            ; 5                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 6                             ;
; 14                                           ; 2                             ;
; 15                                           ; 3                             ;
; 16                                           ; 9                             ;
; 17                                           ; 3                             ;
; 18                                           ; 8                             ;
; 19                                           ; 11                            ;
; 20                                           ; 2                             ;
; 21                                           ; 7                             ;
; 22                                           ; 7                             ;
; 23                                           ; 8                             ;
; 24                                           ; 13                            ;
; 25                                           ; 23                            ;
; 26                                           ; 24                            ;
; 27                                           ; 26                            ;
; 28                                           ; 21                            ;
; 29                                           ; 9                             ;
; 30                                           ; 6                             ;
; 31                                           ; 2                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.95) ; Number of LABs  (Total = 217) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 15                            ;
; 2                                               ; 9                             ;
; 3                                               ; 3                             ;
; 4                                               ; 5                             ;
; 5                                               ; 5                             ;
; 6                                               ; 7                             ;
; 7                                               ; 5                             ;
; 8                                               ; 72                            ;
; 9                                               ; 9                             ;
; 10                                              ; 13                            ;
; 11                                              ; 10                            ;
; 12                                              ; 18                            ;
; 13                                              ; 10                            ;
; 14                                              ; 14                            ;
; 15                                              ; 13                            ;
; 16                                              ; 8                             ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.42) ; Number of LABs  (Total = 217) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 5                             ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 5                             ;
; 10                                           ; 2                             ;
; 11                                           ; 6                             ;
; 12                                           ; 3                             ;
; 13                                           ; 1                             ;
; 14                                           ; 42                            ;
; 15                                           ; 2                             ;
; 16                                           ; 3                             ;
; 17                                           ; 2                             ;
; 18                                           ; 1                             ;
; 19                                           ; 7                             ;
; 20                                           ; 2                             ;
; 21                                           ; 26                            ;
; 22                                           ; 4                             ;
; 23                                           ; 4                             ;
; 24                                           ; 5                             ;
; 25                                           ; 8                             ;
; 26                                           ; 4                             ;
; 27                                           ; 5                             ;
; 28                                           ; 5                             ;
; 29                                           ; 3                             ;
; 30                                           ; 16                            ;
; 31                                           ; 9                             ;
; 32                                           ; 39                            ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Dec 12 20:00:43 2024
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off PIC -c PIC
Info: Selected device EP2C35F672C6 for design "PIC"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 18 pins of 18 total pins
    Info: Pin porta[7] not assigned to an exact location on the device
    Info: Pin porta[6] not assigned to an exact location on the device
    Info: Pin porta[5] not assigned to an exact location on the device
    Info: Pin porta[4] not assigned to an exact location on the device
    Info: Pin porta[3] not assigned to an exact location on the device
    Info: Pin porta[2] not assigned to an exact location on the device
    Info: Pin porta[1] not assigned to an exact location on the device
    Info: Pin porta[0] not assigned to an exact location on the device
    Info: Pin portb[7] not assigned to an exact location on the device
    Info: Pin portb[6] not assigned to an exact location on the device
    Info: Pin portb[5] not assigned to an exact location on the device
    Info: Pin portb[4] not assigned to an exact location on the device
    Info: Pin portb[3] not assigned to an exact location on the device
    Info: Pin portb[2] not assigned to an exact location on the device
    Info: Pin portb[1] not assigned to an exact location on the device
    Info: Pin portb[0] not assigned to an exact location on the device
    Info: Pin clk not assigned to an exact location on the device
    Info: Pin nrst not assigned to an exact location on the device
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node status_reg:inst4|mem_reg[0]
        Info: Destination node status_reg:inst4|mem_reg[1]
        Info: Destination node status_reg:inst4|mem_reg[2]
        Info: Destination node status_reg:inst4|mem_reg[3]
        Info: Destination node status_reg:inst4|mem_reg[4]
        Info: Destination node status_reg:inst4|mem_reg[5]
        Info: Destination node status_reg:inst4|mem_reg[6]
        Info: Destination node status_reg:inst4|mem_reg[7]
        Info: Destination node rom_4096x14:inst7|altsyncram:altsyncram_component|altsyncram_qe71:auto_generated|ram_block1a0
        Info: Destination node rom_4096x14:inst7|altsyncram:altsyncram_component|altsyncram_qe71:auto_generated|ram_block1a1
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node nrst (placed in PIN P1 (CLK3, LVDSCLK1n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pc_reg:inst10|stack_popped[1]~0
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 16 (unused VREF, 3.3V VCCIO, 0 input, 0 output, 16 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  62 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Estimated most critical path is register to register delay of 2.343 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X23_Y23; Fanout = 3; REG Node = 'ula:inst2|z_out'
    Info: 2: + IC(0.415 ns) + CELL(0.150 ns) = 0.565 ns; Loc. = LAB_X23_Y23; Fanout = 2; COMB Node = 'controller:inst3|Mux37~4'
    Info: 3: + IC(0.145 ns) + CELL(0.419 ns) = 1.129 ns; Loc. = LAB_X23_Y23; Fanout = 1; COMB Node = 'controller:inst3|Mux36~0'
    Info: 4: + IC(0.415 ns) + CELL(0.150 ns) = 1.694 ns; Loc. = LAB_X23_Y23; Fanout = 1; COMB Node = 'controller:inst3|Mux36~1'
    Info: 5: + IC(0.290 ns) + CELL(0.275 ns) = 2.259 ns; Loc. = LAB_X23_Y23; Fanout = 1; COMB Node = 'controller:inst3|Selector0~1'
    Info: 6: + IC(0.000 ns) + CELL(0.084 ns) = 2.343 ns; Loc. = LAB_X23_Y23; Fanout = 2; REG Node = 'controller:inst3|presState.fetch_only'
    Info: Total cell delay = 1.078 ns ( 46.01 % )
    Info: Total interconnect delay = 1.265 ns ( 53.99 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 3% of the available device resources
    Info: Peak interconnect usage is 32% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:04
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 16 output pins without output pin load capacitance assignment
    Info: Pin "porta[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "porta[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "porta[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "porta[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "porta[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "porta[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "porta[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "porta[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "portb[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "portb[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "portb[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "portb[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "portb[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "portb[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "portb[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "portb[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Quartus II Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 216 megabytes
    Info: Processing ended: Thu Dec 12 20:00:59 2024
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:13


