SystemVerilog eğitim serisinin 3. dersinde neler anlattım? <br/>


Temel veri tipleri nelerdir ? <br/>
nets ve variables temel veri tipleriin en yaygın örnekleri nelerdir? <br/>
reg ve wire farkı nedir? <br/>
wire ve reg yerine her zaman logic yazabilir miyim? <br/>
Verilog/SystemVerilog'da concatanation nasıl yapılır? <br/>
Parametrik tasarım nasıl yapılır? <br/>
Testbench kodu nasıl yazılır? <br/>

Ders videosuna aşağıdaki linkten ulaşabilirsiniz.  <br/>


LinkdIn üzerinden bana ulaşabilirsiniz. <br/>
https://www.linkedin.com/in/muhammed-kocao%C4%9Flu-2b661b178/
