<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:40:34.4034</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.23</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7044126</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>가속기 하드웨어를 디버깅하기 위한 시스템들, 장치들 및 방법들</inventionTitle><inventionTitleEng>SYSTEMS, APPARATUS, AND METHODS TO DEBUG ACCELERATOR HARDWARE</inventionTitleEng><openDate>2024.05.10</openDate><openNumber>10-2024-0063811</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.22</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.12.20</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>G06F 11/36</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 11/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/044</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/08</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020257025751</familyApplicationNumber></familyInfo><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 인공 지능 계산 작업부하들을 실행하기 위한 신경망 가속기와 같은 하드웨어 가속기를 디버깅하기 위한 방법들, 장치들, 시스템들 및 제조 물품들이 개시된다. 예시적인 장치는 데이터 입력에 기초하여 데이터 출력을 생성하기 위해 기계 학습 모델에 기초하는 실행가능 코드를 실행하기 위한 코어 입력 및 코어 출력을 갖는 코어, 및 코어에 결합된 디버그 회로부를 포함한다. 디버그 회로부는 기계 학습 모델과 연관된 중단점을 검출하고, 기계 학습 모델 또는 중단점 중 적어도 하나에 기초하여 실행가능 코드를 컴파일하도록 구성된다. 중단점의 트리거링에 응답하여, 디버그 회로부는 실행가능 코드의 실행을 중단시키고, 하드웨어 가속기를 디버깅하기 위한 데이터 입력, 데이터 출력 및 중단점과 같은 데이터를 출력한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.03.30</internationOpenDate><internationOpenNumber>WO2023048880</internationOpenNumber><internationalApplicationDate>2022.08.23</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/041227</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 하드웨어 가속기를 디버깅하기 위한 장치로서,코어 입력 및 코어 출력을 갖는 코어 - 상기 코어는 데이터 입력에 기초하여 데이터 출력을 생성하기 위한 실행가능 코드를 실행하고, 상기 실행가능 코드는 기계 학습 모델에 기초함 -; 및 상기 코어 입력 또는 상기 코어 출력 중 적어도 하나에 결합된 디버그 회로부를 포함하고, 상기 디버그 회로부는,상기 코어 출력에 결합된 인터페이스 입력 또는 상기 코어 입력에 결합된 인터페이스 출력 중 적어도 하나를 갖는 인터페이스 회로부 - 상기 인터페이스 회로부는 상기 데이터 입력 또는 상기 데이터 출력 중 적어도 하나를 수신함 -; 멀티플렉서 입력 및 멀티플렉서 출력을 갖는 멀티플렉서 회로부 - 상기 멀티플렉서 입력은 상기 인터페이스 출력에 결합됨 -; 및 상기 멀티플렉서 출력에 결합된 시프트 레지스터 입력을 갖는 시프트 레지스터를 포함하고, 상기 시프트 레지스터는 상기 실행가능 코드의 실행과 연관된 중단점의 트리거에 응답하여 상기 데이터 입력 또는 상기 데이터 출력 중 상기 적어도 하나를 출력하는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 인터페이스 입력은 메모리에 결합되고, 상기 인터페이스 출력은 상기 코어 입력에 결합되며,상기 인터페이스 회로부는,상기 메모리로부터 상기 데이터 입력을 수신하고;상기 중단점이 트리거되지 않는 것에 응답하여 상기 데이터 입력을 상기 코어 입력에 제공하며;상기 코어는 상기 코어 출력으로부터의 상기 데이터 출력을 상기 메모리에 제공하는, 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 코어 입력은 메모리에 결합되고, 상기 인터페이스 입력은 상기 코어 출력에 결합되고, 상기 인터페이스 출력은 상기 메모리에 결합되며,상기 코어는,상기 메모리로부터 상기 데이터 입력을 수신하고;상기 코어 출력으로부터의 상기 데이터 출력을 상기 인터페이스 입력에 제공하며;상기 인터페이스 회로부는 상기 중단점이 트리거되지 않는 것에 응답하여 상기 데이터 출력을 상기 메모리에 제공하는, 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 디버그 회로부는 제1 디버그 회로부이고, 상기 인터페이스 회로부는 제1 인터페이스 회로부이고, 상기 인터페이스 입력은 제1 인터페이스 입력이고, 상기 인터페이스 출력은 제1 인터페이스 출력이고, 상기 제1 인터페이스 입력은 메모리에 결합되고, 상기 제1 인터페이스 회로부는 상기 메모리로부터 상기 데이터 입력을 수신하고,상기 제1 인터페이스 회로부는 상기 중단점이 트리거되지 않는 것에 응답하여 상기 코어에 상기 데이터 입력을 제공하며,상기 장치는,제2 인터페이스 입력 및 제2 인터페이스 출력을 갖는 제2 인터페이스 회로부를 포함하는 제2 디버그 회로부를 더 포함하고, 상기 제2 인터페이스 입력은 상기 코어 출력에 결합되고, 상기 제2 인터페이스 출력은 상기 메모리에 결합되며, 상기 제2 디버그 회로부는,상기 코어로부터 상기 데이터 출력을 수신하는 것;상기 중단점의 트리거에 응답하여 상기 데이터 입력 또는 상기 데이터 출력 중 상기 적어도 하나를 출력하는 것; 또는상기 중단점이 트리거되지 않는 것에 응답하여 상기 데이터 출력을 상기 메모리로 출력하는 것중 적어도 하나를 하는, 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 디버그 회로부는 상기 코어에 포함되고, 상기 하드웨어 가속기는 신경망 가속기이고, 상기 기계 학습 모델은 신경망이며,상기 코어는 데이터 입력에 기초하여 데이터 출력을 생성하기 위한 실행가능 코드를 실행하고, 상기 실행가능 코드는 중단점을 포함하고, 상기 실행가능 코드는 상기 신경망 또는 상기 중단점 중 적어도 하나에 기초하며;상기 디버그 회로부는,상기 중단점을 트리거하여 상기 실행가능 코드의 실행을 중단시키고;상기 데이터 입력, 상기 데이터 출력 또는 상기 중단점 중 적어도 하나를 출력하는, 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 데이터 입력 또는 상기 데이터 출력 중 상기 적어도 하나는 제1 값을 포함하고, 상기 디버그 회로부는,상기 코어의 구성 레지스터로부터 상기 중단점에 대응하는 제2 값을 획득하기 위한 제어 회로부;상기 제어 회로부에 결합된 중단점 레지스터 - 상기 중단점 레지스터는 상기 제2 값을 저장함 -;제1 비교기 입력 및 제2 비교기 입력을 갖는 비교기 회로부를 포함하며, 상기 제1 비교기 입력은 상기 인터페이스 출력에 결합되고, 상기 제2 비교기 입력은 상기 중단점 레지스터 및 상기 제어 회로부에 결합되고, 상기 비교기 회로부는 상기 제1 값과 상기 제2 값을 비교하며;상기 제어 회로부는 상기 인터페이스 회로부에게 상기 비교에 기초하는 상기 제1 값과 상기 제2 값의 매치에 응답하여 상기 데이터 입력 또는 상기 데이터 출력 중 상기 적어도 하나를 상기 멀티플렉서 회로부에 제공하도록 명령하고, 상기 중단점의 트리거링은 상기 매치에 응답하고, 상기 제어 회로부는 상기 인터페이스 회로부에게 상기 비교기 회로부로부터 상기 매치의 표시를 수신하도록 명령하는, 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 인터페이스 회로부는 제1 인터페이스 회로부이고, 상기 인터페이스 입력은 제1 인터페이스 입력이고, 상기 인터페이스 출력은 제1 인터페이스 출력이고, 상기 코어는 제1 스레드 및 제2 스레드를 포함하고, 상기 제1 스레드는 상기 제1 인터페이스 입력에 결합되며,상기 장치는,제2 인터페이스 입력 및 제2 인터페이스 출력을 갖는 제2 인터페이스 회로부 - 상기 제2 인터페이스 입력은 상기 제2 스레드에 결합됨 -; 및상기 멀티플렉서 회로부의 선택 입력에 결합된 카운터 출력을 갖는 카운터 회로부를 더 포함하고, 상기 카운터 회로부는,제1 값을 출력하여 상기 멀티플렉서 회로부에게 상기 제1 인터페이스 회로부의 출력을 선택하도록 명령하고;제2 값을 출력하여 상기 멀티플렉서 회로부에게 상기 제2 인터페이스 회로부의 출력을 선택하도록 명령하는, 장치.</claim></claimInfo><claimInfo><claim>8. 하드웨어 가속기를 디버깅하기 위한 장치로서,데이터 입력에 기초하여 데이터 출력을 생성하기 위한 실행가능 코드를 실행하기 위한 수단 - 상기 실행가능 코드는 기계 학습 모델에 기초함 -; 및 상기 하드웨어 가속기를 디버깅하기 위한 수단을 포함하고, 상기 디버깅하기 위한 수단은 상기 실행하기 위한 수단에 결합되고, 상기 디버깅하기 위한 수단은,상기 데이터 입력 또는 상기 데이터 출력 중 적어도 하나를 수신하기 위한 수단 - 상기 수신하기 위한 수단은 상기 실행하기 위한 수단의 출력에 결합된 입력 또는 상기 실행하기 위한 수단의 입력에 결합된 출력 중 적어도 하나를 가짐 -;상기 수신하기 위한 수단을 선택하기 위한 수단 - 상기 선택하기 위한 수단은 상기 수신하기 위한 수단의 출력에 결합된 입력을 가짐 -; 및상기 실행가능 코드의 실행과 연관된 중단점의 트리거에 응답하여 상기 데이터 입력 또는 상기 데이터 출력 중 상기 적어도 하나를 출력하기 위한 수단을 포함하고, 상기 출력하기 위한 수단은 상기 선택하기 위한 수단의 출력에 결합된 입력을 갖는, 장치.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 수신하기 위한 수단의 상기 입력은 저장하기 위한 수단에 결합되고, 상기 수신하기 위한 수단의 상기 출력은 상기 실행하기 위한 수단의 상기 입력에 결합되며,상기 수신하기 위한 수단은,상기 저장하기 위한 수단으로부터 상기 데이터 입력을 수신하고;상기 중단점이 트리거되지 않는 것에 응답하여 상기 데이터 입력을 상기 실행하기 위한 수단의 상기 입력에 제공하며;상기 실행하기 위한 수단은 상기 실행하기 위한 수단의 상기 출력으로부터의 상기 데이터 출력을 상기 저장하기 위한 수단에 제공하는, 장치.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서,상기 실행하기 위한 수단의 상기 입력은 상기 저장하기 위한 수단에 결합되고, 상기 수신하기 위한 수단의 상기 입력은 상기 실행하기 위한 수단의 상기 출력에 결합되고, 상기 수신하기 위한 수단의 상기 출력은 상기 저장하기 위한 수단에 결합되며,상기 실행하기 위한 수단은,상기 저장하기 위한 수단으로부터 상기 데이터 입력을 수신하고;상기 실행하기 위한 수단의 상기 출력으로부터의 상기 데이터 출력을 상기 수신하기 위한 수단의 상기 입력에 제공하며;상기 수신하기 위한 수단은 상기 중단점이 트리거되지 않는 것에 응답하여 상기 데이터 출력을 상기 저장하기 위한 수단에 제공하는, 장치.</claim></claimInfo><claimInfo><claim>11. 제8항에 있어서,상기 디버깅하기 위한 수단은 디버깅하기 위한 제1 수단이고, 상기 수신하기 위한 수단은 수신하기 위한 제1 수단이고, 상기 수신하기 위한 제1 수단의 상기 입력은 상기 저장하기 위한 수단에 결합되고, 상기 수신하기 위한 제1 수단은 상기 저장하기 위한 수단으로부터 상기 데이터 입력을 수신하고,상기 수신하기 위한 제1 수단은 상기 중단점이 트리거되지 않는 것에 응답하여 상기 실행하기 위한 수단에 상기 데이터 입력을 제공하며,상기 장치는 상기 하드웨어 가속기를 디버깅하기 위한 제2 수단을 더 포함하고, 상기 디버깅하기 위한 제2 수단은 수신하기 위한 제2 수단을 포함하고, 상기 수신하기 위한 제2 수단의 입력은 상기 실행하기 위한 수단의 상기 출력에 결합되고, 상기 수신하기 위한 제2 수단의 출력은 상기 저장하기 위한 수단에 결합되며,상기 디버깅하기 위한 제2 수단은,상기 실행하기 위한 수단으로부터 상기 데이터 출력을 수신하는 것;상기 중단점의 트리거에 응답하여 상기 데이터 입력 또는 상기 데이터 출력 중 상기 적어도 하나를 출력하는 것; 또는상기 중단점이 트리거되지 않는 것에 응답하여 상기 데이터 출력을 상기 저장하기 위한 수단으로 출력하는 것중 적어도 하나를 하는, 장치.</claim></claimInfo><claimInfo><claim>12. 제8항에 있어서,상기 디버깅하기 위한 수단은 상기 실행하기 위한 수단에 포함되고, 상기 하드웨어 가속기는 신경망 가속기이고, 상기 기계 학습 모델은 신경망이며,상기 실행하기 위한 수단은 데이터 입력에 기초하여 데이터 출력을 생성하기 위한 실행가능 코드를 실행하고, 상기 실행가능 코드는 중단점을 포함하고, 상기 실행가능 코드는 상기 신경망 또는 상기 중단점 중 적어도 하나에 기초하며;상기 디버깅하기 위한 수단은,상기 중단점을 트리거하여 상기 실행가능 코드의 실행을 중단시키고;상기 데이터 입력, 상기 데이터 출력 또는 상기 중단점 중 적어도 하나를 출력하는, 장치.</claim></claimInfo><claimInfo><claim>13. 제8항에 있어서,상기 데이터 입력 또는 상기 데이터 출력 중 상기 적어도 하나는 제1 값을 포함하고,상기 디버깅하기 위한 수단은,상기 디버깅하기 위한 수단을 제어하기 위한 수단 - 상기 제어하기 위한 수단은 저장하기 위한 제1 수단으로부터 상기 중단점에 대응하는 제2 값을 획득함 -;상기 제2 값을 저장하기 위한 제2 수단 - 상기 저장하기 위한 제2 수단은 상기 제어하기 위한 수단에 결합됨 -;상기 제1 값과 상기 제2 값을 비교하도록 비교하기 위한 수단을 포함하고, 상기 비교하기 위한 수단의 제1 입력은 상기 수신하기 위한 수단의 상기 출력에 결합되고, 상기 비교하기 위한 수단의 제2 입력은 상기 저장하기 위한 제2 수단 및 상기 제어하기 위한 수단에 결합되며;상기 제어하기 위한 수단은 상기 비교에 기초하는 상기 제1 값과 상기 제2 값의 매치에 응답하여 상기 데이터 입력 또는 상기 데이터 출력 중 상기 적어도 하나를 상기 선택하기 위한 수단에 제공하도록 상기 수신하기 위한 수단을 제어하고, 상기 중단점의 트리거링은 상기 매치에 응답하고, 상기 제어하기 위한 수단은 상기 비교하기 위한 수단으로부터 상기 매치의 표시를 수신하도록 상기 수신하기 위한 수단을 제어하는, 장치.</claim></claimInfo><claimInfo><claim>14. 제8항에 있어서,상기 데이터 입력은 제1 데이터 입력이고, 상기 데이터 출력은 제1 데이터 출력이고, 상기 수신하기 위한 수단은 수신하기 위한 제1 수단이고, 상기 실행하기 위한 수단은 실행하기 위한 제1 수단이며,상기 장치는,제2 데이터 입력 또는 제2 데이터 출력 중 적어도 하나를 수신하기 위한 제2 수단 - 상기 수신하기 위한 제2 수단의 입력은 실행하기 위한 제2 수단에 결합됨 -; 및카운터를 증분시키기 위한 수단을 더 포함하고, 상기 증분시키기 위한 수단의 출력은 상기 선택하기 위한 수단의 선택 입력에 결합되며, 상기 증분시키기 위한 수단은,상기 카운터의 제1 값을 출력하여 상기 선택하기 위한 수단에게 상기 수신하기 위한 제1 수단의 상기 출력을 선택하도록 명령하고;상기 카운터의 제2 값을 출력하여 상기 선택하기 위한 수단에게 상기 수신하기 위한 제2 수단의 출력을 선택하도록 명령하는, 장치.</claim></claimInfo><claimInfo><claim>15. 하드웨어 가속기를 디버깅하기 위한 장치로서,적어도 하나의 메모리;상기 장치 내의 명령어들; 및프로세서 회로부를 포함하고, 상기 프로세서 회로부는 상기 명령어들을 실행하는 것 또는 인스턴스화하는 것 중 적어도 하나를 하여,기계 학습 모델과 연관된 중단점을 생성하고;상기 기계 학습 모델 또는 상기 중단점 중 적어도 하나에 기초하여 실행가능 코드를 컴파일하고 - 상기 실행가능 코드는 데이터 입력에 기초하여 데이터 출력을 생성하기 위해 상기 프로세서 회로부에 의해 실행됨 -;상기 실행가능 코드의 실행에 응답하여, 상기 중단점을 트리거하여 상기 실행가능 코드의 상기 실행을 중단시키고; 상기 프로세서 회로부에 포함된 디버그 회로부로 상기 데이터 입력, 상기 데이터 출력 또는 상기 중단점 중 적어도 하나를 출력하는, 장치.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 프로세서 회로부는,작업부하별로 트리거될 것으로 상기 중단점을 식별하고;작업부하별로 호출될 상기 실행가능 코드에 상기 중단점을 삽입하고;상기 프로세서 회로부의 제1 코어에 의한 상기 실행가능 코드의 상기 실행에 응답하여, 상기 제1 코어에 의해 상기 중단점이 트리거될 때 상기 제1 코어에 의한 상기 실행가능 코드의 실행을 중단시키고;상기 프로세서 회로부의 제2 코어에 의한 상기 실행가능 코드의 상기 실행에 응답하여, 상기 제2 코어에 의해 상기 중단점이 트리거될 때 상기 제2 코어에 의한 상기 실행가능 코드의 실행을 중단시키는, 장치.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서, 상기 프로세서 회로부는,코어별로 트리거될 것으로 상기 중단점을 식별하고;상기 프로세서 회로부의 제1 코어의 제1 구성 레지스터에 기입되고 상기 프로세서 회로부의 제2 코어의 제2 구성 레지스터에 기입되지 않을 것으로 상기 중단점을 식별하고;상기 제1 구성 레지스터에 상기 중단점을 기입하며,상기 중단점의 트리거링은 상기 제2 코어가 상기 실행가능 코드의 실행을 계속하는 동안 상기 제1 코어에 의한 상기 실행가능 코드의 실행을 중단시키는, 장치.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서, 상기 데이터 입력은 제1 데이터를 포함하고, 상기 데이터 출력은 제2 데이터를 포함하며, 상기 프로세서 회로부는,제3 데이터에 기초하여 트리거될 것으로 상기 중단점을 식별하고;상기 제3 데이터를 상기 프로세서 회로부의 코어의 구성 레지스터에 기입하고;상기 제1 데이터와 상기 제3 데이터의 제1 비교를 실행하고 - 상기 중단점의 트리거링은 상기 제1 비교에 기초하는 상기 제1 데이터와 상기 제3 데이터의 제1 매치에 응답함 -;상기 제2 데이터와 상기 제3 데이터의 제2 비교를 실행하며,상기 중단점의 트리거링은 상기 제2 비교에 기초하는 상기 제2 데이터와 상기 제3 데이터의 제2 매치에 응답하는, 장치.</claim></claimInfo><claimInfo><claim>19. 제15항에 있어서, 상기 프로세서 회로부는,데이터 출력과 연관된 메모리 내의 제1 어드레스에 기초하여 트리거될 것으로 상기 중단점을 식별하고;상기 프로세서 회로부의 코어의 구성 레지스터에 상기 제1 어드레스를 기입하고;상기 실행가능 코드를 실행하는 것에 응답하여, 상기 데이터 출력을 기입할 상기 메모리 내의 제2 어드레스를 식별하고;상기 제1 어드레스와 상기 제2 어드레스의 비교를 실행하며,상기 중단점의 트리거링은 상기 제1 어드레스와 상기 제2 어드레스의 매치에 응답하는, 장치.</claim></claimInfo><claimInfo><claim>20. 제15항에 있어서, 상기 데이터 입력은 제1 데이터 입력이고, 상기 프로세서 회로부는,상기 중단점의 트리거링에 응답하여, 상기 실행가능 코드의 증분 동작을 실행하는 것을 나타내는 제어 신호를 획득하고 - 상기 증분 동작은 제1 값을 판독하기 위한 판독 동작, 제2 값을 기입하기 위한 기입 동작 또는 제2 데이터 입력에 기초하여 제3 값을 결정하기 위한 계산 동작 중 적어도 하나를 포함함 -;상기 제1 값, 상기 제2 값 또는 상기 제3 값 중 적어도 하나를 출력하는, 장치.</claim></claimInfo><claimInfo><claim>21. 제15항에 있어서, 상기 프로세서 회로부는,상기 중단점의 트리거링에 응답하여, 상기 데이터 입력의 제1 값을 조정하는 것; 상기 프로세서 회로부의 코어의 제1 레지스터의 제2 값을 조정하는 것; 또는 상기 디버그 회로부의 제2 레지스터의 제3 값을 조정하는 것중 적어도 하나를 하고;상기 제1 값, 상기 제2 값, 또는 상기 제3 값 중 적어도 하나에 기초하여 상기 실행가능 코드의 상기 실행을 재개하는, 장치.</claim></claimInfo><claimInfo><claim>22. 명령어들을 포함하는 적어도 하나의 비일시적 컴퓨터 판독가능 매체로서,상기 명령어들은 실행될 때 제1 프로세서 회로부로 하여금 적어도:기계 학습 모델과 연관된 중단점을 생성하게 하고;상기 기계 학습 모델 또는 상기 중단점 중 적어도 하나에 기초하여 실행가능 코드를 컴파일하게 하고 - 상기 실행가능 코드는 데이터 입력에 기초하여 데이터 출력을 생성하기 위해 상기 제1 프로세서 회로부 또는 제2 프로세서 회로부에 의해 실행됨 -;상기 실행가능 코드의 실행에 응답하여, 상기 중단점을 트리거하여 상기 실행가능 코드의 상기 실행을 중단시키게 하고; 상기 제1 프로세서 회로부 또는 상기 제2 프로세서 회로부에 포함된 디버그 회로부로 상기 데이터 입력, 상기 데이터 출력 또는 상기 중단점 중 적어도 하나를 출력하게 하는, 적어도 하나의 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서, 상기 명령어들은 실행될 때 상기 제1 프로세서 회로부로 하여금,작업부하별로 트리거될 것으로 상기 중단점을 식별하게 하고;작업부하별로 호출될 상기 실행가능 코드에 상기 중단점을 삽입하게 하고;상기 제1 프로세서 회로부 또는 상기 제2 프로세서 회로부의 제1 코어에 의한 상기 실행가능 코드의 상기 실행에 응답하여, 상기 제1 코어에 의해 상기 중단점이 트리거될 때, 상기 제1 코어에 의한 상기 실행가능 코드의 실행을 중단시키게 하고;상기 제1 프로세서 회로부 또는 상기 제2 프로세서 회로부의 제2 코어에 의한 상기 실행가능 코드의 상기 실행에 응답하여, 상기 제2 코어에 의해 상기 중단점이 트리거될 때, 상기 제2 코어에 의한 상기 실행가능 코드의 실행을 중단시키게 하는, 적어도 하나의 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>24. 제22항에 있어서, 상기 명령어들은 실행될 때 상기 제1 프로세서 회로부로 하여금,코어별로 트리거될 것으로 상기 중단점을 식별하게 하고;상기 제1 프로세서 회로부 또는 상기 제2 프로세서 회로부의 제1 코어의 제1 구성 레지스터에 기입되고 상기 제1 프로세서 회로부 또는 상기 제2 프로세서 회로부의 제2 코어의 제2 구성 레지스터에 기입되지 않을 것으로 상기 중단점을 식별하게 하고;상기 제1 구성 레지스터에 상기 중단점을 기입하게 하며,상기 중단점의 트리거링은 상기 제2 코어가 상기 실행가능 코드의 실행을 계속하는 동안 상기 제1 코어에 의한 상기 실행가능 코드의 실행을 중단시키는, 적어도 하나의 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>25. 제22항에 있어서, 상기 데이터 입력은 제1 데이터를 포함하고, 상기 데이터 출력은 제2 데이터를 포함하며, 상기 명령어들은 실행될 때 상기 제1 프로세서 회로부로 하여금,제3 데이터에 기초하여 트리거될 것으로 상기 중단점을 식별하게 하고;상기 제3 데이터를 상기 제1 프로세서 회로부 또는 상기 제2 프로세서 회로부의 코어의 구성 레지스터에 기입하게 하고;상기 제1 데이터와 상기 제3 데이터의 제1 비교를 실행하게 하고 - 상기 중단점의 트리거링은 상기 제1 비교에 기초하는 상기 제1 데이터와 상기 제3 데이터의 제1 매치에 응답함 -;상기 제2 데이터와 상기 제3 데이터의 제2 비교를 실행하게 하며,상기 중단점의 트리거링은 상기 제2 비교에 기초하는 상기 제2 데이터와 상기 제3 데이터의 제2 매치에 응답하는, 적어도 하나의 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>26. 제22항에 있어서, 상기 명령어들은 실행될 때 상기 제1 프로세서 회로부로 하여금,데이터 출력과 연관된 메모리 내의 제1 어드레스에 기초하여 트리거될 것으로 상기 중단점을 식별하게 하고;상기 제1 어드레스를 상기 제1 프로세서 회로부 또는 상기 제2 프로세서 회로부의 코어의 구성 레지스터에 기입하게 하고;상기 실행가능 코드를 실행하는 것에 응답하여, 상기 데이터 출력을 기입할 상기 메모리 내의 제2 어드레스를 식별하게 하고;상기 제1 어드레스와 상기 제2 어드레스의 비교를 실행하게 하며,상기 중단점의 트리거링은 상기 제1 어드레스와 상기 제2 어드레스의 매치에 응답하는, 적어도 하나의 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>27. 제22항에 있어서, 상기 데이터 입력은 제1 데이터 입력이고, 상기 명령어들은 실행될 때 상기 제1 프로세서 회로부로 하여금,상기 중단점의 트리거링에 응답하여, 상기 실행가능 코드의 증분 동작을 실행하는 것을 나타내는 제어 신호를 획득하게 하고 - 상기 증분 동작은 제1 값을 판독하기 위한 판독 동작, 제2 값을 기입하기 위한 기입 동작, 또는 제2 데이터 입력에 기초하여 제3 값을 결정하기 위한 계산 동작 중 적어도 하나를 포함함 -;상기 제1 값, 상기 제2 값 또는 상기 제3 값 중 적어도 하나를 출력하게 하는, 적어도 하나의 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>28. 제22항에 있어서, 상기 명령어들은 실행될 때 상기 제1 프로세서 회로부로 하여금,상기 중단점의 트리거링에 응답하여, 상기 데이터 입력의 제1 값을 조정하는 것; 상기 제1 프로세서 회로부 또는 상기 제2 프로세서 회로부의 코어의 제1 레지스터의 제2 값을 조정하는 것; 또는 상기 디버그 회로부의 제2 레지스터의 제3 값을 조정하는 것중 적어도 하나를 하게 하고;상기 제1 값, 상기 제2 값 또는 상기 제3 값 중 적어도 하나에 기초하여 상기 실행가능 코드의 상기 실행을 재개하게 하는, 적어도 하나의 비일시적 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>29. 하드웨어 가속기를 디버깅하기 위한 장치로서,기계 학습 모델을 획득하기 위한 제1 인터페이스 회로부; 및프로세서 회로부를 포함하고, 상기 프로세서 회로부는,중앙 처리 유닛, 그래픽 처리 유닛 또는 디지털 신호 프로세서 중 적어도 하나 - 상기 중앙 처리 유닛, 상기 그래픽 처리 유닛 또는 상기 디지털 신호 프로세서 중 상기 적어도 하나는 상기 프로세서 회로부 내의 데이터 이동을 제어하기 위한 제어 회로부, 명령어들에 대응하는 하나 이상의 제1 동작을 수행하기 위한 산술 및 논리 회로부, 및 상기 하나 이상의 제1 동작의 결과를 저장하기 위한 하나 이상의 레지스터를 가지며, 상기 명령어들은 상기 장치 내에 있음 -;필드 프로그래머블 게이트 어레이(FPGA) - 상기 FPGA는 논리 게이트 회로부, 복수의 구성 가능한 상호접속, 및 저장 회로부를 포함하고, 상기 논리 게이트 회로부 및 상호접속들은 하나 이상의 제2 동작을 수행하고, 상기 저장 회로부는 상기 하나 이상의 제2 동작의 결과를 저장함 -; 또는하나 이상의 제3 동작을 수행하기 위한 논리 게이트 회로부를 포함하는 주문형 집적 회로부(ASIC)중 하나 이상을 포함하며;상기 프로세서 회로부는 상기 제1 동작들, 상기 제2 동작들 또는 상기 제3 동작들 중 적어도 하나를 수행하여,데이터 입력에 기초하여 데이터 출력을 생성하기 위한 실행가능 코드를 실행하기 위한 코어 회로부 - 상기 실행가능 코드는 상기 기계 학습 모델에 기초함 -;상기 데이터 입력 또는 상기 데이터 출력 중 적어도 하나를 수신하기 위한 제2 인터페이스 회로부;상기 제2 인터페이스 회로부를 선택하기 위한 멀티플렉서 회로부; 및상기 실행가능 코드의 실행과 연관된 중단점의 트리거에 응답하여 상기 데이터 입력 또는 상기 데이터 출력 중 상기 적어도 하나를 출력하기 위한 시프트 레지스터를 인스턴스화하는, 장치.</claim></claimInfo><claimInfo><claim>30. 제29항에 있어서, 상기 제2 인터페이스 회로부는 메모리로부터 상기 데이터 입력을 수신하고, 상기 프로세서 회로부는 상기 제1 동작들, 상기 제2 동작들, 또는 상기 제3 동작들 중 적어도 하나를 수행하여,상기 중단점이 트리거되지 않는 것에 응답하여, 상기 제2 인터페이스 회로부로부터 상기 데이터 입력을 수신하고; 상기 데이터 입력을 상기 코어 회로부로 출력하기 위한 버퍼를 인스턴스화하는, 장치.</claim></claimInfo><claimInfo><claim>31. 제29항에 있어서, 상기 제2 인터페이스 회로부는 상기 코어 회로부로부터 상기 데이터 출력을 수신하고, 상기 프로세서 회로부는 상기 제1 동작들, 상기 제2 동작들, 또는 상기 제3 동작들 중 적어도 하나를 수행하여,상기 중단점이 트리거되지 않는 것에 응답하여, 상기 제2 인터페이스 회로부로부터 상기 데이터 출력을 수신하고; 상기 데이터 출력을 메모리로 출력하기 위한 버퍼를 인스턴스화하는, 장치.</claim></claimInfo><claimInfo><claim>32. 제29항에 있어서, 상기 제2 인터페이스 회로부는 메모리로부터 상기 데이터 입력을 수신하고, 상기 프로세서 회로부는 상기 제1 동작들, 상기 제2 동작들, 또는 상기 제3 동작들 중 적어도 하나를 수행하여,상기 중단점이 트리거되지 않는 것에 응답하여, 상기 제2 인터페이스 회로부로부터 상기 데이터 입력을 수신하고; 상기 데이터 입력을 상기 코어 회로부로 출력하기 위한 버퍼; 및상기 중단점의 트리거에 응답하여 상기 데이터 입력 또는 상기 데이터 출력 중 상기 적어도 하나를 출력하거나; 상기 중단점이 트리거되지 않는 것에 응답하여 상기 데이터 출력을 상기 메모리로 출력하기 위한 디버그 회로부를 인스턴스화하는, 장치.</claim></claimInfo><claimInfo><claim>33. 제32항에 있어서, 상기 디버그 회로부는 상기 코어 회로부에 포함되는, 장치.</claim></claimInfo><claimInfo><claim>34. 제29항에 있어서, 상기 데이터 입력 또는 상기 데이터 출력 중 상기 적어도 하나는 제1 값을 포함하고, 상기 프로세서 회로부는 상기 제1 동작들, 상기 제2 동작들 또는 상기 제3 동작들 중 적어도 하나를 수행하여,상기 중단점에 대응하는 제2 값을 저장하기 위한 구성 레지스터; 및비교기 회로부를 인스턴스화하며, 상기 비교기 회로부는,상기 제1 값과 상기 제2 값을 비교하고;상기 제2 인터페이스 회로부에게 상기 비교에 기초하는 상기 제1 값과 상기 제2 값의 매치에 응답하여 상기 데이터 입력 또는 상기 데이터 출력 중 상기 적어도 하나를 상기 멀티플렉서 회로부에 제공하도록 명령하며, 상기 중단점의 트리거링은 상기 매치에 응답하는, 장치.</claim></claimInfo><claimInfo><claim>35. 제29항에 있어서, 상기 코어 회로부는 제1 코어 회로부이고, 상기 프로세서 회로부는 상기 제1 동작들, 상기 제2 동작들, 또는 상기 제3 동작 중 적어도 하나를 수행하여,카운터 회로부를 인스턴스화하며, 상기 카운터 회로부는,제1 값을 출력하여 상기 멀티플렉서 회로부에게 상기 제2 인터페이스 회로부의 출력을 선택하도록 명령하고;제2 값을 출력하여 상기 멀티플렉서 회로부에게 제2 코어 회로부와 연관된 제3 인터페이스 회로부의 출력을 선택하도록 명령하는, 장치.</claim></claimInfo><claimInfo><claim>36. 하드웨어 가속기를 디버깅하기 위한 방법으로서,기계 학습 모델과 연관된 중단점을 생성하는 단계;상기 기계 학습 모델 또는 상기 중단점 중 적어도 하나에 기초하여 실행가능 코드를 컴파일하는 단계 - 상기 실행가능 코드는 데이터 입력에 기초하여 데이터 출력을 생성하기 위해 가속기 회로부에 의해 실행됨 -;상기 실행가능 코드의 실행에 응답하여, 상기 중단점을 트리거하여 상기 실행가능 코드의 상기 실행을 중단시키는 단계; 및 상기 가속기 회로부에 포함된 디버그 회로부로 상기 데이터 입력, 상기 데이터 출력 또는 상기 중단점 중 적어도 하나를 출력하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>37. 제36항에 있어서,작업부하별로 트리거될 것으로 상기 중단점을 식별하는 단계;작업부하별로 호출될 상기 실행가능 코드에 상기 중단점을 삽입하는 단계;상기 가속기 회로부의 제1 코어에 의한 상기 실행가능 코드의 상기 실행에 응답하여, 상기 중단점이 상기 제1 코어에 의해 트리거될 때, 상기 제1 코어에 의한 상기 실행가능 코드의 실행을 중단시키는 단계; 및상기 가속기 회로부의 제2 코어에 의한 상기 실행가능 코드의 상기 실행에 응답하여, 상기 중단점이 상기 제2 코어에 의해 트리거될 때, 상기 제2 코어에 의한 상기 실행가능 코드의 실행을 중단시키는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>38. 제36항에 있어서,코어별로 트리거될 것으로 상기 중단점을 식별하는 단계;상기 가속기 회로부의 제1 코어의 제1 구성 레지스터에 기입되고 상기 가속기 회로부의 제2 코어의 제2 구성 레지스터에 기입되지 않을 것으로 상기 중단점을 식별하는 단계; 및상기 제1 구성 레지스터에 상기 중단점을 기입하는 단계를 더 포함하고, 상기 중단점의 트리거링은 상기 제2 코어가 상기 실행가능 코드의 실행을 계속하는 동안 상기 제1 코어에 의한 상기 실행가능 코드의 실행을 중단시키는, 방법.</claim></claimInfo><claimInfo><claim>39. 제36항에 있어서, 상기 데이터 입력은 제1 데이터를 포함하고, 상기 데이터 출력은 제2 데이터를 포함하며, 상기 방법은,제3 데이터에 기초하여 트리거될 것으로 상기 중단점을 식별하는 단계;상기 제3 데이터를 상기 가속기 회로부의 코어의 구성 레지스터에 기입하는 단계;상기 제1 데이터와 상기 제3 데이터의 제1 비교를 실행하는 단계 - 상기 중단점의 트리거링은 상기 제1 비교에 기초하는 상기 제1 데이터와 상기 제3 데이터의 제1 매치에 응답함 -; 및상기 제2 데이터와 상기 제3 데이터의 제2 비교를 실행하는 단계를 더 포함하며, 상기 중단점의 트리거링은 상기 제2 비교에 기초하는 상기 제2 데이터와 상기 제3 데이터의 제2 매치에 응답하는, 방법.</claim></claimInfo><claimInfo><claim>40. 제36항에 있어서,상기 데이터 출력과 연관된 메모리 내의 제1 어드레스에 기초하여 트리거될 것으로 상기 중단점을 식별하는 단계;상기 제1 어드레스를 상기 가속기 회로부의 코어의 구성 레지스터에 기입하는 단계;상기 실행가능 코드를 실행하는 것에 응답하여, 상기 데이터 출력을 기입할 상기 메모리 내의 제2 어드레스를 식별하는 단계; 및상기 제1 어드레스와 상기 제2 어드레스의 비교를 실행하는 단계를 더 포함하고, 상기 중단점의 트리거링은 상기 제1 어드레스와 상기 제2 어드레스의 매치에 응답하는, 방법.</claim></claimInfo><claimInfo><claim>41. 제36항에 있어서, 상기 데이터 입력은 제1 데이터 입력이고, 상기 방법은,상기 중단점의 트리거링에 응답하여, 상기 실행가능 코드의 증분 동작을 실행하는 것을 나타내는 제어 신호를 획득하는 단계 - 상기 증분 동작은 제1 값을 판독하기 위한 판독 동작, 제2 값을 기입하기 위한 기입 동작, 또는 제2 데이터 입력에 기초하여 제3 값을 결정하기 위한 계산 동작 중 적어도 하나를 포함함 -; 및상기 제1 값, 상기 제2 값 또는 상기 제3 값 중 적어도 하나를 출력하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>42. 제36항에 있어서,상기 중단점의 트리거링에 응답하여, 상기 데이터 입력의 제1 값을 조정하는 것; 상기 가속기 회로부의 코어의 제1 레지스터의 제2 값을 조정하는 것; 또는 상기 디버그 회로부의 제2 레지스터의 제3 값을 조정하는 것중 적어도 하나를 하는 단계; 및상기 제1 값, 상기 제2 값 또는 상기 제3 값 중 적어도 하나에 기초하여 상기 실행가능 코드의 상기 실행을 재개하는 단계를 더 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>519980776869</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>아일랜드 레익슬...</address><code> </code><country> </country><engName>GRYMEL, Martin-Thomas</engName><name>그리멜, 마틴-토마스</name></inventorInfo><inventorInfo><address>아일랜드 킬컬런 킬컬런 코...</address><code> </code><country> </country><engName>BERNARD, David</engName><name>버나드, 데이비드</name></inventorInfo><inventorInfo><address>아일랜드 더블린 벨...</address><code> </code><country> </country><engName>POWER, Martin</engName><name>파워, 마틴</name></inventorInfo><inventorInfo><address>아일랜드 골웨이 ...</address><code> </code><country> </country><engName>HANRAHAN, Niall</engName><name>한라한, 나이얼</name></inventorInfo><inventorInfo><address>아일랜드 뉴...</address><code> </code><country> </country><engName>BRADY, Kevin</engName><name>브래디, 케빈</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920010003368</code><country>대한민국</country><engName>Kim Yeon Song</engName><name>김연송</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.09.23</priorityApplicationDate><priorityApplicationNumber>17/483,521</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.12.20</receiptDate><receiptNumber>1-1-2023-1431795-76</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.04.24</receiptDate><receiptNumber>1-5-2024-0068937-41</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.07.31</receiptDate><receiptNumber>1-1-2025-0871927-50</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.08.22</receiptDate><receiptNumber>1-1-2025-0960792-48</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.22</receiptDate><receiptNumber>1-1-2025-0960802-17</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237044126.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93f6f528066bec197c75231a57dea8574abacca8fab67184da0e747dc05551b07237f4a0dd191233a58e2d3415f0852376ce8f407dcfca8430</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4e5e1b0533d94eef0420a5b214f8e3d9b7faf95b5fb17c579715396932e556cd1b3962aa48372458b7a639dd4ac5c40aec74eb2fc15a3646</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>