Fitter report for Sequencer
Thu Jul 31 18:42:14 2008
Version 4.0 Build 214 3/25/2004 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Floorplan View
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Output Pin Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2004 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



+---------------------------------------------------------------+
; Fitter Summary                                                ;
+-----------------------+---------------------------------------+
; Fitter Status         ; Successful - Thu Jul 31 18:42:14 2008 ;
; Revision Name         ; Sequencer                             ;
; Top-level Entity Name ; Sequencer                             ;
; Family                ; Cyclone                               ;
; Device                ; EP1C3T100C6                           ;
; Total logic elements  ; 25 / 2,910 ( < 1 % )                  ;
; Total pins            ; 17 / 65 ( 26 % )                      ;
; Total memory bits     ; 0 / 59,904 ( 0 % )                    ;
; Total PLLs            ; 0 / 1 ( 0 % )                         ;
+-----------------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Option                                                                                                     ; Setting                        ; Default Value                  ;
+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                                                     ; AUTO                           ;                                ;
; Auto Register Duplication                                                                                  ; Off                            ; Off                            ;
; Logic Cell Insertion -- Logic Duplication                                                                  ; Auto                           ; Auto                           ;
; Perform physical synthesis with extra effort; uses extra compile time to try for extra circuit performance ; Off                            ; Off                            ;
; Perform Register Retiming                                                                                  ; Off                            ; Off                            ;
; Perform Register Duplication                                                                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic                                                         ; Off                            ; Off                            ;
; Auto Merge PLLs                                                                                            ; On                             ; On                             ;
; Auto Delay Chains                                                                                          ; On                             ; On                             ;
; Auto Packed Registers -- Cyclone                                                                           ; Normal                         ; Normal                         ;
; Auto Global Memory Control Signals                                                                         ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                                                  ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                                                      ; Off                            ; Off                            ;
; PCI I/O                                                                                                    ; Off                            ; Off                            ;
; Slow Slew Rate                                                                                             ; Off                            ; Off                            ;
; Fitter Initial Placement Seed                                                                              ; 1                              ; 1                              ;
; Final Placement Optimizations                                                                              ; Automatically                  ; Automatically                  ;
; FIT_ONLY_ONE_ATTEMPT                                                                                       ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                                                 ; On                             ; On                             ;
; Optimize Timing                                                                                            ; Normal Compilation             ; Normal Compilation             ;
; Optimize Hold Timing                                                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
+------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+--------------------------------------------------------------------------
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Auto-restart configuration after error       ; On                       ;
; Release clears before tri-states             ; Off                      ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-------------------+
; Fitter Equations  ;
+-------------------+
The equations can be found in D:/My Documents/_Documents/Quartus/Computers Systems/Practical 1/Sequencer/Sequencer.fit.eqn.


+-----------------+
; Floorplan View  ;
+-----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


+---------------+
; Pin-Out File  ;
+---------------+
The pin-out file can be found in D:/My Documents/_Documents/Quartus/Computers Systems/Practical 1/Sequencer/Sequencer.pin.


+----------------------------------------------------+
; Fitter Resource Usage Summary                      ;
+-----------------------------------------------------
; Resource                    ; Usage                ;
+-----------------------------+----------------------+
; Logic cells                 ; 25 / 2,910 ( < 1 % ) ;
; Registers                   ; 21 / 3,099 ( < 1 % ) ;
; Total LABs                  ; 4 / 291 ( 1 % )      ;
; Logic cells in carry chains ; 0                    ;
; User inserted logic cells   ; 0                    ;
; I/O pins                    ; 17 / 65 ( 26 % )     ;
;     -- Clock pins           ; 2 / 2 ( 100 % )      ;
; Global signals              ; 2                    ;
; M4Ks                        ; 0 / 13 ( 0 % )       ;
; Total memory bits           ; 0 / 59,904 ( 0 % )   ;
; Total RAM block bits        ; 0 / 59,904 ( 0 % )   ;
; Global clocks               ; 2 / 8 ( 25 % )       ;
; Maximum fan-out node        ; clk                  ;
; Maximum fan-out             ; 21                   ;
; Total fan-out               ; 119                  ;
; Average fan-out             ; 2.70                 ;
+-----------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; IR_Data[1] ; 71    ; 3        ; 27           ; 10           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; IR_Data[2] ; 72    ; 3        ; 27           ; 10           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; IR_Data[3] ; 73    ; 3        ; 27           ; 11           ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; clk        ; 10    ; 1        ; 0            ; 8            ; 2           ; 21                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; reset      ; 66    ; 3        ; 27           ; 8            ; 3           ; 19                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; Turbo Bit ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+-----------+--------------+------------------+-------------+----------------------+
; ADDR_MUX ; 77    ; 2        ; 26           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; ADD_SUB  ; 79    ; 2        ; 22           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; DATA_MUX ; 86    ; 2        ; 18           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; DATA_OUT ; 85    ; 2        ; 20           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; IR_D2[0] ; 70    ; 3        ; 27           ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; IR_D2[1] ; 68    ; 3        ; 27           ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; IR_D2[2] ; 75    ; 3        ; 27           ; 13           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; IR_EN    ; 69    ; 3        ; 27           ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; PC       ; 74    ; 3        ; 27           ; 13           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; R0       ; 78    ; 2        ; 22           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; R1       ; 84    ; 2        ; 20           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; ROM      ; 76    ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+-----------+--------------+------------------+-------------+----------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+------------------------------------------------------------
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 3 / 14 ( 21 % ) ; 3.3V          ; --           ;
; 2        ; 7 / 17 ( 41 % ) ; 3.3V          ; --           ;
; 3        ; 9 / 17 ( 52 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 17 ( 0 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------+
; All Package Pins                                                                        ;
+------------------------------------------------------------------------------------------
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; I/O Standard ; Voltage ; I/O Type   ;
+----------+------------+----------+----------------+--------------+---------+------------+
; 1        ; 0          ; 1        ; GND*           ;              ;         ; Row I/O    ;
; 2        ; 1          ; 1        ; GND*           ;              ;         ; Row I/O    ;
; 3        ; 2          ; 1        ; GND*           ;              ;         ; Row I/O    ;
; 4        ; 4          ; 1        ; GND*           ;              ;         ; Row I/O    ;
; 5        ; 8          ; 1        ; GND*           ;              ;         ; Row I/O    ;
; 6        ; 9          ; 1        ; *~nCSO~ / GND* ; LVTTL        ;         ; Row I/O    ;
; 7        ; 10         ; 1        ; ^DATA0         ;              ;         ; --         ;
; 8        ; 11         ; 1        ; ^nCONFIG       ;              ;         ; --         ;
; 9        ;            ; 1        ; VCCA_PLL1      ;              ; 1.5V    ; --         ;
; 10       ; 12         ; 1        ; clk            ; LVTTL        ;         ; Row I/O    ;
; 11       ;            ; 1        ; GNDA_PLL1      ;              ;         ; --         ;
; 12       ; 14         ; 1        ; ^nCEO          ;              ;         ; --         ;
; 13       ; 15         ; 1        ; ^nCE           ;              ;         ; --         ;
; 14       ; 16         ; 1        ; ^MSEL0         ;              ;         ; --         ;
; 15       ; 17         ; 1        ; ^MSEL1         ;              ;         ; --         ;
; 16       ; 18         ; 1        ; ^DCLK          ;              ;         ; --         ;
; 17       ; 19         ; 1        ; *~ASDO~ / GND* ; LVTTL        ;         ; Row I/O    ;
; 18       ;            ; 1        ; VCCIO1         ;              ; 3.3V    ; --         ;
; 19       ;            ; 1        ; GND            ;              ;         ; --         ;
; 20       ; 23         ; 1        ; GND*           ;              ;         ; Row I/O    ;
; 21       ; 24         ; 1        ; GND*           ;              ;         ; Row I/O    ;
; 22       ; 25         ; 1        ; GND*           ;              ;         ; Row I/O    ;
; 23       ; 26         ; 1        ; GND*           ;              ;         ; Row I/O    ;
; 24       ; 27         ; 1        ; GND*           ;              ;         ; Row I/O    ;
; 25       ; 28         ; 1        ; GND*           ;              ;         ; Row I/O    ;
; 26       ; 29         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 27       ; 30         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 28       ; 33         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 29       ; 34         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 30       ;            ; 1        ; GND            ;              ;         ; --         ;
; 31       ;            ; 4        ; VCCIO4         ;              ; 3.3V    ; --         ;
; 32       ;            ; 1        ; GND            ;              ;         ; --         ;
; 33       ;            ;          ; VCCINT         ;              ; 1.5V    ; --         ;
; 34       ; 35         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 35       ; 36         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 36       ; 39         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 37       ; 40         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 38       ; 44         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 39       ; 45         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 40       ; 46         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 41       ; 49         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 42       ; 50         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 43       ;            ; 1        ; GND            ;              ;         ; --         ;
; 44       ;            ;          ; VCCINT         ;              ; 1.5V    ; --         ;
; 45       ;            ; 1        ; GND            ;              ;         ; --         ;
; 46       ;            ; 4        ; VCCIO4         ;              ; 3.3V    ; --         ;
; 47       ; 51         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 48       ; 52         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 49       ; 55         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 50       ; 56         ; 4        ; GND*           ;              ;         ; Column I/O ;
; 51       ; 57         ; 3        ; GND*           ;              ;         ; Row I/O    ;
; 52       ; 58         ; 3        ; GND*           ;              ;         ; Row I/O    ;
; 53       ; 59         ; 3        ; GND*           ;              ;         ; Row I/O    ;
; 54       ; 60         ; 3        ; GND*           ;              ;         ; Row I/O    ;
; 55       ; 61         ; 3        ; GND*           ;              ;         ; Row I/O    ;
; 56       ; 62         ; 3        ; GND*           ;              ;         ; Row I/O    ;
; 57       ; 63         ; 3        ; GND*           ;              ;         ; Row I/O    ;
; 58       ;            ; 1        ; GND            ;              ;         ; --         ;
; 59       ;            ; 3        ; VCCIO3         ;              ; 3.3V    ; --         ;
; 60       ; 68         ; 3        ; ^CONF_DONE     ;              ;         ; --         ;
; 61       ; 69         ; 3        ; ^nSTATUS       ;              ;         ; --         ;
; 62       ; 70         ; 3        ; #TCK           ;              ;         ; --         ;
; 63       ; 71         ; 3        ; #TMS           ;              ;         ; --         ;
; 64       ; 72         ; 3        ; #TDO           ;              ;         ; --         ;
; 65       ; 73         ; 3        ; GND*           ;              ;         ; Row I/O    ;
; 66       ; 75         ; 3        ; reset          ; LVTTL        ;         ; Row I/O    ;
; 67       ; 77         ; 3        ; #TDI           ;              ;         ; --         ;
; 68       ; 78         ; 3        ; IR_D2[1]       ; LVTTL        ;         ; Row I/O    ;
; 69       ; 79         ; 3        ; IR_EN          ; LVTTL        ;         ; Row I/O    ;
; 70       ; 80         ; 3        ; IR_D2[0]       ; LVTTL        ;         ; Row I/O    ;
; 71       ; 81         ; 3        ; IR_Data[1]     ; LVTTL        ;         ; Row I/O    ;
; 72       ; 82         ; 3        ; IR_Data[2]     ; LVTTL        ;         ; Row I/O    ;
; 73       ; 84         ; 3        ; IR_Data[3]     ; LVTTL        ;         ; Row I/O    ;
; 74       ; 87         ; 3        ; PC             ; LVTTL        ;         ; Row I/O    ;
; 75       ; 88         ; 3        ; IR_D2[2]       ; LVTTL        ;         ; Row I/O    ;
; 76       ; 89         ; 2        ; ROM            ; LVTTL        ;         ; Column I/O ;
; 77       ; 90         ; 2        ; ADDR_MUX       ; LVTTL        ;         ; Column I/O ;
; 78       ; 93         ; 2        ; R0             ; LVTTL        ;         ; Column I/O ;
; 79       ; 94         ; 2        ; ADD_SUB        ; LVTTL        ;         ; Column I/O ;
; 80       ;            ; 2        ; VCCIO2         ;              ; 3.3V    ; --         ;
; 81       ;            ; 1        ; GND            ;              ;         ; --         ;
; 82       ;            ;          ; VCCINT         ;              ; 1.5V    ; --         ;
; 83       ;            ; 1        ; GND            ;              ;         ; --         ;
; 84       ; 95         ; 2        ; R1             ; LVTTL        ;         ; Column I/O ;
; 85       ; 96         ; 2        ; DATA_OUT       ; LVTTL        ;         ; Column I/O ;
; 86       ; 99         ; 2        ; DATA_MUX       ; LVTTL        ;         ; Column I/O ;
; 87       ; 100        ; 2        ; GND*           ;              ;         ; Column I/O ;
; 88       ; 101        ; 2        ; GND*           ;              ;         ; Column I/O ;
; 89       ; 105        ; 2        ; GND*           ;              ;         ; Column I/O ;
; 90       ; 106        ; 2        ; GND*           ;              ;         ; Column I/O ;
; 91       ; 109        ; 2        ; GND*           ;              ;         ; Column I/O ;
; 92       ; 110        ; 2        ; GND*           ;              ;         ; Column I/O ;
; 93       ;            ;          ; VCCINT         ;              ; 1.5V    ; --         ;
; 94       ;            ; 1        ; GND            ;              ;         ; --         ;
; 95       ;            ; 2        ; VCCIO2         ;              ; 3.3V    ; --         ;
; 96       ;            ; 1        ; GND            ;              ;         ; --         ;
; 97       ; 111        ; 2        ; GND*           ;              ;         ; Column I/O ;
; 98       ; 112        ; 2        ; GND*           ;              ;         ; Column I/O ;
; 99       ; 115        ; 2        ; GND*           ;              ;         ; Column I/O ;
; 100      ; 116        ; 2        ; GND*           ;              ;         ; Column I/O ;
+----------+------------+----------+----------------+--------------+---------+------------+


+------------------------------------------------------------------+
; Output Pin Load For Reported TCO                                 ;
+-------------------------------------------------------------------
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
+---------------------+-------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Compilation Hierarchy Node ; Logic Cells ; Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+----------------------------+-------------+-----------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
; |Sequencer                 ; 25 (25)     ; 21        ; 0           ; 17   ; 0            ; 4 (4)        ; 9 (9)             ; 12 (12)          ; 0 (0)           ; |Sequencer          ;
+----------------------------+-------------+-----------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+--------------------------------------------------------------------------------------
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; clk        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; reset      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; IR_Data[3] ; Input    ; ON            ; ON            ; --                    ; --  ;
; IR_Data[2] ; Input    ; OFF           ; ON            ; --                    ; --  ;
; IR_Data[1] ; Input    ; ON            ; ON            ; --                    ; --  ;
; PC         ; Output   ; --            ; --            ; --                    ; --  ;
; IR_EN      ; Output   ; --            ; --            ; --                    ; --  ;
; ADDR_MUX   ; Output   ; --            ; --            ; --                    ; --  ;
; ROM        ; Output   ; --            ; --            ; --                    ; --  ;
; DATA_MUX   ; Output   ; --            ; --            ; --                    ; --  ;
; DATA_OUT   ; Output   ; --            ; --            ; --                    ; --  ;
; R0         ; Output   ; --            ; --            ; --                    ; --  ;
; R1         ; Output   ; --            ; --            ; --                    ; --  ;
; ADD_SUB    ; Output   ; --            ; --            ; --                    ; --  ;
; IR_D2[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; IR_D2[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; IR_D2[0]   ; Output   ; --            ; --            ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------+
; Pad To Core Delay Chain Fanout                     ;
+-----------------------------------------------------
; Source Pin / Fanout  ; Pad To Core Index ; Setting ;
+----------------------+-------------------+---------+
; clk                  ;                   ;         ;
; reset                ;                   ;         ;
; IR_Data[3]           ;                   ;         ;
;      - state~22      ; 0                 ; ON      ;
;      - state~21      ; 0                 ; ON      ;
;      - state~28      ; 0                 ; ON      ;
;      - state~25      ; 0                 ; ON      ;
;      - state~26      ; 0                 ; ON      ;
;      - state~27      ; 0                 ; ON      ;
;      - state~24      ; 0                 ; ON      ;
;      - IR_D2[2]~reg0 ; 0                 ; ON      ;
; IR_Data[2]           ;                   ;         ;
;      - state~21      ; 1                 ; ON      ;
;      - state~25      ; 1                 ; ON      ;
;      - state~26      ; 1                 ; ON      ;
;      - state~27      ; 1                 ; ON      ;
;      - state~24      ; 1                 ; ON      ;
;      - IR_D2[1]~reg0 ; 1                 ; ON      ;
;      - i~259         ; 1                 ; ON      ;
; IR_Data[1]           ;                   ;         ;
;      - state~22      ; 0                 ; ON      ;
;      - state~28      ; 0                 ; ON      ;
;      - state~25      ; 0                 ; ON      ;
;      - state~26      ; 0                 ; ON      ;
;      - state~27      ; 0                 ; ON      ;
;      - state~24      ; 0                 ; ON      ;
;      - IR_D2[0]~reg0 ; 0                 ; ON      ;
+----------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------
; Name       ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; IR_D2[2]~3 ; LC_X25_Y11_N4 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; clk        ; Pin_10        ; 21      ; Clock                      ; yes    ; Global clock         ; GCLK2            ;
; reset      ; Pin_66        ; 19      ; Async. clear, Clock enable ; yes    ; Global clock         ; GCLK6            ;
+------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-----------------------------------------------------------------------
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; clk   ; Pin_10   ; 21      ; Global clock         ; GCLK2            ;
; reset ; Pin_66   ; 19      ; Global clock         ; GCLK6            ;
+-------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------------------------
; Name          ; Fan-Out         ;
+---------------+-----------------+
; state~21      ; 10              ;
; IR_Data[3]    ; 8               ;
; IR_Data[1]    ; 7               ;
; IR_Data[2]    ; 7               ;
; state~22      ; 6               ;
; state~20      ; 4               ;
; IR_D2[2]~3    ; 3               ;
; state~24      ; 3               ;
; state~27      ; 3               ;
; state~25      ; 3               ;
; state~28      ; 3               ;
; i~253         ; 2               ;
; i~259         ; 2               ;
; state~26      ; 2               ;
; ADD_SUB~reg0  ; 2               ;
; i~243         ; 1               ;
; state~23      ; 1               ;
; i~237         ; 1               ;
; IR_D2[0]~reg0 ; 1               ;
; IR_D2[1]~reg0 ; 1               ;
; IR_D2[2]~reg0 ; 1               ;
; R1~reg0       ; 1               ;
; R0~reg0       ; 1               ;
; DATA_OUT~reg0 ; 1               ;
; DATA_MUX~reg0 ; 1               ;
; ROM~reg0      ; 1               ;
; ADDR_MUX~reg0 ; 1               ;
; IR_EN~reg0    ; 1               ;
; PC~reg0       ; 1               ;
+---------------+-----------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+-----------------------------------------------------
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 14 / 8,840 ( < 1 % )  ;
; Direct links               ; 11 / 11,506 ( < 1 % ) ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; LAB clocks                 ; 2 / 156 ( 1 % )       ;
; LUT chains                 ; 1 / 2,619 ( < 1 % )   ;
; Local interconnects        ; 36 / 11,506 ( < 1 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 14 / 7,520 ( < 1 % )  ;
+----------------------------+-----------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 6.25) ; Number of LABs  (Total = 4) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 0                           ;
; 2                                          ; 1                           ;
; 3                                          ; 0                           ;
; 4                                          ; 1                           ;
; 5                                          ; 0                           ;
; 6                                          ; 0                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 1                           ;
; 10                                         ; 1                           ;
+--------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 2.00) ; Number of LABs  (Total = 4) ;
+------------------------------------+-----------------------------+
; 1 Async. clear                     ; 1                           ;
; 1 Clock                            ; 4                           ;
; 1 Clock enable                     ; 3                           ;
+------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 6.50) ; Number of LABs  (Total = 4) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 0                           ;
; 2                                           ; 1                           ;
; 3                                           ; 0                           ;
; 4                                           ; 1                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 2                           ;
+---------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 5.25) ; Number of LABs  (Total = 4) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 0                           ;
; 2                                               ; 1                           ;
; 3                                               ; 0                           ;
; 4                                               ; 1                           ;
; 5                                               ; 0                           ;
; 6                                               ; 1                           ;
; 7                                               ; 0                           ;
; 8                                               ; 0                           ;
; 9                                               ; 1                           ;
+-------------------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Distinct Inputs                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 6.50) ; Number of LABs  (Total = 4) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 0                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 1                           ;
; 5                                           ; 0                           ;
; 6                                           ; 1                           ;
; 7                                           ; 1                           ;
; 8                                           ; 0                           ;
; 9                                           ; 1                           ;
+---------------------------------------------+-----------------------------+


+------------------+
; Fitter Messages  ;
+------------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 4.0 Build 214 3/25/2004 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul 31 18:42:12 2008
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off Sequencer -c Sequencer
Info: Automatically selected device EP1C3T100C6 for design Sequencer
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices. 
Info: No exact pin location assignment(s) for 17 pins of 17 total pins
    Info: Pin PC not assigned to an exact location on the device
    Info: Pin IR_EN not assigned to an exact location on the device
    Info: Pin ADDR_MUX not assigned to an exact location on the device
    Info: Pin ROM not assigned to an exact location on the device
    Info: Pin DATA_MUX not assigned to an exact location on the device
    Info: Pin DATA_OUT not assigned to an exact location on the device
    Info: Pin R0 not assigned to an exact location on the device
    Info: Pin R1 not assigned to an exact location on the device
    Info: Pin ADD_SUB not assigned to an exact location on the device
    Info: Pin IR_D2[2] not assigned to an exact location on the device
    Info: Pin IR_D2[1] not assigned to an exact location on the device
    Info: Pin IR_D2[0] not assigned to an exact location on the device
    Info: Pin clk not assigned to an exact location on the device
    Info: Pin reset not assigned to an exact location on the device
    Info: Pin IR_Data[3] not assigned to an exact location on the device
    Info: Pin IR_Data[2] not assigned to an exact location on the device
    Info: Pin IR_Data[1] not assigned to an exact location on the device
Info: Timing requirements not specified -- optimizing all clocks equally to maximize operation frequency
Info: Performing register packing on non-logic cell registers with location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: Automatically promoted signal clk to use Global clock in Pin 10
Info: Automatically promoted some destinations of signal reset to use Global clock in Pin 66
    Info: Destination PC~reg0 may be non-global or may not use global clock
    Info: Destination IR_EN~reg0 may be non-global or may not use global clock
    Info: Destination ADDR_MUX~reg0 may be non-global or may not use global clock
    Info: Destination ROM~reg0 may be non-global or may not use global clock
    Info: Destination DATA_MUX~reg0 may be non-global or may not use global clock
    Info: Destination DATA_OUT~reg0 may be non-global or may not use global clock
    Info: Destination R0~reg0 may be non-global or may not use global clock
    Info: Destination R1~reg0 may be non-global or may not use global clock
    Info: Destination ADD_SUB~reg0 may be non-global or may not use global clock
    Info: Destination IR_D2[2]~3 may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Start DSP Scan-chain Inferencing
Info: Completed DSP scan-chain inferencing
Info: Moving registers into I/Os, LUTs, DSP and RAM blocks to improve timing and density
Info: Finished moving registers into I/Os, LUTs, DSP and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that use the same VCCIO and VREF
    Info: Number of I/O pins in group: 15 (unused VREF, 3.30 VCCIO, 3 input, 12 output, 0 bidirectional)
        Info: I/O standards used: LVTTL.
Info: Details of I/O bank before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has unused VCCIO pins. 3 total pin(s) used --  11 pins available
        Info: I/O bank number 2 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  17 pins available
        Info: I/O bank number 3 does not use VREF pins and has unused VCCIO pins. 1 total pin(s) used --  16 pins available
        Info: I/O bank number 4 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  17 pins available
Info: Details of I/O bank after I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has unused VCCIO pins. 6 total pin(s) used --  8 pins available
        Info: I/O bank number 2 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  17 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.30V VCCIO pins. 13 total pin(s) used --  4 pins available
        Info: I/O bank number 4 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  17 pins available
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Estimated most critical path is register to register delay of 1.614 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X25_Y11; Fanout = 10; REG Node = 'state~21'
    Info: 2: + IC(0.108 ns) + CELL(0.454 ns) = 0.562 ns; Loc. = LAB_X25_Y11; Fanout = 3; COMB Node = 'IR_D2[2]~3'
    Info: 3: + IC(0.385 ns) + CELL(0.667 ns) = 1.614 ns; Loc. = LAB_X25_Y11; Fanout = 1; REG Node = 'IR_D2[2]~reg0'
    Info: Total cell delay = 1.121 ns ( 69.45 % )
    Info: Total interconnect delay = 0.493 ns ( 30.55 % )
Info: Estimated interconnect usage is 1% of the available device resources
Info: Fitter placement operations ending: elapsed time = 0 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 0 seconds
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Processing ended: Thu Jul 31 18:42:14 2008
    Info: Elapsed time: 00:00:02


