{"patent_id": "10-2023-0103696", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0022523", "출원번호": "10-2023-0103696", "발명의 명칭": "PIM", "출원인": "삼성전자주식회사", "발명자": "이전일"}}
{"patent_id": "10-2023-0103696", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "다수개의 서브 셀 블록들로 분할된 다수개의 뱅크들을 포함하는 적어도 하나의 메모리 셀 어레이, 상기 다수개의 뱅크들 각각은 제1 수평 방향으로 연장되는 복수의 워드라인들을 통하여 메모리 셀들에 연결되는 로우 디코더, 및 상기 제1 수평 방향과 교차하는 제2 수평 방향으로 연장되는 복수의 비트 라인들을 통하여 상기 메모리셀들에 연결되는 감지 증폭기를 포함하고;상기 다수개의 뱅크들 각각의 상기 로우 디코더 및 상기 감지 증폭기를 포함하는 뱅크 코어 회로를 포함하는 코어 주변 회로 구조물, 상기 뱅크 코어 회로는 상기 다수개의 서브 셀 블록들 각각에 대응적으로 연결되는 다수개의 서브 코어 회로들을 포함하고, 상기 감지 증폭기는 대응하는 서브 셀 블록에 연결되도록 분할되고, 상기로우 디코더는 상기 대응하는 서브 셀 블록에 연결되도록 분할되는 서브 워드라인 드라이버를 포함하고; 및상기 코어 주변 회로 구조물 위에 상기 코어 주변 회로 구조물과 수직 방향으로 오버랩되어 있는 셀 어레이 구조물을 포함하고, 상기 셀 어레이 구조물은 상기 다수개의 뱅크들 각각에 포함되는 상기 다수개의 서브 셀 블록들을 포함하고,상기 다수개의 서브 코어 회로들 각각에는 상기 분할된 감지 증폭기와 연결되며 상기 분할된 감지 증폭기로 로드된 데이터를 피연산자로 논리 연산하는 제1 프로세싱 소자를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0103696", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 메모리 장치는 상기 다수개의 뱅크들 각각의 상기 복수개의 워드라인들을 선택하는 로우 어드레스 신호들을 수신하고, 상기 로우 어드레스 신호들은 상위 비트 그룹 신호들과 하위 비트 그룹 신호들을 포함하고,상기 로우 디코더는 상기 로우 어드레스 신호들 중에서 상기 상위 비트 그룹 신호들에 기초하여 메인 워드라인구동 신호들을 생성하고 상기 로우 어드레스 신호들 중에서 상기 상기 하위 비트 그룹 신호들에 기초하여 서브워드라인 구동 신호들을 생성하는 메인 워드라인 구동 회로, 및 상기 메인 워드라인 구동 신호 및 상기 서브 워드라인 구동 신호에 기초하여 상기 복수개의 워드라인들 중에서 하나의 워드라인을 선택하는 상기 서브 워드라인 드라이버를 포함하고, 상기 서브 워드라인 드라이버는 상기 대응하는 서브 셀 블록에 연결되도록 상기 제1수평 방향으로 분할되고.상기 다수개의 서브 코어 회로들 각각에는 상기 분할된 서브 워드라인 드라이버를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0103696", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 다수개의 서브 코어 회로들 각각의 상기 제1 프로세싱 소자는 대응하는 서브 코어 회로 영역의 상기 분할된 서브 워드라인 드라이버와 이웃하는 서브 코어 회로 영역의 상기 분할된 감지 증폭기 사이에 상기 제1 수평방향으로 인접하게 배치되는 메모리 장치."}
{"patent_id": "10-2023-0103696", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 다수개의 서브 코어 회로들 각각의 상기 제1 프로세싱 소자는 대응하는 서브 코어 회로 영역의 상기 분할된 서브 워드라인 드라이버와 상기 분할된 감지 증폭기 사이에 배치되고, 상기 분할된 서브 워드라인 드라이버,상기 제1 프로세싱 소자 및 상기 분할된 감지 증폭기가 상기 제1 수평 방향으로 인접하게 배치되는 메모리장치."}
{"patent_id": "10-2023-0103696", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "공개특허 10-2025-0022523-3-제1항에 있어서,상기 다수개의 서브 코어 회로들 각각의 상기 분할된 감지 증폭기는 대응하는 서브 코어 회로 영역에서 2 그룹으로 분할 배치되고,상기 다수개의 서브 코어 회로들 각각의 상기 제1 프로세싱 소자는 상기 대응하는 서브 코어 회로 영역의 상기분할된 감지 증폭기의 상기 2 그룹 사이에 배치되는 메모리 장치."}
{"patent_id": "10-2023-0103696", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 다수개의 서브 코어 회로들 각각은 상기 제1 프로세싱 소자와 분리된 제2 프로세싱 소자를 더 포함하는 메모리 장치."}
{"patent_id": "10-2023-0103696", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 다수개의 서브 코어 회로들 각각의 상기 제2 프로세싱 소자는 상기 대응하는 서브 코어 회로 영역의 상기분할된 서브 워드라인 드라이버와 상기 제1 프로세싱 소자 사이에 배치되는 메모리 장치."}
{"patent_id": "10-2023-0103696", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제6항에 있어서,상기 다수개의 서브 코어 회로들 각각의 상기 제2 프로세싱 소자는 상기 대응하는 서브 코어 회로 영역의 상기분할된 서브 워드라인 드라이버와 이웃하는 서브 코어 회로 영역의 상기 제1 프로세싱 소자 사이에 배치되는 메모리 장치."}
{"patent_id": "10-2023-0103696", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서, 상기 뱅크 코어 회로에는 상기 다수개의 뱅크들 중 대응하는 뱅크의 데이터를 피연산자로 논리 연산하는 제2 프로세싱 소자를 포함하는 메모리 장치."}
{"patent_id": "10-2023-0103696", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 메모리 장치는 상기 제1 프로세싱 소자 및 제2 프로세싱 소자 중 하나를 사용하여 논리 연산 동작을 수행하는 메모리 장치."}
{"patent_id": "10-2023-0103696", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "PIM DRAM 다이(들) 및 PIM-HBM 장치들을 포함하는 메모리 장치가 개시된다. 메모리 장치는 다수개의 뱅크들 각 각의 로우 디코더 및 감지 증폭기를 포함하는 뱅크 코어 회로를 포함하는 코어 주변 회로 구조물, 및 코어 주변 회로 구조물 위에 코어 주변 회로 구조물과 수직 방향으로 오버랩되어 있고 다수개의 서브 셀 블록들로 분할된 다수개의 뱅크들을 포함하는 셀 어레이 구조물을 포함한다. 뱅크 코어 회로는 다수개의 서브 셀 블록들 각각에 대응적으로 연결되는 다수개의 서브 코어 회로들을 포함한다. 다수개의 서브 코어 회로들 각각에는 대응하는 서 브 셀 블록에 연결되도록 분할된 감지 증폭기, 및 분할된 감지 증폭기와 연결되며 분할된 감지 증폭기로 로드된 데이터를 피연산자로 논리 연산하는 프로세싱 소자를 포함한다."}
{"patent_id": "10-2023-0103696", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 프로세싱 성능 향상과 낮은 전력 소모를 구현하는 PIM DRAM 다이들을 포함하는 PIM-HBM 장치들에 관한 것이다."}
{"patent_id": "10-2023-0103696", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "고성능 및/또는 그래픽스 알고리즘들과 같은 어플리케이션들은 데이터- 및 컴퓨터-집약적(data- and compute- intensive) 이다. 뉴럴 네트워크들(Neural Networks)과 같은 머신 러닝 어플리케이션들(machine learning applications)은 많은 양의 계산 및 메모리 요건들을 포함하는 많은 수의 동작들을 포함할 수 있다. 머신 러닝 어플리케이션들은 보다 정확하게 상이한 데이터 셋트들을 훈련(train) 또는 학습(learn)하기 위하여, 대용량 연 산 및 메모리 능력을 갖는 컴퓨팅 시스템을 필요로 한다. 컴퓨팅 시스템의 연산 동작들(computation operations) 중 일부를 내부 프로세싱으로 수행하도록, 프로세서-인-메모리(Processor In Memory: 이하 \"PIM\" 이라 통칭한다) 타입의 메모리 장치가 개발되고 있다. 메모리 장치의 PIM 프로세싱 동작을 통하여 컴퓨팅 시스 템의 연산 동작 부담이 경감될 수 있다.고대역폭 메모리(High Bandwidth Memory: HBM)은 3차원 적층된 다이나믹 랜덤 억세스 메모리(Dynamic Random Access Memory: DRAM)을 위한 고성능 RAM 인터페이스이다. HBM은 메모리 중심적이고 연산이 무거운 뉴럴 네트 워크 또는 다른 인공지능(Artificial Intelligence: AI)에 사용될 수 있다. HBM은 멀티 채널 인터페이스 방식 의 와이드 입출력을 제공하고, HBM을 이용하는 호스트의 프로세싱 효율에 유용할 수 있다. 이에 따라, 컴퓨팅 시스템의 성능은 PIM-HBM 프로세싱 효율성 및 억세스 시간에 의존할 수 있다."}
{"patent_id": "10-2023-0103696", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 목적은 프로세싱 성능 향상과 낮은 전력 소모를 구현하는 PIM DRAM 다이들을 포함하는 PIM-HBM 장치 들을 제공하는 데 있다."}
{"patent_id": "10-2023-0103696", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 실시예들에 따른 메모리 장치는, 다수개의 서브 셀 블록들로 분할된 다수개의 뱅크들을 포함하는 적 어도 하나의 메모리 셀 어레이, 상기 다수개의 뱅크들 각각은 제1 수평 방향으로 연장되는 복수의 워드라인들을 통하여 메모리 셀들에 연결되는 로우 디코더, 및 상기 제1 수평 방향과 교차하는 제2 수평 방향으로 연장되는 복수의 비트 라인들을 통하여 상기 메모리 셀들에 연결되는 감지 증폭기를 포함하고; 상기 다수개의 뱅크들 각 각의 상기 로우 디코더 및 상기 감지 증폭기를 포함하는 뱅크 코어 회로를 포함하는 코어 주변 회로 구조물, 상 기 뱅크 코어 회로는 상기 다수개의 서브 셀 블록들 각각에 대응적으로 연결되는 다수개의 서브 코어 회로들을 포함하고, 상기 감지 증폭기는 대응하는 서브 셀 블록에 연결되도록 분할되고, 상기 로우 디코더는 상기 대응하 는 서브 셀 블록에 연결되도록 분할되는 서브 워드라인 드라이버를 포함하고; 및 상기 코어 주변 회로 구조물 위에 상기 코어 주변 회로 구조물과 수직 방향으로 오버랩되어 있는 셀 어레이 구조물을 포함하고, 상기 셀 어 레이 구조물은 상기 다수개의 뱅크들 각각에 포함되는 상기 다수개의 서브 셀 블록들을 포함하고, 상기 다수개 의 서브 코어 회로들 각각에는 상기 분할된 감지 증폭기와 연결되며 상기 분할된 감지 증폭기로 로드된 데이터 를 피연산자로 논리 연산하는 제1 프로세싱 소자를 포함한다. 본 발명의 실시예들에 따른 메모리 장치는, 다수개의 서브 셀 블록들로 분할된 다수개의 뱅크들을 포함하는 적 어도 하나의 메모리 셀 어레이, 상기 다수개의 뱅크들 각각은 제1 수평 방향으로 연장되는 복수의 워드라인들을 통하여 메모리 셀들에 연결되는 로우 디코더, 및 상기 제1 수평 방향과 교차하는 제2 수평 방향으로 연장되는 복수의 비트 라인들을 통하여 상기 메모리 셀들에 연결되는 감지 증폭기를 포함하고; 상기 다수개의 뱅크들 각 각의 상기 로우 디코더 및 상기 감지 증폭기를 포함하는 뱅크 코어 회로를 포함하는 코어 주변 회로 구조물, 상 기 뱅크 코어 회로는 상기 다수개의 서브 셀 블록들 각각에 대응적으로 연결되는 다수개의 서브 코어 회로들을 포함하고, 상기 감지 증폭기는 대응하는 서브 셀 블록에 연결되도록 분할되고; 및 상기 코어 주변 회로 구조물 위에 상기 코어 주변 회로 구조물과 수직 방향으로 오버랩되어 있는 셀 어레이 구조물을 포함하고, 상기 셀 어 레이 구조물은 상기 다수개의 뱅크들 각각에 포함되는 상기 다수개의 서브 셀 블록들을 포함하고, 상기 뱅크 코 어 회로에는 상기 제1 수평 방향으로 배치되는 상기 다수개의 서브 코어 회로들 각각의 상기 분할된 감지 증폭 기와 연결되며 상기 분할된 감지 증폭기로 로드된 데이터를 피연산자로 논리 연산하는 제1 프로세싱 소자를 포 함한다. 본 발명의 실시예들에 따른 메모리 장치는, 상기 메모리 장치의 데이터 입출력을 제어하는 인터페이스 회로를 포함하는 버퍼 다이; 및 상기 버퍼 다이 상에 장착되고 다수의 메모리 다이들이 스택되는 메모리 다이 스택을 포함한다. 상기 다수의 메모리 다이들 각각은 다수개의 서브 셀 블록들로 분할된 다수개의 뱅크들을 포함하는 적어도 하나의 메모리 셀 어레이, 상기 다수개의 뱅크들 각각은 제1 수평 방향으로 연장되는 복수의 워드라인들 을 통하여 메모리 셀들에 연결되는 로우 디코더, 및 상기 제1 수평 방향과 교차하는 제2 수평 방향으로 연장되 는 복수의 비트 라인들을 통하여 상기 메모리 셀들에 연결되는 감지 증폭기를 포함하고; 상기 다수개의 뱅크들 각각의 상기 로우 디코더 및 상기 감지 증폭기를 포함하는 뱅크 코어 회로를 포함하는 코어 주변 회로 구조물, 상기 뱅크 코어 회로는 상기 다수개의 서브 셀 블록들 각각에 대응적으로 연결되는 다수개의 서브 코어 회로들 을 포함하고, 상기 감지 증폭기는 대응하는 서브 셀 블록에 연결되도록 분할되고, 상기 로우 디코더는 상기 대 응하는 서브 셀 블록에 연결되도록 분할되는 서브 워드라인 드라이버를 포함하고; 및 상기 코어 주변 회로 구조 물 위에 상기 코어 주변 회로 구조물과 수직 방향으로 오버랩되어 있는 셀 어레이 구조물을 포함하고, 상기 셀 어레이 구조물은 상기 다수개의 뱅크들 각각에 포함되는 상기 다수개의 서브 셀 블록들을 포함하고, 상기 다수 개의 서브 코어 회로들 각각에는 상기 분할된 감지 증폭기와 연결되며 상기 분할된 감지 증폭기로 로드된 데이터를 피연산자로 논리 연산하는 제1 프로세싱 소자를 포함한다."}
{"patent_id": "10-2023-0103696", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 메모리 장치에 의하면, 뱅크 내 다수개의 서브 셀 블록들에서 감지 증폭기로 로드된 데이터를 피연산 자의 비트들로 사용하는 프로세싱 소자가 논리 연산들을 수행하는 것과 관련하여 메모리 독출(또는 로드) 및 메 모리 기입(또는 저장) 횟수가 감소될 수 있다. 이에 따라, 메모리 장치의 프로세싱 효율 및/또는 속도가 개선 될 수 있고, 전력 소모가 줄어들고, 메모리 장치와 연관된 레이턴시가 감소될 수 있다."}
{"patent_id": "10-2023-0103696", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 개시에서 설명되는 프로세싱 소자(Processing Element: PE)는 뉴럴 프로세싱 유닛(Neural Processing Unit: NPU), 중앙 처리 유닛(Central Processing Unit: CPU), 디지털 시그널 프로세서(Digital Signal Processor: DSP), 그래픽 처리 유닛(Graphic Processing Unit: GPU), 암호화 처리 유닛(encryption processing unit), 물 리 처리 유닛(physics processing unit), 머신 러닝 처리 유닛(machine learning processing unit) 등과 같은 처리 유닛 또는 로직 회로들을 포함할 수 있다. 프로세싱 소자들은 PIM 연산들을 수행하는 다양한 연산 계층을 포함할 수 있다. 연산 계층에서의 제1(예를 들 어, 최하위) 레벨은 비트 벡터 연산들(예를 들어, \"프리미티브\" 연산들로서 지칭될 수 있는 기본 논리 연산들 (fundamental logical operations))을 포함할 수 있다. 계층에서의 제2(예를 들어, 중간) 레벨은 다수의 비트 벡터 연산들을 포함하는 복합 연산들을 포함할 수 있다. 예를 들어, 복합 연산들은 다수의 논리 AND, OR, XOR, 시프트 등을 포함할 수 있는 덧셈, 곱셈 등과 같은 수학적 연산들을 포함할 수 있다. 계층에서의 제3(예를 들 어, 최상위) 레벨은 프로세싱 소자를 사용하는 프로세싱 수행을 수반하는 프로그램 실행과 연관된 제어 흐 름 연산들(예를 들어, 루프(looping), 분기(branching) 등)을 포함할 수 있다. 이하, 컴퓨트-바운드 뉴럴 네트 워크 및/또는 인공지능의 성능 향상을 위하여, PIM DRAM 다이들 및 이들을 포함하는 PIM-HBM 장치들이 제공된다. 도 1은 본 발명의 예시적인 실시예들에 따른 내부 프로세싱 동작을 수행하는 메모리 장치를 포함하는 시스템을 설명하는 도면(diagram)이다. 도 1을 참조하면, 시스템은 고성능 컴퓨팅(high-performance computing), 그래픽 동작 등과 같은 어플리 케이션들 또는 심층 신경 망(deep neural networks)과 같은 러닝 시스템(learning systems)과 같은 어플리케이 션들을 실행하도록 구성될 수 있다. 이러한 어플리케이션들은 작업들(jobs) 또는 태스크들을 병렬 방식으로 협 력하여 실행하고, 다른 데이터 세트들을 트레이닝하고, 높은 정확도로 학습하기 위하여 많은 연산 및 메모리 능 력들을 필요로 하고, 전력 효율성 및 낮은 레이턴시를 중요시한다. 시스템은 호스트 장치 및 메모리 장치를 포함할 수 있다. 호스트 장치는 전체적인 작업 또 는 태스크가 많은 수의 컴퓨팅 엔티티들(예, 프로세서들, 프로세서들 내의 코어들, 및 메모리-내-처 리(Processing-In-Memory: PIM) 회로에서 병렬로 실행되는, 보다 작은 작업들로 분할되는 병렬 처리 접근 법을 사용하여 전체적인 작업 또는 태스크를 해결하는 데 사용될 것이다. 태스크는 계층구조 등으로 구성되어 있는 다수의 작업들을 포함하고, 작업은 컴퓨팅 엔티티에 의해 실행되어야 하는 실행 가능 코드, 처리될 데이터, 컴퓨팅 엔티티에 의해 메모리 장치로부터 검색되고, 코드의 실행을 통해 조작되며, 이어서 저장될 데이터를 지칭할 수 있다. 호스트 장치는 버스를 통하여 메모리 장치와 통신적으로 연결(communicatively connected)될 수 있다. 호스트 장치는 예시적으로, 컴퓨터, 노트북, 서버, 워크 스테이션, 휴대용 통신 단말기, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 스마트 폰, 웨어러블(Wearable) 장치와 같은 컴퓨팅 시스템일 수 있다. 또는 호스트 장치는 그래픽스 카드와 같은 컴퓨팅 시스템에 포함된 구성 요소들 중 일부일 수 있다. 호스트 장치는 시스템 내 일반적인 컴퓨터 동작을 수행하는 프로세서(들) 및 메모리 장치 로/로부터 데이터 송수신을 관리하는 메모리 콘트롤러를 포함할 수 있다. 프로세서(들)은 명령어들 을 처리하고 관리하는 시스템의 주된 구성(primary component)으로, 운영 체제(operating system) 및 어 플리케이션들의 실행을 주로 담당한다. 또한, 프로세서(들)은 복잡한 작업 또는 태스크를 해결하기 위해 작업 부하가 병렬 처리되도록 다수의 컴퓨팅 엔티티들에 분산될 수 있게 한다. 프로세서(들)은 뉴럴 프로 세싱 유닛(NPU), 중앙 처리 유닛(CPU), 디지털 시그널 프로세서(DSP), 그래픽 처리 유닛(GPU), 암호화 처리 유 닛, 물리 처리 유닛, 머신 러닝 처리 유닛 등과 같은 처리 유닛을 포함할 수 있다. 프로세서(들)은 다양한 연산 작업들, 명령어들(instructions), 또는 커널들(kernels)의 실행을 다른 프로 세서로 분산하거나 메모리 장치로 오프로드하여 효율성을 향상시킬 수 있다. 커널은 함께 그룹화되어 작 업 또는 정의 가능한 서브-작업(definable sub-task)을 실행하는 하나 또는 그 이상의 명령어들로서 정의된다. 프로세서(들)에 의해 오프로드된 커널에 의해 메모리 장치의 PIM 회로가 연산 처리를 수행할 수 있다. 다양한 종류의 연산 처리 동작이 PIM 회로에서 수행될 수 있으며, 일 예로서 인공 지능과 관련하여 뉴럴 네트워크 연산들 중 적어도 일부가 PIM 회로에서 수행될 수 있다. 예컨대, 프로세서(들)는 뉴 럴 네트워크 연산들 중 적어도 일부가 PIM 회로에 의해 수행될 수 있도록, 메모리 콘트롤러를 통해 메모리 장치를 제어할 수 있을 것이다. 메모리 콘트롤러는 호스트 장치의 메모리 리퀘스트에 따라 메모리 장치를 억세스할 수 있다. 메 모리 콘트롤러는 메모리 장치에 커맨드(CMD)와 어드레스(ADDR)를 제공함으로써, 메모리 장치에 대한 기입 동작 또는 독출 동작을 제어할 수 있다. 또한, 기입 동작을 위한 데이터(DQ)와 독출된 데이터(DQ)가 메모리 콘트롤러와 메모리 장치 사이에서 송수신될 수 있다. 이러한 메모리 억세스 동작은 메모리 콘트롤러와 메모리 장치 사이의 버스를 통해 수행될 수 있다. 버스는 메인 클록 신호(CK), 기입 데이터 스트로브 신호(WDQS) 및 독출 데이터 스트로브 신호(RDQS)를 전 송하는 클록 신호 라인들, 커맨드/어드레스(CMD/ADDR)를 전송하는 커맨드/어드레스 신호 라인들, 데이터(DQ)를 전송하는 데이터 라인들, 그리고 모드 선택 신호(MS)를 전송하는 신호 라인으로 구성될 수 있다. 모드 선택 신 호(MS)는 메모리 장치가 메모리 모드 또는 프로세싱 모드로 동작하도록 지시할 수 있다. 메모리 모드에서 는 도 14 및 도 19에서 설명될 메모리 모드 신호들(MMS1, MMS2)에 응답하여 메모리 콘트롤러와 메모리 장 치 사이에 데이터 트랜잭션 동작이 수행되는데, 데이터 트랜잭션 동작은 메모리 장치에 데이터를 기 입하도록 또는 메모리 장치에 기입된 데이터를 독출하도록 메모리 장치가 제어될 수 있다. 프로세싱 모드에서는 도 14 및 도 19에서 설명될 프로세싱 모드 신호들(PMS1, PMS2)에 응답하여 메모리 장치의 내부 프로세싱 동작이 수행될 수 있다.버스는 호스트 장치(예컨대, 메모리 콘트롤러)의 제어에 따라 PIM 사양으로 및/또는 HBM(High Bandwidth Memory) 사양으로 동작할 수 있다. 도면의 간결성을 위하여, 메모리 콘트롤러와 메모리 장치 사이에 클록 신호 라인들, 커맨드/어드레스 신호 라인들과 데이터 라인들이 각각 하나의 신호 라인으로 연결되는 것으로 도시되고 있으나, 실제로는 복수의 신호 라인들을 통해 연결될 수 있다. 버스는 복수의 신호 라인들을 포함하는 하나의 채널 또는 복수의 채널들로 구현될 수 있다. 버스는 채널로 지칭될 수 있 으며, 이하의 실시예들에서 버스와 채널의 용어는 혼용되어 사용 가능할 것이다. 메모리 장치는 메모리 콘트롤러의 제어에 따라 데이터를 기입하거나 데이터를 독출할 수 있다. 예시 적으로, 메모리 장치는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory) 장치일 수 있다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 메모리 장치는 LPDDR(Low Power Double Data Rate) SDRAM, Wide I/O DRAM, HBM(High Bandwidth Memory), HMC(Hybrid Memory Cube) 등과 같은 휘발성 메모리 장치들 중 어느 하나일 수 있다. 실시예에 따라, 메모리 장치는 플래시 메모리, PRAM(Phase- change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등과 같은 비휘발성 메모리 장치들 중 어느 하나일 수 있다. 메모리 장치는 메모리 모드와 내부 프로세싱 모드 중 어느 하나의 동작 모드로 동작할 수 있다. 메모리 모드는 메모리 콘트롤러의 제어에 따라 일반적인 데이터 트랜잭션 동작을 수행하는 동작 모드를 말하고, 내부 프로세싱 모드는 메모리 콘트롤러의 제어에 따라 내부 프로세싱 동작을 수행하는 동작 모드를 말한다. 데이터 트랜잭션 동작에서, 메모리 장치는 메모리 콘트롤러의 제어에 의해 DDR, LPDDR 및/ 또는 HBM 프로토콜에 정해진 메모리 모드 타이밍 파라미터들에 따라 커맨드 및 어드레스 수신 동작과 데이터 교 환 동작을 수행할 수 있다. 내부 프로세싱 동작에서, 메모리 장치는 메모리 콘트롤러의 제어에 의해 PIM 프로토콜에 정해진 내부 프로세싱 모드 타이밍 파라미터들에 따라 커맨드 및 어드레스 수신 동작과 데이터 교환 동작을 수행할 수 있다. 메모리 모드 타이밍 파라미터들과 내부 프로세싱 모드 타이밍 파라미터들은 서로 다르게 설정될 수 있다. 실시예에 따라, 내부 프로세싱 모드 타이밍 파라미터들은 메모리 모드 타이밍 파라미 터들 보다 상대적으로 작은 값들로 설정될 수 있다. 메모리 장치은 메모리 셀 어레이(Memory Cell Array: MCA, 121), PIM 회로 및 제어 로직 회로 를 포함할 수 있다. MCA는 뱅크들로 조직화될 수 있고, 복수의 워드라인들과 복수의 비트라인들, 그리고 워드라인들과 비트라인들이 교차하는 지 점에 형성되는 복수의 메모리 셀들을 포함할 수 있다. 복수의 메모리 셀들 각각은 하나의 억세스 트랜지스터와 하나의 스토리지 커패시터로 이루어진 DRAM 셀(MC, 도 8)로 이루어질 수 있다. PIM 회로에는 호스트 장치에 의해 오프로드된 커널을 실행하도록 구성되는 하나 이상의 프로세싱 소 자가 구비될 수 있다. 호스트 장치(예컨대, 메모리 콘트롤러)는 버스를 통해 PIM 커맨드 를 발행함으로써 PIM 회로의 내부 프로세싱 동작을 시작할 수 있다. PIM 회로는 호스트 장치에 포함된 프로세서(들)과 유사하게, 프로세싱 기능을 갖는 하드웨어이다. PIM 회로를 내부 프로세서로 지칭할 때 \"내부\"의 용어는 메모리 장치 내에 존재한다는 것을 의미한다. 따라서, 메모리 장치의 \" 외부\"에 존재하는 프로세서는 예를 들어, 호스트 장치의 프로세서(들)를 지칭할 수 있다. 제어 로직 회로는 메모리 장치의 전반적인 동작들을 제어할 수 있다. 제어 로직 회로는 메모리 콘트롤러로부터 수신되는 커맨드(CMD) 및/또는 모드 선택 신호(MS)에 기초하여 메모리 장치의 기입 동작, 독출 동작, 리프레쉬 동작 및/또는 내부 프로세싱 동작을 수행하도록 제어 신호들을 생성할 수 있다. 도 2는 본 발명의 예시적인 실시예에 따른 메모리 장치의 구성을 나타내는 블락도이다. 도 2는 도 1의 메모리 장치의 구성을 보여준다. 도 2를 참조하면, 메모리 장치는 어드레스 버퍼, 제어 로직 회로, 로우 디코더, 칼럼 디 코더, 메모리 셀 어레이, 감지 증폭기, PIM 회로, 입출력 게이팅 회로, 그리고 데이터 입출력 버퍼를 포함할 수 있다. 도 2에는 도시되지 않았으나, 메모리 장치는 클록 버퍼, 리 프레쉬 제어 회로, 전압 발생 회로, 뱅크 제어 로직 등을 더 포함할 수 있다. 메모리 셀 어레이는 제1 내지 제4 뱅크 어레이들(2080a, 2080b, 2080c, 2080d)을 포함할 수 있다. 제1 내지 제4 뱅크 어레이들(2080a, 2080b, 2080c, 2080d) 각각은 복수의 워드라인들과 복수의 비트라인들, 그리고 워드라인들과 비트라인들이 교차하는 지점에 형성되는 복수의 메모리 셀들을 포함할 수 있다. 로우 디코더는 제1 내지 제4 뱅크 어레이(2080a, 2080b, 2080c, 2080d)에 각각 연결되는 제1 내지 제4 뱅크 로우 디코더들(2060a, 2060b, 2060c, 2060d)을 포함하고, 칼럼 디코더는 제1 내지 제4 뱅크 어레이 (2080a, 2080b, 2080c, 2080d)에 각각 연결되는 제1 내지 제4 뱅크 칼럼 디코더들(2070a, 2070b, 2070c, 2070d)을 포함할 수 있다. 감지 증폭기는 제1 내지 제4 뱅크 어레이(2080a, 2080b, 2080c, 2080d)에 각 각 연결되는 제1 내지 제4 감지 증폭기들(2082a, 2082b, 2082c, 2082d)을 포함하고, PIM 회로는 제1 내지 제4 뱅크 어레이(2080a, 2080b, 2080c, 2080d)에 각각 연결되는 제1 내지 제4 프로세싱 소자들(2085a, 2085b, 2085c, 2085d)을 포함할 수 있다. 제1 내지 제4 뱅크 어레이들(2080a, 2080b, 2080c, 2080d), 제1 내지 제4 뱅크 로우 디코더들(2060a, 2060b, 2060c, 2060d), 제1 내지 제4 뱅크 칼럼 디코더들(2070a, 2070b, 2070c, 2070d), 제1 내지 제4 감지 증폭기들 (2082a, 2082b, 2082c, 2082d) 및 제1 내지 제4 프로세싱 소자들(2085a, 2085b, 2085c, 2085d)은 제1 내지 제4 뱅크들을 각각 구성할 수 있다. 제1 내지 제4 뱅크 로우 디코더들(2060a, 2060b, 2060c, 2060d), 제1 내지 제 4 뱅크 칼럼 디코더들(2070a, 2070b, 2070c, 2070d), 제1 내지 제4 감지 증폭기들(2082a, 2082b, 2082c, 2082d) 및 제1 내지 제4 프로세싱 소자들(2085a, 2085b, 2085c, 2085d)은 제1 내지 제4 뱅크들(BANK1~BANK4)의 코어 회로들로 지칭될 수 있다. 본 실시예에서는 4개의 뱅크들을 포함하는 메모리 장치의 예가 도시되어 있으나, 실시예에 따라, 메모리 장치는 다양한 개수의 뱅크들을 포함할 수 있다. 어드레스 버퍼는 메모리 콘트롤러로부터 로우 어드레스(예, RA<0:9>, 도 6a) 및 칼럼 어드레스를 포 함하는 어드레스(ADDR)를 수신할 수 있다. 또한, 어드레스 버퍼는 뱅크 어드레스를 수신하여 뱅크 제어 로직에 제공하고, 수신된 로우 어드레스(RA<0:9>)를 로우 디코더로 제공하고, 수신된 칼럼 어드레스를 칼 럼 디코더에 제공할 수 있다. 뱅크 제어 로직은 뱅크 어드레스에 응답하여 뱅크 제어 신호들을 생성할 수 있다. 뱅크 제어 신호들에 응답하여, 제1 내지 제4 뱅크 로우 디코더들(2060a, 2060b, 2060c, 2060d) 중 뱅크 어드레스에 상응하는 뱅크 로우 디코더가 활성화되고, 제1 내지 제4 뱅크 칼럼 디코더들(2070a, 2070b, 2070c, 2070d) 중 뱅크 어드레스에 상응하는 뱅크 칼럼 디코더가 활성화될 수 있다. 제어 로직 회로는 메모리 장치의 전반적인 동작들을 제어할 수 있다. 제어 로직 회로는 메모리 장치의 기입 동작, 독출 동작, 리프레쉬 및/또는 내부 프로세싱 동작을 수행하도록 제어 신호들을 생성할 수 있다. 제어 로직 회로는 메모리 장치의 복수개 동작 옵션들을 설정하기 위한 모드 레지스터 및 메모리 콘트롤러로부터 수신되는 커맨드(CMD)를 디코딩하는 커맨드 디코더를 포함할 수 있다. 제어 로직 회로는 메모리 콘트롤러로부터 수신되는 모드 선택 신호(MS)에 기초하여 제1 메모리 모드 신호 (MMS1), 제2 메모리 모드 신호(MMS2), 제1 프로세싱 모드 신호(PMS1) 또는 제2 프로세싱 모드 신호(PMS2)를 생 성할 수 있다. 제1 및 제2 메모리 모드 신호들(MMS1, MMS2), 제1 및 제2 프로세싱 모드 신호들(PMS1, PMS2) 에 대한 설명은 도 14, 도 18 및 도 19에서 설명될 것이다. 입출력 게이팅 회로는 입출력 데이터(DQ)를 게이팅하는 회로들과 함께, 칼럼 선택 회로, 입력 데이터 마 스크 로직, 제1 내지 제4 뱅크 어레이들(2080a, 2080b, 2080c, 2080d)로부터 출력되는 독출 데이터를 저장하기 위한 독출 데이터 래치들, 그리고 제1 내지 제4 뱅크 어레이들(2080a, 2080b, 2080c, 2080d)에 데이터를 기입하 기 위한 기입 드라이버를 포함할 수 있다. 제1 내지 제4 뱅크 어레이들(2080a, 2080b, 2080c, 2080d) 중 하나의 뱅크 어레이에서 출력되는 독출 데이터는 하나의 뱅크 어레이에 대응되는 감지 증폭기에 의해 감지되고 독출 데이터 래치들에 저장될 수 있다. 제 1 내지 제4 뱅크 어레이들(2080a, 2080b, 2080c, 2080d) 중 하나의 뱅크 어레이의 메모리 셀 어레이에 기입될 기입 데이터는 메모리 콘트롤러로부터 데이터 입출력 버퍼로 제공될 수 있다. 데이터 입출력 버퍼 에 제공된 데이터는 기입 드라이버를 통하여 하나의 뱅크 어레이에 기입될 수 있다. 어드레스 버퍼 , 제어 로직 회로, 입출력 게이팅 회로 및 데이터 입출력 버퍼는 메모리 장치의 주 변 회로들로 지칭될 수 있다. 도 3은 도 2의 메모리 장치의 반도체 구조를 설명하는 도면이다. 도 3을 참조하면, 메모리 장치는 수직 방향(Z 방향)으로 서로 오버랩되어 있는 셀 어레이 구조물(CAS) 및 코어 주변 회로 구조물(CPS)을 포함할 수 있다. 셀 어레이 구조물(CAS)은 도 2의 메모리 셀 어레이를 포 함할 수 있다. 코어 주변 회로 구조물(CPS)은 도 2의 제1 내지 제4 뱅크들(BANK1~BANK4)의 코어 회로들(예, 제 1 내지 제4 뱅크 로우 디코더들(2060a, 2060b, 2060c, 2060d), 제1 내지 제4 뱅크 칼럼 디코더들(2070a, 2070b, 2070c, 2070d), 제1 내지 제4 감지 증폭기들(2082a, 2082b, 2082c, 2082d) 및 제1 내지 제4 프로세싱 소자들(2085a, 2085b, 2085c, 2085d))과 메모리 장치의 주변 회로들(예, 어드레스 버퍼, 제어 로직 회로, 입출력 게이팅 회로 및 데이터 입출력 버퍼)을 포함할 수 있다.셀 어레이 구조물(CAS)은 제1 내지 제4 뱅크 어레이들(2080a, 2080b, 2080c, 2080d)을 포함할 수 있다. 제1 내지 제4 뱅크 어레이들(2080a, 2080b, 2080c, 2080d)은 수직 채널 트랜지스터와 커패시터로 구성되는 복수의 메모리 셀들을 포함할 수 있다. 셀 어레이 구조물(CAS) 및 코어 주변 회로 구조물(CPS)은 도 16a 내지 도 17c 에서 구체적으로 설명될 것이다. 도 4 및 도 5는 도 3의 메모리 셀 어레이에서 제1 뱅크(BANK1)의 반도체 구조를 설명하는 도면들이다. 도 4에서 설명되는 제1 뱅크(BANK1)의 반도체 구조는 제2 내지 제4 뱅크(BANK2~BANK4)에도 동일하게 적용될 수 있 다. 도 5는 도 4의 서브 코어 회로 아키텍쳐를 설명하는 도면이다. 도 4를 참조하면, 셀 어레이 구조물(CAS)은 제1 뱅크 어레이(2080a)를 포함하고, 제1 뱅크 어레이(2080a)는 다 수개의 서브 셀 블록들을 포함할 수 있다. 본 실시예에서는 제1 뱅크 어레이(2080a)가 제1 방향(X 방향) 으로 3개로 분할되고 제2 방향(Y 방향)으로 3개로 분할되어 9개의 서브 셀 블록들로 구성되는 것으로 설명 하지만, 이에 제한되지 않고 다양한 개수의 서브 셀 블록들을 포함할 수 있다. 예컨대, 제1 뱅크 어레이 (2080a)가 제1 방향(X 방향) 및 제2 방향(Y 방향) 각각으로 4개 또는 5개로 분할되어 16개 또는 25개의 서브 셀 블록들을 포함할 수 있다. 코어 주변 회로 구조물(CPS)은 제1 뱅크 코어 회로를 포함하고, 제1 뱅크 코어 회로는 제1 뱅크 어레 이(2080a)의 다수개의 서브 셀 블록들 각각에 대응하여 수직 방향(Z 방향)으로 일부 오버랩되는 다수개의 서브 코어 회로들, 제1 뱅크 로우 디코더(2060a) 및 제1 뱅크 칼럼 디코더을 포함할 수 있다. 다수 개의 서브 코어 회로들 각각은, 도 5에 도시된 바와 같이, 대응하는 서브 셀 블록과 연관되는 프로세 싱 소자, 서브 워드라인 드라이버 및 감지 증폭기를 포함할 수 있다. 도 5를 참조하면, 제1 뱅크 코어 회로 내 서브 코어 회로들(430, 430r)에는 프로세싱 소자, 서브 워 드라인 드라이버 및 감지 증폭기를 포함할 수 있다. 서브 코어 회로 영역에는 프로세싱 소자 , 서브 워드라인 드라이버 및 감지 증폭기가 제1 방향(X 방향)으로 차레로 인접하게 배치될 수 있다. 서브 코어 회로(430r) 영역에는 서브 코어 회로가 제2 방향(Y 방향)을 기준으로 대칭되게 배치되어, 감지 증폭기, 서브 워드라인 드라이버 및 프로세싱 소자가 제1 방향(X 방향)으로 차 레로 인접하게 배치될 수 있다. 제1 뱅크 코어 회로 영역의 제1 행 및 제3 행 각각에는 3개의 서브 코어 회로가 제1 방향(X 방향)으로 서로 인접하게 배치될 수 있다. 제1 뱅크 코어 회로의 제2 행에는 3개의 서브 코어 회로(430r)가 제1 방향(X 방향)으로 서로 인접하게 배치될 수 있다. 서브 코어 회로(430, 430r) 영역들에 분할 배치되는 프로세싱 소자는 서브 워드라인 드라이버와 감지 증폭기 사이에 배치될 수 있다. 서브 코어 회로들(430, 430r)을 포함하는 제1 뱅크 코어 회로 영역에서 프 로세싱 소자는 윈드밀 타입으로 비대칭적으로 배치될 수 있다. 도 5에서, 서브 코어 회로(430, 430r) 영역들 각각의 프로세싱 소자는 해당 서브 코어 회로들(430, 430r) 의 감지 증폭기와 연결되고, 감지 증폭기로 로딩된 데이터를 피연산자(operand)의 비트들로 사용하여 비트 벡터 연산들을 수행하고/하거나 연산들의 결과들을 다시 제1 뱅크 어레이(2080a)의 다수개의 서브 셀 블록 들에 저장할 수 있다. 예를 들어, 다양한 연산들(예, 비트 벡터 연산들)은 프로세싱 소자 외부의 프 로세싱 자원들에 의해(예를 들어, 호스트와 연관된 프로세서 및/또는 다른 프로세싱 자원에 의해 수 행되기 보다는 프로세싱 소자에 의해 수행될 수 있다. 프로세싱 소자가 외부 프로세싱 자원을 사용 하지 않고 적절한 비트 벡터 연산들을 수행할 수 있으므로, 프로세싱 소자는 외부 프로세싱 자원을 적어도 어느 정도 보완하고/하거나 대체하기 위해 사용될 수 있다. 또한, 감지 증폭기와 연결된 프로세싱 소자 를 사용하여 논리 연산들을 수행하는 것과 관련하여 메모리 독출(또는 로드) 및 메모리 기입(또는 저장) 횟수가 감소될 수 있고, 이에 따라 메모리 장치의 효율이 증가될 수 있고/있거나 메모리 장치와 연관된 레 이턴시가 감소될 수 있다. 도 6a 내지 도 6c는 도 5의 서브 코어 회로에 포함되는 로우 디코더(2060a)를 설명하는 도면들이다. 도 6a 내지 도 6c에 도시된 예시적인 로우 디코더(2060a)의 구성은 본 개시 내용에 대한 제한을 나타내거나 암시하 지 않는다. 도 6a를 참조하면, 로우 디코더(2060a)는 제1 뱅크 어레이(2080a)에 대하여 로우 어드레스(RA)에 대응하는 워드 라인(WL)을 선택하고 선택된 워드라인에 고전압(VPP)의 워드라인 구동 전압을 인가할 수 있다. 이하의 실시예 들에서, 설명의 편의를 위하여, 제1 뱅크 어레이(2080a)는 1024개 워드라인들(WL)을 포함하고, 로우 디코더 (2060a)는 로우 어드레스(RA<0:9>)를 디코딩하여 1024개 워드라인들(WL) 중에서 하나의 워드라인(WL)을 선택하 는 회로 구성을 포함할 수 있다. 본 실시예에서는 10개 로우 어드레스(RA<0:9>) 신호 구성에 따라 제1 뱅크 어레이(2080a)가 1024개 워드라인을 포함하는 것으로 설명되지만, 이에 제한되지 않고 다양한 개수의 워드라인들 을 포함할 수 있다. 예컨대, 11개 로우 어드레스(RA<0:10>) 또는 12개 로우 어드레스(RA<0:11>) 신호 구성에 따라 제1 뱅크 어레이(2080a)는 2048개 또는 4096개 워드라인들을 포함할 수 있다. 로우 디코더(2060a)는 메인 워드라인 구동 회로 및 서브 워드라인 드라이버를 포함할 수 있다. 메인 워드라인 구동 회로는 로우 어드레스(RA<0:9>) 신호들 중에서 MSB(Most Significant Bit) 그룹의 신호들 에 기초하여 메인 워드라인 구동 신호들(NWEiB<0:63>)을 생성할 수 있다. 로우 어드레스(RA<0:9>) 신호들 중에 서 MSB 그룹의 신호들은 RA<4:9> 로우 어드레스로 설정될 수 있다. 서브 워드라인 드라이버는 로우 어드 레스(RA<0:9>) 신호들 중에서 LSB(Least Significant Bit) 그룹의 신호들에 기초하여 서브 워드라인 구동 신호 들(PXID<0:15>, PXIB<0:15>)을 생성할 수 있다. 로우 어드레스(RA<0:9>) 신호들 중에서 LSB 그룹의 신호들은 RA<0:3> 로우 어드레스로 설정될 수 있다. 도 6b를 참조하면, 메인 워드라인 구동 회로는 서브 워드라인 신호 발생 회로, 서브 워드라인 구동 신호 발생 회로 및 메인 워드라인 구동 신호 발생 회로를 포함할 수 있다. 서브 워드라인 신호 발생 회로는 고전압(VPP)과 접지 전압(VSS)으로 구동되고, 낸드 게이트 및 인버 터를 포함할 수 있다. 낸드 게이트는 액티브 신호(ACTIVE)와 제1 디코딩된 로우 어드레스 신호들 (DRA<0:3>)를 수신하고, 그 출력을 인버터로 제공할 수 있다. 인버터의 출력에 따라 제1 디코딩된 로우 어드레스 신호들(DRA<0:2>)에 대응하는 서브 워드라인 신호들(PXI<0:15>)이 활성화될 수 있다. 액티브 신 호(ACTIVE)는 제1 뱅크(BANK1)가 액티브 모드임을 나타내는 제어 신호로서, 메모리 장치의 제어 로직 회로 에서 액티브 커맨드에 기초하여 제공될 수 있다. 해당 뱅크가 액티브 모드일 때 액티브 신호(ACTIVE)는 로직 하이 레벨로 제공되고, 스탠바이 모드일 때 로직 로우 레벨로 제공될 수 있다. 제1 디코딩된 로우 어드레 스 신호들(DRA<0:3>)은 메모리 장치의 로우 어드레스의 하위 4 비트의 로우 어드레스 신호(RA<0:3>)를 디 코딩한 신호들이다. 제1 디코딩된 로우 어드레스 신호들(DRA<0:3>)은 16 가지 경우 (즉, 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001, 1010, 1011, 1100, 1101, 1110, 1111)가 있을 수 있으므로, 활성 화되는 서브 워드라인 신호들(PXI<0:15>) 역시 16 가지 일 수 있다. 즉, 제1 디코딩된 로우 어드레스 신호들 (DRA<0:3>)에 따라, PXI<0>, PXI<1>, PXI<2>, PXI<3>, PXI<4>, PXI<5>, PXI<6>, PXI<7>, PXI<8>, PXI<9>, PXI<10>, PXI<11>, PXI<12>, PXI<13>, PXI<14> 및 PXI<15> 서브 워드라인 신호 중 어느 하나가 활성화될 수 있 다. 서브 워드라인 구동 신호 발생 회로는 고전압(VPP)과 접지 전압(VSS)으로 구동되고, 제1 인버터 및 제2 인버터를 포함할 수 있다. 서브 워드라인 구동 신호 발생 회로는 서브 워드라인 신호들 (PXI<0:15>)를 수신하고, 제1 인버터의 출력을 제1 서브 워드라인 구동 신호들(PXIB<0:15>)로 출력하고, 제2 인버터의 출력을 제2 서브 워드라인 구동 신호들(PXID<0:15>)로 출력할 수 있다. 메인 워드라인 구동 신호 발생 회로는 액티브 신호(ACTIVE)와 제2 디코딩된 로우 어드레스 신호(DRA<4: 9>)를 수신할 수 있다. 액티브 모드일 때, 메인 워드라인 구동 신호 발생 회로는 제2 디코딩된 로우 어드 레스 신호(DRA<4:9>)에 응답하여 다수개의 메인 워드라인 구동 신호들(NWEiB<0:63>) 중 제2 디코딩된 로우 어드 레스 신호(DRA<4:9)에 대응하는 메인 워드라인 구동 신호를 접지 전압(VSS) 레벨의 로직 로우 레벨로 활성화시 킬 수 있다. 메인 워드라인 구동 신호 발생 회로는 고전압(VPP) 라인과 제1 노드(NA) 라인 사이에 병렬 연결되는 제1 및 제2 PMOS 트랜지스터들(631, 632), 제1 노드(NA) 라인와 접지 전압(VSS) 라인 사이에 직렬 연결되는 제1 및 제2 NMOS 트랜지스터들(633, 634), 제1 노드(NA) 라인에 그 입력이 연결되고 그 출력을 제2 노드(NB) 라인으로 제공하는 제1 인버터, 그리고 그 입력은 제2 노드(NB) 라인에 연결되고 그 출력은 메인 워드라인 구동 신 호(NWEiB<0:63>) 라인에 연결되는 제2 인버터를 포함할 수 있다. 제1 및 제2 인버터들(635, 636)은 고전 압(VPP)과 접지 전압(VSS)으로 구동될 수 있다. 제1 PMOS 트랜지스터과 제2 NMOS 트랜지스터는 액티브 신호(ACTIVE)에 응답하여 동작하고, 제1 NMOS 트랜지스터는 제2 디코딩된 로우 어드레스 신호(DRA<4:9>)에 응답하여 동작할 수 있다. 제2 PMOS 트랜지 스터는 제2 노드(NB) 라인의 신호에 응답하여 동작할 수 있다. 제1 뱅크(BANK1)가 액티브 모드일 때, 로 직 하이 레벨의 액티브 신호(ACTIVE) 및 제2 디코딩된 로우 어드레스 신호(DRA<4:9>)에 따라 제1 노드(NA) 라인 은 접지 전압(VSS) 레벨이 되고, 제2 노드(NB) 라인은 고전압(VPP) 레벨이 되어, 제2 디코딩된 로우 어드레스 신호(DRA<4:9)에 대응하는 메인 워드라인 구동 신호(NWEiB<0:63>)는 접지 전압(VSS) 레벨이 될 수 있다. 제1 뱅크(BANK1)가 스탠바이 모드일 때, 로직 로우 레벨의 액티브 신호(ACTIVE)에 따라 제1 노드(NA) 라인은 고전압(VPP) 레벨이 되고, 제2 노드(NB) 라인은 접지 전압(VSS) 레벨이 되어, 메인 워드라인 구동 신호(NWEiB<0:63>) 는 고전압(VPP) 레벨이 될 수 있다. 도 6c를 참조하면, 서브 워드라인 드라이버는 제1 뱅크 어레이(2080a)에 연결되고, 메인 워드라인 구동 회 로에서 제공되는 메인 워드라인 구동 신호(NWEIB<0:63>), 제1 서브 워드라인 구동 신호(PXIB<0:15>) 및 제 2 서브 워드라인 구동 신호(PXID<0:15>)에 기초하여 워드라인들(WL<0:1023>) 중에서 하나의 워드라인을 선택하 고 선택된 워드라인을 고전압(VPP)으로 구동할 수 있다. 서브 워드라인 드라이버는 제1 내지 제3 트랜지스터들(641~643)을 포함할 수 있다. 제1 트랜지스터 는 그 소스에 제2 서브 워드라인 구동 신호(PXID<0:15>) 라인이 연결되고, 그 드레인에 제1 내지 제3 트랜지스 터들(641~643)의 연결 노드가 연결되고, 그 게이트에 메인 워드라인 구동 신호(NWEIB<0:63>)가 인가되는 PMOS 트랜지스터로 구성될 수 있다. 제2 트랜지스터는 그 소스에 음전압(VBB) 라인이 연결되고, 그 드레 인에 제1 내지 제3 트랜지스터들(641~643)의 연결 노드가 연결되고, 그 게이트에 메인 워드라인 구동 신호 (NWEIB<0:63>)가 인가되는 NMOS 트랜지스터로 구성될 수 있다. 제3 트랜지스터는 그 소스에 음전압(VBB) 라인이 연결되고, 그 드레인에 제1 내지 제3 트랜지스터들(641~643)의 연결 노드가 연결되고, 그 게이트에 제1 서브 워드라인 구동 신호(PXIB<0:15>)가 인가되는 NMOS 트랜지스터로 구성될 수 있다. 제1 내지 제3 트랜 지스터들(641~643)의 연결 노드는 제1 뱅크 어레이(2080a)의 워드라인(WL<0:1023>)에 연결될 수 있다. 메인 워드라인 구동 회로는 도 4에 도시된 제1 뱅크 로우 디코더(2060a) 영역에 배치되고, 서브 워드라인 드라이버는 제1 뱅크 코어 회로의 다수개 서브 코어 회로들에 분할 배치(segmented arrangement)되도록 설계될 수 있다. 도 5에 도시된 바와 같이, 하나의 서브 코어 회로에 분할 배치되는 서브 워드라인 드라이버은 서브 코어 회로에 대응하는 서브 셀 블록의 워드라인들을 선택하고 선택된 워드라인을 고전압(VPP)으로 구동할 수 있다. 도 7은 도 5의 서브 코어 회로에 포함되는 프로세싱 소자를 설명하는 도면이다. 도 7을 참조하면, 프로세싱 소자는 비트 벡터 연산을 수행할 수 있다. 비트 벡터는 행들(예를 들어, 수평 배향(horizontally oriented)에서 물리적으로 연접하든(physically contiguous in rows) 또는 열들(예를 들어, 수직 지향(vertically oriented))에서 물리적으로 연접하든 간에, 물리적으로 연접한 다수의 비트들을 지칭할 수 있다. 비트 벡터 연산들은 부울 연산들(Boolean operations)(예를 들어, AND, OR, XOR 등)과 같은 논리 연 산들(logical operations), 및 예를 들어, 제1 뱅크 어레이(2080a)의 서브 셀 블록에서 데이터 값들을 시 프트시키고 데이터 값들을 반전시키는 것과 같은 전이 연산들(transfer operations)을 포함할 수 있다. 프로세 싱 소자에 의해 수행되는 산술 연산들(Arithmetic operations)은 논리 연산들에 의해 가능하게 될 수 있다. 프로세싱 소자는 플로팅 포인트 유닛(floating-point unit: FPU, 701a, 701b), 레지스터 파일들(702, 703a, 703b, 704) 및 제어부를 포함할 수 있다. 예시적으로, 프로세싱 소자는 곱셈-누산 유닛 (multiply-accumulate unit)을 포함할 수 있다. FPU(701a, 701b)는 곱셈기들(multipliers) 및 가산기들 (adders)을 포함하는 계산 컴포넌트일 수 있다. 레지스터 파일들은 인스트럭션 및/또는 어드레스 버퍼로 쓰이 는 제1 레지스터 파일, 제1 뱅크 어레이(2080a)의 서브 셀 블록)에서 로드되는 데이터를 저장하는 제 2 레지스터 파일(703a, 703b), 및 곱셈들과 덧셈들 각각에 사용되는 제3 레지스터 파일를 포함할 수 있다. 제어부는 제1 레지스터 파일에 저장된 인스트럭션 플로우를 제어하고 인스트럭션을 패치하고 디코드 하여 제1 뱅크 어레이(2080a)의 서브 셀 블록에 대한 억세스를 시퀀싱하는 것을 담당할 수 있다. 제어부 는 타이밍 회로 및 타이밍 관리 회로를 포함하고, 비트 벡터 연산들을 수행하는 것과 관련하여 계산 컴포 넌트들에 대한 클록 신호들의 생성 및 클록 신호들의 적용을 제어하여 인스트럭션을 실행하는 것을 담당할 수 있다. 프로세싱 소자는 제1 뱅크 코어 회로의 다수개 서브 코어 회로들에 분할 배치(segmented arrangement)되도록 설계될 수 있다. 프로세싱 소자는, 도 5, 도 9 내지 13에 도시된 바와 같이, 감지 증 폭기와 연결되고, 제1 뱅크 어레이(2080a)의 서브 셀 블록으로부터 감지 증폭기로 로딩된 데이 터에 대하여 다양한 연산들(예, 비트 벡터 연산들)을 수행할 수 있다. 감지 증폭기와 연결된 프로세싱 소 자를 사용하여 논리 연산들을 수행하는 것과 관련하여 메모리 독출(또는 로드) 및 메모리 기입(또는 저장) 횟수가 감소될 수 있고, 이에 따라 메모리 장치의 효율이 증가될 수 있고/있거나 메모리 장치와 연관된 레 이턴시가 감소될 수 있다.도 8은 도 5의 서브 코어 회로에 포함되는 감지 증폭기를 설명하는 도면이다. 도 8을 참조하면, 감지 증폭기는 어드레스 액세스를 통해 데이터를 전송하지 않고(예를 들어, 칼럼 디코드 신호를 활성화하지 않고) 제1 뱅크 어레이(2080a) 의 서브 셀 블록에 저장된 데이터를 독출(또는 로드)하 여 프로세싱 소자의 입력들로서 제공하여 비트 벡터 연산들을 수행하도록 하고, 연산들의 결과들을 다시 제1 뱅크 어레이(2080a)의 서브 셀 블록에 저장하기 위해 사용될 수 있다. 감지 증폭기는 비트라인 센스앰프 회로(SA) 및 프리차지 및 등화 회로(EQ)를 포함할 수 있다. 비트라인 센스앰프 회로(SA)는 PMOS 트랜 지스터들로 구성되는 P형 센스앰프(PSA), 엔모스(NMOS) 트랜지스터들로 구성되는 N형 센스앰프(NSA)를 포함할 수 있다. P형 센스앰프(PSA)는 비트라인(BL)과 상보 비트라인(BLB) 사이에 직렬로 연결되는 제1 피모스 트랜지스터(P11) 와 제2 피모스 트랜지스터(P12)를 포함한다. 제1 및 제2 피모스 트랜지스터들(P11, P12)의 소스들에는 제1 센 싱 구동 전압 라인(LA)이 연결되고, 제1 피모스 트랜지스터(P11)의 게이트에는 상보 비트라인(BLB)이 연결되고 제2 피모스 트랜지스터(P12)의 게이트에는 비트라인(BL)이 연결된다. 제1 피모스 트랜지스터(P11)와 제2 피모 스 트랜지스터(P12)의 사이즈는 서로 동일할 수 있으며, 실시예에 따라 서로 다를 수 있다. 제1 센싱 구동 전 압 라인(LA)을 통하여 제1 센싱 구동 전압이 공급되고, 비트라인 센스앰프 회로(SA)의 제1 센싱 구동 전압은 제 1 뱅크 어레이(2080a)의 동작에 사용되도록 공급되는 내부 전원 전압이고 메모리 장치 내부의 전압 발생 회로에서 생성되는 전압일 수 있다. 제1 센싱 구동 전압 라인(LA)에 연결되는 P형 센스앰프(PSA)는 비트라인 (BL)에 연결되는 메모리 셀의 데이터의 센싱 및 증폭 동작에서 증폭된 전압 레벨의 하이 레벨을 공급한다. N형 센스앰프(NSA)는 비트라인(BL)과 상보 비트라인(BLB) 사이에 직렬로 연결되는 제1 엔모스 트랜지스터(N11) 와 제2 엔모스 트랜지스터(N12)를 포함한다. 제1 및 제2 엔모스 트랜지스터들(N11, N12)의 소스들에는 제2 센 싱 구동 전압 라인(LAB)이 연결되고, 제1 엔모스 트랜지스터(N11)의 게이트에는 상보 비트라인(BLB)이 연결되고 제2 엔모스 트랜지스터(N12)의 게이트에는 비트라인(BL)이 연결된다. 제1 엔모스 트랜지스터(N11)와 제2 엔모 스 트랜지스터(N12)의 사이즈는 서로 동일할 수 있으며, 실시예에 따라 서로 다를 수 있다. 제2 센싱 구동 전 압 라인(LAB)을 통하여 제2 센싱 구동 전압이 공급되고, 비트라인 센스앰프 회로(SA)의 제2 센싱 구동 전압은 메모리 장치의 접지 전압(VSS)일 수 있다. 제2 센싱 구동 전압 라인(LAB)과 연결되는 N형 센스앰프(NSA) 는 비트라인(BL0)에 연결되는 메모리 셀의 데이터의 센싱 및 증폭 동작에서 증폭된 전압 레벨의 로우 레벨을 공 급한다. 프리차지 및 등화 회로(EQ)는 이퀄라이징 신호(PEQ)에 응답하여 비트라인(BL)과 상보 비트라인(BLB)을 비트라인 프리차지 전압(VEQ) 레벨로 등화시킨다. 프리차지 및 등화 회로(EQ)는 비트라인 프리차지 전압(VEQ)과 비트라 인(BL) 사이에 연결되는 제3 엔모스 트랜지스터(N13), 비트라인 프리차지 전압(VEQ)과 상보 비트라인(BLB) 사이 에 연결되는 제4 엔모스 트랜지스터(N14), 그리고 비트라인(BL)과 상보 비트라인(BLB) 사이에 연결되는 제5 엔 모스 트랜지스터(N15)를 포함한다. 실시예에 따라, 프리차지 및 등화 회로(EQ)는 제3 엔모스 트랜지스터(N1 3)와 제4 엔모스 트랜지스터(N14) 둘 중 어느 하나와 제5 엔모스 트랜지스터(N15)로 구성될 수 있다. 제3 내지 제5 엔모스 트랜지스터들(N13, N14, N15)의 게이트들은 이퀄라이징 신호(PEQ)에 연결된다. 이퀄라이 징 신호(PEQ)는 메모리 장치로 제공되는 커맨드(CMD)에 기초하여 제어 로직 회로에서 제공될 수 있다. 이퀄라이징 신호(PEQ)는 비트라인 센스앰프 회로(SA)의 프리차지 동작시 로직 하이레벨로 인가되어, 제1 내지 제3 엔모스 트랜지스터들(N13, N14, N15)을 턴온시키고 비트라인(BL)과 상보 비트라인(BLB)을 비트라인 프리차 지 전압(VEQ) 레벨로 프리차지시킨다. 센싱 동작시, 이퀄라이징 신호(PEQ)는 로직 로우레벨로 인가되어 제1 내 지 제3 엔모스 트랜지스터들(N13~N15)을 턴오프시킨다. 도 8의 감지 증폭기는 도 4의 제1 뱅크 어레이(2080a)의 다수개의 서브 셀 블록들 각각과 연결되고, 도 5에 도시된 바와 같이 다수개의 서브 셀 블록들에 대응적인 제1 뱅크 코어 회로의 다수개 서브 코 어 회로들(430, 430r) 영역에 분할 배치될 수 있다. 제1 뱅크 어레이(2080a)의 서브 셀 블록으로부터 감 지 증폭기로 로딩된 데이터는 프로세싱 소자에 의해 다양한 연산들(예, 비트 벡터 연산들)이 수행될 수 있다. 도 9 내지 도 13은 본 발명의 예시적인 실시예들에 따른 서브 코어 회로 아키텍쳐를 설명하는 도면들이다. 이 하, 참조 번호에 붙은 첨자(예컨대, 430a의 a, 430b의 b)는 동일한 기능을 하는 다수의 회로를 구분하기 위한 것이다. 이하, 서브 코어 회로(430a, 430b, 430c, 430d, 430e)에 관해 도 5의 서브 코어 회로와 중복되 는 설명은 생략한다.도 4 및 도 9를 참조하면, 제1 뱅크 코어 회로 내 다수개의 서브 코어 회로들(430a, 430ar) 각각에는 프로 세싱 소자, 서브 워드라인 드라이버 및 감지 증폭기를 포함할 수 있다. 서브 코어 회로(430a) 영역에는 서브 워드라인 드라이버, 프로세싱 소자 및 감지 증폭기가 제1 방향(X 방향)으로 차례 로 인접하게 배치될 수 있다. 서브 코어 회로(430ar) 영역에는 서브 코어 회로(430a) 영역이 제2 방향(Y 방 향)을 기준으로 대칭되게 배치되어, 감지 증폭기, 프로세싱 소자 및 서브 워드라인 드라이버가 제1 방향(X 방향)으로 차례로 인접하게 배치될 수 있다. 서브 코어 회로(430a, 430ar) 영역들에 분할 배치되는 프로세싱 소자는 서브 워드라인 드라이버와 감지 증폭기 사이에 배치될 수 있다. 서브 코어 회 로들(430a, 430ar)을 포함하는 제1 뱅크 코어 회로 영역에서 프로세싱 소자는 윈드밀 타입으로 비대 칭적으로 배치될 수 있다. 도 4 및 도 10을 참조하면, 제1 뱅크 코어 회로 내 다수개의 서브 코어 회로들(430b, 430br) 각각에는 프 로세싱 소자, 서브 워드라인 드라이버 및 감지 증폭기들(530a, 530b)를 포함할 수 있다. 서브 코어 회로(430b) 영역에는 프로세싱 소자가 감지 증폭기들(530a, 530b) 사이에 배치되어 감지 증폭기(530a), 프 로세싱 소자 및 감지 증폭기(530b)가 제2 방향(Y 방향)으로 차례로 인접하게 배치될 수 있다. 서브 코어 회로(430b) 영역에는 서브 워드라인 드라이버 및 감지 증폭기들(530a, 530b) 사이의 프로세싱 소자가 제1 방향(X 방향)으로 인접하게 배치될 수 있다. 서브 코어 회로(430br) 영역에는 서브 코어 회로(430b) 영역 이 제2 방향(Y 방향)을 기준으로 대칭되게 배치되어, 감지 증폭기들(530a, 530b) 사이의 프로세싱 소자 및 서브 워드라인 드라이버가 제1 방향(X 방향)으로 차례로 인접하게 배치될 수 있다. 서브 코어 회로(430b, 430br) 영역들에 분할 배치되는 프로세싱 소자는 서브 워드라인 드라이버들 사이에, 그리고 감지 증 폭기들(530a, 530b) 사이에 배치될 수 있다. 서브 코어 회로들(430b, 430br)을 포함하는 제1 뱅크 코어 회로 영역에서 프로세싱 소자는 윈드밀 타입으로 비대칭적으로 배치될 수 있다. 도 4 및 도 11를 참조하면, 제1 뱅크 코어 회로 내 다수개의 서브 코어 회로들(430c, 430cr) 각각에는 프 로세싱 소자들(510a, 510b), 서브 워드라인 드라이버 및 감지 증폭기들(530a, 530b)를 포함할 수 있다. 서브 코어 회로(430c) 영역에는 서브 워드라인 드라이버, 제1 프로세싱 소자(510a) 및 감지 증폭기들 (530a, 530b) 사이의 제2 프로세싱 소자(510b)가 제1 방향(X 방향)으로 차례로 인접하게 배치될 수 있다. 서브 코어 회로(430cr) 영역에는 서브 코어 회로(430c) 영역이 제2 방향(Y 방향)을 기준으로 대칭되게 배치되어, 감 지 증폭기들(530a, 530b) 사이의 제2 프로세싱 소자(510b), 제1 프로세싱 소자(510a) 및 서브 워드라인 드라이 버가 제1 방향(X 방향)으로 차례로 인접하게 배치될 수 있다. 서브 코어 회로들(430c, 430cr) 영역에 분 할 배치되는 프로세싱 소자들(510a, 510b)은 감지 증폭기들(530a, 530b) 사이에, 그리고 서브 워드라인 드라이 버들 사이에 배치될 수 있다. 서브 코어 회로(430c, 430cr)을 포함하는 뱅크 코어 회로 영역에서 프 로세싱 소자는 윈드밀 타입으로 비대칭적으로 배치될 수 있다. 도 4 및 도 12를 참조하면, 제1 뱅크 코어 회로 내 다수개의 서브 코어 회로들(430d, 430dr) 각각에는 프 로세싱 소자들(510a, 510b), 서브 워드라인 드라이버 및 감지 증폭기들(530a, 530b)를 포함할 수 있다. 서브 코어 회로(430d) 영역에는 프로세싱 소자(510a), 서브 워드라인 드라이버, 및 감지 증폭기들(530a, 530b) 사이의 프로세싱 소자(510b)가 제1 방향(X 방향)으로 차례로 인접하게 배치될 수 있다. 서브 코어 회로 (430dr) 영역에는 서브 코어 회로(430d) 영역이 제2 방향(Y 방향)을 기준으로 대칭되게 배치되어, 감지 증폭기 들(530a, 530b) 사이의 프로세싱 소자(510b), 서브 워드라인 드라이버 및 프로세싱 소자(510a)가 제1 방향 (X 방향)으로 차례로 인접하게 배치될 수 있다. 서브 코어 회로들(430d, 430dr) 영역에 분할 배치되는 프로세 싱 소자는 감지 증폭기들(530a, 530b) 사이에, 그리고 서브 워드라인 드라이버들 사이에 배치될 수 있다. 서브 코어 회로(430d, 430d)을 포함하는 뱅크 코어 회로 영역에서 프로세싱 소자는 윈드밀 타 입으로 비대칭적으로 배치될 수 있다. 도 4 및 도 13을 참조하면, 제1 뱅크 코어 회로 내 다수개의 서브 코어 회로들(430e, 430er) 각각에는 서 브 워드라인 드라이버 및 감지 증폭기를 포함할 수 있다. 서브 코어 회로(430e) 영역에는 서브 워드 라인 드라이버 및 감지 증폭기가 제1 방향(X 방향)으로 차례로 인접하게 배치될 수 있다. 서브 코어 회로(430er) 영역에는 서브 코어 회로(430e) 영역이 제2 방향(Y 방향)을 기준으로 대칭되게 배치되어, 감지 증 폭기 및 서브 워드라인 드라이버가 제1 방향(X 방향)으로 차례로 인접하게 배치될 수 있다. 프로세싱 소자는 제1 뱅크 코어 회로 영역에서 서브 코어 회로들(430e, 430er) 영역이 제외된 영역에 배치될 수 있다. 프로세싱 소자는 제1 뱅크 코어 회로 영역의 제1 내지 제3 행들(1301, 1302, 1303) 각각 의 제1 방향(X 방향) 에지에 배치되고 제1 내지 제3 행들(1301, 1302, 1303) 각각에 하나씩 배치될 수 있다. 제1 내지 제3 행들(1301, 1302, 1303) 각각에 포함된 감지 증폭기들와 연결되는 프로세싱 소자는 각행들(1301, 1302, 1303)의 감지 증폭기들로 로딩된 데이터에 대하여 다양한 연산들(예, 비트 벡터 연산 들)을 수행할 수 있다. 감지 증폭기들와 연결된 프로세싱 소자를 사용하여 논리 연산들을 수행하는 것과 관련하여 메모리 독출(또는 로드) 및 메모리 기입(또는 저장) 횟수가 감소될 수 있고, 이에 따라 메모리 장치의 효율이 증가될 수 있고/있거나 메모리 장치와 연관된 레이턴시가 감소될 수 있다. 도 14는 본 발명의 예시적인 실시예들에 따른 메모리 장치의 데이터 경로를 설명하는 도면이다. 도 14는 도 4 내지 도 13에서 설명된 서브 코어 회로와 연관된 데이터 경로를 보여주고, 도 14의 데이터 경로는 도 9 내 지 도 13의 서브 코어 회로들(430a ~430e) 각각와 연관된 데이터 경로와 동일할 수 있다. 도 14를 참조하면, 서브 셀 블록에서 독출된 데이터는 비트라인(BL)을 통해 감지 증폭기로 로드될 수 있다. 감지 증폭기에 로드된 데이터는 감지 증폭기에 의해 감지 증폭된 비트라인(BL)의 데이터일 것 이다. 감지 증폭기에 로드된 데이터는 제1 스위치 회로(SW1)를 통하여 제1 프로세싱 소자로 전달되 거나 로컬 입출력 라인(LIO)로 전달될 수 있다. 일부 실시예에서, 감지 증폭기는 제1 스위치 회로(SW1)를 포함할 수 있다. 제1 스위치 회로(SW1)는 감지 증폭기와 제1 프로세싱 소자 사이에 연결되는 제1 트 랜지스터(PT1) 및 감지 증폭기와 로컬 입출력 라인(LIO) 사이에 연결되는 제2 트랜지스터(MT1)를 포함할 수 있다. 제1 트랜지스터(PT1)는 제1 프로세싱 모드 신호(PMS1)의 활성화에 응답하여 감지 증폭기에 로드 된 데이터를 제1 프로세싱 소자로 전달할 수 있다. 제1 프로세싱 소자는 예컨대, 제1 뱅크 어레이 (2080a)의 어느 하나의 서브 셀 블록과 연결된 감지 증폭기로 로드된 데이터에 대하여 비트 벡터 연 산을 수행할 수 있다. 제2 트랜지스터(MT1)는 제1 메모리 모드 신호(MMS1)의 활성화에 응답하여 감지 증폭기에 로드된 데이터 를 로컬 입출력 라인(LIO)으로 전달할 수 있다. 감지 증폭기에 의해 센싱된 비트라인(BL)의 데이터는 칼 럼 선택 트랜지스터들에 의해 선택적으로 로컬 입출력 라인(LIO)으로 전달되고, 로컬 입출력 라인 센스앰프는 로컬 입출력 라인(LIO)의 데이터를 증폭할 수 있다. 로컬 입출력 라인 센스앰프에 의해 증폭된 로컬 입출력 라 인(LIO)의 데이터는 글로벌 입출력 라인(GIO)으로 전달될 수 있다. 글로벌 입출력 라인(GIO)의 데이터는 글로 벌 입출력 라인 센스앰프(GIOSA)로 전달할 수 있다. 글로벌 입출력 라인 센스앰프는 글로벌 입출력 라인 쌍의 데이터를 증폭하여 독출 데이터로서 데이터(DQ) 패드(들)를 통해 메모리 장치 외부의 메모리 콘트롤러 (114, 도 1)로 출력할 수 있다. 도 15 내지 도 17c는 본 발명의 예시적인 실시예들에 따른 메모리 장치의 반도체 구조를 설명하는 도면들이다. 도 15는 COP 구조의 반도체 구조를 보여준다. 도 16a 내지 도 16c는 도 15의 X1-X2 선을 따라서 절단한 단면도 들이고, 셀 구조체(CS)는 BCAT(Buried Channel Array Transistor) 구조체를 포함할 수 있다. 도 17a 내지 도 17c는 도 15의 X1-X2 선을 따라서 절단한 단면도들이고, 셀 구조체(CS)는 VCT(Vertical Channel Transistor) 구조체를 포함할 수 있다. 이하, 설명의 편의를 위하여, 도 15의 셀 어레이 구조물(CAS) 및 코어 주변 회로 구 조물(CPS)에 관해 중복되는 설명은 생략한다. 도 15를 참조하면, 메모리 장치는 수직 방향(Z 방향)으로 서로 오버랩되어 있는 셀 어레이 구조물(CAS) 및 코어 주변 회로 구조물(CPS)을 포함하고, 셀 어레이 구조물(CAS)이 코어 주변 회로 구조물(CPS) 상부에 배치된 구조, 즉 COP 구조를 가질 수 있다. 셀 어레이 구조물(CAS)은 제1 내지 제6 뱅크 어레이들(2080a~2080f)로 구 성되는 메모리 셀 어레이를 포함할 수 있다. 셀 어레이 구조물(CAS)에서, 메모리 셀 어레이는 BCAT 또는 VCT를 포함하는 복수의 메모리 셀들을 포함할 수 있다. 셀 어레이 구조물(CAS)에서 복수의 비트라인들 (BL)은 제1 수평 방향(X 방향)으로 연장되고, 복수의 워드라인들(WL)은 제2 수평 방향(Y 방향)으로 연장될 수 있다. 코어 주변 회로 구조물(CPS)은 제1 내지 제6 뱅크들(BANK1~BANK6)의 코어 회로들과 메모리 장치의 주변 회로를 포함할 수 있다. 코어 회로들은 제1 내지 제6 뱅크들(BANK0~BAMK6) 각각의 로우 디코 더의 메인 워드라인 드라이버(601, 도 6) 및 칼럼 디코더를 포함하는 뱅크 코어 회로들을 포 함하고, 뱅크 코어 회로들 각각에는 제1 내지 제6 뱅크 어레이들(2080a~2080f) 각각의 다수개 서브 셀 블 록들(410, 도 4) 각각에 대응하는 다수개의 서브 코어 회로들을 포함할 수 있다. 주변 회로는 도 2에서 설명된 어드레스 버퍼, 제어 로직 회로, 입출력 게이팅 회로 및 데이터 입출력 버퍼 을 포함할 수 있다. 도 15 및 도 16a를 참조하면, 코어 주변 회로 구조물(CPS)은 반도체 기판(SL1)을 포함할 수 있고, 반도체 기판 (SL1) 상에 트랜지스터(TR)와 같은 반도체 소자들 및 반도체 소자들을 배선하기 위한 패턴들(CP1, ML1)을 포함 하는 코어 주변 배선층(CPL)을 형성함으로써, 코어 회로 및 주변 회로를 형성할 수 있다. 반도체기판(SL1)은 실리콘 단결정 기판, 실리콘-저마늄 기판, SOI 기판과 같이 반도체 물질을 포함할 수 있다. 셀 어 레이 구조물(CAS)은 반도체 층(SL2)을 포함할 수 있고, 반도체 층(SL2) 상에 DRAM 셀들이 형성된 셀 구조체(CS) 및 DRAM 셀들을 배선하기 위한 패턴들(CP2, ML2)을 포함하는 셀 배선층(CAL)을 형성할 수 있다. 반도체 층 (SL2)은 반도체 물질을 포함하는 반도체 에피택셜층일 수 있다. 셀 구조체(CS)는 활성 영역(ACT), 비트라인 노 드 컨택(DC), 비트라인(BL), 스토리지 노드 컨택(BC) 및 커패시터 구조체(CAP) 등을 포함하는 BCAT 구조의 DRAM 셀들을 포함할 수 있다. 워드라인은 활성 영역(ACT) 아래에서 활성 영역(ACT)을 가로지를 수 있다. 코어 주변 회로 구조물(CPS)과 셀 어레이 구조물(CAS) 사이에 절연층(IL)이 개재되고, 관통 도전 패턴(THV)은 셀 배선층 (CAL)과 코어 주변 배선층(CPL)을 전기적으로 연결할 수 있다. 관통 도전 패턴(THV)은 제3 방향(Z 방향)을 따 라 셀 구조체(CS), 반도체 층(SL2) 및 절연층(IL)을 관통할 수 있고, 코어 주변 회로 구조물(CPS)까지 연장되어 셀 어레이 구조물(CAS)과 코어 주변 회로 구조물(CPS)을 전기적으로 연결할 수 있다. 도 16b를 참조하면, 셀 어레이 구조물(CAS)은, 도 16a와 비교하여, 반도체 기판(SL2)의 상부면(TOP)에 형성되고, 반도체 기판(SL2)의 하부면(BTM)에 셀 배선층(CAL)이 형성된다는 점에서 차이가 있다. 반도체 기판 (SL2)은, 코어 주변 회로 구조물(CPS)의 반도체 기판(SL1)과 동일하게, 실리콘 단결정 기판, 실리콘-저마늄 기 판, SOI 기판과 같이 반도체 물질을 포함할 수 있다. 관통 도전 패턴(THV)은 셀 어레이 구조물(CAS)과 코어 주 변 회로 구조물(CPS)을 전기적으로 연결하기 위하여, 반도체 기판(SL2), 셀 구조체(CS) 및 절연층(IL)을 관통할 수 있다. 도 16c를 참조하면, 셀 어레이 구조물(CAS)은, 도 16b와 비교하여, 셀 구조체(CS)의 상부면(제3 방향(Z 방향)의 반대 방향)에 셀 배선층(CAL)이 형성되고, 코어 주변 배선층(CPL)의 최상위 층에 본딩 패드(BP1)가 형성되고, 셀 배선층(CAL)의 최상위 층에 본딩 패드(BP2)가 형성 된다는 점에서 차이가 있다. 본딩 패드들(BP1, BP2)은 상 대적으로 저항이 낮은 구리로 형성될 수 있다. 셀 배선층(CAL)의 본딩 패드(BP2)와 코어 주변 배선층(CPL)의 본딩 패드(BP1)가 서로 결합되어 셀 어레이 구조물(CAS)과 코어 주변 회로 구조물(CPS)이 전기적으로 연결될 수 있다. 도 17a를 참조하면, 셀 어레이 구조물(CAS)에 형성된 셀 구조체(CS)는, 도 16a와 비교하여, 비트라인(BL), 채널 패턴(CH), 워드라인(WL) 및 커패시터 구조체(CAP) 등을 포함하는 VCT 구조의 DRAM을 포함할 수 있다. VCT는 채 널 패턴(CH)의 채널 길이가 반도체 층(SL2)의 상면과 수직하는 제3 방향(Z 방향)으로 연장되는 구조를 지칭할 수 있다. VCT의 채널 패턴(CH)은 제3 방향(Z 방향)을 따라 배열되는 제1 소스/드레인 영역 및 제2 소스/드레인 영역을 포함할 수 있다. 예를 들어, 채널 패턴(CH)의 하부는 제1 소스/드레인 영역으로 기능할 수 있고, 채널 패턴(CH)의 상부는 제2 소스/드레인 영역으로 기능할 수 있다. 제1 소스/드레인 영역과 제2 소스/드레인 영역 사이의 채널 패턴(CH)의 부분은 채널 영역으로 기능할 수 있다. 채널 패턴(CH1) 상에 채널 패턴(CH1) 상면과 접속하는 콘택막이 형성될 수 있다. 콘택막은 채널 패턴(CH)과 커 패시터 구조체(CAP)를 연결할 수 있다. 커패시터 구조체(CAP)는 분리 절연막 및 콘택막 상에 형성될 수 있다. 커패시터 구조체(CAP)는 하부 전극, 커패시터 유전막 및 상부 전극을 포함할 수 있다. 커패시터 구조체(CAP)는 하부 전극 및 상부 전극사이에 발생된 전위차를 이용하여 커패시터 유전막 내에 전하를 저장할 수 있다. 관통 도전 패턴(THV)은 셀 어레이 구조물(CAS)과 코어 주변 회로 구조물(CPS)을 전기적으로 연결하기 위하여, 셀 구 조체(CS), 반도체 층(SL2) 및 절연층(IL)을 관통할 수 있다. 도 17b를 참조하면, 셀 어레이 구조물(CAS)은, 도 17a와 비교하여, 반도체 기판(SL2)의 상부면(TOP)에 형성되고, 반도체 기판(SL2)의 하부면(BTM)에 셀 배선층(CAL)이 형성된다는 점에서 차이가 있다. 반도체 기판 (SL2)은, 코어 주변 회로 구조물(CPS)의 반도체 기판(SL1)과 동일하게, 실리콘 단결정 기판, 실리콘-저마늄 기 판, SOI 기판과 같이 반도체 물질을 포함할 수 있다. 관통 도전 패턴(THV)은 셀 어레이 구조물(CAS)과 코어 주 변 회로 구조물(CPS)을 전기적으로 연결하기 위하여, 반도체 기판(SL2), 셀 구조체(CS) 및 절연층(IL)을 관통할 수 있다. 도 17c를 참조하면, 셀 어레이 구조물(CAS)은, 도 17b와 비교하여, 셀 구조체(CS)의 상부면(제3 방향(Z 방향)의 반대 방향)에 셀 배선층(CAL)이 형성되고, 코어 주변 배선층(CPL)의 최상위 층에 본딩 패드(BP1)가 형성되고, 셀 배선층(CAL)의 최상위 층에 본딩 패드(BP2)가 형성 된다는 점에서 차이가 있다. 본딩 패드들(BP1, BP2)은 상 대적으로 저항이 낮은 구리로 형성될 수 있다. 셀 배선층(CAL)의 본딩 패드(BP2)와 코어 주변 배선층(CPL)의 본딩 패드(BP1)가 서로 결합되어 셀 어레이 구조물(CAS)과 코어 주변 회로 구조물(CPS)이 전기적으로 연결될 수 있다. 도 18은 본 발명의 예시적인 실시예들에 따른 메모리 장치의 반도체 구조를 설명하는 도면이다. 도 19는 도 18 의 메모리 장치의 제1 및 제2 프로세싱 소자들(510, 1800)과 연관된 데이터 경로를 보여준다. 도 18을 참조하면, 메모리 장치(120a)는, 도 15의 메모리 장치와 비교하여, 코어 주변 회로 구조물(CPS)의 제1 내지 제6 뱅크들(BANK1~BANK6) 각각의 코어 회로 영역에 제2 프로세싱 소자를 더 포함한다는 점에서 차이가 있다. 제2 프로세싱 소자와의 구별을 위하여, 서브 코어 회로 영역의 프로세싱 소자 는 제1 프로세싱 소자로 지칭될 수 있다. 제1 프로세싱 소자는 제1 프로세싱 모드 신호(PMS1)에 기초하여 예컨대, 제1 뱅크 어레이(2080a)의 어느 서브 셀 블록에 대응하는 서브 코어 회로의 감지 증폭기로 로드된 데이터에 대하여 비트 벡터 연산을 수행할 수 있다. 제2 프로세싱 소자는 행렬들(예를 들어, 행렬 A 및 행렬 B)을 곱하는 동작을 수 행할 수 있다. 제2 프로세싱 소자를 사용하여 행렬 A의(예를 들어, 제1 뱅크 어레이(2080a)의 어느 서브 셀 블록) 각 행이 행렬 B에서의(예를 들어, 제1 뱅크 어레이(2080a)의 다른 서브 셀 블록) 모든 열들 에 걸쳐 (예를 들어, 내적 연산을 이용하여) 스캐닝되어 출력 행렬 C에서의 각 행이 계산될 수 있다. 스캔(예 를 들어, 내적 스캔) 동안, 행렬 A의 입력 행에서의 각 수는 행렬 B의 모든 열들에 걸쳐 재사용될 수 있다. 이 에 따라, 다양한 실시예들에 따르면, 행렬(예를 들어, 행렬 A 및/또는 행렬 B)의 행에서의 각 비트는 예를 들어, 제2 프로세싱 소자에 의해 단 한 번만 판독될 수 있다. 도 19를 참조하면, 서브 셀 블록에서 독출된 데이터는 비트라인(BL)을 통해 감지 증폭기로 로드될 수 있다. 감지 증폭기에 로드된 데이터는 감지 증폭기에 의해 감지 증폭된 비트라인(BL)의 데이터일 것 이다. 감지 증폭기에 로드된 데이터는 제1 스위치 회로(SW1)를 통하여 제1 프로세싱 소자로 전달되 거나 로컬 입출력 라인(LIO)로 전달될 수 있다. 일부 실시예에서, 감지 증폭기는 제1 스위치 회로(SW1)를 포함할 수 있다. 제1 스위치 회로(SW1)는 감지 증폭기와 제1 프로세싱 소자 사이에 연결되는 제1 트 랜지스터(PT1) 및 감지 증폭기와 로컬 입출력 라인(LIO) 사이에 연결되는 제2 트랜지스터(MT1)를 포함할 수 있다. 제1 트랜지스터(PT1)는 제1 프로세싱 모드 신호(PMS1)의 활성화에 응답하여 감지 증폭기에 로드 된 데이터를 제1 프로세싱 소자로 전달할 수 있다. 제1 프로세싱 소자는 예컨대, 제1 뱅크 어레이 (2080a)의 어느 하나의 서브 셀 블록과 연결된 감지 증폭기로 로드된 데이터에 대하여 비트 벡터 연 산을 수행할 수 있다. 제2 트랜지스터(MT1)는 제1 메모리 모드 신호(MMS1)의 활성화에 응답하여 감지 증폭기에 로드된 데이터 를 로컬 입출력 라인(LIO)으로 전달할 수 있다. 감지 증폭기에 의해 센싱된 비트라인(BL)의 데이터는 칼 럼 선택 트랜지스터들에 의해 선택적으로 로컬 입출력 라인(LIO)으로 전달되고, 로컬 입출력 라인 센스앰프는 로컬 입출력 라인(LIO)의 데이터를 증폭할 수 있다. 로컬 입출력 라인 센스앰프에 의해 증폭된 로컬 입출력 라 인(LIO)의 데이터는 글로벌 입출력 라인(GIO)으로 전달될 수 있다. 글로벌 입출력 라인(GIO)의 데이터는 제2 스위치 회로(SW2)를 통하여 제2 프로세싱 소자로 전달되거나 글 로벌 입출력 라인 센스앰프(GIOSA)로 전달될 수 있다. 제2 스위치 회로(SW2)는 글로벌 입출력 라인(GIO)과 제2 프로세싱 소자 사이에 연결되는 제3 트랜지스터(PT2) 및 글로벌 입출력 라인(GIO)과 글로벌 입출력 라인 센스앰프(GIOSA) 사이에 연결되는 제4 트랜지스터(MT2)를 포함할 수 있다. 제3 트랜지스터(PT2)는 제2 프로세 싱 모드 신호(PMS2)의 활성화에 응답하여 글로벌 입출력 라인(GIO)의 데이터를 제2 프로세싱 소자로 전달 할 수 있다. 제2 프로세싱 소자는 예컨대, 제1 뱅크 어레이(2080a)의 적어도 2개의 서브 셀 블록들(41 0)과 연계하여 행렬들(예를 들어, 행렬 A 및 행렬 B)을 곱하는 동작을 수행할 수 있다. 제4 트랜지스터(MT2)는 제2 메모리 모드 신호(MMS2)의 활성화에 응답하여 글로벌 입출력 라인(GIO)의 데이터 를 글로벌 입출력 라인 센스앰프(GIOSA)로 전달할 수 있다. 글로벌 입출력 라인 센스앰프는 글로벌 입출력 라 인 쌍의 데이터를 증폭하여 독출 데이터로서 데이터(DQ) 패드(들)를 통해 메모리 장치(120a) 외부의 메모리 콘 트롤러로 출력할 수 있다. 도 20 및 도 21은 본 발명의 예시적인 실시예들에 따른 메모리 장치를 설명하는 도면들이다. 도 20 및 도 21의 메모리 장치들(2000, 2010) 각각은 서로 독립된 억세스 인터페이스를 갖는 다수의 채널들(CH1~CH16)을 포함하는 HBM 일 수 있다. 이하, 설명의 편의를 위하여, 메모리 장치(2000, 2010) 용어와 HBM(2000, 2010) 용어는 혼용 될 수 있다. 도 20을 참조하면, HBM은 다수개의 다이들을 포함할 수 있는데, 버퍼 다이와 버퍼 다이 상에 적층된 DRAM 다이 스택을 포함할 수 있다. DRAM 다이 스택은 4개의 DRAM 다이들(2040a~2040d)을 포함하고, DRAM 다이들(2040a~2040d)은 16개 채널들(CH1~CH16)을 지원할 수 있다. 예컨대, 제1 DRAM 다이(2040a)는 제1 내지 제4 채널들(CH1~CH4)을 포함하고, 제2 DRAM 다이(2040b)는 제5 내지 제8 채널들(CH5~CH8) 을 포함하고, 제3 DRAM 다이(2040c)는 제9 내지 제12 채널들(CH9~CH12)을 포함하고, 제4 DRAM 다이(2040d)는 제13 내지 제16 채널들(CH13~CH16)을 포함할 수 있다. 본 실시예에서는 HBM이 4개의 DRAM 다이들 (2040a~2040d)을 포함하고 하나의 DRAM 다이는 4개 채널들을 포함하는 것으로 도시되었으나, 이에 제한되지 않 고, 2개 채널을 지원하는 DRAM 다이가 메모리 용량에 기여하도록 다양한 개수로 스택될 수 있다. DRAM 다이들(2040a~2040d)의 채널들(CH1~CH16) 각각은 도 1 내지 도 19에서 설명된 메모리 장치(120, 120a)로 구현될 수 있다. 메모리 장치(120, 120a)는 서브 셀 블록들로 분할된 다수개의 뱅크들을 포함하는 셀 어레이 구조물, 및 셀 어레이 구조물과 수직 방향으로 오버랩되어 있고 뱅크와 연결되는 뱅크 코어 회로에 서브 셀 블 록들 각각과 연결되는 서브 코어 회로들을 포함하는 코어 주변 회로 구조물로 구현될 수 있다. 코어 주변 회로 구조물에는 서브 코어 회로들 각각에 서브 셀 블록들 각각과 연결되는 분할된 감지 증폭기, 및 분할된 감지 증 폭기로 로드된 데이터를 피연산자로 논리 연산하는 제1 프로세싱 소자를 포함하고, 뱅크 코어 회로에는 다수개 의 뱅크들 중 대응하는 뱅크의 데이터를 피연산자로 논리 연산하는 제2 프로세싱 소자를 포함할 수 있다. 메모 리 장치는 뱅크 내 다수개의 서브 셀 블록들에서 분할된 감지 증폭기로 로드된 데이터를 피연산자의 비트들로 사용하는 프로세싱 소자들이 논리 연산들을 수행하도록 구성될 수 있다. 그 결과, 메모리 독출(또는 로드) 및 메모리 기입(또는 저장) 횟수가 감소될 수 있으며, 이는 메모리 장치(120, 120a)의 프로세싱 효율/ 및 속도를 개선하고/하거나 전력 소모를 줄이고 메모리 장치(120, 120a)와 연관된 레이턴시를 감소시킬 수 있다. 버퍼 다이는 HBM의 외면에 형성된 도전 수단들, 예컨대 범프들 또는 솔더볼들을 통해 메모리 콘트 롤러(114, 도 1)와 통신할 수 있다. 버퍼 다이는 메모리 콘트롤러로부터 커맨드/어드레스 (CMD/ADDR) 및 데이터(DQ)를 수신할 수 있으며, 수신된 커맨드/어드레스(CMD/ADDR) 및 데이터(DQ)를 DRAM 다이 스택의 억세스 채널로 제공할 수 있다. 또한, 버퍼 다이는 DRAM 다이 스택의 억세스 채널에 서 출력되는 데이터(DQ)를 메모리 콘트롤러로 제공할 수 있다. HBM은 DRAM 다이 스택의 DRAM 다이들(2040a~2040d)을 관통하는 복수개의 스루 실리콘 비아(TSV; 2062)들을 포함할 수 있다. 각각의 채널(CH1~CH16)이 데이터(DQ) 64 비트의 대역폭(bandwidth)을 갖는 경우, TSV들은 1024 비트의 데이터 입출력을 위한 구성들을 포함할 수 있다. 채널들(CH1~CH16) 각각은 좌우로 분리되어 배치될 수 있는데, 예시적으로, 제4 DRAM 다이(2040d)에서, 제13 채널(CH13)은 의사 채널들(CH13a, CH13b)로 분리되고, 제14 채널(CH14)은 의사 채널들(CH14a, CH14b)로 분리되고, 제15 채널(CH15)은 의사 채널 들(CH15a, CH15b)로 분리되고, 제16 채널(CH16)은 의사 채널들(CH16a, CH16b)로 분리될 수 있다. 의사 채널들 (CH13a~CH16a, CH13b~CH16b) 각각은 32 비트 데이터(DQ)로 구성될 수 있다. TSV들은 제13 내지 제16 채 널들(CH13~CH16)의 의사 채널들(CH13a~CH16a, CH13b~CH16b) 사이에 배치될 수 있다. 버퍼 다이는 메모리 콘트롤러와 데이터 통신을 수행하기 위한 인터페이스 회로를 포함할 수 있다. 인터페이스 회로는 메모리 콘트롤러와 HBM 사이의 효율적인 통신에 요구되는 신호들, 주파수, 타이밍, 구동, 상세 동작 파라미터 및 기능성(functionality)을 위해 제공되는 물리적 또는 전기적 계 층과 논리적 계층을 포함할 수 있다. 인터페이스 회로는 DRAM 다이들(2040a~2040d)의 채널들(CH1~CH1 6)에 대하여 메모리 셀에 대응하는 로우 및 칼럼을 선택하는 것, 메모리 셀에 데이터를 기입하는 것, 또는 기입 된 데이터를 독출하는 것과 같은 메모리 인터페이싱을 수행할 수 있다. 버퍼 다이는 도 18에서 설명된 프로세싱 모드 신호들(PMS1, PMS2)를 메모리 콘트롤러로부터 수신하고, 프로세싱 모드 신호들(PMS1, PMS2) 각각에 기초하여 제1 프로세싱 소자 및 제2 프로세싱 소자 중 하나를 선택하고 선택된 프로세싱 소 자를 이용하여 내부 프로세싱 동작을 수행하도록 제어할 수 있다. 도 21을 참조하면, HBM은, 도 20의 HBM과 비교하여, 버퍼 다이 하부에 호스트 다이를 더 포함한다는 점에서 차이가 있다. 호스트 다이는 도 1에서 설명된 호스트 장치와 동일하게 구성 될 수 있다. 호스트 다이는 컴퓨터 동작을 수행하는 CPU, GPU, NPU, DSP 및/또는 AP를 포함할 수 있다. 버퍼 다이는 예컨대, 호스트 다이의 CPU와 데이터 통신을 수행하기 위한 제1 인터페이스 회로 를 포함하고, 호스트 다이는 제1 인터페이스 회로와 연결되는 제2 인터페이스 회로를 포함할 수 있다. 제2 인터페이스 회로는 제1 인터페이스 회로로 메모리 셀 어드레스 및 기입 데이 터를 전송하고 제1 인터페이스 회로에서 출력되는 독출 데이터를 수신하는 것과 같은 메모리 인터페이싱 을 수행할 수 있다. 제1 인터페이스 회로는 DRAM 다이들(2040a~2040d)의 채널들(CH1~CH16)에 대하여 메모리 셀에 대응하는 로우 및 칼럼을 선택하는 것, 메모리 셀에 데이터를 기입하는 것, 또는 기입된 데이터를 독출하는 것과 같은 메모리 인터페이싱을 수행할 수 있다. HBM은 DRAM 다이 스택의 DRAM 다이들 (2040a~2040d) 및 버퍼 다이를 관통하는 복수개 TSV들을 포함할 수 있다. TSV들은 DRAM 다이들(2040a~2040d)의 의사 채널들(CH1a~CH16a, CH11b~CH16b) 사이에, 그리고 버퍼 다이의 중앙 부분에 배치될 수 있다. 도 22는 본 발명의 실시예들에 따른 메모리 장치를 포함하는 전자 기기를 설명하기 위한 시스템의 블록 다이어그램이다. 도 22를 참조하면, 시스템은 카메라, 디스플레이, 오디오 처리부, 모뎀, DRAM 들(3500a, 3500b), 플래시 메모리들(3600a, 3600b), I/O 디바이스들(3700a, 3700b) 및 어플리케이션 프로세서 (Application Processor, 3800, 이하 \"AP\"라고 칭함)를 포함할 수 있다. 시스템은 랩탑(laptop) 컴퓨터, 휴대용 단말기(mobile phone), 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 웨어러 블 기기, 헬스케어 기기, 또는 IOT(Internet Of Things) 기기로 구현될 수 있다. 또한, 시스템은 서버 (Server), 또는 개인용 컴퓨터(Personal Computer)로 구현될 수도 있다. 카메라는 사용자의 제어에 따라 정지 영상 또는 동영상을 촬영하고, 쵤영한 이미지/영상 데이터를 저장하 거나 디스플레이로 전송할 수 있다. 오디오 처리부는 플래시 메모리들(3600a, 3600b)나 네트워크 의 컨텐츠에 포함된 오디오 데이터를 처리할 수 있다. 모뎀는 유/무선데이터 송수신을 위하여 신호를 변 조하여 송신하고, 수신측에서 원래의 신호로 복구하기 위해 복조할 수 있다. I/O 디바이스들(3700a, 3700b)는 USB(Universal Serial Bus)나 스토리지, 디지털 카메라, SD(Secure Digital) 카드, DVD(Digital Versatile Disc), 네트워크 어댑터(Network adapter), 터치 스크린 등과 같은 디지털 입력 및/또는 출력 기능을 제공하는 기기들을 포함할 수 있다. AP는 시스템의 전반적인 동작을 제어할 수 있다. AP는 콘트롤 블록, 엑셀레이터 블록 또는 엑셀레이터 칩 및 인터페이스 블록을 포함할 수 있다. AP는 플래시 메모리들(3600a, 3600b)에 저장된 컨텐츠의 일부가 디스플레이에 표시되도록 디스플레이를 제어할 수 있다. AP는 I/O 디바이스들(3700a, 3700b)을 통하여 사용자 입력이 수신되면, 사용자 입력에 대응하는 제어 동 작을 수행할 수 있다. AP는 AI(Artifitial Intelligence) 데이터 연산을 위한 전용 회로인 엑셀레이터 (Accelerator) 블록을 포함하거나, AP와 별개로 엑셀레이터 칩을 구비할 수 있다. 엑셀레이터 블 록 또는 엑셀레이터 칩에 추가적으로 DRAM(3500b)이 장착될 수 있다. 엑셀레이터는 AP의 특정 기능 을 전문적으로 수행하는 기능 블록으로, 엑셀레이터는 그래픽 데이터 처리를 전문적으로 수행하는 기능 블럭인 GPU, AI 계산과 인퍼런스(Inference)를 전문적으로 수행하기 위한 블럭인 NPU(Neural Processing Unit), 데이 터 전송을 전문적으로 하는 블록인 DPU(Data Processing Unit)를 포함할 수 있다 시스템은 복수의 DRAM들(3500a, 3500b)을 포함할 수 있다. AP는 JEDEC(Joint Electron Device Engineering Council) 표준 규격에 맞는 커맨드와 모드 레지스터(MRS) 셋팅을 통하여 DRAM들(3500a, 3500b)을 제어하거나, 저전압/고속/신뢰성 등 업체 고유 기능 및 CRC(Cyclic Redundancy Check)/ECC(Error Correction Code) 기능을 사용하기 위하여 DRAM 인터페이스 규약을 설정하여 통신할 수 있다. 예를 들어 AP는 LPDDR4, LPDDR5 등의 JEDEC 표준 규격에 맞는 인터페이스로 DRAM(3500a)과 통신할 수 있으며, 엑셀레이터 블록 또는 엑셀레이터 칩는 DRAM(3500a)보다 높은 대역폭을 가지는 엑셀레이터용 DRAM(3500b)을 제어하기 위하 여 새로운 DRAM 인터페이스 규약을 설정하여 통신할 수 있다. 도 22에서는 DRAM들(3500a, 3500b)만을 도시하였으나, 이에 한정되지 않고 AP이나 엑셀레이터 칩 대역폭과 반응 속도, 전압 조건들을 만족한다면 PRAM이나 SRAM, MRAM, RRAM, FRAM 또는 Hybrid RAM의 메모리 등 어떤 메모리라도 사용 가능하다. DRAM들(3500a, 3500b)은 I/O 디바이스(3700a, 3700b)나 플래시 메모리들 (3600a, 3600b) 보다 상대적으로 작은 레이턴시(latency)와 대역폭(bandwidth)를 가지고 있다. DRAM들(3500a, 3500b)은 시스템의 파워 온 시점에 초기화되고, 운영 체제와 어플리케이션 데이터가 로딩되어 운영 체제 와 어플리케이션 데이터의 임시 저장 장소로 사용되거나 각종 소프트웨어 코드의 실행 공간으로 사용될 수 있다. DRAM들(3500a, 3500b) 내에서는 더하기/빼기/곱하기/나누기 사칙 연산과 벡터 연산, 어드레스 연산, 또는 FFT(Fast Fourier Transform) 연산이 수행될 수 있다. 또한, DRAM들(3500a, 3500b) 내에서는 인퍼런스 (inference)에 사용되는 수행을 위한 함수 기능(function)이 수행될 수 있다. 여기서, 인퍼런스는 인공 신경망 (artificial neural network)을 이용한 딥러닝 알고리즘에서 수행될 수 있다. 딥러닝 알고리즘은 다양한 데이 터를 통해 모델을 학습하는 트레이닝(training) 단계와 학습된 모델로 데이터를 인식하는 인퍼런스 단계를 포함 할 수 있다. 실시예로서, 사용자가 카메라를 통해 촬영한 이미지는 신호 처리되어 DRAM(3500b) 내에 저 장이 되며, 엑셀레이터 블록 또는 엑셀레이터 칩은 DRAM(3500b)에 저장된 데이터와 인퍼런스에 사용되는함수를 이용하여 데이터를 인식하는 AI 데이터 연산을 수행할 수 있다. 시스템은 DRAM들(3500a, 3500b) 보다 큰 용량을 가진 복수의 스토리지 또는 복수의 플래시 메모리들 (3600a, 3600b)을 포함할 수 있다. 엑셀레이터 블록 또는 엑셀레이터 칩은 플래시 메모리들(3600a, 3600b)을 이용하여 트레이닝(training) 단계와 AI 데이터 연산을 수행할 수 있다. 일 실시예로, 플래시 메모리 들(3600a, 3600b)은 메모리 콘트롤러 및 플래시 메모리 장치를 포함하고, 메모리 콘트롤러 내에 구비된 연산 장치를 사용하여 AP 및/내지 엑셀레이터 칩이 수행하는 트레이닝(training) 단계 과 인퍼런스 AI 데이터 연산을 보다 효율적으로 수행할 수 있다. 플래시 메모리들(3600a, 3600b)은 카메라 를 통하여 찍은 사진을 저장하거나, 데이터 네트워크로 전송 받은 데이터를 저장할 수 있다. 예를 들어, 증강 현실(Augmented Reality)/가상 현실(Virtual Reality), HD(High Definition) 또는 UHD(Ultra High Definition) 컨텐츠를 저장할 수 있다. 시스템에서, DRAM들(3500a, 3500b)은 도 1 내지 도 21을 참조하여 설명된 메모리 장치를 포함할 수 있다. 본 개시의 범위로부터 벗어나지 않고 메모리 장치에 대해 변형, 추가, 또는 생략이 이루어질 수 있다. 예를 들 어, 메모리 장치는 서브 셀 블록들로 분할된 다수개의 뱅크들을 포함하는 셀 어레이 구조물, 및 셀 어레이 구조 물과 수직 방향으로 오버랩되어 있고 뱅크와 연결되는 뱅크 코어 회로에 서브 셀 블록들 각각과 연결되는 서브 코어 회로들을 포함하는 코어 주변 회로 구조물로 구현될 수 있다. 코어 주변 회로 구조물에는 서브 코어 회로 들 각각에 서브 셀 블록들 각각과 연결되는 분할된 감지 증폭기, 및 분할된 감지 증폭기로 로드된 데이터를 피 연산자로 논리 연산하는 제1 프로세싱 소자를 포함하고, 뱅크 코어 회로에는 다수개의 뱅크들 중 대응하는 뱅크 의 데이터를 피연산자로 논리 연산하는 제2 프로세싱 소자를 포함할 수 있다. 메모리 장치는 뱅크 내 다수개의 서브 셀 블록들에서 분할된 감지 증폭기로 로드된 데이터를 피연산자의 비트들로 사용하는 프로세싱 소자들이 논리 연산들을 수행하도록 구성될 수 있다. 그 결과, 메모리 독출(또는 로드) 및 메모리 기입(또는 저장) 횟 수가 감소될 수 있으며, 이는 메모리 장치의 프로세싱 효율/ 및 속도를 개선하고/하거나 전력 소모를 줄이고 메 모리 장치와 연관된 레이턴시를 감소시킬 수 있다. 이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한"}
{"patent_id": "10-2023-0103696", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라 서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.도면 도면1 도면2 도면3 도면4 도면5 도면6a 도면6b 도면6c 도면7 도면8 도면9 도면10 도면11 도면12 도면13 도면14 도면15 도면16a 도면16b 도면16c 도면17a 도면17b 도면17c 도면18 도면19 도면20 도면21 도면22"}
{"patent_id": "10-2023-0103696", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 예시적인 실시예들에 따른 내부 프로세싱 동작을 수행하는 메모리 장치를 포함하는 시스템을 설명하는 도면이다. 도 2는 본 발명의 예시적인 실시예에 따른 메모리 장치의 구성을 나타내는 블락도이다. 도 3은 도 2의 메모리 장치의 반도체 구조를 설명하는 도면이다. 도 4는 도 3의 메모리 셀 어레이에서 제1 뱅크의 반도체 구조를 설명하는 도면들이다. 도 5는 도 4의 서브 코어 회로 아키텍쳐를 설명하는 도면이다. 도 6a 내지 도 6c는 도 5의 서브 코어 회로에 포함되는 로우 디코더를 설명하는 도면들이다. 도 7은 도 5의 서브 코어 회로에 포함되는 프로세싱 소자를 설명하는 도면이다. 도 8은 도 5의 서브 코어 회로에 포함되는 감지 증폭기를 설명하는 도면이다. 도 9 내지 도 13은 본 발명의 예시적인 실시예들에 따른 서브 코어 회로 아키텍쳐를 설명하는 도면들이다. 도 14는 본 발명의 예시적인 실시예들에 따른 메모리 장치의 데이터 경로를 설명하는 도면이다. 도 15 내지 도 17c는 본 발명의 예시적인 실시예들에 따른 메모리 장치의 반도체 구조를 설명하는 도면들이다. 도 18은 본 발명의 예시적인 실시예들에 따른 메모리 장치의 반도체 구조를 설명하는 도면이다. 도 19는 도 18의 메모리 장치의 데이터 경로를 보여준다. 도 20 및 도 21은 본 발명의 예시적인 실시예들에 따른 메모리 장치를 설명하는 도면들이다. 도 22는 본 발명의 실시예들에 따른 메모리 장치를 포함하는 전자 기기를 설명하기 위한 시스템의 블록 다이어 그램이다."}
