DECL|ALTERA_AVALON_SPI_CONTROL_IE_MSK|macro|ALTERA_AVALON_SPI_CONTROL_IE_MSK
DECL|ALTERA_AVALON_SPI_CONTROL_IE_OFST|macro|ALTERA_AVALON_SPI_CONTROL_IE_OFST
DECL|ALTERA_AVALON_SPI_CONTROL_IROE_MSK|macro|ALTERA_AVALON_SPI_CONTROL_IROE_MSK
DECL|ALTERA_AVALON_SPI_CONTROL_IROE_OFST|macro|ALTERA_AVALON_SPI_CONTROL_IROE_OFST
DECL|ALTERA_AVALON_SPI_CONTROL_IRRDY_MSK|macro|ALTERA_AVALON_SPI_CONTROL_IRRDY_MSK
DECL|ALTERA_AVALON_SPI_CONTROL_IRRDY_OFS|macro|ALTERA_AVALON_SPI_CONTROL_IRRDY_OFS
DECL|ALTERA_AVALON_SPI_CONTROL_ITOE_MSK|macro|ALTERA_AVALON_SPI_CONTROL_ITOE_MSK
DECL|ALTERA_AVALON_SPI_CONTROL_ITOE_OFST|macro|ALTERA_AVALON_SPI_CONTROL_ITOE_OFST
DECL|ALTERA_AVALON_SPI_CONTROL_ITRDY_MSK|macro|ALTERA_AVALON_SPI_CONTROL_ITRDY_MSK
DECL|ALTERA_AVALON_SPI_CONTROL_ITRDY_OFS|macro|ALTERA_AVALON_SPI_CONTROL_ITRDY_OFS
DECL|ALTERA_AVALON_SPI_CONTROL_REG|macro|ALTERA_AVALON_SPI_CONTROL_REG
DECL|ALTERA_AVALON_SPI_CONTROL_SSO_MSK|macro|ALTERA_AVALON_SPI_CONTROL_SSO_MSK
DECL|ALTERA_AVALON_SPI_CONTROL_SSO_OFST|macro|ALTERA_AVALON_SPI_CONTROL_SSO_OFST
DECL|ALTERA_AVALON_SPI_RXDATA_REG|macro|ALTERA_AVALON_SPI_RXDATA_REG
DECL|ALTERA_AVALON_SPI_SLAVE_SEL_REG|macro|ALTERA_AVALON_SPI_SLAVE_SEL_REG
DECL|ALTERA_AVALON_SPI_STATUS_E_MSK|macro|ALTERA_AVALON_SPI_STATUS_E_MSK
DECL|ALTERA_AVALON_SPI_STATUS_E_OFST|macro|ALTERA_AVALON_SPI_STATUS_E_OFST
DECL|ALTERA_AVALON_SPI_STATUS_REG|macro|ALTERA_AVALON_SPI_STATUS_REG
DECL|ALTERA_AVALON_SPI_STATUS_ROE_MSK|macro|ALTERA_AVALON_SPI_STATUS_ROE_MSK
DECL|ALTERA_AVALON_SPI_STATUS_ROE_OFST|macro|ALTERA_AVALON_SPI_STATUS_ROE_OFST
DECL|ALTERA_AVALON_SPI_STATUS_RRDY_MSK|macro|ALTERA_AVALON_SPI_STATUS_RRDY_MSK
DECL|ALTERA_AVALON_SPI_STATUS_RRDY_OFST|macro|ALTERA_AVALON_SPI_STATUS_RRDY_OFST
DECL|ALTERA_AVALON_SPI_STATUS_TMT_MSK|macro|ALTERA_AVALON_SPI_STATUS_TMT_MSK
DECL|ALTERA_AVALON_SPI_STATUS_TMT_OFST|macro|ALTERA_AVALON_SPI_STATUS_TMT_OFST
DECL|ALTERA_AVALON_SPI_STATUS_TOE_MSK|macro|ALTERA_AVALON_SPI_STATUS_TOE_MSK
DECL|ALTERA_AVALON_SPI_STATUS_TOE_OFST|macro|ALTERA_AVALON_SPI_STATUS_TOE_OFST
DECL|ALTERA_AVALON_SPI_STATUS_TRDY_MSK|macro|ALTERA_AVALON_SPI_STATUS_TRDY_MSK
DECL|ALTERA_AVALON_SPI_STATUS_TRDY_OFST|macro|ALTERA_AVALON_SPI_STATUS_TRDY_OFST
DECL|ALTERA_AVALON_SPI_TXDATA_REG|macro|ALTERA_AVALON_SPI_TXDATA_REG
DECL|IOADDR_ALTERA_AVALON_SPI_CONTROL|macro|IOADDR_ALTERA_AVALON_SPI_CONTROL
DECL|IOADDR_ALTERA_AVALON_SPI_RXDATA|macro|IOADDR_ALTERA_AVALON_SPI_RXDATA
DECL|IOADDR_ALTERA_AVALON_SPI_SLAVE_SEL|macro|IOADDR_ALTERA_AVALON_SPI_SLAVE_SEL
DECL|IOADDR_ALTERA_AVALON_SPI_STATUS|macro|IOADDR_ALTERA_AVALON_SPI_STATUS
DECL|IOADDR_ALTERA_AVALON_SPI_TXDATA|macro|IOADDR_ALTERA_AVALON_SPI_TXDATA
DECL|IORD_ALTERA_AVALON_SPI_CONTROL|macro|IORD_ALTERA_AVALON_SPI_CONTROL
DECL|IORD_ALTERA_AVALON_SPI_RXDATA|macro|IORD_ALTERA_AVALON_SPI_RXDATA
DECL|IORD_ALTERA_AVALON_SPI_SLAVE_SEL|macro|IORD_ALTERA_AVALON_SPI_SLAVE_SEL
DECL|IORD_ALTERA_AVALON_SPI_STATUS|macro|IORD_ALTERA_AVALON_SPI_STATUS
DECL|IORD_ALTERA_AVALON_SPI_TXDATA|macro|IORD_ALTERA_AVALON_SPI_TXDATA
DECL|IOWR_ALTERA_AVALON_SPI_CONTROL|macro|IOWR_ALTERA_AVALON_SPI_CONTROL
DECL|IOWR_ALTERA_AVALON_SPI_RXDATA|macro|IOWR_ALTERA_AVALON_SPI_RXDATA
DECL|IOWR_ALTERA_AVALON_SPI_SLAVE_SEL|macro|IOWR_ALTERA_AVALON_SPI_SLAVE_SEL
DECL|IOWR_ALTERA_AVALON_SPI_STATUS|macro|IOWR_ALTERA_AVALON_SPI_STATUS
DECL|IOWR_ALTERA_AVALON_SPI_TXDATA|macro|IOWR_ALTERA_AVALON_SPI_TXDATA
DECL|__ALTERA_AVALON_SPI_REGS_H__|macro|__ALTERA_AVALON_SPI_REGS_H__
