TimeQuest Timing Analyzer report for DSP_FPGA_IMC_PMSM
Tue Aug 21 09:21:07 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'CLKIN'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 35. Slow 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLKIN'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Slow 1200mV 0C Model Metastability Report
 49. Fast 1200mV 0C Model Setup Summary
 50. Fast 1200mV 0C Model Hold Summary
 51. Fast 1200mV 0C Model Recovery Summary
 52. Fast 1200mV 0C Model Removal Summary
 53. Fast 1200mV 0C Model Minimum Pulse Width Summary
 54. Fast 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 55. Fast 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'CLKIN'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Propagation Delay
 63. Minimum Propagation Delay
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Fast 1200mV 0C Model Metastability Report
 69. Multicorner Timing Analysis Summary
 70. Setup Times
 71. Hold Times
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Progagation Delay
 75. Minimum Progagation Delay
 76. Board Trace Model Assignments
 77. Input Transition Times
 78. Slow Corner Signal Integrity Metrics
 79. Fast Corner Signal Integrity Metrics
 80. Setup Transfers
 81. Hold Transfers
 82. Report TCCS
 83. Report RSKM
 84. Unconstrained Paths
 85. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; DSP_FPGA_IMC_PMSM                                                  ;
; Device Family      ; Cyclone III                                                        ;
; Device Name        ; EP3C40Q240C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------+
; SDC File List                                             ;
+-----------------------+--------+--------------------------+
; SDC File Path         ; Status ; Read at                  ;
+-----------------------+--------+--------------------------+
; DSP_FPGA_IMC_PMSM.sdc ; OK     ; Tue Aug 21 09:21:05 2018 ;
+-----------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; CLKIN                                             ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { CLKIN }                                             ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLKIN  ; inst3|altpll_component|auto_generated|pll1|inclk[0] ; { inst3|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 124.63 MHz ; 124.63 MHz      ; inst3|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.976 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.490 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 4.686 ; 0.000         ;
; CLKIN                                             ; 9.866 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                            ;
+-------+-------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                            ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 1.976 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.938      ;
; 1.976 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.938      ;
; 1.976 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.938      ;
; 1.976 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.938      ;
; 1.976 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.938      ;
; 2.010 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.904      ;
; 2.010 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.904      ;
; 2.010 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.904      ;
; 2.010 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.904      ;
; 2.010 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.904      ;
; 2.018 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.896      ;
; 2.018 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.896      ;
; 2.018 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.896      ;
; 2.018 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.896      ;
; 2.018 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.896      ;
; 2.047 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.883      ;
; 2.055 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.875      ;
; 2.081 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.849      ;
; 2.089 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.841      ;
; 2.089 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.841      ;
; 2.097 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.833      ;
; 2.157 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_WRITE:inst4|xdata[14]~en     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 7.760      ;
; 2.170 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.743      ;
; 2.170 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.743      ;
; 2.170 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.743      ;
; 2.170 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.743      ;
; 2.170 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.743      ;
; 2.170 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.743      ;
; 2.170 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.743      ;
; 2.170 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.743      ;
; 2.170 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.743      ;
; 2.170 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[11] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.743      ;
; 2.170 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[14] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.743      ;
; 2.191 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_WRITE:inst4|xdata[14]~en     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 7.726      ;
; 2.199 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_WRITE:inst4|xdata[14]~en     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.084     ; 7.718      ;
; 2.204 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.709      ;
; 2.204 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.709      ;
; 2.204 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.709      ;
; 2.204 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.709      ;
; 2.204 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.709      ;
; 2.204 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.709      ;
; 2.204 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.709      ;
; 2.204 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.709      ;
; 2.204 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.709      ;
; 2.204 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[11] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.709      ;
; 2.204 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[14] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.709      ;
; 2.212 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.701      ;
; 2.212 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.701      ;
; 2.212 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.701      ;
; 2.212 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.701      ;
; 2.212 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.701      ;
; 2.212 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.701      ;
; 2.212 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.701      ;
; 2.212 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.701      ;
; 2.212 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.701      ;
; 2.212 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[11] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.701      ;
; 2.212 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[14] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.088     ; 7.701      ;
; 2.263 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.651      ;
; 2.263 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.651      ;
; 2.263 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.651      ;
; 2.263 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.651      ;
; 2.263 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.651      ;
; 2.265 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_WRITE:inst4|xdata[11]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.665      ;
; 2.266 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.648      ;
; 2.266 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.648      ;
; 2.266 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.648      ;
; 2.266 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.648      ;
; 2.266 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.648      ;
; 2.286 ; XFPGA_READ:inst2|xadd_reg[9]  ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.628      ;
; 2.286 ; XFPGA_READ:inst2|xadd_reg[9]  ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.628      ;
; 2.286 ; XFPGA_READ:inst2|xadd_reg[9]  ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.628      ;
; 2.286 ; XFPGA_READ:inst2|xadd_reg[9]  ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.628      ;
; 2.286 ; XFPGA_READ:inst2|xadd_reg[9]  ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.628      ;
; 2.299 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_WRITE:inst4|xdata[11]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.631      ;
; 2.307 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_WRITE:inst4|xdata[11]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.623      ;
; 2.334 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.596      ;
; 2.337 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.593      ;
; 2.342 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.588      ;
; 2.345 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.585      ;
; 2.348 ; XFPGA_READ:inst2|xadd_reg[5]  ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.566      ;
; 2.348 ; XFPGA_READ:inst2|xadd_reg[5]  ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.566      ;
; 2.348 ; XFPGA_READ:inst2|xadd_reg[5]  ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.566      ;
; 2.348 ; XFPGA_READ:inst2|xadd_reg[5]  ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.566      ;
; 2.348 ; XFPGA_READ:inst2|xadd_reg[5]  ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.566      ;
; 2.351 ; XFPGA_READ:inst2|xadd_reg[19] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.563      ;
; 2.351 ; XFPGA_READ:inst2|xadd_reg[19] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.563      ;
; 2.351 ; XFPGA_READ:inst2|xadd_reg[19] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.563      ;
; 2.351 ; XFPGA_READ:inst2|xadd_reg[19] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.563      ;
; 2.351 ; XFPGA_READ:inst2|xadd_reg[19] ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.563      ;
; 2.357 ; XFPGA_READ:inst2|xadd_reg[9]  ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.573      ;
; 2.365 ; XFPGA_READ:inst2|xadd_reg[9]  ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.565      ;
; 2.390 ; XFPGA_READ:inst2|xadd_reg[10] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.524      ;
; 2.390 ; XFPGA_READ:inst2|xadd_reg[10] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.524      ;
; 2.390 ; XFPGA_READ:inst2|xadd_reg[10] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.524      ;
; 2.390 ; XFPGA_READ:inst2|xadd_reg[10] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.524      ;
; 2.390 ; XFPGA_READ:inst2|xadd_reg[10] ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.524      ;
; 2.419 ; XFPGA_READ:inst2|xadd_reg[5]  ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.511      ;
; 2.422 ; XFPGA_READ:inst2|xadd_reg[19] ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.071     ; 7.508      ;
; 2.424 ; XFPGA_READ:inst2|xadd_reg[6]  ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.490      ;
; 2.424 ; XFPGA_READ:inst2|xadd_reg[6]  ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.087     ; 7.490      ;
+-------+-------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                      ;
+-------+------------------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.490 ; deadband:inst10|CNT[19]            ; deadband:inst10|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.786      ;
; 0.490 ; deadband:inst11|CNT[19]            ; deadband:inst11|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.785      ;
; 0.490 ; deadband:inst18|CNT[19]            ; deadband:inst18|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.785      ;
; 0.490 ; deadband:inst24|CNT[19]            ; deadband:inst24|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.786      ;
; 0.490 ; deadband:inst25|CNT[19]            ; deadband:inst25|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.785      ;
; 0.490 ; deadband:inst26|CNT[19]            ; deadband:inst26|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.785      ;
; 0.491 ; deadband:inst8|CNT[19]             ; deadband:inst8|CNT[19]                 ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.786      ;
; 0.491 ; deadband:inst12|CNT[19]            ; deadband:inst12|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.786      ;
; 0.491 ; deadband:inst13|CNT[19]            ; deadband:inst13|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.786      ;
; 0.491 ; deadband:inst17|CNT[19]            ; deadband:inst17|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.786      ;
; 0.491 ; deadband:inst23|CNT[19]            ; deadband:inst23|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.786      ;
; 0.491 ; deadband:inst9|CNT[19]             ; deadband:inst9|CNT[19]                 ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.786      ;
; 0.497 ; XFPGA_READ:inst2|dsp2fpga5_reg[11] ; XFPGA_READ:inst2|dsp2fpga5[11]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.793      ;
; 0.498 ; XFPGA_READ:inst2|dsp2fpga1[5]      ; grid_duty:inst6|grid_dm_shadow[5]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.794      ;
; 0.498 ; XFPGA_READ:inst2|dsp2fpga1[7]      ; grid_duty:inst6|grid_dm_shadow[7]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.793      ;
; 0.498 ; XFPGA_READ:inst2|dsp2fpga1[10]     ; grid_duty:inst6|grid_dm_shadow[10]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.793      ;
; 0.498 ; XFPGA_READ:inst2|dsp2fpga5_reg[3]  ; XFPGA_READ:inst2|dsp2fpga5[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.793      ;
; 0.498 ; inverter_clk:inst16|Sp2            ; deadband:inst17|CE                     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.793      ;
; 0.498 ; XFPGA_READ:inst2|dsp2fpga6[6]      ; inverter_clk:inst21|T2_shadow[6]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.794      ;
; 0.499 ; XFPGA_READ:inst2|dsp2fpga1[4]      ; grid_duty:inst6|grid_dm_shadow[4]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.795      ;
; 0.499 ; XFPGA_READ:inst2|dsp2fpga1[8]      ; grid_duty:inst6|grid_dm_shadow[8]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; XFPGA_READ:inst2|dsp2fpga5_reg[2]  ; XFPGA_READ:inst2|dsp2fpga5[2]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; XFPGA_READ:inst2|dsp2fpga5_reg[15] ; XFPGA_READ:inst2|dsp2fpga5[15]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.795      ;
; 0.499 ; XFPGA_READ:inst2|dsp2fpga4_reg[13] ; XFPGA_READ:inst2|dsp2fpga4[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; XFPGA_READ:inst2|dsp2fpga6[9]      ; inverter_clk:inst21|T2_shadow[9]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.795      ;
; 0.499 ; XFPGA_READ:inst2|dsp2fpga8_reg[7]  ; XFPGA_READ:inst2|dsp2fpga8[7]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; XFPGA_READ:inst2|dsp2fpga8[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.794      ;
; 0.499 ; XFPGA_WRITE:inst4|fpga2dsp4_reg[8] ; XFPGA_WRITE:inst4|xdata[8]~reg0        ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.794      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga1_reg[0]  ; XFPGA_READ:inst2|dsp2fpga1[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga1[6]      ; grid_duty:inst6|grid_dm_shadow[6]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.796      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga1_reg[14] ; XFPGA_READ:inst2|dsp2fpga1[14]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga1_reg[15] ; XFPGA_READ:inst2|dsp2fpga1[15]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga2_reg[5]  ; XFPGA_READ:inst2|dsp2fpga2[5]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga3_reg[4]  ; XFPGA_READ:inst2|dsp2fpga3[4]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga3_reg[13] ; XFPGA_READ:inst2|dsp2fpga3[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga3_reg[14] ; XFPGA_READ:inst2|dsp2fpga3[14]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga5_reg[1]  ; XFPGA_READ:inst2|dsp2fpga5[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga5_reg[5]  ; XFPGA_READ:inst2|dsp2fpga5[5]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga5[7]      ; inverter_clk:inst21|T1_shadow[7]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga5_reg[10] ; XFPGA_READ:inst2|dsp2fpga5[10]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.796      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga5_reg[12] ; XFPGA_READ:inst2|dsp2fpga5[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.796      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga5_reg[13] ; XFPGA_READ:inst2|dsp2fpga5[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.796      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga7_reg[15] ; XFPGA_READ:inst2|dsp2fpga7[15]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga4_reg[3]  ; XFPGA_READ:inst2|dsp2fpga4[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga6[8]      ; inverter_clk:inst21|T2_shadow[8]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.796      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga6_reg[11] ; XFPGA_READ:inst2|dsp2fpga6[11]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga6_reg[13] ; XFPGA_READ:inst2|dsp2fpga6[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; inverter_clk:inst21|Sp1            ; inverter_clk:inst21|Sn                 ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; XFPGA_READ:inst2|dsp2fpga8_reg[0]  ; XFPGA_READ:inst2|dsp2fpga8[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.795      ;
; 0.500 ; inverter_clk:inst22|Sp1            ; inverter_clk:inst22|Sn                 ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.795      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga1_reg[1]  ; XFPGA_READ:inst2|dsp2fpga1[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.796      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga1_reg[3]  ; XFPGA_READ:inst2|dsp2fpga1[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.796      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga1_reg[13] ; XFPGA_READ:inst2|dsp2fpga1[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga2[10]     ; grid_duty:inst6|grid_sector_shadow[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.796      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga2_reg[3]  ; XFPGA_READ:inst2|dsp2fpga2[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga2_reg[6]  ; XFPGA_READ:inst2|dsp2fpga2[6]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga2_reg[12] ; XFPGA_READ:inst2|dsp2fpga2[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga2_reg[1]  ; XFPGA_READ:inst2|dsp2fpga2[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga3_reg[1]  ; XFPGA_READ:inst2|dsp2fpga3[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga3_reg[5]  ; XFPGA_READ:inst2|dsp2fpga3[5]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga3_reg[12] ; XFPGA_READ:inst2|dsp2fpga3[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.796      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga7_reg[0]  ; XFPGA_READ:inst2|dsp2fpga7[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga7_reg[6]  ; XFPGA_READ:inst2|dsp2fpga7[6]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga7_reg[14] ; XFPGA_READ:inst2|dsp2fpga7[14]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.796      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga4_reg[10] ; XFPGA_READ:inst2|dsp2fpga4[10]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.796      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga4_reg[12] ; XFPGA_READ:inst2|dsp2fpga4[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.796      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga6_reg[5]  ; XFPGA_READ:inst2|dsp2fpga6[5]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga6[7]      ; inverter_clk:inst21|T2_shadow[7]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 0.797      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga6_reg[15] ; XFPGA_READ:inst2|dsp2fpga6[15]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; XFPGA_READ:inst2|dsp2fpga8[6]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.796      ;
; 0.501 ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; XFPGA_READ:inst2|dsp2fpga8[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.796      ;
; 0.502 ; XFPGA_READ:inst2|dsp2fpga1_reg[12] ; XFPGA_READ:inst2|dsp2fpga1[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; XFPGA_READ:inst2|dsp2fpga2_reg[11] ; XFPGA_READ:inst2|dsp2fpga2[11]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; XFPGA_READ:inst2|dsp2fpga2[7]      ; grid_duty:inst6|grid_sector_shadow[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; XFPGA_READ:inst2|dsp2fpga2_reg[13] ; XFPGA_READ:inst2|dsp2fpga2[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; XFPGA_READ:inst2|dsp2fpga3_reg[2]  ; XFPGA_READ:inst2|dsp2fpga3[2]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; XFPGA_READ:inst2|dsp2fpga3_reg[15] ; XFPGA_READ:inst2|dsp2fpga3[15]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.797      ;
; 0.502 ; XFPGA_READ:inst2|dsp2fpga5[6]      ; inverter_clk:inst21|T1_shadow[6]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.797      ;
; 0.502 ; XFPGA_READ:inst2|dsp2fpga7_reg[1]  ; XFPGA_READ:inst2|dsp2fpga7[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; XFPGA_READ:inst2|dsp2fpga7_reg[3]  ; XFPGA_READ:inst2|dsp2fpga7[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; XFPGA_READ:inst2|dsp2fpga4_reg[0]  ; XFPGA_READ:inst2|dsp2fpga4[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; XFPGA_READ:inst2|dsp2fpga4_reg[1]  ; XFPGA_READ:inst2|dsp2fpga4[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; XFPGA_READ:inst2|dsp2fpga4_reg[2]  ; XFPGA_READ:inst2|dsp2fpga4[2]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; XFPGA_READ:inst2|dsp2fpga4_reg[11] ; XFPGA_READ:inst2|dsp2fpga4[11]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.797      ;
; 0.502 ; XFPGA_READ:inst2|dsp2fpga6_reg[0]  ; XFPGA_READ:inst2|dsp2fpga6[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; XFPGA_READ:inst2|dsp2fpga6_reg[4]  ; XFPGA_READ:inst2|dsp2fpga6[4]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.797      ;
; 0.503 ; XFPGA_READ:inst2|dsp2fpga1_reg[11] ; XFPGA_READ:inst2|dsp2fpga1[11]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.797      ;
; 0.503 ; XFPGA_READ:inst2|dsp2fpga2_reg[4]  ; XFPGA_READ:inst2|dsp2fpga2[4]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.797      ;
; 0.503 ; XFPGA_READ:inst2|dsp2fpga2_reg[0]  ; XFPGA_READ:inst2|dsp2fpga2[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.797      ;
; 0.503 ; XFPGA_READ:inst2|dsp2fpga3_reg[3]  ; XFPGA_READ:inst2|dsp2fpga3[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.797      ;
; 0.507 ; XFPGA_READ:inst2|dsp2fpga4[9]      ; inverter_clk:inst16|T2_shadow[9]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.802      ;
; 0.508 ; XFPGA_READ:inst2|dsp2fpga4[14]     ; inverter_clk:inst16|T2_shadow[14]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.803      ;
; 0.508 ; XFPGA_READ:inst2|dsp2fpga4[14]     ; XFPGA_WRITE:inst4|fpga2dsp2_reg[14]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.803      ;
; 0.508 ; XFPGA_READ:inst2|dsp2fpga4[7]      ; XFPGA_WRITE:inst4|fpga2dsp2_reg[7]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.803      ;
; 0.508 ; XFPGA_READ:inst2|dsp2fpga4[6]      ; XFPGA_WRITE:inst4|fpga2dsp2_reg[6]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.803      ;
; 0.508 ; XFPGA_READ:inst2|dsp2fpga4[4]      ; XFPGA_WRITE:inst4|fpga2dsp2_reg[4]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.802      ;
; 0.509 ; XFPGA_READ:inst2|dsp2fpga4[4]      ; inverter_clk:inst16|T2_shadow[4]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.803      ;
; 0.509 ; XFPGA_READ:inst2|dsp2fpga4[5]      ; inverter_clk:inst16|T2_shadow[5]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.804      ;
; 0.509 ; XFPGA_READ:inst2|dsp2fpga4[7]      ; inverter_clk:inst16|T2_shadow[7]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.804      ;
; 0.509 ; XFPGA_READ:inst2|dsp2fpga4[5]      ; XFPGA_WRITE:inst4|fpga2dsp2_reg[5]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 0.804      ;
+-------+------------------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------+
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga1[7]      ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[10]     ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[8]      ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[9]      ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga4[4]      ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga5[7]      ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8[0]      ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8[10]     ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8[12]     ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8[13]     ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8[15]     ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8[1]      ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8[2]      ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8[3]      ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8[5]      ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8[6]      ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8[7]      ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8[8]      ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8[9]      ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8_reg[0]  ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8_reg[10] ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8_reg[11] ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8_reg[14] ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8_reg[1]  ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8_reg[2]  ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8_reg[3]  ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8_reg[4]  ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8_reg[7]  ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8_reg[8]  ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8_reg[9]  ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|fpga2dsp2_reg[4] ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|fpga2dsp4_reg[3] ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|fpga2dsp4_reg[5] ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CE                 ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CMP                ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[0]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[10]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[11]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[12]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[13]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[14]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[15]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[16]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[17]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[18]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[19]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[1]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[2]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[3]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[4]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[5]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[6]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[7]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[8]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[9]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CE                 ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CMP                ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[10]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[11]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[12]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[13]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[14]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[15]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[16]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[17]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[18]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[19]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst13|CE                 ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst13|CMP                ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst13|CNT[10]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst13|CNT[11]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst13|CNT[12]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst13|CNT[13]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst13|CNT[14]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst13|CNT[15]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst13|CNT[16]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst13|CNT[17]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst13|CNT[18]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst13|CNT[19]            ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[0]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[1]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[2]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[3]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[4]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[5]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[6]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[7]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[8]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[9]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[0]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[1]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[2]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[3]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[4]             ;
; 4.686 ; 4.906        ; 0.220          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[5]             ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLKIN'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; 9.866  ; 9.866        ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.866  ; 9.866        ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.888  ; 9.888        ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; CLKIN~input|o                                               ;
; 9.925  ; 9.925        ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; CLKIN~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; CLKIN~input|i                                               ;
; 10.073 ; 10.073       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.112 ; 10.112       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; CLKIN~input|o                                               ;
; 10.131 ; 10.131       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.131 ; 10.131       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLKIN ; Rise       ; CLKIN                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; RST       ; CLKIN      ; 7.049 ; 7.373 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SD        ; CLKIN      ; 6.073 ; 6.486 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XA[*]     ; CLKIN      ; 6.251 ; 6.463 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[0]    ; CLKIN      ; 5.982 ; 6.285 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[1]    ; CLKIN      ; 5.807 ; 6.058 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[2]    ; CLKIN      ; 5.495 ; 5.759 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[3]    ; CLKIN      ; 5.433 ; 5.742 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[4]    ; CLKIN      ; 5.771 ; 6.026 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[5]    ; CLKIN      ; 5.221 ; 5.473 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[6]    ; CLKIN      ; 5.803 ; 6.052 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[7]    ; CLKIN      ; 5.532 ; 5.826 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[8]    ; CLKIN      ; 6.251 ; 6.463 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[9]    ; CLKIN      ; 5.751 ; 6.000 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[10]   ; CLKIN      ; 5.665 ; 5.926 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[11]   ; CLKIN      ; 5.717 ; 5.927 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[12]   ; CLKIN      ; 6.120 ; 6.346 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[13]   ; CLKIN      ; 5.618 ; 5.864 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[14]   ; CLKIN      ; 5.385 ; 5.724 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[15]   ; CLKIN      ; 5.155 ; 5.463 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[16]   ; CLKIN      ; 5.429 ; 5.759 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[17]   ; CLKIN      ; 5.123 ; 5.456 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[18]   ; CLKIN      ; 5.125 ; 5.437 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[19]   ; CLKIN      ; 5.525 ; 5.814 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]     ; CLKIN      ; 6.553 ; 6.777 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 6.169 ; 6.314 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 5.970 ; 6.250 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 6.257 ; 6.530 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 6.014 ; 6.279 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 6.026 ; 6.207 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 5.896 ; 6.229 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 5.898 ; 6.225 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 5.976 ; 6.349 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 6.180 ; 6.470 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 6.553 ; 6.777 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 6.213 ; 6.361 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 5.497 ; 5.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 5.726 ; 6.000 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 6.022 ; 6.234 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 5.893 ; 6.217 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 6.144 ; 6.418 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XRD       ; CLKIN      ; 6.965 ; 7.434 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XWE0      ; CLKIN      ; 8.276 ; 8.416 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; RST       ; CLKIN      ; -5.505 ; -5.873 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SD        ; CLKIN      ; -4.938 ; -5.245 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XA[*]     ; CLKIN      ; -4.223 ; -4.516 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[0]    ; CLKIN      ; -5.070 ; -5.360 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[1]    ; CLKIN      ; -4.902 ; -5.142 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[2]    ; CLKIN      ; -4.603 ; -4.855 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[3]    ; CLKIN      ; -4.542 ; -4.839 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[4]    ; CLKIN      ; -4.868 ; -5.111 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[5]    ; CLKIN      ; -4.323 ; -4.553 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[6]    ; CLKIN      ; -4.899 ; -5.137 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[7]    ; CLKIN      ; -4.639 ; -4.919 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[8]    ; CLKIN      ; -5.328 ; -5.531 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[9]    ; CLKIN      ; -4.849 ; -5.087 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[10]   ; CLKIN      ; -4.750 ; -4.988 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[11]   ; CLKIN      ; -4.800 ; -4.989 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[12]   ; CLKIN      ; -5.203 ; -5.419 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[13]   ; CLKIN      ; -4.705 ; -4.929 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[14]   ; CLKIN      ; -4.492 ; -4.820 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[15]   ; CLKIN      ; -4.254 ; -4.541 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[16]   ; CLKIN      ; -4.533 ; -4.852 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[17]   ; CLKIN      ; -4.223 ; -4.534 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[18]   ; CLKIN      ; -4.225 ; -4.516 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[19]   ; CLKIN      ; -4.609 ; -4.878 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]     ; CLKIN      ; -3.897 ; -4.196 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; -4.074 ; -4.336 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; -4.310 ; -4.566 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; -4.950 ; -5.263 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; -4.524 ; -4.790 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; -4.447 ; -4.680 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; -4.419 ; -4.746 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; -4.433 ; -4.773 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; -4.420 ; -4.762 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; -4.368 ; -4.718 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; -4.420 ; -4.745 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; -4.311 ; -4.614 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; -3.973 ; -4.289 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; -4.223 ; -4.504 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; -3.897 ; -4.196 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; -3.915 ; -4.244 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; -3.996 ; -4.332 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XRD       ; CLKIN      ; -4.746 ; -5.071 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XWE0      ; CLKIN      ; -5.179 ; -5.486 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; PWMA1     ; CLKIN      ; 7.913  ; 7.455  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA2     ; CLKIN      ; 7.913  ; 7.455  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA3     ; CLKIN      ; 8.607  ; 8.134  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA4     ; CLKIN      ; 10.683 ; 9.959  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA5     ; CLKIN      ; 8.644  ; 8.293  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA6     ; CLKIN      ; 8.644  ; 8.293  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA7     ; CLKIN      ; 11.821 ; 11.017 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB7     ; CLKIN      ; 12.797 ; 11.679 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB8     ; CLKIN      ; 10.177 ; 9.418  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC3     ; CLKIN      ; 9.357  ; 8.787  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC4     ; CLKIN      ; 7.166  ; 6.864  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC5     ; CLKIN      ; 7.956  ; 7.466  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC6     ; CLKIN      ; 10.194 ; 9.428  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD1     ; CLKIN      ; 7.679  ; 8.010  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD2     ; CLKIN      ; 6.992  ; 7.504  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD3     ; CLKIN      ; 6.554  ; 6.964  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD4     ; CLKIN      ; 9.230  ; 9.923  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD5     ; CLKIN      ; 7.224  ; 7.736  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD6     ; CLKIN      ; 8.315  ; 8.985  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]     ; CLKIN      ; 8.401  ; 7.723  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 7.494  ; 6.905  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 5.438  ; 5.136  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 7.746  ; 7.133  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 6.186  ; 5.796  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 8.401  ; 7.723  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 6.251  ; 5.824  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 7.753  ; 7.147  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 5.953  ; 5.713  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 5.128  ; 4.845  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 5.370  ; 5.049  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 5.511  ; 5.171  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 7.347  ; 6.804  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 5.213  ; 4.960  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 7.409  ; 6.801  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 5.159  ; 4.872  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 4.580  ; 4.393  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XINT3     ; CLKIN      ; 4.724  ; 4.439  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; PWMA1     ; CLKIN      ; 6.298  ; 6.048  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA2     ; CLKIN      ; 6.298  ; 6.048  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA3     ; CLKIN      ; 6.687  ; 6.405  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA4     ; CLKIN      ; 8.763  ; 8.229  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA5     ; CLKIN      ; 7.884  ; 7.463  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA6     ; CLKIN      ; 7.884  ; 7.463  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA7     ; CLKIN      ; 11.060 ; 10.271 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB7     ; CLKIN      ; 11.353 ; 10.427 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB8     ; CLKIN      ; 8.755  ; 8.184  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC3     ; CLKIN      ; 8.433  ; 7.992  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC4     ; CLKIN      ; 6.242  ; 6.068  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC5     ; CLKIN      ; 6.251  ; 5.965  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC6     ; CLKIN      ; 8.489  ; 7.927  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD1     ; CLKIN      ; 6.379  ; 6.610  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD2     ; CLKIN      ; 5.854  ; 6.200  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD3     ; CLKIN      ; 5.364  ; 5.683  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD4     ; CLKIN      ; 8.430  ; 9.009  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD5     ; CLKIN      ; 5.938  ; 6.368  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD6     ; CLKIN      ; 6.991  ; 7.586  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]     ; CLKIN      ; 4.014  ; 3.829  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 6.906  ; 6.323  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 4.848  ; 4.551  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 7.147  ; 6.542  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 5.568  ; 5.186  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 7.777  ; 7.109  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 5.620  ; 5.203  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 7.150  ; 6.551  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 5.333  ; 5.096  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 4.540  ; 4.263  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 4.773  ; 4.458  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 4.908  ; 4.575  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 6.760  ; 6.222  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 4.622  ; 4.373  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 6.820  ; 6.218  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 4.570  ; 4.288  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 4.014  ; 3.829  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XINT3     ; CLKIN      ; 4.152  ; 3.872  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DOV        ; PWMA8       ; 8.676 ;       ;       ; 8.883 ;
; SD         ; LED3        ;       ; 8.097 ; 8.231 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DOV        ; PWMA8       ; 8.462 ;       ;       ; 8.657 ;
; SD         ; LED3        ;       ; 7.897 ; 8.022 ;       ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                     ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; XD[*]     ; CLKIN      ; 4.596 ; 4.596 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 5.291 ; 5.291 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 5.124 ; 5.124 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 4.795 ; 4.795 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 5.169 ; 5.169 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 5.359 ; 5.359 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 5.231 ; 5.231 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 5.313 ; 5.313 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 5.037 ; 5.037 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 4.951 ; 4.951 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 4.636 ; 4.636 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 4.603 ; 4.603 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 4.596 ; 4.596 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 4.943 ; 4.943 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 4.949 ; 4.949 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 5.283 ; 5.283 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 5.156 ; 5.156 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; XD[*]     ; CLKIN      ; 3.504 ; 3.550 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 4.199 ; 4.228 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 4.039 ; 4.068 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 3.723 ; 3.752 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 4.082 ; 4.111 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 4.264 ; 4.293 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 4.115 ; 4.161 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 4.194 ; 4.240 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 3.929 ; 3.975 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 3.845 ; 3.891 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 3.544 ; 3.590 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 3.511 ; 3.557 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 3.504 ; 3.550 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 3.838 ; 3.884 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 3.843 ; 3.889 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 4.164 ; 4.210 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 4.042 ; 4.088 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; XD[*]     ; CLKIN      ; 4.256     ; 4.516     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 4.888     ; 5.128     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 4.694     ; 4.934     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 4.417     ; 4.657     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 4.768     ; 5.008     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 4.955     ; 5.195     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 4.835     ; 5.095     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 4.893     ; 5.153     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 4.690     ; 4.950     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 4.585     ; 4.845     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 4.332     ; 4.592     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 4.256     ; 4.516     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 4.292     ; 4.552     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 4.620     ; 4.880     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 4.597     ; 4.857     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 4.930     ; 5.190     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 4.774     ; 5.034     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; XD[*]     ; CLKIN      ; 3.428     ; 3.428     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 4.043     ; 4.043     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 3.856     ; 3.856     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 3.591     ; 3.591     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 3.928     ; 3.928     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 4.107     ; 4.107     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 3.984     ; 3.984     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 4.040     ; 4.040     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 3.845     ; 3.845     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 3.744     ; 3.744     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 3.502     ; 3.502     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 3.428     ; 3.428     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 3.463     ; 3.463     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 3.777     ; 3.777     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 3.755     ; 3.755     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 4.074     ; 4.074     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 3.925     ; 3.925     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 132.07 MHz ; 132.07 MHz      ; inst3|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 2.428 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.453 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 4.691 ; 0.000         ;
; CLKIN                                             ; 9.840 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                             ;
+-------+-------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                            ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 2.428 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.506      ;
; 2.429 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.493      ;
; 2.429 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.493      ;
; 2.429 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.493      ;
; 2.429 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.493      ;
; 2.429 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.493      ;
; 2.435 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.499      ;
; 2.461 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.473      ;
; 2.462 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.460      ;
; 2.462 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.460      ;
; 2.462 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.460      ;
; 2.462 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.460      ;
; 2.462 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.460      ;
; 2.465 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.469      ;
; 2.466 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.456      ;
; 2.466 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.456      ;
; 2.466 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.456      ;
; 2.466 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.456      ;
; 2.466 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.456      ;
; 2.468 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.466      ;
; 2.472 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.462      ;
; 2.549 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_WRITE:inst4|xdata[14]~en     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.372      ;
; 2.582 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_WRITE:inst4|xdata[14]~en     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.339      ;
; 2.586 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_WRITE:inst4|xdata[14]~en     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.335      ;
; 2.604 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.317      ;
; 2.604 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.317      ;
; 2.604 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.317      ;
; 2.604 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.317      ;
; 2.604 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.317      ;
; 2.604 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.317      ;
; 2.604 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.317      ;
; 2.604 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.317      ;
; 2.604 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.317      ;
; 2.604 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[11] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.317      ;
; 2.604 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[14] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.317      ;
; 2.637 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.284      ;
; 2.637 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.284      ;
; 2.637 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.284      ;
; 2.637 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.284      ;
; 2.637 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.284      ;
; 2.637 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.284      ;
; 2.637 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.284      ;
; 2.637 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.284      ;
; 2.637 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.284      ;
; 2.637 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[11] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.284      ;
; 2.637 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[14] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.284      ;
; 2.641 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.280      ;
; 2.641 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.280      ;
; 2.641 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.280      ;
; 2.641 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.280      ;
; 2.641 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.280      ;
; 2.641 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.280      ;
; 2.641 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.280      ;
; 2.641 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.280      ;
; 2.641 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.280      ;
; 2.641 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[11] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.280      ;
; 2.641 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[14] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.081     ; 7.280      ;
; 2.650 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_WRITE:inst4|xdata[11]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.284      ;
; 2.663 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.271      ;
; 2.664 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.258      ;
; 2.664 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.258      ;
; 2.664 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.258      ;
; 2.664 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.258      ;
; 2.664 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.258      ;
; 2.666 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.268      ;
; 2.667 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.255      ;
; 2.667 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.255      ;
; 2.667 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.255      ;
; 2.667 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.255      ;
; 2.667 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.255      ;
; 2.670 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.264      ;
; 2.673 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.261      ;
; 2.683 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_WRITE:inst4|xdata[11]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.251      ;
; 2.687 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_WRITE:inst4|xdata[11]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.247      ;
; 2.712 ; XFPGA_READ:inst2|xadd_reg[9]  ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.222      ;
; 2.713 ; XFPGA_READ:inst2|xadd_reg[9]  ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.209      ;
; 2.713 ; XFPGA_READ:inst2|xadd_reg[9]  ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.209      ;
; 2.713 ; XFPGA_READ:inst2|xadd_reg[9]  ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.209      ;
; 2.713 ; XFPGA_READ:inst2|xadd_reg[9]  ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.209      ;
; 2.713 ; XFPGA_READ:inst2|xadd_reg[9]  ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.209      ;
; 2.719 ; XFPGA_READ:inst2|xadd_reg[9]  ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.215      ;
; 2.755 ; XFPGA_READ:inst2|xadd_reg[5]  ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.179      ;
; 2.756 ; XFPGA_READ:inst2|xadd_reg[5]  ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.166      ;
; 2.756 ; XFPGA_READ:inst2|xadd_reg[5]  ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.166      ;
; 2.756 ; XFPGA_READ:inst2|xadd_reg[5]  ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.166      ;
; 2.756 ; XFPGA_READ:inst2|xadd_reg[5]  ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.166      ;
; 2.756 ; XFPGA_READ:inst2|xadd_reg[5]  ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.166      ;
; 2.759 ; XFPGA_READ:inst2|xadd_reg[19] ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.175      ;
; 2.760 ; XFPGA_READ:inst2|xadd_reg[19] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.162      ;
; 2.760 ; XFPGA_READ:inst2|xadd_reg[19] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.162      ;
; 2.760 ; XFPGA_READ:inst2|xadd_reg[19] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.162      ;
; 2.760 ; XFPGA_READ:inst2|xadd_reg[19] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.162      ;
; 2.760 ; XFPGA_READ:inst2|xadd_reg[19] ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.162      ;
; 2.762 ; XFPGA_READ:inst2|xadd_reg[5]  ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.172      ;
; 2.766 ; XFPGA_READ:inst2|xadd_reg[19] ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.168      ;
; 2.773 ; XFPGA_READ:inst2|xadd_reg[10] ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 7.161      ;
; 2.774 ; XFPGA_READ:inst2|xadd_reg[10] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.148      ;
; 2.774 ; XFPGA_READ:inst2|xadd_reg[10] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.148      ;
; 2.774 ; XFPGA_READ:inst2|xadd_reg[10] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.148      ;
; 2.774 ; XFPGA_READ:inst2|xadd_reg[10] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 7.148      ;
+-------+-------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                       ;
+-------+------------------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.453 ; deadband:inst8|CNT[19]             ; deadband:inst8|CNT[19]                 ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.723      ;
; 0.453 ; deadband:inst13|CNT[19]            ; deadband:inst13|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.723      ;
; 0.453 ; deadband:inst17|CNT[19]            ; deadband:inst17|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.723      ;
; 0.453 ; deadband:inst24|CNT[19]            ; deadband:inst24|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.723      ;
; 0.453 ; deadband:inst9|CNT[19]             ; deadband:inst9|CNT[19]                 ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.723      ;
; 0.454 ; deadband:inst10|CNT[19]            ; deadband:inst10|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.724      ;
; 0.454 ; deadband:inst12|CNT[19]            ; deadband:inst12|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.723      ;
; 0.454 ; deadband:inst18|CNT[19]            ; deadband:inst18|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.724      ;
; 0.454 ; deadband:inst23|CNT[19]            ; deadband:inst23|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.723      ;
; 0.454 ; deadband:inst25|CNT[19]            ; deadband:inst25|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.724      ;
; 0.455 ; deadband:inst11|CNT[19]            ; deadband:inst11|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.724      ;
; 0.455 ; deadband:inst26|CNT[19]            ; deadband:inst26|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.724      ;
; 0.461 ; inverter_clk:inst21|Sp1            ; inverter_clk:inst21|Sn                 ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.730      ;
; 0.461 ; inverter_clk:inst22|Sp1            ; inverter_clk:inst22|Sn                 ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.730      ;
; 0.462 ; inverter_clk:inst16|Sp2            ; deadband:inst17|CE                     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.731      ;
; 0.466 ; XFPGA_READ:inst2|dsp2fpga1[7]      ; grid_duty:inst6|grid_dm_shadow[7]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.736      ;
; 0.466 ; XFPGA_READ:inst2|dsp2fpga5_reg[3]  ; XFPGA_READ:inst2|dsp2fpga5[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.736      ;
; 0.466 ; XFPGA_READ:inst2|dsp2fpga5_reg[11] ; XFPGA_READ:inst2|dsp2fpga5[11]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.736      ;
; 0.467 ; XFPGA_READ:inst2|dsp2fpga1[5]      ; grid_duty:inst6|grid_dm_shadow[5]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.737      ;
; 0.467 ; XFPGA_READ:inst2|dsp2fpga1[10]     ; grid_duty:inst6|grid_dm_shadow[10]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.736      ;
; 0.467 ; XFPGA_READ:inst2|dsp2fpga5_reg[2]  ; XFPGA_READ:inst2|dsp2fpga5[2]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.737      ;
; 0.467 ; XFPGA_READ:inst2|dsp2fpga6[6]      ; inverter_clk:inst21|T2_shadow[6]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.737      ;
; 0.467 ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; XFPGA_READ:inst2|dsp2fpga8[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.736      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga1[4]      ; grid_duty:inst6|grid_dm_shadow[4]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.738      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga1[8]      ; grid_duty:inst6|grid_dm_shadow[8]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga2_reg[5]  ; XFPGA_READ:inst2|dsp2fpga2[5]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga3_reg[4]  ; XFPGA_READ:inst2|dsp2fpga3[4]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga3_reg[12] ; XFPGA_READ:inst2|dsp2fpga3[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.738      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga3_reg[13] ; XFPGA_READ:inst2|dsp2fpga3[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.738      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga3_reg[14] ; XFPGA_READ:inst2|dsp2fpga3[14]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.738      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga5_reg[1]  ; XFPGA_READ:inst2|dsp2fpga5[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.738      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga5_reg[5]  ; XFPGA_READ:inst2|dsp2fpga5[5]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.738      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga5[7]      ; inverter_clk:inst21|T1_shadow[7]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga5_reg[10] ; XFPGA_READ:inst2|dsp2fpga5[10]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.738      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga5_reg[15] ; XFPGA_READ:inst2|dsp2fpga5[15]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.738      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga7_reg[1]  ; XFPGA_READ:inst2|dsp2fpga7[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga4_reg[3]  ; XFPGA_READ:inst2|dsp2fpga4[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga4_reg[13] ; XFPGA_READ:inst2|dsp2fpga4[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga6_reg[5]  ; XFPGA_READ:inst2|dsp2fpga6[5]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga6[9]      ; inverter_clk:inst21|T2_shadow[9]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.738      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga6_reg[11] ; XFPGA_READ:inst2|dsp2fpga6[11]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; XFPGA_READ:inst2|dsp2fpga6_reg[13] ; XFPGA_READ:inst2|dsp2fpga6[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; XFPGA_WRITE:inst4|fpga2dsp4_reg[8] ; XFPGA_WRITE:inst4|xdata[8]~reg0        ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.737      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga1_reg[0]  ; XFPGA_READ:inst2|dsp2fpga1[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga1[6]      ; grid_duty:inst6|grid_dm_shadow[6]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.739      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga1_reg[13] ; XFPGA_READ:inst2|dsp2fpga1[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga1_reg[14] ; XFPGA_READ:inst2|dsp2fpga1[14]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga1_reg[15] ; XFPGA_READ:inst2|dsp2fpga1[15]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga2_reg[3]  ; XFPGA_READ:inst2|dsp2fpga2[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga2[7]      ; grid_duty:inst6|grid_sector_shadow[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.739      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga2_reg[6]  ; XFPGA_READ:inst2|dsp2fpga2[6]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga2_reg[12] ; XFPGA_READ:inst2|dsp2fpga2[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga2_reg[1]  ; XFPGA_READ:inst2|dsp2fpga2[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga3_reg[1]  ; XFPGA_READ:inst2|dsp2fpga3[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga3_reg[5]  ; XFPGA_READ:inst2|dsp2fpga3[5]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga3_reg[15] ; XFPGA_READ:inst2|dsp2fpga3[15]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.739      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga5_reg[12] ; XFPGA_READ:inst2|dsp2fpga5[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.739      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga5_reg[13] ; XFPGA_READ:inst2|dsp2fpga5[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.739      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga7_reg[0]  ; XFPGA_READ:inst2|dsp2fpga7[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga7_reg[6]  ; XFPGA_READ:inst2|dsp2fpga7[6]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga7_reg[15] ; XFPGA_READ:inst2|dsp2fpga7[15]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga6_reg[0]  ; XFPGA_READ:inst2|dsp2fpga6[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga6[8]      ; inverter_clk:inst21|T2_shadow[8]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.739      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga6_reg[15] ; XFPGA_READ:inst2|dsp2fpga6[15]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga8_reg[0]  ; XFPGA_READ:inst2|dsp2fpga8[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; XFPGA_READ:inst2|dsp2fpga8[6]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; XFPGA_READ:inst2|dsp2fpga8_reg[7]  ; XFPGA_READ:inst2|dsp2fpga8[7]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga1_reg[1]  ; XFPGA_READ:inst2|dsp2fpga1[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga1_reg[3]  ; XFPGA_READ:inst2|dsp2fpga1[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga1_reg[11] ; XFPGA_READ:inst2|dsp2fpga1[11]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga1_reg[12] ; XFPGA_READ:inst2|dsp2fpga1[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga2_reg[11] ; XFPGA_READ:inst2|dsp2fpga2[11]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga2[10]     ; grid_duty:inst6|grid_sector_shadow[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga2_reg[13] ; XFPGA_READ:inst2|dsp2fpga2[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga2_reg[0]  ; XFPGA_READ:inst2|dsp2fpga2[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga3_reg[2]  ; XFPGA_READ:inst2|dsp2fpga3[2]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga7_reg[3]  ; XFPGA_READ:inst2|dsp2fpga7[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga7_reg[14] ; XFPGA_READ:inst2|dsp2fpga7[14]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga4_reg[0]  ; XFPGA_READ:inst2|dsp2fpga4[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga4_reg[1]  ; XFPGA_READ:inst2|dsp2fpga4[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga4_reg[2]  ; XFPGA_READ:inst2|dsp2fpga4[2]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga4_reg[10] ; XFPGA_READ:inst2|dsp2fpga4[10]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga4_reg[12] ; XFPGA_READ:inst2|dsp2fpga4[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga6[7]      ; inverter_clk:inst21|T2_shadow[7]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 0.740      ;
; 0.470 ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; XFPGA_READ:inst2|dsp2fpga8[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.471 ; XFPGA_READ:inst2|dsp2fpga2_reg[4]  ; XFPGA_READ:inst2|dsp2fpga2[4]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.740      ;
; 0.471 ; XFPGA_READ:inst2|dsp2fpga3_reg[3]  ; XFPGA_READ:inst2|dsp2fpga3[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.740      ;
; 0.471 ; XFPGA_READ:inst2|dsp2fpga5[6]      ; inverter_clk:inst21|T1_shadow[6]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.740      ;
; 0.471 ; XFPGA_READ:inst2|dsp2fpga4_reg[11] ; XFPGA_READ:inst2|dsp2fpga4[11]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.740      ;
; 0.471 ; XFPGA_READ:inst2|dsp2fpga6_reg[4]  ; XFPGA_READ:inst2|dsp2fpga6[4]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.740      ;
; 0.475 ; XFPGA_READ:inst2|dsp2fpga4[9]      ; inverter_clk:inst16|T2_shadow[9]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.744      ;
; 0.475 ; XFPGA_READ:inst2|dsp2fpga4[14]     ; inverter_clk:inst16|T2_shadow[14]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.744      ;
; 0.476 ; XFPGA_READ:inst2|dsp2fpga4[4]      ; inverter_clk:inst16|T2_shadow[4]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; XFPGA_READ:inst2|dsp2fpga4[6]      ; inverter_clk:inst16|T2_shadow[6]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; XFPGA_READ:inst2|dsp2fpga4[14]     ; XFPGA_WRITE:inst4|fpga2dsp2_reg[14]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; XFPGA_READ:inst2|dsp2fpga4[7]      ; XFPGA_WRITE:inst4|fpga2dsp2_reg[7]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; XFPGA_READ:inst2|dsp2fpga4[5]      ; XFPGA_WRITE:inst4|fpga2dsp2_reg[5]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.745      ;
; 0.476 ; XFPGA_READ:inst2|dsp2fpga4[4]      ; XFPGA_WRITE:inst4|fpga2dsp2_reg[4]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.745      ;
; 0.477 ; XFPGA_READ:inst2|dsp2fpga4[5]      ; inverter_clk:inst16|T2_shadow[5]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.746      ;
; 0.477 ; XFPGA_READ:inst2|dsp2fpga4[7]      ; inverter_clk:inst16|T2_shadow[7]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.746      ;
+-------+------------------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+----------------------------------------+
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[0]          ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[10]         ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[11]         ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[12]         ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[13]         ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[14]         ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[15]         ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[1]          ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[2]          ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[3]          ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[4]          ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[5]          ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[6]          ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[7]          ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[8]          ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2[9]          ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2_reg[0]      ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2_reg[10]     ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2_reg[11]     ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2_reg[12]     ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2_reg[13]     ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2_reg[14]     ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2_reg[15]     ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2_reg[1]      ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2_reg[2]      ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2_reg[3]      ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2_reg[4]      ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2_reg[5]      ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2_reg[6]      ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2_reg[7]      ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2_reg[8]      ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga2_reg[9]      ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[0]                  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[1]                  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[2]                  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[3]                  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[4]                  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[5]                  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[6]                  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[7]                  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[8]                  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[9]                  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; grid_duty:inst6|grid_sector_shadow[0]  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; grid_duty:inst6|grid_sector_shadow[10] ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; grid_duty:inst6|grid_sector_shadow[11] ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; grid_duty:inst6|grid_sector_shadow[12] ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; grid_duty:inst6|grid_sector_shadow[13] ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; grid_duty:inst6|grid_sector_shadow[14] ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; grid_duty:inst6|grid_sector_shadow[15] ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; grid_duty:inst6|grid_sector_shadow[1]  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; grid_duty:inst6|grid_sector_shadow[2]  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; grid_duty:inst6|grid_sector_shadow[3]  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; grid_duty:inst6|grid_sector_shadow[4]  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; grid_duty:inst6|grid_sector_shadow[5]  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; grid_duty:inst6|grid_sector_shadow[6]  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; grid_duty:inst6|grid_sector_shadow[7]  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; grid_duty:inst6|grid_sector_shadow[8]  ;
; 4.691 ; 4.907        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; grid_duty:inst6|grid_sector_shadow[9]  ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga4[4]          ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga5[7]          ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|fpga2dsp2_reg[4]     ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[0]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[1]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[2]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[3]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[4]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[5]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[6]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[7]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[8]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst11|CNT[9]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[0]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[1]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[2]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[3]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[4]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[5]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[6]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[7]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[8]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst12|CNT[9]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CE                      ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CMP                     ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[10]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[11]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[12]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[13]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[14]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[15]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[16]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[17]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[18]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst9|CNT[19]                 ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; div_any:inst|cnt[0]                    ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; div_any:inst|cnt[1]                    ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; div_any:inst|cnt[2]                    ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; div_any:inst|cnt[3]                    ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; div_any:inst|cnt[4]                    ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; div_any:inst|cnt[5]                    ;
; 4.692 ; 4.908        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; div_any:inst|cnt[6]                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLKIN'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.888  ; 9.888        ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; CLKIN~input|o                                               ;
; 9.916  ; 9.916        ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; CLKIN~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; CLKIN~input|i                                               ;
; 10.083 ; 10.083       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.112 ; 10.112       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; CLKIN~input|o                                               ;
; 10.158 ; 10.158       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.158 ; 10.158       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLKIN ; Rise       ; CLKIN                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; RST       ; CLKIN      ; 6.365 ; 6.436 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SD        ; CLKIN      ; 5.415 ; 5.640 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XA[*]     ; CLKIN      ; 5.595 ; 5.634 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[0]    ; CLKIN      ; 5.330 ; 5.466 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[1]    ; CLKIN      ; 5.163 ; 5.249 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[2]    ; CLKIN      ; 4.883 ; 4.975 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[3]    ; CLKIN      ; 4.801 ; 4.960 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[4]    ; CLKIN      ; 5.135 ; 5.228 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[5]    ; CLKIN      ; 4.628 ; 4.693 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[6]    ; CLKIN      ; 5.166 ; 5.247 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[7]    ; CLKIN      ; 4.893 ; 5.048 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[8]    ; CLKIN      ; 5.595 ; 5.634 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[9]    ; CLKIN      ; 5.115 ; 5.202 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[10]   ; CLKIN      ; 5.041 ; 5.115 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[11]   ; CLKIN      ; 5.093 ; 5.121 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[12]   ; CLKIN      ; 5.462 ; 5.513 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[13]   ; CLKIN      ; 4.997 ; 5.048 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[14]   ; CLKIN      ; 4.752 ; 4.949 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[15]   ; CLKIN      ; 4.545 ; 4.697 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[16]   ; CLKIN      ; 4.794 ; 4.969 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[17]   ; CLKIN      ; 4.519 ; 4.681 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[18]   ; CLKIN      ; 4.528 ; 4.658 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[19]   ; CLKIN      ; 4.911 ; 5.004 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]     ; CLKIN      ; 5.865 ; 5.901 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 5.496 ; 5.491 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 5.321 ; 5.426 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 5.603 ; 5.659 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 5.352 ; 5.429 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 5.389 ; 5.371 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 5.241 ; 5.405 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 5.241 ; 5.402 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 5.307 ; 5.521 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 5.515 ; 5.620 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 5.865 ; 5.901 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 5.588 ; 5.474 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 4.857 ; 5.084 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 5.090 ; 5.197 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 5.387 ; 5.395 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 5.242 ; 5.366 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 5.493 ; 5.573 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XRD       ; CLKIN      ; 6.220 ; 6.562 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XWE0      ; CLKIN      ; 7.501 ; 7.402 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; RST       ; CLKIN      ; -4.915 ; -5.122 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SD        ; CLKIN      ; -4.400 ; -4.512 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XA[*]     ; CLKIN      ; -3.722 ; -3.851 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[0]    ; CLKIN      ; -4.522 ; -4.653 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[1]    ; CLKIN      ; -4.362 ; -4.445 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[2]    ; CLKIN      ; -4.092 ; -4.181 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[3]    ; CLKIN      ; -4.014 ; -4.167 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[4]    ; CLKIN      ; -4.333 ; -4.423 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[5]    ; CLKIN      ; -3.831 ; -3.885 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[6]    ; CLKIN      ; -4.364 ; -4.442 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[7]    ; CLKIN      ; -4.101 ; -4.251 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[8]    ; CLKIN      ; -4.776 ; -4.815 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[9]    ; CLKIN      ; -4.315 ; -4.399 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[10]   ; CLKIN      ; -4.228 ; -4.291 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[11]   ; CLKIN      ; -4.278 ; -4.296 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[12]   ; CLKIN      ; -4.648 ; -4.698 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[13]   ; CLKIN      ; -4.186 ; -4.227 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[14]   ; CLKIN      ; -3.963 ; -4.156 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[15]   ; CLKIN      ; -3.748 ; -3.888 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[16]   ; CLKIN      ; -4.002 ; -4.174 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[17]   ; CLKIN      ; -3.722 ; -3.873 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[18]   ; CLKIN      ; -3.731 ; -3.851 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[19]   ; CLKIN      ; -4.099 ; -4.183 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]     ; CLKIN      ; -3.404 ; -3.577 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; -3.574 ; -3.719 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; -3.811 ; -3.907 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; -4.412 ; -4.547 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; -4.010 ; -4.110 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; -3.928 ; -4.011 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; -3.914 ; -4.069 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; -3.925 ; -4.091 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; -3.899 ; -4.091 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; -3.857 ; -4.046 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; -3.891 ; -4.066 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; -3.812 ; -3.965 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; -3.481 ; -3.662 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; -3.724 ; -3.847 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; -3.404 ; -3.577 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; -3.412 ; -3.629 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; -3.491 ; -3.711 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XRD       ; CLKIN      ; -4.220 ; -4.365 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XWE0      ; CLKIN      ; -4.592 ; -4.791 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; PWMA1     ; CLKIN      ; 7.855  ; 7.104  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA2     ; CLKIN      ; 7.855  ; 7.104  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA3     ; CLKIN      ; 8.525  ; 7.731  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA4     ; CLKIN      ; 10.605 ; 9.555  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA5     ; CLKIN      ; 8.592  ; 7.846  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA6     ; CLKIN      ; 8.592  ; 7.846  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA7     ; CLKIN      ; 11.703 ; 10.552 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB7     ; CLKIN      ; 12.638 ; 11.119 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB8     ; CLKIN      ; 10.032 ; 8.910  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC3     ; CLKIN      ; 9.299  ; 8.452  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC4     ; CLKIN      ; 7.105  ; 6.527  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC5     ; CLKIN      ; 7.903  ; 7.070  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC6     ; CLKIN      ; 10.143 ; 9.033  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD1     ; CLKIN      ; 7.266  ; 7.916  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD2     ; CLKIN      ; 6.644  ; 7.495  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD3     ; CLKIN      ; 6.261  ; 6.946  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD4     ; CLKIN      ; 8.915  ; 9.854  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD5     ; CLKIN      ; 6.937  ; 7.614  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD6     ; CLKIN      ; 8.049  ; 8.945  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]     ; CLKIN      ; 8.364  ; 7.563  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 7.493  ; 6.816  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 5.429  ; 5.033  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 7.734  ; 7.019  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 6.148  ; 5.655  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 8.364  ; 7.563  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 6.215  ; 5.624  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 7.742  ; 7.023  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 5.943  ; 5.486  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 5.146  ; 4.735  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 5.380  ; 4.927  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 5.481  ; 5.077  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 7.360  ; 6.692  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 5.215  ; 4.849  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 7.386  ; 6.690  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 5.137  ; 4.794  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 4.595  ; 4.339  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XINT3     ; CLKIN      ; 4.756  ; 4.364  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; PWMA1     ; CLKIN      ; 6.308  ; 5.858  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA2     ; CLKIN      ; 6.308  ; 5.858  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA3     ; CLKIN      ; 6.679  ; 6.201  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA4     ; CLKIN      ; 8.759  ; 8.024  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA5     ; CLKIN      ; 7.922  ; 7.117  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA6     ; CLKIN      ; 7.922  ; 7.117  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA7     ; CLKIN      ; 11.016 ; 9.894  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB7     ; CLKIN      ; 11.257 ; 10.017 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB8     ; CLKIN      ; 8.672  ; 7.824  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC3     ; CLKIN      ; 8.428  ; 7.764  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC4     ; CLKIN      ; 6.233  ; 5.838  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC5     ; CLKIN      ; 6.270  ; 5.736  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC6     ; CLKIN      ; 8.510  ; 7.699  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD1     ; CLKIN      ; 6.117  ; 6.608  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD2     ; CLKIN      ; 5.650  ; 6.240  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD3     ; CLKIN      ; 5.212  ; 5.746  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD4     ; CLKIN      ; 8.217  ; 8.983  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD5     ; CLKIN      ; 5.799  ; 6.342  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD6     ; CLKIN      ; 6.880  ; 7.641  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]     ; CLKIN      ; 4.098  ; 3.846  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 6.973  ; 6.306  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 4.910  ; 4.522  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 7.206  ; 6.502  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 5.600  ; 5.119  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 7.810  ; 7.024  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 5.654  ; 5.080  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 7.210  ; 6.502  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 5.392  ; 4.947  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 4.628  ; 4.227  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 4.852  ; 4.410  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 4.949  ; 4.554  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 6.843  ; 6.184  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 4.694  ; 4.335  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 6.867  ; 6.182  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 4.618  ; 4.282  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 4.098  ; 3.846  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XINT3     ; CLKIN      ; 4.253  ; 3.870  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DOV        ; PWMA8       ; 8.201 ;       ;       ; 8.209 ;
; SD         ; LED3        ;       ; 7.651 ; 7.581 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DOV        ; PWMA8       ; 8.009 ;       ;       ; 8.014 ;
; SD         ; LED3        ;       ; 7.471 ; 7.402 ;       ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                     ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; XD[*]     ; CLKIN      ; 4.244 ; 4.244 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 4.927 ; 4.927 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 4.774 ; 4.774 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 4.463 ; 4.463 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 4.810 ; 4.810 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 4.985 ; 4.985 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 4.865 ; 4.865 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 4.938 ; 4.938 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 4.658 ; 4.658 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 4.587 ; 4.587 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 4.281 ; 4.281 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 4.247 ; 4.247 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 4.244 ; 4.244 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 4.593 ; 4.593 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 4.589 ; 4.589 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 4.933 ; 4.933 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 4.814 ; 4.814 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; XD[*]     ; CLKIN      ; 3.432 ; 3.432 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 4.109 ; 4.109 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 3.962 ; 3.962 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 3.664 ; 3.664 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 3.998 ; 3.998 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 4.166 ; 4.166 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 4.029 ; 4.029 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 4.098 ; 4.098 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 3.830 ; 3.830 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 3.762 ; 3.762 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 3.468 ; 3.468 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 3.434 ; 3.434 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 3.432 ; 3.432 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 3.767 ; 3.767 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 3.762 ; 3.762 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 4.093 ; 4.093 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 3.979 ; 3.979 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; XD[*]     ; CLKIN      ; 4.006     ; 4.105     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 4.588     ; 4.659     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 4.394     ; 4.465     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 4.151     ; 4.222     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 4.475     ; 4.546     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 4.651     ; 4.722     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 4.546     ; 4.645     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 4.600     ; 4.699     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 4.417     ; 4.516     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 4.317     ; 4.416     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 4.095     ; 4.194     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 4.006     ; 4.105     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 4.059     ; 4.158     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 4.350     ; 4.449     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 4.331     ; 4.430     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 4.597     ; 4.696     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 4.482     ; 4.581     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; XD[*]     ; CLKIN      ; 3.299     ; 3.430     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 3.853     ; 3.989     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 3.666     ; 3.802     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 3.433     ; 3.569     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 3.745     ; 3.881     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 3.913     ; 4.049     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 3.818     ; 3.949     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 3.869     ; 4.000     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 3.693     ; 3.824     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 3.597     ; 3.728     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 3.385     ; 3.516     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 3.299     ; 3.430     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 3.349     ; 3.480     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 3.629     ; 3.760     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 3.610     ; 3.741     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 3.866     ; 3.997     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 3.755     ; 3.886     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 6.505 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.191 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 4.780 ; 0.000         ;
; CLKIN                                             ; 9.404 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                             ;
+-------+-------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                            ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 6.505 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.434      ;
; 6.505 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.434      ;
; 6.505 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.434      ;
; 6.505 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.434      ;
; 6.505 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.434      ;
; 6.513 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.038     ; 3.436      ;
; 6.516 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.423      ;
; 6.516 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.423      ;
; 6.516 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.423      ;
; 6.516 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.423      ;
; 6.516 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.423      ;
; 6.517 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.422      ;
; 6.517 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.422      ;
; 6.517 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.422      ;
; 6.517 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.422      ;
; 6.517 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.422      ;
; 6.520 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.038     ; 3.429      ;
; 6.524 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.038     ; 3.425      ;
; 6.525 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.038     ; 3.424      ;
; 6.531 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.038     ; 3.418      ;
; 6.532 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.038     ; 3.417      ;
; 6.553 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.386      ;
; 6.553 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.386      ;
; 6.553 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.386      ;
; 6.553 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.386      ;
; 6.553 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.386      ;
; 6.555 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_WRITE:inst4|xdata[14]~en     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.045     ; 3.387      ;
; 6.555 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.384      ;
; 6.555 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.384      ;
; 6.555 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.384      ;
; 6.555 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.384      ;
; 6.555 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.384      ;
; 6.561 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.038     ; 3.388      ;
; 6.563 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_WRITE:inst4|xdata[15]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.038     ; 3.386      ;
; 6.566 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_WRITE:inst4|xdata[14]~en     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.045     ; 3.376      ;
; 6.567 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_WRITE:inst4|xdata[14]~en     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.045     ; 3.375      ;
; 6.568 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.038     ; 3.381      ;
; 6.570 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_WRITE:inst4|xdata[13]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.038     ; 3.379      ;
; 6.588 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.349      ;
; 6.588 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.349      ;
; 6.588 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.349      ;
; 6.588 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.349      ;
; 6.588 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.349      ;
; 6.588 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.349      ;
; 6.588 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.349      ;
; 6.588 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.349      ;
; 6.588 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.349      ;
; 6.588 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[11] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.349      ;
; 6.588 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_READ:inst2|dsp2fpga8_reg[14] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.349      ;
; 6.596 ; XFPGA_READ:inst2|xadd_reg[4]  ; XFPGA_WRITE:inst4|xdata[11]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.038     ; 3.353      ;
; 6.599 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.338      ;
; 6.599 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.338      ;
; 6.599 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.338      ;
; 6.599 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.338      ;
; 6.599 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.338      ;
; 6.599 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.338      ;
; 6.599 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.338      ;
; 6.599 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.338      ;
; 6.599 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.338      ;
; 6.599 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[11] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.338      ;
; 6.599 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_READ:inst2|dsp2fpga8_reg[14] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.338      ;
; 6.600 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.337      ;
; 6.600 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.337      ;
; 6.600 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.337      ;
; 6.600 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.337      ;
; 6.600 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.337      ;
; 6.600 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.337      ;
; 6.600 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.337      ;
; 6.600 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.337      ;
; 6.600 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.337      ;
; 6.600 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[11] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.337      ;
; 6.600 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_READ:inst2|dsp2fpga8_reg[14] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.337      ;
; 6.603 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_WRITE:inst4|xdata[14]~en     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.045     ; 3.339      ;
; 6.605 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_WRITE:inst4|xdata[14]~en     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.045     ; 3.337      ;
; 6.607 ; XFPGA_READ:inst2|xadd_reg[18] ; XFPGA_WRITE:inst4|xdata[11]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.038     ; 3.342      ;
; 6.608 ; XFPGA_READ:inst2|xadd_reg[17] ; XFPGA_WRITE:inst4|xdata[11]~reg0   ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.038     ; 3.341      ;
; 6.636 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.301      ;
; 6.636 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.301      ;
; 6.636 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.301      ;
; 6.636 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.301      ;
; 6.636 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.301      ;
; 6.636 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.301      ;
; 6.636 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.301      ;
; 6.636 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.301      ;
; 6.636 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.301      ;
; 6.636 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[11] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.301      ;
; 6.636 ; XFPGA_READ:inst2|xadd_reg[14] ; XFPGA_READ:inst2|dsp2fpga8_reg[14] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.301      ;
; 6.637 ; XFPGA_READ:inst2|xadd_reg[10] ; XFPGA_READ:inst2|dsp2fpga8_reg[5]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.302      ;
; 6.637 ; XFPGA_READ:inst2|xadd_reg[10] ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.302      ;
; 6.637 ; XFPGA_READ:inst2|xadd_reg[10] ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.302      ;
; 6.637 ; XFPGA_READ:inst2|xadd_reg[10] ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.302      ;
; 6.637 ; XFPGA_READ:inst2|xadd_reg[10] ; XFPGA_READ:inst2|dsp2fpga8_reg[15] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.048     ; 3.302      ;
; 6.638 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[0]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.299      ;
; 6.638 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[1]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.299      ;
; 6.638 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[2]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.299      ;
; 6.638 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[3]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.299      ;
; 6.638 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[4]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.299      ;
; 6.638 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.299      ;
; 6.638 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[8]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.299      ;
; 6.638 ; XFPGA_READ:inst2|xadd_reg[13] ; XFPGA_READ:inst2|dsp2fpga8_reg[9]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.050     ; 3.299      ;
+-------+-------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                       ;
+-------+------------------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.191 ; XFPGA_READ:inst2|dsp2fpga1_reg[0]  ; XFPGA_READ:inst2|dsp2fpga1[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.313      ;
; 0.191 ; XFPGA_READ:inst2|dsp2fpga1[8]      ; grid_duty:inst6|grid_dm_shadow[8]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.313      ;
; 0.191 ; XFPGA_READ:inst2|dsp2fpga1[10]     ; grid_duty:inst6|grid_dm_shadow[10]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.313      ;
; 0.191 ; XFPGA_READ:inst2|dsp2fpga5_reg[2]  ; XFPGA_READ:inst2|dsp2fpga5[2]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.313      ;
; 0.191 ; XFPGA_READ:inst2|dsp2fpga5_reg[3]  ; XFPGA_READ:inst2|dsp2fpga5[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.313      ;
; 0.191 ; XFPGA_READ:inst2|dsp2fpga5_reg[11] ; XFPGA_READ:inst2|dsp2fpga5[11]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.313      ;
; 0.191 ; XFPGA_READ:inst2|dsp2fpga4_reg[13] ; XFPGA_READ:inst2|dsp2fpga4[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.313      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga1[4]      ; grid_duty:inst6|grid_dm_shadow[4]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga1[5]      ; grid_duty:inst6|grid_dm_shadow[5]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga1[7]      ; grid_duty:inst6|grid_dm_shadow[7]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga1_reg[13] ; XFPGA_READ:inst2|dsp2fpga1[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga1_reg[14] ; XFPGA_READ:inst2|dsp2fpga1[14]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga1_reg[15] ; XFPGA_READ:inst2|dsp2fpga1[15]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga3_reg[1]  ; XFPGA_READ:inst2|dsp2fpga3[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga3_reg[4]  ; XFPGA_READ:inst2|dsp2fpga3[4]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga3_reg[14] ; XFPGA_READ:inst2|dsp2fpga3[14]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga5_reg[1]  ; XFPGA_READ:inst2|dsp2fpga5[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga5_reg[15] ; XFPGA_READ:inst2|dsp2fpga5[15]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga7_reg[15] ; XFPGA_READ:inst2|dsp2fpga7[15]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga6_reg[5]  ; XFPGA_READ:inst2|dsp2fpga6[5]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga6[6]      ; inverter_clk:inst21|T2_shadow[6]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga6[9]      ; inverter_clk:inst21|T2_shadow[9]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga6_reg[11] ; XFPGA_READ:inst2|dsp2fpga6[11]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga6_reg[13] ; XFPGA_READ:inst2|dsp2fpga6[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga8_reg[0]  ; XFPGA_READ:inst2|dsp2fpga8[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; XFPGA_READ:inst2|dsp2fpga8_reg[12] ; XFPGA_READ:inst2|dsp2fpga8[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; XFPGA_READ:inst2|dsp2fpga1[6]      ; grid_duty:inst6|grid_dm_shadow[6]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.315      ;
; 0.193 ; XFPGA_READ:inst2|dsp2fpga2_reg[3]  ; XFPGA_READ:inst2|dsp2fpga2[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; XFPGA_READ:inst2|dsp2fpga2_reg[5]  ; XFPGA_READ:inst2|dsp2fpga2[5]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; XFPGA_READ:inst2|dsp2fpga2_reg[1]  ; XFPGA_READ:inst2|dsp2fpga2[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; XFPGA_READ:inst2|dsp2fpga3_reg[5]  ; XFPGA_READ:inst2|dsp2fpga3[5]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.315      ;
; 0.193 ; XFPGA_READ:inst2|dsp2fpga3_reg[12] ; XFPGA_READ:inst2|dsp2fpga3[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.315      ;
; 0.193 ; XFPGA_READ:inst2|dsp2fpga3_reg[13] ; XFPGA_READ:inst2|dsp2fpga3[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.315      ;
; 0.193 ; XFPGA_READ:inst2|dsp2fpga5_reg[5]  ; XFPGA_READ:inst2|dsp2fpga5[5]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.315      ;
; 0.193 ; XFPGA_READ:inst2|dsp2fpga5[7]      ; inverter_clk:inst21|T1_shadow[7]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; XFPGA_READ:inst2|dsp2fpga7_reg[14] ; XFPGA_READ:inst2|dsp2fpga7[14]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.315      ;
; 0.193 ; XFPGA_READ:inst2|dsp2fpga4_reg[3]  ; XFPGA_READ:inst2|dsp2fpga4[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; XFPGA_READ:inst2|dsp2fpga6_reg[0]  ; XFPGA_READ:inst2|dsp2fpga6[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.315      ;
; 0.193 ; XFPGA_READ:inst2|dsp2fpga6_reg[15] ; XFPGA_READ:inst2|dsp2fpga6[15]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.315      ;
; 0.193 ; XFPGA_READ:inst2|dsp2fpga8_reg[7]  ; XFPGA_READ:inst2|dsp2fpga8[7]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; XFPGA_WRITE:inst4|fpga2dsp4_reg[8] ; XFPGA_WRITE:inst4|xdata[8]~reg0        ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; XFPGA_READ:inst2|dsp2fpga1_reg[1]  ; XFPGA_READ:inst2|dsp2fpga1[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.316      ;
; 0.194 ; XFPGA_READ:inst2|dsp2fpga1_reg[3]  ; XFPGA_READ:inst2|dsp2fpga1[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.316      ;
; 0.194 ; XFPGA_READ:inst2|dsp2fpga1_reg[11] ; XFPGA_READ:inst2|dsp2fpga1[11]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.316      ;
; 0.194 ; XFPGA_READ:inst2|dsp2fpga1_reg[12] ; XFPGA_READ:inst2|dsp2fpga1[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.316      ;
; 0.194 ; XFPGA_READ:inst2|dsp2fpga2[10]     ; grid_duty:inst6|grid_sector_shadow[10] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.316      ;
; 0.194 ; XFPGA_READ:inst2|dsp2fpga2_reg[6]  ; XFPGA_READ:inst2|dsp2fpga2[6]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; XFPGA_READ:inst2|dsp2fpga2_reg[12] ; XFPGA_READ:inst2|dsp2fpga2[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; XFPGA_READ:inst2|dsp2fpga3_reg[2]  ; XFPGA_READ:inst2|dsp2fpga3[2]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.316      ;
; 0.194 ; XFPGA_READ:inst2|dsp2fpga5_reg[10] ; XFPGA_READ:inst2|dsp2fpga5[10]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.316      ;
; 0.194 ; XFPGA_READ:inst2|dsp2fpga5_reg[12] ; XFPGA_READ:inst2|dsp2fpga5[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.316      ;
; 0.194 ; XFPGA_READ:inst2|dsp2fpga5_reg[13] ; XFPGA_READ:inst2|dsp2fpga5[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.316      ;
; 0.194 ; XFPGA_READ:inst2|dsp2fpga7_reg[0]  ; XFPGA_READ:inst2|dsp2fpga7[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; XFPGA_READ:inst2|dsp2fpga7_reg[6]  ; XFPGA_READ:inst2|dsp2fpga7[6]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; XFPGA_READ:inst2|dsp2fpga4_reg[10] ; XFPGA_READ:inst2|dsp2fpga4[10]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.316      ;
; 0.194 ; XFPGA_READ:inst2|dsp2fpga4_reg[12] ; XFPGA_READ:inst2|dsp2fpga4[12]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.316      ;
; 0.194 ; XFPGA_READ:inst2|dsp2fpga6[8]      ; inverter_clk:inst21|T2_shadow[8]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.316      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga2_reg[11] ; XFPGA_READ:inst2|dsp2fpga2[11]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga2[7]      ; grid_duty:inst6|grid_sector_shadow[7]  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga2_reg[13] ; XFPGA_READ:inst2|dsp2fpga2[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga3_reg[3]  ; XFPGA_READ:inst2|dsp2fpga3[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.317      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga3_reg[15] ; XFPGA_READ:inst2|dsp2fpga3[15]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.317      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga5[6]      ; inverter_clk:inst21|T1_shadow[6]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.317      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga7_reg[1]  ; XFPGA_READ:inst2|dsp2fpga7[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga7_reg[3]  ; XFPGA_READ:inst2|dsp2fpga7[3]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; deadband:inst8|CNT[19]             ; deadband:inst8|CNT[19]                 ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.318      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga4_reg[0]  ; XFPGA_READ:inst2|dsp2fpga4[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga4_reg[1]  ; XFPGA_READ:inst2|dsp2fpga4[1]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga4_reg[2]  ; XFPGA_READ:inst2|dsp2fpga4[2]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga4[9]      ; inverter_clk:inst16|T2_shadow[9]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.317      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga4_reg[11] ; XFPGA_READ:inst2|dsp2fpga4[11]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.317      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga4[14]     ; inverter_clk:inst16|T2_shadow[14]      ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.317      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga6[7]      ; inverter_clk:inst21|T2_shadow[7]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.317      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga8_reg[6]  ; XFPGA_READ:inst2|dsp2fpga8[6]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga8_reg[13] ; XFPGA_READ:inst2|dsp2fpga8[13]         ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; XFPGA_READ:inst2|dsp2fpga4[7]      ; XFPGA_WRITE:inst4|fpga2dsp2_reg[7]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.317      ;
; 0.196 ; XFPGA_READ:inst2|dsp2fpga2_reg[4]  ; XFPGA_READ:inst2|dsp2fpga2[4]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; XFPGA_READ:inst2|dsp2fpga2_reg[0]  ; XFPGA_READ:inst2|dsp2fpga2[0]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; deadband:inst10|CNT[19]            ; deadband:inst10|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; deadband:inst12|CNT[19]            ; deadband:inst12|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; deadband:inst13|CNT[19]            ; deadband:inst13|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; XFPGA_READ:inst2|dsp2fpga4[4]      ; inverter_clk:inst16|T2_shadow[4]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; deadband:inst17|CNT[19]            ; deadband:inst17|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; deadband:inst18|CNT[19]            ; deadband:inst18|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; XFPGA_READ:inst2|dsp2fpga6_reg[4]  ; XFPGA_READ:inst2|dsp2fpga6[4]          ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; deadband:inst23|CNT[19]            ; deadband:inst23|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; deadband:inst24|CNT[19]            ; deadband:inst24|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; deadband:inst25|CNT[19]            ; deadband:inst25|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; deadband:inst26|CNT[19]            ; deadband:inst26|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; deadband:inst9|CNT[19]             ; deadband:inst9|CNT[19]                 ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; XFPGA_READ:inst2|dsp2fpga4[14]     ; XFPGA_WRITE:inst4|fpga2dsp2_reg[14]    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; XFPGA_READ:inst2|dsp2fpga4[6]      ; XFPGA_WRITE:inst4|fpga2dsp2_reg[6]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; XFPGA_READ:inst2|dsp2fpga4[5]      ; XFPGA_WRITE:inst4|fpga2dsp2_reg[5]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.318      ;
; 0.197 ; deadband:inst11|CNT[19]            ; deadband:inst11|CNT[19]                ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; XFPGA_READ:inst2|dsp2fpga4[4]      ; XFPGA_WRITE:inst4|fpga2dsp2_reg[4]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; XFPGA_READ:inst2|dsp2fpga4[5]      ; inverter_clk:inst16|T2_shadow[5]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.320      ;
; 0.198 ; XFPGA_READ:inst2|dsp2fpga4[6]      ; inverter_clk:inst16|T2_shadow[6]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.320      ;
; 0.198 ; XFPGA_READ:inst2|dsp2fpga4[7]      ; inverter_clk:inst16|T2_shadow[7]       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.320      ;
; 0.198 ; XFPGA_READ:inst2|dsp2fpga4[9]      ; XFPGA_WRITE:inst4|fpga2dsp2_reg[9]     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.320      ;
; 0.199 ; inverter_clk:inst22|Sp1            ; deadband:inst25|CE                     ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.321      ;
+-------+------------------------------------+----------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                              ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+--------------------------------+
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga1[7]  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8[1]  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|dsp2fpga8[8]  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|xadd_reg[10]  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|xadd_reg[11]  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|xadd_reg[12]  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|xadd_reg[13]  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|xadd_reg[14]  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|xadd_reg[15]  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|xadd_reg[16]  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|xadd_reg[17]  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|xadd_reg[18]  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|xadd_reg[19]  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|xadd_reg[4]   ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|xadd_reg[5]   ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|xadd_reg[6]   ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|xadd_reg[7]   ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_READ:inst2|xadd_reg[9]   ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|xdata[0]~en  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|xdata[10]~en ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|xdata[11]~en ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|xdata[12]~en ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|xdata[13]~en ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|xdata[15]~en ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|xdata[1]~en  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|xdata[2]~en  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|xdata[3]~en  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|xdata[4]~en  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|xdata[5]~en  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|xdata[6]~en  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|xdata[7]~en  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|xdata[8]~en  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; XFPGA_WRITE:inst4|xdata[9]~en  ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[0]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[1]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[2]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[3]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[4]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[5]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[6]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[7]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[8]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst17|CNT[9]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CE             ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CMP            ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[0]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[10]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[11]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[12]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[13]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[14]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[15]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[16]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[17]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[18]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[19]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[1]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[2]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[3]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[4]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[5]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[6]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[7]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[8]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst18|CNT[9]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CMP            ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[0]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[10]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[11]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[12]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[13]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[14]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[15]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[16]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[17]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[18]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[19]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[1]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[2]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[3]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[4]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[5]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[6]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[7]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[8]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst23|CNT[9]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst24|CE             ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst24|CMP            ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst24|CNT[0]         ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst24|CNT[10]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst24|CNT[11]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst24|CNT[12]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst24|CNT[13]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst24|CNT[14]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst24|CNT[15]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst24|CNT[16]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst24|CNT[17]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst24|CNT[18]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst24|CNT[19]        ;
; 4.780 ; 4.996        ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; deadband:inst24|CNT[1]         ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLKIN'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; 9.404  ; 9.404        ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.404  ; 9.404        ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.439  ; 9.439        ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; CLKIN~input|o                                               ;
; 9.448  ; 9.448        ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; CLKIN~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLKIN ; Rise       ; CLKIN~input|i                                               ;
; 10.551 ; 10.551       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.561 ; 10.561       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; CLKIN~input|o                                               ;
; 10.594 ; 10.594       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.594 ; 10.594       ; 0.000          ; High Pulse Width ; CLKIN ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLKIN ; Rise       ; CLKIN                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; RST       ; CLKIN      ; 3.351 ; 4.264 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SD        ; CLKIN      ; 2.868 ; 3.770 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XA[*]     ; CLKIN      ; 2.935 ; 3.785 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[0]    ; CLKIN      ; 2.824 ; 3.659 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[1]    ; CLKIN      ; 2.750 ; 3.559 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[2]    ; CLKIN      ; 2.589 ; 3.391 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[3]    ; CLKIN      ; 2.589 ; 3.386 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[4]    ; CLKIN      ; 2.740 ; 3.546 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[5]    ; CLKIN      ; 2.481 ; 3.279 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[6]    ; CLKIN      ; 2.734 ; 3.534 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[7]    ; CLKIN      ; 2.642 ; 3.440 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[8]    ; CLKIN      ; 2.935 ; 3.785 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[9]    ; CLKIN      ; 2.724 ; 3.530 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[10]   ; CLKIN      ; 2.687 ; 3.524 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[11]   ; CLKIN      ; 2.705 ; 3.534 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[12]   ; CLKIN      ; 2.891 ; 3.701 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[13]   ; CLKIN      ; 2.687 ; 3.502 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[14]   ; CLKIN      ; 2.607 ; 3.409 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[15]   ; CLKIN      ; 2.508 ; 3.312 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[16]   ; CLKIN      ; 2.611 ; 3.426 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[17]   ; CLKIN      ; 2.486 ; 3.307 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[18]   ; CLKIN      ; 2.478 ; 3.298 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[19]   ; CLKIN      ; 2.650 ; 3.477 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]     ; CLKIN      ; 3.080 ; 3.966 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 2.909 ; 3.716 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 2.822 ; 3.677 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 2.943 ; 3.801 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 2.892 ; 3.756 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 2.829 ; 3.682 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 2.857 ; 3.713 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 2.843 ; 3.707 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 2.880 ; 3.743 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 2.942 ; 3.811 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 3.080 ; 3.966 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 2.904 ; 3.778 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 2.664 ; 3.494 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 2.716 ; 3.550 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 2.826 ; 3.661 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 2.840 ; 3.749 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 2.921 ; 3.782 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XRD       ; CLKIN      ; 3.365 ; 4.114 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XWE0      ; CLKIN      ; 3.748 ; 4.594 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; RST       ; CLKIN      ; -2.672 ; -3.517 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SD        ; CLKIN      ; -2.355 ; -3.227 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XA[*]     ; CLKIN      ; -2.067 ; -2.852 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[0]    ; CLKIN      ; -2.402 ; -3.227 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[1]    ; CLKIN      ; -2.330 ; -3.131 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[2]    ; CLKIN      ; -2.176 ; -2.970 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[3]    ; CLKIN      ; -2.176 ; -2.965 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[4]    ; CLKIN      ; -2.322 ; -3.119 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[5]    ; CLKIN      ; -2.069 ; -2.852 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[6]    ; CLKIN      ; -2.316 ; -3.108 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[7]    ; CLKIN      ; -2.228 ; -3.018 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[8]    ; CLKIN      ; -2.508 ; -3.349 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[9]    ; CLKIN      ; -2.307 ; -3.105 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[10]   ; CLKIN      ; -2.267 ; -3.088 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[11]   ; CLKIN      ; -2.284 ; -3.097 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[12]   ; CLKIN      ; -2.468 ; -3.269 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[13]   ; CLKIN      ; -2.268 ; -3.067 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[14]   ; CLKIN      ; -2.196 ; -2.989 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[15]   ; CLKIN      ; -2.096 ; -2.884 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[16]   ; CLKIN      ; -2.200 ; -3.004 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[17]   ; CLKIN      ; -2.075 ; -2.879 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[18]   ; CLKIN      ; -2.067 ; -2.869 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[19]   ; CLKIN      ; -2.232 ; -3.041 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]     ; CLKIN      ; -1.937 ; -2.727 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; -2.004 ; -2.767 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; -2.092 ; -2.879 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; -2.364 ; -3.181 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; -2.200 ; -3.009 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; -2.143 ; -2.937 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; -2.186 ; -3.018 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; -2.194 ; -3.041 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; -2.211 ; -3.032 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; -2.168 ; -3.003 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; -2.178 ; -3.011 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; -2.093 ; -2.875 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; -1.985 ; -2.784 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; -2.076 ; -2.877 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; -1.937 ; -2.727 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; -1.967 ; -2.752 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; -2.003 ; -2.798 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XRD       ; CLKIN      ; -2.309 ; -3.119 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XWE0      ; CLKIN      ; -2.490 ; -3.243 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; PWMA1     ; CLKIN      ; 3.551 ; 3.724 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA2     ; CLKIN      ; 3.551 ; 3.724 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA3     ; CLKIN      ; 3.823 ; 4.056 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA4     ; CLKIN      ; 5.275 ; 5.320 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA5     ; CLKIN      ; 3.873 ; 4.116 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA6     ; CLKIN      ; 3.873 ; 4.116 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA7     ; CLKIN      ; 5.840 ; 5.960 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB7     ; CLKIN      ; 6.131 ; 6.211 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB8     ; CLKIN      ; 4.452 ; 4.716 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC3     ; CLKIN      ; 4.724 ; 4.687 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC4     ; CLKIN      ; 3.215 ; 3.380 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC5     ; CLKIN      ; 3.474 ; 3.685 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC6     ; CLKIN      ; 5.008 ; 5.019 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD1     ; CLKIN      ; 3.774 ; 3.572 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD2     ; CLKIN      ; 3.443 ; 3.299 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD3     ; CLKIN      ; 3.192 ; 3.087 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD4     ; CLKIN      ; 4.958 ; 4.978 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD5     ; CLKIN      ; 3.577 ; 3.446 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD6     ; CLKIN      ; 4.455 ; 4.540 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]     ; CLKIN      ; 4.365 ; 4.230 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 3.962 ; 3.798 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 2.524 ; 2.543 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 4.085 ; 3.926 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 2.860 ; 2.916 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 4.365 ; 4.230 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 2.837 ; 2.911 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 4.069 ; 3.905 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 2.717 ; 2.800 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 2.372 ; 2.398 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 2.456 ; 2.497 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 2.530 ; 2.565 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 3.890 ; 3.717 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 2.409 ; 2.439 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 3.920 ; 3.781 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 2.390 ; 2.414 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 2.145 ; 2.165 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XINT3     ; CLKIN      ; 2.163 ; 2.158 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; PWMA1     ; CLKIN      ; 2.871 ; 2.990 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA2     ; CLKIN      ; 2.871 ; 2.990 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA3     ; CLKIN      ; 3.047 ; 3.182 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA4     ; CLKIN      ; 4.498 ; 4.446 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA5     ; CLKIN      ; 3.510 ; 3.727 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA6     ; CLKIN      ; 3.510 ; 3.727 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA7     ; CLKIN      ; 5.489 ; 5.593 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB7     ; CLKIN      ; 5.540 ; 5.563 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB8     ; CLKIN      ; 3.869 ; 4.077 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC3     ; CLKIN      ; 4.339 ; 4.284 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC4     ; CLKIN      ; 2.829 ; 2.977 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC5     ; CLKIN      ; 2.778 ; 2.913 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC6     ; CLKIN      ; 4.312 ; 4.247 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD1     ; CLKIN      ; 3.158 ; 2.985 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD2     ; CLKIN      ; 2.866 ; 2.758 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD3     ; CLKIN      ; 2.633 ; 2.555 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD4     ; CLKIN      ; 4.550 ; 4.585 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD5     ; CLKIN      ; 2.957 ; 2.860 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD6     ; CLKIN      ; 3.816 ; 3.945 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]     ; CLKIN      ; 1.877 ; 1.892 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 3.686 ; 3.518 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 2.247 ; 2.263 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 3.804 ; 3.641 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 2.570 ; 2.621 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 4.073 ; 3.933 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 2.543 ; 2.611 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 3.787 ; 3.618 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 2.428 ; 2.504 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 2.096 ; 2.118 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 2.176 ; 2.213 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 2.247 ; 2.278 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 3.613 ; 3.436 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 2.131 ; 2.156 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 3.642 ; 3.497 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 2.113 ; 2.132 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 1.877 ; 1.892 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XINT3     ; CLKIN      ; 1.894 ; 1.887 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DOV        ; PWMA8       ; 4.286 ;       ;       ; 5.094 ;
; SD         ; LED3        ;       ; 3.970 ; 4.740 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DOV        ; PWMA8       ; 4.186 ;       ;       ; 4.980 ;
; SD         ; LED3        ;       ; 3.878 ; 4.635 ;       ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                     ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; XD[*]     ; CLKIN      ; 2.836 ; 2.817 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 3.161 ; 3.134 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 3.053 ; 3.026 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 2.923 ; 2.896 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 3.090 ; 3.063 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 3.195 ; 3.168 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 3.112 ; 3.093 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 3.138 ; 3.119 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 3.043 ; 3.024 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 2.997 ; 2.978 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 2.865 ; 2.846 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 2.836 ; 2.817 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 2.843 ; 2.824 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 2.989 ; 2.970 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 2.976 ; 2.957 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 3.113 ; 3.094 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 3.059 ; 3.040 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; XD[*]     ; CLKIN      ; 1.702 ; 1.702 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 1.989 ; 1.989 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 1.886 ; 1.886 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 1.762 ; 1.762 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 1.921 ; 1.921 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 2.023 ; 2.023 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 1.968 ; 1.968 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 1.993 ; 1.993 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 1.901 ; 1.901 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 1.857 ; 1.857 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 1.731 ; 1.731 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 1.702 ; 1.702 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 1.709 ; 1.709 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 1.849 ; 1.849 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 1.836 ; 1.836 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 1.967 ; 1.967 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 1.916 ; 1.916 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; XD[*]     ; CLKIN      ; 2.911     ; 2.911     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 3.254     ; 3.254     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 3.140     ; 3.140     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 2.996     ; 2.996     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 3.180     ; 3.180     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 3.287     ; 3.287     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 3.203     ; 3.203     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 3.229     ; 3.229     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 3.128     ; 3.128     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 3.083     ; 3.083     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 2.936     ; 2.936     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 2.920     ; 2.920     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 2.911     ; 2.911     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 3.073     ; 3.073     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 3.063     ; 3.063     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 3.229     ; 3.229     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 3.156     ; 3.156     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; XD[*]     ; CLKIN      ; 1.775     ; 1.907     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 2.079     ; 2.196     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 1.969     ; 2.086     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 1.832     ; 1.949     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 2.008     ; 2.125     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 2.111     ; 2.228     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 2.056     ; 2.188     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 2.080     ; 2.212     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 1.983     ; 2.115     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 1.940     ; 2.072     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 1.799     ; 1.931     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 1.783     ; 1.915     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 1.775     ; 1.907     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 1.930     ; 2.062     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 1.920     ; 2.052     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 2.078     ; 2.210     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 2.009     ; 2.141     ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                              ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; 1.976 ; 0.191 ; N/A      ; N/A     ; 4.686               ;
;  CLKIN                                             ; N/A   ; N/A   ; N/A      ; N/A     ; 9.404               ;
;  inst3|altpll_component|auto_generated|pll1|clk[0] ; 1.976 ; 0.191 ; N/A      ; N/A     ; 4.686               ;
; Design-wide TNS                                    ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLKIN                                             ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; RST       ; CLKIN      ; 7.049 ; 7.373 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SD        ; CLKIN      ; 6.073 ; 6.486 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XA[*]     ; CLKIN      ; 6.251 ; 6.463 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[0]    ; CLKIN      ; 5.982 ; 6.285 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[1]    ; CLKIN      ; 5.807 ; 6.058 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[2]    ; CLKIN      ; 5.495 ; 5.759 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[3]    ; CLKIN      ; 5.433 ; 5.742 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[4]    ; CLKIN      ; 5.771 ; 6.026 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[5]    ; CLKIN      ; 5.221 ; 5.473 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[6]    ; CLKIN      ; 5.803 ; 6.052 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[7]    ; CLKIN      ; 5.532 ; 5.826 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[8]    ; CLKIN      ; 6.251 ; 6.463 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[9]    ; CLKIN      ; 5.751 ; 6.000 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[10]   ; CLKIN      ; 5.665 ; 5.926 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[11]   ; CLKIN      ; 5.717 ; 5.927 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[12]   ; CLKIN      ; 6.120 ; 6.346 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[13]   ; CLKIN      ; 5.618 ; 5.864 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[14]   ; CLKIN      ; 5.385 ; 5.724 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[15]   ; CLKIN      ; 5.155 ; 5.463 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[16]   ; CLKIN      ; 5.429 ; 5.759 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[17]   ; CLKIN      ; 5.123 ; 5.456 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[18]   ; CLKIN      ; 5.125 ; 5.437 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[19]   ; CLKIN      ; 5.525 ; 5.814 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]     ; CLKIN      ; 6.553 ; 6.777 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 6.169 ; 6.314 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 5.970 ; 6.250 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 6.257 ; 6.530 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 6.014 ; 6.279 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 6.026 ; 6.207 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 5.896 ; 6.229 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 5.898 ; 6.225 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 5.976 ; 6.349 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 6.180 ; 6.470 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 6.553 ; 6.777 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 6.213 ; 6.361 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 5.497 ; 5.870 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 5.726 ; 6.000 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 6.022 ; 6.234 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 5.893 ; 6.217 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 6.144 ; 6.418 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XRD       ; CLKIN      ; 6.965 ; 7.434 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XWE0      ; CLKIN      ; 8.276 ; 8.416 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; RST       ; CLKIN      ; -2.672 ; -3.517 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; SD        ; CLKIN      ; -2.355 ; -3.227 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XA[*]     ; CLKIN      ; -2.067 ; -2.852 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[0]    ; CLKIN      ; -2.402 ; -3.227 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[1]    ; CLKIN      ; -2.330 ; -3.131 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[2]    ; CLKIN      ; -2.176 ; -2.970 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[3]    ; CLKIN      ; -2.176 ; -2.965 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[4]    ; CLKIN      ; -2.322 ; -3.119 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[5]    ; CLKIN      ; -2.069 ; -2.852 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[6]    ; CLKIN      ; -2.316 ; -3.108 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[7]    ; CLKIN      ; -2.228 ; -3.018 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[8]    ; CLKIN      ; -2.508 ; -3.349 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[9]    ; CLKIN      ; -2.307 ; -3.105 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[10]   ; CLKIN      ; -2.267 ; -3.088 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[11]   ; CLKIN      ; -2.284 ; -3.097 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[12]   ; CLKIN      ; -2.468 ; -3.269 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[13]   ; CLKIN      ; -2.268 ; -3.067 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[14]   ; CLKIN      ; -2.196 ; -2.989 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[15]   ; CLKIN      ; -2.096 ; -2.884 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[16]   ; CLKIN      ; -2.200 ; -3.004 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[17]   ; CLKIN      ; -2.075 ; -2.879 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[18]   ; CLKIN      ; -2.067 ; -2.869 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XA[19]   ; CLKIN      ; -2.232 ; -3.041 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]     ; CLKIN      ; -1.937 ; -2.727 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; -2.004 ; -2.767 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; -2.092 ; -2.879 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; -2.364 ; -3.181 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; -2.200 ; -3.009 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; -2.143 ; -2.937 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; -2.186 ; -3.018 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; -2.194 ; -3.041 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; -2.211 ; -3.032 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; -2.168 ; -3.003 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; -2.178 ; -3.011 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; -2.093 ; -2.875 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; -1.985 ; -2.784 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; -2.076 ; -2.877 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; -1.937 ; -2.727 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; -1.967 ; -2.752 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; -2.003 ; -2.798 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XRD       ; CLKIN      ; -2.309 ; -3.119 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XWE0      ; CLKIN      ; -2.490 ; -3.243 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; PWMA1     ; CLKIN      ; 7.913  ; 7.455  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA2     ; CLKIN      ; 7.913  ; 7.455  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA3     ; CLKIN      ; 8.607  ; 8.134  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA4     ; CLKIN      ; 10.683 ; 9.959  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA5     ; CLKIN      ; 8.644  ; 8.293  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA6     ; CLKIN      ; 8.644  ; 8.293  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA7     ; CLKIN      ; 11.821 ; 11.017 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB7     ; CLKIN      ; 12.797 ; 11.679 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB8     ; CLKIN      ; 10.177 ; 9.418  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC3     ; CLKIN      ; 9.357  ; 8.787  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC4     ; CLKIN      ; 7.166  ; 6.864  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC5     ; CLKIN      ; 7.956  ; 7.466  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC6     ; CLKIN      ; 10.194 ; 9.428  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD1     ; CLKIN      ; 7.679  ; 8.010  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD2     ; CLKIN      ; 6.992  ; 7.504  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD3     ; CLKIN      ; 6.554  ; 6.964  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD4     ; CLKIN      ; 9.230  ; 9.923  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD5     ; CLKIN      ; 7.224  ; 7.736  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD6     ; CLKIN      ; 8.315  ; 8.985  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]     ; CLKIN      ; 8.401  ; 7.723  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 7.494  ; 6.905  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 5.438  ; 5.136  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 7.746  ; 7.133  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 6.186  ; 5.796  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 8.401  ; 7.723  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 6.251  ; 5.824  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 7.753  ; 7.147  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 5.953  ; 5.713  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 5.146  ; 4.845  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 5.380  ; 5.049  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 5.511  ; 5.171  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 7.360  ; 6.804  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 5.215  ; 4.960  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 7.409  ; 6.801  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 5.159  ; 4.872  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 4.595  ; 4.393  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XINT3     ; CLKIN      ; 4.756  ; 4.439  ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; PWMA1     ; CLKIN      ; 2.871 ; 2.990 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA2     ; CLKIN      ; 2.871 ; 2.990 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA3     ; CLKIN      ; 3.047 ; 3.182 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA4     ; CLKIN      ; 4.498 ; 4.446 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA5     ; CLKIN      ; 3.510 ; 3.727 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA6     ; CLKIN      ; 3.510 ; 3.727 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMA7     ; CLKIN      ; 5.489 ; 5.593 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB7     ; CLKIN      ; 5.540 ; 5.563 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMB8     ; CLKIN      ; 3.869 ; 4.077 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC3     ; CLKIN      ; 4.339 ; 4.284 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC4     ; CLKIN      ; 2.829 ; 2.977 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC5     ; CLKIN      ; 2.778 ; 2.913 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMC6     ; CLKIN      ; 4.312 ; 4.247 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD1     ; CLKIN      ; 3.158 ; 2.985 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD2     ; CLKIN      ; 2.866 ; 2.758 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD3     ; CLKIN      ; 2.633 ; 2.555 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD4     ; CLKIN      ; 4.550 ; 4.585 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD5     ; CLKIN      ; 2.957 ; 2.860 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWMD6     ; CLKIN      ; 3.816 ; 3.945 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XD[*]     ; CLKIN      ; 1.877 ; 1.892 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[0]    ; CLKIN      ; 3.686 ; 3.518 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[1]    ; CLKIN      ; 2.247 ; 2.263 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[2]    ; CLKIN      ; 3.804 ; 3.641 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[3]    ; CLKIN      ; 2.570 ; 2.621 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[4]    ; CLKIN      ; 4.073 ; 3.933 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[5]    ; CLKIN      ; 2.543 ; 2.611 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[6]    ; CLKIN      ; 3.787 ; 3.618 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[7]    ; CLKIN      ; 2.428 ; 2.504 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[8]    ; CLKIN      ; 2.096 ; 2.118 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[9]    ; CLKIN      ; 2.176 ; 2.213 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[10]   ; CLKIN      ; 2.247 ; 2.278 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[11]   ; CLKIN      ; 3.613 ; 3.436 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[12]   ; CLKIN      ; 2.131 ; 2.156 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[13]   ; CLKIN      ; 3.642 ; 3.497 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[14]   ; CLKIN      ; 2.113 ; 2.132 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
;  XD[15]   ; CLKIN      ; 1.877 ; 1.892 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; XINT3     ; CLKIN      ; 1.894 ; 1.887 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DOV        ; PWMA8       ; 8.676 ;       ;       ; 8.883 ;
; SD         ; LED3        ;       ; 8.097 ; 8.231 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DOV        ; PWMA8       ; 4.186 ;       ;       ; 4.980 ;
; SD         ; LED3        ;       ; 3.878 ; 4.635 ;       ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; XINT3         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA2         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA3         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA4         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMC3         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMC4         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA5         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA6         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMC5         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMC6         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA7         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD2         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD3         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD4         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD5         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMD6         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMB8         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMA8         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWMB7         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[15]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[14]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[13]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[12]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[11]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[10]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[9]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[8]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[7]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[6]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[5]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[4]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[3]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[2]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[1]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; XD[0]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; XD[15]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XD[14]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XD[13]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XD[12]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XD[11]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XD[10]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XD[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XD[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XD[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XD[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XD[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XD[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XD[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XD[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XD[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XD[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DOV                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLKIN                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XRD                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XWE0                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[19]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[18]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[17]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[16]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[15]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[14]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[13]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[12]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[11]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[10]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; XA[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; XINT3         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMA1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMA2         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMA3         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMA4         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.08 V              ; -0.00384 V          ; 0.283 V                              ; 0.244 V                              ; 6.17e-09 s                  ; 4.9e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.08 V             ; -0.00384 V         ; 0.283 V                             ; 0.244 V                             ; 6.17e-09 s                 ; 4.9e-09 s                  ; No                        ; Yes                       ;
; PWMC3         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.08 V              ; -0.00469 V          ; 0.309 V                              ; 0.24 V                               ; 5.8e-09 s                   ; 4.65e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.08 V             ; -0.00469 V         ; 0.309 V                             ; 0.24 V                              ; 5.8e-09 s                  ; 4.65e-09 s                 ; No                        ; Yes                       ;
; PWMC4         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMA5         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMA6         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMC5         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMC6         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.08 V              ; -0.00469 V          ; 0.309 V                              ; 0.24 V                               ; 5.8e-09 s                   ; 4.65e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.08 V             ; -0.00469 V         ; 0.309 V                             ; 0.24 V                              ; 5.8e-09 s                  ; 4.65e-09 s                 ; No                        ; Yes                       ;
; PWMA7         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.08 V              ; -0.00384 V          ; 0.283 V                              ; 0.244 V                              ; 6.17e-09 s                  ; 4.9e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.08 V             ; -0.00384 V         ; 0.283 V                             ; 0.244 V                             ; 6.17e-09 s                 ; 4.9e-09 s                  ; No                        ; Yes                       ;
; PWMD1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMD2         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMD3         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMD4         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.08 V              ; -0.00469 V          ; 0.309 V                              ; 0.24 V                               ; 5.8e-09 s                   ; 4.65e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.08 V             ; -0.00469 V         ; 0.309 V                             ; 0.24 V                              ; 5.8e-09 s                  ; 4.65e-09 s                 ; No                        ; Yes                       ;
; PWMD5         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMD6         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.08 V              ; -0.00469 V          ; 0.309 V                              ; 0.24 V                               ; 5.8e-09 s                   ; 4.65e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.08 V             ; -0.00469 V         ; 0.309 V                             ; 0.24 V                              ; 5.8e-09 s                  ; 4.65e-09 s                 ; No                        ; Yes                       ;
; LED3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; PWMB8         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.12 V              ; -0.0417 V           ; 0.221 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.59e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.12 V             ; -0.0417 V          ; 0.221 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.59e-10 s                 ; No                        ; Yes                       ;
; PWMA8         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; PWMB7         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.08 V              ; -0.00469 V          ; 0.309 V                              ; 0.24 V                               ; 5.8e-09 s                   ; 4.65e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.08 V             ; -0.00469 V         ; 0.309 V                             ; 0.24 V                              ; 5.8e-09 s                  ; 4.65e-09 s                 ; No                        ; Yes                       ;
; XD[15]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; XD[14]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; XD[13]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.08 V              ; -0.00469 V          ; 0.309 V                              ; 0.24 V                               ; 5.8e-09 s                   ; 4.65e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.08 V             ; -0.00469 V         ; 0.309 V                             ; 0.24 V                              ; 5.8e-09 s                  ; 4.65e-09 s                 ; No                        ; Yes                       ;
; XD[12]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; XD[11]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.08 V              ; -0.00469 V          ; 0.309 V                              ; 0.24 V                               ; 5.8e-09 s                   ; 4.65e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.08 V             ; -0.00469 V         ; 0.309 V                             ; 0.24 V                              ; 5.8e-09 s                  ; 4.65e-09 s                 ; No                        ; Yes                       ;
; XD[10]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; XD[9]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; XD[8]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; XD[7]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; XD[6]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.08 V              ; -0.00469 V          ; 0.309 V                              ; 0.24 V                               ; 5.8e-09 s                   ; 4.65e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.08 V             ; -0.00469 V         ; 0.309 V                             ; 0.24 V                              ; 5.8e-09 s                  ; 4.65e-09 s                 ; No                        ; Yes                       ;
; XD[5]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.73e-07 V                   ; 3.13 V              ; -0.0522 V           ; 0.298 V                              ; 0.208 V                              ; 6.96e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.73e-07 V                  ; 3.13 V             ; -0.0522 V          ; 0.298 V                             ; 0.208 V                             ; 6.96e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; XD[4]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.08 V              ; -0.00384 V          ; 0.283 V                              ; 0.244 V                              ; 6.17e-09 s                  ; 4.9e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.08 V             ; -0.00384 V         ; 0.283 V                             ; 0.244 V                             ; 6.17e-09 s                 ; 4.9e-09 s                  ; No                        ; Yes                       ;
; XD[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; XD[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.08 V              ; -0.00384 V          ; 0.283 V                              ; 0.244 V                              ; 6.17e-09 s                  ; 4.9e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.08 V             ; -0.00384 V         ; 0.283 V                             ; 0.244 V                             ; 6.17e-09 s                 ; 4.9e-09 s                  ; No                        ; Yes                       ;
; XD[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; XD[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.08 V              ; -0.00384 V          ; 0.283 V                              ; 0.244 V                              ; 6.17e-09 s                  ; 4.9e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.08 V             ; -0.00384 V         ; 0.283 V                             ; 0.244 V                             ; 6.17e-09 s                 ; 4.9e-09 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-07 V                   ; 3.13 V              ; -0.0396 V           ; 0.18 V                               ; 0.073 V                              ; 4.81e-10 s                  ; 4.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-07 V                  ; 3.13 V             ; -0.0396 V          ; 0.18 V                              ; 0.073 V                             ; 4.81e-10 s                 ; 4.67e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.19e-07 V                   ; 3.11 V              ; -0.0313 V           ; 0.287 V                              ; 0.284 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.19e-07 V                  ; 3.11 V             ; -0.0313 V          ; 0.287 V                             ; 0.284 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; XINT3         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMA1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMA2         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMA3         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMA4         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; PWMC3         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; PWMC4         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMA5         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMA6         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMC5         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMC6         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; PWMA7         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; PWMD1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMD2         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMD3         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMD4         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; PWMD5         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMD6         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; LED3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; PWMB8         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.57 V              ; -0.0645 V           ; 0.332 V                              ; 0.165 V                              ; 6.78e-10 s                  ; 6.19e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.57 V             ; -0.0645 V          ; 0.332 V                             ; 0.165 V                             ; 6.78e-10 s                 ; 6.19e-10 s                 ; No                        ; Yes                       ;
; PWMA8         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; PWMB7         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; XD[15]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; XD[14]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; XD[13]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; XD[12]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; XD[11]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; XD[10]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; XD[9]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; XD[8]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; XD[7]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; XD[6]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.48 V              ; -0.0142 V           ; 0.362 V                              ; 0.291 V                              ; 3.89e-09 s                  ; 3.25e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.9e-07 V                   ; 3.48 V             ; -0.0142 V          ; 0.362 V                             ; 0.291 V                             ; 3.89e-09 s                 ; 3.25e-09 s                 ; No                        ; No                        ;
; XD[5]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; XD[4]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; XD[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; XD[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; XD[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; XD[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.064 V            ; 0.234 V                              ; 0.085 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.064 V           ; 0.234 V                             ; 0.085 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 12784    ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 12784    ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 1122  ; 1122 ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 75    ; 75   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Aug 21 09:21:04 2018
Info: Command: quartus_sta DSP_FPGA_IMC_PMSM -c DSP_FPGA_IMC_PMSM
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'DSP_FPGA_IMC_PMSM.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {inst3|altpll_component|auto_generated|pll1|clk[0]} {inst3|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 1.976
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.976         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.490
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.490         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.686
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.686         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.866         0.000 CLKIN 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.428
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.428         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.453         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.691
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.691         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.840         0.000 CLKIN 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 6.505
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.505         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.191
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.191         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.780
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.780         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.404         0.000 CLKIN 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4688 megabytes
    Info: Processing ended: Tue Aug 21 09:21:07 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


