`timescale 1ns/1ps
// Memoria que recibe datos en formato paralelo y los retorna de forma serial
// Funciona como un shift register que se carga con una se침al 'load' y empieza
// a shiftear y retornar valores al recibir una se침al 'en'.
// Para una entrada paralela retorna del menos significativo al m치s significativo

module piso_mem#(
    parameter IWIDTH = 10,
    parameter NINPUTS = 8
)(
    input logic clk,
    input logic load, en, rst,
    input logic [IWIDTH-1:0] in [NINPUTS-1:0],
    output logic [IWIDTH-1:0] out
);
    logic [IWIDTH-1:0] shift_regs [NINPUTS-1:0];

    // Cargar y shiftear
    always_ff @(posedge clk) begin 
        if (rst) begin
            for (int i = 0; i < NINPUTS; i++) begin
                shift_regs[i] <= 0;
            end
        end else
        // Cargar
        if (load) begin
            for (int i = 0; i < NINPUTS; i++) begin
                shift_regs[i] <= in[i];
            end
        end else if (en) begin
        // Shiftear de m치s significativo a menos
            for (int i = NINPUTS-1; i > 0; i--) begin
                shift_regs[i] <= shift_regs[i-1];
            end
            //shift_regs[0] <= '0;
            shift_regs[0] <= shift_regs[0];
            
        end 
    end

    // Salida
    always_ff @(posedge clk) begin
        out <= shift_regs[0];
    end

endmodule