Vivado Simulator 2016.4
Time resolution is 1 ps
RF changed : 000X
RF changed : 000X
RF changed : 000X
RF changed : 000X
RF changed : 000X
RF changed : 000X
RF changed : 000X
RF changed : 000X
RF changed : 000X
RF changed : 000X
RF changed : 000X
RF changed : 000X
RF changed : 000X
RF changed : 000X
RF changed : 000X
ALU out : 0000 0000 0000
ftn :  0, op :  0
RF changed : 0000
RF changed : 0000
RF changed : 0000
RF changed : 0000
RF changed : 0000
RF changed : 0000
RF changed : 0000
RF changed : 0000
RF changed : 0000
RF changed : 0000
RF changed : 0000
RF changed : 0000
RF changed : 0000
RF changed : 0000
RF changed : 0000

--------------------
mpc :     0
IF stage
ftn :  z, op :  z

--------------------
mpc :     1
ID stage
PC : 0000
ALU out : 0001 0001 0001
ftn :  3, op :  9
JMP
Tar Addr: 0023

--------------------
mpc :     0
IF stage
ALU out : 0023 0001 0002

--------------------
mpc :     1
ID stage
PC : 0023
ALU out : 0024 0001 0024
ftn :  0, op :  6
I-type ALU

--------------------
mpc :     3
EX stage - I type ALU
ALU out : 0000 0000 0025

--------------------
mpc :    11
WB stage - from ALUout
ALU out : 0000 0000 0000

--------------------
mpc :     0
IF stage

--------------------
mpc :     1
ID stage
PC : 0024
ALU out : 0025 0001 0025
ftn : 28, op : 15
WWD

--------------------
Test #  1-1 has been succeeded!
output_port = 0x0 (Ans : 0x0)
mpc :     0
IF stage
ALU out : 0025 0001 0026

--------------------
mpc :     1
ID stage
PC : 0025
ftn :  0, op :  6
I-type ALU

--------------------
mpc :     3
EX stage - I type ALU
ALU out : 0000 0000 0027

--------------------
mpc :    11
WB stage - from ALUout
ALU out : 0000 0000 0000

--------------------
mpc :     0
IF stage

--------------------
mpc :     1
ID stage
PC : 0026
ALU out : 0027 0001 0027
ftn : 28, op : 15
WWD

--------------------
Test #  1-2 has been succeeded!
output_port = 0x0 (Ans : 0x0)
mpc :     0
IF stage
ALU out : 0027 0001 0028

--------------------
mpc :     1
ID stage
PC : 0027
ftn :  0, op :  6
I-type ALU

--------------------
mpc :     3
EX stage - I type ALU
ALU out : 0000 0000 0029

--------------------
mpc :    11
WB stage - from ALUout
ALU out : 0000 0000 0000

--------------------
mpc :     0
IF stage

--------------------
mpc :     1
ID stage
PC : 0028
ALU out : 0029 0001 0029
ftn : 28, op : 15
WWD

--------------------
Test #  1-3 has been succeeded!
output_port = 0x0 (Ans : 0x0)
mpc :     0
IF stage
ALU out : 0029 0001 002a

--------------------
mpc :     1
ID stage
PC : 0029
ftn :  0, op :  6
I-type ALU

--------------------
mpc :     3
EX stage - I type ALU
ALU out : 0000 0000 002b

--------------------
mpc :    11
WB stage - from ALUout
ALU out : 0000 0000 0000

--------------------
mpc :     0
IF stage

--------------------
mpc :     1
ID stage
PC : 002a
ALU out : 002b 0001 002b
ftn : 28, op : 15
WWD

--------------------
Test #  1-4 has been succeeded!
output_port = 0x0 (Ans : 0x0)
mpc :     0
IF stage
ALU out : 002b 0001 002c

--------------------
mpc :     1
ID stage
PC : 002b
ftn :  1, op :  4
I-type ALU

--------------------
mpc :     3
EX stage - I type ALU
ALU out : 0000 0001 002d

--------------------
mpc :    11
WB stage - from ALUout
ALU out : 0000 0001 0001

--------------------
mpc :     0
IF stage
RF changed : 0001

--------------------
mpc :     1
ID stage
PC : 002c
ALU out : 002d 0001 002d
ftn : 28, op : 15
WWD

--------------------
Test #  2-1 has been succeeded!
output_port = 0x1 (Ans : 0x1)
mpc :     0
IF stage
ALU out : 002d 0001 002e

--------------------
mpc :     1
ID stage
PC : 002d
ftn :  1, op :  4
I-type ALU

--------------------
mpc :     3
EX stage - I type ALU
ALU out : 0001 0001 002f

--------------------
mpc :    11
WB stage - from ALUout
ALU out : 0001 0001 0002

--------------------
mpc :     0
IF stage
RF changed : 0002

--------------------
mpc :     1
ID stage
PC : 002e
ALU out : 002f 0001 002f
ftn : 28, op : 15
WWD

--------------------
Test #  2-2 has been succeeded!
output_port = 0x2 (Ans : 0x2)
mpc :     0
IF stage
ALU out : 002f 0001 0030

--------------------
mpc :     1
ID stage
PC : 002f
ftn :  1, op :  5
I-type ALU

--------------------
mpc :     3
EX stage - I type ALU
ALU out : 0000 0001 0031

--------------------
mpc :    11
WB stage - from ALUout
ALU out : 0000 0001 0001

--------------------
mpc :     0
IF stage
RF changed : 0001

--------------------
mpc :     1
ID stage
PC : 0030
ALU out : 0031 0001 0031
ftn : 28, op : 15
WWD

--------------------
Test #  3-1 has been succeeded!
output_port = 0x1 (Ans : 0x1)
mpc :     0
IF stage
ALU out : 0031 0001 0032

--------------------
mpc :     1
ID stage
PC : 0031
ftn :  2, op :  5
I-type ALU

--------------------
mpc :     3
EX stage - I type ALU
ALU out : 0001 0002 0033

--------------------
mpc :    11
WB stage - from ALUout
ALU out : 0001 0002 0003

--------------------
mpc :     0
IF stage
RF changed : 0003

--------------------
mpc :     1
ID stage
PC : 0032
ALU out : 0033 0001 0033
ftn : 28, op : 15
WWD

--------------------
Test #  3-2 has been succeeded!
output_port = 0x3 (Ans : 0x3)
mpc :     0
IF stage
ALU out : 0033 0001 0034

--------------------
mpc :     1
ID stage
PC : 0033
ftn :  3, op :  5
I-type ALU

--------------------
mpc :     3
EX stage - I type ALU
ALU out : 0003 0003 0035

--------------------
mpc :    11
WB stage - from ALUout
ALU out : 0003 0003 0003

--------------------
mpc :     0
IF stage

--------------------
mpc :     1
ID stage
PC : 0034
ALU out : 0035 0001 0035
ftn : 28, op : 15
WWD

--------------------
Test #  3-3 has been succeeded!
output_port = 0x3 (Ans : 0x3)
mpc :     0
IF stage
ALU out : 0035 0001 0036

--------------------
mpc :     1
ID stage
PC : 0035
ftn :  0, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
ADD
ALU out : 0002 0000 0037

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0002 0000 0002

--------------------
mpc :     0
IF stage
RF changed : 0002

--------------------
mpc :     1
ID stage
PC : 0036
ALU out : 0037 0001 0037
ftn : 28, op : 15
WWD

--------------------
Test #  4-1 has been succeeded!
output_port = 0x2 (Ans : 0x2)
mpc :     0
IF stage
ALU out : 0037 0001 0038

--------------------
mpc :     1
ID stage
PC : 0037
ftn :  0, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
ADD
ALU out : 0003 0000 0039

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0003 0000 0003

--------------------
mpc :     0
IF stage
RF changed : 0003

--------------------
mpc :     1
ID stage
PC : 0038
ALU out : 0039 0001 0039
ftn : 28, op : 15
WWD

--------------------
Test #  4-2 has been succeeded!
output_port = 0x3 (Ans : 0x3)
mpc :     0
IF stage
ALU out : 0039 0001 003a

--------------------
mpc :     1
ID stage
PC : 0039
ftn :  0, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
ADD
ALU out : 0002 0003 003b

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0002 0003 0005

--------------------
mpc :     0
IF stage
RF changed : 0005

--------------------
mpc :     1
ID stage
PC : 003a
ALU out : 003b 0001 003b
ftn : 28, op : 15
WWD

--------------------
Test #  4-3 has been succeeded!
output_port = 0x5 (Ans : 0x5)
mpc :     0
IF stage
ALU out : 003b 0001 003c

--------------------
mpc :     1
ID stage
PC : 003b
ftn :  1, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
SUB
ALU out : 0002 0000 003d

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0002 0000 0002

--------------------
mpc :     0
IF stage
RF changed : 0002

--------------------
mpc :     1
ID stage
PC : 003c
ALU out : 003d 0001 003d
ftn : 28, op : 15
WWD

--------------------
Test #  5-1 has been succeeded!
output_port = 0x2 (Ans : 0x2)
mpc :     0
IF stage
ALU out : 003d 0001 003e

--------------------
mpc :     1
ID stage
PC : 003d
ftn :  1, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
SUB
ALU out : 0000 0002 003f

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0000 0002 fffe

--------------------
mpc :     0
IF stage
RF changed : fffe

--------------------
mpc :     1
ID stage
PC : 003e
ALU out : 003f 0001 003f
ftn : 28, op : 15
WWD

--------------------
Test #  5-2 has been succeeded!
output_port = 0xfffe (Ans : 0xfffe)
mpc :     0
IF stage
ALU out : 003f 0001 0040

--------------------
mpc :     1
ID stage
PC : 003f
ftn :  1, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
SUB
ALU out : 0003 0000 0041

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0003 0000 0003

--------------------
mpc :     0
IF stage
RF changed : 0003

--------------------
mpc :     1
ID stage
PC : 0040
ALU out : 0041 0001 0041
ftn : 28, op : 15
WWD

--------------------
Test #  5-3 has been succeeded!
output_port = 0x3 (Ans : 0x3)
mpc :     0
IF stage
ALU out : 0041 0001 0042

--------------------
mpc :     1
ID stage
PC : 0041
ftn :  1, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
SUB
ALU out : 0000 0003 0043

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0000 0003 fffd

--------------------
mpc :     0
IF stage
RF changed : fffd

--------------------
mpc :     1
ID stage
PC : 0042
ALU out : 0043 0001 0043
ftn : 28, op : 15
WWD

--------------------
Test #  5-4 has been succeeded!
output_port = 0xfffd (Ans : 0xfffd)
mpc :     0
IF stage
ALU out : 0043 0001 0044

--------------------
mpc :     1
ID stage
PC : 0043
ftn :  1, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
SUB
ALU out : 0002 0003 0045

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0002 0003 ffff

--------------------
mpc :     0
IF stage
RF changed : ffff

--------------------
mpc :     1
ID stage
PC : 0044
ALU out : 0045 0001 0045
ftn : 28, op : 15
WWD

--------------------
Test #  5-5 has been succeeded!
output_port = 0xffff (Ans : 0xffff)
mpc :     0
IF stage
ALU out : 0045 0001 0046

--------------------
mpc :     1
ID stage
PC : 0045
ftn :  1, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
SUB
ALU out : 0003 0002 0047

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0003 0002 0001

--------------------
mpc :     0
IF stage
RF changed : 0001

--------------------
mpc :     1
ID stage
PC : 0046
ALU out : 0047 0001 0047
ftn : 28, op : 15
WWD

--------------------
Test #  5-6 has been succeeded!
output_port = 0x1 (Ans : 0x1)
mpc :     0
IF stage
ALU out : 0047 0001 0048

--------------------
mpc :     1
ID stage
PC : 0047
ftn :  2, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
AND
ALU out : 0002 0000 0049

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0002 0000 0000

--------------------
mpc :     0
IF stage
RF changed : 0000

--------------------
mpc :     1
ID stage
PC : 0048
ALU out : 0049 0001 0049
ftn : 28, op : 15
WWD

--------------------
Test #  6-1 has been succeeded!
output_port = 0x0 (Ans : 0x0)
mpc :     0
IF stage
ALU out : 0049 0001 004a

--------------------
mpc :     1
ID stage
PC : 0049
ftn :  2, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
AND
ALU out : 0003 0000 004b

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0003 0000 0000

--------------------
mpc :     0
IF stage

--------------------
mpc :     1
ID stage
PC : 004a
ALU out : 004b 0001 004b
ftn : 28, op : 15
WWD

--------------------
Test #  6-2 has been succeeded!
output_port = 0x0 (Ans : 0x0)
mpc :     0
IF stage
ALU out : 004b 0001 004c

--------------------
mpc :     1
ID stage
PC : 004b
ftn :  2, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
AND
ALU out : 0002 0003 004d

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0002 0003 0002

--------------------
mpc :     0
IF stage
RF changed : 0002

--------------------
mpc :     1
ID stage
PC : 004c
ALU out : 004d 0001 004d
ftn : 28, op : 15
WWD

--------------------
Test #  6-3 has been succeeded!
output_port = 0x2 (Ans : 0x2)
mpc :     0
IF stage
ALU out : 004d 0001 004e

--------------------
mpc :     1
ID stage
PC : 004d
ftn :  3, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
ARR
ALU out : 0002 0000 004f

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0002 0000 0002

--------------------
mpc :     0
IF stage

--------------------
mpc :     1
ID stage
PC : 004e
ALU out : 004f 0001 004f
ftn : 28, op : 15
WWD

--------------------
Test #  7-1 has been succeeded!
output_port = 0x2 (Ans : 0x2)
mpc :     0
IF stage
ALU out : 004f 0001 0050

--------------------
mpc :     1
ID stage
PC : 004f
ftn :  3, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
ARR
ALU out : 0003 0000 0051

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0003 0000 0003

--------------------
mpc :     0
IF stage
RF changed : 0003

--------------------
mpc :     1
ID stage
PC : 0050
ALU out : 0051 0001 0051
ftn : 28, op : 15
WWD

--------------------
Test #  7-2 has been succeeded!
output_port = 0x3 (Ans : 0x3)
mpc :     0
IF stage
ALU out : 0051 0001 0052

--------------------
mpc :     1
ID stage
PC : 0051
ftn :  3, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
ARR
ALU out : 0002 0003 0053

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0002 0003 0003

--------------------
mpc :     0
IF stage

--------------------
mpc :     1
ID stage
PC : 0052
ALU out : 0053 0001 0053
ftn : 28, op : 15
WWD

--------------------
Test #  7-3 has been succeeded!
output_port = 0x3 (Ans : 0x3)
mpc :     0
IF stage
ALU out : 0053 0001 0054

--------------------
mpc :     1
ID stage
PC : 0053
ftn :  4, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
NOT
ALU out : 0002 0000 0055

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0002 0000 fffd

--------------------
mpc :     0
IF stage
RF changed : fffd

--------------------
mpc :     1
ID stage
PC : 0054
ALU out : 0055 0001 0055
ftn : 28, op : 15
WWD

--------------------
Test #  8-1 has been succeeded!
output_port = 0xfffd (Ans : 0xfffd)
mpc :     0
IF stage
ALU out : 0055 0001 0056

--------------------
mpc :     1
ID stage
PC : 0055
ftn :  4, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
NOT
ALU out : 0003 0000 0057

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0003 0000 fffc

--------------------
mpc :     0
IF stage
RF changed : fffc

--------------------
mpc :     1
ID stage
PC : 0056
ALU out : 0057 0001 0057
ftn : 28, op : 15
WWD

--------------------
Test #  8-2 has been succeeded!
output_port = 0xfffc (Ans : 0xfffc)
mpc :     0
IF stage
ALU out : 0057 0001 0058

--------------------
mpc :     1
ID stage
PC : 0057
ftn :  4, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
NOT
ALU out : 0000 0000 0059

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0000 0000 ffff

--------------------
mpc :     0
IF stage
RF changed : ffff

--------------------
mpc :     1
ID stage
PC : 0058
ALU out : 0059 0001 0059
ftn : 28, op : 15
WWD

--------------------
Test #  8-3 has been succeeded!
output_port = 0xffff (Ans : 0xffff)
mpc :     0
IF stage
ALU out : 0059 0001 005a

--------------------
mpc :     1
ID stage
PC : 0059
ftn :  5, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
TCP
ALU out : 0002 0000 005b

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0002 0000 fffe

--------------------
mpc :     0
IF stage
RF changed : fffe

--------------------
mpc :     1
ID stage
PC : 005a
ALU out : 005b 0001 005b
ftn : 28, op : 15
WWD

--------------------
Test #  9-1 has been succeeded!
output_port = 0xfffe (Ans : 0xfffe)
mpc :     0
IF stage
ALU out : 005b 0001 005c

--------------------
mpc :     1
ID stage
PC : 005b
ftn :  5, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
TCP
ALU out : 0003 0000 005d

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0003 0000 fffd

--------------------
mpc :     0
IF stage
RF changed : fffd

--------------------
mpc :     1
ID stage
PC : 005c
ALU out : 005d 0001 005d
ftn : 28, op : 15
WWD

--------------------
Test #  9-2 has been succeeded!
output_port = 0xfffd (Ans : 0xfffd)
mpc :     0
IF stage
ALU out : 005d 0001 005e

--------------------
mpc :     1
ID stage
PC : 005d
ftn :  5, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
TCP
ALU out : 0000 0000 005f

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0000 0000 0000

--------------------
mpc :     0
IF stage
RF changed : 0000

--------------------
mpc :     1
ID stage
PC : 005e
ALU out : 005f 0001 005f
ftn : 28, op : 15
WWD

--------------------
Test #  9-3 has been succeeded!
output_port = 0x0 (Ans : 0x0)
mpc :     0
IF stage
ALU out : 005f 0001 0060

--------------------
mpc :     1
ID stage
PC : 005f
ftn :  6, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
SHL
ALU out : 0002 0000 0061

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0002 0000 0004

--------------------
mpc :     0
IF stage
RF changed : 0004

--------------------
mpc :     1
ID stage
PC : 0060
ALU out : 0061 0001 0061
ftn : 28, op : 15
WWD

--------------------
Test # 10-1 has been succeeded!
output_port = 0x4 (Ans : 0x4)
mpc :     0
IF stage
ALU out : 0061 0001 0062

--------------------
mpc :     1
ID stage
PC : 0061
ftn :  6, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
SHL
ALU out : 0003 0000 0063

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0003 0000 0006

--------------------
mpc :     0
IF stage
RF changed : 0006

--------------------
mpc :     1
ID stage
PC : 0062
ALU out : 0063 0001 0063
ftn : 28, op : 15
WWD

--------------------
Test # 10-2 has been succeeded!
output_port = 0x6 (Ans : 0x6)
mpc :     0
IF stage
ALU out : 0063 0001 0064

--------------------
mpc :     1
ID stage
PC : 0063
ftn :  6, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
SHL
ALU out : 0000 0000 0065

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0000 0000 0000

--------------------
mpc :     0
IF stage
RF changed : 0000

--------------------
mpc :     1
ID stage
PC : 0064
ALU out : 0065 0001 0065
ftn : 28, op : 15
WWD

--------------------
Test # 10-3 has been succeeded!
output_port = 0x0 (Ans : 0x0)
mpc :     0
IF stage
ALU out : 0065 0001 0066

--------------------
mpc :     1
ID stage
PC : 0065
ftn :  7, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
SHR
ALU out : 0002 0000 0067

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0002 0000 0001

--------------------
mpc :     0
IF stage
RF changed : 0001

--------------------
mpc :     1
ID stage
PC : 0066
ALU out : 0067 0001 0067
ftn : 28, op : 15
WWD

--------------------
Test # 11-1 has been succeeded!
output_port = 0x1 (Ans : 0x1)
mpc :     0
IF stage
ALU out : 0067 0001 0068

--------------------
mpc :     1
ID stage
PC : 0067
ftn :  7, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
SHR
ALU out : 0003 0000 0069

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0003 0000 0001

--------------------
mpc :     0
IF stage

--------------------
mpc :     1
ID stage
PC : 0068
ALU out : 0069 0001 0069
ftn : 28, op : 15
WWD

--------------------
Test # 11-2 has been succeeded!
output_port = 0x1 (Ans : 0x1)
mpc :     0
IF stage
ALU out : 0069 0001 006a

--------------------
mpc :     1
ID stage
PC : 0069
ftn :  7, op : 15
R-TYPE

--------------------
mpc :     2
EX stage - R type ALU
SHR
ALU out : 0000 0000 006b

--------------------
mpc :    10
WB stage - from ALUout
ALU out : 0000 0000 0000

--------------------
mpc :     0
IF stage
RF changed : 0000

--------------------
mpc :     1
ID stage
PC : 006a
ALU out : 006b 0001 006b
ftn : 28, op : 15
WWD

--------------------
Test # 11-3 has been succeeded!
output_port = 0x0 (Ans : 0x0)
mpc :     0
IF stage
ALU out : 006b 0001 006c

--------------------
mpc :     1
ID stage
PC : 006b
ftn :  1, op :  7
LWD / SWD

--------------------
mpc :     4
EX stage - LWD / SWD
ALU out : 0000 0001 0001

--------------------
mpc :     5
MEM stage - LWD

--------------------
mpc :     6
WB stage - LWD

--------------------
mpc :     0
IF stage
RF changed : 0001

--------------------
mpc :     1
ID stage
PC : 006c
ALU out : 006d 0001 006d
ftn : 28, op : 15
WWD

--------------------
Test # 12-1 has been succeeded!
output_port = 0x1 (Ans : 0x1)
mpc :     0
IF stage
ALU out : 006d 0001 006e

--------------------
mpc :     1
ID stage
PC : 006d
ftn :  2, op :  7
LWD / SWD

--------------------
mpc :     4
EX stage - LWD / SWD
ALU out : 0000 0002 0003

--------------------
mpc :     5
MEM stage - LWD
ALU out : 0000 0002 0002

--------------------
mpc :     6
WB stage - LWD

--------------------
mpc :     0
IF stage
RF changed : ffff

--------------------
mpc :     1
ID stage
PC : 006e
ALU out : 006f 0001 006f
ftn : 28, op : 15
WWD

--------------------
Test # 12-2 has been succeeded!
output_port = 0xffff (Ans : 0xffff)
mpc :     0
IF stage
ALU out : 006f 0001 0070

--------------------
mpc :     1
ID stage
PC : 006f
ftn :  1, op :  8
LWD / SWD

--------------------
mpc :     4
EX stage - LWD / SWD
ALU out : 0000 0001 0000

--------------------
mpc :     7
MEM stage - SWD
ALU out : 0000 0001 0001

--------------------
mpc :     0
IF stage

--------------------
mpc :     1
ID stage
PC : 0070
ALU out : 0071 0001 0071
ftn :  2, op :  8
LWD / SWD

--------------------
mpc :     4
EX stage - LWD / SWD
ALU out : 0000 0002 0002

--------------------
mpc :     7
MEM stage - SWD

--------------------
mpc :     0
IF stage

--------------------
mpc :     1
ID stage
PC : 0071
ALU out : 0072 0001 0072
ftn :  1, op :  7
LWD / SWD

--------------------
mpc :     4
EX stage - LWD / SWD
ALU out : 0000 0001 0001

--------------------
mpc :     5
MEM stage - LWD

--------------------
mpc :     6
WB stage - LWD

--------------------
mpc :     0
IF stage
RF changed : ffff

--------------------
mpc :     1
ID stage
PC : 0072
ALU out : 0073 0001 0073
ftn : 28, op : 15
WWD

--------------------
Test # 13-1 has been succeeded!
output_port = 0xffff (Ans : 0xffff)
mpc :     0
IF stage
ALU out : 0073 0001 0074

--------------------
mpc :     1
ID stage
PC : 0073
ftn :  2, op :  7
LWD / SWD

--------------------
mpc :     4
EX stage - LWD / SWD
ALU out : 0000 0002 0001

--------------------
mpc :     5
MEM stage - LWD
ALU out : 0000 0002 0002

--------------------
mpc :     6
WB stage - LWD

--------------------
mpc :     0
IF stage
RF changed : 0001

--------------------
mpc :     1
ID stage
PC : 0074
ALU out : 0075 0001 0075
ftn : 28, op : 15
WWD

--------------------
Test # 13-2 has been succeeded!
output_port = 0x1 (Ans : 0x1)
mpc :     0
IF stage
ALU out : 0075 0001 0076

--------------------
mpc :     1
ID stage
PC : 0075
ftn : 22, op :  9
JMP
Tar Addr: 0076

--------------------
mpc :     0
IF stage
ALU out : 0076 0001 0077

--------------------
mpc :     1
ID stage
PC : 0076
ftn : 28, op : 15
WWD

--------------------
Test # 14-1 has been succeeded!
output_port = 0xffff (Ans : 0xffff)
mpc :     0
IF stage
ALU out : 0077 0001 0078

--------------------
mpc :     1
ID stage
PC : 0077
ftn : 25, op :  9
JMP
Tar Addr: 0079

--------------------
mpc :     0
IF stage
ALU out : 0079 0001 0079

--------------------
mpc :     1
ID stage
PC : 0079
ALU out : 007a 0001 007a
ftn : 28, op : 15
WWD

--------------------
Test # 14-2 has been succeeded!
output_port = 0x1 (Ans : 0x1)
mpc :     0
IF stage
ALU out : 007a 0001 007b

--------------------
mpc :     1
ID stage
PC : 007a
ftn :  1, op :  0

--------------------
mpc :     0
IF stage
ALU out : 007b 0001 007c

--------------------
mpc :     1
ID stage
PC : 007b
ftn : 29, op :  9
JMP
Tar Addr: 007d

--------------------
mpc :     0
IF stage
ALU out : 007d 0001 007d

--------------------
mpc :     1
ID stage
PC : 007d
ALU out : 007e 0001 007e
ftn : 28, op : 15
WWD

--------------------
Test # 15-1 has been succeeded!
output_port = 0xffff (Ans : 0xffff)
mpc :     0
IF stage
ALU out : 007e 0001 007f

--------------------
mpc :     1
ID stage
PC : 007e
ftn :  1, op :  0

--------------------
mpc :     0
IF stage
ALU out : 007f 0001 0080

--------------------
mpc :     1
ID stage
PC : 007f
ftn : 29, op : 15
HLT

--------------------
Test # 15-2 has been failed!
output_port = 0xzzzz (Ans : 0x1)
mpc :     0
IF stage
Clock #  272
The testbench is finished. Summarizing...
