Analysis & Synthesis report for main
Tue Oct 22 00:52:59 2013
Quartus II Version 10.0 Build 218 06/27/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis IP Cores Summary
  9. State Machine - |main|uartcom:u|state_reg1
 10. State Machine - |main|uartcom:u|state_reg
 11. Registers Removed During Synthesis
 12. Removed Registers Triggering Further Register Optimizations
 13. General Register Statistics
 14. Inverted Register Statistics
 15. Multiplexer Restructuring Statistics (Restructuring Performed)
 16. Parameter Settings for User Entity Instance: pll:pll_inst|altpll:altpll_component
 17. altpll Parameter Settings by Entity Instance
 18. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                  ;
+------------------------------------+------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Tue Oct 22 00:52:54 2013    ;
; Quartus II Version                 ; 10.0 Build 218 06/27/2010 SJ Web Edition ;
; Revision Name                      ; main                                     ;
; Top-level Entity Name              ; main                                     ;
; Family                             ; Cyclone IV E                             ;
; Total logic elements               ; 86,940                                   ;
;     Total combinational functions  ; 86,835                                   ;
;     Dedicated logic registers      ; 1,233                                    ;
; Total registers                    ; 1233                                     ;
; Total pins                         ; 3                                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0                                        ;
; Embedded Multiplier 9-bit elements ; 0                                        ;
; Total PLLs                         ; 1                                        ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                                      ; main               ; main               ;
; Family name                                                                ; Cyclone IV E       ; Stratix II         ;
; Verilog Show LMF Mapping Messages                                          ; Off                ;                    ;
; Verilog Version                                                            ; SystemVerilog_2005 ; Verilog_2001       ;
; State Machine Processing                                                   ; User-Encoded       ; Auto               ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Parallel Synthesis                                                         ; Off                ; Off                ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                    ;
+----------------------------------+-----------------+------------------------------+-------------------------------------------------------------------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                    ; File Name with Absolute Path                                                                          ;
+----------------------------------+-----------------+------------------------------+-------------------------------------------------------------------------------------------------------+
; uart.vhd                         ; yes             ; User VHDL File               ; D:/altera/project/fpga_competition - system clock 10K - uart clock 50M - some changes/uart.vhd        ;
; recode.vhd                       ; yes             ; User VHDL File               ; D:/altera/project/fpga_competition - system clock 10K - uart clock 50M - some changes/recode.vhd      ;
; main.vhd                         ; yes             ; User VHDL File               ; D:/altera/project/fpga_competition - system clock 10K - uart clock 50M - some changes/main.vhd        ;
; intercon.vhd                     ; yes             ; User VHDL File               ; D:/altera/project/fpga_competition - system clock 10K - uart clock 50M - some changes/intercon.vhd    ;
; decode.vhd                       ; yes             ; User VHDL File               ; D:/altera/project/fpga_competition - system clock 10K - uart clock 50M - some changes/decode.vhd      ;
; code.vhd                         ; yes             ; User VHDL File               ; D:/altera/project/fpga_competition - system clock 10K - uart clock 50M - some changes/code.vhd        ;
; pll.vhd                          ; yes             ; User Wizard-Generated File   ; D:/altera/project/fpga_competition - system clock 10K - uart clock 50M - some changes/pll.vhd         ;
; altpll.tdf                       ; yes             ; Megafunction                 ; d:/altera/quartus/libraries/megafunctions/altpll.tdf                                                  ;
; db/pll_altpll.v                  ; yes             ; Auto-Generated Megafunction  ; D:/altera/project/fpga_competition - system clock 10K - uart clock 50M - some changes/db/pll_altpll.v ;
+----------------------------------+-----------------+------------------------------+-------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                   ;
+---------------------------------------------+-----------------+
; Resource                                    ; Usage           ;
+---------------------------------------------+-----------------+
; Estimated Total logic elements              ; 86,940          ;
;                                             ;                 ;
; Total combinational functions               ; 86835           ;
; Logic element usage by number of LUT inputs ;                 ;
;     -- 4 input functions                    ; 78438           ;
;     -- 3 input functions                    ; 7540            ;
;     -- <=2 input functions                  ; 857             ;
;                                             ;                 ;
; Logic elements by mode                      ;                 ;
;     -- normal mode                          ; 86665           ;
;     -- arithmetic mode                      ; 170             ;
;                                             ;                 ;
; Total registers                             ; 1233            ;
;     -- Dedicated logic registers            ; 1233            ;
;     -- I/O registers                        ; 0               ;
;                                             ;                 ;
; I/O pins                                    ; 3               ;
; Total PLLs                                  ; 1               ;
;     -- PLLs                                 ; 1               ;
;                                             ;                 ;
; Maximum fan-out node                        ; code:c|y_reg[0] ;
; Maximum fan-out                             ; 8017            ;
; Total fan-out                               ; 343697          ;
; Average fan-out                             ; 3.90            ;
+---------------------------------------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                 ;
+--------------------------------------+-------------------+--------------+-------------+------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node           ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                  ; Library Name ;
+--------------------------------------+-------------------+--------------+-------------+------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------+--------------+
; |main                                ; 86835 (0)         ; 1233 (0)     ; 0           ; 0          ; 0            ; 0       ; 0         ; 3    ; 0            ; |main                                                                ;              ;
;    |code:c|                          ; 83686 (83686)     ; 1072 (1072)  ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |main|code:c                                                         ;              ;
;    |decode:d|                        ; 2171 (2171)       ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |main|decode:d                                                       ;              ;
;    |intercon:i|                      ; 76 (76)           ; 79 (79)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |main|intercon:i                                                     ;              ;
;    |pll:pll_inst|                    ; 0 (0)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |main|pll:pll_inst                                                   ;              ;
;       |altpll:altpll_component|      ; 0 (0)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |main|pll:pll_inst|altpll:altpll_component                           ;              ;
;          |pll_altpll:auto_generated| ; 0 (0)             ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |main|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated ;              ;
;    |recode:r|                        ; 773 (773)         ; 0 (0)        ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |main|recode:r                                                       ;              ;
;    |uartcom:u|                       ; 129 (129)         ; 82 (82)      ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; |main|uartcom:u                                                      ;              ;
+--------------------------------------+-------------------+--------------+-------------+------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                              ;
+--------+--------------+---------+--------------+--------------+--------------------+-----------------------------------------------------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance    ; IP Include File                                                                               ;
+--------+--------------+---------+--------------+--------------+--------------------+-----------------------------------------------------------------------------------------------+
; Altera ; ALTPLL       ; 10.0    ; N/A          ; N/A          ; |main|pll:pll_inst ; D:/altera/project/fpga_competition - system clock 10K - uart clock 50M - some changes/pll.vhd ;
+--------+--------------+---------+--------------+--------------+--------------------+-----------------------------------------------------------------------------------------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------+
; State Machine - |main|uartcom:u|state_reg1                                       ;
+---------------------+-------------------+---------------------+------------------+
; Name                ; state_reg1.write1 ; state_reg1.loaddata ; state_reg1.idle1 ;
+---------------------+-------------------+---------------------+------------------+
; state_reg1.idle1    ; 0                 ; 0                   ; 0                ;
; state_reg1.loaddata ; 0                 ; 1                   ; 1                ;
; state_reg1.write1   ; 1                 ; 0                   ; 1                ;
+---------------------+-------------------+---------------------+------------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------+
; State Machine - |main|uartcom:u|state_reg                              ;
+------------------+------------------+-----------------+----------------+
; Name             ; state_reg.start1 ; state_reg.read1 ; state_reg.idle ;
+------------------+------------------+-----------------+----------------+
; state_reg.idle   ; 0                ; 0               ; 0              ;
; state_reg.read1  ; 0                ; 1               ; 1              ;
; state_reg.start1 ; 1                ; 0               ; 1              ;
+------------------+------------------+-----------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------+----------------------------------------+
; Register name                                                                                                ; Reason for Removal                     ;
+--------------------------------------------------------------------------------------------------------------+----------------------------------------+
; intercon:i|data_reg[7,15,23,31]                                                                              ; Merged with intercon:i|data_reg[3]     ;
; intercon:i|data_reg[13..14]                                                                                  ; Merged with intercon:i|data_reg[5]     ;
; code:c|dout_reg[2,5,8,11,14,17,20,23,26,29,32,35,38,41,50,53,56,59,68,71,74,77,80,83,86,89,92,95,98,101,104] ; Merged with code:c|dout_reg[107]       ;
; code:c|dout_reg[105]                                                                                         ; Merged with code:c|dout_reg[106]       ;
; code:c|dout_reg[90]                                                                                          ; Merged with code:c|dout_reg[91]        ;
; code:c|dout_reg[15]                                                                                          ; Merged with code:c|dout_reg[16]        ;
; code:c|dout_reg[0]                                                                                           ; Merged with code:c|dout_reg[1]         ;
; code:c|M_reg[0][11]                                                                                          ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[0][14]                                                                                          ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[0][17]                                                                                          ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[0][2]                                                                                           ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[0][5]                                                                                           ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[0][8]                                                                                           ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[1][11]                                                                                          ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[1][14]                                                                                          ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[1][17]                                                                                          ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[1][2]                                                                                           ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[1][5]                                                                                           ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[1][8]                                                                                           ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[2][14]                                                                                          ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[2][17]                                                                                          ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[2][2]                                                                                           ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[2][5]                                                                                           ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[3][14]                                                                                          ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[3][17]                                                                                          ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[3][2]                                                                                           ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[3][5]                                                                                           ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[4][11]                                                                                          ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[4][14]                                                                                          ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[4][17]                                                                                          ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[4][2]                                                                                           ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[4][5]                                                                                           ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[4][8]                                                                                           ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[5][11]                                                                                          ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[5][14]                                                                                          ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[5][2]                                                                                           ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[5][5]                                                                                           ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[5][8]                                                                                           ; Merged with code:c|M_reg[5][17]        ;
; code:c|M_reg[5][15]                                                                                          ; Merged with code:c|M_reg[5][16]        ;
; code:c|M_reg[5][0]                                                                                           ; Merged with code:c|M_reg[5][1]         ;
; code:c|M_reg[0][15]                                                                                          ; Merged with code:c|M_reg[0][16]        ;
; code:c|M_reg[0][0]                                                                                           ; Merged with code:c|M_reg[0][1]         ;
; code:c|rotate[7]                                                                                             ; Stuck at GND due to stuck port data_in ;
; intercon:i|data_reg[3]                                                                                       ; Stuck at GND due to stuck port data_in ;
; intercon:i|data_reg[5]                                                                                       ; Stuck at VCC due to stuck port data_in ;
; intercon:i|doutuart_reg[7]                                                                                   ; Stuck at GND due to stuck port data_in ;
; code:c|M_reg[5][17]                                                                                          ; Stuck at GND due to stuck port data_in ;
; code:c|dout_reg[107]                                                                                         ; Stuck at GND due to stuck port data_in ;
; intercon:i|data_reg[6]                                                                                       ; Merged with intercon:i|data_reg[4]     ;
; uartcom:u|d_reg1[9]                                                                                          ; Stuck at VCC due to stuck port data_in ;
; Total Number of Removed Registers = 84                                                                       ;                                        ;
+--------------------------------------------------------------------------------------------------------------+----------------------------------------+


+------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                              ;
+---------------------+---------------------------+----------------------------------------+
; Register name       ; Reason for Removal        ; Registers Removed due to This Register ;
+---------------------+---------------------------+----------------------------------------+
; code:c|M_reg[5][17] ; Stuck at GND              ; code:c|dout_reg[107]                   ;
;                     ; due to stuck port data_in ;                                        ;
+---------------------+---------------------------+----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 1233  ;
; Number of registers using Synchronous Clear  ; 121   ;
; Number of registers using Synchronous Load   ; 944   ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 1180  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------+
; Inverted Register Statistics                     ;
+----------------------------------------+---------+
; Inverted Register                      ; Fan out ;
+----------------------------------------+---------+
; uartcom:u|d_reg1[8]                    ; 1       ;
; uartcom:u|d_reg1[2]                    ; 1       ;
; uartcom:u|d_reg1[1]                    ; 1       ;
; uartcom:u|d_reg1[0]                    ; 2       ;
; uartcom:u|d_reg1[3]                    ; 1       ;
; uartcom:u|d_reg1[5]                    ; 1       ;
; uartcom:u|d_reg1[6]                    ; 1       ;
; uartcom:u|d_reg1[4]                    ; 1       ;
; uartcom:u|d_reg1[7]                    ; 1       ;
; Total number of inverted registers = 9 ;         ;
+----------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output       ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------+
; 4:1                ; 15 bits   ; 30 LEs        ; 15 LEs               ; 15 LEs                 ; Yes        ; |main|code:c|formnex[12]         ;
; 5:1                ; 32 bits   ; 96 LEs        ; 0 LEs                ; 96 LEs                 ; Yes        ; |main|intercon:i|doutdec_reg[20] ;
; 6:1                ; 5 bits    ; 20 LEs        ; 10 LEs               ; 10 LEs                 ; Yes        ; |main|code:c|y_reg[2]            ;
; 7:1                ; 5 bits    ; 20 LEs        ; 10 LEs               ; 10 LEs                 ; Yes        ; |main|code:c|x_reg[0]            ;
; 6:1                ; 32 bits   ; 128 LEs       ; 32 LEs               ; 96 LEs                 ; Yes        ; |main|uartcom:u|i_reg1[15]       ;
; 7:1                ; 4 bits    ; 16 LEs        ; 4 LEs                ; 12 LEs                 ; Yes        ; |main|uartcom:u|i_reg[3]         ;
; 12:1               ; 4 bits    ; 32 LEs        ; 4 LEs                ; 28 LEs                 ; Yes        ; |main|intercon:i|data_reg[6]     ;
; 12:1               ; 22 bits   ; 176 LEs       ; 22 LEs               ; 154 LEs                ; Yes        ; |main|intercon:i|data_reg[18]    ;
; 8:1                ; 5 bits    ; 25 LEs        ; 5 LEs                ; 20 LEs                 ; Yes        ; |main|uartcom:u|cnt_reg[1]       ;
; 13:1               ; 3 bits    ; 24 LEs        ; 6 LEs                ; 18 LEs                 ; Yes        ; |main|intercon:i|cont_reg[0]     ;
; 14:1               ; 6 bits    ; 54 LEs        ; 18 LEs               ; 36 LEs                 ; Yes        ; |main|intercon:i|doutuart_reg[4] ;
; 9:1                ; 8 bits    ; 48 LEs        ; 8 LEs                ; 40 LEs                 ; Yes        ; |main|uartcom:u|d_reg[5]         ;
; 16:1               ; 3 bits    ; 30 LEs        ; 3 LEs                ; 27 LEs                 ; Yes        ; |main|intercon:i|contin_reg[2]   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |main|uartcom:u|d_reg1[8]        ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |main|uartcom:u|state_next1      ;
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; No         ; |main|decode:d|sampler           ;
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; No         ; |main|decode:d|sampler           ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |main|decode:d|sampler           ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |main|decode:d|sampler           ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |main|decode:d|sampler           ;
; 3:1                ; 9 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; No         ; |main|code:c|M                   ;
; 3:1                ; 31 bits   ; 62 LEs        ; 62 LEs               ; 0 LEs                  ; No         ; |main|code:c|M                   ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |main|code:c|M                   ;
; 16:1               ; 6 bits    ; 60 LEs        ; 24 LEs               ; 36 LEs                 ; No         ; |main|decode:d|sampler           ;
; 32:1               ; 2 bits    ; 42 LEs        ; 6 LEs                ; 36 LEs                 ; No         ; |main|decode:d|sampler           ;
; 8:1                ; 15 bits   ; 75 LEs        ; 15 LEs               ; 60 LEs                 ; No         ; |main|code:c|formnex_next        ;
; 66:1               ; 2 bits    ; 88 LEs        ; 8 LEs                ; 80 LEs                 ; No         ; |main|decode:d|X_ini_before[3]   ;
; 66:1               ; 2 bits    ; 88 LEs        ; 8 LEs                ; 80 LEs                 ; No         ; |main|decode:d|Y_ini_before[2]   ;
; 132:1              ; 2 bits    ; 176 LEs       ; 136 LEs              ; 40 LEs                 ; No         ; |main|decode:d|data_decoded[60]  ;
; 132:1              ; 2 bits    ; 176 LEs       ; 134 LEs              ; 42 LEs                 ; No         ; |main|decode:d|data_decoded[84]  ;
; 132:1              ; 2 bits    ; 176 LEs       ; 128 LEs              ; 48 LEs                 ; No         ; |main|decode:d|data_decoded[21]  ;
; 132:1              ; 2 bits    ; 176 LEs       ; 128 LEs              ; 48 LEs                 ; No         ; |main|decode:d|data_decoded[30]  ;
; 132:1              ; 6 bits    ; 528 LEs       ; 288 LEs              ; 240 LEs                ; No         ; |main|decode:d|data_decoded[19]  ;
; 132:1              ; 4 bits    ; 352 LEs       ; 132 LEs              ; 220 LEs                ; No         ; |main|decode:d|data_decoded[33]  ;
; 132:1              ; 6 bits    ; 528 LEs       ; 276 LEs              ; 252 LEs                ; No         ; |main|decode:d|data_decoded[94]  ;
; 132:1              ; 4 bits    ; 352 LEs       ; 140 LEs              ; 212 LEs                ; No         ; |main|decode:d|data_decoded[88]  ;
; 132:1              ; 2 bits    ; 176 LEs       ; 52 LEs               ; 124 LEs                ; No         ; |main|decode:d|data_decoded[37]  ;
; 132:1              ; 2 bits    ; 176 LEs       ; 30 LEs               ; 146 LEs                ; No         ; |main|decode:d|data_decoded[52]  ;
; 259:1              ; 4 bits    ; 688 LEs       ; 288 LEs              ; 400 LEs                ; No         ; |main|decode:d|data_decoded[9]   ;
; 259:1              ; 4 bits    ; 688 LEs       ; 284 LEs              ; 404 LEs                ; No         ; |main|decode:d|data_decoded[43]  ;
; 259:1              ; 11 bits   ; 1892 LEs      ; 891 LEs              ; 1001 LEs               ; No         ; |main|decode:d|data_decoded[48]  ;
; 259:1              ; 9 bits    ; 1548 LEs      ; 720 LEs              ; 828 LEs                ; No         ; |main|decode:d|data_decoded[24]  ;
; 259:1              ; 3 bits    ; 516 LEs       ; 126 LEs              ; 390 LEs                ; No         ; |main|decode:d|data_decoded[54]  ;
; 259:1              ; 3 bits    ; 516 LEs       ; 123 LEs              ; 393 LEs                ; No         ; |main|decode:d|data_decoded[65]  ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux75               ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux1440             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux2883             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux738              ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux2142             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux3546             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux153              ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux1596             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux2961             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux856              ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux2299             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux3664             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux311              ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux1714             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux3079             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux972              ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux2378             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux3780             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux427              ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux1831             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux3196             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux1089             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux2534             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux3898             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux505              ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux1908             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux3352             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux1247             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux2651             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux4015             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux660              ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux2027             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux3431             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux1362             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux2727             ;
; 408:1              ; 6 bits    ; 1632 LEs      ; 1632 LEs             ; 0 LEs                  ; No         ; |main|code:c|Mux4172             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: pll:pll_inst|altpll:altpll_component ;
+-------------------------------+-------------------+-------------------------------+
; Parameter Name                ; Value             ; Type                          ;
+-------------------------------+-------------------+-------------------------------+
; OPERATION_MODE                ; NORMAL            ; Untyped                       ;
; PLL_TYPE                      ; AUTO              ; Untyped                       ;
; QUALIFY_CONF_DONE             ; OFF               ; Untyped                       ;
; COMPENSATE_CLOCK              ; CLK0              ; Untyped                       ;
; SCAN_CHAIN                    ; LONG              ; Untyped                       ;
; PRIMARY_CLOCK                 ; INCLK0            ; Untyped                       ;
; INCLK0_INPUT_FREQUENCY        ; 20000             ; Signed Integer                ;
; INCLK1_INPUT_FREQUENCY        ; 0                 ; Untyped                       ;
; GATE_LOCK_SIGNAL              ; NO                ; Untyped                       ;
; GATE_LOCK_COUNTER             ; 0                 ; Untyped                       ;
; LOCK_HIGH                     ; 1                 ; Untyped                       ;
; LOCK_LOW                      ; 1                 ; Untyped                       ;
; VALID_LOCK_MULTIPLIER         ; 1                 ; Untyped                       ;
; INVALID_LOCK_MULTIPLIER       ; 5                 ; Untyped                       ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF               ; Untyped                       ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF               ; Untyped                       ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF               ; Untyped                       ;
; SKIP_VCO                      ; OFF               ; Untyped                       ;
; SWITCH_OVER_COUNTER           ; 0                 ; Untyped                       ;
; SWITCH_OVER_TYPE              ; AUTO              ; Untyped                       ;
; FEEDBACK_SOURCE               ; EXTCLK0           ; Untyped                       ;
; BANDWIDTH                     ; 0                 ; Untyped                       ;
; BANDWIDTH_TYPE                ; AUTO              ; Untyped                       ;
; SPREAD_FREQUENCY              ; 0                 ; Untyped                       ;
; DOWN_SPREAD                   ; 0                 ; Untyped                       ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF               ; Untyped                       ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF               ; Untyped                       ;
; CLK9_MULTIPLY_BY              ; 0                 ; Untyped                       ;
; CLK8_MULTIPLY_BY              ; 0                 ; Untyped                       ;
; CLK7_MULTIPLY_BY              ; 0                 ; Untyped                       ;
; CLK6_MULTIPLY_BY              ; 0                 ; Untyped                       ;
; CLK5_MULTIPLY_BY              ; 1                 ; Untyped                       ;
; CLK4_MULTIPLY_BY              ; 1                 ; Untyped                       ;
; CLK3_MULTIPLY_BY              ; 1                 ; Untyped                       ;
; CLK2_MULTIPLY_BY              ; 1                 ; Untyped                       ;
; CLK1_MULTIPLY_BY              ; 1                 ; Untyped                       ;
; CLK0_MULTIPLY_BY              ; 1                 ; Signed Integer                ;
; CLK9_DIVIDE_BY                ; 0                 ; Untyped                       ;
; CLK8_DIVIDE_BY                ; 0                 ; Untyped                       ;
; CLK7_DIVIDE_BY                ; 0                 ; Untyped                       ;
; CLK6_DIVIDE_BY                ; 0                 ; Untyped                       ;
; CLK5_DIVIDE_BY                ; 1                 ; Untyped                       ;
; CLK4_DIVIDE_BY                ; 1                 ; Untyped                       ;
; CLK3_DIVIDE_BY                ; 1                 ; Untyped                       ;
; CLK2_DIVIDE_BY                ; 1                 ; Untyped                       ;
; CLK1_DIVIDE_BY                ; 1                 ; Untyped                       ;
; CLK0_DIVIDE_BY                ; 5000              ; Signed Integer                ;
; CLK9_PHASE_SHIFT              ; 0                 ; Untyped                       ;
; CLK8_PHASE_SHIFT              ; 0                 ; Untyped                       ;
; CLK7_PHASE_SHIFT              ; 0                 ; Untyped                       ;
; CLK6_PHASE_SHIFT              ; 0                 ; Untyped                       ;
; CLK5_PHASE_SHIFT              ; 0                 ; Untyped                       ;
; CLK4_PHASE_SHIFT              ; 0                 ; Untyped                       ;
; CLK3_PHASE_SHIFT              ; 0                 ; Untyped                       ;
; CLK2_PHASE_SHIFT              ; 0                 ; Untyped                       ;
; CLK1_PHASE_SHIFT              ; 0                 ; Untyped                       ;
; CLK0_PHASE_SHIFT              ; 0                 ; Untyped                       ;
; CLK5_TIME_DELAY               ; 0                 ; Untyped                       ;
; CLK4_TIME_DELAY               ; 0                 ; Untyped                       ;
; CLK3_TIME_DELAY               ; 0                 ; Untyped                       ;
; CLK2_TIME_DELAY               ; 0                 ; Untyped                       ;
; CLK1_TIME_DELAY               ; 0                 ; Untyped                       ;
; CLK0_TIME_DELAY               ; 0                 ; Untyped                       ;
; CLK9_DUTY_CYCLE               ; 50                ; Untyped                       ;
; CLK8_DUTY_CYCLE               ; 50                ; Untyped                       ;
; CLK7_DUTY_CYCLE               ; 50                ; Untyped                       ;
; CLK6_DUTY_CYCLE               ; 50                ; Untyped                       ;
; CLK5_DUTY_CYCLE               ; 50                ; Untyped                       ;
; CLK4_DUTY_CYCLE               ; 50                ; Untyped                       ;
; CLK3_DUTY_CYCLE               ; 50                ; Untyped                       ;
; CLK2_DUTY_CYCLE               ; 50                ; Untyped                       ;
; CLK1_DUTY_CYCLE               ; 50                ; Untyped                       ;
; CLK0_DUTY_CYCLE               ; 50                ; Signed Integer                ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                       ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                       ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                       ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                       ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                       ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                       ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                       ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                       ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                       ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                       ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                       ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                       ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                       ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                       ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                       ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                       ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                       ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                       ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                       ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                       ;
; LOCK_WINDOW_UI                ;  0.05             ; Untyped                       ;
; LOCK_WINDOW_UI_BITS           ; UNUSED            ; Untyped                       ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED            ; Untyped                       ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED            ; Untyped                       ;
; DPA_MULTIPLY_BY               ; 0                 ; Untyped                       ;
; DPA_DIVIDE_BY                 ; 1                 ; Untyped                       ;
; DPA_DIVIDER                   ; 0                 ; Untyped                       ;
; EXTCLK3_MULTIPLY_BY           ; 1                 ; Untyped                       ;
; EXTCLK2_MULTIPLY_BY           ; 1                 ; Untyped                       ;
; EXTCLK1_MULTIPLY_BY           ; 1                 ; Untyped                       ;
; EXTCLK0_MULTIPLY_BY           ; 1                 ; Untyped                       ;
; EXTCLK3_DIVIDE_BY             ; 1                 ; Untyped                       ;
; EXTCLK2_DIVIDE_BY             ; 1                 ; Untyped                       ;
; EXTCLK1_DIVIDE_BY             ; 1                 ; Untyped                       ;
; EXTCLK0_DIVIDE_BY             ; 1                 ; Untyped                       ;
; EXTCLK3_PHASE_SHIFT           ; 0                 ; Untyped                       ;
; EXTCLK2_PHASE_SHIFT           ; 0                 ; Untyped                       ;
; EXTCLK1_PHASE_SHIFT           ; 0                 ; Untyped                       ;
; EXTCLK0_PHASE_SHIFT           ; 0                 ; Untyped                       ;
; EXTCLK3_TIME_DELAY            ; 0                 ; Untyped                       ;
; EXTCLK2_TIME_DELAY            ; 0                 ; Untyped                       ;
; EXTCLK1_TIME_DELAY            ; 0                 ; Untyped                       ;
; EXTCLK0_TIME_DELAY            ; 0                 ; Untyped                       ;
; EXTCLK3_DUTY_CYCLE            ; 50                ; Untyped                       ;
; EXTCLK2_DUTY_CYCLE            ; 50                ; Untyped                       ;
; EXTCLK1_DUTY_CYCLE            ; 50                ; Untyped                       ;
; EXTCLK0_DUTY_CYCLE            ; 50                ; Untyped                       ;
; VCO_MULTIPLY_BY               ; 0                 ; Untyped                       ;
; VCO_DIVIDE_BY                 ; 0                 ; Untyped                       ;
; SCLKOUT0_PHASE_SHIFT          ; 0                 ; Untyped                       ;
; SCLKOUT1_PHASE_SHIFT          ; 0                 ; Untyped                       ;
; VCO_MIN                       ; 0                 ; Untyped                       ;
; VCO_MAX                       ; 0                 ; Untyped                       ;
; VCO_CENTER                    ; 0                 ; Untyped                       ;
; PFD_MIN                       ; 0                 ; Untyped                       ;
; PFD_MAX                       ; 0                 ; Untyped                       ;
; M_INITIAL                     ; 0                 ; Untyped                       ;
; M                             ; 0                 ; Untyped                       ;
; N                             ; 1                 ; Untyped                       ;
; M2                            ; 1                 ; Untyped                       ;
; N2                            ; 1                 ; Untyped                       ;
; SS                            ; 1                 ; Untyped                       ;
; C0_HIGH                       ; 0                 ; Untyped                       ;
; C1_HIGH                       ; 0                 ; Untyped                       ;
; C2_HIGH                       ; 0                 ; Untyped                       ;
; C3_HIGH                       ; 0                 ; Untyped                       ;
; C4_HIGH                       ; 0                 ; Untyped                       ;
; C5_HIGH                       ; 0                 ; Untyped                       ;
; C6_HIGH                       ; 0                 ; Untyped                       ;
; C7_HIGH                       ; 0                 ; Untyped                       ;
; C8_HIGH                       ; 0                 ; Untyped                       ;
; C9_HIGH                       ; 0                 ; Untyped                       ;
; C0_LOW                        ; 0                 ; Untyped                       ;
; C1_LOW                        ; 0                 ; Untyped                       ;
; C2_LOW                        ; 0                 ; Untyped                       ;
; C3_LOW                        ; 0                 ; Untyped                       ;
; C4_LOW                        ; 0                 ; Untyped                       ;
; C5_LOW                        ; 0                 ; Untyped                       ;
; C6_LOW                        ; 0                 ; Untyped                       ;
; C7_LOW                        ; 0                 ; Untyped                       ;
; C8_LOW                        ; 0                 ; Untyped                       ;
; C9_LOW                        ; 0                 ; Untyped                       ;
; C0_INITIAL                    ; 0                 ; Untyped                       ;
; C1_INITIAL                    ; 0                 ; Untyped                       ;
; C2_INITIAL                    ; 0                 ; Untyped                       ;
; C3_INITIAL                    ; 0                 ; Untyped                       ;
; C4_INITIAL                    ; 0                 ; Untyped                       ;
; C5_INITIAL                    ; 0                 ; Untyped                       ;
; C6_INITIAL                    ; 0                 ; Untyped                       ;
; C7_INITIAL                    ; 0                 ; Untyped                       ;
; C8_INITIAL                    ; 0                 ; Untyped                       ;
; C9_INITIAL                    ; 0                 ; Untyped                       ;
; C0_MODE                       ; BYPASS            ; Untyped                       ;
; C1_MODE                       ; BYPASS            ; Untyped                       ;
; C2_MODE                       ; BYPASS            ; Untyped                       ;
; C3_MODE                       ; BYPASS            ; Untyped                       ;
; C4_MODE                       ; BYPASS            ; Untyped                       ;
; C5_MODE                       ; BYPASS            ; Untyped                       ;
; C6_MODE                       ; BYPASS            ; Untyped                       ;
; C7_MODE                       ; BYPASS            ; Untyped                       ;
; C8_MODE                       ; BYPASS            ; Untyped                       ;
; C9_MODE                       ; BYPASS            ; Untyped                       ;
; C0_PH                         ; 0                 ; Untyped                       ;
; C1_PH                         ; 0                 ; Untyped                       ;
; C2_PH                         ; 0                 ; Untyped                       ;
; C3_PH                         ; 0                 ; Untyped                       ;
; C4_PH                         ; 0                 ; Untyped                       ;
; C5_PH                         ; 0                 ; Untyped                       ;
; C6_PH                         ; 0                 ; Untyped                       ;
; C7_PH                         ; 0                 ; Untyped                       ;
; C8_PH                         ; 0                 ; Untyped                       ;
; C9_PH                         ; 0                 ; Untyped                       ;
; L0_HIGH                       ; 1                 ; Untyped                       ;
; L1_HIGH                       ; 1                 ; Untyped                       ;
; G0_HIGH                       ; 1                 ; Untyped                       ;
; G1_HIGH                       ; 1                 ; Untyped                       ;
; G2_HIGH                       ; 1                 ; Untyped                       ;
; G3_HIGH                       ; 1                 ; Untyped                       ;
; E0_HIGH                       ; 1                 ; Untyped                       ;
; E1_HIGH                       ; 1                 ; Untyped                       ;
; E2_HIGH                       ; 1                 ; Untyped                       ;
; E3_HIGH                       ; 1                 ; Untyped                       ;
; L0_LOW                        ; 1                 ; Untyped                       ;
; L1_LOW                        ; 1                 ; Untyped                       ;
; G0_LOW                        ; 1                 ; Untyped                       ;
; G1_LOW                        ; 1                 ; Untyped                       ;
; G2_LOW                        ; 1                 ; Untyped                       ;
; G3_LOW                        ; 1                 ; Untyped                       ;
; E0_LOW                        ; 1                 ; Untyped                       ;
; E1_LOW                        ; 1                 ; Untyped                       ;
; E2_LOW                        ; 1                 ; Untyped                       ;
; E3_LOW                        ; 1                 ; Untyped                       ;
; L0_INITIAL                    ; 1                 ; Untyped                       ;
; L1_INITIAL                    ; 1                 ; Untyped                       ;
; G0_INITIAL                    ; 1                 ; Untyped                       ;
; G1_INITIAL                    ; 1                 ; Untyped                       ;
; G2_INITIAL                    ; 1                 ; Untyped                       ;
; G3_INITIAL                    ; 1                 ; Untyped                       ;
; E0_INITIAL                    ; 1                 ; Untyped                       ;
; E1_INITIAL                    ; 1                 ; Untyped                       ;
; E2_INITIAL                    ; 1                 ; Untyped                       ;
; E3_INITIAL                    ; 1                 ; Untyped                       ;
; L0_MODE                       ; BYPASS            ; Untyped                       ;
; L1_MODE                       ; BYPASS            ; Untyped                       ;
; G0_MODE                       ; BYPASS            ; Untyped                       ;
; G1_MODE                       ; BYPASS            ; Untyped                       ;
; G2_MODE                       ; BYPASS            ; Untyped                       ;
; G3_MODE                       ; BYPASS            ; Untyped                       ;
; E0_MODE                       ; BYPASS            ; Untyped                       ;
; E1_MODE                       ; BYPASS            ; Untyped                       ;
; E2_MODE                       ; BYPASS            ; Untyped                       ;
; E3_MODE                       ; BYPASS            ; Untyped                       ;
; L0_PH                         ; 0                 ; Untyped                       ;
; L1_PH                         ; 0                 ; Untyped                       ;
; G0_PH                         ; 0                 ; Untyped                       ;
; G1_PH                         ; 0                 ; Untyped                       ;
; G2_PH                         ; 0                 ; Untyped                       ;
; G3_PH                         ; 0                 ; Untyped                       ;
; E0_PH                         ; 0                 ; Untyped                       ;
; E1_PH                         ; 0                 ; Untyped                       ;
; E2_PH                         ; 0                 ; Untyped                       ;
; E3_PH                         ; 0                 ; Untyped                       ;
; M_PH                          ; 0                 ; Untyped                       ;
; C1_USE_CASC_IN                ; OFF               ; Untyped                       ;
; C2_USE_CASC_IN                ; OFF               ; Untyped                       ;
; C3_USE_CASC_IN                ; OFF               ; Untyped                       ;
; C4_USE_CASC_IN                ; OFF               ; Untyped                       ;
; C5_USE_CASC_IN                ; OFF               ; Untyped                       ;
; C6_USE_CASC_IN                ; OFF               ; Untyped                       ;
; C7_USE_CASC_IN                ; OFF               ; Untyped                       ;
; C8_USE_CASC_IN                ; OFF               ; Untyped                       ;
; C9_USE_CASC_IN                ; OFF               ; Untyped                       ;
; CLK0_COUNTER                  ; G0                ; Untyped                       ;
; CLK1_COUNTER                  ; G0                ; Untyped                       ;
; CLK2_COUNTER                  ; G0                ; Untyped                       ;
; CLK3_COUNTER                  ; G0                ; Untyped                       ;
; CLK4_COUNTER                  ; G0                ; Untyped                       ;
; CLK5_COUNTER                  ; G0                ; Untyped                       ;
; CLK6_COUNTER                  ; E0                ; Untyped                       ;
; CLK7_COUNTER                  ; E1                ; Untyped                       ;
; CLK8_COUNTER                  ; E2                ; Untyped                       ;
; CLK9_COUNTER                  ; E3                ; Untyped                       ;
; L0_TIME_DELAY                 ; 0                 ; Untyped                       ;
; L1_TIME_DELAY                 ; 0                 ; Untyped                       ;
; G0_TIME_DELAY                 ; 0                 ; Untyped                       ;
; G1_TIME_DELAY                 ; 0                 ; Untyped                       ;
; G2_TIME_DELAY                 ; 0                 ; Untyped                       ;
; G3_TIME_DELAY                 ; 0                 ; Untyped                       ;
; E0_TIME_DELAY                 ; 0                 ; Untyped                       ;
; E1_TIME_DELAY                 ; 0                 ; Untyped                       ;
; E2_TIME_DELAY                 ; 0                 ; Untyped                       ;
; E3_TIME_DELAY                 ; 0                 ; Untyped                       ;
; M_TIME_DELAY                  ; 0                 ; Untyped                       ;
; N_TIME_DELAY                  ; 0                 ; Untyped                       ;
; EXTCLK3_COUNTER               ; E3                ; Untyped                       ;
; EXTCLK2_COUNTER               ; E2                ; Untyped                       ;
; EXTCLK1_COUNTER               ; E1                ; Untyped                       ;
; EXTCLK0_COUNTER               ; E0                ; Untyped                       ;
; ENABLE0_COUNTER               ; L0                ; Untyped                       ;
; ENABLE1_COUNTER               ; L0                ; Untyped                       ;
; CHARGE_PUMP_CURRENT           ; 2                 ; Untyped                       ;
; LOOP_FILTER_R                 ;  1.000000         ; Untyped                       ;
; LOOP_FILTER_C                 ; 5                 ; Untyped                       ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999              ; Untyped                       ;
; LOOP_FILTER_R_BITS            ; 9999              ; Untyped                       ;
; LOOP_FILTER_C_BITS            ; 9999              ; Untyped                       ;
; VCO_POST_SCALE                ; 0                 ; Untyped                       ;
; CLK2_OUTPUT_FREQUENCY         ; 0                 ; Untyped                       ;
; CLK1_OUTPUT_FREQUENCY         ; 0                 ; Untyped                       ;
; CLK0_OUTPUT_FREQUENCY         ; 0                 ; Untyped                       ;
; INTENDED_DEVICE_FAMILY        ; Cyclone IV E      ; Untyped                       ;
; PORT_CLKENA0                  ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLKENA1                  ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLKENA2                  ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLKENA3                  ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLKENA4                  ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLKENA5                  ; PORT_UNUSED       ; Untyped                       ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY ; Untyped                       ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY ; Untyped                       ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY ; Untyped                       ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY ; Untyped                       ;
; PORT_EXTCLK0                  ; PORT_UNUSED       ; Untyped                       ;
; PORT_EXTCLK1                  ; PORT_UNUSED       ; Untyped                       ;
; PORT_EXTCLK2                  ; PORT_UNUSED       ; Untyped                       ;
; PORT_EXTCLK3                  ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLKBAD0                  ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLKBAD1                  ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLK0                     ; PORT_USED         ; Untyped                       ;
; PORT_CLK1                     ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLK2                     ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLK3                     ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLK4                     ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLK5                     ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLK6                     ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLK7                     ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLK8                     ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLK9                     ; PORT_UNUSED       ; Untyped                       ;
; PORT_SCANDATA                 ; PORT_UNUSED       ; Untyped                       ;
; PORT_SCANDATAOUT              ; PORT_UNUSED       ; Untyped                       ;
; PORT_SCANDONE                 ; PORT_UNUSED       ; Untyped                       ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY ; Untyped                       ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY ; Untyped                       ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLKLOSS                  ; PORT_UNUSED       ; Untyped                       ;
; PORT_INCLK1                   ; PORT_UNUSED       ; Untyped                       ;
; PORT_INCLK0                   ; PORT_USED         ; Untyped                       ;
; PORT_FBIN                     ; PORT_UNUSED       ; Untyped                       ;
; PORT_PLLENA                   ; PORT_UNUSED       ; Untyped                       ;
; PORT_CLKSWITCH                ; PORT_UNUSED       ; Untyped                       ;
; PORT_ARESET                   ; PORT_UNUSED       ; Untyped                       ;
; PORT_PFDENA                   ; PORT_UNUSED       ; Untyped                       ;
; PORT_SCANCLK                  ; PORT_UNUSED       ; Untyped                       ;
; PORT_SCANACLR                 ; PORT_UNUSED       ; Untyped                       ;
; PORT_SCANREAD                 ; PORT_UNUSED       ; Untyped                       ;
; PORT_SCANWRITE                ; PORT_UNUSED       ; Untyped                       ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY ; Untyped                       ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY ; Untyped                       ;
; PORT_LOCKED                   ; PORT_UNUSED       ; Untyped                       ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED       ; Untyped                       ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY ; Untyped                       ;
; PORT_PHASEDONE                ; PORT_UNUSED       ; Untyped                       ;
; PORT_PHASESTEP                ; PORT_UNUSED       ; Untyped                       ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED       ; Untyped                       ;
; PORT_SCANCLKENA               ; PORT_UNUSED       ; Untyped                       ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED       ; Untyped                       ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY ; Untyped                       ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY ; Untyped                       ;
; M_TEST_SOURCE                 ; 5                 ; Untyped                       ;
; C0_TEST_SOURCE                ; 5                 ; Untyped                       ;
; C1_TEST_SOURCE                ; 5                 ; Untyped                       ;
; C2_TEST_SOURCE                ; 5                 ; Untyped                       ;
; C3_TEST_SOURCE                ; 5                 ; Untyped                       ;
; C4_TEST_SOURCE                ; 5                 ; Untyped                       ;
; C5_TEST_SOURCE                ; 5                 ; Untyped                       ;
; C6_TEST_SOURCE                ; 5                 ; Untyped                       ;
; C7_TEST_SOURCE                ; 5                 ; Untyped                       ;
; C8_TEST_SOURCE                ; 5                 ; Untyped                       ;
; C9_TEST_SOURCE                ; 5                 ; Untyped                       ;
; CBXI_PARAMETER                ; pll_altpll        ; Untyped                       ;
; VCO_FREQUENCY_CONTROL         ; AUTO              ; Untyped                       ;
; VCO_PHASE_SHIFT_STEP          ; 0                 ; Untyped                       ;
; WIDTH_CLOCK                   ; 5                 ; Signed Integer                ;
; WIDTH_PHASECOUNTERSELECT      ; 4                 ; Untyped                       ;
; USING_FBMIMICBIDIR_PORT       ; OFF               ; Untyped                       ;
; DEVICE_FAMILY                 ; Cyclone IV E      ; Untyped                       ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED            ; Untyped                       ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF               ; Untyped                       ;
; AUTO_CARRY_CHAINS             ; ON                ; AUTO_CARRY                    ;
; IGNORE_CARRY_BUFFERS          ; OFF               ; IGNORE_CARRY                  ;
; AUTO_CASCADE_CHAINS           ; ON                ; AUTO_CASCADE                  ;
; IGNORE_CASCADE_BUFFERS        ; OFF               ; IGNORE_CASCADE                ;
+-------------------------------+-------------------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                         ;
+-------------------------------+--------------------------------------+
; Name                          ; Value                                ;
+-------------------------------+--------------------------------------+
; Number of entity instances    ; 1                                    ;
; Entity Instance               ; pll:pll_inst|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                               ;
;     -- PLL_TYPE               ; AUTO                                 ;
;     -- PRIMARY_CLOCK          ; INCLK0                               ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                                ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                    ;
;     -- VCO_MULTIPLY_BY        ; 0                                    ;
;     -- VCO_DIVIDE_BY          ; 0                                    ;
+-------------------------------+--------------------------------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
    Info: Version 10.0 Build 218 06/27/2010 SJ Web Edition
    Info: Processing started: Tue Oct 22 00:17:10 2013
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off main -c main
Info: Found 2 design units, including 1 entities, in source file uart.vhd
    Info: Found design unit 1: uartcom-uart
    Info: Found entity 1: uartcom
Info: Found 2 design units, including 1 entities, in source file recode.vhd
    Info: Found design unit 1: recode-Gate_level
    Info: Found entity 1: recode
Info: Found 2 design units, including 1 entities, in source file main.vhd
    Info: Found design unit 1: main-structure
    Info: Found entity 1: main
Info: Found 2 design units, including 1 entities, in source file intercon.vhd
    Info: Found design unit 1: intercon-structure
    Info: Found entity 1: intercon
Info: Found 2 design units, including 1 entities, in source file decode.vhd
    Info: Found design unit 1: decode-Gate_level
    Info: Found entity 1: decode
Info: Found 2 design units, including 1 entities, in source file code.vhd
    Info: Found design unit 1: code-failure
    Info: Found entity 1: code
Info: Found 2 design units, including 1 entities, in source file pll.vhd
    Info: Found design unit 1: pll-SYN
    Info: Found entity 1: pll
Info: Elaborating entity "main" for the top level hierarchy
Info: Elaborating entity "uartcom" using architecture "A:uart" for hierarchy "uartcom:u"
Info: Elaborating entity "decode" using architecture "A:gate_level" for hierarchy "decode:d"
Info: Elaborating entity "code" using architecture "A:failure" for hierarchy "code:c"
Info: Elaborating entity "recode" using architecture "A:gate_level" for hierarchy "recode:r"
Info: Elaborating entity "intercon" using architecture "A:structure" for hierarchy "intercon:i"
Info: Elaborating entity "pll" for hierarchy "pll:pll_inst"
Info: Elaborating entity "altpll" for hierarchy "pll:pll_inst|altpll:altpll_component"
Info: Elaborated megafunction instantiation "pll:pll_inst|altpll:altpll_component"
Info: Instantiated megafunction "pll:pll_inst|altpll:altpll_component" with the following parameter:
    Info: Parameter "bandwidth_type" = "AUTO"
    Info: Parameter "clk0_divide_by" = "5000"
    Info: Parameter "clk0_duty_cycle" = "50"
    Info: Parameter "clk0_multiply_by" = "1"
    Info: Parameter "clk0_phase_shift" = "0"
    Info: Parameter "compensate_clock" = "CLK0"
    Info: Parameter "inclk0_input_frequency" = "20000"
    Info: Parameter "intended_device_family" = "Cyclone IV E"
    Info: Parameter "lpm_hint" = "CBX_MODULE_PREFIX=pll"
    Info: Parameter "lpm_type" = "altpll"
    Info: Parameter "operation_mode" = "NORMAL"
    Info: Parameter "pll_type" = "AUTO"
    Info: Parameter "port_activeclock" = "PORT_UNUSED"
    Info: Parameter "port_areset" = "PORT_UNUSED"
    Info: Parameter "port_clkbad0" = "PORT_UNUSED"
    Info: Parameter "port_clkbad1" = "PORT_UNUSED"
    Info: Parameter "port_clkloss" = "PORT_UNUSED"
    Info: Parameter "port_clkswitch" = "PORT_UNUSED"
    Info: Parameter "port_configupdate" = "PORT_UNUSED"
    Info: Parameter "port_fbin" = "PORT_UNUSED"
    Info: Parameter "port_inclk0" = "PORT_USED"
    Info: Parameter "port_inclk1" = "PORT_UNUSED"
    Info: Parameter "port_locked" = "PORT_UNUSED"
    Info: Parameter "port_pfdena" = "PORT_UNUSED"
    Info: Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info: Parameter "port_phasedone" = "PORT_UNUSED"
    Info: Parameter "port_phasestep" = "PORT_UNUSED"
    Info: Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info: Parameter "port_pllena" = "PORT_UNUSED"
    Info: Parameter "port_scanaclr" = "PORT_UNUSED"
    Info: Parameter "port_scanclk" = "PORT_UNUSED"
    Info: Parameter "port_scanclkena" = "PORT_UNUSED"
    Info: Parameter "port_scandata" = "PORT_UNUSED"
    Info: Parameter "port_scandataout" = "PORT_UNUSED"
    Info: Parameter "port_scandone" = "PORT_UNUSED"
    Info: Parameter "port_scanread" = "PORT_UNUSED"
    Info: Parameter "port_scanwrite" = "PORT_UNUSED"
    Info: Parameter "port_clk0" = "PORT_USED"
    Info: Parameter "port_clk1" = "PORT_UNUSED"
    Info: Parameter "port_clk2" = "PORT_UNUSED"
    Info: Parameter "port_clk3" = "PORT_UNUSED"
    Info: Parameter "port_clk4" = "PORT_UNUSED"
    Info: Parameter "port_clk5" = "PORT_UNUSED"
    Info: Parameter "port_clkena0" = "PORT_UNUSED"
    Info: Parameter "port_clkena1" = "PORT_UNUSED"
    Info: Parameter "port_clkena2" = "PORT_UNUSED"
    Info: Parameter "port_clkena3" = "PORT_UNUSED"
    Info: Parameter "port_clkena4" = "PORT_UNUSED"
    Info: Parameter "port_clkena5" = "PORT_UNUSED"
    Info: Parameter "port_extclk0" = "PORT_UNUSED"
    Info: Parameter "port_extclk1" = "PORT_UNUSED"
    Info: Parameter "port_extclk2" = "PORT_UNUSED"
    Info: Parameter "port_extclk3" = "PORT_UNUSED"
    Info: Parameter "width_clock" = "5"
Info: Found 1 design units, including 1 entities, in source file db/pll_altpll.v
    Info: Found entity 1: pll_altpll
Info: Elaborating entity "pll_altpll" for hierarchy "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated"
Warning: Cannot process state machine "|main|uartcom:u|state_reg1" using user-encoded method
Warning: Cannot process state machine "|main|uartcom:u|state_reg" using user-encoded method
Info: Generating hard_block partition "hard_block:auto_generated_inst"
    Info: Adding node "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1"
Info: Implemented 87559 device resources after synthesis - the final resource count might be different
    Info: Implemented 2 input pins
    Info: Implemented 1 output pins
    Info: Implemented 87555 logic cells
    Info: Implemented 1 PLLs
Info: Quartus II Analysis & Synthesis was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 497 megabytes
    Info: Processing ended: Tue Oct 22 00:52:59 2013
    Info: Elapsed time: 00:35:49
    Info: Total CPU time (on all processors): 00:34:53


