數位助聽器之低電壓/低功率類比前端技術(I) 
“Low-Voltage/Low-Power Analog Front-End Techniques for Digital Hearing Aids (I)” 
計畫編號：NSC95-2221-E-194-091 
執行期間：95年 8月 1日 至 96年 7月 31日 
主持人：李順裕 中正大學電機工程系副教授 
 
一、 中文摘要 
本研究目的在於設計數位助聽器系統所
需之類比前端（analog front-end circuit）
與混合訊號介面（mixed-signal interface）
電路。電路設計將朝向低電壓、低功率消耗為
目的，使整個類比前端電路達到體積小、重量
輕、耗電量低及攜帶方便，以符合助聽器市場
的需求。整個系統包含前置放大器、自動增益
控制器、濾波器、類比數位轉換器、數位類比
轉換器及功率放大器等六大電路方塊，主要功
能為攫取外在之聲音訊號，經過放大與濾波訊
號處理，並轉成數位訊號至 DSP處理器，此
外接收 DSP輸出訊號，經數位類比轉換與功
率放大器驅動助聽器喇叭，整個接收與傳輸介
面將在三年內完成，並運用系統晶片設計概
念，將電路整合成單一晶片。 
本計畫分三年執行，在第一年首先建立整
個訊號傳輸系統的系統規格。初期並先完成基
本電路單元設計，以低電壓、低功率為設計目
標，逐步完成各個區塊電路之積體電路實現。
第二年計畫將延續第一年的設計分析與驗證
結果，進一步做必要的修正與改進，並結合區
塊電路模組進行臨床測試，同時與行為模擬作
分析比對，以確保所設計電路能符合系統要
求。第三年主要進行模組之整合晶片製作，與
更低電壓電之電路技術研究，並持續進行與其
他子計畫之整合與臨床測試。為達成此目標，
本計畫將發展以下之技術： 
1. 低 電 壓 ， 低 功 率 之 類 比 積 體 電 路
（OPAMP、Preamplifier）電路模擬，分析
與製作技術。 
2. 自動增益控制系統、低通濾波器系統與三
角積分類比/數位轉換器系統分析與模擬。 
3. 自動增益控制、類比濾波器、類比/數位轉
換器、數位/類比轉換器積體電路設計技
術。 
4. 建立類比與數位整合電路之模擬平台。 
5. 系統整合，即將所有電路方塊做整合，並
做系統驗證與模擬。 
6. 將整個訊號傳輸系統結合DSP與感測元件
（麥克風、喇叭），並配合臨床人員做臨
床資料攫取與驗証。 
英文摘要 
The goal of this project is to develop analog 
front-end circuits for digital hearing aids. The 
trend in the design issue of all the circuits is 
low-voltage and low-power, so the system can be 
a small-size, light-weight, low power 
consumption and portable one to fulfil the 
hearing aid market requirement. This system 
includes pre-amplifier, automatic gain control, 
filter, analog-to-digital converter (ADC), 
digital-to-analog converter (DAC), power 
amplifier. The main function is to acquire the 
sound from the nature, to amplifier and filter the 
signal, and further quantify the analog signal to 
digital code for DSP processing. Meanwhile, the 
DSP output code should be also transferred to 
analog signal and power amplifier to drive the 
trumpet. The analog front-end transceiver will be 
accomplished and integrated in single-chip in the 
three years. 
圖一、不同年齡之聰閔位階圖 
 (Ref:Aural Rehabilitation(3rd ed),by R.H.Hull, 1997, P.300) 
圖三、數位助聽器方塊圖 
圖二、人類聽覺的範圍 
感知頻率範圍為16 Hz到18 kHz的聲音，動態
範圍約1000倍。超出人類聽覺感知範圍，如20 
kHz 以 上 的 聲 波 ，我們稱之為超音波
(ultrasonic)。人耳對於1 kHz到5 kHz的聲音
最為敏感，但是對於1 kHz以下與5 kHz以上的
聲音，就要較大的音強才聽得到，這條聽得到
的 臨 界 曲 線 就 是 聽 覺 閾 (hearing 
threshold)。1 kHz頻率的聲音將音強增加到
90 dB以上時，聽覺上就很刺耳，不同頻率的
聲音其刺耳感覺的音強不太一樣，其連成的曲
線叫做厭煩(annoyance)曲線。如果音強再增
大，耳朵會痛，這就是聽覺的上限，大約在120
〜140 dB。人們說話的聲音大約在100 Hz到7 
kHz之間，音強大約是在30 dB〜80 dB的範圍，
即圖二中灰色標示的區域。由上述之說明，將
可作為本計畫設計電路之參考。 
本計畫主要研究訊號處理之介面電路，
其方塊如圖三所示，包含前置放大器
（Preamplifier）、自動增益控制（AGC）、
類比濾波器(Analog Filter)、類比/數位轉換
器（ADC）、數位/類比轉換器（DAC）、功率 
放大器（Power Amplifier），目的在將微弱
之聲音訊號放大至聽覺範圍，並可接受數位訊
號處理端之指令，自動調整音量大小，此外，
可依聽障者之需求擷取適合之頻帶訊號。因此
本計畫將透過圖二所訂之規格，設計增益以
20dB〜50dB為規格之放大器，並加入自動增益
控制機制(約 30dB)[2]；濾波器則需依據系統
需求設計不同訊號頻寬[3-4]，將採用具有高
準確性的交換電容濾波器進行設計；類比數位
轉換器以低功率、高解析度（>10-bit）為設
計規格，預計採用高階三角積分類比數位與數
位類比轉換器設計[5-8]；功率放大器將採用
具有高效之 Class-D 功率放大器架構[9]。由
於係應用在助聽器訊號處理晶片上，因此研究
設計的重點將放在高精確度、低雜訊、低功率
及低電壓等主題上。 
本研究計畫預計以三年時間來開發完成上
述的低電壓/低功率介面電路，利用國內優越
的半導體製造技術，將整合半導體科技、積體
電路設計及生醫數位訊號處理等技術於生醫
系統晶片中，相信未來將可成為下一世代的明
星產業。綜合上述的說明，高品質數位助聽器
系統之設計及研究是一個重要且前瞻性的課
題，對於國內學術研究、微電子產業發展及單
晶片系統相關設計人才培育均會有莫大的助
益。 
 
AGC Filter ADC
Preamplifier
DSP
Mic
DAC Power Amplifier
圖五、(a) 前置放大器電路圖 (b) 本計畫所提出之低電壓 two-stage OTA電路 
三、 研究方法及成果 
本計畫主要研究應用於數位助聽器類比
前端（analog front-end circuit）與混合訊
號介面（mixed-signal interface）的電路設
計，設計目標朝高解析度、高動態範圍、低電
壓與低功率設計方向著手，使研發出之電路可
處理低音量與高分貝之聲音訊號，並能保持訊
號之品質，在低電壓設計方面將有助於與數位
電路之整合，而低功率之設計可使數位式助聽
器（Digital Hearing Aid, DHA）的電池壽命
得以大幅延長。 
ㄧ個數位式助聽器的基本方塊圖，如圖四
所示，主要包含 analog front-end circuit、
mixed-signal interface、DSP processor，
其中 analog front-end circuit 主要由
microphone preamplifier、automatic gain 
control (AGC) circuit、analog filter 組
成，此部分可透過外部 PC 控制，針對病患需
求初步調整或動態調整電路之動態訊號範圍
與音量大小，而動態範圍之規格與濾波器之頻
帶選擇，將視 DSP演算法、DSP架構及臨床測
試資料結果而定。在第一年中，本計畫主要完
成 preamplifier、Automatic Gain Control 
(AGC)、Filter、Sigma-Delta Modulator (SDM)
主要方塊電路的積體電路設計、製作與部分方
塊電路的量測。以下將分別描述各個方塊電路
設計之研究成果。 
(一) 前置放大器與自動增益控制電路 
此部分電路均採雙端設計，以提高訊號處
理之解析度，未來將進一步整合 Microphone 
Chip，整個電壓操作在 0.6V 左右。其電路架
構如下： 
1. 前置放大器 
前置放大器由轉導放大器(Operational 
Transconductance Amplifier)與 PMOS電晶體
近似為可變電阻所構成，為了讓電晶體工作於
0.6V之電壓，本計畫採用基體注入技術(Body 
Driven)以降低 PMOS的臨界電壓 Vth，讓電路
能在弱反轉區(Weak inversion)適當的工作，
達到低電壓與低功率設計目的。PreAmp與 OTA
電路如圖五所示。 
 
 
 
 
 
 
 
 
 
 
 
 
2. 自動增益控制電路 
自動增益控制電路(AGC)共包含三個子電
路（如圖六所示）：可變增益放大器(Variable 
Gain Amplifier)、峰值檢測器(Peak Detector)
及比較器(Comparator)，AGC主要功能是將前
一級放大器的訊號壓縮為一穩定訊號，再傳送
給下一級的數位訊號處理器。為了達到低電壓
(針對低電壓太陽能電池設計)、低功率(增加
電池壽命)、指數控制的要求，以上所示之電
路均操作於 Weak inversion。 
M4Vb1
M2A M2B VbnM3A M3B
RA RB
Vop
Vip
M1A M2A
VDD
M4'Vb1
M2A’ M2B’ VbnM3A’ M3B’
RA’ RB’
Von
M1A’ M2A’
VDD
RC Cc
Vbn
RC’Cc’
Vin
Vo+
V1
V1
Vo-
MR21
MR22
(a) (b)
圖八、六階帶通交換式電容濾波器與照相圖 
圖九、五階低通 Gm-C濾波器 
32
0µ
m
420痠
Cap Array
(二) 類比濾波器設計 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
類比濾波器之設計考量主要為如何搭配
高階濾波器架構與交換電容電路及低電壓 OTA
運算放大器之電路設計技術，完成具有低功率
消耗之高階類比濾波器。本計畫在系統設計上
採用 Ladder Type Filter 架構，電路設計使
用兩種技術實現，將分述如下： 
1. 交換電容濾波器設計 
圖八為六階帶通濾波器與其照相圖，帶通
濾 波 器 主 要 採 用 交 換 運 算 放 大 器
（Switched-OPAMP）技術以減少功率消耗，此
系統可處理語音訊號，目前已投稿至 IEE 期刊
[23]。 
2. Gm-C濾波器設計 
轉導電容濾波器主要是由轉導放大器與
電容組成，因此需先設計轉導放大器，之後再
把整個濾波器接起來，為達到低電壓與低功率
設計目的，所有轉導放大器皆操作在 1V及若
反轉區(weak inversion)。圖九為五階低通濾波
器積體電路設計成果，目前已完成量測，正擬
投稿 IEEE會議論文與期刊中。 
表四與表五為電路量測與現有文獻比
較，由表中可知所提出之電路具有較低功率消
耗，其技術指標亦優於現有文獻。 
 
 
 
 
 
 
 
 
 
 
 
 
(三) 類比數位轉換器設計 
為同時開發低電壓低功率與高解析度電
類 比 數 位 轉 換 器 （ Analog-to-Digital 
Converter, ADC）電路，本計畫將分別開發 1V
低功率連續近似式類比數位轉換器與 14-bit
三角積分調變器。其分述如下： 
VDD
VDD
VDD
Vin-
-
+
+
-
OP 1
-
+
+
-
OP 2
2f
1f
2f
1f
1f
2f
2f
1f
1f
1f
2Pf
2Pf2f
2f1Pf
1Pf
2f1f
CDC1
C1
C1
C2
C2
5 2Ca
5 2Ca
VDD
1f
2 Pf
VDD
2 1Ca
2 1Ca
CDC3
Vin+
VoZ1+
Voz2-
VDD
1f
2Pf
CDC2
VDD
2f
1Pf
CDC4
VDD
2f
1Pf
VDD
VDD
-
+
+
-
OP 1
-
+
+
-
OP 2
1f
2f
2f
1f
2Pf 2f 1Pf
C1
C1
C2
C2 5 2Ca
2Pf
VDD
2 1CaVoy2+
Voy2-
VDD
1f
2Pf
CDC2
VDD
2f
1Pf
CDC4
CDC1
VDD
1f2f
1Pf
1f
1Pf2f
VDD
2 1Ca
5 2Ca
1f
2Pf
2f
CDC3
VDD
1f
VDD
VDD
VDD
-
+
+
-
OP 1
-
+
+
-
OP 2
1f
1f
2f
2f
1f
1f
2Pf
2Pf2f
2f1Pf
1Pf
2f1f
CDC1
C1
C1
C2
C2
5 2Ca
5 2Ca
VDD
1f
2Pf
VDD
2 1Ca
2 1Ca
CDC3
Voz3+
Voz3-
VDD
1f
2 Pf
CDC2
VDD
2f
1Pf
CDC4
VDD
2f
1Pf
Vout-
Vout+
C1/Rs
C1/Rs
C1/RL
C1/RL
C1/Rs1
C1/Rs1
Cgain2
Cgain4Cgain4
Cgain1
Cgain3
Cgain3
Cgain1
Cgain2
Gm Gm
G
m Gm
G
m Gm
G
m Gm
G
m GmG
m
-Vi
+Vi
+Vo
-Vo
C1 C3
C5
C4
C2
Gnd!
VssA!
G
nd
d!
VddA!
Vi
n+
Vi
n-
Vs
s!
R
bi
as
Vd
d!
VddD!
VssD!
CK
phi2p
phi1p
phi2
phi1
Vo
z1
+
Vo
z1
-
Vo
y2
+
Vo
y2
-
Vo
z3
+
Vo
z3
-
B
iq
ua
d(
Z1
)
B
iq
ua
d(
Y2
)
B
iq
ua
d(
Z3
)
C
K
 g
en
610um
55
0u
m
圖十、SA ADC系統方塊圖 
圖十一、SA ADC系統佈局圖 
圖十二、4th Feed-Forward SDM之架構圖 
1. 1V低功率連續近似式類比數位轉換器 
此低電壓低功率電路設計目標主要針對
應用於其他生醫檢測系統（如心律調整器），
然研究成果經適當修正（如結合三角積分調變
器）即可應用於數位助聽器。因此，本計畫考
量系統所需的低速取樣頻率、解析度(8bit)，
與低功率的耗能，採用連續近似式類比數位轉
換器(SAADC) 來實現，其基本架構如圖十所
示，其架構包含了取樣保持電路(Sample and 
hold circuit)、電壓比較器 (comparator)、控
制邏輯單元(Control Logic)、以及一個數位類
比轉換器(DAC)。類比訊號經由取樣保持電
路，對訊號進行取樣與保持。此電壓在與內部
的數位類比轉換器所產生的參考電壓，經由比
較器比較後，其結果會提供給控制邏輯單元處
理。此邏輯單元採用二元搜尋(Binary search)
邏輯控制，使得數位類比轉換器產生所要的預
測參考電壓值，而用以進行下一個位元的判斷
操作。而同時，比較器得到的上一個週期，預
測電壓值與取樣電壓值的比較結果，如此可以
決定出上一個週期時的位元值。SA ADC 由最
高位元開始搜尋，一直到最低位元的產生，而
完成一個完整的程序。等到運算完畢，再由暫
存器將所得位元組經過輸出緩衝器送出。由於
處理一個位元需要一個時脈週期，再加上訊號
取樣時脈週期，所以對一個 N位元的類比數位
轉換器，其運算最少需要 N+1 個時脈週期才
能產生輸出。正因其電路是重複使用於每個位
元的產生，所以其結構簡單，可節省面積與功
率消耗。 
 
 
 
 
圖十一與表六為此電路佈局圖與現有文
獻比較表，有表中可知所提出之電路具有較低
功率特性，此電路已於五月份透過 CIC製作，
目前正擬投稿 IEEE會議論文中。 
 
2. 14-bit三角積分調變器設計 
三角積分類比數位轉換器(Sigma Delta 
Analog to Digital Converter, SDADC)是由三
角積分調變器(Sigma Delta Modulator, SDM)
和降頻器(Decimator)所組成的。而其中電路設
計的主要瓶頸為 SDM，本計畫主要針對 SDM
進行設計、製作與量測。本計畫選用了四階
Feed-forward的架構實現 SDM，其架構圖如
圖十二所示。 
 
 
 
此 SDM的主要功能敘述如下： 
1. 此 SDM能在不同的頻寬下正常工作，換句
話說，就是能應用在不同的場合。本計畫選
用三個頻寬來操作： 4kHz、 10kHz、
22.5kHz，分別可以應用在：麥克風、助聽
N-bit accuracy
Successive-Approximation 
Register (SAR) and control 
logic
S/H
Comparator
Digital Outputs
+
?
……
DAC
Vin
0b1-Nb 2-Nb
Conversion 
Start
X(z) H(z)
Y(z)
H(z) H(z) H(z)g1
b1
g4g3g2
b2
a1 a2 a4a3
-
-
-
DAC
表七：SDM系統模擬，電路模擬與晶片量測之結果比較 (以 10kHz頻寬為例) 
 
System 
simulation 
Circuit 
simulation 
Measurement 
result 
Input frequency(KHz) 2.5 2.5 2.5 
Sampling rate(MHz) 1.28 1.28 1.28 
Bandwidth(kHz) 10 10 10 
SNR(dB) 88 88 84 
SNDR(dB) 88 86 84 
Dynamic Range(dB) 91 - 90 
Power Dissipation - 13.1mW 15mW 
 
四、 結論與討論 
本研究計畫在第一年已完成含前置放大
器、自動控制增益、類比濾波器、類比數位轉
換器之類比前端相關積體電路，所有晶片皆陸
續透過 CIC下線，部分電路已完成量測並投稿
與刊登於 IEE/IEEE期刊中。 
 
五、 計畫成果自評 
1. 研究內容與計劃相符程度：98%符合。 
2. 本年度計畫在 Preamplifier 與 AGC 方
面：已針對類比前端電路加以設計、製作與
量測，目前論文撰稿中。 
3. 本年度計畫在 Analog Filter方面：針對
系統架構有創新的設計；而低電壓放大器部
份，則是有達低功率的耗損。在量測上面，
也有提供了所需的線性度與動態範圍，達到
系統要求的表現。其功率與面積都適用於未
來的 SoC 整合上。本濾波器也獲得 95 年度
CIC優良晶片，並發表於 IEE期刊論文[23]，
另外，在 Gm-C Filter設計上已完成晶片製
作與量測，目前正擬投稿於 IEEE JSSC期刊。 
4. 本計畫在 ADC circuit方面：SR ADC目前
已透過 CIC下線，預計十月份完成量測與期
刊論文撰寫。而在 SDM設計上已分別完成低
電壓 SD ADC設計與高解析度 SDM設計，前者
除系統上面的可調性有創新外，針對
modulator 各部份電路也皆有新的設計，
modulator 面積上更是微小化以利整合，此
ADC的 modulator曾獲得了 95年度的 CIC優
良晶片；整個 ADC已發表於 IEEE TCAS-I期
刊中[34]。後者高解析度 SDM晶片除獲得今
年教育部 SIP競賽特優外，並已投稿至 IEEE 
TCAS-I期刊[35]. 
5. 整體計畫成果除競賽獲獎與優良晶片
外，共有兩篇 IEEE期刊發表[34,36]，一篇
IET期刊發表[23]，與投稿 IEEE期刊各一篇
[35]，撰寫中論文兩篇，及發表國內外會議
論文七篇[37-43]。 
6. 為落實參與研究人員之實務經驗，所開發
之技術已全部透過國家晶片中心(CIC)完成
晶片製作，共完成 6顆晶片製作，部分電路
已完成量測，所量測晶片皆與設計結果接
近，並陸續撰寫論文中。 
 
六、 參考文獻 
[1] http://www.moi.gov.tw, 中華民國內政部網頁 
[2] Ml Li, H. G. McAllister, et. Al., “Wavelet-based 
Nonlinear AGC Method for Hearing Aid Loudness 
Compensation,” IEE Proceeding of Vis. Image 
Signal Process., Vol. 147, No. 6, pp. 502-507, Dec. 
2000. 
[28] Veeravalli, A. et al.–“Transconductance Amplifier 
Structures With Very Small Transconductances: A 
Comparative Design Approach”, IEEE JSSC, Vol. 
37, No. 6, pp 770-775, June 2002 
[29] Sergio Solis-Bustos , Jose Silva-Martinez ,“A 60db 
dynamic-range cmos sixth-order 2.4hz low-pass filter 
for medical applications,” IEEE Trans. Circuits Syst. 
II:Analog Digit. Signal Process., vol.47, no.12, 
pp.1391-1398,Dec.2000. 
[30] M.Scoott,B.Boser,and K.Pister,”An ultra-low-energy 
ADC for smart dust,” IEEE J. Solid-State Circuits, 
vol.38,no. 7, pp. 1123-1129, Jul. 2003. 
[31] Abdelhalim, K.; MacEachern, L.; Mahmoud, S.,”A 
Nanowatt ADC for Ultra Low Power Applications,” 
IEEE ISCAS, May 2006, pp. 21-24. 
[32] S.Mortezapour and E.K.F.Lee,”A 1-V,8Bit 
Successive Approximation ADC in Standard CMOS 
Process ,”IEEE JSSC, vol.35, no.4,pp.642-646, 
April 2000. 
[33] J.Sauerbrey,D.Schmitt-Landsiedel,and R.Thewes,”A 
0.5-V 1-uW Successive Approximation ADC,”IEEE 
JSSC, vol. 38,no. 7, pp. 1261-1265, Jul. 2003. 
[34] Shuenn-Yuh Lee and Chih-Jen Cheng, “A 
Low-Voltage and Low-Power Adaptive 
Switched-Current Sigma-Delta ADC for 
Bio-Acquisition Microsystems,” IEEE Trans. on 
Circuits and Systems-I : Regular Paper, Vol. 53, No. 
12, pp. 2628-2636, Dec., 2006. 
[35] Shuenn-Yuh Lee, Jia-Hua Hong, and Chi-Ching Lin, 
“A Systematic Design of Fourth-Order Sigma-Delta 
Modulator with Feedforward Architecture for 
Hearing Aids,” Submitted to IEEE Trans. on Circuits 
and Systems-I : Regular Paper. 
[36] Shuenn-Yuh Lee and Kung-Ming Kao,” A 1-V 
Wideband Low-Power CMOS Active Differential 
Power Splitter for Wireless Communication,” Will 
be published in IEEE Trans. on Microwave Theory 
and Technology, Aug. 2007. 
[37] Shuenn-Yuh Lee, Jia-Hua Hong, Chi-Ching Lin, 
Chui-Kum Chiu, and Sheng-Jing Ku, ”A 14-Bit 
Fourth-Order Sigma-Delta Modulator with 
Feedforward Architecture for Hearing Aid,” 
Accepted by Proceedings of the 18th VLSI 
Design/VAD Symposium (2007). 
[38] Shuenn-Yuh Lee and Ching-Yi Chen, “A Wide-Band 
Low-Power Quadrature VCO,” Accepted by 
Proceedings of the 18th VLSI Design/VAD 
Symposium (2007). 
[39] Shuenn-Yuh Lee and Guan-Da Lu,“ A UWB CMOS 
Power Amplifier with Differential to Single-Ended 
Converter,” Accepted by Proceedings of the 18th 
VLSI Design/VAD Symposium (2007). 
[40] Chih-Yuan Chen, Tai-Yue Wang, Rong-Guey Chang, 
Shuenn-Yuh Lee, and Tsung-Heng Tsai, “An 
Adaptive Sigma-Delta Modulator with Improved 
Dynamic Range,” Accepted by IASTED 
International Conference on Circuits, and Signals, 
and Systems, 2007. 
[41] Jian-Yu Hsieh, Shuenn-Yuh Lee, and Chia-Chan 
Chang, “Analysis and Implementation of a 
Voltage-Controlled Oscillator with Low Phase Noise 
and Low Power Dissipation,” Accepted by IASTED 
International Conference on Circuits, and Signals, 
and Systems, 2007. 
[42] Jian-Yu Hsieh and Shuenn-Yuh Lee, “Theoretical 
Analysis and Implementation of an Variable Gain 
Even Harmonic Mixer,” Accepted by Proceeding of 
IEEE International Symposium on VLSI Technology, 
Systems, and Applications, 2007. 
[43] Chih-Jen Cheng, Shuenn-Yuh Lee, and Yuan Lo, “A 
Low-Voltage and Area-Efficient Adaptive SI 
SDADC for Bio-Acquisition Microsystems,” 
Proceeding of IEEE Asia Solid State Circuit 
Conference (A-SSCC), 2006. 
