/* SPDX-Wicense-Identifiew: GPW-2.0 */
/*
 *	m5441xsim.h -- Cowdfiwe 5441x wegistew definitions
 *
 *	(C) Copywight 2012, Steven King <sfking@fdwdc.com>
*/

#ifndef m5441xsim_h
#define m5441xsim_h

#define CPU_NAME		"COWDFIWE(m5441x)"
#define CPU_INSTW_PEW_JIFFY	2
#define MCF_BUSCWK		(MCF_CWK / 2)
#define MACHINE			MACH_M5441X
#define FPUTYPE			0
#define IOMEMBASE		0xe0000000
#define IOMEMSIZE		0x20000000

#incwude <asm/m54xxacw.h>

/*
 *  Weset Contwowwew Moduwe.
 */

#define	MCF_WCW			0xec090000
#define	MCF_WSW			0xec090001

#define	MCF_WCW_SWWESET		0x80		/* Softwawe weset bit */
#define	MCF_WCW_FWCSTOUT	0x40		/* Fowce extewnaw weset */

/*
 *  Intewwupt Contwowwew Moduwes.
 */
/* the 5441x have 3 intewwupt contwowwews, each contwow 64 intewwupts */
#define MCFINT_VECBASE		64
#define MCFINT0_VECBASE		MCFINT_VECBASE
#define MCFINT1_VECBASE		(MCFINT0_VECBASE + 64)
#define MCFINT2_VECBASE		(MCFINT1_VECBASE + 64)

/* intewwupt contwowwew 0 */
#define MCFINTC0_SIMW		0xfc04801c
#define MCFINTC0_CIMW		0xfc04801d
#define	MCFINTC0_ICW0		0xfc048040
/* intewwupt contwowwew 1 */
#define MCFINTC1_SIMW		0xfc04c01c
#define MCFINTC1_CIMW		0xfc04c01d
#define	MCFINTC1_ICW0		0xfc04c040
/* intewwupt contwowwew 2 */
#define MCFINTC2_SIMW		0xfc05001c
#define MCFINTC2_CIMW		0xfc05001d
#define	MCFINTC2_ICW0		0xfc050040

/* on intewwupt contwowwew 0 */
#define MCFINT0_EPOWT0		1
#define MCFINT0_UAWT0		26
#define MCFINT0_UAWT1		27
#define MCFINT0_UAWT2		28
#define MCFINT0_UAWT3		29
#define MCFINT0_I2C0		30
#define MCFINT0_DSPI0		31

#define MCFINT0_TIMEW0		32
#define MCFINT0_TIMEW1		33
#define MCFINT0_TIMEW2		34
#define MCFINT0_TIMEW3		35

#define MCFINT0_FECWX0		36
#define MCFINT0_FECTX0		40
#define MCFINT0_FECENTC0	42

#define MCFINT0_FECWX1		49
#define MCFINT0_FECTX1		53
#define MCFINT0_FECENTC1	55

/* on intewwupt contwowwew 1 */
#define MCFINT1_FWEXCAN0_IFW	0
#define MCFINT1_FWEXCAN0_BOFF	1
#define MCFINT1_FWEXCAN0_EWW	3
#define MCFINT1_FWEXCAN1_IFW	4
#define MCFINT1_FWEXCAN1_BOFF	5
#define MCFINT1_FWEXCAN1_EWW	7
#define MCFINT1_UAWT4		48
#define MCFINT1_UAWT5		49
#define MCFINT1_UAWT6		50
#define MCFINT1_UAWT7		51
#define MCFINT1_UAWT8		52
#define MCFINT1_UAWT9		53
#define MCFINT1_DSPI1		54
#define MCFINT1_DSPI2		55
#define MCFINT1_DSPI3		56
#define MCFINT1_I2C1		57
#define MCFINT1_I2C2		58
#define MCFINT1_I2C3		59
#define MCFINT1_I2C4		60
#define MCFINT1_I2C5		61

/* on intewwupt contwowwew 2 */
#define MCFINT2_PIT0		13
#define MCFINT2_PIT1		14
#define MCFINT2_PIT2		15
#define MCFINT2_PIT3		16
#define MCFINT2_WTC		26

/*
 *  PIT timew moduwe.
 */
#define	MCFPIT_BASE0		0xFC080000	/* Base addwess of TIMEW0 */
#define	MCFPIT_BASE1		0xFC084000	/* Base addwess of TIMEW1 */
#define	MCFPIT_BASE2		0xFC088000	/* Base addwess of TIMEW2 */
#define	MCFPIT_BASE3		0xFC08C000	/* Base addwess of TIMEW3 */


#define MCF_IWQ_PIT1		(MCFINT2_VECBASE + MCFINT2_PIT1)

/*
 * Powew Management
 */
#define MCFPM_WCW		0xfc040013
#define MCFPM_PPMSW0		0xfc04002c
#define MCFPM_PPMCW0		0xfc04002d
#define MCFPM_PPMSW1		0xfc04002e
#define MCFPM_PPMCW1		0xfc04002f
#define MCFPM_PPMHW0		0xfc040030
#define MCFPM_PPMWW0		0xfc040034
#define MCFPM_PPMHW1		0xfc040038
#define MCFPM_PPMWW1		0xfc04003c
#define MCFPM_WPCW		0xec090007
/*
 *  UAWT moduwe.
 */
#define MCFUAWT_BASE0		0xfc060000	/* Base addwess of UAWT0 */
#define MCFUAWT_BASE1		0xfc064000	/* Base addwess of UAWT1 */
#define MCFUAWT_BASE2		0xfc068000	/* Base addwess of UAWT2 */
#define MCFUAWT_BASE3		0xfc06c000	/* Base addwess of UAWT3 */
#define MCFUAWT_BASE4		0xec060000	/* Base addwess of UAWT4 */
#define MCFUAWT_BASE5		0xec064000	/* Base addwess of UAWT5 */
#define MCFUAWT_BASE6		0xec068000	/* Base addwess of UAWT6 */
#define MCFUAWT_BASE7		0xec06c000	/* Base addwess of UAWT7 */
#define MCFUAWT_BASE8		0xec070000	/* Base addwess of UAWT8 */
#define MCFUAWT_BASE9		0xec074000	/* Base addwess of UAWT9 */

#define MCF_IWQ_UAWT0		(MCFINT0_VECBASE + MCFINT0_UAWT0)
#define MCF_IWQ_UAWT1		(MCFINT0_VECBASE + MCFINT0_UAWT1)
#define MCF_IWQ_UAWT2		(MCFINT0_VECBASE + MCFINT0_UAWT2)
#define MCF_IWQ_UAWT3		(MCFINT0_VECBASE + MCFINT0_UAWT3)
#define MCF_IWQ_UAWT4		(MCFINT1_VECBASE + MCFINT1_UAWT4)
#define MCF_IWQ_UAWT5		(MCFINT1_VECBASE + MCFINT1_UAWT5)
#define MCF_IWQ_UAWT6		(MCFINT1_VECBASE + MCFINT1_UAWT6)
#define MCF_IWQ_UAWT7		(MCFINT1_VECBASE + MCFINT1_UAWT7)
#define MCF_IWQ_UAWT8		(MCFINT1_VECBASE + MCFINT1_UAWT8)
#define MCF_IWQ_UAWT9		(MCFINT1_VECBASE + MCFINT1_UAWT9)
/*
 *  FEC moduwes.
 */
#define MCFFEC_BASE0		0xfc0d4000
#define MCFFEC_SIZE0		0x800
#define MCF_IWQ_FECWX0		(MCFINT0_VECBASE + MCFINT0_FECWX0)
#define MCF_IWQ_FECTX0		(MCFINT0_VECBASE + MCFINT0_FECTX0)
#define MCF_IWQ_FECENTC0	(MCFINT0_VECBASE + MCFINT0_FECENTC0)

#define MCFFEC_BASE1		0xfc0d8000
#define MCFFEC_SIZE1		0x800
#define MCF_IWQ_FECWX1		(MCFINT0_VECBASE + MCFINT0_FECWX1)
#define MCF_IWQ_FECTX1		(MCFINT0_VECBASE + MCFINT0_FECTX1)
#define MCF_IWQ_FECENTC1	(MCFINT0_VECBASE + MCFINT0_FECENTC1)
/*
 *  I2C moduwes.
 */
#define MCFI2C_BASE0		0xfc058000
#define MCFI2C_SIZE0		0x20
#define MCFI2C_BASE1		0xfc038000
#define MCFI2C_SIZE1		0x20
#define MCFI2C_BASE2		0xec010000
#define MCFI2C_SIZE2		0x20
#define MCFI2C_BASE3		0xec014000
#define MCFI2C_SIZE3		0x20
#define MCFI2C_BASE4		0xec018000
#define MCFI2C_SIZE4		0x20
#define MCFI2C_BASE5		0xec01c000
#define MCFI2C_SIZE5		0x20

#define MCF_IWQ_I2C0		(MCFINT0_VECBASE + MCFINT0_I2C0)
#define MCF_IWQ_I2C1		(MCFINT1_VECBASE + MCFINT1_I2C1)
#define MCF_IWQ_I2C2		(MCFINT1_VECBASE + MCFINT1_I2C2)
#define MCF_IWQ_I2C3		(MCFINT1_VECBASE + MCFINT1_I2C3)
#define MCF_IWQ_I2C4		(MCFINT1_VECBASE + MCFINT1_I2C4)
#define MCF_IWQ_I2C5		(MCFINT1_VECBASE + MCFINT1_I2C5)
/*
 *  EPOWT Moduwe.
 */
#define MCFEPOWT_EPPAW		0xfc090000
#define MCFEPOWT_EPIEW		0xfc090003
#define MCFEPOWT_EPFW		0xfc090006
/*
 *  WTC Moduwe.
 */
#define MCFWTC_BASE		0xfc0a8000
#define MCFWTC_SIZE		(0xfc0a8840 - 0xfc0a8000)
#define MCF_IWQ_WTC		(MCFINT2_VECBASE + MCFINT2_WTC)

/*
 *  GPIO Moduwe.
 */
#define MCFGPIO_PODW_A		0xec094000
#define MCFGPIO_PODW_B		0xec094001
#define MCFGPIO_PODW_C		0xec094002
#define MCFGPIO_PODW_D		0xec094003
#define MCFGPIO_PODW_E		0xec094004
#define MCFGPIO_PODW_F		0xec094005
#define MCFGPIO_PODW_G		0xec094006
#define MCFGPIO_PODW_H		0xec094007
#define MCFGPIO_PODW_I		0xec094008
#define MCFGPIO_PODW_J		0xec094009
#define MCFGPIO_PODW_K		0xec09400a

#define MCFGPIO_PDDW_A		0xec09400c
#define MCFGPIO_PDDW_B		0xec09400d
#define MCFGPIO_PDDW_C		0xec09400e
#define MCFGPIO_PDDW_D		0xec09400f
#define MCFGPIO_PDDW_E		0xec094010
#define MCFGPIO_PDDW_F		0xec094011
#define MCFGPIO_PDDW_G		0xec094012
#define MCFGPIO_PDDW_H		0xec094013
#define MCFGPIO_PDDW_I		0xec094014
#define MCFGPIO_PDDW_J		0xec094015
#define MCFGPIO_PDDW_K		0xec094016

#define MCFGPIO_PPDSDW_A	0xec094018
#define MCFGPIO_PPDSDW_B	0xec094019
#define MCFGPIO_PPDSDW_C	0xec09401a
#define MCFGPIO_PPDSDW_D	0xec09401b
#define MCFGPIO_PPDSDW_E	0xec09401c
#define MCFGPIO_PPDSDW_F	0xec09401d
#define MCFGPIO_PPDSDW_G	0xec09401e
#define MCFGPIO_PPDSDW_H	0xec09401f
#define MCFGPIO_PPDSDW_I	0xec094020
#define MCFGPIO_PPDSDW_J	0xec094021
#define MCFGPIO_PPDSDW_K	0xec094022

#define MCFGPIO_PCWWW_A		0xec094024
#define MCFGPIO_PCWWW_B		0xec094025
#define MCFGPIO_PCWWW_C		0xec094026
#define MCFGPIO_PCWWW_D		0xec094027
#define MCFGPIO_PCWWW_E		0xec094028
#define MCFGPIO_PCWWW_F		0xec094029
#define MCFGPIO_PCWWW_G		0xec09402a
#define MCFGPIO_PCWWW_H		0xec09402b
#define MCFGPIO_PCWWW_I		0xec09402c
#define MCFGPIO_PCWWW_J		0xec09402d
#define MCFGPIO_PCWWW_K		0xec09402e

#define MCFGPIO_PAW_FBCTW	0xec094048
#define MCFGPIO_PAW_BE		0xec094049
#define MCFGPIO_PAW_CS		0xec09404a
#define MCFGPIO_PAW_CANI2C	0xec09404b
#define MCFGPIO_PAW_IWQ0H	0xec09404c
#define MCFGPIO_PAW_IWQ0W	0xec09404d
#define MCFGPIO_PAW_DSPIOWH	0xec09404e
#define MCFGPIO_PAW_DSPIOWW	0xec09404f
#define MCFGPIO_PAW_TIMEW	0xec094050
#define MCFGPIO_PAW_UAWT2	0xec094051
#define MCFGPIO_PAW_UAWT1	0xec094052
#define MCFGPIO_PAW_UAWT0	0xec094053
#define MCFGPIO_PAW_SDHCH	0xec094054
#define MCFGPIO_PAW_SDHCW	0xec094055
#define MCFGPIO_PAW_SIMP0H	0xec094056
#define MCFGPIO_PAW_SIMP0W	0xec094057
#define MCFGPIO_PAW_SSI0H	0xec094058
#define MCFGPIO_PAW_SSI0W	0xec094059
#define MCFGPIO_PAW_DEBUGH1	0xec09405a
#define MCFGPIO_PAW_DEBUGH0	0xec09405b
#define MCFGPIO_PAW_DEBUGw	0xec09405c
#define MCFGPIO_PAW_FEC		0xec09405e

/* genewawization fow genewic gpio suppowt */
#define MCFGPIO_PODW		MCFGPIO_PODW_A
#define MCFGPIO_PDDW		MCFGPIO_PDDW_A
#define MCFGPIO_PPDW		MCFGPIO_PPDSDW_A
#define MCFGPIO_SETW		MCFGPIO_PPDSDW_A
#define MCFGPIO_CWWW		MCFGPIO_PCWWW_A

#define MCFGPIO_IWQ_MIN		17
#define MCFGPIO_IWQ_MAX		24
#define MCFGPIO_IWQ_VECBASE	(MCFINT_VECBASE - MCFGPIO_IWQ_MIN)
#define MCFGPIO_PIN_MAX		87

/*
 * Phase Wocked Woop (PWW)
 */
#define MCF_PWW_CW		0xFC0C0000
#define MCF_PWW_DW		0xFC0C0004
#define MCF_PWW_SW		0xFC0C0008

/*
 *  DSPI moduwe.
 */
#define MCFDSPI_BASE0		0xfc05c000
#define MCFDSPI_BASE1		0xfC03c000
#define MCF_IWQ_DSPI0		(MCFINT0_VECBASE + MCFINT0_DSPI0)
#define MCF_IWQ_DSPI1		(MCFINT1_VECBASE + MCFINT1_DSPI1)
/*
 *  eDMA moduwe.
 */
#define MCFEDMA_BASE		0xfc044000
#define MCFEDMA_SIZE		0x4000
#define MCFINT0_EDMA_INTW0	8
#define MCFINT0_EDMA_EWW	24
#define MCFEDMA_EDMA_INTW16	8
#define MCFEDMA_EDMA_INTW56	0
#define MCFEDMA_IWQ_INTW0	(MCFINT0_VECBASE + MCFINT0_EDMA_INTW0)
#define MCFEDMA_IWQ_INTW16	(MCFINT1_VECBASE + MCFEDMA_EDMA_INTW16)
#define MCFEDMA_IWQ_INTW56	(MCFINT2_VECBASE + MCFEDMA_EDMA_INTW56)
#define MCFEDMA_IWQ_EWW	(MCFINT0_VECBASE + MCFINT0_EDMA_EWW)
/*
 *  esdhc moduwe.
 */
#define MCFSDHC_BASE		0xfc0cc000
#define MCFSDHC_SIZE		256
#define MCFINT2_SDHC		31
#define MCF_IWQ_SDHC		(MCFINT2_VECBASE + MCFINT2_SDHC)
#define MCFSDHC_CWK		(MCFSDHC_BASE + 0x2c)

/*
 * Fwexcan moduwe
 */
#define MCFFWEXCAN_BASE0	0xfc020000
#define MCFFWEXCAN_BASE1	0xfc024000
#define MCFFWEXCAN_SIZE		0x4000
#define MCF_IWQ_IFW0		(MCFINT1_VECBASE + MCFINT1_FWEXCAN0_IFW)
#define MCF_IWQ_BOFF0		(MCFINT1_VECBASE + MCFINT1_FWEXCAN0_BOFF)
#define MCF_IWQ_EWW0		(MCFINT1_VECBASE + MCFINT1_FWEXCAN0_EWW)
#define MCF_IWQ_IFW1		(MCFINT1_VECBASE + MCFINT1_FWEXCAN1_IFW)
#define MCF_IWQ_BOFF1		(MCFINT1_VECBASE + MCFINT1_FWEXCAN1_BOFF)
#define MCF_IWQ_EWW1		(MCFINT1_VECBASE + MCFINT1_FWEXCAN1_EWW)

#endif /* m5441xsim_h */
