TimeQuest Timing Analyzer report for TLC_Project
Wed Jan 08 20:36:58 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'counter_divider:div|q[5]'
 13. Slow 1200mV 85C Model Setup: 'clock_divider_1hz:comb_3|clk_out'
 14. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 15. Slow 1200mV 85C Model Setup: 'Control:controller|counter[1]'
 16. Slow 1200mV 85C Model Setup: 'Control:controller|state[0]'
 17. Slow 1200mV 85C Model Hold: 'Control:controller|counter[1]'
 18. Slow 1200mV 85C Model Hold: 'clock_divider_1hz:comb_3|clk_out'
 19. Slow 1200mV 85C Model Hold: 'Control:controller|state[0]'
 20. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 21. Slow 1200mV 85C Model Hold: 'counter_divider:div|q[5]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'Control:controller|counter[1]'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'counter_divider:div|q[5]'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'Control:controller|state[0]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Slow 1200mV 85C Model Metastability Report
 32. Slow 1200mV 0C Model Fmax Summary
 33. Slow 1200mV 0C Model Setup Summary
 34. Slow 1200mV 0C Model Hold Summary
 35. Slow 1200mV 0C Model Recovery Summary
 36. Slow 1200mV 0C Model Removal Summary
 37. Slow 1200mV 0C Model Minimum Pulse Width Summary
 38. Slow 1200mV 0C Model Setup: 'counter_divider:div|q[5]'
 39. Slow 1200mV 0C Model Setup: 'clock_divider_1hz:comb_3|clk_out'
 40. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 41. Slow 1200mV 0C Model Setup: 'Control:controller|counter[1]'
 42. Slow 1200mV 0C Model Setup: 'Control:controller|state[0]'
 43. Slow 1200mV 0C Model Hold: 'Control:controller|counter[1]'
 44. Slow 1200mV 0C Model Hold: 'clock_divider_1hz:comb_3|clk_out'
 45. Slow 1200mV 0C Model Hold: 'Control:controller|state[0]'
 46. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 47. Slow 1200mV 0C Model Hold: 'counter_divider:div|q[5]'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'counter_divider:div|q[5]'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'Control:controller|counter[1]'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'Control:controller|state[0]'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Slow 1200mV 0C Model Metastability Report
 58. Fast 1200mV 0C Model Setup Summary
 59. Fast 1200mV 0C Model Hold Summary
 60. Fast 1200mV 0C Model Recovery Summary
 61. Fast 1200mV 0C Model Removal Summary
 62. Fast 1200mV 0C Model Minimum Pulse Width Summary
 63. Fast 1200mV 0C Model Setup: 'counter_divider:div|q[5]'
 64. Fast 1200mV 0C Model Setup: 'clock_divider_1hz:comb_3|clk_out'
 65. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 66. Fast 1200mV 0C Model Setup: 'Control:controller|counter[1]'
 67. Fast 1200mV 0C Model Setup: 'Control:controller|state[0]'
 68. Fast 1200mV 0C Model Hold: 'Control:controller|counter[1]'
 69. Fast 1200mV 0C Model Hold: 'clock_divider_1hz:comb_3|clk_out'
 70. Fast 1200mV 0C Model Hold: 'Control:controller|state[0]'
 71. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 72. Fast 1200mV 0C Model Hold: 'counter_divider:div|q[5]'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'counter_divider:div|q[5]'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'Control:controller|counter[1]'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'Control:controller|state[0]'
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Fast 1200mV 0C Model Metastability Report
 83. Multicorner Timing Analysis Summary
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Board Trace Model Assignments
 89. Input Transition Times
 90. Slow Corner Signal Integrity Metrics
 91. Fast Corner Signal Integrity Metrics
 92. Setup Transfers
 93. Hold Transfers
 94. Report TCCS
 95. Report RSKM
 96. Unconstrained Paths
 97. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TLC_Project                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C120F780C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; CLOCK_50                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                         ;
; clock_divider_1hz:comb_3|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider_1hz:comb_3|clk_out } ;
; Control:controller|counter[1]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Control:controller|counter[1] }    ;
; Control:controller|state[0]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Control:controller|state[0] }      ;
; counter_divider:div|q[5]         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_divider:div|q[5] }         ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                ;
+-------------+-----------------+----------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                       ; Note                                           ;
+-------------+-----------------+----------------------------------+------------------------------------------------+
; 203.92 MHz  ; 203.92 MHz      ; clock_divider_1hz:comb_3|clk_out ;                                                ;
; 228.68 MHz  ; 228.68 MHz      ; CLOCK_50                         ;                                                ;
; 495.79 MHz  ; 437.64 MHz      ; counter_divider:div|q[5]         ; limit due to minimum period restriction (tmin) ;
; 1533.74 MHz ; 498.5 MHz       ; Control:controller|state[0]      ; limit due to hold check                        ;
; 3496.5 MHz  ; 83.25 MHz       ; Control:controller|counter[1]    ; limit due to hold check                        ;
+-------------+-----------------+----------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                       ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; counter_divider:div|q[5]         ; -5.840 ; -41.509       ;
; clock_divider_1hz:comb_3|clk_out ; -3.904 ; -27.567       ;
; CLOCK_50                         ; -3.373 ; -68.547       ;
; Control:controller|counter[1]    ; -1.894 ; -11.001       ;
; Control:controller|state[0]      ; -0.048 ; -0.048        ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; Control:controller|counter[1]    ; -5.933 ; -39.868       ;
; clock_divider_1hz:comb_3|clk_out ; -3.320 ; -7.899        ;
; Control:controller|state[0]      ; -1.046 ; -2.349        ;
; CLOCK_50                         ; -0.149 ; -0.261        ;
; counter_divider:div|q[5]         ; 0.598  ; 0.000         ;
+----------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -3.000 ; -45.405       ;
; Control:controller|counter[1]    ; -1.386 ; -55.497       ;
; counter_divider:div|q[5]         ; -1.285 ; -19.275       ;
; clock_divider_1hz:comb_3|clk_out ; -1.285 ; -11.565       ;
; Control:controller|state[0]      ; 0.373  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'counter_divider:div|q[5]'                                                                                                         ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; -5.840 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -5.282     ; 1.056      ;
; -5.799 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -5.107     ; 1.190      ;
; -5.779 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -5.282     ; 0.995      ;
; -5.769 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -5.281     ; 0.986      ;
; -5.617 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -5.108     ; 1.007      ;
; -5.479 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -5.107     ; 0.870      ;
; -5.256 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -5.282     ; 0.472      ;
; -5.139 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -5.081     ; 1.056      ;
; -5.098 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.906     ; 1.190      ;
; -5.078 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -5.081     ; 0.995      ;
; -5.068 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -5.080     ; 0.986      ;
; -4.916 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.907     ; 1.007      ;
; -4.778 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.906     ; 0.870      ;
; -4.555 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -5.081     ; 0.472      ;
; -3.485 ; Control:controller|counter[2]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.087      ; 5.570      ;
; -3.323 ; Control:controller|counter[4]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.087      ; 5.408      ;
; -3.289 ; Control:controller|counter[2]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.086      ; 5.373      ;
; -3.282 ; Control:controller|counter[2]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.086      ; 5.366      ;
; -3.256 ; Control:controller|counter[2]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.086      ; 5.340      ;
; -3.240 ; Control:controller|counter[3]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.087      ; 5.325      ;
; -3.190 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 2.726      ; 6.646      ;
; -3.127 ; Control:controller|counter[4]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.086      ; 5.211      ;
; -3.120 ; Control:controller|counter[4]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.086      ; 5.204      ;
; -3.094 ; Control:controller|counter[4]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.086      ; 5.178      ;
; -3.049 ; Control:controller|counter[3]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.086      ; 5.133      ;
; -3.044 ; Control:controller|counter[3]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.086      ; 5.128      ;
; -3.011 ; Control:controller|counter[3]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.086      ; 5.095      ;
; -2.994 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 2.725      ; 6.449      ;
; -2.987 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 2.725      ; 6.442      ;
; -2.961 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 2.725      ; 6.416      ;
; -2.931 ; Control:controller|counter[2]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.086      ; 5.015      ;
; -2.769 ; Control:controller|counter[4]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.086      ; 4.853      ;
; -2.692 ; Control:controller|counter[3]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.086      ; 4.776      ;
; -2.636 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 2.725      ; 6.091      ;
; -2.613 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 2.726      ; 6.569      ;
; -2.463 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 2.725      ; 6.418      ;
; -2.447 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 2.725      ; 6.402      ;
; -2.416 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 2.725      ; 6.371      ;
; -2.106 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 2.725      ; 6.061      ;
; -1.358 ; Control:controller|counter[2]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.086      ; 3.442      ;
; -1.196 ; Control:controller|counter[4]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.086      ; 3.280      ;
; -1.057 ; Control:controller|counter[3]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 1.086      ; 3.141      ;
; -1.017 ; count.11                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.080     ; 1.935      ;
; -0.992 ; count.01                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.909      ;
; -0.981 ; count.11                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.898      ;
; -0.942 ; count.01                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.080     ; 1.860      ;
; -0.931 ; count.11                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.080     ; 1.849      ;
; -0.835 ; count.01                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.752      ;
; -0.806 ; count.01                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.723      ;
; -0.802 ; count.01                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.719      ;
; -0.786 ; count.01                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.703      ;
; -0.775 ; count.10                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.080     ; 1.693      ;
; -0.751 ; count.11                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.668      ;
; -0.728 ; count.11                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.645      ;
; -0.701 ; count.11                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.618      ;
; -0.700 ; count.11                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.617      ;
; -0.687 ; count.10                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.604      ;
; -0.611 ; count.10                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.528      ;
; -0.607 ; count.10                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.524      ;
; -0.607 ; count.10                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.524      ;
; -0.604 ; count.10                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.521      ;
; -0.492 ; count.10                          ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.409      ;
; -0.468 ; count.00                          ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.509     ; 0.957      ;
; -0.466 ; count.00                          ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.509     ; 0.955      ;
; -0.379 ; count.10                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.080     ; 1.297      ;
; -0.296 ; count.01                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.080     ; 1.214      ;
; -0.119 ; count.11                          ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.330      ; 1.447      ;
; -0.117 ; count.01                          ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.034      ;
; -0.111 ; count.11                          ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.028      ;
; -0.101 ; count.01                          ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.081     ; 1.018      ;
; -0.096 ; count.10                          ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.330      ; 1.424      ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                       ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.904 ; Control:controller|counter[0] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.683     ; 2.219      ;
; -3.904 ; Control:controller|counter[0] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.683     ; 2.219      ;
; -3.904 ; Control:controller|counter[0] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.683     ; 2.219      ;
; -3.775 ; Control:controller|counter[0] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.081     ; 4.692      ;
; -3.620 ; Control:controller|counter[0] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.664     ; 1.954      ;
; -3.459 ; Control:controller|counter[0] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.664     ; 1.793      ;
; -3.196 ; Control:controller|turn       ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.663     ; 1.531      ;
; -3.150 ; Control:controller|turn       ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.663     ; 1.485      ;
; -1.847 ; Control:controller|turn       ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.080     ; 2.765      ;
; -1.812 ; Control:controller|counter[3] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.409      ; 5.219      ;
; -1.731 ; Control:controller|counter[3] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.049     ; 2.680      ;
; -1.731 ; Control:controller|counter[3] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.049     ; 2.680      ;
; -1.725 ; Control:controller|counter[3] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 2.680      ;
; -1.708 ; Control:controller|counter[2] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.409      ; 5.115      ;
; -1.679 ; Control:controller|counter[2] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.049     ; 2.628      ;
; -1.679 ; Control:controller|counter[2] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.049     ; 2.628      ;
; -1.673 ; Control:controller|counter[2] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 2.628      ;
; -1.626 ; Control:controller|state[2]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.099     ; 2.525      ;
; -1.626 ; Control:controller|state[2]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.099     ; 2.525      ;
; -1.626 ; Control:controller|state[2]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.099     ; 2.525      ;
; -1.577 ; Control:controller|state[2]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.390      ; 4.965      ;
; -1.577 ; Control:controller|state[2]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.390      ; 4.965      ;
; -1.577 ; Control:controller|state[1]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.099     ; 2.476      ;
; -1.577 ; Control:controller|state[1]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.099     ; 2.476      ;
; -1.577 ; Control:controller|state[1]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.099     ; 2.476      ;
; -1.477 ; Control:controller|counter[3] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.060     ; 2.415      ;
; -1.425 ; Control:controller|counter[2] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.060     ; 2.363      ;
; -1.338 ; Control:controller|counter[4] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.049     ; 2.287      ;
; -1.338 ; Control:controller|counter[4] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.049     ; 2.287      ;
; -1.332 ; Control:controller|counter[4] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 2.287      ;
; -1.309 ; Control:controller|counter[3] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.060     ; 2.247      ;
; -1.308 ; Control:controller|counter[2] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.060     ; 2.246      ;
; -1.301 ; Control:controller|counter[0] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.080     ; 2.219      ;
; -1.301 ; Control:controller|counter[0] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.080     ; 2.219      ;
; -1.285 ; Control:controller|state[1]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.390      ; 4.673      ;
; -1.285 ; Control:controller|state[1]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.390      ; 4.673      ;
; -1.275 ; Control:controller|counter[4] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.409      ; 4.682      ;
; -1.271 ; Control:controller|counter[4] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.060     ; 2.209      ;
; -0.877 ; Control:controller|state[2]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 1.832      ;
; -0.852 ; Control:controller|state[1]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.047     ; 1.803      ;
; -0.828 ; Control:controller|state[1]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.389      ; 4.215      ;
; -0.762 ; Control:controller|counter[4] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.060     ; 1.700      ;
; -0.707 ; Control:controller|state[1]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.389      ; 4.094      ;
; -0.635 ; Control:controller|state[2]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.389      ; 4.022      ;
; -0.493 ; Control:controller|state[2]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.389      ; 3.880      ;
; -0.255 ; Control:controller|state[1]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.047     ; 1.206      ;
; -0.244 ; Control:controller|counter[1] ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 4.048      ; 5.022      ;
; -0.229 ; Control:controller|state[2]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.047     ; 1.180      ;
; -0.199 ; Control:controller|counter[1] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.554      ; 2.483      ;
; -0.199 ; Control:controller|counter[1] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.554      ; 2.483      ;
; -0.199 ; Control:controller|counter[1] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.554      ; 2.483      ;
; -0.072 ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.554      ; 2.356      ;
; -0.072 ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.554      ; 2.356      ;
; -0.072 ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.554      ; 2.356      ;
; -0.017 ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 4.049      ; 4.796      ;
; -0.017 ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 4.049      ; 4.796      ;
; 0.020  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.573      ; 2.283      ;
; 0.085  ; Control:controller|counter[1] ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.573      ; 2.218      ;
; 0.174  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.573      ; 2.129      ;
; 0.234  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 4.048      ; 4.544      ;
; 0.238  ; Control:controller|counter[1] ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.573      ; 2.065      ;
; 0.247  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 4.048      ; 4.531      ;
; 0.333  ; Control:controller|counter[1] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.554      ; 2.451      ;
; 0.333  ; Control:controller|counter[1] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.554      ; 2.451      ;
; 0.333  ; Control:controller|counter[1] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.554      ; 2.451      ;
; 0.429  ; Control:controller|counter[1] ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 4.048      ; 4.849      ;
; 0.435  ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.554      ; 2.349      ;
; 0.435  ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.554      ; 2.349      ;
; 0.435  ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.554      ; 2.349      ;
; 0.560  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.573      ; 2.243      ;
; 0.617  ; Control:controller|counter[1] ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.573      ; 2.186      ;
; 0.676  ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 4.049      ; 4.603      ;
; 0.676  ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 4.049      ; 4.603      ;
; 0.697  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.573      ; 2.106      ;
; 0.728  ; Control:controller|counter[3] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.410      ; 2.680      ;
; 0.728  ; Control:controller|counter[3] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.410      ; 2.680      ;
; 0.733  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 4.048      ; 4.545      ;
; 0.744  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 4.048      ; 4.534      ;
; 0.780  ; Control:controller|counter[2] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.410      ; 2.628      ;
; 0.780  ; Control:controller|counter[2] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.410      ; 2.628      ;
; 0.786  ; Control:controller|counter[1] ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.573      ; 2.017      ;
; 1.121  ; Control:controller|counter[4] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.410      ; 2.287      ;
; 1.121  ; Control:controller|counter[4] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.410      ; 2.287      ;
; 2.296  ; Control:controller|counter[1] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 4.049      ; 2.483      ;
; 2.296  ; Control:controller|counter[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 4.049      ; 2.483      ;
; 2.828  ; Control:controller|counter[1] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 4.049      ; 2.451      ;
; 2.828  ; Control:controller|counter[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 4.049      ; 2.451      ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.373 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.291      ;
; -3.363 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.279      ;
; -3.233 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.149      ;
; -3.154 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.069      ;
; -3.140 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.055      ;
; -3.123 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.038      ;
; -3.115 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.030      ;
; -3.087 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.005      ;
; -3.087 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.003      ;
; -3.064 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.980      ;
; -3.048 ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.963      ;
; -3.032 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.947      ;
; -2.989 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.905      ;
; -2.874 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.793      ;
; -2.872 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.791      ;
; -2.872 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.791      ;
; -2.872 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.787      ;
; -2.871 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.790      ;
; -2.858 ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.774      ;
; -2.855 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.770      ;
; -2.852 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.771      ;
; -2.844 ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.762      ;
; -2.825 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.743      ;
; -2.823 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.742      ;
; -2.822 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.741      ;
; -2.822 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.741      ;
; -2.819 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.736      ;
; -2.816 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.733      ;
; -2.812 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.729      ;
; -2.812 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.729      ;
; -2.800 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.719      ;
; -2.796 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.715      ;
; -2.761 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.679      ;
; -2.745 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.662      ;
; -2.745 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.662      ;
; -2.736 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.654      ;
; -2.732 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.650      ;
; -2.728 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.643      ;
; -2.725 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.640      ;
; -2.721 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.640      ;
; -2.720 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.637      ;
; -2.718 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.635      ;
; -2.717 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.634      ;
; -2.716 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.633      ;
; -2.716 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.633      ;
; -2.715 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.632      ;
; -2.696 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.613      ;
; -2.693 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.608      ;
; -2.692 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.611      ;
; -2.675 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.594      ;
; -2.674 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.593      ;
; -2.674 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.593      ;
; -2.674 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.593      ;
; -2.668 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.587      ;
; -2.666 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.583      ;
; -2.666 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.583      ;
; -2.664 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.583      ;
; -2.648 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.566      ;
; -2.640 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.558      ;
; -2.628 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.545      ;
; -2.623 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.542      ;
; -2.621 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.538      ;
; -2.619 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.536      ;
; -2.616 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.533      ;
; -2.615 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.532      ;
; -2.610 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.526      ;
; -2.607 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.523      ;
; -2.603 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.519      ;
; -2.603 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.519      ;
; -2.603 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.521      ;
; -2.598 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.513      ;
; -2.597 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.516      ;
; -2.596 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.512      ;
; -2.595 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.510      ;
; -2.593 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.509      ;
; -2.589 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.505      ;
; -2.589 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.505      ;
; -2.588 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.507      ;
; -2.586 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.505      ;
; -2.586 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.505      ;
; -2.585 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.504      ;
; -2.579 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.495      ;
; -2.576 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.492      ;
; -2.573 ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.491      ;
; -2.572 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.488      ;
; -2.572 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.488      ;
; -2.571 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.487      ;
; -2.569 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.486      ;
; -2.569 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.488      ;
; -2.568 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.484      ;
; -2.567 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.484      ;
; -2.567 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.484      ;
; -2.566 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.483      ;
; -2.564 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.480      ;
; -2.564 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.480      ;
; -2.563 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.478      ;
; -2.561 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.479      ;
; -2.560 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.479      ;
; -2.546 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.463      ;
; -2.538 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.454      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Control:controller|counter[1]'                                                                                                                           ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -1.894 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.949      ; 5.775      ;
; -1.820 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.949      ; 5.701      ;
; -1.748 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.949      ; 5.629      ;
; -1.697 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.948      ; 5.615      ;
; -1.696 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.948      ; 5.614      ;
; -1.613 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 4.117      ; 5.558      ;
; -1.612 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 4.117      ; 5.557      ;
; -1.605 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.519      ; 2.952      ;
; -1.561 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.351      ; 2.844      ;
; -1.550 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.948      ; 5.468      ;
; -1.525 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.350      ; 2.845      ;
; -1.478 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 4.116      ; 5.572      ;
; -1.477 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 4.116      ; 5.572      ;
; -1.477 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 4.116      ; 5.571      ;
; -1.476 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 4.116      ; 5.571      ;
; -1.469 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 4.118      ; 5.575      ;
; -1.468 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 4.118      ; 5.574      ;
; -1.466 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 4.117      ; 5.411      ;
; -1.462 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.518      ; 2.958      ;
; -1.459 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.518      ; 2.956      ;
; -1.410 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.520      ; 2.918      ;
; -1.373 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.949      ; 5.430      ;
; -1.372 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.949      ; 5.429      ;
; -1.331 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 4.116      ; 5.425      ;
; -1.330 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 4.116      ; 5.425      ;
; -1.322 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 4.118      ; 5.428      ;
; -1.313 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.351      ; 2.772      ;
; -1.226 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.949      ; 5.283      ;
; -0.953 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.390      ; 5.775      ;
; -0.879 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.390      ; 5.701      ;
; -0.807 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.390      ; 5.629      ;
; -0.756 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.389      ; 5.615      ;
; -0.755 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.389      ; 5.614      ;
; -0.672 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.558      ; 5.558      ;
; -0.671 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.558      ; 5.557      ;
; -0.664 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.960      ; 2.952      ;
; -0.620 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.792      ; 2.844      ;
; -0.609 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.389      ; 5.468      ;
; -0.584 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.791      ; 2.845      ;
; -0.537 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.557      ; 5.572      ;
; -0.536 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.557      ; 5.572      ;
; -0.536 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.557      ; 5.571      ;
; -0.535 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.557      ; 5.571      ;
; -0.528 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.559      ; 5.575      ;
; -0.527 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.559      ; 5.574      ;
; -0.525 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.558      ; 5.411      ;
; -0.521 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.959      ; 2.958      ;
; -0.518 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.959      ; 2.956      ;
; -0.469 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.961      ; 2.918      ;
; -0.432 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.390      ; 5.430      ;
; -0.431 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.390      ; 5.429      ;
; -0.390 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.557      ; 5.425      ;
; -0.389 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.557      ; 5.425      ;
; -0.381 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.559      ; 5.428      ;
; -0.372 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.792      ; 2.772      ;
; -0.285 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 5.390      ; 5.283      ;
; 0.357  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.588      ; 5.071      ;
; 0.634  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.588      ; 4.618      ;
; 0.832  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.587      ; 4.457      ;
; 0.870  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.588      ; 5.058      ;
; 0.916  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.756      ; 4.400      ;
; 1.051  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.755      ; 4.414      ;
; 1.052  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.755      ; 4.414      ;
; 1.060  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.757      ; 4.417      ;
; 1.188  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.588      ; 4.564      ;
; 1.383  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.587      ; 4.406      ;
; 1.458  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.756      ; 4.358      ;
; 1.602  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.755      ; 4.363      ;
; 1.603  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.755      ; 4.363      ;
; 1.611  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.757      ; 4.366      ;
; 1.811  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 7.029      ; 5.058      ;
; 2.129  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 7.029      ; 4.564      ;
; 2.298  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 7.029      ; 5.071      ;
; 2.324  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 7.028      ; 4.406      ;
; 2.399  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 7.197      ; 4.358      ;
; 2.543  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 7.196      ; 4.363      ;
; 2.544  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 7.196      ; 4.363      ;
; 2.552  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 7.198      ; 4.366      ;
; 2.575  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 7.029      ; 4.618      ;
; 2.773  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 7.028      ; 4.457      ;
; 2.857  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 7.197      ; 4.400      ;
; 2.992  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 7.196      ; 4.414      ;
; 2.993  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 7.196      ; 4.414      ;
; 3.001  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 7.198      ; 4.417      ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Control:controller|state[0]'                                                                                                                      ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; -0.048 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.962      ; 3.181      ;
; 0.060  ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.962      ; 3.073      ;
; 0.162  ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.973      ; 3.096      ;
; 0.174  ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 4.632      ; 4.474      ;
; 0.258  ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 4.632      ; 4.391      ;
; 0.287  ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.973      ; 2.971      ;
; 0.764  ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 4.632      ; 4.384      ;
; 0.890  ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 4.632      ; 4.259      ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Control:controller|counter[1]'                                                                                                                            ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -5.933 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 8.007      ; 2.306      ;
; -5.932 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 8.007      ; 2.307      ;
; -5.931 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 8.008      ; 2.309      ;
; -5.917 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 8.007      ; 2.322      ;
; -5.844 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.833      ; 2.221      ;
; -5.797 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.832      ; 2.267      ;
; -5.785 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.806      ; 2.253      ;
; -5.783 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.806      ; 2.255      ;
; -5.782 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.807      ; 2.257      ;
; -5.759 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.806      ; 2.279      ;
; -5.683 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.631      ; 2.180      ;
; -5.677 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.632      ; 2.187      ;
; -5.506 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 8.007      ; 2.253      ;
; -5.504 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 8.007      ; 2.255      ;
; -5.503 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 8.008      ; 2.257      ;
; -5.480 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 8.007      ; 2.279      ;
; -5.404 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.832      ; 2.180      ;
; -5.398 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.833      ; 2.187      ;
; -5.252 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.806      ; 2.306      ;
; -5.251 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.806      ; 2.307      ;
; -5.250 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.807      ; 2.309      ;
; -5.236 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.806      ; 2.322      ;
; -5.163 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.632      ; 2.221      ;
; -5.116 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.631      ; 2.267      ;
; -4.514 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.832      ; 3.550      ;
; -4.351 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.631      ; 3.512      ;
; -4.072 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.832      ; 3.512      ;
; -3.833 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.631      ; 3.550      ;
; -3.357 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.077      ; 2.740      ;
; -3.234 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.078      ; 2.864      ;
; -3.144 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.252      ; 3.128      ;
; -3.142 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.252      ; 3.130      ;
; -3.130 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.252      ; 3.142      ;
; -3.127 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.253      ; 3.146      ;
; -3.113 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.078      ; 2.985      ;
; -3.058 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.278      ; 2.740      ;
; -2.945 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.077      ; 3.152      ;
; -2.935 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.279      ; 2.864      ;
; -2.845 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.453      ; 3.128      ;
; -2.843 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.453      ; 3.130      ;
; -2.831 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.453      ; 3.142      ;
; -2.828 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.454      ; 3.146      ;
; -2.814 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.279      ; 2.985      ;
; -2.776 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.077      ; 3.321      ;
; -2.761 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.077      ; 3.336      ;
; -2.739 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.077      ; 3.358      ;
; -2.646 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.278      ; 3.152      ;
; -2.642 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.078      ; 3.456      ;
; -2.623 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.252      ; 3.649      ;
; -2.622 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.252      ; 3.650      ;
; -2.621 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.253      ; 3.652      ;
; -2.607 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.252      ; 3.665      ;
; -2.549 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.077      ; 3.548      ;
; -2.505 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.252      ; 3.767      ;
; -2.504 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.252      ; 3.768      ;
; -2.503 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.253      ; 3.770      ;
; -2.489 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 6.252      ; 3.783      ;
; -2.477 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.278      ; 3.321      ;
; -2.462 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.278      ; 3.336      ;
; -2.440 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.278      ; 3.358      ;
; -2.343 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.279      ; 3.456      ;
; -2.324 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.453      ; 3.649      ;
; -2.323 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.453      ; 3.650      ;
; -2.322 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.454      ; 3.652      ;
; -2.308 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.453      ; 3.665      ;
; -2.250 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.278      ; 3.548      ;
; -2.206 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.453      ; 3.767      ;
; -2.205 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.453      ; 3.768      ;
; -2.204 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.454      ; 3.770      ;
; -2.190 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 6.453      ; 3.783      ;
; -1.088 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.757      ; 2.689      ;
; -1.088 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.757      ; 2.689      ;
; -1.088 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.758      ; 2.690      ;
; -1.087 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.582      ; 2.515      ;
; -1.039 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.757      ; 2.738      ;
; -0.963 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.582      ; 2.639      ;
; -0.960 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.583      ; 2.643      ;
; -0.789 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.958      ; 2.689      ;
; -0.789 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.958      ; 2.689      ;
; -0.789 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.959      ; 2.690      ;
; -0.788 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.783      ; 2.515      ;
; -0.740 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.958      ; 2.738      ;
; -0.664 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.783      ; 2.639      ;
; -0.661 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.784      ; 2.643      ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.320 ; Control:controller|counter[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 4.237      ; 1.355      ;
; -2.782 ; Control:controller|counter[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 4.237      ; 1.393      ;
; -2.634 ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 4.237      ; 2.041      ;
; -2.634 ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 4.237      ; 2.041      ;
; -2.411 ; Control:controller|counter[1] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 4.237      ; 2.264      ;
; -2.050 ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 4.237      ; 2.125      ;
; -2.050 ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 4.237      ; 2.125      ;
; -1.841 ; Control:controller|counter[1] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 4.237      ; 2.334      ;
; -0.718 ; Control:controller|counter[4] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.683      ; 2.151      ;
; -0.718 ; Control:controller|counter[4] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.683      ; 2.151      ;
; -0.654 ; Control:controller|state[1]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.664      ; 2.196      ;
; -0.654 ; Control:controller|state[1]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.664      ; 2.196      ;
; -0.638 ; Control:controller|state[2]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.664      ; 2.212      ;
; -0.638 ; Control:controller|state[2]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.664      ; 2.212      ;
; -0.462 ; Control:controller|counter[2] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.683      ; 2.407      ;
; -0.462 ; Control:controller|counter[2] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.683      ; 2.407      ;
; -0.457 ; Control:controller|counter[3] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.683      ; 2.412      ;
; -0.457 ; Control:controller|counter[3] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.683      ; 2.412      ;
; -0.404 ; Control:controller|counter[1] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.639      ; 1.673      ;
; -0.357 ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 4.236      ; 4.317      ;
; -0.352 ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 4.236      ; 4.322      ;
; -0.283 ; Control:controller|counter[1] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.639      ; 1.794      ;
; -0.278 ; Control:controller|counter[1] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.639      ; 1.799      ;
; -0.177 ; Control:controller|counter[1] ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.659      ; 1.920      ;
; -0.147 ; Control:controller|counter[1] ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 4.236      ; 4.527      ;
; -0.094 ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.659      ; 2.003      ;
; -0.078 ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.659      ; 2.019      ;
; -0.036 ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.639      ; 2.041      ;
; -0.036 ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.639      ; 2.041      ;
; -0.036 ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.639      ; 2.041      ;
; -0.003 ; Control:controller|counter[1] ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.659      ; 2.094      ;
; 0.179  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 4.236      ; 4.353      ;
; 0.180  ; Control:controller|counter[1] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.639      ; 1.757      ;
; 0.182  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 4.236      ; 4.356      ;
; 0.185  ; Control:controller|counter[1] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.639      ; 1.762      ;
; 0.239  ; Control:controller|counter[1] ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 4.236      ; 4.413      ;
; 0.306  ; Control:controller|counter[1] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.639      ; 1.883      ;
; 0.381  ; Control:controller|counter[1] ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.659      ; 1.978      ;
; 0.414  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.659      ; 2.011      ;
; 0.440  ; Control:controller|state[2]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.043      ; 0.669      ;
; 0.441  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.659      ; 2.038      ;
; 0.518  ; Control:controller|counter[1] ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.659      ; 2.115      ;
; 0.548  ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.639      ; 2.125      ;
; 0.548  ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.639      ; 2.125      ;
; 0.548  ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.639      ; 2.125      ;
; 0.724  ; Control:controller|counter[0] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.080      ; 0.990      ;
; 0.759  ; Control:controller|state[2]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.047      ; 0.992      ;
; 0.798  ; Control:controller|state[1]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.047      ; 1.031      ;
; 0.802  ; Control:controller|state[2]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.663      ; 3.651      ;
; 0.915  ; Control:controller|counter[2] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.043      ; 1.144      ;
; 0.919  ; Control:controller|counter[3] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.043      ; 1.148      ;
; 0.929  ; Control:controller|state[2]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.663      ; 3.778      ;
; 0.948  ; Control:controller|state[1]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.663      ; 3.797      ;
; 0.955  ; Control:controller|counter[4] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.043      ; 1.184      ;
; 1.015  ; Control:controller|state[1]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.663      ; 3.864      ;
; 1.028  ; Control:controller|counter[0] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.080      ; 1.294      ;
; 1.074  ; Control:controller|state[1]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.047      ; 1.307      ;
; 1.230  ; Control:controller|counter[3] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.049      ; 1.465      ;
; 1.236  ; Control:controller|counter[2] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.049      ; 1.471      ;
; 1.241  ; Control:controller|counter[2] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.049      ; 1.476      ;
; 1.321  ; Control:controller|counter[4] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.099      ; 1.606      ;
; 1.423  ; Control:controller|counter[4] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.682      ; 4.291      ;
; 1.719  ; Control:controller|counter[2] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.682      ; 4.587      ;
; 1.720  ; Control:controller|counter[3] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.682      ; 4.588      ;
; 1.778  ; Control:controller|counter[2] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.099      ; 2.063      ;
; 1.783  ; Control:controller|counter[3] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.099      ; 2.068      ;
; 1.791  ; Control:controller|counter[4] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.099      ; 2.076      ;
; 1.916  ; Control:controller|counter[4] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.049      ; 2.151      ;
; 1.916  ; Control:controller|counter[4] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.049      ; 2.151      ;
; 1.919  ; Control:controller|counter[2] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.099      ; 2.204      ;
; 1.950  ; Control:controller|state[1]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.060      ; 2.196      ;
; 1.950  ; Control:controller|state[1]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.060      ; 2.196      ;
; 1.950  ; Control:controller|state[1]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.060      ; 2.196      ;
; 1.964  ; Control:controller|counter[3] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.099      ; 2.249      ;
; 1.966  ; Control:controller|state[2]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.060      ; 2.212      ;
; 1.966  ; Control:controller|state[2]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.060      ; 2.212      ;
; 1.966  ; Control:controller|state[2]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.060      ; 2.212      ;
; 2.177  ; Control:controller|counter[3] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.049      ; 2.412      ;
; 2.235  ; Control:controller|turn       ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.080      ; 2.501      ;
; 3.523  ; Control:controller|counter[0] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.410     ; 1.299      ;
; 3.536  ; Control:controller|turn       ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.389     ; 1.333      ;
; 3.599  ; Control:controller|turn       ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.389     ; 1.396      ;
; 3.644  ; Control:controller|counter[0] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.410     ; 1.420      ;
; 3.649  ; Control:controller|counter[0] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.410     ; 1.425      ;
; 3.797  ; Control:controller|counter[0] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.079      ; 4.062      ;
; 3.831  ; Control:controller|counter[0] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.390     ; 1.627      ;
; 4.003  ; Control:controller|counter[0] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.390     ; 1.799      ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Control:controller|state[0]'                                                                                                                       ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; -1.046 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 4.826      ; 4.012      ;
; -0.879 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 4.825      ; 4.178      ;
; -0.503 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 4.826      ; 4.075      ;
; -0.502 ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 3.253      ; 2.771      ;
; -0.424 ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 3.241      ; 2.837      ;
; -0.376 ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 3.253      ; 2.897      ;
; -0.308 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 4.825      ; 4.269      ;
; -0.273 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 3.241      ; 2.988      ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.149 ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; 0.000        ; 3.119      ; 3.418      ;
; -0.112 ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; 0.000        ; 3.124      ; 3.460      ;
; 0.390  ; counter_divider:div|q[0]             ; counter_divider:div|q[0]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.098      ; 0.674      ;
; 0.428  ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; -0.500       ; 3.119      ; 3.495      ;
; 0.443  ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; -0.500       ; 3.124      ; 3.515      ;
; 0.637  ; counter_divider:div|q[4]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.904      ;
; 0.637  ; counter_divider:div|q[2]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.904      ;
; 0.640  ; counter_divider:div|q[3]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.907      ;
; 0.653  ; counter_divider:div|q[1]             ; counter_divider:div|q[1]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.920      ;
; 0.655  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.656  ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.954  ; counter_divider:div|q[4]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.221      ;
; 0.954  ; counter_divider:div|q[2]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.221      ;
; 0.963  ; counter_divider:div|q[1]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.230      ;
; 0.967  ; counter_divider:div|q[3]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.234      ;
; 0.968  ; counter_divider:div|q[1]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.235      ;
; 0.972  ; counter_divider:div|q[3]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.972  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.973  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.975  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.982  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.249      ;
; 0.982  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.249      ;
; 0.987  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.993  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 1.070  ; counter_divider:div|q[0]             ; counter_divider:div|q[1]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.336     ; 0.920      ;
; 1.075  ; counter_divider:div|q[2]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.342      ;
; 1.080  ; counter_divider:div|q[2]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.089  ; counter_divider:div|q[1]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.356      ;
; 1.093  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.360      ;
; 1.094  ; counter_divider:div|q[1]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.094  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.096  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.099  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.101  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.108  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.375      ;
; 1.114  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.119  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.386      ;
; 1.119  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.386      ;
; 1.127  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.394      ;
; 1.129  ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 1.397      ;
; 1.130  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.397      ;
; 1.140  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.407      ;
; 1.141  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.408      ;
; 1.151  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.418      ;
; 1.153  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.420      ;
; 1.176  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.443      ;
; 1.220  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.487      ;
; 1.221  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.488      ;
; 1.222  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.489      ;
; 1.222  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 1.491      ;
; 1.226  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.493      ;
; 1.227  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.494      ;
; 1.237  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 1.506      ;
; 1.238  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.505      ;
; 1.240  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.507      ;
; 1.241  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.508      ;
; 1.243  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.510      ;
; 1.253  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.520      ;
; 1.258  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.525      ;
; 1.261  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.528      ;
; 1.267  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.534      ;
; 1.277  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.543      ;
; 1.277  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.544      ;
; 1.282  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.548      ;
; 1.297  ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.564      ;
; 1.300  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.567      ;
; 1.331  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 1.599      ;
; 1.338  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.605      ;
; 1.346  ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.613      ;
; 1.347  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.614      ;
; 1.348  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 1.617      ;
; 1.348  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.615      ;
; 1.348  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 1.617      ;
; 1.351  ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.618      ;
; 1.352  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.619      ;
; 1.353  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.620      ;
; 1.355  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 1.623      ;
; 1.358  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.082      ; 1.626      ;
; 1.363  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 1.632      ;
; 1.363  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.083      ; 1.632      ;
; 1.364  ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.631      ;
; 1.364  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.631      ;
; 1.366  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.633      ;
; 1.369  ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.636      ;
; 1.369  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.636      ;
; 1.383  ; counter_divider:div|q[0]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.336     ; 1.233      ;
; 1.388  ; counter_divider:div|q[0]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.336     ; 1.238      ;
; 1.403  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.669      ;
; 1.408  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.080      ; 1.674      ;
; 1.423  ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.690      ;
; 1.425  ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.692      ;
; 1.458  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.081      ; 1.725      ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'counter_divider:div|q[5]'                                                                                                         ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; 0.598 ; count.01                          ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 0.865      ;
; 0.643 ; count.10                          ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.509      ; 1.338      ;
; 0.645 ; count.01                          ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 0.912      ;
; 0.651 ; count.11                          ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 0.918      ;
; 0.667 ; count.11                          ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.509      ; 1.362      ;
; 0.856 ; count.01                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.082      ; 1.124      ;
; 0.884 ; count.10                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.082      ; 1.152      ;
; 0.948 ; count.11                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 1.215      ;
; 0.986 ; count.11                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.082      ; 1.254      ;
; 1.002 ; count.00                          ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; -0.330     ; 0.858      ;
; 1.004 ; count.00                          ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; -0.330     ; 0.860      ;
; 1.023 ; count.10                          ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 1.290      ;
; 1.049 ; count.01                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 1.316      ;
; 1.075 ; count.10                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.082      ; 1.343      ;
; 1.082 ; count.10                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 1.349      ;
; 1.082 ; count.10                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 1.349      ;
; 1.086 ; count.10                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 1.353      ;
; 1.095 ; count.10                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; count.10                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 1.362      ;
; 1.207 ; Control:controller|counter[3]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.305      ; 2.718      ;
; 1.209 ; count.01                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 1.476      ;
; 1.209 ; count.01                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 1.476      ;
; 1.212 ; count.01                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 1.479      ;
; 1.215 ; count.11                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 1.482      ;
; 1.216 ; count.11                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 1.483      ;
; 1.225 ; count.11                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 1.492      ;
; 1.229 ; count.11                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 1.496      ;
; 1.235 ; Control:controller|counter[4]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.305      ; 2.746      ;
; 1.240 ; count.01                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.082      ; 1.508      ;
; 1.252 ; count.01                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.081      ; 1.519      ;
; 1.375 ; Control:controller|counter[2]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.305      ; 2.886      ;
; 1.380 ; Control:controller|counter[3]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.306      ; 2.892      ;
; 1.395 ; Control:controller|counter[4]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.306      ; 2.907      ;
; 1.426 ; Control:controller|counter[4]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.305      ; 2.937      ;
; 1.513 ; Control:controller|counter[3]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.305      ; 3.024      ;
; 1.522 ; Control:controller|counter[3]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.305      ; 3.033      ;
; 1.537 ; Control:controller|counter[4]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.305      ; 3.048      ;
; 1.549 ; Control:controller|counter[2]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.306      ; 3.061      ;
; 1.550 ; count.11                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.082      ; 1.818      ;
; 1.566 ; Control:controller|counter[3]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.305      ; 3.077      ;
; 1.575 ; Control:controller|counter[2]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.305      ; 3.086      ;
; 1.595 ; Control:controller|counter[3]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.305      ; 3.106      ;
; 1.599 ; Control:controller|counter[4]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.305      ; 3.110      ;
; 1.616 ; Control:controller|counter[4]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.305      ; 3.127      ;
; 1.691 ; Control:controller|counter[2]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.305      ; 3.202      ;
; 1.734 ; Control:controller|counter[2]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.305      ; 3.245      ;
; 1.763 ; Control:controller|counter[2]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.305      ; 3.274      ;
; 2.111 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 2.859      ; 5.408      ;
; 2.373 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 2.859      ; 5.670      ;
; 2.429 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 2.859      ; 5.726      ;
; 2.454 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 2.859      ; 5.751      ;
; 2.562 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 2.860      ; 5.860      ;
; 2.713 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 2.859      ; 5.510      ;
; 2.980 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 2.859      ; 5.777      ;
; 3.050 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 2.859      ; 5.847      ;
; 3.067 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 2.859      ; 5.864      ;
; 3.115 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.897     ; 0.424      ;
; 3.201 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 2.860      ; 5.999      ;
; 3.294 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.729     ; 0.771      ;
; 3.457 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.729     ; 0.934      ;
; 3.584 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.895     ; 0.895      ;
; 3.611 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.728     ; 1.089      ;
; 3.615 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.897     ; 0.924      ;
; 3.670 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.896     ; 0.980      ;
; 5.056 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -4.338     ; 0.424      ;
; 5.235 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -4.170     ; 0.771      ;
; 5.398 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -4.170     ; 0.934      ;
; 5.525 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -4.336     ; 0.895      ;
; 5.552 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -4.169     ; 1.089      ;
; 5.556 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -4.338     ; 0.924      ;
; 5.611 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -4.337     ; 0.980      ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[0]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[1]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; 0.264  ; 0.452        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[0]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[1]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; 0.327  ; 0.547        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Control:controller|counter[1]'                                                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                                                            ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+
; -1.386 ; -1.386       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[3]|datac                                                                 ;
; -1.386 ; -1.386       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[4]|datac                                                                 ;
; -1.385 ; -1.385       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[1]|datac                                                                 ;
; -1.385 ; -1.385       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[2]|datac                                                                 ;
; -1.382 ; -1.382       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -1.382 ; -1.382       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -1.381 ; -1.381       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -1.381 ; -1.381       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -1.375 ; -1.375       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -1.375 ; -1.375       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -1.374 ; -1.374       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[0]|datad                                                                 ;
; -1.373 ; -1.373       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[5]|datad                                                                 ;
; -1.373 ; -1.373       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[6]|datad                                                                 ;
; -1.358 ; -1.358       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|combout                                                               ;
; -1.344 ; -1.344       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -1.344 ; -1.344       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -1.343 ; -1.343       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -1.319 ; -1.319       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -1.319 ; -1.319       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -1.319 ; -1.319       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -1.304 ; -1.304       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|combout                                                               ;
; -1.290 ; -1.290       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[0]|datad                                                                 ;
; -1.290 ; -1.290       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[5]|datad                                                                 ;
; -1.289 ; -1.289       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[6]|datad                                                                 ;
; -1.288 ; -1.288       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -1.288 ; -1.288       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -1.282 ; -1.282       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -1.282 ; -1.282       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -1.282 ; -1.282       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -1.282 ; -1.282       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[1]|datac                                                                 ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[2]|datac                                                                 ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[3]|datac                                                                 ;
; -1.278 ; -1.278       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[4]|datac                                                                 ;
; -1.173 ; -1.173       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|datab                                                                 ;
; -1.162 ; -1.162       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; -1.005 ; -1.005       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; -0.994 ; -0.994       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|datab                                                                 ;
; -0.293 ; -0.293       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[3]|datac                                                                 ;
; -0.293 ; -0.293       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[4]|datac                                                                 ;
; -0.292 ; -0.292       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[1]|datac                                                                 ;
; -0.292 ; -0.292       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[2]|datac                                                                 ;
; -0.289 ; -0.289       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -0.289 ; -0.289       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -0.288 ; -0.288       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -0.288 ; -0.288       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -0.282 ; -0.282       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -0.282 ; -0.282       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -0.281 ; -0.281       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[0]|datad                                                                 ;
; -0.280 ; -0.280       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[5]|datad                                                                 ;
; -0.280 ; -0.280       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[6]|datad                                                                 ;
; -0.265 ; -0.265       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|combout                                                               ;
; -0.251 ; -0.251       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -0.251 ; -0.251       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -0.250 ; -0.250       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -0.125 ; -0.125       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|combout           ;
; -0.119 ; -0.119       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datac                                                                 ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -0.081 ; -0.081       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -0.066 ; -0.066       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|combout                                                               ;
; -0.052 ; -0.052       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[0]|datad                                                                 ;
; -0.052 ; -0.052       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[5]|datad                                                                 ;
; -0.051 ; -0.051       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[6]|datad                                                                 ;
; -0.050 ; -0.050       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -0.050 ; -0.050       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -0.040 ; -0.040       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[1]|datac                                                                 ;
; -0.040 ; -0.040       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[2]|datac                                                                 ;
; -0.040 ; -0.040       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[3]|datac                                                                 ;
; -0.040 ; -0.040       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[4]|datac                                                                 ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datac                                                                 ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|combout           ;
; 0.089  ; 0.089        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; 0.090  ; 0.090        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|combout ;
; 0.090  ; 0.090        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|combout ;
; 0.092  ; 0.092        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|combout            ;
; 0.097  ; 0.097        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datad                                                                 ;
; 0.100  ; 0.100        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datab                                                                 ;
; 0.119  ; 0.119        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|datad              ;
; 0.121  ; 0.121        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|datad             ;
; 0.122  ; 0.122        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|datad              ;
; 0.131  ; 0.131        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|datab             ;
; 0.144  ; 0.144        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|combout ;
; 0.170  ; 0.170        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|combout            ;
; 0.175  ; 0.175        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|datad                                                                 ;
; 0.177  ; 0.177        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|datac              ;
; 0.192  ; 0.192        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0|cout    ;
; 0.192  ; 0.192        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|cin     ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|cout    ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|cin     ;
; 0.192  ; 0.192        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|cout    ;
; 0.192  ; 0.192        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[4]~7|cin     ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[4]~7|cout    ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|cin     ;
; 0.203  ; 0.203        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|datac              ;
; 0.206  ; 0.206        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|datad                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'counter_divider:div|q[5]'                                                         ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.295  ; 0.515        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.297  ; 0.517        ; 0.220          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'                                                               ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.237  ; 0.457        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.237  ; 0.457        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.355  ; 0.543        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.355  ; 0.543        ; 0.188          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Control:controller|state[0]'                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|outclk   ;
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthRed|datad          ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthYellow|datad       ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthGreen|datad        ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|datac           ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|combout         ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|datac           ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthGreen|datad        ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthRed|datad          ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthYellow|datad       ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|outclk   ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; 5.225 ; 5.737 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; 4.675 ; 5.105 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; -3.688 ; -4.144 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; -2.442 ; -2.826 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 9.835  ; 9.784  ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 11.101 ; 11.075 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 10.638 ; 10.442 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 11.289 ; 11.195 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 10.156 ; 10.223 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 11.548 ; 11.416 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 8.785  ; 8.908  ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 11.260 ; 11.181 ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 8.998  ; 9.142  ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 10.009 ; 10.035 ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 12.041 ; 12.124 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 10.489 ; 10.531 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 8.168  ; 8.270  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 12.041 ; 12.124 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 8.349  ; 8.412  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 9.813  ; 9.785  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 11.667 ; 11.750 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 10.404 ; 10.455 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 9.527  ; 9.477  ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 10.743 ; 10.716 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 10.298 ; 10.109 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 10.924 ; 10.833 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 9.835  ; 9.899  ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 11.172 ; 11.044 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 8.510  ; 8.628  ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 10.886 ; 10.809 ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 8.714  ; 8.851  ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 9.685  ; 9.710  ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 7.918  ; 8.015  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 10.146 ; 10.185 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 7.918  ; 8.015  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 11.636 ; 11.715 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 8.091  ; 8.151  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 9.496  ; 9.469  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 11.277 ; 11.356 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 10.065 ; 10.113 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                 ;
+-------------+-----------------+----------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                       ; Note                                           ;
+-------------+-----------------+----------------------------------+------------------------------------------------+
; 224.11 MHz  ; 224.11 MHz      ; clock_divider_1hz:comb_3|clk_out ;                                                ;
; 249.13 MHz  ; 249.13 MHz      ; CLOCK_50                         ;                                                ;
; 536.77 MHz  ; 437.64 MHz      ; counter_divider:div|q[5]         ; limit due to minimum period restriction (tmin) ;
; 1851.85 MHz ; 529.66 MHz      ; Control:controller|state[0]      ; limit due to hold check                        ;
; 2463.05 MHz ; 93.86 MHz       ; Control:controller|counter[1]    ; limit due to hold check                        ;
+-------------+-----------------+----------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; counter_divider:div|q[5]         ; -5.239 ; -36.378       ;
; clock_divider_1hz:comb_3|clk_out ; -3.462 ; -24.078       ;
; CLOCK_50                         ; -3.014 ; -59.205       ;
; Control:controller|counter[1]    ; -1.653 ; -9.790        ;
; Control:controller|state[0]      ; -0.039 ; -0.039        ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; Control:controller|counter[1]    ; -5.309 ; -35.688       ;
; clock_divider_1hz:comb_3|clk_out ; -3.001 ; -7.196        ;
; Control:controller|state[0]      ; -0.897 ; -2.053        ;
; CLOCK_50                         ; -0.098 ; -0.193        ;
; counter_divider:div|q[5]         ; 0.552  ; 0.000         ;
+----------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -3.000 ; -45.405       ;
; counter_divider:div|q[5]         ; -1.285 ; -19.275       ;
; clock_divider_1hz:comb_3|clk_out ; -1.285 ; -11.565       ;
; Control:controller|counter[1]    ; -1.271 ; -45.958       ;
; Control:controller|state[0]      ; 0.426  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'counter_divider:div|q[5]'                                                                                                          ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; -5.239 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.741     ; 0.997      ;
; -5.206 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.584     ; 1.121      ;
; -5.178 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.742     ; 0.935      ;
; -5.126 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.740     ; 0.885      ;
; -5.029 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.584     ; 0.944      ;
; -4.905 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.584     ; 0.820      ;
; -4.665 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -4.742     ; 0.422      ;
; -4.635 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.637     ; 0.997      ;
; -4.602 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.480     ; 1.121      ;
; -4.574 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.638     ; 0.935      ;
; -4.522 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.636     ; 0.885      ;
; -4.425 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.480     ; 0.944      ;
; -4.301 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.480     ; 0.820      ;
; -4.061 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -4.638     ; 0.422      ;
; -3.162 ; Control:controller|counter[2]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.901      ; 5.062      ;
; -3.011 ; Control:controller|counter[4]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.901      ; 4.911      ;
; -2.988 ; Control:controller|counter[2]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.900      ; 4.887      ;
; -2.959 ; Control:controller|counter[2]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.900      ; 4.858      ;
; -2.946 ; Control:controller|counter[2]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.900      ; 4.845      ;
; -2.904 ; Control:controller|counter[3]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.901      ; 4.804      ;
; -2.881 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 2.438      ; 6.031      ;
; -2.837 ; Control:controller|counter[4]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.900      ; 4.736      ;
; -2.808 ; Control:controller|counter[4]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.900      ; 4.707      ;
; -2.795 ; Control:controller|counter[4]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.900      ; 4.694      ;
; -2.730 ; Control:controller|counter[3]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.900      ; 4.629      ;
; -2.730 ; Control:controller|counter[3]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.900      ; 4.629      ;
; -2.707 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 2.437      ; 5.856      ;
; -2.688 ; Control:controller|counter[3]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.900      ; 4.587      ;
; -2.678 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 2.437      ; 5.827      ;
; -2.665 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 2.437      ; 5.814      ;
; -2.646 ; Control:controller|counter[2]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.900      ; 4.545      ;
; -2.495 ; Control:controller|counter[4]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.900      ; 4.394      ;
; -2.401 ; Control:controller|counter[3]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.900      ; 4.300      ;
; -2.375 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 2.438      ; 6.025      ;
; -2.365 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 2.437      ; 5.514      ;
; -2.255 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 2.437      ; 5.904      ;
; -2.225 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 2.437      ; 5.874      ;
; -2.201 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 2.437      ; 5.850      ;
; -1.926 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 2.437      ; 5.575      ;
; -1.224 ; Control:controller|counter[2]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.900      ; 3.123      ;
; -1.073 ; Control:controller|counter[4]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.900      ; 2.972      ;
; -0.932 ; Control:controller|counter[3]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.900      ; 2.831      ;
; -0.863 ; count.11                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.071     ; 1.791      ;
; -0.782 ; count.01                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.709      ;
; -0.773 ; count.11                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.700      ;
; -0.738 ; count.01                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.071     ; 1.666      ;
; -0.729 ; count.11                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.071     ; 1.657      ;
; -0.650 ; count.01                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.577      ;
; -0.630 ; count.01                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.557      ;
; -0.625 ; count.01                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.552      ;
; -0.604 ; count.01                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.531      ;
; -0.585 ; count.10                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.071     ; 1.513      ;
; -0.561 ; count.11                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.488      ;
; -0.561 ; count.11                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.488      ;
; -0.560 ; count.11                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.487      ;
; -0.557 ; count.11                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.484      ;
; -0.506 ; count.10                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.433      ;
; -0.474 ; count.10                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.401      ;
; -0.469 ; count.10                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.396      ;
; -0.465 ; count.10                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.392      ;
; -0.462 ; count.10                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.389      ;
; -0.336 ; count.10                          ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 1.263      ;
; -0.329 ; count.00                          ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.466     ; 0.862      ;
; -0.327 ; count.00                          ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.466     ; 0.860      ;
; -0.229 ; count.10                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.071     ; 1.157      ;
; -0.165 ; count.01                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.071     ; 1.093      ;
; -0.016 ; count.01                          ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 0.943      ;
; -0.013 ; count.11                          ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.307      ; 1.319      ;
; -0.009 ; count.11                          ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 0.936      ;
; 0.009  ; count.01                          ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.072     ; 0.918      ;
; 0.017  ; count.10                          ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.307      ; 1.289      ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.462 ; Control:controller|counter[0] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.074     ; 4.387      ;
; -3.406 ; Control:controller|counter[0] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.396     ; 2.009      ;
; -3.406 ; Control:controller|counter[0] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.396     ; 2.009      ;
; -3.406 ; Control:controller|counter[0] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.396     ; 2.009      ;
; -3.143 ; Control:controller|counter[0] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.384     ; 1.758      ;
; -3.011 ; Control:controller|counter[0] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.384     ; 1.626      ;
; -2.765 ; Control:controller|turn       ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.383     ; 1.381      ;
; -2.732 ; Control:controller|turn       ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -2.383     ; 1.348      ;
; -1.697 ; Control:controller|counter[3] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.145      ; 4.841      ;
; -1.641 ; Control:controller|counter[2] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.145      ; 4.785      ;
; -1.608 ; Control:controller|turn       ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.073     ; 2.534      ;
; -1.482 ; Control:controller|counter[3] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.045     ; 2.436      ;
; -1.482 ; Control:controller|counter[3] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.045     ; 2.436      ;
; -1.476 ; Control:controller|counter[3] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.039     ; 2.436      ;
; -1.426 ; Control:controller|counter[2] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.045     ; 2.380      ;
; -1.426 ; Control:controller|counter[2] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.045     ; 2.380      ;
; -1.420 ; Control:controller|counter[2] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.039     ; 2.380      ;
; -1.405 ; Control:controller|state[2]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.086     ; 2.318      ;
; -1.405 ; Control:controller|state[2]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.086     ; 2.318      ;
; -1.405 ; Control:controller|state[2]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.086     ; 2.318      ;
; -1.355 ; Control:controller|state[1]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.086     ; 2.268      ;
; -1.355 ; Control:controller|state[1]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.086     ; 2.268      ;
; -1.355 ; Control:controller|state[1]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.086     ; 2.268      ;
; -1.318 ; Control:controller|state[2]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.133      ; 4.450      ;
; -1.318 ; Control:controller|state[2]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.133      ; 4.450      ;
; -1.257 ; Control:controller|counter[3] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.062     ; 2.194      ;
; -1.208 ; Control:controller|counter[4] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.145      ; 4.352      ;
; -1.201 ; Control:controller|counter[2] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.062     ; 2.138      ;
; -1.154 ; Control:controller|state[1]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.133      ; 4.286      ;
; -1.154 ; Control:controller|state[1]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.133      ; 4.286      ;
; -1.150 ; Control:controller|counter[4] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.045     ; 2.104      ;
; -1.150 ; Control:controller|counter[4] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.045     ; 2.104      ;
; -1.144 ; Control:controller|counter[4] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.039     ; 2.104      ;
; -1.098 ; Control:controller|counter[4] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.062     ; 2.035      ;
; -1.091 ; Control:controller|counter[2] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.062     ; 2.028      ;
; -1.091 ; Control:controller|counter[3] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.062     ; 2.028      ;
; -1.084 ; Control:controller|counter[0] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.074     ; 2.009      ;
; -1.084 ; Control:controller|counter[0] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.074     ; 2.009      ;
; -0.815 ; Control:controller|state[1]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.133      ; 3.947      ;
; -0.717 ; Control:controller|state[1]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.044     ; 1.672      ;
; -0.707 ; Control:controller|state[2]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.039     ; 1.667      ;
; -0.671 ; Control:controller|state[1]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.133      ; 3.803      ;
; -0.617 ; Control:controller|state[2]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.133      ; 3.749      ;
; -0.607 ; Control:controller|counter[4] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.062     ; 1.544      ;
; -0.408 ; Control:controller|state[2]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.133      ; 3.540      ;
; -0.282 ; Control:controller|counter[1] ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.682      ; 4.676      ;
; -0.129 ; Control:controller|state[1]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.044     ; 1.084      ;
; -0.112 ; Control:controller|state[2]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.044     ; 1.067      ;
; -0.101 ; Control:controller|counter[1] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.458      ; 2.271      ;
; -0.101 ; Control:controller|counter[1] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.458      ; 2.271      ;
; -0.101 ; Control:controller|counter[1] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.458      ; 2.271      ;
; 0.041  ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.458      ; 2.129      ;
; 0.041  ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.458      ; 2.129      ;
; 0.041  ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.458      ; 2.129      ;
; 0.096  ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.682      ; 4.298      ;
; 0.096  ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.682      ; 4.298      ;
; 0.148  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.470      ; 2.034      ;
; 0.153  ; Control:controller|counter[1] ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.470      ; 2.029      ;
; 0.226  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.682      ; 4.168      ;
; 0.267  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.682      ; 4.127      ;
; 0.269  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.470      ; 1.913      ;
; 0.311  ; Control:controller|counter[1] ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 1.470      ; 1.871      ;
; 0.428  ; Control:controller|counter[1] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.458      ; 2.242      ;
; 0.428  ; Control:controller|counter[1] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.458      ; 2.242      ;
; 0.428  ; Control:controller|counter[1] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.458      ; 2.242      ;
; 0.429  ; Control:controller|counter[1] ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.682      ; 4.465      ;
; 0.485  ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.458      ; 2.185      ;
; 0.485  ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.458      ; 2.185      ;
; 0.485  ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.458      ; 2.185      ;
; 0.571  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.470      ; 2.111      ;
; 0.577  ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.682      ; 4.317      ;
; 0.577  ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.682      ; 4.317      ;
; 0.652  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.682      ; 4.242      ;
; 0.656  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.682      ; 4.238      ;
; 0.691  ; Control:controller|counter[1] ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.470      ; 1.991      ;
; 0.708  ; Control:controller|counter[3] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.145      ; 2.436      ;
; 0.708  ; Control:controller|counter[3] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.145      ; 2.436      ;
; 0.726  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.470      ; 1.956      ;
; 0.764  ; Control:controller|counter[2] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.145      ; 2.380      ;
; 0.764  ; Control:controller|counter[2] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.145      ; 2.380      ;
; 0.826  ; Control:controller|counter[1] ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.470      ; 1.856      ;
; 1.040  ; Control:controller|counter[4] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.145      ; 2.104      ;
; 1.040  ; Control:controller|counter[4] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.145      ; 2.104      ;
; 2.123  ; Control:controller|counter[1] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.682      ; 2.271      ;
; 2.123  ; Control:controller|counter[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 3.682      ; 2.271      ;
; 2.652  ; Control:controller|counter[1] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.682      ; 2.242      ;
; 2.652  ; Control:controller|counter[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 3.682      ; 2.242      ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.014 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.941      ;
; -2.991 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.917      ;
; -2.882 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.808      ;
; -2.777 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.702      ;
; -2.763 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.688      ;
; -2.762 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.689      ;
; -2.753 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.679      ;
; -2.749 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.674      ;
; -2.740 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.665      ;
; -2.708 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.634      ;
; -2.687 ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.612      ;
; -2.672 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.597      ;
; -2.631 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.557      ;
; -2.563 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.488      ;
; -2.561 ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.487      ;
; -2.538 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.466      ;
; -2.536 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.464      ;
; -2.536 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.464      ;
; -2.535 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.463      ;
; -2.522 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.447      ;
; -2.516 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.515 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.442      ;
; -2.513 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.440      ;
; -2.513 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.440      ;
; -2.512 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.439      ;
; -2.498 ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.425      ;
; -2.490 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.418      ;
; -2.489 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.417      ;
; -2.467 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.394      ;
; -2.466 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.393      ;
; -2.464 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.392      ;
; -2.442 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.370      ;
; -2.407 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.333      ;
; -2.406 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.333      ;
; -2.406 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.333      ;
; -2.404 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.331      ;
; -2.404 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.331      ;
; -2.403 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.330      ;
; -2.403 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.331      ;
; -2.401 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.327      ;
; -2.385 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.313      ;
; -2.381 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.309      ;
; -2.372 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.298      ;
; -2.368 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.296      ;
; -2.365 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.290      ;
; -2.359 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.284      ;
; -2.358 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.285      ;
; -2.357 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.284      ;
; -2.355 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.283      ;
; -2.355 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.283      ;
; -2.355 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.283      ;
; -2.354 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.282      ;
; -2.349 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.277      ;
; -2.333 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.258      ;
; -2.332 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.259      ;
; -2.332 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.259      ;
; -2.332 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.259      ;
; -2.331 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.258      ;
; -2.331 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.258      ;
; -2.327 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.254      ;
; -2.327 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.255      ;
; -2.313 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.240      ;
; -2.307 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.234      ;
; -2.305 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.233      ;
; -2.286 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.214      ;
; -2.286 ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.213      ;
; -2.284 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.212      ;
; -2.284 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.212      ;
; -2.283 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.211      ;
; -2.282 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.209      ;
; -2.281 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.206      ;
; -2.277 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.204      ;
; -2.275 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.202      ;
; -2.275 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.202      ;
; -2.275 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.200      ;
; -2.274 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.201      ;
; -2.270 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.198      ;
; -2.253 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.181      ;
; -2.252 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.179      ;
; -2.248 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.176      ;
; -2.246 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.171      ;
; -2.238 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.166      ;
; -2.237 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.165      ;
; -2.232 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.159      ;
; -2.230 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.157      ;
; -2.230 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.157      ;
; -2.229 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.156      ;
; -2.229 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.156      ;
; -2.228 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.155      ;
; -2.227 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.153      ;
; -2.226 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.152      ;
; -2.225 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.151      ;
; -2.225 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.151      ;
; -2.224 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.150      ;
; -2.223 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.149      ;
; -2.223 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.150      ;
; -2.223 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.150      ;
; -2.223 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.150      ;
; -2.222 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.148      ;
; -2.222 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.149      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Control:controller|counter[1]'                                                                                                                            ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -1.653 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.513      ; 5.181      ;
; -1.590 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.513      ; 5.118      ;
; -1.526 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.513      ; 5.054      ;
; -1.496 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.512      ; 5.063      ;
; -1.487 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.512      ; 5.054      ;
; -1.442 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.665      ; 5.034      ;
; -1.433 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.665      ; 5.025      ;
; -1.394 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.348      ; 2.669      ;
; -1.366 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.196      ; 2.577      ;
; -1.360 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.512      ; 4.927      ;
; -1.333 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.664      ; 5.070      ;
; -1.330 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.664      ; 5.070      ;
; -1.326 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.195      ; 2.576      ;
; -1.324 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.666      ; 5.072      ;
; -1.324 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.664      ; 5.061      ;
; -1.321 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.664      ; 5.061      ;
; -1.315 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.666      ; 5.063      ;
; -1.306 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.665      ; 4.898      ;
; -1.256 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.347      ; 2.676      ;
; -1.253 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.347      ; 2.676      ;
; -1.212 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.513      ; 4.915      ;
; -1.203 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.349      ; 2.634      ;
; -1.203 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.513      ; 4.906      ;
; -1.197 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.664      ; 4.934      ;
; -1.194 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.664      ; 4.934      ;
; -1.188 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.666      ; 4.936      ;
; -1.151 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 1.196      ; 2.537      ;
; -1.076 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 3.513      ; 4.779      ;
; -0.902 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.764      ; 5.181      ;
; -0.839 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.764      ; 5.118      ;
; -0.775 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.764      ; 5.054      ;
; -0.745 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.763      ; 5.063      ;
; -0.736 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.763      ; 5.054      ;
; -0.691 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.916      ; 5.034      ;
; -0.682 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.916      ; 5.025      ;
; -0.643 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.599      ; 2.669      ;
; -0.615 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.447      ; 2.577      ;
; -0.609 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.763      ; 4.927      ;
; -0.582 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.915      ; 5.070      ;
; -0.579 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.915      ; 5.070      ;
; -0.575 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.446      ; 2.576      ;
; -0.573 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.917      ; 5.072      ;
; -0.573 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.915      ; 5.061      ;
; -0.570 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.915      ; 5.061      ;
; -0.564 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.917      ; 5.063      ;
; -0.555 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.916      ; 4.898      ;
; -0.505 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.598      ; 2.676      ;
; -0.502 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.598      ; 2.676      ;
; -0.461 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.764      ; 4.915      ;
; -0.452 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.600      ; 2.634      ;
; -0.452 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.764      ; 4.906      ;
; -0.446 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.915      ; 4.934      ;
; -0.443 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.915      ; 4.934      ;
; -0.437 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.917      ; 4.936      ;
; -0.400 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.447      ; 2.537      ;
; -0.325 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 4.764      ; 4.779      ;
; 0.297  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.050      ; 4.656      ;
; 0.640  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.050      ; 4.138      ;
; 0.745  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.050      ; 4.708      ;
; 0.806  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.049      ; 4.011      ;
; 0.860  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.202      ; 3.982      ;
; 0.969  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.201      ; 4.018      ;
; 0.972  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.201      ; 4.018      ;
; 0.978  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 5.203      ; 4.020      ;
; 1.135  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.050      ; 4.143      ;
; 1.298  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.049      ; 4.019      ;
; 1.352  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.202      ; 3.990      ;
; 1.461  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.201      ; 4.026      ;
; 1.464  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.201      ; 4.026      ;
; 1.470  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 5.203      ; 4.028      ;
; 1.496  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 6.301      ; 4.708      ;
; 1.886  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 6.301      ; 4.143      ;
; 2.048  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 6.301      ; 4.656      ;
; 2.049  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 6.300      ; 4.019      ;
; 2.103  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 6.453      ; 3.990      ;
; 2.212  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 6.452      ; 4.026      ;
; 2.215  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 6.452      ; 4.026      ;
; 2.221  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 6.454      ; 4.028      ;
; 2.391  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 6.301      ; 4.138      ;
; 2.557  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 6.300      ; 4.011      ;
; 2.611  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 6.453      ; 3.982      ;
; 2.720  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 6.452      ; 4.018      ;
; 2.723  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 6.452      ; 4.018      ;
; 2.729  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 6.454      ; 4.020      ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Control:controller|state[0]'                                                                                                                       ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; -0.039 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.679      ; 2.958      ;
; 0.073  ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.679      ; 2.846      ;
; 0.197  ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.690      ; 2.834      ;
; 0.230  ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 4.238      ; 4.061      ;
; 0.304  ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 4.239      ; 3.989      ;
; 0.318  ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 2.690      ; 2.713      ;
; 0.718  ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 4.238      ; 4.073      ;
; 0.833  ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 4.239      ; 3.960      ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Control:controller|counter[1]'                                                                                                                             ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -5.309 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.180      ; 2.084      ;
; -5.309 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.178      ; 2.082      ;
; -5.307 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.179      ; 2.085      ;
; -5.305 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.178      ; 2.086      ;
; -5.221 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.021      ; 2.013      ;
; -5.203 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.074      ; 2.084      ;
; -5.202 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.076      ; 2.087      ;
; -5.202 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.074      ; 2.085      ;
; -5.191 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.021      ; 2.043      ;
; -5.166 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.075      ; 2.122      ;
; -5.117 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 6.917      ; 2.013      ;
; -5.113 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 6.917      ; 2.017      ;
; -4.827 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.178      ; 2.084      ;
; -4.826 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.180      ; 2.087      ;
; -4.826 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.178      ; 2.085      ;
; -4.790 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.179      ; 2.122      ;
; -4.741 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.021      ; 2.013      ;
; -4.737 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.021      ; 2.017      ;
; -4.725 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.076      ; 2.084      ;
; -4.725 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.074      ; 2.082      ;
; -4.723 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.075      ; 2.085      ;
; -4.721 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.074      ; 2.086      ;
; -4.637 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 6.917      ; 2.013      ;
; -4.607 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 6.917      ; 2.043      ;
; -4.046 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 7.021      ; 3.188      ;
; -3.924 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 6.917      ; 3.206      ;
; -3.548 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 7.021      ; 3.206      ;
; -3.462 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 6.917      ; 3.188      ;
; -2.967 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.459      ; 2.512      ;
; -2.861 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.459      ; 2.618      ;
; -2.826 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.616      ; 2.810      ;
; -2.824 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.616      ; 2.812      ;
; -2.824 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.618      ; 2.814      ;
; -2.784 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.617      ; 2.853      ;
; -2.762 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.459      ; 2.717      ;
; -2.607 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.459      ; 2.872      ;
; -2.571 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.563      ; 2.512      ;
; -2.481 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.459      ; 2.998      ;
; -2.465 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.563      ; 2.618      ;
; -2.464 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.459      ; 3.015      ;
; -2.430 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.720      ; 2.810      ;
; -2.428 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.720      ; 2.812      ;
; -2.428 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.722      ; 2.814      ;
; -2.415 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.459      ; 3.064      ;
; -2.388 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.721      ; 2.853      ;
; -2.366 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.563      ; 2.717      ;
; -2.345 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.459      ; 3.134      ;
; -2.310 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.616      ; 3.326      ;
; -2.308 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.616      ; 3.328      ;
; -2.308 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.618      ; 3.330      ;
; -2.300 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.617      ; 3.337      ;
; -2.247 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.459      ; 3.232      ;
; -2.211 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.563      ; 2.872      ;
; -2.208 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.616      ; 3.428      ;
; -2.206 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.616      ; 3.430      ;
; -2.206 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.618      ; 3.432      ;
; -2.195 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 5.617      ; 3.442      ;
; -2.085 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.563      ; 2.998      ;
; -2.068 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.563      ; 3.015      ;
; -2.019 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.563      ; 3.064      ;
; -1.949 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.563      ; 3.134      ;
; -1.914 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.720      ; 3.326      ;
; -1.912 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.720      ; 3.328      ;
; -1.912 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.722      ; 3.330      ;
; -1.904 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.721      ; 3.337      ;
; -1.851 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.563      ; 3.232      ;
; -1.812 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.720      ; 3.428      ;
; -1.810 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.720      ; 3.430      ;
; -1.810 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.722      ; 3.432      ;
; -1.799 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 5.721      ; 3.442      ;
; -0.975 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.235      ; 2.280      ;
; -0.943 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.392      ; 2.469      ;
; -0.940 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.392      ; 2.472      ;
; -0.933 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.394      ; 2.481      ;
; -0.866 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.393      ; 2.547      ;
; -0.848 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.235      ; 2.407      ;
; -0.802 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.235      ; 2.453      ;
; -0.579 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.339      ; 2.280      ;
; -0.547 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.496      ; 2.469      ;
; -0.544 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.496      ; 2.472      ;
; -0.537 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.498      ; 2.481      ;
; -0.470 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.497      ; 2.547      ;
; -0.452 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.339      ; 2.407      ;
; -0.406 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.339      ; 2.453      ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                         ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.001 ; Control:controller|counter[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.854      ; 1.257      ;
; -2.516 ; Control:controller|counter[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.854      ; 1.242      ;
; -2.399 ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.854      ; 1.859      ;
; -2.399 ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.854      ; 1.859      ;
; -2.166 ; Control:controller|counter[1] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.854      ; 2.092      ;
; -1.798 ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.854      ; 1.960      ;
; -1.798 ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.854      ; 1.960      ;
; -1.636 ; Control:controller|counter[1] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.854      ; 2.122      ;
; -0.612 ; Control:controller|counter[4] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.396      ; 1.955      ;
; -0.612 ; Control:controller|counter[4] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.396      ; 1.955      ;
; -0.525 ; Control:controller|state[1]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.384      ; 2.030      ;
; -0.525 ; Control:controller|state[1]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.384      ; 2.030      ;
; -0.508 ; Control:controller|state[2]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.384      ; 2.047      ;
; -0.508 ; Control:controller|state[2]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.384      ; 2.047      ;
; -0.398 ; Control:controller|counter[1] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.537      ; 1.543      ;
; -0.346 ; Control:controller|counter[2] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.396      ; 2.221      ;
; -0.346 ; Control:controller|counter[2] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.396      ; 2.221      ;
; -0.345 ; Control:controller|counter[3] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.396      ; 2.222      ;
; -0.345 ; Control:controller|counter[3] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.396      ; 2.222      ;
; -0.299 ; Control:controller|counter[1] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.537      ; 1.642      ;
; -0.288 ; Control:controller|counter[1] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.537      ; 1.653      ;
; -0.277 ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.853      ; 3.980      ;
; -0.255 ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.853      ; 4.002      ;
; -0.185 ; Control:controller|counter[1] ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.549      ; 1.768      ;
; -0.105 ; Control:controller|counter[1] ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 3.853      ; 4.152      ;
; -0.095 ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.549      ; 1.858      ;
; -0.094 ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.549      ; 1.859      ;
; -0.082 ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.537      ; 1.859      ;
; -0.082 ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.537      ; 1.859      ;
; -0.082 ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.537      ; 1.859      ;
; -0.046 ; Control:controller|counter[1] ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.549      ; 1.907      ;
; 0.124  ; Control:controller|counter[1] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.537      ; 1.565      ;
; 0.135  ; Control:controller|counter[1] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.537      ; 1.576      ;
; 0.168  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.853      ; 3.925      ;
; 0.185  ; Control:controller|counter[1] ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.853      ; 3.942      ;
; 0.187  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 3.853      ; 3.944      ;
; 0.234  ; Control:controller|counter[1] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.537      ; 1.675      ;
; 0.339  ; Control:controller|counter[1] ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.549      ; 1.792      ;
; 0.358  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.549      ; 1.811      ;
; 0.380  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.549      ; 1.833      ;
; 0.387  ; Control:controller|state[2]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.039      ; 0.597      ;
; 0.482  ; Control:controller|counter[1] ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.549      ; 1.935      ;
; 0.519  ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.537      ; 1.960      ;
; 0.519  ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.537      ; 1.960      ;
; 0.519  ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 1.537      ; 1.960      ;
; 0.658  ; Control:controller|counter[0] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.074      ; 0.903      ;
; 0.696  ; Control:controller|state[2]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.044      ; 0.911      ;
; 0.725  ; Control:controller|state[1]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.044      ; 0.940      ;
; 0.794  ; Control:controller|state[2]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.383      ; 3.348      ;
; 0.840  ; Control:controller|state[2]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.383      ; 3.394      ;
; 0.845  ; Control:controller|counter[2] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.039      ; 1.055      ;
; 0.845  ; Control:controller|counter[3] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.039      ; 1.055      ;
; 0.860  ; Control:controller|counter[4] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.039      ; 1.070      ;
; 0.887  ; Control:controller|state[1]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.383      ; 3.441      ;
; 0.900  ; Control:controller|state[1]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.383      ; 3.454      ;
; 0.925  ; Control:controller|counter[0] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.074      ; 1.170      ;
; 0.985  ; Control:controller|state[1]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.044      ; 1.200      ;
; 1.125  ; Control:controller|counter[2] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.045      ; 1.341      ;
; 1.126  ; Control:controller|counter[3] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.045      ; 1.342      ;
; 1.138  ; Control:controller|counter[2] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.045      ; 1.354      ;
; 1.196  ; Control:controller|counter[4] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.086      ; 1.453      ;
; 1.264  ; Control:controller|counter[4] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.395      ; 3.830      ;
; 1.526  ; Control:controller|counter[2] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.395      ; 4.092      ;
; 1.527  ; Control:controller|counter[3] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.395      ; 4.093      ;
; 1.623  ; Control:controller|counter[4] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.086      ; 1.880      ;
; 1.640  ; Control:controller|counter[2] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.086      ; 1.897      ;
; 1.641  ; Control:controller|counter[3] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.086      ; 1.898      ;
; 1.739  ; Control:controller|counter[4] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.045      ; 1.955      ;
; 1.739  ; Control:controller|counter[4] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.045      ; 1.955      ;
; 1.763  ; Control:controller|state[1]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.062      ; 1.996      ;
; 1.763  ; Control:controller|state[1]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.062      ; 1.996      ;
; 1.763  ; Control:controller|state[1]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.062      ; 1.996      ;
; 1.774  ; Control:controller|counter[2] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.086      ; 2.031      ;
; 1.786  ; Control:controller|counter[3] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.086      ; 2.043      ;
; 1.814  ; Control:controller|state[2]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.062      ; 2.047      ;
; 1.814  ; Control:controller|state[2]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.062      ; 2.047      ;
; 1.814  ; Control:controller|state[2]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.062      ; 2.047      ;
; 2.006  ; Control:controller|counter[3] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.045      ; 2.222      ;
; 2.053  ; Control:controller|turn       ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 2.297      ;
; 3.155  ; Control:controller|counter[0] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.145     ; 1.181      ;
; 3.170  ; Control:controller|turn       ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.133     ; 1.208      ;
; 3.243  ; Control:controller|turn       ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.133     ; 1.281      ;
; 3.254  ; Control:controller|counter[0] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.145     ; 1.280      ;
; 3.265  ; Control:controller|counter[0] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.145     ; 1.291      ;
; 3.388  ; Control:controller|counter[0] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.073      ; 3.632      ;
; 3.444  ; Control:controller|counter[0] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.133     ; 1.482      ;
; 3.619  ; Control:controller|counter[0] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -2.133     ; 1.657      ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Control:controller|state[0]'                                                                                                                        ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; -0.897 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 4.415      ; 3.731      ;
; -0.738 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 4.415      ; 3.890      ;
; -0.444 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 4.415      ; 3.704      ;
; -0.422 ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.945      ; 2.543      ;
; -0.418 ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.935      ; 2.537      ;
; -0.302 ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.945      ; 2.663      ;
; -0.271 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 4.415      ; 3.877      ;
; -0.269 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 2.935      ; 2.686      ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.098 ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; 0.000        ; 2.858      ; 3.174      ;
; -0.095 ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; 0.000        ; 2.862      ; 3.181      ;
; 0.349  ; counter_divider:div|q[0]             ; counter_divider:div|q[0]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.088      ; 0.608      ;
; 0.355  ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; -0.500       ; 2.862      ; 3.131      ;
; 0.432  ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; -0.500       ; 2.858      ; 3.204      ;
; 0.582  ; counter_divider:div|q[2]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.825      ;
; 0.584  ; counter_divider:div|q[4]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.827      ;
; 0.586  ; counter_divider:div|q[3]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.598  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.599  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.600  ; counter_divider:div|q[1]             ; counter_divider:div|q[1]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.601  ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.602  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.868  ; counter_divider:div|q[1]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.111      ;
; 0.869  ; counter_divider:div|q[2]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.112      ;
; 0.871  ; counter_divider:div|q[4]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.114      ;
; 0.874  ; counter_divider:div|q[3]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.879  ; counter_divider:div|q[1]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.122      ;
; 0.885  ; counter_divider:div|q[3]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.886  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.887  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.131      ;
; 0.888  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.889  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.133      ;
; 0.893  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.137      ;
; 0.898  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.898  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.142      ;
; 0.904  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.148      ;
; 0.968  ; counter_divider:div|q[2]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.211      ;
; 0.978  ; counter_divider:div|q[1]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.221      ;
; 0.979  ; counter_divider:div|q[2]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.222      ;
; 0.982  ; counter_divider:div|q[0]             ; counter_divider:div|q[1]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.309     ; 0.844      ;
; 0.987  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.231      ;
; 0.988  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.232      ;
; 0.988  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.232      ;
; 0.989  ; counter_divider:div|q[1]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.997  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.241      ;
; 0.999  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 0.999  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 1.003  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.247      ;
; 1.014  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.257      ;
; 1.014  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.258      ;
; 1.025  ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.269      ;
; 1.034  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.277      ;
; 1.037  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.280      ;
; 1.050  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.293      ;
; 1.051  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.294      ;
; 1.059  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.302      ;
; 1.062  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.305      ;
; 1.085  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.097  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.341      ;
; 1.098  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.342      ;
; 1.098  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.342      ;
; 1.106  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 1.351      ;
; 1.108  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.352      ;
; 1.109  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.353      ;
; 1.110  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.354      ;
; 1.113  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.357      ;
; 1.116  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 1.361      ;
; 1.118  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.361      ;
; 1.121  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.365      ;
; 1.138  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.381      ;
; 1.146  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.390      ;
; 1.151  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.395      ;
; 1.153  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.397      ;
; 1.160  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.403      ;
; 1.169  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.412      ;
; 1.175  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.418      ;
; 1.191  ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.434      ;
; 1.194  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.437      ;
; 1.200  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.444      ;
; 1.206  ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.450      ;
; 1.207  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.451      ;
; 1.208  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.452      ;
; 1.216  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 1.461      ;
; 1.217  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 1.462      ;
; 1.217  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.460      ;
; 1.217  ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.461      ;
; 1.218  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.462      ;
; 1.219  ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.463      ;
; 1.220  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.464      ;
; 1.223  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.466      ;
; 1.226  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 1.471      ;
; 1.227  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.074      ; 1.472      ;
; 1.228  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.472      ;
; 1.228  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.471      ;
; 1.230  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.474      ;
; 1.230  ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.474      ;
; 1.231  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.475      ;
; 1.248  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.491      ;
; 1.255  ; counter_divider:div|q[0]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.309     ; 1.117      ;
; 1.266  ; counter_divider:div|q[0]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.309     ; 1.128      ;
; 1.285  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.528      ;
; 1.301  ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.544      ;
; 1.304  ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.072      ; 1.547      ;
; 1.316  ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.073      ; 1.560      ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'counter_divider:div|q[5]'                                                                                                          ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; 0.552 ; count.01                          ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 0.795      ;
; 0.593 ; count.01                          ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 0.836      ;
; 0.595 ; count.11                          ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 0.838      ;
; 0.596 ; count.10                          ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.466      ; 1.233      ;
; 0.607 ; count.11                          ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.466      ; 1.244      ;
; 0.793 ; count.01                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 1.037      ;
; 0.824 ; count.10                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 1.068      ;
; 0.873 ; count.11                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.116      ;
; 0.885 ; count.11                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 1.129      ;
; 0.929 ; count.00                          ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; -0.307     ; 0.793      ;
; 0.930 ; count.00                          ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; -0.307     ; 0.794      ;
; 0.944 ; count.10                          ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.187      ;
; 0.953 ; count.01                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.196      ;
; 0.971 ; count.10                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.214      ;
; 0.974 ; count.10                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 1.218      ;
; 0.976 ; count.10                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.219      ;
; 0.979 ; count.10                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.222      ;
; 0.987 ; count.10                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.230      ;
; 0.990 ; count.10                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.233      ;
; 1.086 ; count.11                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.329      ;
; 1.091 ; count.11                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.334      ;
; 1.105 ; count.11                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.348      ;
; 1.105 ; count.11                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.348      ;
; 1.117 ; count.01                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.360      ;
; 1.118 ; count.01                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.361      ;
; 1.121 ; count.01                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.364      ;
; 1.139 ; count.01                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 1.383      ;
; 1.158 ; Control:controller|counter[3]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.099      ; 2.448      ;
; 1.159 ; count.01                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.072      ; 1.402      ;
; 1.200 ; Control:controller|counter[4]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.099      ; 2.490      ;
; 1.322 ; Control:controller|counter[2]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.099      ; 2.612      ;
; 1.326 ; Control:controller|counter[3]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.100      ; 2.617      ;
; 1.350 ; Control:controller|counter[4]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.100      ; 2.641      ;
; 1.386 ; count.11                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.073      ; 1.630      ;
; 1.403 ; Control:controller|counter[4]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.099      ; 2.693      ;
; 1.450 ; Control:controller|counter[3]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.099      ; 2.740      ;
; 1.474 ; Control:controller|counter[4]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.099      ; 2.764      ;
; 1.482 ; Control:controller|counter[3]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.099      ; 2.772      ;
; 1.483 ; Control:controller|counter[3]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.099      ; 2.773      ;
; 1.493 ; Control:controller|counter[2]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.100      ; 2.784      ;
; 1.517 ; Control:controller|counter[3]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.099      ; 2.807      ;
; 1.524 ; Control:controller|counter[4]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.099      ; 2.814      ;
; 1.540 ; Control:controller|counter[2]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.099      ; 2.830      ;
; 1.552 ; Control:controller|counter[4]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.099      ; 2.842      ;
; 1.617 ; Control:controller|counter[2]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.099      ; 2.907      ;
; 1.646 ; Control:controller|counter[2]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.099      ; 2.936      ;
; 1.681 ; Control:controller|counter[2]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 1.099      ; 2.971      ;
; 2.014 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 2.557      ; 4.975      ;
; 2.246 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 2.557      ; 5.207      ;
; 2.293 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 2.557      ; 5.254      ;
; 2.332 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 2.557      ; 5.293      ;
; 2.412 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 2.558      ; 5.374      ;
; 2.536 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 2.557      ; 4.997      ;
; 2.781 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 2.557      ; 5.242      ;
; 2.835 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.645     ; 0.381      ;
; 2.836 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 2.557      ; 5.297      ;
; 2.872 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 2.557      ; 5.333      ;
; 2.984 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.493     ; 0.682      ;
; 2.989 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 2.558      ; 5.451      ;
; 3.133 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.493     ; 0.831      ;
; 3.267 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.492     ; 0.966      ;
; 3.276 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.645     ; 0.822      ;
; 3.277 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.643     ; 0.825      ;
; 3.325 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -2.644     ; 0.872      ;
; 4.586 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.896     ; 0.381      ;
; 4.735 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.744     ; 0.682      ;
; 4.884 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.744     ; 0.831      ;
; 5.018 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.743     ; 0.966      ;
; 5.027 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.896     ; 0.822      ;
; 5.028 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.894     ; 0.825      ;
; 5.076 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -3.895     ; 0.872      ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[0]  ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[1]  ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; 0.261  ; 0.447        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; 0.268  ; 0.454        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; 0.325  ; 0.543        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; 0.332  ; 0.550        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[0]  ;
; 0.332  ; 0.550        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; 0.332  ; 0.550        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; 0.332  ; 0.550        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[1]  ;
; 0.332  ; 0.550        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; 0.332  ; 0.550        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; 0.332  ; 0.550        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; 0.332  ; 0.550        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; 0.332  ; 0.550        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; 0.332  ; 0.550        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; 0.332  ; 0.550        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; 0.333  ; 0.551        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'counter_divider:div|q[5]'                                                          ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.265  ; 0.483        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.330  ; 0.516        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.330  ; 0.516        ; 0.186          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'                                                                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.179  ; 0.397        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.203  ; 0.421        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.203  ; 0.421        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.203  ; 0.421        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.264  ; 0.482        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.264  ; 0.482        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.264  ; 0.482        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.264  ; 0.482        ; 0.218          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.331  ; 0.517        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.331  ; 0.517        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.331  ; 0.517        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.331  ; 0.517        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.389  ; 0.575        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.389  ; 0.575        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.389  ; 0.575        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.412  ; 0.598        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.412  ; 0.598        ; 0.186          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.537  ; 0.537        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.537  ; 0.537        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.537  ; 0.537        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Control:controller|counter[1]'                                                                                                                  ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                                                            ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+
; -1.271 ; -1.271       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|combout                                                               ;
; -1.228 ; -1.228       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -1.228 ; -1.228       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -1.214 ; -1.214       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[1]|datac                                                                 ;
; -1.214 ; -1.214       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[2]|datac                                                                 ;
; -1.214 ; -1.214       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[3]|datac                                                                 ;
; -1.214 ; -1.214       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[4]|datac                                                                 ;
; -1.204 ; -1.204       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -1.204 ; -1.204       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -1.204 ; -1.204       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -1.204 ; -1.204       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -1.204 ; -1.204       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[0]|datad                                                                 ;
; -1.204 ; -1.204       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[6]|datad                                                                 ;
; -1.203 ; -1.203       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[5]|datad                                                                 ;
; -1.170 ; -1.170       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -1.170 ; -1.170       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -1.169 ; -1.169       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -1.131 ; -1.131       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -1.131 ; -1.131       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -1.131 ; -1.131       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -1.098 ; -1.098       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -1.098 ; -1.098       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -1.097 ; -1.097       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -1.097 ; -1.097       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -1.097 ; -1.097       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[0]|datad                                                                 ;
; -1.097 ; -1.097       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[5]|datad                                                                 ;
; -1.097 ; -1.097       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[6]|datad                                                                 ;
; -1.087 ; -1.087       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[3]|datac                                                                 ;
; -1.087 ; -1.087       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[4]|datac                                                                 ;
; -1.086 ; -1.086       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[1]|datac                                                                 ;
; -1.086 ; -1.086       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[2]|datac                                                                 ;
; -1.072 ; -1.072       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -1.072 ; -1.072       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -1.027 ; -1.027       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|combout                                                               ;
; -0.949 ; -0.949       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; -0.934 ; -0.934       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|datab                                                                 ;
; -0.933 ; -0.933       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|datab                                                                 ;
; -0.917 ; -0.917       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; -0.165 ; -0.165       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|combout                                                               ;
; -0.122 ; -0.122       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -0.122 ; -0.122       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -0.116 ; -0.116       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -0.116 ; -0.116       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -0.116 ; -0.116       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -0.108 ; -0.108       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[1]|datac                                                                 ;
; -0.108 ; -0.108       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[2]|datac                                                                 ;
; -0.108 ; -0.108       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[3]|datac                                                                 ;
; -0.108 ; -0.108       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[4]|datac                                                                 ;
; -0.098 ; -0.098       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -0.098 ; -0.098       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -0.098 ; -0.098       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -0.098 ; -0.098       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -0.098 ; -0.098       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[0]|datad                                                                 ;
; -0.098 ; -0.098       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[6]|datad                                                                 ;
; -0.097 ; -0.097       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[5]|datad                                                                 ;
; -0.083 ; -0.083       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -0.083 ; -0.083       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -0.082 ; -0.082       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[0]|datad                                                                 ;
; -0.082 ; -0.082       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[5]|datad                                                                 ;
; -0.082 ; -0.082       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[6]|datad                                                                 ;
; -0.072 ; -0.072       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[3]|datac                                                                 ;
; -0.072 ; -0.072       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[4]|datac                                                                 ;
; -0.071 ; -0.071       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[1]|datac                                                                 ;
; -0.071 ; -0.071       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[2]|datac                                                                 ;
; -0.064 ; -0.064       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -0.064 ; -0.064       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -0.063 ; -0.063       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -0.057 ; -0.057       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -0.057 ; -0.057       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -0.042 ; -0.042       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datac                                                                 ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|combout           ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|combout                                                               ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|combout           ;
; 0.055  ; 0.055        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datac                                                                 ;
; 0.088  ; 0.088        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|datad                                                                 ;
; 0.124  ; 0.124        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|combout ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datad                                                                 ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|combout            ;
; 0.151  ; 0.151        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|datac              ;
; 0.164  ; 0.164        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datab                                                                 ;
; 0.181  ; 0.181        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; 0.184  ; 0.184        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|combout            ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|combout ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|combout ;
; 0.215  ; 0.215        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|datad              ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|datad             ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|datad              ;
; 0.221  ; 0.221        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|datab             ;
; 0.221  ; 0.221        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0|cout    ;
; 0.221  ; 0.221        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|cin     ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|cout    ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|cin     ;
; 0.221  ; 0.221        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|cout    ;
; 0.221  ; 0.221        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[4]~7|cin     ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[4]~7|cout    ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|cin     ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|datab             ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|datad              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Control:controller|state[0]'                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|datac           ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|combout         ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthGreen|datad        ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthRed|datad          ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|outclk   ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthYellow|datad       ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthRed|datad          ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|outclk   ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthYellow|datad       ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthGreen|datad        ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|combout         ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|datac           ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; 4.743 ; 5.014 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; 4.177 ; 4.477 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; -3.371 ; -3.652 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; -2.198 ; -2.447 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 9.259  ; 9.057  ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 10.450 ; 10.252 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 9.994  ; 9.678  ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 10.639 ; 10.331 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 9.547  ; 9.461  ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 10.843 ; 10.561 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 8.252  ; 8.211  ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 10.572 ; 10.330 ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 8.460  ; 8.417  ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 9.403  ; 9.310  ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 11.311 ; 11.170 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 9.840  ; 9.775  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 7.679  ; 7.647  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 11.311 ; 11.170 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 7.853  ; 7.751  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 9.205  ; 9.053  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 10.973 ; 10.793 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 9.773  ; 9.702  ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 8.973  ; 8.779  ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 10.117 ; 9.926  ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 9.681  ; 9.377  ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 10.299 ; 10.002 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 9.251  ; 9.166  ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 10.497 ; 10.225 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 8.000  ; 7.960  ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 10.227 ; 9.994  ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 8.199  ; 8.156  ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 9.105  ; 9.014  ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 7.450  ; 7.419  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 9.524  ; 9.461  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 7.450  ; 7.419  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 10.936 ; 10.800 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 7.617  ; 7.517  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 8.914  ; 8.767  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 10.612 ; 10.438 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 9.460  ; 9.391  ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; counter_divider:div|q[5]         ; -2.703 ; -18.235       ;
; clock_divider_1hz:comb_3|clk_out ; -1.534 ; -9.796        ;
; CLOCK_50                         ; -1.160 ; -17.626       ;
; Control:controller|counter[1]    ; -0.380 ; -2.080        ;
; Control:controller|state[0]      ; 0.185  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; Control:controller|counter[1]    ; -3.099 ; -20.916       ;
; clock_divider_1hz:comb_3|clk_out ; -1.819 ; -4.831        ;
; Control:controller|state[0]      ; -0.603 ; -1.545        ;
; CLOCK_50                         ; -0.249 ; -0.397        ;
; counter_divider:div|q[5]         ; 0.266  ; 0.000         ;
+----------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLOCK_50                         ; -3.000 ; -38.029       ;
; counter_divider:div|q[5]         ; -1.000 ; -15.000       ;
; clock_divider_1hz:comb_3|clk_out ; -1.000 ; -9.000        ;
; Control:controller|counter[1]    ; -0.467 ; -13.930       ;
; Control:controller|state[0]      ; 0.287  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'counter_divider:div|q[5]'                                                                                                          ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; -2.703 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -2.666     ; 0.524      ;
; -2.679 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -2.585     ; 0.581      ;
; -2.673 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -2.667     ; 0.493      ;
; -2.654 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -2.665     ; 0.476      ;
; -2.597 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -2.586     ; 0.498      ;
; -2.519 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -2.585     ; 0.421      ;
; -2.410 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; -2.667     ; 0.230      ;
; -2.033 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -2.496     ; 0.524      ;
; -2.009 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -2.415     ; 0.581      ;
; -2.003 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -2.497     ; 0.493      ;
; -1.984 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -2.495     ; 0.476      ;
; -1.927 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -2.416     ; 0.498      ;
; -1.849 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -2.415     ; 0.421      ;
; -1.740 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; -2.497     ; 0.230      ;
; -1.417 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 1.448      ; 3.457      ;
; -1.335 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 1.447      ; 3.374      ;
; -1.317 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 1.447      ; 3.356      ;
; -1.314 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 1.447      ; 3.353      ;
; -1.164 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.500        ; 1.447      ; 3.203      ;
; -0.968 ; Control:controller|counter[2]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.670      ; 2.625      ;
; -0.899 ; Control:controller|counter[3]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.670      ; 2.556      ;
; -0.891 ; Control:controller|counter[4]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.670      ; 2.548      ;
; -0.886 ; Control:controller|counter[2]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.669      ; 2.542      ;
; -0.868 ; Control:controller|counter[2]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.669      ; 2.524      ;
; -0.865 ; Control:controller|counter[2]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.669      ; 2.521      ;
; -0.809 ; Control:controller|counter[4]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.669      ; 2.465      ;
; -0.809 ; Control:controller|counter[3]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.669      ; 2.465      ;
; -0.804 ; Control:controller|counter[3]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.669      ; 2.460      ;
; -0.796 ; Control:controller|counter[3]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.669      ; 2.452      ;
; -0.791 ; Control:controller|counter[4]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.669      ; 2.447      ;
; -0.788 ; Control:controller|counter[4]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.669      ; 2.444      ;
; -0.715 ; Control:controller|counter[2]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.669      ; 2.371      ;
; -0.684 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 1.448      ; 3.224      ;
; -0.638 ; Control:controller|counter[4]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.669      ; 2.294      ;
; -0.634 ; Control:controller|counter[3]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.669      ; 2.290      ;
; -0.594 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 1.447      ; 3.133      ;
; -0.581 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 1.447      ; 3.120      ;
; -0.577 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 1.447      ; 3.116      ;
; -0.419 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 1.000        ; 1.447      ; 2.958      ;
; -0.009 ; count.11                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.041     ; 0.955      ;
; 0.019  ; Control:controller|counter[2]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.669      ; 1.637      ;
; 0.024  ; count.01                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.921      ;
; 0.032  ; count.11                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.913      ;
; 0.048  ; count.01                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.041     ; 0.898      ;
; 0.056  ; count.11                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.041     ; 0.890      ;
; 0.096  ; Control:controller|counter[4]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.669      ; 1.560      ;
; 0.107  ; count.01                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.838      ;
; 0.119  ; count.11                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.826      ;
; 0.121  ; count.01                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.824      ;
; 0.124  ; count.01                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.821      ;
; 0.124  ; count.10                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.041     ; 0.822      ;
; 0.129  ; count.01                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.816      ;
; 0.138  ; Control:controller|counter[3]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 1.000        ; 0.669      ; 1.518      ;
; 0.141  ; count.11                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.804      ;
; 0.149  ; count.11                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.796      ;
; 0.154  ; count.11                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.791      ;
; 0.165  ; count.10                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.780      ;
; 0.232  ; count.10                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.713      ;
; 0.234  ; count.10                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.711      ;
; 0.235  ; count.10                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.710      ;
; 0.245  ; count.10                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.700      ;
; 0.258  ; count.10                          ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.687      ;
; 0.289  ; count.00                          ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.244     ; 0.454      ;
; 0.290  ; count.00                          ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.244     ; 0.453      ;
; 0.313  ; count.10                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.041     ; 0.633      ;
; 0.364  ; count.01                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.041     ; 0.582      ;
; 0.438  ; count.11                          ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.152      ; 0.701      ;
; 0.459  ; count.10                          ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; 0.152      ; 0.680      ;
; 0.465  ; count.01                          ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.480      ;
; 0.473  ; count.01                          ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.472      ;
; 0.477  ; count.11                          ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 1.000        ; -0.042     ; 0.468      ;
+--------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.534 ; Control:controller|counter[0] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.486     ; 1.035      ;
; -1.534 ; Control:controller|counter[0] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.486     ; 1.035      ;
; -1.534 ; Control:controller|counter[0] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.486     ; 1.035      ;
; -1.439 ; Control:controller|counter[0] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.489     ; 0.937      ;
; -1.415 ; Control:controller|counter[0] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 2.359      ;
; -1.341 ; Control:controller|counter[0] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.489     ; 0.839      ;
; -1.230 ; Control:controller|turn       ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.489     ; 0.728      ;
; -1.188 ; Control:controller|turn       ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -1.489     ; 0.686      ;
; -0.427 ; Control:controller|turn       ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.043     ; 1.371      ;
; -0.296 ; Control:controller|counter[3] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.024     ; 1.259      ;
; -0.296 ; Control:controller|counter[3] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.024     ; 1.259      ;
; -0.294 ; Control:controller|counter[3] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.022     ; 1.259      ;
; -0.293 ; Control:controller|state[2]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.034     ; 1.246      ;
; -0.293 ; Control:controller|state[2]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.034     ; 1.246      ;
; -0.293 ; Control:controller|state[2]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.034     ; 1.246      ;
; -0.286 ; Control:controller|state[2]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.349      ; 2.622      ;
; -0.286 ; Control:controller|state[2]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.349      ; 2.622      ;
; -0.279 ; Control:controller|counter[2] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.024     ; 1.242      ;
; -0.279 ; Control:controller|counter[2] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.024     ; 1.242      ;
; -0.277 ; Control:controller|counter[2] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.022     ; 1.242      ;
; -0.235 ; Control:controller|counter[2] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.344      ; 2.566      ;
; -0.198 ; Control:controller|counter[2] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.144      ;
; -0.197 ; Control:controller|counter[3] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.344      ; 2.528      ;
; -0.194 ; Control:controller|counter[3] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.140      ;
; -0.188 ; Control:controller|state[1]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.034     ; 1.141      ;
; -0.188 ; Control:controller|state[1]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.034     ; 1.141      ;
; -0.188 ; Control:controller|state[1]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.034     ; 1.141      ;
; -0.143 ; Control:controller|state[1]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.349      ; 2.479      ;
; -0.143 ; Control:controller|state[1]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.349      ; 2.479      ;
; -0.137 ; Control:controller|counter[3] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.083      ;
; -0.130 ; Control:controller|counter[2] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.076      ;
; -0.130 ; Control:controller|counter[4] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.024     ; 1.093      ;
; -0.130 ; Control:controller|counter[4] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.024     ; 1.093      ;
; -0.128 ; Control:controller|counter[4] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.022     ; 1.093      ;
; -0.109 ; Control:controller|counter[4] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 1.055      ;
; -0.090 ; Control:controller|counter[0] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.042     ; 1.035      ;
; -0.090 ; Control:controller|counter[0] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.042     ; 1.035      ;
; -0.004 ; Control:controller|counter[4] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.344      ; 2.335      ;
; 0.108  ; Control:controller|state[2]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.022     ; 0.857      ;
; 0.120  ; Control:controller|counter[4] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.041     ; 0.826      ;
; 0.139  ; Control:controller|state[1]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.023     ; 0.825      ;
; 0.169  ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.736      ; 1.159      ;
; 0.169  ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.736      ; 1.159      ;
; 0.169  ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.736      ; 1.159      ;
; 0.180  ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 2.123      ; 2.535      ;
; 0.180  ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 2.123      ; 2.535      ;
; 0.182  ; Control:controller|counter[1] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.736      ; 1.146      ;
; 0.182  ; Control:controller|counter[1] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.736      ; 1.146      ;
; 0.182  ; Control:controller|counter[1] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.736      ; 1.146      ;
; 0.206  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.733      ; 1.119      ;
; 0.219  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.733      ; 1.106      ;
; 0.234  ; Control:controller|state[1]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.348      ; 2.101      ;
; 0.270  ; Control:controller|state[2]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.348      ; 2.065      ;
; 0.294  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 2.122      ; 2.420      ;
; 0.298  ; Control:controller|counter[1] ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.733      ; 1.027      ;
; 0.311  ; Control:controller|state[1]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.348      ; 2.024      ;
; 0.341  ; Control:controller|counter[1] ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 0.733      ; 0.984      ;
; 0.373  ; Control:controller|state[2]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.348      ; 1.962      ;
; 0.375  ; Control:controller|counter[1] ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 2.122      ; 2.339      ;
; 0.385  ; Control:controller|state[1]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.023     ; 0.579      ;
; 0.396  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 2.122      ; 2.318      ;
; 0.399  ; Control:controller|state[2]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; -0.023     ; 0.565      ;
; 0.703  ; Control:controller|counter[1] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.736      ; 1.125      ;
; 0.703  ; Control:controller|counter[1] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.736      ; 1.125      ;
; 0.703  ; Control:controller|counter[1] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.736      ; 1.125      ;
; 0.749  ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.736      ; 1.079      ;
; 0.749  ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.736      ; 1.079      ;
; 0.749  ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.736      ; 1.079      ;
; 0.765  ; Control:controller|counter[1] ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.122      ; 2.449      ;
; 0.798  ; Control:controller|counter[1] ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.733      ; 1.027      ;
; 0.822  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.733      ; 1.003      ;
; 0.842  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.733      ; 0.983      ;
; 0.901  ; Control:controller|counter[1] ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 0.733      ; 0.924      ;
; 0.995  ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.123      ; 2.220      ;
; 0.995  ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.123      ; 2.220      ;
; 1.003  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.122      ; 2.211      ;
; 1.055  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.122      ; 2.159      ;
; 1.073  ; Control:controller|counter[3] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.345      ; 1.259      ;
; 1.073  ; Control:controller|counter[3] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.345      ; 1.259      ;
; 1.090  ; Control:controller|counter[2] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.345      ; 1.242      ;
; 1.090  ; Control:controller|counter[2] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.345      ; 1.242      ;
; 1.239  ; Control:controller|counter[4] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.345      ; 1.093      ;
; 1.239  ; Control:controller|counter[4] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 1.345      ; 1.093      ;
; 1.569  ; Control:controller|counter[1] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 2.123      ; 1.146      ;
; 1.569  ; Control:controller|counter[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.500        ; 2.123      ; 1.146      ;
; 2.090  ; Control:controller|counter[1] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.123      ; 1.125      ;
; 2.090  ; Control:controller|counter[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 1.000        ; 2.123      ; 1.125      ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.160 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.104      ;
; -1.133 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.079      ;
; -1.050 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.994      ;
; -1.043 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.986      ;
; -1.040 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.983      ;
; -1.030 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.973      ;
; -1.026 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.969      ;
; -0.991 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.935      ;
; -0.986 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.930      ;
; -0.985 ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.931      ;
; -0.979 ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.922      ;
; -0.975 ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.918      ;
; -0.967 ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.911      ;
; -0.934 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.880      ;
; -0.932 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.878      ;
; -0.927 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.873      ;
; -0.927 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.873      ;
; -0.903 ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.846      ;
; -0.902 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.850      ;
; -0.894 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.842      ;
; -0.893 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.838      ;
; -0.893 ; clock_divider_1hz:comb_3|counter[12] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.836      ;
; -0.892 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.837      ;
; -0.891 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.839      ;
; -0.885 ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.831      ;
; -0.883 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.831      ;
; -0.877 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.825      ;
; -0.875 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.823      ;
; -0.870 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.818      ;
; -0.870 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.818      ;
; -0.857 ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.801      ;
; -0.853 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.799      ;
; -0.842 ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.788      ;
; -0.838 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.785      ;
; -0.837 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.784      ;
; -0.835 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.783      ;
; -0.827 ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.775      ;
; -0.824 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.770      ;
; -0.822 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.768      ;
; -0.822 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.769      ;
; -0.821 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.767      ;
; -0.820 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.768      ;
; -0.819 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.765      ;
; -0.817 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.762      ;
; -0.817 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.763      ;
; -0.817 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.763      ;
; -0.816 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.762      ;
; -0.816 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.762      ;
; -0.815 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.760      ;
; -0.814 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.759      ;
; -0.814 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.761      ;
; -0.812 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.757      ;
; -0.812 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.760      ;
; -0.810 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.755      ;
; -0.810 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.755      ;
; -0.807 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.752      ;
; -0.807 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.752      ;
; -0.804 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.749      ;
; -0.803 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.746      ;
; -0.802 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.747      ;
; -0.800 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.745      ;
; -0.798 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.743      ;
; -0.797 ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.743      ;
; -0.797 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.742      ;
; -0.797 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.742      ;
; -0.796 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.739      ;
; -0.795 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.740      ;
; -0.793 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.738      ;
; -0.793 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.738      ;
; -0.791 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.736      ;
; -0.790 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.044     ; 1.733      ;
; -0.787 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.733      ;
; -0.784 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.729      ;
; -0.783 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.728      ;
; -0.782 ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.727      ;
; -0.779 ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|clk_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.724      ;
; -0.778 ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.723      ;
; -0.777 ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.725      ;
; -0.776 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.720      ;
; -0.775 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.723      ;
; -0.775 ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.719      ;
; -0.773 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.721      ;
; -0.773 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.717      ;
; -0.772 ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.716      ;
; -0.771 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.719      ;
; -0.770 ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.718      ;
; -0.768 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.716      ;
; -0.766 ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.714      ;
; -0.765 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.711      ;
; -0.763 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.709      ;
; -0.763 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.707      ;
; -0.762 ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.706      ;
; -0.760 ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.708      ;
; -0.760 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.706      ;
; -0.759 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.703      ;
; -0.758 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.704      ;
; -0.758 ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.704      ;
; -0.758 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.704      ;
; -0.758 ; clock_divider_1hz:comb_3|counter[19] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.702      ;
; -0.753 ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.699      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Control:controller|counter[1]'                                                                                                                            ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -0.380 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.757      ; 1.559      ;
; -0.339 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.680      ; 1.488      ;
; -0.326 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.679      ; 1.490      ;
; -0.314 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.757      ; 1.573      ;
; -0.312 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.757      ; 1.567      ;
; -0.283 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.758      ; 1.545      ;
; -0.192 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.124      ; 2.785      ;
; -0.154 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.124      ; 2.747      ;
; -0.145 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 1.492      ; 1.559      ;
; -0.126 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.123      ; 2.807      ;
; -0.118 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.124      ; 2.711      ;
; -0.104 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 1.415      ; 1.488      ;
; -0.092 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 0.679      ; 1.329      ;
; -0.091 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 1.414      ; 1.490      ;
; -0.084 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.123      ; 2.692      ;
; -0.079 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 1.492      ; 1.573      ;
; -0.077 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 1.492      ; 1.567      ;
; -0.067 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.123      ; 2.675      ;
; -0.057 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.201      ; 2.680      ;
; -0.048 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 1.493      ; 1.545      ;
; -0.040 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.201      ; 2.663      ;
; -0.015 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.123      ; 2.696      ;
; -0.010 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.123      ; 2.618      ;
; 0.013  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.201      ; 2.686      ;
; 0.015  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.201      ; 2.688      ;
; 0.016  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.202      ; 2.690      ;
; 0.017  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.201      ; 2.606      ;
; 0.030  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.201      ; 2.669      ;
; 0.032  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.201      ; 2.671      ;
; 0.033  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.202      ; 2.673      ;
; 0.043  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.859      ; 2.785      ;
; 0.059  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.123      ; 2.622      ;
; 0.081  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.859      ; 2.747      ;
; 0.087  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.201      ; 2.612      ;
; 0.089  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.201      ; 2.614      ;
; 0.090  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 1.000        ; 2.202      ; 2.616      ;
; 0.109  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.858      ; 2.807      ;
; 0.117  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.859      ; 2.711      ;
; 0.143  ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 1.414      ; 1.329      ;
; 0.151  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.858      ; 2.692      ;
; 0.168  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.858      ; 2.675      ;
; 0.178  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.936      ; 2.680      ;
; 0.195  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.936      ; 2.663      ;
; 0.220  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.858      ; 2.696      ;
; 0.225  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.858      ; 2.618      ;
; 0.248  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.936      ; 2.686      ;
; 0.250  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.936      ; 2.688      ;
; 0.251  ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.937      ; 2.690      ;
; 0.252  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.936      ; 2.606      ;
; 0.265  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.936      ; 2.669      ;
; 0.267  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.936      ; 2.671      ;
; 0.268  ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.937      ; 2.673      ;
; 0.294  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.858      ; 2.622      ;
; 0.322  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.936      ; 2.612      ;
; 0.324  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.936      ; 2.614      ;
; 0.325  ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.500        ; 2.937      ; 2.616      ;
; 0.357  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 2.901      ; 2.707      ;
; 0.731  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 2.902      ; 2.245      ;
; 0.839  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 2.901      ; 2.152      ;
; 0.866  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 2.979      ; 2.140      ;
; 0.936  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 2.979      ; 2.146      ;
; 0.938  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 2.979      ; 2.148      ;
; 0.939  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 2.980      ; 2.150      ;
; 1.061  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 2.901      ; 2.503      ;
; 1.296  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.636      ; 2.503      ;
; 1.317  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 2.902      ; 2.159      ;
; 1.413  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 2.901      ; 2.078      ;
; 1.440  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 2.979      ; 2.066      ;
; 1.510  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 2.979      ; 2.072      ;
; 1.512  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 2.979      ; 2.074      ;
; 1.513  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 2.980      ; 2.076      ;
; 1.552  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.637      ; 2.159      ;
; 1.592  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.636      ; 2.707      ;
; 1.648  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.636      ; 2.078      ;
; 1.675  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.714      ; 2.066      ;
; 1.745  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.714      ; 2.072      ;
; 1.747  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.714      ; 2.074      ;
; 1.748  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.500        ; 3.715      ; 2.076      ;
; 1.966  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.637      ; 2.245      ;
; 2.074  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.636      ; 2.152      ;
; 2.101  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.714      ; 2.140      ;
; 2.171  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.714      ; 2.146      ;
; 2.173  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.714      ; 2.148      ;
; 2.174  ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 1.000        ; 3.715      ; 2.150      ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Control:controller|state[0]'                                                                                                                      ;
+-------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; 0.185 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 2.367      ; 2.441      ;
; 0.262 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.500        ; 2.368      ; 2.365      ;
; 0.571 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 1.587      ; 1.605      ;
; 0.624 ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 1.587      ; 1.552      ;
; 0.721 ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 1.594      ; 1.527      ;
; 0.766 ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 1.000        ; 1.594      ; 1.482      ;
; 0.962 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 2.367      ; 2.164      ;
; 1.039 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 1.000        ; 2.368      ; 2.088      ;
+-------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Control:controller|counter[1]'                                                                                                                             ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -3.099 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.113      ; 1.119      ;
; -3.094 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.115      ; 1.126      ;
; -3.093 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.113      ; 1.125      ;
; -3.072 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.033      ; 1.066      ;
; -3.070 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.114      ; 1.149      ;
; -3.033 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.032      ; 1.104      ;
; -3.016 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 3.944      ; 1.033      ;
; -3.014 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 3.945      ; 1.036      ;
; -3.013 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 3.943      ; 1.035      ;
; -3.010 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 3.943      ; 1.038      ;
; -2.972 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 3.862      ; 0.995      ;
; -2.956 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 3.863      ; 1.012      ;
; -2.706 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.114      ; 1.033      ;
; -2.704 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.115      ; 1.036      ;
; -2.703 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.113      ; 1.035      ;
; -2.700 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.113      ; 1.038      ;
; -2.662 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.032      ; 0.995      ;
; -2.646 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.033      ; 1.012      ;
; -2.455 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 4.032      ; 1.682      ;
; -2.449 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[4] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 3.943      ; 1.119      ;
; -2.444 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[1] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 3.945      ; 1.126      ;
; -2.443 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[3] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 3.943      ; 1.125      ;
; -2.422 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[0] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 3.863      ; 1.066      ;
; -2.420 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[2] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 3.944      ; 1.149      ;
; -2.383 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[5] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 3.862      ; 1.104      ;
; -2.354 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; 0.000        ; 3.862      ; 1.613      ;
; -2.044 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 4.032      ; 1.613      ;
; -1.894 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.126      ; 1.252      ;
; -1.846 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.127      ; 1.301      ;
; -1.805 ; Control:controller|counter[1] ; seven_segment_decoder:ssd2|SSD[6] ; Control:controller|counter[1]    ; Control:controller|counter[1] ; -0.500       ; 3.862      ; 1.682      ;
; -1.800 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.207      ; 1.427      ;
; -1.799 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.209      ; 1.430      ;
; -1.798 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.207      ; 1.429      ;
; -1.790 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.208      ; 1.438      ;
; -1.789 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.127      ; 1.358      ;
; -1.697 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.126      ; 1.449      ;
; -1.634 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.126      ; 1.512      ;
; -1.628 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.126      ; 1.518      ;
; -1.589 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.126      ; 1.557      ;
; -1.564 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.296      ; 1.252      ;
; -1.549 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.127      ; 1.598      ;
; -1.535 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.208      ; 1.693      ;
; -1.533 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.209      ; 1.696      ;
; -1.532 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.207      ; 1.695      ;
; -1.529 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.207      ; 1.698      ;
; -1.516 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.297      ; 1.301      ;
; -1.492 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.208      ; 1.736      ;
; -1.490 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.209      ; 1.739      ;
; -1.489 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.207      ; 1.738      ;
; -1.488 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.126      ; 1.658      ;
; -1.486 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 3.207      ; 1.741      ;
; -1.470 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.377      ; 1.427      ;
; -1.469 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.379      ; 1.430      ;
; -1.468 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.377      ; 1.429      ;
; -1.460 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.378      ; 1.438      ;
; -1.459 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.297      ; 1.358      ;
; -1.367 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.296      ; 1.449      ;
; -1.304 ; Control:controller|counter[2] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.296      ; 1.512      ;
; -1.298 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.296      ; 1.518      ;
; -1.259 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.296      ; 1.557      ;
; -1.219 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.297      ; 1.598      ;
; -1.205 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.378      ; 1.693      ;
; -1.203 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.379      ; 1.696      ;
; -1.202 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.377      ; 1.695      ;
; -1.199 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.377      ; 1.698      ;
; -1.162 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.378      ; 1.736      ;
; -1.160 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.379      ; 1.739      ;
; -1.159 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.377      ; 1.738      ;
; -1.158 ; Control:controller|counter[4] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.296      ; 1.658      ;
; -1.156 ; Control:controller|counter[3] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 3.377      ; 1.741      ;
; -0.557 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 1.739      ; 1.202      ;
; -0.547 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 1.820      ; 1.293      ;
; -0.545 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 1.822      ; 1.297      ;
; -0.543 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 1.820      ; 1.297      ;
; -0.509 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 1.821      ; 1.332      ;
; -0.494 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 1.739      ; 1.265      ;
; -0.487 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; 0.000        ; 1.740      ; 1.273      ;
; -0.227 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[6] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 1.909      ; 1.202      ;
; -0.217 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[4] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 1.990      ; 1.293      ;
; -0.215 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[1] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 1.992      ; 1.297      ;
; -0.213 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[3] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 1.990      ; 1.297      ;
; -0.179 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[2] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 1.991      ; 1.332      ;
; -0.164 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[5] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 1.909      ; 1.265      ;
; -0.157 ; Control:controller|counter[0] ; seven_segment_decoder:ssd2|SSD[0] ; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1] ; -0.500       ; 1.910      ; 1.273      ;
+--------+-------------------------------+-----------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider_1hz:comb_3|clk_out'                                                                                                                         ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.819 ; Control:controller|counter[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.222      ; 0.612      ;
; -1.484 ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.222      ; 0.947      ;
; -1.484 ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.222      ; 0.947      ;
; -1.413 ; Control:controller|counter[1] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.222      ; 1.018      ;
; -1.252 ; Control:controller|counter[1] ; Control:controller|counter[1] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.222      ; 0.679      ;
; -0.973 ; Control:controller|state[0]   ; Control:controller|counter[0] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.222      ; 0.958      ;
; -0.973 ; Control:controller|state[0]   ; Control:controller|counter[1] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.222      ; 0.958      ;
; -0.837 ; Control:controller|counter[1] ; Control:controller|counter[0] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.222      ; 1.094      ;
; -0.614 ; Control:controller|counter[4] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.486      ; 0.956      ;
; -0.614 ; Control:controller|counter[4] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.486      ; 0.956      ;
; -0.585 ; Control:controller|state[1]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.489      ; 0.988      ;
; -0.585 ; Control:controller|state[1]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.489      ; 0.988      ;
; -0.572 ; Control:controller|state[2]   ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.489      ; 1.001      ;
; -0.572 ; Control:controller|state[2]   ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.489      ; 1.001      ;
; -0.479 ; Control:controller|counter[2] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.486      ; 1.091      ;
; -0.479 ; Control:controller|counter[2] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.486      ; 1.091      ;
; -0.475 ; Control:controller|counter[3] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.486      ; 1.095      ;
; -0.475 ; Control:controller|counter[3] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.486      ; 1.095      ;
; -0.428 ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.222      ; 2.003      ;
; -0.401 ; Control:controller|counter[1] ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.222      ; 2.030      ;
; -0.358 ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 2.222      ; 2.073      ;
; -0.226 ; Control:controller|counter[1] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.778      ; 0.761      ;
; -0.163 ; Control:controller|counter[1] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.778      ; 0.824      ;
; -0.160 ; Control:controller|counter[1] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.778      ; 0.827      ;
; -0.103 ; Control:controller|counter[1] ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.774      ; 0.880      ;
; -0.047 ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.774      ; 0.936      ;
; -0.046 ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.774      ; 0.937      ;
; -0.040 ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.778      ; 0.947      ;
; -0.040 ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.778      ; 0.947      ;
; -0.040 ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.778      ; 0.947      ;
; 0.002  ; Control:controller|counter[1] ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.774      ; 0.985      ;
; 0.192  ; Control:controller|state[2]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.489      ; 1.765      ;
; 0.201  ; Control:controller|state[2]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.022      ; 0.307      ;
; 0.207  ; Control:controller|state[0]   ; Control:controller|turn       ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.222      ; 2.138      ;
; 0.221  ; Control:controller|state[2]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.489      ; 1.794      ;
; 0.223  ; Control:controller|state[1]   ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.489      ; 1.796      ;
; 0.258  ; Control:controller|state[1]   ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.489      ; 1.831      ;
; 0.271  ; Control:controller|counter[1] ; Control:controller|state[0]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.222      ; 2.202      ;
; 0.324  ; Control:controller|state[0]   ; Control:controller|state[0]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 2.222      ; 2.255      ;
; 0.332  ; Control:controller|counter[0] ; Control:controller|counter[0] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.042      ; 0.458      ;
; 0.355  ; Control:controller|state[2]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.023      ; 0.462      ;
; 0.369  ; Control:controller|state[1]   ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.023      ; 0.476      ;
; 0.371  ; Control:controller|counter[1] ; Control:controller|counter[2] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.778      ; 0.858      ;
; 0.374  ; Control:controller|counter[1] ; Control:controller|counter[3] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.778      ; 0.861      ;
; 0.417  ; Control:controller|counter[2] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.022      ; 0.523      ;
; 0.422  ; Control:controller|counter[3] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.022      ; 0.528      ;
; 0.425  ; Control:controller|counter[4] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.022      ; 0.531      ;
; 0.429  ; Control:controller|counter[4] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.486      ; 1.999      ;
; 0.437  ; Control:controller|counter[1] ; Control:controller|counter[4] ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.778      ; 0.924      ;
; 0.461  ; Control:controller|counter[1] ; Control:controller|state[1]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.774      ; 0.944      ;
; 0.471  ; Control:controller|state[0]   ; Control:controller|counter[4] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.778      ; 0.958      ;
; 0.471  ; Control:controller|state[0]   ; Control:controller|counter[3] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.778      ; 0.958      ;
; 0.471  ; Control:controller|state[0]   ; Control:controller|counter[2] ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.778      ; 0.958      ;
; 0.479  ; Control:controller|counter[0] ; Control:controller|counter[1] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.042      ; 0.605      ;
; 0.493  ; Control:controller|state[1]   ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.023      ; 0.600      ;
; 0.496  ; Control:controller|counter[1] ; Control:controller|state[2]   ; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.774      ; 0.979      ;
; 0.529  ; Control:controller|state[0]   ; Control:controller|state[1]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.774      ; 1.012      ;
; 0.533  ; Control:controller|counter[2] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.486      ; 2.103      ;
; 0.537  ; Control:controller|counter[3] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 1.486      ; 2.107      ;
; 0.565  ; Control:controller|state[0]   ; Control:controller|state[2]   ; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; -0.500       ; 0.774      ; 1.048      ;
; 0.569  ; Control:controller|counter[3] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.024      ; 0.677      ;
; 0.573  ; Control:controller|counter[2] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.024      ; 0.681      ;
; 0.576  ; Control:controller|counter[2] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.024      ; 0.684      ;
; 0.620  ; Control:controller|counter[4] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.034      ; 0.738      ;
; 0.835  ; Control:controller|counter[2] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.034      ; 0.953      ;
; 0.839  ; Control:controller|counter[3] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.034      ; 0.957      ;
; 0.847  ; Control:controller|counter[4] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.034      ; 0.965      ;
; 0.848  ; Control:controller|counter[4] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.024      ; 0.956      ;
; 0.848  ; Control:controller|counter[4] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.024      ; 0.956      ;
; 0.863  ; Control:controller|state[1]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.988      ;
; 0.863  ; Control:controller|state[1]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.988      ;
; 0.863  ; Control:controller|state[1]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 0.988      ;
; 0.876  ; Control:controller|state[2]   ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 1.001      ;
; 0.876  ; Control:controller|state[2]   ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 1.001      ;
; 0.876  ; Control:controller|state[2]   ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.041      ; 1.001      ;
; 0.879  ; Control:controller|counter[2] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.034      ; 0.997      ;
; 0.943  ; Control:controller|counter[3] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.034      ; 1.061      ;
; 0.987  ; Control:controller|counter[3] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.024      ; 1.095      ;
; 1.021  ; Control:controller|turn       ; Control:controller|turn       ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.043      ; 1.148      ;
; 1.822  ; Control:controller|counter[0] ; Control:controller|state[0]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; 0.042      ; 1.948      ;
; 1.869  ; Control:controller|counter[0] ; Control:controller|counter[2] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.345     ; 0.608      ;
; 1.897  ; Control:controller|turn       ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.348     ; 0.633      ;
; 1.899  ; Control:controller|turn       ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.348     ; 0.635      ;
; 1.932  ; Control:controller|counter[0] ; Control:controller|counter[3] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.345     ; 0.671      ;
; 1.935  ; Control:controller|counter[0] ; Control:controller|counter[4] ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.345     ; 0.674      ;
; 2.031  ; Control:controller|counter[0] ; Control:controller|state[1]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.349     ; 0.766      ;
; 2.080  ; Control:controller|counter[0] ; Control:controller|state[2]   ; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 0.000        ; -1.349     ; 0.815      ;
+--------+-------------------------------+-------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Control:controller|state[0]'                                                                                                                        ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                        ; Launch Clock                     ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+
; -0.603 ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 2.465      ; 1.967      ;
; -0.510 ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; 0.000        ; 2.465      ; 2.060      ;
; -0.432 ; Control:controller|state[1] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 1.725      ; 1.313      ;
; -0.361 ; Control:controller|state[1] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 1.732      ; 1.391      ;
; -0.346 ; Control:controller|state[2] ; Control:controller|NorthGreen  ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 1.725      ; 1.399      ;
; -0.319 ; Control:controller|state[2] ; Control:controller|NorthYellow ; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0] ; 0.000        ; 1.732      ; 1.433      ;
; 0.110  ; Control:controller|state[0] ; Control:controller|NorthYellow ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 2.465      ; 2.200      ;
; 0.238  ; Control:controller|state[0] ; Control:controller|NorthRed    ; Control:controller|state[0]      ; Control:controller|state[0] ; -0.500       ; 2.465      ; 2.328      ;
+--------+-----------------------------+--------------------------------+----------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                          ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.249 ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; 0.000        ; 1.642      ; 1.612      ;
; -0.148 ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; 0.000        ; 1.643      ; 1.714      ;
; 0.179  ; counter_divider:div|q[0]             ; counter_divider:div|q[0]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.051      ; 0.314      ;
; 0.289  ; counter_divider:div|q[4]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.415      ;
; 0.289  ; counter_divider:div|q[2]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.415      ;
; 0.290  ; counter_divider:div|q[3]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.416      ;
; 0.295  ; counter_divider:div|q[1]             ; counter_divider:div|q[1]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.421      ;
; 0.299  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300  ; clock_divider_1hz:comb_3|counter[24] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.389  ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out     ; clock_divider_1hz:comb_3|clk_out ; CLOCK_50    ; -0.500       ; 1.642      ; 1.750      ;
; 0.438  ; counter_divider:div|q[4]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.564      ;
; 0.438  ; counter_divider:div|q[2]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.564      ;
; 0.447  ; counter_divider:div|q[1]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.573      ;
; 0.448  ; counter_divider:div|q[3]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.450  ; counter_divider:div|q[1]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.451  ; counter_divider:div|q[3]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.457  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.458  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.460  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.463  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.492  ; counter_divider:div|q[0]             ; counter_divider:div|q[1]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.154     ; 0.422      ;
; 0.501  ; counter_divider:div|q[2]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.627      ;
; 0.501  ; clock_divider_1hz:comb_3|counter[25] ; clock_divider_1hz:comb_3|counter[25] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.627      ;
; 0.504  ; counter_divider:div|q[2]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.511  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.512  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.513  ; counter_divider:div|q[1]             ; counter_divider:div|q[4]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.513  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[20] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.513  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.514  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[17] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.515  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.516  ; counter_divider:div|q[1]             ; counter_divider:div|q[5]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.516  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.641      ;
; 0.516  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.521  ; clock_divider_1hz:comb_3|counter[22] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.524  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.526  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.529  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.655      ;
; 0.529  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.654      ;
; 0.529  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.655      ;
; 0.530  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.655      ;
; 0.557  ; counter_divider:div|q[5]             ; counter_divider:div|q[5]             ; counter_divider:div|q[5]         ; CLOCK_50    ; -0.500       ; 1.643      ; 1.919      ;
; 0.574  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[3]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.577  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[5]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.703      ;
; 0.578  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[6]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.578  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.578  ; clock_divider_1hz:comb_3|counter[7]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.578  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.044      ; 0.706      ;
; 0.579  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.705      ;
; 0.581  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.707      ;
; 0.582  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.707      ;
; 0.582  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.708      ;
; 0.590  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[14] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.716      ;
; 0.590  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.044      ; 0.718      ;
; 0.591  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.717      ;
; 0.592  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.717      ;
; 0.592  ; clock_divider_1hz:comb_3|counter[6]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.593  ; clock_divider_1hz:comb_3|counter[18] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.719      ;
; 0.593  ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.718      ;
; 0.594  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.720      ;
; 0.595  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.720      ;
; 0.595  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.720      ;
; 0.595  ; clock_divider_1hz:comb_3|counter[14] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.720      ;
; 0.597  ; clock_divider_1hz:comb_3|counter[15] ; clock_divider_1hz:comb_3|counter[15] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.723      ;
; 0.598  ; clock_divider_1hz:comb_3|counter[21] ; clock_divider_1hz:comb_3|counter[21] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.724      ;
; 0.615  ; clock_divider_1hz:comb_3|counter[20] ; clock_divider_1hz:comb_3|counter[22] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.741      ;
; 0.644  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.770      ;
; 0.644  ; clock_divider_1hz:comb_3|counter[9]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.044      ; 0.772      ;
; 0.644  ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.770      ;
; 0.644  ; clock_divider_1hz:comb_3|counter[11] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.044      ; 0.772      ;
; 0.645  ; counter_divider:div|q[0]             ; counter_divider:div|q[2]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.154     ; 0.575      ;
; 0.645  ; clock_divider_1hz:comb_3|counter[5]  ; clock_divider_1hz:comb_3|counter[11] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.771      ;
; 0.647  ; clock_divider_1hz:comb_3|counter[3]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.773      ;
; 0.647  ; clock_divider_1hz:comb_3|counter[1]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.773      ;
; 0.648  ; counter_divider:div|q[0]             ; counter_divider:div|q[3]             ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; -0.154     ; 0.578      ;
; 0.648  ; clock_divider_1hz:comb_3|counter[17] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.774      ;
; 0.656  ; clock_divider_1hz:comb_3|counter[10] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.044      ; 0.784      ;
; 0.657  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.783      ;
; 0.657  ; clock_divider_1hz:comb_3|counter[8]  ; clock_divider_1hz:comb_3|counter[16] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.044      ; 0.785      ;
; 0.658  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[4]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.784      ;
; 0.658  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[9]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.783      ;
; 0.658  ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[7]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.784      ;
; 0.658  ; clock_divider_1hz:comb_3|counter[16] ; clock_divider_1hz:comb_3|counter[24] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.784      ;
; 0.659  ; clock_divider_1hz:comb_3|counter[23] ; clock_divider_1hz:comb_3|counter[23] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.785      ;
; 0.659  ; clock_divider_1hz:comb_3|counter[13] ; clock_divider_1hz:comb_3|counter[18] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.784      ;
; 0.660  ; clock_divider_1hz:comb_3|counter[2]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.786      ;
; 0.661  ; clock_divider_1hz:comb_3|counter[4]  ; clock_divider_1hz:comb_3|counter[10] ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.041      ; 0.786      ;
; 0.661  ; clock_divider_1hz:comb_3|counter[0]  ; clock_divider_1hz:comb_3|counter[8]  ; CLOCK_50                         ; CLOCK_50    ; 0.000        ; 0.042      ; 0.787      ;
+--------+--------------------------------------+--------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'counter_divider:div|q[5]'                                                                                                          ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+
; 0.266 ; count.10                          ; EN2~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.244      ; 0.594      ;
; 0.275 ; count.01                          ; count.10    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.401      ;
; 0.280 ; count.11                          ; count.00    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.244      ; 0.608      ;
; 0.288 ; count.11                          ; EN1~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.414      ;
; 0.289 ; count.01                          ; EN3~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.415      ;
; 0.384 ; count.01                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.510      ;
; 0.395 ; count.10                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.521      ;
; 0.414 ; Control:controller|counter[3]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.300      ;
; 0.426 ; count.11                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.552      ;
; 0.427 ; Control:controller|counter[4]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.313      ;
; 0.432 ; count.11                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.558      ;
; 0.453 ; count.10                          ; count.11    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.579      ;
; 0.456 ; count.00                          ; EN4~reg0    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; -0.152     ; 0.388      ;
; 0.458 ; count.00                          ; count.01    ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; -0.152     ; 0.390      ;
; 0.488 ; count.01                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.614      ;
; 0.490 ; Control:controller|counter[4]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.376      ;
; 0.495 ; Control:controller|counter[3]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.381      ;
; 0.502 ; Control:controller|counter[2]     ; HEX[6]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.388      ;
; 0.508 ; Control:controller|counter[4]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.394      ;
; 0.508 ; count.10                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.634      ;
; 0.511 ; count.10                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.637      ;
; 0.515 ; count.10                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.641      ;
; 0.518 ; count.10                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.644      ;
; 0.525 ; Control:controller|counter[3]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.411      ;
; 0.525 ; count.10                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.651      ;
; 0.525 ; count.10                          ; HEX[5]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.651      ;
; 0.534 ; count.11                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.660      ;
; 0.538 ; count.11                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.664      ;
; 0.541 ; count.11                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.667      ;
; 0.545 ; count.11                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.671      ;
; 0.556 ; count.01                          ; HEX[2]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.682      ;
; 0.556 ; count.01                          ; HEX[0]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.682      ;
; 0.559 ; count.01                          ; HEX[4]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.685      ;
; 0.561 ; Control:controller|counter[3]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.447      ;
; 0.561 ; Control:controller|counter[2]     ; HEX[4]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.447      ;
; 0.569 ; count.01                          ; HEX[6]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.695      ;
; 0.571 ; count.01                          ; HEX[3]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.697      ;
; 0.574 ; Control:controller|counter[4]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.460      ;
; 0.575 ; Control:controller|counter[3]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.461      ;
; 0.583 ; Control:controller|counter[2]     ; HEX[3]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.469      ;
; 0.588 ; Control:controller|counter[4]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.474      ;
; 0.599 ; Control:controller|counter[3]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.485      ;
; 0.612 ; Control:controller|counter[4]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.498      ;
; 0.649 ; Control:controller|counter[2]     ; HEX[5]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.535      ;
; 0.663 ; Control:controller|counter[2]     ; HEX[2]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.549      ;
; 0.683 ; Control:controller|counter[2]     ; HEX[0]~reg0 ; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5] ; 0.000        ; 0.782      ; 1.569      ;
; 0.717 ; count.11                          ; HEX[1]~reg0 ; counter_divider:div|q[5]         ; counter_divider:div|q[5] ; 0.000        ; 0.042      ; 0.843      ;
; 0.931 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 1.518      ; 2.658      ;
; 1.068 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 1.518      ; 2.795      ;
; 1.082 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 1.518      ; 2.809      ;
; 1.093 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 1.518      ; 2.820      ;
; 1.168 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; 1.518      ; 2.895      ;
; 1.548 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.462     ; 0.190      ;
; 1.643 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.383     ; 0.364      ;
; 1.696 ; Control:controller|counter[1]     ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 1.518      ; 2.923      ;
; 1.700 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.384     ; 0.420      ;
; 1.759 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.461     ; 0.402      ;
; 1.777 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.461     ; 0.420      ;
; 1.777 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.383     ; 0.498      ;
; 1.795 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; 0.000        ; -1.461     ; 0.438      ;
; 1.819 ; Control:controller|counter[1]     ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 1.518      ; 3.046      ;
; 1.846 ; Control:controller|counter[1]     ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 1.518      ; 3.073      ;
; 1.861 ; Control:controller|counter[1]     ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 1.518      ; 3.088      ;
; 1.917 ; Control:controller|counter[1]     ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; 1.518      ; 3.144      ;
; 2.783 ; seven_segment_decoder:ssd2|SSD[1] ; HEX[1]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -2.197     ; 0.190      ;
; 2.878 ; seven_segment_decoder:ssd2|SSD[6] ; HEX[6]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -2.118     ; 0.364      ;
; 2.935 ; seven_segment_decoder:ssd2|SSD[0] ; HEX[0]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -2.119     ; 0.420      ;
; 2.994 ; seven_segment_decoder:ssd2|SSD[3] ; HEX[3]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -2.196     ; 0.402      ;
; 3.012 ; seven_segment_decoder:ssd2|SSD[5] ; HEX[5]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -2.118     ; 0.498      ;
; 3.012 ; seven_segment_decoder:ssd2|SSD[2] ; HEX[2]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -2.196     ; 0.420      ;
; 3.030 ; seven_segment_decoder:ssd2|SSD[4] ; HEX[4]~reg0 ; Control:controller|counter[1]    ; counter_divider:div|q[5] ; -0.500       ; -2.196     ; 0.438      ;
+-------+-----------------------------------+-------------+----------------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[0]             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[0]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[10] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[11] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[16] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[17] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[18] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[1]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[20] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[22] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[24] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[2]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[3]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[5]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[6]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[7]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[8]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[9]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[1]             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[2]             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[3]             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[4]             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; counter_divider:div|q[5]             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|clk_out     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[12] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[13] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[14] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[15] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[19] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[21] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[23] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[25] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; clock_divider_1hz:comb_3|counter[4]  ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; div|q[0]|clk                         ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; div|q[1]|clk                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; div|q[2]|clk                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; div|q[3]|clk                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; div|q[4]|clk                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; div|q[5]|clk                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|clk_out|clk                   ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[0]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[10]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[11]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[12]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[13]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[14]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[15]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[16]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[17]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[18]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[19]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[1]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[20]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[21]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[22]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[23]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[24]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[25]|clk               ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[2]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[3]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[4]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[5]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[6]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[7]|clk                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLOCK_50 ; Rise       ; comb_3|counter[8]|clk                ;
+--------+--------------+----------------+-----------------+----------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'counter_divider:div|q[5]'                                                          ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0                  ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0                  ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0                  ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0               ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0               ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0               ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0               ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0               ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0               ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0               ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01                  ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10                  ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11                  ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0                  ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00                  ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; counter_divider:div|q[5] ; Rise       ; div|q[5]|q                ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|inclk[0] ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; div|q[5]~clkctrl|outclk   ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN1~reg0|clk              ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN3~reg0|clk              ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN4~reg0|clk              ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[0]~reg0|clk           ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[1]~reg0|clk           ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[2]~reg0|clk           ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[3]~reg0|clk           ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[4]~reg0|clk           ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[5]~reg0|clk           ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; HEX[6]~reg0|clk           ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.01|clk              ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.10|clk              ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.11|clk              ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; EN2~reg0|clk              ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; counter_divider:div|q[5] ; Rise       ; count.00|clk              ;
+--------+--------------+----------------+------------------+--------------------------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider_1hz:comb_3|clk_out'                                                                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[1]     ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[2]     ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[2]   ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[3]   ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[4]   ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
; 0.422  ; 0.638        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[0]   ;
; 0.422  ; 0.638        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|counter[1]   ;
; 0.422  ; 0.638        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|state[0]     ;
; 0.422  ; 0.638        ; 0.216          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; Control:controller|turn         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out|q                ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[1]|clk         ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[2]|clk         ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[2]|clk       ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[3]|clk       ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[4]|clk       ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|inclk[0] ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; comb_3|clk_out~clkctrl|outclk   ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[0]|clk       ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|counter[1]|clk       ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|state[0]|clk         ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; clock_divider_1hz:comb_3|clk_out ; Rise       ; controller|turn|clk             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Control:controller|counter[1]'                                                                                                                  ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                                                            ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+
; -0.467 ; -0.467       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|combout                                                               ;
; -0.416 ; -0.416       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -0.416 ; -0.416       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -0.416 ; -0.416       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -0.416 ; -0.416       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -0.413 ; -0.413       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[1]|datac                                                                 ;
; -0.413 ; -0.413       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[2]|datac                                                                 ;
; -0.413 ; -0.413       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[3]|datac                                                                 ;
; -0.413 ; -0.413       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[4]|datac                                                                 ;
; -0.407 ; -0.407       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[0]|datad                                                                 ;
; -0.406 ; -0.406       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[5]|datad                                                                 ;
; -0.406 ; -0.406       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[6]|datad                                                                 ;
; -0.402 ; -0.402       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -0.401 ; -0.401       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -0.401 ; -0.401       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -0.401 ; -0.401       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|datab                                                                 ;
; -0.372 ; -0.372       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -0.372 ; -0.372       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -0.369 ; -0.369       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; -0.369 ; -0.369       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; -0.357 ; -0.357       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; -0.340 ; -0.340       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -0.340 ; -0.340       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -0.340 ; -0.340       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; -0.336 ; -0.336       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[0]|datad                                                                 ;
; -0.336 ; -0.336       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[5]|datad                                                                 ;
; -0.336 ; -0.336       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[6]|datad                                                                 ;
; -0.330 ; -0.330       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[1]|datac                                                                 ;
; -0.330 ; -0.330       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[2]|datac                                                                 ;
; -0.330 ; -0.330       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[3]|datac                                                                 ;
; -0.330 ; -0.330       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd2|SSD[4]|datac                                                                 ;
; -0.327 ; -0.327       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -0.327 ; -0.327       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -0.327 ; -0.327       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -0.327 ; -0.327       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -0.270 ; -0.270       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|combout                                                               ;
; -0.154 ; -0.154       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; -0.111 ; -0.111       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|datab                                                                 ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
; -0.024 ; -0.024       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[1]|datac                                                                 ;
; -0.024 ; -0.024       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[2]|datac                                                                 ;
; -0.024 ; -0.024       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[3]|datac                                                                 ;
; -0.024 ; -0.024       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[4]|datac                                                                 ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[0]|datad                                                                 ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[5]|datad                                                                 ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[6]|datad                                                                 ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|combout                                                               ;
; 0.166  ; 0.166        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|combout           ;
; 0.198  ; 0.198        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datac                                                                 ;
; 0.218  ; 0.218        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|combout                                                               ;
; 0.231  ; 0.231        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0|datad                                                                 ;
; 0.241  ; 0.241        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|combout ;
; 0.241  ; 0.241        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|combout ;
; 0.257  ; 0.257        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|combout            ;
; 0.259  ; 0.259        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|combout            ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|datad              ;
; 0.264  ; 0.264        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|datad              ;
; 0.264  ; 0.264        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|datad             ;
; 0.270  ; 0.270        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|datab             ;
; 0.274  ; 0.274        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|combout            ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9|datac              ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0|cout    ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|cin     ;
; 0.279  ; 0.279        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|cout    ;
; 0.279  ; 0.279        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|cin     ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4|cout    ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[4]~7|cin     ;
; 0.279  ; 0.279        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[4]~7|cout    ;
; 0.279  ; 0.279        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[5]~8|cin     ;
; 0.285  ; 0.285        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datac                                                                 ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2|combout ;
; 0.299  ; 0.299        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8|datab              ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datab                                                                 ;
; 0.303  ; 0.303        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Fall       ; ssd0|Mux7~0|datad                                                                 ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|inclk[0]                                                       ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd0|Mux7~0clkctrl|outclk                                                         ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10|combout           ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Rise       ; north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0|combout ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[0]                                                 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[5]                                                 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[6]                                                 ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[0]|datad                                                                 ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[5]|datad                                                                 ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[6]|datad                                                                 ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[1]|datac                                                                 ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[2]|datac                                                                 ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[3]|datac                                                                 ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; Control:controller|counter[1] ; Rise       ; ssd2|SSD[4]|datac                                                                 ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[1]                                                 ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[2]                                                 ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[3]                                                 ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; Control:controller|counter[1] ; Fall       ; seven_segment_decoder:ssd2|SSD[4]                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Control:controller|state[0]'                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; 0.287 ; 0.287        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
; 0.288 ; 0.288        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
; 0.289 ; 0.289        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.293 ; 0.293        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthYellow|datad       ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthRed|datad          ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|NorthGreen|datad        ;
; 0.323 ; 0.323        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.323 ; 0.323        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|outclk   ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|combout         ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:controller|state[0] ; Rise       ; controller|state[0]|q              ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|datac           ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0|combout         ;
; 0.669 ; 0.669        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|inclk[0] ;
; 0.669 ; 0.669        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|Mux11~0clkctrl|outclk   ;
; 0.696 ; 0.696        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthGreen|datad        ;
; 0.697 ; 0.697        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthYellow|datad       ;
; 0.698 ; 0.698        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; controller|NorthRed|datad          ;
; 0.701 ; 0.701        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthGreen      ;
; 0.702 ; 0.702        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthYellow     ;
; 0.703 ; 0.703        ; 0.000          ; High Pulse Width ; Control:controller|state[0] ; Rise       ; Control:controller|NorthRed        ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; 2.673 ; 3.482 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; 2.420 ; 3.111 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; -1.758 ; -2.492 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; -1.103 ; -1.815 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 5.073 ; 5.259 ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 5.742 ; 6.024 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 5.523 ; 5.827 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 5.790 ; 6.075 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 5.271 ; 5.523 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 6.017 ; 6.398 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 4.651 ; 4.973 ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 5.834 ; 6.223 ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 4.754 ; 5.063 ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 5.289 ; 5.620 ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 6.285 ; 6.761 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 5.541 ; 5.911 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 4.366 ; 4.633 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 6.285 ; 6.761 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 4.409 ; 4.679 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 5.200 ; 5.533 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 6.093 ; 6.573 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 5.503 ; 5.869 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 4.921 ; 5.100 ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 5.564 ; 5.835 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 5.354 ; 5.646 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 5.611 ; 5.885 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 5.110 ; 5.352 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 5.829 ; 6.195 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 4.510 ; 4.819 ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 5.646 ; 6.019 ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 4.608 ; 4.905 ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 5.122 ; 5.441 ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 4.238 ; 4.494 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 5.364 ; 5.720 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 4.238 ; 4.494 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 6.078 ; 6.536 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 4.279 ; 4.538 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 5.036 ; 5.356 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 5.894 ; 6.356 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 5.327 ; 5.679 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-----------------------------------+----------+---------+----------+---------+---------------------+
; Clock                             ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                  ; -5.840   ; -5.933  ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                         ; -3.373   ; -0.249  ; N/A      ; N/A     ; -3.000              ;
;  Control:controller|counter[1]    ; -1.894   ; -5.933  ; N/A      ; N/A     ; -1.386              ;
;  Control:controller|state[0]      ; -0.048   ; -1.046  ; N/A      ; N/A     ; 0.287               ;
;  clock_divider_1hz:comb_3|clk_out ; -3.904   ; -3.320  ; N/A      ; N/A     ; -1.285              ;
;  counter_divider:div|q[5]         ; -5.840   ; 0.266   ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                   ; -148.672 ; -50.377 ; 0.0      ; 0.0     ; -131.742            ;
;  CLOCK_50                         ; -68.547  ; -0.397  ; N/A      ; N/A     ; -45.405             ;
;  Control:controller|counter[1]    ; -11.001  ; -39.868 ; N/A      ; N/A     ; -55.497             ;
;  Control:controller|state[0]      ; -0.048   ; -2.349  ; N/A      ; N/A     ; 0.000               ;
;  clock_divider_1hz:comb_3|clk_out ; -27.567  ; -7.899  ; N/A      ; N/A     ; -11.565             ;
;  counter_divider:div|q[5]         ; -41.509  ; 0.000   ; N/A      ; N/A     ; -19.275             ;
+-----------------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; 5.225 ; 5.737 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; 4.675 ; 5.105 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; EastSensor  ; clock_divider_1hz:comb_3|clk_out ; -1.758 ; -2.492 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
; NorthSensor ; clock_divider_1hz:comb_3|clk_out ; -1.103 ; -1.815 ; Rise       ; clock_divider_1hz:comb_3|clk_out ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 9.835  ; 9.784  ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 11.101 ; 11.075 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 10.638 ; 10.442 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 11.289 ; 11.195 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 10.156 ; 10.223 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 11.548 ; 11.416 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 8.785  ; 8.908  ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 11.260 ; 11.181 ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 8.998  ; 9.142  ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 10.009 ; 10.035 ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 12.041 ; 12.124 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 10.489 ; 10.531 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 8.168  ; 8.270  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 12.041 ; 12.124 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 8.349  ; 8.412  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 9.813  ; 9.785  ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 11.667 ; 11.750 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 10.404 ; 10.455 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+--------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port   ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+
; EastGreen   ; Control:controller|state[0] ; 4.921 ; 5.100 ; Rise       ; Control:controller|state[0] ;
; EastRed     ; Control:controller|state[0] ; 5.564 ; 5.835 ; Rise       ; Control:controller|state[0] ;
; EastYellow  ; Control:controller|state[0] ; 5.354 ; 5.646 ; Rise       ; Control:controller|state[0] ;
; NorthGreen  ; Control:controller|state[0] ; 5.611 ; 5.885 ; Rise       ; Control:controller|state[0] ;
; NorthRed    ; Control:controller|state[0] ; 5.110 ; 5.352 ; Rise       ; Control:controller|state[0] ;
; NorthYellow ; Control:controller|state[0] ; 5.829 ; 6.195 ; Rise       ; Control:controller|state[0] ;
; EN1         ; counter_divider:div|q[5]    ; 4.510 ; 4.819 ; Rise       ; counter_divider:div|q[5]    ;
; EN2         ; counter_divider:div|q[5]    ; 5.646 ; 6.019 ; Rise       ; counter_divider:div|q[5]    ;
; EN3         ; counter_divider:div|q[5]    ; 4.608 ; 4.905 ; Rise       ; counter_divider:div|q[5]    ;
; EN4         ; counter_divider:div|q[5]    ; 5.122 ; 5.441 ; Rise       ; counter_divider:div|q[5]    ;
; HEX[*]      ; counter_divider:div|q[5]    ; 4.238 ; 4.494 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[0]     ; counter_divider:div|q[5]    ; 5.364 ; 5.720 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[1]     ; counter_divider:div|q[5]    ; 4.238 ; 4.494 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[2]     ; counter_divider:div|q[5]    ; 6.078 ; 6.536 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[3]     ; counter_divider:div|q[5]    ; 4.279 ; 4.538 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[4]     ; counter_divider:div|q[5]    ; 5.036 ; 5.356 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[5]     ; counter_divider:div|q[5]    ; 5.894 ; 6.356 ; Rise       ; counter_divider:div|q[5]    ;
;  HEX[6]     ; counter_divider:div|q[5]    ; 5.327 ; 5.679 ; Rise       ; counter_divider:div|q[5]    ;
+-------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; NorthRed      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NorthYellow   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; NorthGreen    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EastRed       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EastYellow    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EastGreen     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EN1           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EN2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EN3           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EN4           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; EastSensor              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; NorthSensor             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_PB0               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; NorthRed      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; NorthYellow   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; NorthGreen    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EastRed       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EastYellow    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EastGreen     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EN1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EN2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EN3           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; EN4           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-07 V                   ; 2.35 V              ; -0.0133 V           ; 0.084 V                              ; 0.028 V                              ; 4.31e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-07 V                  ; 2.35 V             ; -0.0133 V          ; 0.084 V                             ; 0.028 V                             ; 4.31e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.8e-07 V                    ; 2.35 V              ; -0.00679 V          ; 0.09 V                               ; 0.045 V                              ; 6.2e-10 s                   ; 7.91e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.8e-07 V                   ; 2.35 V             ; -0.00679 V         ; 0.09 V                              ; 0.045 V                             ; 6.2e-10 s                  ; 7.91e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; NorthRed      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; NorthYellow   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; NorthGreen    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EastRed       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EastYellow    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EastGreen     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EN1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EN2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EN3           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; EN4           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; CLOCK_50                         ; CLOCK_50                         ; 865      ; 0        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; CLOCK_50                         ; 1        ; 1        ; 0        ; 0        ;
; counter_divider:div|q[5]         ; CLOCK_50                         ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 101      ; 0        ; 0        ; 0        ;
; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 18       ; 18       ; 0        ; 0        ;
; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 15       ; 15       ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1]    ; 1584     ; 0        ; 1584     ; 0        ;
; Control:controller|counter[1]    ; Control:controller|counter[1]    ; 142      ; 142      ; 142      ; 142      ;
; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0]      ; 4        ; 0        ; 0        ; 0        ;
; Control:controller|state[0]      ; Control:controller|state[0]      ; 2        ; 2        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5]         ; 180      ; 0        ; 0        ; 0        ;
; Control:controller|counter[1]    ; counter_divider:div|q[5]         ; 17       ; 17       ; 0        ; 0        ;
; counter_divider:div|q[5]         ; counter_divider:div|q[5]         ; 35       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; CLOCK_50                         ; CLOCK_50                         ; 865      ; 0        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; CLOCK_50                         ; 1        ; 1        ; 0        ; 0        ;
; counter_divider:div|q[5]         ; CLOCK_50                         ; 1        ; 1        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; clock_divider_1hz:comb_3|clk_out ; 101      ; 0        ; 0        ; 0        ;
; Control:controller|counter[1]    ; clock_divider_1hz:comb_3|clk_out ; 18       ; 18       ; 0        ; 0        ;
; Control:controller|state[0]      ; clock_divider_1hz:comb_3|clk_out ; 15       ; 15       ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; Control:controller|counter[1]    ; 1584     ; 0        ; 1584     ; 0        ;
; Control:controller|counter[1]    ; Control:controller|counter[1]    ; 142      ; 142      ; 142      ; 142      ;
; clock_divider_1hz:comb_3|clk_out ; Control:controller|state[0]      ; 4        ; 0        ; 0        ; 0        ;
; Control:controller|state[0]      ; Control:controller|state[0]      ; 2        ; 2        ; 0        ; 0        ;
; clock_divider_1hz:comb_3|clk_out ; counter_divider:div|q[5]         ; 180      ; 0        ; 0        ; 0        ;
; Control:controller|counter[1]    ; counter_divider:div|q[5]         ; 17       ; 17       ; 0        ; 0        ;
; counter_divider:div|q[5]         ; counter_divider:div|q[5]         ; 35       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 40    ; 40   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Jan 08 20:36:56 2025
Info: Command: quartus_sta TLC_Project -c TLC_Project
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TLC_Project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider_1hz:comb_3|clk_out clock_divider_1hz:comb_3|clk_out
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name counter_divider:div|q[5] counter_divider:div|q[5]
    Info (332105): create_clock -period 1.000 -name Control:controller|counter[1] Control:controller|counter[1]
    Info (332105): create_clock -period 1.000 -name Control:controller|state[0] Control:controller|state[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: cin  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.840
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.840             -41.509 counter_divider:div|q[5] 
    Info (332119):    -3.904             -27.567 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -3.373             -68.547 CLOCK_50 
    Info (332119):    -1.894             -11.001 Control:controller|counter[1] 
    Info (332119):    -0.048              -0.048 Control:controller|state[0] 
Info (332146): Worst-case hold slack is -5.933
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.933             -39.868 Control:controller|counter[1] 
    Info (332119):    -3.320              -7.899 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -1.046              -2.349 Control:controller|state[0] 
    Info (332119):    -0.149              -0.261 CLOCK_50 
    Info (332119):     0.598               0.000 counter_divider:div|q[5] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 CLOCK_50 
    Info (332119):    -1.386             -55.497 Control:controller|counter[1] 
    Info (332119):    -1.285             -19.275 counter_divider:div|q[5] 
    Info (332119):    -1.285             -11.565 clock_divider_1hz:comb_3|clk_out 
    Info (332119):     0.373               0.000 Control:controller|state[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: cin  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.239
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.239             -36.378 counter_divider:div|q[5] 
    Info (332119):    -3.462             -24.078 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -3.014             -59.205 CLOCK_50 
    Info (332119):    -1.653              -9.790 Control:controller|counter[1] 
    Info (332119):    -0.039              -0.039 Control:controller|state[0] 
Info (332146): Worst-case hold slack is -5.309
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.309             -35.688 Control:controller|counter[1] 
    Info (332119):    -3.001              -7.196 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -0.897              -2.053 Control:controller|state[0] 
    Info (332119):    -0.098              -0.193 CLOCK_50 
    Info (332119):     0.552               0.000 counter_divider:div|q[5] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 CLOCK_50 
    Info (332119):    -1.285             -19.275 counter_divider:div|q[5] 
    Info (332119):    -1.285             -11.565 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -1.271             -45.958 Control:controller|counter[1] 
    Info (332119):     0.426               0.000 Control:controller|state[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[21]~8  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[22]~9  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|StageOut[23]~10  from: datad  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: north_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: cin  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.703
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.703             -18.235 counter_divider:div|q[5] 
    Info (332119):    -1.534              -9.796 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -1.160             -17.626 CLOCK_50 
    Info (332119):    -0.380              -2.080 Control:controller|counter[1] 
    Info (332119):     0.185               0.000 Control:controller|state[0] 
Info (332146): Worst-case hold slack is -3.099
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.099             -20.916 Control:controller|counter[1] 
    Info (332119):    -1.819              -4.831 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -0.603              -1.545 Control:controller|state[0] 
    Info (332119):    -0.249              -0.397 CLOCK_50 
    Info (332119):     0.266               0.000 counter_divider:div|q[5] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.029 CLOCK_50 
    Info (332119):    -1.000             -15.000 counter_divider:div|q[5] 
    Info (332119):    -1.000              -9.000 clock_divider_1hz:comb_3|clk_out 
    Info (332119):    -0.467             -13.930 Control:controller|counter[1] 
    Info (332119):     0.287               0.000 Control:controller|state[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4677 megabytes
    Info: Processing ended: Wed Jan 08 20:36:58 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


