# 电路模块设计

在计算机科学中领域中有一句名言，**“在计算机科学中的任何问题都可以通过增加一个间接层来解决”（Any problem in computer science can be solved with another layer of indirection. ）。**

在搭建功能较为复杂，重复性部件较多的电路（如通用寄存器堆）时，如果全部使用手工搭建会消耗较多时间，过程中也容易产生接线错误等问题。我们可以尝试采用代码生成 XML 文本等自动化方法来辅助进行模块搭建。

> ogisim 使用的文件是 .circ 文件，它是使用扩展性标记语言编写的文件，Logisim 通过这种文件来存储电路。这是一种描述性文件，和网页用的语言 HTML 类似，可以通过直接修改文件来更改电路图。作为一种 XML 文件，它主要是被用于**传输数据**，而非显示数据，这是与 HTML 的不同之处，因此它的标签均是可以自定义的。只需满足如 `<foo>bar</foo>` 式的格式即可，在 Logisim 中同样也有 Logisim 自行规定的一些标签，通过标签的类型其中比较常见的有：
>
> - `<circuit>` 是电路或子电路的标签，用于标记整个电路
> - `<wire>` 标签，用于连线，通过 `x-y` 属性定位，需要自己尝试。
> - `<comp>` 标签，拥有 `loc` 和 `name` 属性，用于调用库元件
>
> ```py
> start_x = 260
> start_y = 290
> step_x = 160
> step_y = 100
> 
> template = """
>     </comp>
>         <comp lib="4" loc="(%d,%d)" name="ROM">
>         <a name="contents">addr/data: 8 8
> 0
> </a>
>     </comp>
> """
> 
> result = ""
> for i in range(0,4):
>     for j in range(0,16):
>         result += template % (start_x + step_x * i,start_y + step_y * j)
> 
> print(result)
> ```
>
> 观察所编写的代码，其实只是将最小单位的位置信息参数化，进行重复输出而已

# CRC 校验码计算电路的设计与测试

## CRC校验码简介

CRC 校验是数据通信领域中最常用的一种查错校验方式，它对数据进行多项式计算，并将得到的结果附在帧（数据的二进制码）的后面，接收设备也执行类似的算法，以保证数据传输的正确性和完整性。

# P0做题记录

本次的三道题目主要考插入了组合逻辑、`melay`状态机、和奇奇怪怪的`moore`状态机

## 最小正整数

这道题乍一看可能会觉得比较复杂，但是仔细思考一下，输入总共只有5个，考虑的输出只有`1,2,3,4,5,6`，找到最小的没出现的正整数只需要一次比较即可，故一种质朴的思路是将`1,2,3,4,5`依次和输入相比较，如果1没出现那就输出1，2没出现就输出2…

> 如果有猛士设计了基于比较的排序，将5个输入进行了排序，在利用最小值得到答案，我向你致以崇高的敬意，比如我的室友。

### 比较

比较的部分十分简单，可以直接利用`comparator`进行数据间的比较。

我的思路是设计了一个6输入1输出模块，6个输入分别是`iuput1-5`，和常数`n`，用于检测6个输入中是否至少有一个`input`和`n`相等。同时为了方便后续的操作，对输出进行了取反操作。

最后的效果为：**5个输入没有一个和n相等，输出1，否则输出0**

![image-20231009223052163](https://pigkiller-011955-1319328397.cos.ap-beijing.myqcloud.com/img/202310092230202.png)

### 优先编码器+MUX

回顾一下专门输出，可以发现这符合一个优先队列：

- 若1没出现，输出1；
- 若1出现了，2没出现，输出2；
- ……

可以看出这是一个**优先问题**，小的数字具有更高的优先级，可以利用优先编码器实现此功能。但是优先编码器是输出最高位的1的位置，故此处需要将对1-5的判断反序。

随后，为了输出没出现的最小的正整数，可以利用MUX：优先编码器输出了位置，MUX接受此位置，按照该位置对应的情况输出对应的正整数，用常量作为MUX的输入即可。

此外，还有一个注意事项：一组可能的输入是`1,2,3,4,5`，这时候需要输出6，这个需要特殊考虑

![image-20231009222902013](https://pigkiller-011955-1319328397.cos.ap-beijing.myqcloud.com/img/202310092229063.png)

## 状态转移问题

这道题是一道基本的状态机转移问题，**从原状态（位置），接受行进方向（输入），进行状态转移（移动到新位置），输出就是当前状态（位置）**。状态数很明确就是1-8，输入操作码进行状态转移。

可以看作是P0课下`hit`那道题的翻版，个人觉得还降低了难度。利用`logisim`的组合逻辑分析可以很容易得到状态转移电路。

最后的电路也很符合melay状态机的标准形式：

![image-20231009223731958](https://pigkiller-011955-1319328397.cos.ap-beijing.myqcloud.com/img/202310092237007.png)

## 输入序列匹配

这道题题目要求是moore状态机，但是总感觉怪怪的，不太像心中的状态机，但细细一想，确实也符合输入，状态转移的范式，只不过处于状态转移不是那么明显。

匹配前三个周期的输入，可以用串联的寄存器依次将输入存下来：

![image-20231009224119420](https://pigkiller-011955-1319328397.cos.ap-beijing.myqcloud.com/img/202310092241460.png)

对三个寄存器的储存值和题目给出的进行比较，对于数的比较，可以直接利用comparator进行比较，如果相等则输出

![image-20231009225019828](https://pigkiller-011955-1319328397.cos.ap-beijing.myqcloud.com/img/202310092250863.png)

### 基于独热编码的MUX输出

总共有三种可能情况需要输出非0值，我的方案是设计电路一次进行了比较，如果满足`EEE`,`0A0`,`A0E`中的一个则对应输出1，其他两个输出0，可以看出这符合读了编码的形式。如果一个都不符合则输出0。

设计电路部分如下：

![image-20231009224456484](https://pigkiller-011955-1319328397.cos.ap-beijing.myqcloud.com/img/202310092244518.png)

### 一个大坑点

`logisim`中的寄存器在默认状态下是0，也就是说对于`0A0`，如果第一周期（或`reset`之后的第一个周期）输入A，第二周期输入0，此时三个寄存器值分别是0、A、0（默认值，并不是输入值），这种情况可能非造成误认为是符合要求的输入。

但这种情况只看出现在第二个周期，笔者的应对方法是加上了一个`counter`，如果当前周期数（`reset`后置0）小于3，则强制输出0
