 ../src/tag_array_wrapper.sv
 ../src/data_array_wrapper.sv
//../src/AXI_define.svh
//../src/def.svh
../src/L1C_inst.sv
../src/L1C_data.sv

//../src/top.sv
// ../src/wdata_shift.sv
../src/IF_.sv
../src/ID.sv
../src/EXE.sv
../src/Branch_Ctrl.sv
../src/MEM.sv
../src/WB.sv
../src/Forwarding_Unit.sv
../src/Hazard_Ctrl.sv
../src/CSR_counter.sv
../src/CSR.sv
../src/CPU.sv
../src/Master.sv
../src/SRAM_wrapper.sv
../src/CPU_wrapper.sv
../src/DMA_wrapper.sv
../src/WDT_wrapper.sv
../src/ROM_wrapper.sv
../src/DRAM_wrapper.sv
../src/WDT.sv
../src/DMA_master.sv
../src/DMA_slave.sv
../src/FIFO.sv
../src/sync_pulse.sv
//../src/async_fifo.sv
// ../src/AXI/AXI_interconnect.sv
../src/AXI/AXI.sv
// ../src/AXI/FIFO_1.sv
../src/AXI/default_slave.sv
../src/AXI/AR_channel.sv
../src/AXI/R_channel.sv
../src/AXI/AW_channel.sv
../src/AXI/W_channel.sv
../src/AXI/B_channel.sv
../src/AXI/arbiter.sv
../src/AXI/decoder.sv
../src/AXI/arbiter_R.sv
../src/AXI/decoder_S.sv

//usr/cad/CBDK/Executable_Package/Collaterals/IP/stdio/N16ADFP_StdIO/VERILOG/N16ADFP_StdIO.v


///usr/cad/CBDK/Executable_Package/Collaterals/IP/stdio/N16ADFP_StdIO/VERILOG/N16ADFP_StdIO.v