TimeQuest Timing Analyzer report for Lab2
Tue May 15 14:36:13 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'CLKDIV:cckdv|CLK_1k'
 12. Setup: 'CLK'
 13. Setup: 'KP_top:kp|KP_sMachine:stm|latch'
 14. Hold: 'CLK'
 15. Hold: 'CLKDIV:cckdv|CLK_1k'
 16. Hold: 'KP_top:kp|KP_sMachine:stm|latch'
 17. Minimum Pulse Width: 'CLK'
 18. Minimum Pulse Width: 'CLKDIV:cckdv|CLK_1k'
 19. Minimum Pulse Width: 'KP_top:kp|KP_sMachine:stm|latch'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Setup Transfers
 27. Hold Transfers
 28. Report TCCS
 29. Report RSKM
 30. Unconstrained Paths
 31. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Lab2                                                            ;
; Device Family      ; MAX II                                                          ;
; Device Name        ; EPM2210F324C3                                                   ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Slow Model                                                      ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; CLK                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                             ;
; CLKDIV:cckdv|CLK_1k             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLKDIV:cckdv|CLK_1k }             ;
; KP_top:kp|KP_sMachine:stm|latch ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KP_top:kp|KP_sMachine:stm|latch } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+----------------------------------------------------------+
; Fmax Summary                                             ;
+-----------+-----------------+---------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name          ; Note ;
+-----------+-----------------+---------------------+------+
; 162.5 MHz ; 162.5 MHz       ; CLKDIV:cckdv|CLK_1k ;      ;
; 226.3 MHz ; 226.3 MHz       ; CLK                 ;      ;
+-----------+-----------------+---------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Setup Summary                                            ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLKDIV:cckdv|CLK_1k             ; -4.214 ; -94.432       ;
; CLK                             ; -3.419 ; -52.096       ;
; KP_top:kp|KP_sMachine:stm|latch ; -1.142 ; -3.140        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Hold Summary                                             ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLK                             ; -1.313 ; -1.313        ;
; CLKDIV:cckdv|CLK_1k             ; 0.639  ; 0.000         ;
; KP_top:kp|KP_sMachine:stm|latch ; 1.500  ; 0.000         ;
+---------------------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+----------------------------------------------------------+
; Minimum Pulse Width Summary                              ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLK                             ; -2.289 ; -2.289        ;
; CLKDIV:cckdv|CLK_1k             ; 0.334  ; 0.000         ;
; KP_top:kp|KP_sMachine:stm|latch ; 0.334  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLKDIV:cckdv|CLK_1k'                                                                                                                                                                ;
+--------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                    ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------+--------------+------------+------------+
; -4.214 ; Controller:cnt|address[2]               ; SPI:spi|shift:U1|tmp[1]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 5.006      ;
; -4.085 ; Controller:cnt|address[3]               ; SPI:spi|shift:U1|tmp[1]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.877      ;
; -3.983 ; Controller:cnt|address[0]               ; SPI:spi|shift:U1|tmp[1]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.775      ;
; -3.861 ; Controller:cnt|state.s_Keypad_wait      ; Controller:cnt|state.s_Keypad_idle      ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.653      ;
; -3.733 ; Controller:cnt|address[1]               ; SPI:spi|shift:U1|tmp[1]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.525      ;
; -3.645 ; Controller:cnt|address[2]               ; SPI:spi|shift:U1|tmp[4]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.437      ;
; -3.605 ; Controller:cnt|address[3]               ; Controller:cnt|address[3]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.397      ;
; -3.590 ; Controller:cnt|address[4]               ; SPI:spi|shift:U1|tmp[0]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.382      ;
; -3.541 ; Controller:cnt|state.s_Keypad_wait      ; Controller:cnt|state.s_idle             ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.333      ;
; -3.538 ; Controller:cnt|address[3]               ; Controller:cnt|address[2]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.330      ;
; -3.475 ; Controller:cnt|address[1]               ; Controller:cnt|address[3]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.267      ;
; -3.441 ; Controller:cnt|address[3]               ; SPI:spi|shift:U1|tmp[4]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.233      ;
; -3.432 ; Controller:cnt|address[3]               ; Controller:cnt|address[4]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.224      ;
; -3.419 ; Controller:cnt|address[2]               ; Controller:cnt|address[3]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.211      ;
; -3.408 ; Controller:cnt|address[1]               ; Controller:cnt|address[2]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.200      ;
; -3.375 ; Controller:cnt|address[1]               ; SPI:spi|shift:U1|tmp[4]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.167      ;
; -3.368 ; Controller:cnt|address[3]               ; Controller:cnt|address[1]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.160      ;
; -3.352 ; Controller:cnt|address[2]               ; Controller:cnt|address[2]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.144      ;
; -3.333 ; Controller:cnt|address[3]               ; SPI:spi|shift:U1|tmp[0]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.125      ;
; -3.302 ; Controller:cnt|address[1]               ; Controller:cnt|address[4]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.094      ;
; -3.289 ; Controller:cnt|address[0]               ; SPI:spi|shift:U1|tmp[3]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.081      ;
; -3.273 ; Controller:cnt|address[2]               ; SPI:spi|shift:U1|tmp[5]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.065      ;
; -3.271 ; Controller:cnt|address[4]               ; Controller:cnt|address[3]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.063      ;
; -3.253 ; Controller:cnt|address[4]               ; SPI:spi|shift:U1|tmp[3]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.045      ;
; -3.246 ; Controller:cnt|address[2]               ; Controller:cnt|address[4]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.038      ;
; -3.244 ; Controller:cnt|address[0]               ; Controller:cnt|address[3]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.036      ;
; -3.238 ; Controller:cnt|address[1]               ; Controller:cnt|address[1]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 4.030      ;
; -3.204 ; Controller:cnt|address[4]               ; Controller:cnt|address[2]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.996      ;
; -3.182 ; Controller:cnt|address[2]               ; Controller:cnt|address[1]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.974      ;
; -3.177 ; Controller:cnt|address[0]               ; Controller:cnt|address[2]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.969      ;
; -3.143 ; Controller:cnt|address[0]               ; SPI:spi|shift:U1|tmp[4]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.935      ;
; -3.123 ; Controller:cnt|address[2]               ; SPI:spi|shift:U1|tmp[6]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.915      ;
; -3.098 ; Controller:cnt|address[4]               ; Controller:cnt|address[4]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.890      ;
; -3.087 ; Controller:cnt|address[3]               ; Controller:cnt|state.s_Keypad_idle      ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.879      ;
; -3.071 ; Controller:cnt|address[0]               ; Controller:cnt|address[4]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.863      ;
; -3.067 ; Controller:cnt|address[3]               ; SPI:spi|shift:U1|tmp[5]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.859      ;
; -3.051 ; Controller:cnt|address[0]               ; SPI:spi|shift:U1|tmp[2]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.843      ;
; -3.034 ; Controller:cnt|address[4]               ; Controller:cnt|address[1]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.826      ;
; -3.023 ; Controller:cnt|state.s_sendData         ; SPI:spi|shift:U1|tmp[2]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.815      ;
; -3.019 ; Controller:cnt|state.s_sendData         ; SPI:spi|shift:U1|tmp[1]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.811      ;
; -3.014 ; Controller:cnt|address[4]               ; SPI:spi|shift:U1|tmp[2]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.806      ;
; -3.007 ; Controller:cnt|address[0]               ; Controller:cnt|address[1]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.799      ;
; -3.003 ; Controller:cnt|address[3]               ; SPI:spi|shift:U1|tmp[3]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.795      ;
; -3.001 ; Controller:cnt|address[1]               ; SPI:spi|shift:U1|tmp[5]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.793      ;
; -2.957 ; Controller:cnt|address[1]               ; Controller:cnt|state.s_Keypad_idle      ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.749      ;
; -2.920 ; Controller:cnt|address[3]               ; SPI:spi|shift:U1|tmp[2]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.712      ;
; -2.901 ; Controller:cnt|address[2]               ; Controller:cnt|state.s_Keypad_idle      ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.693      ;
; -2.855 ; Controller:cnt|address[1]               ; SPI:spi|shift:U1|tmp[2]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.647      ;
; -2.837 ; Controller:cnt|address[1]               ; SPI:spi|shift:U1|tmp[6]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.629      ;
; -2.822 ; Controller:cnt|address[3]               ; Controller:cnt|address[0]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.614      ;
; -2.817 ; Controller:cnt|address[2]               ; SPI:spi|shift:U1|tmp[2]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.609      ;
; -2.784 ; Controller:cnt|address[2]               ; SPI:spi|shift:U1|tmp[3]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.576      ;
; -2.775 ; Controller:cnt|state.s_sendData         ; SPI:spi|shift:U1|tmp[4]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.567      ;
; -2.774 ; Controller:cnt|state.s_sendData         ; SPI:spi|shift:U1|tmp[3]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.566      ;
; -2.769 ; Controller:cnt|state.s_sendData         ; SPI:spi|shift:U1|tmp[5]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.561      ;
; -2.768 ; Controller:cnt|address[0]               ; SPI:spi|shift:U1|tmp[5]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.560      ;
; -2.767 ; Controller:cnt|state.s_sendData         ; SPI:spi|shift:U1|tmp[6]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.559      ;
; -2.753 ; Controller:cnt|address[4]               ; Controller:cnt|state.s_Keypad_idle      ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.545      ;
; -2.726 ; Controller:cnt|address[0]               ; Controller:cnt|state.s_Keypad_idle      ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.518      ;
; -2.705 ; Controller:cnt|address[3]               ; Controller:cnt|state.s_sendData         ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.497      ;
; -2.695 ; Controller:cnt|state.s_waitInt          ; SPI:spi|shift:U1|tmp[2]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.487      ;
; -2.692 ; Controller:cnt|address[1]               ; Controller:cnt|address[0]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.484      ;
; -2.691 ; Controller:cnt|state.s_waitInt          ; SPI:spi|shift:U1|tmp[1]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.483      ;
; -2.636 ; Controller:cnt|address[2]               ; Controller:cnt|address[0]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.428      ;
; -2.577 ; SPI:spi|state.s_idle                    ; Controller:cnt|state.s_Keypad_idle      ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.500        ; 0.000      ; 2.869      ;
; -2.575 ; Controller:cnt|address[1]               ; Controller:cnt|state.s_sendData         ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.367      ;
; -2.572 ; Controller:cnt|address[3]               ; SPI:spi|shift:U1|tmp[6]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.364      ;
; -2.564 ; Controller:cnt|state.s_idle             ; SPI:spi|shift:U1|tmp[2]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.356      ;
; -2.560 ; Controller:cnt|state.s_idle             ; SPI:spi|shift:U1|tmp[1]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.352      ;
; -2.549 ; KP_top:kp|KP_Key_Ascii:as|Ascii[1]      ; Controller:cnt|state.s_Keypad_idle      ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.500        ; 0.000      ; 2.841      ;
; -2.537 ; Controller:cnt|state.s_sendData         ; SPI:spi|shift:U1|tmp[0]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.329      ;
; -2.519 ; Controller:cnt|address[2]               ; Controller:cnt|state.s_sendData         ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.311      ;
; -2.504 ; Controller:cnt|address[4]               ; SPI:spi|shift:U1|tmp[4]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.296      ;
; -2.501 ; Controller:cnt|address[4]               ; SPI:spi|shift:U1|tmp[5]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.293      ;
; -2.497 ; Controller:cnt|address[1]               ; SPI:spi|shift:U1|tmp[3]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.289      ;
; -2.488 ; Controller:cnt|address[4]               ; Controller:cnt|address[0]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.280      ;
; -2.461 ; Controller:cnt|address[0]               ; Controller:cnt|address[0]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.253      ;
; -2.447 ; Controller:cnt|state.s_waitInt          ; SPI:spi|shift:U1|tmp[4]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.239      ;
; -2.446 ; Controller:cnt|state.s_waitInt          ; SPI:spi|shift:U1|tmp[3]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.238      ;
; -2.441 ; Controller:cnt|state.s_waitInt          ; SPI:spi|shift:U1|tmp[5]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.233      ;
; -2.439 ; Controller:cnt|state.s_waitInt          ; SPI:spi|shift:U1|tmp[6]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.231      ;
; -2.409 ; KP_top:kp|KP_Key_Ascii:as|Ascii[1]      ; Controller:cnt|state.s_idle             ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.500        ; 0.000      ; 2.701      ;
; -2.389 ; KP_top:kp|KP_Key_Ascii:as|state.s_first ; KP_top:kp|KP_Key_Ascii:as|Ascii[3]      ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.500        ; 0.000      ; 2.681      ;
; -2.387 ; KP_top:kp|KP_Key_Ascii:as|Ascii[5]      ; Controller:cnt|state.s_idle             ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.500        ; 0.000      ; 2.679      ;
; -2.371 ; Controller:cnt|address[4]               ; Controller:cnt|state.s_sendData         ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.163      ;
; -2.353 ; KP_top:kp|KP_Key_Ascii:as|Ascii[1]      ; SPI:spi|shift:U1|tmp[1]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.500        ; 0.000      ; 2.645      ;
; -2.349 ; SPI:spi|state.s_idle                    ; Controller:cnt|address[0]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.500        ; 0.000      ; 2.641      ;
; -2.349 ; SPI:spi|state.s_idle                    ; Controller:cnt|address[1]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.500        ; 0.000      ; 2.641      ;
; -2.349 ; SPI:spi|state.s_idle                    ; Controller:cnt|address[4]               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.500        ; 0.000      ; 2.641      ;
; -2.344 ; Controller:cnt|address[0]               ; Controller:cnt|state.s_sendData         ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.136      ;
; -2.322 ; KP_top:kp|KP_Key_Ascii:as|Ascii[5]      ; Controller:cnt|state.s_Keypad_idle      ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.500        ; 0.000      ; 2.614      ;
; -2.320 ; KP_top:kp|KP_Key_Ascii:as|Ascii[3]      ; Controller:cnt|state.s_idle             ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.500        ; 0.000      ; 2.612      ;
; -2.319 ; KP_top:kp|KP_Latch:lc|d_l[3]            ; KP_top:kp|KP_Key_Ascii:as|state.s_first ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.500        ; 0.414      ; 3.025      ;
; -2.316 ; Controller:cnt|state.s_idle             ; SPI:spi|shift:U1|tmp[4]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.108      ;
; -2.315 ; Controller:cnt|state.s_idle             ; SPI:spi|shift:U1|tmp[3]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.107      ;
; -2.310 ; Controller:cnt|state.s_idle             ; SPI:spi|shift:U1|tmp[5]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.102      ;
; -2.308 ; Controller:cnt|state.s_idle             ; SPI:spi|shift:U1|tmp[6]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 1.000        ; 0.000      ; 3.100      ;
; -2.292 ; KP_top:kp|KP_Key_Ascii:as|Ascii[6]      ; SPI:spi|shift:U1|tmp[6]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.500        ; 0.000      ; 2.584      ;
; -2.278 ; SPI:spi|state.s_ss_to_on                ; SPI:spi|shift:U1|tmp[1]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.500        ; 0.000      ; 2.570      ;
; -2.278 ; SPI:spi|state.s_ss_to_on                ; SPI:spi|shift:U1|tmp[2]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.500        ; 0.000      ; 2.570      ;
+--------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK'                                                                                                                   ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -3.419 ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.211      ;
; -3.419 ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.211      ;
; -3.419 ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.211      ;
; -3.419 ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.211      ;
; -3.419 ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.211      ;
; -3.419 ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.211      ;
; -3.419 ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.211      ;
; -3.419 ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.211      ;
; -3.328 ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.120      ;
; -3.328 ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.120      ;
; -3.328 ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.120      ;
; -3.328 ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.120      ;
; -3.328 ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.120      ;
; -3.328 ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.120      ;
; -3.328 ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.120      ;
; -3.328 ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.120      ;
; -3.209 ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.001      ;
; -3.209 ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.001      ;
; -3.209 ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.001      ;
; -3.209 ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.001      ;
; -3.209 ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.001      ;
; -3.209 ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.001      ;
; -3.209 ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.001      ;
; -3.209 ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.001      ;
; -3.147 ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.939      ;
; -3.147 ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.939      ;
; -3.147 ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.939      ;
; -3.147 ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.939      ;
; -3.147 ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.939      ;
; -3.147 ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.939      ;
; -3.147 ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.939      ;
; -3.056 ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.848      ;
; -3.056 ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.848      ;
; -3.056 ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.848      ;
; -3.056 ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.848      ;
; -3.056 ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.848      ;
; -3.056 ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.848      ;
; -3.056 ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.848      ;
; -3.020 ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.812      ;
; -3.020 ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.812      ;
; -3.020 ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.812      ;
; -3.020 ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.812      ;
; -3.020 ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.812      ;
; -3.020 ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.812      ;
; -3.020 ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.812      ;
; -3.020 ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.812      ;
; -2.993 ; CLKDIV:cckdv|count[10] ; CLKDIV:cckdv|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.785      ;
; -2.993 ; CLKDIV:cckdv|count[10] ; CLKDIV:cckdv|count[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.785      ;
; -2.993 ; CLKDIV:cckdv|count[10] ; CLKDIV:cckdv|count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.785      ;
; -2.993 ; CLKDIV:cckdv|count[10] ; CLKDIV:cckdv|count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.785      ;
; -2.993 ; CLKDIV:cckdv|count[10] ; CLKDIV:cckdv|count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.785      ;
; -2.993 ; CLKDIV:cckdv|count[10] ; CLKDIV:cckdv|count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.785      ;
; -2.993 ; CLKDIV:cckdv|count[10] ; CLKDIV:cckdv|count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.785      ;
; -2.993 ; CLKDIV:cckdv|count[10] ; CLKDIV:cckdv|count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.785      ;
; -2.937 ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.729      ;
; -2.937 ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.729      ;
; -2.937 ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.729      ;
; -2.937 ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.729      ;
; -2.937 ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.729      ;
; -2.937 ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.729      ;
; -2.937 ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.729      ;
; -2.928 ; CLKDIV:cckdv|count[8]  ; CLKDIV:cckdv|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.720      ;
; -2.928 ; CLKDIV:cckdv|count[8]  ; CLKDIV:cckdv|count[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.720      ;
; -2.928 ; CLKDIV:cckdv|count[8]  ; CLKDIV:cckdv|count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.720      ;
; -2.928 ; CLKDIV:cckdv|count[8]  ; CLKDIV:cckdv|count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.720      ;
; -2.928 ; CLKDIV:cckdv|count[8]  ; CLKDIV:cckdv|count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.720      ;
; -2.928 ; CLKDIV:cckdv|count[8]  ; CLKDIV:cckdv|count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.720      ;
; -2.928 ; CLKDIV:cckdv|count[8]  ; CLKDIV:cckdv|count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.720      ;
; -2.928 ; CLKDIV:cckdv|count[8]  ; CLKDIV:cckdv|count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.720      ;
; -2.913 ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.705      ;
; -2.913 ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.705      ;
; -2.913 ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.705      ;
; -2.913 ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.705      ;
; -2.913 ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.705      ;
; -2.913 ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.705      ;
; -2.913 ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.705      ;
; -2.913 ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.705      ;
; -2.896 ; CLKDIV:cckdv|count[13] ; CLKDIV:cckdv|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.688      ;
; -2.896 ; CLKDIV:cckdv|count[13] ; CLKDIV:cckdv|count[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.688      ;
; -2.896 ; CLKDIV:cckdv|count[13] ; CLKDIV:cckdv|count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.688      ;
; -2.896 ; CLKDIV:cckdv|count[13] ; CLKDIV:cckdv|count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.688      ;
; -2.896 ; CLKDIV:cckdv|count[13] ; CLKDIV:cckdv|count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.688      ;
; -2.896 ; CLKDIV:cckdv|count[13] ; CLKDIV:cckdv|count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.688      ;
; -2.896 ; CLKDIV:cckdv|count[13] ; CLKDIV:cckdv|count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.688      ;
; -2.896 ; CLKDIV:cckdv|count[13] ; CLKDIV:cckdv|count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.688      ;
; -2.802 ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[13] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.594      ;
; -2.802 ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[14] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.594      ;
; -2.802 ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.594      ;
; -2.802 ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.594      ;
; -2.802 ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.594      ;
; -2.802 ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[12] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.594      ;
; -2.802 ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.594      ;
; -2.802 ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.594      ;
; -2.748 ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.540      ;
; -2.748 ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.540      ;
; -2.748 ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.540      ;
; -2.748 ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.540      ;
; -2.748 ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.540      ;
; -2.748 ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.540      ;
; -2.748 ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.540      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'KP_top:kp|KP_sMachine:stm|latch'                                                                                                                               ;
+--------+-------------------------------+------------------------------+---------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                      ; Launch Clock        ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------+---------------------+---------------------------------+--------------+------------+------------+
; -1.142 ; KP_top:kp|KP_Scan:sc|count[0] ; KP_top:kp|KP_Latch:lc|d_l[6] ; CLKDIV:cckdv|CLK_1k ; KP_top:kp|KP_sMachine:stm|latch ; 1.000        ; -0.414     ; 1.520      ;
; -1.002 ; KP_top:kp|KP_Scan:sc|count[1] ; KP_top:kp|KP_Latch:lc|d_l[7] ; CLKDIV:cckdv|CLK_1k ; KP_top:kp|KP_sMachine:stm|latch ; 1.000        ; -0.414     ; 1.380      ;
; -0.998 ; KP_top:kp|KP_Scan:sc|count[1] ; KP_top:kp|KP_Latch:lc|d_l[6] ; CLKDIV:cckdv|CLK_1k ; KP_top:kp|KP_sMachine:stm|latch ; 1.000        ; -0.414     ; 1.376      ;
; -0.996 ; KP_top:kp|KP_Scan:sc|count[1] ; KP_top:kp|KP_Latch:lc|d_l[5] ; CLKDIV:cckdv|CLK_1k ; KP_top:kp|KP_sMachine:stm|latch ; 1.000        ; -0.414     ; 1.374      ;
; -0.850 ; KP_top:kp|KP_Scan:sc|count[0] ; KP_top:kp|KP_Latch:lc|d_l[5] ; CLKDIV:cckdv|CLK_1k ; KP_top:kp|KP_sMachine:stm|latch ; 1.000        ; -0.414     ; 1.228      ;
; -0.846 ; KP_top:kp|KP_Scan:sc|count[0] ; KP_top:kp|KP_Latch:lc|d_l[7] ; CLKDIV:cckdv|CLK_1k ; KP_top:kp|KP_sMachine:stm|latch ; 1.000        ; -0.414     ; 1.224      ;
+--------+-------------------------------+------------------------------+---------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK'                                                                                                                           ;
+--------+------------------------+------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+---------------------+-------------+--------------+------------+------------+
; -1.313 ; CLKDIV:cckdv|CLK_1k    ; CLKDIV:cckdv|CLK_1k    ; CLKDIV:cckdv|CLK_1k ; CLK         ; 0.000        ; 2.472      ; 1.532      ;
; -0.813 ; CLKDIV:cckdv|CLK_1k    ; CLKDIV:cckdv|CLK_1k    ; CLKDIV:cckdv|CLK_1k ; CLK         ; -0.500       ; 2.472      ; 1.532      ;
; 1.322  ; CLKDIV:cckdv|count[7]  ; CLKDIV:cckdv|count[7]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.460      ;
; 1.323  ; CLKDIV:cckdv|count[14] ; CLKDIV:cckdv|count[14] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.461      ;
; 1.329  ; CLKDIV:cckdv|count[8]  ; CLKDIV:cckdv|count[8]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.467      ;
; 1.334  ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[9]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.334  ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[4]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.335  ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[6]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.473      ;
; 1.394  ; CLKDIV:cckdv|count[13] ; CLKDIV:cckdv|count[13] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.394  ; CLKDIV:cckdv|count[0]  ; CLKDIV:cckdv|count[0]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.399  ; CLKDIV:cckdv|count[2]  ; CLKDIV:cckdv|count[2]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.537      ;
; 1.400  ; CLKDIV:cckdv|count[10] ; CLKDIV:cckdv|count[10] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.538      ;
; 1.400  ; CLKDIV:cckdv|count[5]  ; CLKDIV:cckdv|count[5]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.538      ;
; 1.400  ; CLKDIV:cckdv|count[1]  ; CLKDIV:cckdv|count[1]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.538      ;
; 1.406  ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[3]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.544      ;
; 1.568  ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[11] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.706      ;
; 1.633  ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[12] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.771      ;
; 1.842  ; CLKDIV:cckdv|count[7]  ; CLKDIV:cckdv|count[8]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.980      ;
; 1.849  ; CLKDIV:cckdv|count[8]  ; CLKDIV:cckdv|count[9]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.987      ;
; 1.854  ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[10] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.992      ;
; 1.854  ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[5]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 1.992      ;
; 1.911  ; CLKDIV:cckdv|count[7]  ; CLKDIV:cckdv|count[9]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.049      ;
; 1.918  ; CLKDIV:cckdv|count[8]  ; CLKDIV:cckdv|count[10] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.056      ;
; 1.923  ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[11] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.061      ;
; 1.923  ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[6]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.061      ;
; 1.980  ; CLKDIV:cckdv|count[7]  ; CLKDIV:cckdv|count[10] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.118      ;
; 1.982  ; CLKDIV:cckdv|count[13] ; CLKDIV:cckdv|count[14] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.120      ;
; 1.982  ; CLKDIV:cckdv|count[0]  ; CLKDIV:cckdv|count[1]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.120      ;
; 1.987  ; CLKDIV:cckdv|count[2]  ; CLKDIV:cckdv|count[3]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.125      ;
; 1.987  ; CLKDIV:cckdv|count[8]  ; CLKDIV:cckdv|count[11] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.125      ;
; 1.988  ; CLKDIV:cckdv|count[10] ; CLKDIV:cckdv|count[11] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.126      ;
; 1.988  ; CLKDIV:cckdv|count[5]  ; CLKDIV:cckdv|count[6]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.126      ;
; 1.994  ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[4]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.132      ;
; 2.049  ; CLKDIV:cckdv|count[7]  ; CLKDIV:cckdv|count[11] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.187      ;
; 2.056  ; CLKDIV:cckdv|count[2]  ; CLKDIV:cckdv|count[4]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.194      ;
; 2.063  ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[5]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.201      ;
; 2.125  ; CLKDIV:cckdv|count[2]  ; CLKDIV:cckdv|count[5]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.263      ;
; 2.132  ; CLKDIV:cckdv|count[3]  ; CLKDIV:cckdv|count[6]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.270      ;
; 2.188  ; CLKDIV:cckdv|count[1]  ; CLKDIV:cckdv|count[3]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.326      ;
; 2.188  ; CLKDIV:cckdv|count[1]  ; CLKDIV:cckdv|count[4]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.326      ;
; 2.188  ; CLKDIV:cckdv|count[1]  ; CLKDIV:cckdv|count[5]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.326      ;
; 2.188  ; CLKDIV:cckdv|count[1]  ; CLKDIV:cckdv|count[6]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.326      ;
; 2.188  ; CLKDIV:cckdv|count[1]  ; CLKDIV:cckdv|count[2]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.326      ;
; 2.194  ; CLKDIV:cckdv|count[2]  ; CLKDIV:cckdv|count[6]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.332      ;
; 2.215  ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[13] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.353      ;
; 2.215  ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[14] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.353      ;
; 2.215  ; CLKDIV:cckdv|count[9]  ; CLKDIV:cckdv|count[12] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.353      ;
; 2.221  ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[13] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.359      ;
; 2.274  ; CLKDIV:cckdv|count[0]  ; CLKDIV:cckdv|count[3]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.412      ;
; 2.274  ; CLKDIV:cckdv|count[0]  ; CLKDIV:cckdv|count[4]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.412      ;
; 2.274  ; CLKDIV:cckdv|count[0]  ; CLKDIV:cckdv|count[5]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.412      ;
; 2.274  ; CLKDIV:cckdv|count[0]  ; CLKDIV:cckdv|count[6]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.412      ;
; 2.274  ; CLKDIV:cckdv|count[0]  ; CLKDIV:cckdv|count[2]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.412      ;
; 2.279  ; CLKDIV:cckdv|count[8]  ; CLKDIV:cckdv|count[13] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.417      ;
; 2.279  ; CLKDIV:cckdv|count[8]  ; CLKDIV:cckdv|count[14] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.417      ;
; 2.279  ; CLKDIV:cckdv|count[8]  ; CLKDIV:cckdv|count[12] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.417      ;
; 2.280  ; CLKDIV:cckdv|count[10] ; CLKDIV:cckdv|count[13] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.418      ;
; 2.280  ; CLKDIV:cckdv|count[10] ; CLKDIV:cckdv|count[14] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.418      ;
; 2.280  ; CLKDIV:cckdv|count[10] ; CLKDIV:cckdv|count[12] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.418      ;
; 2.290  ; CLKDIV:cckdv|count[12] ; CLKDIV:cckdv|count[14] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.428      ;
; 2.341  ; CLKDIV:cckdv|count[7]  ; CLKDIV:cckdv|count[13] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.479      ;
; 2.341  ; CLKDIV:cckdv|count[7]  ; CLKDIV:cckdv|count[14] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.479      ;
; 2.341  ; CLKDIV:cckdv|count[7]  ; CLKDIV:cckdv|count[12] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.479      ;
; 2.355  ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[13] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.493      ;
; 2.355  ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[14] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.493      ;
; 2.355  ; CLKDIV:cckdv|count[11] ; CLKDIV:cckdv|count[12] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.493      ;
; 2.365  ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[13] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.503      ;
; 2.365  ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[14] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.503      ;
; 2.365  ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[12] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.503      ;
; 2.374  ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[9]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.512      ;
; 2.374  ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[10] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.512      ;
; 2.374  ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[11] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.512      ;
; 2.374  ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[7]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.512      ;
; 2.374  ; CLKDIV:cckdv|count[6]  ; CLKDIV:cckdv|count[8]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.512      ;
; 2.453  ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[13] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.591      ;
; 2.453  ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[14] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.591      ;
; 2.453  ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[12] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.591      ;
; 2.462  ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[9]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.600      ;
; 2.462  ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[10] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.600      ;
; 2.462  ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[11] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.600      ;
; 2.462  ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[7]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.600      ;
; 2.462  ; CLKDIV:cckdv|count[4]  ; CLKDIV:cckdv|count[8]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.600      ;
; 2.518  ; CLKDIV:cckdv|count[5]  ; CLKDIV:cckdv|count[13] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.656      ;
; 2.518  ; CLKDIV:cckdv|count[5]  ; CLKDIV:cckdv|count[14] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.656      ;
; 2.518  ; CLKDIV:cckdv|count[5]  ; CLKDIV:cckdv|count[12] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.656      ;
; 2.527  ; CLKDIV:cckdv|count[5]  ; CLKDIV:cckdv|count[9]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.665      ;
; 2.527  ; CLKDIV:cckdv|count[5]  ; CLKDIV:cckdv|count[10] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.665      ;
; 2.527  ; CLKDIV:cckdv|count[5]  ; CLKDIV:cckdv|count[11] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.665      ;
; 2.527  ; CLKDIV:cckdv|count[5]  ; CLKDIV:cckdv|count[7]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.665      ;
; 2.527  ; CLKDIV:cckdv|count[5]  ; CLKDIV:cckdv|count[8]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.665      ;
; 2.529  ; CLKDIV:cckdv|count[5]  ; CLKDIV:cckdv|CLK_1k    ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.667      ;
; 2.559  ; CLKDIV:cckdv|count[1]  ; CLKDIV:cckdv|count[13] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.697      ;
; 2.559  ; CLKDIV:cckdv|count[1]  ; CLKDIV:cckdv|count[14] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.697      ;
; 2.559  ; CLKDIV:cckdv|count[1]  ; CLKDIV:cckdv|count[12] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.697      ;
; 2.565  ; CLKDIV:cckdv|count[14] ; CLKDIV:cckdv|CLK_1k    ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.703      ;
; 2.568  ; CLKDIV:cckdv|count[1]  ; CLKDIV:cckdv|count[9]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.706      ;
; 2.568  ; CLKDIV:cckdv|count[1]  ; CLKDIV:cckdv|count[10] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.706      ;
; 2.568  ; CLKDIV:cckdv|count[1]  ; CLKDIV:cckdv|count[11] ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.706      ;
; 2.568  ; CLKDIV:cckdv|count[1]  ; CLKDIV:cckdv|count[7]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.706      ;
; 2.568  ; CLKDIV:cckdv|count[1]  ; CLKDIV:cckdv|count[8]  ; CLK                 ; CLK         ; 0.000        ; 0.000      ; 2.706      ;
+--------+------------------------+------------------------+---------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLKDIV:cckdv|CLK_1k'                                                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+---------------------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                    ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+---------------------------------+---------------------+--------------+------------+------------+
; 0.639 ; KP_top:kp|KP_Latch:lc|d_l[2]              ; KP_top:kp|KP_Key_Ascii:as|Ascii_valid     ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 1.191      ;
; 0.813 ; KP_top:kp|KP_Latch:lc|d_l[3]              ; KP_top:kp|KP_Key_Ascii:as|Ascii_valid     ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 1.365      ;
; 0.871 ; SPI:spi|shift:U1|tmp[3]                   ; SPI:spi|shift:U1|tmp[4]                   ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.009      ;
; 0.872 ; SPI:spi|shift:U1|tmp[2]                   ; SPI:spi|shift:U1|tmp[3]                   ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.010      ;
; 0.872 ; SPI:spi|shift:U1|tmp[5]                   ; SPI:spi|shift:U1|tmp[6]                   ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.010      ;
; 0.874 ; SPI:spi|shift:U1|tmp[1]                   ; SPI:spi|shift:U1|tmp[2]                   ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.012      ;
; 0.876 ; SPI:spi|shift:U1|tmp[4]                   ; SPI:spi|shift:U1|tmp[5]                   ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.014      ;
; 0.938 ; KP_top:kp|KP_Latch:lc|d_l[3]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[1]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 1.490      ;
; 1.056 ; Controller:cnt|state.s_Keypad_wait        ; Controller:cnt|state.s_Keypad_wait        ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.194      ;
; 1.080 ; SPI:spi|count[0]                          ; SPI:spi|count[2]                          ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.218      ;
; 1.082 ; KP_top:kp|KP_Scan:sc|count[0]             ; KP_top:kp|KP_Scan:sc|count[0]             ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.220      ;
; 1.085 ; SPI:spi|count[3]                          ; SPI:spi|count[3]                          ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.223      ;
; 1.087 ; Controller:cnt|state.s_waitInt            ; Controller:cnt|state.s_sendData           ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.225      ;
; 1.090 ; KP_top:kp|KP_Scan:sc|count[0]             ; KP_top:kp|KP_Scan:sc|count[1]             ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.228      ;
; 1.104 ; SPI:spi|state.s_shifting                  ; SPI:spi|count[0]                          ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.242      ;
; 1.104 ; SPI:spi|state.s_shifting                  ; SPI:spi|state.s_shifting                  ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.242      ;
; 1.111 ; SPI:spi|state.s_shifting                  ; SPI:spi|count[1]                          ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.249      ;
; 1.111 ; SPI:spi|state.s_shifting                  ; SPI:spi|state.s_ss_to_off                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.249      ;
; 1.186 ; KP_top:kp|KP_Latch:lc|d_l[7]              ; KP_top:kp|KP_Key_Ascii:as|Ascii_valid     ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 1.738      ;
; 1.196 ; SPI:spi|state.s_ss_to_on                  ; SPI:spi|state.s_shifting                  ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.334      ;
; 1.198 ; KP_top:kp|KP_Key_Ascii:as|state.s_first   ; KP_top:kp|KP_Key_Ascii:as|state.s_first   ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.336      ;
; 1.210 ; Controller:cnt|state.s_Keypad_idle        ; Controller:cnt|state.s_Keypad_idle        ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.348      ;
; 1.214 ; Controller:cnt|state.s_Keypad_send        ; Controller:cnt|state.s_Keypad_wait        ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.352      ;
; 1.219 ; Controller:cnt|state.s_idle               ; Controller:cnt|state.s_sendData           ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.357      ;
; 1.220 ; SPI:spi|count[1]                          ; SPI:spi|count[1]                          ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.358      ;
; 1.223 ; SPI:spi|count[1]                          ; SPI:spi|count[2]                          ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.361      ;
; 1.235 ; KP_top:kp|KP_Scan:sc|count[1]             ; KP_top:kp|KP_Scan:sc|count[1]             ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.373      ;
; 1.326 ; SPI:spi|shift:U1|tmp[6]                   ; SPI:spi|shift:U1|tmp[7]                   ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.464      ;
; 1.356 ; SPI:spi|count[2]                          ; SPI:spi|count[2]                          ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.494      ;
; 1.357 ; SPI:spi|count[2]                          ; SPI:spi|count[3]                          ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.495      ;
; 1.366 ; SPI:spi|count[0]                          ; SPI:spi|count[0]                          ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.504      ;
; 1.369 ; Controller:cnt|state.s_waitInt            ; Controller:cnt|state.s_waitInt            ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.507      ;
; 1.374 ; SPI:spi|count[0]                          ; SPI:spi|count[1]                          ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.512      ;
; 1.379 ; Controller:cnt|state.s_waitInt            ; Controller:cnt|address[3]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.517      ;
; 1.380 ; Controller:cnt|state.s_waitInt            ; Controller:cnt|address[2]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.518      ;
; 1.395 ; KP_top:kp|KP_Key_Ascii:as|state.s_back    ; KP_top:kp|KP_Key_Ascii:as|state.s_first   ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.533      ;
; 1.398 ; KP_top:kp|KP_Key_Ascii:as|state.s_second  ; KP_top:kp|KP_Key_Ascii:as|state.s_back    ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.536      ;
; 1.447 ; SPI:spi|count[3]                          ; SPI:spi|state.s_ss_to_off                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.585      ;
; 1.449 ; SPI:spi|count[3]                          ; SPI:spi|state.s_shifting                  ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.587      ;
; 1.470 ; SPI:spi|state.s_shifting                  ; SPI:spi|count[2]                          ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.608      ;
; 1.471 ; SPI:spi|state.s_shifting                  ; SPI:spi|count[3]                          ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.609      ;
; 1.473 ; Controller:cnt|state.s_waitInt            ; Controller:cnt|address[4]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.611      ;
; 1.478 ; KP_top:kp|KP_Latch:lc|d_l[6]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[0]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.030      ;
; 1.512 ; KP_top:kp|KP_Latch:lc|d_l[6]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[2]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.064      ;
; 1.667 ; Controller:cnt|state.s_waitInt            ; Controller:cnt|address[0]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.805      ;
; 1.669 ; Controller:cnt|state.s_waitInt            ; Controller:cnt|address[1]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.807      ;
; 1.702 ; KP_top:kp|KP_sMachine:stm|state.s_PRESSED ; KP_top:kp|KP_sMachine:stm|load            ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.840      ;
; 1.722 ; Controller:cnt|state.s_Keypad_send        ; SPI:spi|state.s_ss_to_on                  ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; -0.500       ; 0.000      ; 1.360      ;
; 1.732 ; KP_top:kp|KP_Latch:lc|d_l[7]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[0]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.284      ;
; 1.742 ; Controller:cnt|state.s_sendData           ; Controller:cnt|state.s_waitInt            ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.880      ;
; 1.758 ; KP_top:kp|KP_Latch:lc|d_l[5]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[2]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.310      ;
; 1.764 ; KP_top:kp|KP_Latch:lc|d_l[1]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[1]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.316      ;
; 1.771 ; KP_top:kp|KP_Latch:lc|d_l[6]              ; KP_top:kp|KP_Key_Ascii:as|state.s_back    ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; -0.500       ; 0.414      ; 1.823      ;
; 1.774 ; KP_top:kp|KP_Latch:lc|d_l[6]              ; KP_top:kp|KP_Key_Ascii:as|state.s_second  ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; -0.500       ; 0.414      ; 1.826      ;
; 1.792 ; KP_top:kp|KP_sMachine:stm|load            ; KP_top:kp|KP_sMachine:stm|state.s_PRESSED ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.930      ;
; 1.797 ; KP_top:kp|KP_Latch:lc|d_l[3]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[0]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.349      ;
; 1.800 ; SPI:spi|shift:U1|tmp[7]                   ; SPI:spi|shift:U1|so                       ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.938      ;
; 1.801 ; KP_top:kp|KP_Latch:lc|d_l[3]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[2]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.353      ;
; 1.812 ; SPI:spi|count[0]                          ; SPI:spi|count[3]                          ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 1.950      ;
; 1.814 ; KP_top:kp|KP_Latch:lc|d_l[2]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[1]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.366      ;
; 1.822 ; KP_top:kp|KP_Latch:lc|d_l[7]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[3]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.374      ;
; 1.863 ; KP_top:kp|KP_Latch:lc|d_l[6]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[1]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.415      ;
; 1.866 ; SPI:spi|shift:U1|tmp[0]                   ; SPI:spi|shift:U1|tmp[1]                   ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 2.004      ;
; 1.867 ; Controller:cnt|state.s_Keypad_idle        ; Controller:cnt|state.s_Keypad_send        ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 2.005      ;
; 1.890 ; KP_top:kp|KP_Latch:lc|d_l[2]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[3]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.442      ;
; 1.893 ; Controller:cnt|address[0]                 ; SPI:spi|shift:U1|tmp[0]                   ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 2.031      ;
; 1.911 ; KP_top:kp|KP_Latch:lc|d_l[2]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[2]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.463      ;
; 1.913 ; KP_top:kp|KP_Latch:lc|d_l[2]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[0]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.465      ;
; 1.927 ; SPI:spi|state.s_idle                      ; Controller:cnt|state.s_Keypad_idle        ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; -0.500       ; 0.000      ; 1.565      ;
; 1.931 ; KP_top:kp|KP_Latch:lc|d_l[6]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[3]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.483      ;
; 1.946 ; KP_top:kp|KP_Latch:lc|d_l[7]              ; KP_top:kp|KP_Key_Ascii:as|state.s_second  ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; -0.500       ; 0.414      ; 1.998      ;
; 1.949 ; KP_top:kp|KP_Latch:lc|d_l[7]              ; KP_top:kp|KP_Key_Ascii:as|state.s_back    ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; -0.500       ; 0.414      ; 2.001      ;
; 1.971 ; Controller:cnt|address[4]                 ; Controller:cnt|address[4]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 2.109      ;
; 1.973 ; KP_top:kp|KP_Latch:lc|d_l[7]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[2]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.525      ;
; 2.023 ; SPI:spi|count[1]                          ; SPI:spi|count[3]                          ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 2.161      ;
; 2.029 ; Controller:cnt|state.s_waitInt            ; Controller:cnt|state.s_Keypad_idle        ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 2.167      ;
; 2.053 ; SPI:spi|state.s_idle                      ; SPI:spi|state.s_idle                      ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 2.191      ;
; 2.055 ; KP_top:kp|KP_Latch:lc|d_l[5]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[0]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.607      ;
; 2.096 ; KP_top:kp|KP_Latch:lc|d_l[2]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[6]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.648      ;
; 2.101 ; KP_top:kp|KP_Latch:lc|d_l[2]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[5]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.653      ;
; 2.117 ; KP_top:kp|KP_Latch:lc|d_l[7]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[1]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.669      ;
; 2.137 ; Controller:cnt|address[0]                 ; Controller:cnt|address[0]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 2.275      ;
; 2.144 ; SPI:spi|state.s_idle                      ; SPI:spi|state.s_ss_to_on                  ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 2.282      ;
; 2.175 ; KP_top:kp|KP_Latch:lc|d_l[3]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[3]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.727      ;
; 2.175 ; KP_top:kp|KP_Key_Ascii:as|Ascii[0]        ; Controller:cnt|state.s_idle               ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; -0.500       ; 0.000      ; 1.813      ;
; 2.179 ; KP_top:kp|KP_Key_Ascii:as|Ascii[0]        ; SPI:spi|shift:U1|tmp[0]                   ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; -0.500       ; 0.000      ; 1.817      ;
; 2.202 ; KP_top:kp|KP_Latch:lc|d_l[1]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[3]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.754      ;
; 2.203 ; SPI:spi|state.s_ss_to_off                 ; SPI:spi|state.s_idle                      ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 2.341      ;
; 2.214 ; KP_top:kp|KP_Key_Ascii:as|Ascii_valid     ; Controller:cnt|state.s_Keypad_send        ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; -0.500       ; 0.000      ; 1.852      ;
; 2.223 ; KP_top:kp|KP_Latch:lc|d_l[1]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[2]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.775      ;
; 2.225 ; KP_top:kp|KP_Latch:lc|d_l[1]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[0]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.777      ;
; 2.233 ; KP_top:kp|KP_Latch:lc|d_l[6]              ; KP_top:kp|KP_Key_Ascii:as|state.s_first   ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; -0.500       ; 0.414      ; 2.285      ;
; 2.235 ; Controller:cnt|address[1]                 ; Controller:cnt|address[1]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 2.373      ;
; 2.236 ; Controller:cnt|address[2]                 ; SPI:spi|shift:U1|tmp[0]                   ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 2.374      ;
; 2.242 ; SPI:spi|state.s_ss_to_on                  ; SPI:spi|shift:U1|tmp[7]                   ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; -0.500       ; 0.000      ; 1.880      ;
; 2.245 ; Controller:cnt|state.s_idle               ; Controller:cnt|address[3]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 2.383      ;
; 2.245 ; Controller:cnt|state.s_idle               ; Controller:cnt|address[2]                 ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.000      ; 2.383      ;
; 2.270 ; KP_top:kp|KP_Latch:lc|d_l[5]              ; KP_top:kp|KP_Key_Ascii:as|Ascii[1]        ; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k ; 0.000        ; 0.414      ; 2.822      ;
; 2.286 ; Controller:cnt|state.s_Keypad_send        ; SPI:spi|state.s_idle                      ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; -0.500       ; 0.000      ; 1.924      ;
; 2.289 ; KP_top:kp|KP_Key_Ascii:as|Ascii[2]        ; SPI:spi|shift:U1|tmp[2]                   ; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k ; -0.500       ; 0.000      ; 1.927      ;
+-------+-------------------------------------------+-------------------------------------------+---------------------------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'KP_top:kp|KP_sMachine:stm|latch'                                                                                                                               ;
+-------+-------------------------------+------------------------------+---------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                      ; Launch Clock        ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------+---------------------+---------------------------------+--------------+------------+------------+
; 1.500 ; KP_top:kp|KP_Scan:sc|count[0] ; KP_top:kp|KP_Latch:lc|d_l[7] ; CLKDIV:cckdv|CLK_1k ; KP_top:kp|KP_sMachine:stm|latch ; 0.000        ; -0.414     ; 1.224      ;
; 1.504 ; KP_top:kp|KP_Scan:sc|count[0] ; KP_top:kp|KP_Latch:lc|d_l[5] ; CLKDIV:cckdv|CLK_1k ; KP_top:kp|KP_sMachine:stm|latch ; 0.000        ; -0.414     ; 1.228      ;
; 1.650 ; KP_top:kp|KP_Scan:sc|count[1] ; KP_top:kp|KP_Latch:lc|d_l[5] ; CLKDIV:cckdv|CLK_1k ; KP_top:kp|KP_sMachine:stm|latch ; 0.000        ; -0.414     ; 1.374      ;
; 1.652 ; KP_top:kp|KP_Scan:sc|count[1] ; KP_top:kp|KP_Latch:lc|d_l[6] ; CLKDIV:cckdv|CLK_1k ; KP_top:kp|KP_sMachine:stm|latch ; 0.000        ; -0.414     ; 1.376      ;
; 1.656 ; KP_top:kp|KP_Scan:sc|count[1] ; KP_top:kp|KP_Latch:lc|d_l[7] ; CLKDIV:cckdv|CLK_1k ; KP_top:kp|KP_sMachine:stm|latch ; 0.000        ; -0.414     ; 1.380      ;
; 1.796 ; KP_top:kp|KP_Scan:sc|count[0] ; KP_top:kp|KP_Latch:lc|d_l[6] ; CLKDIV:cckdv|CLK_1k ; KP_top:kp|KP_sMachine:stm|latch ; 0.000        ; -0.414     ; 1.520      ;
+-------+-------------------------------+------------------------------+---------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; CLK   ; Rise       ; CLK                    ;
; 0.334  ; 0.500        ; 0.166          ; High Pulse Width ; CLK   ; Rise       ; CLKDIV:cckdv|CLK_1k    ;
; 0.334  ; 0.500        ; 0.166          ; Low Pulse Width  ; CLK   ; Rise       ; CLKDIV:cckdv|CLK_1k    ;
; 0.334  ; 0.500        ; 0.166          ; High Pulse Width ; CLK   ; Rise       ; CLKDIV:cckdv|count[0]  ;
; 0.334  ; 0.500        ; 0.166          ; Low Pulse Width  ; CLK   ; Rise       ; CLKDIV:cckdv|count[0]  ;
; 0.334  ; 0.500        ; 0.166          ; High Pulse Width ; CLK   ; Rise       ; CLKDIV:cckdv|count[10] ;
; 0.334  ; 0.500        ; 0.166          ; Low Pulse Width  ; CLK   ; Rise       ; CLKDIV:cckdv|count[10] ;
; 0.334  ; 0.500        ; 0.166          ; High Pulse Width ; CLK   ; Rise       ; CLKDIV:cckdv|count[11] ;
; 0.334  ; 0.500        ; 0.166          ; Low Pulse Width  ; CLK   ; Rise       ; CLKDIV:cckdv|count[11] ;
; 0.334  ; 0.500        ; 0.166          ; High Pulse Width ; CLK   ; Rise       ; CLKDIV:cckdv|count[12] ;
; 0.334  ; 0.500        ; 0.166          ; Low Pulse Width  ; CLK   ; Rise       ; CLKDIV:cckdv|count[12] ;
; 0.334  ; 0.500        ; 0.166          ; High Pulse Width ; CLK   ; Rise       ; CLKDIV:cckdv|count[13] ;
; 0.334  ; 0.500        ; 0.166          ; Low Pulse Width  ; CLK   ; Rise       ; CLKDIV:cckdv|count[13] ;
; 0.334  ; 0.500        ; 0.166          ; High Pulse Width ; CLK   ; Rise       ; CLKDIV:cckdv|count[14] ;
; 0.334  ; 0.500        ; 0.166          ; Low Pulse Width  ; CLK   ; Rise       ; CLKDIV:cckdv|count[14] ;
; 0.334  ; 0.500        ; 0.166          ; High Pulse Width ; CLK   ; Rise       ; CLKDIV:cckdv|count[1]  ;
; 0.334  ; 0.500        ; 0.166          ; Low Pulse Width  ; CLK   ; Rise       ; CLKDIV:cckdv|count[1]  ;
; 0.334  ; 0.500        ; 0.166          ; High Pulse Width ; CLK   ; Rise       ; CLKDIV:cckdv|count[2]  ;
; 0.334  ; 0.500        ; 0.166          ; Low Pulse Width  ; CLK   ; Rise       ; CLKDIV:cckdv|count[2]  ;
; 0.334  ; 0.500        ; 0.166          ; High Pulse Width ; CLK   ; Rise       ; CLKDIV:cckdv|count[3]  ;
; 0.334  ; 0.500        ; 0.166          ; Low Pulse Width  ; CLK   ; Rise       ; CLKDIV:cckdv|count[3]  ;
; 0.334  ; 0.500        ; 0.166          ; High Pulse Width ; CLK   ; Rise       ; CLKDIV:cckdv|count[4]  ;
; 0.334  ; 0.500        ; 0.166          ; Low Pulse Width  ; CLK   ; Rise       ; CLKDIV:cckdv|count[4]  ;
; 0.334  ; 0.500        ; 0.166          ; High Pulse Width ; CLK   ; Rise       ; CLKDIV:cckdv|count[5]  ;
; 0.334  ; 0.500        ; 0.166          ; Low Pulse Width  ; CLK   ; Rise       ; CLKDIV:cckdv|count[5]  ;
; 0.334  ; 0.500        ; 0.166          ; High Pulse Width ; CLK   ; Rise       ; CLKDIV:cckdv|count[6]  ;
; 0.334  ; 0.500        ; 0.166          ; Low Pulse Width  ; CLK   ; Rise       ; CLKDIV:cckdv|count[6]  ;
; 0.334  ; 0.500        ; 0.166          ; High Pulse Width ; CLK   ; Rise       ; CLKDIV:cckdv|count[7]  ;
; 0.334  ; 0.500        ; 0.166          ; Low Pulse Width  ; CLK   ; Rise       ; CLKDIV:cckdv|count[7]  ;
; 0.334  ; 0.500        ; 0.166          ; High Pulse Width ; CLK   ; Rise       ; CLKDIV:cckdv|count[8]  ;
; 0.334  ; 0.500        ; 0.166          ; Low Pulse Width  ; CLK   ; Rise       ; CLKDIV:cckdv|count[8]  ;
; 0.334  ; 0.500        ; 0.166          ; High Pulse Width ; CLK   ; Rise       ; CLKDIV:cckdv|count[9]  ;
; 0.334  ; 0.500        ; 0.166          ; Low Pulse Width  ; CLK   ; Rise       ; CLKDIV:cckdv|count[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cckdv|CLK_1k|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cckdv|CLK_1k|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cckdv|count[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cckdv|count[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cckdv|count[10]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cckdv|count[10]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cckdv|count[11]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cckdv|count[11]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cckdv|count[12]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cckdv|count[12]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cckdv|count[13]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cckdv|count[13]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cckdv|count[14]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cckdv|count[14]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cckdv|count[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cckdv|count[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cckdv|count[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cckdv|count[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cckdv|count[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cckdv|count[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cckdv|count[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cckdv|count[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cckdv|count[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cckdv|count[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cckdv|count[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cckdv|count[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cckdv|count[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cckdv|count[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cckdv|count[8]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cckdv|count[8]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cckdv|count[9]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cckdv|count[9]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLKDIV:cckdv|CLK_1k'                                                                                              ;
+-------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|address[0]                 ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|address[0]                 ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|address[1]                 ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|address[1]                 ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|address[2]                 ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|address[2]                 ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|address[3]                 ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|address[3]                 ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|address[4]                 ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|address[4]                 ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|state.s_Keypad_idle        ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|state.s_Keypad_idle        ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|state.s_Keypad_send        ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|state.s_Keypad_send        ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|state.s_Keypad_wait        ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|state.s_Keypad_wait        ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|state.s_idle               ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|state.s_idle               ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|state.s_sendData           ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|state.s_sendData           ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|state.s_waitInt            ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; Controller:cnt|state.s_waitInt            ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Key_Ascii:as|Ascii[0]        ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Key_Ascii:as|Ascii[0]        ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Key_Ascii:as|Ascii[1]        ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Key_Ascii:as|Ascii[1]        ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Key_Ascii:as|Ascii[2]        ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Key_Ascii:as|Ascii[2]        ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Key_Ascii:as|Ascii[3]        ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Key_Ascii:as|Ascii[3]        ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Key_Ascii:as|Ascii[5]        ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Key_Ascii:as|Ascii[5]        ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Key_Ascii:as|Ascii[6]        ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Key_Ascii:as|Ascii[6]        ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Key_Ascii:as|Ascii_valid     ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Key_Ascii:as|Ascii_valid     ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; KP_top:kp|KP_Key_Ascii:as|state.s_back    ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; KP_top:kp|KP_Key_Ascii:as|state.s_back    ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; KP_top:kp|KP_Key_Ascii:as|state.s_first   ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; KP_top:kp|KP_Key_Ascii:as|state.s_first   ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; KP_top:kp|KP_Key_Ascii:as|state.s_second  ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; KP_top:kp|KP_Key_Ascii:as|state.s_second  ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Scan:sc|count[0]             ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Scan:sc|count[0]             ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Scan:sc|count[1]             ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_Scan:sc|count[1]             ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_sMachine:stm|latch           ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_sMachine:stm|latch           ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_sMachine:stm|load            ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_sMachine:stm|load            ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_sMachine:stm|state.s_PRESSED ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; KP_top:kp|KP_sMachine:stm|state.s_PRESSED ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; SPI:spi|count[0]                          ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; SPI:spi|count[0]                          ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; SPI:spi|count[1]                          ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; SPI:spi|count[1]                          ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; SPI:spi|count[2]                          ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; SPI:spi|count[2]                          ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; SPI:spi|count[3]                          ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; SPI:spi|count[3]                          ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|so                       ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|so                       ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|tmp[0]                   ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|tmp[0]                   ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|tmp[1]                   ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|tmp[1]                   ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|tmp[2]                   ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|tmp[2]                   ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|tmp[3]                   ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|tmp[3]                   ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|tmp[4]                   ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|tmp[4]                   ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|tmp[5]                   ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|tmp[5]                   ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|tmp[6]                   ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|tmp[6]                   ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|tmp[7]                   ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Fall       ; SPI:spi|shift:U1|tmp[7]                   ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; SPI:spi|state.s_idle                      ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; SPI:spi|state.s_idle                      ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; SPI:spi|state.s_shifting                  ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; SPI:spi|state.s_shifting                  ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; SPI:spi|state.s_ss_to_off                 ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; SPI:spi|state.s_ss_to_off                 ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; SPI:spi|state.s_ss_to_on                  ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; SPI:spi|state.s_ss_to_on                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; cckdv|CLK_1k|regout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; cckdv|CLK_1k|regout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; cnt|address[0]|clk                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; cnt|address[0]|clk                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; cnt|address[1]|clk                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; cnt|address[1]|clk                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; cnt|address[2]|clk                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; cnt|address[2]|clk                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; cnt|address[3]|clk                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; cnt|address[3]|clk                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; cnt|address[4]|clk                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; cnt|address[4]|clk                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CLKDIV:cckdv|CLK_1k ; Rise       ; cnt|state.s_Keypad_idle|clk               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CLKDIV:cckdv|CLK_1k ; Rise       ; cnt|state.s_Keypad_idle|clk               ;
+-------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'KP_top:kp|KP_sMachine:stm|latch'                                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------+
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; KP_top:kp|KP_Latch:lc|d_l[1] ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; KP_top:kp|KP_Latch:lc|d_l[1] ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; KP_top:kp|KP_Latch:lc|d_l[2] ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; KP_top:kp|KP_Latch:lc|d_l[2] ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; KP_top:kp|KP_Latch:lc|d_l[3] ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; KP_top:kp|KP_Latch:lc|d_l[3] ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; KP_top:kp|KP_Latch:lc|d_l[5] ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; KP_top:kp|KP_Latch:lc|d_l[5] ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; KP_top:kp|KP_Latch:lc|d_l[6] ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; KP_top:kp|KP_Latch:lc|d_l[6] ;
; 0.334 ; 0.500        ; 0.166          ; High Pulse Width ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; KP_top:kp|KP_Latch:lc|d_l[7] ;
; 0.334 ; 0.500        ; 0.166          ; Low Pulse Width  ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; KP_top:kp|KP_Latch:lc|d_l[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; kp|lc|d_l[1]|clk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; kp|lc|d_l[1]|clk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; kp|lc|d_l[2]|clk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; kp|lc|d_l[2]|clk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; kp|lc|d_l[3]|clk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; kp|lc|d_l[3]|clk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; kp|lc|d_l[5]|clk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; kp|lc|d_l[5]|clk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; kp|lc|d_l[6]|clk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; kp|lc|d_l[6]|clk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; kp|lc|d_l[7]|clk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; kp|lc|d_l[7]|clk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; kp|stm|latch|regout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; KP_top:kp|KP_sMachine:stm|latch ; Rise       ; kp|stm|latch|regout          ;
+-------+--------------+----------------+------------------+---------------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; K_I[*]    ; CLKDIV:cckdv|CLK_1k             ; 4.132 ; 4.132 ; Rise       ; CLKDIV:cckdv|CLK_1k             ;
;  K_I[0]   ; CLKDIV:cckdv|CLK_1k             ; 3.662 ; 3.662 ; Rise       ; CLKDIV:cckdv|CLK_1k             ;
;  K_I[1]   ; CLKDIV:cckdv|CLK_1k             ; 4.132 ; 4.132 ; Rise       ; CLKDIV:cckdv|CLK_1k             ;
;  K_I[2]   ; CLKDIV:cckdv|CLK_1k             ; 3.706 ; 3.706 ; Rise       ; CLKDIV:cckdv|CLK_1k             ;
;  K_I[3]   ; CLKDIV:cckdv|CLK_1k             ; 3.637 ; 3.637 ; Rise       ; CLKDIV:cckdv|CLK_1k             ;
; K_I[*]    ; KP_top:kp|KP_sMachine:stm|latch ; 1.304 ; 1.304 ; Rise       ; KP_top:kp|KP_sMachine:stm|latch ;
;  K_I[1]   ; KP_top:kp|KP_sMachine:stm|latch ; 1.304 ; 1.304 ; Rise       ; KP_top:kp|KP_sMachine:stm|latch ;
;  K_I[2]   ; KP_top:kp|KP_sMachine:stm|latch ; 0.987 ; 0.987 ; Rise       ; KP_top:kp|KP_sMachine:stm|latch ;
;  K_I[3]   ; KP_top:kp|KP_sMachine:stm|latch ; 1.023 ; 1.023 ; Rise       ; KP_top:kp|KP_sMachine:stm|latch ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; K_I[*]    ; CLKDIV:cckdv|CLK_1k             ; -1.404 ; -1.404 ; Rise       ; CLKDIV:cckdv|CLK_1k             ;
;  K_I[0]   ; CLKDIV:cckdv|CLK_1k             ; -1.429 ; -1.429 ; Rise       ; CLKDIV:cckdv|CLK_1k             ;
;  K_I[1]   ; CLKDIV:cckdv|CLK_1k             ; -1.899 ; -1.899 ; Rise       ; CLKDIV:cckdv|CLK_1k             ;
;  K_I[2]   ; CLKDIV:cckdv|CLK_1k             ; -1.473 ; -1.473 ; Rise       ; CLKDIV:cckdv|CLK_1k             ;
;  K_I[3]   ; CLKDIV:cckdv|CLK_1k             ; -1.404 ; -1.404 ; Rise       ; CLKDIV:cckdv|CLK_1k             ;
; K_I[*]    ; KP_top:kp|KP_sMachine:stm|latch ; -0.641 ; -0.641 ; Rise       ; KP_top:kp|KP_sMachine:stm|latch ;
;  K_I[1]   ; KP_top:kp|KP_sMachine:stm|latch ; -0.958 ; -0.958 ; Rise       ; KP_top:kp|KP_sMachine:stm|latch ;
;  K_I[2]   ; KP_top:kp|KP_sMachine:stm|latch ; -0.641 ; -0.641 ; Rise       ; KP_top:kp|KP_sMachine:stm|latch ;
;  K_I[3]   ; KP_top:kp|KP_sMachine:stm|latch ; -0.677 ; -0.677 ; Rise       ; KP_top:kp|KP_sMachine:stm|latch ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+---------------+---------------------+-------+-------+------------+---------------------+
; Data Port     ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------+---------------------+-------+-------+------------+---------------------+
; K_O[*]        ; CLKDIV:cckdv|CLK_1k ; 8.770 ; 8.770 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
;  K_O[0]       ; CLKDIV:cckdv|CLK_1k ; 8.770 ; 8.770 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
;  K_O[1]       ; CLKDIV:cckdv|CLK_1k ; 7.832 ; 7.832 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
;  K_O[2]       ; CLKDIV:cckdv|CLK_1k ; 7.975 ; 7.975 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
;  K_O[3]       ; CLKDIV:cckdv|CLK_1k ; 8.572 ; 8.572 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
; LED_RIGHT[*]  ; CLKDIV:cckdv|CLK_1k ; 9.433 ; 9.433 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
;  LED_RIGHT[0] ; CLKDIV:cckdv|CLK_1k ; 9.433 ; 9.433 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
;  LED_RIGHT[1] ; CLKDIV:cckdv|CLK_1k ; 8.294 ; 8.294 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
;  LED_RIGHT[2] ; CLKDIV:cckdv|CLK_1k ; 8.944 ; 8.944 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
;  LED_RIGHT[3] ; CLKDIV:cckdv|CLK_1k ; 9.175 ; 9.175 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
; sClk          ; CLKDIV:cckdv|CLK_1k ; 8.666 ; 8.666 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
; sSS           ; CLKDIV:cckdv|CLK_1k ; 6.955 ; 6.955 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
; sClk          ; CLKDIV:cckdv|CLK_1k ;       ; 5.727 ; Fall       ; CLKDIV:cckdv|CLK_1k ;
; sOut          ; CLKDIV:cckdv|CLK_1k ; 6.401 ; 6.401 ; Fall       ; CLKDIV:cckdv|CLK_1k ;
+---------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+---------------+---------------------+-------+-------+------------+---------------------+
; Data Port     ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------+---------------------+-------+-------+------------+---------------------+
; K_O[*]        ; CLKDIV:cckdv|CLK_1k ; 7.625 ; 7.625 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
;  K_O[0]       ; CLKDIV:cckdv|CLK_1k ; 8.205 ; 8.205 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
;  K_O[1]       ; CLKDIV:cckdv|CLK_1k ; 7.625 ; 7.625 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
;  K_O[2]       ; CLKDIV:cckdv|CLK_1k ; 7.849 ; 7.849 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
;  K_O[3]       ; CLKDIV:cckdv|CLK_1k ; 8.355 ; 8.355 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
; LED_RIGHT[*]  ; CLKDIV:cckdv|CLK_1k ; 8.087 ; 8.087 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
;  LED_RIGHT[0] ; CLKDIV:cckdv|CLK_1k ; 8.868 ; 8.868 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
;  LED_RIGHT[1] ; CLKDIV:cckdv|CLK_1k ; 8.087 ; 8.087 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
;  LED_RIGHT[2] ; CLKDIV:cckdv|CLK_1k ; 8.818 ; 8.818 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
;  LED_RIGHT[3] ; CLKDIV:cckdv|CLK_1k ; 8.958 ; 8.958 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
; sClk          ; CLKDIV:cckdv|CLK_1k ; 5.727 ; 8.666 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
; sSS           ; CLKDIV:cckdv|CLK_1k ; 6.955 ; 6.955 ; Rise       ; CLKDIV:cckdv|CLK_1k ;
; sClk          ; CLKDIV:cckdv|CLK_1k ;       ; 5.727 ; Fall       ; CLKDIV:cckdv|CLK_1k ;
; sOut          ; CLKDIV:cckdv|CLK_1k ; 6.401 ; 6.401 ; Fall       ; CLKDIV:cckdv|CLK_1k ;
+---------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; K_I[0]     ; LED_LEFT[0] ; 7.129 ;    ;    ; 7.129 ;
; K_I[1]     ; LED_LEFT[1] ; 7.118 ;    ;    ; 7.118 ;
; K_I[2]     ; LED_LEFT[2] ; 6.753 ;    ;    ; 6.753 ;
; K_I[3]     ; LED_LEFT[3] ; 6.792 ;    ;    ; 6.792 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; K_I[0]     ; LED_LEFT[0] ; 7.129 ;    ;    ; 7.129 ;
; K_I[1]     ; LED_LEFT[1] ; 7.118 ;    ;    ; 7.118 ;
; K_I[2]     ; LED_LEFT[2] ; 6.753 ;    ;    ; 6.753 ;
; K_I[3]     ; LED_LEFT[3] ; 6.792 ;    ;    ; 6.792 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; CLK                             ; CLK                             ; 393      ; 0        ; 0        ; 0        ;
; CLKDIV:cckdv|CLK_1k             ; CLK                             ; 1        ; 1        ; 0        ; 0        ;
; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k             ; 29       ; 8        ; 50       ; 180      ;
; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k             ; 67       ; 0        ; 9        ; 0        ;
; CLKDIV:cckdv|CLK_1k             ; KP_top:kp|KP_sMachine:stm|latch ; 6        ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; CLK                             ; CLK                             ; 393      ; 0        ; 0        ; 0        ;
; CLKDIV:cckdv|CLK_1k             ; CLK                             ; 1        ; 1        ; 0        ; 0        ;
; CLKDIV:cckdv|CLK_1k             ; CLKDIV:cckdv|CLK_1k             ; 29       ; 8        ; 50       ; 180      ;
; KP_top:kp|KP_sMachine:stm|latch ; CLKDIV:cckdv|CLK_1k             ; 67       ; 0        ; 9        ; 0        ;
; CLKDIV:cckdv|CLK_1k             ; KP_top:kp|KP_sMachine:stm|latch ; 6        ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue May 15 14:36:12 2012
Info: Command: quartus_sta Lab2 -c Lab2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLKDIV:cckdv|CLK_1k CLKDIV:cckdv|CLK_1k
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name KP_top:kp|KP_sMachine:stm|latch KP_top:kp|KP_sMachine:stm|latch
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.214
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.214       -94.432 CLKDIV:cckdv|CLK_1k 
    Info (332119):    -3.419       -52.096 CLK 
    Info (332119):    -1.142        -3.140 KP_top:kp|KP_sMachine:stm|latch 
Info (332146): Worst-case hold slack is -1.313
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.313        -1.313 CLK 
    Info (332119):     0.639         0.000 CLKDIV:cckdv|CLK_1k 
    Info (332119):     1.500         0.000 KP_top:kp|KP_sMachine:stm|latch 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 CLK 
    Info (332119):     0.334         0.000 CLKDIV:cckdv|CLK_1k 
    Info (332119):     0.334         0.000 KP_top:kp|KP_sMachine:stm|latch 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 240 megabytes
    Info: Processing ended: Tue May 15 14:36:13 2012
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


