Fitter Route Stage Report for afu_default
Sun Jun  4 10:18:31 2023
Quartus Prime Version 19.2.0 Build 57 06/24/2019 Patches 0.01rc SJ Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. PLL Delay Chain Settings
  3. Delay Chain Summary
  4. Routing Usage Summary
  5. Route Messages
  6. Estimated Delay Added for Hold Timing Summary
  7. Estimated Delay Added for Hold Timing Details
  8. Global Router Wire Utilization Map
  9. Peak Wire Utilization Summary
 10. Peak Wire Utilization Details



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------+
; PLL Delay Chain Settings                                            ;
+---------------------------------------------------------------+-----+
;                                                               ;     ;
+---------------------------------------------------------------+-----+
; u0|dcp_iopll|dcp_iopll|altera_iopll_i|twentynm_pll|iopll_inst ;     ;
;     -- Delay Chain Setting                                    ; N/A ;
;     -- PLL Output Counter 0                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 1                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 2                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 3                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 4                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;                                                               ;     ;
; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst              ;     ;
;     -- Delay Chain Setting                                    ; N/A ;
;     -- PLL Output Counter 0                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 1                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 2                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 3                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 4                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;                                                               ;     ;
; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst              ;     ;
;     -- Delay Chain Setting                                    ; N/A ;
;     -- PLL Output Counter 0                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 1                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 2                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 3                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;             -- LVDS Delay Chain Setting                       ; 0   ;
;     -- PLL Output Counter 4                                   ;     ;
;             -- C Counter Delay Chain Setting                  ; 0   ;
;                                                               ;     ;
; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate   ;     ;
;     -- Delay Chain Setting                                    ; N/A ;
;                                                               ;     ;
; mem|ddr4b|ddr4b|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1 ;     ;
;     -- Delay Chain Setting                                    ; N/A ;
;                                                               ;     ;
; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate   ;     ;
;     -- Delay Chain Setting                                    ; N/A ;
;                                                               ;     ;
; mem|ddr4a|ddr4a|arch|arch_inst|pll_inst|pll_inst~_Duplicate_1 ;     ;
;     -- Delay Chain Setting                                    ; N/A ;
;                                                               ;     ;
+---------------------------------------------------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                ;
+-------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name              ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+-------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; DDR4A_RESET_L     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_RESET_L     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[0]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[1]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[2]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[3]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[4]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[5]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[6]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[7]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[0]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[1]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[2]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[3]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[4]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[5]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[6]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[7]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[8]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[9]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[10]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[11]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[12]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[13]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[14]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[15]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_A[16]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_ACT_L       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_BA[0]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_BA[1]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_BG          ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_CKE         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_CS_L        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_ODT         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_CK_P        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_CK_N        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_PAR         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[0]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[1]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[2]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[3]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[4]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[5]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[6]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[7]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[8]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[9]        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[10]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[11]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[12]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[13]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[14]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[15]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_A[16]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_ACT_L       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_BA[0]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_BA[1]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_BG          ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_CKE         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_CS_L        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_ODT         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_CK_P        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_CK_N        ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4B_PAR         ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_TX_P_1      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_TX_P_2      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_TX_P_3      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_TX_P_4      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; LED_L_0           ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; LED_L_1           ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; LED_L_2           ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; LED_L_3           ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; FPGA_I2C_MASTER_L ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; MACID_WP          ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_LP          ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_RST_L       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; fcomp_l           ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; MACID_SCL         ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; MACID_SDA         ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; DDR4A_DQ[0]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[1]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[2]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[3]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[4]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[5]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[6]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[7]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[8]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[9]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[10]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[11]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[12]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[13]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[14]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[15]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[16]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[17]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[18]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[19]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[20]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[21]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[22]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[23]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[24]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[25]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[26]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[27]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[28]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[29]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[30]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[31]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[32]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[33]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[34]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[35]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[36]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[37]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[38]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[39]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[40]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[41]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[42]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[43]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[44]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[45]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[46]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[47]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[48]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[49]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[50]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[51]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[52]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[53]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[54]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[55]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[56]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[57]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[58]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[59]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[60]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[61]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[62]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQ[63]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DQS_P[0]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_P[1]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_P[2]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_P[3]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_P[4]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_P[5]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_P[6]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_P[7]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_N[0]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_N[1]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_N[2]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_N[3]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_N[4]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_N[5]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_N[6]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DQS_N[7]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4A_DBI_L[0]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DBI_L[1]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DBI_L[2]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DBI_L[3]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DBI_L[4]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DBI_L[5]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DBI_L[6]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4A_DBI_L[7]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[0]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[1]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[2]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[3]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[4]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[5]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[6]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[7]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[8]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[9]       ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[10]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[11]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[12]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[13]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[14]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[15]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[16]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[17]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[18]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[19]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[20]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[21]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[22]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[23]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[24]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[25]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[26]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[27]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[28]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[29]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[30]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[31]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[32]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[33]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[34]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[35]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[36]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[37]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[38]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[39]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[40]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[41]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[42]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[43]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[44]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[45]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[46]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[47]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[48]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[49]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[50]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[51]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[52]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[53]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[54]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[55]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[56]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[57]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[58]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[59]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[60]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[61]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[62]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQ[63]      ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DQS_P[0]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_P[1]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_P[2]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_P[3]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_P[4]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_P[5]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_P[6]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_P[7]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_N[0]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_N[1]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_N[2]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_N[3]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_N[4]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_N[5]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_N[6]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DQS_N[7]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; DDR4B_DBI_L[0]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DBI_L[1]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DBI_L[2]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DBI_L[3]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DBI_L[4]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DBI_L[5]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DBI_L[6]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; DDR4B_DBI_L[7]    ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; fspi_miso         ; Bidir    ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SYS_RefClk        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; DDR4A_ALERT_L     ; Input    ; 0                   ; --                 ; --             ; 0                                 ; --                                  ;
; DDR4B_ALERT_L     ; Input    ; 0                   ; --                 ; --             ; 0                                 ; --                                  ;
; RZQ_3C            ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; RZQ_3F            ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RESET_N      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[0]        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[1]        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[2]        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[3]        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[4]        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[5]        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[6]        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[7]        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_REFCLK       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_RX_P_1      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_RX_P_2      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_RX_P_3      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_RX_P_4      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; DDR4_RefClk       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; ETH_RefClk        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fspi_cs_l         ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fspi_sclk         ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_INT_L       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_PRS_L       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fspi_mosi         ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_TX[0](n)     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[1](n)     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[2](n)     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[3](n)     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[4](n)     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[5](n)     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[6](n)     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; PCIE_TX[7](n)     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_TX_P_1(n)   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_TX_P_2(n)   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_TX_P_3(n)   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; QSFP1_TX_P_4(n)   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SYS_RefClk(n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[0](n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[1](n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[2](n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[3](n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[4](n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[5](n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[6](n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_RX[7](n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; PCIE_REFCLK(n)    ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_RX_P_1(n)   ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_RX_P_2(n)   ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_RX_P_3(n)   ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; QSFP1_RX_P_4(n)   ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; DDR4_RefClk(n)    ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; ETH_RefClk(n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+-------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+-------------------------------------------------------------+
; Routing Usage Summary                                       ;
+------------------------------+------------------------------+
; Routing Resource Type        ; Usage                        ;
+------------------------------+------------------------------+
; Block interconnects          ; 219,747 / 3,375,986 ( 7 % )  ;
; C27 interconnects            ; 7,992 / 56,741 ( 14 % )      ;
; C4 interconnects             ; 168,675 / 2,570,048 ( 7 % )  ;
; Direct links                 ; 30,645 / 3,375,986 ( < 1 % ) ;
; Global clocks                ; 17 / 32 ( 53 % )             ;
; Periphery clocks             ; 4 / 910 ( < 1 % )            ;
; R3 interconnects             ; 83,893 / 1,214,760 ( 7 % )   ;
; R32 interconnects            ; 9,878 / 99,472 ( 10 % )      ;
; R32/C27 interconnect drivers ; 10,502 / 385,136 ( 3 % )     ;
; R6 interconnects             ; 155,044 / 2,336,152 ( 7 % )  ;
; Regional clock lefts         ; 3 / 16 ( 19 % )              ;
; Regional clock out bottoms   ; 0 / 16 ( 0 % )               ;
; Regional clock out tops      ; 3 / 16 ( 19 % )              ;
; Regional clock rights        ; 0 / 16 ( 0 % )               ;
; Regional clocks              ; 3 / 16 ( 19 % )              ;
; Spine buffers                ; 193 / 704 ( 27 % )           ;
; Spine clocks                 ; 379 / 1,056 ( 36 % )         ;
; Spine feedthroughs           ; 4 / 1,024 ( < 1 % )          ;
+------------------------------+------------------------------+


+----------------+
; Route Messages ;
+----------------+
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 19.2.0 Build 57 06/24/2019 Patches 0.01rc SJ Pro Edition
    Info: Processing started: Sun Jun  4 09:58:51 2023
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off dcp -c afu_default
Info: Using INI file /home/u192806/A10_OPENCL_AFU/v1.2.1/hello_world/bin/hello_world_fpga/build/quartus.ini
Info: qfit2_default_script.tcl version: #1
Info: Project  = dcp
Info: Revision = afu_default
Info (170193): Fitter routing operations beginning
Info (20215): Router estimated peak short interconnect utilization : 100% of right directional wire in region X0_Y77 to X7_Y83
    Info (20265): Estimated peak short right directional wire utilization : 100% in region X0_Y77 to X7_Y83
    Info (20265): Estimated peak short left directional wire utilization : 100% in region X8_Y77 to X15_Y83
    Info (20265): Estimated peak short up directional wire utilization : 68% in region X0_Y56 to X7_Y62
    Info (20265): Estimated peak short down directional wire utilization : 100% in region X0_Y77 to X7_Y83
Info (20215): Router estimated peak long high speed interconnect utilization : 140% of right directional wire in region X80_Y105 to X87_Y111
    Info (20265): Estimated peak long high speed right directional wire utilization : 140% in region X80_Y105 to X87_Y111
    Info (20265): Estimated peak long high speed left directional wire utilization : 107% in region X128_Y49 to X135_Y55
    Info (20265): Estimated peak long high speed up directional wire utilization : 140% in region X64_Y84 to X71_Y90
    Info (20265): Estimated peak long high speed down directional wire utilization : 125% in region X88_Y112 to X95_Y118
    Info (20315): Note that the router may use short wires to implement long connections at higher delay
Info (170239): Router is attempting to preserve 44.01 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Critical Warning: get_entity_instances : Could not find any instances of entity platform_utils_dc_fifo
Info: Applying MPF multicycle constraints...
Info (11888): Total time spent on timing analysis during Routing is 36.51 seconds.
Info (16607): Fitter routing operations ending: elapsed time is 00:05:36


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                    ; Destination Clock(s)                                                                                               ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+-------------------+
; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; u0|dcp_iopll|dcp_iopll|clk1x                                                                                       ; 5957.2            ;
; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|inst_user_clk|qph_user_clk_fpll_u0|xcvr_fpll_a10_0|outclk0 ; 2902.5            ;
; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; mem|ddr4a|ddr4a_core_usr_clk                                                                                       ; 1390.9            ;
+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                               ; Destination Register                                                                                                                                                                                                                                           ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_2|pipe_stage_ase_s0_agent|uncompressor|burst_uncompress_busy                                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_2|pipe_stage_ase_s0_agent|uncompressor|burst_uncompress_byte_counter[9]                                                                             ; 0.707             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_5|ddr_board_acl_memory_bank_divider_0_s_agent|uncompressor|burst_uncompress_busy                                                   ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_5|ddr_board_acl_memory_bank_divider_0_s_agent|uncompressor|burst_uncompress_byte_counter[10]                                                        ; 0.610             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_2|pipe_stage_ase_s0_agent_rsp_fifo|mem[0][636]                                                                                     ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_2|pipe_stage_ase_s0_agent|uncompressor|burst_uncompress_byte_counter[9]                                                                             ; 0.605             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|csr|csr|cmd_address[5]                                                                                                          ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_2|csr_m0_limiter|has_pending_responses                                                                                           ; 0.604             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_2|modular_sgdma_dispatcher_0_csr_agent_rsp_fifo|mem[0][32]                                                      ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|csr|csr|rsp_readdatavalid                                                                                                                        ; 0.588             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|modular_sgdma_dispatcher_0|modular_sgdma_dispatcher_0|the_descriptor_buffers|the_write_command_FIFO|internal_used[0]            ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|modular_sgdma_dispatcher_0|modular_sgdma_dispatcher_0|the_csr_block|readdata_d1[1]                                                               ; 0.568             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|csr|csr|cmd_write                                                                                                               ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_2|csr_m0_limiter|has_pending_responses                                                                                           ; 0.555             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|csr|csr|cmd_address[6]                                                                                                          ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_2|csr_m0_limiter|has_pending_responses                                                                                           ; 0.554             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|mm_interconnect_2|modular_sgdma_dispatcher_0_csr_agent_rsp_fifo|mem[0][32]                                                      ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|csr|csr|rsp_readdatavalid                                                                                                                        ; 0.552             ;
; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage0|cmd_writedata[224]                                                                                                                                         ; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage1|wr_reg_writedata[224]                                                                                                                                                       ; 0.550             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|mm_interconnect_2|modular_sgdma_dispatcher_0_csr_agent_rsp_fifo|mem[0][33]                                                      ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|csr|csr|rsp_readdatavalid                                                                                                                        ; 0.549             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_8|ddr4b_pipe_0_s0_agent_rsp_fifo|mem_used[7]                                                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_8|ddr4b_pipe_0_s0_agent_rsp_fifo|mem[6][621]                                                                                                        ; 0.543             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|modular_sgdma_dispatcher_0|modular_sgdma_dispatcher_0|the_descriptor_buffers|the_write_command_FIFO|internal_used[2]            ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|modular_sgdma_dispatcher_0|modular_sgdma_dispatcher_0|the_csr_block|readdata_d1[1]                                                               ; 0.540             ;
; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage0|cmd_writedata[233]                                                                                                                                         ; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage1|wr_reg_writedata[233]                                                                                                                                                       ; 0.539             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|mm_interconnect_2|modular_sgdma_dispatcher_0_csr_agent_rsp_fifo|mem[0][35]                                                      ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|csr|csr|rsp_readdatavalid                                                                                                                        ; 0.538             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_2|modular_sgdma_dispatcher_0_csr_agent_rsp_fifo|mem[0][33]                                                      ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|csr|csr|rsp_readdatavalid                                                                                                                        ; 0.534             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_pipe_1_burst16|ddr_board_mm_bridge_3|cmd_writedata[202]                                                                                      ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_pipe_0|ddr_board_mm_bridge_2|wr_reg_writedata[202]                                                                                                            ; 0.534             ;
; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage0|cmd_writedata[232]                                                                                                                                         ; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage1|wr_reg_writedata[232]                                                                                                                                                       ; 0.531             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|agent_pipeline_014|gen_inst[0].core|data1[91]                                                                                              ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|ddr_board_null_dfh_afu_id_translator|wait_latency_counter[1]                                                                                                ; 0.527             ;
; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage0|cmd_writedata[449]                                                                                                                                         ; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage1|wr_reg_writedata[449]                                                                                                                                                       ; 0.527             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|rspOrder|wr_heap|ctrl|br.fl|head_rr_select_qq                                                                                                                             ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|rspOrder|wr_heap|ctrl|br.fl|alloc_fifo|f|data[0][7]                                                                                                                                        ; 0.526             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_pipe_1_burst16|ddr_board_mm_bridge_3|cmd_writedata[218]                                                                                      ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_pipe_0|ddr_board_mm_bridge_2|wr_reg_writedata[218]                                                                                                            ; 0.516             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|mm_interconnect_2|modular_sgdma_dispatcher_0_csr_agent_rsp_fifo|mem[0][34]                                                      ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|csr|csr|rsp_readdatavalid                                                                                                                        ; 0.515             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|mm_interconnect_3|magic_number_rom_slave_agent_rsp_fifo|mem_used[1]                                                             ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|mm_interconnect_3|magic_number_rom_slave_agent_rsp_fifo|mem[0][626]                                                                              ; 0.509             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|agent_pipeline_014|gen_inst[0].core|data1[93]                                                                                              ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|null_dfh_afu_id|afu_id_avmm_slave_0|avmm_readdata[62]                                                                                                               ; 0.506             ;
; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage0|cmd_writedata[229]                                                                                                                                         ; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage1|wr_reg_writedata[229]                                                                                                                                                       ; 0.506             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_5|ddr_board_acl_memory_bank_divider_0_s_agent_rsp_fifo|mem[0][636]                                                                 ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_5|ddr_board_acl_memory_bank_divider_0_s_agent|uncompressor|burst_uncompress_byte_counter[10]                                                        ; 0.505             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_8|ddr4b_pipe_1_burst16_m0_translator|burstlen_register_lint[3]                                                                     ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_8|ddr4b_pipe_0_s0_agent_rsp_fifo|mem[16][623]                                                                                                       ; 0.504             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_8|ddr4b_pipe_0_s0_agent_rsp_fifo|mem_used[8]                                                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_8|ddr4b_pipe_0_s0_agent_rsp_fifo|mem[7][608]                                                                                                        ; 0.502             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|mm_interconnect_3|pipe_stage_mem_s0_agent_rsp_fifo|mem_used[64]                                                                 ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|mm_interconnect_3|pipe_stage_mem_s0_agent_rsp_fifo|mem[63][626]                                                                                  ; 0.500             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|mem_splitter_0|router|rrp.bank[1].data_fifo|auto_generated|dpfifo|full_dff ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|mem_splitter_0|router|rrp.bank[1].data_fifo|auto_generated|dpfifo|empty_dff                 ; 0.496             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|pipe_stage_mem|msgdma_bbb_mm_bridge_0|wr_reg_writedata[210]                                                                     ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|pipe_stage_mem|msgdma_bbb_mm_bridge_0|cmd_writedata[210]                                                                                         ; 0.494             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_3|pipe_stage_dma_write_m0_translator|waitreq_eq0.first_burst_stalled                                            ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_3|pipe_stage_dma_write_m0_translator|burstlen_register_lint[1]                                                                   ; 0.493             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|mm_interconnect_3|pipe_stage_host_rd_s0_agent_rsp_fifo|mem_used[64]                                                             ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|mm_interconnect_3|pipe_stage_host_rd_s0_agent_rsp_fifo|mem[63][639]                                                                              ; 0.490             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_2|modular_sgdma_dispatcher_0_csr_agent_rsp_fifo|mem_used[1]                                                     ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_2|modular_sgdma_dispatcher_0_csr_agent_rsp_fifo|mem[0][91]                                                                       ; 0.490             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|csr|csr|cmd_writedata[37]                                                                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|modular_sgdma_dispatcher_0|modular_sgdma_dispatcher_0|the_descriptor_buffers|the_read_command_FIFO|the_dp_ram|auto_generated|ram_block1a165~reg0 ; 0.490             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|agent_pipeline_012|gen_inst[0].core|data1[64]                                                                                              ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|csr|csr|wr_reg_byteenable[0]                                                                                                                     ; 0.490             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|pipe_stage_host_ctrl|pipe_stage_host_ctrl|cmd_address[9]                                                                                                     ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|limiter_pipeline|gen_inst[0].core|full1                                                                                                                     ; 0.485             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|csr|req_fifo|fifo|ctrl|notEmpty                                                                                                                                                    ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|csr|req_fifo|fifo|ctrl|valid_cnt[1]                                                                                                                                                                 ; 0.484             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|avmm_ccip_host_wr_inst|irq_pending[0]                                                                                                                                   ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|avmm_ccip_host_wr_inst|avmm_burst_fifo_inst|auto_generated|dpfifo|empty_dff                                                                                                              ; 0.482             ;
; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage0|cmd_writedata[450]                                                                                                                                         ; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage1|wr_reg_writedata[450]                                                                                                                                                       ; 0.476             ;
; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage0|cmd_writedata[221]                                                                                                                                         ; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage1|wr_reg_writedata[221]                                                                                                                                                       ; 0.476             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|mux_pipeline_006|gen_inst[0].core|data1[93]                                                                                                ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|agent_pipeline_012|gen_inst[0].core|data0[93]                                                                                                               ; 0.475             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|modular_sgdma_dispatcher_0|modular_sgdma_dispatcher_0|the_descriptor_buffers|the_write_command_FIFO|internal_used[7]            ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|modular_sgdma_dispatcher_0|modular_sgdma_dispatcher_0|the_csr_block|readdata_d1[1]                                                               ; 0.475             ;
; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage0|cmd_writedata[223]                                                                                                                                         ; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage1|wr_reg_writedata[223]                                                                                                                                                       ; 0.473             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|mux_pipeline_006|gen_inst[0].core|data1[24]                                                                                                ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|agent_pipeline_012|gen_inst[0].core|data0[24]                                                                                                               ; 0.473             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|modular_sgdma_dispatcher_0|modular_sgdma_dispatcher_0|the_csr_block|readdata_d1[14]                                             ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|csr|csr|rsp_readdata[14]                                                                                                                         ; 0.472             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|rspOrder|wr_heap|ctrl|br.fl|pop_free_qq                                                                                                                                   ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|rspOrder|wr_heap|ctrl|br.fl|freeList|ram|data|auto_generated|ram_block1a0~reg0                                                                                                             ; 0.472             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_3|pipe_stage_mem_s0_agent_rsp_fifo|mem[43][651]                                                                 ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_3|pipe_stage_mem_s0_agent_rsp_fifo|mem[42][651]                                                                                  ; 0.472             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|agent_pipeline_012|gen_inst[0].core|data1[71]                                                                                              ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|csr|csr|wr_reg_byteenable[7]                                                                                                                     ; 0.472             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|mux_pipeline_006|gen_inst[0].core|data1[28]                                                                                                ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|agent_pipeline_012|gen_inst[0].core|data0[28]                                                                                                               ; 0.471             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|mux_pipeline_006|gen_inst[0].core|data1[76]                                                                                                ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|agent_pipeline_012|gen_inst[0].core|data0[76]                                                                                                               ; 0.471             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|mm_interconnect_3|pipe_stage_dma_write_m0_translator|waitreq_eq0.first_burst_stalled                                            ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|mm_interconnect_3|pipe_stage_dma_write_m0_translator|burstlen_register_lint[2]                                                                   ; 0.469             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_6|ddr4a_pipe_1_burst16_m0_translator|burstlen_register_lint[4]                                                                     ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_6|ddr4a_pipe_0_s0_agent_rsp_fifo|mem[16][624]                                                                                                       ; 0.469             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_2|modular_sgdma_dispatcher_0_csr_agent_rsp_fifo|mem[0][35]                                                      ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|csr|csr|rsp_readdatavalid                                                                                                                        ; 0.467             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_3|pipe_stage_dma_write_m0_translator|address_register[17]                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|pipe_stage_host_wr|msgdma_bbb_mm_bridge_1|wr_reg_address[17]                                                                                     ; 0.466             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_3|pipe_stage_mem_s0_agent_rsp_fifo|mem[49][640]                                                                 ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_3|pipe_stage_mem_s0_agent_rsp_fifo|mem[48][640]                                                                                  ; 0.465             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_3|pipe_stage_mem_s0_agent_rsp_fifo|mem[48][651]                                                                 ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_3|pipe_stage_mem_s0_agent_rsp_fifo|mem[47][651]                                                                                  ; 0.465             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|req_b.ba|c1_fifo|fifo|ctrl|valid_cnt[0]                                                                                                                      ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|req_b.ba|c1_fifo|fifo|ctrl|almostFull                                                                                                                                         ; 0.462             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_3|pipe_stage_dma_write_m0_translator|address_register[29]                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|pipe_stage_host_wr|msgdma_bbb_mm_bridge_1|wr_reg_address[29]                                                                                     ; 0.462             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_2|modular_sgdma_dispatcher_0_descriptor_slave_agent_rsp_fifo|mem_used[1]                                        ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_2|modular_sgdma_dispatcher_0_descriptor_slave_agent_rsp_fifo|mem[0][276]                                                         ; 0.461             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|mux_pipeline_006|gen_inst[0].core|data1[48]                                                                                                ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|agent_pipeline_012|gen_inst[0].core|data0[48]                                                                                                               ; 0.460             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|mux_pipeline_006|gen_inst[0].core|data1[14]                                                                                                ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|agent_pipeline_012|gen_inst[0].core|data0[14]                                                                                                               ; 0.457             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|mux_pipeline_006|gen_inst[0].core|data1[41]                                                                                                ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|agent_pipeline_012|gen_inst[0].core|data0[41]                                                                                                               ; 0.455             ;
; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage0|cmd_writedata[222]                                                                                                                                         ; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage1|wr_reg_writedata[222]                                                                                                                                                       ; 0.454             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|req_b.ba|c0_fifo|fifo|ctrl|valid_cnt[1]                                                                                                                      ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|req_b.ba|c0_fifo|fifo|ctrl|almostFull                                                                                                                                         ; 0.454             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|pipe_stage_dma_read|pipe_stage_dma_read|rsp_readdata[507]                                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|dma_read_master|dma_read_master|the_master_to_st_fifo|auto_generated|dpfifo|FIFOram|ram_block1a507~reg0                                          ; 0.450             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|dma_host_rd_pipe|mm_bridge_6|rsp_readdata[238]                                                                                                     ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|pipe_stage_host_rd|pipe_stage_m|rsp_readdata[238]                                                                                                ; 0.449             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|pipe_stage_mem|msgdma_bbb_mm_bridge_0|wr_reg_writedata[34]                                                                      ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|pipe_stage_mem|msgdma_bbb_mm_bridge_0|cmd_writedata[34]                                                                                          ; 0.449             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[307]                                                                                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a307~reg0                                                                                                             ; 0.449             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|pipe_stage_dma_read|pipe_stage_dma_read|rsp_readdata[348]                                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|dma_read_master|dma_read_master|the_master_to_st_fifo|auto_generated|dpfifo|FIFOram|ram_block1a348~reg0                                          ; 0.447             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|agent_pipeline_012|gen_inst[0].core|data1[65]                                                                                              ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|csr|csr|wr_reg_byteenable[1]                                                                                                                     ; 0.446             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|req_b.ba|c1_fifo|fifo|ctrl|valid_cnt[1]                                                                                                                      ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|req_b.ba|c1_fifo|fifo|ctrl|almostFull                                                                                                                                         ; 0.446             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|pipe_stage_mem|msgdma_bbb_mm_bridge_0|wr_reg_writedata[288]                                                                     ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|pipe_stage_mem|msgdma_bbb_mm_bridge_0|cmd_writedata[288]                                                                                         ; 0.446             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_2|modular_sgdma_dispatcher_0_csr_agent_rsp_fifo|mem[0][34]                                                      ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|csr|csr|rsp_readdatavalid                                                                                                                        ; 0.445             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_6|ddr4a_pipe_1_burst16_m0_translator|burstlen_register_lint[3]                                                                     ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_6|ddr4a_pipe_0_s0_agent_rsp_fifo|mem[16][623]                                                                                                       ; 0.444             ;
; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage0|cmd_writedata[459]                                                                                                                                         ; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage1|wr_reg_writedata[459]                                                                                                                                                       ; 0.444             ;
; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage1|cmd_writedata[341]                                                                                                                                         ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|mem_rtl_0|auto_generated|ram_block1a405~reg0                                                    ; 0.443             ;
; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage1|cmd_writedata[262]                                                                                                                                         ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|mem_rtl_0|auto_generated|ram_block1a326~reg0                                                    ; 0.443             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|eop|c0Rx[1].data[473]                                                                                                                                                     ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[473]                                                                                                                                        ; 0.442             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|agent_pipeline_012|gen_inst[0].core|data1[68]                                                                                              ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|csr|csr|wr_reg_byteenable[4]                                                                                                                     ; 0.442             ;
; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4a_inst_stage1|cmd_writedata[182]                                                                                                                                         ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_0|cmd_fifo|mem_rtl_0|auto_generated|ram_block1a246~reg0                                                    ; 0.441             ;
; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage1|cmd_writedata[382]                                                                                                                                         ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|mem_rtl_0|auto_generated|ram_block1a446~reg0                                                    ; 0.440             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|pipe_stage_mem|msgdma_bbb_mm_bridge_0|wr_reg_writedata[314]                                                                     ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|pipe_stage_mem|msgdma_bbb_mm_bridge_0|cmd_writedata[314]                                                                                         ; 0.438             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|pipe_stage_mem|msgdma_bbb_mm_bridge_0|wr_reg_writedata[304]                                                                     ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|pipe_stage_mem|msgdma_bbb_mm_bridge_0|cmd_writedata[304]                                                                                         ; 0.438             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_valid                                                                        ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|mem_splitter_0|router|rrp.bank[1].data_fifo|auto_generated|dpfifo|empty_dff                 ; 0.436             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|pipe_stage_dma_read|pipe_stage_dma_read|rsp_readdata[142]                                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|dma_read_master|dma_read_master|the_master_to_st_fifo|auto_generated|dpfifo|FIFOram|ram_block1a142~reg0                                          ; 0.435             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|pipe_stage_mem|msgdma_bbb_mm_bridge_0|wr_reg_writedata[296]                                                                     ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|pipe_stage_mem|msgdma_bbb_mm_bridge_0|cmd_writedata[296]                                                                                         ; 0.435             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|modular_sgdma_dispatcher_0|modular_sgdma_dispatcher_0|the_descriptor_buffers|the_write_command_FIFO|internal_used[1]            ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|modular_sgdma_dispatcher_0|modular_sgdma_dispatcher_0|the_csr_block|readdata_d1[1]                                                               ; 0.434             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_2|msgdma_bbb_afu_id_avmm_slave_0_afu_cfg_slave_translator|av_readdata_pre[63]                                   ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|csr|csr|rsp_readdata[29]                                                                                                                         ; 0.433             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[343]                                                                                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a343~reg0                                                                                                             ; 0.432             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|c_wdata[504]                                                                                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|rspOrder|gen_rd_rob.rd_rob|memData|ram|data|auto_generated|ram_block1a504~reg0                                                                                                             ; 0.431             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|mm_interconnect_2|modular_sgdma_dispatcher_0_csr_cmd_width_adapter|use_reg                                                      ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|modular_sgdma_dispatcher_0|modular_sgdma_dispatcher_0|the_csr_block|control[1]                                                                   ; 0.430             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|pipe_stage_dma_write|pipe_stage_dma_write|cmd_address[17]                                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|pipe_stage_host_wr|msgdma_bbb_mm_bridge_1|wr_reg_address[17]                                                                                     ; 0.430             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_8|ddr4b_pipe_0_s0_agent_rsp_fifo|mem_used[2]                                                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_8|ddr4b_pipe_0_s0_agent_rsp_fifo|mem[1][620]                                                                                                        ; 0.429             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|pipe_stage_dma_write|pipe_stage_dma_write|cmd_address[28]                                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|pipe_stage_host_wr|msgdma_bbb_mm_bridge_1|wr_reg_address[28]                                                                                     ; 0.429             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|kernel_interface_ctrl_cmd_width_adapter|data_reg[28]                                                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|mm_interconnect_2|agent_pipeline_008|gen_inst[0].core|data0[28]                                                                                                               ; 0.428             ;
; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage1|cmd_writedata[96]                                                                                                                                          ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_kernel|ddr_board_mm_clock_crossing_bridge_2|cmd_fifo|mem_rtl_0|auto_generated|ram_block1a160~reg0                                                    ; 0.428             ;
; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_8|ddr4b_pipe_0_s0_agent_rsp_fifo|mem_used[9]                                                                                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|mm_interconnect_8|ddr4b_pipe_0_s0_agent_rsp_fifo|mem[8][608]                                                                                                        ; 0.426             ;
; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_system_inst|hello_world_fpga_sys|global_memory_tree0_inst0|gmem0_DDR_.global_icgmem0_DDR_port_1_0_rw|dp[0].dp|pipe_r.req.writedata[199]                                      ; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_ddr4b_inst_stage0|wr_reg_writedata[199]                                                                                                                                                       ; 0.426             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


This report is unavailable in plain text report export.


+------------------------------------------------------------------------------------+
; Peak Wire Utilization Summary                                                      ;
+-----------------+-----------+-----------------------------------+------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Utilization ;
+-----------------+-----------+-----------------------------------+------------------+
; short           ; right     ; [(0, 77), (7, 83)]                ; 100.000 %        ;
; short           ; left      ; [(8, 77), (15, 83)]               ; 100.000 %        ;
; short           ; up        ; [(0, 56), (7, 62)]                ; 68.119 %         ;
; short           ; down      ; [(0, 77), (7, 83)]                ; 100.000 %        ;
; long high speed ; right     ; [(80, 105), (87, 111)]            ; 140.625 %        ;
; long high speed ; left      ; [(128, 49), (135, 55)]            ; 107.143 %        ;
; long high speed ; up        ; [(64, 84), (71, 90)]              ; 140.625 %        ;
; long high speed ; down      ; [(88, 112), (95, 118)]            ; 125.000 %        ;
+-----------------+-----------+-----------------------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Wire Utilization Details                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------+-----------+-----------------------------------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Wire Utilization ; Net Names                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------+-----------+-----------------------------------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; short           ; right     ; [(0, 77), (7, 83)]                ; 100.000 %             ; High Routing Fan-Out                                                                                                                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_valid_reg                                                                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_we~0                                                                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg_pre[73]                                                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg_pre[74]                                                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg_pre[72]                                                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg_pre[75]                                                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg_pre[77]                                                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_sop_reg                                                                                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg[76]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg[3]                                                                                                                                                                                                                                                                                                             ;
; short           ; right     ; [(0, 77), (7, 83)]                ; 100.000 %             ; Long Distance                                                                                                                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[2]                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[7]                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst~O_AVMMBUSY                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[6]                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pma_rxpll_lock                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[1]                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[3]                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pma_pfdmode_lock                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_rx_prbs_done                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[4]                                                                                                                                                                                                     ;
; short           ; left      ; [(8, 77), (15, 83)]               ; 100.000 %             ; High Routing Fan-Out                                                                                                                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|clkpld_pcie_reset_status_r                                                                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[0]                                                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|cpl_pending_data_sub~DUPLICATE                                                                                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[17]                                                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[14]                                                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[11]                                                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[13]                                                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[5]                                                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[7]                                                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[8]                                                                                                                                                                                                                                                             ;
; short           ; left      ; [(8, 77), (15, 83)]               ; 100.000 %             ; Long Distance                                                                                                                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|clkpld_pcie_reset_status_r                                                                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tx_rd_vf_num                                                                                                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[0]                                                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_rx_bar_check_inst|RxStData_app_o[194]                                                                                                                                                                                                  ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|cpl_pending_data_sub_val[1]                                                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_cpl_vf_active                                                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[18]                                                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[16]                                                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[8]                                                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[7]                                                                                                                                                                                                                                                             ;
; short           ; up        ; [(0, 56), (7, 62)]                ; 68.119 %              ; High Routing Fan-Out                                                                                                                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|rstn_001                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|altpcie_sriov2_cfg_fn0_regset_inst|header_log_reg[30]~5                                                                                                                                                              ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_address[3]                                                                                                                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|rstn_pf0                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_prbs_reg_en.r_prbs_reset                                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|cfg_req_pf0_vf_sel_reg                                                                                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|i1029                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_cfg_dataflow_inst|compl_timeout_without_recovery_pf0                                                                                                                                                                                   ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.sriov_bridge|altpcie_pcie_sriov2_top_inst|altpcie_sriov2_rx_data_bridge_inst|out_data_reg[75]                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|pcie_hip0|pcie_a10_hip_0|g_sriov_2.sriov2.lmi_burst_intf|hip_lmi_ack_r                                                                                                                                                                                                                                                                    ;
; short           ; up        ; [(0, 56), (7, 62)]                ; 68.119 %              ; Long Distance                                                                                                                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[1]                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_address[3]                                                                                                                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[2]                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|g_prbs_reg_en.r_prbs_reset                                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst~O_AVMMBUSY                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pma_pfdmode_lock                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|csr_tx_digitalreset~0                                                                                                                                                                                  ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[2]                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_readdata[3]                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|atx0|altera_xcvr_atx_pll_ip_inst|a10_xcvr_avmm_inst|avmm_readdata[3]                                                                                                                                                                                                                                                                           ;
; short           ; down      ; [(0, 77), (7, 83)]                ; 100.000 %             ; High Routing Fan-Out                                                                                                                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg[76]                                                                                                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[0]                                                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg_pre[75]                                                                                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_writedata[5]                                                                                                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|ntv0|xcvr_native_a10_0|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_prbs_accumulators_enable.prbs_soft_accumulators|rx_clk_prbs_reset_sync|resync_chains[0].sync_r[2]                                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[17]                                                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[14]                                                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[11]                                                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[13]                                                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[5]                                                                                                                                                                                                                                                             ;
; short           ; down      ; [(0, 77), (7, 83)]                ; 100.000 %             ; Long Distance                                                                                                                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_hssi_ctrl|reconfig_writedata[5]                                                                                                                                                                                                                                                                                                                          ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|LessThan_39~2                                                                                                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg[76]                                                                                                                                                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg[169]                                                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg[194]                                                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg[3]                                                                                                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|rx_data_reg[221]                                                                                                                                                                                                                                                                                                           ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[0]                                                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|cpl_pending                                                                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_pcie0_ccib_top|avl_cci_bridge|tr_cci_tags_reqs|inst_gram_sdp|ram_rtl_0|auto_generated|q_b[18]                                                                                                                                                                                                                                                            ;
; long high speed ; right     ; [(80, 105), (87, 111)]            ; 140.625 %             ; High Routing Fan-Out                                                                                                                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|afu_edge|afu.reset                                                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_3|rsp_demux|src1_valid                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|mm_interconnect_3|pipe_stage_mem_s0_agent|uncompressor|last_packet_beat~2                                                                                                                                                                                             ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|pipe_stage_presplitter|cmd_writedata[241]                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|pipe_stage_presplitter|cmd_writedata[17]                                                                                                                                                                         ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|pipe_stage_presplitter|cmd_writedata[243]                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|pipe_stage_presplitter|cmd_writedata[254]                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|pipe_stage_presplitter|cmd_writedata[258]                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|pipe_stage_presplitter|cmd_writedata[260]                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|pipe_stage_presplitter|cmd_writedata[264]                                                                                                                                                                        ;
; long high speed ; right     ; [(80, 105), (87, 111)]            ; 140.625 %             ; Long Distance                                                                                                                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_cb_host|alt_pr_cb_controller_v2|pr_request_reg                                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|alt_pr_0|alt_pr_0|alt_pr_bitstream_host|alt_pr_bitstream_controller_v2|pr_data_reg[6]                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|mpf|mpf_pipe|mpf_edge_afu|afu_edge|afu.reset                                                                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|pipe_stage_presplitter|cmd_writedata[183]                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|pipe_stage_presplitter|cmd_writedata[176]                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|pipe_stage_presplitter|cmd_writedata[243]                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|pipe_stage_presplitter|cmd_writedata[260]                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|pipe_stage_presplitter|cmd_writedata[264]                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|pipe_stage_presplitter|cmd_writedata[272]                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|pipe_stage_presplitter|cmd_writedata[186]                                                                                                                                                                        ;
; long high speed ; left      ; [(128, 49), (135, 55)]            ; 107.143 %             ; High Routing Fan-Out                                                                                                                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_pipe_0|ddr_board_mm_bridge_2|rsp_readdata[387]                                                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_pipe_0|ddr_board_mm_bridge_2|rsp_readdata[258]                                                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ddr4a_avmm_bridge|ddr_avmm_bridge|rsp_readdata[4]                                                                                                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ddr4a_avmm_bridge|ddr_avmm_bridge|rsp_readdata[451]                                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_pipe_0|ddr_board_mm_bridge_2|rsp_readdata[332]                                                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ddr4a_avmm_bridge|ddr_avmm_bridge|rsp_readdata[277]                                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ddr4a_avmm_bridge|ddr_avmm_bridge|rsp_readdata[463]                                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_pipe_0|ddr_board_mm_bridge_2|rsp_readdata[321]                                                                                                                                                                                                                                     ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ddr4a_avmm_bridge|ddr_avmm_bridge|rsp_readdata[323]                                                                                                                                                                                                                                                                                       ;
; long high speed ; left      ; [(128, 49), (135, 55)]            ; 107.143 %             ; Long Distance                                                                                                                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_pipe_1_burst16|ddr_board_mm_bridge_3|rsp_readdata[70]                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_pipe_1_burst16|ddr_board_mm_bridge_3|rsp_readdata[75]                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_pipe_1_burst16|ddr_board_mm_bridge_3|rsp_readdata[73]                                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4a_pipe_0|ddr_board_mm_bridge_2|rsp_readdata[77]                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ddr4a_avmm_bridge|ddr_avmm_bridge|rsp_readdata[323]                                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ddr4a_avmm_bridge|ddr_avmm_bridge|rsp_readdata[463]                                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ddr4a_avmm_bridge|ddr_avmm_bridge|rsp_readdata[268]                                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ddr4a_avmm_bridge|ddr_avmm_bridge|rsp_readdata[132]                                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ddr4a_avmm_bridge|ddr_avmm_bridge|rsp_readdata[263]                                                                                                                                                                                                                                                                                       ;
; long high speed ; up        ; [(64, 84), (71, 90)]              ; 140.625 %             ; High Routing Fan-Out                                                                                                                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|pipe_stage_ase|ddr4b_pipe_to_bankdiv_0|wait_rise                                                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|pipe_stage_ase|ddr4b_pipe_to_bankdiv_0|cmd_waitrequest                                                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|pipe_stage_ase|ddr4b_pipe_to_bankdiv_0|cmd_waitrequest~1                                                                                                                                                                                                                                 ;
;     --          ;           ;                                   ;                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|pipe_stage_ase|ddr4b_pipe_to_bankdiv_0|wait_rise~1                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_wr|pipe_stage_mem|msgdma_bbb_mm_bridge_0|rsp_readdatavalid                                                                                                                                                                                                               ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|pipe_stage_presplitter|cmd_writedata[14]                                                                                                                                                                         ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|pipe_stage_mem|msgdma_bbb_mm_bridge_0|cmd_writedata[122]                                                                                                                                                                                                              ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|pipe_stage_mem|msgdma_bbb_mm_bridge_0|cmd_writedata[412]                                                                                                                                                                                                              ;
; long high speed ; up        ; [(64, 84), (71, 90)]              ; 140.625 %             ; Long Distance                                                                                                                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|source_crosser|src_data[4]                                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|source_crosser|src_data[6]                                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|source_crosser|src_data[1]                                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|source_crosser|src_data[0]                                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|source_crosser|src_data[3]                                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|source_crosser|src_data[5]                                                                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr_board_acl_memory_bank_divider_0|ddr_board_acl_memory_bank_divider_0|pipe_stage_presplitter|cmd_writedata[14]                                                                                                                                                                         ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|msgdma_bbb_inst_rd|pipe_stage_mem|msgdma_bbb_mm_bridge_0|cmd_writedata[175]                                                                                                                                                                                                              ;
; long high speed ; down      ; [(88, 112), (95, 118)]            ; 125.000 %             ; High Routing Fan-Out                                                                                                                                                                                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_system_inst|hello_world_fpga_sys|hello_world_std_ic_inst|hello_world_inst_0|kernel|thehello_world_function|thebb_hello_world_B0|thebb_hello_world_B0_stall_region|thei_llvm_fpga_mem_unnamed_hello_world0_hello_world10|thei_llvm_fpga_mem_unnamed_hello_world0_hello_world1|bursting_write|bursting_write|wr_page ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_system_inst|hello_world_fpga_sys|global_memory_tree0_inst0|gmem0_DDR_.global_icgmem0_DDR_port_1_0_rw|dp[0].dp|i7                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|has_mgmt.debug_reset_synchronizer|dreg[6]                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|connection_id_rom|rom_writedata[1]                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|freeze_wrapper_inst|pr_region_inst|kernel_system_inst|hello_world_fpga_sys|global_memory_tree0_inst0|gmem0_DDR_.global_icgmem0_DDR_port_0_0_rw|dp[0].dp|pipe_r.req.writedata[372]                                                                                                                                                                            ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_payload[309]                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_payload[325]                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_payload[323]                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_payload[322]                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_payload[320]                                                                                                                                                                                                       ;
; long high speed ; down      ; [(88, 112), (95, 118)]            ; 125.000 %             ; Long Distance                                                                                                                                                                                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_fme_top|inst_fme_csr|inst_tcm|jtag_uart_0|jtag_uart_0|tcm_jtag_uart_0_altera_avalon_jtag_uart_191_vk7uuay_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                ;
;     --          ;           ;                                   ;                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|host_link_jtag|jtag|normal.jtag_dc_streaming|jtag_streaming|has_mgmt.debug_reset_synchronizer|dreg[6]                                                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_fiu_top|inst_ccip_fabric_top|inst_cvl_top|gen_ccip_ports[0].inst_remote_green_stp|inst_stp_ep|inst_SLD_HUB_cont_sys|sld_hub_controller_system_without_sldep_0|sld_hub_controller_system_without_sldep_0|link|connection_id_rom|rom_writedata[1]                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_payload[12]                                                                                                                                                                                                        ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_payload[286]                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_payload[282]                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_payload[147]                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_payload[143]                                                                                                                                                                                                       ;
;     --          ;           ;                                   ;                       ; fpga_top|inst_green_bs|bsp_interface_inst|ccip_std_afu|bsp_logic_inst|board_inst|ddr_board|ddr4b_cross_to_host|ddr_board_mm_clock_crossing_bridge_4|rsp_fifo|out_payload[141]                                                                                                                                                                                                       ;
+-----------------+-----------+-----------------------------------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


