clk 1 std_logic bool
rst 1 std_logic sc_logic
run_rsc_rdy 1 std_logic sc_logic
run_rsc_vld 1 std_logic sc_logic
vec_rsc_0_0_adra 6 std_logic_vector sc_lv
vec_rsc_0_0_da 32 std_logic_vector sc_lv
vec_rsc_0_0_wea 1 std_logic sc_logic
vec_rsc_0_0_qa 32 std_logic_vector sc_lv
vec_rsc_0_0_adrb 6 std_logic_vector sc_lv
vec_rsc_0_0_db 32 std_logic_vector sc_lv
vec_rsc_0_0_web 1 std_logic sc_logic
vec_rsc_0_0_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_0_0_lz 1 std_logic sc_logic
vec_rsc_0_1_adra 6 std_logic_vector sc_lv
vec_rsc_0_1_da 32 std_logic_vector sc_lv
vec_rsc_0_1_wea 1 std_logic sc_logic
vec_rsc_0_1_qa 32 std_logic_vector sc_lv
vec_rsc_0_1_adrb 6 std_logic_vector sc_lv
vec_rsc_0_1_db 32 std_logic_vector sc_lv
vec_rsc_0_1_web 1 std_logic sc_logic
vec_rsc_0_1_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_0_1_lz 1 std_logic sc_logic
vec_rsc_0_2_adra 6 std_logic_vector sc_lv
vec_rsc_0_2_da 32 std_logic_vector sc_lv
vec_rsc_0_2_wea 1 std_logic sc_logic
vec_rsc_0_2_qa 32 std_logic_vector sc_lv
vec_rsc_0_2_adrb 6 std_logic_vector sc_lv
vec_rsc_0_2_db 32 std_logic_vector sc_lv
vec_rsc_0_2_web 1 std_logic sc_logic
vec_rsc_0_2_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_0_2_lz 1 std_logic sc_logic
vec_rsc_0_3_adra 6 std_logic_vector sc_lv
vec_rsc_0_3_da 32 std_logic_vector sc_lv
vec_rsc_0_3_wea 1 std_logic sc_logic
vec_rsc_0_3_qa 32 std_logic_vector sc_lv
vec_rsc_0_3_adrb 6 std_logic_vector sc_lv
vec_rsc_0_3_db 32 std_logic_vector sc_lv
vec_rsc_0_3_web 1 std_logic sc_logic
vec_rsc_0_3_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_0_3_lz 1 std_logic sc_logic
vec_rsc_0_4_adra 6 std_logic_vector sc_lv
vec_rsc_0_4_da 32 std_logic_vector sc_lv
vec_rsc_0_4_wea 1 std_logic sc_logic
vec_rsc_0_4_qa 32 std_logic_vector sc_lv
vec_rsc_0_4_adrb 6 std_logic_vector sc_lv
vec_rsc_0_4_db 32 std_logic_vector sc_lv
vec_rsc_0_4_web 1 std_logic sc_logic
vec_rsc_0_4_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_0_4_lz 1 std_logic sc_logic
vec_rsc_0_5_adra 6 std_logic_vector sc_lv
vec_rsc_0_5_da 32 std_logic_vector sc_lv
vec_rsc_0_5_wea 1 std_logic sc_logic
vec_rsc_0_5_qa 32 std_logic_vector sc_lv
vec_rsc_0_5_adrb 6 std_logic_vector sc_lv
vec_rsc_0_5_db 32 std_logic_vector sc_lv
vec_rsc_0_5_web 1 std_logic sc_logic
vec_rsc_0_5_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_0_5_lz 1 std_logic sc_logic
vec_rsc_0_6_adra 6 std_logic_vector sc_lv
vec_rsc_0_6_da 32 std_logic_vector sc_lv
vec_rsc_0_6_wea 1 std_logic sc_logic
vec_rsc_0_6_qa 32 std_logic_vector sc_lv
vec_rsc_0_6_adrb 6 std_logic_vector sc_lv
vec_rsc_0_6_db 32 std_logic_vector sc_lv
vec_rsc_0_6_web 1 std_logic sc_logic
vec_rsc_0_6_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_0_6_lz 1 std_logic sc_logic
vec_rsc_0_7_adra 6 std_logic_vector sc_lv
vec_rsc_0_7_da 32 std_logic_vector sc_lv
vec_rsc_0_7_wea 1 std_logic sc_logic
vec_rsc_0_7_qa 32 std_logic_vector sc_lv
vec_rsc_0_7_adrb 6 std_logic_vector sc_lv
vec_rsc_0_7_db 32 std_logic_vector sc_lv
vec_rsc_0_7_web 1 std_logic sc_logic
vec_rsc_0_7_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_0_7_lz 1 std_logic sc_logic
vec_rsc_1_0_adra 6 std_logic_vector sc_lv
vec_rsc_1_0_da 32 std_logic_vector sc_lv
vec_rsc_1_0_wea 1 std_logic sc_logic
vec_rsc_1_0_qa 32 std_logic_vector sc_lv
vec_rsc_1_0_adrb 6 std_logic_vector sc_lv
vec_rsc_1_0_db 32 std_logic_vector sc_lv
vec_rsc_1_0_web 1 std_logic sc_logic
vec_rsc_1_0_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_1_0_lz 1 std_logic sc_logic
vec_rsc_1_1_adra 6 std_logic_vector sc_lv
vec_rsc_1_1_da 32 std_logic_vector sc_lv
vec_rsc_1_1_wea 1 std_logic sc_logic
vec_rsc_1_1_qa 32 std_logic_vector sc_lv
vec_rsc_1_1_adrb 6 std_logic_vector sc_lv
vec_rsc_1_1_db 32 std_logic_vector sc_lv
vec_rsc_1_1_web 1 std_logic sc_logic
vec_rsc_1_1_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_1_1_lz 1 std_logic sc_logic
vec_rsc_1_2_adra 6 std_logic_vector sc_lv
vec_rsc_1_2_da 32 std_logic_vector sc_lv
vec_rsc_1_2_wea 1 std_logic sc_logic
vec_rsc_1_2_qa 32 std_logic_vector sc_lv
vec_rsc_1_2_adrb 6 std_logic_vector sc_lv
vec_rsc_1_2_db 32 std_logic_vector sc_lv
vec_rsc_1_2_web 1 std_logic sc_logic
vec_rsc_1_2_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_1_2_lz 1 std_logic sc_logic
vec_rsc_1_3_adra 6 std_logic_vector sc_lv
vec_rsc_1_3_da 32 std_logic_vector sc_lv
vec_rsc_1_3_wea 1 std_logic sc_logic
vec_rsc_1_3_qa 32 std_logic_vector sc_lv
vec_rsc_1_3_adrb 6 std_logic_vector sc_lv
vec_rsc_1_3_db 32 std_logic_vector sc_lv
vec_rsc_1_3_web 1 std_logic sc_logic
vec_rsc_1_3_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_1_3_lz 1 std_logic sc_logic
vec_rsc_1_4_adra 6 std_logic_vector sc_lv
vec_rsc_1_4_da 32 std_logic_vector sc_lv
vec_rsc_1_4_wea 1 std_logic sc_logic
vec_rsc_1_4_qa 32 std_logic_vector sc_lv
vec_rsc_1_4_adrb 6 std_logic_vector sc_lv
vec_rsc_1_4_db 32 std_logic_vector sc_lv
vec_rsc_1_4_web 1 std_logic sc_logic
vec_rsc_1_4_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_1_4_lz 1 std_logic sc_logic
vec_rsc_1_5_adra 6 std_logic_vector sc_lv
vec_rsc_1_5_da 32 std_logic_vector sc_lv
vec_rsc_1_5_wea 1 std_logic sc_logic
vec_rsc_1_5_qa 32 std_logic_vector sc_lv
vec_rsc_1_5_adrb 6 std_logic_vector sc_lv
vec_rsc_1_5_db 32 std_logic_vector sc_lv
vec_rsc_1_5_web 1 std_logic sc_logic
vec_rsc_1_5_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_1_5_lz 1 std_logic sc_logic
vec_rsc_1_6_adra 6 std_logic_vector sc_lv
vec_rsc_1_6_da 32 std_logic_vector sc_lv
vec_rsc_1_6_wea 1 std_logic sc_logic
vec_rsc_1_6_qa 32 std_logic_vector sc_lv
vec_rsc_1_6_adrb 6 std_logic_vector sc_lv
vec_rsc_1_6_db 32 std_logic_vector sc_lv
vec_rsc_1_6_web 1 std_logic sc_logic
vec_rsc_1_6_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_1_6_lz 1 std_logic sc_logic
vec_rsc_1_7_adra 6 std_logic_vector sc_lv
vec_rsc_1_7_da 32 std_logic_vector sc_lv
vec_rsc_1_7_wea 1 std_logic sc_logic
vec_rsc_1_7_qa 32 std_logic_vector sc_lv
vec_rsc_1_7_adrb 6 std_logic_vector sc_lv
vec_rsc_1_7_db 32 std_logic_vector sc_lv
vec_rsc_1_7_web 1 std_logic sc_logic
vec_rsc_1_7_qb 32 std_logic_vector sc_lv
vec_rsc_triosy_1_7_lz 1 std_logic sc_logic
p_rsc_dat 32 std_logic_vector sc_lv
p_rsc_triosy_lz 1 std_logic sc_logic
r_rsc_dat 32 std_logic_vector sc_lv
r_rsc_triosy_lz 1 std_logic sc_logic
twiddle_rsc_0_0_adrb 6 std_logic_vector sc_lv
twiddle_rsc_0_0_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_0_0_lz 1 std_logic sc_logic
twiddle_rsc_0_1_adrb 6 std_logic_vector sc_lv
twiddle_rsc_0_1_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_0_1_lz 1 std_logic sc_logic
twiddle_rsc_0_2_adrb 6 std_logic_vector sc_lv
twiddle_rsc_0_2_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_0_2_lz 1 std_logic sc_logic
twiddle_rsc_0_3_adrb 6 std_logic_vector sc_lv
twiddle_rsc_0_3_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_0_3_lz 1 std_logic sc_logic
twiddle_rsc_0_4_adrb 6 std_logic_vector sc_lv
twiddle_rsc_0_4_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_0_4_lz 1 std_logic sc_logic
twiddle_rsc_0_5_adrb 6 std_logic_vector sc_lv
twiddle_rsc_0_5_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_0_5_lz 1 std_logic sc_logic
twiddle_rsc_0_6_adrb 6 std_logic_vector sc_lv
twiddle_rsc_0_6_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_0_6_lz 1 std_logic sc_logic
twiddle_rsc_0_7_adrb 6 std_logic_vector sc_lv
twiddle_rsc_0_7_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_0_7_lz 1 std_logic sc_logic
twiddle_rsc_1_0_adrb 6 std_logic_vector sc_lv
twiddle_rsc_1_0_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_1_0_lz 1 std_logic sc_logic
twiddle_rsc_1_1_adrb 6 std_logic_vector sc_lv
twiddle_rsc_1_1_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_1_1_lz 1 std_logic sc_logic
twiddle_rsc_1_2_adrb 6 std_logic_vector sc_lv
twiddle_rsc_1_2_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_1_2_lz 1 std_logic sc_logic
twiddle_rsc_1_3_adrb 6 std_logic_vector sc_lv
twiddle_rsc_1_3_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_1_3_lz 1 std_logic sc_logic
twiddle_rsc_1_4_adrb 6 std_logic_vector sc_lv
twiddle_rsc_1_4_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_1_4_lz 1 std_logic sc_logic
twiddle_rsc_1_5_adrb 6 std_logic_vector sc_lv
twiddle_rsc_1_5_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_1_5_lz 1 std_logic sc_logic
twiddle_rsc_1_6_adrb 6 std_logic_vector sc_lv
twiddle_rsc_1_6_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_1_6_lz 1 std_logic sc_logic
twiddle_rsc_1_7_adrb 6 std_logic_vector sc_lv
twiddle_rsc_1_7_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_1_7_lz 1 std_logic sc_logic
twiddle_h_rsc_0_0_adrb 6 std_logic_vector sc_lv
twiddle_h_rsc_0_0_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_0_0_lz 1 std_logic sc_logic
twiddle_h_rsc_0_1_adrb 6 std_logic_vector sc_lv
twiddle_h_rsc_0_1_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_0_1_lz 1 std_logic sc_logic
twiddle_h_rsc_0_2_adrb 6 std_logic_vector sc_lv
twiddle_h_rsc_0_2_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_0_2_lz 1 std_logic sc_logic
twiddle_h_rsc_0_3_adrb 6 std_logic_vector sc_lv
twiddle_h_rsc_0_3_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_0_3_lz 1 std_logic sc_logic
twiddle_h_rsc_0_4_adrb 6 std_logic_vector sc_lv
twiddle_h_rsc_0_4_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_0_4_lz 1 std_logic sc_logic
twiddle_h_rsc_0_5_adrb 6 std_logic_vector sc_lv
twiddle_h_rsc_0_5_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_0_5_lz 1 std_logic sc_logic
twiddle_h_rsc_0_6_adrb 6 std_logic_vector sc_lv
twiddle_h_rsc_0_6_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_0_6_lz 1 std_logic sc_logic
twiddle_h_rsc_0_7_adrb 6 std_logic_vector sc_lv
twiddle_h_rsc_0_7_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_0_7_lz 1 std_logic sc_logic
twiddle_h_rsc_1_0_adrb 6 std_logic_vector sc_lv
twiddle_h_rsc_1_0_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_1_0_lz 1 std_logic sc_logic
twiddle_h_rsc_1_1_adrb 6 std_logic_vector sc_lv
twiddle_h_rsc_1_1_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_1_1_lz 1 std_logic sc_logic
twiddle_h_rsc_1_2_adrb 6 std_logic_vector sc_lv
twiddle_h_rsc_1_2_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_1_2_lz 1 std_logic sc_logic
twiddle_h_rsc_1_3_adrb 6 std_logic_vector sc_lv
twiddle_h_rsc_1_3_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_1_3_lz 1 std_logic sc_logic
twiddle_h_rsc_1_4_adrb 6 std_logic_vector sc_lv
twiddle_h_rsc_1_4_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_1_4_lz 1 std_logic sc_logic
twiddle_h_rsc_1_5_adrb 6 std_logic_vector sc_lv
twiddle_h_rsc_1_5_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_1_5_lz 1 std_logic sc_logic
twiddle_h_rsc_1_6_adrb 6 std_logic_vector sc_lv
twiddle_h_rsc_1_6_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_1_6_lz 1 std_logic sc_logic
twiddle_h_rsc_1_7_adrb 6 std_logic_vector sc_lv
twiddle_h_rsc_1_7_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_1_7_lz 1 std_logic sc_logic
complete_rsc_rdy 1 std_logic sc_logic
complete_rsc_vld 1 std_logic sc_logic
