digraph "CFG for '_Z14nesterovKerneliPiS_iPfS0_ffS0_S0_' function" {
	label="CFG for '_Z14nesterovKerneliPiS_iPfS0_ffS0_S0_' function";

	Node0x4d0f020 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4c5ad70",label="{%10:\l  %11 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %12 = sext i32 %11 to i64\l  %13 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %12\l  %14 = load i32, i32 addrspace(1)* %13, align 4, !tbaa !4, !amdgpu.noclobber\l... !8\l  %15 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %12\l  %16 = load i32, i32 addrspace(1)* %15, align 4, !tbaa !4, !amdgpu.noclobber\l... !8\l  %17 = icmp ne i32 %14, -1\l  %18 = icmp sgt i32 %16, 0\l  %19 = select i1 %17, i1 %18, i1 false\l  br i1 %19, label %20, label %67\l|{<s0>T|<s1>F}}"];
	Node0x4d0f020:s0 -> Node0x4d12330;
	Node0x4d0f020:s1 -> Node0x4d123c0;
	Node0x4d12330 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%20:\l20:                                               \l  %21 = sitofp i32 %16 to float\l  %22 = fdiv contract float 1.000000e+00, %21\l  %23 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %24 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %25 = getelementptr i8, i8 addrspace(4)* %24, i64 4\l  %26 = bitcast i8 addrspace(4)* %25 to i16 addrspace(4)*\l  %27 = load i16, i16 addrspace(4)* %26, align 4, !range !9, !invariant.load !8\l  %28 = zext i16 %27 to i32\l  %29 = mul i32 %23, %28\l  %30 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !10\l  %31 = add i32 %29, %30\l  %32 = mul i32 %31, %0\l  %33 = mul nsw i32 %14, %3\l  %34 = add nsw i32 %32, %33\l  %35 = add nsw i32 %34, %0\l  %36 = add nsw i32 %33, %3\l  %37 = tail call i32 @llvm.smin.i32(i32 %35, i32 %36)\l  %38 = icmp slt i32 %34, %37\l  br i1 %38, label %39, label %67\l|{<s0>T|<s1>F}}"];
	Node0x4d12330:s0 -> Node0x4d14340;
	Node0x4d12330:s1 -> Node0x4d123c0;
	Node0x4d14340 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b9d0f970",label="{%39:\l39:                                               \l  %40 = mul nsw i32 %11, %3\l  %41 = add nsw i32 %32, %40\l  %42 = fadd contract float %7, 1.000000e+00\l  br label %43\l}"];
	Node0x4d14340 -> Node0x4d145f0;
	Node0x4d145f0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%43:\l43:                                               \l  %44 = phi i32 [ %34, %39 ], [ %64, %43 ]\l  %45 = phi i32 [ %41, %39 ], [ %65, %43 ]\l  %46 = sext i32 %44 to i64\l  %47 = getelementptr inbounds float, float addrspace(1)* %8, i64 %46\l  %48 = load float, float addrspace(1)* %47, align 4, !tbaa !11\l  %49 = getelementptr inbounds float, float addrspace(1)* %9, i64 %46\l  store float %48, float addrspace(1)* %49, align 4, !tbaa !11\l  %50 = sext i32 %45 to i64\l  %51 = getelementptr inbounds float, float addrspace(1)* %5, i64 %50\l  %52 = load float, float addrspace(1)* %51, align 4, !tbaa !11\l  %53 = fmul contract float %22, %52\l  %54 = load float, float addrspace(1)* %47, align 4, !tbaa !11\l  %55 = fmul contract float %54, %7\l  %56 = fmul contract float %53, %6\l  %57 = fsub contract float %55, %56\l  store float %57, float addrspace(1)* %47, align 4, !tbaa !11\l  %58 = getelementptr inbounds float, float addrspace(1)* %4, i64 %46\l  %59 = load float, float addrspace(1)* %58, align 4, !tbaa !11\l  %60 = fmul contract float %48, %7\l  %61 = fsub contract float %59, %60\l  %62 = fmul contract float %42, %57\l  %63 = fadd contract float %61, %62\l  store float %63, float addrspace(1)* %58, align 4, !tbaa !11\l  %64 = add nsw i32 %44, 1\l  %65 = add nsw i32 %45, 1\l  %66 = icmp slt i32 %64, %37\l  br i1 %66, label %43, label %67, !llvm.loop !13\l|{<s0>T|<s1>F}}"];
	Node0x4d145f0:s0 -> Node0x4d145f0;
	Node0x4d145f0:s1 -> Node0x4d123c0;
	Node0x4d123c0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4c5ad70",label="{%67:\l67:                                               \l  ret void\l}"];
}
