<module area="" description="" issues="" name="HandShakeToFifo" purpose="" speed="" title="" tool="" version="">
  <services>
    <offered alias="HandShakeToFifo" name="HandShakeToFifo">
      <map actual="FlitWidth" formal="FlitWidth"/>
      <map actual="fifo_write" formal="fifo_write"/>
      <map actual="fifo_isfull" formal="fifo_isfull"/>
      <map actual="fifo_datain" formal="fifo_datain"/>
      
      <map actual="hs_rx" formal="hs_rx"/>
      <map actual="hs_ackrx" formal="hs_ackrx"/>
      <map actual="hs_datain" formal="hs_datain"/>
    </offered>
  </services>
  <parameter default="16" name="FlitWidth" size="1" type="numeric"/>
  <output default="" name="fifo_write" size="1" type="logic"/>
  <input default="" name="hs_rx" size="1" type="logic"/>
  <input default="" name="fifo_isfull" size="1" type="logic"/>
  <input default="" name="rst" size="1" type="logic"/>
  <output default="" name="hs_ackrx" size="1" type="logic"/>
  <input default="" name="clk" size="1" type="logic"/>
  <output default="" name="fifo_datain" size="FlitWidth" type="logic"/>
  <input default="" name="hs_datain" size="FlitWidth" type="logic"/>

  <features>
    <fpga id="XC7VX485T">
	<resources lut="16" register="0" ram="0"/>
	<clock MaxFreq="100"/>
    </fpga>
    <fpga id="XC6VLX240T">
	<resources lut="33" register="32" ram="128"/>
	<clock MaxFreq="100"/>
    </fpga>
	<fpga id="XC6SLX150">
		<resources lut="16" register="0" ram="0"/>
		<clock MaxFreq="100"/>
	</fpga>
	<fpga id="XC5VSX50T">
		<resources lut="16" register="0" ram="0"/>
		<clock MaxFreq="100"/>
	</fpga>
  </features>
  
  <services>
    <required alias="Clock" name="clock" type="orthogonal" version="1.0">
      <map formal="clock" actual="clk"/>
<!--      <map formal="freq" actual="50"/>-->
    </required> 	
    <required name="reset" type="orthogonal" version="1.0">
      <map formal="reset" actual="rst"/>
<!--      <map formal="delay" actual="0"/>-->
    </required> 
  </services>
  
  <core>
    <rtl path="./HandShakeToFifo.vhd"/>
  </core>
</module>
