# Reading pref.tcl
# do Procesador_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Copying D:/intelFPGA_lite/20.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -vlog01compat -work work +incdir+D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador {D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/InstructionMemory.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:07:27 on Nov 24,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador" D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/InstructionMemory.v 
# -- Compiling module InstructionMemory
# 
# Top level modules:
# 	InstructionMemory
# End time: 00:07:27 on Nov 24,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador {D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Mux2to1.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:07:27 on Nov 24,2021
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador" D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Mux2to1.sv 
# -- Compiling module Mux2to1
# 
# Top level modules:
# 	Mux2to1
# End time: 00:07:27 on Nov 24,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador {D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:07:27 on Nov 24,2021
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador" D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv 
# -- Compiling module Procesador
# 
# Top level modules:
# 	Procesador
# End time: 00:07:27 on Nov 24,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador {D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/PC.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:07:27 on Nov 24,2021
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador" D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/PC.sv 
# -- Compiling module PC
# 
# Top level modules:
# 	PC
# End time: 00:07:27 on Nov 24,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador {D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/InstructionDeco.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:07:28 on Nov 24,2021
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador" D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/InstructionDeco.sv 
# -- Compiling module InstructionDeco
# 
# Top level modules:
# 	InstructionDeco
# End time: 00:07:28 on Nov 24,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador {D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/RegisterFile.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:07:28 on Nov 24,2021
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador" D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/RegisterFile.sv 
# -- Compiling module RegisterFile
# 
# Top level modules:
# 	RegisterFile
# End time: 00:07:28 on Nov 24,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vlog -sv -work work +incdir+D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador {D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador_tb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:07:28 on Nov 24,2021
# vlog -reportprogress 300 -sv -work work "+incdir+D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador" D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador_tb.sv 
# -- Compiling module Procesador_tb
# 
# Top level modules:
# 	Procesador_tb
# End time: 00:07:28 on Nov 24,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc"  test Procesador
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs=""+acc"" test Procesador 
# Start time: 00:07:28 on Nov 24,2021
# ** Error: (vsim-3170) Could not find 'test'.
#         Searched libraries:
#             D:/intelFPGA_lite/20.1/modelsim_ase/altera/verilog/altera
#             D:/intelFPGA_lite/20.1/modelsim_ase/altera/verilog/220model
#             D:/intelFPGA_lite/20.1/modelsim_ase/altera/verilog/sgate
#             D:/intelFPGA_lite/20.1/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA_lite/20.1/modelsim_ase/altera/verilog/altera_lnsim
#             D:/intelFPGA_lite/20.1/modelsim_ase/altera/verilog/cyclonev
#             D:/intelFPGA_lite/20.1/modelsim_ase/altera/verilog/cyclonev_hssi
#             D:/intelFPGA_lite/20.1/modelsim_ase/altera/verilog/cyclonev_pcie_hip
#             D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/simulation/modelsim/rtl_work
#             D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/simulation/modelsim/rtl_work
# Error loading design
# Error: Error loading design
#        Pausing macro execution
# MACRO ./Procesador_run_msim_rtl_verilog.do PAUSED at line 17
vsim rtl_work.Procesador_tb
# vsim rtl_work.Procesador_tb 
# Start time: 00:07:28 on Nov 24,2021
# Loading sv_std.std
# Loading work.Procesador_tb
# Loading work.Procesador
# Loading work.PC
# Loading work.InstructionMemory
# ** Error: (vsim-3033) Instantiation of 'altsyncram' failed. The design unit was not found.
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iIM File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/InstructionMemory.v Line: 59
#         Searched libraries:
#             D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/simulation/modelsim/rtl_work
#             D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/simulation/modelsim/rtl_work
# Loading work.InstructionDeco
# Loading work.Mux2to1
# Loading work.RegisterFile
# Error loading design
# Error: Error loading design
#        Pausing macro execution
# MACRO ./Procesador_run_msim_rtl_verilog.do PAUSED at line 17
vsim -L altera_mf_ver -L lpm_ver rom_tb
# vsim -L altera_mf_ver -L lpm_ver rom_tb 
# Start time: 00:07:28 on Nov 24,2021
# ** Error: (vsim-3170) Could not find 'rom_tb'.
#         Searched libraries:
#             D:/intelFPGA_lite/20.1/modelsim_ase/altera/verilog/altera_mf
#             D:/intelFPGA_lite/20.1/modelsim_ase/altera/verilog/220model
#             D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/simulation/modelsim/rtl_work
#             D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/simulation/modelsim/rtl_work
# Error loading design
# Error: Error loading design
#        Pausing macro execution
# MACRO ./Procesador_run_msim_rtl_verilog.do PAUSED at line 17
vsim rtl_work.Procesador_tb
# vsim rtl_work.Procesador_tb 
# Start time: 00:07:28 on Nov 24,2021
# Loading sv_std.std
# Loading work.Procesador_tb
# Loading work.Procesador
# Loading work.PC
# Loading work.InstructionMemory
# ** Error: (vsim-3033) Instantiation of 'altsyncram' failed. The design unit was not found.
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iIM File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/InstructionMemory.v Line: 59
#         Searched libraries:
#             D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/simulation/modelsim/rtl_work
#             D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/simulation/modelsim/rtl_work
# Loading work.InstructionDeco
# Loading work.Mux2to1
# Loading work.RegisterFile
# Error loading design
# Error: Error loading design
#        Pausing macro execution
# MACRO ./Procesador_run_msim_rtl_verilog.do PAUSED at line 17
Error: (vsim-3033) Instantiation of 'altsyncram' failed. The design unit was not found.
# invalid command name "Error:"
vsim -L altera_mf_ver -L lpm_ver Procesador_tb
# vsim -L altera_mf_ver -L lpm_ver Procesador_tb 
# Start time: 00:07:28 on Nov 24,2021
# Loading sv_std.std
# Loading work.Procesador_tb
# Loading work.Procesador
# Loading work.PC
# Loading work.InstructionMemory
# Loading altera_mf_ver.altsyncram
# Loading work.InstructionDeco
# Loading work.Mux2to1
# Loading work.RegisterFile
# Loading altera_mf_ver.altsyncram_body
# Loading altera_mf_ver.ALTERA_DEVICE_FAMILIES
# Loading altera_mf_ver.ALTERA_MF_MEMORY_INITIALIZATION
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'q'. The port definition is at: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/InstructionMemory.v(43).
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iIM File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv Line: 19
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'instruccion'. The port definition is at: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/InstructionDeco.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iDI File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (4) does not match connection size (1) for port 'Rm'. The port definition is at: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/InstructionDeco.sv(27).
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iDI File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv Line: 20
# ** Warning: (vsim-3015) [PCDPC] - Port size (4) does not match connection size (1) for port 'C'. The port definition is at: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Mux2to1.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iMux1 File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv Line: 21
# ** Warning: (vsim-2685) [TFMPC] - Too few port connections for 'iMux2'.  Expected 4, found 3.
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iMux2 File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv Line: 22
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (4) for port 'sel'. The port definition is at: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Mux2to1.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iMux2 File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv Line: 22
# ** Warning: (vsim-3015) [PCDPC] - Port size (4) does not match connection size (1) for port 'A'. The port definition is at: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Mux2to1.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iMux2 File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv Line: 22
# ** Warning: (vsim-3015) [PCDPC] - Port size (4) does not match connection size (1) for port 'B'. The port definition is at: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Mux2to1.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iMux2 File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv Line: 22
# ** Warning: (vsim-3722) D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv(22): [TFMPC] - Missing connection for port 'C'.
# ** Warning: (vsim-2685) [TFMPC] - Too few port connections for 'iRF'.  Expected 10, found 9.
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iRF File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv Line: 23
# ** Warning: (vsim-3015) [PCDPC] - Port size (4) does not match connection size (1) for port 'rm'. The port definition is at: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/RegisterFile.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iRF File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv Line: 23
# ** Warning: (vsim-3015) [PCDPC] - Port size (4) does not match connection size (1) for port 'rn'. The port definition is at: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/RegisterFile.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iRF File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv Line: 23
# ** Warning: (vsim-3015) [PCDPC] - Port size (4) does not match connection size (1) for port 'rd'. The port definition is at: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/RegisterFile.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iRF File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv Line: 23
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'WD3'. The port definition is at: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/RegisterFile.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iRF File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv Line: 23
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'RD1'. The port definition is at: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/RegisterFile.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iRF File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv Line: 23
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (1) for port 'RD2'. The port definition is at: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/RegisterFile.sv(1).
#    Time: 0 ps  Iteration: 0  Instance: /Procesador_tb/iProc/iRF File: D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv Line: 23
# ** Warning: (vsim-3722) D:/Users/Mariano/Documents/GitHub/TallerDigitales/Proyecto/ProyectoProcesador/Procesador.sv(23): [TFMPC] - Missing connection for port 'registerBank'.
add wave -position insertpoint sim:/Procesador_tb/*
run
