<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üìö üõí üñêüèº Implementa√ß√£o de um sistema tern√°rio simples üôçüèΩ ‚ôøÔ∏è üëàüèø</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="L√≥gica de tr√™s valores 


 Lista de realiza√ß√µes 


- Portas l√≥gicas tern√°rias b√°sicas: T_NOT, T_OR, T_AND, T_NAND, T_NOR, T_XOR e mais 
- S√≠ntese, Min...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Implementa√ß√£o de um sistema tern√°rio simples</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/431726/"><h1 id="three-valued-logic">  L√≥gica de tr√™s valores </h1><br><p>  <strong>Lista de realiza√ß√µes</strong> </p><br><ul><li>  Portas l√≥gicas tern√°rias b√°sicas: T_NOT, T_OR, T_AND, T_NAND, T_NOR, T_XOR e mais </li><li>  S√≠ntese, Minimiza√ß√£o e Realiza√ß√£o para Fun√ß√µes Tern√°rias </li><li>  Meio adicionador tern√°rio, somador completo tern√°rio, ondula√ß√£o tern√°ria </li><li>  Subtrator completo tern√°rio, comparador, multiplicador, multiplexador / desmultiplexador </li><li>  Chinelos e patas de aleta tern√°ria </li><li>  Uma Unidade Aritm√©tica e L√≥gica Tern√°ria (ALU) primitiva </li></ul><br><p>  <strong>Conven√ß√µes e tecnologias usadas</strong> </p><br><ul><li>  Tern√°rio desequilibrado (0, 1, 2) foi usado na implementa√ß√£o </li><li>  1 Trit √© expresso por 2 bits: 0 ~ 00, 1 ~ 01, 2 ~ 10 (11 √© indefinido) </li><li>  ModelSim, Quartus prime, Logisim </li></ul><br><h2 id="introduction">  1. Introdu√ß√£o </h2><br><p>  Como alunos do primeiro ano da Universidade de Innopolis, tivemos a oportunidade de realizar projetos em todo o curso de arquitetura de computadores.  Nosso grupo estava particularmente interessado no sistema tern√°rio e em seu funcionamento, por isso decidimos implementar um sistema tern√°rio simples com componentes b√°sicos (port√µes). </p><br><p>  Na l√≥gica, uma l√≥gica de <em>tr√™s valores</em> (tamb√©m l√≥gica trin√°ria, trivalente, tern√°ria) √© um dos v√°rios sistemas l√≥gicos de muitos valores nos quais existem tr√™s valores de verdade indicando verdadeiro, falso e algum terceiro valor indeterminado. </p><br><p>  A l√≥gica tern√°ria √© compat√≠vel com <strong>MVL</strong> (l√≥gica de valores m√∫ltiplos).  No entanto, apenas tr√™s estados l√≥gicos s√£o usados, ' <strong>0</strong> ', ' <strong>1</strong> ' e ' <strong>2</strong> '.  A raiz √≥tima ( <strong><em>r</em></strong> ) de um n√∫mero fracion√°rio √© o logaritmo natural ( <strong><em>e</em></strong> ).  A l√≥gica tern√°ria usa representa√ß√£o num√©rica com <em>r = 3</em> , em compara√ß√£o com a l√≥gica bin√°ria que usa <em>r = 2</em> , portanto, a raiz inteira mais econ√¥mica que √© a mais pr√≥xima do logaritmo natural <em>e</em> √© a base 3. Essa propriedade especial da base 3 inspirou os primeiros computadores. projetistas para construir um computador tern√°rio. </p><a name="habracut"></a><br><p>  O primeiro computador tern√°rio em funcionamento foi constru√≠do na R√∫ssia na Universidade Estadual de Moscou em 1958. O computador foi projetado por Nikolay Brusentsov e seus colegas.  Eles chamaram <em>Setun</em> , como o rio que corre perto do campus da universidade. </p><br><h1 id="ternary-logic">  L√≥gica tern√°ria </h1><br><p>  Uma fun√ß√£o l√≥gica tern√°ria √© um mapeamento <em>F: {0,1,2} <sup>n</sup> -&gt; {0,1,2}</em> .  Discutiremos as vantagens e desvantagens da l√≥gica tern√°ria sobre a l√≥gica bin√°ria. </p><br><p>  Onde a l√≥gica booleana possui 2 <sup>2</sup> = 4 operadores un√°rios, a adi√ß√£o de um terceiro valor na l√≥gica tern√°ria leva a um total de 3 <sup>3</sup> = 27 operadores distintos em um √∫nico valor de entrada.  Da mesma forma, onde a l√≥gica booleana possui 2 <sup>2 <sup>2</sup></sup> = 16 operadores bin√°rios distintos (operadores com 2 entradas), a l√≥gica tern√°ria possui 3 <sup>3 <sup>2</sup></sup> = 19.683 desses operadores.  Onde podemos nomear facilmente uma fra√ß√£o significativa dos operadores booleanos (n√£o, e, ou, nand, nem, exclusividade ou equival√™ncia, implica√ß√£o), n√£o √© razo√°vel tentar nomear todos, exceto uma pequena fra√ß√£o dos poss√≠veis operadores tern√°rios. </p><br><p>  <strong>Vantagens da l√≥gica tern√°ria</strong> </p><br><p>  Uma representa√ß√£o l√≥gica tern√°ria permite uma codifica√ß√£o de informa√ß√µes mais compacta e eficiente do que a representa√ß√£o l√≥gica bin√°ria equivalente.  O argumento exposto √© o seguinte: se assumirmos que um circuito digital possui N combina√ß√µes de entradas poss√≠veis, um circuito bin√°rio requer linhas de entrada de <sub>2</sub> N e um circuito tern√°rio requer <sub>3</sub> linhas de entrada de N. </p><br><p><img src="https://habrastorage.org/webt/an/ez/gi/anezgi7mjoqvtub8ut_cknthlm0.png" width="350"><img src="https://habrastorage.org/webt/bm/pf/jo/bmpfjooawomcvxcdibsho4y88hu.png" width="68"><img src="https://habrastorage.org/webt/oj/cy/i2/ojcyi2sbamb19kvqe3byu7emwgm.png" width="68"><img src="https://habrastorage.org/webt/cr/jq/gw/crjqgwm9uc3l_2ka2ysgolq2_am.png" width="80"></p><br><p>  Portanto, uma implementa√ß√£o codificada tern√°ria de uma determinada fun√ß√£o l√≥gica bin√°ria deve exigir 0,63 vezes as linhas de entrada que a implementa√ß√£o bin√°ria correspondente. </p><br><p>  <strong>Desvantagens da l√≥gica tern√°ria</strong> </p><br><p>  Embora os circuitos l√≥gicos tern√°rios devam exigir menos linhas de entrada do que os circuitos l√≥gicos bin√°rios equivalentes, atualmente, os circuitos l√≥gicos tern√°rios n√£o s√£o uma op√ß√£o pr√°tica.  As raz√µes s√£o </p><br><ol><li>  A tecnologia de implementa√ß√£o de hardware tern√°rio ainda est√° nos n√≠veis te√≥rico, de simula√ß√£o e de teste de laborat√≥rio </li><li>  A representa√ß√£o de tr√™s n√≠veis l√≥gicos tern√°rios (0, 1 e 2) usando n√≠veis de tens√£o da tecnologia existente ainda n√£o est√° efetivamente definida </li><li>  Nenhum modelo computacional e linguagem de programa√ß√£o s√£o desenvolvidos.  No entanto, simulando resultados da implementa√ß√£o de circuitos tern√°rios usando tecnologias de semicondutor de √≥xido met√°lico complementar (CMOS), diodo de tunelamento ressonante (RTD) e nanotubos de carbono, demonstrando que a l√≥gica tern√°ria pode ser uma op√ß√£o para computa√ß√£o futura. </li></ol><br><h3 id="various-possible-representations-for-the-ternary-system">  V√°rias representa√ß√µes poss√≠veis para o sistema tern√°rio </h3><br><ul><li>  <em>Sistema de numera√ß√£o tern√°ria (tern√°rio n√£o balanceado)</em> , cada d√≠gito √© um trit (d√≠gito trin√°rio) com um valor de: 0, 1 ou 2 </li><li>  <em>Tern√°rio equilibrado</em> , cada d√≠gito tem um dos 3 valores: ‚àí1, 0 ou +1;  esses valores tamb√©m podem ser simplificados para -, 0, +, respectivamente (mais comumente usado) </li><li>  <em>Representa√ß√£o bin√°ria redundante</em> , cada d√≠gito pode ter um valor de -1, 0, 0/1 (o valor 0/1 tem duas representa√ß√µes diferentes) </li><li>  <em>Sistema de n√∫meros bin√°rios inclinados</em> , apenas o d√≠gito diferente de zero mais significativo tem um valor 2 e os d√≠gitos restantes t√™m um valor de 0 ou 1 </li></ul><br><p>  <strong>Mais sobre o sistema de numera√ß√£o tern√°ria equilibrado</strong> </p><br><p>  Hoje, quase todo o hardware √© projetado para computa√ß√£o bin√°ria.  Se tiv√©ssemos um componente eletr√¥nico est√°vel com tr√™s estados est√°veis, o mundo talvez tivesse se voltado para a computa√ß√£o tern√°ria.  No entanto, essa n√£o √© a verdade hoje.  A nota√ß√£o de raiz tern√°ria balanceada possui algumas propriedades ben√©ficas: </p><br><ol><li>  A invers√£o tern√°ria √© f√°cil, basta trocar -1 com 1 e vice-versa.  Se usarmos um exemplo, 24 √© representado como 1T0 e -24 como T10 em nota√ß√£o tern√°ria balanceada (T √© simplesmente uma nota√ß√£o para -1).  Isso √© mais simples que a regra para o complemento dos dois na l√≥gica bin√°ria. </li><li>  O sinal de um n√∫mero √© dado por seu 'trit' diferente de zero, mais significativo </li><li>  A opera√ß√£o de arredondamento para o n√∫mero inteiro mais pr√≥ximo √© id√™ntica ao truncamento. </li><li>  Adi√ß√£o e subtra√ß√£o s√£o essencialmente a mesma opera√ß√£o (ou seja, voc√™ apenas adiciona os d√≠gitos usando as regras para adi√ß√£o de d√≠gitos) </li></ol><br><p>  Exemplos: <br>  21 <sub>10</sub> = 1T10 <sub>3</sub> ;  296 <sub>10</sub> = 11T00T <sub>3</sub> ; <br>  -24 <sub>10</sub> = T10 <sub>3</sub> ;  -137 <sub>10</sub> = T110T1 <sub>3</sub> </p><br><h1 id="ternary-arithmetics">  Aritm√©tica tern√°ria </h1><br><p>  A aritm√©tica tern√°ria pode oferecer uma nota√ß√£o mais compacta que a aritm√©tica bin√°ria e teria sido uma escolha √≥bvia se os fabricantes de hardware encontrassem um comutador tern√°rio. </p><br><h2 id="balanced-ternary-addition-and-multiplication">  Adi√ß√£o e multiplica√ß√£o tern√°rias equilibradas </h2><br><p><img src="https://habrastorage.org/webt/-h/pd/sv/-hpdsvbvtkll5wyqdncputn77d8.jpeg" width="240"><img src="https://habrastorage.org/webt/je/hw/6h/jehw6hq7g7mvdquoiknjhk1ouqa.jpeg" width="250"></p><br><p>  Exemplos: <br><img src="https://habrastorage.org/webt/km/yf/6i/kmyf6iaam07brnlj5tbudbzdero.jpeg" width="230"><img src="https://habrastorage.org/webt/5b/fp/30/5bfp30zoys2d46y_nutw2sznynk.jpeg" width="210"></p><br><h1 id="ternary-combinational-circuits-ternary-gates">  Circuitos combinacionais tern√°rios (port√µes tern√°rios) </h1><br><p>  Um circuito combinacional consiste em vari√°veis ‚Äã‚Äãde entrada, portas l√≥gicas tern√°rias e vari√°veis ‚Äã‚Äãde sa√≠da.  A sa√≠da do circuito depende apenas da entrada atual.  As portas l√≥gicas aceitam sinais das vari√°veis ‚Äã‚Äãde entrada e geram sinais de sa√≠da.  Esse processo transforma informa√ß√µes tern√°rias de <br>  os dados de entrada fornecidos para os dados de sa√≠da tern√°rios necess√°rios. </p><br><p>  Como mencionado acima, podemos facilmente nomear uma fra√ß√£o significativa dos operadores booleanos (n√£o, e, ou, nand, nem, equival√™ncia exclusiva ou, implica√ß√£o); no entanto, n√£o √© razo√°vel tentar nomear todos, exceto uma pequena fra√ß√£o do poss√≠vel operadores tern√°rios.  Vamos considerar os seguintes circuitos tern√°rios: </p><br><p>  <em>E (M√≠n)</em> : √â natural estender o Booleano e a fun√ß√£o para uma fun√ß√£o tern√°ria, declarando que o resultado √© verdadeiro apenas se ambas as entradas forem verdadeiras, falsas se alguma entrada for falsa e, caso contr√°rio, desconhecidas. </p><br><div class="spoiler">  <b class="spoiler_title">E tabela de circuito / verdade</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/k6/kl/n_/k6kln_sefeoshlbmsizcbrfwu4u.jpeg" width="400"><img src="https://habrastorage.org/webt/n9/cs/ts/n9cstsdmrwqf73lpgxf5b16govc.png" width="200"></p></div></div><br><p>  <em>Ou (M√°x)</em> : Tamb√©m √© natural estender o Booleano ou a fun√ß√£o para tern√°rio, declarando que o resultado √© verdadeiro se alguma entrada for verdadeira, falsa apenas se ambas as entradas forem falsas e, caso contr√°rio, desconhecida. </p><br><div class="spoiler">  <b class="spoiler_title">Ou tabela de circuito / verdade</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/sj/yq/pr/sjyqprtdxabqzygeggarwuo4zay.jpeg" width="400"><img src="https://habrastorage.org/webt/6_/tm/qt/6_tmqt1pqnrcv5frgi2igulrlkm.png" width="200"></p></div></div><br><p>  <em>Consenso</em> : Na l√≥gica booleana, o inverso de exclusivo ou √© verdadeiro quando as duas entradas s√£o iguais e falso quando s√£o diferentes.  Existem v√°rias extens√µes naturais dessa id√©ia para a l√≥gica tern√°ria.  Uma delas √© o consenso l√≥gico de um conjunto de vari√°veis, que √© verdadeiro se todas s√£o verdadeiras, falsas se todas s√£o falsas e, de outra forma, desconhecidas </p><br><div class="spoiler">  <b class="spoiler_title">Circuito de consenso / tabela verdade</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/ab/sa/kg/absakgzsohkirdhmslwdvqij08o.jpeg" width="400"><img src="https://habrastorage.org/webt/y_/nj/ig/y_njigvrvorsuiivknbgho_vh0o.png" width="200"></p></div></div><br><p>  <em>Qualquer um</em> : Quando o consenso exigir que ambas as entradas concordem antes de afirmar qualquer coisa, exceto que desconhecida, o operador de aceitar qualquer coisa declara uma conclus√£o desconhecida apenas se ambas as entradas forem desconhecidas ou discordarem ativamente.  Caso contr√°rio, chega a uma conclus√£o a partir de qualquer entrada n√£o desconhecida dispon√≠vel. </p><br><div class="spoiler">  <b class="spoiler_title">Qualquer tabela de circuito / verdade</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/ls/v6/7f/lsv67fd3h8jdn80esxj7qg7lwhm.jpeg" width="400"><img src="https://habrastorage.org/webt/82/kc/ss/82kcssyfihrdkay-eiwf5bqtpdk.png" width="200"></p></div></div><br><p>  <em>Incremento e Decremento</em> : Na l√≥gica booleana, o inversor pode ser considerado como incrementador ou decrementador de seu m√≥dulo de argumento 2. L√≥gica interna, as fun√ß√µes de incremento e decremento do m√≥dulo 3 s√£o bastante distintas da invers√£o. </p><br><div class="spoiler">  <b class="spoiler_title">Circuito de incremento e decr√©scimo</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/za/h2/an/zah2an0rcm7e-kbxdtpyhfwtnls.jpeg" width="300"><img src="https://habrastorage.org/webt/xa/la/99/xala99-ou8gwzaentnen23ktsag.jpeg" width="300"></p></div></div><br><h2 id="synthesis-minimization-and-realization-for-ternary-functions">  S√≠ntese, Minimiza√ß√£o e Realiza√ß√£o para Fun√ß√µes Tern√°rias </h2><br><p>  Rela√ß√µes inter-relacionadas no sistema l√≥gico tern√°rio </p><br><p><img src="https://habrastorage.org/webt/bi/ps/hv/bipshv8jztb6v7s-enuhbt2thhe.png" width="200"><img src="https://habrastorage.org/webt/qz/eh/1p/qzeh1puaizftiy7izk049diii58.png" width="270"><img src="https://habrastorage.org/webt/ba/-z/nd/ba-znddyvfjkbrg2ai_62qosmz4.png" width="300"><img src="https://habrastorage.org/webt/nc/_y/wc/nc_ywcalio72izsdrk1bdqwq8fq.png" width="200"><img src="https://habrastorage.org/webt/gz/ne/i3/gznei3-ti5lvckg3pepv3aaklo0.png" width="160"></p><br><p>  Uma fun√ß√£o l√≥gica tern√°ria pode ser representada como uma express√£o Max-Min.  As express√µes tern√°rio Max-Min s√£o definidas da seguinte maneira: <br>  <em>Vari√°vel</em> : Qualquer s√≠mbolo que valorize o conjunto T ‚àà {0,1,2} √© uma vari√°vel tern√°ria. <br>  <em>Literal</em> : os literais s√£o formas transformadas de uma vari√°vel.  Eles s√£o usados ‚Äã‚Äãpara formar express√µes Max-Min. </p><br><p>  Na literatura, dois tipos de literais s√£o comumente usados: p√≥s literais reduzidos em 1 e p√≥s literais reduzidos em 2.  Um Post literal reduzido em 1 de uma vari√°vel x √© representado como x <sub>i</sub> , onde i ‚àà {0,1,2}.  Quando x = i, ent√£o xi = 1, caso contr√°rio xi = 0. Os literais p√≥s reduzidos em 1 de uma vari√°vel s√£o mostrados abaixo. </p><br><p>  Um Post literal com redu√ß√£o de 2 de uma vari√°vel x √© representado como x <sub>i</sub> , onde i ‚àà {0,1,2}.  Quando x = i, ent√£o xi = 2, caso contr√°rio xi = 0. Os literais p√≥s reduzidos em 2 de uma vari√°vel s√£o mostrados abaixo.  Este exemplo utiliza diferentes conjuntos de literais para formar express√µes Max-Min, conforme discutido anteriormente. </p><br><p><img src="https://habrastorage.org/webt/g-/el/8h/g-el8hdxodjaxlkpi2epjh2phqs.png" width="250"><img src="https://habrastorage.org/webt/aw/pb/nx/awpbnxod11cict52_8xtkrwjs8m.png" width="240"><img src="https://habrastorage.org/webt/zc/uy/gt/zcuygt1t0x_6b0gkrkr0qmzui60.png" width="130"></p><br><p>  <strong>Minterm</strong> : Quando literais de vari√°veis ‚Äã‚Äãde uma fun√ß√£o s√£o combinados usando a opera√ß√£o Min, o termo √© chamado minterm.  Por exemplo, para uma fun√ß√£o l√≥gica tern√°ria de 3 vari√°veis ‚Äã‚ÄãF (x, y, z), xyz e xz s√£o dois exemplos de mintermos. </p><br><p>  <strong>Express√£o de max e min</strong> : quando dois ou mais mintermos s√£o combinados usando opera√ß√µes Max, a express√£o √© chamada de express√£o de Max de minterms (Max-Min).  Por exemplo, para uma fun√ß√£o l√≥gica tern√°ria de 3 vari√°veis, F (x, y, z) = xy + yz + xyz √© um exemplo de uma express√£o Max-Min. </p><br><p>  Qualquer fun√ß√£o F (x, y, z) sempre pode ser representada como </p><br><img src="https://habrastorage.org/webt/k6/ym/oe/k6ymoexzhobo2u2jka3wsvzfcse.png" width="230"><br><p><br>  Tr√™s m√©todos b√°sicos para minimizar as fun√ß√µes tern√°rias s√£o: </p><br><ol><li>  Manipula√ß√£o da express√£o da √°lgebra como na √°lgebra booleana. </li><li>  O m√©todo tabular. </li><li>  M√©todo de mapa tern√°rio K. <br>  Para a implementa√ß√£o de circuitos tern√°rios, √© necess√°rio converter a vari√°vel tern√°ria em vari√°vel un√°ria (usando a tabela P√≥s-literais com 2 redu√ß√µes). </li></ol><br><h1 id="ternary-half-adder">  Meio adicionador tern√°rio </h1><br><p>  Um circuito para a adi√ß√£o de dois n√∫meros de 1 trit √© referido como meio adicionador.  o circuito n√£o considera uma carga gerada na adi√ß√£o anterior.  O processo de adi√ß√£o no sistema l√≥gico tern√°rio √© mostrado abaixo.  Aqui A e B s√£o duas entradas e soma (S) e transporte (CARRY) <br>  s√£o duas sa√≠das. </p><br><img src="https://habrastorage.org/webt/1r/0i/9h/1r0i9hfkpbig_jstbggckqg3opg.png" width="400"><br><p><br>  <strong>An√°lise</strong> </p><br><p>  Um mapa de karnaugh (K-map) √© usado para representar a soma e transportar a sa√≠da.  Os mapas K s√£o √∫teis para minimiza√ß√£o e otimiza√ß√£o de circuitos l√≥gicos.  Aqui √© utilizado um mapa K de 2 entradas.  Como nenhum agrupamento de 2 e 1 √© poss√≠vel, a equa√ß√£o de sa√≠da √© a seguinte. </p><br><p><img src="https://habrastorage.org/webt/x9/yn/7s/x9yn7szwuqyscpokre3_s1lmxyo.png" width="300"><img src="https://habrastorage.org/webt/cv/yu/74/cvyu74b0_9pmwtv3zuwk-pnr1fq.png" width="300"></p><br><p>  <strong>Implementa√ß√£o</strong> </p><br><div class="spoiler">  <b class="spoiler_title">Circuito tern√°rio somador / verilog</b> <div class="spoiler_text"><pre><code class="plaintext hljs">module half_adder ( input [1:0] A, [1:0] B, output [1:0] sum, [1:0] carry ); wire [1:0] temp = 2'b01; wire [1:0] a0, a1, a2, b0, b1, b2; wire [1:0] i0, i1, i2, i3, i4, i5; wire [1:0] o0, o1, o2, o3, o4; wire [1:0] c0, c1, c2, c3; mask msk_1(A, a0, a1, a2); mask msk_2(B, b0, b1, b2); andgate and_1(a2,b0,i0); andgate and_2(a1,b1,i1); andgate and_3(a0,b2,i2); // partial products orgate or_1(i0, i1, o0); orgate or_2(o0, i2, o1); // f1 andgate and_4(a1,b0,i3); andgate and_5(a0,b1,i4); andgate and_6(a2,b2,i5); // partial products orgate or_3(i3, i4, o2); orgate or_4(o2, i5, o3); // f2 andgate and_7(o3,temp,o4); // 1.f2 andgate andc_0(a2,b1,c0); andgate andc_1(a1,b2,c1); orgate orc_0(c0,c1,c2); orgate orc_1(c2,i5,c3); andgate andc_2(c3,temp,carry); // carry orgate or_5(o1, o4, sum); // sum endmodule</code> </pre> </div></div><br><h1 id="ternary-full-adder">  Somador completo tern√°rio </h1><br><p>  Como com os meio aditivos, um est√°gio de um somador completo tern√°rio pode ser descrito por uma tabela num√©rica que fornece a soma <em>SUM</em> e executa <em>CARRY</em> como uma fun√ß√£o das tr√™s entradas <em>A, B,</em> juntamente com o carry em <em>C</em> : </p><br><img src="https://habrastorage.org/webt/tb/re/7u/tbre7ug6vxqbc6jkd0syxh1izog.png" width="400"><br><p><br></p><br><p>  <strong>An√°lise</strong> </p><br><p>  Um mapa de karnaugh (K-map) √© usado para representar a soma e transportar a sa√≠da.  Os mapas K s√£o √∫teis para minimiza√ß√£o e otimiza√ß√£o de circuitos l√≥gicos.  Aqui √© utilizado um mapa K de 3 entradas. </p><br><p><img src="https://habrastorage.org/webt/vg/ix/sz/vgixszs7s3zmvtwvqqxm0zstc8y.png" width="350"><img src="https://habrastorage.org/webt/tz/cc/xo/tzccxoy0vcguqtpvtqih9v9r6ie.png" width="300"></p><br><p><img src="https://habrastorage.org/webt/gy/rw/qh/gyrwqhm-qvv8iuscx8mlndyw1qc.png" width="350"><img src="https://habrastorage.org/webt/7d/fk/rf/7dfkrfolvkwzigvgxglbc2t2vty.png" width="300"></p><br><p>  <strong>Implementa√ß√£o</strong> </p><br><div class="spoiler">  <b class="spoiler_title">Circuito somador tern√°rio / verilog</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module ternary_full_adder ( input [1:0] A, [1:0] B, [1:0] c_in, output [1:0] sum, [1:0] c_out ); wire [1:0] temp1 = 2'b01; wire [1:0] temp2 = 2'b00; wire [1:0] a0, a1, a2, b0, b1, b2, a20; wire [1:0] i0, i1, i2, i3, i4; wire [1:0] i5, i6, i7, i8, i9, i10, i11, i12, i13, i14, i15, i16, i17; wire [1:0] o0, o1, o2, o3, o4, o5, o6, o7, o8, o9; wire [1:0] c0, c1, c2; wire [1:0] h0, h1, h2, h3, h4, h5, h6, h7; wire [1:0] t0, t1, t2, t3, t4, t5, t6, t7, t8, t9, t10, t11, t12, t13, t14, t15, t16; wire [1:0] g0, g1, g2, g3, g4, g5, g6, g7, g8, g9, g10, g11, g12, g13, g14, g15; mask mk_1(A, a0, a1, a2); mask mk_2(B, b0, b1, b2); mask mk_3(c_in, c0, c1, c2); andgate3 and3_1(a2,b0,c0, i0); andgate3 and3_2(a1,b0,c1, i1); andgate3 and3_3(a0,b0,c2, i2); andgate3 and3_4(a1,b1,c0, i3); andgate3 and3_5(a0,b1,c1, i4); andgate3 and3_6(a2,b1,c2, i5); andgate3 and3_7(a0,b2,c0, i6); andgate3 and3_8(a2,b2,c1, i7); andgate3 and3_9(a1,b2,c2, i8); andgate3 and3_10(a1,b0,c0, i9); andgate3 and3_11(a0,b0,c1, i10); orgate or__(a2, a0, a20); andgate3 and3_12(a20,b0,c2, i11); // note a20 andgate3 and3_13(a0,b1,c0, i12); andgate3 and3_14(a2,b1,c1, i13); andgate3 and3_15(a1,B,c2, i14); andgate3 and3_16(a2,b2,c0, i15); andgate3 and3_17(a1,b2,c1, i16); andgate3 and3_18(temp2,b2,c2, i17); orgate or_1(i9, i10, o0); orgate or_2(o0, i11, o1); orgate or_3(o1, i12, o2); orgate or_4(o2, i13, o3); orgate or_5(o3, i14, o4); orgate or_6(o4, i15, o5); orgate or_7(o5, i16, o6); orgate or_8(o6, i17, o7); andgate and_1(o7, temp1, o8); // 1.f2 orgate or_9(i0, i1, h0); orgate or_10(h0, i2, h1); orgate or_11(h1, i3, h2); orgate or_12(h2, i4, h3); orgate or_13(h3, i5, h4); orgate or_14(h4, i6, h5); orgate or_15(h5, i7, h6); orgate or_16(h6, i8, h7); orgate or_17_(h7, o8, sum); // sum // carry andgate3 and3_19(a2,b2,c2, t0); // f1 andgate3 and3_20(a0,b1,c2, t1); andgate3 and3_21(a0,b2,c2, t2); andgate3 and3_22(a0,b2,c1, t3); andgate3 and3_23(a1,b2,c0, t4); andgate3 and3_24(a2,b2,c0, t5); andgate3 and3_25(a1,b1,c1, t6); andgate3 and3_26(a1,b2,c1, t7); andgate3 and3_27(a1,b0,c2, t8); andgate3 and3_28(a1,b1,c2, t9); andgate3 and3_29(a1,b2,c2, t10); andgate3 and3_25_(a2,b0,c2, t11); andgate3 and3_26_(a2,b1,c2, t12); andgate3 and3_27_(a2,b0,c1, t13); andgate3 and3_28_(a2,b1,c1, t14); andgate3 and3_29_(a2,b2,c1, t15); andgate3 and3_9_(a2,b1,c0, t16); orgate or_17(t1, t2, g0); orgate or_18(g0, t3, g1); orgate or_19(g1, t4, g2); orgate or_20(g2, t5, g3); orgate or_21(g3, t6, g4); orgate or_22(g4, t7, g5); orgate or_23(g5, t8, g6); orgate or_24(g6, t9, g7); orgate or_25(g7, t10, g8); orgate or_21_(g8, t11, g9); orgate or_22_(g9, t12, g10); orgate or_23_(g10, t13, g11); orgate or_24_(g11, t14, g12); orgate or_25_(g12, t15, g13); orgate or_5_(g13, t16, g14); //f2 andgate and_2(g14, temp1, g15); // 1.f2 orgate or_26(g15, t0, c_out); // carry endmodule</code> </pre> </div></div><br><h1 id="ternary-full-subtractor">  Subtrator completo tern√°rio </h1><br><p>  O subtrator completo tern√°rio √© um circuito que subtrai duas entradas e empr√©stimos anteriores.  A tabela de verdade para Subtractor √© mostrada abaixo </p><br><img src="https://habrastorage.org/webt/rs/em/yj/rsemyjk_c08-9regakdq8zfl8ve.png" width="350"><br><div class="spoiler">  <b class="spoiler_title">An√°lise e Implementa√ß√£o do Subtrator Completo Tern√°rio</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/q6/ft/a4/q6fta4jdumlp-a1rkn8ztcd-nok.png" width="300"><img src="https://habrastorage.org/webt/lx/dc/p4/lxdcp4h6fwhybpjqh-piev_szl4.png" width="300"></p><br><img src="https://habrastorage.org/webt/fn/-e/uq/fn-euquomq2xo5p48w9rdckyoxm.png" width="500"><br><img src="https://habrastorage.org/webt/nu/53/te/nu53tesyiintihz2pr3l1cioeng.png" width="500"><br><div class="spoiler">  <b class="spoiler_title">C√≥digo</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module full_subtractor( input [1:0] P, Q, b_in, output [1:0] diff, b_out ); wire [1:0] temp1 = 2'b01; wire [1:0] temp2 = 2'b10; wire [1:0] a0, a1, a2, b0, b1, b2; wire [1:0] i0, i1, i2, i3, i4, i5, i6, i7, i8, i9, i10, i11, i12, i13, i14, i15, i16, i17; wire [1:0] c0, c1, c2, c3; wire [1:0] h0, h1, h2, h3, h4, h5, h6, h7, h8, h9, h10, h11; wire [1:0] t0, t1, t2, t3, t4, t5, t6, t7, t8, t9; wire [1:0] p0, p1, p2; wire [1:0] q0, q1, q2; mask mk_1(P, p0, p1, p2); mask mk_2(Q, q0, q1, q2); mask mk_3(b_in, b0, b1, b2); andgate and_0(p0, q1, i0); andgate3 and3_0(p2, p1, q2, i1); orgate or_0(i0, i1, i2); andgate and_1(b0, i2, i3); // first expression andgate and_2(p0, q0, i4); andgate and_3(p1, q1, i5); andgate and_4(p2, q2, i6); orgate or_1(i4, i5, i7); orgate or_2(i7, i6, i8); andgate and_5(i8, b1, i9); // second expression andgate and_6(p1, q0, i10); andgate and_7(p0, q2, i11); andgate and_8(p2, q1, i12); orgate or_3(i10, i11, i13); orgate or_4(i13, i12, i14); andgate and_9(i14, b2, i15); // third expression orgate or_5(i3, i9, i16); orgate or_6(i16, i15, c0); //f1 orgate or_7(i10, i12, t0); orgate or_8(t0, i11, t1); andgate and_10(t1, b0, t2); // 1 expression andgate and_11(p1, q2, i17); orgate or_9(i4, i17, t3); andgate and_12(t3, b1, t4); // 1- expression orgate or_10(i4, i5, t5); orgate or_11(t5, i6, t6); andgate and_12_(t6, b2, t7); // 1-- expression orgate or_12(t2, t4, t8); orgate or_13(t8, t7, t9); andgate and_13(t9, temp1, c1); orgate or_14(c0, c1, diff); // difference orgate or_15(q1, q2, h0); andgate and_14(h0, temp2, h1); andgate and_15(h1, b2, h3); // 1 b orgate or_16(i0, i11, h4); andgate and_16(h4, temp2, h5); // 1- b andgate and_17(i17, temp2, h6); // 1-- b andgate3 and3_1(p2, q2, b1, h7); // 1--- b andgate3 and3_2(p1, q0, b2, h8); // 1---- b orgate or_17(h3, h5, h9); orgate or_18(h9, h6, h10); orgate or_19(h10, h7, h11); orgate or_20(h11, h8, b_out); // borrow endmodule</code> </pre> </div></div></div></div><br><h1 id="ternary-ripple-carry-adder">  Ondulador tern√°rio transportador somador </h1><br><p>  O RCA (Ripple-carry Adder) √© um circuito bem conhecido para realizar a adi√ß√£o de dois n√∫meros por somadores tern√°rios completos em cascata.  Um RCA tern√°rio √© bastante semelhante ao seu equivalente bin√°rio.  Um meio somador tern√°rio √© empregado para adicionar os d√≠gitos tern√°rios menos significativos.  O restante √© resumido por Ternary Full Adders.  Como mencionado anteriormente, o Ternary Full Adder adiciona tr√™s vari√°veis ‚Äã‚Äãde entrada tern√°rias. </p><br><img src="https://habrastorage.org/webt/ek/na/sr/eknasrimeeonnceutvyzjzfml5w.png"><br><p>  <strong>Implementa√ß√£o</strong> </p><br><div class="spoiler">  <b class="spoiler_title">c√≥digo verilog: ondula√ß√£o tern√°ria</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module ternary_ripple_adder ( input [15:0] input1 , input [15:0] input2 , output [15:0] out , output [1:0] overflow_trit ); wire [15:0] carry ; reg tem; assign carry[0] = tem; assign carry[1] = tem; always @(input1, input2) begin tem &lt;= 1'b0; end generate genvar i; for (i = 0; i &lt;= 12; i=i+2) begin full_add af({input1[i+1],input1[i]}, {input2[i+1],input2[i]}, {carry[i+1],carry[i]}, {out[i+1], out[i]}, {carry[i+3],carry[i+2]}); end full_add af({input1[15],input1[14]}, {input2[15],input2[14]}, {carry[15],carry[14]}, {out[15], out[14]}, overflow_trit); endgenerate endmodule</code> </pre> </div></div><br><h1 id="ternary-comparators">  Comparadores tern√°rios </h1><br><p>  O circuito comparador tern√°rio acampa duas entradas X <sub>1</sub> , X <sub>2</sub> e, consequentemente, gera a sa√≠da como X <sub>1</sub> = X <sub>2</sub> , X <sub>1</sub> &gt; X <sub>2</sub> , X <sub>1</sub> &lt;X <sub>2</sub> .  A tabela de verdade para um comparador tern√°rio √© mostrada abaixo </p><br><img src="https://habrastorage.org/webt/lh/0_/r_/lh0_r_dre7sfrm-_-fazrp4jgfq.png" width="300"><br><p><br></p><br><div class="spoiler">  <b class="spoiler_title">An√°lise e implementa√ß√£o</b> <div class="spoiler_text"><p>  A equa√ß√£o de sa√≠da para X <sub>1</sub> = X <sub>2</sub> , X <sub>1</sub> &gt; X <sub>2</sub> , X <sub>1</sub> &lt;X <sub>2</sub> √©: <br><br></p><br><img src="https://habrastorage.org/webt/kr/1b/xl/kr1bxlm7k1uly92ng6vtukbeecc.png" width="250"><br><p><br>  Os mapas k correspondentes s√£o mostrados abaixo <br><br><img src="https://habrastorage.org/webt/fw/6g/5f/fw6g5ffpx7svuikxzwnw4pc_xx0.png" width="200"><img src="https://habrastorage.org/webt/lz/bm/dc/lzbmdczv675meisdmlxhd1iteb8.png" width="200"><img src="https://habrastorage.org/webt/1z/lk/zb/1zlkzbrmvhkzms2fjryckhzgrou.png" width="200"></p><br><div class="spoiler">  <b class="spoiler_title">C√≥digo</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module ternary_comparators ( input [1:0] x1, x2, output [1:0] f1, f2, f3 ); wire [1:0] t0, t1, t2, t3, t4, t5, t6, t7; wire [1:0] h0, h1, h2, h3, h4, h5; wire [1:0] x10, x11, x12; wire [1:0] x20, x21, x22; mask mk_1(x1, x10, x11, x12); mask mk_2(x2, x20, x21, x22); andgate and_0(x10, x20, t0); andgate and_1(x22, x22, t1); orgate or_0(t0, t1, h0); orgate or_1(h0, x11, h1); orgate or_2(h1, x21, f1); // x1 == x2 andgate and_2(x11, x20, t2); andgate and_3(x12, x20, t3); andgate and_4(x12, x21, t4); orgate or_3(t2, t3, h3); orgate or_4(h3, t4, f2); // x1&gt;x2 andgate and_5(x10, x21, t5); andgate and_6(x10, x22, t6); andgate and_7(x11, x22, t7); orgate or_5(t5, t6, h4); orgate or_6(h4, t7, f3); // x1&lt;X2 endmodule</code> </pre> </div></div></div></div><br><h1 id="ternary-multiplier">  Multiplicador tern√°rio </h1><br><p>  O multiplicador tern√°rio √© um circuito que multiplica dois n√∫meros de entrada e gera o produto correspondente.  A tabela de verdade para este circuito √© mostrada abaixo: </p><br><img src="https://habrastorage.org/webt/fd/uu/v1/fduuv1gzss5fvup5bmm9tklkrsa.png" width="250"><br><p><br></p><br><div class="spoiler">  <b class="spoiler_title">An√°lise e implementa√ß√£o</b> <div class="spoiler_text"><p>  A express√£o resultante para o produto e o transporte s√£o mostrados: </p><br><img src="https://habrastorage.org/webt/rm/ij/y4/rmijy4wgg9tdy4b5msszkuteeu8.png" width="300"><br><p><br>  Os mapas K correspondentes s√£o mostrados: <br><br><img src="https://habrastorage.org/webt/um/ng/5b/umng5byk6oymxo8v0tu7vlqljxk.png" width="250"><img src="https://habrastorage.org/webt/s1/lf/ux/s1lfuxq_vqs720zq4uaypox7ifi.png" width="250"></p><br><div class="spoiler">  <b class="spoiler_title">C√≥digo</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module ternary_multiplier ( input [1:0] A, [1:0] B, output [1:0] product, [1:0] carry ); wire [1:0] temp = 2'b01; wire [1:0] a0, a1, a2, b0, b1, b2; wire [1:0] i0, i1, i2, i3, i4, i5; wire [1:0] o0, o1, o2, o3, o4; mask msk_1(A, a0, a1, a2); mask msk_2(B, b0, b1, b2); andgate and_1(a1,b2,i0); andgate and_2(a2,b1,i1); orgate or_1(i0, i1, o0); // f1 andgate and_4(a1,b1,i3); andgate and_5(a2,b2,i4); orgate or_3(i3, i4, o2); andgate and_3(temp,o2,o3); orgate or_4(o3, o0, product); // product andgate andc_0(a2,b2,o4); andgate andc_1(temp,o4,carry); // carry endmodule</code> </pre> </div></div></div></div><br><h1 id="ternary-multiplexers-and-demultiplexers">  Multiplexadores e desmultiplexadores tern√°rios </h1><br><p>  Multiplexador √© um circuito com v√°rias entradas e uma √∫nica sa√≠da.  Tamb√©m √© conhecido como decodificador.  A fun√ß√£o de sa√≠da do multiplexador √© determinada pelo n√∫mero de linhas de fun√ß√£o.  Assim, para 2 trit <br>  multiplexador, a sa√≠da ser√° 3 <sup>2</sup> = 9 e duas ser√£o as linhas de sele√ß√£o da fun√ß√£o.  Multiplexador ou seja, fun√ß√£o <br>  A l√≥gica de sele√ß√£o seleciona 1 de 9 fun√ß√µes como sa√≠da.  A l√≥gica de sele√ß√£o de fun√ß√£o √© implementada usando portas l√≥gicas.  A equa√ß√£o de sa√≠da da l√≥gica de sele√ß√£o de fun√ß√£o √©: </p><br><img src="https://habrastorage.org/webt/gh/qt/-j/ghqt-jyk-xoc3fth0ejacsotazy.png" width="500"><br><div class="spoiler">  <b class="spoiler_title">An√°lise</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/sz/x1/sv/szx1svchlgdpchhueqzpkfsr7ua.png" width="300"><img src="https://habrastorage.org/webt/db/bj/4a/dbbj4a4c_esxzsahk_x-wsywvic.png" width="200"></p><br><p>  O desmultiplexador tamb√©m √© conhecido como codificador.  Sua funcionalidade √© inversa √† do multiplexador.  Ele aceita a entrada √∫nica e a distribui por v√°rias sa√≠das </p></div></div><br><h1 id="simple-ternary-d-latch">  Trava tern√°ria simples </h1><br><p>  Embora o projeto de circuitos que implementam l√≥gica tern√°ria combinat√≥ria seja direto, o projeto de um elemento de mem√≥ria tern√°ria simples e robusto (por exemplo, trava) adequado para a implementa√ß√£o de circuitos integrados (IC) tem sido desafiador.  No entanto, uma trava tern√°ria simples pode ser obtida substituindo as portas bin√°rias NOR ou NAND usadas pelas correspondentes portas tern√°rias T_NOR ou T_NAND. </p><br><img src="https://habrastorage.org/webt/2m/x7/fg/2mx7fg6gctsgvxnbbowgrf5tdc0.png" width="550"><br><h1 id="simple-ternary-d-flip-flap-flop">  Flip-flap-flop simples de Tern√°rio D </h1><br><p>  O flip-flop tern√°rio D do escravo mestre (MS) D √© realizado com base nos trincos D tern√°rios.  Isso √© semelhante √† maneira como o flip-flop bin√°rio D (FF) √© realizado usando trincos D bin√°rios.  O diagrama l√≥gico e a descri√ß√£o da opera√ß√£o do flip-flop bin√°rio D da MS s√£o bem conhecidos.  Para implementar o <abbr title="Mestre escravo">MS</abbr> tern√°rio D <abbr title="Flip flap flop">FFF</abbr> , substitu√≠mos as travas D bin√°rias pelas travas D tern√°rias (realizadas com as portas m√≠nimas negadas tern√°rias de duas entradas - NAND) e os inversores bin√°rios por inversores tern√°rios simples (STI).  As tabelas verdadeiras para os circuitos NAND tern√°rios e STI tern√°rios s√£o mostradas </p><br><div class="spoiler">  <b class="spoiler_title">Tabela da verdade para circuitos nand e sti</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/6k/11/so/6k11sode99527pwa_juppe2-oh0.png" width="350"><img src="https://habrastorage.org/webt/tu/wi/pz/tuwipzzcpk7atmn8mc2f39rtir4.png" width="200"></p></div></div><br><p>  Para MS tern√°rio D FFF com rel√≥gio bin√°rio, os dados s√£o tern√°rios (l√≥gica 0, 1 e 2) e o rel√≥gio √© bin√°rio (baixo e alto - em nosso <br>  implementa√ß√£o, l√≥gica 0 e 2).  O MS tern√°rio D FFF com <br>  rel√≥gio bin√°rio pode ler os dados quando o rel√≥gio passa de baixo para <br>  alto (margem positiva) ou de alto a baixo (margem negativa), dependendo <br>  no n√∫mero de ISTs. </p><br><p>  As entradas do D FFF tern√°rio s√£o Data e Clk, e as sa√≠das s√£o Q e Not_Q.  O sinal do rel√≥gio √© bin√°rio e os n√≠veis l√≥gicos s√£o denotados 0 e 2, a fim de manter a correspond√™ncia com a implementa√ß√£o el√©trica </p><br><div class="spoiler">  <b class="spoiler_title">Simula√ß√£o</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/rb/1d/fm/rb1dfmjougqamdhp1wwp4ebuvkm.png" width="350"><img src="https://habrastorage.org/webt/uk/4u/zw/uk4uzwfhqa-lfga625eh01uqpds.png" width="300"></p></div></div><br><hr><br><img src="https://habrastorage.org/webt/j5/sx/0p/j5sx0p1fb2aiqhkdkfelhpipelw.png" width="600"><br><p><br></p><br><h1 id="1-bit-ternary-arithmetic-and-logic-unit-t-alu">  Unidade aritm√©tica e l√≥gica tern√°ria de 1 bit (T-ALU) </h1><br><p>  A Unidade L√≥gica Aritm√©tica Tern√°ria (ALU) √© um circuito digital usado para executar opera√ß√µes aritm√©ticas e l√≥gicas.  Ele representa o bloco de constru√ß√£o fundamental da Unidade Central de Processamento (CPU) de um computador tern√°rio.  A ALU realiza opera√ß√µes aritm√©ticas, como opera√ß√µes de adi√ß√£o, subtra√ß√£o, multiplica√ß√£o e l√≥gica, comparando NAND, NOR, NOT, AND e OR.  Abaixo √© mostrada uma arquitetura primitiva de uma ULA de 1 trit </p><br><img src="https://habrastorage.org/webt/1c/za/nr/1czanrqwlzh-mg4zkbr7pgspjtm.png" width="600"><br><div class="spoiler">  <b class="spoiler_title">Tabela da verdade e funcionando para T-ALU</b> <div class="spoiler_text"><p><img src="https://habrastorage.org/webt/ke/s4/-q/kes4-qpjjg25fkz8gvrptpxiju4.png" width="300"><img src="https://habrastorage.org/webt/yb/e-/ud/ybe-udn3yfiz63ihwgtniya8epa.png" width="260"></p></div></div><br><p>  Os componentes b√°sicos da ALU s√£o decodificadores, l√≥gica de sele√ß√£o de fun√ß√£o (Multiplexador), porta de transmiss√£o e m√≥dulos de processamento separados.  A l√≥gica de sele√ß√£o de fun√ß√£o seleciona 1 de 9 fun√ß√µes listadas, dependendo do estado l√≥gico nas linhas de sele√ß√£o de fun√ß√£o W e Z. </p><br><p>  As linhas de sa√≠da da l√≥gica de sele√ß√£o s√£o conectadas ao TG (gate tern√°rio) associado a cada m√≥dulo.  Qualquer m√≥dulo √© selecionado apenas quando o TG associado est√° ativado, caso contr√°rio, √© isolado das linhas de dados.  Por exemplo, se a entrada das linhas de sele√ß√£o W e Z = 0, a sa√≠da E <sub>0</sub> da l√≥gica de sele√ß√£o √© alta (2), enquanto E <sub>1</sub> a E <sub>8</sub> √© baixa (0), portanto, o TG associado ao m√≥dulo adicionador ser√° ativado, permitindo que os dados <br>  linhas a serem conectadas aos m√≥dulos somadores, enquanto outros m√≥dulos s√£o isolados das linhas de dados. </p><br><p>  Finalmente, em cascata <strong>n / 2</strong> trit ALU fatias, um <strong>n</strong> trit ALU pode ser formado. </p></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt431726/">https://habr.com/ru/post/pt431726/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt431716/index.html">Robotron BIC A5105 - Pessoal desconhecido GDR</a></li>
<li><a href="../pt431718/index.html">Exibi√ß√£o em √°rvore do RecyclerView (sem bibliotecas de terceiros e matrizes filho)</a></li>
<li><a href="../pt431720/index.html">Dicas e truques do portf√≥lio do UX Designer</a></li>
<li><a href="../pt431722/index.html">Retrospectiva: como come√ßou a era dos transistores e como a cultura de inicializa√ß√£o se desenvolveu nas d√©cadas de 1940 e 1950</a></li>
<li><a href="../pt431724/index.html">Tableau Software apresenta a interface de visualiza√ß√£o de linguagem natural</a></li>
<li><a href="../pt431730/index.html">Windows Server 2019</a></li>
<li><a href="../pt431732/index.html">Vis√£o do testador sobre manuten√ß√£o de software</a></li>
<li><a href="../pt431734/index.html">Como atualizar o belongs_to para funcionar duas vezes mais r√°pido (gem database_validations)</a></li>
<li><a href="../pt431736/index.html">O port√£o se fecha. Falta exatamente um m√™s para que o limite de compras com isen√ß√£o de impostos seja reduzido</a></li>
<li><a href="../pt431740/index.html">Transmiss√£o ao vivo Microsoft Connect Conference (); 2018</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>