Timing Analyzer report for toolflow
Fri Nov 22 19:19:20 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'iCLK'
 14. Slow 1200mV 85C Model Hold: 'iCLK'
 15. Slow 1200mV 85C Model Recovery: 'iCLK'
 16. Slow 1200mV 85C Model Removal: 'iCLK'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'iCLK'
 25. Slow 1200mV 0C Model Hold: 'iCLK'
 26. Slow 1200mV 0C Model Recovery: 'iCLK'
 27. Slow 1200mV 0C Model Removal: 'iCLK'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'iCLK'
 35. Fast 1200mV 0C Model Hold: 'iCLK'
 36. Fast 1200mV 0C Model Recovery: 'iCLK'
 37. Fast 1200mV 0C Model Removal: 'iCLK'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; toolflow                                                ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.69        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  23.4%      ;
;     Processor 3            ;  14.7%      ;
;     Processor 4            ;  12.6%      ;
;     Processors 5-12        ;   2.3%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; toolflow.sdc  ; OK     ; Fri Nov 22 19:19:19 2024 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; iCLK       ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iCLK } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 37.58 MHz ; 37.58 MHz       ; iCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; iCLK  ; -3.304 ; -29.793            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 0.329 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; iCLK  ; -0.796 ; -12.498               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 3.801 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; iCLK  ; 9.626 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'iCLK'                                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.304 ; mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a9~portb_address_reg0 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.125      ; 13.427     ;
; -3.284 ; mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a0~portb_address_reg0 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.119      ; 13.401     ;
; -2.358 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg       ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.048      ; 12.404     ;
; -2.102 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:2:REGI|s_Q                                         ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.413      ; 12.513     ;
; -1.971 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:3:REGI|s_Q                                         ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.370      ; 12.339     ;
; -1.902 ; mem:IMem|ram~43                                                                              ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; -0.051     ; 11.849     ;
; -1.410 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.064     ; 21.344     ;
; -1.274 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_we_reg      ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.053      ; 11.325     ;
; -1.220 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.168     ; 11.050     ;
; -1.201 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:30:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.064     ; 21.135     ;
; -1.192 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.170     ; 11.020     ;
; -1.190 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.170     ; 11.018     ;
; -1.189 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.170     ; 11.017     ;
; -1.183 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.170     ; 11.011     ;
; -1.104 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.188     ; 10.914     ;
; -1.093 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 10.917     ;
; -1.087 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.185     ; 10.900     ;
; -1.075 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 10.883     ;
; -1.073 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 10.881     ;
; -1.072 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 10.880     ;
; -1.066 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 10.874     ;
; -1.064 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.871     ;
; -1.058 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 10.869     ;
; -1.056 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 10.867     ;
; -1.055 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:2:REGI|s_Q                                         ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.301      ; 21.354     ;
; -1.055 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 10.866     ;
; -1.049 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 10.860     ;
; -1.035 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.193     ; 10.840     ;
; -1.033 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.193     ; 10.838     ;
; -1.032 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.193     ; 10.837     ;
; -1.026 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.193     ; 10.831     ;
; -1.006 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:3:REGI|s_Q                                         ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.258      ; 21.262     ;
; -0.988 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:31:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.076     ; 20.910     ;
; -0.977 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.194     ; 10.781     ;
; -0.960 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.767     ;
; -0.959 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.766     ;
; -0.947 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.764     ;
; -0.943 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.168     ; 10.773     ;
; -0.942 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.168     ; 10.772     ;
; -0.937 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.197     ; 10.738     ;
; -0.930 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.193     ; 10.735     ;
; -0.928 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.193     ; 10.733     ;
; -0.927 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.193     ; 10.732     ;
; -0.921 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.193     ; 10.726     ;
; -0.920 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.183     ; 10.735     ;
; -0.918 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.183     ; 10.733     ;
; -0.917 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.183     ; 10.732     ;
; -0.915 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 10.752     ;
; -0.915 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 10.752     ;
; -0.911 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.183     ; 10.726     ;
; -0.911 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:4:REGI|s_Q                                         ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot          ; iCLK         ; iCLK        ; 10.000       ; 0.423      ; 11.332     ;
; -0.877 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.185     ; 10.690     ;
; -0.848 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 10.659     ;
; -0.846 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:2:REGI|s_Q                                         ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:30:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.301      ; 21.145     ;
; -0.846 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 10.657     ;
; -0.845 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 10.656     ;
; -0.840 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:29:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.064     ; 20.774     ;
; -0.839 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 10.650     ;
; -0.832 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.197     ; 10.633     ;
; -0.826 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.188     ; 10.636     ;
; -0.825 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.188     ; 10.635     ;
; -0.820 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 10.631     ;
; -0.809 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.185     ; 10.622     ;
; -0.808 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.185     ; 10.621     ;
; -0.801 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; 0.240      ; 11.039     ;
; -0.799 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.616     ;
; -0.799 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.616     ;
; -0.797 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:3:REGI|s_Q                                         ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:30:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; 0.258      ; 21.053     ;
; -0.789 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 10.600     ;
; -0.786 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.593     ;
; -0.785 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.592     ;
; -0.782 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.188     ; 10.592     ;
; -0.782 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.178     ; 10.602     ;
; -0.782 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.178     ; 10.602     ;
; -0.779 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_we_reg       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:30:REGI|s_Q ; iCLK         ; iCLK        ; 20.000       ; -0.076     ; 20.701     ;
; -0.774 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.179     ; 10.593     ;
; -0.770 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 10.588     ;
; -0.760 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.189     ; 10.569     ;
; -0.759 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.184     ; 10.573     ;
; -0.759 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.184     ; 10.573     ;
; -0.758 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.178     ; 10.578     ;
; -0.758 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.189     ; 10.567     ;
; -0.757 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.189     ; 10.566     ;
; -0.756 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; 0.285      ; 11.039     ;
; -0.753 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 10.561     ;
; -0.751 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 10.559     ;
; -0.751 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.189     ; 10.560     ;
; -0.750 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 10.558     ;
; -0.750 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.557     ;
; -0.745 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.562     ;
; -0.744 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 10.552     ;
; -0.743 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.560     ;
; -0.742 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.559     ;
; -0.741 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.182     ; 10.557     ;
; -0.739 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.182     ; 10.555     ;
; -0.738 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q           ; iCLK         ; iCLK        ; 10.000       ; -0.182     ; 10.554     ;
; -0.736 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.553     ;
; -0.732 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.182     ; 10.548     ;
; -0.729 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 10.547     ;
; -0.727 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q            ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 10.545     ;
+--------+----------------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'iCLK'                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.329 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.512      ; 1.027      ;
; 0.366 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.442      ; 1.030      ;
; 0.387 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.442      ; 1.051      ;
; 0.388 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.442      ; 1.052      ;
; 0.407 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.674      ;
; 0.421 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.707      ;
; 0.426 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.710      ;
; 0.427 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.694      ;
; 0.428 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.695      ;
; 0.429 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.713      ;
; 0.430 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:10:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.697      ;
; 0.431 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:14:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.698      ;
; 0.432 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.716      ;
; 0.432 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.699      ;
; 0.435 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 1.135      ;
; 0.436 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:6:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.703      ;
; 0.492 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:23:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.472      ; 1.186      ;
; 0.496 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:16:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.472      ; 1.190      ;
; 0.496 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:6:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.472      ; 1.190      ;
; 0.514 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:14:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.475      ; 1.211      ;
; 0.524 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.472      ; 1.218      ;
; 0.525 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.509      ; 1.220      ;
; 0.526 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.472      ; 1.220      ;
; 0.528 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.472      ; 1.222      ;
; 0.539 ; reg_NPC:g_NBITREG_PC|dffgPC:\G_NBit_Reg1:22:REGI|s_Q            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.825      ;
; 0.543 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.827      ;
; 0.546 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.830      ;
; 0.546 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.830      ;
; 0.555 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.821      ;
; 0.559 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.825      ;
; 0.564 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 0.849      ;
; 0.567 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q        ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.510      ; 1.263      ;
; 0.575 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.842      ;
; 0.584 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.868      ;
; 0.586 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.870      ;
; 0.596 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.880      ;
; 0.597 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:9:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.472      ; 1.291      ;
; 0.598 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.866      ;
; 0.599 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:9:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.867      ;
; 0.599 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.867      ;
; 0.599 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.866      ;
; 0.600 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.867      ;
; 0.600 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.867      ;
; 0.600 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.867      ;
; 0.600 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.867      ;
; 0.600 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.866      ;
; 0.600 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:16:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.866      ;
; 0.601 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.868      ;
; 0.601 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.868      ;
; 0.601 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.082      ; 0.869      ;
; 0.601 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.868      ;
; 0.601 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.868      ;
; 0.602 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:7:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.869      ;
; 0.602 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.869      ;
; 0.602 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.869      ;
; 0.602 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.868      ;
; 0.602 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.868      ;
; 0.603 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.869      ;
; 0.609 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:5:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.875      ;
; 0.611 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.433      ; 1.266      ;
; 0.618 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:31:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.884      ;
; 0.621 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.888      ;
; 0.623 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:13:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:13:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.890      ;
; 0.627 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.911      ;
; 0.628 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.894      ;
; 0.631 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.898      ;
; 0.633 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.917      ;
; 0.633 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:11:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.472      ; 1.327      ;
; 0.636 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:2:REGI|s_Q   ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:2:REGI|s_Q                                          ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.903      ;
; 0.638 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:28:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.431      ; 1.291      ;
; 0.642 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.100      ; 0.928      ;
; 0.644 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.928      ;
; 0.645 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.929      ;
; 0.647 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.447      ; 1.316      ;
; 0.647 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:7:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.434      ; 1.303      ;
; 0.648 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.932      ;
; 0.651 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.917      ;
; 0.652 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 1.333      ;
; 0.653 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.081      ; 0.920      ;
; 0.654 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.938      ;
; 0.656 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:10:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.472      ; 1.350      ;
; 0.660 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.450      ; 1.332      ;
; 0.665 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.931      ;
; 0.665 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.080      ; 0.931      ;
; 0.667 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.447      ; 1.336      ;
; 0.667 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.951      ;
; 0.669 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.447      ; 1.338      ;
; 0.669 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.450      ; 1.341      ;
; 0.669 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.450      ; 1.341      ;
; 0.669 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.953      ;
; 0.669 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.953      ;
; 0.671 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.098      ; 0.955      ;
; 0.672 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.555      ; 1.413      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'iCLK'                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.796 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.168     ; 10.626     ;
; -0.796 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.168     ; 10.626     ;
; -0.796 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.168     ; 10.626     ;
; -0.773 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 10.596     ;
; -0.763 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.164     ; 10.597     ;
; -0.761 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.174     ; 10.585     ;
; -0.757 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.173     ; 10.582     ;
; -0.698 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.158     ; 10.538     ;
; -0.680 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.188     ; 10.490     ;
; -0.680 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.188     ; 10.490     ;
; -0.680 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.188     ; 10.490     ;
; -0.663 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.185     ; 10.476     ;
; -0.663 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.185     ; 10.476     ;
; -0.663 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.185     ; 10.476     ;
; -0.657 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.195     ; 10.460     ;
; -0.647 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.184     ; 10.461     ;
; -0.645 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.194     ; 10.449     ;
; -0.641 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.193     ; 10.446     ;
; -0.640 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.447     ;
; -0.640 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.447     ;
; -0.640 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.447     ;
; -0.640 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 10.446     ;
; -0.630 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.447     ;
; -0.628 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.435     ;
; -0.624 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 10.432     ;
; -0.617 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.198     ; 10.417     ;
; -0.607 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 10.418     ;
; -0.605 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.197     ; 10.406     ;
; -0.601 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.196     ; 10.403     ;
; -0.582 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.178     ; 10.402     ;
; -0.565 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 10.388     ;
; -0.542 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.359     ;
; -0.535 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.342     ;
; -0.535 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.342     ;
; -0.535 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.342     ;
; -0.523 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.340     ;
; -0.523 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.340     ;
; -0.523 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.340     ;
; -0.512 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.198     ; 10.312     ;
; -0.502 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 10.313     ;
; -0.500 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.188     ; 10.310     ;
; -0.500 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.197     ; 10.301     ;
; -0.496 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.196     ; 10.298     ;
; -0.493 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 10.330     ;
; -0.493 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 10.330     ;
; -0.493 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 10.330     ;
; -0.493 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.161     ; 10.330     ;
; -0.490 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.177     ; 10.311     ;
; -0.488 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 10.299     ;
; -0.484 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.186     ; 10.296     ;
; -0.453 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.185     ; 10.266     ;
; -0.453 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.185     ; 10.266     ;
; -0.453 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.185     ; 10.266     ;
; -0.437 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.254     ;
; -0.430 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 10.236     ;
; -0.425 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.171     ; 10.252     ;
; -0.420 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.237     ;
; -0.418 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.191     ; 10.225     ;
; -0.414 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.190     ; 10.222     ;
; -0.376 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.193     ;
; -0.376 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.193     ;
; -0.376 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.193     ;
; -0.376 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.181     ; 10.193     ;
; -0.365 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 10.176     ;
; -0.365 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 10.176     ;
; -0.365 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.187     ; 10.176     ;
; -0.359 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.178     ; 10.179     ;
; -0.359 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.178     ; 10.179     ;
; -0.359 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.178     ; 10.179     ;
; -0.359 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.178     ; 10.179     ;
; -0.358 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.240      ; 10.596     ;
; -0.358 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.188     ; 10.168     ;
; -0.358 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.188     ; 10.168     ;
; -0.358 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.188     ; 10.168     ;
; -0.355 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.175     ; 10.178     ;
; -0.350 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.179     ; 10.169     ;
; -0.350 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.179     ; 10.169     ;
; -0.350 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.179     ; 10.169     ;
; -0.348 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 10.597     ;
; -0.348 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.251      ; 10.597     ;
; -0.347 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.240      ; 10.585     ;
; -0.346 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 10.164     ;
; -0.346 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 10.164     ;
; -0.346 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.180     ; 10.164     ;
; -0.342 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.194     ; 10.146     ;
; -0.341 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.243      ; 10.582     ;
; -0.341 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.243      ; 10.582     ;
; -0.337 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.250      ; 10.585     ;
; -0.336 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.184     ; 10.150     ;
; -0.336 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.184     ; 10.150     ;
; -0.336 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.184     ; 10.150     ;
; -0.336 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.184     ; 10.150     ;
; -0.335 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.195     ; 10.138     ;
; -0.334 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.178     ; 10.154     ;
; -0.334 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.178     ; 10.154     ;
; -0.334 ; regFile:g_REGFILE|reg_N:\G_N_Reg:4:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.178     ; 10.154     ;
; -0.332 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.183     ; 10.147     ;
; -0.330 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.193     ; 10.135     ;
; -0.327 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.186     ; 10.139     ;
; -0.326 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.192     ; 10.132     ;
+--------+------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'iCLK'                                                                                                                                                                          ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.801 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.147      ; 4.134      ;
; 3.801 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.147      ; 4.134      ;
; 3.948 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 4.242      ;
; 3.948 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 4.242      ;
; 3.948 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 4.242      ;
; 3.948 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 4.242      ;
; 3.948 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.108      ; 4.242      ;
; 4.172 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.138      ; 4.496      ;
; 4.172 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.138      ; 4.496      ;
; 4.172 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.138      ; 4.496      ;
; 4.172 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.138      ; 4.496      ;
; 4.184 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.563      ; 4.933      ;
; 4.184 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.563      ; 4.933      ;
; 4.235 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.109      ; 4.530      ;
; 4.235 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.109      ; 4.530      ;
; 4.235 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.109      ; 4.530      ;
; 4.256 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.092      ; 4.534      ;
; 4.259 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.094      ; 4.539      ;
; 4.259 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.094      ; 4.539      ;
; 4.260 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.101      ; 4.547      ;
; 4.268 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.102      ; 4.556      ;
; 4.268 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.102      ; 4.556      ;
; 4.274 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.091      ; 4.551      ;
; 4.285 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.568      ; 5.039      ;
; 4.285 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                   ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.568      ; 5.039      ;
; 4.362 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.524      ; 5.072      ;
; 4.362 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.524      ; 5.072      ;
; 4.362 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.524      ; 5.072      ;
; 4.362 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.524      ; 5.072      ;
; 4.362 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.524      ; 5.072      ;
; 4.453 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.529      ; 5.168      ;
; 4.453 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.529      ; 5.168      ;
; 4.453 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.529      ; 5.168      ;
; 4.453 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.529      ; 5.168      ;
; 4.453 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.529      ; 5.168      ;
; 4.460 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.327     ; 4.319      ;
; 4.460 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.327     ; 4.319      ;
; 4.460 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.327     ; 4.319      ;
; 4.460 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.327     ; 4.319      ;
; 4.496 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.576      ; 5.258      ;
; 4.496 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.576      ; 5.258      ;
; 4.496 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.576      ; 5.258      ;
; 4.496 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:0:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.576      ; 5.258      ;
; 4.496 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:AluSrc|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.576      ; 5.258      ;
; 4.521 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.534      ; 5.241      ;
; 4.521 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.542      ; 5.249      ;
; 4.521 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.534      ; 5.241      ;
; 4.521 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.542      ; 5.249      ;
; 4.522 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.541      ; 5.249      ;
; 4.522 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.541      ; 5.249      ;
; 4.531 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.534      ; 5.251      ;
; 4.531 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.534      ; 5.251      ;
; 4.532 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.528      ; 5.246      ;
; 4.532 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.529      ; 5.247      ;
; 4.532 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.530      ; 5.248      ;
; 4.532 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.533      ; 5.251      ;
; 4.532 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:2:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.531      ; 5.249      ;
; 4.532 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.533      ; 5.251      ;
; 4.532 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:2:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.531      ; 5.249      ;
; 4.532 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.529      ; 5.247      ;
; 4.532 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.530      ; 5.248      ;
; 4.532 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.528      ; 5.246      ;
; 4.533 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 5.233      ;
; 4.533 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.526      ; 5.245      ;
; 4.533 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.526      ; 5.245      ;
; 4.533 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.514      ; 5.233      ;
; 4.539 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.510      ; 5.235      ;
; 4.539 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.510      ; 5.235      ;
; 4.539 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 5.250      ;
; 4.539 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemToReg|s_Q                  ; iCLK         ; iCLK        ; 0.000        ; 0.525      ; 5.250      ;
; 4.539 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:luiCtrl|s_Q                   ; iCLK         ; iCLK        ; 0.000        ; 0.518      ; 5.243      ;
; 4.539 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.524      ; 5.249      ;
; 4.539 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.510      ; 5.235      ;
; 4.540 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:RegWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.521      ; 5.247      ;
; 4.541 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:3:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.512      ; 5.239      ;
; 4.541 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.512      ; 5.239      ;
; 4.541 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:2:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.512      ; 5.239      ;
; 4.551 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.503      ; 5.240      ;
; 4.551 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.503      ; 5.240      ;
; 4.551 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.503      ; 5.240      ;
; 4.551 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:29:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.503      ; 5.240      ;
; 4.552 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:7:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.512      ; 5.250      ;
; 4.552 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:7:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.512      ; 5.250      ;
; 4.553 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.508      ; 5.247      ;
; 4.553 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.508      ; 5.247      ;
; 4.554 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q      ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.568      ; 5.308      ;
; 4.554 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q      ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.568      ; 5.308      ;
; 4.562 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.483      ; 5.231      ;
; 4.562 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.483      ; 5.231      ;
; 4.562 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.483      ; 5.231      ;
; 4.562 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.483      ; 5.231      ;
; 4.564 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:0:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.494      ; 5.244      ;
; 4.564 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 5.231      ;
; 4.564 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.481      ; 5.231      ;
; 4.564 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:0:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.494      ; 5.244      ;
; 4.565 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:1:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.487      ; 5.238      ;
; 4.565 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:25:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.487      ; 5.238      ;
; 4.565 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:13:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.487      ; 5.238      ;
; 4.566 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.486      ; 5.238      ;
; 4.566 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:21:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.486      ; 5.238      ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 18.001 ns




+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 40.98 MHz ; 40.98 MHz       ; iCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; iCLK  ; -2.201 ; -4.594            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; iCLK  ; 0.306 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 0.042 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; iCLK  ; 3.402 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; iCLK  ; 9.646 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'iCLK'                                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.201 ; mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a9~portb_address_reg0 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot ; iCLK         ; iCLK        ; 10.000       ; 0.095      ; 12.295     ;
; -2.197 ; mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a0~portb_address_reg0 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot ; iCLK         ; iCLK        ; 10.000       ; 0.090      ; 12.286     ;
; -1.423 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg       ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot ; iCLK         ; iCLK        ; 10.000       ; 0.025      ; 11.447     ;
; -1.222 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:2:REGI|s_Q                                         ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot ; iCLK         ; iCLK        ; 10.000       ; 0.348      ; 11.569     ;
; -1.085 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:3:REGI|s_Q                                         ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot ; iCLK         ; iCLK        ; 10.000       ; 0.308      ; 11.392     ;
; -0.952 ; mem:IMem|ram~43                                                                              ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot ; iCLK         ; iCLK        ; 10.000       ; -0.078     ; 10.873     ;
; -0.427 ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_we_reg      ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot ; iCLK         ; iCLK        ; 10.000       ; 0.029      ; 10.455     ;
; -0.347 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.132     ; 10.214     ;
; -0.343 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.134     ; 10.208     ;
; -0.341 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.134     ; 10.206     ;
; -0.340 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.134     ; 10.205     ;
; -0.335 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.134     ; 10.200     ;
; -0.244 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.137     ; 10.106     ;
; -0.238 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 10.083     ;
; -0.234 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 10.077     ;
; -0.232 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 10.075     ;
; -0.231 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 10.074     ;
; -0.228 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 10.076     ;
; -0.226 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 10.069     ;
; -0.224 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 10.070     ;
; -0.222 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 10.068     ;
; -0.221 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 10.067     ;
; -0.216 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 10.062     ;
; -0.199 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 10.041     ;
; -0.195 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 10.035     ;
; -0.193 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 10.033     ;
; -0.192 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 10.032     ;
; -0.187 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 10.027     ;
; -0.135 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 9.975      ;
; -0.126 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 9.978      ;
; -0.125 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 9.968      ;
; -0.122 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 9.972      ;
; -0.120 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 9.970      ;
; -0.119 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 9.969      ;
; -0.115 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.132     ; 9.982      ;
; -0.114 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.132     ; 9.981      ;
; -0.114 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 9.964      ;
; -0.107 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 9.980      ;
; -0.107 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 9.980      ;
; -0.096 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 9.933      ;
; -0.083 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 9.925      ;
; -0.083 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:4:REGI|s_Q                                         ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot ; iCLK         ; iCLK        ; 10.000       ; 0.358      ; 10.440     ;
; -0.079 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 9.919      ;
; -0.077 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 9.917      ;
; -0.076 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 9.916      ;
; -0.071 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 9.911      ;
; -0.023 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.152     ; 9.870      ;
; -0.006 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 9.851      ;
; -0.005 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 9.850      ;
; -0.003 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 9.854      ;
; -0.003 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 9.854      ;
; 0.004  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.844      ;
; 0.005  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.843      ;
; 0.007  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.145     ; 9.847      ;
; 0.007  ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.145     ; 9.847      ;
; 0.020  ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 9.817      ;
; 0.033  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 9.809      ;
; 0.034  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 9.808      ;
; 0.036  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.812      ;
; 0.036  ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.812      ;
; 0.045  ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.803      ;
; 0.049  ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 9.797      ;
; 0.050  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; 0.243      ; 10.192     ;
; 0.051  ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 9.795      ;
; 0.052  ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 9.794      ;
; 0.057  ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 9.789      ;
; 0.064  ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 9.781      ;
; 0.068  ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 9.775      ;
; 0.070  ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 9.773      ;
; 0.071  ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 9.772      ;
; 0.076  ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 9.767      ;
; 0.092  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.285      ; 10.192     ;
; 0.106  ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 9.746      ;
; 0.107  ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 9.745      ;
; 0.110  ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 9.736      ;
; 0.110  ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:1:REGI|s_Q                                         ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot ; iCLK         ; iCLK        ; 10.000       ; 0.358      ; 10.247     ;
; 0.114  ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.155     ; 9.730      ;
; 0.114  ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.145     ; 9.740      ;
; 0.114  ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.141     ; 9.744      ;
; 0.114  ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.141     ; 9.744      ;
; 0.116  ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.155     ; 9.728      ;
; 0.117  ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.155     ; 9.727      ;
; 0.118  ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 9.734      ;
; 0.120  ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 9.732      ;
; 0.121  ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 9.731      ;
; 0.122  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; 0.254      ; 10.131     ;
; 0.122  ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.155     ; 9.722      ;
; 0.126  ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 9.726      ;
; 0.129  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:11:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.254      ; 10.124     ;
; 0.133  ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 9.720      ;
; 0.136  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.258      ; 10.121     ;
; 0.137  ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 9.714      ;
; 0.139  ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 9.712      ;
; 0.140  ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 9.711      ;
; 0.145  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:24:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.258      ; 10.112     ;
; 0.145  ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 9.706      ;
; 0.146  ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.247      ; 10.100     ;
; 0.148  ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 9.695      ;
; 0.149  ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 9.693      ;
; 0.150  ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 9.692      ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'iCLK'                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.306 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 0.945      ;
; 0.364 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.608      ;
; 0.370 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.396      ; 0.967      ;
; 0.382 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.642      ;
; 0.385 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.644      ;
; 0.387 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.646      ;
; 0.388 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.631      ;
; 0.390 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.396      ; 0.987      ;
; 0.390 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.649      ;
; 0.390 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.633      ;
; 0.392 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.396      ; 0.989      ;
; 0.394 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.638      ;
; 0.397 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.640      ;
; 0.397 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:10:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.639      ;
; 0.398 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:14:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.641      ;
; 0.399 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.472      ; 1.042      ;
; 0.401 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.643      ;
; 0.403 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:6:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.646      ;
; 0.456 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:23:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.422      ; 1.079      ;
; 0.462 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:16:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.422      ; 1.085      ;
; 0.462 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:6:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.421      ; 1.084      ;
; 0.471 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:14:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.425      ; 1.097      ;
; 0.481 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.422      ; 1.104      ;
; 0.482 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.466      ; 1.119      ;
; 0.484 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.421      ; 1.106      ;
; 0.485 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.421      ; 1.107      ;
; 0.489 ; reg_NPC:g_NBITREG_PC|dffgPC:\G_NBit_Reg1:22:REGI|s_Q            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.749      ;
; 0.493 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.752      ;
; 0.494 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.753      ;
; 0.494 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.753      ;
; 0.501 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.744      ;
; 0.507 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.750      ;
; 0.511 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.770      ;
; 0.522 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.765      ;
; 0.525 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q        ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.466      ; 1.162      ;
; 0.534 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.792      ;
; 0.544 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.803      ;
; 0.547 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.790      ;
; 0.547 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.791      ;
; 0.547 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.791      ;
; 0.547 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.791      ;
; 0.548 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:9:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.792      ;
; 0.548 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:16:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.548 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.791      ;
; 0.549 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.792      ;
; 0.549 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.792      ;
; 0.549 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.793      ;
; 0.549 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.792      ;
; 0.549 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.792      ;
; 0.550 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.793      ;
; 0.550 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.073      ; 0.794      ;
; 0.550 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.793      ;
; 0.550 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.793      ;
; 0.550 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.793      ;
; 0.551 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:7:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.794      ;
; 0.551 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.794      ;
; 0.553 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.087      ; 0.811      ;
; 0.557 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:5:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.800      ;
; 0.563 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:31:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.806      ;
; 0.563 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:9:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.420      ; 1.184      ;
; 0.567 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.810      ;
; 0.570 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:13:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:13:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.813      ;
; 0.572 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.387      ; 1.160      ;
; 0.573 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.832      ;
; 0.579 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.838      ;
; 0.579 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.821      ;
; 0.581 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.071      ; 0.823      ;
; 0.584 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:2:REGI|s_Q   ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:2:REGI|s_Q                                          ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.827      ;
; 0.585 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.089      ; 0.845      ;
; 0.588 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.847      ;
; 0.590 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.849      ;
; 0.592 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.851      ;
; 0.594 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:11:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.420      ; 1.215      ;
; 0.594 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.837      ;
; 0.595 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:7:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.387      ; 1.183      ;
; 0.598 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:28:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.382      ; 1.181      ;
; 0.599 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.858      ;
; 0.600 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.843      ;
; 0.602 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.508      ; 1.281      ;
; 0.604 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.508      ; 1.283      ;
; 0.607 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.850      ;
; 0.607 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.850      ;
; 0.610 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.869      ;
; 0.612 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.871      ;
; 0.612 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.871      ;
; 0.612 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 0.871      ;
; 0.617 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.400      ; 1.218      ;
; 0.624 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.412      ; 1.237      ;
; 0.627 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.072      ; 0.870      ;
; 0.628 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:10:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.420      ; 1.249      ;
; 0.631 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.424      ; 1.256      ;
; 0.636 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.420      ; 1.257      ;
; 0.640 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.405      ; 1.246      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'iCLK'                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.042 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.132     ; 9.825      ;
; 0.042 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.132     ; 9.825      ;
; 0.042 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.132     ; 9.825      ;
; 0.067 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.138     ; 9.794      ;
; 0.073 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.129     ; 9.797      ;
; 0.076 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.137     ; 9.786      ;
; 0.079 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.137     ; 9.783      ;
; 0.128 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.124     ; 9.747      ;
; 0.146 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 9.699      ;
; 0.146 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 9.699      ;
; 0.146 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 9.699      ;
; 0.156 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.692      ;
; 0.156 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.692      ;
; 0.156 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.692      ;
; 0.171 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 9.668      ;
; 0.177 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.671      ;
; 0.180 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 9.660      ;
; 0.181 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 9.661      ;
; 0.183 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 9.657      ;
; 0.185 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 9.657      ;
; 0.185 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 9.657      ;
; 0.185 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 9.657      ;
; 0.187 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 9.664      ;
; 0.190 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 9.653      ;
; 0.193 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 9.650      ;
; 0.210 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.163     ; 9.626      ;
; 0.216 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 9.629      ;
; 0.219 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 9.618      ;
; 0.222 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 9.615      ;
; 0.232 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 9.621      ;
; 0.242 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 9.614      ;
; 0.263 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 9.589      ;
; 0.263 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 9.589      ;
; 0.263 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.147     ; 9.589      ;
; 0.271 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 9.579      ;
; 0.288 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 9.558      ;
; 0.294 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.144     ; 9.561      ;
; 0.297 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.152     ; 9.550      ;
; 0.300 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.152     ; 9.547      ;
; 0.301 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 9.541      ;
; 0.301 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 9.541      ;
; 0.301 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 9.541      ;
; 0.323 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 9.550      ;
; 0.323 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 9.550      ;
; 0.323 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 9.550      ;
; 0.323 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.126     ; 9.550      ;
; 0.326 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.163     ; 9.510      ;
; 0.332 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 9.513      ;
; 0.335 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 9.502      ;
; 0.338 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.162     ; 9.499      ;
; 0.349 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.139     ; 9.511      ;
; 0.387 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.149     ; 9.463      ;
; 0.427 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 9.424      ;
; 0.427 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 9.424      ;
; 0.427 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 9.424      ;
; 0.427 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 9.424      ;
; 0.429 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.419      ;
; 0.429 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.419      ;
; 0.429 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.419      ;
; 0.437 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.145     ; 9.417      ;
; 0.437 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.145     ; 9.417      ;
; 0.437 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.145     ; 9.417      ;
; 0.437 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.145     ; 9.417      ;
; 0.448 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.243      ; 9.794      ;
; 0.448 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 9.397      ;
; 0.448 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 9.397      ;
; 0.448 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.154     ; 9.397      ;
; 0.454 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.157     ; 9.388      ;
; 0.456 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.254      ; 9.797      ;
; 0.456 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.254      ; 9.797      ;
; 0.457 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; 0.244      ; 9.786      ;
; 0.460 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.148     ; 9.391      ;
; 0.462 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.252      ; 9.789      ;
; 0.463 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.247      ; 9.783      ;
; 0.463 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.247      ; 9.783      ;
; 0.463 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 9.380      ;
; 0.466 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.156     ; 9.377      ;
; 0.466 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.382      ;
; 0.466 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.382      ;
; 0.466 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.382      ;
; 0.466 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.382      ;
; 0.473 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.160     ; 9.366      ;
; 0.479 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.369      ;
; 0.482 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 9.358      ;
; 0.483 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.258      ; 9.774      ;
; 0.483 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.258      ; 9.774      ;
; 0.483 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; 0.258      ; 9.774      ;
; 0.485 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 9.355      ;
; 0.494 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 9.352      ;
; 0.494 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 9.352      ;
; 0.494 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.153     ; 9.352      ;
; 0.498 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.145     ; 9.356      ;
; 0.498 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.145     ; 9.356      ;
; 0.498 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.145     ; 9.356      ;
; 0.515 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.143     ; 9.341      ;
; 0.517 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 9.336      ;
; 0.517 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 9.336      ;
; 0.517 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.146     ; 9.336      ;
; 0.519 ; regFile:g_REGFILE|reg_N:\G_N_Reg:24:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.159     ; 9.321      ;
; 0.523 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.151     ; 9.325      ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'iCLK'                                                                                                                                                                           ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.402 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.135      ; 3.708      ;
; 3.402 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.135      ; 3.708      ;
; 3.535 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 3.805      ;
; 3.535 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 3.805      ;
; 3.535 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 3.805      ;
; 3.535 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 3.805      ;
; 3.535 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 3.805      ;
; 3.732 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.127      ; 4.030      ;
; 3.732 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.127      ; 4.030      ;
; 3.732 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.127      ; 4.030      ;
; 3.732 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.127      ; 4.030      ;
; 3.763 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 4.449      ;
; 3.763 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.515      ; 4.449      ;
; 3.794 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 4.064      ;
; 3.794 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 4.064      ;
; 3.794 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.099      ; 4.064      ;
; 3.810 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 4.069      ;
; 3.810 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.088      ; 4.069      ;
; 3.812 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.085      ; 4.068      ;
; 3.817 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.093      ; 4.081      ;
; 3.818 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.095      ; 4.084      ;
; 3.818 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.095      ; 4.084      ;
; 3.827 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.084      ; 4.082      ;
; 3.855 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.521      ; 4.547      ;
; 3.855 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                   ; mem:IMem|ram~43                                               ; iCLK         ; iCLK        ; 0.000        ; 0.521      ; 4.547      ;
; 3.930 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.479      ; 4.580      ;
; 3.930 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.479      ; 4.580      ;
; 3.930 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.479      ; 4.580      ;
; 3.930 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.479      ; 4.580      ;
; 3.930 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.479      ; 4.580      ;
; 3.991 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.485      ; 4.647      ;
; 3.991 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.485      ; 4.647      ;
; 3.991 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.485      ; 4.647      ;
; 3.991 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.485      ; 4.647      ;
; 3.991 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.485      ; 4.647      ;
; 4.000 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.301     ; 3.870      ;
; 4.000 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; -0.301     ; 3.870      ;
; 4.000 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.301     ; 3.870      ;
; 4.000 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID                 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; -0.301     ; 3.870      ;
; 4.079 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:1:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.527      ; 4.777      ;
; 4.079 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegRtAddr:4:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.527      ; 4.777      ;
; 4.079 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegSX:0:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.527      ; 4.777      ;
; 4.079 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:0:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.527      ; 4.777      ;
; 4.079 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:AluSrc|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.527      ; 4.777      ;
; 4.100 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:8:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 4.768      ;
; 4.100 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:8:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 4.768      ;
; 4.101 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.489      ; 4.761      ;
; 4.101 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 4.769      ;
; 4.101 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:4:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.489      ; 4.761      ;
; 4.101 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:5:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.497      ; 4.769      ;
; 4.110 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.486      ; 4.767      ;
; 4.110 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.489      ; 4.770      ;
; 4.110 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.490      ; 4.771      ;
; 4.110 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:2:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.487      ; 4.768      ;
; 4.110 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:17:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.489      ; 4.770      ;
; 4.110 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:2:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.487      ; 4.768      ;
; 4.110 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:3:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.490      ; 4.771      ;
; 4.110 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:6:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.486      ; 4.767      ;
; 4.111 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.483      ; 4.765      ;
; 4.111 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.482      ; 4.764      ;
; 4.111 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.485      ; 4.767      ;
; 4.111 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:11:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.485      ; 4.767      ;
; 4.111 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:9:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.482      ; 4.764      ;
; 4.111 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:14:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.483      ; 4.765      ;
; 4.112 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.469      ; 4.752      ;
; 4.112 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:16:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.469      ; 4.752      ;
; 4.119 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:isJump|s_Q                    ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 4.768      ;
; 4.119 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:MemToReg|s_Q                  ; iCLK         ; iCLK        ; 0.000        ; 0.478      ; 4.768      ;
; 4.119 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.477      ; 4.767      ;
; 4.120 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.461      ; 4.752      ;
; 4.120 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.461      ; 4.752      ;
; 4.120 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:RegWr|s_Q                     ; iCLK         ; iCLK        ; 0.000        ; 0.474      ; 4.765      ;
; 4.120 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:luiCtrl|s_Q                   ; iCLK         ; iCLK        ; 0.000        ; 0.471      ; 4.762      ;
; 4.120 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.461      ; 4.752      ;
; 4.121 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:3:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.465      ; 4.757      ;
; 4.121 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:1:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.465      ; 4.757      ;
; 4.121 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegAluCtrl:2:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.465      ; 4.757      ;
; 4.129 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 4.759      ;
; 4.129 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:29:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 4.759      ;
; 4.129 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:28:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 4.759      ;
; 4.129 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:29:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.459      ; 4.759      ;
; 4.131 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.465      ; 4.767      ;
; 4.131 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:7:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 4.770      ;
; 4.131 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:10:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.465      ; 4.767      ;
; 4.131 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:7:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.468      ; 4.770      ;
; 4.134 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.507      ; 4.812      ;
; 4.134 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.507      ; 4.812      ;
; 4.134 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q     ; iCLK         ; iCLK        ; 0.000        ; 0.507      ; 4.812      ;
; 4.134 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q                   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.507      ; 4.812      ;
; 4.138 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 4.750      ;
; 4.138 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 4.750      ;
; 4.138 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:26:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 4.749      ;
; 4.138 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:19:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 4.750      ;
; 4.138 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:27:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.440      ; 4.749      ;
; 4.138 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:18:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 4.750      ;
; 4.140 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 4.752      ;
; 4.140 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:13:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 4.752      ;
; 4.140 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegB:15:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.441      ; 4.752      ;
; 4.141 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:0:REGI|s_Q       ; iCLK         ; iCLK        ; 0.000        ; 0.451      ; 4.763      ;
; 4.141 ; hazardDetectionUnit:hazard_Detection|dffg:FlushIDEXwaitcycle|s_Q ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegA:20:REGI|s_Q      ; iCLK         ; iCLK        ; 0.000        ; 0.444      ; 4.756      ;
+-------+------------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 18.892 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; iCLK  ; 3.917 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; iCLK  ; 0.135 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; iCLK  ; 4.227 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; iCLK  ; 1.810 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; iCLK  ; 9.371 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'iCLK'                                                                                                                                                                                               ;
+-------+----------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                    ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.917 ; mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a0~portb_address_reg0 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot ; iCLK         ; iCLK        ; 10.000       ; 0.412      ; 6.482      ;
; 3.922 ; mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a9~portb_address_reg0 ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot ; iCLK         ; iCLK        ; 10.000       ; 0.414      ; 6.479      ;
; 4.041 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.454     ; 5.492      ;
; 4.053 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.452     ; 5.482      ;
; 4.056 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.452     ; 5.479      ;
; 4.056 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.452     ; 5.479      ;
; 4.062 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.452     ; 5.473      ;
; 4.065 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.439     ; 5.483      ;
; 4.077 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.437     ; 5.473      ;
; 4.080 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.437     ; 5.470      ;
; 4.080 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.437     ; 5.470      ;
; 4.086 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.437     ; 5.464      ;
; 4.094 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.437      ;
; 4.106 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.454     ; 5.427      ;
; 4.109 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.457     ; 5.421      ;
; 4.109 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.454     ; 5.424      ;
; 4.109 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.454     ; 5.424      ;
; 4.111 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.417      ;
; 4.115 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.454     ; 5.418      ;
; 4.123 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.457     ; 5.407      ;
; 4.126 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.457     ; 5.404      ;
; 4.126 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.457     ; 5.404      ;
; 4.132 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.457     ; 5.398      ;
; 4.133 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.442     ; 5.412      ;
; 4.139 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.389      ;
; 4.144 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.385      ;
; 4.151 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.457     ; 5.379      ;
; 4.154 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.457     ; 5.376      ;
; 4.154 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.457     ; 5.376      ;
; 4.156 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.375      ;
; 4.159 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.372      ;
; 4.159 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.372      ;
; 4.160 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.457     ; 5.370      ;
; 4.162 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.366      ;
; 4.164 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:3:REGI|s_Q                                         ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot ; iCLK         ; iCLK        ; 10.000       ; 0.533      ; 6.356      ;
; 4.165 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.366      ;
; 4.167 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:2:REGI|s_Q                                         ; hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot ; iCLK         ; iCLK        ; 10.000       ; 0.558      ; 6.378      ;
; 4.172 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.480     ; 5.335      ;
; 4.179 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.462     ; 5.346      ;
; 4.180 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.454     ; 5.353      ;
; 4.181 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.454     ; 5.352      ;
; 4.197 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.334      ;
; 4.204 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.439     ; 5.344      ;
; 4.205 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.439     ; 5.343      ;
; 4.207 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.462     ; 5.318      ;
; 4.209 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.454     ; 5.324      ;
; 4.212 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.432     ; 5.343      ;
; 4.212 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.454     ; 5.321      ;
; 4.212 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.454     ; 5.321      ;
; 4.212 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.461     ; 5.314      ;
; 4.214 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.325      ;
; 4.217 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.322      ;
; 4.217 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.322      ;
; 4.218 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.454     ; 5.315      ;
; 4.223 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.316      ;
; 4.224 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.430     ; 5.333      ;
; 4.227 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.430     ; 5.330      ;
; 4.227 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.430     ; 5.330      ;
; 4.228 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.311      ;
; 4.228 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.311      ;
; 4.233 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.430     ; 5.324      ;
; 4.233 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.298      ;
; 4.234 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.297      ;
; 4.240 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.289      ;
; 4.248 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.447     ; 5.292      ;
; 4.250 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.278      ;
; 4.251 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.277      ;
; 4.252 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.279      ;
; 4.252 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.433     ; 5.302      ;
; 4.252 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.433     ; 5.302      ;
; 4.254 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.262     ; 5.471      ;
; 4.255 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.276      ;
; 4.255 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.276      ;
; 4.256 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.451     ; 5.280      ;
; 4.260 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.445     ; 5.282      ;
; 4.261 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.270      ;
; 4.263 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.445     ; 5.279      ;
; 4.263 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.445     ; 5.279      ;
; 4.265 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.264      ;
; 4.265 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.263      ;
; 4.268 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.270      ;
; 4.269 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.445     ; 5.273      ;
; 4.270 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.264      ;
; 4.271 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.267      ;
; 4.271 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.267      ;
; 4.274 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.263      ;
; 4.274 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.263      ;
; 4.275 ; regFile:g_REGFILE|reg_N:\G_N_Reg:17:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.452     ; 5.260      ;
; 4.277 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:8:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.254      ;
; 4.277 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.261      ;
; 4.278 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.250      ;
; 4.278 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.247     ; 5.462      ;
; 4.279 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.249      ;
; 4.280 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q                         ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 5.272      ;
; 4.280 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:14:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.251      ;
; 4.280 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.251      ;
; 4.283 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.242     ; 5.462      ;
; 4.283 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:18:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.246      ;
; 4.284 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.245      ;
; 4.286 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q                        ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:7:REGI|s_Q   ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.245      ;
+-------+----------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'iCLK'                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.135 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 0.464      ;
; 0.152 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.227      ; 0.483      ;
; 0.164 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.227      ; 0.495      ;
; 0.164 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.227      ; 0.495      ;
; 0.187 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:20:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.313      ;
; 0.188 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q                                             ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:8:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:10:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:10:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:14:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.316      ;
; 0.191 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.325      ;
; 0.192 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.317      ;
; 0.193 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:6:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.318      ;
; 0.194 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.328      ;
; 0.195 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q       ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:29:REGI|s_Q                                            ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 0.524      ;
; 0.195 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:27:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.329      ;
; 0.196 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.321      ;
; 0.197 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:9:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.331      ;
; 0.197 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.322      ;
; 0.197 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:23:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 0.547      ;
; 0.199 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:14:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.251      ; 0.554      ;
; 0.200 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:6:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 0.549      ;
; 0.201 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:16:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 0.551      ;
; 0.208 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:22:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 0.557      ;
; 0.212 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:20:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.246      ; 0.562      ;
; 0.215 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:19:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 0.564      ;
; 0.235 ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q        ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 0.563      ;
; 0.243 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:2:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.240      ; 0.567      ;
; 0.248 ; reg_NPC:g_NBITREG_PC|dffgPC:\G_NBit_Reg1:22:REGI|s_Q            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.382      ;
; 0.249 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.383      ;
; 0.252 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.385      ;
; 0.253 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:16:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.386      ;
; 0.254 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:20:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.379      ;
; 0.255 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:23:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.388      ;
; 0.257 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.382      ;
; 0.257 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:9:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 0.606      ;
; 0.258 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:26:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.392      ;
; 0.259 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.393      ;
; 0.260 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:12:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.386      ;
; 0.261 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:3:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:3:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:9:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:9:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:22:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:14:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:16:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:18:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:18:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:26:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:1:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:0:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:0:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:1:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:27:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:16:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:15:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.387      ;
; 0.263 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:0:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:3:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.397      ;
; 0.263 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.388      ;
; 0.263 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:17:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:6:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.388      ;
; 0.263 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q        ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q                                    ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.389      ;
; 0.264 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:8:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_address_reg0 ; iCLK         ; iCLK        ; 0.000        ; 0.223      ; 0.591      ;
; 0.264 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:7:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:7:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.390      ;
; 0.264 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:20:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.390      ;
; 0.264 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:12:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.390      ;
; 0.266 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.392      ;
; 0.267 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 0.603      ;
; 0.268 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:5:REGI|s_Q      ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:5:REGI|s_Q                                                 ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.394      ;
; 0.271 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a1~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.244      ; 0.619      ;
; 0.272 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:24:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:24:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; reg_IDEX:IDEX_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q       ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q                                   ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.397      ;
; 0.273 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:31:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.398      ;
; 0.274 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:13:REGI|s_Q    ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:13:REGI|s_Q                                               ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.400      ;
; 0.275 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:28:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.216      ; 0.595      ;
; 0.275 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:7:REGI|s_Q  ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.221      ; 0.600      ;
; 0.275 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:11:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 0.624      ;
; 0.281 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:29:REGI|s_Q     ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q                                                ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.406      ;
; 0.283 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:4:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 0.624      ;
; 0.284 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRegWr:2:REGI|s_Q   ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegRegWrAddr:2:REGI|s_Q                                          ; iCLK         ; iCLK        ; 0.000        ; 0.042      ; 0.410      ;
; 0.288 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:17:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.421      ;
; 0.290 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:25:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.424      ;
; 0.291 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:10:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 0.640      ;
; 0.295 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:10:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.429      ;
; 0.295 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:21:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.429      ;
; 0.296 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:5:REGI|s_Q               ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q                                      ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.430      ;
; 0.296 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:31:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.421      ;
; 0.297 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:18:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a15~porta_datain_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.247      ; 0.648      ;
; 0.297 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegRdDtaB:12:REGI|s_Q ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_datain_reg0   ; iCLK         ; iCLK        ; 0.000        ; 0.245      ; 0.646      ;
; 0.298 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:7:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 0.634      ;
; 0.298 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 0.639      ;
; 0.299 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 0.635      ;
; 0.299 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:2:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 0.640      ;
; 0.299 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg2:28:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.433      ;
; 0.299 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:19:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.041      ; 0.424      ;
; 0.301 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.049      ; 0.434      ;
; 0.303 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:6:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 0.644      ;
; 0.305 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:3:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 0.641      ;
; 0.305 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a6~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.237      ; 0.646      ;
; 0.306 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegALU:5:REGI|s_Q     ; mem:DMem|altsyncram:ram_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0  ; iCLK         ; iCLK        ; 0.000        ; 0.232      ; 0.642      ;
; 0.306 ; reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:12:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q                                     ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 0.440      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'iCLK'                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.227 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.454     ; 5.306      ;
; 4.227 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.454     ; 5.306      ;
; 4.227 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.454     ; 5.306      ;
; 4.245 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.457     ; 5.285      ;
; 4.251 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.439     ; 5.297      ;
; 4.251 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.439     ; 5.297      ;
; 4.251 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.439     ; 5.297      ;
; 4.253 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.451     ; 5.283      ;
; 4.254 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.457     ; 5.276      ;
; 4.258 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.273      ;
; 4.269 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.442     ; 5.276      ;
; 4.273 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.258      ;
; 4.273 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.258      ;
; 4.273 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.258      ;
; 4.277 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.436     ; 5.274      ;
; 4.278 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.442     ; 5.267      ;
; 4.282 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.441     ; 5.264      ;
; 4.290 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.238      ;
; 4.290 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.238      ;
; 4.290 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.238      ;
; 4.291 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.237      ;
; 4.294 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.447     ; 5.246      ;
; 4.299 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.235      ;
; 4.300 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.228      ;
; 4.304 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.225      ;
; 4.308 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.462     ; 5.217      ;
; 4.316 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.215      ;
; 4.317 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.462     ; 5.208      ;
; 4.318 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.210      ;
; 4.318 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.210      ;
; 4.318 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.210      ;
; 4.318 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.432     ; 5.237      ;
; 4.321 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.461     ; 5.205      ;
; 4.323 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.206      ;
; 4.323 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.206      ;
; 4.323 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.206      ;
; 4.335 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.480     ; 5.172      ;
; 4.335 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.480     ; 5.172      ;
; 4.335 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.480     ; 5.172      ;
; 4.336 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.462     ; 5.189      ;
; 4.340 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.198      ;
; 4.341 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.461     ; 5.185      ;
; 4.344 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.187      ;
; 4.345 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.462     ; 5.180      ;
; 4.349 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.455     ; 5.183      ;
; 4.349 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.461     ; 5.177      ;
; 4.350 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.461     ; 5.176      ;
; 4.354 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.460     ; 5.173      ;
; 4.357 ; regFile:g_REGFILE|reg_N:\G_N_Reg:18:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.452     ; 5.178      ;
; 4.361 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.477     ; 5.149      ;
; 4.376 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.155      ;
; 4.376 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.155      ;
; 4.376 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.456     ; 5.155      ;
; 4.383 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.151      ;
; 4.385 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:30:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.452     ; 5.150      ;
; 4.390 ; regFile:g_REGFILE|reg_N:\G_N_Reg:22:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.451     ; 5.146      ;
; 4.392 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.142      ;
; 4.394 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.134      ;
; 4.395 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.144      ;
; 4.395 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.144      ;
; 4.395 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.144      ;
; 4.395 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.448     ; 5.144      ;
; 4.396 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.452     ; 5.139      ;
; 4.398 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.432     ; 5.157      ;
; 4.398 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.432     ; 5.157      ;
; 4.398 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.432     ; 5.157      ;
; 4.402 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:10:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.473     ; 5.112      ;
; 4.402 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.453     ; 5.132      ;
; 4.403 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.459     ; 5.125      ;
; 4.407 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.122      ;
; 4.416 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 5.136      ;
; 4.419 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.433     ; 5.135      ;
; 4.419 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.433     ; 5.135      ;
; 4.419 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.433     ; 5.135      ;
; 4.419 ; regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.433     ; 5.135      ;
; 4.424 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.429     ; 5.134      ;
; 4.425 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.435     ; 5.127      ;
; 4.426 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.103      ;
; 4.426 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.103      ;
; 4.426 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.103      ;
; 4.427 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.447     ; 5.113      ;
; 4.427 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.447     ; 5.113      ;
; 4.427 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.447     ; 5.113      ;
; 4.429 ; regFile:g_REGFILE|reg_N:\G_N_Reg:9:REGI|dffg:\G_NBit_Reg:18:REGI|s_Q   ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.434     ; 5.124      ;
; 4.435 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.451     ; 5.101      ;
; 4.435 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.451     ; 5.101      ;
; 4.435 ; regFile:g_REGFILE|reg_N:\G_N_Reg:19:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.451     ; 5.101      ;
; 4.440 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.262     ; 5.285      ;
; 4.441 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.096      ;
; 4.441 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.096      ;
; 4.441 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.096      ;
; 4.441 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.096      ;
; 4.443 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.449     ; 5.095      ;
; 4.444 ; regFile:g_REGFILE|reg_N:\G_N_Reg:16:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.461     ; 5.082      ;
; 4.444 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.085      ;
; 4.444 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:20:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.085      ;
; 4.444 ; regFile:g_REGFILE|reg_N:\G_N_Reg:26:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:18:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.458     ; 5.085      ;
; 4.445 ; regFile:g_REGFILE|reg_N:\G_N_Reg1:31:REGI|dffg:\G_NBit_Reg:25:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 10.000       ; -0.450     ; 5.092      ;
; 4.449 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.255     ; 5.283      ;
; 4.449 ; regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q  ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q ; iCLK         ; iCLK        ; 10.000       ; -0.256     ; 5.282      ;
+-------+------------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'iCLK'                                                                                                                                                                  ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.810 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.070      ; 1.964      ;
; 1.810 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 0.000        ; 0.070      ; 1.964      ;
; 1.886 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 2.024      ;
; 1.886 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 2.024      ;
; 1.886 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 2.024      ;
; 1.886 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 2.024      ;
; 1.886 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.054      ; 2.024      ;
; 1.916 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.269      ; 2.269      ;
; 1.916 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 0.000        ; 0.269      ; 2.269      ;
; 1.987 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.275      ; 2.346      ;
; 1.987 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 0.000        ; 0.275      ; 2.346      ;
; 1.992 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 2.329      ;
; 1.992 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 2.329      ;
; 1.992 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 2.329      ;
; 1.992 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 2.329      ;
; 1.992 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.253      ; 2.329      ;
; 2.000 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.064      ; 2.148      ;
; 2.000 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.064      ; 2.148      ;
; 2.000 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.064      ; 2.148      ;
; 2.000 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.064      ; 2.148      ;
; 2.026 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.057      ; 2.167      ;
; 2.026 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.057      ; 2.167      ;
; 2.026 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.057      ; 2.167      ;
; 2.039 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.045      ; 2.168      ;
; 2.039 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.045      ; 2.168      ;
; 2.040 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.051      ; 2.175      ;
; 2.040 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.051      ; 2.175      ;
; 2.042 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.050      ; 2.176      ;
; 2.047 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.044      ; 2.175      ;
; 2.050 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.044      ; 2.178      ;
; 2.063 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 2.406      ;
; 2.063 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 2.406      ;
; 2.063 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 2.406      ;
; 2.063 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 2.406      ;
; 2.063 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 2.406      ;
; 2.106 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.263      ; 2.453      ;
; 2.106 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.263      ; 2.453      ;
; 2.106 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.263      ; 2.453      ;
; 2.106 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.263      ; 2.453      ;
; 2.111 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.275      ; 2.470      ;
; 2.111 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 0.000        ; 0.275      ; 2.470      ;
; 2.115 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.274      ; 2.473      ;
; 2.115 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.274      ; 2.473      ;
; 2.118 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.151     ; 2.051      ;
; 2.118 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.151     ; 2.051      ;
; 2.118 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; -0.151     ; 2.051      ;
; 2.118 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; -0.151     ; 2.051      ;
; 2.123 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.273      ; 2.480      ;
; 2.126 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.273      ; 2.483      ;
; 2.132 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.256      ; 2.472      ;
; 2.132 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.256      ; 2.472      ;
; 2.132 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.256      ; 2.472      ;
; 2.138 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:30:REGI|s_Q             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.275      ; 2.497      ;
; 2.138 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:30:REGI|s_Q             ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 0.000        ; 0.275      ; 2.497      ;
; 2.146 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.250      ; 2.480      ;
; 2.146 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.250      ; 2.480      ;
; 2.148 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.249      ; 2.481      ;
; 2.177 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:22:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.269      ; 2.530      ;
; 2.177 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:7:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.269      ; 2.530      ;
; 2.177 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:21:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.269      ; 2.530      ;
; 2.177 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:8:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.269      ; 2.530      ;
; 2.186 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:28:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.280      ; 2.550      ;
; 2.186 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:27:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.280      ; 2.550      ;
; 2.187 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 2.530      ;
; 2.187 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 2.530      ;
; 2.187 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 2.530      ;
; 2.187 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 2.530      ;
; 2.187 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:30:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 2.530      ;
; 2.190 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.268      ; 2.542      ;
; 2.190 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 0.000        ; 0.268      ; 2.542      ;
; 2.194 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:3:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.279      ; 2.557      ;
; 2.197 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.279      ; 2.560      ;
; 2.203 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:25:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.262      ; 2.549      ;
; 2.203 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:26:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.262      ; 2.549      ;
; 2.203 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:24:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.262      ; 2.549      ;
; 2.213 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:23:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.149     ; 2.148      ;
; 2.214 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:30:REGI|s_Q             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 2.557      ;
; 2.214 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:30:REGI|s_Q             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 2.557      ;
; 2.214 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:30:REGI|s_Q             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 2.557      ;
; 2.214 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:30:REGI|s_Q             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 2.557      ;
; 2.214 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegALU:30:REGI|s_Q             ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:13:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.259      ; 2.557      ;
; 2.217 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:10:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.256      ; 2.557      ;
; 2.217 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:9:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.256      ; 2.557      ;
; 2.219 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:30:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:12:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.255      ; 2.558      ;
; 2.222 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:15:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.273      ; 2.579      ;
; 2.222 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:15:REGI|s_Q              ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 0.000        ; 0.273      ; 2.579      ;
; 2.224 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:0:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.048      ; 2.356      ;
; 2.224 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:1:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.048      ; 2.356      ;
; 2.224 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:30:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.048      ; 2.356      ;
; 2.224 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:13:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:31:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.048      ; 2.356      ;
; 2.225 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q              ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; 0.275      ; 2.584      ;
; 2.225 ; reg_MEMWB:MEMWB|dffg:\G_NBit_RegPC:29:REGI|s_Q              ; mem:IMem|ram~43                                           ; iCLK         ; iCLK        ; 0.000        ; 0.275      ; 2.584      ;
; 2.243 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:29:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.159     ; 2.168      ;
; 2.244 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:11:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; -0.153     ; 2.175      ;
; 2.250 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:4:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; -0.159     ; 2.175      ;
; 2.253 ; hazardDetectionUnit:hazard_Detection|s_FlushIFID            ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:6:REGI|s_Q  ; iCLK         ; iCLK        ; 0.000        ; -0.159     ; 2.178      ;
; 2.266 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:14:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 2.602      ;
; 2.266 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:15:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 2.602      ;
; 2.266 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:16:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 2.602      ;
; 2.266 ; reg_EXMEM:EXMEM_Pipeline_Red|dffg:\G_NBit_RegPC:31:REGI|s_Q ; reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:17:REGI|s_Q ; iCLK         ; iCLK        ; 0.000        ; 0.252      ; 2.602      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 24.202 ns




+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.304  ; 0.135 ; -0.796   ; 1.810   ; 9.371               ;
;  iCLK            ; -3.304  ; 0.135 ; -0.796   ; 1.810   ; 9.371               ;
; Design-wide TNS  ; -29.793 ; 0.0   ; -12.498  ; 0.0     ; 0.0                 ;
;  iCLK            ; -29.793 ; 0.000 ; -12.498  ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; oALUOut[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[24]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[25]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[26]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[27]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[28]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[29]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[30]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oALUOut[31]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; iInstAddr[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[14]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[15]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[16]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[17]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[18]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[19]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[20]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[21]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[22]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[23]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[24]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[25]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[26]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[27]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[28]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[29]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[30]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[31]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iCLK                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iRST                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstLd                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstAddr[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[19]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[18]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[20]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[21]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[22]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[23]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[24]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[25]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[30]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[26]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[27]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[28]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[29]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iInstExt[31]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oALUOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; oALUOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oALUOut[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 1177421  ; 159783   ; 21102    ; 1984     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 1177421  ; 159783   ; 21102    ; 1984     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 297045   ; 65781    ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iCLK       ; iCLK     ; 297045   ; 65781    ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 44    ; 44   ;
; Unconstrained Input Port Paths  ; 1505  ; 1505 ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 7375  ; 7375 ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; iCLK   ; iCLK  ; Base ; Constrained ;
+--------+-------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; iInstAddr[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstLd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iRST          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; oALUOut[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; iInstAddr[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstAddr[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[8]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[9]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[10]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[11]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[12]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[13]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[14]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[15]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[16]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[17]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[18]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[19]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[20]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[21]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[22]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[23]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[24]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[25]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[26]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[27]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[28]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[29]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[30]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstExt[31]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iInstLd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; iRST          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; oALUOut[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oALUOut[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Copyright (C) 2020  Intel Corporation. All rights reserved.
    Info: Your use of Intel Corporation's design tools, logic functions 
    Info: and other software and tools, and any partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Intel Program License 
    Info: Subscription Agreement, the Intel Quartus Prime License Agreement,
    Info: the Intel FPGA IP License Agreement, or other applicable license
    Info: agreement, including, without limitation, that your use is for
    Info: the sole purpose of programming logic devices manufactured by
    Info: Intel and sold by Intel or its authorized distributors.  Please
    Info: refer to the applicable agreement for further details, at
    Info: https://fpgasoftware.intel.com/eula.
    Info: Processing started: Fri Nov 22 19:19:18 2024
Info: Command: quartus_sta --sdc=toolflow.sdc toolflow --do_report_timing
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): The Timing Analyzer is analyzing 15 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'toolflow.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.304
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.304             -29.793 iCLK 
Info (332146): Worst-case hold slack is 0.329
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.329               0.000 iCLK 
Info (332146): Worst-case recovery slack is -0.796
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.796             -12.498 iCLK 
Info (332146): Worst-case removal slack is 3.801
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.801               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.626
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.626               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 18.001 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -3.304
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -3.304 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a9~portb_address_reg0
    Info (332115): To Node      : hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.384      3.384  R        clock network delay
    Info (332115):      3.647      0.263     uTco  mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a9~portb_address_reg0
    Info (332115):      6.537      2.890 FR  CELL  IMem|ram_rtl_0|auto_generated|ram_block1a9|portbdataout[7]
    Info (332115):      6.940      0.403 RR    IC  IMem|ram~53|datad
    Info (332115):      7.095      0.155 RR  CELL  IMem|ram~53|combout
    Info (332115):      8.195      1.100 RR    IC  forwarding_Unit|process_label~5|dataa
    Info (332115):      8.624      0.429 RF  CELL  forwarding_Unit|process_label~5|combout
    Info (332115):      9.248      0.624 FF    IC  forwarding_Unit|process_label~6|datac
    Info (332115):      9.529      0.281 FF  CELL  forwarding_Unit|process_label~6|combout
    Info (332115):      9.948      0.419 FF    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:31:MUXI|g_Or|o_F~0|datac
    Info (332115):     10.228      0.280 FF  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:31:MUXI|g_Or|o_F~0|combout
    Info (332115):     12.293      2.065 FF    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:25:MUXI|g_Or|o_F~1|dataa
    Info (332115):     12.717      0.424 FF  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:25:MUXI|g_Or|o_F~1|combout
    Info (332115):     12.967      0.250 FF    IC  e_equalityModule|Equal0~34|datad
    Info (332115):     13.117      0.150 FR  CELL  e_equalityModule|Equal0~34|combout
    Info (332115):     14.482      1.365 RR    IC  e_equalityModule|Equal0~37|datab
    Info (332115):     14.914      0.432 RF  CELL  e_equalityModule|Equal0~37|combout
    Info (332115):     15.636      0.722 FF    IC  e_equalityModule|Equal0~41|datac
    Info (332115):     15.917      0.281 FF  CELL  e_equalityModule|Equal0~41|combout
    Info (332115):     16.145      0.228 FF    IC  g_FETCHLOGIC|g_ADD|o_F~0|datad
    Info (332115):     16.295      0.150 FR  CELL  g_FETCHLOGIC|g_ADD|o_F~0|combout
    Info (332115):     16.569      0.274 RR    IC  hazard_Detection|s_FlushIFID~4|datad
    Info (332115):     16.724      0.155 RR  CELL  hazard_Detection|s_FlushIFID~4|combout
    Info (332115):     16.724      0.000 RR    IC  hazard_Detection|s_FlushIFIDnot|d
    Info (332115):     16.811      0.087 RR  CELL  hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     13.477      3.477  F        clock network delay
    Info (332115):     13.509      0.032           clock pessimism removed
    Info (332115):     13.489     -0.020           clock uncertainty
    Info (332115):     13.507      0.018     uTsu  hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.811
    Info (332115): Data Required Time :    13.507
    Info (332115): Slack              :    -3.304 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.329
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.329 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.984      2.984  R        clock network delay
    Info (332115):      3.216      0.232     uTco  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q
    Info (332115):      3.216      0.000 RR  CELL  g_NBITREG_PC|\G_NBit_Reg0:4:REGI|s_Q|q
    Info (332115):      3.675      0.459 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:5:ADDERI|g_XOR2|o_F|datac
    Info (332115):      3.935      0.260 RF  CELL  g_NBITADDER_PC|\G_NBit_Adder:5:ADDERI|g_XOR2|o_F|combout
    Info (332115):      3.935      0.000 FF    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:5:REGI|s_Q|d
    Info (332115):      4.011      0.076 FF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.528      3.528  R        clock network delay
    Info (332115):      3.496     -0.032           clock pessimism removed
    Info (332115):      3.496      0.000           clock uncertainty
    Info (332115):      3.682      0.186      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.011
    Info (332115): Data Required Time :     3.682
    Info (332115): Slack              :     0.329 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (1 violated).  Worst case slack is -0.796
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is -0.796 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     13.166      3.166  F        clock network delay
    Info (332115):     13.398      0.232     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q
    Info (332115):     13.398      0.000 RR  CELL  g_REGFILE|\G_N_Reg:6:REGI|\G_NBit_Reg:26:REGI|s_Q|q
    Info (332115):     14.116      0.718 RR    IC  g_REGFILE|g_MUX_RT|Mux5~0|datab
    Info (332115):     14.477      0.361 RR  CELL  g_REGFILE|g_MUX_RT|Mux5~0|combout
    Info (332115):     15.066      0.589 RR    IC  g_REGFILE|g_MUX_RT|Mux5~1|datad
    Info (332115):     15.221      0.155 RR  CELL  g_REGFILE|g_MUX_RT|Mux5~1|combout
    Info (332115):     15.829      0.608 RR    IC  g_REGFILE|g_MUX_RT|Mux5~2|datad
    Info (332115):     15.984      0.155 RR  CELL  g_REGFILE|g_MUX_RT|Mux5~2|combout
    Info (332115):     16.220      0.236 RR    IC  g_REGFILE|g_MUX_RT|Mux5~3|datab
    Info (332115):     16.622      0.402 RR  CELL  g_REGFILE|g_MUX_RT|Mux5~3|combout
    Info (332115):     18.491      1.869 RR    IC  g_REGFILE|g_MUX_RT|Mux5~19|datab
    Info (332115):     18.893      0.402 RR  CELL  g_REGFILE|g_MUX_RT|Mux5~19|combout
    Info (332115):     19.098      0.205 RR    IC  forwardBrnch_MUX_B|MUX3|\G_NBit_MUX:26:MUXI|g_Or|o_F~1|datad
    Info (332115):     19.253      0.155 RR  CELL  forwardBrnch_MUX_B|MUX3|\G_NBit_MUX:26:MUXI|g_Or|o_F~1|combout
    Info (332115):     19.454      0.201 RR    IC  e_equalityModule|Equal0~35|datac
    Info (332115):     19.741      0.287 RR  CELL  e_equalityModule|Equal0~35|combout
    Info (332115):     19.976      0.235 RR    IC  e_equalityModule|Equal0~37|dataa
    Info (332115):     20.405      0.429 RF  CELL  e_equalityModule|Equal0~37|combout
    Info (332115):     21.127      0.722 FF    IC  e_equalityModule|Equal0~41|datac
    Info (332115):     21.408      0.281 FF  CELL  e_equalityModule|Equal0~41|combout
    Info (332115):     21.636      0.228 FF    IC  g_FETCHLOGIC|g_ADD|o_F~0|datad
    Info (332115):     21.786      0.150 FR  CELL  g_FETCHLOGIC|g_ADD|o_F~0|combout
    Info (332115):     22.061      0.275 RR    IC  comb~2|datad
    Info (332115):     22.216      0.155 RR  CELL  comb~2|combout
    Info (332115):     23.023      0.807 RR    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:19:REGI|s_Q|clrn
    Info (332115):     23.792      0.769 RF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.966      2.966  R        clock network delay
    Info (332115):     22.998      0.032           clock pessimism removed
    Info (332115):     22.978     -0.020           clock uncertainty
    Info (332115):     22.996      0.018     uTsu  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.792
    Info (332115): Data Required Time :    22.996
    Info (332115): Slack              :    -0.796 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 3.801
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 3.801 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.405      3.405  R        clock network delay
    Info (332115):      3.637      0.232     uTco  hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115):      3.637      0.000 FF  CELL  hazard_Detection|s_FlushIFID|q
    Info (332115):      4.106      0.469 FF    IC  hazard_Detection|o_FlushIFID~0|datad
    Info (332115):      4.226      0.120 FF  CELL  hazard_Detection|o_FlushIFID~0|combout
    Info (332115):      6.174      1.948 FF    IC  comb~2|datab
    Info (332115):      6.485      0.311 FF  CELL  comb~2|combout
    Info (332115):      6.800      0.315 FF    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:2:REGI|s_Q|clrn
    Info (332115):      7.539      0.739 FR  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.560      3.560  R        clock network delay
    Info (332115):      3.552     -0.008           clock pessimism removed
    Info (332115):      3.552      0.000           clock uncertainty
    Info (332115):      3.738      0.186      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.539
    Info (332115): Data Required Time :     3.738
    Info (332115): Slack              :     3.801 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.201              -4.594 iCLK 
Info (332146): Worst-case hold slack is 0.306
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.306               0.000 iCLK 
Info (332146): Worst-case recovery slack is 0.042
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.042               0.000 iCLK 
Info (332146): Worst-case removal slack is 3.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.402               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.646
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.646               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 18.892 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -2.201
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -2.201 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a9~portb_address_reg0
    Info (332115): To Node      : hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.065      3.065  R        clock network delay
    Info (332115):      3.301      0.236     uTco  mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a9~portb_address_reg0
    Info (332115):      5.919      2.618 FR  CELL  IMem|ram_rtl_0|auto_generated|ram_block1a9|portbdataout[7]
    Info (332115):      6.297      0.378 RR    IC  IMem|ram~53|datad
    Info (332115):      6.441      0.144 RR  CELL  IMem|ram~53|combout
    Info (332115):      7.462      1.021 RR    IC  forwarding_Unit|process_label~5|dataa
    Info (332115):      7.820      0.358 RR  CELL  forwarding_Unit|process_label~5|combout
    Info (332115):      8.420      0.600 RR    IC  forwarding_Unit|process_label~6|datac
    Info (332115):      8.685      0.265 RR  CELL  forwarding_Unit|process_label~6|combout
    Info (332115):      9.072      0.387 RR    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:31:MUXI|g_Or|o_F~0|datac
    Info (332115):      9.337      0.265 RR  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:31:MUXI|g_Or|o_F~0|combout
    Info (332115):     11.261      1.924 RR    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:25:MUXI|g_Or|o_F~1|dataa
    Info (332115):     11.619      0.358 RR  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:25:MUXI|g_Or|o_F~1|combout
    Info (332115):     11.828      0.209 RR    IC  e_equalityModule|Equal0~34|datad
    Info (332115):     11.972      0.144 RR  CELL  e_equalityModule|Equal0~34|combout
    Info (332115):     13.253      1.281 RR    IC  e_equalityModule|Equal0~37|datab
    Info (332115):     13.647      0.394 RF  CELL  e_equalityModule|Equal0~37|combout
    Info (332115):     14.293      0.646 FF    IC  e_equalityModule|Equal0~41|datac
    Info (332115):     14.545      0.252 FF  CELL  e_equalityModule|Equal0~41|combout
    Info (332115):     14.752      0.207 FF    IC  g_FETCHLOGIC|g_ADD|o_F~0|datad
    Info (332115):     14.886      0.134 FR  CELL  g_FETCHLOGIC|g_ADD|o_F~0|combout
    Info (332115):     15.136      0.250 RR    IC  hazard_Detection|s_FlushIFID~4|datad
    Info (332115):     15.280      0.144 RR  CELL  hazard_Detection|s_FlushIFID~4|combout
    Info (332115):     15.280      0.000 RR    IC  hazard_Detection|s_FlushIFIDnot|d
    Info (332115):     15.360      0.080 RR  CELL  hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     13.132      3.132  F        clock network delay
    Info (332115):     13.160      0.028           clock pessimism removed
    Info (332115):     13.140     -0.020           clock uncertainty
    Info (332115):     13.159      0.019     uTsu  hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.360
    Info (332115): Data Required Time :    13.159
    Info (332115): Slack              :    -2.201 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.306
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.306 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.712      2.712  R        clock network delay
    Info (332115):      2.925      0.213     uTco  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q
    Info (332115):      2.925      0.000 RR  CELL  g_NBITREG_PC|\G_NBit_Reg0:4:REGI|s_Q|q
    Info (332115):      3.356      0.431 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:5:ADDERI|g_XOR2|o_F|datac
    Info (332115):      3.592      0.236 RF  CELL  g_NBITADDER_PC|\G_NBit_Adder:5:ADDERI|g_XOR2|o_F|combout
    Info (332115):      3.592      0.000 FF    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:5:REGI|s_Q|d
    Info (332115):      3.657      0.065 FF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.208      3.208  R        clock network delay
    Info (332115):      3.180     -0.028           clock pessimism removed
    Info (332115):      3.180      0.000           clock uncertainty
    Info (332115):      3.351      0.171      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.657
    Info (332115): Data Required Time :     3.351
    Info (332115): Slack              :     0.306 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 0.042
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 0.042 
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.856      2.856  F        clock network delay
    Info (332115):     13.069      0.213     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:6:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q
    Info (332115):     13.069      0.000 RR  CELL  g_REGFILE|\G_N_Reg:6:REGI|\G_NBit_Reg:26:REGI|s_Q|q
    Info (332115):     13.746      0.677 RR    IC  g_REGFILE|g_MUX_RT|Mux5~0|datab
    Info (332115):     14.077      0.331 RR  CELL  g_REGFILE|g_MUX_RT|Mux5~0|combout
    Info (332115):     14.635      0.558 RR    IC  g_REGFILE|g_MUX_RT|Mux5~1|datad
    Info (332115):     14.779      0.144 RR  CELL  g_REGFILE|g_MUX_RT|Mux5~1|combout
    Info (332115):     15.360      0.581 RR    IC  g_REGFILE|g_MUX_RT|Mux5~2|datad
    Info (332115):     15.504      0.144 RR  CELL  g_REGFILE|g_MUX_RT|Mux5~2|combout
    Info (332115):     15.724      0.220 RR    IC  g_REGFILE|g_MUX_RT|Mux5~3|datab
    Info (332115):     16.088      0.364 RR  CELL  g_REGFILE|g_MUX_RT|Mux5~3|combout
    Info (332115):     17.835      1.747 RR    IC  g_REGFILE|g_MUX_RT|Mux5~19|datab
    Info (332115):     18.199      0.364 RR  CELL  g_REGFILE|g_MUX_RT|Mux5~19|combout
    Info (332115):     18.388      0.189 RR    IC  forwardBrnch_MUX_B|MUX3|\G_NBit_MUX:26:MUXI|g_Or|o_F~1|datad
    Info (332115):     18.532      0.144 RR  CELL  forwardBrnch_MUX_B|MUX3|\G_NBit_MUX:26:MUXI|g_Or|o_F~1|combout
    Info (332115):     18.716      0.184 RR    IC  e_equalityModule|Equal0~35|datac
    Info (332115):     18.961      0.245 RF  CELL  e_equalityModule|Equal0~35|combout
    Info (332115):     19.210      0.249 FF    IC  e_equalityModule|Equal0~37|dataa
    Info (332115):     19.570      0.360 FR  CELL  e_equalityModule|Equal0~37|combout
    Info (332115):     20.252      0.682 RR    IC  e_equalityModule|Equal0~41|datac
    Info (332115):     20.515      0.263 RR  CELL  e_equalityModule|Equal0~41|combout
    Info (332115):     20.703      0.188 RR    IC  g_FETCHLOGIC|g_ADD|o_F~0|datad
    Info (332115):     20.847      0.144 RR  CELL  g_FETCHLOGIC|g_ADD|o_F~0|combout
    Info (332115):     21.097      0.250 RR    IC  comb~2|datad
    Info (332115):     21.241      0.144 RR  CELL  comb~2|combout
    Info (332115):     21.991      0.750 RR    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:19:REGI|s_Q|clrn
    Info (332115):     22.681      0.690 RF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     22.696      2.696  R        clock network delay
    Info (332115):     22.724      0.028           clock pessimism removed
    Info (332115):     22.704     -0.020           clock uncertainty
    Info (332115):     22.723      0.019     uTsu  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    22.681
    Info (332115): Data Required Time :    22.723
    Info (332115): Slack              :     0.042 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 3.402
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 3.402 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.096      3.096  R        clock network delay
    Info (332115):      3.309      0.213     uTco  hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115):      3.309      0.000 FF  CELL  hazard_Detection|s_FlushIFID|q
    Info (332115):      3.727      0.418 FF    IC  hazard_Detection|o_FlushIFID~0|datad
    Info (332115):      3.832      0.105 FF  CELL  hazard_Detection|o_FlushIFID~0|combout
    Info (332115):      5.580      1.748 FF    IC  comb~2|datab
    Info (332115):      5.856      0.276 FF  CELL  comb~2|combout
    Info (332115):      6.141      0.285 FF    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:2:REGI|s_Q|clrn
    Info (332115):      6.804      0.663 FR  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.238      3.238  R        clock network delay
    Info (332115):      3.231     -0.007           clock pessimism removed
    Info (332115):      3.231      0.000           clock uncertainty
    Info (332115):      3.402      0.171      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.804
    Info (332115): Data Required Time :     3.402
    Info (332115): Slack              :     3.402 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 3.917
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.917               0.000 iCLK 
Info (332146): Worst-case hold slack is 0.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.135               0.000 iCLK 
Info (332146): Worst-case recovery slack is 4.227
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.227               0.000 iCLK 
Info (332146): Worst-case removal slack is 1.810
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.810               0.000 iCLK 
Info (332146): Worst-case minimum pulse width slack is 9.371
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.371               0.000 iCLK 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 24.202 ns
    Info (332114): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.917
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.917 
    Info (332115): ===================================================================
    Info (332115): From Node    : mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): To Node      : hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.808      1.808  R        clock network delay
    Info (332115):      1.936      0.128     uTco  mem:IMem|altsyncram:ram_rtl_0|altsyncram_02e1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115):      3.086      1.150 RF  CELL  IMem|ram_rtl_0|auto_generated|ram_block1a0|portbdataout[7]
    Info (332115):      3.487      0.401 FF    IC  IMem|ram~51|datac
    Info (332115):      3.620      0.133 FF  CELL  IMem|ram~51|combout
    Info (332115):      4.488      0.868 FF    IC  g_REGFILE|g_MUX_RS|Mux8~4|datad
    Info (332115):      4.551      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux8~4|combout
    Info (332115):      4.891      0.340 FF    IC  g_REGFILE|g_MUX_RS|Mux8~5|dataa
    Info (332115):      5.095      0.204 FF  CELL  g_REGFILE|g_MUX_RS|Mux8~5|combout
    Info (332115):      5.228      0.133 FF    IC  g_REGFILE|g_MUX_RS|Mux8~8|datab
    Info (332115):      5.435      0.207 FF  CELL  g_REGFILE|g_MUX_RS|Mux8~8|combout
    Info (332115):      6.517      1.082 FF    IC  g_REGFILE|g_MUX_RS|Mux8~19|datab
    Info (332115):      6.709      0.192 FF  CELL  g_REGFILE|g_MUX_RS|Mux8~19|combout
    Info (332115):      6.818      0.109 FF    IC  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:23:MUXI|g_Or|o_F~1|datad
    Info (332115):      6.881      0.063 FF  CELL  forwardBrnch_MUX_A|MUX3|\G_NBit_MUX:23:MUXI|g_Or|o_F~1|combout
    Info (332115):      7.003      0.122 FF    IC  e_equalityModule|Equal0~31|datad
    Info (332115):      7.066      0.063 FF  CELL  e_equalityModule|Equal0~31|combout
    Info (332115):      7.419      0.353 FF    IC  e_equalityModule|Equal0~32|datac
    Info (332115):      7.552      0.133 FF  CELL  e_equalityModule|Equal0~32|combout
    Info (332115):      7.683      0.131 FF    IC  e_equalityModule|Equal0~41|datab
    Info (332115):      7.857      0.174 FF  CELL  e_equalityModule|Equal0~41|combout
    Info (332115):      7.965      0.108 FF    IC  g_FETCHLOGIC|g_ADD|o_F~0|datad
    Info (332115):      8.028      0.063 FF  CELL  g_FETCHLOGIC|g_ADD|o_F~0|combout
    Info (332115):      8.177      0.149 FF    IC  hazard_Detection|s_FlushIFID~4|datad
    Info (332115):      8.240      0.063 FF  CELL  hazard_Detection|s_FlushIFID~4|combout
    Info (332115):      8.240      0.000 FF    IC  hazard_Detection|s_FlushIFIDnot|d
    Info (332115):      8.290      0.050 FF  CELL  hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     12.201      2.201  F        clock network delay
    Info (332115):     12.220      0.019           clock pessimism removed
    Info (332115):     12.200     -0.020           clock uncertainty
    Info (332115):     12.207      0.007     uTsu  hazardDetectionUnit:hazard_Detection|s_FlushIFIDnot
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.290
    Info (332115): Data Required Time :    12.207
    Info (332115): Slack              :     3.917 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.135
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.135 
    Info (332115): ===================================================================
    Info (332115): From Node    : reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.596      1.596  R        clock network delay
    Info (332115):      1.701      0.105     uTco  reg_NPC:g_NBITREG_PC|dffg:\G_NBit_Reg0:4:REGI|s_Q
    Info (332115):      1.701      0.000 RR  CELL  g_NBITREG_PC|\G_NBit_Reg0:4:REGI|s_Q|q
    Info (332115):      1.904      0.203 RR    IC  g_NBITADDER_PC|\G_NBit_Adder:5:ADDERI|g_XOR2|o_F|datac
    Info (332115):      2.029      0.125 RR  CELL  g_NBITADDER_PC|\G_NBit_Adder:5:ADDERI|g_XOR2|o_F|combout
    Info (332115):      2.029      0.000 RR    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:5:REGI|s_Q|d
    Info (332115):      2.060      0.031 RR  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.861      1.861  R        clock network delay
    Info (332115):      1.841     -0.020           clock pessimism removed
    Info (332115):      1.841      0.000           clock uncertainty
    Info (332115):      1.925      0.084      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:5:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.060
    Info (332115): Data Required Time :     1.925
    Info (332115): Slack              :     0.135 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 4.227
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 4.227 
    Info (332115): ===================================================================
    Info (332115): From Node    : regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q
    Info (332115): Launch Clock : iCLK (INVERTED)
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     12.057      2.057  F        clock network delay
    Info (332115):     12.162      0.105     uTco  regFile:g_REGFILE|reg_N:\G_N_Reg:28:REGI|dffg:\G_NBit_Reg:26:REGI|s_Q
    Info (332115):     12.162      0.000 FF  CELL  g_REGFILE|\G_N_Reg:28:REGI|\G_NBit_Reg:26:REGI|s_Q|q
    Info (332115):     12.893      0.731 FF    IC  g_REGFILE|g_MUX_RS|Mux5~14|datac
    Info (332115):     13.026      0.133 FF  CELL  g_REGFILE|g_MUX_RS|Mux5~14|combout
    Info (332115):     13.597      0.571 FF    IC  g_REGFILE|g_MUX_RS|Mux5~15|datad
    Info (332115):     13.660      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux5~15|combout
    Info (332115):     13.768      0.108 FF    IC  g_REGFILE|g_MUX_RS|Mux5~18|datad
    Info (332115):     13.831      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux5~18|combout
    Info (332115):     14.390      0.559 FF    IC  g_REGFILE|g_MUX_RS|Mux5~19|datad
    Info (332115):     14.453      0.063 FF  CELL  g_REGFILE|g_MUX_RS|Mux5~19|combout
    Info (332115):     15.273      0.820 FF    IC  e_equalityModule|Equal0~35|datad
    Info (332115):     15.345      0.072 FR  CELL  e_equalityModule|Equal0~35|combout
    Info (332115):     15.448      0.103 RR    IC  e_equalityModule|Equal0~37|dataa
    Info (332115):     15.644      0.196 RF  CELL  e_equalityModule|Equal0~37|combout
    Info (332115):     16.031      0.387 FF    IC  e_equalityModule|Equal0~41|datac
    Info (332115):     16.164      0.133 FF  CELL  e_equalityModule|Equal0~41|combout
    Info (332115):     16.272      0.108 FF    IC  g_FETCHLOGIC|g_ADD|o_F~0|datad
    Info (332115):     16.335      0.063 FF  CELL  g_FETCHLOGIC|g_ADD|o_F~0|combout
    Info (332115):     16.483      0.148 FF    IC  comb~2|datad
    Info (332115):     16.546      0.063 FF  CELL  comb~2|combout
    Info (332115):     16.972      0.426 FF    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:19:REGI|s_Q|clrn
    Info (332115):     17.363      0.391 FR  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     21.584      1.584  R        clock network delay
    Info (332115):     21.603      0.019           clock pessimism removed
    Info (332115):     21.583     -0.020           clock uncertainty
    Info (332115):     21.590      0.007     uTsu  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:19:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :    17.363
    Info (332115): Data Required Time :    21.590
    Info (332115): Slack              :     4.227 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.810
    Info (332115): -to_clock [get_clocks {iCLK}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.810 
    Info (332115): ===================================================================
    Info (332115): From Node    : hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115): To Node      : reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): Launch Clock : iCLK
    Info (332115): Latch Clock  : iCLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.797      1.797  R        clock network delay
    Info (332115):      1.902      0.105     uTco  hazardDetectionUnit:hazard_Detection|s_FlushIFID
    Info (332115):      1.902      0.000 RR  CELL  hazard_Detection|s_FlushIFID|q
    Info (332115):      2.089      0.187 RR    IC  hazard_Detection|o_FlushIFID~0|datad
    Info (332115):      2.154      0.065 RR  CELL  hazard_Detection|o_FlushIFID~0|combout
    Info (332115):      3.105      0.951 RR    IC  comb~2|datab
    Info (332115):      3.265      0.160 RR  CELL  comb~2|combout
    Info (332115):      3.395      0.130 RR    IC  IFID_Pipeline_Reg|\G_NBit_RegPC:2:REGI|s_Q|clrn
    Info (332115):      3.761      0.366 RF  CELL  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.872      1.872  R        clock network delay
    Info (332115):      1.867     -0.005           clock pessimism removed
    Info (332115):      1.867      0.000           clock uncertainty
    Info (332115):      1.951      0.084      uTh  reg_IFID:IFID_Pipeline_Reg|dffg:\G_NBit_RegPC:2:REGI|s_Q
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.761
    Info (332115): Data Required Time :     1.951
    Info (332115): Slack              :     1.810 
    Info (332115): ===================================================================
    Info (332115): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 964 megabytes
    Info: Processing ended: Fri Nov 22 19:19:20 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


