import{_ as e,o,c as r,ah as p}from"./chunks/framework.B_34VmgG.js";const c=JSON.parse('{"title":"SoC","description":"","frontmatter":{},"headers":[],"relativePath":"kernel/embed/elel/soc.md","filePath":"kernel/embed/elel/soc.md"}'),t={name:"kernel/embed/elel/soc.md"};function P(l,a,i,A,n,s){return o(),r("div",null,[...a[0]||(a[0]=[p('<h1 id="soc" tabindex="-1">SoC <a class="header-anchor" href="#soc" aria-label="Permalink to “SoC”">​</a></h1><p>System on Chip，“片上系统”或“系统级芯片”，不同于 PC 电脑或者服务器电脑，将 CPU、内存、GPU 等组件都集成在一个“CPU”大小的单一芯片上，为的是大幅减少整个机器的大小，并获得通信优势。</p><p>一个典型的 SoC 通常包含以下核心组件：</p><p>处理器内核： 比如 ARM Cortex-A 系列（性能强，跑 Linux）或 Cortex-M 系列（功耗低）。</p><p>图形处理器 (GPU)： 负责屏幕显示和图形加速。</p><p>内存接口： 用于连接 RAM 和 Flash 存储。</p><p>通信模块： 集成 Wi-Fi、蓝牙、4G/5G 或以太网控制器。</p><p>各种外设： GPIO、USB、HDMI、音频接口、ADC 等。</p><p>AI 加速器 (NPU)： 现代 SoC（如手机芯片）通常还带有专门处理 AI 算法的单元。</p><p>体积小： 所有的功能都在一颗芯片里，极大缩小了 PCB 尺寸。</p><p>低功耗： 片内通信比芯片间通信省电得多。</p><p>高性能： 组件距离近，数据传输延迟极低。</p><p>低成本： 大规模生产时，单颗芯片比一堆分立元器件更便宜。</p><h2 id="mcu" tabindex="-1">MCU <a class="header-anchor" href="#mcu" aria-label="Permalink to “MCU”">​</a></h2><p>特性,MCU (单片机),SoC (片上系统) 典型代表,&quot;STM32, 51单片机&quot;,&quot;手机芯片 (麒麟, 骁龙), 树莓派芯片 (BCM2835)&quot; 复杂度,低，功能相对单一,极高，像一台完整的电脑 运行系统,裸机或 RTOS (FreeRTOS),&quot;完整操作系统 (Android, Linux, Windows)&quot; 主频,通常在几十到几百 MHz,通常在 1GHz 以上 典型应用,电饭煲控制器、智能手环、传感器节点,智能手机、平板、自动驾驶网关、智能音箱 封装技术,QFP / SOP,BGA</p><h2 id="fpga" tabindex="-1">FPGA <a class="header-anchor" href="#fpga" aria-label="Permalink to “FPGA”">​</a></h2><p>FPGA（Field Programmable Gate Array，现场可编程门阵列）是一种可编程硬件技术，从硬件层面上实现复杂的可编程性。与传统的 CPU 执行软件代码不同，FPGA 通过内部的大量可配置逻辑块和可编程互连资源，让开发者可以在硬件层面实现电路功能，一旦配置完成，电路就像专用集成电路（ASIC）一样并行执行。</p><p>FPGA 有两种主要形态：纯 FPGA 芯片和 FPGA + ARM CPU 组成的 SoC（如 Xilinx Zynq 系列）。纯 FPGA 需要外部处理器配合使用，适合纯粹的硬件加速场景；FPGA SoC 则将 ARM 处理器和 FPGA 逻辑集成在同一芯片上，通过片上总线高速互联，适合需要软件和硬件紧密协同的应用。其外观形态和普通的 SoC 芯片没有太大的差异，通常也是 BGA 封装。</p><h3 id="应用场景" tabindex="-1">应用场景 <a class="header-anchor" href="#应用场景" aria-label="Permalink to “应用场景”">​</a></h3><p>FPGA 的最大优势在于硬件级的并行性和可重构性。在信号处理领域，FPGA 可以同时处理多个数据流，实现比 CPU 高得多的吞吐量；在硬件原型验证领域，FPGA 可以模拟尚未流片的 ASIC 芯片，大幅降低验证成本；在高速接口领域，FPGA 可以实现定制化的串行收发器，支持各种通信协议。</p><p>典型的应用包括图像视频处理（实时编解码、图像增强）、通信基站（基带信号处理、协议加速）、高频交易（超低延迟决策执行）、数据中心（硬件加速卡、网络卸载）、加密货币挖矿（并行哈希计算）等。这些场景的共同特点是数据吞吐量大、算法相对固定、对延迟敏感，非常适合用 FPGA 实现硬件加速。</p><h3 id="开发方式" tabindex="-1">开发方式 <a class="header-anchor" href="#开发方式" aria-label="Permalink to “开发方式”">​</a></h3><p>FPGA 开发使用硬件描述语言（HDL），最常用的是 Verilog 和 VHDL。与软件编程不同，HDL 描述的是电路的结构和行为，编写的是&quot;并发&quot;执行的逻辑电路。Verilog 语法类似 C 语言，学习曲线相对平缓，在国内 FPGA 开发中应用最广；VHDL 语法严谨，适合大型项目，在欧洲和军工领域使用较多。</p><p>FPGA 开发流程包括设计输入、综合、布局布线、比特流生成、下载配置等步骤。综合工具将 HDL 代码转换为门级网表，布局布线工具将逻辑电路映射到 FPGA 的物理资源上。整个流程可能需要数小时（对于大型设计），调试也比软件复杂得多，需要使用逻辑分析仪、时序分析工具等。</p><h3 id="与-soc-的对比" tabindex="-1">与 SoC 的对比 <a class="header-anchor" href="#与-soc-的对比" aria-label="Permalink to “与 SoC 的对比”">​</a></h3><p>FPGA 与普通 SoC 芯片的根本区别在于计算范式。SoC（如 ARM 处理器）采用串行计算模式，通过指令序列驱动运算单元执行，灵活性好但单线程性能有限；FPGA 采用硬件并行计算模式，通过配置电路实现特定功能，一旦配置完成就以电路速度运行，延迟可预测且极低。</p><p>成本方面，同等性能下 FPGA 的成本远高于 ASIC，但 FPGA 的可重配置性使其在小批量、快速迭代的场景中极具优势。功耗方面，FPGA 实现特定功能的功耗通常低于通用处理器，但高于专用 ASIC。开发门槛方面，FPGA 开发需要数字电路知识，硬件调试复杂，人才培养周期长。</p><p>在实际工程中，FPGA 和 SoC 往往是互补而非竞争关系。很多嵌入式系统采用&quot;处理器 + FPGA&quot;的异构架构，处理器负责控制逻辑和用户界面，FPGA 负责数据密集型计算和高速接口，两者通过 PCIe、SRIO 或 AXI 总线协同工作，发挥各自优势。</p><h2 id="cpu" tabindex="-1">CPU <a class="header-anchor" href="#cpu" aria-label="Permalink to “CPU”">​</a></h2>',29)])])}const d=e(t,[["render",P]]);export{c as __pageData,d as default};
