============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Mar 26 2019  09:09:22 pm
  Module:                 dsc_mul
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance     Cells  Cell Area  Net Area  Total Area  Wireload     
----------------------------------------------------------------------
dsc_mul            228        820         0         820    <none> (D) 
  prg_b             84        276         0         276    <none> (D) 
    prg_ab          83        274         0         274    <none> (D) 
      ctr4          33        149         0         149    <none> (D) 
      comp6_b       25         62         0          62    <none> (D) 
        comp5        2          6         0           6    <none> (D) 
        comp4        2          6         0           6    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp6_a       25         62         0          62    <none> (D) 
        comp5        2          6         0           6    <none> (D) 
        comp4        2          6         0           6    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
  prg_a             83        274         0         274    <none> (D) 
    prg_ab          82        272         0         272    <none> (D) 
      ctr4          32        147         0         147    <none> (D) 
      comp6_b       25         62         0          62    <none> (D) 
        comp5        2          6         0           6    <none> (D) 
        comp4        2          6         0           6    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
      comp6_a       25         62         0          62    <none> (D) 
        comp5        2          6         0           6    <none> (D) 
        comp4        2          6         0           6    <none> (D) 
        comp3        2          6         0           6    <none> (D) 
        comp2        2          6         0           6    <none> (D) 
        comp1        2          6         0           6    <none> (D) 
        comp0        2          4         0           4    <none> (D) 
  stoch2bin_out     58        264         0         264    <none> (D) 
  mul                1          2         0           2    <none> (D) 

 (D) = wireload is default in technology library
