library IEEE;
use IEEE.STD_LOGIC_1164.all;

entity Tb_BCD_7seg is
end Tb_BCD_7seg;

architecture teste of Tb_BCD_7seg is

	-- Declara√ß√£o do componente a ser simulado:
	component BCD_7seg is

   port (
		entrada: in std_logic_vector (1 downto 0);
		saida:	out std_logic_vector (6 downto 0)
	);

	end component;

	-- Declara√ß√£o dos "fios" internos necess√°rios para injetar no componente os est√≠mulos de simula√ß√£o:
	signal fio_entrada: std_logic_vector(1 downto 0);
	signal fio_saida: std_logic_vector (6 downto 0);
 
begin
	-- Instancie o componente "BCD_7seg" declarado acima para simulaÁ„o, conectando-o aos "fios" com os est√≠mulos:
	instancia_BCD_7seg : BCD_7seg
		port map(entrada => fio_entrada, saida => fio_saida);

		-- As pr√≥ximas linhas criam os est√≠mulos da simula√ß√£o,
		-- A letra x"0" indica que os valores a seguir est√£o expressos em base hexadecimal
		
		fio_entrada <= '00', '01' after 6 ns, '10' after 8 ns, '11' after 10 ns;
		
end teste;








