Fitter report for ozy_eval
Fri Sep 08 16:55:26 2006
Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Fitter RAM Summary
 19. Interconnect Usage Summary
 20. LAB Logic Elements
 21. LAB-wide Signals
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. Fitter Device Options
 26. Advanced Data - General
 27. Advanced Data - Placement Preparation
 28. Advanced Data - Placement
 29. Advanced Data - Routing
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+------------------------------------+----------------------------------------------+
; Fitter Status                      ; Successful - Fri Sep 08 16:55:25 2006        ;
; Quartus II Version                 ; 6.0 Build 202 06/20/2006 SP 1 SJ Web Edition ;
; Revision Name                      ; ozy_eval                                     ;
; Top-level Entity Name              ; ozy_nco                                      ;
; Family                             ; Cyclone II                                   ;
; Device                             ; EP2C5Q208C7                                  ;
; Timing Models                      ; Final                                        ;
; Total logic elements               ; 2,217 / 4,608 ( 48 % )                       ;
; Total registers                    ; 1794                                         ;
; Total pins                         ; 55 / 142 ( 39 % )                            ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 16,384 / 119,808 ( 14 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                               ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                ;
+------------------------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                  ;
+------------------------------------------------+--------------------------------+--------------------------------+
; Option                                         ; Setting                        ; Default Value                  ;
+------------------------------------------------+--------------------------------+--------------------------------+
; Device                                         ; EP2C5Q208C7                    ;                                ;
; Use smart compilation                          ; Off                            ; Off                            ;
; Router Timing Optimization Level               ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                    ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                       ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                           ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                    ; Off                            ; Off                            ;
; PowerPlay Power Optimization                   ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing     ; On                             ; On                             ;
; Limit to One Fitting Attempt                   ; Off                            ; Off                            ;
; Final Placement Optimizations                  ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations    ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                  ; 1                              ; 1                              ;
; PCI I/O                                        ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                          ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                      ; Off                            ; Off                            ;
; Auto Global Memory Control Signals             ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/Cyclone II ; Auto                           ; Auto                           ;
; Auto Delay Chains                              ; On                             ; On                             ;
; Auto Merge PLLs                                ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs              ; Off                            ; Off                            ;
; Fitter Effort                                  ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                ; Normal                         ; Normal                         ;
; Auto Global Clock                              ; On                             ; On                             ;
; Auto Global Register Control Signals           ; On                             ; On                             ;
; Always Enable Input Buffers                    ; Off                            ; Off                            ;
+------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Data/HPSDR/trunk/N8VB/OZY_V1/OZY_Verilog_Test/MERC_NCO/ozy_eval.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 2,217 / 4,608 ( 48 % )    ;
;     -- Combinational with no register       ; 423                       ;
;     -- Register only                        ; 373                       ;
;     -- Combinational with a register        ; 1421                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 80                        ;
;     -- 3 input functions                    ; 1212                      ;
;     -- <=2 input functions                  ; 552                       ;
;     -- Register only                        ; 373                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 552                       ;
;     -- arithmetic mode                      ; 1292                      ;
;                                             ;                           ;
; Total registers                             ; 1,794 / 4,608 ( 39 % )    ;
; Total LABs                                  ; 153 / 288 ( 53 % )        ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 55 / 142 ( 39 % )         ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
; Global signals                              ; 4                         ;
; M4Ks                                        ; 4 / 26 ( 15 % )           ;
; Total memory bits                           ; 16,384 / 119,808 ( 14 % ) ;
; Total RAM block bits                        ; 18,432 / 119,808 ( 15 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 4 / 8 ( 50 % )            ;
; Maximum fan-out node                        ; ENC_CLK                   ;
; Maximum fan-out                             ; 1584                      ;
; Highest non-global fan-out signal           ; ENC_CLK                   ;
; Highest non-global fan-out                  ; 1584                      ;
; Total fan-out                               ; 11123                     ;
; Average fan-out                             ; 2.83                      ;
+---------------------------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CS      ; 45    ; 1        ; 0            ; 2            ; 1           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[0]   ; 180   ; 2        ; 14           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[10]  ; 164   ; 2        ; 24           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[11]  ; 163   ; 2        ; 24           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[12]  ; 162   ; 2        ; 26           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[13]  ; 161   ; 2        ; 26           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[14]  ; 160   ; 2        ; 26           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[15]  ; 152   ; 3        ; 28           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[1]   ; 179   ; 2        ; 14           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[2]   ; 176   ; 2        ; 17           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[3]   ; 175   ; 2        ; 17           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[4]   ; 173   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[5]   ; 171   ; 2        ; 19           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[6]   ; 170   ; 2        ; 19           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[7]   ; 169   ; 2        ; 21           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[8]   ; 168   ; 2        ; 21           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DA[9]   ; 165   ; 2        ; 24           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ENC_CLK ; 150   ; 3        ; 28           ; 12           ; 2           ; 1584                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; FLAGA   ; 198   ; 2        ; 5            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; FLAGB   ; 197   ; 2        ; 5            ; 14           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; FLAGC   ; 5     ; 1        ; 0            ; 13           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; FX2_CLK ; 23    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; IFCLK   ; 24    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SCK     ; 15    ; 1        ; 0            ; 11           ; 3           ; 72                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SI      ; 14    ; 1        ; 0            ; 11           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; EVALPIN39   ; 181   ; 2        ; 14           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[0]       ; 56    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[10]      ; 206   ; 2        ; 1            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[11]      ; 205   ; 2        ; 1            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[12]      ; 203   ; 2        ; 3            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[13]      ; 201   ; 2        ; 3            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[14]      ; 200   ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[15]      ; 199   ; 2        ; 3            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[1]       ; 57    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[2]       ; 58    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[3]       ; 59    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[4]       ; 60    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[5]       ; 61    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[6]       ; 63    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[7]       ; 64    ; 4        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[8]       ; 208   ; 2        ; 1            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FD[9]       ; 207   ; 2        ; 1            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFO_ADR[0] ; 11    ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FIFO_ADR[1] ; 10    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO1       ; 67    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO2       ; 68    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO3       ; 69    ; 4        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO4       ; 70    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO5       ; 72    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO6       ; 74    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; GPIO7       ; 75    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLOE        ; 13    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLRD        ; 30    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; SLWR        ; 31    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                   ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; SO   ; 12    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 14 / 34 ( 41 % ) ; 3.3V          ; --           ;
; 2        ; 26 / 35 ( 74 % ) ; 3.3V          ; --           ;
; 3        ; 4 / 37 ( 11 % )  ; 3.3V          ; --           ;
; 4        ; 15 / 36 ( 42 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; +~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 2        ; 1          ; 1        ; +~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; FLAGC                                     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; FIFO_ADR[1]                               ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 8          ; 1        ; FIFO_ADR[0]                               ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 9          ; 1        ; SO                                        ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 10         ; 1        ; SLOE                                      ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 11         ; 1        ; SI                                        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 12         ; 1        ; SCK                                       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 13         ; 1        ; #TDO                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 14         ; 1        ; #TMS                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 15         ; 1        ; #TCK                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 16         ; 1        ; #TDI                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 17         ; 1        ; ^DATA0                                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 18         ; 1        ; ^DCLK                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 19         ; 1        ; ^nCE                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 20         ; 1        ; FX2_CLK                                   ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 21         ; 1        ; IFCLK                                     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 23         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 24         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 25         ; 1        ; SLRD                                      ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 26         ; 1        ; SLWR                                      ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 27         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 28         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 29         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 30         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ; 31         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 37       ; 32         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 38       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 34         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 35         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 36         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 38         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 39         ; 1        ; CS                                        ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 40         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 41         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 42         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 43         ; 4        ; FD[0]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 57       ; 44         ; 4        ; FD[1]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 45         ; 4        ; FD[2]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 46         ; 4        ; FD[3]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 47         ; 4        ; FD[4]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 48         ; 4        ; FD[5]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 49         ; 4        ; FD[6]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 50         ; 4        ; FD[7]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 52         ; 4        ; GPIO1                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 53         ; 4        ; GPIO2                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 54         ; 4        ; GPIO3                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 57         ; 4        ; GPIO4                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 58         ; 4        ; GPIO5                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 59         ; 4        ; GPIO6                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 60         ; 4        ; GPIO7                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 63         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 64         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 65         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 66         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 67         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 68         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 69         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 70         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 71         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 72         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 90       ; 73         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 74         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 75         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 76         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 77         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 78         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 79         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 80         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 81         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 82         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 83         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 84         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 85         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 86         ; 3        ; *~LVDS41n/INIT_DONE~ / RESERVED           ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 108      ; 87         ; 3        ; *~LVDS41p/nCEO~ / GND*                    ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 89         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 90         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 91         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 92         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 93         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 116      ; 94         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 95         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 118      ; 96         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ; 97         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 120      ; 98         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; ^nSTATUS                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 100        ; 3        ; ^CONF_DONE                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 101        ; 3        ; ^MSEL1                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 102        ; 3        ; ^MSEL0                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 103        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 104        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 105        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 106        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 108        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 133      ; 109        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 110        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 111        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 112        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 113        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 114        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 115        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ; 116        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 143      ; 117        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 118        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 119        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 146      ; 120        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ; 121        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 123        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 150      ; 124        ; 3        ; ENC_CLK                                   ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 125        ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 152      ; 126        ; 3        ; DA[15]                                    ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 127        ; 2        ; DA[14]                                    ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 128        ; 2        ; DA[13]                                    ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 129        ; 2        ; DA[12]                                    ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 130        ; 2        ; DA[11]                                    ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 131        ; 2        ; DA[10]                                    ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 132        ; 2        ; DA[9]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 134        ; 2        ; DA[8]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 169      ; 135        ; 2        ; DA[7]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 170      ; 137        ; 2        ; DA[6]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 171      ; 138        ; 2        ; DA[5]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 139        ; 2        ; DA[4]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 174      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 140        ; 2        ; DA[3]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 176      ; 141        ; 2        ; DA[2]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 177      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 144        ; 2        ; DA[1]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 180      ; 145        ; 2        ; DA[0]                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 181      ; 146        ; 2        ; EVALPIN39                                 ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 147        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 148        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 149        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 150        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 151        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 152        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 153        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 193      ; 154        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 155        ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 158        ; 2        ; FLAGB                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 159        ; 2        ; FLAGA                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 162        ; 2        ; FD[15]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 163        ; 2        ; FD[14]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 164        ; 2        ; FD[13]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 165        ; 2        ; FD[12]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 166        ; 2        ; FD[11]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 206      ; 167        ; 2        ; FD[10]                                    ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 168        ; 2        ; FD[9]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ; 169        ; 2        ; FD[8]                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; LVTTL                            ; 0 pF  ; Not Available                      ;
; LVCMOS                           ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------+-------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                   ; Logic Cells ; LC Combinationals ; LC Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                ;
+----------------------------------------------+-------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
; |ozy_nco                                     ; 2217 (53)   ; 1844 (36)         ; 1794 (51)    ; 16384       ; 4    ; 0            ; 0       ; 0         ; 55   ; 0            ; 423 (2)      ; 373 (15)          ; 1421 (34)        ; |ozy_nco                                                                                                                           ;
;    |CIC_R256_M1_N5:I_CIC|                    ; 415 (415)   ; 301 (301)         ; 411 (411)    ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 114 (114)         ; 299 (299)        ; |ozy_nco|CIC_R256_M1_N5:I_CIC                                                                                                      ;
;    |CIC_R256_M1_N5:Q_CIC|                    ; 416 (416)   ; 304 (304)         ; 416 (416)    ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 111 (111)         ; 305 (305)        ; |ozy_nco|CIC_R256_M1_N5:Q_CIC                                                                                                      ;
;    |RegisterX:freqsetreg|                    ; 33 (33)     ; 1 (1)             ; 32 (32)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 1 (1)            ; |ozy_nco|RegisterX:freqsetreg                                                                                                      ;
;    |SPI_REGS:spi_regs|                       ; 91 (91)     ; 85 (85)           ; 74 (74)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 5 (5)             ; 69 (69)          ; |ozy_nco|SPI_REGS:spi_regs                                                                                                         ;
;    |cordic:rx_cordic|                        ; 999 (34)    ; 999 (34)          ; 610 (32)     ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 388 (1)      ; 0 (0)             ; 611 (33)         ; |ozy_nco|cordic:rx_cordic                                                                                                          ;
;       |cordic_stage:cordic_stage0|           ; 55 (55)     ; 55 (55)           ; 50 (50)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 50 (50)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage0                                                                               ;
;       |cordic_stage:cordic_stage10|          ; 70 (70)     ; 70 (70)           ; 37 (37)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 37 (37)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage10                                                                              ;
;       |cordic_stage:cordic_stage11|          ; 50 (50)     ; 50 (50)           ; 32 (32)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 32 (32)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage11                                                                              ;
;       |cordic_stage:cordic_stage1|           ; 112 (112)   ; 112 (112)         ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage1                                                                               ;
;       |cordic_stage:cordic_stage2|           ; 85 (85)     ; 85 (85)           ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage2                                                                               ;
;       |cordic_stage:cordic_stage3|           ; 83 (83)     ; 83 (83)           ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage3                                                                               ;
;       |cordic_stage:cordic_stage4|           ; 81 (81)     ; 81 (81)           ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage4                                                                               ;
;       |cordic_stage:cordic_stage5|           ; 107 (107)   ; 107 (107)         ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage5                                                                               ;
;       |cordic_stage:cordic_stage6|           ; 77 (77)     ; 77 (77)           ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage6                                                                               ;
;       |cordic_stage:cordic_stage7|           ; 75 (75)     ; 75 (75)           ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage7                                                                               ;
;       |cordic_stage:cordic_stage8|           ; 73 (73)     ; 73 (73)           ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage8                                                                               ;
;       |cordic_stage:cordic_stage9|           ; 97 (97)     ; 97 (97)           ; 51 (51)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 51 (51)          ; |ozy_nco|cordic:rx_cordic|cordic_stage:cordic_stage9                                                                               ;
;    |phase_accumulator:rx_phase_accumulator|  ; 32 (32)     ; 32 (32)           ; 32 (32)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |ozy_nco|phase_accumulator:rx_phase_accumulator                                                                                    ;
;    |tx_fifo:tx_fifo_i|                       ; 91 (0)      ; 43 (0)            ; 84 (0)       ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 48 (0)            ; 36 (0)           ; |ozy_nco|tx_fifo:tx_fifo_i                                                                                                         ;
;       |dcfifo:dcfifo_component|              ; 91 (0)      ; 43 (0)            ; 84 (0)       ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 48 (0)            ; 36 (0)           ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component                                                                                 ;
;          |dcfifo_ncb1:auto_generated|        ; 91 (29)     ; 43 (21)           ; 84 (22)      ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 48 (20)           ; 36 (14)          ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated                                                      ;
;             |a_graycounter_i27:wrptr_gp|     ; 11 (11)     ; 11 (11)           ; 11 (11)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp                           ;
;             |a_graycounter_o96:rdptr_g1p|    ; 11 (11)     ; 11 (11)           ; 11 (11)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_o96:rdptr_g1p                          ;
;             |alt_synch_pipe_4e8:ws_dgrp|     ; 20 (0)      ; 0 (0)             ; 20 (0)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp                           ;
;                |dffpipe_ve9:dffpipe15|       ; 20 (20)     ; 0 (0)             ; 20 (20)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15     ;
;             |alt_synch_pipe_vd8:rs_dgwp|     ; 20 (0)      ; 0 (0)             ; 20 (0)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_vd8:rs_dgwp                           ;
;                |dffpipe_ue9:dffpipe10|       ; 20 (20)     ; 0 (0)             ; 20 (20)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_ue9:dffpipe10     ;
;             |altsyncram_bb11:fifo_ram|       ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram                             ;
;                |altsyncram_lve1:altsyncram5| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram|altsyncram_lve1:altsyncram5 ;
;    |tx_fifo:tx_fifo_q|                       ; 91 (0)      ; 43 (0)            ; 84 (0)       ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 48 (0)            ; 36 (0)           ; |ozy_nco|tx_fifo:tx_fifo_q                                                                                                         ;
;       |dcfifo:dcfifo_component|              ; 91 (0)      ; 43 (0)            ; 84 (0)       ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 48 (0)            ; 36 (0)           ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component                                                                                 ;
;          |dcfifo_ncb1:auto_generated|        ; 91 (29)     ; 43 (21)           ; 84 (22)      ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 48 (20)           ; 36 (14)          ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated                                                      ;
;             |a_graycounter_i27:wrptr_gp|     ; 11 (11)     ; 11 (11)           ; 11 (11)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp                           ;
;             |a_graycounter_o96:rdptr_g1p|    ; 11 (11)     ; 11 (11)           ; 11 (11)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_o96:rdptr_g1p                          ;
;             |alt_synch_pipe_4e8:ws_dgrp|     ; 20 (0)      ; 0 (0)             ; 20 (0)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp                           ;
;                |dffpipe_ve9:dffpipe15|       ; 20 (20)     ; 0 (0)             ; 20 (20)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15     ;
;             |alt_synch_pipe_vd8:rs_dgwp|     ; 20 (0)      ; 0 (0)             ; 20 (0)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_vd8:rs_dgwp                           ;
;                |dffpipe_ue9:dffpipe10|       ; 20 (20)     ; 0 (0)             ; 20 (20)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_ue9:dffpipe10     ;
;             |altsyncram_bb11:fifo_ram|       ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram                             ;
;                |altsyncram_lve1:altsyncram5| ; 0 (0)       ; 0 (0)             ; 0 (0)        ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ozy_nco|tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram|altsyncram_lve1:altsyncram5 ;
+----------------------------------------------+-------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; FLAGA       ; Input    ; 6             ; 6             ; --                    ; --  ;
; FLAGB       ; Input    ; 6             ; 6             ; --                    ; --  ;
; FLAGC       ; Input    ; 6             ; 6             ; --                    ; --  ;
; IFCLK       ; Input    ; 0             ; 0             ; --                    ; --  ;
; ENC_CLK     ; Input    ; 0             ; 0             ; --                    ; --  ;
; SCK         ; Input    ; 0             ; 0             ; --                    ; --  ;
; CS          ; Input    ; 6             ; 6             ; --                    ; --  ;
; FX2_CLK     ; Input    ; 0             ; 0             ; --                    ; --  ;
; SI          ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[15]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[14]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[13]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[12]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[11]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[10]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[9]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[8]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[7]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[6]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[5]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[4]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[3]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[2]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[1]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; DA[0]       ; Input    ; 6             ; 6             ; --                    ; --  ;
; FD[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; FD[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; FD[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; FD[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; FD[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; FD[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; FD[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; SLWR        ; Output   ; --            ; --            ; --                    ; --  ;
; SLRD        ; Output   ; --            ; --            ; --                    ; --  ;
; SLOE        ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[0] ; Output   ; --            ; --            ; --                    ; --  ;
; FIFO_ADR[1] ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO1       ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO2       ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO3       ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO4       ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO5       ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO6       ; Output   ; --            ; --            ; --                    ; --  ;
; GPIO7       ; Output   ; --            ; --            ; --                    ; --  ;
; EVALPIN39   ; Output   ; --            ; --            ; --                    ; --  ;
; SO          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FLAGA                                                                                                                                         ;                   ;         ;
;      - GPIO5                                                                                                                                  ; 0                 ; 6       ;
; FLAGB                                                                                                                                         ;                   ;         ;
;      - GPIO6                                                                                                                                  ; 0                 ; 6       ;
;      - FD[10]~567                                                                                                                             ; 0                 ; 6       ;
;      - Selector1~84                                                                                                                           ; 0                 ; 6       ;
; FLAGC                                                                                                                                         ;                   ;         ;
;      - GPIO7                                                                                                                                  ; 1                 ; 6       ;
; IFCLK                                                                                                                                         ;                   ;         ;
; ENC_CLK                                                                                                                                       ;                   ;         ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[9]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[8]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[7]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[6]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[5]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[4]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[3]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[2]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[1]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[0]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram|altsyncram_lve1:altsyncram5|ram_block6a0 ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram|altsyncram_lve1:altsyncram5|ram_block6a1 ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[9]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[8]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[7]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[6]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[5]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[4]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[3]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[2]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[1]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[0]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[9]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[9]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[8]       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[7]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[6]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[5]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[4]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[3]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[2]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[1]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[0]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram|altsyncram_lve1:altsyncram5|ram_block6a0 ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram|altsyncram_lve1:altsyncram5|ram_block6a6 ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[9]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[8]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[7]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[6]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[5]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[4]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[3]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[2]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[1]                         ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|counter_ffa[0]                         ; 0                 ; 0       ;
;      - adc_go                                                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|ce_out_reg                                                                                                        ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|parity_ff                              ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[8]       ; 1                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[0]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[2]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[6]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[4]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[3]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[7]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[5]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[1]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[9]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|parity_ff                              ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[8]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[0]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[2]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[6]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[4]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[3]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[7]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[5]       ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[1]       ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|output_register[0]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|output_register[0]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|output_register[1]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|output_register[1]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|output_register[2]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|output_register[2]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|output_register[3]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|output_register[3]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|output_register[4]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|output_register[4]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|output_register[5]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|output_register[5]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|output_register[6]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|output_register[6]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|output_register[7]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|output_register[7]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|output_register[8]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|output_register[8]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|output_register[9]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|output_register[9]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|output_register[10]                                                                                               ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|output_register[10]                                                                                               ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|output_register[11]                                                                                               ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|output_register[11]                                                                                               ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|output_register[12]                                                                                               ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|output_register[12]                                                                                               ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|output_register[13]                                                                                               ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|output_register[13]                                                                                               ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|output_register[14]                                                                                               ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|output_register[14]                                                                                               ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|output_register[15]                                                                                               ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|output_register[15]                                                                                               ; 0                 ; 0       ;
;      - clk_enable                                                                                                                             ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|int_delay_pipe[3]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cur_count[0]                                                                                                      ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cur_count[1]                                                                                                      ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cur_count[2]                                                                                                      ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cur_count[3]                                                                                                      ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cur_count[4]                                                                                                      ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cur_count[5]                                                                                                      ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cur_count[6]                                                                                                      ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cur_count[7]                                                                                                      ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[8]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[9]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[0]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[2]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[4]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[6]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[7]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[3]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[1]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[5]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[8]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[9]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[0]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[2]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[4]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[6]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[7]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[3]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[1]                                                ; 0                 ; 0       ;
;      - tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|delayed_wrptr_g[5]                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[3]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[3]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[2]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[2]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[1]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[1]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[0]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[0]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[3]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[3]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[2]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[2]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[1]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[1]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[0]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[0]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[4]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[4]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[4]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[4]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[5]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[5]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[5]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[5]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[6]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[6]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[6]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[6]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[7]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[7]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[7]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[7]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[8]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[8]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[8]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[8]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[9]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[9]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[9]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[9]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[10]                                                                                                         ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[10]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[10]                                                                                                         ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[10]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[11]                                                                                                         ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[11]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[11]                                                                                                         ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[11]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[12]                                                                                                         ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[12]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[12]                                                                                                         ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[12]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[13]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[13]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[13]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[13]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[14]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[14]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[14]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[14]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[15]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[15]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[15]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[15]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[16]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[16]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[16]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[16]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[17]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[17]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[17]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[17]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff5[18]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline9[18]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff5[18]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline9[18]                                                                                                 ; 0                 ; 0       ;
;      - reset_count[10]                                                                                                                        ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|int_delay_pipe[2]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[3]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[4]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[2]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[3]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[1]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[2]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[0]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[1]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[3]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[4]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[2]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[3]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[1]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[2]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[0]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[1]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[4]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[5]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[4]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[5]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[5]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[6]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[5]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[6]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[6]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[7]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[6]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[7]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[7]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[8]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[7]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[8]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[8]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[9]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[8]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[9]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[9]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[10]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[9]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[10]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[10]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[11]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[10]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[11]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[11]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[12]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[11]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[12]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[12]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[13]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[12]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[13]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[13]                                                                                                         ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[14]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[13]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[14]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[14]                                                                                                         ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[15]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[14]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[15]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[15]                                                                                                         ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[16]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[15]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[16]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[16]                                                                                                         ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[17]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[16]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[17]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[17]                                                                                                         ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[18]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[17]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[18]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff4[18]                                                                                                         ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline8[19]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff4[18]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline8[19]                                                                                                 ; 0                 ; 0       ;
;      - reset_count[9]                                                                                                                         ; 0                 ; 0       ;
;      - reset_count[8]                                                                                                                         ; 0                 ; 0       ;
;      - reset_count[7]                                                                                                                         ; 0                 ; 0       ;
;      - reset_count[6]                                                                                                                         ; 0                 ; 0       ;
;      - reset_count[5]                                                                                                                         ; 0                 ; 0       ;
;      - reset_count[4]                                                                                                                         ; 0                 ; 0       ;
;      - reset_count[3]                                                                                                                         ; 0                 ; 0       ;
;      - reset_count[2]                                                                                                                         ; 0                 ; 0       ;
;      - reset_count[0]                                                                                                                         ; 0                 ; 0       ;
;      - reset_count[1]                                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|int_delay_pipe[1]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[4]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[5]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[3]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[4]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[2]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[3]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[1]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[2]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[0]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[1]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[4]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[5]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[3]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[4]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[2]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[3]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[1]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[2]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[0]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[1]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[5]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[6]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[5]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[6]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[6]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[7]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[6]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[7]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[7]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[8]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[7]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[8]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[8]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[9]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[8]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[9]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[9]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[10]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[9]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[10]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[10]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[11]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[10]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[11]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[11]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[12]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[11]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[12]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[12]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[13]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[12]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[13]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[13]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[14]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[13]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[14]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[14]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[15]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[14]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[15]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[15]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[16]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[15]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[16]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[16]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[17]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[16]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[17]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[17]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[18]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[17]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[18]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[18]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[19]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[18]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[19]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff3[19]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline7[20]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff3[19]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline7[20]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|int_delay_pipe[0]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[5]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[6]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[4]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[5]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[3]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[4]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[2]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[3]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[1]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[2]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[0]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[1]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[5]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[6]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[4]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[5]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[3]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[4]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[2]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[3]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[1]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[2]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[0]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[1]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[6]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[7]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[6]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[7]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[7]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[8]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[7]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[8]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[8]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[9]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[8]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[9]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[9]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[10]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[9]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[10]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[10]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[11]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[10]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[11]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[11]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[12]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[11]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[12]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[12]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[13]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[12]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[13]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[13]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[14]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[13]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[14]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[14]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[15]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[14]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[15]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[15]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[16]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[15]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[16]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[16]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[17]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[16]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[17]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[17]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[18]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[17]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[18]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[18]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[19]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[18]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[19]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[19]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[20]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[19]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[20]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff2[20]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|cic_pipeline6[21]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff2[20]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|cic_pipeline6[21]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[6]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[9]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[5]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[8]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[4]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[7]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[3]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[6]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[2]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[5]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[1]                                                                                                          ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[4]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[0]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[3]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[6]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[9]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[5]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[8]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[4]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[7]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[3]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[6]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[2]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[5]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[1]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[4]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[0]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[3]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[7]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[10]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[7]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[10]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[8]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[11]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[8]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[11]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[9]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[12]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[9]                                                                                                          ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[12]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[10]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[13]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[10]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[13]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[11]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[14]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[11]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[14]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[12]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[15]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[12]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[15]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[13]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[16]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[13]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[16]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[14]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[17]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[14]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[17]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[15]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[18]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[15]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[18]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[16]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[19]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[16]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[19]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[17]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[20]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[17]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[20]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[18]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[21]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[18]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[21]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[19]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[22]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[19]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[22]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[20]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[23]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[20]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[23]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|diff1[21]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[24]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|diff1[21]                                                                                                         ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[24]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[16]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[15]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[14]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[13]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[12]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[11]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[10]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[2]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[9]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[1]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[8]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out5[0]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[7]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[16]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[15]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[14]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[13]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[12]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[11]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[10]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[2]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[9]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[1]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[8]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out5[0]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[7]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[17]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[17]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[18]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[18]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[19]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[19]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[20]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[20]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[21]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[21]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[22]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[22]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[23]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[23]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[24]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[24]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[25]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[25]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[26]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[26]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[27]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[27]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[28]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[28]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[29]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[29]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[30]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[30]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[31]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[31]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[22]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[21]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[20]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[19]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[18]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[17]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[16]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[15]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[14]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[13]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[6]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[12]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[5]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[11]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[4]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[10]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[3]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[9]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[2]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[8]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[1]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[7]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out4[0]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[6]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[22]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[21]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[20]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[19]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[18]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[17]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[16]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[15]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[14]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[13]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[6]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[12]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[5]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[11]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[4]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[10]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[3]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[9]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[2]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[8]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[1]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[7]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out4[0]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[6]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[23]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[23]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[24]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[24]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[25]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[25]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[26]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[26]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[27]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[27]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[28]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[28]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[29]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[29]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[30]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[30]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[31]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[31]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[32]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[32]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[33]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[33]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[34]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[34]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[35]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[35]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[36]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[36]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[37]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[37]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[30]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[29]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[28]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[27]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[26]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[25]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[24]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[23]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[22]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[21]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[20]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[19]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[18]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[17]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[16]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[15]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[14]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[5]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[13]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[4]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[12]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[3]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[11]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[2]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[10]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[1]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[9]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out3[0]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[8]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[30]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[29]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[28]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[27]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[26]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[25]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[24]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[23]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[22]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[21]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[20]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[19]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[18]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[17]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[16]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[15]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[14]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[5]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[13]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[4]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[12]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[3]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[11]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[2]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[10]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[1]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[9]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out3[0]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[8]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[31]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[31]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[32]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[32]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[33]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[33]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[34]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[34]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[35]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[35]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[36]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[36]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[37]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[37]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[38]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[38]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[39]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[39]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[40]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[40]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[41]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[41]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[42]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[42]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[43]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[43]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[44]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[44]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[45]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[45]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[38]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[37]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[36]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[35]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[34]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[33]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[32]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[31]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[30]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[29]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[28]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[27]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[26]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[25]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[24]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[23]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[22]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[21]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[20]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[19]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[18]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[17]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[16]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[7]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[15]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[6]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[14]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[5]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[13]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[4]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[12]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[3]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[11]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[2]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[10]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[1]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[9]                                                                                                   ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out2[0]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[8]                                                                                                   ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[38]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[37]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[36]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[35]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[34]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[33]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[32]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[31]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[30]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[29]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[28]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[27]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[26]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[25]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[24]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[23]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[22]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[21]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[20]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[19]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[18]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[17]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[16]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[7]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[15]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[6]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[14]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[5]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[13]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[4]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[12]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[3]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[11]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[2]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[10]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[1]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[9]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out2[0]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[8]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[39]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[39]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[40]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[40]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[41]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[41]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[42]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[42]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[43]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[43]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[44]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[44]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[45]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[45]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[46]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[46]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[47]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[47]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[48]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[48]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[49]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[49]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[50]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[50]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[51]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[51]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[52]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[52]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[53]                                                                                                  ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[53]                                                                                                  ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|input_register[15]                                                                                                ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|input_register[14]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|input_register[13]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|input_register[12]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|input_register[11]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|input_register[10]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|input_register[9]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|input_register[8]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[7]                                                                                                   ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|input_register[7]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[6]                                                                                                   ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|input_register[6]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[5]                                                                                                   ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|input_register[5]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[4]                                                                                                   ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|input_register[4]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[3]                                                                                                   ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|input_register[3]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[2]                                                                                                   ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|input_register[2]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[1]                                                                                                   ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|input_register[1]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|section_out1[0]                                                                                                   ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:I_CIC|input_register[0]                                                                                                 ; 1                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|input_register[15]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|input_register[14]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|input_register[13]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|input_register[12]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|input_register[11]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|input_register[10]                                                                                                ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|input_register[9]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|input_register[8]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[7]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|input_register[7]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[6]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|input_register[6]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[5]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|input_register[5]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[4]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|input_register[4]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[3]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|input_register[3]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[2]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|input_register[2]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[1]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|input_register[1]                                                                                                 ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|section_out1[0]                                                                                                   ; 0                 ; 0       ;
;      - CIC_R256_M1_N5:Q_CIC|input_register[0]                                                                                                 ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[16]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[15]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[16]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[15]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage11|Qout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|PHout[14]                                                                                 ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[17]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[16]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[15]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[16]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[15]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Iout[17]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[7]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[6]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[5]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[4]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[3]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[2]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[1]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage10|Qout[0]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[7]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[6]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[5]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[4]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[3]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[2]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[1]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Qout[0]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[7]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[6]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[5]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[4]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[3]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[2]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[1]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage9|Iout[0]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage8|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[13]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[14]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[12]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[11]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[10]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[9]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[8]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[7]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[6]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[5]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[4]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[3]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[2]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[1]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[0]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[17]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[16]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[15]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[14]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[13]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[12]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[11]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[10]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[9]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[8]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[7]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[6]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[5]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[4]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[3]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[2]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[1]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage7|Iout[0]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage6|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage5|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage4|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage3|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[11]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[10]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[9]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage2|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[14]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[13]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[11]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[10]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[9]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[8]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[7]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[6]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[5]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[4]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[3]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage1|Iout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[14]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[13]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[12]                                                                                  ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[11]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[10]                                                                                  ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[9]                                                                                   ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[8]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[7]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[6]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[5]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[4]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[3]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[2]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[1]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[0]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[17]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[16]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[15]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[14]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[13]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[12]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[11]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[10]                                                                                   ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[9]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[8]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[7]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[6]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[5]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[4]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[3]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[2]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[1]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[1]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Iout[0]                                                                                    ; 1                 ; 0       ;
;      - cordic:rx_cordic|cordic_stage:cordic_stage0|Qout[0]                                                                                    ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[14]                                                                                                          ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[13]                                                                                                          ; 1                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[12]                                                                                                          ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[11]                                                                                                          ; 1                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[10]                                                                                                          ; 1                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[9]                                                                                                           ; 1                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[8]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[7]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[6]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[5]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[4]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[3]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[2]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[1]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|PHstage0[0]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[16]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[15]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[14]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[13]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[12]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[11]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[10]                                                                                                           ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[9]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[8]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[7]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[6]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[5]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[4]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[3]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[2]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[1]                                                                                                            ; 0                 ; 0       ;
;      - cordic:rx_cordic|Istage0[0]                                                                                                            ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[30]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[29]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[28]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[27]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[26]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[25]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[24]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[23]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[22]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[21]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[20]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[19]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[18]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[17]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[16]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[31]                                                                                   ; 0                 ; 0       ;
;      - ADC[15]                                                                                                                                ; 0                 ; 0       ;
;      - ADC[14]                                                                                                                                ; 0                 ; 0       ;
;      - ADC[13]                                                                                                                                ; 0                 ; 0       ;
;      - ADC[12]                                                                                                                                ; 0                 ; 0       ;
;      - ADC[11]                                                                                                                                ; 0                 ; 0       ;
;      - ADC[10]                                                                                                                                ; 0                 ; 0       ;
;      - ADC[9]                                                                                                                                 ; 0                 ; 0       ;
;      - ADC[8]                                                                                                                                 ; 0                 ; 0       ;
;      - ADC[7]                                                                                                                                 ; 0                 ; 0       ;
;      - ADC[6]                                                                                                                                 ; 0                 ; 0       ;
;      - ADC[5]                                                                                                                                 ; 0                 ; 0       ;
;      - ADC[4]                                                                                                                                 ; 0                 ; 0       ;
;      - ADC[3]                                                                                                                                 ; 0                 ; 0       ;
;      - ADC[2]                                                                                                                                 ; 0                 ; 0       ;
;      - ADC[1]                                                                                                                                 ; 0                 ; 0       ;
;      - ADC[0]                                                                                                                                 ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[15]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[14]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[13]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[12]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[11]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[10]                                                                                   ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[9]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[8]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[7]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[6]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[5]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[4]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[3]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[2]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[1]                                                                                    ; 0                 ; 0       ;
;      - phase_accumulator:rx_phase_accumulator|phase_out[0]                                                                                    ; 0                 ; 0       ;
; SCK                                                                                                                                           ;                   ;         ;
;      - SPI_REGS:spi_regs|sRd                                                                                                                  ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[31]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[30]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[3]                                                                                                        ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[5]                                                                                                        ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[31]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[30]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[29]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[28]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[27]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[26]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[25]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[24]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[23]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[22]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[21]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[20]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[19]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[18]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[17]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[16]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[15]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[14]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[13]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[12]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[11]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[10]                                                                                                       ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[9]                                                                                                        ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[8]                                                                                                        ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[7]                                                                                                        ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[6]                                                                                                        ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[4]                                                                                                        ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[5]                                                                                                             ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[4]                                                                                                             ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[3]                                                                                                             ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[2]                                                                                                             ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[0]                                                                                                             ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[1]                                                                                                             ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[2]                                                                                                        ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[1]                                                                                                        ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|BitCounter[0]                                                                                                        ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[29]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|saddr[6]                                                                                                             ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[28]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[27]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[26]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[25]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[24]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[23]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[22]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[21]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[20]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[19]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[18]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[17]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[16]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[15]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[14]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[13]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[12]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[11]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[10]                                                                                                            ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[9]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[8]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[7]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[6]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[5]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[4]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[3]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[2]                                                                                                             ; 0                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[1]                                                                                                             ; 1                 ; 0       ;
;      - SPI_REGS:spi_regs|sdata[0]                                                                                                             ; 1                 ; 0       ;
; CS                                                                                                                                            ;                   ;         ;
;      - SPI_REGS:spi_regs|BitCounter[30]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[29]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[28]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[27]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[26]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[25]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[24]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[23]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[22]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[21]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[20]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[19]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[18]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[17]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[16]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[15]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[14]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[13]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[12]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[11]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[10]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[9]                                                                                                        ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[8]                                                                                                        ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[7]                                                                                                        ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[6]                                                                                                        ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[5]                                                                                                        ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[4]                                                                                                        ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[3]                                                                                                        ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[2]                                                                                                        ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[1]                                                                                                        ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[0]                                                                                                        ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|sRd                                                                                                                  ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|BitCounter[31]                                                                                                       ; 0                 ; 6       ;
;      - SPI_REGS:spi_regs|CS_ph1                                                                                                               ; 0                 ; 6       ;
; FX2_CLK                                                                                                                                       ;                   ;         ;
; SI                                                                                                                                            ;                   ;         ;
;      - SPI_REGS:spi_regs|saddr[0]                                                                                                             ; 1                 ; 6       ;
;      - SPI_REGS:spi_regs|sdata~8032                                                                                                           ; 1                 ; 6       ;
; DA[15]                                                                                                                                        ;                   ;         ;
;      - ADC[15]~feeder                                                                                                                         ; 0                 ; 6       ;
; DA[14]                                                                                                                                        ;                   ;         ;
;      - ADC[14]                                                                                                                                ; 0                 ; 6       ;
; DA[13]                                                                                                                                        ;                   ;         ;
;      - ADC[13]~feeder                                                                                                                         ; 0                 ; 6       ;
; DA[12]                                                                                                                                        ;                   ;         ;
;      - ADC[12]~feeder                                                                                                                         ; 0                 ; 6       ;
; DA[11]                                                                                                                                        ;                   ;         ;
;      - ADC[11]~feeder                                                                                                                         ; 0                 ; 6       ;
; DA[10]                                                                                                                                        ;                   ;         ;
;      - ADC[10]~feeder                                                                                                                         ; 0                 ; 6       ;
; DA[9]                                                                                                                                         ;                   ;         ;
;      - ADC[9]~feeder                                                                                                                          ; 0                 ; 6       ;
; DA[8]                                                                                                                                         ;                   ;         ;
;      - ADC[8]~feeder                                                                                                                          ; 0                 ; 6       ;
; DA[7]                                                                                                                                         ;                   ;         ;
;      - ADC[7]                                                                                                                                 ; 1                 ; 6       ;
; DA[6]                                                                                                                                         ;                   ;         ;
;      - ADC[6]~feeder                                                                                                                          ; 0                 ; 6       ;
; DA[5]                                                                                                                                         ;                   ;         ;
;      - ADC[5]~feeder                                                                                                                          ; 0                 ; 6       ;
; DA[4]                                                                                                                                         ;                   ;         ;
;      - ADC[4]~feeder                                                                                                                          ; 0                 ; 6       ;
; DA[3]                                                                                                                                         ;                   ;         ;
;      - ADC[3]~feeder                                                                                                                          ; 0                 ; 6       ;
; DA[2]                                                                                                                                         ;                   ;         ;
;      - ADC[2]~feeder                                                                                                                          ; 0                 ; 6       ;
; DA[1]                                                                                                                                         ;                   ;         ;
;      - ADC[1]~feeder                                                                                                                          ; 0                 ; 6       ;
; DA[0]                                                                                                                                         ;                   ;         ;
;      - ADC[0]                                                                                                                                 ; 0                 ; 6       ;
; SO                                                                                                                                            ;                   ;         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                             ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CIC_R256_M1_N5:I_CIC|phase_1~63                                                  ; LCCOMB_X9_Y9_N0   ; 396     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CS                                                                               ; PIN_45            ; 34      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ENC_CLK                                                                          ; PIN_150           ; 1584    ; Clock                      ; no     ; --                   ; --               ; --                        ;
; FD[10]~568                                                                       ; LCCOMB_X8_Y9_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FX2_CLK                                                                          ; PIN_23            ; 34      ; Clock                      ; yes    ; Global clock         ; GCLK0            ; --                        ;
; IFCLK                                                                            ; PIN_24            ; 112     ; Clock                      ; yes    ; Global clock         ; GCLK2            ; --                        ;
; RegisterX:freqsetreg|always0~0                                                   ; LCCOMB_X6_Y3_N10  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SCK                                                                              ; PIN_15            ; 72      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SPI_REGS:spi_regs|always2~0                                                      ; LCCOMB_X6_Y4_N2   ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SPI_REGS:spi_regs|sRd                                                            ; LCFF_X6_Y6_N31    ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SPI_REGS:spi_regs|saddr[5]~8                                                     ; LCCOMB_X6_Y4_N16  ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk_enable                                                                       ; LCFF_X9_Y9_N5     ; 645     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_enable                                                                       ; LCFF_X9_Y9_N5     ; 827     ; Async. clear               ; yes    ; Global clock         ; GCLK4            ; --                        ;
; reset_count[10]                                                                  ; LCFF_X9_Y9_N31    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|rdaclr      ; LCFF_X7_Y8_N5     ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|valid_rdreq ; LCCOMB_X8_Y9_N4   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|valid_wrreq ; LCCOMB_X12_Y3_N24 ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|rdaclr      ; LCFF_X10_Y12_N17  ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|valid_rdreq ; LCCOMB_X8_Y9_N2   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|valid_wrreq ; LCCOMB_X10_Y9_N0  ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; txfifoclr                                                                        ; LCFF_X7_Y9_N13    ; 148     ; Async. clear               ; yes    ; Global clock         ; GCLK3            ; --                        ;
+----------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                 ;
+------------+----------------+---------+----------------------+------------------+---------------------------+
; Name       ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+----------------+---------+----------------------+------------------+---------------------------+
; FX2_CLK    ; PIN_23         ; 34      ; Global clock         ; GCLK0            ; --                        ;
; IFCLK      ; PIN_24         ; 112     ; Global clock         ; GCLK2            ; --                        ;
; clk_enable ; LCFF_X9_Y9_N5  ; 827     ; Global clock         ; GCLK4            ; --                        ;
; txfifoclr  ; LCFF_X7_Y9_N13 ; 148     ; Global clock         ; GCLK3            ; --                        ;
+------------+----------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+
; ENC_CLK                                                                                                                          ; 1584    ;
; clk_enable                                                                                                                       ; 644     ;
; CIC_R256_M1_N5:I_CIC|phase_1~63                                                                                                  ; 396     ;
; SCK                                                                                                                              ; 72      ;
; cordic:rx_cordic|cordic_stage:cordic_stage0|PHout[14]                                                                            ; 50      ;
; cordic:rx_cordic|cordic_stage:cordic_stage1|PHout[14]                                                                            ; 47      ;
; cordic:rx_cordic|cordic_stage:cordic_stage2|PHout[14]                                                                            ; 45      ;
; cordic:rx_cordic|cordic_stage:cordic_stage4|PHout[14]                                                                            ; 44      ;
; cordic:rx_cordic|cordic_stage:cordic_stage3|PHout[14]                                                                            ; 43      ;
; cordic:rx_cordic|cordic_stage:cordic_stage5|PHout[14]                                                                            ; 39      ;
; CIC_R256_M1_N5:Q_CIC|input_register[15]                                                                                          ; 39      ;
; CIC_R256_M1_N5:I_CIC|input_register[15]                                                                                          ; 39      ;
; SPI_REGS:spi_regs|saddr[5]~8                                                                                                     ; 38      ;
; cordic:rx_cordic|cordic_stage:cordic_stage6|PHout[14]                                                                            ; 37      ;
; cordic:rx_cordic|cordic_stage:cordic_stage7|PHout[14]                                                                            ; 35      ;
; cordic:rx_cordic|cordic_stage:cordic_stage8|PHout[14]                                                                            ; 35      ;
; CS                                                                                                                               ; 34      ;
; cordic:rx_cordic|cordic_stage:cordic_stage9|PHout[14]                                                                            ; 33      ;
; SPI_REGS:spi_regs|always2~0                                                                                                      ; 33      ;
; RegisterX:freqsetreg|always0~0                                                                                                   ; 32      ;
; SPI_REGS:spi_regs|Decoder0~165                                                                                                   ; 32      ;
; cordic:rx_cordic|PHstage0[14]                                                                                                    ; 23      ;
; fx2st.0011                                                                                                                       ; 21      ;
; cordic:rx_cordic|Istage0~307                                                                                                     ; 17      ;
; cordic:rx_cordic|cordic_stage:cordic_stage10|PHout[14]                                                                           ; 16      ;
; FD[10]~568                                                                                                                       ; 16      ;
; reset_count[10]                                                                                                                  ; 13      ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|rdaclr                                                      ; 12      ;
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|rdaclr                                                      ; 12      ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|valid_rdreq                                                 ; 12      ;
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|valid_rdreq                                                 ; 12      ;
; cordic:rx_cordic|cordic_stage:cordic_stage10|Add0~570                                                                            ; 11      ;
; cordic:rx_cordic|cordic_stage:cordic_stage10|Add2~565                                                                            ; 11      ;
; cordic:rx_cordic|cordic_stage:cordic_stage11|Add2~556                                                                            ; 11      ;
; cordic:rx_cordic|cordic_stage:cordic_stage11|Add0~563                                                                            ; 11      ;
; cordic:rx_cordic|cordic_stage:cordic_stage9|Add2~572                                                                             ; 10      ;
; cordic:rx_cordic|cordic_stage:cordic_stage9|Add0~577                                                                             ; 10      ;
; cordic:rx_cordic|cordic_stage:cordic_stage8|Add0~584                                                                             ; 9       ;
; cordic:rx_cordic|cordic_stage:cordic_stage8|Add2~579                                                                             ; 9       ;
; cordic:rx_cordic|cordic_stage:cordic_stage7|Add2~586                                                                             ; 8       ;
; cordic:rx_cordic|cordic_stage:cordic_stage7|Add0~591                                                                             ; 8       ;
; cordic:rx_cordic|cordic_stage:cordic_stage6|Add0~598                                                                             ; 7       ;
; cordic:rx_cordic|cordic_stage:cordic_stage6|Add2~593                                                                             ; 7       ;
; SPI_REGS:spi_regs|BitCounter[5]                                                                                                  ; 7       ;
; cordic:rx_cordic|cordic_stage:cordic_stage5|Add2~600                                                                             ; 6       ;
; cordic:rx_cordic|cordic_stage:cordic_stage5|Add0~605                                                                             ; 6       ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|valid_wrreq                                                 ; 6       ;
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|valid_wrreq                                                 ; 6       ;
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|rdempty_eq_comp_aeb_int~0                                   ; 6       ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|a_graycounter_i27:wrptr_gp|power_modified_counter_values[5] ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------+
; Name                                                                                                                                 ; Type ; Mode           ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                 ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------+
; tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram|altsyncram_lve1:altsyncram5|ALTSYNCRAM ; AUTO ; True Dual Port ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192 ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X11_Y9, M4K_X11_Y8   ;
; tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|altsyncram_bb11:fifo_ram|altsyncram_lve1:altsyncram5|ALTSYNCRAM ; AUTO ; True Dual Port ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192 ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X11_Y11, M4K_X11_Y12 ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 2,687 / 15,666 ( 17 % ) ;
; C16 interconnects          ; 12 / 812 ( 1 % )        ;
; C4 interconnects           ; 1,450 / 11,424 ( 13 % ) ;
; Direct links               ; 478 / 15,666 ( 3 % )    ;
; Global clocks              ; 4 / 8 ( 50 % )          ;
; Local interconnects        ; 891 / 4,608 ( 19 % )    ;
; R24 interconnects          ; 16 / 652 ( 2 % )        ;
; R4 interconnects           ; 1,538 / 13,328 ( 12 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.49) ; Number of LABs  (Total = 153) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 3                             ;
; 3                                           ; 0                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 1                             ;
; 7                                           ; 3                             ;
; 8                                           ; 3                             ;
; 9                                           ; 1                             ;
; 10                                          ; 0                             ;
; 11                                          ; 0                             ;
; 12                                          ; 0                             ;
; 13                                          ; 0                             ;
; 14                                          ; 2                             ;
; 15                                          ; 0                             ;
; 16                                          ; 132                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.11) ; Number of LABs  (Total = 153) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 61                            ;
; 1 Clock                            ; 128                           ;
; 1 Clock enable                     ; 36                            ;
; 1 Sync. clear                      ; 63                            ;
; 1 Sync. load                       ; 1                             ;
; 2 Async. clears                    ; 14                            ;
; 2 Clock enables                    ; 4                             ;
; 2 Clocks                           ; 16                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 24.89) ; Number of LABs  (Total = 153) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 3                             ;
; 3                                            ; 0                             ;
; 4                                            ; 3                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 0                             ;
; 13                                           ; 3                             ;
; 14                                           ; 0                             ;
; 15                                           ; 1                             ;
; 16                                           ; 1                             ;
; 17                                           ; 1                             ;
; 18                                           ; 3                             ;
; 19                                           ; 2                             ;
; 20                                           ; 0                             ;
; 21                                           ; 0                             ;
; 22                                           ; 1                             ;
; 23                                           ; 15                            ;
; 24                                           ; 3                             ;
; 25                                           ; 3                             ;
; 26                                           ; 23                            ;
; 27                                           ; 10                            ;
; 28                                           ; 11                            ;
; 29                                           ; 6                             ;
; 30                                           ; 15                            ;
; 31                                           ; 13                            ;
; 32                                           ; 27                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.48) ; Number of LABs  (Total = 153) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 9                             ;
; 2                                                ; 2                             ;
; 3                                                ; 2                             ;
; 4                                                ; 3                             ;
; 5                                                ; 3                             ;
; 6                                                ; 1                             ;
; 7                                                ; 9                             ;
; 8                                                ; 16                            ;
; 9                                                ; 15                            ;
; 10                                               ; 20                            ;
; 11                                               ; 8                             ;
; 12                                               ; 10                            ;
; 13                                               ; 9                             ;
; 14                                               ; 5                             ;
; 15                                               ; 10                            ;
; 16                                               ; 30                            ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.88) ; Number of LABs  (Total = 153) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 4                             ;
; 4                                            ; 5                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 4                             ;
; 8                                            ; 3                             ;
; 9                                            ; 3                             ;
; 10                                           ; 1                             ;
; 11                                           ; 5                             ;
; 12                                           ; 5                             ;
; 13                                           ; 6                             ;
; 14                                           ; 6                             ;
; 15                                           ; 2                             ;
; 16                                           ; 11                            ;
; 17                                           ; 11                            ;
; 18                                           ; 18                            ;
; 19                                           ; 30                            ;
; 20                                           ; 5                             ;
; 21                                           ; 10                            ;
; 22                                           ; 8                             ;
; 23                                           ; 4                             ;
; 24                                           ; 0                             ;
; 25                                           ; 0                             ;
; 26                                           ; 1                             ;
; 27                                           ; 0                             ;
; 28                                           ; 1                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; On                       ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve nCEO pin after configuration         ; As output driving ground ;
; Reserve ASDO pin after configuration.        ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-----------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                         ;
+------------------------------------------------------------------+----------------------------+
; Name                                                             ; Value                      ;
+------------------------------------------------------------------+----------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                 ; ff                         ;
; Mid Wire Use - Fit Attempt 1                                     ; 24                         ;
; Mid Slack - Fit Attempt 1                                        ; -9228                      ;
; Internal Atom Count - Fit Attempt 1                              ; 3633                       ;
; LE/ALM Count - Fit Attempt 1                                     ; 2218                       ;
; LAB Count - Fit Attempt 1                                        ; 154                        ;
; Outputs per Lab - Fit Attempt 1                                  ; 10.422                     ;
; Inputs per LAB - Fit Attempt 1                                   ; 14.747                     ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.708                      ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:19;1:128;2:7             ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:12;1:35;2:95;3:12        ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:10;1:4;2:89;3:42;4:8;5:1 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:154                      ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:74;1:57;2:15;3:8         ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:12;1:130;2:12            ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:16;1:63;2:75             ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:10;1:119;2:25            ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:10;1:120;2:24            ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:65;1:89                  ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:89;1:65                  ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:54;1:100                 ;
; LEs in Chains - Fit Attempt 1                                    ; 1359                       ;
; LEs in Long Chains - Fit Attempt 1                               ; 1107                       ;
; LABs with Chains - Fit Attempt 1                                 ; 119                        ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 1                          ;
; Time - Fit Attempt 1                                             ; 1                          ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.406                      ;
+------------------------------------------------------------------+----------------------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff    ;
; Early Wire Use - Fit Attempt 1      ; 6     ;
; Early Slack - Fit Attempt 1         ; -7465 ;
; Auto Fit Point 3 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 11    ;
; Mid Slack - Fit Attempt 1           ; -7550 ;
; Late Wire Use - Fit Attempt 1       ; 12    ;
; Late Slack - Fit Attempt 1          ; -7550 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Time - Fit Attempt 1                ; 1     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.625 ;
+-------------------------------------+-------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; -5604 ;
; Early Wire Use - Fit Attempt 1      ; 12    ;
; Peak Regional Wire - Fit Attempt 1  ; 12    ;
; Mid Slack - Fit Attempt 1           ; -6091 ;
; Late Slack - Fit Attempt 1          ; -6095 ;
; Late Slack - Fit Attempt 1          ; -6095 ;
; Late Wire Use - Fit Attempt 1       ; 13    ;
; Time - Fit Attempt 1                ; 6     ;
; Time in tsm_dat.dll - Fit Attempt 1 ; 0.015 ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 4.017 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Sep 08 16:54:56 2006
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ozy_eval -c ozy_eval
Info: Selected device EP2C5Q208C7 for design "ozy_eval"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C8Q208C7 is compatible
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Automatically promoted node IFCLK (placed in PIN 24 (CLK1, LVDSCLK0n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node FX2_CLK (placed in PIN 23 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info: Automatically promoted node clk_enable 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node adc_go~24
        Info: Destination node CIC_R256_M1_N5:I_CIC|phase_1~61
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[16]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[15]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[14]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[13]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[12]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[11]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[10]
        Info: Destination node cordic:rx_cordic|cordic_stage:cordic_stage11|Iout[9]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node txfifoclr 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Selector0~19
Info: Starting register packing
Info: Finished register packing: elapsed time is 00:00:01
    Extra Info: No registers were packed into other blocks
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Estimated most critical path is register to register delay of 7.062 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X19_Y9; Fanout = 1; REG Node = 'tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_ue9:dffpipe10|dffe12a[1]'
    Info: 2: + IC(1.629 ns) + CELL(0.322 ns) = 1.951 ns; Loc. = LAB_X12_Y6; Fanout = 1; COMB Node = 'tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|rdempty_eq_comp_aeb_int~74'
    Info: 3: + IC(1.378 ns) + CELL(0.178 ns) = 3.507 ns; Loc. = LAB_X8_Y8; Fanout = 6; COMB Node = 'tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|rdempty_eq_comp_aeb_int~0'
    Info: 4: + IC(0.730 ns) + CELL(0.521 ns) = 4.758 ns; Loc. = LAB_X8_Y9; Fanout = 2; COMB Node = 'FD[10]~567'
    Info: 5: + IC(0.498 ns) + CELL(0.178 ns) = 5.434 ns; Loc. = LAB_X8_Y9; Fanout = 16; COMB Node = 'FD[10]~568'
    Info: 6: + IC(0.870 ns) + CELL(0.758 ns) = 7.062 ns; Loc. = LAB_X8_Y10; Fanout = 1; REG Node = 'FD[0]~reg0'
    Info: Total cell delay = 1.957 ns ( 27.71 % )
    Info: Total interconnect delay = 5.105 ns ( 72.29 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 11% of the available device resources. Peak interconnect usage is 12%
    Info: The peak interconnect region extends from location x14_y0 to location x28_y14
Info: Fitter routing operations ending: elapsed time is 00:00:06
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 30 output pins without output pin load capacitance assignment
    Info: Pin "FD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FD[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLWR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLRD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SLOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFO_ADR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FIFO_ADR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "EVALPIN39" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Node clk_enable~clkctrl uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|section_out3[27] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|section_out3[28] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|section_out3[29] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|section_out3[30] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|section_out3[31] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|section_out3[32] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|section_out3[33] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|section_out3[34] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|section_out3[35] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|section_out3[36] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|section_out3[37] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|section_out1[43] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|section_out1[44] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|section_out1[45] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|section_out1[46] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|section_out1[47] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|section_out1[48] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|section_out1[49] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|section_out1[50] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|section_out1[51] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|section_out1[52] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|section_out1[53] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|input_register[15] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|diff1[13] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|diff1[12] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|diff2[15] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|diff1[12] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|diff2[12] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|diff1[13] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|diff2[11] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|diff2[13] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|diff2[12] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|diff2[15] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|diff1[11] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|diff2[13] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:I_CIC|diff2[14] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node CIC_R256_M1_N5:Q_CIC|diff2[14] -- routed using non-global resources
Info: Node txfifoclr~clkctrl uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[9] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|rdptr_g[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|rdptr_g[9] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[6] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[6] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[7] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_ue9:dffpipe10|dffe12a[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_ue9:dffpipe10|dffe12a[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[7] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_ue9:dffpipe10|dffe12a[7] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[7] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe16a[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_i|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node tx_fifo:tx_fifo_q|dcfifo:dcfifo_component|dcfifo_ncb1:auto_generated|alt_synch_pipe_4e8:ws_dgrp|dffpipe_ve9:dffpipe15|dffe17a[6] -- routed using non-global resources
Warning: Following 5 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin SLRD has VCC driving its datain port
    Info: Pin SLOE has VCC driving its datain port
    Info: Pin FIFO_ADR[0] has GND driving its datain port
    Info: Pin FIFO_ADR[1] has VCC driving its datain port
    Info: Pin EVALPIN39 has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: SPI_REGS:spi_regs|sRd
        Info: Type bidirectional pin SO uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Processing ended: Fri Sep 08 16:55:25 2006
    Info: Elapsed time: 00:00:31


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Data/HPSDR/trunk/N8VB/OZY_V1/OZY_Verilog_Test/MERC_NCO/ozy_eval.fit.smsg.


