<!DOCTYPE html><html><head><meta http-equiv="Content-Type" content="text/html; charset=utf-8" /><script type="text/javascript" src="https://file.bkxsj.com/skin/book/js/sk.js"></script><meta name="robots" content="index,follow"><title>用VHDL设计电子线路[PDF|Epub|txt|kindle电子书版本网盘下载]-灵感之桥</title><meta name="Keywords" content="用VHDL设计电子线路"/><meta name="description" content="用VHDL设计电子线路pdf下载文件大小为13MB,PDF页数为407页"/><meta http-equiv="X-UA-Compatible" content="IE=9; IE=8; IE=7; IE=EDGE;chrome=1"><link type="image/x-icon" rel="shortcut icon" href="https://www.shukui.net/skin/book/images/favicon.ico"><link type="text/css" rel="stylesheet" href="https://www.shukui.net/skin/book/css/style.css"><style>#main .d-main {margin-left: 0;width: 620px;}.down-btn {animation: myShake 2.5s linear .15s infinite}@keyframes myShake {0%, 66% {transform: translateZ(0)}67%, 73.6%, 83.6%, 93.6%, to {animation-timing-function: cubic-bezier(.215, .61, .355, 1);transform: translateZ(0)}80.3%, 81.4% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -4px, 0)}90.3% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -2px, 0)}97% {transform: translate3d(0, -.5px, 0)}}.copylink-btn {margin-right: 20px;}.copymd5-btn {margin-bottom: 25px;margin-left: 10px;}</style></head><body><div id="header"><div class="inner"><div class="logo"><a href="/"><img width="103" height="25" alt="灵感之桥"src="https://www.shukui.net/skin/book/images/logo.png"></a></div><div class="search"><form action="/so/search.php" target="_blank"><input type="text" autocomplete="off" id="bdcsMain" name="q" placeholder="书名 / 作者 / 出版社 / ISBN"class="inp-txt"><select class="inp-select" id="datasource" onchange="selectDatasource(this)"><option value="so">主库</option><option value="s">从库</option></select><input type="submit" value="搜索" class="inp-btn"></form></div></div></div><div id="main"><div class="d-main"><div class="tit"><h3>图书介绍</h3></div><h1 class="book-name">用VHDL设计电子线路PDF|Epub|txt|kindle电子书版本网盘下载</h1><div class="d-info"><div class="b-thumb"><img src="https://www.shukui.net/cover/75/32804991.jpg" alt="用VHDL设计电子线路"></div><div class="b-info"><ul><li>Stefan Sjoholm，Lennart Lindh著；边计年，薛宏熙译 著</li><li>出版社： 北京：清华大学出版社</li><li>ISBN：7302039321</li><li>出版时间：2000</li><li>标注页数：393页</li><li>文件大小：13MB</li><li>文件页数：407页</li><li>主题词：</li></ul></div></div><div class="tit"><h3>PDF下载</h3></div><div></br><a style="color:red;" rel="external nofollow" href="https://www.kjlm.net/ebook/2115060.html"target="_blank"><b>点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用</a></b></br><a class="down-btn" rel="external nofollow" href="https://down.trackerbk.com/bt/06/32804991.torrent"target="_blank">种子下载</a>[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）<a rel="nofollow" href="https://www.freedownloadmanager.org/zh/" target="_blank">软件下载地址页</a><a class="down-btn" rel="external nofollow" href="https://down.p2spdb.com/06/32804991.rar" target="_blank">直链下载</a>[便捷但速度慢]&nbsp;&nbsp;<a style="color:red;" rel="external nofollow" href="https://pdfyl.ertongbook.com/49/32804991.pdf" target="_blank"><b>[在线试读本书]</b></a>&nbsp;&nbsp;<b> <a style="color:red;" rel="external nofollow" href="https://web.jyjl.org/index/recovery.html" target="_blank">[在线获取解压码]</a></b><div class="copymd5-btn"><a href="javascript:copyToClip('ea188a435569c8db56e6ff9bada40b14')">点击复制MD5值：ea188a435569c8db56e6ff9bada40b14</a></div></div><div class="tit"><h3>下载说明</h3></div><div style="margin:20px 10px"><h2>用VHDL设计电子线路PDF格式电子书版下载</h2>下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。<br><br><div class="copymd5-btn"><a href="javascript:copyToClip('magnet:?xt=urn:btih:RX6G6JQ2LJW7PBBEDNUSCQM7ICDMHIWK')">点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载</a>&nbsp;&nbsp;<a rel="nofollow" target="_blank">详情点击-查看共享计划</a></div>建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！<br><br><b>（文件页数 要大于 标注页数，上中下等多册电子书除外）</b><br><br><p style="color:red;"> <b>注意：本站所有压缩包均有解压码：</b> <a rel="nofollow" target="_blank"><b>点击下载压缩包解压工具</b></a></p></div><div class="tit"><h3>图书目录</h3></div><div id="book-contents"><p>1 概述1</p><p>1．1 为什么要用VHDL2</p><p>1．2 开发流程3</p><p>1．3 历史4</p><p>1．4 综合7</p><p>习题9</p><p>2 VHDL简介10</p><p>2．1 VHDL语言的抽象10</p><p>2．1．1 模拟12</p><p>2．1．2 描述电子线路的其他语言13</p><p>2．2 设计层次——降低复杂性14</p><p>2．3 VHDL元件15</p><p>2．3．1 实体16</p><p>2．3．2 结构体18</p><p>习题20</p><p>参考文献20</p><p>3．1 信号赋值21</p><p>3 并行VHDL21</p><p>3．2 传输延迟与惯性延迟22</p><p>3．3 并行性23</p><p>3．4 δ时间24</p><p>3．5 when语句25</p><p>3．6 with语句26</p><p>3．7 多路器行为模型实例27</p><p>3．8 类属28</p><p>3．9 断言语句——VHDL中的出错处理28</p><p>3．10 行为与数据流30</p><p>3．11 对象、类和类型31</p><p>3．11．1 数据类型31</p><p>3．11．2 可综合的数据类型38</p><p>3．12 向量赋值39</p><p>3．12．1 位串文字39</p><p>3．12．2 数组的片41</p><p>3．12．3 连接运算43</p><p>3．12．4 聚合43</p><p>3．13．1 子类型44</p><p>3．13 高级数据类型44</p><p>3．12．5 类型限定44</p><p>3．13．2 多维数组45</p><p>3．13．3 记录46</p><p>3．14 别名47</p><p>3．15 关系运算符47</p><p>3．16 算术运算符48</p><p>3．17 初值49</p><p>习题50</p><p>4．1 并行的和顺序的数据处理53</p><p>4 顺序VHDL53</p><p>4．2 信号与变量的赋值语句54</p><p>4．3 进程语句57</p><p>4．3．1 组合进程59</p><p>4．3．2 时钟进程60</p><p>4．4 if语句64</p><p>4．5 case语句66</p><p>4．6 多次赋值71</p><p>4．8 wait语句72</p><p>4．7 null语句72</p><p>4．9 loop语句75</p><p>4．9．1 for loop75</p><p>4．9．2 while loop77</p><p>4．10 延缓进程77</p><p>4．11 预定义信号属性78</p><p>4．12 时钟进程中不同的时钟描述方法80</p><p>4．13 异步复位和同步复位82</p><p>4．13．1 异步复位82</p><p>4．13．2 同步复位83</p><p>4．14 锁存器84</p><p>习题84</p><p>5 设计库、程序包与子程序88</p><p>5．1 设计库88</p><p>5．2 程序包89</p><p>5．3 子程序91</p><p>5．3．1 过程92</p><p>5．3．2 函数94</p><p>5．3．3 决断函数98</p><p>5．4 重载99</p><p>5．5 类型转换102</p><p>5．6 移位操作104</p><p>习题106</p><p>6 结构VHDL108</p><p>6．1 元件说明109</p><p>6．2 元件指定111</p><p>6．3 端口匹配命令112</p><p>6．3．1 无连接输出113</p><p>6．3．2 无连接输入114</p><p>6．4 类属匹配命令115</p><p>6．5 生成语句117</p><p>6．6 配置117</p><p>6．7 直接例化(VHDL-93)121</p><p>6．8 程序包中的元件122</p><p>习题123</p><p>7．1 ROM125</p><p>7．1．1 使用数组常量125</p><p>7 RAM与ROM125</p><p>7．1．2 例化一个指定工艺的ROM126</p><p>7．1．3 总结127</p><p>7．2 RAM128</p><p>7．2．1 使用寄存器128</p><p>7．2．2 例化RAM128</p><p>习题129</p><p>8 测试基准130</p><p>8．1 不同级别的测试基准133</p><p>8．2 上拉或下拉142</p><p>8．3 几个元件用同一个测试基准144</p><p>8．4 波形发生器146</p><p>8．5 TextIO152</p><p>习题154</p><p>9 有限状态机157</p><p>9．1 Moore型状态机160</p><p>9．2 Mealy型状态机165</p><p>9．3 Mealy型和Moore型状态机的变种168</p><p>9．4 直接把状态作为输出信号的状态机169</p><p>9．5 用时钟同步输出信号的Moore型状态机170</p><p>9．6 用时钟同步输出信号的Mealy型状态机172</p><p>9．7 状态编码173</p><p>9．8 剩余状态174</p><p>9．9 如何写出最合适的VHDL状态机描述178</p><p>9．10 异步状态机185</p><p>习题187</p><p>10 寄存器传输级综合190</p><p>10．1 优化和映射191</p><p>10．2．1 定义时钟输入信号196</p><p>10．2 约束条件196</p><p>10．2．2 定义输入和输出延迟197</p><p>10．2．3 假通路198</p><p>10．2．4 面积约束199</p><p>10．2．5 设计约束199</p><p>10．3 最好情况的优化200</p><p>10．4 综合工具达不到优化目标时应采取的措施201</p><p>10．5 小结206</p><p>11 设计方法学207</p><p>11．1 自顶向下的设计流程209</p><p>11．2 验证211</p><p>11．2．1 各种级别模拟的小结213</p><p>11．2．2 模拟速度214</p><p>11．2．3 形式验证217</p><p>11．2．4 验证方法推荐217</p><p>11．3 写出可综合的寄存器传输级VHDL代码217</p><p>11．4 FPGA224</p><p>12 测试方法学226</p><p>12．1．1 多路扫描227</p><p>12．1 扫描设计方法学227</p><p>12．1．2 时钟扫描228</p><p>12．1．3 电平敏感扫描设计228</p><p>12．2 全扫描和部分扫描232</p><p>12．3 ATPG设计规则232</p><p>12．3．1 写出可测电路的VHDL代码234</p><p>12．4 边界扫描238</p><p>12．5 附加测试向量240</p><p>13．2 实时核心电路简介242</p><p>13 样机的快速研制242</p><p>13．1 简介242</p><p>13．3 开发系统244</p><p>13．4 开发步骤244</p><p>13．5 进一步阅读247</p><p>14 VHDL设计中的常见错误及其避免方法248</p><p>14．1 信号和变量248</p><p>14．2 逻辑综合和敏感信号表249</p><p>14．3 buffer模式和内部虚拟信号250</p><p>14．4 保留字downto和to的用法253</p><p>14．5 不完全定义的组合进程254</p><p>15 设计举例和设计技巧256</p><p>15．1 加法器256</p><p>15．1．1 带进位输入的1位加法器256</p><p>15．1．2 带进位输入的8位加法器257</p><p>15．1．3 带进位的通用加法器258</p><p>15．1．4 长度为4的向量加法/减法器258</p><p>15．3．1 能够共享一个加法器的例子261</p><p>15．3 资源共享261</p><p>15．2 向量乘法器261</p><p>15．3．2 不能共享同一个加法器的例子264</p><p>15．4 比较器265</p><p>15．5 多路选择器和译码器267</p><p>15．5．1 2选1多路选择器267</p><p>15．5．2 8选1多路选择器267</p><p>15．5．3 3到8译码器268</p><p>15．6．1 带异步复位的触发器269</p><p>15．6 寄存器269</p><p>15．6．2 带同步复位的触发器270</p><p>15．6．3 带异步复位和置位的触发器270</p><p>15．6．4 带使能和异步复位的8位寄存器271</p><p>15．7 边沿控制的脉冲发生器273</p><p>15．8 计数器274</p><p>15．8．1 带使能和进位输出的3位计数器274</p><p>15．8．2 增1/减1计数器(3位)275</p><p>15．8．3 并行加载的通用(带有类属参数)增1/减1计数器277</p><p>15．9．1 串行输入数据/并行输出数据的移位寄存器(4位)279</p><p>15．9 移位寄存器279</p><p>15．9．2 并行加载/串行输出的移位寄存器(4位)280</p><p>15．10 滤波器282</p><p>15．10．1 多数决定的数字滤波器(4输入)282</p><p>15．10．2 数字加法滤波器(4输入)283</p><p>15．11 分频器287</p><p>16 开发工具288</p><p>16．1 Synopsys288</p><p>16．1．1 VHDL编译器和设计分析器288</p><p>16．1．2 设计元件库290</p><p>16．1．3 设计编译器291</p><p>16．1．4 ATPG工具294</p><p>16．1．5 FPGA编译器294</p><p>16．1．6 VHDL模拟器296</p><p>17 行为综合297</p><p>17．1 简介297</p><p>17．1．1 术语简介297</p><p>17．2 握手信号298</p><p>17．2．2 双向握手信号299</p><p>17．2．1 单向握手信号299</p><p>17．3 行为综合/RTL综合的实例——FIR滤波器300</p><p>18 实验指示书314</p><p>18．1 使用ViewLogic工具作实验314</p><p>18．2 使用ViewLogic综合工具和Mentor Graphics的VHDL模拟器作实验318</p><p>18．3 Synopsys用户的Script文件319</p><p>18．4 实验作业319</p><p>19．1 部分习题的解答329</p><p>第1章329</p><p>19 解答329</p><p>第2章330</p><p>第3章331</p><p>第4章332</p><p>第5章334</p><p>第6章335</p><p>第7章336</p><p>第8章337</p><p>第9章337</p><p>实验2339</p><p>19．2 针对Synopsys和Autologic 2的实验解答339</p><p>实验1339</p><p>实验2附加练习340</p><p>实验3341</p><p>实验3附加练习342</p><p>实验4343</p><p>实验4附加练习343</p><p>实验5346</p><p>实验6348</p><p>实验6附加练习349</p><p>实验7351</p><p>实验8353</p><p>19．3 针对VIEWLOGIC的实验解答355</p><p>实验1356</p><p>实验2356</p><p>实验2附加练习356</p><p>实验3附加练习357</p><p>实验3357</p><p>实验4358</p><p>实验4附加练习358</p><p>实验5359</p><p>实验6360</p><p>实验6附加练习362</p><p>实验7363</p><p>实验8365</p><p>附录A VHDL语法367</p><p>A．1 库单元367</p><p>A．1．1 实体说明367</p><p>A．1．2 结构体367</p><p>A．1．3 程序包说明368</p><p>A．1．4 程序包体368</p><p>A．1．5 配置说明368</p><p>A．2．4 常量说明369</p><p>A．2．3 元件说明369</p><p>A．2．6 信号说明369</p><p>A．2．5 文件说明369</p><p>A．2．1 别名说明369</p><p>A．2 说明369</p><p>A．2．2 属性说明369</p><p>A．2．7 子程序说明370</p><p>A．2．8 子程序体370</p><p>A．2．9 子类型说明370</p><p>A．3 顺序语句371</p><p>A．3．1 assert语句371</p><p>A．2．11 变量说明371</p><p>A．2．10 类型说明371</p><p>A．3．2 case语句372</p><p>A．3．3 exit语句372</p><p>A．3．4 if语句372</p><p>A．3．5 loop语句373</p><p>A．3．6 next语句373</p><p>A．3．7 null语句374</p><p>A．3．8 return语句374</p><p>A．3．9 信号赋值语句374</p><p>A．4．1 assert语句375</p><p>A．4 并行语句375</p><p>A．3．10 变量赋值语句375</p><p>A．3．11 wait语句375</p><p>A．4．2 block语句376</p><p>A．4．3 元件例化语句376</p><p>A．4．4 generate语句376</p><p>A．4．5 process语句376</p><p>A．4．6 信号赋值语句377</p><p>A．4．7 with select语句377</p><p>A．4．8 when else语句377</p><p>B．1 标准程序包378</p><p>附录B VHDL程序包378</p><p>B．2 IEEE程序包379</p><p>B．2．1 std_logic_1164379</p><p>B．2．2 std_logic_unsigned383</p><p>B．2．3 std_logic_signed385</p><p>附录C VHDL-87关键字388</p><p>附录D VHDL-93增加的关键字389</p><p>英汉词汇对照表390</p><p></p></div></div><div class="d-rt"><h3>热门推荐</h3><ul><li><a href="/book/1173719.html">1173719.html</a></li><li><a href="/book/2945471.html">2945471.html</a></li><li><a href="/book/2381584.html">2381584.html</a></li><li><a href="/book/97572.html">97572.html</a></li><li><a href="/book/1048079.html">1048079.html</a></li><li><a href="/book/912606.html">912606.html</a></li><li><a href="/book/3161797.html">3161797.html</a></li><li><a href="/book/132755.html">132755.html</a></li><li><a href="/book/2254650.html">2254650.html</a></li><li><a href="/book/2309891.html">2309891.html</a></li></ul></div></div><div id="footer"><p>Copyright&nbsp;&copy;&nbsp;2025&nbsp;&nbsp;<a href="/list/">最新更新</a></p><p>请使用FDM BitComet qBittorrent uTorrent等BT下载工具，下载本站电子书资源！首推Free Download Manager下载软件。文件页数>标注页数[分册图书除外]</p></div></body></html>