### 中正大學資工系必修課程 Digital Design 的八次作業
本課程著重於學習使用 Verilog 進行硬體描述與設計，實作常見的數字運算單元（如 Adder、Multiplier），以及設計有限狀態機（Moore 與 Mealy），並控制與連接 7 段顯示器。

1. lab1：實作 Adder，計算變數相加，輸出溢位 carries 與結果 sum

2. lab2：實作 Adder，計算變數相加，觀察 overflow 何時發生

3. lab4：計算兩個數字相加的結果，並將結果與結果的鏡像依序刷新顯示在 7 段顯示器上

4. lab5：連接 7 段顯示器，操控使其循環顯示數字 0~7 或是生日日期（2000/11/20）

5. lab6：使用 logical gate 實作 16-bit Ripple Carry Adder(RCA)，摸擬延遲

6. lab7：實作 16-bit Carry Look-ahead Adder(CLA) 與 64-bit CLA

7. lab8：實作有號數乘法（尚未上傳）

8. lab9：實作無號數乘法（尚未上傳）

9. lab10：實作有限狀態機 Moore 與 Mealy（尚未上傳）