{
    "hands_on_practices": [
        {
            "introduction": "首个实践练习提供了一个从实验数据中直接量化“漏致势垒降低”（DIBL）效应的基础训练。通过分析不同漏极偏压下转移特性曲线（$I_D$–$V_G$ 曲线）的平移，你将学会如何提取 DIBL 系数——这是表征短沟道晶体管性能的一个关键指标。该练习将理论概念与实际的器件表征联系起来，加深了对阈值电压漂移与源-沟道势垒内在变化之间关系的理解 。",
            "id": "3740717",
            "problem": "在温度 $T=300\\,\\mathrm{K}$下，通过在两个漏极偏压 $V_{D,1}=50\\,\\mathrm{mV}$ 和 $V_{D,2}=1.00\\,\\mathrm{V}$下测量漏极电流 $I_{D}$ 作为栅极电压 $V_{G}$ 的函数，对一个短沟道n型金属氧化物半导体场效应晶体管 (MOSFET) 进行表征。该器件的宽度足够大，因此电流以单位宽度形式报告，所以可以使用恒流阈值法，而无需宽度的明确信息。已知在测量窗口内，$I_{D}$–$V_{G}$ 特性曲线的亚阈值部分是平行的，并且阈值电压将通过恒流标准在单位宽度电流水平为 $I_{D}^{*}=1.00\\times 10^{-7}\\,\\mathrm{A}/\\mu\\mathrm{m}$ 时提取。\n\n从测得的 $I_{D}$–$V_{G}$ 曲线中可知：\n- 在 $V_{D,1}=0.050\\,\\mathrm{V}$时，使得 $I_{D}/W=I_{D}^{*}$ 的栅极电压为 $V_{G,1}=0.410\\,\\mathrm{V}$。\n- 在 $V_{D,2}=1.000\\,\\mathrm{V}$时，使得 $I_{D}/W=I_{D}^{*}$ 的栅极电压为 $V_{G,2}=0.292\\,\\mathrm{V}$。\n\n仅使用关于亚阈值输运和势垒调制的器件物理基本原理，完成以下任务：\n1) 将漏致势垒降低 (DIBL) 效应量化为 $I_{D}$–$V_{G}$ 特性曲线随 $V_{D}$ 单位增量发生的水平位移大小，以 $\\mathrm{mV}/\\mathrm{V}$ 为单位表示。\n2) 估算相应的源-沟道势垒高度的降低量（以电子伏特为单位），该降低量应解释为在固定亚阈值电流下，与观测到的栅极电压降低相关的电子能量变化。将此势垒高度降低量以 $\\mathrm{eV}$ 为单位表示。\n\n将所求的两个量均四舍五入至三位有效数字。将 DIBL 以 $\\mathrm{mV}/\\mathrm{V}$ 为单位表示，势垒高度降低量以 $\\mathrm{eV}$ 为单位表示。",
            "solution": "该问题基于半导体器件物理原理，科学上是成立的；其提问清晰，数据充分，目标明确；并且以客观、正式的语言表述。因此，我们可以着手求解。\n\n该问题要求计算与短沟道MOSFET中的漏致势垒降低 (DIBL) 相关的两个量。第一是 DIBL 系数，第二是相应的势垒高度变化。\n\n**1. 漏致势垒降低 (DIBL) 的量化**\n\nDIBL 是一种短沟道效应，其中漏极电压会影响源极和沟道之间的势垒，从而影响阈值电压 $V_T$。它被量化为漏源电压 $V_D$ 每单位增加量所引起的阈值电压漂移的大小。在数学上，这表示为：\n$$\n\\text{DIBL} = -\\frac{dV_T}{dV_D}\n$$\n负号表示阈值电压通常随着漏极电压的增加而降低。\n\n在本问题中，阈值电压由恒流法确定，其中 $V_T$ 被定义为单位宽度漏极电流达到特定值 $I_D^*$ 时的栅极电压 $V_G$。问题提供了两个这样的点：\n- 在 $V_{D,1} = 0.050\\,\\mathrm{V}$ 时，阈值电压为 $V_{T,1} = V_{G,1} = 0.410\\,\\mathrm{V}$。\n- 在 $V_{D,2} = 1.000\\,\\mathrm{V}$ 时，阈值电压为 $V_{T,2} = V_{G,2} = 0.292\\,\\mathrm{V}$。\n\n我们可以使用给定的两个数据点，通过有限差分计算来近似该导数：\n$$\n\\text{DIBL} \\approx -\\frac{\\Delta V_T}{\\Delta V_D} = -\\frac{V_{T,2} - V_{T,1}}{V_{D,2} - V_{D,1}}\n$$\n代入给定值：\n$$\n\\Delta V_T = V_{G,2} - V_{G,1} = 0.292\\,\\mathrm{V} - 0.410\\,\\mathrm{V} = -0.118\\,\\mathrm{V}\n$$\n$$\n\\Delta V_D = V_{D,2} - V_{D,1} = 1.000\\,\\mathrm{V} - 0.050\\,\\mathrm{V} = 0.950\\,\\mathrm{V}\n$$\n现在，我们计算 DIBL 值：\n$$\n\\text{DIBL} = -\\frac{-0.118\\,\\mathrm{V}}{0.950\\,\\mathrm{V}} = \\frac{0.118}{0.950}\\,\\mathrm{V/V} \\approx 0.12421\\,\\mathrm{V/V}\n$$\n问题要求答案以 $\\mathrm{mV}/\\mathrm{V}$ 为单位。\n$$\n\\text{DIBL} \\approx 0.12421\\,\\mathrm{V/V} \\times \\frac{1000\\,\\mathrm{mV}}{1\\,\\mathrm{V}} = 124.21\\,\\mathrm{mV/V}\n$$\n四舍五入到三位有效数字，我们得到 $124\\,\\mathrm{mV/V}$。\n\n**2. 势垒高度降低量的估算**\n\n在MOSFET的亚阈值区，漏极电流由电子越过源极和沟道之间势能垒的热发射速率控制。电流与此势垒的高度 $\\phi_B$ 呈指数关系：$I_D \\propto \\exp(-q\\phi_B / (k_B T))$。\n\n恒定电流（$I_D = I_D^*$）的条件意味着在两种测量条件下，净势垒高度 $\\phi_B$ 是相同的。势垒高度同时受栅极电压 $V_G$ 和漏极电压 $V_D$ 的调制。$V_D$ 从 $V_{D,1}$ 增加到 $V_{D,2}$ 会导致势垒降低，从而使电流增加。为了抵消这种影响并保持恒定电流，栅极电压从 $V_{G,1}$ 降低到 $V_{G,2}$。这种 $V_G$ 的降低会抬高势垒。\n\n由漏极电压变化引起的势垒降低量的大小，必须等于由补偿性栅极电压变化引起的势垒抬高量的大小。问题特别指示我们将势垒高度的降低解释为“与观测到的栅极电压降低相关的电子能量变化”。\n\n观测到的栅极电压降低量为：\n$$\n|\\Delta V_G| = V_{G,1} - V_{G,2} = 0.410\\,\\mathrm{V} - 0.292\\,\\mathrm{V} = 0.118\\,\\mathrm{V}\n$$\n电荷为 $q$ 的粒子在电势差 $\\Delta V$ 中移动时，其势能变化 $\\Delta E$ 为 $\\Delta E = q\\Delta V$。对于电子，电荷为 $q = -e$，其中 $e$ 是元电荷。栅极电压从 $V_{G,1}$ 降低到 $V_{G,2}$（电势变化为 $\\Delta V_G = V_{G,2} - V_{G,1} = -0.118\\,\\mathrm{V}$）会导致电子的势能垒增加。\n\n这个能量变化的大小是：\n$$\n|\\Delta E_B| = |(-e)(\\Delta V_G)| = e \\cdot |V_{G,2} - V_{G,1}| = e \\cdot (0.118\\,\\mathrm{V})\n$$\n当能量变化以电子伏特 ($\\mathrm{eV}$) 为单位表示时，其数值等于元电荷所经过的电势差（以伏特为单位）的大小。因此，势垒能量变化的大小为：\n$$\n|\\Delta E_B| = 0.118\\,\\mathrm{eV}\n$$\n这个值代表了由于栅极电压降低而引起的势垒抬高量的大小，根据补偿原理，该值必须等于由漏极电压增加引起的势垒降低量的大小。因此，源-沟道势垒高度的降低量为 $0.118\\,\\mathrm{eV}$。这个结果已经是三位有效数字。",
            "answer": "$$\n\\boxed{\n\\begin{pmatrix}\n124  0.118\n\\end{pmatrix}\n}\n$$"
        },
        {
            "introduction": "在掌握了如何测量 DIBL 之后，本实践将探讨它对器件性能，特别是对关态泄漏电流的关键影响。你将推导并计算由 DIBL 引起的阈值电压降低如何导致泄漏电流呈指数级增长——这是现代低功耗电子学面临的一个主要挑战。该练习突显了 DIBL 对电路设计和功耗的直接影响，阐明了为何在晶体管尺寸缩减的过程中，最小化 DIBL 是一个首要目标 。",
            "id": "3740719",
            "problem": "一个在室温下工作的短沟道n型金属-氧化物-半导体场效应晶体管 (MOSFET) 表现出亚阈值行为，该行为由载流子热克服源-沟道势垒所主导。在亚阈值区，漏极电流 $I_D$ 由势垒高度 $\\Phi_B$ 根据玻尔兹曼统计控制。设栅极电压为 $V_G$，漏极电压为 $V_D$。对于弱反型电荷，势垒通过电容耦合受到栅极和漏极电势的线性调制。\n\n亚阈值斜率 $S$ 在固定 $V_D$ 下定义为 $S = \\left( \\frac{d V_G}{d \\log_{10} I_D} \\right)$，而漏致势垒降低 (DIBL) 定义为阈值电压随漏极偏置单位增加而降低的幅度，即 $\\eta = - \\frac{d V_T}{d V_D}$，其中 $V_T$ 是在亚阈值区内根据固定的参考电流推断得出的阈值电压。\n\n假设亚阈值输运由扩散主导，沟道长度调制效应可忽略不计，源漏直接隧穿效应可忽略不计，并且在相关偏置范围内，漏极与势垒的耦合是均匀的。从电流与势垒高度的玻尔兹曼关系以及上述 $S$ 和 $\\eta$ 的定义出发，推导漏极偏置的变化如何使 $I_D$–$V_G$ 特性曲线水平移动，以及这种移动如何改变 $V_G = 0$ 时的关态漏电流。\n\n已知 $S = 70\\,\\mathrm{mV/dec}$ 且 $\\eta = 100\\,\\mathrm{mV/V}$，计算当 $V_D = 0.5\\,\\mathrm{V}$ 相对于 $V_D = 50\\,\\mathrm{mV}$ 时，$I_D$–$V_G$ 曲线的栅极电压偏移，并估算在这两个漏极偏置之间，$V_G = 0$ 时关态漏电流的乘法变化。以带符号值的形式报告栅极电压偏移，其中负值表示向左移动（有效阈值降低）。以伏特（V）为单位表示栅极电压偏移，漏电流变化表示为无量纲比率。将两个量都四舍五入到四位有效数字。",
            "solution": "首先验证问题以确保其科学基础扎实、提法恰当且客观。该问题描述了短沟道MOSFET的亚阈值行为，使用了亚阈值斜率 ($S$) 和漏致势垒降低 (DIBL, $\\eta$) 的标准定义。给定的 $S = 70\\,\\mathrm{mV/dec}$ 和 $\\eta = 100\\,\\mathrm{mV/V}$ 对于现代按比例缩小的晶体管是物理上现实的。扩散主导的输运和线性势垒调制的假设在简化的解析模型中是标准假设。问题是自洽的，并提供了推导出唯一且有意义解所需的所有信息。因此，该问题被认为是有效的，有必要给出完整解答。\n\n推导从亚阈值电流的基本关系开始，该关系由越过势垒 $\\Phi_B$ 的热发射主导。这种依赖关系是指数型的，遵循玻尔兹曼统计：\n$$ I_D \\propto \\exp\\left(-\\frac{q\\Phi_B}{k_B T}\\right) $$\n其中 $I_D$ 是漏极电流，$q$ 是基本电荷，$k_B$ 是玻尔兹曼常数，$T$ 是绝对温度。\n\n问题陈述，势垒高度 $\\Phi_B$ 受栅极电压 $V_G$ 和漏极电压 $V_D$ 的线性调制。我们可以将此关系表示为：\n$$ \\Phi_B(V_G, V_D) = \\Phi_{B0} - \\alpha V_G - \\beta V_D $$\n其中 $\\Phi_{B0}$ 是零偏置下的参考势垒高度，$\\alpha$ 和 $\\beta$ 分别是栅极和漏极的正耦合系数。负号表示增加的栅极电压和增加的漏极电压都会降低势垒，从而增加电流。\n\n为了将这些系数与给定的参数 $S$ 和 $\\eta$ 联系起来，我们首先考虑亚阈值斜率 $S$。它在固定漏极电压下定义为 $S = \\left( \\frac{d V_G}{d \\log_{10} I_D} \\right)$。对电流表达式取以10为底的对数：\n$$ \\log_{10}(I_D) = \\text{C} - \\frac{q\\Phi_B}{k_B T \\ln(10)} = \\text{C} - \\frac{q(\\Phi_{B0} - \\alpha V_G - \\beta V_D)}{k_B T \\ln(10)} $$\n其中 $\\text{C}$ 是一个常数。在 $V_D$ 恒定时对 $V_G$ 求导：\n$$ \\frac{d \\log_{10}(I_D)}{d V_G} \\bigg|_{V_D} = \\frac{q\\alpha}{k_B T \\ln(10)} $$\n亚阈值斜率是这个量的倒数：\n$$ S = \\left( \\frac{d \\log_{10}(I_D)}{d V_G} \\right)^{-1} = \\frac{k_B T \\ln(10)}{q\\alpha} $$\n\n接下来，我们考虑 DIBL 参数 $\\eta = - \\frac{d V_T}{d V_D}$。在亚阈值区，阈值电压 $V_T$ 定义为产生一个特定的、恒定的参考电流所需的栅极电压。为了找到 $\\frac{d V_T}{d V_D}$，我们必须确定 $V_G$ 如何随 $V_D$ 变化以保持 $I_D$（从而 $\\Phi_B$）恒定。将 $\\Phi_B$ 的全微分设为零：\n$$ d\\Phi_B = \\frac{\\partial \\Phi_B}{\\partial V_G} dV_G + \\frac{\\partial \\Phi_B}{\\partial V_D} dV_D = 0 $$\n根据我们的线性模型，$\\frac{\\partial \\Phi_B}{\\partial V_G} = -\\alpha$ 且 $\\frac{\\partial \\Phi_B}{\\partial V_D} = -\\beta$。将这些代入微分方程：\n$$ -\\alpha dV_G - \\beta dV_D = 0 $$\n在恒定电流下，导数 $\\frac{dV_G}{dV_D}$ 根据定义就是 $\\frac{dV_T}{dV_D}$：\n$$ \\frac{dV_T}{dV_D} = \\frac{dV_G}{dV_D}\\bigg|_{I_D=\\text{const}} = -\\frac{\\beta}{\\alpha} $$\n将此代入 DIBL 的定义中：\n$$ \\eta = - \\frac{dV_T}{dV_D} = - \\left(-\\frac{\\beta}{\\alpha}\\right) = \\frac{\\beta}{\\alpha} $$\n这提供了物理漏极耦合系数 $\\beta$ 与唯象的 DIBL 参数 $\\eta$ 之间的本质联系。\n\n对于漏极电压变化 $\\Delta V_D$，$I_D$–$V_G$ 曲线的水平移动是维持恒定电流所需的栅极电压变化 $\\Delta V_G$。由于问题陈述假设漏极耦合是均匀的，导数 $\\frac{dV_T}{dV_D}$ 是常数，我们可以写出：\n$$ \\Delta V_G = \\frac{dV_T}{dV_D} \\Delta V_D = -\\eta \\Delta V_D $$\n这个方程表明，漏极电压的增加会导致 $I_D$–$V_G$ 特性曲线的一个负的（向左的）移动，从而有效降低了阈值电压。\n\n我们被要求计算当 $V_D$ 从 $V_{D1} = 50\\,\\mathrm{mV} = 0.050\\,\\mathrm{V}$ 变为 $V_{D2} = 0.5\\,\\mathrm{V}$ 时的这个移动。漏极电压的变化是：\n$$ \\Delta V_D = V_{D2} - V_{D1} = 0.5\\,\\mathrm{V} - 0.050\\,\\mathrm{V} = 0.45\\,\\mathrm{V} $$\n已知 DIBL 参数 $\\eta = 100\\,\\mathrm{mV/V} = 0.100\\,\\mathrm{V/V}$，栅极电压偏移为：\n$$ \\Delta V_G = -(0.100\\,\\mathrm{V/V}) \\times (0.45\\,\\mathrm{V}) = -0.045\\,\\mathrm{V} $$\n四舍五入到四位有效数字，偏移为 $-0.04500\\,\\mathrm{V}$。\n\n现在，我们估算在 $V_G = 0$ 时关态漏电流产生的乘法变化。设 $I_{\\text{off},1}$ 为在 $(V_G, V_D) = (0, V_{D1})$ 时的漏电流，$I_{\\text{off},2}$ 为在 $(V_G, V_D) = (0, V_{D2})$ 时的漏电流。我们需要计算比率 $\\frac{I_{\\text{off},2}}{I_{\\text{off},1}}$。\n\n$I_D$–$V_G$ 曲线向左移动 $\\Delta V_G$ 意味着，在新曲线（$V_{D2}$时）上给定 $V_G$ 处的电流等于旧曲线（$V_{D1}$时）上 $V_G-\\Delta V_G$ 处的电流。\n$$ I_D(V_G, V_{D2}) = I_D(V_G - \\Delta V_G, V_{D1}) $$\n将此应用于 $V_G=0$ 时的关态漏电流：\n$$ I_{\\text{off},2} = I_D(0, V_{D2}) = I_D(0 - \\Delta V_G, V_{D1}) = I_D(-\\Delta V_G, V_{D1}) $$\n因此，比率为：\n$$ \\frac{I_{\\text{off},2}}{I_{\\text{off},1}} = \\frac{I_D(-\\Delta V_G, V_{D1})}{I_D(0, V_{D1})} $$\n根据亚阈值斜率的定义，对于给定的 $V_D$，电流和栅极电压之间的关系由下式给出：\n$$ \\log_{10}(I_D) = \\frac{V_G}{S} + \\text{constant} $$\n因此，对于在固定 $V_D = V_{D1}$ 时的两个不同栅极电压 $V_{G,a}$ 和 $V_{G,b}$：\n$$ \\log_{10}\\left(\\frac{I_D(V_{G,b}, V_{D1})}{I_D(V_{G,a}, V_{D1})}\\right) = \\frac{V_{G,b} - V_{G,a}}{S} $$\n我们设 $V_{G,a} = 0$ 和 $V_{G,b} = -\\Delta V_G$：\n$$ \\log_{10}\\left(\\frac{I_D(-\\Delta V_G, V_{D1})}{I_D(0, V_{D1})}\\right) = \\frac{-\\Delta V_G - 0}{S} = -\\frac{\\Delta V_G}{S} $$\n取反对数得到所求的比率：\n$$ \\frac{I_{\\text{off},2}}{I_{\\text{off},1}} = 10^{-\\Delta V_G / S} $$\n已知 $S = 70\\,\\mathrm{mV/dec}$ 且我们计算出 $\\Delta V_G = -0.045\\,\\mathrm{V} = -45\\,\\mathrm{mV}$。\n$$ \\frac{I_{\\text{off},2}}{I_{\\text{off},1}} = 10^{-(-45\\,\\mathrm{mV}) / (70\\,\\mathrm{mV/dec})} = 10^{45/70} = 10^{9/14} $$\n计算数值：\n$$ 10^{9/14} \\approx 10^{0.642857...} \\approx 4.39396... $$\n四舍五入到四位有效数字，漏电流的乘法变化为 $4.394$。",
            "answer": "$$\\boxed{\\begin{pmatrix} -0.04500  4.394 \\end{pmatrix}}$$"
        },
        {
            "introduction": "这项高级实践旨在解决现代器件表征中的一个关键挑战：如何将纯粹的静电 DIBL 效应与高场效应引起的混淆现象分离开来。在先进的短沟道晶体管中，由碰撞电离或带间隧穿产生的寄生电流会掩盖真实的 DIBL 特征。本练习要求你设计一套测量方案，以最大限度地减少这些寄生效应的干扰，从而确保提取的阈值电压漂移能够准确反映静电势垒的降低 。",
            "id": "4273214",
            "problem": "一个n沟道金属-氧化物-半导体场效应晶体管 (MOSFET) 制造在薄体III-V族沟道中（有效带隙 $E_g = 0.75\\,\\mathrm{eV}$），表现出短沟道行为。有效栅长为 $L_{\\mathrm{eff}} = 20\\,\\mathrm{nm}$，源/漏掺杂浓度为 $N_{\\mathrm{SD}} = 5\\times 10^{19}\\,\\mathrm{cm^{-3}}$，衬底掺杂浓度为 $N_{\\mathrm{A}} = 2\\times 10^{17}\\,\\mathrm{cm^{-3}}$。栅介质是厚度为 $t_{\\mathrm{ox}} = 1.0\\,\\mathrm{nm}$、相对介电常数为 $\\kappa = 20$ 的高介电常数绝缘体。电源电压为 $V_{\\mathrm{DD}} = 0.7\\,\\mathrm{V}$。该器件表现出可测量的漏致势垒降低 (DIBL)，其定义为漏极偏置引起的源-沟道能量势垒的降低，该势垒降低调制了亚阈值导电。然而，漏极附近的高场效应，特别是碰撞电离和带间隧穿 (BTBT)，会增加并非由势垒降低引起的寄生漏极电流，从而干扰DIBL的提取。\n\n从静电学和载流子输运基础出发，考虑以下几点。在亚阈值区，漏极电流主要由载流子越过源-沟道势垒的扩散决定，该势垒由求解泊松方程 $\\nabla \\cdot \\left(\\varepsilon \\nabla \\psi\\right) = -\\rho$ 以及半导体电荷关系得到的静电势确定。漏极偏置改变了沟道漏极端点的边界条件，并且由于有限的栅极控制，部分渗透到源极势垒，从而降低了势垒。与此同时，漏极附近的高横向电场通过碰撞电离产生载流子，而跨越漏-体交叠区的高垂直电场（在漏极侧接近积累时由栅极偏置增强）可产生BTBT。产生率与电场密切相关；对于小带隙III-V族材料中的碰撞电离和BTBT，当局部电场达到 $\\sim 2\\times 10^{5}\\,\\mathrm{V/cm}$ 至 $\\sim 6\\times 10^{5}\\,\\mathrm{V/cm}$ 时，通常会出现显著的贡献，具体取决于详细的材料参数、结剖面和偏置条件。在短沟道中，夹断点附近的有效电势降发生在更短的长度 $L_{\\mathrm{sat}}$（通常 $ L_{\\mathrm{eff}}$）上，因此当沟道接近饱和时，峰值横向电场可估计为 $E_{\\parallel} \\approx V_{D}/L_{\\mathrm{sat}}$，而漏极交叠区附近的垂直电场则因极性相反的大幅栅极偏置而增强，导致栅致漏极泄漏 (GIDL)，这是BTBT的一种表现。\n\n您需要评估碰撞电离和BTBT如何干扰DIBL的提取，并选择能够分离静电势垒降低的测量条件。假设室温操作，并使用恒流法在亚阈值区提取阈值，以避免器件自热。\n\n以下哪种测量方案最适合在该器件中分离纯粹的静电势垒降低，最小化碰撞电离和BTBT的干扰，同时仍能允许可测量的漏极引起的源极势垒调制？\n\nA. 在体/衬底电压 $V_{B} = 0\\,\\mathrm{V}$ 时，在两个漏极电压 $V_{D} = 0.05\\,\\mathrm{V}$ 和 $V_{D} = 0.6\\,\\mathrm{V}$ 下，扫描栅极电压 $V_{G}$，范围为 $V_{G} \\in [0, 0.6]\\,\\mathrm{V}$，并在 $I_{D} = 1\\,\\mathrm{nA}/\\mu\\mathrm{m}$ 处提取阈值；理由是较大的 $V_{D}$ 差异可以最大化DIBL的动态范围。\n\nB. 在体/衬底电压 $V_{B} = 0\\,\\mathrm{V}$ 时，在两个漏极电压 $V_{D} = 0.05\\,\\mathrm{V}$ 和 $V_{D} = 0.2\\,\\mathrm{V}$ 下，扫描栅极电压 $V_{G}$，范围为 $V_{G} \\in [0, 0.4]\\,\\mathrm{V}$，并在 $I_{D} = 10\\,\\mathrm{nA}/\\mu\\mathrm{m}$ 处提取阈值；选择该 $V_{D}$ 对是为了将峰值横向电场保持在典型的碰撞电离起始点以下，同时确保可测量的静电耦合。\n\nC. 将栅极偏置保持在一个稍负的值 $V_{G} = -0.2\\,\\mathrm{V}$ 以确保深度关断状态，并通过在 $V_{D} = 0.3\\,\\mathrm{V}$ 到 $V_{D} = 0.9\\,\\mathrm{V}$ 之间扫描 $V_{D}$ 来从亚阈值导通起始点的偏移中提取阈值；将体反向偏置设置为 $V_{B} = -0.3\\,\\mathrm{V}$ 以加宽耗尽区并减少结漏电。\n\nD. 施加体反向偏置 $V_{B} = -0.5\\,\\mathrm{V}$ 以抑制寄生漏-体导电，并使用在 $V_{D} = 0.1\\,\\mathrm{V}$ 和 $V_{D} = 0.5\\,\\mathrm{V}$ 下的栅极扫描来提取DIBL；将阈值设置在 $I_{D} = 5\\,\\mathrm{nA}/\\mu\\mathrm{m}$ 以避免过大的电流。\n\n选择唯一最佳选项。根据静电学和输运的第一性原理，并通过估计每个方案所隐含的场强条件是否可能在指定器件中触发碰撞电离或BTBT来证明您的选择。明确说明所选方案如何确保观察到的阈值偏移源于漏极引起的静电势垒降低，而非寄生产生。",
            "solution": "目的是确保测得的表观阈值电压随漏极偏置的偏移仅反映源-沟道界面的静电势垒降低，而不是由漏极附近的高场机制产生的额外电流。我们首先阐明相关的基本原理。\n\n静电控制和势垒调制：在亚阈值区，漏极电流 $I_{D}$ 主要由载流子热激发越过源-沟道势垒决定。势垒高度 $\\Phi_{B}$ 由求解泊松方程的静电势分布 $\\psi(\\mathbf{r})$ 设定，\n$$\n\\nabla \\cdot \\left(\\varepsilon \\nabla \\psi\\right) = -\\rho(\\psi)\n$$\n其边界条件由栅极、源极、漏极和体电极施加。有限的栅极控制（由于短沟道静电学）使得漏极电势能够耦合到沟道中并降低源端的势垒，从而增加亚阈值导电。漏致势垒降低 (DIBL) 是这种漏极偏置引起的 $\\Phi_{B}$ 降低的度量。\n\n输运和产生：在漂移-扩散输运中，电流连续性关系包含产生-复合项 $G(\\mathbf{r})$，这些项可以独立于势垒调制而增加载流子，\n$$\n\\nabla \\cdot \\mathbf{J}_n = q G - q R, \\quad \\mathbf{J}_n = q n \\mu_n \\mathbf{E} + q D_n \\nabla n\n$$\n空穴也存在类似的关系。在具有小带隙材料的短沟道MOSFET中，漏极附近两种主要的高场产生机制是碰撞电离和带间隧穿 (BTBT)。碰撞电离率强烈依赖于夹断点附近的局部横向电场 $E_{\\parallel}$，当 $E_{\\parallel} \\gtrsim E_{\\mathrm{II}}$ 时通常会急剧上升，其中 $E_{\\mathrm{II}}$ 是一个与材料和结相关的特征电场，对于小带隙III-V族沟道，其数量级约为 $\\sim 2\\times 10^{5}\\,\\mathrm{V/cm}$ 至 $\\sim 5\\times 10^{5}\\,\\mathrm{V/cm}$。漏-体交叠区的BTBT（以及栅致漏极泄漏，GIDL）取决于跨越耗尽结的垂直电场 $E_{\\perp}$，该电场在漏极边缘附近因极性相反的大幅栅极偏置而放大；在小带隙结中，当 $E_{\\perp}$ 接近 $\\sim 8\\times 10^{5}\\,\\mathrm{V/cm}$ 至 $\\sim 1\\times 10^{6}\\,\\mathrm{V/cm}$ 时，通常会出现显著的BTBT，尽管确切值取决于能带结构和耗尽区剖面。\n\n场强估计：在短沟道中，由于速度饱和和夹断，漏极饱和附近的电势降发生在比 $L_{\\mathrm{eff}}$ 更短的有效长度 $L_{\\mathrm{sat}}$ 上；对漏极附近峰值横向电场的常见数量级估计是\n$$\nE_{\\parallel} \\approx \\frac{V_{D}}{L_{\\mathrm{sat}}},\n$$\n对于 $L_{\\mathrm{eff}} = 20\\,\\mathrm{nm}$ 的器件，$L_{\\mathrm{sat}} \\sim 10\\,\\mathrm{nm}$ 到 $15\\,\\mathrm{nm}$。因此，$V_{D} = 0.2\\,\\mathrm{V}$ 意味着 $E_{\\parallel} \\sim \\left(0.2\\,\\mathrm{V}\\right)/\\left(10\\,\\mathrm{nm}\\right) = 2\\times 10^{5}\\,\\mathrm{V/cm}$，这接近但通常低于许多III-V族材料的典型碰撞电离起始点；$V_{D} = 0.5\\,\\mathrm{V}$ 意味着 $E_{\\parallel} \\sim 5\\times 10^{5}\\,\\mathrm{V/cm}$，这已进入碰撞电离变得显著的区域。跨越漏-体交叠区的垂直电场因反向结偏置和漏极边缘附近的负栅压（栅致漏极场）而增强，在激进条件下可能达到 $\\gtrsim 8\\times 10^{5}\\,\\mathrm{V/cm}$，从而增加BTBT。\n\n因此，为了分离静电DIBL，方案应：\n- 保持 $V_{D}$ 足够低，使 $E_{\\parallel}$ 保持在强碰撞电离区以下，但又足够高，以产生可测量的漏-源静电耦合到源极势垒中。\n- 避免在漏极附近施加负栅压，因为这会产生大的 $E_{\\perp}$ 和通过BTBT引起的栅致漏极泄漏。\n- 避免施加体反向偏置，因为这会增加漏-体结电场并促进BTBT。\n- 在亚阈值区（恒流法）进行阈值提取，此时电流对势垒高度敏感，确保最小的沟道导电非线性，同时避免有利于载流子产生的偏置点。\n\n逐项分析：\n\nA. 方案A使用 $V_{D}$ 值为 $V_{D} = 0.05\\,\\mathrm{V}$ 和 $V_{D} = 0.6\\,\\mathrm{V}$，在亚阈值区进行栅极扫描，体电压为 $0\\,\\mathrm{V}$。较大的漏极偏置 $V_{D} = 0.6\\,\\mathrm{V}$ 很可能使器件进入饱和区，将电势降压缩到 $L_{\\mathrm{sat}} \\sim 10\\,\\mathrm{nm}$ 的长度内，产生 $E_{\\parallel} \\approx \\left(0.6\\,\\mathrm{V}\\right)/\\left(10\\,\\mathrm{nm}\\right) = 6\\times 10^{5}\\,\\mathrm{V/cm}$。在小带隙III-V族沟道中 ($E_{g} = 0.75\\,\\mathrm{eV}$)，这个场强足以引起显著的碰撞电离。产生的电子-空穴对会使 $I_{D}$ 超出势垒降低的贡献，导致表观阈值的偏移比仅由静电学效应引起的更大。此外，在 $V_{D} = 0.6\\,\\mathrm{V}$ 时，漏-体结被强反向偏置，增强了漏极交叠区附近的 $E_{\\perp}$；尽管扫描中的 $V_{G}$ 为非负值，但在如此高的 $V_{D}$ 下，局部的栅-漏交叠区电场仍可能导致BTBT。因此，在 $V_{D} = 0.05\\,\\mathrm{V}$ 和 $V_{D} = 0.6\\,\\mathrm{V}$ 之间测得的阈值偏移会受到高场产生的污染。结论：不正确 — 高场碰撞电离和可能的BTBT干扰了DIBL的提取。\n\nB. 方案B使用 $V_{D} = 0.05\\,\\mathrm{V}$ 和 $V_{D} = 0.2\\,\\mathrm{V}$，在亚阈值区扫描栅极电压 $V_{G} \\in [0, 0.4]\\,\\mathrm{V}$，体电压为 $V_{B} = 0\\,\\mathrm{V}$，并在 $I_{D} = 10\\,\\mathrm{nA}/\\mu\\mathrm{m}$ 处提取阈值。对于 $L_{\\mathrm{sat}} \\sim 10\\,\\mathrm{nm}$，$V_{D} = 0.2\\,\\mathrm{V}$ 给出 $E_{\\parallel} \\approx 2\\times 10^{5}\\,\\mathrm{V/cm}$。这个值接近某些III-V族材料碰撞电离的起始边缘，但是，在亚阈值条件下，具有适度的 $V_{G}$ 且没有体反向偏置，漏极附近的局部载流子密度有限，电离积分仍然很小；根据经验，这类器件中的大多数在亚阈值区且漏极偏置低于 $\\sim 0.25\\,\\mathrm{V}$ 到 $\\sim 0.3\\,\\mathrm{V}$ 时，表现出可忽略的碰撞电离。由于 $V_{G}$ 为非负值且 $V_{B} = 0\\,\\mathrm{V}$，垂直电场 $E_{\\perp}$ 保持适中，避免了GIDL。所选的 $V_{D}$ 对相差足够大，可以产生可测量的漏极边界条件变化，从而产生可测量的源极势垒静电降低，但又足够小，可以避免强高场产生。在亚阈值区使用恒流法提取阈值，确保了对势垒高度的敏感性，而不会进入高场导电占主导的区域。结论：正确 — 最小化了碰撞电离和BTBT，同时保留了静电DIBL的灵敏度。\n\nC. 方案C将 $V_{G}$ 保持在 $-0.2\\,\\mathrm{V}$，并在 $0.3\\,\\mathrm{V}$ 和 $0.9\\,\\mathrm{V}$ 之间改变 $V_{D}$，同时 $V_{B} = -0.3\\,\\mathrm{V}$。漏极边缘附近的负栅压增加了栅-漏交叠区的垂直电场，这是通过BTBT产生栅致漏极泄漏的经典条件。体反向偏置进一步增加了漏-体结耗尽区电场 $E_{\\perp}$，从而增强了BTBT。此外，在 $L_{\\mathrm{eff}} = 20\\,\\mathrm{nm}$ 的器件上施加 $V_{D} = 0.9\\,\\mathrm{V}$，意味着在夹断区附近 $E_{\\parallel} \\approx \\left(0.9\\,\\mathrm{V}\\right)/\\left(10\\,\\mathrm{nm}\\right) = 9\\times 10^{5}\\,\\mathrm{V/cm}$，这对于小带隙沟道来说已经深入碰撞电离区。任何随 $V_{D}$ 变化的导通起始点偏移将主要由BTBT和碰撞电离主导，而不是纯粹的静电势垒调制。结论：不正确 — 负栅压和体反向偏置加剧了BTBT；高 $V_{D}$ 引起了碰撞电离。\n\nD. 方案D施加 $V_{B} = -0.5\\,\\mathrm{V}$，并使用 $V_{D} = 0.1\\,\\mathrm{V}$ 和 $V_{D} = 0.5\\,\\mathrm{V}$。尽管较低的 $V_{D} = 0.1\\,\\mathrm{V}$ 是良性的，但较高的 $V_{D} = 0.5\\,\\mathrm{V}$ 在漏极附近产生 $E_{\\parallel} \\approx 5\\times 10^{5}\\,\\mathrm{V/cm}$，这很可能引起碰撞电离。此外，体反向偏置 $V_{B} = -0.5\\,\\mathrm{V}$ 增加了漏-体结上的反向偏压，增强了 $E_{\\perp}$，从而增强了BTBT。通过体反向偏置来抑制寄生导电的意图是一种误解：虽然它可以减小结电容和调节耗尽宽度，但它增加了电场，从而增加了小带隙材料中的隧穿概率。在这些条件下提取的阈值将受到碰撞电离和BTBT的共同污染。结论：不正确 — 体反向偏置和较高的 $V_{D}$ 促进了高场产生。\n\n结论：方案B是唯一的最佳选择。它将横向和垂直电场都保持在高场产生可忽略不计的区域内，避免了加剧BTBT的负栅压和体反向偏置，并且仍然对源-沟道势垒的静电学施加了可测量的漏极引起的扰动。因此，观察到的阈值偏移主要反映了静电DIBL。",
            "answer": "$$\\boxed{B}$$"
        }
    ]
}