Fitter report for pbl
Tue Nov 28 08:30:54 2017
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Carry Chains
 12. Cascade Chains
 13. Embedded Cells
 14. Non-Global High Fan-Out Signals
 15. Peripheral Signals
 16. LAB
 17. Local Routing Interconnect
 18. LAB External Interconnect
 19. Row Interconnect
 20. LAB Column Interconnect
 21. LAB Column Interconnect
 22. Fitter Resource Usage Summary
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Fitter RAM Summary
 26. Pin-Out File
 27. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Tue Nov 28 08:30:54 2017    ;
; Quartus II Version    ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name         ; pbl                                      ;
; Top-level Entity Name ; pbl                                      ;
; Family                ; ACEX1K                                   ;
; Device                ; EP1K100QC208-3                           ;
; Timing Models         ; Final                                    ;
; Total logic elements  ; 317 / 4,992 ( 6 % )                      ;
; Total pins            ; 30 / 147 ( 20 % )                        ;
; Total memory bits     ; 176 / 49,152 ( < 1 % )                   ;
; Total PLLs            ; 0                                        ;
+-----------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EP1K100QC208-3     ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                             ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; LND  ; 121   ;  G  ; --   ; 32      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; G    ; 87    ; --  ; 21   ; 2       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; S    ; 99    ; --  ; 6    ; 8       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; C    ; 94    ; --  ; 13   ; 2       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; A    ; 89    ; --  ; 18   ; 2       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; B    ; 92    ; --  ; 15   ; 2       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; CLK  ; 79    ; --  ; --   ; 4       ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                        ;
+------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; OA   ; 68    ; --  ; 33   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; OB   ; 39    ;  J  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; OC   ; 56    ; --  ; 45   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; OD   ; 61    ; --  ; 40   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; OE   ; 63    ; --  ; 35   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; OF   ; 65    ; --  ; 34   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; OG   ; 54    ; --  ; 51   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Y1   ; 70    ; --  ; 31   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Y2   ; 45    ;  L  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Y3   ; 41    ;  K  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Y4   ; 47    ;  L  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; X[6] ; 15    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; X[5] ; 13    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; X[4] ; 11    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; X[3] ; 207   ; --  ; 51   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; X[2] ; 196   ; --  ; 41   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; X[1] ; 203   ; --  ; 48   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; X[0] ; 200   ; --  ; 46   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Y[4] ; 193   ; --  ; 38   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Y[3] ; 198   ; --  ; 44   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Y[2] ; 205   ; --  ; 50   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Y[1] ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Y[0] ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_IO     ;              ;
; 6     ; GND        ;              ;
; 7     ; Y[0]       ; LVTTL/LVCMOS ;
; 8     ; GND*       ;              ;
; 9     ; Y[1]       ; LVTTL/LVCMOS ;
; 10    ; GND*       ;              ;
; 11    ; X[4]       ; LVTTL/LVCMOS ;
; 12    ; GND*       ;              ;
; 13    ; X[5]       ; LVTTL/LVCMOS ;
; 14    ; GND*       ;              ;
; 15    ; X[6]       ; LVTTL/LVCMOS ;
; 16    ; GND*       ;              ;
; 17    ; GND*       ;              ;
; 18    ; GND*       ;              ;
; 19    ; GND*       ;              ;
; 20    ; GND        ;              ;
; 21    ; VCC_INT    ;              ;
; 22    ; VCC_IO     ;              ;
; 23    ; GND        ;              ;
; 24    ; GND*       ;              ;
; 25    ; GND*       ;              ;
; 26    ; GND*       ;              ;
; 27    ; GND*       ;              ;
; 28    ; GND*       ;              ;
; 29    ; GND*       ;              ;
; 30    ; GND*       ;              ;
; 31    ; GND*       ;              ;
; 32    ; GND        ;              ;
; 33    ; VCC_INT    ;              ;
; 34    ; VCC_IO     ;              ;
; 35    ; GND        ;              ;
; 36    ; GND*       ;              ;
; 37    ; GND*       ;              ;
; 38    ; GND*       ;              ;
; 39    ; OB         ; LVTTL/LVCMOS ;
; 40    ; GND*       ;              ;
; 41    ; Y3         ; LVTTL/LVCMOS ;
; 42    ; VCC_IO     ;              ;
; 43    ; GND        ;              ;
; 44    ; GND*       ;              ;
; 45    ; Y2         ; LVTTL/LVCMOS ;
; 46    ; GND*       ;              ;
; 47    ; Y4         ; LVTTL/LVCMOS ;
; 48    ; VCC_INT    ;              ;
; 49    ; GND        ;              ;
; 50    ; #TMS       ;              ;
; 51    ; #TRST      ;              ;
; 52    ; ^nSTATUS   ;              ;
; 53    ; GND*       ;              ;
; 54    ; OG         ; LVTTL/LVCMOS ;
; 55    ; GND*       ;              ;
; 56    ; OC         ; LVTTL/LVCMOS ;
; 57    ; GND*       ;              ;
; 58    ; GND*       ;              ;
; 59    ; GND        ;              ;
; 60    ; GND*       ;              ;
; 61    ; OD         ; LVTTL/LVCMOS ;
; 62    ; GND*       ;              ;
; 63    ; OE         ; LVTTL/LVCMOS ;
; 64    ; GND*       ;              ;
; 65    ; OF         ; LVTTL/LVCMOS ;
; 66    ; VCC_IO     ;              ;
; 67    ; GND*       ;              ;
; 68    ; OA         ; LVTTL/LVCMOS ;
; 69    ; GND*       ;              ;
; 70    ; Y1         ; LVTTL/LVCMOS ;
; 71    ; GND*       ;              ;
; 72    ; VCC_INT    ;              ;
; 73    ; GND*       ;              ;
; 74    ; GND*       ;              ;
; 75    ; GND*       ;              ;
; 76    ; GND        ;              ;
; 77    ; VCC_CKLK   ;              ;
; 78    ; GND+       ;              ;
; 79    ; CLK        ; LVTTL/LVCMOS ;
; 80    ; GND+       ;              ;
; 81    ; GND_CKLK   ;              ;
; 82    ; GND        ;              ;
; 83    ; GND*       ;              ;
; 84    ; VCC_IO     ;              ;
; 85    ; GND*       ;              ;
; 86    ; GND*       ;              ;
; 87    ; G          ; LVTTL/LVCMOS ;
; 88    ; GND*       ;              ;
; 89    ; A          ; LVTTL/LVCMOS ;
; 90    ; GND*       ;              ;
; 91    ; VCC_INT    ;              ;
; 92    ; B          ; LVTTL/LVCMOS ;
; 93    ; GND*       ;              ;
; 94    ; C          ; LVTTL/LVCMOS ;
; 95    ; GND*       ;              ;
; 96    ; GND*       ;              ;
; 97    ; GND*       ;              ;
; 98    ; VCC_IO     ;              ;
; 99    ; S          ; LVTTL/LVCMOS ;
; 100   ; GND*       ;              ;
; 101   ; GND*       ;              ;
; 102   ; GND*       ;              ;
; 103   ; GND*       ;              ;
; 104   ; GND*       ;              ;
; 105   ; ^nCONFIG   ;              ;
; 106   ; VCC_INT    ;              ;
; 107   ; ^MSEL1     ;              ;
; 108   ; ^MSEL0     ;              ;
; 109   ; GND        ;              ;
; 110   ; VCC_IO     ;              ;
; 111   ; GND*       ;              ;
; 112   ; GND*       ;              ;
; 113   ; GND*       ;              ;
; 114   ; GND*       ;              ;
; 115   ; GND*       ;              ;
; 116   ; GND*       ;              ;
; 117   ; GND        ;              ;
; 118   ; VCC_IO     ;              ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; LND        ; LVTTL/LVCMOS ;
; 122   ; GND*       ;              ;
; 123   ; GND        ;              ;
; 124   ; VCC_INT    ;              ;
; 125   ; GND*       ;              ;
; 126   ; GND*       ;              ;
; 127   ; GND*       ;              ;
; 128   ; GND*       ;              ;
; 129   ; GND        ;              ;
; 130   ; VCC_INT    ;              ;
; 131   ; GND*       ;              ;
; 132   ; GND*       ;              ;
; 133   ; GND*       ;              ;
; 134   ; GND*       ;              ;
; 135   ; GND*       ;              ;
; 136   ; GND*       ;              ;
; 137   ; GND        ;              ;
; 138   ; VCC_IO     ;              ;
; 139   ; GND*       ;              ;
; 140   ; GND*       ;              ;
; 141   ; GND*       ;              ;
; 142   ; GND*       ;              ;
; 143   ; GND*       ;              ;
; 144   ; GND*       ;              ;
; 145   ; GND        ;              ;
; 146   ; VCC_IO     ;              ;
; 147   ; GND*       ;              ;
; 148   ; GND*       ;              ;
; 149   ; GND*       ;              ;
; 150   ; GND*       ;              ;
; 151   ; GND        ;              ;
; 152   ; VCC_INT    ;              ;
; 153   ; #TDI       ;              ;
; 154   ; ^nCE       ;              ;
; 155   ; ^DCLK      ;              ;
; 156   ; ^DATA0     ;              ;
; 157   ; GND*       ;              ;
; 158   ; GND*       ;              ;
; 159   ; GND*       ;              ;
; 160   ; GND*       ;              ;
; 161   ; GND*       ;              ;
; 162   ; GND*       ;              ;
; 163   ; GND*       ;              ;
; 164   ; GND*       ;              ;
; 165   ; VCC_IO     ;              ;
; 166   ; GND*       ;              ;
; 167   ; GND*       ;              ;
; 168   ; GND*       ;              ;
; 169   ; GND*       ;              ;
; 170   ; GND*       ;              ;
; 171   ; GND        ;              ;
; 172   ; GND*       ;              ;
; 173   ; GND*       ;              ;
; 174   ; GND*       ;              ;
; 175   ; GND*       ;              ;
; 176   ; GND*       ;              ;
; 177   ; GND*       ;              ;
; 178   ; VCC_IO     ;              ;
; 179   ; GND*       ;              ;
; 180   ; GND*       ;              ;
; 181   ; GND        ;              ;
; 182   ; GND+       ;              ;
; 183   ; GND+       ;              ;
; 184   ; GND+       ;              ;
; 185   ; VCC_INT    ;              ;
; 186   ; GND*       ;              ;
; 187   ; GND*       ;              ;
; 188   ; GND        ;              ;
; 189   ; GND*       ;              ;
; 190   ; GND*       ;              ;
; 191   ; GND*       ;              ;
; 192   ; GND*       ;              ;
; 193   ; Y[4]       ; LVTTL/LVCMOS ;
; 194   ; VCC_IO     ;              ;
; 195   ; GND*       ;              ;
; 196   ; X[2]       ; LVTTL/LVCMOS ;
; 197   ; GND*       ;              ;
; 198   ; Y[3]       ; LVTTL/LVCMOS ;
; 199   ; GND*       ;              ;
; 200   ; X[0]       ; LVTTL/LVCMOS ;
; 201   ; VCC_INT    ;              ;
; 202   ; GND*       ;              ;
; 203   ; X[1]       ; LVTTL/LVCMOS ;
; 204   ; GND*       ;              ;
; 205   ; Y[2]       ; LVTTL/LVCMOS ;
; 206   ; GND*       ;              ;
; 207   ; X[3]       ; LVTTL/LVCMOS ;
; 208   ; GND*       ;              ;
+-------+------------+--------------+


+-------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                       ;
+-----------------------------------------------------+---------+---------+--------------+--------------+
; Name                                                ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+-----------------------------------------------------+---------+---------+--------------+--------------+
; LND                                                 ; 121     ; 32      ; Async. clear ; Non-global   ;
; CLK                                                 ; 79      ; 4       ; Clock        ; Pin          ;
; clock:inst2|74163:inst|f74163:sub|134               ; LC5_K3  ; 5       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SC|74192:C2|102   ; LC8_J18 ; 1       ; Clock        ; Non-global   ;
; modulo_seletor:inst10|seletor:inst1|inst3           ; LC4_J38 ; 30      ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SA|74192:C2|102   ; LC5_J27 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SB|74192:C2|102   ; LC7_J36 ; 1       ; Clock        ; Non-global   ;
; display:inst1|inst                                  ; LC3_A26 ; 40      ; Clock enable ; Non-global   ;
; modulo_contador:inst9|contador_33:SC|74192:C2|100~1 ; LC2_J18 ; 1       ; Clock        ; Non-global   ;
; clock:inst2|74163:inst8|f74163:sub|111              ; LC2_G39 ; 3       ; Clock        ; Non-global   ;
; modulo_seletor:inst10|seletor:inst1|FB              ; LC7_J38 ; 5       ; Clock enable ; Non-global   ;
; modulo_contador:inst9|contador_33:SB|74192:C2|101   ; LC6_J36 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SB|74192:C2|100~1 ; LC8_J36 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SB|74192:C2|103   ; LC8_J49 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SB|74192:C1|102   ; LC5_J41 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SB|74192:C1|101   ; LC6_J41 ; 1       ; Clock        ; Non-global   ;
; clock:inst2|74163:inst2|f74163:sub|134              ; LC1_K23 ; 30      ; Clock        ; Internal     ;
; clock:inst2|74163:inst4|f74163:sub|134              ; LC7_A23 ; 45      ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SA|74192:C2|103   ; LC7_A34 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SC|74192:C1|100   ; LC8_J28 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_99:SG|74192:C2|103   ; LC5_A45 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_99:SG|74192:C1|102   ; LC7_A31 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_99:SG|74192:C1|100   ; LC4_A31 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_99:SG|74192:C1|103   ; LC1_A8  ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_99:SG|74192:C2|102   ; LC7_A30 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_99:SG|74192:C2|101   ; LC8_A30 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_99:SG|74192:C2|100~1 ; LC3_A30 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_99:SG|74192:C1|101   ; LC8_A31 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SC|74192:C2|101   ; LC1_J18 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SA|74192:C2|100~1 ; LC7_J45 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SA|74192:C2|101   ; LC1_J27 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SC|74192:C1|101   ; LC3_J28 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SA|74192:C1|100   ; LC4_A34 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SA|74192:C1|103   ; LC1_A9  ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SB|74192:C1|100   ; LC3_J41 ; 1       ; Clock        ; Non-global   ;
; clock:inst2|74163:inst7|f74163:sub|134              ; LC7_G46 ; 3       ; Clock        ; Non-global   ;
; clock:inst2|74163:inst3|f74163:sub|134              ; LC6_K14 ; 5       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SC|74192:C1|102   ; LC7_J28 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SC|74192:C2|103   ; LC5_J28 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SA|74192:C1|101   ; LC2_A18 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SA|74192:C1|102   ; LC7_A18 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SC|74192:C1|103   ; LC8_J19 ; 1       ; Clock        ; Non-global   ;
; modulo_contador:inst9|contador_33:SB|74192:C1|103   ; LC8_J22 ; 1       ; Clock        ; Non-global   ;
; clock:inst2|74163:inst1|f74163:sub|134              ; LC5_K8  ; 5       ; Clock        ; Non-global   ;
+-----------------------------------------------------+---------+---------+--------------+--------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+----------------------------------------+---------+---------+--------+
; Name                                   ; Pin #   ; Fan-Out ; Global ;
+----------------------------------------+---------+---------+--------+
; CLK                                    ; 79      ; 4       ; yes    ;
; clock:inst2|74163:inst2|f74163:sub|134 ; LC1_K23 ; 30      ; yes    ;
+----------------------------------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 1                      ;
; 3                  ; 1                      ;
; 4                  ; 6                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 9     ;
+--------+-------+


+---------------------------------------------------------------------------------------------------+
; Embedded Cells                                                                                    ;
+--------+---------------------------------------------------------------------------+------+-------+
; Cell # ; Name                                                                      ; Mode ; Turbo ;
+--------+---------------------------------------------------------------------------+------+-------+
; EC12_F ; matriz:inst12|lpm_rom3:linha|lpm_rom:lpm_rom_component|altrom:srom|q[4]   ; RAM  ; Off   ;
; EC11_F ; matriz:inst12|lpm_rom3:linha|lpm_rom:lpm_rom_component|altrom:srom|q[2]   ; RAM  ; Off   ;
; EC9_F  ; matriz:inst12|lpm_rom3:linha|lpm_rom:lpm_rom_component|altrom:srom|q[0]   ; RAM  ; Off   ;
; EC10_F ; matriz:inst12|lpm_rom1:letra_a|lpm_rom:lpm_rom_component|altrom:srom|q[4] ; RAM  ; Off   ;
; EC14_F ; matriz:inst12|lpm_rom0:letra_c|lpm_rom:lpm_rom_component|altrom:srom|q[3] ; RAM  ; Off   ;
; EC2_F  ; matriz:inst12|lpm_rom3:linha|lpm_rom:lpm_rom_component|altrom:srom|q[5]   ; RAM  ; Off   ;
; EC3_F  ; matriz:inst12|lpm_rom3:linha|lpm_rom:lpm_rom_component|altrom:srom|q[3]   ; RAM  ; Off   ;
; EC5_F  ; matriz:inst12|lpm_rom3:linha|lpm_rom:lpm_rom_component|altrom:srom|q[1]   ; RAM  ; Off   ;
; EC1_F  ; matriz:inst12|lpm_rom0:letra_c|lpm_rom:lpm_rom_component|altrom:srom|q[4] ; RAM  ; Off   ;
; EC4_F  ; matriz:inst12|lpm_rom2:letra_b|lpm_rom:lpm_rom_component|altrom:srom|q[4] ; RAM  ; Off   ;
; EC8_F  ; matriz:inst12|lpm_rom1:letra_a|lpm_rom:lpm_rom_component|altrom:srom|q[3] ; RAM  ; Off   ;
; EC4_A  ; matriz:inst12|lpm_rom3:linha|lpm_rom:lpm_rom_component|altrom:srom|q[6]   ; RAM  ; Off   ;
; EC1_A  ; matriz:inst12|lpm_rom0:letra_c|lpm_rom:lpm_rom_component|altrom:srom|q[2] ; RAM  ; Off   ;
; EC2_A  ; matriz:inst12|lpm_rom2:letra_b|lpm_rom:lpm_rom_component|altrom:srom|q[2] ; RAM  ; Off   ;
; EC6_A  ; matriz:inst12|lpm_rom1:letra_a|lpm_rom:lpm_rom_component|altrom:srom|q[1] ; RAM  ; Off   ;
; EC5_A  ; matriz:inst12|lpm_rom0:letra_c|lpm_rom:lpm_rom_component|altrom:srom|q[0] ; RAM  ; Off   ;
; EC3_A  ; matriz:inst12|lpm_rom2:letra_b|lpm_rom:lpm_rom_component|altrom:srom|q[0] ; RAM  ; Off   ;
; EC15_A ; matriz:inst12|lpm_rom2:letra_b|lpm_rom:lpm_rom_component|altrom:srom|q[3] ; RAM  ; Off   ;
; EC9_A  ; matriz:inst12|lpm_rom1:letra_a|lpm_rom:lpm_rom_component|altrom:srom|q[2] ; RAM  ; Off   ;
; EC12_A ; matriz:inst12|lpm_rom0:letra_c|lpm_rom:lpm_rom_component|altrom:srom|q[1] ; RAM  ; Off   ;
; EC11_A ; matriz:inst12|lpm_rom2:letra_b|lpm_rom:lpm_rom_component|altrom:srom|q[1] ; RAM  ; Off   ;
; EC10_A ; matriz:inst12|lpm_rom1:letra_a|lpm_rom:lpm_rom_component|altrom:srom|q[0] ; RAM  ; Off   ;
+--------+---------------------------------------------------------------------------+------+-------+


+---------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                             ;
+-----------------------------------------------------------------------------------+---------+
; Name                                                                              ; Fan-Out ;
+-----------------------------------------------------------------------------------+---------+
; clock:inst2|74163:inst4|f74163:sub|134~0                                          ; 45      ;
; display:inst1|inst~2                                                              ; 40      ;
; LND                                                                               ; 32      ;
; modulo_seletor:inst10|seletor:inst1|inst3~0                                       ; 30      ;
; matriz:inst12|74163:c|f74163:sub|107                                              ; 26      ;
; matriz:inst12|74163:c|f74163:sub|122~0                                            ; 24      ;
; modulo_contador:inst9|contador_33:SC|74192:C1|23~2                                ; 14      ;
; modulo_contador:inst9|contador_33:SA|74192:C1|23~2                                ; 14      ;
; modulo_contador:inst9|contador_33:SB|74192:C1|23~2                                ; 14      ;
; modulo_seletor:inst10|seletor:inst1|multiplexador_2:inst1|7~3                     ; 13      ;
; modulo_seletor:inst10|seletor:inst1|multiplexador_2:inst1|6~3                     ; 13      ;
; modulo_contador:inst9|contador_33:SA|74192:C1|24~2                                ; 12      ;
; modulo_contador:inst9|contador_33:SC|74192:C1|24~2                                ; 12      ;
; modulo_contador:inst9|contador_33:SB|74192:C1|25~2                                ; 12      ;
; modulo_contador:inst9|contador_33:SB|74192:C1|24~2                                ; 12      ;
; modulo_contador:inst9|contador_33:SC|74192:C1|25~2                                ; 12      ;
; modulo_contador:inst9|contador_33:SA|74192:C1|25~2                                ; 12      ;
; modulo_contador:inst9|contador_33:SA|74192:C2|25~2                                ; 11      ;
; modulo_contador:inst9|contador_33:SB|74192:C2|25~2                                ; 11      ;
; modulo_contador:inst9|contador_33:SC|74192:C2|25~2                                ; 11      ;
; modulo_contador:inst9|contador_33:SA|74192:C2|26~2                                ; 10      ;
; modulo_contador:inst9|contador_33:SA|74192:C1|26~2                                ; 10      ;
; modulo_contador:inst9|contador_33:SB|74192:C1|26~2                                ; 10      ;
; modulo_contador:inst9|contador_33:SC|74192:C2|26~2                                ; 10      ;
; modulo_contador:inst9|contador_33:SB|74192:C2|26~2                                ; 10      ;
; modulo_contador:inst9|contador_33:SC|74192:C1|26~2                                ; 10      ;
; modulo_contador:inst9|contador_33:SB|74192:C2|23~2                                ; 9       ;
; modulo_contador:inst9|contador_33:SB|74192:C2|24~2                                ; 9       ;
; modulo_contador:inst9|contador_33:SC|74192:C2|24~2                                ; 9       ;
; modulo_contador:inst9|contador_33:SA|74192:C2|23~2                                ; 9       ;
; modulo_contador:inst9|contador_33:SA|74192:C2|24~2                                ; 9       ;
; modulo_contador:inst9|contador_33:SC|74192:C2|23~2                                ; 9       ;
; display:inst1|inst6~2                                                             ; 9       ;
; modulo_contador:inst9|contador_99:SG|74192:C1|23~2                                ; 9       ;
; S                                                                                 ; 8       ;
; display:inst1|74157:inst3|23~3                                                    ; 7       ;
; display:inst1|74157:inst3|22~3                                                    ; 7       ;
; modulo_contador:inst9|contador_99:SG|74192:C1|24~2                                ; 7       ;
; modulo_contador:inst9|contador_99:SG|74192:C1|25~2                                ; 7       ;
; display:inst1|74157:inst3|24~3                                                    ; 7       ;
; modulo_contador:inst9|contador_99:SG|74192:C2|25~2                                ; 6       ;
; modulo_contador:inst9|contador_99:SG|74192:C1|26~2                                ; 6       ;
; modulo_seletor:inst10|modulo_comparador:inst|comparador:T1|7485:C2|f7485:sub|86~0 ; 6       ;
; modulo_contador:inst9|contador_99:SG|74192:C2|26~2                                ; 6       ;
; modulo_contador:inst9|contador_99:SG|74192:C1|51~1                                ; 5       ;
; modulo_contador:inst9|contador_99:SG|74192:C2|23~2                                ; 5       ;
; modulo_contador:inst9|contador_33:SB|74192:C1|51~1                                ; 5       ;
; modulo_seletor:inst10|seletor:inst1|FB~0                                          ; 5       ;
; modulo_seletor:inst10|seletor:inst1|FA~1                                          ; 5       ;
; clock:inst2|74163:inst1|f74163:sub|134~0                                          ; 5       ;
+-----------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                                ;
+----------------------------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal                      ; Source  ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+----------------------------------------+---------+-------+-----------------+---------------------------+----------+
; clock:inst2|74163:inst2|f74163:sub|134 ; LC1_K23 ; Clock ; no              ; yes                       ; +ve      ;
+----------------------------------------+---------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 564            ;
; 1                        ; 13             ;
; 2                        ; 4              ;
; 3                        ; 3              ;
; 4                        ; 5              ;
; 5                        ; 1              ;
; 6                        ; 4              ;
; 7                        ; 2              ;
; 8                        ; 28             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 576            ;
; 1                           ; 8              ;
; 2                           ; 8              ;
; 3                           ; 3              ;
; 4                           ; 6              ;
; 5                           ; 7              ;
; 6                           ; 13             ;
; 7                           ; 3              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 566            ;
; 1                          ; 14             ;
; 2                          ; 1              ;
; 3                          ; 3              ;
; 4                          ; 3              ;
; 5                          ; 8              ;
; 6                          ; 7              ;
; 7                          ; 3              ;
; 8                          ; 3              ;
; 9                          ; 6              ;
; 10                         ; 3              ;
; 11                         ; 1              ;
; 12                         ; 1              ;
; 13                         ; 5              ;
+----------------------------+----------------+


+------------------------------------------------------------------------------------------+
; Row Interconnect                                                                         ;
+-------+---------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used   ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
;  A    ;  39 / 208 ( 19 % )  ;  8 / 104 ( 8 % )            ;  19 / 104 ( 18 % )           ;
;  B    ;  2 / 208 ( < 1 % )  ;  0 / 104 ( 0 % )            ;  2 / 104 ( 2 % )             ;
;  C    ;  1 / 208 ( < 1 % )  ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  D    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  E    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  F    ;  7 / 208 ( 3 % )    ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  G    ;  3 / 208 ( 1 % )    ;  0 / 104 ( 0 % )            ;  1 / 104 ( < 1 % )           ;
;  H    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  4 / 104 ( 4 % )             ;
;  I    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  J    ;  54 / 208 ( 26 % )  ;  7 / 104 ( 7 % )            ;  38 / 104 ( 37 % )           ;
;  K    ;  0 / 208 ( 0 % )    ;  3 / 104 ( 3 % )            ;  1 / 104 ( < 1 % )           ;
;  L    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  2 / 104 ( 2 % )             ;
; Total ;  106 / 2496 ( 4 % ) ;  18 / 1248 ( 1 % )          ;  68 / 1248 ( 5 % )           ;
+-------+---------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  0 / 24 ( 0 % )    ;
; 2     ;  0 / 24 ( 0 % )    ;
; 3     ;  0 / 24 ( 0 % )    ;
; 4     ;  0 / 24 ( 0 % )    ;
; 5     ;  0 / 24 ( 0 % )    ;
; 6     ;  1 / 24 ( 4 % )    ;
; 7     ;  0 / 24 ( 0 % )    ;
; 8     ;  0 / 24 ( 0 % )    ;
; 9     ;  1 / 24 ( 4 % )    ;
; 10    ;  0 / 24 ( 0 % )    ;
; 11    ;  0 / 24 ( 0 % )    ;
; 12    ;  0 / 24 ( 0 % )    ;
; 13    ;  1 / 24 ( 4 % )    ;
; 14    ;  0 / 24 ( 0 % )    ;
; 15    ;  1 / 24 ( 4 % )    ;
; 16    ;  0 / 24 ( 0 % )    ;
; 17    ;  0 / 24 ( 0 % )    ;
; 18    ;  3 / 24 ( 13 % )   ;
; 19    ;  0 / 24 ( 0 % )    ;
; 20    ;  0 / 24 ( 0 % )    ;
; 21    ;  1 / 24 ( 4 % )    ;
; 22    ;  0 / 24 ( 0 % )    ;
; 23    ;  1 / 24 ( 4 % )    ;
; 24    ;  1 / 24 ( 4 % )    ;
; 25    ;  0 / 24 ( 0 % )    ;
; 26    ;  3 / 24 ( 13 % )   ;
; 27    ;  0 / 24 ( 0 % )    ;
; 28    ;  0 / 24 ( 0 % )    ;
; 29    ;  3 / 24 ( 13 % )   ;
; 30    ;  1 / 24 ( 4 % )    ;
; 31    ;  1 / 24 ( 4 % )    ;
; 32    ;  3 / 24 ( 13 % )   ;
; 33    ;  6 / 24 ( 25 % )   ;
; 34    ;  5 / 24 ( 21 % )   ;
; 35    ;  1 / 24 ( 4 % )    ;
; 36    ;  1 / 24 ( 4 % )    ;
; 37    ;  0 / 24 ( 0 % )    ;
; 38    ;  3 / 24 ( 13 % )   ;
; 39    ;  1 / 24 ( 4 % )    ;
; 40    ;  2 / 24 ( 8 % )    ;
; 41    ;  1 / 24 ( 4 % )    ;
; 42    ;  0 / 24 ( 0 % )    ;
; 43    ;  1 / 24 ( 4 % )    ;
; 44    ;  2 / 24 ( 8 % )    ;
; 45    ;  1 / 24 ( 4 % )    ;
; 46    ;  2 / 24 ( 8 % )    ;
; 47    ;  0 / 24 ( 0 % )    ;
; 48    ;  1 / 24 ( 4 % )    ;
; 49    ;  0 / 24 ( 0 % )    ;
; 50    ;  1 / 24 ( 4 % )    ;
; 51    ;  3 / 24 ( 13 % )   ;
; 52    ;  0 / 24 ( 0 % )    ;
; Total ;  52 / 1248 ( 4 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  11 / 48 ( 23 % ) ;
; Total ;  11 / 48 ( 23 % ) ;
+-------+-------------------+


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+-----------------------------------+--------------------------------------+
; Resource                          ; Usage                                ;
+-----------------------------------+--------------------------------------+
; Total logic elements              ; 317 / 4,992 ( 6 % )                  ;
; Registers                         ; 133 / 4,992 ( 3 % )                  ;
; Logic elements in carry chains    ; 29                                   ;
; User inserted logic elements      ; 0                                    ;
; I/O pins                          ; 30 / 147 ( 20 % )                    ;
;     -- Clock pins                 ; 1                                    ;
;     -- Dedicated input pins       ; 2 / 4 ( 50 % )                       ;
; Global signals                    ; 2                                    ;
; EABs                              ; 2 / 12 ( 17 % )                      ;
; Total memory bits                 ; 176 / 49,152 ( < 1 % )               ;
; Total RAM block bits              ; 8,192 / 49,152 ( 17 % )              ;
; Maximum fan-out node              ; matriz:inst12|74163:c|f74163:sub|122 ;
; Maximum fan-out                   ; 266                                  ;
; Highest non-global fan-out signal ; matriz:inst12|74163:c|f74163:sub|122 ;
; Highest non-global fan-out        ; 266                                  ;
; Total fan-out                     ; 1075                                 ;
; Average fan-out                   ; 2.91                                 ;
+-----------------------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                          ;
+--------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node           ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                               ; Library Name ;
+--------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------+--------------+
; |pbl                                 ; 317 (7)     ; 133          ; 176         ; 30   ; 184 (7)      ; 44 (0)            ; 89 (0)           ; 29 (0)          ; 0 (0)      ; |pbl                                                                              ; work         ;
;    |clock:inst2|                     ; 26 (0)      ; 25           ; 0           ; 0    ; 1 (0)        ; 0 (0)             ; 25 (0)           ; 26 (0)          ; 0 (0)      ; |pbl|clock:inst2                                                                  ; work         ;
;       |74163:inst1|                  ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |pbl|clock:inst2|74163:inst1                                                      ; work         ;
;          |f74163:sub|                ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |pbl|clock:inst2|74163:inst1|f74163:sub                                           ; work         ;
;       |74163:inst2|                  ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |pbl|clock:inst2|74163:inst2                                                      ; work         ;
;          |f74163:sub|                ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |pbl|clock:inst2|74163:inst2|f74163:sub                                           ; work         ;
;       |74163:inst3|                  ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |pbl|clock:inst2|74163:inst3                                                      ; work         ;
;          |f74163:sub|                ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |pbl|clock:inst2|74163:inst3|f74163:sub                                           ; work         ;
;       |74163:inst4|                  ; 4 (0)       ; 3            ; 0           ; 0    ; 1 (0)        ; 0 (0)             ; 3 (0)            ; 4 (0)           ; 0 (0)      ; |pbl|clock:inst2|74163:inst4                                                      ; work         ;
;          |f74163:sub|                ; 4 (4)       ; 3            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 4 (4)           ; 0 (0)      ; |pbl|clock:inst2|74163:inst4|f74163:sub                                           ; work         ;
;       |74163:inst7|                  ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |pbl|clock:inst2|74163:inst7                                                      ; work         ;
;          |f74163:sub|                ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |pbl|clock:inst2|74163:inst7|f74163:sub                                           ; work         ;
;       |74163:inst8|                  ; 2 (0)       ; 2            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 2 (0)           ; 0 (0)      ; |pbl|clock:inst2|74163:inst8                                                      ; work         ;
;          |f74163:sub|                ; 2 (2)       ; 2            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 2 (2)           ; 0 (0)      ; |pbl|clock:inst2|74163:inst8|f74163:sub                                           ; work         ;
;       |74163:inst|                   ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |pbl|clock:inst2|74163:inst                                                       ; work         ;
;          |f74163:sub|                ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |pbl|clock:inst2|74163:inst|f74163:sub                                            ; work         ;
;    |display:inst1|                   ; 29 (6)      ; 2            ; 0           ; 0    ; 27 (4)       ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |pbl|display:inst1                                                                ; work         ;
;       |74157:inst3|                  ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|display:inst1|74157:inst3                                                    ; work         ;
;       |74157:inst5|                  ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|display:inst1|74157:inst5                                                    ; work         ;
;       |7447:inst2|                   ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|display:inst1|7447:inst2                                                     ; work         ;
;    |matriz:inst12|                   ; 14 (0)      ; 2            ; 176         ; 0    ; 12 (0)       ; 0 (0)             ; 2 (0)            ; 3 (0)           ; 0 (0)      ; |pbl|matriz:inst12                                                                ; work         ;
;       |74163:c|                      ; 4 (0)       ; 2            ; 0           ; 0    ; 2 (0)        ; 0 (0)             ; 2 (0)            ; 3 (0)           ; 0 (0)      ; |pbl|matriz:inst12|74163:c                                                        ; work         ;
;          |f74163:sub|                ; 4 (4)       ; 2            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 3 (3)           ; 0 (0)      ; |pbl|matriz:inst12|74163:c|f74163:sub                                             ; work         ;
;       |lpm_rom0:letra_c|             ; 0 (0)       ; 0            ; 40          ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|matriz:inst12|lpm_rom0:letra_c                                               ; work         ;
;          |lpm_rom:lpm_rom_component| ; 0 (0)       ; 0            ; 40          ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|matriz:inst12|lpm_rom0:letra_c|lpm_rom:lpm_rom_component                     ; work         ;
;             |altrom:srom|            ; 0 (0)       ; 0            ; 40          ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|matriz:inst12|lpm_rom0:letra_c|lpm_rom:lpm_rom_component|altrom:srom         ; work         ;
;       |lpm_rom1:letra_a|             ; 0 (0)       ; 0            ; 40          ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|matriz:inst12|lpm_rom1:letra_a                                               ; work         ;
;          |lpm_rom:lpm_rom_component| ; 0 (0)       ; 0            ; 40          ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|matriz:inst12|lpm_rom1:letra_a|lpm_rom:lpm_rom_component                     ; work         ;
;             |altrom:srom|            ; 0 (0)       ; 0            ; 40          ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|matriz:inst12|lpm_rom1:letra_a|lpm_rom:lpm_rom_component|altrom:srom         ; work         ;
;       |lpm_rom2:letra_b|             ; 0 (0)       ; 0            ; 40          ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|matriz:inst12|lpm_rom2:letra_b                                               ; work         ;
;          |lpm_rom:lpm_rom_component| ; 0 (0)       ; 0            ; 40          ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|matriz:inst12|lpm_rom2:letra_b|lpm_rom:lpm_rom_component                     ; work         ;
;             |altrom:srom|            ; 0 (0)       ; 0            ; 40          ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|matriz:inst12|lpm_rom2:letra_b|lpm_rom:lpm_rom_component|altrom:srom         ; work         ;
;       |lpm_rom3:linha|               ; 0 (0)       ; 0            ; 56          ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|matriz:inst12|lpm_rom3:linha                                                 ; work         ;
;          |lpm_rom:lpm_rom_component| ; 0 (0)       ; 0            ; 56          ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|matriz:inst12|lpm_rom3:linha|lpm_rom:lpm_rom_component                       ; work         ;
;             |altrom:srom|            ; 0 (0)       ; 0            ; 56          ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|matriz:inst12|lpm_rom3:linha|lpm_rom:lpm_rom_component|altrom:srom           ; work         ;
;       |multiplexador_5:m2|           ; 10 (10)     ; 0            ; 0           ; 0    ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|matriz:inst12|multiplexador_5:m2                                             ; work         ;
;    |modulo_contador:inst9|           ; 120 (0)     ; 32           ; 0           ; 0    ; 88 (0)       ; 0 (0)             ; 32 (0)           ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador:inst9                                                        ; work         ;
;       |contador_33:SA|               ; 30 (5)      ; 8            ; 0           ; 0    ; 22 (5)       ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador:inst9|contador_33:SA                                         ; work         ;
;          |74192:C1|                  ; 13 (13)     ; 4            ; 0           ; 0    ; 9 (9)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador:inst9|contador_33:SA|74192:C1                                ; work         ;
;          |74192:C2|                  ; 12 (12)     ; 4            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador:inst9|contador_33:SA|74192:C2                                ; work         ;
;       |contador_33:SB|               ; 30 (5)      ; 8            ; 0           ; 0    ; 22 (5)       ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador:inst9|contador_33:SB                                         ; work         ;
;          |74192:C1|                  ; 13 (13)     ; 4            ; 0           ; 0    ; 9 (9)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador:inst9|contador_33:SB|74192:C1                                ; work         ;
;          |74192:C2|                  ; 12 (12)     ; 4            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador:inst9|contador_33:SB|74192:C2                                ; work         ;
;       |contador_33:SC|               ; 30 (5)      ; 8            ; 0           ; 0    ; 22 (5)       ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador:inst9|contador_33:SC                                         ; work         ;
;          |74192:C1|                  ; 13 (13)     ; 4            ; 0           ; 0    ; 9 (9)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador:inst9|contador_33:SC|74192:C1                                ; work         ;
;          |74192:C2|                  ; 12 (12)     ; 4            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador:inst9|contador_33:SC|74192:C2                                ; work         ;
;       |contador_99:SG|               ; 30 (5)      ; 8            ; 0           ; 0    ; 22 (5)       ; 0 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador:inst9|contador_99:SG                                         ; work         ;
;          |74192:C1|                  ; 13 (13)     ; 4            ; 0           ; 0    ; 9 (9)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador:inst9|contador_99:SG|74192:C1                                ; work         ;
;          |74192:C2|                  ; 12 (12)     ; 4            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_contador:inst9|contador_99:SG|74192:C2                                ; work         ;
;    |modulo_debounce:inst|            ; 40 (0)      ; 40           ; 0           ; 0    ; 0 (0)        ; 32 (0)            ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_debounce:inst                                                         ; work         ;
;       |debounce:A1|                  ; 5 (5)       ; 5            ; 0           ; 0    ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_debounce:inst|debounce:A1                                             ; work         ;
;       |debounce:A2|                  ; 5 (5)       ; 5            ; 0           ; 0    ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_debounce:inst|debounce:A2                                             ; work         ;
;       |debounce:B1|                  ; 5 (5)       ; 5            ; 0           ; 0    ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_debounce:inst|debounce:B1                                             ; work         ;
;       |debounce:B2|                  ; 5 (5)       ; 5            ; 0           ; 0    ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_debounce:inst|debounce:B2                                             ; work         ;
;       |debounce:C1|                  ; 5 (5)       ; 5            ; 0           ; 0    ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_debounce:inst|debounce:C1                                             ; work         ;
;       |debounce:C2|                  ; 5 (5)       ; 5            ; 0           ; 0    ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_debounce:inst|debounce:C2                                             ; work         ;
;       |debounce:G1|                  ; 5 (5)       ; 5            ; 0           ; 0    ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_debounce:inst|debounce:G1                                             ; work         ;
;       |debounce:G2|                  ; 5 (5)       ; 5            ; 0           ; 0    ; 0 (0)        ; 4 (4)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_debounce:inst|debounce:G2                                             ; work         ;
;    |modulo_seletor:inst10|           ; 81 (0)      ; 32           ; 0           ; 0    ; 49 (0)       ; 12 (0)            ; 20 (0)           ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10                                                        ; work         ;
;       |modulo_comparador:inst|       ; 36 (0)      ; 0            ; 0           ; 0    ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|modulo_comparador:inst                                 ; work         ;
;          |comparador:T1|             ; 12 (0)      ; 0            ; 0           ; 0    ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|modulo_comparador:inst|comparador:T1                   ; work         ;
;             |7485:C1|                ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|modulo_comparador:inst|comparador:T1|7485:C1           ; work         ;
;                |f7485:sub|           ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|modulo_comparador:inst|comparador:T1|7485:C1|f7485:sub ; work         ;
;             |7485:C2|                ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|modulo_comparador:inst|comparador:T1|7485:C2           ; work         ;
;                |f7485:sub|           ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|modulo_comparador:inst|comparador:T1|7485:C2|f7485:sub ; work         ;
;          |comparador:T2|             ; 12 (0)      ; 0            ; 0           ; 0    ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|modulo_comparador:inst|comparador:T2                   ; work         ;
;             |7485:C1|                ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|modulo_comparador:inst|comparador:T2|7485:C1           ; work         ;
;                |f7485:sub|           ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|modulo_comparador:inst|comparador:T2|7485:C1|f7485:sub ; work         ;
;             |7485:C2|                ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|modulo_comparador:inst|comparador:T2|7485:C2           ; work         ;
;                |f7485:sub|           ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|modulo_comparador:inst|comparador:T2|7485:C2|f7485:sub ; work         ;
;          |comparador:T3|             ; 12 (0)      ; 0            ; 0           ; 0    ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|modulo_comparador:inst|comparador:T3                   ; work         ;
;             |7485:C1|                ; 5 (0)       ; 0            ; 0           ; 0    ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|modulo_comparador:inst|comparador:T3|7485:C1           ; work         ;
;                |f7485:sub|           ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|modulo_comparador:inst|comparador:T3|7485:C1|f7485:sub ; work         ;
;             |7485:C2|                ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|modulo_comparador:inst|comparador:T3|7485:C2           ; work         ;
;                |f7485:sub|           ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|modulo_comparador:inst|comparador:T3|7485:C2|f7485:sub ; work         ;
;       |multiplexador_8:inst2|        ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|multiplexador_8:inst2                                  ; work         ;
;       |registrador_6:inst4|          ; 6 (6)       ; 6            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|registrador_6:inst4                                    ; work         ;
;       |registrador_8:inst5|          ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|registrador_8:inst5                                    ; work         ;
;       |registrador_8:inst6|          ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|registrador_8:inst6                                    ; work         ;
;       |registrador_8:inst7|          ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|registrador_8:inst7                                    ; work         ;
;       |seletor:inst1|                ; 7 (3)       ; 2            ; 0           ; 0    ; 5 (1)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|seletor:inst1                                          ; work         ;
;          |multiplexador_2:inst1|     ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pbl|modulo_seletor:inst10|seletor:inst1|multiplexador_2:inst1                    ; work         ;
+--------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------+
; Delay Chain Summary           ;
+------+----------+-------------+
; Name ; Pin Type ; Pad to Core ;
+------+----------+-------------+
; LND  ; Input    ; ON          ;
; G    ; Input    ; ON          ;
; S    ; Input    ; ON          ;
; C    ; Input    ; ON          ;
; A    ; Input    ; ON          ;
; B    ; Input    ; ON          ;
; CLK  ; Input    ; OFF         ;
; OA   ; Output   ; OFF         ;
; OB   ; Output   ; OFF         ;
; OC   ; Output   ; OFF         ;
; OD   ; Output   ; OFF         ;
; OE   ; Output   ; OFF         ;
; OF   ; Output   ; OFF         ;
; OG   ; Output   ; OFF         ;
; Y1   ; Output   ; OFF         ;
; Y2   ; Output   ; OFF         ;
; Y3   ; Output   ; OFF         ;
; Y4   ; Output   ; OFF         ;
; X[6] ; Output   ; OFF         ;
; X[5] ; Output   ; OFF         ;
; X[4] ; Output   ; OFF         ;
; X[3] ; Output   ; OFF         ;
; X[2] ; Output   ; OFF         ;
; X[1] ; Output   ; OFF         ;
; X[0] ; Output   ; OFF         ;
; Y[4] ; Output   ; OFF         ;
; Y[3] ; Output   ; OFF         ;
; Y[2] ; Output   ; OFF         ;
; Y[1] ; Output   ; OFF         ;
; Y[0] ; Output   ; OFF         ;
+------+----------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-------------+--------------+
; Name                                                                         ; Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; EABs ; MIF         ; Location     ;
+------------------------------------------------------------------------------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-------------+--------------+
; matriz:inst12|lpm_rom0:letra_c|lpm_rom:lpm_rom_component|altrom:srom|content ; ROM  ; 8            ; 5            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 40   ; 2    ; letra_c.mif ; ESB_F, ESB_A ;
; matriz:inst12|lpm_rom1:letra_a|lpm_rom:lpm_rom_component|altrom:srom|content ; ROM  ; 8            ; 5            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 40   ; 2    ; letra_a.mif ; ESB_F, ESB_A ;
; matriz:inst12|lpm_rom2:letra_b|lpm_rom:lpm_rom_component|altrom:srom|content ; ROM  ; 8            ; 5            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 40   ; 2    ; letra_b.mif ; ESB_F, ESB_A ;
; matriz:inst12|lpm_rom3:linha|lpm_rom:lpm_rom_component|altrom:srom|content   ; ROM  ; 8            ; 7            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 56   ; 2    ; linha.mif   ; ESB_A, ESB_F ;
+------------------------------------------------------------------------------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-------------+--------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/aluno/Downloads/pbl/pbl.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Tue Nov 28 08:30:28 2017
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off pbl -c pbl
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP1K100QC208-3 for design "pbl"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Tue Nov 28 2017 at 08:30:30
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Started fitting attempt 2 on Tue Nov 28 2017 at 08:30:41
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 218 megabytes
    Info: Processing ended: Tue Nov 28 08:30:54 2017
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:25


