Timing Analyzer report for MicrocomputerPCB
Fri Nov 08 19:37:59 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Recovery: 'clk'
 16. Slow 1200mV 85C Model Removal: 'clk'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Recovery: 'clk'
 27. Slow 1200mV 0C Model Removal: 'clk'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Recovery: 'clk'
 37. Fast 1200mV 0C Model Removal: 'clk'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; MicrocomputerPCB                                    ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.90        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  30.3%      ;
;     Processor 3            ;  29.9%      ;
;     Processor 4            ;  29.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------+
; SDC File List                                                ;
+--------------------------+--------+--------------------------+
; SDC File Path            ; Status ; Read at                  ;
+--------------------------+--------+--------------------------+
; MicrocomputerPCB.out.sdc ; OK     ; Fri Nov 08 19:37:55 2019 ;
+--------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 44.56 MHz ; 44.56 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.442 ; -22.015            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.429 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 8.605 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.407 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.499 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                      ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.442 ; cpu09p:cpu1|state.pulu_dp_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.725     ; 14.717     ;
; -2.354 ; cpu09p:cpu1|state.pulu_dp_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.725     ; 14.629     ;
; -2.302 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.725     ; 14.577     ;
; -2.299 ; cpu09p:cpu1|state.int_ixh_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.829     ; 14.470     ;
; -2.290 ; cpu09p:cpu1|state.pulu_acca_state      ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.544     ; 14.746     ;
; -2.274 ; cpu09p:cpu1|state.pulu_dp_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.725     ; 14.549     ;
; -2.214 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.725     ; 14.489     ;
; -2.211 ; cpu09p:cpu1|state.int_ixh_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.829     ; 14.382     ;
; -2.202 ; cpu09p:cpu1|state.pulu_acca_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.544     ; 14.658     ;
; -2.196 ; cpu09p:cpu1|state.puls_uph_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.608     ; 14.588     ;
; -2.148 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.829     ; 14.319     ;
; -2.140 ; cpu09p:cpu1|state.int_iyh_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.829     ; 14.311     ;
; -2.134 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.725     ; 14.409     ;
; -2.131 ; cpu09p:cpu1|state.int_ixh_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.829     ; 14.302     ;
; -2.122 ; cpu09p:cpu1|state.pshu_ixh_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.864     ; 14.258     ;
; -2.122 ; cpu09p:cpu1|state.pulu_acca_state      ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.544     ; 14.578     ;
; -2.113 ; cpu09p:cpu1|state.pshu_pch_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.864     ; 14.249     ;
; -2.109 ; cpu09p:cpu1|state.int_acca_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.829     ; 14.280     ;
; -2.108 ; cpu09p:cpu1|state.puls_uph_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.608     ; 14.500     ;
; -2.101 ; cpu09p:cpu1|state.puls_iyl_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.434     ; 14.667     ;
; -2.098 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.725     ; 14.373     ;
; -2.093 ; cpu09p:cpu1|state.rti_iyh_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.434     ; 14.659     ;
; -2.089 ; cpu09p:cpu1|state.pshu_pcl_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.864     ; 14.225     ;
; -2.077 ; cpu09p:cpu1|state.pshu_ixl_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.864     ; 14.213     ;
; -2.064 ; cpu09p:cpu1|state.pulu_dp_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -2.725     ; 14.339     ;
; -2.060 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.829     ; 14.231     ;
; -2.052 ; cpu09p:cpu1|state.int_iyh_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.829     ; 14.223     ;
; -2.050 ; cpu09p:cpu1|state.puls_ixh_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.434     ; 14.616     ;
; -2.040 ; cpu09p:cpu1|state.rti_ixl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.434     ; 14.606     ;
; -2.035 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.805     ; 14.230     ;
; -2.034 ; cpu09p:cpu1|state.pshu_ixh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.864     ; 14.170     ;
; -2.028 ; cpu09p:cpu1|state.puls_uph_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.608     ; 14.420     ;
; -2.025 ; cpu09p:cpu1|state.pshu_pch_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.864     ; 14.161     ;
; -2.023 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.805     ; 14.218     ;
; -2.021 ; cpu09p:cpu1|state.int_acca_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.829     ; 14.192     ;
; -2.013 ; cpu09p:cpu1|state.puls_iyl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.434     ; 14.579     ;
; -2.010 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.725     ; 14.285     ;
; -2.005 ; cpu09p:cpu1|state.rti_iyh_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.434     ; 14.571     ;
; -2.002 ; cpu09p:cpu1|state.pull_return_hi_state ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.916     ; 14.086     ;
; -2.001 ; cpu09p:cpu1|state.pshu_pcl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.864     ; 14.137     ;
; -1.995 ; cpu09p:cpu1|state.puls_accb_state      ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.725     ; 14.270     ;
; -1.989 ; cpu09p:cpu1|state.pshu_ixl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.864     ; 14.125     ;
; -1.980 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.829     ; 14.151     ;
; -1.973 ; cpu09p:cpu1|state.rti_pch_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.916     ; 14.057     ;
; -1.972 ; cpu09p:cpu1|state.int_iyh_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.829     ; 14.143     ;
; -1.962 ; cpu09p:cpu1|state.puls_ixh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.434     ; 14.528     ;
; -1.956 ; cpu09p:cpu1|state.puls_acca_state      ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.544     ; 14.412     ;
; -1.954 ; cpu09p:cpu1|state.pshu_ixh_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.864     ; 14.090     ;
; -1.953 ; cpu09p:cpu1|state.int_ixl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.829     ; 14.124     ;
; -1.952 ; cpu09p:cpu1|state.rti_ixl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.434     ; 14.518     ;
; -1.951 ; cpu09p:cpu1|state.rti_upl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.577     ; 14.374     ;
; -1.947 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.805     ; 14.142     ;
; -1.945 ; cpu09p:cpu1|state.pshu_pch_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.864     ; 14.081     ;
; -1.941 ; cpu09p:cpu1|state.int_acca_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.829     ; 14.112     ;
; -1.939 ; cpu09p:cpu1|state.pshs_iyl_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.784     ; 14.155     ;
; -1.935 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.805     ; 14.130     ;
; -1.933 ; cpu09p:cpu1|state.puls_iyl_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.434     ; 14.499     ;
; -1.932 ; cpu09p:cpu1|state.pulu_dp_state        ; n_sRamCS2       ; clk          ; clk         ; 20.000       ; -2.725     ; 15.207     ;
; -1.932 ; cpu09p:cpu1|state.puls_cc_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.544     ; 14.388     ;
; -1.930 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.725     ; 14.205     ;
; -1.926 ; cpu09p:cpu1|state.pshu_iyh_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.864     ; 14.062     ;
; -1.925 ; cpu09p:cpu1|state.rti_iyh_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.434     ; 14.491     ;
; -1.924 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -2.725     ; 14.199     ;
; -1.921 ; cpu09p:cpu1|state.int_ixh_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -2.829     ; 14.092     ;
; -1.921 ; cpu09p:cpu1|state.pshu_pcl_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.864     ; 14.057     ;
; -1.914 ; cpu09p:cpu1|state.pull_return_hi_state ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.916     ; 13.998     ;
; -1.912 ; cpu09p:cpu1|state.pulu_acca_state      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -2.544     ; 14.368     ;
; -1.910 ; cpu09p:cpu1|state.int_accb_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.829     ; 14.081     ;
; -1.909 ; cpu09p:cpu1|state.pshu_ixl_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.864     ; 14.045     ;
; -1.907 ; cpu09p:cpu1|state.puls_accb_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.725     ; 14.182     ;
; -1.899 ; cpu09p:cpu1|state.int_nmimask_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.508     ; 14.391     ;
; -1.894 ; cpu09p:cpu1|state.pulu_iyl_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.654     ; 14.240     ;
; -1.891 ; cpu09p:cpu1|state.rti_iyl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.434     ; 14.457     ;
; -1.891 ; cpu09p:cpu1|state.puls_ixl_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.434     ; 14.457     ;
; -1.885 ; cpu09p:cpu1|state.rti_pch_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.916     ; 13.969     ;
; -1.882 ; cpu09p:cpu1|state.puls_ixh_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.434     ; 14.448     ;
; -1.880 ; cpu09p:cpu1|state.pshu_iyl_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.864     ; 14.016     ;
; -1.872 ; cpu09p:cpu1|state.rti_ixl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.434     ; 14.438     ;
; -1.870 ; cpu09p:cpu1|state.pulu_cc_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.654     ; 14.216     ;
; -1.868 ; cpu09p:cpu1|state.puls_acca_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.544     ; 14.324     ;
; -1.867 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.805     ; 14.062     ;
; -1.865 ; cpu09p:cpu1|state.int_ixl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.829     ; 14.036     ;
; -1.863 ; cpu09p:cpu1|state.rti_upl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.577     ; 14.286     ;
; -1.855 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.805     ; 14.050     ;
; -1.851 ; cpu09p:cpu1|state.pshs_iyl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.784     ; 14.067     ;
; -1.847 ; cpu09p:cpu1|state.int_nmimask_state    ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.508     ; 14.339     ;
; -1.844 ; cpu09p:cpu1|state.puls_cc_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.544     ; 14.300     ;
; -1.838 ; cpu09p:cpu1|state.pshu_iyh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.864     ; 13.974     ;
; -1.834 ; cpu09p:cpu1|state.pull_return_hi_state ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.916     ; 13.918     ;
; -1.832 ; cpu09p:cpu1|state.pshu_accb_state      ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.864     ; 13.968     ;
; -1.827 ; cpu09p:cpu1|state.puls_accb_state      ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.725     ; 14.102     ;
; -1.822 ; cpu09p:cpu1|state.int_accb_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.829     ; 13.993     ;
; -1.818 ; cpu09p:cpu1|state.puls_uph_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -2.608     ; 14.210     ;
; -1.812 ; cpu09p:cpu1|state.pshs_pch_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.858     ; 13.954     ;
; -1.806 ; cpu09p:cpu1|state.pulu_iyl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.654     ; 14.152     ;
; -1.805 ; cpu09p:cpu1|state.rti_pch_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.916     ; 13.889     ;
; -1.805 ; cpu09p:cpu1|state.pshs_ixl_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.829     ; 13.976     ;
; -1.805 ; cpu09p:cpu1|state.pshs_accb_state      ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.861     ; 13.944     ;
; -1.803 ; cpu09p:cpu1|state.rti_iyl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.434     ; 14.369     ;
; -1.803 ; cpu09p:cpu1|state.puls_ixl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.434     ; 14.369     ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.429 ; bufferedUART:io2|rxCurrentByteBuffer[4]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.481      ; 1.164      ;
; 0.431 ; bufferedUART:io2|rxCurrentByteBuffer[5]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.481      ; 1.166      ;
; 0.434 ; SBCTextDisplayRGB:io1|charScanLine[3]           ; SBCTextDisplayRGB:io1|SansBoldRomReduced:\GEN_REDUCED_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_0gt3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.480      ; 1.168      ;
; 0.435 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.436 ; bufferedUART:io2|rxCurrentByteBuffer[0]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.481      ; 1.171      ;
; 0.444 ; bufferedUART:io2|rxCurrentByteBuffer[2]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.481      ; 1.179      ;
; 0.447 ; mem_mapper2:mm1|n_tint_i                        ; mem_mapper2:mm1|n_tint_i                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.099      ; 0.758      ;
; 0.451 ; SBCTextDisplayRGB:io1|dispCharWRData[0]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_nvq3:auto_generated|ram_block1a0~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.483      ; 1.188      ;
; 0.451 ; cpu09p:cpu1|pre_code[2]                         ; cpu09p:cpu1|pre_code[2]                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; bufferedUART:io2|txd                            ; bufferedUART:io2|txd                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[0]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:io1|param3[0]                 ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:io1|param4[0]                 ; SBCTextDisplayRGB:io1|param4[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:io1|cursorVert[3]             ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:io1|cursorVert[2]             ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; bufferedUART:io2|txBitCount[0]                  ; bufferedUART:io2|txBitCount[0]                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; bufferedUART:io2|txBitCount[1]                  ; bufferedUART:io2|txBitCount[1]                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; bufferedUART:io2|txBitCount[2]                  ; bufferedUART:io2|txBitCount[2]                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; bufferedUART:io2|txBitCount[3]                  ; bufferedUART:io2|txBitCount[3]                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; bufferedUART:io2|rxdFiltered                    ; bufferedUART:io2|rxdFiltered                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|\fsm:bit_counter[3]           ; sd_controller:sd1|\fsm:bit_counter[3]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|\fsm:bit_counter[6]           ; sd_controller:sd1|\fsm:bit_counter[6]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|nmi_enable                          ; cpu09p:cpu1|nmi_enable                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.reset_state             ; cpu09p:cpu1|saved_state.reset_state                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.fetch_state             ; cpu09p:cpu1|saved_state.fetch_state                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|pre_code[0]                         ; cpu09p:cpu1|pre_code[0]                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.int_irqmask_state       ; cpu09p:cpu1|saved_state.int_irqmask_state                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.int_cwai_state          ; cpu09p:cpu1|saved_state.int_cwai_state                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; cpu09p:cpu1|saved_state.dual_op_read16_state                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.dual_op_write16_state   ; cpu09p:cpu1|saved_state.dual_op_write16_state                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.jsr_state               ; cpu09p:cpu1|saved_state.jsr_state                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.vect_hi_state           ; cpu09p:cpu1|saved_state.vect_hi_state                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|op_code[7]                          ; cpu09p:cpu1|op_code[7]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|op_code[6]                          ; cpu09p:cpu1|op_code[6]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|op_code[5]                          ; cpu09p:cpu1|op_code[5]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; state[1]                                        ; state[1]                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|nmi_req                             ; cpu09p:cpu1|nmi_req                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; bufferedUART:io2|txBuffer[7]                    ; bufferedUART:io2|txBuffer[7]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|ps2DataOut                ; SBCTextDisplayRGB:io1|ps2DataOut                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|kbWRParity                ; SBCTextDisplayRGB:io1|kbWRParity                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|attBold                   ; SBCTextDisplayRGB:io1|attBold                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|attInverse                ; SBCTextDisplayRGB:io1|attInverse                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|dispByteSent              ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|paramCount[1]             ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|paramCount[2]             ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|paramCount[0]             ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|param2[0]                 ; SBCTextDisplayRGB:io1|param2[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|param1[0]                 ; SBCTextDisplayRGB:io1|param1[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|cursorVert[0]             ; SBCTextDisplayRGB:io1|cursorVert[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|dispWR                    ; SBCTextDisplayRGB:io1|dispWR                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:io2|txByteSent                     ; bufferedUART:io2|txByteSent                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:io2|rxBitCount[3]                  ; bufferedUART:io2|rxBitCount[3]                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:io2|rxBitCount[2]                  ; bufferedUART:io2|rxBitCount[2]                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; bufferedUART:io2|rxBitCount[1]                  ; bufferedUART:io2|rxBitCount[1]                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|ps2Ctrl                   ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:io1|ps2Shift                  ; SBCTextDisplayRGB:io1|ps2Shift                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                             ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.605 ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state         ; clk          ; clk         ; 20.000       ; 2.555      ; 5.971      ;
; 8.605 ; n_reset   ; cpu09p:cpu1|state.pulu_ixh_state        ; clk          ; clk         ; 20.000       ; 2.555      ; 5.971      ;
; 8.605 ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state        ; clk          ; clk         ; 20.000       ; 2.555      ; 5.971      ;
; 8.605 ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state        ; clk          ; clk         ; 20.000       ; 2.555      ; 5.971      ;
; 8.605 ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state        ; clk          ; clk         ; 20.000       ; 2.555      ; 5.971      ;
; 8.605 ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state        ; clk          ; clk         ; 20.000       ; 2.555      ; 5.971      ;
; 8.605 ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state        ; clk          ; clk         ; 20.000       ; 2.555      ; 5.971      ;
; 8.605 ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state        ; clk          ; clk         ; 20.000       ; 2.555      ; 5.971      ;
; 8.819 ; n_reset   ; cpu09p:cpu1|state.int_irq_state         ; clk          ; clk         ; 20.000       ; 2.464      ; 5.666      ;
; 8.819 ; n_reset   ; cpu09p:cpu1|state.int_irq1_state        ; clk          ; clk         ; 20.000       ; 2.464      ; 5.666      ;
; 8.819 ; n_reset   ; cpu09p:cpu1|state.int_nmi_state         ; clk          ; clk         ; 20.000       ; 2.464      ; 5.666      ;
; 8.819 ; n_reset   ; cpu09p:cpu1|state.int_nmi1_state        ; clk          ; clk         ; 20.000       ; 2.464      ; 5.666      ;
; 8.819 ; n_reset   ; cpu09p:cpu1|state.jsr_state             ; clk          ; clk         ; 20.000       ; 2.464      ; 5.666      ;
; 8.819 ; n_reset   ; cpu09p:cpu1|state.pulu_state            ; clk          ; clk         ; 20.000       ; 2.464      ; 5.666      ;
; 8.819 ; n_reset   ; cpu09p:cpu1|state.puls_state            ; clk          ; clk         ; 20.000       ; 2.464      ; 5.666      ;
; 8.819 ; n_reset   ; cpu09p:cpu1|state.int_cwai_state        ; clk          ; clk         ; 20.000       ; 2.464      ; 5.666      ;
; 8.819 ; n_reset   ; cpu09p:cpu1|state.sync_state            ; clk          ; clk         ; 20.000       ; 2.464      ; 5.666      ;
; 8.819 ; n_reset   ; cpu09p:cpu1|state.rti_entire_state      ; clk          ; clk         ; 20.000       ; 2.464      ; 5.666      ;
; 8.819 ; n_reset   ; cpu09p:cpu1|state.reset_state           ; clk          ; clk         ; 20.000       ; 2.464      ; 5.666      ;
; 8.824 ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state      ; clk          ; clk         ; 20.000       ; 2.816      ; 6.013      ;
; 8.824 ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state       ; clk          ; clk         ; 20.000       ; 2.816      ; 6.013      ;
; 8.824 ; n_reset   ; cpu09p:cpu1|state.pcrel8_state          ; clk          ; clk         ; 20.000       ; 2.816      ; 6.013      ;
; 8.824 ; n_reset   ; cpu09p:cpu1|state.index8_state          ; clk          ; clk         ; 20.000       ; 2.816      ; 6.013      ;
; 8.824 ; n_reset   ; cpu09p:cpu1|state.index16_2_state       ; clk          ; clk         ; 20.000       ; 2.816      ; 6.013      ;
; 8.852 ; n_reset   ; cpu09p:cpu1|state.puls_ixh_state        ; clk          ; clk         ; 20.000       ; 2.344      ; 5.513      ;
; 8.852 ; n_reset   ; cpu09p:cpu1|state.puls_ixl_state        ; clk          ; clk         ; 20.000       ; 2.344      ; 5.513      ;
; 8.852 ; n_reset   ; cpu09p:cpu1|state.puls_iyh_state        ; clk          ; clk         ; 20.000       ; 2.344      ; 5.513      ;
; 8.852 ; n_reset   ; cpu09p:cpu1|state.puls_iyl_state        ; clk          ; clk         ; 20.000       ; 2.344      ; 5.513      ;
; 8.852 ; n_reset   ; cpu09p:cpu1|state.rti_ixh_state         ; clk          ; clk         ; 20.000       ; 2.344      ; 5.513      ;
; 8.852 ; n_reset   ; cpu09p:cpu1|state.rti_ixl_state         ; clk          ; clk         ; 20.000       ; 2.344      ; 5.513      ;
; 8.852 ; n_reset   ; cpu09p:cpu1|state.rti_iyh_state         ; clk          ; clk         ; 20.000       ; 2.344      ; 5.513      ;
; 8.852 ; n_reset   ; cpu09p:cpu1|state.rti_iyl_state         ; clk          ; clk         ; 20.000       ; 2.344      ; 5.513      ;
; 8.856 ; n_reset   ; cpu09p:cpu1|state.single_op_write_state ; clk          ; clk         ; 20.000       ; 2.515      ; 5.680      ;
; 8.856 ; n_reset   ; cpu09p:cpu1|state.fetch_state           ; clk          ; clk         ; 20.000       ; 2.515      ; 5.680      ;
; 8.856 ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state         ; clk          ; clk         ; 20.000       ; 2.515      ; 5.680      ;
; 8.856 ; n_reset   ; cpu09p:cpu1|state.vect_hi_state         ; clk          ; clk         ; 20.000       ; 2.515      ; 5.680      ;
; 8.856 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state         ; clk          ; clk         ; 20.000       ; 2.515      ; 5.680      ;
; 8.856 ; n_reset   ; cpu09p:cpu1|state.extended_state        ; clk          ; clk         ; 20.000       ; 2.515      ; 5.680      ;
; 8.856 ; n_reset   ; cpu09p:cpu1|state.decode1_state         ; clk          ; clk         ; 20.000       ; 2.515      ; 5.680      ;
; 8.867 ; n_reset   ; cpu09p:cpu1|state.mul_state             ; clk          ; clk         ; 20.000       ; 2.482      ; 5.636      ;
; 8.867 ; n_reset   ; cpu09p:cpu1|state.mulea_state           ; clk          ; clk         ; 20.000       ; 2.482      ; 5.636      ;
; 8.867 ; n_reset   ; cpu09p:cpu1|state.muld_state            ; clk          ; clk         ; 20.000       ; 2.482      ; 5.636      ;
; 8.867 ; n_reset   ; cpu09p:cpu1|state.mul4_state            ; clk          ; clk         ; 20.000       ; 2.482      ; 5.636      ;
; 8.867 ; n_reset   ; cpu09p:cpu1|state.mul5_state            ; clk          ; clk         ; 20.000       ; 2.482      ; 5.636      ;
; 8.867 ; n_reset   ; cpu09p:cpu1|state.mul6_state            ; clk          ; clk         ; 20.000       ; 2.482      ; 5.636      ;
; 8.867 ; n_reset   ; cpu09p:cpu1|state.mul7_state            ; clk          ; clk         ; 20.000       ; 2.482      ; 5.636      ;
; 8.867 ; n_reset   ; cpu09p:cpu1|state.puls_upl_state        ; clk          ; clk         ; 20.000       ; 2.482      ; 5.636      ;
; 8.867 ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state        ; clk          ; clk         ; 20.000       ; 2.482      ; 5.636      ;
; 8.867 ; n_reset   ; cpu09p:cpu1|state.rti_uph_state         ; clk          ; clk         ; 20.000       ; 2.482      ; 5.636      ;
; 8.867 ; n_reset   ; cpu09p:cpu1|state.rti_upl_state         ; clk          ; clk         ; 20.000       ; 2.482      ; 5.636      ;
; 8.867 ; n_reset   ; cpu09p:cpu1|nmi_req                     ; clk          ; clk         ; 20.000       ; 2.512      ; 5.666      ;
; 8.867 ; n_reset   ; cpu09p:cpu1|state.indirect3_state       ; clk          ; clk         ; 20.000       ; 2.482      ; 5.636      ;
; 9.039 ; n_reset   ; cpu09p:cpu1|state.decode3_state         ; clk          ; clk         ; 20.000       ; 2.680      ; 5.662      ;
; 9.039 ; n_reset   ; cpu09p:cpu1|state.decode2_state         ; clk          ; clk         ; 20.000       ; 2.680      ; 5.662      ;
; 9.039 ; n_reset   ; cpu09p:cpu1|state.orcc_state            ; clk          ; clk         ; 20.000       ; 2.680      ; 5.662      ;
; 9.039 ; n_reset   ; cpu09p:cpu1|state.andcc_state           ; clk          ; clk         ; 20.000       ; 2.680      ; 5.662      ;
; 9.039 ; n_reset   ; cpu09p:cpu1|state.pshs_iyl_state        ; clk          ; clk         ; 20.000       ; 2.680      ; 5.662      ;
; 9.039 ; n_reset   ; cpu09p:cpu1|state.cwai_state            ; clk          ; clk         ; 20.000       ; 2.680      ; 5.662      ;
; 9.039 ; n_reset   ; cpu09p:cpu1|state.exg_state             ; clk          ; clk         ; 20.000       ; 2.680      ; 5.662      ;
; 9.146 ; n_reset   ; mem_mapper2:mm1|nmiDly[1]               ; clk          ; clk         ; 20.000       ; 2.480      ; 5.355      ;
; 9.146 ; n_reset   ; mem_mapper2:mm1|nmiDly[2]               ; clk          ; clk         ; 20.000       ; 2.480      ; 5.355      ;
; 9.146 ; n_reset   ; mem_mapper2:mm1|nmiDly[3]               ; clk          ; clk         ; 20.000       ; 2.480      ; 5.355      ;
; 9.146 ; n_reset   ; mem_mapper2:mm1|nmiDly[4]               ; clk          ; clk         ; 20.000       ; 2.480      ; 5.355      ;
; 9.146 ; n_reset   ; mem_mapper2:mm1|nmiDly[0]               ; clk          ; clk         ; 20.000       ; 2.480      ; 5.355      ;
; 9.146 ; n_reset   ; mem_mapper2:mm1|nmi_i                   ; clk          ; clk         ; 20.000       ; 2.480      ; 5.355      ;
; 9.174 ; n_reset   ; cpu09p:cpu1|fic                         ; clk          ; clk         ; 20.000       ; 2.505      ; 5.352      ;
; 9.185 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state         ; clk          ; clk         ; 20.000       ; 2.754      ; 5.590      ;
; 9.185 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state       ; clk          ; clk         ; 20.000       ; 2.754      ; 5.590      ;
; 9.185 ; n_reset   ; cpu09p:cpu1|state.puls_pch_state        ; clk          ; clk         ; 20.000       ; 2.754      ; 5.590      ;
; 9.279 ; n_reset   ; mem_mapper2:mm1|mmuEn                   ; clk          ; clk         ; 20.000       ; 2.524      ; 5.266      ;
; 9.309 ; n_reset   ; cpu09p:cpu1|state.int_swimask_state     ; clk          ; clk         ; 20.000       ; 2.415      ; 5.127      ;
; 9.309 ; n_reset   ; cpu09p:cpu1|state.int_irqmask_state     ; clk          ; clk         ; 20.000       ; 2.415      ; 5.127      ;
; 9.309 ; n_reset   ; cpu09p:cpu1|state.int_nmimask_state     ; clk          ; clk         ; 20.000       ; 2.415      ; 5.127      ;
; 9.360 ; n_reset   ; mem_mapper2:mm1|tenable                 ; clk          ; clk         ; 20.000       ; 2.936      ; 5.597      ;
; 9.360 ; n_reset   ; mem_mapper2:mm1|n_tint_i                ; clk          ; clk         ; 20.000       ; 2.936      ; 5.597      ;
; 9.372 ; n_reset   ; cpu09p:cpu1|state.postincr1_state       ; clk          ; clk         ; 20.000       ; 2.511      ; 5.160      ;
; 9.372 ; n_reset   ; cpu09p:cpu1|state.postincr2_state       ; clk          ; clk         ; 20.000       ; 2.511      ; 5.160      ;
; 9.372 ; n_reset   ; cpu09p:cpu1|state.puls_uph_state        ; clk          ; clk         ; 20.000       ; 2.511      ; 5.160      ;
; 9.386 ; n_reset   ; cpu09p:cpu1|state.tfr_state             ; clk          ; clk         ; 20.000       ; 2.513      ; 5.148      ;
; 9.386 ; n_reset   ; cpu09p:cpu1|state.exg1_state            ; clk          ; clk         ; 20.000       ; 2.513      ; 5.148      ;
; 9.386 ; n_reset   ; cpu09p:cpu1|state.exg2_state            ; clk          ; clk         ; 20.000       ; 2.513      ; 5.148      ;
; 9.395 ; n_reset   ; cpu09p:cpu1|state.indexed_state         ; clk          ; clk         ; 20.000       ; 2.686      ; 5.312      ;
; 9.404 ; n_reset   ; cpu09p:cpu1|state.int_upl_state         ; clk          ; clk         ; 20.000       ; 2.700      ; 5.317      ;
; 9.404 ; n_reset   ; cpu09p:cpu1|state.int_iyl_state         ; clk          ; clk         ; 20.000       ; 2.700      ; 5.317      ;
; 9.404 ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state        ; clk          ; clk         ; 20.000       ; 2.700      ; 5.317      ;
; 9.407 ; n_reset   ; cpu09p:cpu1|nmi_ack                     ; clk          ; clk         ; 20.000       ; 2.513      ; 5.127      ;
; 9.412 ; n_reset   ; mem_mapper2:mm1|tcount[0]               ; clk          ; clk         ; 20.000       ; 2.484      ; 5.093      ;
; 9.412 ; n_reset   ; mem_mapper2:mm1|tcount[1]               ; clk          ; clk         ; 20.000       ; 2.484      ; 5.093      ;
; 9.412 ; n_reset   ; mem_mapper2:mm1|tcount[2]               ; clk          ; clk         ; 20.000       ; 2.484      ; 5.093      ;
; 9.412 ; n_reset   ; mem_mapper2:mm1|tcount[3]               ; clk          ; clk         ; 20.000       ; 2.484      ; 5.093      ;
; 9.412 ; n_reset   ; mem_mapper2:mm1|tcount[4]               ; clk          ; clk         ; 20.000       ; 2.484      ; 5.093      ;
; 9.412 ; n_reset   ; mem_mapper2:mm1|tcount[5]               ; clk          ; clk         ; 20.000       ; 2.484      ; 5.093      ;
; 9.412 ; n_reset   ; mem_mapper2:mm1|tcount[6]               ; clk          ; clk         ; 20.000       ; 2.484      ; 5.093      ;
; 9.412 ; n_reset   ; mem_mapper2:mm1|tcount[7]               ; clk          ; clk         ; 20.000       ; 2.484      ; 5.093      ;
; 9.412 ; n_reset   ; mem_mapper2:mm1|tcount[8]               ; clk          ; clk         ; 20.000       ; 2.484      ; 5.093      ;
; 9.412 ; n_reset   ; mem_mapper2:mm1|tcount[9]               ; clk          ; clk         ; 20.000       ; 2.484      ; 5.093      ;
; 9.417 ; n_reset   ; gpio:gpio1|reg_dat2[0]                  ; clk          ; clk         ; 20.000       ; 2.515      ; 5.119      ;
; 9.421 ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state       ; clk          ; clk         ; 20.000       ; 2.623      ; 5.223      ;
; 9.421 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state         ; clk          ; clk         ; 20.000       ; 2.623      ; 5.223      ;
; 9.421 ; n_reset   ; cpu09p:cpu1|state.puls_accb_state       ; clk          ; clk         ; 20.000       ; 2.623      ; 5.223      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                  ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.407 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.699      ;
; 1.407 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.699      ;
; 1.407 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.699      ;
; 1.407 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.699      ;
; 1.407 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.699      ;
; 1.407 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.699      ;
; 1.785 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle            ; clk          ; clk         ; 0.000        ; 0.105      ; 2.102      ;
; 1.785 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit         ; clk          ; clk         ; 0.000        ; 0.105      ; 2.102      ;
; 1.785 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]           ; clk          ; clk         ; 0.000        ; 0.105      ; 2.102      ;
; 1.785 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]           ; clk          ; clk         ; 0.000        ; 0.105      ; 2.102      ;
; 1.785 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]           ; clk          ; clk         ; 0.000        ; 0.105      ; 2.102      ;
; 1.785 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]           ; clk          ; clk         ; 0.000        ; 0.105      ; 2.102      ;
; 1.785 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit         ; clk          ; clk         ; 0.000        ; 0.105      ; 2.102      ;
; 1.845 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle            ; clk          ; clk         ; 0.000        ; 0.114      ; 2.171      ;
; 1.845 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit         ; clk          ; clk         ; 0.000        ; 0.114      ; 2.171      ;
; 1.845 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit         ; clk          ; clk         ; 0.000        ; 0.114      ; 2.171      ;
; 1.845 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent              ; clk          ; clk         ; 0.000        ; 0.114      ; 2.171      ;
; 2.213 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]          ; clk          ; clk         ; 0.000        ; 0.108      ; 2.533      ;
; 2.213 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]          ; clk          ; clk         ; 0.000        ; 0.108      ; 2.533      ;
; 2.213 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]          ; clk          ; clk         ; 0.000        ; 0.108      ; 2.533      ;
; 2.213 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]          ; clk          ; clk         ; 0.000        ; 0.108      ; 2.533      ;
; 2.213 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]          ; clk          ; clk         ; 0.000        ; 0.108      ; 2.533      ;
; 2.213 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]          ; clk          ; clk         ; 0.000        ; 0.108      ; 2.533      ;
; 2.271 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]        ; clk          ; clk         ; 0.000        ; 0.091      ; 2.574      ;
; 2.271 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]        ; clk          ; clk         ; 0.000        ; 0.091      ; 2.574      ;
; 2.271 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]        ; clk          ; clk         ; 0.000        ; 0.091      ; 2.574      ;
; 2.271 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]        ; clk          ; clk         ; 0.000        ; 0.091      ; 2.574      ;
; 2.271 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]        ; clk          ; clk         ; 0.000        ; 0.091      ; 2.574      ;
; 2.271 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]        ; clk          ; clk         ; 0.000        ; 0.091      ; 2.574      ;
; 2.271 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]        ; clk          ; clk         ; 0.000        ; 0.091      ; 2.574      ;
; 2.271 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]        ; clk          ; clk         ; 0.000        ; 0.091      ; 2.574      ;
; 2.522 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]         ; clk          ; clk         ; 0.000        ; 0.121      ; 2.855      ;
; 2.522 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]         ; clk          ; clk         ; 0.000        ; 0.121      ; 2.855      ;
; 2.522 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]         ; clk          ; clk         ; 0.000        ; 0.121      ; 2.855      ;
; 2.522 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]         ; clk          ; clk         ; 0.000        ; 0.121      ; 2.855      ;
; 2.522 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]         ; clk          ; clk         ; 0.000        ; 0.121      ; 2.855      ;
; 2.522 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]         ; clk          ; clk         ; 0.000        ; 0.121      ; 2.855      ;
; 2.600 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]           ; clk          ; clk         ; 0.000        ; 0.116      ; 2.928      ;
; 2.600 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]           ; clk          ; clk         ; 0.000        ; 0.116      ; 2.928      ;
; 2.600 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]           ; clk          ; clk         ; 0.000        ; 0.116      ; 2.928      ;
; 2.600 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]           ; clk          ; clk         ; 0.000        ; 0.116      ; 2.928      ;
; 2.805 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]        ; clk          ; clk         ; 0.000        ; 0.116      ; 3.133      ;
; 2.805 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]        ; clk          ; clk         ; 0.000        ; 0.116      ; 3.133      ;
; 2.805 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]        ; clk          ; clk         ; 0.000        ; 0.116      ; 3.133      ;
; 2.805 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]        ; clk          ; clk         ; 0.000        ; 0.116      ; 3.133      ;
; 2.805 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]        ; clk          ; clk         ; 0.000        ; 0.116      ; 3.133      ;
; 2.805 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]        ; clk          ; clk         ; 0.000        ; 0.116      ; 3.133      ;
; 2.805 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]        ; clk          ; clk         ; 0.000        ; 0.116      ; 3.133      ;
; 2.805 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]        ; clk          ; clk         ; 0.000        ; 0.116      ; 3.133      ;
; 3.102 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED               ; clk          ; clk         ; 0.000        ; 0.033      ; 3.261      ;
; 3.734 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED               ; clk          ; clk         ; 0.000        ; 0.058      ; 3.918      ;
; 9.245 ; n_reset                      ; sd_controller:sd1|state.read_block_cmd   ; clk          ; clk         ; 0.000        ; 2.580      ; 4.037      ;
; 9.245 ; n_reset                      ; sd_controller:sd1|state.write_block_cmd  ; clk          ; clk         ; 0.000        ; 2.580      ; 4.037      ;
; 9.245 ; n_reset                      ; sd_controller:sd1|state.idle             ; clk          ; clk         ; 0.000        ; 2.580      ; 4.037      ;
; 9.245 ; n_reset                      ; sd_controller:sd1|state.cmd55            ; clk          ; clk         ; 0.000        ; 2.580      ; 4.037      ;
; 9.245 ; n_reset                      ; sd_controller:sd1|state.cmd58            ; clk          ; clk         ; 0.000        ; 2.580      ; 4.037      ;
; 9.245 ; n_reset                      ; sd_controller:sd1|sdCS                   ; clk          ; clk         ; 0.000        ; 2.580      ; 4.037      ;
; 9.348 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6]   ; clk          ; clk         ; 0.000        ; 2.593      ; 4.153      ;
; 9.348 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[2]   ; clk          ; clk         ; 0.000        ; 2.593      ; 4.153      ;
; 9.348 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5]   ; clk          ; clk         ; 0.000        ; 2.593      ; 4.153      ;
; 9.348 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[1]   ; clk          ; clk         ; 0.000        ; 2.593      ; 4.153      ;
; 9.348 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[7]   ; clk          ; clk         ; 0.000        ; 2.593      ; 4.153      ;
; 9.411 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[4]   ; clk          ; clk         ; 0.000        ; 2.593      ; 4.216      ;
; 9.411 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[0]   ; clk          ; clk         ; 0.000        ; 2.593      ; 4.216      ;
; 9.435 ; n_reset                      ; gpio:gpio1|reg_dat2[6]                   ; clk          ; clk         ; 0.000        ; 2.615      ; 4.262      ;
; 9.435 ; n_reset                      ; gpio:gpio1|reg_dat2[2]                   ; clk          ; clk         ; 0.000        ; 2.615      ; 4.262      ;
; 9.435 ; n_reset                      ; gpio:gpio1|reg_dat2[4]                   ; clk          ; clk         ; 0.000        ; 2.615      ; 4.262      ;
; 9.435 ; n_reset                      ; gpio:gpio1|reg_dat2[3]                   ; clk          ; clk         ; 0.000        ; 2.615      ; 4.262      ;
; 9.435 ; n_reset                      ; gpio:gpio1|reg_dat2[1]                   ; clk          ; clk         ; 0.000        ; 2.615      ; 4.262      ;
; 9.435 ; n_reset                      ; gpio:gpio1|reg_dat2[7]                   ; clk          ; clk         ; 0.000        ; 2.615      ; 4.262      ;
; 9.435 ; n_reset                      ; gpio:gpio1|reg_dat2[5]                   ; clk          ; clk         ; 0.000        ; 2.615      ; 4.262      ;
; 9.449 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[3]   ; clk          ; clk         ; 0.000        ; 2.593      ; 4.254      ;
; 9.506 ; n_reset                      ; gpio:gpio1|reg_ddr0[2]                   ; clk          ; clk         ; 0.000        ; 2.613      ; 4.331      ;
; 9.506 ; n_reset                      ; gpio:gpio1|reg_dat0[2]                   ; clk          ; clk         ; 0.000        ; 2.613      ; 4.331      ;
; 9.506 ; n_reset                      ; gpio:gpio1|reg_ddr0[1]                   ; clk          ; clk         ; 0.000        ; 2.613      ; 4.331      ;
; 9.506 ; n_reset                      ; gpio:gpio1|reg_dat0[1]                   ; clk          ; clk         ; 0.000        ; 2.613      ; 4.331      ;
; 9.506 ; n_reset                      ; gpio:gpio1|reg_ddr0[0]                   ; clk          ; clk         ; 0.000        ; 2.613      ; 4.331      ;
; 9.506 ; n_reset                      ; gpio:gpio1|reg_dat0[0]                   ; clk          ; clk         ; 0.000        ; 2.613      ; 4.331      ;
; 9.536 ; n_reset                      ; cpu09p:cpu1|state.single_op_read_state   ; clk          ; clk         ; 0.000        ; 2.621      ; 4.369      ;
; 9.575 ; n_reset                      ; cpu09p:cpu1|state.mul0_state             ; clk          ; clk         ; 0.000        ; 2.830      ; 4.617      ;
; 9.575 ; n_reset                      ; cpu09p:cpu1|state.mul1_state             ; clk          ; clk         ; 0.000        ; 2.830      ; 4.617      ;
; 9.575 ; n_reset                      ; cpu09p:cpu1|state.mul2_state             ; clk          ; clk         ; 0.000        ; 2.830      ; 4.617      ;
; 9.575 ; n_reset                      ; cpu09p:cpu1|state.mul3_state             ; clk          ; clk         ; 0.000        ; 2.830      ; 4.617      ;
; 9.615 ; n_reset                      ; cpu09p:cpu1|state.int_entire_state       ; clk          ; clk         ; 0.000        ; 2.613      ; 4.440      ;
; 9.629 ; n_reset                      ; cpu09p:cpu1|state.pulu_acca_state        ; clk          ; clk         ; 0.000        ; 2.544      ; 4.385      ;
; 9.629 ; n_reset                      ; cpu09p:cpu1|state.puls_cc_state          ; clk          ; clk         ; 0.000        ; 2.544      ; 4.385      ;
; 9.629 ; n_reset                      ; cpu09p:cpu1|state.puls_acca_state        ; clk          ; clk         ; 0.000        ; 2.544      ; 4.385      ;
; 9.631 ; n_reset                      ; cpu09p:cpu1|state.pshs_state             ; clk          ; clk         ; 0.000        ; 2.916      ; 4.759      ;
; 9.631 ; n_reset                      ; cpu09p:cpu1|state.rti_cc_state           ; clk          ; clk         ; 0.000        ; 2.916      ; 4.759      ;
; 9.631 ; n_reset                      ; cpu09p:cpu1|state.pull_return_hi_state   ; clk          ; clk         ; 0.000        ; 2.916      ; 4.759      ;
; 9.631 ; n_reset                      ; cpu09p:cpu1|state.pshu_state             ; clk          ; clk         ; 0.000        ; 2.916      ; 4.759      ;
; 9.631 ; n_reset                      ; cpu09p:cpu1|state.pull_return_lo_state   ; clk          ; clk         ; 0.000        ; 2.916      ; 4.759      ;
; 9.631 ; n_reset                      ; cpu09p:cpu1|state.rti_acca_state         ; clk          ; clk         ; 0.000        ; 2.916      ; 4.759      ;
; 9.631 ; n_reset                      ; cpu09p:cpu1|state.rti_accb_state         ; clk          ; clk         ; 0.000        ; 2.916      ; 4.759      ;
; 9.631 ; n_reset                      ; cpu09p:cpu1|state.rti_dp_state           ; clk          ; clk         ; 0.000        ; 2.916      ; 4.759      ;
; 9.631 ; n_reset                      ; cpu09p:cpu1|state.rti_pch_state          ; clk          ; clk         ; 0.000        ; 2.916      ; 4.759      ;
; 9.631 ; n_reset                      ; cpu09p:cpu1|state.rti_pcl_state          ; clk          ; clk         ; 0.000        ; 2.916      ; 4.759      ;
; 9.631 ; n_reset                      ; cpu09p:cpu1|state.puls_pcl_state         ; clk          ; clk         ; 0.000        ; 2.916      ; 4.759      ;
; 9.640 ; n_reset                      ; sd_controller:sd1|state.write_block_byte ; clk          ; clk         ; 0.000        ; 2.605      ; 4.457      ;
; 9.701 ; n_reset                      ; sd_controller:sd1|state.write_block_data ; clk          ; clk         ; 0.000        ; 2.599      ; 4.512      ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 46.86 MHz ; 46.86 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.342 ; -7.282            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.384 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 8.889 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.306 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.414 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.342 ; cpu09p:cpu1|state.pulu_dp_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.511     ; 13.831     ;
; -1.211 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.511     ; 13.700     ;
; -1.205 ; cpu09p:cpu1|state.pulu_dp_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.511     ; 13.694     ;
; -1.194 ; cpu09p:cpu1|state.pulu_acca_state      ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.348     ; 13.846     ;
; -1.190 ; cpu09p:cpu1|state.pulu_dp_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.511     ; 13.679     ;
; -1.181 ; cpu09p:cpu1|state.int_ixh_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.591     ;
; -1.117 ; cpu09p:cpu1|state.puls_uph_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.405     ; 13.712     ;
; -1.074 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.511     ; 13.563     ;
; -1.059 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.511     ; 13.548     ;
; -1.058 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.468     ;
; -1.057 ; cpu09p:cpu1|state.pulu_acca_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.348     ; 13.709     ;
; -1.053 ; cpu09p:cpu1|state.int_iyh_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.463     ;
; -1.051 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.511     ; 13.540     ;
; -1.049 ; cpu09p:cpu1|state.puls_iyl_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.801     ;
; -1.045 ; cpu09p:cpu1|state.rti_iyh_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.797     ;
; -1.044 ; cpu09p:cpu1|state.int_ixh_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.454     ;
; -1.042 ; cpu09p:cpu1|state.pulu_acca_state      ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.348     ; 13.694     ;
; -1.029 ; cpu09p:cpu1|state.int_ixh_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.439     ;
; -1.020 ; cpu09p:cpu1|state.pshu_ixh_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.623     ; 13.397     ;
; -1.019 ; cpu09p:cpu1|state.int_acca_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.429     ;
; -1.015 ; cpu09p:cpu1|state.pshu_pch_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.623     ; 13.392     ;
; -1.001 ; cpu09p:cpu1|state.puls_ixh_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.753     ;
; -0.994 ; cpu09p:cpu1|state.rti_ixl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.746     ;
; -0.988 ; cpu09p:cpu1|state.pshu_pcl_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.623     ; 13.365     ;
; -0.980 ; cpu09p:cpu1|state.pshu_ixl_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.623     ; 13.357     ;
; -0.980 ; cpu09p:cpu1|state.puls_uph_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.405     ; 13.575     ;
; -0.965 ; cpu09p:cpu1|state.puls_uph_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.405     ; 13.560     ;
; -0.956 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.574     ; 13.382     ;
; -0.955 ; cpu09p:cpu1|state.puls_accb_state      ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.511     ; 13.444     ;
; -0.948 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.574     ; 13.374     ;
; -0.937 ; cpu09p:cpu1|state.pull_return_hi_state ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.673     ; 13.264     ;
; -0.921 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.331     ;
; -0.916 ; cpu09p:cpu1|state.int_iyh_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.326     ;
; -0.914 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.511     ; 13.403     ;
; -0.913 ; cpu09p:cpu1|state.puls_acca_state      ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.348     ; 13.565     ;
; -0.912 ; cpu09p:cpu1|state.puls_iyl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.664     ;
; -0.911 ; cpu09p:cpu1|state.rti_upl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.380     ; 13.531     ;
; -0.911 ; cpu09p:cpu1|state.rti_pch_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.673     ; 13.238     ;
; -0.908 ; cpu09p:cpu1|state.rti_iyh_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.660     ;
; -0.906 ; cpu09p:cpu1|state.int_uph_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.316     ;
; -0.901 ; cpu09p:cpu1|state.int_iyh_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.311     ;
; -0.899 ; cpu09p:cpu1|state.puls_dp_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.511     ; 13.388     ;
; -0.897 ; cpu09p:cpu1|state.puls_iyl_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.649     ;
; -0.896 ; cpu09p:cpu1|state.int_ixl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.306     ;
; -0.895 ; cpu09p:cpu1|state.puls_cc_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.348     ; 13.547     ;
; -0.893 ; cpu09p:cpu1|state.rti_iyh_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.645     ;
; -0.883 ; cpu09p:cpu1|state.pshu_ixh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.623     ; 13.260     ;
; -0.882 ; cpu09p:cpu1|state.int_acca_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.292     ;
; -0.878 ; cpu09p:cpu1|state.pshu_pch_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.623     ; 13.255     ;
; -0.877 ; cpu09p:cpu1|state.pulu_dp_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -2.511     ; 13.366     ;
; -0.875 ; cpu09p:cpu1|state.pshs_iyl_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.555     ; 13.320     ;
; -0.873 ; cpu09p:cpu1|state.rti_iyl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.625     ;
; -0.868 ; cpu09p:cpu1|state.puls_ixl_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.620     ;
; -0.868 ; cpu09p:cpu1|state.pshu_ixh_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.623     ; 13.245     ;
; -0.867 ; cpu09p:cpu1|state.int_acca_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.277     ;
; -0.864 ; cpu09p:cpu1|state.puls_ixh_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.616     ;
; -0.863 ; cpu09p:cpu1|state.pshu_pch_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.623     ; 13.240     ;
; -0.857 ; cpu09p:cpu1|state.rti_ixl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.609     ;
; -0.857 ; cpu09p:cpu1|state.pshu_iyh_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.623     ; 13.234     ;
; -0.851 ; cpu09p:cpu1|state.pshu_pcl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.623     ; 13.228     ;
; -0.850 ; cpu09p:cpu1|state.int_accb_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.260     ;
; -0.849 ; cpu09p:cpu1|state.puls_ixh_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.601     ;
; -0.843 ; cpu09p:cpu1|state.pshu_ixl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.623     ; 13.220     ;
; -0.842 ; cpu09p:cpu1|state.rti_ixl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.594     ;
; -0.836 ; cpu09p:cpu1|state.pshu_pcl_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.623     ; 13.213     ;
; -0.828 ; cpu09p:cpu1|state.pshu_ixl_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.623     ; 13.205     ;
; -0.819 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.574     ; 13.245     ;
; -0.818 ; cpu09p:cpu1|state.puls_accb_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.511     ; 13.307     ;
; -0.814 ; cpu09p:cpu1|state.pshu_iyl_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.623     ; 13.191     ;
; -0.811 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.574     ; 13.237     ;
; -0.807 ; cpu09p:cpu1|state.pulu_iyl_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.446     ; 13.361     ;
; -0.804 ; cpu09p:cpu1|state.int_iyl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.574     ; 13.230     ;
; -0.803 ; cpu09p:cpu1|state.puls_accb_state      ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.511     ; 13.292     ;
; -0.800 ; cpu09p:cpu1|state.pull_return_hi_state ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.673     ; 13.127     ;
; -0.799 ; cpu09p:cpu1|state.pulu_dp_state        ; n_sRamCS2       ; clk          ; clk         ; 20.000       ; -2.511     ; 14.288     ;
; -0.796 ; cpu09p:cpu1|state.int_upl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.574     ; 13.222     ;
; -0.789 ; cpu09p:cpu1|state.pulu_cc_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.446     ; 13.343     ;
; -0.785 ; cpu09p:cpu1|state.pull_return_hi_state ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.673     ; 13.112     ;
; -0.776 ; cpu09p:cpu1|state.puls_acca_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.348     ; 13.428     ;
; -0.774 ; cpu09p:cpu1|state.rti_upl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.380     ; 13.394     ;
; -0.774 ; cpu09p:cpu1|state.rti_pch_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.673     ; 13.101     ;
; -0.761 ; cpu09p:cpu1|state.puls_acca_state      ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.348     ; 13.413     ;
; -0.759 ; cpu09p:cpu1|state.rti_upl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.380     ; 13.379     ;
; -0.759 ; cpu09p:cpu1|state.rti_pch_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.673     ; 13.086     ;
; -0.759 ; cpu09p:cpu1|state.int_ixl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.169     ;
; -0.758 ; cpu09p:cpu1|state.rti_acca_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.673     ; 13.085     ;
; -0.758 ; cpu09p:cpu1|state.puls_cc_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.348     ; 13.410     ;
; -0.757 ; cpu09p:cpu1|state.pshs_ixl_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.167     ;
; -0.757 ; cpu09p:cpu1|state.pshs_pch_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.622     ; 13.135     ;
; -0.752 ; cpu09p:cpu1|state.rti_uph_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.380     ; 13.372     ;
; -0.751 ; cpu09p:cpu1|state.puls_iyh_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.503     ;
; -0.746 ; cpu09p:cpu1|state.pulu_accb_state      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -2.511     ; 13.235     ;
; -0.744 ; cpu09p:cpu1|state.int_ixl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.154     ;
; -0.743 ; cpu09p:cpu1|state.puls_cc_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -2.348     ; 13.395     ;
; -0.739 ; cpu09p:cpu1|state.int_dp_state         ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.590     ; 13.149     ;
; -0.738 ; cpu09p:cpu1|state.pshs_iyl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.555     ; 13.183     ;
; -0.736 ; cpu09p:cpu1|state.rti_iyl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.488     ;
; -0.732 ; cpu09p:cpu1|state.puls_pch_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.628     ; 13.104     ;
; -0.731 ; cpu09p:cpu1|state.puls_ixl_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -2.248     ; 13.483     ;
; -0.730 ; cpu09p:cpu1|state.pshu_accb_state      ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -2.623     ; 13.107     ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.399 ; mem_mapper2:mm1|n_tint_i                        ; mem_mapper2:mm1|n_tint_i                        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.684      ;
; 0.400 ; bufferedUART:io2|txBuffer[7]                    ; bufferedUART:io2|txBuffer[7]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; bufferedUART:io2|txByteSent                     ; bufferedUART:io2|txByteSent                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; cpu09p:cpu1|nmi_enable                          ; cpu09p:cpu1|nmi_enable                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; cpu09p:cpu1|saved_state.reset_state             ; cpu09p:cpu1|saved_state.reset_state             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; cpu09p:cpu1|pre_code[0]                         ; cpu09p:cpu1|pre_code[0]                         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; cpu09p:cpu1|saved_state.int_irqmask_state       ; cpu09p:cpu1|saved_state.int_irqmask_state       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; cpu09p:cpu1|saved_state.dual_op_write16_state   ; cpu09p:cpu1|saved_state.dual_op_write16_state   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; cpu09p:cpu1|saved_state.vect_hi_state           ; cpu09p:cpu1|saved_state.vect_hi_state           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; state[1]                                        ; state[1]                                        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; cpu09p:cpu1|nmi_req                             ; cpu09p:cpu1|nmi_req                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bufferedUART:io2|txd                            ; bufferedUART:io2|txd                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|ps2DataOut                ; SBCTextDisplayRGB:io1|ps2DataOut                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|kbWRParity                ; SBCTextDisplayRGB:io1|kbWRParity                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[0]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|attBold                   ; SBCTextDisplayRGB:io1|attBold                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|attInverse                ; SBCTextDisplayRGB:io1|attInverse                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|paramCount[1]             ; SBCTextDisplayRGB:io1|paramCount[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|paramCount[2]             ; SBCTextDisplayRGB:io1|paramCount[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|paramCount[0]             ; SBCTextDisplayRGB:io1|paramCount[0]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|param2[0]                 ; SBCTextDisplayRGB:io1|param2[0]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|param4[0]                 ; SBCTextDisplayRGB:io1|param4[0]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|param1[0]                 ; SBCTextDisplayRGB:io1|param1[0]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|dispWR                    ; SBCTextDisplayRGB:io1|dispWR                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bufferedUART:io2|txBitCount[0]                  ; bufferedUART:io2|txBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bufferedUART:io2|txBitCount[1]                  ; bufferedUART:io2|txBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bufferedUART:io2|txBitCount[2]                  ; bufferedUART:io2|txBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bufferedUART:io2|txBitCount[3]                  ; bufferedUART:io2|txBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bufferedUART:io2|rxBitCount[3]                  ; bufferedUART:io2|rxBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bufferedUART:io2|rxBitCount[2]                  ; bufferedUART:io2|rxBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bufferedUART:io2|rxBitCount[1]                  ; bufferedUART:io2|rxBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; bufferedUART:io2|rxdFiltered                    ; bufferedUART:io2|rxdFiltered                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|\fsm:bit_counter[3]           ; sd_controller:sd1|\fsm:bit_counter[3]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|\fsm:bit_counter[6]           ; sd_controller:sd1|\fsm:bit_counter[6]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mem_mapper2:mm1|frt_i                           ; mem_mapper2:mm1|frt_i                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|saved_state.int_nmimask_state       ; cpu09p:cpu1|saved_state.int_nmimask_state       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; mem_mapper2:mm1|romInhib_i                      ; mem_mapper2:mm1|romInhib_i                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|saved_state.fetch_state             ; cpu09p:cpu1|saved_state.fetch_state             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|saved_state.int_cwai_state          ; cpu09p:cpu1|saved_state.int_cwai_state          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|pre_code[2]                         ; cpu09p:cpu1|pre_code[2]                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|saved_state.jsr_state               ; cpu09p:cpu1|saved_state.jsr_state               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|op_code[2]                          ; cpu09p:cpu1|op_code[2]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|op_code[3]                          ; cpu09p:cpu1|op_code[3]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|op_code[0]                          ; cpu09p:cpu1|op_code[0]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|op_code[7]                          ; cpu09p:cpu1|op_code[7]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|op_code[6]                          ; cpu09p:cpu1|op_code[6]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|op_code[5]                          ; cpu09p:cpu1|op_code[5]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|nmi_ack                             ; cpu09p:cpu1|nmi_ack                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|pixelCount[1]             ; SBCTextDisplayRGB:io1|pixelCount[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|hActive                   ; SBCTextDisplayRGB:io1|hActive                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|\fsm:bit_counter[5]           ; sd_controller:sd1|\fsm:bit_counter[5]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:io1|dispByteSent              ; SBCTextDisplayRGB:io1|dispByteSent              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                              ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.889 ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state         ; clk          ; clk         ; 20.000       ; 2.358      ; 5.491      ;
; 8.889 ; n_reset   ; cpu09p:cpu1|state.pulu_ixh_state        ; clk          ; clk         ; 20.000       ; 2.358      ; 5.491      ;
; 8.889 ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state        ; clk          ; clk         ; 20.000       ; 2.358      ; 5.491      ;
; 8.889 ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state        ; clk          ; clk         ; 20.000       ; 2.358      ; 5.491      ;
; 8.889 ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state        ; clk          ; clk         ; 20.000       ; 2.358      ; 5.491      ;
; 8.889 ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state        ; clk          ; clk         ; 20.000       ; 2.358      ; 5.491      ;
; 8.889 ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state        ; clk          ; clk         ; 20.000       ; 2.358      ; 5.491      ;
; 8.889 ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state        ; clk          ; clk         ; 20.000       ; 2.358      ; 5.491      ;
; 9.052 ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state      ; clk          ; clk         ; 20.000       ; 2.595      ; 5.565      ;
; 9.052 ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state       ; clk          ; clk         ; 20.000       ; 2.595      ; 5.565      ;
; 9.052 ; n_reset   ; cpu09p:cpu1|state.pcrel8_state          ; clk          ; clk         ; 20.000       ; 2.595      ; 5.565      ;
; 9.052 ; n_reset   ; cpu09p:cpu1|state.index8_state          ; clk          ; clk         ; 20.000       ; 2.595      ; 5.565      ;
; 9.052 ; n_reset   ; cpu09p:cpu1|state.index16_2_state       ; clk          ; clk         ; 20.000       ; 2.595      ; 5.565      ;
; 9.131 ; n_reset   ; cpu09p:cpu1|state.int_irq_state         ; clk          ; clk         ; 20.000       ; 2.278      ; 5.169      ;
; 9.131 ; n_reset   ; cpu09p:cpu1|state.int_irq1_state        ; clk          ; clk         ; 20.000       ; 2.278      ; 5.169      ;
; 9.131 ; n_reset   ; cpu09p:cpu1|state.int_nmi_state         ; clk          ; clk         ; 20.000       ; 2.278      ; 5.169      ;
; 9.131 ; n_reset   ; cpu09p:cpu1|state.int_nmi1_state        ; clk          ; clk         ; 20.000       ; 2.278      ; 5.169      ;
; 9.131 ; n_reset   ; cpu09p:cpu1|state.jsr_state             ; clk          ; clk         ; 20.000       ; 2.278      ; 5.169      ;
; 9.131 ; n_reset   ; cpu09p:cpu1|state.pulu_state            ; clk          ; clk         ; 20.000       ; 2.278      ; 5.169      ;
; 9.131 ; n_reset   ; cpu09p:cpu1|state.puls_state            ; clk          ; clk         ; 20.000       ; 2.278      ; 5.169      ;
; 9.131 ; n_reset   ; cpu09p:cpu1|state.int_cwai_state        ; clk          ; clk         ; 20.000       ; 2.278      ; 5.169      ;
; 9.131 ; n_reset   ; cpu09p:cpu1|state.sync_state            ; clk          ; clk         ; 20.000       ; 2.278      ; 5.169      ;
; 9.131 ; n_reset   ; cpu09p:cpu1|state.rti_entire_state      ; clk          ; clk         ; 20.000       ; 2.278      ; 5.169      ;
; 9.131 ; n_reset   ; cpu09p:cpu1|state.reset_state           ; clk          ; clk         ; 20.000       ; 2.278      ; 5.169      ;
; 9.164 ; n_reset   ; cpu09p:cpu1|nmi_req                     ; clk          ; clk         ; 20.000       ; 2.311      ; 5.169      ;
; 9.184 ; n_reset   ; cpu09p:cpu1|state.mul_state             ; clk          ; clk         ; 20.000       ; 2.294      ; 5.132      ;
; 9.184 ; n_reset   ; cpu09p:cpu1|state.mulea_state           ; clk          ; clk         ; 20.000       ; 2.294      ; 5.132      ;
; 9.184 ; n_reset   ; cpu09p:cpu1|state.muld_state            ; clk          ; clk         ; 20.000       ; 2.294      ; 5.132      ;
; 9.184 ; n_reset   ; cpu09p:cpu1|state.mul4_state            ; clk          ; clk         ; 20.000       ; 2.294      ; 5.132      ;
; 9.184 ; n_reset   ; cpu09p:cpu1|state.mul5_state            ; clk          ; clk         ; 20.000       ; 2.294      ; 5.132      ;
; 9.184 ; n_reset   ; cpu09p:cpu1|state.mul6_state            ; clk          ; clk         ; 20.000       ; 2.294      ; 5.132      ;
; 9.184 ; n_reset   ; cpu09p:cpu1|state.mul7_state            ; clk          ; clk         ; 20.000       ; 2.294      ; 5.132      ;
; 9.184 ; n_reset   ; cpu09p:cpu1|state.puls_upl_state        ; clk          ; clk         ; 20.000       ; 2.294      ; 5.132      ;
; 9.184 ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state        ; clk          ; clk         ; 20.000       ; 2.294      ; 5.132      ;
; 9.184 ; n_reset   ; cpu09p:cpu1|state.rti_uph_state         ; clk          ; clk         ; 20.000       ; 2.294      ; 5.132      ;
; 9.184 ; n_reset   ; cpu09p:cpu1|state.rti_upl_state         ; clk          ; clk         ; 20.000       ; 2.294      ; 5.132      ;
; 9.184 ; n_reset   ; cpu09p:cpu1|state.indirect3_state       ; clk          ; clk         ; 20.000       ; 2.294      ; 5.132      ;
; 9.186 ; n_reset   ; cpu09p:cpu1|state.puls_ixh_state        ; clk          ; clk         ; 20.000       ; 2.168      ; 5.004      ;
; 9.186 ; n_reset   ; cpu09p:cpu1|state.puls_ixl_state        ; clk          ; clk         ; 20.000       ; 2.168      ; 5.004      ;
; 9.186 ; n_reset   ; cpu09p:cpu1|state.puls_iyh_state        ; clk          ; clk         ; 20.000       ; 2.168      ; 5.004      ;
; 9.186 ; n_reset   ; cpu09p:cpu1|state.puls_iyl_state        ; clk          ; clk         ; 20.000       ; 2.168      ; 5.004      ;
; 9.186 ; n_reset   ; cpu09p:cpu1|state.rti_ixh_state         ; clk          ; clk         ; 20.000       ; 2.168      ; 5.004      ;
; 9.186 ; n_reset   ; cpu09p:cpu1|state.rti_ixl_state         ; clk          ; clk         ; 20.000       ; 2.168      ; 5.004      ;
; 9.186 ; n_reset   ; cpu09p:cpu1|state.rti_iyh_state         ; clk          ; clk         ; 20.000       ; 2.168      ; 5.004      ;
; 9.186 ; n_reset   ; cpu09p:cpu1|state.rti_iyl_state         ; clk          ; clk         ; 20.000       ; 2.168      ; 5.004      ;
; 9.206 ; n_reset   ; cpu09p:cpu1|state.single_op_write_state ; clk          ; clk         ; 20.000       ; 2.323      ; 5.139      ;
; 9.206 ; n_reset   ; cpu09p:cpu1|state.fetch_state           ; clk          ; clk         ; 20.000       ; 2.323      ; 5.139      ;
; 9.206 ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state         ; clk          ; clk         ; 20.000       ; 2.323      ; 5.139      ;
; 9.206 ; n_reset   ; cpu09p:cpu1|state.vect_hi_state         ; clk          ; clk         ; 20.000       ; 2.323      ; 5.139      ;
; 9.206 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state         ; clk          ; clk         ; 20.000       ; 2.323      ; 5.139      ;
; 9.206 ; n_reset   ; cpu09p:cpu1|state.extended_state        ; clk          ; clk         ; 20.000       ; 2.323      ; 5.139      ;
; 9.206 ; n_reset   ; cpu09p:cpu1|state.decode1_state         ; clk          ; clk         ; 20.000       ; 2.323      ; 5.139      ;
; 9.322 ; n_reset   ; cpu09p:cpu1|state.decode3_state         ; clk          ; clk         ; 20.000       ; 2.462      ; 5.162      ;
; 9.322 ; n_reset   ; cpu09p:cpu1|state.decode2_state         ; clk          ; clk         ; 20.000       ; 2.462      ; 5.162      ;
; 9.322 ; n_reset   ; cpu09p:cpu1|state.orcc_state            ; clk          ; clk         ; 20.000       ; 2.462      ; 5.162      ;
; 9.322 ; n_reset   ; cpu09p:cpu1|state.andcc_state           ; clk          ; clk         ; 20.000       ; 2.462      ; 5.162      ;
; 9.322 ; n_reset   ; cpu09p:cpu1|state.pshs_iyl_state        ; clk          ; clk         ; 20.000       ; 2.462      ; 5.162      ;
; 9.322 ; n_reset   ; cpu09p:cpu1|state.cwai_state            ; clk          ; clk         ; 20.000       ; 2.462      ; 5.162      ;
; 9.322 ; n_reset   ; cpu09p:cpu1|state.exg_state             ; clk          ; clk         ; 20.000       ; 2.462      ; 5.162      ;
; 9.433 ; n_reset   ; mem_mapper2:mm1|nmiDly[1]               ; clk          ; clk         ; 20.000       ; 2.281      ; 4.870      ;
; 9.433 ; n_reset   ; mem_mapper2:mm1|nmiDly[2]               ; clk          ; clk         ; 20.000       ; 2.281      ; 4.870      ;
; 9.433 ; n_reset   ; mem_mapper2:mm1|nmiDly[3]               ; clk          ; clk         ; 20.000       ; 2.281      ; 4.870      ;
; 9.433 ; n_reset   ; mem_mapper2:mm1|nmiDly[4]               ; clk          ; clk         ; 20.000       ; 2.281      ; 4.870      ;
; 9.433 ; n_reset   ; mem_mapper2:mm1|nmiDly[0]               ; clk          ; clk         ; 20.000       ; 2.281      ; 4.870      ;
; 9.433 ; n_reset   ; mem_mapper2:mm1|nmi_i                   ; clk          ; clk         ; 20.000       ; 2.281      ; 4.870      ;
; 9.498 ; n_reset   ; cpu09p:cpu1|fic                         ; clk          ; clk         ; 20.000       ; 2.305      ; 4.829      ;
; 9.515 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state         ; clk          ; clk         ; 20.000       ; 2.533      ; 5.040      ;
; 9.515 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state       ; clk          ; clk         ; 20.000       ; 2.533      ; 5.040      ;
; 9.515 ; n_reset   ; cpu09p:cpu1|state.puls_pch_state        ; clk          ; clk         ; 20.000       ; 2.533      ; 5.040      ;
; 9.627 ; n_reset   ; mem_mapper2:mm1|mmuEn                   ; clk          ; clk         ; 20.000       ; 2.320      ; 4.715      ;
; 9.654 ; n_reset   ; cpu09p:cpu1|state.int_swimask_state     ; clk          ; clk         ; 20.000       ; 2.232      ; 4.600      ;
; 9.654 ; n_reset   ; cpu09p:cpu1|state.int_irqmask_state     ; clk          ; clk         ; 20.000       ; 2.232      ; 4.600      ;
; 9.654 ; n_reset   ; cpu09p:cpu1|state.int_nmimask_state     ; clk          ; clk         ; 20.000       ; 2.232      ; 4.600      ;
; 9.661 ; n_reset   ; mem_mapper2:mm1|tenable                 ; clk          ; clk         ; 20.000       ; 2.702      ; 5.063      ;
; 9.661 ; n_reset   ; mem_mapper2:mm1|n_tint_i                ; clk          ; clk         ; 20.000       ; 2.702      ; 5.063      ;
; 9.661 ; n_reset   ; cpu09p:cpu1|state.indexed_state         ; clk          ; clk         ; 20.000       ; 2.466      ; 4.827      ;
; 9.713 ; n_reset   ; mem_mapper2:mm1|tcount[0]               ; clk          ; clk         ; 20.000       ; 2.283      ; 4.592      ;
; 9.713 ; n_reset   ; mem_mapper2:mm1|tcount[1]               ; clk          ; clk         ; 20.000       ; 2.283      ; 4.592      ;
; 9.713 ; n_reset   ; mem_mapper2:mm1|tcount[2]               ; clk          ; clk         ; 20.000       ; 2.283      ; 4.592      ;
; 9.713 ; n_reset   ; mem_mapper2:mm1|tcount[3]               ; clk          ; clk         ; 20.000       ; 2.283      ; 4.592      ;
; 9.713 ; n_reset   ; mem_mapper2:mm1|tcount[4]               ; clk          ; clk         ; 20.000       ; 2.283      ; 4.592      ;
; 9.713 ; n_reset   ; mem_mapper2:mm1|tcount[5]               ; clk          ; clk         ; 20.000       ; 2.283      ; 4.592      ;
; 9.713 ; n_reset   ; mem_mapper2:mm1|tcount[6]               ; clk          ; clk         ; 20.000       ; 2.283      ; 4.592      ;
; 9.713 ; n_reset   ; mem_mapper2:mm1|tcount[7]               ; clk          ; clk         ; 20.000       ; 2.283      ; 4.592      ;
; 9.713 ; n_reset   ; mem_mapper2:mm1|tcount[8]               ; clk          ; clk         ; 20.000       ; 2.283      ; 4.592      ;
; 9.713 ; n_reset   ; mem_mapper2:mm1|tcount[9]               ; clk          ; clk         ; 20.000       ; 2.283      ; 4.592      ;
; 9.719 ; n_reset   ; cpu09p:cpu1|state.postincr1_state       ; clk          ; clk         ; 20.000       ; 2.318      ; 4.621      ;
; 9.719 ; n_reset   ; cpu09p:cpu1|state.postincr2_state       ; clk          ; clk         ; 20.000       ; 2.318      ; 4.621      ;
; 9.719 ; n_reset   ; cpu09p:cpu1|state.puls_uph_state        ; clk          ; clk         ; 20.000       ; 2.318      ; 4.621      ;
; 9.734 ; n_reset   ; cpu09p:cpu1|nmi_ack                     ; clk          ; clk         ; 20.000       ; 2.312      ; 4.600      ;
; 9.741 ; n_reset   ; cpu09p:cpu1|state.tfr_state             ; clk          ; clk         ; 20.000       ; 2.325      ; 4.606      ;
; 9.741 ; n_reset   ; cpu09p:cpu1|state.exg1_state            ; clk          ; clk         ; 20.000       ; 2.325      ; 4.606      ;
; 9.741 ; n_reset   ; cpu09p:cpu1|state.exg2_state            ; clk          ; clk         ; 20.000       ; 2.325      ; 4.606      ;
; 9.742 ; n_reset   ; cpu09p:cpu1|state.int_upl_state         ; clk          ; clk         ; 20.000       ; 2.481      ; 4.761      ;
; 9.742 ; n_reset   ; cpu09p:cpu1|state.int_iyl_state         ; clk          ; clk         ; 20.000       ; 2.481      ; 4.761      ;
; 9.742 ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state        ; clk          ; clk         ; 20.000       ; 2.481      ; 4.761      ;
; 9.757 ; n_reset   ; gpio:gpio1|reg_dat2[0]                  ; clk          ; clk         ; 20.000       ; 2.313      ; 4.578      ;
; 9.767 ; n_reset   ; gpio:gpio1|reg[0]                       ; clk          ; clk         ; 20.000       ; 2.313      ; 4.568      ;
; 9.767 ; n_reset   ; gpio:gpio1|reg[3]                       ; clk          ; clk         ; 20.000       ; 2.313      ; 4.568      ;
; 9.767 ; n_reset   ; gpio:gpio1|reg[7]                       ; clk          ; clk         ; 20.000       ; 2.313      ; 4.568      ;
+-------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                   ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.306 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.573      ;
; 1.306 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.573      ;
; 1.306 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.573      ;
; 1.306 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.573      ;
; 1.306 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.573      ;
; 1.306 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.573      ;
; 1.653 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle            ; clk          ; clk         ; 0.000        ; 0.095      ; 1.943      ;
; 1.653 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit         ; clk          ; clk         ; 0.000        ; 0.095      ; 1.943      ;
; 1.653 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]           ; clk          ; clk         ; 0.000        ; 0.095      ; 1.943      ;
; 1.653 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]           ; clk          ; clk         ; 0.000        ; 0.095      ; 1.943      ;
; 1.653 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]           ; clk          ; clk         ; 0.000        ; 0.095      ; 1.943      ;
; 1.653 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]           ; clk          ; clk         ; 0.000        ; 0.095      ; 1.943      ;
; 1.653 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit         ; clk          ; clk         ; 0.000        ; 0.095      ; 1.943      ;
; 1.727 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle            ; clk          ; clk         ; 0.000        ; 0.103      ; 2.025      ;
; 1.727 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit         ; clk          ; clk         ; 0.000        ; 0.103      ; 2.025      ;
; 1.727 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit         ; clk          ; clk         ; 0.000        ; 0.103      ; 2.025      ;
; 1.727 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent              ; clk          ; clk         ; 0.000        ; 0.103      ; 2.025      ;
; 2.027 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]          ; clk          ; clk         ; 0.000        ; 0.099      ; 2.321      ;
; 2.027 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]          ; clk          ; clk         ; 0.000        ; 0.099      ; 2.321      ;
; 2.027 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]          ; clk          ; clk         ; 0.000        ; 0.099      ; 2.321      ;
; 2.027 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]          ; clk          ; clk         ; 0.000        ; 0.099      ; 2.321      ;
; 2.027 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]          ; clk          ; clk         ; 0.000        ; 0.099      ; 2.321      ;
; 2.027 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]          ; clk          ; clk         ; 0.000        ; 0.099      ; 2.321      ;
; 2.038 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]        ; clk          ; clk         ; 0.000        ; 0.082      ; 2.315      ;
; 2.038 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]        ; clk          ; clk         ; 0.000        ; 0.082      ; 2.315      ;
; 2.038 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]        ; clk          ; clk         ; 0.000        ; 0.082      ; 2.315      ;
; 2.038 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]        ; clk          ; clk         ; 0.000        ; 0.082      ; 2.315      ;
; 2.038 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]        ; clk          ; clk         ; 0.000        ; 0.082      ; 2.315      ;
; 2.038 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]        ; clk          ; clk         ; 0.000        ; 0.082      ; 2.315      ;
; 2.038 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]        ; clk          ; clk         ; 0.000        ; 0.082      ; 2.315      ;
; 2.038 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]        ; clk          ; clk         ; 0.000        ; 0.082      ; 2.315      ;
; 2.286 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]         ; clk          ; clk         ; 0.000        ; 0.110      ; 2.591      ;
; 2.286 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]         ; clk          ; clk         ; 0.000        ; 0.110      ; 2.591      ;
; 2.286 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]         ; clk          ; clk         ; 0.000        ; 0.110      ; 2.591      ;
; 2.286 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]         ; clk          ; clk         ; 0.000        ; 0.110      ; 2.591      ;
; 2.286 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]         ; clk          ; clk         ; 0.000        ; 0.110      ; 2.591      ;
; 2.286 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]         ; clk          ; clk         ; 0.000        ; 0.110      ; 2.591      ;
; 2.343 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]           ; clk          ; clk         ; 0.000        ; 0.106      ; 2.644      ;
; 2.343 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]           ; clk          ; clk         ; 0.000        ; 0.106      ; 2.644      ;
; 2.343 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]           ; clk          ; clk         ; 0.000        ; 0.106      ; 2.644      ;
; 2.343 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]           ; clk          ; clk         ; 0.000        ; 0.106      ; 2.644      ;
; 2.536 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]        ; clk          ; clk         ; 0.000        ; 0.109      ; 2.840      ;
; 2.536 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]        ; clk          ; clk         ; 0.000        ; 0.109      ; 2.840      ;
; 2.536 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]        ; clk          ; clk         ; 0.000        ; 0.109      ; 2.840      ;
; 2.536 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]        ; clk          ; clk         ; 0.000        ; 0.109      ; 2.840      ;
; 2.536 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]        ; clk          ; clk         ; 0.000        ; 0.109      ; 2.840      ;
; 2.536 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]        ; clk          ; clk         ; 0.000        ; 0.109      ; 2.840      ;
; 2.536 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]        ; clk          ; clk         ; 0.000        ; 0.109      ; 2.840      ;
; 2.536 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]        ; clk          ; clk         ; 0.000        ; 0.109      ; 2.840      ;
; 2.784 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED               ; clk          ; clk         ; 0.000        ; 0.028      ; 2.924      ;
; 3.465 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED               ; clk          ; clk         ; 0.000        ; 0.055      ; 3.632      ;
; 9.172 ; n_reset                      ; sd_controller:sd1|state.read_block_cmd   ; clk          ; clk         ; 0.000        ; 2.368      ; 3.735      ;
; 9.172 ; n_reset                      ; sd_controller:sd1|state.write_block_cmd  ; clk          ; clk         ; 0.000        ; 2.368      ; 3.735      ;
; 9.172 ; n_reset                      ; sd_controller:sd1|state.idle             ; clk          ; clk         ; 0.000        ; 2.368      ; 3.735      ;
; 9.172 ; n_reset                      ; sd_controller:sd1|state.cmd55            ; clk          ; clk         ; 0.000        ; 2.368      ; 3.735      ;
; 9.172 ; n_reset                      ; sd_controller:sd1|state.cmd58            ; clk          ; clk         ; 0.000        ; 2.368      ; 3.735      ;
; 9.172 ; n_reset                      ; sd_controller:sd1|sdCS                   ; clk          ; clk         ; 0.000        ; 2.368      ; 3.735      ;
; 9.269 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6]   ; clk          ; clk         ; 0.000        ; 2.382      ; 3.846      ;
; 9.269 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[2]   ; clk          ; clk         ; 0.000        ; 2.382      ; 3.846      ;
; 9.269 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5]   ; clk          ; clk         ; 0.000        ; 2.382      ; 3.846      ;
; 9.269 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[1]   ; clk          ; clk         ; 0.000        ; 2.382      ; 3.846      ;
; 9.269 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[7]   ; clk          ; clk         ; 0.000        ; 2.382      ; 3.846      ;
; 9.337 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[4]   ; clk          ; clk         ; 0.000        ; 2.385      ; 3.917      ;
; 9.337 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[0]   ; clk          ; clk         ; 0.000        ; 2.385      ; 3.917      ;
; 9.361 ; n_reset                      ; gpio:gpio1|reg_dat2[6]                   ; clk          ; clk         ; 0.000        ; 2.403      ; 3.959      ;
; 9.361 ; n_reset                      ; gpio:gpio1|reg_dat2[2]                   ; clk          ; clk         ; 0.000        ; 2.403      ; 3.959      ;
; 9.361 ; n_reset                      ; gpio:gpio1|reg_dat2[4]                   ; clk          ; clk         ; 0.000        ; 2.403      ; 3.959      ;
; 9.361 ; n_reset                      ; gpio:gpio1|reg_dat2[3]                   ; clk          ; clk         ; 0.000        ; 2.403      ; 3.959      ;
; 9.361 ; n_reset                      ; gpio:gpio1|reg_dat2[1]                   ; clk          ; clk         ; 0.000        ; 2.403      ; 3.959      ;
; 9.361 ; n_reset                      ; gpio:gpio1|reg_dat2[7]                   ; clk          ; clk         ; 0.000        ; 2.403      ; 3.959      ;
; 9.361 ; n_reset                      ; gpio:gpio1|reg_dat2[5]                   ; clk          ; clk         ; 0.000        ; 2.403      ; 3.959      ;
; 9.379 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[3]   ; clk          ; clk         ; 0.000        ; 2.384      ; 3.958      ;
; 9.434 ; n_reset                      ; gpio:gpio1|reg_ddr0[2]                   ; clk          ; clk         ; 0.000        ; 2.399      ; 4.028      ;
; 9.434 ; n_reset                      ; gpio:gpio1|reg_dat0[2]                   ; clk          ; clk         ; 0.000        ; 2.399      ; 4.028      ;
; 9.434 ; n_reset                      ; gpio:gpio1|reg_ddr0[1]                   ; clk          ; clk         ; 0.000        ; 2.399      ; 4.028      ;
; 9.434 ; n_reset                      ; gpio:gpio1|reg_dat0[1]                   ; clk          ; clk         ; 0.000        ; 2.399      ; 4.028      ;
; 9.434 ; n_reset                      ; gpio:gpio1|reg_ddr0[0]                   ; clk          ; clk         ; 0.000        ; 2.399      ; 4.028      ;
; 9.434 ; n_reset                      ; gpio:gpio1|reg_dat0[0]                   ; clk          ; clk         ; 0.000        ; 2.399      ; 4.028      ;
; 9.458 ; n_reset                      ; cpu09p:cpu1|state.single_op_read_state   ; clk          ; clk         ; 0.000        ; 2.420      ; 4.073      ;
; 9.506 ; n_reset                      ; cpu09p:cpu1|state.mul0_state             ; clk          ; clk         ; 0.000        ; 2.605      ; 4.306      ;
; 9.506 ; n_reset                      ; cpu09p:cpu1|state.mul1_state             ; clk          ; clk         ; 0.000        ; 2.605      ; 4.306      ;
; 9.506 ; n_reset                      ; cpu09p:cpu1|state.mul2_state             ; clk          ; clk         ; 0.000        ; 2.605      ; 4.306      ;
; 9.506 ; n_reset                      ; cpu09p:cpu1|state.mul3_state             ; clk          ; clk         ; 0.000        ; 2.605      ; 4.306      ;
; 9.526 ; n_reset                      ; cpu09p:cpu1|state.int_entire_state       ; clk          ; clk         ; 0.000        ; 2.406      ; 4.127      ;
; 9.543 ; n_reset                      ; cpu09p:cpu1|state.pulu_acca_state        ; clk          ; clk         ; 0.000        ; 2.348      ; 4.086      ;
; 9.543 ; n_reset                      ; cpu09p:cpu1|state.puls_cc_state          ; clk          ; clk         ; 0.000        ; 2.348      ; 4.086      ;
; 9.543 ; n_reset                      ; cpu09p:cpu1|state.puls_acca_state        ; clk          ; clk         ; 0.000        ; 2.348      ; 4.086      ;
; 9.547 ; n_reset                      ; sd_controller:sd1|state.write_block_byte ; clk          ; clk         ; 0.000        ; 2.389      ; 4.131      ;
; 9.576 ; n_reset                      ; cpu09p:cpu1|state.pshs_state             ; clk          ; clk         ; 0.000        ; 2.673      ; 4.444      ;
; 9.576 ; n_reset                      ; cpu09p:cpu1|state.rti_cc_state           ; clk          ; clk         ; 0.000        ; 2.673      ; 4.444      ;
; 9.576 ; n_reset                      ; cpu09p:cpu1|state.pull_return_hi_state   ; clk          ; clk         ; 0.000        ; 2.673      ; 4.444      ;
; 9.576 ; n_reset                      ; cpu09p:cpu1|state.pshu_state             ; clk          ; clk         ; 0.000        ; 2.673      ; 4.444      ;
; 9.576 ; n_reset                      ; cpu09p:cpu1|state.pull_return_lo_state   ; clk          ; clk         ; 0.000        ; 2.673      ; 4.444      ;
; 9.576 ; n_reset                      ; cpu09p:cpu1|state.rti_acca_state         ; clk          ; clk         ; 0.000        ; 2.673      ; 4.444      ;
; 9.576 ; n_reset                      ; cpu09p:cpu1|state.rti_accb_state         ; clk          ; clk         ; 0.000        ; 2.673      ; 4.444      ;
; 9.576 ; n_reset                      ; cpu09p:cpu1|state.rti_dp_state           ; clk          ; clk         ; 0.000        ; 2.673      ; 4.444      ;
; 9.576 ; n_reset                      ; cpu09p:cpu1|state.rti_pch_state          ; clk          ; clk         ; 0.000        ; 2.673      ; 4.444      ;
; 9.576 ; n_reset                      ; cpu09p:cpu1|state.rti_pcl_state          ; clk          ; clk         ; 0.000        ; 2.673      ; 4.444      ;
; 9.576 ; n_reset                      ; cpu09p:cpu1|state.puls_pcl_state         ; clk          ; clk         ; 0.000        ; 2.673      ; 4.444      ;
; 9.606 ; n_reset                      ; sd_controller:sd1|state.write_block_data ; clk          ; clk         ; 0.000        ; 2.387      ; 4.188      ;
+-------+------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.597 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.150 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 9.808 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.611 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.199 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+-------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 1.597 ; vduffd0                                 ; n_LED9          ; clk          ; clk         ; 20.000       ; 0.000      ; 3.403      ;
; 4.896 ; mem_mapper2:mm1|frt_i                   ; n_LED7          ; clk          ; clk         ; 20.000       ; -1.088     ; 4.016      ;
; 7.098 ; sd_controller:sd1|driveLED              ; driveLED        ; clk          ; clk         ; 20.000       ; -1.079     ; 1.823      ;
; 7.127 ; cpu09p:cpu1|state.int_nmimask_state     ; sRamAddress[0]  ; clk          ; clk         ; 20.000       ; -1.076     ; 6.797      ;
; 7.148 ; cpu09p:cpu1|state.pulu_dp_state         ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.191     ; 6.661      ;
; 7.183 ; cpu09p:cpu1|state.pulu_dp_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.191     ; 6.626      ;
; 7.184 ; cpu09p:cpu1|md[1]                       ; sRamAddress[0]  ; clk          ; clk         ; 20.000       ; -1.176     ; 6.640      ;
; 7.189 ; cpu09p:cpu1|state.int_ixh_state         ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.216     ; 6.595      ;
; 7.210 ; cpu09p:cpu1|state.pulu_accb_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.191     ; 6.599      ;
; 7.220 ; cpu09p:cpu1|md[0]                       ; sRamAddress[0]  ; clk          ; clk         ; 20.000       ; -1.147     ; 6.633      ;
; 7.224 ; cpu09p:cpu1|state.int_ixh_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.216     ; 6.560      ;
; 7.239 ; cpu09p:cpu1|state.cwai_state            ; sRamAddress[0]  ; clk          ; clk         ; 20.000       ; -1.200     ; 6.561      ;
; 7.240 ; cpu09p:cpu1|state.pulu_acca_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.667      ;
; 7.241 ; cpu09p:cpu1|state.int_irqmask_state     ; sRamAddress[0]  ; clk          ; clk         ; 20.000       ; -1.076     ; 6.683      ;
; 7.244 ; cpu09p:cpu1|state.pulu_accb_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.191     ; 6.565      ;
; 7.247 ; cpu09p:cpu1|state.puls_uph_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.135     ; 6.618      ;
; 7.257 ; cpu09p:cpu1|state.pulu_dp_state         ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.191     ; 6.552      ;
; 7.258 ; cpu09p:cpu1|state.pulu_dp_state         ; sRamAddress[9]  ; clk          ; clk         ; 20.000       ; -1.191     ; 6.551      ;
; 7.262 ; cpu09p:cpu1|state.int_uph_state         ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.216     ; 6.522      ;
; 7.262 ; cpu09p:cpu1|state.int_iyh_state         ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.216     ; 6.522      ;
; 7.263 ; cpu09p:cpu1|state.rti_iyh_state         ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.026     ; 6.711      ;
; 7.264 ; cpu09p:cpu1|state.tfr_state             ; sRamAddress[0]  ; clk          ; clk         ; 20.000       ; -1.135     ; 6.601      ;
; 7.264 ; cpu09p:cpu1|state.puls_iyl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.026     ; 6.710      ;
; 7.269 ; cpu09p:cpu1|state.pulu_acca_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.638      ;
; 7.271 ; cpu09p:cpu1|state.int_acca_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.216     ; 6.513      ;
; 7.274 ; cpu09p:cpu1|state.puls_dp_state         ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.191     ; 6.535      ;
; 7.275 ; cpu09p:cpu1|state.pshu_ixh_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.237     ; 6.488      ;
; 7.275 ; cpu09p:cpu1|state.pshu_pch_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.237     ; 6.488      ;
; 7.282 ; cpu09p:cpu1|state.puls_uph_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.135     ; 6.583      ;
; 7.290 ; cpu09p:cpu1|state.int_swimask_state     ; sRamAddress[0]  ; clk          ; clk         ; 20.000       ; -1.076     ; 6.634      ;
; 7.294 ; cpu09p:cpu1|state.rti_ixl_state         ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.026     ; 6.680      ;
; 7.295 ; cpu09p:cpu1|state.puls_ixh_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.026     ; 6.679      ;
; 7.295 ; cpu09p:cpu1|state.pshu_pcl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.237     ; 6.468      ;
; 7.297 ; cpu09p:cpu1|state.pull_return_hi_state  ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.275     ; 6.428      ;
; 7.297 ; cpu09p:cpu1|state.int_uph_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.216     ; 6.487      ;
; 7.297 ; cpu09p:cpu1|state.int_iyh_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.216     ; 6.487      ;
; 7.297 ; cpu09p:cpu1|state.pshu_ixl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.237     ; 6.466      ;
; 7.298 ; cpu09p:cpu1|state.rti_iyh_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.026     ; 6.676      ;
; 7.298 ; cpu09p:cpu1|state.int_ixh_state         ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.216     ; 6.486      ;
; 7.299 ; cpu09p:cpu1|state.puls_iyl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.026     ; 6.675      ;
; 7.299 ; cpu09p:cpu1|state.int_ixh_state         ; sRamAddress[9]  ; clk          ; clk         ; 20.000       ; -1.216     ; 6.485      ;
; 7.306 ; cpu09p:cpu1|state.rti_pch_state         ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.275     ; 6.419      ;
; 7.306 ; cpu09p:cpu1|state.int_acca_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.216     ; 6.478      ;
; 7.309 ; cpu09p:cpu1|state.puls_dp_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.191     ; 6.500      ;
; 7.310 ; cpu09p:cpu1|state.pshu_ixh_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.237     ; 6.453      ;
; 7.310 ; cpu09p:cpu1|state.pshu_pch_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.237     ; 6.453      ;
; 7.314 ; cpu09p:cpu1|state.pulu_dp_state         ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.191     ; 6.495      ;
; 7.317 ; cpu09p:cpu1|state.puls_accb_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.191     ; 6.492      ;
; 7.319 ; cpu09p:cpu1|state.pulu_accb_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.191     ; 6.490      ;
; 7.319 ; cpu09p:cpu1|state.pulu_accb_state       ; sRamAddress[9]  ; clk          ; clk         ; 20.000       ; -1.191     ; 6.490      ;
; 7.325 ; cpu09p:cpu1|state.int_iyl_state         ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.211     ; 6.464      ;
; 7.325 ; cpu09p:cpu1|state.int_upl_state         ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.211     ; 6.464      ;
; 7.329 ; cpu09p:cpu1|state.rti_ixl_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.026     ; 6.645      ;
; 7.330 ; cpu09p:cpu1|state.puls_ixh_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.026     ; 6.644      ;
; 7.330 ; cpu09p:cpu1|state.pshu_pcl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.237     ; 6.433      ;
; 7.332 ; cpu09p:cpu1|state.pull_return_hi_state  ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.275     ; 6.393      ;
; 7.332 ; cpu09p:cpu1|state.pshu_ixl_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.237     ; 6.431      ;
; 7.333 ; cpu09p:cpu1|state.andcc_state           ; sRamAddress[0]  ; clk          ; clk         ; 20.000       ; -1.200     ; 6.467      ;
; 7.341 ; cpu09p:cpu1|state.rti_pch_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.275     ; 6.384      ;
; 7.344 ; cpu09p:cpu1|state.int_ixl_state         ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.216     ; 6.440      ;
; 7.344 ; cpu09p:cpu1|state.pulu_acca_state       ; sRamAddress[9]  ; clk          ; clk         ; 20.000       ; -1.093     ; 6.563      ;
; 7.349 ; cpu09p:cpu1|state.pulu_acca_state       ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.558      ;
; 7.351 ; cpu09p:cpu1|state.rti_upl_state         ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.121     ; 6.528      ;
; 7.351 ; cpu09p:cpu1|state.rti_iyl_state         ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.026     ; 6.623      ;
; 7.352 ; cpu09p:cpu1|state.puls_accb_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.191     ; 6.457      ;
; 7.354 ; cpu09p:cpu1|state.exg1_state            ; sRamAddress[0]  ; clk          ; clk         ; 20.000       ; -1.135     ; 6.511      ;
; 7.355 ; cpu09p:cpu1|state.int_ixh_state         ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.216     ; 6.429      ;
; 7.356 ; cpu09p:cpu1|state.int_ixh_state         ; sRamData[6]     ; clk          ; clk         ; 20.000       ; -1.216     ; 6.428      ;
; 7.356 ; cpu09p:cpu1|state.puls_uph_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.135     ; 6.509      ;
; 7.357 ; cpu09p:cpu1|state.int_accb_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.216     ; 6.427      ;
; 7.357 ; cpu09p:cpu1|state.puls_uph_state        ; sRamAddress[9]  ; clk          ; clk         ; 20.000       ; -1.135     ; 6.508      ;
; 7.358 ; cpu09p:cpu1|state.pshu_iyh_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.237     ; 6.405      ;
; 7.358 ; cpu09p:cpu1|state.puls_acca_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.549      ;
; 7.359 ; cpu09p:cpu1|state.puls_ixl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.026     ; 6.615      ;
; 7.360 ; cpu09p:cpu1|state.int_iyl_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.211     ; 6.429      ;
; 7.360 ; cpu09p:cpu1|state.int_upl_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.211     ; 6.429      ;
; 7.362 ; cpu09p:cpu1|state.pshs_iyl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.200     ; 6.438      ;
; 7.364 ; cpu09p:cpu1|state.puls_cc_state         ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.093     ; 6.543      ;
; 7.371 ; cpu09p:cpu1|state.int_uph_state         ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.216     ; 6.413      ;
; 7.371 ; cpu09p:cpu1|state.int_iyh_state         ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.216     ; 6.413      ;
; 7.372 ; cpu09p:cpu1|state.rti_iyh_state         ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.026     ; 6.602      ;
; 7.372 ; cpu09p:cpu1|state.int_uph_state         ; sRamAddress[9]  ; clk          ; clk         ; 20.000       ; -1.216     ; 6.412      ;
; 7.372 ; cpu09p:cpu1|state.int_iyh_state         ; sRamAddress[9]  ; clk          ; clk         ; 20.000       ; -1.216     ; 6.412      ;
; 7.373 ; cpu09p:cpu1|state.rti_iyh_state         ; sRamAddress[9]  ; clk          ; clk         ; 20.000       ; -1.026     ; 6.601      ;
; 7.373 ; cpu09p:cpu1|state.puls_iyl_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.026     ; 6.601      ;
; 7.374 ; cpu09p:cpu1|state.puls_iyl_state        ; sRamAddress[9]  ; clk          ; clk         ; 20.000       ; -1.026     ; 6.600      ;
; 7.375 ; cpu09p:cpu1|state.pulu_accb_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.191     ; 6.434      ;
; 7.379 ; cpu09p:cpu1|state.int_ixl_state         ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.216     ; 6.405      ;
; 7.380 ; cpu09p:cpu1|state.int_acca_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.216     ; 6.404      ;
; 7.380 ; cpu09p:cpu1|state.pshu_iyl_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.237     ; 6.383      ;
; 7.381 ; cpu09p:cpu1|state.dual_op_write16_state ; sRamData[6]     ; clk          ; clk         ; 20.000       ; -1.146     ; 6.473      ;
; 7.381 ; cpu09p:cpu1|state.int_acca_state        ; sRamAddress[9]  ; clk          ; clk         ; 20.000       ; -1.216     ; 6.403      ;
; 7.382 ; cpu09p:cpu1|state.int_nmimask_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.076     ; 6.542      ;
; 7.382 ; cpu09p:cpu1|state.rti_acca_state        ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.275     ; 6.343      ;
; 7.383 ; cpu09p:cpu1|state.pshs_accb_state       ; sRamAddress[13] ; clk          ; clk         ; 20.000       ; -1.250     ; 6.367      ;
; 7.383 ; cpu09p:cpu1|state.puls_dp_state         ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.191     ; 6.426      ;
; 7.384 ; cpu09p:cpu1|state.pshu_ixh_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.237     ; 6.379      ;
; 7.384 ; cpu09p:cpu1|state.pshu_pch_state        ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.237     ; 6.379      ;
; 7.384 ; cpu09p:cpu1|state.puls_dp_state         ; sRamAddress[9]  ; clk          ; clk         ; 20.000       ; -1.191     ; 6.425      ;
; 7.385 ; cpu09p:cpu1|state.pshu_ixh_state        ; sRamAddress[9]  ; clk          ; clk         ; 20.000       ; -1.237     ; 6.378      ;
+-------+-----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                  ;
+-------+-----------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.150 ; SBCTextDisplayRGB:io1|charScanLine[3]         ; SBCTextDisplayRGB:io1|SansBoldRomReduced:\GEN_REDUCED_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_0gt3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.477      ;
; 0.153 ; bufferedUART:io2|rxCurrentByteBuffer[4]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.221      ; 0.478      ;
; 0.153 ; bufferedUART:io2|rxCurrentByteBuffer[5]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.221      ; 0.478      ;
; 0.156 ; bufferedUART:io2|rxCurrentByteBuffer[0]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.221      ; 0.481      ;
; 0.156 ; bufferedUART:io2|rxCurrentByteBuffer[2]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.221      ; 0.481      ;
; 0.161 ; SBCTextDisplayRGB:io1|dispCharWRData[0]       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_nvq3:auto_generated|ram_block1a0~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.222      ; 0.487      ;
; 0.164 ; bufferedUART:io2|rxCurrentByteBuffer[6]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.221      ; 0.489      ;
; 0.165 ; SBCTextDisplayRGB:io1|dispAttWRData[4]        ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_nvq3:auto_generated|ram_block1a4~portb_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.222      ; 0.491      ;
; 0.166 ; SBCTextDisplayRGB:io1|dispCharWRData[4]       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_nvq3:auto_generated|ram_block1a4~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.222      ; 0.492      ;
; 0.167 ; bufferedUART:io2|rxCurrentByteBuffer[7]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.221      ; 0.492      ;
; 0.167 ; bufferedUART:io2|rxInPointer[3]               ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                                           ; clk          ; clk         ; 0.000        ; 0.226      ; 0.497      ;
; 0.169 ; SBCTextDisplayRGB:io1|dispCharWRData[5]       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_nvq3:auto_generated|ram_block1a4~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.222      ; 0.495      ;
; 0.171 ; SBCTextDisplayRGB:io1|dispCharWRData[6]       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_nvq3:auto_generated|ram_block1a4~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.222      ; 0.497      ;
; 0.175 ; bufferedUART:io2|rxCurrentByteBuffer[3]       ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.221      ; 0.500      ;
; 0.179 ; mem_mapper2:mm1|tenable                       ; mem_mapper2:mm1|tenable                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.183 ; SBCTextDisplayRGB:io1|dispCharWRData[7]       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_nvq3:auto_generated|ram_block1a4~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.222      ; 0.509      ;
; 0.185 ; cpu09p:cpu1|pre_code[2]                       ; cpu09p:cpu1|pre_code[2]                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_mode                    ; sd_controller:sd1|cmd_mode                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[47]                 ; sd_controller:sd1|cmd_out[47]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[45]                 ; sd_controller:sd1|cmd_out[45]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[44]                 ; sd_controller:sd1|cmd_out[44]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[43]                 ; sd_controller:sd1|cmd_out[43]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[42]                 ; sd_controller:sd1|cmd_out[42]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[41]                 ; sd_controller:sd1|cmd_out[41]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[40]                 ; sd_controller:sd1|cmd_out[40]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:io2|txd                          ; bufferedUART:io2|txd                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:io2|txBuffer[7]                  ; bufferedUART:io2|txBuffer[7]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|ps2DataOut              ; SBCTextDisplayRGB:io1|ps2DataOut                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|kbWRParity              ; SBCTextDisplayRGB:io1|kbWRParity                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|ps2ClkOut               ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|led_on_count[0]             ; sd_controller:sd1|led_on_count[0]                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|data_sig[0]                 ; sd_controller:sd1|data_sig[0]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|attBold                 ; SBCTextDisplayRGB:io1|attBold                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|attInverse              ; SBCTextDisplayRGB:io1|attInverse                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|dout[5]                     ; sd_controller:sd1|dout[5]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|block_busy                  ; sd_controller:sd1|block_busy                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|dout[7]                     ; sd_controller:sd1|dout[7]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|dout[0]                     ; sd_controller:sd1|dout[0]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|paramCount[1]           ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|paramCount[2]           ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|paramCount[0]           ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|param3[0]               ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|param4[0]               ; SBCTextDisplayRGB:io1|param4[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|param1[0]               ; SBCTextDisplayRGB:io1|param1[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|dispState.dispWrite     ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|cursorVert[0]           ; SBCTextDisplayRGB:io1|cursorVert[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|cursorVert[3]           ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|cursorVert[2]           ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|dispWR                  ; SBCTextDisplayRGB:io1|dispWR                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:io2|txBitCount[0]                ; bufferedUART:io2|txBitCount[0]                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:io2|txBitCount[1]                ; bufferedUART:io2|txBitCount[1]                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:io2|txBitCount[2]                ; bufferedUART:io2|txBitCount[2]                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:io2|txBitCount[3]                ; bufferedUART:io2|txBitCount[3]                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:io2|txByteSent                   ; bufferedUART:io2|txByteSent                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|dout[1]                     ; sd_controller:sd1|dout[1]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|dout[3]                     ; sd_controller:sd1|dout[3]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|dout[4]                     ; sd_controller:sd1|dout[4]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|kbInPointer[1]          ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|kbInPointer[2]          ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|dout[2]                     ; sd_controller:sd1|dout[2]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:io2|rxdFiltered                  ; bufferedUART:io2|rxdFiltered                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|dout[6]                     ; sd_controller:sd1|dout[6]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|state.receive_byte          ; sd_controller:sd1|state.receive_byte                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|state.read_block_data       ; sd_controller:sd1|state.read_block_data                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|response_mode               ; sd_controller:sd1|response_mode                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|state.init                  ; sd_controller:sd1|state.init                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|return_state.cmd55          ; sd_controller:sd1|return_state.cmd55                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|return_state.acmd41         ; sd_controller:sd1|return_state.acmd41                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|state.send_regreq           ; sd_controller:sd1|state.send_regreq                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|state.send_cmd              ; sd_controller:sd1|state.send_cmd                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|state.receive_ocr_wait      ; sd_controller:sd1|state.receive_ocr_wait                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]          ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|nmi_enable                        ; cpu09p:cpu1|nmi_enable                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.int_nmimask_state     ; cpu09p:cpu1|saved_state.int_nmimask_state                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.reset_state           ; cpu09p:cpu1|saved_state.reset_state                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mem_mapper2:mm1|n_tint_i                      ; mem_mapper2:mm1|n_tint_i                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; cpu09p:cpu1|saved_state.dual_op_write8_state  ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.dual_op_read8_state   ; cpu09p:cpu1|saved_state.dual_op_read8_state                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|pre_code[0]                       ; cpu09p:cpu1|pre_code[0]                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.int_irqmask_state     ; cpu09p:cpu1|saved_state.int_irqmask_state                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.dual_op_read16_state  ; cpu09p:cpu1|saved_state.dual_op_read16_state                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.dual_op_write16_state ; cpu09p:cpu1|saved_state.dual_op_write16_state                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.jsr_state             ; cpu09p:cpu1|saved_state.jsr_state                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.vect_hi_state         ; cpu09p:cpu1|saved_state.vect_hi_state                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|op_code[7]                        ; cpu09p:cpu1|op_code[7]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|op_code[6]                        ; cpu09p:cpu1|op_code[6]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|op_code[5]                        ; cpu09p:cpu1|op_code[5]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|nmi_ack                           ; cpu09p:cpu1|nmi_ack                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state[1]                                      ; state[1]                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|nmi_req                           ; cpu09p:cpu1|nmi_req                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|cursorVert[4]           ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; sd_controller:sd1|sdCS                        ; sd_controller:sd1|sdCS                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[38]                 ; sd_controller:sd1|cmd_out[38]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[7]                  ; sd_controller:sd1|cmd_out[7]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[4]                  ; sd_controller:sd1|cmd_out[4]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[3]                  ; sd_controller:sd1|cmd_out[3]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|cmd_out[2]                  ; sd_controller:sd1|cmd_out[2]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|sdhc                        ; sd_controller:sd1|sdhc                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|dispByteSent            ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:io1|param2[0]               ; SBCTextDisplayRGB:io1|param2[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
+-------+-----------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                               ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.808  ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state         ; clk          ; clk         ; 20.000       ; 1.113      ; 3.312      ;
; 9.808  ; n_reset   ; cpu09p:cpu1|state.pulu_ixh_state        ; clk          ; clk         ; 20.000       ; 1.113      ; 3.312      ;
; 9.808  ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state        ; clk          ; clk         ; 20.000       ; 1.113      ; 3.312      ;
; 9.808  ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state        ; clk          ; clk         ; 20.000       ; 1.113      ; 3.312      ;
; 9.808  ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state        ; clk          ; clk         ; 20.000       ; 1.113      ; 3.312      ;
; 9.808  ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state        ; clk          ; clk         ; 20.000       ; 1.113      ; 3.312      ;
; 9.808  ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state        ; clk          ; clk         ; 20.000       ; 1.113      ; 3.312      ;
; 9.808  ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state        ; clk          ; clk         ; 20.000       ; 1.113      ; 3.312      ;
; 9.863  ; n_reset   ; cpu09p:cpu1|state.single_op_write_state ; clk          ; clk         ; 20.000       ; 1.080      ; 3.224      ;
; 9.863  ; n_reset   ; cpu09p:cpu1|state.fetch_state           ; clk          ; clk         ; 20.000       ; 1.080      ; 3.224      ;
; 9.863  ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state         ; clk          ; clk         ; 20.000       ; 1.080      ; 3.224      ;
; 9.863  ; n_reset   ; cpu09p:cpu1|state.vect_hi_state         ; clk          ; clk         ; 20.000       ; 1.080      ; 3.224      ;
; 9.863  ; n_reset   ; cpu09p:cpu1|state.vect_lo_state         ; clk          ; clk         ; 20.000       ; 1.080      ; 3.224      ;
; 9.863  ; n_reset   ; cpu09p:cpu1|state.extended_state        ; clk          ; clk         ; 20.000       ; 1.080      ; 3.224      ;
; 9.863  ; n_reset   ; cpu09p:cpu1|state.decode1_state         ; clk          ; clk         ; 20.000       ; 1.080      ; 3.224      ;
; 9.888  ; n_reset   ; cpu09p:cpu1|state.puls_ixh_state        ; clk          ; clk         ; 20.000       ; 0.984      ; 3.103      ;
; 9.888  ; n_reset   ; cpu09p:cpu1|state.puls_ixl_state        ; clk          ; clk         ; 20.000       ; 0.984      ; 3.103      ;
; 9.888  ; n_reset   ; cpu09p:cpu1|state.puls_iyh_state        ; clk          ; clk         ; 20.000       ; 0.984      ; 3.103      ;
; 9.888  ; n_reset   ; cpu09p:cpu1|state.puls_iyl_state        ; clk          ; clk         ; 20.000       ; 0.984      ; 3.103      ;
; 9.888  ; n_reset   ; cpu09p:cpu1|state.rti_ixh_state         ; clk          ; clk         ; 20.000       ; 0.984      ; 3.103      ;
; 9.888  ; n_reset   ; cpu09p:cpu1|state.rti_ixl_state         ; clk          ; clk         ; 20.000       ; 0.984      ; 3.103      ;
; 9.888  ; n_reset   ; cpu09p:cpu1|state.rti_iyh_state         ; clk          ; clk         ; 20.000       ; 0.984      ; 3.103      ;
; 9.888  ; n_reset   ; cpu09p:cpu1|state.rti_iyl_state         ; clk          ; clk         ; 20.000       ; 0.984      ; 3.103      ;
; 9.906  ; n_reset   ; cpu09p:cpu1|state.int_irq_state         ; clk          ; clk         ; 20.000       ; 1.062      ; 3.163      ;
; 9.906  ; n_reset   ; cpu09p:cpu1|state.int_irq1_state        ; clk          ; clk         ; 20.000       ; 1.062      ; 3.163      ;
; 9.906  ; n_reset   ; cpu09p:cpu1|state.int_nmi_state         ; clk          ; clk         ; 20.000       ; 1.062      ; 3.163      ;
; 9.906  ; n_reset   ; cpu09p:cpu1|state.int_nmi1_state        ; clk          ; clk         ; 20.000       ; 1.062      ; 3.163      ;
; 9.906  ; n_reset   ; cpu09p:cpu1|state.jsr_state             ; clk          ; clk         ; 20.000       ; 1.062      ; 3.163      ;
; 9.906  ; n_reset   ; cpu09p:cpu1|state.pulu_state            ; clk          ; clk         ; 20.000       ; 1.062      ; 3.163      ;
; 9.906  ; n_reset   ; cpu09p:cpu1|state.puls_state            ; clk          ; clk         ; 20.000       ; 1.062      ; 3.163      ;
; 9.906  ; n_reset   ; cpu09p:cpu1|state.int_cwai_state        ; clk          ; clk         ; 20.000       ; 1.062      ; 3.163      ;
; 9.906  ; n_reset   ; cpu09p:cpu1|state.sync_state            ; clk          ; clk         ; 20.000       ; 1.062      ; 3.163      ;
; 9.906  ; n_reset   ; cpu09p:cpu1|state.rti_entire_state      ; clk          ; clk         ; 20.000       ; 1.062      ; 3.163      ;
; 9.906  ; n_reset   ; cpu09p:cpu1|state.reset_state           ; clk          ; clk         ; 20.000       ; 1.062      ; 3.163      ;
; 9.908  ; n_reset   ; cpu09p:cpu1|nmi_req                     ; clk          ; clk         ; 20.000       ; 1.064      ; 3.163      ;
; 9.911  ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state      ; clk          ; clk         ; 20.000       ; 1.245      ; 3.341      ;
; 9.911  ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state       ; clk          ; clk         ; 20.000       ; 1.245      ; 3.341      ;
; 9.911  ; n_reset   ; cpu09p:cpu1|state.pcrel8_state          ; clk          ; clk         ; 20.000       ; 1.245      ; 3.341      ;
; 9.911  ; n_reset   ; cpu09p:cpu1|state.index8_state          ; clk          ; clk         ; 20.000       ; 1.245      ; 3.341      ;
; 9.911  ; n_reset   ; cpu09p:cpu1|state.index16_2_state       ; clk          ; clk         ; 20.000       ; 1.245      ; 3.341      ;
; 9.934  ; n_reset   ; cpu09p:cpu1|state.mul_state             ; clk          ; clk         ; 20.000       ; 1.075      ; 3.148      ;
; 9.934  ; n_reset   ; cpu09p:cpu1|state.mulea_state           ; clk          ; clk         ; 20.000       ; 1.075      ; 3.148      ;
; 9.934  ; n_reset   ; cpu09p:cpu1|state.muld_state            ; clk          ; clk         ; 20.000       ; 1.075      ; 3.148      ;
; 9.934  ; n_reset   ; cpu09p:cpu1|state.mul4_state            ; clk          ; clk         ; 20.000       ; 1.075      ; 3.148      ;
; 9.934  ; n_reset   ; cpu09p:cpu1|state.mul5_state            ; clk          ; clk         ; 20.000       ; 1.075      ; 3.148      ;
; 9.934  ; n_reset   ; cpu09p:cpu1|state.mul6_state            ; clk          ; clk         ; 20.000       ; 1.075      ; 3.148      ;
; 9.934  ; n_reset   ; cpu09p:cpu1|state.mul7_state            ; clk          ; clk         ; 20.000       ; 1.075      ; 3.148      ;
; 9.934  ; n_reset   ; cpu09p:cpu1|state.puls_upl_state        ; clk          ; clk         ; 20.000       ; 1.075      ; 3.148      ;
; 9.934  ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state        ; clk          ; clk         ; 20.000       ; 1.075      ; 3.148      ;
; 9.934  ; n_reset   ; cpu09p:cpu1|state.rti_uph_state         ; clk          ; clk         ; 20.000       ; 1.075      ; 3.148      ;
; 9.934  ; n_reset   ; cpu09p:cpu1|state.rti_upl_state         ; clk          ; clk         ; 20.000       ; 1.075      ; 3.148      ;
; 9.934  ; n_reset   ; cpu09p:cpu1|state.indirect3_state       ; clk          ; clk         ; 20.000       ; 1.075      ; 3.148      ;
; 9.995  ; n_reset   ; cpu09p:cpu1|state.decode3_state         ; clk          ; clk         ; 20.000       ; 1.151      ; 3.163      ;
; 9.995  ; n_reset   ; cpu09p:cpu1|state.decode2_state         ; clk          ; clk         ; 20.000       ; 1.151      ; 3.163      ;
; 9.995  ; n_reset   ; cpu09p:cpu1|state.orcc_state            ; clk          ; clk         ; 20.000       ; 1.151      ; 3.163      ;
; 9.995  ; n_reset   ; cpu09p:cpu1|state.andcc_state           ; clk          ; clk         ; 20.000       ; 1.151      ; 3.163      ;
; 9.995  ; n_reset   ; cpu09p:cpu1|state.pshs_iyl_state        ; clk          ; clk         ; 20.000       ; 1.151      ; 3.163      ;
; 9.995  ; n_reset   ; cpu09p:cpu1|state.cwai_state            ; clk          ; clk         ; 20.000       ; 1.151      ; 3.163      ;
; 9.995  ; n_reset   ; cpu09p:cpu1|state.exg_state             ; clk          ; clk         ; 20.000       ; 1.151      ; 3.163      ;
; 10.047 ; n_reset   ; mem_mapper2:mm1|nmiDly[1]               ; clk          ; clk         ; 20.000       ; 1.044      ; 3.004      ;
; 10.047 ; n_reset   ; mem_mapper2:mm1|nmiDly[2]               ; clk          ; clk         ; 20.000       ; 1.044      ; 3.004      ;
; 10.047 ; n_reset   ; mem_mapper2:mm1|nmiDly[3]               ; clk          ; clk         ; 20.000       ; 1.044      ; 3.004      ;
; 10.047 ; n_reset   ; mem_mapper2:mm1|nmiDly[4]               ; clk          ; clk         ; 20.000       ; 1.044      ; 3.004      ;
; 10.047 ; n_reset   ; mem_mapper2:mm1|nmiDly[0]               ; clk          ; clk         ; 20.000       ; 1.044      ; 3.004      ;
; 10.047 ; n_reset   ; mem_mapper2:mm1|nmi_i                   ; clk          ; clk         ; 20.000       ; 1.044      ; 3.004      ;
; 10.068 ; n_reset   ; cpu09p:cpu1|fic                         ; clk          ; clk         ; 20.000       ; 1.062      ; 3.001      ;
; 10.096 ; n_reset   ; cpu09p:cpu1|state.pshs_dp_state         ; clk          ; clk         ; 20.000       ; 1.200      ; 3.111      ;
; 10.096 ; n_reset   ; cpu09p:cpu1|state.pshs_accb_state       ; clk          ; clk         ; 20.000       ; 1.200      ; 3.111      ;
; 10.096 ; n_reset   ; cpu09p:cpu1|state.puls_pch_state        ; clk          ; clk         ; 20.000       ; 1.200      ; 3.111      ;
; 10.108 ; n_reset   ; mem_mapper2:mm1|tenable                 ; clk          ; clk         ; 20.000       ; 1.229      ; 3.128      ;
; 10.108 ; n_reset   ; mem_mapper2:mm1|n_tint_i                ; clk          ; clk         ; 20.000       ; 1.229      ; 3.128      ;
; 10.118 ; n_reset   ; mem_mapper2:mm1|mmuEn                   ; clk          ; clk         ; 20.000       ; 1.069      ; 2.958      ;
; 10.149 ; n_reset   ; cpu09p:cpu1|state.int_swimask_state     ; clk          ; clk         ; 20.000       ; 1.032      ; 2.890      ;
; 10.149 ; n_reset   ; cpu09p:cpu1|state.int_irqmask_state     ; clk          ; clk         ; 20.000       ; 1.032      ; 2.890      ;
; 10.149 ; n_reset   ; cpu09p:cpu1|state.int_nmimask_state     ; clk          ; clk         ; 20.000       ; 1.032      ; 2.890      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.int_upl_state         ; clk          ; clk         ; 20.000       ; 1.162      ; 2.992      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.int_iyl_state         ; clk          ; clk         ; 20.000       ; 1.162      ; 2.992      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state        ; clk          ; clk         ; 20.000       ; 1.162      ; 2.992      ;
; 10.181 ; n_reset   ; cpu09p:cpu1|nmi_ack                     ; clk          ; clk         ; 20.000       ; 1.064      ; 2.890      ;
; 10.184 ; n_reset   ; mem_mapper2:mm1|tcount[0]               ; clk          ; clk         ; 20.000       ; 1.045      ; 2.868      ;
; 10.184 ; n_reset   ; mem_mapper2:mm1|tcount[1]               ; clk          ; clk         ; 20.000       ; 1.045      ; 2.868      ;
; 10.184 ; n_reset   ; mem_mapper2:mm1|tcount[2]               ; clk          ; clk         ; 20.000       ; 1.045      ; 2.868      ;
; 10.184 ; n_reset   ; mem_mapper2:mm1|tcount[3]               ; clk          ; clk         ; 20.000       ; 1.045      ; 2.868      ;
; 10.184 ; n_reset   ; mem_mapper2:mm1|tcount[4]               ; clk          ; clk         ; 20.000       ; 1.045      ; 2.868      ;
; 10.184 ; n_reset   ; mem_mapper2:mm1|tcount[5]               ; clk          ; clk         ; 20.000       ; 1.045      ; 2.868      ;
; 10.184 ; n_reset   ; mem_mapper2:mm1|tcount[6]               ; clk          ; clk         ; 20.000       ; 1.045      ; 2.868      ;
; 10.184 ; n_reset   ; mem_mapper2:mm1|tcount[7]               ; clk          ; clk         ; 20.000       ; 1.045      ; 2.868      ;
; 10.184 ; n_reset   ; mem_mapper2:mm1|tcount[8]               ; clk          ; clk         ; 20.000       ; 1.045      ; 2.868      ;
; 10.184 ; n_reset   ; mem_mapper2:mm1|tcount[9]               ; clk          ; clk         ; 20.000       ; 1.045      ; 2.868      ;
; 10.184 ; n_reset   ; cpu09p:cpu1|state.indexed_state         ; clk          ; clk         ; 20.000       ; 1.157      ; 2.980      ;
; 10.193 ; n_reset   ; cpu09p:cpu1|state.postincr1_state       ; clk          ; clk         ; 20.000       ; 1.089      ; 2.903      ;
; 10.193 ; n_reset   ; cpu09p:cpu1|state.postincr2_state       ; clk          ; clk         ; 20.000       ; 1.089      ; 2.903      ;
; 10.193 ; n_reset   ; cpu09p:cpu1|state.puls_uph_state        ; clk          ; clk         ; 20.000       ; 1.089      ; 2.903      ;
; 10.200 ; n_reset   ; cpu09p:cpu1|state.tfr_state             ; clk          ; clk         ; 20.000       ; 1.089      ; 2.896      ;
; 10.200 ; n_reset   ; gpio:gpio1|reg_dat2[0]                  ; clk          ; clk         ; 20.000       ; 1.064      ; 2.871      ;
; 10.200 ; n_reset   ; cpu09p:cpu1|state.exg1_state            ; clk          ; clk         ; 20.000       ; 1.089      ; 2.896      ;
; 10.200 ; n_reset   ; cpu09p:cpu1|state.exg2_state            ; clk          ; clk         ; 20.000       ; 1.089      ; 2.896      ;
; 10.201 ; n_reset   ; cpu09p:cpu1|state.indexaddr_state       ; clk          ; clk         ; 20.000       ; 1.090      ; 2.896      ;
; 10.201 ; n_reset   ; cpu09p:cpu1|state.lbranch_state         ; clk          ; clk         ; 20.000       ; 1.090      ; 2.896      ;
; 10.201 ; n_reset   ; cpu09p:cpu1|state.pcrel16_state         ; clk          ; clk         ; 20.000       ; 1.090      ; 2.896      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                  ;
+-------+------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.611 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.731      ;
; 0.611 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.731      ;
; 0.611 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.731      ;
; 0.611 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.731      ;
; 0.611 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.731      ;
; 0.611 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.731      ;
; 0.771 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle           ; clk          ; clk         ; 0.000        ; 0.048      ; 0.903      ;
; 0.771 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.903      ;
; 0.771 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]          ; clk          ; clk         ; 0.000        ; 0.048      ; 0.903      ;
; 0.771 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]          ; clk          ; clk         ; 0.000        ; 0.048      ; 0.903      ;
; 0.771 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]          ; clk          ; clk         ; 0.000        ; 0.048      ; 0.903      ;
; 0.771 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]          ; clk          ; clk         ; 0.000        ; 0.048      ; 0.903      ;
; 0.771 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.903      ;
; 0.811 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle           ; clk          ; clk         ; 0.000        ; 0.058      ; 0.953      ;
; 0.811 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit        ; clk          ; clk         ; 0.000        ; 0.058      ; 0.953      ;
; 0.811 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit        ; clk          ; clk         ; 0.000        ; 0.058      ; 0.953      ;
; 0.811 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent             ; clk          ; clk         ; 0.000        ; 0.058      ; 0.953      ;
; 0.953 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]         ; clk          ; clk         ; 0.000        ; 0.053      ; 1.090      ;
; 0.953 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]         ; clk          ; clk         ; 0.000        ; 0.053      ; 1.090      ;
; 0.953 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]         ; clk          ; clk         ; 0.000        ; 0.053      ; 1.090      ;
; 0.953 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]         ; clk          ; clk         ; 0.000        ; 0.053      ; 1.090      ;
; 0.953 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]         ; clk          ; clk         ; 0.000        ; 0.053      ; 1.090      ;
; 0.953 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]         ; clk          ; clk         ; 0.000        ; 0.053      ; 1.090      ;
; 0.958 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]       ; clk          ; clk         ; 0.000        ; 0.042      ; 1.084      ;
; 0.958 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]       ; clk          ; clk         ; 0.000        ; 0.042      ; 1.084      ;
; 0.958 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]       ; clk          ; clk         ; 0.000        ; 0.042      ; 1.084      ;
; 0.958 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]       ; clk          ; clk         ; 0.000        ; 0.042      ; 1.084      ;
; 0.958 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]       ; clk          ; clk         ; 0.000        ; 0.042      ; 1.084      ;
; 0.958 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]       ; clk          ; clk         ; 0.000        ; 0.042      ; 1.084      ;
; 0.958 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]       ; clk          ; clk         ; 0.000        ; 0.042      ; 1.084      ;
; 0.958 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]       ; clk          ; clk         ; 0.000        ; 0.042      ; 1.084      ;
; 1.090 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.238      ;
; 1.090 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.238      ;
; 1.090 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.238      ;
; 1.090 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.238      ;
; 1.090 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.238      ;
; 1.090 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.238      ;
; 1.106 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.251      ;
; 1.106 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.251      ;
; 1.106 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.251      ;
; 1.106 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.251      ;
; 1.229 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]       ; clk          ; clk         ; 0.000        ; 0.060      ; 1.373      ;
; 1.229 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]       ; clk          ; clk         ; 0.000        ; 0.060      ; 1.373      ;
; 1.229 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]       ; clk          ; clk         ; 0.000        ; 0.060      ; 1.373      ;
; 1.229 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]       ; clk          ; clk         ; 0.000        ; 0.060      ; 1.373      ;
; 1.229 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]       ; clk          ; clk         ; 0.000        ; 0.060      ; 1.373      ;
; 1.229 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]       ; clk          ; clk         ; 0.000        ; 0.060      ; 1.373      ;
; 1.229 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]       ; clk          ; clk         ; 0.000        ; 0.060      ; 1.373      ;
; 1.229 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]       ; clk          ; clk         ; 0.000        ; 0.060      ; 1.373      ;
; 1.335 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED              ; clk          ; clk         ; 0.000        ; 0.010      ; 1.403      ;
; 1.596 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED              ; clk          ; clk         ; 0.000        ; 0.028      ; 1.682      ;
; 8.557 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[6]  ; clk          ; clk         ; 0.000        ; 1.098      ; 1.739      ;
; 8.557 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[2]  ; clk          ; clk         ; 0.000        ; 1.098      ; 1.739      ;
; 8.557 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[5]  ; clk          ; clk         ; 0.000        ; 1.098      ; 1.739      ;
; 8.557 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[1]  ; clk          ; clk         ; 0.000        ; 1.098      ; 1.739      ;
; 8.557 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[7]  ; clk          ; clk         ; 0.000        ; 1.098      ; 1.739      ;
; 8.563 ; n_reset                      ; sd_controller:sd1|state.read_block_cmd  ; clk          ; clk         ; 0.000        ; 1.087      ; 1.734      ;
; 8.563 ; n_reset                      ; sd_controller:sd1|state.write_block_cmd ; clk          ; clk         ; 0.000        ; 1.087      ; 1.734      ;
; 8.563 ; n_reset                      ; sd_controller:sd1|state.idle            ; clk          ; clk         ; 0.000        ; 1.087      ; 1.734      ;
; 8.563 ; n_reset                      ; sd_controller:sd1|state.cmd55           ; clk          ; clk         ; 0.000        ; 1.087      ; 1.734      ;
; 8.563 ; n_reset                      ; sd_controller:sd1|state.cmd58           ; clk          ; clk         ; 0.000        ; 1.087      ; 1.734      ;
; 8.563 ; n_reset                      ; sd_controller:sd1|sdCS                  ; clk          ; clk         ; 0.000        ; 1.087      ; 1.734      ;
; 8.607 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[4]  ; clk          ; clk         ; 0.000        ; 1.101      ; 1.792      ;
; 8.607 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[0]  ; clk          ; clk         ; 0.000        ; 1.101      ; 1.792      ;
; 8.614 ; n_reset                      ; SBCTextDisplayRGB:io1|dispAttWRData[3]  ; clk          ; clk         ; 0.000        ; 1.102      ; 1.800      ;
; 8.617 ; n_reset                      ; gpio:gpio1|reg_dat2[6]                  ; clk          ; clk         ; 0.000        ; 1.110      ; 1.811      ;
; 8.617 ; n_reset                      ; gpio:gpio1|reg_dat2[2]                  ; clk          ; clk         ; 0.000        ; 1.110      ; 1.811      ;
; 8.617 ; n_reset                      ; gpio:gpio1|reg_dat2[4]                  ; clk          ; clk         ; 0.000        ; 1.110      ; 1.811      ;
; 8.617 ; n_reset                      ; gpio:gpio1|reg_dat2[3]                  ; clk          ; clk         ; 0.000        ; 1.110      ; 1.811      ;
; 8.617 ; n_reset                      ; gpio:gpio1|reg_dat2[1]                  ; clk          ; clk         ; 0.000        ; 1.110      ; 1.811      ;
; 8.617 ; n_reset                      ; gpio:gpio1|reg_dat2[7]                  ; clk          ; clk         ; 0.000        ; 1.110      ; 1.811      ;
; 8.617 ; n_reset                      ; gpio:gpio1|reg_dat2[5]                  ; clk          ; clk         ; 0.000        ; 1.110      ; 1.811      ;
; 8.629 ; n_reset                      ; cpu09p:cpu1|state.single_op_read_state  ; clk          ; clk         ; 0.000        ; 1.141      ; 1.854      ;
; 8.644 ; n_reset                      ; gpio:gpio1|reg_ddr0[2]                  ; clk          ; clk         ; 0.000        ; 1.108      ; 1.836      ;
; 8.644 ; n_reset                      ; gpio:gpio1|reg_dat0[2]                  ; clk          ; clk         ; 0.000        ; 1.108      ; 1.836      ;
; 8.644 ; n_reset                      ; gpio:gpio1|reg_ddr0[1]                  ; clk          ; clk         ; 0.000        ; 1.108      ; 1.836      ;
; 8.644 ; n_reset                      ; gpio:gpio1|reg_dat0[1]                  ; clk          ; clk         ; 0.000        ; 1.108      ; 1.836      ;
; 8.644 ; n_reset                      ; gpio:gpio1|reg_ddr0[0]                  ; clk          ; clk         ; 0.000        ; 1.108      ; 1.836      ;
; 8.644 ; n_reset                      ; gpio:gpio1|reg_dat0[0]                  ; clk          ; clk         ; 0.000        ; 1.108      ; 1.836      ;
; 8.648 ; n_reset                      ; cpu09p:cpu1|state.mul0_state            ; clk          ; clk         ; 0.000        ; 1.240      ; 1.972      ;
; 8.648 ; n_reset                      ; cpu09p:cpu1|state.mul1_state            ; clk          ; clk         ; 0.000        ; 1.240      ; 1.972      ;
; 8.648 ; n_reset                      ; cpu09p:cpu1|state.mul2_state            ; clk          ; clk         ; 0.000        ; 1.240      ; 1.972      ;
; 8.648 ; n_reset                      ; cpu09p:cpu1|state.mul3_state            ; clk          ; clk         ; 0.000        ; 1.240      ; 1.972      ;
; 8.669 ; n_reset                      ; cpu09p:cpu1|state.pshs_state            ; clk          ; clk         ; 0.000        ; 1.275      ; 2.028      ;
; 8.669 ; n_reset                      ; cpu09p:cpu1|state.rti_cc_state          ; clk          ; clk         ; 0.000        ; 1.275      ; 2.028      ;
; 8.669 ; n_reset                      ; cpu09p:cpu1|state.pull_return_hi_state  ; clk          ; clk         ; 0.000        ; 1.275      ; 2.028      ;
; 8.669 ; n_reset                      ; cpu09p:cpu1|state.pshu_state            ; clk          ; clk         ; 0.000        ; 1.275      ; 2.028      ;
; 8.669 ; n_reset                      ; cpu09p:cpu1|state.pull_return_lo_state  ; clk          ; clk         ; 0.000        ; 1.275      ; 2.028      ;
; 8.669 ; n_reset                      ; cpu09p:cpu1|state.rti_acca_state        ; clk          ; clk         ; 0.000        ; 1.275      ; 2.028      ;
; 8.669 ; n_reset                      ; cpu09p:cpu1|state.rti_accb_state        ; clk          ; clk         ; 0.000        ; 1.275      ; 2.028      ;
; 8.669 ; n_reset                      ; cpu09p:cpu1|state.rti_dp_state          ; clk          ; clk         ; 0.000        ; 1.275      ; 2.028      ;
; 8.669 ; n_reset                      ; cpu09p:cpu1|state.rti_pch_state         ; clk          ; clk         ; 0.000        ; 1.275      ; 2.028      ;
; 8.669 ; n_reset                      ; cpu09p:cpu1|state.rti_pcl_state         ; clk          ; clk         ; 0.000        ; 1.275      ; 2.028      ;
; 8.669 ; n_reset                      ; cpu09p:cpu1|state.puls_pcl_state        ; clk          ; clk         ; 0.000        ; 1.275      ; 2.028      ;
; 8.690 ; n_reset                      ; cpu09p:cpu1|state.pulu_acca_state       ; clk          ; clk         ; 0.000        ; 1.093      ; 1.867      ;
; 8.690 ; n_reset                      ; cpu09p:cpu1|state.puls_cc_state         ; clk          ; clk         ; 0.000        ; 1.093      ; 1.867      ;
; 8.690 ; n_reset                      ; cpu09p:cpu1|state.puls_acca_state       ; clk          ; clk         ; 0.000        ; 1.093      ; 1.867      ;
; 8.708 ; n_reset                      ; cpu09p:cpu1|state.int_entire_state      ; clk          ; clk         ; 0.000        ; 1.121      ; 1.913      ;
; 8.715 ; n_reset                      ; cpu09p:cpu1|state.pshu_pcl_state        ; clk          ; clk         ; 0.000        ; 1.237      ; 2.036      ;
; 8.715 ; n_reset                      ; cpu09p:cpu1|state.pshu_pch_state        ; clk          ; clk         ; 0.000        ; 1.237      ; 2.036      ;
+-------+------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.442  ; 0.150 ; 8.605    ; 0.611   ; 9.199               ;
;  clk             ; -2.442  ; 0.150 ; 8.605    ; 0.611   ; 9.199               ;
; Design-wide TNS  ; -22.015 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; -22.015 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_LED9          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamAddress[18] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamCS2       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rts1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hSync           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vSync           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdCS            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; driveLED        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamData[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamData[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamData[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamData[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamData[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamData[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamData[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sRamData[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Data         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------+
; Input Transition Times                                         ;
+-------------+--------------+-----------------+-----------------+
; Pin         ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------+--------------+-----------------+-----------------+
; sRamData[0] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sRamData[1] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sRamData[2] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sRamData[3] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sRamData[4] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sRamData[5] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sRamData[6] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sRamData[7] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Clk      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Data     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[0]    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[1]    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio0[2]    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[0]    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[1]    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[2]    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[3]    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[4]    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[5]    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[6]    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; gpio2[7]    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; vduffd0     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; n_reset     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdMISO      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rxd1        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sRamAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; sRamAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sRamAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sRamAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sRamAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sRamAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sRamAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sRamAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sRamAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sRamAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; sRamAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sRamAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sRamAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sRamAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sRamAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sRamAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sRamAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sRamAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sRamAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; n_sRamCS2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; sRamData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sRamData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sRamData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sRamData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sRamData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sRamData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sRamData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; sRamData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sRamAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; sRamAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sRamAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sRamAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sRamAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sRamAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sRamAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sRamAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sRamAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sRamAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; sRamAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sRamAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sRamAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sRamAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sRamAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sRamAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sRamAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sRamAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sRamAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamCS2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; sRamData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sRamData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sRamData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sRamData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sRamData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sRamData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sRamData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; sRamData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; n_LED7          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; n_LED9          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sRamAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sRamAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sRamAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sRamAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sRamAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sRamAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sRamAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sRamAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sRamAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sRamAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sRamAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sRamAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sRamAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sRamAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sRamAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sRamAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sRamAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sRamAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sRamAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sRamCS2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; sRamData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sRamData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sRamData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sRamData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sRamData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sRamData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sRamData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sRamData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; gpio0[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; gpio0[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; gpio0[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; gpio2[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; gpio2[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; gpio2[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; gpio2[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; gpio2[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; gpio2[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; gpio2[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; gpio2[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 37325290 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 37325290 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 293      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 293      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+---------------------------------------------------+
; Clock Status Summary                              ;
+--------------------+-------+------+---------------+
; Target             ; Clock ; Type ; Status        ;
+--------------------+-------+------+---------------+
; clk                ; clk   ; Base ; Constrained   ;
; cpu09p:cpu1|ea[10] ;       ; Base ; Unconstrained ;
; vduffd0            ;       ; Base ; Unconstrained ;
+--------------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; gpio0[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; gpio0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; gpio0[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; gpio0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; gpio2[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Fri Nov 08 19:37:52 2019
Info: Command: quartus_sta MicrocomputerPCB -c MicrocomputerPCB
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'MicrocomputerPCB.out.sdc'
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(70): rxd2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
Warning (332049): Ignored set_input_delay at MicrocomputerPCB.out.sdc(70): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
    Info (332050): set_input_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {rxd2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(98): rts2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(98): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {rts2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(130): txd2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(130): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {txd2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(132): video could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(132): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {video}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(139): videoSync could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(139): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {videoSync}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_RETRO-EP4/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register bufferedUART:io2|rxReadPointer[2] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|host_write_flag is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.442
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.442             -22.015 clk 
Info (332146): Worst-case hold slack is 0.429
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.429               0.000 clk 
Info (332146): Worst-case recovery slack is 8.605
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.605               0.000 clk 
Info (332146): Worst-case removal slack is 1.407
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.407               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.499
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.499               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register bufferedUART:io2|rxReadPointer[2] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|host_write_flag is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.342              -7.282 clk 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 clk 
Info (332146): Worst-case recovery slack is 8.889
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.889               0.000 clk 
Info (332146): Worst-case removal slack is 1.306
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.306               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.414
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.414               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register bufferedUART:io2|rxReadPointer[2] is being clocked by vduffd0
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|host_write_flag is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 1.597
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.597               0.000 clk 
Info (332146): Worst-case hold slack is 0.150
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.150               0.000 clk 
Info (332146): Worst-case recovery slack is 9.808
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.808               0.000 clk 
Info (332146): Worst-case removal slack is 0.611
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.611               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.199               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 25 warnings
    Info: Peak virtual memory: 4823 megabytes
    Info: Processing ended: Fri Nov 08 19:37:59 2019
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:09


