## 캐시 메모리
### CPU 정보 Tool: CPU-Z

### 캐시 메모리, 라인 수 계산
1. i3, i5, i7 등 64bit에서는 캐시 메모리의 크기가 동일하다. 단, Core 수에 따라 총 캐시 메모리 크기는 달라질 수 있다.
2. 전체 캐시 메모리(해당 레벨): 작업 관리자->성능 메뉴에서 캐시 정보(L1..3)
3. 캐시 메모리 1개의 크기(데이터 영역)
<pre><code>
단일 캐시 메모리 크기 = 전체 캐시 메모리 / (Core 개수(실제 Core 개수, 논리 프로세서 x) + 2(영역 개수: 데이터, 코드))
</code></pre>
4. 캐시 라인 수
<pre><code>
L1 캐시 정보가 128KB인 경우 - 128/2/2 = 32KB(단일 캐시 메모리)
데이터 캐시 라인 수 = 32KB / 64(캐시 라인 크기) = 512
</code></pre>
5. 캐시 메모리 내 캐시라인 적재
	1) 기본적으로 주소값이 32bit라면 LSB부터 6bit(offset), 9bit(Index), 17bit(Tag)로 영역을 나눈다.
	<pre><code>
	offset: 캐시 라인 단위 영역
	Index: 캐시 라인 수 영역
	tag: Index가 몇 번째 Block을 가리키는지에 대한 영역
	</code></pre>
	
### TLB
1. N-way
	1) 1-way: 데이터를 캐시 메모리에 적재 혹은 탐색 시 1개의 index에 1개의 tag가 매칭되는 방법이다. 데이터가 적재될 때 Index가 같으면 데이터를 덮어쓴다.
		* 프로그램의 대부분은 사용되는 영역이 몰려있다.(좁은 지역성) 멀티 프로세스 방식으로 발전하면서 1-way의 방식은 캐시 히트율 면에서 안 좋아졌다.
	2) N-way: 1-way를 개선하기 위해 도입되었다. 1개의 index에 n개의 Tag에 대한 메모리를 저장하는 방법이다. n-way를 도입하면 Index의 크기가 /n만큼 줄어든다.
	<pre><code>
	// 8-way 예시
	Index(6bit) 	tag(20bit)
	0x1F			0xFFFF0		=> 0xFFFF 0F80 주소의 64byte 캐시 라인 정보 
					0xFFFF1		=> 0xFFFF 1F80 주소의 64byte 캐시 라인 정보 
					0xFFFF3..
	0x3F			0xFFFF0		=> 0xFFFF 0FC0 주소의 64byte 캐시 라인 정보
					0xFFFF1
					...
	// 8-way의 Index, tag 변화
	Index 	= 512 / 8 => 9bit(0~511) 에서 6bit로 감소
	tag 	= 17bit -> 20bit로 증가
	</code></pre>
	3) 캐시 라인 검색: 같은 Index 참조 -> Tag 참조 -> Offset 참조순으로 주소 값에 맞는 데이터 캐시 히트
		* Index bit자리가 증가한다 -> tag 영역이 좁아지고 Index 주소 대역이 넓어져 단일 프로세스 방식에서의 캐시 히트율이 높아진다.
		* Index bit자리가 감소한다 -> tag 영역이 넓어지고 멀티 프로세스 방식에서 캐시 히트율 증가
2. TLB(Translation Look-aside Buffer, 변환 색인 버퍼)
	1) 캐시메모리(L1, L2, L3 각각)에 붙어있어 가상 주소를 물리 주소로 빠르게 맵핑(변환)하는 버퍼 캐시
	2) 캐시는 물리주소 or 가상주소 or 물리+가상주소의 방식 3가지 주소 검색 방법이 있다. 각 캐시 레벨에 따라 검색 방법이 다르다.(way 또한)
		* 물리주소(Direct Mapping) 매핑: 단점 - 물리주소로 변환을 해야한다. RAM에서 Page In, Page out 할 때마다 캐시 메모리를 비워야 한다. (물리주소는 매 Page In 마다 바뀌기 때문)
		* 가상주소(Associate Mapping) 매핑: 단점 - 프로세스의 컨택스트 스위칭 시 Core들이 캐시 무효화가 많이 일어남. 어떤 프로세스의 어떤 주소다라는 정보를 가지고 있어야 한다.
		* 물리 + 가상주소(VIPT): Index+offset의 크기를 가상 주소의 Page 단위(4KB)로 물리 주소에 맵핑하는 방법이다. TLB가 가상->물리 주소 맵핑 시 주소의 Index+offset 영역에 대한 추가적인 변환없이 Tag 값으로만 페이지 테이블에 접근하여 페이지 정보를 가져온다. Page단위와 Index+offset의 크기가 다르다면 VIPT가 아닐 확률이 높다.
