Nome: João Henrique Mendes de Oliveira
Matrícula: 392734
Disciplina: Arquitetura de Computadores I
Professor: Theldo

Atividade do Artigo

1) Ler o artigo recomendado,
publicado no SGA.
2) Preparar esboço de texto científico capaz
de resumir os aspectos básicos citados no
artigo que servem para comparar as
linguagens para descrição de hardware.

	O artigo aborda o tema verilog x VHDL como linguagens de especificação de hardware mostrando brevemente como se deve escolher HDL’s de acordo com critérios citados. Essa linguagem tem suas diferenças por isso é necessário analisar alguns critérios para escolher qual dos dois utilizar. Deve-se analisar a produtividade, a usabilidade futura, a rapidez, a simplicidade da linguagem a rápida absorção e a adaptação do usuário.
	Com o artigo podemos concluir que a linguagem verilog HDL é mais vantajosa se comparada a VHDL, já que permite ao projetista uma linguagem simples ao contrário de VHDL. Existe uma deficiência em VHDL de características necessárias formular o ambiente do sistema.


EXTRA
3) Procurar, pelo menos, dois outros artigos que tratem
do mesmo assunto e que apoiem as afirmações do
autor recomendado.
Resumir as considerações sobre similaridades e
diferenças.(obs.: feito acima)
Fazer as citações das referências dentro dos padrões
de normalização mencionados acima.

- FUCHS, Bill. President & CEO. Simucad Inc/Chairman BoD - OVI. 1995.
COOLEY, John.  Rorschach Testing 273 Engineers with the Verilog-VHDL Contest.  E.E. Times, October 1995.

- http://www.docstoc.com/docs/131411809/Differences-between-VHDL-and-Verilog-Root-Port-Models


