module d_ff_tb;
reg d,clk;
wire q;
d_ff dut(q,d,clk);
initial begin
d=0;#10;
d=1;#10;
end
endmodule
