Timing Analyzer report for I2C_slave
Wed May 18 15:16:04 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Hold: 'Clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'Clk'
 22. Slow 1200mV 0C Model Hold: 'Clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'Clk'
 30. Fast 1200mV 0C Model Hold: 'Clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; I2C_slave                                               ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6F17C8                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.0%      ;
;     Processors 3-4         ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 166.28 MHz ; 166.28 MHz      ; Clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clk   ; -5.014 ; -287.066           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clk   ; 0.446 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clk   ; -3.201 ; -191.270                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.014 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.474     ; 5.541      ;
; -4.826 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.474     ; 5.353      ;
; -4.818 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.474     ; 5.345      ;
; -4.804 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.474     ; 5.331      ;
; -4.738 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.474     ; 5.265      ;
; -4.550 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.474     ; 5.077      ;
; -4.521 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.481     ; 5.041      ;
; -4.408 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.089     ; 5.320      ;
; -4.341 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 5.267      ;
; -4.268 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 5.194      ;
; -4.255 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 5.181      ;
; -4.247 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 5.173      ;
; -4.234 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 5.160      ;
; -4.218 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.089     ; 5.130      ;
; -4.185 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.481     ; 4.705      ;
; -4.184 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 5.110      ;
; -4.181 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.089     ; 5.093      ;
; -4.172 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.089     ; 5.084      ;
; -4.124 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.089     ; 5.036      ;
; -4.109 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 5.035      ;
; -4.100 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 5.026      ;
; -4.088 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 5.014      ;
; -4.058 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.984      ;
; -4.049 ; slave_2:i2c_slave|cnt_sclk[4]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.084     ; 4.966      ;
; -4.039 ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; slave_2:i2c_slave|Sda_oe                 ; Clk          ; Clk         ; 1.000        ; -0.083     ; 4.957      ;
; -4.016 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.942      ;
; -4.003 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.929      ;
; -4.001 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.927      ;
; -3.996 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.090     ; 4.907      ;
; -3.996 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.090     ; 4.907      ;
; -3.988 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.914      ;
; -3.981 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.907      ;
; -3.968 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.894      ;
; -3.963 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.090     ; 4.874      ;
; -3.963 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.090     ; 4.874      ;
; -3.952 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.878      ;
; -3.943 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.096     ; 4.848      ;
; -3.943 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.869      ;
; -3.931 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.857      ;
; -3.923 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.089     ; 4.835      ;
; -3.902 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.096     ; 4.807      ;
; -3.901 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.827      ;
; -3.898 ; slave_2:i2c_slave|memery_rtl_0_bypass[1]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.824      ;
; -3.888 ; slave_2:i2c_slave|cnt_bit[0]                                                                             ; slave_2:i2c_slave|Sda_oe                 ; Clk          ; Clk         ; 1.000        ; -0.083     ; 4.806      ;
; -3.877 ; slave_2:i2c_slave|memery_rtl_0_bypass[1]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.803      ;
; -3.875 ; slave_2:i2c_slave|memery_rtl_0_bypass[2]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.801      ;
; -3.854 ; slave_2:i2c_slave|memery_rtl_0_bypass[2]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.780      ;
; -3.853 ; slave_2:i2c_slave|cnt_sclk[5]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.084     ; 4.770      ;
; -3.827 ; slave_2:i2c_slave|memery_rtl_0_bypass[0]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.753      ;
; -3.826 ; slave_2:i2c_slave|cnt_sclk[2]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.084     ; 4.743      ;
; -3.816 ; slave_2:i2c_slave|memery_rtl_0_bypass[5]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.742      ;
; -3.814 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.082     ; 4.733      ;
; -3.796 ; slave_2:i2c_slave|memery_rtl_0_bypass[8]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.722      ;
; -3.777 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.703      ;
; -3.773 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.082     ; 4.692      ;
; -3.749 ; slave_2:i2c_slave|memery_rtl_0_bypass[0]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.675      ;
; -3.732 ; slave_2:i2c_slave|cnt_sclk[3]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.084     ; 4.649      ;
; -3.724 ; slave_2:i2c_slave|cnt_bit[2]                                                                             ; slave_2:i2c_slave|Sda_oe                 ; Clk          ; Clk         ; 1.000        ; -0.083     ; 4.642      ;
; -3.657 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.082     ; 4.576      ;
; -3.648 ; slave_2:i2c_slave|cnt_sclk[1]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.084     ; 4.565      ;
; -3.646 ; slave_2:i2c_slave|memery_rtl_0_bypass[1]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.572      ;
; -3.635 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.083     ; 4.553      ;
; -3.635 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.083     ; 4.553      ;
; -3.635 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.083     ; 4.553      ;
; -3.635 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.083     ; 4.553      ;
; -3.635 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.083     ; 4.553      ;
; -3.635 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.083     ; 4.553      ;
; -3.635 ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; slave_2:i2c_slave|memery_rtl_0_bypass[6] ; Clk          ; Clk         ; 1.000        ; -0.096     ; 4.540      ;
; -3.635 ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; slave_2:i2c_slave|memery_rtl_0_bypass[8] ; Clk          ; Clk         ; 1.000        ; -0.096     ; 4.540      ;
; -3.631 ; slave_2:i2c_slave|memery_rtl_0_bypass[1]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.557      ;
; -3.627 ; slave_2:i2c_slave|cnt_sdai_h[2]                                                                          ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.084     ; 4.544      ;
; -3.623 ; slave_2:i2c_slave|memery_rtl_0_bypass[2]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.549      ;
; -3.617 ; slave_2:i2c_slave|cnt_sdai_h[4]                                                                          ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.084     ; 4.534      ;
; -3.616 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.082     ; 4.535      ;
; -3.611 ; slave_2:i2c_slave|memery_rtl_0_bypass[1]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.537      ;
; -3.609 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.535      ;
; -3.608 ; slave_2:i2c_slave|memery_rtl_0_bypass[2]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.534      ;
; -3.606 ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; slave_2:i2c_slave|memery_rtl_0_bypass[2] ; Clk          ; Clk         ; 1.000        ; -0.096     ; 4.511      ;
; -3.602 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.083     ; 4.520      ;
; -3.602 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.083     ; 4.520      ;
; -3.602 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.083     ; 4.520      ;
; -3.602 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.083     ; 4.520      ;
; -3.602 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.083     ; 4.520      ;
; -3.602 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.083     ; 4.520      ;
; -3.599 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.525      ;
; -3.596 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.522      ;
; -3.588 ; slave_2:i2c_slave|memery_rtl_0_bypass[5]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.514      ;
; -3.588 ; slave_2:i2c_slave|memery_rtl_0_bypass[2]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.514      ;
; -3.584 ; slave_2:i2c_slave|memery_rtl_0_bypass[5]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.510      ;
; -3.575 ; slave_2:i2c_slave|memery_rtl_0_bypass[5]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.501      ;
; -3.564 ; slave_2:i2c_slave|memery_rtl_0_bypass[8]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.490      ;
; -3.558 ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; slave_2:i2c_slave|state_c.RW_ADDR        ; Clk          ; Clk         ; 1.000        ; -0.089     ; 4.470      ;
; -3.555 ; slave_2:i2c_slave|memery_rtl_0_bypass[8]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.481      ;
; -3.543 ; slave_2:i2c_slave|memery_rtl_0_bypass[8]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.469      ;
; -3.536 ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; slave_2:i2c_slave|memery_rtl_0_bypass[4] ; Clk          ; Clk         ; 1.000        ; -0.096     ; 4.441      ;
; -3.533 ; slave_2:i2c_slave|memery_rtl_0_bypass[5]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.459      ;
; -3.533 ; slave_2:i2c_slave|cnt_sclk[0]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.084     ; 4.450      ;
; -3.524 ; slave_2:i2c_slave|cnt_sdai_h[1]                                                                          ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.084     ; 4.441      ;
; -3.518 ; slave_2:i2c_slave|memery_rtl_0_bypass[0]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.075     ; 4.444      ;
; -3.518 ; slave_2:i2c_slave|state_c.WR_DAT                                                                         ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.096     ; 4.423      ;
+--------+----------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                                                                                                                  ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.446 ; slave_2:i2c_slave|data_buf[4]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.480      ; 1.180      ;
; 0.452 ; slave_2:i2c_slave|Sda_o                   ; slave_2:i2c_slave|Sda_o                                                                                  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; slave_2:i2c_slave|Sda_oe                  ; slave_2:i2c_slave|Sda_oe                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; slave_2:i2c_slave|state_c.STOP            ; slave_2:i2c_slave|state_c.STOP                                                                           ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; slave_2:i2c_slave|cnt_bit[2]              ; slave_2:i2c_slave|cnt_bit[2]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; slave_2:i2c_slave|cnt_bit[1]              ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; slave_2:i2c_slave|bit_buf                 ; slave_2:i2c_slave|bit_buf                                                                                ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; slave_2:i2c_slave|state_c.JUG_RW          ; slave_2:i2c_slave|state_c.JUG_RW                                                                         ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; slave_2:i2c_slave|RW_Addr[0]              ; slave_2:i2c_slave|RW_Addr[0]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; slave_2:i2c_slave|samp_flag[0]            ; slave_2:i2c_slave|samp_flag[0]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; slave_2:i2c_slave|samp_flag[2]            ; slave_2:i2c_slave|samp_flag[2]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; slave_2:i2c_slave|samp_flag[1]            ; slave_2:i2c_slave|samp_flag[1]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.461 ; slave_2:i2c_slave|data_buf[5]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.480      ; 1.195      ;
; 0.464 ; slave_2:i2c_slave|cnt_bit[0]              ; slave_2:i2c_slave|cnt_bit[0]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.465 ; slave_2:i2c_slave|data_buf[3]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.480      ; 1.199      ;
; 0.465 ; slave_2:i2c_slave|RW_Addr[1]              ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.191      ;
; 0.469 ; slave_2:i2c_slave|data_buf[6]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.480      ; 1.203      ;
; 0.470 ; slave_2:i2c_slave|data_buf[1]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.480      ; 1.204      ;
; 0.472 ; slave_2:i2c_slave|RW_Addr[2]              ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.198      ;
; 0.480 ; slave_2:i2c_slave|data_buf[0]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.487      ; 1.221      ;
; 0.485 ; slave_2:i2c_slave|data_buf[2]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.487      ; 1.226      ;
; 0.494 ; slave_2:i2c_slave|RW_Addr[0]              ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.220      ;
; 0.498 ; slave_2:i2c_slave|data_buf[7]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.480      ; 1.232      ;
; 0.500 ; slave_2:i2c_slave|Rd_data[2]              ; smg_ctrl:Segment|temp_r[2]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.502 ; slave_2:i2c_slave|Rd_data[5]              ; smg_ctrl:Segment|temp_r[1]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.548 ; slave_2:i2c_slave|cnt_bit[0]              ; slave_2:i2c_slave|cnt_bit[2]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.842      ;
; 0.643 ; slave_2:i2c_slave|Rd_data[7]              ; smg_ctrl:Segment|temp_r[3]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.937      ;
; 0.643 ; slave_2:i2c_slave|Rd_data[4]              ; smg_ctrl:Segment|temp_r[0]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.937      ;
; 0.684 ; slave_2:i2c_slave|cnt_sdai_h[10]          ; slave_2:i2c_slave|cnt_sdai_h[10]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.978      ;
; 0.702 ; slave_2:i2c_slave|cnt_sclk[10]            ; slave_2:i2c_slave|cnt_sclk[10]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.996      ;
; 0.707 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_wei_r[5]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.001      ;
; 0.708 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[4]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.002      ;
; 0.711 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[5]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.005      ;
; 0.712 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[0]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.006      ;
; 0.715 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[6]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.009      ;
; 0.716 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[3]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.010      ;
; 0.717 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[2]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.011      ;
; 0.717 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[1]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.011      ;
; 0.723 ; slave_2:i2c_slave|r_sda[0]                ; slave_2:i2c_slave|r_sda[1]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.017      ;
; 0.724 ; slave_2:i2c_slave|data_buf[2]             ; slave_2:i2c_slave|memery_rtl_0_bypass[11]                                                                ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.018      ;
; 0.738 ; slave_2:i2c_slave|data_buf[4]             ; slave_2:i2c_slave|memery_rtl_0_bypass[13]                                                                ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.739 ; slave_2:i2c_slave|Rd_data[6]              ; smg_ctrl:Segment|temp_r[2]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.741 ; slave_2:i2c_slave|data_buf[1]             ; slave_2:i2c_slave|Rd_data[1]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.083      ; 1.036      ;
; 0.743 ; slave_2:i2c_slave|cnt_sdai_h[7]           ; slave_2:i2c_slave|cnt_sdai_h[7]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; smg_ctrl:Segment|time_20us_cnt_r[5]       ; smg_ctrl:Segment|time_20us_cnt_r[5]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; smg_ctrl:Segment|time_20us_cnt_r[3]       ; smg_ctrl:Segment|time_20us_cnt_r[3]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.743 ; smg_ctrl:Segment|time_20us_cnt_r[1]       ; smg_ctrl:Segment|time_20us_cnt_r[1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.037      ;
; 0.744 ; slave_2:i2c_slave|cnt_sdai_h[1]           ; slave_2:i2c_slave|cnt_sdai_h[1]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; smg_ctrl:Segment|time_20us_cnt_r[2]       ; smg_ctrl:Segment|time_20us_cnt_r[2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.746 ; slave_2:i2c_slave|cnt_sdai_h[2]           ; slave_2:i2c_slave|cnt_sdai_h[2]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; slave_2:i2c_slave|cnt_sdai_h[3]           ; slave_2:i2c_slave|cnt_sdai_h[3]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746 ; slave_2:i2c_slave|cnt_sdai_h[5]           ; slave_2:i2c_slave|cnt_sdai_h[5]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.747 ; slave_2:i2c_slave|cnt_sdai_h[4]           ; slave_2:i2c_slave|cnt_sdai_h[4]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.747 ; slave_2:i2c_slave|cnt_sdai_h[6]           ; slave_2:i2c_slave|cnt_sdai_h[6]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.747 ; slave_2:i2c_slave|data_buf[0]             ; slave_2:i2c_slave|memery_rtl_0_bypass[9]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.750 ; slave_2:i2c_slave|cnt_sclk[9]             ; slave_2:i2c_slave|cnt_sclk[9]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.044      ;
; 0.754 ; slave_2:i2c_slave|cnt_sclk[8]             ; slave_2:i2c_slave|cnt_sclk[8]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.048      ;
; 0.759 ; slave_2:i2c_slave|state_c.STOP            ; slave_2:i2c_slave|cnt_bit[3]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.053      ;
; 0.761 ; slave_2:i2c_slave|cnt_sdai_h[9]           ; slave_2:i2c_slave|cnt_sdai_h[9]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; slave_2:i2c_slave|data_buf[6]             ; slave_2:i2c_slave|memery_rtl_0_bypass[15]                                                                ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.764 ; slave_2:i2c_slave|cnt_bit[1]              ; slave_2:i2c_slave|cnt_bit[2]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; slave_2:i2c_slave|cnt_sclk[4]             ; slave_2:i2c_slave|cnt_sclk[4]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; slave_2:i2c_slave|cnt_sdai_h[8]           ; slave_2:i2c_slave|cnt_sdai_h[8]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.767 ; smg_ctrl:Segment|time_20us_cnt_r[0]       ; smg_ctrl:Segment|time_20us_cnt_r[0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.061      ;
; 0.768 ; slave_2:i2c_slave|cnt_sclk[7]             ; slave_2:i2c_slave|cnt_sclk[7]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.062      ;
; 0.769 ; slave_2:i2c_slave|cnt_sclk[1]             ; slave_2:i2c_slave|cnt_sclk[1]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.063      ;
; 0.770 ; slave_2:i2c_slave|cnt_sdai_h[0]           ; slave_2:i2c_slave|cnt_sdai_h[0]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.064      ;
; 0.771 ; slave_2:i2c_slave|cnt_sclk[3]             ; slave_2:i2c_slave|cnt_sclk[3]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.065      ;
; 0.772 ; slave_2:i2c_slave|cnt_sclk[2]             ; slave_2:i2c_slave|cnt_sclk[2]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.066      ;
; 0.773 ; slave_2:i2c_slave|cnt_sclk[6]             ; slave_2:i2c_slave|cnt_sclk[6]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.067      ;
; 0.778 ; slave_2:i2c_slave|cnt_sclk[5]             ; slave_2:i2c_slave|cnt_sclk[5]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.072      ;
; 0.786 ; slave_2:i2c_slave|RW_Addr[0]              ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.473      ; 1.513      ;
; 0.788 ; smg_ctrl:Segment|sen_wei_r[5]             ; smg_ctrl:Segment|sen_wei_r[0]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.082      ;
; 0.794 ; smg_ctrl:Segment|sen_wei_r[5]             ; smg_ctrl:Segment|sen_duan_r[6]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.088      ;
; 0.795 ; slave_2:i2c_slave|cnt_sclk[0]             ; slave_2:i2c_slave|cnt_sclk[0]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.089      ;
; 0.805 ; slave_2:i2c_slave|cnt_bit[0]              ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.099      ;
; 0.827 ; slave_2:i2c_slave|RW_Addr[3]              ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.553      ;
; 0.830 ; slave_2:i2c_slave|memery_rtl_0_bypass[13] ; slave_2:i2c_slave|data_buf[4]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.124      ;
; 0.831 ; slave_2:i2c_slave|memery_rtl_0_bypass[9]  ; slave_2:i2c_slave|data_buf[0]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.125      ;
; 0.831 ; slave_2:i2c_slave|memery_rtl_0_bypass[15] ; slave_2:i2c_slave|data_buf[6]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.125      ;
; 0.832 ; slave_2:i2c_slave|memery_rtl_0_bypass[11] ; slave_2:i2c_slave|data_buf[2]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.126      ;
; 0.903 ; slave_2:i2c_slave|Rd_data[3]              ; smg_ctrl:Segment|temp_r[3]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.083      ; 1.198      ;
; 0.907 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_duan_r[1]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.201      ;
; 0.908 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_duan_r[3]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.202      ;
; 0.908 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_duan_r[2]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.202      ;
; 0.910 ; slave_2:i2c_slave|data_buf[3]             ; slave_2:i2c_slave|Rd_data[3]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.083      ; 1.205      ;
; 0.911 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_wei_r[4]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.205      ;
; 0.911 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_duan_r[0]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.205      ;
; 0.914 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_duan_r[4]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.208      ;
; 0.940 ; smg_ctrl:Segment|sen_wei_r[2]             ; smg_ctrl:Segment|sen_wei_r[3]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.234      ;
; 0.945 ; slave_2:i2c_slave|Rd_data[0]              ; smg_ctrl:Segment|temp_r[0]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.083      ; 1.240      ;
; 0.951 ; smg_ctrl:Segment|time_20us_cnt_r[5]       ; smg_ctrl:Segment|time_20us_cnt_r[6]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.245      ;
; 0.957 ; slave_2:i2c_slave|data_buf[4]             ; slave_2:i2c_slave|Rd_data[4]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.253      ;
; 0.966 ; slave_2:i2c_slave|data_buf[7]             ; slave_2:i2c_slave|memery~8                                                                               ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.967 ; slave_2:i2c_slave|data_buf[7]             ; slave_2:i2c_slave|memery_rtl_0_bypass[16]                                                                ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.260      ;
; 0.972 ; slave_2:i2c_slave|data_buf[7]             ; slave_2:i2c_slave|Rd_data[7]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.268      ;
; 0.972 ; slave_2:i2c_slave|data_buf[6]             ; slave_2:i2c_slave|Rd_data[6]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.268      ;
; 0.972 ; slave_2:i2c_slave|data_buf[5]             ; slave_2:i2c_slave|Rd_data[5]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.084      ; 1.268      ;
; 0.987 ; slave_2:i2c_slave|memery~6                ; slave_2:i2c_slave|data_buf[5]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.281      ;
; 0.992 ; slave_2:i2c_slave|memery~8                ; slave_2:i2c_slave|data_buf[7]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.286      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 179.86 MHz ; 179.86 MHz      ; Clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -4.560 ; -259.294          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.400 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.201 ; -191.270                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.560 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.418     ; 5.144      ;
; -4.389 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.418     ; 4.973      ;
; -4.368 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.418     ; 4.952      ;
; -4.359 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.418     ; 4.943      ;
; -4.298 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.418     ; 4.882      ;
; -4.135 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.079     ; 5.058      ;
; -4.111 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.418     ; 4.695      ;
; -4.074 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.425     ; 4.651      ;
; -3.981 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.917      ;
; -3.960 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.896      ;
; -3.950 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.886      ;
; -3.948 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.884      ;
; -3.941 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.079     ; 4.864      ;
; -3.938 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.874      ;
; -3.935 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.079     ; 4.858      ;
; -3.932 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.079     ; 4.855      ;
; -3.878 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.079     ; 4.801      ;
; -3.804 ; slave_2:i2c_slave|cnt_sclk[4]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.078     ; 4.728      ;
; -3.787 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.723      ;
; -3.781 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.717      ;
; -3.778 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.714      ;
; -3.769 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.705      ;
; -3.753 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.425     ; 4.330      ;
; -3.743 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.081     ; 4.664      ;
; -3.743 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.081     ; 4.664      ;
; -3.726 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.086     ; 4.642      ;
; -3.724 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.660      ;
; -3.713 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.079     ; 4.636      ;
; -3.712 ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; slave_2:i2c_slave|Sda_oe                 ; Clk          ; Clk         ; 1.000        ; -0.074     ; 4.640      ;
; -3.711 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.647      ;
; -3.710 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.646      ;
; -3.701 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.637      ;
; -3.700 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.636      ;
; -3.688 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.624      ;
; -3.685 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.086     ; 4.601      ;
; -3.678 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.614      ;
; -3.645 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.081     ; 4.566      ;
; -3.645 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.081     ; 4.566      ;
; -3.625 ; slave_2:i2c_slave|memery_rtl_0_bypass[1]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.561      ;
; -3.624 ; slave_2:i2c_slave|cnt_sclk[5]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.078     ; 4.548      ;
; -3.613 ; slave_2:i2c_slave|memery_rtl_0_bypass[1]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.549      ;
; -3.600 ; slave_2:i2c_slave|memery_rtl_0_bypass[2]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.536      ;
; -3.588 ; slave_2:i2c_slave|memery_rtl_0_bypass[2]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.524      ;
; -3.580 ; slave_2:i2c_slave|cnt_bit[0]                                                                             ; slave_2:i2c_slave|Sda_oe                 ; Clk          ; Clk         ; 1.000        ; -0.074     ; 4.508      ;
; -3.575 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.511      ;
; -3.573 ; slave_2:i2c_slave|cnt_sclk[2]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.078     ; 4.497      ;
; -3.572 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.073     ; 4.501      ;
; -3.569 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.505      ;
; -3.566 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.502      ;
; -3.559 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.495      ;
; -3.536 ; slave_2:i2c_slave|memery_rtl_0_bypass[0]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.472      ;
; -3.531 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.073     ; 4.460      ;
; -3.524 ; slave_2:i2c_slave|memery_rtl_0_bypass[0]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.460      ;
; -3.517 ; slave_2:i2c_slave|cnt_sclk[3]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.078     ; 4.441      ;
; -3.512 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.448      ;
; -3.497 ; slave_2:i2c_slave|memery_rtl_0_bypass[5]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.433      ;
; -3.448 ; slave_2:i2c_slave|cnt_bit[2]                                                                             ; slave_2:i2c_slave|Sda_oe                 ; Clk          ; Clk         ; 1.000        ; -0.074     ; 4.376      ;
; -3.443 ; slave_2:i2c_slave|cnt_sclk[1]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.078     ; 4.367      ;
; -3.431 ; slave_2:i2c_slave|memery_rtl_0_bypass[8]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.367      ;
; -3.399 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.074     ; 4.327      ;
; -3.399 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.074     ; 4.327      ;
; -3.399 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.074     ; 4.327      ;
; -3.399 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.074     ; 4.327      ;
; -3.399 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.074     ; 4.327      ;
; -3.399 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.074     ; 4.327      ;
; -3.376 ; slave_2:i2c_slave|memery_rtl_0_bypass[1]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.312      ;
; -3.375 ; slave_2:i2c_slave|memery_rtl_0_bypass[1]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.311      ;
; -3.360 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.073     ; 4.289      ;
; -3.353 ; slave_2:i2c_slave|memery_rtl_0_bypass[1]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.289      ;
; -3.351 ; slave_2:i2c_slave|memery_rtl_0_bypass[2]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.287      ;
; -3.350 ; slave_2:i2c_slave|memery_rtl_0_bypass[2]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.286      ;
; -3.347 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.283      ;
; -3.345 ; slave_2:i2c_slave|cnt_sdai_h[2]                                                                          ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.079     ; 4.268      ;
; -3.339 ; slave_2:i2c_slave|cnt_sdai_h[4]                                                                          ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.079     ; 4.262      ;
; -3.339 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.275      ;
; -3.331 ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; slave_2:i2c_slave|memery_rtl_0_bypass[8] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 4.248      ;
; -3.329 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.265      ;
; -3.328 ; slave_2:i2c_slave|memery_rtl_0_bypass[2]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.264      ;
; -3.319 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.073     ; 4.248      ;
; -3.312 ; slave_2:i2c_slave|cnt_sclk[0]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.078     ; 4.236      ;
; -3.307 ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; slave_2:i2c_slave|memery_rtl_0_bypass[6] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 4.224      ;
; -3.303 ; slave_2:i2c_slave|memery_rtl_0_bypass[5]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.239      ;
; -3.301 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.074     ; 4.229      ;
; -3.301 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.074     ; 4.229      ;
; -3.301 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.074     ; 4.229      ;
; -3.301 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.074     ; 4.229      ;
; -3.301 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.074     ; 4.229      ;
; -3.301 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.074     ; 4.229      ;
; -3.300 ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; slave_2:i2c_slave|memery_rtl_0_bypass[2] ; Clk          ; Clk         ; 1.000        ; -0.085     ; 4.217      ;
; -3.297 ; slave_2:i2c_slave|memery_rtl_0_bypass[5]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.233      ;
; -3.294 ; slave_2:i2c_slave|memery_rtl_0_bypass[5]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.230      ;
; -3.287 ; slave_2:i2c_slave|memery_rtl_0_bypass[0]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.223      ;
; -3.286 ; slave_2:i2c_slave|memery_rtl_0_bypass[0]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.222      ;
; -3.274 ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; slave_2:i2c_slave|state_c.RW_ADDR        ; Clk          ; Clk         ; 1.000        ; -0.078     ; 4.198      ;
; -3.271 ; slave_2:i2c_slave|cnt_bit[3]                                                                             ; slave_2:i2c_slave|Sda_oe                 ; Clk          ; Clk         ; 1.000        ; -0.074     ; 4.199      ;
; -3.264 ; slave_2:i2c_slave|memery_rtl_0_bypass[0]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.200      ;
; -3.255 ; slave_2:i2c_slave|cnt_sdai_h[1]                                                                          ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.079     ; 4.178      ;
; -3.240 ; slave_2:i2c_slave|memery_rtl_0_bypass[5]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.176      ;
; -3.238 ; slave_2:i2c_slave|cnt_sdai_h[0]                                                                          ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.079     ; 4.161      ;
; -3.237 ; slave_2:i2c_slave|memery_rtl_0_bypass[8]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.066     ; 4.173      ;
+--------+----------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                                                   ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; slave_2:i2c_slave|Sda_o                   ; slave_2:i2c_slave|Sda_o                                                                                  ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; slave_2:i2c_slave|Sda_oe                  ; slave_2:i2c_slave|Sda_oe                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; slave_2:i2c_slave|bit_buf                 ; slave_2:i2c_slave|bit_buf                                                                                ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; slave_2:i2c_slave|state_c.JUG_RW          ; slave_2:i2c_slave|state_c.JUG_RW                                                                         ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; slave_2:i2c_slave|state_c.STOP            ; slave_2:i2c_slave|state_c.STOP                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; slave_2:i2c_slave|cnt_bit[2]              ; slave_2:i2c_slave|cnt_bit[2]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; slave_2:i2c_slave|cnt_bit[1]              ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; slave_2:i2c_slave|samp_flag[0]            ; slave_2:i2c_slave|samp_flag[0]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; slave_2:i2c_slave|samp_flag[2]            ; slave_2:i2c_slave|samp_flag[2]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; slave_2:i2c_slave|samp_flag[1]            ; slave_2:i2c_slave|samp_flag[1]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; slave_2:i2c_slave|RW_Addr[0]              ; slave_2:i2c_slave|RW_Addr[0]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; slave_2:i2c_slave|cnt_bit[0]              ; slave_2:i2c_slave|cnt_bit[0]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.424 ; slave_2:i2c_slave|data_buf[4]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.424      ; 1.078      ;
; 0.435 ; slave_2:i2c_slave|data_buf[5]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.424      ; 1.089      ;
; 0.439 ; slave_2:i2c_slave|RW_Addr[1]              ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.417      ; 1.086      ;
; 0.446 ; slave_2:i2c_slave|data_buf[3]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.424      ; 1.100      ;
; 0.446 ; slave_2:i2c_slave|RW_Addr[2]              ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.417      ; 1.093      ;
; 0.448 ; slave_2:i2c_slave|data_buf[1]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.424      ; 1.102      ;
; 0.450 ; slave_2:i2c_slave|data_buf[6]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.424      ; 1.104      ;
; 0.459 ; slave_2:i2c_slave|data_buf[0]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.431      ; 1.120      ;
; 0.460 ; slave_2:i2c_slave|data_buf[2]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.431      ; 1.121      ;
; 0.466 ; slave_2:i2c_slave|RW_Addr[0]              ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.417      ; 1.113      ;
; 0.469 ; slave_2:i2c_slave|Rd_data[2]              ; smg_ctrl:Segment|temp_r[2]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.471 ; slave_2:i2c_slave|Rd_data[5]              ; smg_ctrl:Segment|temp_r[1]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.740      ;
; 0.471 ; slave_2:i2c_slave|data_buf[7]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.424      ; 1.125      ;
; 0.510 ; slave_2:i2c_slave|cnt_bit[0]              ; slave_2:i2c_slave|cnt_bit[2]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.778      ;
; 0.599 ; slave_2:i2c_slave|Rd_data[7]              ; smg_ctrl:Segment|temp_r[3]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.868      ;
; 0.600 ; slave_2:i2c_slave|Rd_data[4]              ; smg_ctrl:Segment|temp_r[0]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.869      ;
; 0.618 ; slave_2:i2c_slave|cnt_sdai_h[10]          ; slave_2:i2c_slave|cnt_sdai_h[10]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.887      ;
; 0.632 ; slave_2:i2c_slave|cnt_sclk[10]            ; slave_2:i2c_slave|cnt_sclk[10]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.900      ;
; 0.659 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_wei_r[5]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.927      ;
; 0.660 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[4]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.928      ;
; 0.663 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[5]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.931      ;
; 0.663 ; slave_2:i2c_slave|data_buf[1]             ; slave_2:i2c_slave|Rd_data[1]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.932      ;
; 0.665 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[0]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.933      ;
; 0.667 ; slave_2:i2c_slave|data_buf[2]             ; slave_2:i2c_slave|memery_rtl_0_bypass[11]                                                                ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.935      ;
; 0.668 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[6]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.936      ;
; 0.668 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[3]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.936      ;
; 0.670 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[2]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.938      ;
; 0.670 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[1]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.938      ;
; 0.672 ; slave_2:i2c_slave|r_sda[0]                ; slave_2:i2c_slave|r_sda[1]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.940      ;
; 0.683 ; slave_2:i2c_slave|data_buf[4]             ; slave_2:i2c_slave|memery_rtl_0_bypass[13]                                                                ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.951      ;
; 0.687 ; slave_2:i2c_slave|Rd_data[6]              ; smg_ctrl:Segment|temp_r[2]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.956      ;
; 0.689 ; slave_2:i2c_slave|data_buf[0]             ; slave_2:i2c_slave|memery_rtl_0_bypass[9]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; smg_ctrl:Segment|time_20us_cnt_r[5]       ; smg_ctrl:Segment|time_20us_cnt_r[5]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.691 ; slave_2:i2c_slave|cnt_sdai_h[7]           ; slave_2:i2c_slave|cnt_sdai_h[7]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.960      ;
; 0.691 ; smg_ctrl:Segment|time_20us_cnt_r[2]       ; smg_ctrl:Segment|time_20us_cnt_r[2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; slave_2:i2c_slave|cnt_sdai_h[1]           ; slave_2:i2c_slave|cnt_sdai_h[1]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.961      ;
; 0.692 ; smg_ctrl:Segment|time_20us_cnt_r[1]       ; smg_ctrl:Segment|time_20us_cnt_r[1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; slave_2:i2c_slave|cnt_sdai_h[5]           ; slave_2:i2c_slave|cnt_sdai_h[5]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.962      ;
; 0.693 ; smg_ctrl:Segment|time_20us_cnt_r[3]       ; smg_ctrl:Segment|time_20us_cnt_r[3]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; slave_2:i2c_slave|cnt_sdai_h[2]           ; slave_2:i2c_slave|cnt_sdai_h[2]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.963      ;
; 0.694 ; slave_2:i2c_slave|cnt_sdai_h[3]           ; slave_2:i2c_slave|cnt_sdai_h[3]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.963      ;
; 0.697 ; slave_2:i2c_slave|cnt_sdai_h[4]           ; slave_2:i2c_slave|cnt_sdai_h[4]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.966      ;
; 0.697 ; slave_2:i2c_slave|cnt_sdai_h[6]           ; slave_2:i2c_slave|cnt_sdai_h[6]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.966      ;
; 0.700 ; slave_2:i2c_slave|cnt_sclk[9]             ; slave_2:i2c_slave|cnt_sclk[9]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.968      ;
; 0.704 ; slave_2:i2c_slave|cnt_sclk[8]             ; slave_2:i2c_slave|cnt_sclk[8]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; slave_2:i2c_slave|cnt_sdai_h[9]           ; slave_2:i2c_slave|cnt_sdai_h[9]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; slave_2:i2c_slave|data_buf[6]             ; slave_2:i2c_slave|memery_rtl_0_bypass[15]                                                                ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.710 ; slave_2:i2c_slave|cnt_sdai_h[8]           ; slave_2:i2c_slave|cnt_sdai_h[8]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.979      ;
; 0.710 ; slave_2:i2c_slave|cnt_bit[1]              ; slave_2:i2c_slave|cnt_bit[2]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; slave_2:i2c_slave|state_c.STOP            ; slave_2:i2c_slave|cnt_bit[3]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; slave_2:i2c_slave|cnt_sclk[4]             ; slave_2:i2c_slave|cnt_sclk[4]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.713 ; slave_2:i2c_slave|cnt_sclk[7]             ; slave_2:i2c_slave|cnt_sclk[7]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.981      ;
; 0.715 ; slave_2:i2c_slave|cnt_sclk[1]             ; slave_2:i2c_slave|cnt_sclk[1]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.983      ;
; 0.715 ; slave_2:i2c_slave|cnt_sclk[2]             ; slave_2:i2c_slave|cnt_sclk[2]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.983      ;
; 0.717 ; slave_2:i2c_slave|cnt_sclk[3]             ; slave_2:i2c_slave|cnt_sclk[3]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.985      ;
; 0.718 ; slave_2:i2c_slave|cnt_sclk[6]             ; slave_2:i2c_slave|cnt_sclk[6]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.986      ;
; 0.719 ; smg_ctrl:Segment|time_20us_cnt_r[0]       ; smg_ctrl:Segment|time_20us_cnt_r[0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.987      ;
; 0.721 ; slave_2:i2c_slave|cnt_sdai_h[0]           ; slave_2:i2c_slave|cnt_sdai_h[0]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.074      ; 0.990      ;
; 0.722 ; slave_2:i2c_slave|RW_Addr[0]              ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.417      ; 1.369      ;
; 0.725 ; slave_2:i2c_slave|cnt_sclk[5]             ; slave_2:i2c_slave|cnt_sclk[5]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.993      ;
; 0.741 ; slave_2:i2c_slave|memery_rtl_0_bypass[13] ; slave_2:i2c_slave|data_buf[4]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.009      ;
; 0.742 ; slave_2:i2c_slave|cnt_sclk[0]             ; slave_2:i2c_slave|cnt_sclk[0]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.010      ;
; 0.742 ; slave_2:i2c_slave|memery_rtl_0_bypass[9]  ; slave_2:i2c_slave|data_buf[0]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.010      ;
; 0.742 ; slave_2:i2c_slave|memery_rtl_0_bypass[15] ; slave_2:i2c_slave|data_buf[6]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.010      ;
; 0.743 ; slave_2:i2c_slave|memery_rtl_0_bypass[11] ; slave_2:i2c_slave|data_buf[2]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.011      ;
; 0.752 ; slave_2:i2c_slave|cnt_bit[0]              ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.020      ;
; 0.752 ; smg_ctrl:Segment|sen_wei_r[5]             ; smg_ctrl:Segment|sen_duan_r[6]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.020      ;
; 0.758 ; smg_ctrl:Segment|sen_wei_r[5]             ; smg_ctrl:Segment|sen_wei_r[0]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.026      ;
; 0.763 ; slave_2:i2c_slave|RW_Addr[3]              ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.417      ; 1.410      ;
; 0.797 ; slave_2:i2c_slave|Rd_data[3]              ; smg_ctrl:Segment|temp_r[3]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.077      ; 1.069      ;
; 0.830 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_duan_r[2]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.098      ;
; 0.830 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_duan_r[1]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.098      ;
; 0.831 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_duan_r[3]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.099      ;
; 0.833 ; slave_2:i2c_slave|Rd_data[0]              ; smg_ctrl:Segment|temp_r[0]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.077      ; 1.105      ;
; 0.834 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_duan_r[0]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.102      ;
; 0.837 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_duan_r[4]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.105      ;
; 0.845 ; slave_2:i2c_slave|data_buf[3]             ; slave_2:i2c_slave|Rd_data[3]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.074      ; 1.114      ;
; 0.846 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_wei_r[4]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.114      ;
; 0.846 ; slave_2:i2c_slave|data_buf[4]             ; slave_2:i2c_slave|Rd_data[4]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.119      ;
; 0.855 ; slave_2:i2c_slave|data_buf[5]             ; slave_2:i2c_slave|Rd_data[5]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.128      ;
; 0.860 ; slave_2:i2c_slave|data_buf[6]             ; slave_2:i2c_slave|Rd_data[6]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.133      ;
; 0.862 ; slave_2:i2c_slave|data_buf[7]             ; slave_2:i2c_slave|Rd_data[7]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.078      ; 1.135      ;
; 0.865 ; smg_ctrl:Segment|sen_wei_r[2]             ; smg_ctrl:Segment|sen_wei_r[3]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.133      ;
; 0.873 ; smg_ctrl:Segment|time_20us_cnt_r[5]       ; smg_ctrl:Segment|time_20us_cnt_r[6]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.141      ;
; 0.877 ; slave_2:i2c_slave|memery~6                ; slave_2:i2c_slave|data_buf[5]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.074      ; 1.146      ;
; 0.881 ; slave_2:i2c_slave|memery~8                ; slave_2:i2c_slave|data_buf[7]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.074      ; 1.150      ;
; 0.887 ; smg_ctrl:Segment|sen_wei_r[0]             ; smg_ctrl:Segment|sen_wei_r[1]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.076      ; 1.158      ;
; 0.901 ; slave_2:i2c_slave|memery~4                ; slave_2:i2c_slave|data_buf[3]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.074      ; 1.170      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -1.415 ; -62.354           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.168 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -133.006                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.415 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.042     ; 2.360      ;
; -1.399 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.219     ; 2.167      ;
; -1.340 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.042     ; 2.285      ;
; -1.340 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.042     ; 2.285      ;
; -1.326 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.219     ; 2.094      ;
; -1.324 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.042     ; 2.269      ;
; -1.324 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.283      ;
; -1.322 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.042     ; 2.267      ;
; -1.300 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.259      ;
; -1.300 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.259      ;
; -1.292 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.219     ; 2.060      ;
; -1.290 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.219     ; 2.058      ;
; -1.266 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.219     ; 2.034      ;
; -1.261 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.050     ; 2.198      ;
; -1.249 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.208      ;
; -1.249 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.208      ;
; -1.244 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.203      ;
; -1.239 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.050     ; 2.176      ;
; -1.233 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.192      ;
; -1.233 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.192      ;
; -1.233 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.192      ;
; -1.231 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.190      ;
; -1.222 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.045     ; 2.164      ;
; -1.222 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.045     ; 2.164      ;
; -1.214 ; slave_2:i2c_slave|cnt_sclk[4]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.039     ; 2.162      ;
; -1.188 ; slave_2:i2c_slave|state_c.RD_DAT                                                                         ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.042     ; 2.133      ;
; -1.187 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.219     ; 1.955      ;
; -1.173 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.227     ; 1.933      ;
; -1.172 ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; slave_2:i2c_slave|Sda_oe                 ; Clk          ; Clk         ; 1.000        ; -0.037     ; 2.122      ;
; -1.170 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.121      ;
; -1.169 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.128      ;
; -1.169 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.128      ;
; -1.154 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.113      ;
; -1.154 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.113      ;
; -1.153 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.112      ;
; -1.151 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.110      ;
; -1.148 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.099      ;
; -1.141 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.100      ;
; -1.141 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.100      ;
; -1.141 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.100      ;
; -1.141 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.100      ;
; -1.133 ; slave_2:i2c_slave|memery_rtl_0_bypass[0]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.092      ;
; -1.130 ; slave_2:i2c_slave|memery_rtl_0_bypass[1]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.089      ;
; -1.125 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.045     ; 2.067      ;
; -1.125 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.045     ; 2.067      ;
; -1.119 ; slave_2:i2c_slave|cnt_sclk[2]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.039     ; 2.067      ;
; -1.105 ; slave_2:i2c_slave|cnt_sclk[5]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.039     ; 2.053      ;
; -1.101 ; slave_2:i2c_slave|cnt_bit[0]                                                                             ; slave_2:i2c_slave|Sda_oe                 ; Clk          ; Clk         ; 1.000        ; -0.037     ; 2.051      ;
; -1.097 ; slave_2:i2c_slave|memery_rtl_0_bypass[2]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.056      ;
; -1.097 ; slave_2:i2c_slave|memery_rtl_0_bypass[7]                                                                 ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.056      ;
; -1.090 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.041      ;
; -1.088 ; slave_2:i2c_slave|memery_rtl_0_bypass[5]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.047      ;
; -1.075 ; slave_2:i2c_slave|memery_rtl_0_bypass[8]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.034      ;
; -1.068 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.036     ; 2.019      ;
; -1.066 ; slave_2:i2c_slave|memery_rtl_0_bypass[0]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.025      ;
; -1.063 ; slave_2:i2c_slave|memery_rtl_0_bypass[1]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 2.022      ;
; -1.056 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.056 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.056 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.056 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.056 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.056 ; slave_2:i2c_slave|r_scl[1]                                                                               ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.037     ; 2.006      ;
; -1.054 ; slave_2:i2c_slave|cnt_sclk[3]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.039     ; 2.002      ;
; -1.039 ; slave_2:i2c_slave|cnt_bit[2]                                                                             ; slave_2:i2c_slave|Sda_oe                 ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.989      ;
; -1.030 ; slave_2:i2c_slave|memery_rtl_0_bypass[2]                                                                 ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.989      ;
; -1.022 ; slave_2:i2c_slave|cnt_sdai_h[2]                                                                          ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.969      ;
; -1.020 ; slave_2:i2c_slave|cnt_bit[3]                                                                             ; slave_2:i2c_slave|Sda_oe                 ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.970      ;
; -1.019 ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.227     ; 1.779      ;
; -1.017 ; slave_2:i2c_slave|memery_rtl_0_bypass[6]                                                                 ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.976      ;
; -1.013 ; slave_2:i2c_slave|memery_rtl_0_bypass[5]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.972      ;
; -1.013 ; slave_2:i2c_slave|memery_rtl_0_bypass[5]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.972      ;
; -1.013 ; slave_2:i2c_slave|cnt_sdai_h[4]                                                                          ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.960      ;
; -1.009 ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; slave_2:i2c_slave|memery_rtl_0_bypass[6] ; Clk          ; Clk         ; 1.000        ; -0.049     ; 1.947      ;
; -1.000 ; slave_2:i2c_slave|memery_rtl_0_bypass[8]                                                                 ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.959      ;
; -1.000 ; slave_2:i2c_slave|memery_rtl_0_bypass[8]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.959      ;
; -0.997 ; slave_2:i2c_slave|memery_rtl_0_bypass[5]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.956      ;
; -0.995 ; slave_2:i2c_slave|memery_rtl_0_bypass[5]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.954      ;
; -0.989 ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; slave_2:i2c_slave|memery_rtl_0_bypass[2] ; Clk          ; Clk         ; 1.000        ; -0.049     ; 1.927      ;
; -0.987 ; slave_2:i2c_slave|memery_rtl_0_bypass[0]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.946      ;
; -0.984 ; slave_2:i2c_slave|memery_rtl_0_bypass[8]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.943      ;
; -0.984 ; slave_2:i2c_slave|memery_rtl_0_bypass[1]                                                                 ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.943      ;
; -0.982 ; slave_2:i2c_slave|memery_rtl_0_bypass[8]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.941      ;
; -0.982 ; slave_2:i2c_slave|cnt_sclk[1]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.930      ;
; -0.974 ; slave_2:i2c_slave|memery_rtl_0_bypass[0]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.933      ;
; -0.974 ; slave_2:i2c_slave|memery_rtl_0_bypass[0]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.933      ;
; -0.971 ; slave_2:i2c_slave|memery_rtl_0_bypass[1]                                                                 ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.930      ;
; -0.971 ; slave_2:i2c_slave|memery_rtl_0_bypass[1]                                                                 ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.930      ;
; -0.970 ; slave_2:i2c_slave|memery_rtl_0_bypass[4]                                                                 ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.929      ;
; -0.970 ; slave_2:i2c_slave|memery_rtl_0_bypass[3]                                                                 ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.028     ; 1.929      ;
; -0.962 ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; slave_2:i2c_slave|state_c.RW_ADDR        ; Clk          ; Clk         ; 1.000        ; -0.041     ; 1.908      ;
; -0.960 ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; slave_2:i2c_slave|memery_rtl_0_bypass[4] ; Clk          ; Clk         ; 1.000        ; -0.049     ; 1.898      ;
; -0.959 ; slave_2:i2c_slave|state_c.WR_DAT                                                                         ; slave_2:i2c_slave|data_buf[2]            ; Clk          ; Clk         ; 1.000        ; -0.050     ; 1.896      ;
; -0.959 ; slave_2:i2c_slave|state_c.WR_DAT                                                                         ; slave_2:i2c_slave|data_buf[0]            ; Clk          ; Clk         ; 1.000        ; -0.050     ; 1.896      ;
; -0.959 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[7]            ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.909      ;
; -0.959 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[1]            ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.909      ;
; -0.959 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[3]            ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.909      ;
; -0.959 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[5]            ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.909      ;
; -0.959 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[4]            ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.909      ;
; -0.959 ; slave_2:i2c_slave|r_scl[0]                                                                               ; slave_2:i2c_slave|data_buf[6]            ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.909      ;
; -0.955 ; slave_2:i2c_slave|cnt_sclk[0]                                                                            ; slave_2:i2c_slave|bit_buf                ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.903      ;
+--------+----------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                                                   ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.168 ; slave_2:i2c_slave|data_buf[2]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.227      ; 0.499      ;
; 0.168 ; slave_2:i2c_slave|data_buf[4]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.219      ; 0.491      ;
; 0.171 ; slave_2:i2c_slave|RW_Addr[1]              ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.217      ; 0.492      ;
; 0.172 ; slave_2:i2c_slave|data_buf[1]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.219      ; 0.495      ;
; 0.172 ; slave_2:i2c_slave|data_buf[5]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.219      ; 0.495      ;
; 0.173 ; slave_2:i2c_slave|RW_Addr[2]              ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.217      ; 0.494      ;
; 0.175 ; slave_2:i2c_slave|data_buf[0]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.227      ; 0.506      ;
; 0.175 ; slave_2:i2c_slave|data_buf[6]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.219      ; 0.498      ;
; 0.176 ; slave_2:i2c_slave|data_buf[3]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.219      ; 0.499      ;
; 0.180 ; slave_2:i2c_slave|data_buf[7]             ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.219      ; 0.503      ;
; 0.180 ; slave_2:i2c_slave|RW_Addr[0]              ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.217      ; 0.501      ;
; 0.186 ; slave_2:i2c_slave|Sda_o                   ; slave_2:i2c_slave|Sda_o                                                                                  ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave_2:i2c_slave|Sda_oe                  ; slave_2:i2c_slave|Sda_oe                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave_2:i2c_slave|bit_buf                 ; slave_2:i2c_slave|bit_buf                                                                                ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave_2:i2c_slave|state_c.JUG_RW          ; slave_2:i2c_slave|state_c.JUG_RW                                                                         ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave_2:i2c_slave|RW_Addr[0]              ; slave_2:i2c_slave|RW_Addr[0]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; slave_2:i2c_slave|state_c.STOP            ; slave_2:i2c_slave|state_c.STOP                                                                           ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; slave_2:i2c_slave|cnt_bit[2]              ; slave_2:i2c_slave|cnt_bit[2]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; slave_2:i2c_slave|cnt_bit[1]              ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; slave_2:i2c_slave|samp_flag[0]            ; slave_2:i2c_slave|samp_flag[0]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; slave_2:i2c_slave|samp_flag[2]            ; slave_2:i2c_slave|samp_flag[2]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; slave_2:i2c_slave|samp_flag[1]            ; slave_2:i2c_slave|samp_flag[1]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; slave_2:i2c_slave|Rd_data[2]              ; smg_ctrl:Segment|temp_r[2]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; slave_2:i2c_slave|cnt_bit[0]              ; slave_2:i2c_slave|cnt_bit[0]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; slave_2:i2c_slave|Rd_data[5]              ; smg_ctrl:Segment|temp_r[1]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.228 ; slave_2:i2c_slave|cnt_bit[0]              ; slave_2:i2c_slave|cnt_bit[2]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.348      ;
; 0.255 ; slave_2:i2c_slave|Rd_data[7]              ; smg_ctrl:Segment|temp_r[3]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.256 ; slave_2:i2c_slave|Rd_data[4]              ; smg_ctrl:Segment|temp_r[0]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.376      ;
; 0.263 ; slave_2:i2c_slave|cnt_sdai_h[10]          ; slave_2:i2c_slave|cnt_sdai_h[10]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.270 ; slave_2:i2c_slave|cnt_sclk[10]            ; slave_2:i2c_slave|cnt_sclk[10]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.279 ; slave_2:i2c_slave|data_buf[2]             ; slave_2:i2c_slave|memery_rtl_0_bypass[11]                                                                ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; slave_2:i2c_slave|data_buf[1]             ; slave_2:i2c_slave|Rd_data[1]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.401      ;
; 0.282 ; slave_2:i2c_slave|r_sda[0]                ; slave_2:i2c_slave|r_sda[1]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.402      ;
; 0.288 ; slave_2:i2c_slave|data_buf[4]             ; slave_2:i2c_slave|memery_rtl_0_bypass[13]                                                                ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.408      ;
; 0.291 ; slave_2:i2c_slave|data_buf[0]             ; slave_2:i2c_slave|memery_rtl_0_bypass[9]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.411      ;
; 0.293 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[4]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.295 ; slave_2:i2c_slave|Rd_data[6]              ; smg_ctrl:Segment|temp_r[2]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_wei_r[5]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; smg_ctrl:Segment|time_20us_cnt_r[5]       ; smg_ctrl:Segment|time_20us_cnt_r[5]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; smg_ctrl:Segment|time_20us_cnt_r[2]       ; smg_ctrl:Segment|time_20us_cnt_r[2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; smg_ctrl:Segment|time_20us_cnt_r[1]       ; smg_ctrl:Segment|time_20us_cnt_r[1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; slave_2:i2c_slave|cnt_sdai_h[1]           ; slave_2:i2c_slave|cnt_sdai_h[1]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; slave_2:i2c_slave|cnt_sdai_h[2]           ; slave_2:i2c_slave|cnt_sdai_h[2]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; slave_2:i2c_slave|cnt_sdai_h[3]           ; slave_2:i2c_slave|cnt_sdai_h[3]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; slave_2:i2c_slave|cnt_sdai_h[5]           ; slave_2:i2c_slave|cnt_sdai_h[5]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; slave_2:i2c_slave|cnt_sdai_h[7]           ; slave_2:i2c_slave|cnt_sdai_h[7]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; smg_ctrl:Segment|time_20us_cnt_r[3]       ; smg_ctrl:Segment|time_20us_cnt_r[3]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[0]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; slave_2:i2c_slave|cnt_sdai_h[4]           ; slave_2:i2c_slave|cnt_sdai_h[4]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[5]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; slave_2:i2c_slave|cnt_sdai_h[6]           ; slave_2:i2c_slave|cnt_sdai_h[6]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; slave_2:i2c_slave|data_buf[6]             ; slave_2:i2c_slave|memery_rtl_0_bypass[15]                                                                ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; slave_2:i2c_slave|cnt_sclk[9]             ; slave_2:i2c_slave|cnt_sclk[9]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.422      ;
; 0.302 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[6]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[3]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[2]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; slave_2:i2c_slave|cnt_sclk[8]             ; slave_2:i2c_slave|cnt_sclk[8]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; smg_ctrl:Segment|sen_wei_r[4]             ; smg_ctrl:Segment|sen_duan_r[1]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; slave_2:i2c_slave|state_c.STOP            ; slave_2:i2c_slave|cnt_bit[3]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.423      ;
; 0.304 ; slave_2:i2c_slave|cnt_sdai_h[9]           ; slave_2:i2c_slave|cnt_sdai_h[9]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.306 ; slave_2:i2c_slave|cnt_sclk[4]             ; slave_2:i2c_slave|cnt_sclk[4]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; slave_2:i2c_slave|cnt_bit[1]              ; slave_2:i2c_slave|cnt_bit[2]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; slave_2:i2c_slave|cnt_sdai_h[8]           ; slave_2:i2c_slave|cnt_sdai_h[8]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; smg_ctrl:Segment|time_20us_cnt_r[0]       ; smg_ctrl:Segment|time_20us_cnt_r[0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; slave_2:i2c_slave|cnt_sclk[1]             ; slave_2:i2c_slave|cnt_sclk[1]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; slave_2:i2c_slave|cnt_sclk[7]             ; slave_2:i2c_slave|cnt_sclk[7]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; slave_2:i2c_slave|cnt_sclk[2]             ; slave_2:i2c_slave|cnt_sclk[2]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; slave_2:i2c_slave|cnt_sclk[3]             ; slave_2:i2c_slave|cnt_sclk[3]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; slave_2:i2c_slave|cnt_sclk[6]             ; slave_2:i2c_slave|cnt_sclk[6]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; slave_2:i2c_slave|cnt_sdai_h[0]           ; slave_2:i2c_slave|cnt_sdai_h[0]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.315 ; slave_2:i2c_slave|cnt_sclk[5]             ; slave_2:i2c_slave|cnt_sclk[5]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.318 ; smg_ctrl:Segment|sen_wei_r[5]             ; smg_ctrl:Segment|sen_wei_r[0]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.320 ; slave_2:i2c_slave|RW_Addr[0]              ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.219      ; 0.643      ;
; 0.320 ; smg_ctrl:Segment|sen_wei_r[5]             ; smg_ctrl:Segment|sen_duan_r[6]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.441      ;
; 0.322 ; slave_2:i2c_slave|cnt_sclk[0]             ; slave_2:i2c_slave|cnt_sclk[0]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.443      ;
; 0.328 ; slave_2:i2c_slave|RW_Addr[3]              ; slave_2:i2c_slave|altsyncram:memery_rtl_0|altsyncram_mpg1:auto_generated|ram_block1a0~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.217      ; 0.649      ;
; 0.330 ; slave_2:i2c_slave|cnt_bit[0]              ; slave_2:i2c_slave|cnt_bit[1]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.450      ;
; 0.339 ; slave_2:i2c_slave|memery_rtl_0_bypass[13] ; slave_2:i2c_slave|data_buf[4]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.459      ;
; 0.339 ; slave_2:i2c_slave|memery_rtl_0_bypass[15] ; slave_2:i2c_slave|data_buf[6]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.459      ;
; 0.340 ; slave_2:i2c_slave|memery_rtl_0_bypass[11] ; slave_2:i2c_slave|data_buf[2]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; slave_2:i2c_slave|memery_rtl_0_bypass[9]  ; slave_2:i2c_slave|data_buf[0]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.341 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_wei_r[4]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.462      ;
; 0.351 ; smg_ctrl:Segment|sen_wei_r[2]             ; smg_ctrl:Segment|sen_wei_r[3]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.472      ;
; 0.352 ; slave_2:i2c_slave|data_buf[3]             ; slave_2:i2c_slave|Rd_data[3]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.473      ;
; 0.358 ; slave_2:i2c_slave|Rd_data[3]              ; smg_ctrl:Segment|temp_r[3]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.038      ; 0.480      ;
; 0.371 ; slave_2:i2c_slave|data_buf[7]             ; slave_2:i2c_slave|memery_rtl_0_bypass[16]                                                                ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.490      ;
; 0.371 ; slave_2:i2c_slave|data_buf[7]             ; slave_2:i2c_slave|memery~8                                                                               ; Clk          ; Clk         ; 0.000        ; 0.035      ; 0.490      ;
; 0.373 ; slave_2:i2c_slave|Rd_data[0]              ; smg_ctrl:Segment|temp_r[0]                                                                               ; Clk          ; Clk         ; 0.000        ; 0.038      ; 0.495      ;
; 0.379 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_duan_r[1]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.500      ;
; 0.380 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_duan_r[2]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.501      ;
; 0.381 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_duan_r[3]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.502      ;
; 0.383 ; slave_2:i2c_slave|data_buf[4]             ; slave_2:i2c_slave|Rd_data[4]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.038      ; 0.505      ;
; 0.383 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_duan_r[0]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.504      ;
; 0.385 ; slave_2:i2c_slave|data_buf[5]             ; slave_2:i2c_slave|Rd_data[5]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.038      ; 0.507      ;
; 0.385 ; smg_ctrl:Segment|sen_wei_r[3]             ; smg_ctrl:Segment|sen_duan_r[4]                                                                           ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.506      ;
; 0.389 ; slave_2:i2c_slave|data_buf[7]             ; slave_2:i2c_slave|Rd_data[7]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.038      ; 0.511      ;
; 0.390 ; slave_2:i2c_slave|data_buf[6]             ; slave_2:i2c_slave|Rd_data[6]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.038      ; 0.512      ;
; 0.398 ; slave_2:i2c_slave|data_buf[3]             ; slave_2:i2c_slave|RW_Addr[3]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.519      ;
; 0.398 ; smg_ctrl:Segment|time_20us_cnt_r[5]       ; smg_ctrl:Segment|time_20us_cnt_r[6]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.519      ;
; 0.401 ; smg_ctrl:Segment|sen_wei_r[0]             ; smg_ctrl:Segment|sen_wei_r[1]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.522      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.014   ; 0.168 ; N/A      ; N/A     ; -3.201              ;
;  Clk             ; -5.014   ; 0.168 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -287.066 ; 0.0   ; 0.0      ; 0.0     ; -191.27             ;
;  Clk             ; -287.066 ; 0.000 ; N/A      ; N/A     ; -191.270            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sen_duan[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sen_duan[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sen_duan[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sen_duan[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sen_duan[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sen_duan[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sen_duan[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sen_duan[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sen_wei[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sen_wei[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sen_wei[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sen_wei[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sen_wei[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sen_wei[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Sdat          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Sdat                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sen_duan[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; Sdat          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sen_duan[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; Sdat          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sen_duan[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sen_duan[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sen_wei[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Sdat          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 1866     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 1866     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 155   ; 155  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; Clk    ; Clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Sclk       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Sdat       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Sdat        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_duan[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_duan[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_duan[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_duan[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_duan[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_duan[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_duan[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_wei[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_wei[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_wei[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_wei[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_wei[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_wei[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Sclk       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Sdat       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Sdat        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_duan[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_duan[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_duan[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_duan[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_duan[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_duan[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_duan[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_wei[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_wei[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_wei[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_wei[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_wei[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sen_wei[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Wed May 18 15:16:02 2022
Info: Command: quartus_sta I2C_slave -c I2C_slave
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'I2C_slave.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.014
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.014            -287.066 Clk 
Info (332146): Worst-case hold slack is 0.446
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.446               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -191.270 Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.560
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.560            -259.294 Clk 
Info (332146): Worst-case hold slack is 0.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.400               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -191.270 Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.415
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.415             -62.354 Clk 
Info (332146): Worst-case hold slack is 0.168
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.168               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -133.006 Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4751 megabytes
    Info: Processing ended: Wed May 18 15:16:04 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


