Fitter report for TP5
Mon Oct 29 14:10:08 2018
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Interconnect Usage Summary
 24. Other Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------+
; Fitter Summary                                                             ;
+---------------------------------+------------------------------------------+
; Fitter Status                   ; Successful - Mon Oct 29 14:10:07 2018    ;
; Quartus II 64-Bit Version       ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                   ; TP5                                      ;
; Top-level Entity Name           ; TP5                                      ;
; Family                          ; Cyclone V                                ;
; Device                          ; 5CGXFC7C6F23C7                           ;
; Timing Models                   ; Preliminary                              ;
; Logic utilization (in ALMs)     ; 266 / 56,480 ( < 1 % )                   ;
; Total registers                 ; 69                                       ;
; Total pins                      ; 22 / 268 ( 8 % )                         ;
; Total virtual pins              ; 0                                        ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                    ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                          ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                            ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                            ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                            ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                            ;
; Total PLLs                      ; 0 / 13 ( 0 % )                           ;
; Total DLLs                      ; 0 / 4 ( 0 % )                            ;
+---------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC7C6F23C7                        ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+------------------+-------------------------------+
; Pin Name         ; Reason                        ;
+------------------+-------------------------------+
; displaya[0]      ; Incomplete set of assignments ;
; displaya[1]      ; Incomplete set of assignments ;
; displaya[2]      ; Incomplete set of assignments ;
; displaya[3]      ; Incomplete set of assignments ;
; displaya[4]      ; Incomplete set of assignments ;
; displaya[5]      ; Incomplete set of assignments ;
; displaya[6]      ; Incomplete set of assignments ;
; displayb[0]      ; Incomplete set of assignments ;
; displayb[1]      ; Incomplete set of assignments ;
; displayb[2]      ; Incomplete set of assignments ;
; displayb[3]      ; Incomplete set of assignments ;
; displayb[4]      ; Incomplete set of assignments ;
; displayb[5]      ; Incomplete set of assignments ;
; displayb[6]      ; Incomplete set of assignments ;
; sinalVermelhoV_p ; Incomplete set of assignments ;
; sinalAmareloV_p  ; Incomplete set of assignments ;
; sinalVerdeV_p    ; Incomplete set of assignments ;
; sinalVermelhoP_p ; Incomplete set of assignments ;
; sinalVerdeP_p    ; Incomplete set of assignments ;
; rst              ; Incomplete set of assignments ;
; start            ; Incomplete set of assignments ;
; clk_placa        ; Incomplete set of assignments ;
+------------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                         ;
+------------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                   ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; clk_placa~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
; start~inputCLKENA0     ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+------------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 610 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 610 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 610     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Felipe Santos - ICTS/Desktop/SistemasEmbarcados/TP5/output_files/TP5.pin.


+-----------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                     ;
+-----------------------------------------------------------+---------------+-------+
; Resource                                                  ; Usage         ; %     ;
+-----------------------------------------------------------+---------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)    ; 266 / 56,480  ; < 1 % ;
; ALMs needed [=A-B+C]                                      ; 266           ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]           ; 276 / 56,480  ; < 1 % ;
;         [a] ALMs used for LUT logic and registers         ; 23            ;       ;
;         [b] ALMs used for LUT logic                       ; 241           ;       ;
;         [c] ALMs used for registers                       ; 12            ;       ;
;         [d] ALMs used for memory (up to ½ of total ALMs)  ; 0             ;       ;
;     [B] Estimate of ALMs recoverable by dense packing     ; 12 / 56,480   ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]           ; 2 / 56,480    ; < 1 % ;
;         [a] Due to location constrained logic             ; 1             ;       ;
;         [b] Due to LAB-wide signal conflicts              ; 0             ;       ;
;         [c] Due to LAB input limits                       ; 1             ;       ;
;         [d] Due to virtual I/Os                           ; 0             ;       ;
;                                                           ;               ;       ;
; Difficulty packing design                                 ; Low           ;       ;
;                                                           ;               ;       ;
; Total LABs:  partially or completely used                 ; 40 / 5,648    ; < 1 % ;
;     -- Logic LABs                                         ; 40            ;       ;
;     -- Memory LABs (up to ½ of total LABs)                ; 0             ;       ;
;                                                           ;               ;       ;
; Combinational ALUT usage for logic                        ; 495           ;       ;
;     -- 7 input functions                                  ; 0             ;       ;
;     -- 6 input functions                                  ; 34            ;       ;
;     -- 5 input functions                                  ; 8             ;       ;
;     -- 4 input functions                                  ; 33            ;       ;
;     -- <=3 input functions                                ; 420           ;       ;
; Combinational ALUT usage for route-throughs               ; 7             ;       ;
; Dedicated logic registers                                 ; 69            ;       ;
;     -- By type:                                           ;               ;       ;
;         -- Primary logic registers                        ; 69 / 112,960  ; < 1 % ;
;         -- Secondary logic registers                      ; 0 / 112,960   ; 0 %   ;
;     -- By function:                                       ;               ;       ;
;         -- Design implementation registers                ; 69            ;       ;
;         -- Routing optimization registers                 ; 0             ;       ;
;                                                           ;               ;       ;
; Virtual pins                                              ; 0             ;       ;
; I/O pins                                                  ; 22 / 268      ; 8 %   ;
;     -- Clock pins                                         ; 3 / 11        ; 27 %  ;
;     -- Dedicated input pins                               ; 0 / 23        ; 0 %   ;
;                                                           ;               ;       ;
; Global signals                                            ; 2             ;       ;
; M10K blocks                                               ; 0 / 686       ; 0 %   ;
; Total MLAB memory bits                                    ; 0             ;       ;
; Total block memory bits                                   ; 0 / 7,024,640 ; 0 %   ;
; Total block memory implementation bits                    ; 0 / 7,024,640 ; 0 %   ;
; Total DSP Blocks                                          ; 0 / 156       ; 0 %   ;
; Fractional PLLs                                           ; 0 / 7         ; 0 %   ;
; Global clocks                                             ; 2 / 16        ; 13 %  ;
; Quadrant clocks                                           ; 0 / 88        ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks ; 0 / 18        ; 0 %   ;
; SERDES Transmitters                                       ; 0 / 120       ; 0 %   ;
; SERDES Receivers                                          ; 0 / 120       ; 0 %   ;
; JTAGs                                                     ; 0 / 1         ; 0 %   ;
; ASMI blocks                                               ; 0 / 1         ; 0 %   ;
; CRC blocks                                                ; 0 / 1         ; 0 %   ;
; Remote update blocks                                      ; 0 / 1         ; 0 %   ;
; Standard RX PCSs                                          ; 0 / 6         ; 0 %   ;
; HSSI PMA RX Deserializers                                 ; 0 / 6         ; 0 %   ;
; Standard TX PCSs                                          ; 0 / 6         ; 0 %   ;
; HSSI PMA TX Serializers                                   ; 0 / 6         ; 0 %   ;
; Channel PLLs                                              ; 0 / 6         ; 0 %   ;
; Impedance control blocks                                  ; 0 / 3         ; 0 %   ;
; Hard Memory Controllers                                   ; 0 / 2         ; 0 %   ;
; Average interconnect usage (total/H/V)                    ; 0% / 0% / 0%  ;       ;
; Peak interconnect usage (total/H/V)                       ; 3% / 3% / 3%  ;       ;
; Maximum fan-out                                           ; 32            ;       ;
; Highest non-global fan-out                                ; 32            ;       ;
; Total fan-out                                             ; 1717          ;       ;
; Average fan-out                                           ; 2.78          ;       ;
+-----------------------------------------------------------+---------------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                       ;
+----------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                ; Top                   ; hard_block:auto_generated_inst ;
+----------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)   ; 266 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                     ; 266                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]          ; 276 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers        ; 23                    ; 0                              ;
;         [b] ALMs used for LUT logic                      ; 241                   ; 0                              ;
;         [c] ALMs used for registers                      ; 12                    ; 0                              ;
;         [d] ALMs used for memory (up to ½ of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing    ; 12 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]          ; 2 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic            ; 1                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts             ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                      ; 1                     ; 0                              ;
;         [d] Due to virtual I/Os                          ; 0                     ; 0                              ;
;                                                          ;                       ;                                ;
; Difficulty packing design                                ; Low                   ; Low                            ;
;                                                          ;                       ;                                ;
; Total LABs:  partially or completely used                ; 40 / 5648 ( < 1 % )   ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                        ; 40                    ; 0                              ;
;     -- Memory LABs (up to ½ of total LABs)               ; 0                     ; 0                              ;
;                                                          ;                       ;                                ;
; Combinational ALUT usage for logic                       ; 495                   ; 0                              ;
;     -- 7 input functions                                 ; 0                     ; 0                              ;
;     -- 6 input functions                                 ; 34                    ; 0                              ;
;     -- 5 input functions                                 ; 8                     ; 0                              ;
;     -- 4 input functions                                 ; 33                    ; 0                              ;
;     -- <=3 input functions                               ; 420                   ; 0                              ;
; Combinational ALUT usage for route-throughs              ; 7                     ; 0                              ;
; Memory ALUT usage                                        ; 0                     ; 0                              ;
;     -- 64-address deep                                   ; 0                     ; 0                              ;
;     -- 32-address deep                                   ; 0                     ; 0                              ;
;                                                          ;                       ;                                ;
; Dedicated logic registers                                ; 0                     ; 0                              ;
;     -- By type:                                          ;                       ;                                ;
;         -- Primary logic registers                       ; 69 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                     ; 0 / 112960 ( 0 % )    ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                      ;                       ;                                ;
;         -- Design implementation registers               ; 69                    ; 0                              ;
;         -- Routing optimization registers                ; 0                     ; 0                              ;
;                                                          ;                       ;                                ;
;                                                          ;                       ;                                ;
; Virtual pins                                             ; 0                     ; 0                              ;
; I/O pins                                                 ; 22                    ; 0                              ;
; I/O registers                                            ; 0                     ; 0                              ;
; Total block memory bits                                  ; 0                     ; 0                              ;
; Total block memory implementation bits                   ; 0                     ; 0                              ;
; Clock enable block                                       ; 2 / 122 ( 1 % )       ; 0 / 122 ( 0 % )                ;
; Partial reconfiguration block                            ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
;                                                          ;                       ;                                ;
; Connections                                              ;                       ;                                ;
;     -- Input Connections                                 ; 0                     ; 0                              ;
;     -- Registered Input Connections                      ; 0                     ; 0                              ;
;     -- Output Connections                                ; 0                     ; 0                              ;
;     -- Registered Output Connections                     ; 0                     ; 0                              ;
;                                                          ;                       ;                                ;
; Internal Connections                                     ;                       ;                                ;
;     -- Total Connections                                 ; 1750                  ; 0                              ;
;     -- Registered Connections                            ; 295                   ; 0                              ;
;                                                          ;                       ;                                ;
; External Connections                                     ;                       ;                                ;
;     -- Top                                               ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                    ; 0                     ; 0                              ;
;                                                          ;                       ;                                ;
; Partition Interface                                      ;                       ;                                ;
;     -- Input Ports                                       ; 3                     ; 0                              ;
;     -- Output Ports                                      ; 19                    ; 0                              ;
;     -- Bidir Ports                                       ; 0                     ; 0                              ;
;                                                          ;                       ;                                ;
; Registered Ports                                         ;                       ;                                ;
;     -- Registered Input Ports                            ; 0                     ; 0                              ;
;     -- Registered Output Ports                           ; 0                     ; 0                              ;
;                                                          ;                       ;                                ;
; Port Connectivity                                        ;                       ;                                ;
;     -- Input Ports driven by GND                         ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                        ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                         ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                        ; 0                     ; 0                              ;
;     -- Input Ports with no Source                        ; 0                     ; 0                              ;
;     -- Output Ports with no Source                       ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                        ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                       ; 0                     ; 0                              ;
+----------------------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk_placa ; N16   ; 5B       ; 89           ; 35           ; 43           ; 32                    ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rst       ; M18   ; 5B       ; 89           ; 36           ; 20           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; start     ; M16   ; 5B       ; 89           ; 35           ; 60           ; 6                     ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; displaya[0]      ; D12   ; 7A       ; 50           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; displaya[1]      ; K22   ; 5B       ; 89           ; 38           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; displaya[2]      ; B11   ; 7A       ; 50           ; 81           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; displaya[3]      ; L18   ; 5B       ; 89           ; 38           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; displaya[4]      ; V13   ; 4A       ; 50           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; displaya[5]      ; AB13  ; 4A       ; 50           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; displaya[6]      ; AA13  ; 4A       ; 52           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; displayb[0]      ; G11   ; 7A       ; 56           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; displayb[1]      ; D13   ; 7A       ; 54           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; displayb[2]      ; G13   ; 7A       ; 56           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; displayb[3]      ; V14   ; 4A       ; 56           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; displayb[4]      ; A12   ; 7A       ; 54           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; displayb[5]      ; H13   ; 7A       ; 56           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; displayb[6]      ; AB18  ; 4A       ; 56           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sinalAmareloV_p  ; U13   ; 4A       ; 50           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sinalVerdeP_p    ; T12   ; 4A       ; 52           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sinalVerdeV_p    ; L22   ; 5B       ; 89           ; 36           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sinalVermelhoP_p ; C11   ; 7A       ; 50           ; 81           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sinalVermelhoV_p ; AB12  ; 4A       ; 50           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 8 / 48 ( 17 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 6 / 16 ( 38 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 8 / 80 ( 10 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; displayb[4]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; displaya[6]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; sinalVermelhoV_p                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; displaya[5]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; displayb[6]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; displaya[2]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; sinalVermelhoP_p                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; displaya[0]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ; 441        ; 7A       ; displayb[1]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GXB_GND*                        ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GXB_GND*                        ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; displayb[0]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; displayb[2]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; displayb[5]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; displaya[1]                     ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; displaya[3]                     ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; sinalVerdeV_p                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; start                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; rst                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; clk_placa                       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; sinalVerdeP_p                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GXB_GND*                        ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; sinalAmareloV_p                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GXB_GND*                        ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; displaya[4]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; displayb[3]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                               ; Library Name ;
+---------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |TP5                                              ; 265.50 (0.50)        ; 275.50 (0.50)                    ; 11.50 (0.00)                                      ; 1.50 (0.00)                      ; 0.00 (0.00)          ; 495 (1)             ; 69 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 22   ; 0            ; |TP5                                                                                                                                              ;              ;
;    |decodificador_dec_7_seg:decoder_display_aula| ; 196.11 (49.83)       ; 202.17 (51.33)                   ; 6.08 (1.50)                                       ; 0.03 (0.00)                      ; 0.00 (0.00)          ; 387 (85)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TP5|decodificador_dec_7_seg:decoder_display_aula                                                                                                 ;              ;
;       |lpm_divide:Div0|                           ; 146.28 (0.00)        ; 150.83 (0.00)                    ; 4.58 (0.00)                                       ; 0.03 (0.00)                      ; 0.00 (0.00)          ; 302 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TP5|decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0                                                                                 ;              ;
;          |lpm_divide_hbm:auto_generated|          ; 146.28 (0.00)        ; 150.83 (0.00)                    ; 4.58 (0.00)                                       ; 0.03 (0.00)                      ; 0.00 (0.00)          ; 302 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TP5|decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated                                                   ;              ;
;             |sign_div_unsign_nlh:divider|         ; 146.28 (0.00)        ; 150.83 (0.00)                    ; 4.58 (0.00)                                       ; 0.03 (0.00)                      ; 0.00 (0.00)          ; 302 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TP5|decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                       ;              ;
;                |alt_u_div_kve:divider|            ; 146.28 (146.28)      ; 150.83 (150.83)                  ; 4.58 (4.58)                                       ; 0.03 (0.03)                      ; 0.00 (0.00)          ; 302 (302)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TP5|decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider ;              ;
;    |divisor_clock:divisor_clock_aula|             ; 23.00 (23.00)        ; 23.50 (23.50)                    ; 1.50 (1.50)                                       ; 1.00 (1.00)                      ; 0.00 (0.00)          ; 38 (38)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TP5|divisor_clock:divisor_clock_aula                                                                                                             ;              ;
;    |maquina:maquina_aula|                         ; 45.89 (45.89)        ; 49.33 (49.33)                    ; 3.92 (3.92)                                       ; 0.47 (0.47)                      ; 0.00 (0.00)          ; 69 (69)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TP5|maquina:maquina_aula                                                                                                                         ;              ;
+---------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                             ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name             ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; displaya[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; displaya[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; displaya[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; displaya[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; displaya[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; displaya[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; displaya[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; displayb[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; displayb[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; displayb[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; displayb[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; displayb[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; displayb[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; displayb[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sinalVermelhoV_p ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sinalAmareloV_p  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sinalVerdeV_p    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sinalVermelhoP_p ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sinalVerdeP_p    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rst              ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; start            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk_placa        ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                              ;
+---------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------+-------------------+---------+
; rst                                                           ;                   ;         ;
;      - maquina:maquina_aula|aux[30]~8                         ; 0                 ; 0       ;
;      - maquina:maquina_aula|sinalVermelhoV~1                  ; 0                 ; 0       ;
;      - maquina:maquina_aula|sinalVerdeV~1                     ; 0                 ; 0       ;
;      - maquina:maquina_aula|state.espera~0                    ; 1                 ; 0       ;
;      - maquina:maquina_aula|state.piscaVerdeVec~reg0head_lut  ; 0                 ; 0       ;
;      - maquina:maquina_aula|state.atravessa~reg0head_lut      ; 0                 ; 0       ;
;      - maquina:maquina_aula|state.luzVermelhaVec~reg0head_lut ; 0                 ; 0       ;
;      - maquina:maquina_aula|state.luzAmarelaVec~reg0head_lut  ; 0                 ; 0       ;
;      - maquina:maquina_aula|state.inicial~reg0head_lut        ; 0                 ; 0       ;
;      - maquina:maquina_aula|state.inicial~2                   ; 0                 ; 0       ;
;      - maquina:maquina_aula|state.piscaVerdeVec~reg0latch     ; 0                 ; 0       ;
;      - maquina:maquina_aula|state.atravessa~reg0latch         ; 0                 ; 0       ;
;      - maquina:maquina_aula|state.luzVermelhaVec~reg0latch    ; 0                 ; 0       ;
;      - maquina:maquina_aula|state.luzAmarelaVec~reg0latch     ; 0                 ; 0       ;
;      - maquina:maquina_aula|state.inicial~reg0latch           ; 0                 ; 0       ;
; start                                                         ;                   ;         ;
; clk_placa                                                     ;                   ;         ;
;      - divisor_clock:divisor_clock_aula|clock_1               ; 1                 ; 0       ;
+---------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                          ;
+-------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk_placa                                 ; PIN_N16              ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_placa                                 ; PIN_N16              ; 31      ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; divisor_clock:divisor_clock_aula|Equal0~5 ; LABCELL_X56_Y35_N48  ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; divisor_clock:divisor_clock_aula|clock_1  ; FF_X56_Y35_N8        ; 32      ; Clock        ; no     ; --                   ; --               ; --                        ;
; maquina:maquina_aula|aux[0]~5             ; LABCELL_X51_Y35_N0   ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; maquina:maquina_aula|aux[30]~8            ; MLABCELL_X52_Y36_N42 ; 31      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; maquina:maquina_aula|sinalVerdeV~1        ; LABCELL_X50_Y36_N48  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; maquina:maquina_aula|sinalVermelhoV~1     ; LABCELL_X51_Y36_N57  ; 4       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; maquina:maquina_aula|state.espera~0       ; LABCELL_X51_Y36_N45  ; 6       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; maquina:maquina_aula|state.inicial~2      ; LABCELL_X51_Y36_N6   ; 11      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; start                                     ; PIN_M16              ; 6       ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
+-------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                          ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; Name      ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; clk_placa ; PIN_N16  ; 31      ; Global Clock         ; GCLK11           ; --                        ;
; start     ; PIN_M16  ; 6       ; Global Clock         ; GCLK9            ; --                        ;
+-----------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                    ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; divisor_clock:divisor_clock_aula|Equal0~5                                                                                                                               ; 32      ;
; divisor_clock:divisor_clock_aula|clock_1                                                                                                                                ; 32      ;
; maquina:maquina_aula|aux[30]~8                                                                                                                                          ; 31      ;
; maquina:maquina_aula|aux[0]~5                                                                                                                                           ; 31      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_20~1                    ; 17      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_21~1                    ; 17      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_22~1                    ; 17      ;
; rst~input                                                                                                                                                               ; 15      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~1  ; 13      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_23~1                    ; 13      ;
; maquina:maquina_aula|state.inicial~2                                                                                                                                    ; 11      ;
; maquina:maquina_aula|aux[0]                                                                                                                                             ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_26~1                    ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_27~1                    ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_28~1                    ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_29~1                    ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_30~1                    ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_31~1                    ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_3~1                     ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_4~1                     ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_5~1                     ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_6~1                     ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_7~1                     ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_8~1                     ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_9~1                     ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_10~1                    ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_11~1                    ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_12~1                    ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_14~1                    ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_15~1                    ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_16~1                    ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_17~1                    ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_18~1                    ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_19~1                    ; 11      ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_25~1                    ; 9       ;
; maquina:maquina_aula|state.inicial~reg0head_lut                                                                                                                         ; 8       ;
; maquina:maquina_aula|state.espera~reg0                                                                                                                                  ; 7       ;
; decodificador_dec_7_seg:decoder_display_aula|Equal10~5                                                                                                                  ; 7       ;
; decodificador_dec_7_seg:decoder_display_aula|Equal0~4                                                                                                                   ; 7       ;
; decodificador_dec_7_seg:decoder_display_aula|Equal0~1                                                                                                                   ; 7       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~118                                                                                                                   ; 7       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~114                                                                                                                   ; 7       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~2                                                                                                                     ; 7       ;
; maquina:maquina_aula|state.luzAmarelaVec~reg0head_lut                                                                                                                   ; 6       ;
; maquina:maquina_aula|state.espera~0                                                                                                                                     ; 6       ;
; maquina:maquina_aula|aux[24]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[25]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[23]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[22]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[21]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[20]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[29]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[28]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[27]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[26]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[18]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[19]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[17]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[16]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[15]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[14]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[12]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[13]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[11]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[10]                                                                                                                                            ; 6       ;
; maquina:maquina_aula|aux[9]                                                                                                                                             ; 6       ;
; maquina:maquina_aula|aux[8]                                                                                                                                             ; 6       ;
; maquina:maquina_aula|aux[6]                                                                                                                                             ; 6       ;
; maquina:maquina_aula|aux[7]                                                                                                                                             ; 6       ;
; maquina:maquina_aula|aux[5]                                                                                                                                             ; 6       ;
; maquina:maquina_aula|aux[4]                                                                                                                                             ; 6       ;
; maquina:maquina_aula|aux[3]                                                                                                                                             ; 6       ;
; maquina:maquina_aula|aux[2]                                                                                                                                             ; 6       ;
; maquina:maquina_aula|state.piscaVerdeVec~reg0head_lut                                                                                                                   ; 5       ;
; maquina:maquina_aula|aux[30]                                                                                                                                            ; 5       ;
; maquina:maquina_aula|aux[1]                                                                                                                                             ; 5       ;
; maquina:maquina_aula|state.atravessa~reg0head_lut                                                                                                                       ; 4       ;
; maquina:maquina_aula|sinalVermelhoV~1                                                                                                                                   ; 4       ;
; maquina:maquina_aula|state.inicial~reg0latch                                                                                                                            ; 3       ;
; maquina:maquina_aula|state.luzAmarelaVec~reg0latch                                                                                                                      ; 3       ;
; maquina:maquina_aula|state.luzVermelhaVec~reg0latch                                                                                                                     ; 3       ;
; maquina:maquina_aula|state.atravessa~reg0latch                                                                                                                          ; 3       ;
; maquina:maquina_aula|state.piscaVerdeVec~reg0latch                                                                                                                      ; 3       ;
; maquina:maquina_aula|sinalVerdeV                                                                                                                                        ; 3       ;
; maquina:maquina_aula|state.luzVermelhaVec~reg0head_lut                                                                                                                  ; 3       ;
; maquina:maquina_aula|state~0                                                                                                                                            ; 3       ;
; maquina:maquina_aula|aux[30]~7                                                                                                                                          ; 3       ;
; maquina:maquina_aula|sinalVerdeP                                                                                                                                        ; 2       ;
; maquina:maquina_aula|sinalVermelhoP                                                                                                                                     ; 2       ;
; maquina:maquina_aula|sinalAmareloV                                                                                                                                      ; 2       ;
; maquina:maquina_aula|sinalVermelhoV                                                                                                                                     ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[135]~103          ; 2       ;
; maquina:maquina_aula|state~3                                                                                                                                            ; 2       ;
; maquina:maquina_aula|state~2                                                                                                                                            ; 2       ;
; maquina:maquina_aula|state~1                                                                                                                                            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[16]~97            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[21]~94            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[15]~93            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[26]~90            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[20]~89            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[31]~86            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[25]~85            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[36]~82            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[30]~81            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[41]~78            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[35]~77            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[46]~74            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[40]~73            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[51]~70            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[45]~69            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[56]~66            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[50]~65            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[61]~62            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[55]~61            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[66]~58            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[60]~57            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[71]~54            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[65]~53            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[76]~50            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[70]~49            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[81]~46            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[75]~45            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[86]~42            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[80]~41            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[91]~38            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[85]~37            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[96]~34            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[90]~33            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[101]~30           ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[95]~29            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[106]~26           ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[100]~25           ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[111]~22           ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[105]~21           ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[116]~18           ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[110]~17           ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[121]~14           ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[115]~13           ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[126]~10           ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[120]~9            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[131]~6            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[125]~5            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[136]~2            ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[130]~1            ; 2       ;
; maquina:maquina_aula|sinalVermelhoP~0                                                                                                                                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_22~21                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_21~21                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_22~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~17 ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~13 ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_26~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_26~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_3_result_int[0]~9  ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_27~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_27~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_26~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_28~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_28~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_27~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_29~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_29~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_28~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_30~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_30~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_29~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_31~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_31~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_30~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_3~17                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_3~13                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_31~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_4~17                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_4~13                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_3~9                     ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_5~17                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_5~13                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_4~9                     ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_6~17                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_6~13                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_5~9                     ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_7~17                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_7~13                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_6~9                     ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_8~17                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_8~13                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_7~9                     ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_9~17                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_9~13                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_8~9                     ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_10~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_10~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_9~9                     ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_11~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_11~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_10~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_12~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_12~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_11~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_14~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_14~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_12~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_15~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_15~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_14~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_16~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_16~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_15~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_17~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_17~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_16~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_18~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_18~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_17~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_19~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_19~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_18~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_20~17                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_20~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_19~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_21~13                   ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_21~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_20~9                    ; 2       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_22~9                    ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[6]                                                                                                                            ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[7]                                                                                                                            ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[5]                                                                                                                            ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[4]                                                                                                                            ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[30]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[2]                                                                                                                            ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[26]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[8]                                                                                                                            ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[27]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[28]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[29]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[3]                                                                                                                            ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[0]                                                                                                                            ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[1]                                                                                                                            ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[9]                                                                                                                            ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[10]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[11]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[12]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[14]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[13]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[15]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[16]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[17]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[18]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[20]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[19]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[21]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[22]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[23]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[24]                                                                                                                           ; 2       ;
; divisor_clock:divisor_clock_aula|contagem[25]                                                                                                                           ; 2       ;
; maquina:maquina_aula|state.espera~reg0feeder                                                                                                                            ; 1       ;
; ~QUARTUS_CREATED_GND~I                                                                                                                                                  ; 1       ;
; clk_placa~input                                                                                                                                                         ; 1       ;
; maquina:maquina_aula|state.inicial~3                                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[140]~107          ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[16]~106           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[16]~105           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[141]~104          ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[18]~102           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[18]~101           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[17]~100           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[17]~99            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[22]~98            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[22]~96            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[27]~95            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[27]~92            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[32]~91            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[32]~88            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[37]~87            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[37]~84            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[42]~83            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[42]~80            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[47]~79            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[47]~76            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[52]~75            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[52]~72            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[57]~71            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[57]~68            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[62]~67            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[62]~64            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[67]~63            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[67]~60            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[72]~59            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[72]~56            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[77]~55            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[77]~52            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[82]~51            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[82]~48            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[87]~47            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[87]~44            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[92]~43            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[92]~40            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[97]~39            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[97]~36            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[102]~35           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[102]~32           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[107]~31           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[107]~28           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[112]~27           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[112]~24           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[117]~23           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[117]~20           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[122]~19           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[122]~16           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[127]~15           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[127]~12           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[132]~11           ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[132]~8            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[137]~7            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[137]~4            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[142]~3            ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|StageOut[142]~0            ; 1       ;
; maquina:maquina_aula|state.inicial~reg0_emulated                                                                                                                        ; 1       ;
; maquina:maquina_aula|state.luzAmarelaVec~reg0_emulated                                                                                                                  ; 1       ;
; maquina:maquina_aula|state.luzVermelhaVec~reg0_emulated                                                                                                                 ; 1       ;
; maquina:maquina_aula|state.atravessa~reg0_emulated                                                                                                                      ; 1       ;
; maquina:maquina_aula|state.piscaVerdeVec~reg0_emulated                                                                                                                  ; 1       ;
; divisor_clock:divisor_clock_aula|clock_1~0                                                                                                                              ; 1       ;
; divisor_clock:divisor_clock_aula|Equal0~4                                                                                                                               ; 1       ;
; divisor_clock:divisor_clock_aula|Equal0~3                                                                                                                               ; 1       ;
; divisor_clock:divisor_clock_aula|Equal0~2                                                                                                                               ; 1       ;
; divisor_clock:divisor_clock_aula|Equal0~1                                                                                                                               ; 1       ;
; divisor_clock:divisor_clock_aula|Equal0~0                                                                                                                               ; 1       ;
; maquina:maquina_aula|sinalVerdeV~1                                                                                                                                      ; 1       ;
; maquina:maquina_aula|sinalVerdeV~0                                                                                                                                      ; 1       ;
; maquina:maquina_aula|sinalAmareloV~0                                                                                                                                    ; 1       ;
; maquina:maquina_aula|sinalVermelhoV~0                                                                                                                                   ; 1       ;
; maquina:maquina_aula|aux[0]~6                                                                                                                                           ; 1       ;
; maquina:maquina_aula|aux[0]~4                                                                                                                                           ; 1       ;
; maquina:maquina_aula|aux[0]~3                                                                                                                                           ; 1       ;
; maquina:maquina_aula|aux[0]~2                                                                                                                                           ; 1       ;
; maquina:maquina_aula|aux[0]~1                                                                                                                                           ; 1       ;
; maquina:maquina_aula|aux[0]~0                                                                                                                                           ; 1       ;
; maquina:maquina_aula|LessThan0~0                                                                                                                                        ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|WideOr6                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|WideOr7                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|display2[4]                                                                                                                ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|WideOr8                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|WideNor1~0                                                                                                                 ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|WideOr10                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|WideOr11                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Equal10~4                                                                                                                  ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Equal10~3                                                                                                                  ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Equal10~2                                                                                                                  ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Equal10~1                                                                                                                  ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Equal10~0                                                                                                                  ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|WideOr0                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|WideOr1                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|display1[4]                                                                                                                ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|WideOr2                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|WideNor0~0                                                                                                                 ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|WideOr4                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|WideOr5                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Equal0~3                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Equal0~2                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Equal0~0                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_25~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_23~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_25~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_23~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_23~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_22~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_25~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_21~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_23~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_23~17                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_22~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_26~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_27~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_28~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_29~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_30~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_31~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_3~26                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_4~26                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_5~26                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_6~26                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_7~26                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_8~26                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_9~26                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_10~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_11~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_12~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_14~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_15~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_16~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_17~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_18~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_19~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_25~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_21~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_20~26                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_23~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_23~13                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_22~18                   ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~122                                                                                                                               ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~121                                                                                                                               ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~118                                                                                                                               ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~117                                                                                                                               ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~114                                                                                                                               ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~113                                                                                                                               ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~110                                                                                                                               ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~109                                                                                                                               ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~105                                                                                                                               ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~102                                                                                                                               ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~101                                                                                                                               ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~98                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~97                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~94                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~93                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~90                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~89                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~86                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~85                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~82                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~81                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~78                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~77                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~74                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~73                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~70                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~69                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~66                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~65                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~62                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~61                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~58                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~57                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~54                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~53                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~50                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~49                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~46                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~45                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~42                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~41                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~38                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~37                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~34                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~33                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~30                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~29                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~26                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~25                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~22                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~21                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~18                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~17                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~14                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~13                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~10                                                                                                                                ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~9                                                                                                                                 ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~6                                                                                                                                 ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~5                                                                                                                                 ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~2                                                                                                                                 ; 1       ;
; divisor_clock:divisor_clock_aula|Add0~1                                                                                                                                 ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_26~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_26~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~19 ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~18 ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~15 ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~14 ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_27~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_27~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_26~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_26~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_3_result_int[0]~11 ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_3_result_int[0]~10 ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_28~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_28~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_27~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_27~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_26~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_29~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_29~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_28~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_28~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_27~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_30~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_30~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_29~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_29~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_28~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_31~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_31~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_30~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_30~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_29~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_3~22                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_3~21                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_31~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_31~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_30~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_4~22                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_4~21                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_3~18                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_3~14                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_31~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_5~22                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_5~21                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_4~18                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_4~14                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_3~10                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_6~22                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_6~21                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_5~18                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_5~14                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_4~10                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_7~22                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_7~21                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_6~18                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_6~14                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_5~10                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_8~22                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_8~21                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_7~18                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_7~14                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_6~10                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_9~22                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_9~21                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_8~18                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_8~14                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_7~10                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_10~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_10~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_9~18                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_9~14                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_8~10                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_11~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_11~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_10~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_10~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_9~10                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_12~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_12~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_11~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_11~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_10~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_14~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_14~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_12~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_12~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_11~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_15~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_15~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_14~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_14~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_12~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_16~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_16~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_15~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_15~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_14~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_17~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_17~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_16~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_16~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_15~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_18~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_18~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_17~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_17~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_16~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_19~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_19~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_18~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_18~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_17~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_20~22                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_20~21                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_19~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_19~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_18~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_21~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_21~17                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_20~18                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_20~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_19~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_22~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_22~13                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_21~14                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_25~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_21~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_20~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_23~10                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_23~9                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_22~10                   ; 1       ;
; maquina:maquina_aula|Add0~118                                                                                                                                           ; 1       ;
; maquina:maquina_aula|Add0~117                                                                                                                                           ; 1       ;
; maquina:maquina_aula|Add0~114                                                                                                                                           ; 1       ;
; maquina:maquina_aula|Add0~113                                                                                                                                           ; 1       ;
; maquina:maquina_aula|Add0~110                                                                                                                                           ; 1       ;
; maquina:maquina_aula|Add0~109                                                                                                                                           ; 1       ;
; maquina:maquina_aula|Add0~106                                                                                                                                           ; 1       ;
; maquina:maquina_aula|Add0~105                                                                                                                                           ; 1       ;
; maquina:maquina_aula|Add0~102                                                                                                                                           ; 1       ;
; maquina:maquina_aula|Add0~101                                                                                                                                           ; 1       ;
; maquina:maquina_aula|Add0~98                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~97                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~93                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~90                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~89                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~86                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~85                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~82                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~81                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~78                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~77                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~74                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~73                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~70                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~69                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~66                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~65                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~62                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~61                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~58                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~57                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~54                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~53                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~50                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~49                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~46                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~45                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~42                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~41                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~38                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~37                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~34                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~33                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~30                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~29                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~26                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~25                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~22                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~21                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~18                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~17                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~14                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~13                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~10                                                                                                                                            ; 1       ;
; maquina:maquina_aula|Add0~9                                                                                                                                             ; 1       ;
; maquina:maquina_aula|Add0~6                                                                                                                                             ; 1       ;
; maquina:maquina_aula|Add0~5                                                                                                                                             ; 1       ;
; maquina:maquina_aula|Add0~2                                                                                                                                             ; 1       ;
; maquina:maquina_aula|Add0~1                                                                                                                                             ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_26~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~7  ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~6  ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~5  ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_27~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_28~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_29~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_30~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_31~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_3~6                     ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_4~6                     ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_5~6                     ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_6~6                     ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_7~6                     ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_8~6                     ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_9~6                     ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_10~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_11~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_12~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_14~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_15~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_16~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_17~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_18~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_19~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_20~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_21~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_22~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_23~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|lpm_divide:Div0|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider|op_25~6                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~121                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~120                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~119                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~117                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~116                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~115                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~113                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~112                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~111                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~109                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~108                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~107                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~105                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~104                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~103                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~101                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~100                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~99                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~97                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~96                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~95                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~93                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~92                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~91                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~89                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~88                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~87                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~85                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~84                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~83                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~81                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~80                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~79                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~77                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~76                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~75                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~73                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~72                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~71                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~69                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~68                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~67                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~65                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~64                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~63                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~61                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~60                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~59                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~57                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~56                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~55                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~51                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~49                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~48                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~47                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~45                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~44                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~43                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~41                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~40                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~39                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~37                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~36                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~35                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~33                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~32                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~31                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~29                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~28                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~27                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~25                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~24                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~23                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~21                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~20                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~19                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~17                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~16                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~15                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~13                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~12                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~11                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~9                                                                                                                     ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~8                                                                                                                     ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~7                                                                                                                     ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~5                                                                                                                     ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~4                                                                                                                     ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add1~3                                                                                                                     ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~119                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~115                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~111                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~110                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~107                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~106                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~103                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~102                                                                                                                   ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~99                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~98                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~95                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~94                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~91                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~90                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~87                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~86                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~83                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~82                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~79                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~78                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~75                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~74                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~71                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~70                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~67                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~66                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~63                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~62                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~59                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~58                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~55                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~54                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~50                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~47                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~46                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~43                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~42                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~39                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~38                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~35                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~34                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~31                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~30                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~27                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~26                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~23                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~22                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~19                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~18                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~15                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~14                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~11                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~10                                                                                                                    ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~7                                                                                                                     ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~6                                                                                                                     ; 1       ;
; decodificador_dec_7_seg:decoder_display_aula|Add0~3                                                                                                                     ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 656 / 374,484 ( < 1 % ) ;
; C12 interconnects          ; 5 / 16,664 ( < 1 % )    ;
; C2 interconnects           ; 202 / 155,012 ( < 1 % ) ;
; C4 interconnects           ; 212 / 72,600 ( < 1 % )  ;
; Local interconnects        ; 164 / 112,960 ( < 1 % ) ;
; R14 interconnects          ; 19 / 15,868 ( < 1 % )   ;
; R3 interconnects           ; 251 / 169,296 ( < 1 % ) ;
; R6 interconnects           ; 251 / 330,800 ( < 1 % ) ;
+----------------------------+-------------------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+------------------------------+-------------------------+
; Other Routing Resource Type  ; Usage                   ;
+------------------------------+-------------------------+
; DQS bus muxes                ; 0 / 30 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )          ;
; Direct links                 ; 157 / 374,484 ( < 1 % ) ;
; Global clocks                ; 2 / 16 ( 13 % )         ;
; Horizontal periphery clocks  ; 0 / 36 ( 0 % )          ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14/C12 interconnect drivers ; 22 / 27,256 ( < 1 % )   ;
; Spine clocks                 ; 2 / 480 ( < 1 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 22        ; 0            ; 0            ; 22        ; 22        ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 22           ; 22           ; 22           ; 22           ; 22           ; 0         ; 22           ; 22           ; 0         ; 0         ; 22           ; 3            ; 22           ; 22           ; 22           ; 22           ; 3            ; 22           ; 22           ; 22           ; 22           ; 3            ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; displaya[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; displaya[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; displaya[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; displaya[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; displaya[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; displaya[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; displaya[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; displayb[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; displayb[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; displayb[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; displayb[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; displayb[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; displayb[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; displayb[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sinalVermelhoV_p   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sinalAmareloV_p    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sinalVerdeV_p      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sinalVermelhoP_p   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sinalVerdeP_p      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; start              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_placa          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration Pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; start           ; rst,start            ; 8.7               ;
; rst,start       ; rst,start            ; 8.3               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                         ;
+---------------------------------------------------------+---------------------------------------------------------+-------------------+
; Source Register                                         ; Destination Register                                    ; Delay Added in ns ;
+---------------------------------------------------------+---------------------------------------------------------+-------------------+
; divisor_clock:divisor_clock_aula|clock_1                ; divisor_clock:divisor_clock_aula|clock_1                ; 2.006             ;
; rst                                                     ; maquina:maquina_aula|sinalVerdeV                        ; 1.843             ;
; maquina:maquina_aula|state.piscaVerdeVec~reg0latch      ; maquina:maquina_aula|sinalVerdeV                        ; 1.843             ;
; maquina:maquina_aula|state.inicial~reg0_emulated        ; maquina:maquina_aula|sinalVerdeV                        ; 1.843             ;
; maquina:maquina_aula|state.espera~reg0                  ; maquina:maquina_aula|sinalVerdeV                        ; 1.843             ;
; maquina:maquina_aula|state.piscaVerdeVec~reg0_emulated  ; maquina:maquina_aula|sinalVerdeV                        ; 1.843             ;
; maquina:maquina_aula|state.inicial~reg0latch            ; maquina:maquina_aula|sinalVerdeV                        ; 1.843             ;
; rst                                                     ; maquina:maquina_aula|sinalAmareloV                      ; 1.321             ;
; maquina:maquina_aula|state.piscaVerdeVec~reg0latch      ; maquina:maquina_aula|sinalAmareloV                      ; 1.321             ;
; maquina:maquina_aula|state.luzAmarelaVec~reg0latch      ; maquina:maquina_aula|sinalAmareloV                      ; 1.321             ;
; maquina:maquina_aula|state.inicial~reg0_emulated        ; maquina:maquina_aula|sinalAmareloV                      ; 1.321             ;
; maquina:maquina_aula|state.espera~reg0                  ; maquina:maquina_aula|sinalAmareloV                      ; 1.321             ;
; maquina:maquina_aula|state.piscaVerdeVec~reg0_emulated  ; maquina:maquina_aula|sinalAmareloV                      ; 1.321             ;
; maquina:maquina_aula|state.luzAmarelaVec~reg0_emulated  ; maquina:maquina_aula|sinalAmareloV                      ; 1.321             ;
; maquina:maquina_aula|state.inicial~reg0latch            ; maquina:maquina_aula|sinalAmareloV                      ; 1.321             ;
; maquina:maquina_aula|state.luzAmarelaVec~reg0latch      ; maquina:maquina_aula|sinalVermelhoP                     ; 1.315             ;
; maquina:maquina_aula|state.luzAmarelaVec~reg0latch      ; maquina:maquina_aula|sinalVerdeP                        ; 1.315             ;
; maquina:maquina_aula|state.luzAmarelaVec~reg0_emulated  ; maquina:maquina_aula|sinalVermelhoP                     ; 1.315             ;
; maquina:maquina_aula|state.luzAmarelaVec~reg0_emulated  ; maquina:maquina_aula|sinalVerdeP                        ; 1.315             ;
; rst                                                     ; maquina:maquina_aula|sinalVermelhoV                     ; 1.314             ;
; maquina:maquina_aula|state.piscaVerdeVec~reg0latch      ; maquina:maquina_aula|sinalVermelhoV                     ; 1.314             ;
; maquina:maquina_aula|state.luzAmarelaVec~reg0latch      ; maquina:maquina_aula|sinalVermelhoV                     ; 1.314             ;
; maquina:maquina_aula|state.inicial~reg0_emulated        ; maquina:maquina_aula|sinalVermelhoV                     ; 1.314             ;
; maquina:maquina_aula|state.espera~reg0                  ; maquina:maquina_aula|sinalVermelhoV                     ; 1.314             ;
; maquina:maquina_aula|state.piscaVerdeVec~reg0_emulated  ; maquina:maquina_aula|sinalVermelhoV                     ; 1.314             ;
; maquina:maquina_aula|state.luzAmarelaVec~reg0_emulated  ; maquina:maquina_aula|sinalVermelhoV                     ; 1.314             ;
; maquina:maquina_aula|state.inicial~reg0latch            ; maquina:maquina_aula|sinalVermelhoV                     ; 1.314             ;
; rst                                                     ; maquina:maquina_aula|state.luzAmarelaVec~reg0latch      ; 1.250             ;
; maquina:maquina_aula|state.piscaVerdeVec~reg0latch      ; maquina:maquina_aula|state.luzAmarelaVec~reg0latch      ; 1.250             ;
; maquina:maquina_aula|state.inicial~reg0_emulated        ; maquina:maquina_aula|state.luzAmarelaVec~reg0latch      ; 1.250             ;
; maquina:maquina_aula|state.espera~reg0                  ; maquina:maquina_aula|state.luzAmarelaVec~reg0latch      ; 1.250             ;
; maquina:maquina_aula|state.piscaVerdeVec~reg0_emulated  ; maquina:maquina_aula|state.luzAmarelaVec~reg0latch      ; 1.250             ;
; maquina:maquina_aula|state.inicial~reg0latch            ; maquina:maquina_aula|state.luzAmarelaVec~reg0latch      ; 1.250             ;
; rst                                                     ; maquina:maquina_aula|state.inicial~reg0_emulated        ; 1.138             ;
; rst                                                     ; maquina:maquina_aula|state.espera~reg0                  ; 1.138             ;
; rst                                                     ; maquina:maquina_aula|state.piscaVerdeVec~reg0_emulated  ; 1.138             ;
; rst                                                     ; maquina:maquina_aula|state.luzAmarelaVec~reg0_emulated  ; 1.138             ;
; rst                                                     ; maquina:maquina_aula|state.luzVermelhaVec~reg0_emulated ; 1.138             ;
; rst                                                     ; maquina:maquina_aula|state.atravessa~reg0_emulated      ; 1.138             ;
; maquina:maquina_aula|state.espera~reg0                  ; maquina:maquina_aula|state.piscaVerdeVec~reg0latch      ; 0.814             ;
; maquina:maquina_aula|state.luzVermelhaVec~reg0latch     ; maquina:maquina_aula|sinalVermelhoP                     ; 0.668             ;
; maquina:maquina_aula|state.luzVermelhaVec~reg0latch     ; maquina:maquina_aula|sinalVerdeP                        ; 0.668             ;
; maquina:maquina_aula|state.luzVermelhaVec~reg0_emulated ; maquina:maquina_aula|sinalVermelhoP                     ; 0.668             ;
; maquina:maquina_aula|state.luzVermelhaVec~reg0_emulated ; maquina:maquina_aula|sinalVerdeP                        ; 0.668             ;
; rst                                                     ; maquina:maquina_aula|state.luzVermelhaVec~reg0latch     ; 0.636             ;
; maquina:maquina_aula|state.piscaVerdeVec~reg0latch      ; maquina:maquina_aula|state.luzVermelhaVec~reg0latch     ; 0.636             ;
; maquina:maquina_aula|state.luzAmarelaVec~reg0latch      ; maquina:maquina_aula|state.luzVermelhaVec~reg0latch     ; 0.636             ;
; maquina:maquina_aula|state.inicial~reg0_emulated        ; maquina:maquina_aula|state.luzVermelhaVec~reg0latch     ; 0.636             ;
; maquina:maquina_aula|state.espera~reg0                  ; maquina:maquina_aula|state.luzVermelhaVec~reg0latch     ; 0.636             ;
; maquina:maquina_aula|state.piscaVerdeVec~reg0_emulated  ; maquina:maquina_aula|state.luzVermelhaVec~reg0latch     ; 0.636             ;
; maquina:maquina_aula|state.luzAmarelaVec~reg0_emulated  ; maquina:maquina_aula|state.luzVermelhaVec~reg0latch     ; 0.636             ;
; maquina:maquina_aula|state.inicial~reg0latch            ; maquina:maquina_aula|state.luzVermelhaVec~reg0latch     ; 0.636             ;
+---------------------------------------------------------+---------------------------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Mon Oct 29 14:07:54 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off TP5 -c TP5
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CGXFC7C6F23C7 for design "TP5"
Info (119007): Compilation Report contains advance information. Specifications for device 5CGXFC7C6F23C7 are subject to change. Contact Altera for information on availability. No programming file will be generated.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 22 pins of 22 total pins
    Info (169086): Pin displaya[0] not assigned to an exact location on the device
    Info (169086): Pin displaya[1] not assigned to an exact location on the device
    Info (169086): Pin displaya[2] not assigned to an exact location on the device
    Info (169086): Pin displaya[3] not assigned to an exact location on the device
    Info (169086): Pin displaya[4] not assigned to an exact location on the device
    Info (169086): Pin displaya[5] not assigned to an exact location on the device
    Info (169086): Pin displaya[6] not assigned to an exact location on the device
    Info (169086): Pin displayb[0] not assigned to an exact location on the device
    Info (169086): Pin displayb[1] not assigned to an exact location on the device
    Info (169086): Pin displayb[2] not assigned to an exact location on the device
    Info (169086): Pin displayb[3] not assigned to an exact location on the device
    Info (169086): Pin displayb[4] not assigned to an exact location on the device
    Info (169086): Pin displayb[5] not assigned to an exact location on the device
    Info (169086): Pin displayb[6] not assigned to an exact location on the device
    Info (169086): Pin sinalVermelhoV_p not assigned to an exact location on the device
    Info (169086): Pin sinalAmareloV_p not assigned to an exact location on the device
    Info (169086): Pin sinalVerdeV_p not assigned to an exact location on the device
    Info (169086): Pin sinalVermelhoP_p not assigned to an exact location on the device
    Info (169086): Pin sinalVerdeP_p not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin start not assigned to an exact location on the device
    Info (169086): Pin clk_placa not assigned to an exact location on the device
Info (184020): Starting Fitter periphery placement operations
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TP5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "maquina_aula|state.inicial~reg0head_lut|combout"
    Warning (332126): Node "maquina_aula|state.inicial~2|datab"
    Warning (332126): Node "maquina_aula|state.inicial~2|combout"
    Warning (332126): Node "maquina_aula|state.inicial~reg0head_lut|datac"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: maquina_aula|state.atravessa~reg0head_lut  from: datac  to: combout
    Info (332098): Cell: maquina_aula|state.luzAmarelaVec~reg0head_lut  from: datac  to: combout
    Info (332098): Cell: maquina_aula|state.luzVermelhaVec~reg0head_lut  from: datac  to: combout
    Info (332098): Cell: maquina_aula|state.piscaVerdeVec~reg0head_lut  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk_placa~inputCLKENA0 with 31 fanout uses global clock CLKCTRL_G11
    Info (11162): start~inputCLKENA0 with 6 fanout uses global clock CLKCTRL_G9
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:23
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:41
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X45_Y35 to location X55_Y45
Info (170194): Fitter routing operations ending: elapsed time is 00:00:12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CGXFC7C6F23C7 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CGXFC7C6F23C7 are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:26
Info (144001): Generated suppressed messages file C:/Users/Felipe Santos - ICTS/Desktop/SistemasEmbarcados/TP5/output_files/TP5.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 7859 megabytes
    Info: Processing ended: Mon Oct 29 14:10:12 2018
    Info: Elapsed time: 00:02:18
    Info: Total CPU time (on all processors): 00:01:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Felipe Santos - ICTS/Desktop/SistemasEmbarcados/TP5/output_files/TP5.fit.smsg.


