<div style="float: left; width: 64%; padding: 1%;">

##  <span style="color: silver;">求 <span style="color: LightSkyBlue;">模块</span>数(存储体数)
<ul>

###  <span style="color: silver;">题目分析
题目给出的信息如下：
1. 单个存储体的存储周期：110 ns。
2. 总线传输周期：10 ns。
3. 采用低位交叉编址的多模块存储器。

求 模块(存储体)的数量

---

###  <span style="color: silver;">解题思路 <span style="color: gray;">$\text{T存储} / k \leq \text{T总线传输}$

####  <span style="color: silver;">1. 存储T & 总线传输T
- 存储周期（Memory Cycle Time）：
  - 原本单个存储体完成一次读/写操作所需的时间。题目中为 110 ns。
- 总线传输周期（Bus Cycle Time）：
  - 总线完成一次数据传输所需的时间。题目中为 10 ns。

在多模块存储器中，通过低位交叉编址的方式，可以实现多个存储体并行工作，从而提高系统的整体访问速度。

####  <span style="color: silver;">2. 低位交叉编址的工作原理
将地址空间划分为多个部分，每个部分由一个存储体负责。
当访问不同地址时，可以同时访问不同的存储体，从而提高吞吐量。

假设存储体数量为 $ k $，则：
- 地址的低几位（通常为 $ \log_2(k) $ 位）用于选择存储体。
- 高位用于在选定的存储体内定位具体的存储单元。

####  <span style="color: silver;">3. 存储体数量与性能的关系
条件：
- 单个存储体的存储周期（110 ns）被分摊到多个存储体上。
- 总线传输周期（10 ns）是系统允许的最大访问时间。

因此，存储体的数量 $ k $ 应满足：
$$
\text{T存储} / k \leq \text{T总线传输}
$$
即：
$$
\frac{110}{k} \leq 10
$$

####  <span style="color: silver;">4. 解不等式
解上述不等式：
$$
\frac{110}{k} \leq 10
$$
$$
110 \leq 10k
$$
$$
k \geq \frac{110}{10}
$$
$$
k \geq 11
$$

</ul>

##  <span style="color: silver;">已知 <span style="color: gray;">T存取 T总线传输</span> 求T总线内每个modul的bit or 4*T总线 的bit
> 区分 总容量&二进制信息

64K×32位 ⇔ $ N $ 字 × $ M $ 位/字
二进制信息计算时, 只考虑后面的位

###  <span style="color: silver;">题目分析
四体并行低位交叉存储器：
1. 每个模块的容量：64K × 32位。
   - 这表示每个模块可以存储 $ 64 \times 2^{10} = 65536 $ 个字，每个字有 32 位。
2. 存取周期：200ns。
   - 这是单个模块完成一次读写操作所需的时间。
3. 总线周期：50ns。
   - 这是总线传输数据的时间。


---

###  <span style="color: silver;">解题思路

####  <span style="color: silver;">1.  四体并行低位交叉存储器
- 四体并行：存储器被分为 4 个模块（体），每次可以同时访问 4 个模块。
- 低位交叉：地址的低位决定了哪个模块被访问。例如，如果地址的最低两位是 `00`，则访问第 1 个模块；如果是 `01`，则访问第 2 个模块，依此类推。

####  <span style="color: silver;">2. 存取周期与总线周期的关系
- 存取周期（200ns）：这是单个模块完成一次读写操作的时间。
- 总线周期（50ns）：这是总线传输数据的时间。由于是四体并行，总线可以在一个总线周期内从 4 个模块中并行读取数据。

####  <span style="color: silver;">3. 计算在不同时间内的数据传输量
- 在一个总线周期（50ns）内：
  - 因为是四体并行，总线可以在一个总线周期内从 4 个模块中并行读取数据。
  - 每个模块提供 32 位数据，因此在一个总线周期内，总线可以向 CPU 提供：
    \[
    4 \times 32 = 128 \text{ 位}
    \]

- 在一个存取周期（200ns）内：
  - 存取周期是总线周期的 4 倍（200ns ÷ 50ns = 4）。
  - 在一个存取周期内，总线可以完成 4 个总线周期的操作。
  - 每个总线周期传输 128 位数据，因此在一个存取周期内，总线可以向 CPU 提供：
    \[
    4 \times 128 = 512 \text{ 位}
    \]

##  <span style="color: silver;">t_<span style="color: gray;">6</span>个连续地址单元 *80次 : <span style="color: gray;">8</span>个连续地址单元 *60次 ← 4体低位交叉M
<ul>

###  <span style="color: silver;">题目分析
**四体低位交叉存储器** 两种操作：
1. 读取 **6个连续地址单元** 中存放的存储字，重复执行 **80次**。
2. 读取 **8个连续地址单元** 中存放的存储字，重复执行 **60次**。

求 这两种操作所花费的时间之比

---

###  <span style="color: silver;">解题思路

####  <span style="color: silver;">1. 四体低位交叉存储器
- **四体低位交叉存储器** 是一种并行存储结构，由 4 个存储体组成。每个存储体独立工作，可以同时访问。
- 地址的分配规则是基于地址的 **低位** 来决定哪个存储体被访问。例如，假设地址用二进制表示，最低两位决定了访问哪个存储体：
  - 如果地址的最低两位是 `00`，访问存储体 0；
  - 如果地址的最低两位是 `01`，访问存储体 1；
  - 如果地址的最低两位是 `10`，访问存储体 2；
  - 如果地址的最低两位是 `11`，访问存储体 3。

####  <span style="color: silver;">2. 分析操作的并行性
在四体低位交叉存储器中，如果连续地址的最低两位覆盖了所有 4 个存储体（即地址的最低两位变化为 `00, 01, 10, 11`），那么这些地址可以被 **完全并行** 访问。否则，访问会受到限制。

#####  <span style="color: silver;">操作①：读取 6 个连续地址单元
- 连续地址的最低两位变化范围是 **6个值**，但四体交叉存储器只有 **4个存储体**。
- 因此，这 6 个地址无法完全并行访问，会有部分地址冲突，导致访问效率降低。
- 具体来说，每次访问需要分批进行，每批最多访问 4 个存储体，剩下的 2 个地址需要在下一批处理。

#####  <span style="color: silver;">操作②：读取 8 个连续地址单元
- 连续地址的最低两位变化范围是 **8个值**，但四体交叉存储器只有 **4个存储体**。
- 同样，这 8 个地址也无法完全并行访问，会有部分地址冲突。
- 具体来说，每次访问需要分批进行，每批最多访问 4 个存储体，剩下的 4 个地址需要在下一批处理。

####  <span style="color: silver;">3. 计算时间开销
为了计算时间开销，我们需要分析每次操作的并行性和所需的时间。

#####  <span style="color: silver;">操作①：读取 6 个连续地址单元
- 每次读取 6 个地址，由于只能并行访问 4 个存储体，因此需要 **两批操作**：
  - 第一批访问 4 个地址；
  - 第二批访问剩余的 2 个地址。
- 总共需要 **2 个时钟周期** 完成一次读取 6 个地址的操作。
- 重复执行 80 次，总时间为：
  $$
  T_1 = 2 \times 80 = 160 \text{ 时钟周期}
  $$

#####  <span style="color: silver;">操作②：读取 8 个连续地址单元
- 每次读取 8 个地址，同样由于只能并行访问 4 个存储体，因此需要 **两批操作**：
  - 第一批访问 4 个地址；
  - 第二批访问剩余的 4 个地址。
- 总共需要 **2 个时钟周期** 完成一次读取 8 个地址的操作。
- 重复执行 60 次，总时间为：
  $$
  T_2 = 2 \times 60 = 120 \text{ 时钟周期}
  $$

####  <span style="color: silver;">4. 计算时间之比
操作①和操作②所花费的时间之比为：
$$
\frac{T_1}{T_2} = \frac{160}{120} = \frac{4}{3}
$$
</ul>





</div>
<div style="float: right; width: 26%; padding: 1%;">

- 存储体数 ⇔> 模块数
- 多模块 ← 并行

<br>
- 200ns = 4 × 50ns = 4 × 1T
  - 即4倍 *(4*32) ← 关键还是T总线
</div>
<div style="clear: both;"></div>
