标题title
存储器及其制造方法、电子设备
摘要abst
本公开涉及一种存储器及其制造方法、电子设备，涉及半导体技术领域。该存储器包括晶体管、字线和位线。字线沿垂直衬底的方向延伸。晶体管包括位于所述字线侧壁的半导体层和设置在所述字线侧壁和所述半导体层之间的栅绝缘层。位线包括位线主体和对应于不同所述晶体管的不同第一分支。所述位线主体沿平行于所述衬底的第一方向延伸。所述第一分支朝向所述半导体层延伸，并与所述半导体层连接。本公开可以降低存储器的寄生电容，以进一步提升存储器性能。
权利要求书clms
1.一种存储器，其特征在于，包括：字线，沿垂直衬底的方向延伸；晶体管，包括位于所述字线侧壁的半导体层和设置在所述字线侧壁和所述半导体层之间的栅绝缘层；位线，包括位线主体和对应于不同所述晶体管的不同第一分支；所述位线主体沿平行于所述衬底的第一方向延伸；所述第一分支朝向所述半导体层延伸，并与所述半导体层连接。2.根据权利要求1所述的存储器，其特征在于，所述位线中对应同一所述晶体管的所述第一分支数量为两个，且两个所述第一分支与所述位线主体、所述栅绝缘层之间形成第一容纳腔；所述存储器还包括：填充于所述第一容纳腔内的第一绝缘层。3.根据权利要求2所述的存储器，其特征在于，所述第一分支和所述位线主体为一个导电膜层经图案化之后形成；所述第一分支和所述位线主体的膜层厚度相同，所述膜层厚度为垂直所述衬底方向上的尺寸。4.根据权利要求2所述的存储器，其特征在于，所述半导体层包括分别沿着所述字线侧壁延伸的两个子膜层；两个所述子膜层在所述第一方向上具有间隔，且两个所述子膜层与两个所述第一分支一一对应地连接。5.根据权利要求4所述的存储器，其特征在于，还包括电容；所述电容包括与所述半导体层连接的第一电极；所述第一电极包括两个第二分支；两个所述第二分支分别与所述半导体层的两个所述子膜层一一对应地连接。6.根据权利要求5所述的存储器，其特征在于，所述第一电极还包括连接两个所述第二分支的第一电极主体；所述第一电极主体及所述第二分支均沿着第二方向依次排列，所述第二方向平行于所述衬底并与所述第一方向相交；所述第一电极主体、两个所述第二分支和所述栅绝缘层之间形成第二容纳腔；所述存储器还包括：填充于所述第二容纳腔内的第二绝缘层。7.根据权利要求6所述的存储器，其特征在于，所述电容还包括设置于所述第一电极和所述第二绝缘层之间的第二电极，以及环绕于所述第二电极侧壁的第一介电层。8.根据权利要求7所述的存储器，其特征在于，所述电容还包括层叠设置于所述第一电极外表面的第二介电层和第三电极；所述第三电极与所述第二电极相连接。9.根据权利要求1～8中任一项所述的存储器，其特征在于，所述晶体管的数量为多个；多个所述晶体管分布于一层，或分布于沿垂直所述衬底方向堆叠的不同层。10.一种存储器的制造方法，其特征在于，包括：于衬底上形成导电膜层；图案化所述导电膜层形成位线；所述位线包括：沿平行于所述衬底的第一方向延伸的位线主体，以及在所述第一方向上间隔排列的多个第一分支；于相邻两个所述第一分支的延伸端部对应形成晶体管和字线；其中，所述字线沿垂直所述衬底的方向延伸；所述晶体管包括位于所述字线侧壁的半导体层以及设置在所述字线侧壁和所述半导体层之间的栅绝缘层；所述第一分支朝向所述半导体层延伸，并与所述半导体层连接。11.根据权利要求10所述的存储器的制造方法，其特征在于，同一所述晶体管对应的两个所述第一分支与所述位线主体、所述栅绝缘层之间形成第一容纳腔；所述制造方法还包括：于所述第一容纳腔内填充绝缘材料，形成第一绝缘层。12.根据权利要求11所述的存储器的制造方法，其特征在于，所述存储器还包括电容；所述电容包括第一电极；所述制造方法还包括：在图案化所述导电膜层时，与所述位线同步形成所述第一电极；所述第一电极包括在所述第一方向上间隔排列的两个第二分支；其中，所述半导体层还与两个所述第二分支对应连接。13.根据权利要求12所述的存储器的制造方法，其特征在于，所述第一电极还包括连接两个所述第二分支的第一电极主体；所述第一电极主体及所述第二分支均沿平行于所述衬底的第二方向依次排列，且所述第一电极主体、两个所述第二分支和所述栅绝缘层之间形成第二容纳腔；所述制造方法还包括：于所述第二容纳腔内填充绝缘材料，形成第二绝缘层。14.根据权利要求13所述的存储器的制造方法，其特征在于，所述于相邻两个所述第一分支的延伸端部对应形成晶体管和字线，包括：于形成所述第一绝缘层和所述第二绝缘层之前，在所述第一电极主体、两个所述第二分支、两个所述第一分支和所述位线主体之间的区域内填充牺牲材料；去除部分所述牺牲材料，形成容置孔；所述容置孔用于定义所述晶体管和所述字线的形成区域；于所述容置孔的内壁上依次形成初始半导体层、所述栅绝缘层和所述字线；去除剩余的所述牺牲材料，暴露出所述初始半导体层朝向所述第一电极的第一侧壁和所述初始半导体层朝向所述位线的第二侧壁；基于所述第一侧壁和所述第二侧壁刻蚀所述初始半导体层至暴露出所述栅绝缘层，并使剩余的所述初始半导体层构成在所述第一方向上间隔设置的两个子膜层，且每个所述子膜层的两端分别与所述第一分支、所述第二分支对应连接。15.根据权利要求13所述的存储器的制造方法，其特征在于，还包括：在所述第一电极和所述第二绝缘层之间形成第二电极，以及环绕所述第二电极侧壁的第一介电层。16.根据权利要求15所述的存储器的制造方法，其特征在于，还包括：在所述第一电极和所述第二绝缘层之间形成所述第一介电层的同时，于所述第一电极的外表面形成第二介电层；在所述第一电极和所述第二绝缘层之间形成所述第二电极的同时，于所述第二介电层的外表面形成第三电极，并使所述第三电极与所述第二电极相连接。17.一种存储器，其特征在于，包括：导电膜层，包括：沿着列方向延伸的位线区域，以及在行方向朝向所述位线区域依次分布的源极区域和漏极区域；所述漏极区域与所述位线区域相连接，所述源极区域和所述漏极区域之间具有间隔；栅极，位于所述源极区域和所述漏极区域之间并沿垂直衬底方向延伸；半导体层，设置于所述栅极的侧壁；栅绝缘层，设置在所述栅极侧壁和所述半导体层之间；其中，所述源极区域和所述漏极区域中的至少之一包括两个第三分支，且两个所述第三分支同时与所述半导体层连接。18.根据权利要求17所述的存储器，其特征在于，所述第三分支与所述位线区域的膜层厚度相同，所述膜层厚度为垂直衬底方向上的尺寸。19.根据权利要求17所述的存储器，其特征在于，所述半导体层包括间隔设置两个分区域；两个所述分区域在所述栅极侧壁上沿着行方向延伸；任一所述分区域的延伸端部与所述源极区域或所述漏极区域的所述第三分支的延伸端部相连接。20.根据权利要求17所述的存储器，其特征在于，所述导电膜层还包括第一电极区域；所述第一电极区域、所述源极区域和所述漏极区域在行方向朝向所述位线区域依次分布；所述第一电极区域与所述源极区域相连接。21.根据权利要求20所述的存储器，其特征在于，所述源极区域包括两个第三分支；所述第一电极区域包括两个第二分支；其中，两个所述第二分支与所述源极区域的两个所述第三分支一一对应地连接。22.一种电子设备，其特征在于，包括：如权利要求1～9中任一项所述的存储器或如权利要求17～21中任一项所述的存储器。
说明书desc
技术领域本公开涉及半导体技术领域，特别是涉及一种存储器及其制造方法、电子设备。背景技术随着通讯技术和数字技术的发展，人们持续追求功耗更低、重量更轻和性能更佳的产品。三维动态随机存取存储器可以具有更高的集成密度以及更大的存储容量，已逐渐成为目前存储器的重要研究方向之一。然而，目前能够用于制造3D-DRAM的传统制造工艺，容易在3D-DRAM中产生较大的寄生电容，导致出现引入噪声的问题。从而影响了3D-DRAM结构及性能的进一步提升。发明内容基于此，本公开实施例提供了一种存储器及其制造方法、电子设备，利于降低存储器的寄生电容，以进一步提升存储器性能。根据一些实施例，本公开一方面提供了一种存储器。存储器包括：字线、晶体管和位线。字线沿垂直衬底的方向延伸。晶体管包括位于或环绕字线侧壁的半导体层和设置在字线侧壁和半导体层之间的栅绝缘层。位线包括位线主体和对应于不同晶体管的不同第一分支。位线主体沿平行于衬底的第一方向延伸。第一分支朝向半导体层延伸，并与半导体层连接。根据一些实施例，位线中对应同一晶体管的第一分支数量为两个，且两个第一分支与位线主体、栅绝缘层之间形成第一容纳腔。所述存储器还包括：填充于第一容纳腔内的第一绝缘层。根据一些实施例，第一分支和位线主体为一个导电膜层经图案化之后形成。第一分支和位线主体的膜层厚度相同，所述膜层厚度为垂直衬底方向上的尺寸。根据一些实施例，半导体层包括分别沿着字线侧壁延伸的两个子膜层。两个子膜层在第一方向上具有间隔，且两个子膜层与两个第一分支一一对应地连接。根据一些实施例，存储器还包括电容。电容包括与半导体层连接的第一电极。第一电极包括两个第二分支。两个第二分支分别与半导体层的两个子膜层一一对应地连接。根据一些实施例，第一电极还包括连接两个第二分支的第一电极主体。第一电极主体及第二分支均沿着第二方向依次排列，第二方向平行于衬底并与第一方向相交。第一电极主体、两个第二分支和栅绝缘层之间形成第二容纳腔。存储器还包括：填充于第二容纳腔内的第二绝缘层。根据一些实施例，电容还包括设置于第一电极和第二绝缘层之间的第二电极，以及环绕于第二电极侧壁的第一介电层。根据一些实施例，电容还包括层叠设置于第一电极外表面的第二介电层和第三电极。第三电极与第二电极相连接。根据一些实施例，晶体管的数量为多个。多个晶体管分布于一层，或分布于沿垂直衬底方向堆叠的不同层。根据一些实施例，本公开另一方面还提供了一种存储器的制造方法，包括步骤如下。于衬底上形成导电膜层。图案化导电膜层形成位线。位线包括：沿平行于衬底的第一方向延伸的位线主体，以及在第一方向上间隔排列的多个第一分支。于相邻两个第一分支的延伸端部对应形成晶体管和字线；其中，字线沿垂直衬底的方向延伸；晶体管包括位于或环绕字线侧壁的半导体层以及设置在字线侧壁和半导体层之间的栅绝缘层；第一分支朝向半导体层延伸，并与半导体层连接。根据一些实施例，同一晶体管对应的两个第一分支与位线主体、栅绝缘层之间形成第一容纳腔。所述制造方法还包括：于第一容纳腔内填充绝缘材料，形成第一绝缘层。根据一些实施例，存储器还包括电容。电容包括第一电极。所述制造方法还包括：在图案化导电膜层时，与位线同步形成第一电极。第一电极包括在第一方向上间隔排列的两个第二分支。半导体层还与两个第二分支对应连接。根据一些实施例，第一电极还包括连接两个第二分支的第一电极主体。第一电极主体及第二分支均沿平行于衬底的第二方向依次排列，且第一电极主体、两个第二分支和栅绝缘层之间形成第二容纳腔。所述制造方法还包括：于第二容纳腔内填充绝缘材料，形成第二绝缘层。根据一些实施例，所述于相邻两个第一分支的延伸端部对应形成晶体管和字线，包括如下步骤。于形成第一绝缘层和第二绝缘层之前，在第一电极主体、两个第二分支、两个第一分支和位线主体之间的区域内填充牺牲材料。去除部分牺牲材料，形成容置孔；所述容置孔用于定义晶体管和字线的形成区域。于容置孔的内壁上依次形成初始半导体层、栅绝缘层和字线。去除剩余的牺牲材料，暴露出初始半导体层朝向第一电极的第一侧壁和初始半导体层朝向位线的第二侧壁。基于第一侧壁和第二侧壁刻蚀初始半导体层至暴露出栅绝缘层，并使剩余的初始半导体层构成在第一方向上间隔设置的两个子膜层，且每个子膜层的两端分别与第一分支、第二分支对应连接。根据一些实施例，所述存储器的制造方法还包括：在第一电极和第二绝缘层之间形成第二电极，以及环绕第二电极侧壁的第一介电层。根据一些实施例，所述存储器的制造方法还包括：在第一电极和第二绝缘层之间形成第一介电层的同时，于第一电极的外表面形成第二介电层；在第一电极和第二绝缘层之间形成第二电极的同时，于第二介电层的外表面形成第三电极，并使第三电极与第二电极相连接。根据一些实施例，本公开又一方面还提供了一种存储器，包括：导电膜层、栅极、半导体层和栅绝缘层。导电膜层包括：沿着列方向延伸的位线区域，以及在行方向朝向位线区域依次分布的源极区域和漏极区域。漏极区域与位线区域相连接。源极区域和漏极区域之间具有间隔。栅极位于源极区域和漏极区域之间并沿垂直衬底方向延伸。半导体层设置于栅极的侧壁。栅绝缘层设置在栅极侧壁和半导体层之间。其中，源极区域和漏极区域中的至少之一包括两个第三分支，且两个第三分支同时与半导体层连接。根据一些实施例，第三分支与位线区域的膜层厚度相同，所述膜层厚度为垂直衬底方向上的尺寸。根据一些实施例，半导体层包括间隔设置两个分区域；两个分区域在栅极侧壁上沿着行方向延伸，且任一分区域的延伸端部与源极区域或漏极区域的第三分支的延伸端部相连接。根据一些实施例，导电膜层还包括第一电极区域。第一电极区域、源极区域和漏极区域在行方向朝向位线区域依次分布，且第一电极区域与源极区域相连接。根据一些实施例，源极区域包括两个第三分支。第一电极区域包括两个第二分支。其中，两个第二分支与源极区域的两个第三分支一一对应地连接。根据一些实施例，本公开又一方面提供了一种电子设备，包括如上任一实施例中所述的存储器。本公开实施例可以/至少具有以下优点：本公开实施例中，位线包括位线主体和对应于不同晶体管的不同第一分支，并使第一分支朝向晶体管的半导体层延伸且与该半导体层连接，可以利用第一分支与位线主体、栅绝缘层之间形成的第一容纳腔设置第一绝缘层。从而有效提升字线和位线之间的隔离效果，并避免位线与半导体层之间存在较大的相对面积，以最大程度的降低寄生电容。进而能够进一步提升存储器性能。附图说明为了更清楚地说明本公开实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。图1为一些实施例中提供的一种存储器的结构示意图；图1a为图1所示存储器一种在C1截面上的剖面示意图；图1b为图1所示存储器一种在C2截面上的剖面示意图；图1c为图1所示存储器一种在C3截面上的剖面示意图；图2为一些实施例中提供的一种存储器的制造方法的流程示意图；图3为一些实施例中提供的另一种存储器的制造方法的流程示意图；图4为一些实施例中提供的一种步骤30的流程示意图；图5为一些实施例中形成第一掩膜层后所得结构的结构示意图；图5a为图5所示结构一种在C1截面上的剖面示意图；图5b为图5所示结构一种在C2截面上的剖面示意图；图5c为图5所示结构一种在C3截面上的剖面示意图；图6为一些实施例中形成隔离层后所得结构的结构示意图；图6a为图6所示结构一种在C1截面上的剖面示意图；图6b为图6所示结构一种在C2截面上的剖面示意图；图6c为图6所示结构一种在C3截面上的剖面示意图；图7为一些实施例中形成第二牺牲层后所得结构的结构示意图；图7a为图7所示结构一种在C1截面上的剖面示意图；图7b为图7所示结构一种在C2截面上的剖面示意图；图7c为图7所示结构一种在C3截面上的剖面示意图；图8为一些实施例中暴露出第一电极后所得结构的结构示意图；图8a为图8所示结构一种在C1截面上的剖面示意图；图8b为图8所示结构一种在C4截面上的剖面示意图；图8c为图8所示结构一种在C3截面上的剖面示意图；图9为一些实施例中形成电容后所得结构的结构示意图；图9a为图9所示结构一种在C1截面上的剖面示意图；图9b为图9所示结构一种在C4截面上的剖面示意图；图9c为图9所示结构一种在C3截面上的剖面示意图；图10为一些实施例中形成容置孔后所得结构的结构示意图；图10a为图10所示结构一种在C1截面上的剖面示意图；图10b为图10所示结构一种在C2截面上的剖面示意图；图10c为图10所示结构一种在C3截面上的剖面示意图；图11为一些实施例中形成字线后所得结构的结构示意图；图11a为图11所示结构一种在C1截面上的剖面示意图；图11b为图11所示结构一种在C2截面上的剖面示意图；图11c为图11所示结构一种在C3截面上的剖面示意图；图12为一些实施例中形成半导体层的子膜层后所得结构的结构示意图；图12a为图12所示结构一种在C1截面上的剖面示意图；图12b为图12所示结构一种在C2截面上的剖面示意图；图12c为图12所示结构一种在C3截面上的剖面示意图；图13为一些实施例中提供的另一种存储器的结构示意图；图13a为图13所示存储器一种在C1截面上的剖面示意图；图13b为图13所示存储器一种在C2截面上的剖面示意图；图13c为图13所示存储器一种在C3截面上的剖面示意图。1-衬底，M-存储层，BL-位线，BL'-位线区域，WL-字线，L1-导电膜层，L21-第一牺牲层，L22-第二牺牲层，L3-隔离层，111-位线主体，112-第一分支，113-第三分支，2-晶体管，20-栅极，21-半导体层，210-初始半导体层，211-子膜层，211'-分区域，22-栅绝缘层，23-源极区域，24-漏极区域，231-第三分支，31-第一绝缘层，32-第二绝缘层，33-第三绝缘层，34-第四绝缘层，4-电容，41-第一电极，41'-第一电极区域，42-第二电极，43-第一介电层，44-第二介电层，45-第三电极，411-第一电极主体，412-第二分支，H-容置孔，X1-第一容纳腔，X2-第二容纳腔，3-导电单元，03-待去除部，A-初始叠层结构，B-叠层结构。具体实施方式为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本公开的公开内容更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦接”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦接到”其它元件或层时，则不存在居间的元件或层。空间关系术语例如“在...下”、“在...下方”、“下面的”、“在...之下”、“在...之上”、“上方的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下方”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向，并且在此使用的空间描述语相应地被解释。在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。这里参考作为本公开的理想实施例的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本公开的范围。本公开一些实施例提供了一种存储器。请参阅图1及图1a、图1b、图1c，存储器包括：字线WL、晶体管2和位线BL。字线WL沿垂直衬底1的方向延伸。晶体管2包括位于或环绕字线WL侧壁的半导体层21和设置在字线WL侧壁和半导体层21之间的栅绝缘层22。位线BL包括位线主体111和对应于不同晶体管2的不同第一分支112。位线主体111沿平行于衬底1的第一方向延伸。第一分支112朝向半导体层21延伸，并与半导体层21连接。所述的半导体层21环绕字线WL，可以理解为不是全环绕字线WL，而是环绕在字线WL的部分侧壁，比如，在横向相互间隔开，物理上不连接。比如，半导体层21沿着字线WL的侧壁垂直方向延伸且沿着平行第一分支112的延伸方向延伸，属于一个晶体管2的相邻两个第一分支112之间不设置有半导体层21。在一些实施例中，存储器包括在垂直衬底1方向上堆叠的一层或多层存储层M。相应地，晶体管2的数量为多个。多个晶体管2可以分布于一层存储层M中。或者，多个晶体管2可以分布于沿垂直衬底1方向堆叠的不同层存储层M。示例地，衬底1可以采用半导体材料、绝缘材料、导体材料或者它们的材料种类的任意组合构成。衬底1可以为单层结构，也可以为多层结构。例如，衬底1可以是诸如硅衬底、硅锗衬底、硅锗碳衬底、碳化硅衬底、砷化镓衬底、砷化铟衬底、磷化铟衬底或其它的III/V半导体衬底或II/VI半导体衬底。或者，还例如，衬底1可以是包括诸如Si和SiGe的叠层、Si和SiC的叠层、绝缘体上硅或绝缘体上硅锗的层状衬底等。示例地，每个存储层M中的各晶体管2可以分别作为对应存储单元的晶体管，该存储单元例如可以为1T1C、1T0C或2T0C等架构。以1T1C架构为例，存储单元可以包括电容及与电容相连接的晶体管。示例地，在3D-DRAM中，多个存储单元可以在平行于衬底1的平面内阵列分布，且沿垂直衬底1的方向周期性堆叠为多层存储层M。在一些实施例中，请结合图1a理解，图1a示出两列存储单元共用一条BL的实施例，在该存储层M中，位线BL平行于衬底1并沿Y方向延伸，多个晶体管2可以在对应位线BL的两侧沿Y方向排布呈列。从而实现存储单元在对应位线BL两侧的排列。在一些实施例中，如图1a所示，位线BL中对应同一晶体管2的第一分支112数量为两个，且两个第一分支112与位线主体111、栅绝缘层22之间形成第一容纳腔X1。存储器还包括：填充于第一容纳腔X1内的第一绝缘层31。示例地，第一绝缘层31包括但不限于氧化硅层。本公开实施例中，位线BL包括位线主体111和对应于不同晶体管2的不同第一分支112，并使第一分支112朝向晶体管2的半导体层21延伸且与该半导体层21连接，可以利用第一分支112与位线主体111、栅绝缘层22之间形成的第一容纳腔X1设置第一绝缘层31。从而有效提升字线WL和位线BL之间的隔离效果，并避免位线BL与半导体层21之间存在较大的相对面积，以最大程度的降低寄生电容。进而能够进一步提升存储器性能。在一些实施例中，请继续参阅图1a，第一分支112和位线主体111为一个导电膜层经图案化之后形成。第一分支112和位线主体111的膜层厚度相同，所述膜层厚度为垂直衬底1方向上的尺寸。此处，位线BL的第一分支112和位线主体111基于同一个导电膜层的图案化工艺形成，有利于简化存储器的制造工艺，以提升生产效率。示例地，导电膜层可以为金属层，例如为钨金属层或铜金属层等。在一些实施例中，请参阅图1a和图1b，半导体层21包括分别沿着字线WL侧壁延伸的两个子膜层211。两个子膜层211在第一方向上具有间隔，且两个子膜层211与两个第一分支112一一对应地连接。此处，半导体层21至少可以作为对应存储单元中晶体管2的沟道层。示例地，半导体层21中的子膜层211可以为金属氧化物半导体层，例如为包括铟、镓、锌或锡中至少一种的金属氧化物半导体材料。在一些示例中，半导体层21中的子膜层211可以为铟镓锌氧化物层，但并不仅限于此。此外，上述字线WL为栅极字线，能够在作为存储器字线WL使用的同时，还作为对应各存储单元中晶体管2的栅极，从而控制晶体管2的通断。示例地，字线WL的材料包括金属，例如金属钨或金属铜等。示例地，字线WL在衬底1表面的正投影形状包括但不限于矩形。此处提及的矩形，可以为顶角呈直角的理想矩形，也可以为包括刻蚀偏差或过渡圆角等在内的近似矩形。示例地，栅绝缘层22包括但不限于HK介电层。需要补充的是，各存储层M中沿垂直衬底1方向相邻排布的半导体层21，可以通过刻蚀同一初始半导体层的方式制造得到，且其对应的制造方法详见本说明书后续的相关记载中。本公开实施例可以在最大程度上减少电容4与位线BL之间不必要的半导体材料，以最大程度地减少寄生电容，从而进一步优化存储器性能。在一些实施例中，请参阅图1及图1a、图1c，存储器还包括电容4。电容4包括与半导体层21连接的第一电极41。第一电极41包括第一电极主体411和两个第二分支412。两个第二分支412分别与半导体层21的两个子膜层211一一对应地连接。在一些实施例中，请参阅图1a和图1c，第一电极41中的第一电极主体411连接两个第二分支412。第一电极主体411及第二分支412均沿着第二方向依次排列，第二方向平行于衬底1并与第一方向相交。第一电极主体411、两个第二分支412和栅绝缘层22之间形成第二容纳腔X2。存储器还包括：填充于第二容纳腔X2内的第二绝缘层32。示例地，第二绝缘层32包括但不限于氧化硅层。本公开实施例中，第一电极41包括第一电极主体411和两个第二分支412，并使第二分支412朝向晶体管2的半导体层21延伸且与该半导体层21连接，可以利用第二分支412与第一电极主体411、栅绝缘层22之间形成的第二容纳腔X2设置第二绝缘层32。从而有效提升字线WL和电容4第一电极41之间的隔离效果，并避免电容4的第一电极41与半导体层21之间存在较大的相对面积，以最大程度的降低寄生电容，进而能够进一步提升存储器性能。在一些实施例中，请参阅图1a和图1c，电容4还包括设置于第一电极41和第二绝缘层32之间的第二电极42，以及环绕于第二电极42侧壁的第一介电层43。示例地，第二电极42在衬底1表面的正投影形状包括但不限于矩形。此处提及的矩形，可以为顶角呈直角的理想矩形，也可以为包括刻蚀偏差或过渡圆角等在内的近似矩形。在一些实施例中，请参阅图1a和图1c，电容4还包括层叠设置于第一电极41外表面的第二介电层44和第三电极45。第三电极45与第二电极42相连接。示例地，第一介电层43和第二介电层44可以采用同一介电材料并通过同一沉积工艺形成。示例地，第一介电层43和第二介电层44包括但不限于HK介电层。HK介电层是指具有高介电常数K的介电层，高介电常数K例如大于3.9。此外，上述及后文中提及的沉积工艺包括但不限于原子层沉积工艺、化学气相沉积工艺、分子层沉积工艺等。示例地，第二电极42与第三电极45可以采用同一导电材料并通过同一沉积工艺形成。示例地，第二电极42与第三电极45包括但不限于多晶硅。需要补充的是，请继续参阅图1及图1a、图1c，在一些实施例的同一存储层M中，沿第一方向排布的一列电容4的多个第二介电层44可以一体连接，且该一列电容4的多个第三电极45可以一体连接。并且，在一些实施例的不同存储层M中，位于位线BL同一侧各电容4的多个第三电极45可以一体连接。此外，可选地，在一些实施例的不同存储层M中，如图1c所示，在垂直衬底1方向上相邻排布的电容4的第一介电层43一体连接。可选地，如图1c所示，在与衬底1相邻的存储层M中，第一介电层43还延伸位于第三电极45与衬底1之间。值得一提的是，匹配上述存储器中各导电元件的设置，该存储器还可以包括有除第一绝缘层31和第二绝缘层32之外的其他绝缘层，例如图1b中的第三绝缘层33和第四绝缘层34等，以用于满足相邻导电元件之间或导电元件与外部之间的绝缘需求。本公开实施例对此不再一一展开论述。本公开一些实施例还提供了一种存储器的制造方法，用于制备上述一些实施例中的存储器。上述存储器所具有的技术优势，该制造方法也均具备。请参阅图2并结合图1、图1a、图1b和图1c理解，所述制造方法包括步骤如下。S10，于衬底1上形成导电膜层。S20，图案化导电膜层形成位线BL。位线BL包括：沿平行于衬底1的第一方向延伸的位线主体111，以及在第一方向上间隔排列的多个第一分支112。S30，于相邻两个第一分支112的延伸端部对应形成晶体管2和字线WL；其中，字线WL沿垂直衬底1的方向延伸；晶体管2包括位于字线WL侧壁的半导体层21以及设置在字线WL侧壁和半导体层21之间的栅绝缘层22；第一分支112朝向半导体层21延伸，并与半导体层21连接。在一些实施例中，如图1a所示，同一晶体管2对应的两个第一分支211与位线主体111、栅绝缘层22之间形成第一容纳腔X1。请参阅图3并结合图1a理解，所述制造方法还包括S40。S40，于第一容纳腔X1内填充绝缘材料，形成第一绝缘层31。在一些实施例中，请结合图1、图1a和图1c理解，存储器还包括电容4。电容4包括第一电极41。所述制造方法还包括：在图案化导电膜层时，与位线BL同步形成第一电极41。第一电极41包括在第一方向上间隔排列的两个第二分支412。半导体层21还与两个第二分支412对应连接。在一些实施例中，请结合图1、图1a和图1c理解，第一电极41还包括连接两个第二分支412的第一电极主体411。第一电极主体411及第二分支412均沿平行于衬底1的第二方向依次排列，且第一电极主体411、两个第二分支412和栅绝缘层22之间形成第二容纳腔X2。请参阅图3并结合图1a理解，所述制造方法还包括S50。S50，于第二容纳腔X2内填充绝缘材料，形成第二绝缘层32。在一些实施例中，请参阅图4并结合图1、图1a、图1b和图1c理解，步骤S30中于相邻两个第一分支112的延伸端部对应形成晶体管2和字线WL，包括但不限于采用如下步骤形成。S301，于形成第一绝缘层31和第二绝缘层32之前，在第一电极主体411、两个第二分支412、两个第一分支112和位线主体111之间的区域内填充牺牲材料。S302，去除部分牺牲材料，形成容置孔；所述容置孔用于定义晶体管2和字线WL的形成区域。S303，于容置孔的内壁上依次形成初始半导体层、栅绝缘层22和字线WL。S304，去除剩余的牺牲材料，暴露出初始半导体层朝向第一电极41的第一侧壁和初始半导体层朝向位线BL的第二侧壁。S305，基于第一侧壁和第二侧壁刻蚀初始半导体层至暴露出栅绝缘层22，并使剩余的初始半导体层构成在第一方向上间隔设置的两个子膜层211，且每个子膜层211的两端分别与第一分支112、第二分支412对应连接。在一些实施例中，请结合图1、图1a和图1c理解，所述存储器的制造方法还包括S60。S60，在第一电极41和第二绝缘层32之间形成第二电极42，以及环绕第二电极42侧壁的第一介电层43。在一些实施例中，请结合图1、图1a和图1c理解，所述存储器的制造方法还包括S601和S602。S601，在第一电极41和第二绝缘层32之间形成第一介电层43的同时，于第一电极41的外表面形成第二介电层44。S602，在第一电极41和第二绝缘层32之间形成第二电极42的同时，于第二介电层44的外表面形成第三电极45，并使第三电极45与第二电极42相连接。可以理解，上述存储器的制造方法中的部分步骤在图2、图3及图4中按照箭头的指示依次显示但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，图2、图3及图4中的至少部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分同时或轮流或者交替地执行。为了更清楚地说明上述一些实施例中存储器的制造方法，以下一些实施例示例性地给出了部分步骤可能的一些具体实施。在步骤S10中，请参阅图5及图5a、图5b、图5c，形成沿垂直衬底1方向堆叠且交替分布的多层导电膜层L1和多层第一牺牲层L21。示例地，衬底1可以采用半导体材料、绝缘材料、导体材料或者它们的材料种类的任意组合构成。衬底1可以为单层结构，也可以为多层结构。例如，衬底1可以是诸如硅衬底、硅锗衬底、硅锗碳衬底、碳化硅衬底、砷化镓衬底、砷化铟衬底、磷化铟衬底或其它的III/V半导体衬底或II/VI半导体衬底。或者，还例如，衬底1可以是包括诸如Si和SiGe的叠层、Si和SiC的叠层、绝缘体上硅或绝缘体上硅锗的层状衬底等。示例地，导电膜层L1包括金属层，例如金属钨层。示例地，第一牺牲层L21包括但不限于氮化硅层。此处，导电膜层L1的堆叠层数可以根据存储器中存储层M的堆叠层数设置。并且，第一牺牲层L21可以位于相邻导电膜层L1之间或第一层及最后一层导电膜层L1的一侧，第一牺牲层L21的层数可以匹配导电膜层L1的堆叠层数设置。各导电膜层L1和各第一牺牲层L21可以分别采用沉积工艺形成。此外，在形成交替层叠的多层导电膜层L1和多层第一牺牲层L21之后，可以于顶层第一牺牲层L21的上表面形成第一掩膜层Y1，例如光刻胶层和/或硬掩膜层，从而方便于后续基于第一掩膜层Y1中的掩膜图案对各导电膜层L1和各第一牺牲层L21进行刻蚀。在步骤S20中，请参阅图6及图6a、图6b、图6c，对多层导电膜层L1和多层第一牺牲层L21进行一次刻蚀工艺，于导电膜层L1中形成位线BL以及与位线BL一体连接并在第一方向上间隔排布的多个导电单元30，以获得初始叠层结构A。示例地，初始叠层结构A中的导电膜层L1和第一牺牲层L21可以基于第一掩模层Y1的图案刻蚀形成，以具有相同图案，该图案例如图6a中所示。图案化后的导电膜层L1包括：沿列方向延伸的位线BL以及沿着位线BL延伸出去的多个导电单元3；其中，各导电单元3分别沿X方向延伸且在Y方向上间隔排布。并且，可选地，各导电单元3以位线BL为中心对称分布。请继续参阅图6及图6a、图6b、图6c，在获得初始叠层结构A之后，形成覆盖初始叠层结构A侧壁并填充相邻导电单元3之间间隔的隔离层L3。示例地，隔离层L3的材料包括但不限于氧化物，例如氧化硅。示例地，隔离层L3采用沉积工艺形成，隔离层L3的轮廓尺寸可以匹配初始叠层结构A及后续各电容4的设置位置确定。需要补充的是，在一些实施例中，隔离层L3可以在去除前述第一掩膜层Y1之前形成。如此，在形成隔离层L3之后，可以采用研磨工艺去除第一掩膜层Y1，并确保隔离层L3及顶层第一牺牲层L21的表面平整。所述研磨工艺包括但不限于化学机械抛光。请参阅图7及图7a、图7b、图7c，对初始叠层结构A进行一次刻蚀工艺，于各导电单元3靠近位线BL的一端分别形成牺牲槽X，获得对应位于牺牲槽X周侧的位线BL第一分支112、第一电极41及位于第一分支112和第一电极41之间的待去除部03。此处，第一电极41包括第一电极主体411及两个第二分支412。待去除部03位于对应地第一分支112和第二分支412之间并与二者相连接，用于定义半导体层21中子膜层211的形成位置。示例地，如图7a所示，牺牲槽X在衬底1上的正投影形状呈条形，且牺牲槽X中用于形成待去除部03的对应区域在第一方向上的尺寸大于牺牲槽X中其他区域在第一方向上的尺寸。请继续参阅图7及图7a、图7b、图7c，于牺牲槽X内填充第二牺牲层L22，获得叠层结构B。此处，采用沉积工艺将第二牺牲层L22填充于牺牲槽X之后，可以采用CMP工艺研磨叠层结构B的上表面。叠层结构B在包含图案化后的各导电膜层L1及各第一牺牲层L21之外，还包含设置于初始叠层结构A侧壁的隔离层L3，及填充于牺牲槽X内的第二牺牲层L22。示例地，第二牺牲层L22的材料与第一牺牲层L21的材料相同。第二牺牲层L22包括但不限于氮化硅层。基于此，第二牺牲层L22和第一牺牲层L21可以在后续采用相同工艺进行刻蚀。可以理解，此处的第二牺牲层L22即为步骤S301中对应填充于第一电极主体411、两个第二分支412、两个第一分支112和位线主体111之间区域内的牺牲材料。在步骤S60中，请参阅图8及图8a、图8b、图8c，于叠层结构B的上表面形成第二掩膜层Y2。第二掩膜层Y2具有用于定义电容4形成位置的开口图案。基于第二掩膜层Y2对叠层结构B进行一次刻蚀工艺，去除开口图案暴露出的隔离层L3、第二牺牲层L22及第一牺牲层L21，暴露出第一电极41。在步骤S601中，请参阅图9及图9a、图9b、图9c，沉积介电材料，形成随形覆盖第一电极41内表面和第二牺牲层L22刻蚀表面的第一介电层43，以及随形覆盖第一电极41外表面的第二介电层44。此处，覆盖第一电极41内表面的第一介电层43和覆盖第一电极41外表面的第二介电层44一体连接。示例地，第一介电层43和第二介电层44可以采用沉积工艺同步形成。第一介电层43和第二介电层44的材料包括HK介电材料。第一介电层43和第二介电层44的沉积厚度可以根据需求匹配设置。示例地，如图9a所示，在同一存储层M中，沿第一方向排布的一列电容4的多个第二介电层44可以一体连接，且该一列电容4的多个第三电极45可以一体连接。并且，第二介电层44还延伸位于隔离层L3的刻蚀表面。示例地，如图9c所示，在不同存储层M中，在垂直衬底1方向上相邻排布的电容4的第一介电层43一体连接。并且，可选地，如图9c所示，在与衬底1相邻的存储层M中，第一介电层43及第二介电层44还延伸覆盖衬底1表面。在步骤S602中，请继续参阅图9及图9a、图9b、图9c，沉积导电材料，形成覆盖第一介电层43的第二电极42，以及覆盖第二介电层44的第三电极45，并使第三电极45与第二电极42相连接。示例地，第二电极42和第三电极45的材料包括但不限于多晶硅。示例地，采用沉积工艺形成第三电极45之后，可以采用CMP工艺研磨第三电极45的上表面。示例地，如图9a所示，在同一存储层M中，一列电容4的多个第三电极45可以一体连接。如图9b所示，在不同存储层M中，位于位线BL同一侧各电容4的多个第三电极45可以一体连接。由上，在形成电容4之后，在步骤S302中，请参阅图10及图10a、图10b、图10c，刻蚀第二牺牲层L22以去除部分牺牲材料，形成容置孔H。容置孔H用于定义晶体管2和字线WL的形成区域。可以理解，前述一些实施例中提及的待去除部03可以在该步骤中去除，以暴露出隔离层L3的对应侧壁。如此，容置孔H由刻蚀后暴露出的第二牺牲层L22侧壁和隔离层L3侧壁围成。示例地，形成上述容置孔H的步骤可以分两步进行。第一步，先刻蚀第二牺牲层L22，形成初始容置孔。并且，示例地，在刻蚀第二牺牲层L22之前，还可以于对应结构的上表面形成掩膜层，以基于该掩膜层中的掩膜图案对第二牺牲层L22进行刻蚀。第二步，基于初始容置孔刻蚀去除待去除部03，形成容置孔H。可选地，待去除部03可以采用各向同性刻蚀工艺进行刻蚀去除。在步骤S303中，请参阅图11及图11a、图11b、图11c，于容置孔H的内壁依次形成初始半导体层210、栅绝缘层22和字线WL。示例地，初始半导体层210包括但不限于金属氧化物半导体层，例如为IGZO层。示例地，初始半导体层210可以采用沉积工艺形成，例如ALD工艺。示例地，栅绝缘层22包括但不限于HK介电层。示例地，栅绝缘层22可以采用沉积工艺形成，例如ALD工艺。示例地，字线WL沿垂直衬底1的方向延伸，字线WL的材料包括但不限于金属钨。示例地，字线WL可以采用沉积工艺形成。并且，采用沉积工艺形成字线WL之后，可以采用CMP工艺研磨所得结构的上表面，以确保字线WL的裸露具有较好的表面质量。在步骤S304中，请参阅图12及图12a、图12b、图12c，去除剩余的第二牺牲层L22和第一牺牲层L21，暴露出初始半导体层210朝向第一电极41的第一侧壁S1和初始半导体层210朝向位线BL的第二侧壁S2。可选地，可以于形成字线WL后的所得结构上表面形成掩膜层，以基于该掩膜层中的掩膜图案对剩余的第二牺牲层L22和第一牺牲层L21进行刻蚀去除。可选地，剩余的第二牺牲层L22和第一牺牲层L21可以采用各向同性刻蚀工艺刻蚀去除。在步骤S305中，请结合图12、图12a、图12b、图12c以及图1、图1a、图1b、图1c理解，基于第一侧壁S1和第二侧壁S2刻蚀初始半导体层210至暴露出栅绝缘层22，并使每个存储层M中剩余的初始半导体层210构成在第一方向上间隔设置的两个子膜层211，且每个子膜层211的两端分别与第一分支112、第二分支412对应连接。示例地，初始半导体层330可以采用各向同性刻蚀工艺刻蚀，以形成子膜层211。此处，在形成各子膜层211之后，同一晶体管2对应的两个第一分支112与位线主体111、栅绝缘层22之间形成第一容纳腔X1，第一电极主体411、两个第二分支412和栅绝缘层22之间形成第二容纳腔X2。在步骤S40和S50中，请参阅图1及图1a、图1b、图1c，于剩余第二牺牲层L22和第一牺牲层L21的去除区域以及初始半导体层330的刻蚀区域填充绝缘材料，形成绝缘层。该绝缘材料包括但不限于氧化硅。该绝缘层包括：填充于第一容纳腔X1内的第一绝缘层31，填充于第二容纳腔X2内的第二绝缘层32以及图1b中所示的第三绝缘层33和第四绝缘层34等。此处，绝缘层可以采用沉积工艺形成。并且，在采用沉积工艺形成绝缘层之后，可以采用CMP工艺研磨绝缘层的上表面，以确保绝缘层的上表面平整，字线WL的上表面裸露并具有较好的表面质量。需要补充的是，上述一些实施例中提及的“一次刻蚀工艺”可以理解为是：基于同一掩膜层的图案进行的刻蚀，以用于形成相同图案；而并不仅限定为一种具体的刻蚀方式，例如可以为通过干法刻蚀实施，可以为通过湿法刻蚀实施，或者为通过干法刻蚀及湿法刻蚀共同实施等。综上，本公开一些实施例中，先图案化导电膜层L1中的导电单元3，形成牺牲槽X，可以去除该导电膜层L1中可能会存在于位线BL和字线WL之间以及字线WL与电容4第一电极41之间的冗余金属。然后，在牺牲槽X内回填第二牺牲层L22，便可以通过图案化第二牺牲层L22的方式，分别形成用于制造电容4、晶体管2和字线WL的空间，以制造获得电容4、晶体管2和字线WL。最后，将剩余的第二牺牲层L22和第一牺牲层L21替换为绝缘层。本公开实施例能够在改善存储器中寄生电容及去除寄生晶体管方面有较大改善和优化。本公开一些实施例还提供了一种存储器。请参阅图13及图13a、图13b、图13c，该存储器包括：导电膜层L1、栅极20、半导体层21和栅绝缘层22。导电膜层L1包括：沿着列方向延伸的位线区域BL'，以及在行方向朝向位线区域BL'依次分布的源极区域23和漏极区域24。漏极区域24与位线区域BL'相连接。源极区域23和漏极区域24之间具有间隔。栅极20位于源极区域23和漏极区域24之间并沿垂直衬底1方向延伸。半导体层21设置于栅极20的侧壁，例如环绕于栅极20的侧壁。栅绝缘层22设置在栅极20侧壁和半导体层21之间。其中，源极区域23和漏极区域24中的至少之一包括两个第三分支231，且两个第三分支231同时与半导体层21连接。此处，栅极20、半导体层21、栅绝缘层22、源极区域23和漏极区域24共同构成晶体管2。结合前述一些实施例中的相关描述，在一些实施例中，存储器包括在垂直衬底1方向上堆叠的一层或多层存储层M。相应地，晶体管2的数量为多个。多个晶体管2可以分布于一层存储层M中。或者，多个晶体管2可以分布于沿垂直衬底1方向堆叠的不同层存储层M。示例地，每个存储层M中的各晶体管2可以分别作为对应存储单元的晶体管，该存储单元例如可以为1T1C、1T0C或2T0C等架构。以1T1C架构为例，存储单元可以包括电容及与电容相连接的晶体管。示例地，在3D-DRAM中，多个存储单元可以在平行于衬底1的平面内阵列分布，且沿垂直衬底1的方向周期性堆叠为多层存储层M。示例地，衬底1可以采用半导体材料、绝缘材料、导体材料或者它们的材料种类的任意组合构成。衬底1可以为单层结构，也可以为多层结构。例如，衬底1可以是诸如硅衬底、硅锗衬底、硅锗碳衬底、碳化硅衬底、砷化镓衬底、砷化铟衬底、磷化铟衬底或其它的III/V半导体衬底或II/VI半导体衬底。或者，还例如，衬底1可以是包括诸如Si和SiGe的叠层、Si和SiC的叠层、绝缘体上硅或绝缘体上硅锗的层状衬底等。示例地，导电膜层L1可以为金属层，例如为钨金属层或铜金属层等。示例地，栅极20的材料包括金属，例如金属钨或金属铜等。示例地，栅极20在衬底1表面的正投影形状包括但不限于矩形。此处提及的矩形，可以为顶角呈直角的理想矩形，也可以为包括刻蚀偏差或过渡圆角等在内的近似矩形。上述实施例中，源极区域23和漏极区域24中的至少之一包括两个第三分支231，且两个第三分支231同时与半导体层21连接，可以有多种不同的实施。以下实施例中以源极区域23和漏极区域24均包括两个第三分支231为例进行了示意，但可以理解，仅源极区域23和漏极区域24之一包括两个第三分支231也是允许的。示例地，如图13a所示，漏极区域24的两个第三分支231之间形成第一容纳腔X1，源极区域23的两个第三分支231之间形成第二容纳腔X2。存储器还包括：填充于第一容纳腔X1内的第一绝缘层31，以及填充于第二容纳腔X2内的第二绝缘层32。并且，该存储器还可以包括有除第一绝缘层31和第二绝缘层32之外的其他绝缘层，例如图13b中的第三绝缘层33和第四绝缘层34等，以用于满足对应导电元件之间或导电元件与外部之间的绝缘需求。本公开实施例对此不再一一展开论述。在一些实施例中，请参阅图13a，第三分支231与位线区域BL'的膜层厚度相同，所述膜层厚度为垂直衬底1方向上的尺寸。在一些实施例中，请继续参阅图13a，半导体层21包括间隔设置两个分区域211'；两个分区域211'在栅极20侧壁上沿着行方向延伸，且任一分区域211'的延伸端部与源极区域23或漏极区域24的第三分支231的延伸端部相连接。此处，半导体层21至少可以作为对应存储单元中晶体管2的沟道层。示例地，半导体层21中的分区域211'可以为金属氧化物半导体层，例如为包括铟、镓、锌或锡中至少一种的金属氧化物半导体材料。在一些示例中，半导体层21中的分区域211'可以为铟镓锌氧化物层，但并不仅限于此。在一些实施例中，请继续参阅图13a，存储器还包括电容4。导电膜层L1还包括第一电极区域41'。第一电极区域41'、源极区域23和漏极区域24在行方向朝向位线区域BL'依次分布，且第一电极区域41'与源极区域23相连接。可选地，请继续参阅图13a，源极区域23包括两个第三分支231。第一电极区域41'包括两个第二分支412。其中，两个第二分支412与源极区域23的两个第三分支231一一对应地连接。需要说明的是，在一些实施例中，电容4还包括设置于第一电极区域41'和第二绝缘层32之间的第二电极42，以及环绕于第二电极42侧壁的第一介电层43。示例地，第二电极42在衬底1表面的正投影形状包括但不限于矩形。此处提及的矩形，可以为顶角呈直角的理想矩形，也可以为包括刻蚀偏差或过渡圆角等在内的近似矩形。在一些实施例中，请参阅图13a和图13c，电容4还包括层叠设置于第一电极区域41'外表面的第二介电层44和第三电极45。第三电极45与第二电极42相连接。示例地，第一介电层43和第二介电层44可以采用同一介电材料并通过同一沉积工艺形成。示例地，第一介电层43和第二介电层44包括但不限于HK介电层。HK介电层是指具有高介电常数K的介电层，高介电常数K例如大于3.9。示例地，第二电极42与第三电极45可以采用同一导电材料并通过同一沉积工艺形成。示例地，第二电极42与第三电极45包括但不限于多晶硅。可以理解，上述实施例中的存储器与前述一些实施例中的存储器结构相似，该存储器的制造方法可以参考前述存储器的制造方法适应性进行，此处不再详述。本公开一些实施例还提供了一种电子设备，例如数据存储设备、影印机、网络设备、家用电器、仪器仪表、手机、电脑等具备数据存储功能的设备。该电子设备可以包括壳体以及设置在壳体内的电路板、集成在电路板上的存储器。存储器的结构可以参阅上述一些实施例中的相关描述。电子设备中还可以包括其他必要的的元件或部件，本公开实施例对此不作限定。在一些实施例中，与存储器耦接的处理器或执行器等外部控制器件，也可以集成在电路板上。例如，电子设备还包括集成在电路板上的处理器。处理器与存储器耦接，处理器能够控制存储器的读写操作。在一些实施例中，存储器为3D-DRAM。以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。以上所述实施例仅表达了本公开的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本公开构思的前提下，还可以做出若干变形和改进，这些都属于本公开的保护范围。因此，本公开专利的保护范围应以所附权利要求为准。
