---
layout:     post
title:      9月实习总结
subtitle:   
date:       2019-10-13
author:     yzmb2411
header-img: 
catalog: 	 true
tags:
    - FPGA
    - verilog 
---

&emsp;&emsp;至2019年9月2日距今，已在公司实习一月有余。在日常工作和与师兄的交流中，深感自己在基础知识方面有很多不足，于是根据自己目前项目和自身所需，已开始学习数电知识，并对后期有了初步的规划。余下内容是对这一月实习过程的总结，不足之处的反思和往后规划。

&emsp;&emsp;这一个月收获很多，最大的收获还是在思维方式上的转变和对待工程的态度。思维方式上已有所转变，从学校理论学习转变到公司实际运用上。这一个月以来，感受到自己现在的知识水平与工作要求的基本水平有着不小的差距，就好比在盖房子，自己还在一楼摸索，进入公司后发现要从二楼开始往上建造，这就导致一二楼之间出现了断层；在对待工程的态度上，不能似是而非，不能仅仅按自己的理解去做事，要有相关的理论知识去支撑。如，当无法确定代码功能时，便需要进行仿真看波形，虽然仿真正确上板不一定正确但良好的仿真可以减少一些不必要的错误。在学校学习uart上板调试时仅仅连续发送几个数据，数据收发正常就认为没有问题了，也没有进行仿真，这就导致在公司仿真uart和连续发送数据时出现了很多问题。再者，时序是写出来的，不是仿出来的，也不是凑出来的。可以通过仿真来查看时序正确与否，若输出不正确，就一级一级向上排查，看是哪个环节出了问题。

&emsp;&emsp;关于实习期间的不足，总结为以下三个方面：

&emsp;&emsp;一．实践能力偏弱，很多知识点仅仅是知道，有所概念，了解它的参数配置等等，停留在理论部分，没有在一个项目中得到实际的运用。第一个项目多功能模拟开关，虽然程序已经准备好了，而且最主要的从机部分还是根据现有的代码进行修改寄存器和输出译码，但就是因为没有用过所以心里没底，很慌，不知道后面联调能不能通过。

&emsp;&emsp;二．缺乏经验，编程能力有所欠缺，有些地方心里知道怎么做，但不知道怎么用代码表示出来，就只能一步一步尝试着写，导致事倍功半。

&emsp;&emsp;三．代码优化方面，现在写代码会尽可能减少资源消耗，比如使用移位寄存器来代替case语句，减少不必要的条件和赋值语句。但涉及到条件判断方面还是缺乏经验，显得代码有些冗余。

&emsp;&emsp;后面要学习的东西很多，比如数字信号处理，通信原理等等。最近准备先学习数电、信号与系统和FPGA底层结构，形成代码与硬件电路相互映射的能力。知道自己写的代码是由哪些电路组成的。学习FPGA最重要的是要了解综合和时序仿真，要清楚的知道写的代码在RTL级中会被综合成什么电路，只有这样才能使用有限的资源设计出好的逻辑硬件。
