+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; sdram_inst|rst_controller|alt_rst_req_sync_uq1                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_inst|rst_controller|alt_rst_sync_uq1                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_inst|rst_controller                                           ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_inst|mm_interconnect_0|mt48lc4m16a2_0_avalon_slave_translator ; 80    ; 4              ; 1            ; 4              ; 70     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_inst|mm_interconnect_0|mm_bridge_0_m0_translator              ; 82    ; 9              ; 2            ; 9              ; 74     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_inst|mm_interconnect_0                                        ; 74    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_inst|mm_bridge_0                                              ; 76    ; 2              ; 0            ; 2              ; 72     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_inst|mt48lc4m16a2_0                                           ; 54    ; 8              ; 3            ; 8              ; 47     ; 8               ; 8             ; 8               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; sdram_inst                                                          ; 55    ; 4              ; 0            ; 4              ; 39     ; 4               ; 4             ; 4               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; pll_inst|altpll_component|auto_generated                            ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_inst                                                            ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
