Fitter report for PinBall
Tue Jun 12 01:41:23 2018
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Tue Jun 12 01:41:23 2018           ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Standard Edition ;
; Revision Name                   ; PinBall                                         ;
; Top-level Entity Name           ; PIN_BALL_GAMEPLAY                               ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSXFC6D6F31C6                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 6,266 / 41,910 ( 15 % )                         ;
; Total registers                 ; 1346                                            ;
; Total pins                      ; 78 / 499 ( 16 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 1,024 / 5,662,720 ( < 1 % )                     ;
; Total RAM Blocks                ; 2 / 553 ( < 1 % )                               ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                                   ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                                   ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                                   ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                                   ;
; Total PLLs                      ; 0 / 15 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.24        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.3%      ;
;     Processor 3            ;   8.0%      ;
;     Processor 4            ;   7.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                            ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                          ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                           ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|AUD_BCLK~inputCLKENA0                                                                                                                                                                       ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; resetN~inputCLKENA0                                                                                                                                                                                                                                                             ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Flipper_Object_Left:inst25|current_pos.neg_10                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Left:inst25|current_pos.neg_10~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; Flipper_Object_Left:inst25|current_pos.neg_20                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Left:inst25|current_pos.neg_20~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; Flipper_Object_Left:inst25|current_pos.pos_10                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Left:inst25|current_pos.pos_10~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; Flipper_Object_Left:inst25|current_pos.pos_20                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Left:inst25|current_pos.pos_20~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; Flipper_Object_Left:inst25|current_pos.pos_30                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Left:inst25|current_pos.pos_30~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; Flipper_Object_Left:inst25|current_pos.val_0                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Left:inst25|current_pos.val_0~DUPLICATE                                                                                                                                                                                                                                    ;                  ;                       ;
; Flipper_Object_Left:inst25|sig_color[12][64][0]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Left:inst25|sig_color[12][64][0]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; Flipper_Object_Left:inst25|sig_color[31][7][2]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Left:inst25|sig_color[31][7][2]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; Flipper_Object_Left:inst25|sig_color[33][8][0]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Left:inst25|sig_color[33][8][0]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; Flipper_Object_Left:inst25|sig_color[35][8][0]                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Left:inst25|sig_color[35][8][0]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; Flipper_Object_Right:inst26|current_pos.neg_20                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Right:inst26|current_pos.neg_20~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; Flipper_Object_Right:inst26|current_pos.neg_30                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Right:inst26|current_pos.neg_30~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; Flipper_Object_Right:inst26|current_pos.pos_10                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Right:inst26|current_pos.pos_10~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; Flipper_Object_Right:inst26|current_pos.pos_20                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Right:inst26|current_pos.pos_20~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; Flipper_Object_Right:inst26|current_pos.val_0                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Right:inst26|current_pos.val_0~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; Flipper_Object_Right:inst26|sigWasHit                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Right:inst26|sigWasHit~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; Flipper_Object_Right:inst26|sig_color[1][13][2]                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Right:inst26|sig_color[1][13][2]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; Flipper_Object_Right:inst26|sig_color[29][70][0]                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Right:inst26|sig_color[29][70][0]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; Flipper_Object_Right:inst26|sig_color[30][62][3]                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Right:inst26|sig_color[30][62][3]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; Flipper_Object_Right:inst26|sig_color[32][63][2]                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Flipper_Object_Right:inst26|sig_color[32][63][2]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.wait_ext                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; KBDINTF:inst19|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.wait_ext~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|lpf:cleaner|shiftreg[2]                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; KBDINTF:inst19|Debug_Bitrec_partial:DBP|lpf:cleaner|shiftreg[2]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|count[1]                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|count[1]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|count[2]                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|count[2]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.ChkData                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.ChkData~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; KBDINTF:inst23|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; KBDINTF:inst23|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|count[0]                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|count[0]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|count[1]                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|count[1]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|dout_new                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|dout_new~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; KBDINTF:inst24|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|count[1]                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|count[1]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.ChkData                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.ChkData~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.ChkData                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.ChkData~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; KBDINTF:inst30|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; KBDINTF:inst30|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; VGA_Controller:inst21|H_Cont[0]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|H_Cont[0]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; VGA_Controller:inst21|H_Cont[1]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|H_Cont[1]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; VGA_Controller:inst21|H_Cont[11]                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|H_Cont[11]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_Controller:inst21|H_Cont[23]                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|H_Cont[23]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_Controller:inst21|H_Cont[25]                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|H_Cont[25]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_Controller:inst21|H_Cont[26]                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|H_Cont[26]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_Controller:inst21|H_Cont[28]                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|H_Cont[28]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_Controller:inst21|V_Cont[1]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|V_Cont[1]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; VGA_Controller:inst21|V_Cont[4]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|V_Cont[4]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; VGA_Controller:inst21|V_Cont[6]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|V_Cont[6]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; VGA_Controller:inst21|V_Cont[8]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|V_Cont[8]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; VGA_Controller:inst21|V_Cont[11]                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|V_Cont[11]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_Controller:inst21|V_Cont[13]                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|V_Cont[13]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_Controller:inst21|V_Cont[21]                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|V_Cont[21]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_Controller:inst21|V_Cont[22]                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|V_Cont[22]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_Controller:inst21|V_Cont[24]                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|V_Cont[24]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_Controller:inst21|V_Cont[26]                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|V_Cont[26]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_Controller:inst21|V_Cont[27]                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|V_Cont[27]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_Controller:inst21|V_Cont[30]                                                                                                                                                                                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|V_Cont[30]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[0]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[0]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[1]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[1]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[2]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[2]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[3]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[3]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[4]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[4]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[6]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[6]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[7]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[7]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[9]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[9]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[10]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[10]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[12]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[12]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[13]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[13]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[15]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[15]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[20]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[20]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[26]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[26]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[27]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[27]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[29]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[29]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; VGA_Controller:inst21|oCoord_X[31]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_X[31]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; VGA_Controller:inst21|oCoord_Y[1]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_Y[1]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; VGA_Controller:inst21|oCoord_Y[2]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_Y[2]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; VGA_Controller:inst21|oCoord_Y[4]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_Y[4]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; VGA_Controller:inst21|oCoord_Y[6]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_Y[6]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; VGA_Controller:inst21|oCoord_Y[7]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_Y[7]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; VGA_Controller:inst21|oCoord_Y[8]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_Y[8]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; VGA_Controller:inst21|oCoord_Y[9]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_Y[9]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; VGA_Controller:inst21|oCoord_Y[11]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_Y[11]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; VGA_Controller:inst21|oCoord_Y[17]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_Y[17]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; VGA_Controller:inst21|oCoord_Y[22]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_Y[22]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; VGA_Controller:inst21|oCoord_Y[23]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_Y[23]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; VGA_Controller:inst21|oCoord_Y[25]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_Y[25]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; VGA_Controller:inst21|oCoord_Y[30]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_Y[30]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; VGA_Controller:inst21|oCoord_Y[31]                                                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:inst21|oCoord_Y[31]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; ball_move:inst35|sigCurrLocationY[7]                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ball_move:inst35|sigCurrLocationY[7]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; ball_move:inst35|start_shot_counter[0]                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ball_move:inst35|start_shot_counter[0]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; ball_move:inst35|start_shot_counter[22]                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ball_move:inst35|start_shot_counter[22]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; ball_move:inst35|start_shot_counter[31]                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ball_move:inst35|start_shot_counter[31]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; bounce:inst6|bounce_data_out[1]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bounce:inst6|bounce_data_out[1]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; bounce:inst6|bounce_data_out[2]                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bounce:inst6|bounce_data_out[2]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; bounce:inst6|is_dead                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bounce:inst6|is_dead~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr[1]                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr[1]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr[3]                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr[3]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr[4]                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr[4]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr[5]                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr[5]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[1]                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[1]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[5]                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[5]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[7]                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[7]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[9]                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[9]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[10]                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[10]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a1                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a1~DUPLICATE                            ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a2                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a2~DUPLICATE                            ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a3                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a3~DUPLICATE                            ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p|parity8                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p|parity8~DUPLICATE                               ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a0                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a0~DUPLICATE                            ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a1                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a1~DUPLICATE                            ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a2                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a2~DUPLICATE                            ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a4                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a4~DUPLICATE                            ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|wrptr_g[0]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|wrptr_g[0]~DUPLICATE                                                        ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|wrptr_g[3]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|wrptr_g[3]~DUPLICATE                                                        ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|wrptr_g[5]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|wrptr_g[5]~DUPLICATE                                                        ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|serial_cnt[3]                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|serial_cnt[3]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|serial_rdy                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|serial_rdy~DUPLICATE                                                                                                                                              ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a1                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a1~DUPLICATE                           ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a2                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a2~DUPLICATE                           ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a3                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p|counter7a3~DUPLICATE                           ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p|parity8                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p|parity8~DUPLICATE                              ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a0                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a0~DUPLICATE                           ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a1                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a1~DUPLICATE                           ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a2                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a2~DUPLICATE                           ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a3                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a3~DUPLICATE                           ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a4                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a4~DUPLICATE                           ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a5                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a5~DUPLICATE                           ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|parity6                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|parity6~DUPLICATE                              ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|rdptr_g[1]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|rdptr_g[1]~DUPLICATE                                                       ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|wrptr_g[0]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|wrptr_g[0]~DUPLICATE                                                       ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|wrptr_g[3]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|wrptr_g[3]~DUPLICATE                                                       ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|wrptr_g[4]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|wrptr_g[4]~DUPLICATE                                                       ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|wrptr_g[5]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|wrptr_g[5]~DUPLICATE                                                       ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|serial_cnt[0]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|serial_cnt[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|serial_cnt[1]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|serial_cnt[1]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|serial_cnt[2]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|serial_cnt[2]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|serial_cnt[3]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|serial_cnt[3]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|serial_cnt[4]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|serial_cnt[4]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|serial_cnt[6]                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|serial_cnt[6]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|serial_rdy                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|serial_rdy~DUPLICATE                                                                                                                                             ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a0  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a0~DUPLICATE  ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a1  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a1~DUPLICATE  ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a3  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a3~DUPLICATE  ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|wrptr_g[3]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|wrptr_g[3]~DUPLICATE                              ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|wrptr_g[4]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|wrptr_g[4]~DUPLICATE                              ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|wrptr_g[5]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|wrptr_g[5]~DUPLICATE                              ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a0 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a0~DUPLICATE ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a2 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a2~DUPLICATE ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|wrptr_g[1]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|wrptr_g[1]~DUPLICATE                             ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|wrptr_g[4]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|wrptr_g[4]~DUPLICATE                             ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|i2c:i2c_inst|NEXT_WORD_cyc                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|i2c:i2c_inst|NEXT_WORD_cyc~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|i2c:i2c_inst|SD_COUNTER[0]                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|i2c:i2c_inst|SD_COUNTER[0]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|i2c:i2c_inst|SD_COUNTER[2]                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|i2c:i2c_inst|SD_COUNTER[2]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|i2c:i2c_inst|SD_COUNTER[3]                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|i2c:i2c_inst|SD_COUNTER[3]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|i2c:i2c_inst|SD_COUNTER[4]                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|i2c:i2c_inst|SD_COUNTER[4]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|i2c:i2c_inst|SD_COUNTER[5]                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|i2c:i2c_inst|SD_COUNTER[5]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[1]                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[1]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[3]                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[3]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[4]                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[4]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[5]                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[5]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[7]                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[7]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[8]                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[8]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[10]                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[10]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[11]                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[11]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[12]                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[12]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[13]                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; experiment_sinus_generator:inst1|prescaler:inst2|PRESCALER_COUNTER[13]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; hp_down_counter:inst8|current_lives_sig[0]                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hp_down_counter:inst8|current_lives_sig[0]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; hp_down_counter:inst8|current_lives_sig[1]                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; hp_down_counter:inst8|current_lives_sig[1]~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; score_up_counter:inst18|score_keeper_0[0]                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_up_counter:inst18|score_keeper_0[0]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; score_up_counter:inst18|score_keeper_0[3]                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_up_counter:inst18|score_keeper_0[3]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; score_up_counter:inst18|score_keeper_1[1]                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_up_counter:inst18|score_keeper_1[1]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; score_up_counter:inst18|score_keeper_2[0]                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_up_counter:inst18|score_keeper_2[0]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; score_up_counter:inst18|score_keeper_2[1]                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_up_counter:inst18|score_keeper_2[1]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; score_up_counter:inst18|score_keeper_2[2]                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_up_counter:inst18|score_keeper_2[2]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; score_up_counter:inst18|score_keeper_3[0]                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_up_counter:inst18|score_keeper_3[0]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; score_up_counter:inst18|score_keeper_3[1]                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_up_counter:inst18|score_keeper_3[1]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_up_counter:inst18|score_keeper_3[2]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; score_up_counter:inst18|score_keeper_3[3]                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; score_up_counter:inst18|score_keeper_3[3]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                  ;
+--------------+-------------------+--------------+-------------------------------------------------------------------------------------------------------+---------------+----------------------------+
; Name         ; Ignored Entity    ; Ignored From ; Ignored To                                                                                            ; Ignored Value ; Ignored Source             ;
+--------------+-------------------+--------------+-------------------------------------------------------------------------------------------------------+---------------+----------------------------+
; Location     ;                   ;              ; ADC_CONVST                                                                                            ; PIN_Y21       ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; ADC_DIN                                                                                               ; PIN_W22       ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; ADC_DOUT                                                                                              ; PIN_V23       ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; ADC_SCLK                                                                                              ; PIN_W24       ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; CLOCK2_50                                                                                             ; PIN_AA16      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; CLOCK3_50                                                                                             ; PIN_Y26       ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; CLOCK4_50                                                                                             ; PIN_K14       ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; HEX4[0]                                                                                               ; PIN_AD21      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; HEX4[1]                                                                                               ; PIN_AG22      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; HEX4[2]                                                                                               ; PIN_AE22      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; HEX4[3]                                                                                               ; PIN_AE23      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; HEX4[4]                                                                                               ; PIN_AG23      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; HEX4[5]                                                                                               ; PIN_AF23      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; HEX4[6]                                                                                               ; PIN_AH22      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; KEY[1]                                                                                                ; PIN_AK4       ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; KEY[2]                                                                                                ; PIN_AA14      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; KEY[3]                                                                                                ; PIN_AA15      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; LED                                                                                                   ; PIN_AA24      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; LEDR[1]                                                                                               ; PIN_AB23      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; LEDR[2]                                                                                               ; PIN_AC23      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; LEDR[3]                                                                                               ; PIN_AD24      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; LEDR[4]                                                                                               ; PIN_AG25      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; LEDR[5]                                                                                               ; PIN_AF25      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; LEDR[6]                                                                                               ; PIN_AE24      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; LEDR[7]                                                                                               ; PIN_AF24      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; LEDR[8]                                                                                               ; PIN_AB22      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; PS2_CLK                                                                                               ; PIN_AB25      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; PS2_CLK2                                                                                              ; PIN_AC25      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; PS2_DAT                                                                                               ; PIN_AA25      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; PS2_DAT2                                                                                              ; PIN_AB26      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; SW[3]                                                                                                 ; PIN_AC30      ; QSF Assignment             ;
; Location     ;                   ;              ; SW[4]                                                                                                 ; PIN_W25       ; QSF Assignment             ;
; Location     ;                   ;              ; SW[5]                                                                                                 ; PIN_V25       ; QSF Assignment             ;
; Location     ;                   ;              ; SW[6]                                                                                                 ; PIN_AC28      ; QSF Assignment             ;
; Location     ;                   ;              ; died                                                                                                  ; PIN_AA14      ; QSF Assignment             ;
; Location     ;                   ;              ; freq[0]                                                                                               ; PIN_AC28      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; freq[1]                                                                                               ; PIN_AD30      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; freq[2]                                                                                               ; PIN_AC29      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; game_over                                                                                             ; PIN_AB23      ; QSF Assignment             ;
; Location     ;                   ;              ; mux[0]                                                                                                ; PIN_AB28      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; mux[1]                                                                                                ; PIN_AC30      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; mux[2]                                                                                                ; PIN_W25       ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; mux[3]                                                                                                ; PIN_V25       ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; one_sec                                                                                               ; PIN_AC23      ; QSF Assignment             ;
; Location     ;                   ;              ; play_check                                                                                            ; PIN_AA24      ; QSF Assignment             ;
; Location     ;                   ;              ; playing                                                                                               ; PIN_Y27       ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; recording                                                                                             ; PIN_AB30      ; Compiler or HDL Assignment ;
; Location     ;                   ;              ; scored                                                                                                ; PIN_AK4       ; QSF Assignment             ;
; Location     ;                   ;              ; space                                                                                                 ; PIN_AD24      ; QSF Assignment             ;
; Location     ;                   ;              ; start_shot                                                                                            ; PIN_AA15      ; QSF Assignment             ;
; Location     ;                   ;              ; turbo                                                                                                 ; PIN_AB28      ; QSF Assignment             ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|AUD_ADCDAT        ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|AUD_ADCLRCK       ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|AUD_BCLK          ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|AUD_DACDAT        ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|AUD_DACLRCK       ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|AUD_I2C_SCLK      ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|AUD_I2C_SDAT      ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|AUD_XCK           ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_50          ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|MICROPHON_LED     ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|MICROPHON_ON      ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_left[0]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_left[10]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_left[11]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_left[12]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_left[13]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_left[14]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_left[15]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_left[1]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_left[2]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_left[3]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_left[4]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_left[5]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_left[6]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_left[7]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_left[8]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_left[9]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_right[0]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_right[10] ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_right[11] ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_right[12] ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_right[13] ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_right[14] ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_right[15] ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_right[1]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_right[2]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_right[3]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_right[4]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_right[5]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_right[6]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_right[7]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_right[8]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adcdata_right[9]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_left[0]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_left[10]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_left[11]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_left[12]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_left[13]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_left[14]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_left[15]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_left[1]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_left[2]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_left[3]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_left[4]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_left[5]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_left[6]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_left[7]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_left[8]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_left[9]   ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_right[0]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_right[10] ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_right[11] ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_right[12] ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_right[13] ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_right[14] ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_right[15] ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_right[1]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_right[2]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_right[3]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_right[4]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_right[5]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_right[6]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_right[7]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_right[8]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dacdata_right[9]  ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
; I/O Standard ; PIN_BALL_GAMEPLAY ;              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|resetN            ; 3.3-V LVTTL   ; Compiler or HDL Assignment ;
+--------------+-------------------+--------------+-------------------------------------------------------------------------------------------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10590 ) ; 0.00 % ( 0 / 10590 )       ; 0.00 % ( 0 / 10590 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10590 ) ; 0.00 % ( 0 / 10590 )       ; 0.00 % ( 0 / 10590 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                                                                      ;
+----------------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------------+
; Partition Name                                     ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                                                            ;
+----------------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------------+
; Top                                                ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                                                     ;
; audio_codec_controller:audio_codec_controller_inst ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst ;
; hard_block:auto_generated_inst                     ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                                                      ;
+----------------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                                         ;
+----------------------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                                     ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+----------------------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                                                ; 0.00 % ( 0 / 10590 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; audio_codec_controller:audio_codec_controller_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst                     ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+----------------------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in Z:/PinBallProject/PinBallVHDL_Lab1/Quartus_Project/output_files/PinBall.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6,266 / 41,910        ; 15 %  ;
; ALMs needed [=A-B+C]                                        ; 6,266                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6,688 / 41,910        ; 16 %  ;
;         [a] ALMs used for LUT logic and registers           ; 416                   ;       ;
;         [b] ALMs used for LUT logic                         ; 6,107                 ;       ;
;         [c] ALMs used for registers                         ; 165                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 432 / 41,910          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 10 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 10                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 797 / 4,191           ; 19 %  ;
;     -- Logic LABs                                           ; 797                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 9,261                 ;       ;
;     -- 7 input functions                                    ; 729                   ;       ;
;     -- 6 input functions                                    ; 2,759                 ;       ;
;     -- 5 input functions                                    ; 2,018                 ;       ;
;     -- 4 input functions                                    ; 1,645                 ;       ;
;     -- <=3 input functions                                  ; 2,110                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 76                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,346                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,161 / 83,820        ; 1 %   ;
;         -- Secondary logic registers                        ; 185 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,172                 ;       ;
;         -- Routing optimization registers                   ; 174                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 78 / 499              ; 16 %  ;
;     -- Clock pins                                           ; 3 / 11                ; 27 %  ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 2 / 553               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,024 / 5,662,720     ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 5,662,720    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.9% / 4.1% / 3.2%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 20.0% / 20.2% / 19.3% ;       ;
; Maximum fan-out                                             ; 1149                  ;       ;
; Highest non-global fan-out                                  ; 1123                  ;       ;
; Total fan-out                                               ; 48298                 ;       ;
; Average fan-out                                             ; 4.45                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                               ;
+-------------------------------------------------------------+-----------------------+----------------------------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; audio_codec_controller:audio_codec_controller_inst ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6266 / 41910 ( 15 % ) ; 0 / 41910 ( 0 % )                                  ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 6266                  ; 0                                                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6688 / 41910 ( 16 % ) ; 0 / 41910 ( 0 % )                                  ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 416                   ; 0                                                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 6107                  ; 0                                                  ; 0                              ;
;         [c] ALMs used for registers                         ; 165                   ; 0                                                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                                                  ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 432 / 41910 ( 1 % )   ; 0 / 41910 ( 0 % )                                  ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 10 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )                                  ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                                                  ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                                                  ; 0                              ;
;         [c] Due to LAB input limits                         ; 10                    ; 0                                                  ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                                                  ; 0                              ;
;                                                             ;                       ;                                                    ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                                                ; Low                            ;
;                                                             ;                       ;                                                    ;                                ;
; Total LABs:  partially or completely used                   ; 797 / 4191 ( 19 % )   ; 0 / 4191 ( 0 % )                                   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 797                   ; 0                                                  ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                                                  ; 0                              ;
;                                                             ;                       ;                                                    ;                                ;
; Combinational ALUT usage for logic                          ; 9261                  ; 0                                                  ; 0                              ;
;     -- 7 input functions                                    ; 729                   ; 0                                                  ; 0                              ;
;     -- 6 input functions                                    ; 2759                  ; 0                                                  ; 0                              ;
;     -- 5 input functions                                    ; 2018                  ; 0                                                  ; 0                              ;
;     -- 4 input functions                                    ; 1645                  ; 0                                                  ; 0                              ;
;     -- <=3 input functions                                  ; 2110                  ; 0                                                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 76                    ; 0                                                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                                                  ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                                                  ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                                                  ; 0                              ;
;                                                             ;                       ;                                                    ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                                                  ; 0                              ;
;     -- By type:                                             ;                       ;                                                    ;                                ;
;         -- Primary logic registers                          ; 1161 / 83820 ( 1 % )  ; 0 / 83820 ( 0 % )                                  ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 185 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )                                  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                                    ;                                ;
;         -- Design implementation registers                  ; 1172                  ; 0                                                  ; 0                              ;
;         -- Routing optimization registers                   ; 174                   ; 0                                                  ; 0                              ;
;                                                             ;                       ;                                                    ;                                ;
;                                                             ;                       ;                                                    ;                                ;
; Virtual pins                                                ; 0                     ; 0                                                  ; 0                              ;
; I/O pins                                                    ; 78                    ; 0                                                  ; 0                              ;
; I/O registers                                               ; 0                     ; 0                                                  ; 0                              ;
; Total block memory bits                                     ; 1024                  ; 0                                                  ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                                                  ; 0                              ;
; M10K block                                                  ; 2 / 553 ( < 1 % )     ; 0 / 553 ( 0 % )                                    ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 3 / 116 ( 2 % )       ; 0 / 116 ( 0 % )                                    ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                                    ;                                ;
; Connections                                                 ;                       ;                                                    ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                                                  ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                                                  ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                                                  ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                                                  ; 0                              ;
;                                                             ;                       ;                                                    ;                                ;
; Internal Connections                                        ;                       ;                                                    ;                                ;
;     -- Total Connections                                    ; 48349                 ; 0                                                  ; 0                              ;
;     -- Registered Connections                               ; 10011                 ; 0                                                  ; 0                              ;
;                                                             ;                       ;                                                    ;                                ;
; External Connections                                        ;                       ;                                                    ;                                ;
;     -- Top                                                  ; 0                     ; 0                                                  ; 0                              ;
;     -- audio_codec_controller:audio_codec_controller_inst   ; 0                     ; 0                                                  ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                                                  ; 0                              ;
;                                                             ;                       ;                                                    ;                                ;
; Partition Interface                                         ;                       ;                                                    ;                                ;
;     -- Input Ports                                          ; 9                     ; 0                                                  ; 0                              ;
;     -- Output Ports                                         ; 69                    ; 0                                                  ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                                                  ; 0                              ;
;                                                             ;                       ;                                                    ;                                ;
; Registered Ports                                            ;                       ;                                                    ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                                                  ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                                                  ; 0                              ;
;                                                             ;                       ;                                                    ;                                ;
; Port Connectivity                                           ;                       ;                                                    ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                                                  ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                                                  ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                                                  ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                                                  ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                                                  ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                                                  ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                                                  ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                                                  ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; AUD_ADCDAT   ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; AUD_ADCLRCK  ; AH29  ; 5A       ; 89           ; 6            ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; AUD_BCLK     ; AF30  ; 5A       ; 89           ; 15           ; 54           ; 202                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; AUD_DACLRCK  ; AG30  ; 5A       ; 89           ; 16           ; 54           ; 32                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50     ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1149                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; MICROPHON_ON ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; kbd_clk      ; AB25  ; 5A       ; 89           ; 11           ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; kbd_data     ; AA25  ; 5A       ; 89           ; 9            ; 37           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; resetN       ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 787                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT    ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_I2C_SCLK  ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_I2C_SDAT  ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK       ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; AG17  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; AG16  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; AH17  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; AG18  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AH18  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AF16  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AE16  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AD17  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AE18  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AA21  ; 4A       ; 88           ; 0            ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AB17  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; Y17   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; Y18   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AF18  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]       ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AD19  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AA20  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AC20  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AA19  ; 4A       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; AD20  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]       ; AF21  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; AF20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AG20  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AE19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AF19  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AB21  ; 4A       ; 88           ; 0            ; 18           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MICROPHON_LED ; AC22  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK       ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS        ; AK19  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; AK29  ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; AH27  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; AF26  ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; AK18  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 48 ( 4 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 65 / 80 ( 81 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 10 / 32 ( 31 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; HEX2[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; HEX3[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; HEX3[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; HEX2[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; kbd_data                        ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; MICROPHON_ON                    ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; HEX2[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; HEX5[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; kbd_clk                         ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; HEX3[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; MICROPHON_LED                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; HEX1[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; HEX3[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; HEX3[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; HEX1[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; HEX1[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; HEX1[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; HEX5[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; HEX1[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; HEX2[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; HEX5[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; HEX5[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; HEX5[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; VGA_R[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; AUD_DACDAT                      ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; AUD_BCLK                        ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; HEX0[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; HEX0[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; HEX0[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; HEX5[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; HEX5[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; VGA_R[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; AUD_DACLRCK                     ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; HEX0[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; HEX0[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; VGA_B[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; VGA_B[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; VGA_G[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; VGA_G[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; VGA_G[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; VGA_R[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; AUD_ADCLRCK                     ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; AUD_XCK                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; resetN                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; VGA_B[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; VGA_B[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; VGA_B[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; VGA_B[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; VGA_B[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; VGA_SYNC_N                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; VGA_G[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; VGA_G[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; VGA_R[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; VGA_R[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; AUD_ADCDAT                      ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; VGA_B[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; VGA_VS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; VGA_HS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; VGA_CLK                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; VGA_BLANK_N                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; VGA_G[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; VGA_G[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; VGA_G[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; VGA_R[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; VGA_R[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; VGA_R[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; HEX1[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; HEX1[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; HEX0[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; HEX2[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; HEX0[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; HEX3[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; HEX2[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; HEX2[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; HEX3[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; AUD_I2C_SDAT                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; AUD_I2C_SCLK                    ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; MICROPHON_LED ; Incomplete set of assignments ;
; AUD_DACDAT    ; Incomplete set of assignments ;
; AUD_XCK       ; Incomplete set of assignments ;
; AUD_I2C_SCLK  ; Incomplete set of assignments ;
; AUD_BCLK      ; Incomplete set of assignments ;
; AUD_DACLRCK   ; Incomplete set of assignments ;
; AUD_ADCDAT    ; Incomplete set of assignments ;
; MICROPHON_ON  ; Incomplete set of assignments ;
; AUD_ADCLRCK   ; Incomplete set of assignments ;
; VGA_VS        ; Incomplete set of assignments ;
; VGA_CLK       ; Incomplete set of assignments ;
; VGA_HS        ; Incomplete set of assignments ;
; VGA_BLANK_N   ; Incomplete set of assignments ;
; AUD_I2C_SDAT  ; Incomplete set of assignments ;
; HEX0[6]       ; Incomplete set of assignments ;
; HEX0[5]       ; Incomplete set of assignments ;
; HEX0[4]       ; Incomplete set of assignments ;
; HEX0[3]       ; Incomplete set of assignments ;
; HEX0[2]       ; Incomplete set of assignments ;
; HEX0[1]       ; Incomplete set of assignments ;
; HEX0[0]       ; Incomplete set of assignments ;
; HEX1[6]       ; Incomplete set of assignments ;
; HEX1[5]       ; Incomplete set of assignments ;
; HEX1[4]       ; Incomplete set of assignments ;
; HEX1[3]       ; Incomplete set of assignments ;
; HEX1[2]       ; Incomplete set of assignments ;
; HEX1[1]       ; Incomplete set of assignments ;
; HEX1[0]       ; Incomplete set of assignments ;
; HEX2[6]       ; Incomplete set of assignments ;
; HEX2[5]       ; Incomplete set of assignments ;
; HEX2[4]       ; Incomplete set of assignments ;
; HEX2[3]       ; Incomplete set of assignments ;
; HEX2[2]       ; Incomplete set of assignments ;
; HEX2[1]       ; Incomplete set of assignments ;
; HEX2[0]       ; Incomplete set of assignments ;
; HEX3[6]       ; Incomplete set of assignments ;
; HEX3[5]       ; Incomplete set of assignments ;
; HEX3[4]       ; Incomplete set of assignments ;
; HEX3[3]       ; Incomplete set of assignments ;
; HEX3[2]       ; Incomplete set of assignments ;
; HEX3[1]       ; Incomplete set of assignments ;
; HEX3[0]       ; Incomplete set of assignments ;
; HEX5[6]       ; Incomplete set of assignments ;
; HEX5[5]       ; Incomplete set of assignments ;
; HEX5[4]       ; Incomplete set of assignments ;
; HEX5[3]       ; Incomplete set of assignments ;
; HEX5[2]       ; Incomplete set of assignments ;
; HEX5[1]       ; Incomplete set of assignments ;
; HEX5[0]       ; Incomplete set of assignments ;
; VGA_B[7]      ; Incomplete set of assignments ;
; VGA_B[6]      ; Incomplete set of assignments ;
; VGA_G[7]      ; Incomplete set of assignments ;
; VGA_G[6]      ; Incomplete set of assignments ;
; VGA_G[5]      ; Incomplete set of assignments ;
; VGA_R[7]      ; Incomplete set of assignments ;
; VGA_R[6]      ; Incomplete set of assignments ;
; VGA_R[5]      ; Incomplete set of assignments ;
; VGA_SYNC_N    ; Incomplete set of assignments ;
; VGA_B[5]      ; Incomplete set of assignments ;
; VGA_B[4]      ; Incomplete set of assignments ;
; VGA_B[3]      ; Incomplete set of assignments ;
; VGA_B[2]      ; Incomplete set of assignments ;
; VGA_B[1]      ; Incomplete set of assignments ;
; VGA_B[0]      ; Incomplete set of assignments ;
; VGA_G[4]      ; Incomplete set of assignments ;
; VGA_G[3]      ; Incomplete set of assignments ;
; VGA_G[2]      ; Incomplete set of assignments ;
; VGA_G[1]      ; Incomplete set of assignments ;
; VGA_G[0]      ; Incomplete set of assignments ;
; VGA_R[4]      ; Incomplete set of assignments ;
; VGA_R[3]      ; Incomplete set of assignments ;
; VGA_R[2]      ; Incomplete set of assignments ;
; VGA_R[1]      ; Incomplete set of assignments ;
; VGA_R[0]      ; Incomplete set of assignments ;
; CLOCK_50      ; Incomplete set of assignments ;
; resetN        ; Incomplete set of assignments ;
; kbd_data      ; Incomplete set of assignments ;
; kbd_clk       ; Incomplete set of assignments ;
+---------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; Compilation Hierarchy Node                                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                          ; Entity Name                ; Library Name ;
+--------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; |PIN_BALL_GAMEPLAY                                                 ; 6266.0 (0.5)         ; 6687.5 (0.5)                     ; 431.5 (0.0)                                       ; 10.0 (0.0)                       ; 0.0 (0.0)            ; 9261 (1)            ; 1346 (0)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 78   ; 0            ; |PIN_BALL_GAMEPLAY                                                                                                                                                                                                                                                                                           ; PIN_BALL_GAMEPLAY          ; work         ;
;    |Beeper:inst28|                                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|Beeper:inst28                                                                                                                                                                                                                                                                             ; Beeper                     ; work         ;
;    |Flipper_Object_Left:inst25|                                    ; 2070.3 (2070.3)      ; 2224.0 (2224.0)                  ; 158.7 (158.7)                                     ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 3004 (3004)         ; 90 (90)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|Flipper_Object_Left:inst25                                                                                                                                                                                                                                                                ; Flipper_Object_Left        ; work         ;
;    |Flipper_Object_Right:inst26|                                   ; 2038.6 (2038.6)      ; 2148.1 (2148.1)                  ; 113.4 (113.4)                                     ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 2868 (2868)         ; 83 (83)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|Flipper_Object_Right:inst26                                                                                                                                                                                                                                                               ; Flipper_Object_Right       ; work         ;
;    |KBDINTF:inst19|                                                ; 22.0 (0.0)           ; 30.5 (0.0)                       ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 54 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst19                                                                                                                                                                                                                                                                            ; KBDINTF                    ; work         ;
;       |Debug_Bitrec_partial:DBP|                                   ; 20.7 (0.0)           ; 29.2 (0.0)                       ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 53 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst19|Debug_Bitrec_partial:DBP                                                                                                                                                                                                                                                   ; Debug_Bitrec_partial       ; work         ;
;          |bitrec:inst|                                             ; 9.7 (9.7)            ; 14.7 (14.7)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst                                                                                                                                                                                                                                       ; bitrec                     ; work         ;
;          |byterec:byterec|                                         ; 9.2 (9.2)            ; 12.1 (12.1)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst19|Debug_Bitrec_partial:DBP|byterec:byterec                                                                                                                                                                                                                                   ; byterec                    ; work         ;
;          |lpf:cleaner|                                             ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst19|Debug_Bitrec_partial:DBP|lpf:cleaner                                                                                                                                                                                                                                       ; lpf                        ; work         ;
;       |NUM_LOCK:CCC|                                               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst19|NUM_LOCK:CCC                                                                                                                                                                                                                                                               ; NUM_LOCK                   ; work         ;
;    |KBDINTF:inst23|                                                ; 21.5 (0.0)           ; 29.0 (0.0)                       ; 7.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 51 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst23                                                                                                                                                                                                                                                                            ; KBDINTF                    ; work         ;
;       |Debug_Bitrec_partial:DBP|                                   ; 20.1 (0.0)           ; 27.7 (0.0)                       ; 7.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 50 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst23|Debug_Bitrec_partial:DBP                                                                                                                                                                                                                                                   ; Debug_Bitrec_partial       ; work         ;
;          |bitrec:inst|                                             ; 10.7 (10.7)          ; 14.9 (14.9)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst                                                                                                                                                                                                                                       ; bitrec                     ; work         ;
;          |byterec:byterec|                                         ; 9.4 (9.4)            ; 12.8 (12.8)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst23|Debug_Bitrec_partial:DBP|byterec:byterec                                                                                                                                                                                                                                   ; byterec                    ; work         ;
;       |NUM_LOCK:CCC|                                               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst23|NUM_LOCK:CCC                                                                                                                                                                                                                                                               ; NUM_LOCK                   ; work         ;
;    |KBDINTF:inst24|                                                ; 21.0 (0.0)           ; 29.5 (0.0)                       ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 51 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst24                                                                                                                                                                                                                                                                            ; KBDINTF                    ; work         ;
;       |Debug_Bitrec_partial:DBP|                                   ; 19.7 (0.0)           ; 28.3 (0.0)                       ; 8.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 50 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst24|Debug_Bitrec_partial:DBP                                                                                                                                                                                                                                                   ; Debug_Bitrec_partial       ; work         ;
;          |bitrec:inst|                                             ; 10.6 (10.6)          ; 16.1 (16.1)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst                                                                                                                                                                                                                                       ; bitrec                     ; work         ;
;          |byterec:byterec|                                         ; 9.1 (9.1)            ; 12.2 (12.2)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst24|Debug_Bitrec_partial:DBP|byterec:byterec                                                                                                                                                                                                                                   ; byterec                    ; work         ;
;       |NUM_LOCK:CCC|                                               ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst24|NUM_LOCK:CCC                                                                                                                                                                                                                                                               ; NUM_LOCK                   ; work         ;
;    |KBDINTF:inst29|                                                ; 26.2 (0.0)           ; 33.7 (0.0)                       ; 7.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 49 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst29                                                                                                                                                                                                                                                                            ; KBDINTF                    ; work         ;
;       |Debug_Bitrec_partial:DBP|                                   ; 24.7 (0.0)           ; 32.2 (0.0)                       ; 7.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst29|Debug_Bitrec_partial:DBP                                                                                                                                                                                                                                                   ; Debug_Bitrec_partial       ; work         ;
;          |bitrec:inst|                                             ; 13.2 (13.2)          ; 17.7 (17.7)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst                                                                                                                                                                                                                                       ; bitrec                     ; work         ;
;          |byterec:byterec|                                         ; 11.5 (11.5)          ; 14.4 (14.4)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst29|Debug_Bitrec_partial:DBP|byterec:byterec                                                                                                                                                                                                                                   ; byterec                    ; work         ;
;       |NUM_LOCK:CCC|                                               ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst29|NUM_LOCK:CCC                                                                                                                                                                                                                                                               ; NUM_LOCK                   ; work         ;
;    |KBDINTF:inst30|                                                ; 26.6 (0.0)           ; 32.2 (0.0)                       ; 6.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 49 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst30                                                                                                                                                                                                                                                                            ; KBDINTF                    ; work         ;
;       |Debug_Bitrec_partial:DBP|                                   ; 25.1 (0.0)           ; 30.5 (0.0)                       ; 5.8 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst30|Debug_Bitrec_partial:DBP                                                                                                                                                                                                                                                   ; Debug_Bitrec_partial       ; work         ;
;          |bitrec:inst|                                             ; 13.5 (13.5)          ; 16.4 (16.4)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst                                                                                                                                                                                                                                       ; bitrec                     ; work         ;
;          |byterec:byterec|                                         ; 11.6 (11.6)          ; 14.1 (14.1)                      ; 2.8 (2.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 20 (20)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst30|Debug_Bitrec_partial:DBP|byterec:byterec                                                                                                                                                                                                                                   ; byterec                    ; work         ;
;       |NUM_LOCK:CCC|                                               ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|KBDINTF:inst30|NUM_LOCK:CCC                                                                                                                                                                                                                                                               ; NUM_LOCK                   ; work         ;
;    |VGA_Controller:inst21|                                         ; 84.6 (84.6)          ; 99.9 (99.9)                      ; 15.3 (15.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 159 (159)           ; 190 (190)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|VGA_Controller:inst21                                                                                                                                                                                                                                                                     ; VGA_Controller             ; work         ;
;    |back_ground_draw:inst33|                                       ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|back_ground_draw:inst33                                                                                                                                                                                                                                                                   ; back_ground_draw           ; work         ;
;    |ball_location_signal:inst9|                                    ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|ball_location_signal:inst9                                                                                                                                                                                                                                                                ; ball_location_signal       ; work         ;
;    |ball_move:inst35|                                              ; 369.8 (369.8)        ; 385.4 (385.4)                    ; 15.5 (15.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 637 (637)           ; 117 (117)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|ball_move:inst35                                                                                                                                                                                                                                                                          ; ball_move                  ; work         ;
;    |ball_object:inst3|                                             ; 187.3 (187.3)        ; 197.2 (197.2)                    ; 9.9 (9.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 267 (267)           ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|ball_object:inst3                                                                                                                                                                                                                                                                         ; ball_object                ; work         ;
;    |bounce:inst6|                                                  ; 9.7 (9.7)            ; 11.9 (11.9)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|bounce:inst6                                                                                                                                                                                                                                                                              ; bounce                     ; work         ;
;    |charge_draw:inst36|                                            ; 20.3 (20.3)          ; 21.0 (21.0)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|charge_draw:inst36                                                                                                                                                                                                                                                                        ; charge_draw                ; work         ;
;    |experiment_sinus_generator:inst1|                              ; 292.4 (0.0)          ; 344.5 (0.0)                      ; 52.2 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 457 (0)             ; 496 (0)                   ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1                                                                                                                                                                                                                                                          ; experiment_sinus_generator ; work         ;
;       |addr_counter:addr_counter_inst|                             ; 8.3 (8.3)            ; 9.0 (9.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|addr_counter:addr_counter_inst                                                                                                                                                                                                                           ; addr_counter               ; work         ;
;       |audio_codec_controller:audio_codec_controller_inst|         ; 200.7 (1.3)          ; 251.8 (1.5)                      ; 51.2 (0.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 336 (3)             ; 418 (0)                   ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst                                                                                                                                                                                                       ; audio_codec_controller     ; work         ;
;          |CLOCK_500:CLOCK_500_inst|                                ; 16.8 (16.8)          ; 19.2 (19.2)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_500:CLOCK_500_inst                                                                                                                                                                              ; CLOCK_500                  ; work         ;
;          |DBounce:DBounce_inst|                                    ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|DBounce:DBounce_inst                                                                                                                                                                                  ; DBounce                    ; work         ;
;          |adc2parallel:adc2parallel_left_inst|                     ; 29.8 (9.0)           ; 42.3 (9.0)                       ; 12.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (17)             ; 82 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst                                                                                                                                                                   ; adc2parallel               ; work         ;
;             |adc_synch_fifo:adc_synch_fifo_inst|                   ; 20.8 (0.0)           ; 33.3 (0.0)                       ; 12.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 71 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst                                                                                                                                ; adc_synch_fifo             ; work         ;
;                |dcfifo:dcfifo_component|                           ; 20.8 (0.0)           ; 33.3 (0.0)                       ; 12.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 71 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component                                                                                                        ; dcfifo                     ; work         ;
;                   |dcfifo_6hr1:auto_generated|                     ; 20.8 (3.2)           ; 33.3 (8.7)                       ; 12.4 (5.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (4)              ; 71 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated                                                                             ; dcfifo_6hr1                ; work         ;
;                      |a_graycounter_8cc:wrptr_g1p|                 ; 4.7 (4.7)            ; 5.3 (5.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p                                                 ; a_graycounter_8cc          ; work         ;
;                      |a_graycounter_cu6:rdptr_g1p|                 ; 4.5 (4.5)            ; 5.7 (5.7)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p                                                 ; a_graycounter_cu6          ; work         ;
;                      |alt_synch_pipe_tnl:rs_dgwp|                  ; 2.0 (0.0)            ; 4.4 (0.0)                        ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|alt_synch_pipe_tnl:rs_dgwp                                                  ; alt_synch_pipe_tnl         ; work         ;
;                         |dffpipe_ed9:dffpipe13|                    ; 2.0 (2.0)            ; 4.4 (4.4)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe13                            ; dffpipe_ed9                ; work         ;
;                      |alt_synch_pipe_unl:ws_dgrp|                  ; 1.5 (0.0)            ; 3.2 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|alt_synch_pipe_unl:ws_dgrp                                                  ; alt_synch_pipe_unl         ; work         ;
;                         |dffpipe_fd9:dffpipe16|                    ; 1.5 (1.5)            ; 3.2 (3.2)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe16                            ; dffpipe_fd9                ; work         ;
;                      |mux_5r7:rdemp_eq_comp_lsb_mux|               ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                                               ; mux_5r7                    ; work         ;
;                      |mux_5r7:rdemp_eq_comp_msb_mux|               ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                                               ; mux_5r7                    ; work         ;
;                      |mux_5r7:wrfull_eq_comp_lsb_mux|              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                                              ; mux_5r7                    ; work         ;
;                      |mux_5r7:wrfull_eq_comp_msb_mux|              ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                                              ; mux_5r7                    ; work         ;
;          |adc2parallel:adc2parallel_right_inst|                    ; 30.5 (9.2)           ; 42.0 (9.2)                       ; 11.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (18)             ; 92 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst                                                                                                                                                                  ; adc2parallel               ; work         ;
;             |adc_synch_fifo:adc_synch_fifo_inst|                   ; 21.2 (0.0)           ; 32.8 (0.0)                       ; 11.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 76 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst                                                                                                                               ; adc_synch_fifo             ; work         ;
;                |dcfifo:dcfifo_component|                           ; 21.2 (0.0)           ; 32.8 (0.0)                       ; 11.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 76 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component                                                                                                       ; dcfifo                     ; work         ;
;                   |dcfifo_6hr1:auto_generated|                     ; 21.2 (3.8)           ; 32.8 (9.4)                       ; 11.7 (5.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (4)              ; 76 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated                                                                            ; dcfifo_6hr1                ; work         ;
;                      |a_graycounter_8cc:wrptr_g1p|                 ; 4.8 (4.8)            ; 4.9 (4.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_8cc:wrptr_g1p                                                ; a_graycounter_8cc          ; work         ;
;                      |a_graycounter_cu6:rdptr_g1p|                 ; 4.3 (4.3)            ; 5.1 (5.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p                                                ; a_graycounter_cu6          ; work         ;
;                      |alt_synch_pipe_tnl:rs_dgwp|                  ; 2.0 (0.0)            ; 3.6 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|alt_synch_pipe_tnl:rs_dgwp                                                 ; alt_synch_pipe_tnl         ; work         ;
;                         |dffpipe_ed9:dffpipe13|                    ; 2.0 (2.0)            ; 3.6 (3.6)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe13                           ; dffpipe_ed9                ; work         ;
;                      |alt_synch_pipe_unl:ws_dgrp|                  ; 1.3 (0.0)            ; 4.7 (0.0)                        ; 3.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|alt_synch_pipe_unl:ws_dgrp                                                 ; alt_synch_pipe_unl         ; work         ;
;                         |dffpipe_fd9:dffpipe16|                    ; 1.3 (1.3)            ; 4.7 (4.7)                        ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe16                           ; dffpipe_fd9                ; work         ;
;                      |mux_5r7:rdemp_eq_comp_lsb_mux|               ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                                              ; mux_5r7                    ; work         ;
;                      |mux_5r7:rdemp_eq_comp_msb_mux|               ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                                              ; mux_5r7                    ; work         ;
;                      |mux_5r7:wrfull_eq_comp_lsb_mux|              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                                             ; mux_5r7                    ; work         ;
;                      |mux_5r7:wrfull_eq_comp_msb_mux|              ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                                             ; mux_5r7                    ; work         ;
;          |dac2serial:dac2serial_left_inst|                         ; 42.7 (20.6)          ; 58.8 (23.8)                      ; 16.2 (3.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (39)             ; 86 (20)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst                                                                                                                                                                       ; dac2serial                 ; work         ;
;             |dac_synchronizer:dac_synchronizer_inst|               ; 22.1 (0.0)           ; 35.0 (0.0)                       ; 12.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 66 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst                                                                                                                                ; dac_synchronizer           ; work         ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 22.1 (0.0)           ; 35.0 (0.0)                       ; 12.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 66 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                              ; dcfifo_mixed_widths        ; work         ;
;                   |dcfifo_2hl1:auto_generated|                     ; 22.1 (2.2)           ; 35.0 (9.2)                       ; 12.9 (7.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (6)              ; 66 (21)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated                                                   ; dcfifo_2hl1                ; work         ;
;                      |a_graycounter_6ub:wrptr_g1p|                 ; 5.1 (5.1)            ; 5.2 (5.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p                       ; a_graycounter_6ub          ; work         ;
;                      |a_graycounter_9g6:rdptr_g1p|                 ; 6.0 (6.0)            ; 6.3 (6.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_9g6:rdptr_g1p                       ; a_graycounter_9g6          ; work         ;
;                      |alt_synch_pipe_e9l:rs_dgwp|                  ; 2.1 (0.0)            ; 3.6 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|alt_synch_pipe_e9l:rs_dgwp                        ; alt_synch_pipe_e9l         ; work         ;
;                         |dffpipe_vu8:dffpipe10|                    ; 2.1 (2.1)            ; 3.6 (3.6)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|alt_synch_pipe_e9l:rs_dgwp|dffpipe_vu8:dffpipe10  ; dffpipe_vu8                ; work         ;
;                      |alt_synch_pipe_f9l:ws_dgrp|                  ; 0.8 (0.0)            ; 4.6 (0.0)                        ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|alt_synch_pipe_f9l:ws_dgrp                        ; alt_synch_pipe_f9l         ; work         ;
;                         |dffpipe_0v8:dffpipe13|                    ; 0.8 (0.8)            ; 4.6 (4.6)                        ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|alt_synch_pipe_f9l:ws_dgrp|dffpipe_0v8:dffpipe13  ; dffpipe_0v8                ; work         ;
;                      |altsyncram_0571:fifo_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|altsyncram_0571:fifo_ram                          ; altsyncram_0571            ; work         ;
;                      |cmpr_uu5:rdempty_eq_comp|                    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|cmpr_uu5:rdempty_eq_comp                          ; cmpr_uu5                   ; work         ;
;                      |cmpr_uu5:wrfull_eq_comp|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|cmpr_uu5:wrfull_eq_comp                           ; cmpr_uu5                   ; work         ;
;                      |cntr_ded:cntr_b|                             ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|cntr_ded:cntr_b                                   ; cntr_ded                   ; work         ;
;          |dac2serial:dac2serial_right_inst|                        ; 46.7 (20.8)          ; 55.5 (22.3)                      ; 8.8 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (40)             ; 84 (20)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst                                                                                                                                                                      ; dac2serial                 ; work         ;
;             |dac_synchronizer:dac_synchronizer_inst|               ; 25.8 (0.0)           ; 33.3 (0.0)                       ; 7.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 64 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst                                                                                                                               ; dac_synchronizer           ; work         ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 25.8 (0.0)           ; 33.3 (0.0)                       ; 7.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 64 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                             ; dcfifo_mixed_widths        ; work         ;
;                   |dcfifo_2hl1:auto_generated|                     ; 25.8 (4.1)           ; 33.3 (8.6)                       ; 7.4 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (6)              ; 64 (20)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated                                                  ; dcfifo_2hl1                ; work         ;
;                      |a_graycounter_6ub:wrptr_g1p|                 ; 5.1 (5.1)            ; 5.4 (5.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p                      ; a_graycounter_6ub          ; work         ;
;                      |a_graycounter_9g6:rdptr_g1p|                 ; 6.1 (6.1)            ; 6.2 (6.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_9g6:rdptr_g1p                      ; a_graycounter_9g6          ; work         ;
;                      |alt_synch_pipe_e9l:rs_dgwp|                  ; 2.6 (0.0)            ; 3.6 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|alt_synch_pipe_e9l:rs_dgwp                       ; alt_synch_pipe_e9l         ; work         ;
;                         |dffpipe_vu8:dffpipe10|                    ; 2.6 (2.6)            ; 3.6 (3.6)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|alt_synch_pipe_e9l:rs_dgwp|dffpipe_vu8:dffpipe10 ; dffpipe_vu8                ; work         ;
;                      |alt_synch_pipe_f9l:ws_dgrp|                  ; 2.0 (0.0)            ; 3.7 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|alt_synch_pipe_f9l:ws_dgrp                       ; alt_synch_pipe_f9l         ; work         ;
;                         |dffpipe_0v8:dffpipe13|                    ; 2.0 (2.0)            ; 3.7 (3.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|alt_synch_pipe_f9l:ws_dgrp|dffpipe_0v8:dffpipe13 ; dffpipe_0v8                ; work         ;
;                      |altsyncram_0571:fifo_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|altsyncram_0571:fifo_ram                         ; altsyncram_0571            ; work         ;
;                      |cmpr_uu5:rdempty_eq_comp|                    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|cmpr_uu5:rdempty_eq_comp                         ; cmpr_uu5                   ; work         ;
;                      |cmpr_uu5:wrfull_eq_comp|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|cmpr_uu5:wrfull_eq_comp                          ; cmpr_uu5                   ; work         ;
;                      |cntr_ded:cntr_b|                             ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|cntr_ded:cntr_b                                  ; cntr_ded                   ; work         ;
;          |i2c:i2c_inst|                                            ; 21.6 (21.6)          ; 21.6 (21.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|i2c:i2c_inst                                                                                                                                                                                          ; i2c                        ; work         ;
;       |prescaler:inst2|                                            ; 23.4 (23.4)          ; 24.0 (24.0)                      ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 42 (42)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|prescaler:inst2                                                                                                                                                                                                                                          ; prescaler                  ; work         ;
;       |sintable:inst1|                                             ; 59.6 (59.6)          ; 59.6 (59.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|experiment_sinus_generator:inst1|sintable:inst1                                                                                                                                                                                                                                           ; sintable                   ; work         ;
;    |hexss:inst11|                                                  ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|hexss:inst11                                                                                                                                                                                                                                                                              ; hexss                      ; work         ;
;    |hexss:inst12|                                                  ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|hexss:inst12                                                                                                                                                                                                                                                                              ; hexss                      ; work         ;
;    |hexss:inst13|                                                  ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|hexss:inst13                                                                                                                                                                                                                                                                              ; hexss                      ; work         ;
;    |hexss:inst14|                                                  ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|hexss:inst14                                                                                                                                                                                                                                                                              ; hexss                      ; work         ;
;    |hexss:inst17|                                                  ; 3.2 (3.2)            ; 3.3 (3.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|hexss:inst17                                                                                                                                                                                                                                                                              ; hexss                      ; work         ;
;    |hp_down_counter:inst8|                                         ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|hp_down_counter:inst8                                                                                                                                                                                                                                                                     ; hp_down_counter            ; work         ;
;    |objects_draw:inst10|                                           ; 1019.0 (1019.0)      ; 1042.6 (1042.6)                  ; 24.1 (24.1)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1520 (1520)         ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|objects_draw:inst10                                                                                                                                                                                                                                                                       ; objects_draw               ; work         ;
;    |objects_mux:inst32|                                            ; 9.5 (9.5)            ; 11.4 (11.4)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|objects_mux:inst32                                                                                                                                                                                                                                                                        ; objects_mux                ; work         ;
;    |random:inst31|                                                 ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|random:inst31                                                                                                                                                                                                                                                                             ; random                     ; work         ;
;    |score_up_counter:inst18|                                       ; 15.3 (15.3)          ; 15.6 (15.6)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PIN_BALL_GAMEPLAY|score_up_counter:inst18                                                                                                                                                                                                                                                                   ; score_up_counter           ; work         ;
+--------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; MICROPHON_LED ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACDAT    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_I2C_SCLK  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_DACLRCK   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_ADCDAT    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MICROPHON_ON  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_ADCLRCK   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_I2C_SDAT  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; resetN        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; kbd_data      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; kbd_clk       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                        ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; AUD_BCLK                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|AUD_BCLK~inputCLKENA0                                                                                                                                                                           ; 1                 ; 0       ;
; AUD_DACLRCK                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|valid_rdreq~0                               ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|Selector0~4                                                                                                                                                     ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|valid_rdreq~0                              ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|Selector0~4                                                                                                                                                    ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_9g6:rdptr_g1p|counter6a[0]~0  ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_9g6:rdptr_g1p|counter6a[1]~1  ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_9g6:rdptr_g1p|_~0             ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|state~5                                                                                                                                                         ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_9g6:rdptr_g1p|counter6a[0]~0 ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_9g6:rdptr_g1p|counter6a[1]~1 ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_9g6:rdptr_g1p|_~0            ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|state~5                                                                                                                                                        ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_9g6:rdptr_g1p|parity5~0       ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|parallel_cnt~0                                                                                                                                                  ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|parallel_cnt~1                                                                                                                                                  ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|parallel_cnt~3                                                                                                                                                  ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|parallel_cnt~4                                                                                                                                                  ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|parallel_cnt~5                                                                                                                                                  ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|parallel_cnt~6                                                                                                                                                  ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|parallel_cnt~7                                                                                                                                                  ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|parallel_cnt~8                                                                                                                                                  ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_9g6:rdptr_g1p|parity5~0      ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|parallel_cnt~0                                                                                                                                                 ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|parallel_cnt~1                                                                                                                                                 ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|parallel_cnt~3                                                                                                                                                 ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|parallel_cnt~4                                                                                                                                                 ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|parallel_cnt~5                                                                                                                                                 ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|parallel_cnt~6                                                                                                                                                 ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|parallel_cnt~7                                                                                                                                                 ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|parallel_cnt~8                                                                                                                                                 ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|AUD_DACLRCK_50_ff1~0                                                                                                                                           ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|AUD_DACLRCK_50_ff1~feeder                                                                                                                                       ; 1                 ; 0       ;
; AUD_ADCDAT                                                                                                                                                                                                                                                                                 ;                   ;         ;
; MICROPHON_ON                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|DBounce:DBounce_inst|DFF1~0                                                                                                                                                                     ; 0                 ; 0       ;
; AUD_ADCLRCK                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|AUD_ADCLRCK_tmp~0                                                                                                                                          ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|AUD_ADCLRCK_tmp~feeder                                                                                                                                      ; 1                 ; 0       ;
; CLOCK_50                                                                                                                                                                                                                                                                                   ;                   ;         ;
; resetN                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - ball_move:inst35|score_hit~0                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
;      - objects_draw:inst10|bounce_type[0]                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - objects_draw:inst10|bounce_type[1]                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - objects_draw:inst10|bounce_type[2]                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - objects_draw:inst10|bounce_type[3]                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - bounce:inst6|sigDataIn[3]~0                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - bounce:inst6|data_prev[0]~0                                                                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - objects_draw:inst10|sig_draw_req                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - random:inst31|taken_value[1]~0                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - charge_draw:inst36|sig_draw_req                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - Flipper_Object_Right:inst26|ball_hit[0]~1                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - Flipper_Object_Left:inst25|ball_hit[0]~1                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - objects_draw:inst10|sig_bounce_type[0]                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - objects_draw:inst10|sig_bounce_type[1]                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - objects_draw:inst10|sig_bounce_type[2]                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - objects_draw:inst10|sig_bounce_type[3]                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - objects_draw:inst10|sig_draw_data[6]~14                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - ball_location_signal:inst9|game_started                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - charge_draw:inst36|sig_draw_data[0]~2                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - ball_move:inst35|ObjectStartY_t[8]~9                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|dout[0]~0                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|shift_reg[8]~0                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|dout[0]~0                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|dout[0]~0                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|shift_reg[9]~0                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|shift_reg[9]~0                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|dout[0]~0                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|shift_reg[8]~0                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|dout[0]~0                                                                                                                                                                                                                       ; 1                 ; 0       ;
;      - KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|shift_reg[9]~0                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|DBounce:DBounce_inst|DB_out_tmp~0                                                                                                                                                               ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|DBounce:DBounce_inst|DFF2~0                                                                                                                                                                     ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|DBounce:DBounce_inst|q_reg[2]~0                                                                                                                                                                 ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|DBounce:DBounce_inst|DFF1~0                                                                                                                                                                     ; 1                 ; 0       ;
;      - experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|DBounce:DBounce_inst|q_add~0                                                                                                                                                                    ; 1                 ; 0       ;
;      - resetN~inputCLKENA0                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
; kbd_data                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|Selector2~0                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|shift_reg[9]                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|shift_reg[9]                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|Selector0~0                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|Selector2~0                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|Selector2~0                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|shift_reg[9]                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|Selector0~0                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|Selector0~0                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|Selector2~0                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|Selector0~0                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|shift_reg[9]                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|Selector2~0                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|Selector0~0                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|shift_reg[9]~feeder                                                                                                                                                                                                             ; 1                 ; 0       ;
; kbd_clk                                                                                                                                                                                                                                                                                    ;                   ;         ;
;      - KBDINTF:inst19|Debug_Bitrec_partial:DBP|lpf:cleaner|shiftreg[0]                                                                                                                                                                                                                     ; 0                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                   ; Location             ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; AUD_BCLK                                                                                                                                                                                                                                               ; PIN_AF30             ; 202     ; Clock                                   ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                               ; PIN_AF14             ; 1149    ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Flipper_Object_Left:inst25|ball_hit[0]~1                                                                                                                                                                                                               ; MLABCELL_X78_Y8_N57  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Flipper_Object_Left:inst25|sigBallHit[2]~1                                                                                                                                                                                                             ; MLABCELL_X21_Y18_N54 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Flipper_Object_Right:inst26|ball_hit[0]~1                                                                                                                                                                                                              ; MLABCELL_X78_Y10_N45 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; Flipper_Object_Right:inst26|sigBallHit[2]~1                                                                                                                                                                                                            ; LABCELL_X56_Y11_N39  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|Selector5~0                                                                                                                                                                                        ; MLABCELL_X65_Y21_N45 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|dout[0]~0                                                                                                                                                                                          ; MLABCELL_X65_Y21_N6  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|shift_reg[9]~0                                                                                                                                                                                     ; MLABCELL_X65_Y21_N51 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|byterec:byterec|WideOr3                                                                                                                                                                                        ; LABCELL_X63_Y21_N27  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|Selector5~0                                                                                                                                                                                        ; MLABCELL_X52_Y9_N45  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|dout[0]~0                                                                                                                                                                                          ; LABCELL_X51_Y9_N48   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|shift_reg[9]~0                                                                                                                                                                                     ; MLABCELL_X52_Y9_N21  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst23|Debug_Bitrec_partial:DBP|byterec:byterec|WideOr3                                                                                                                                                                                        ; LABCELL_X50_Y9_N39   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|Selector5~0                                                                                                                                                                                        ; LABCELL_X75_Y5_N27   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|dout[0]~0                                                                                                                                                                                          ; LABCELL_X75_Y5_N0    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|shift_reg[8]~0                                                                                                                                                                                     ; LABCELL_X75_Y5_N9    ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|byterec:byterec|WideOr3                                                                                                                                                                                        ; MLABCELL_X78_Y5_N21  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|Selector5~0                                                                                                                                                                                        ; LABCELL_X74_Y6_N45   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|dout[0]~0                                                                                                                                                                                          ; LABCELL_X74_Y6_N48   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|shift_reg[9]~0                                                                                                                                                                                     ; LABCELL_X74_Y6_N33   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst29|Debug_Bitrec_partial:DBP|byterec:byterec|WideOr3                                                                                                                                                                                        ; LABCELL_X73_Y6_N33   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|Selector5~0                                                                                                                                                                                        ; LABCELL_X79_Y10_N51  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|dout[0]~0                                                                                                                                                                                          ; LABCELL_X79_Y10_N33  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|shift_reg[8]~0                                                                                                                                                                                     ; LABCELL_X79_Y10_N57  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KBDINTF:inst30|Debug_Bitrec_partial:DBP|byterec:byterec|WideOr3                                                                                                                                                                                        ; LABCELL_X75_Y9_N36   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:inst21|Equal0~8                                                                                                                                                                                                                         ; LABCELL_X40_Y13_N18  ; 46      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:inst21|LessThan4~2                                                                                                                                                                                                                      ; LABCELL_X40_Y13_N24  ; 38      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:inst21|LessThan6~6                                                                                                                                                                                                                      ; LABCELL_X40_Y13_N54  ; 45      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:inst21|endOfFrame                                                                                                                                                                                                                       ; FF_X36_Y10_N59       ; 162     ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:inst21|process_0~1                                                                                                                                                                                                                      ; LABCELL_X40_Y13_N27  ; 100     ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ball_move:inst35|ObjectStartY_t[8]~9                                                                                                                                                                                                                   ; MLABCELL_X72_Y7_N48  ; 43      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ball_move:inst35|game_started~0                                                                                                                                                                                                                        ; LABCELL_X70_Y4_N36   ; 57      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ball_move:inst35|game_started~1                                                                                                                                                                                                                        ; LABCELL_X83_Y6_N18   ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ball_move:inst35|score_hit~0                                                                                                                                                                                                                           ; LABCELL_X64_Y1_N30   ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ball_move:inst35|sigBeepData[0]~5                                                                                                                                                                                                                      ; LABCELL_X83_Y9_N0    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ball_move:inst35|sigChargeLevel[1]~1                                                                                                                                                                                                                   ; MLABCELL_X84_Y7_N48  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ball_move:inst35|sigStartShotPossible                                                                                                                                                                                                                  ; FF_X83_Y8_N17        ; 51      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ball_move:inst35|start_shot_counter~1                                                                                                                                                                                                                  ; LABCELL_X83_Y6_N6    ; 40      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; bounce:inst6|bounce_enable~0                                                                                                                                                                                                                           ; MLABCELL_X78_Y9_N12  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; bounce:inst6|data_prev[0]~0                                                                                                                                                                                                                            ; MLABCELL_X72_Y6_N36  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; bounce:inst6|sigDataIn[3]~0                                                                                                                                                                                                                            ; MLABCELL_X72_Y6_N42  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; charge_draw:inst36|sig_draw_data[0]~2                                                                                                                                                                                                                  ; LABCELL_X37_Y12_N6   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|Equal0~2                                                                                                                                                                               ; LABCELL_X79_Y19_N57  ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr[7]                                                                                                                                                                                ; FF_X79_Y19_N2        ; 35      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|process_0~0                                                                                                                                                                            ; MLABCELL_X84_Y14_N12 ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_500:CLOCK_500_inst|always2~0                                                                                                                                 ; LABCELL_X83_Y16_N57  ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|DBounce:DBounce_inst|q_reg[2]~0                                                                                                                                    ; LABCELL_X80_Y15_N57  ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|DBounce:DBounce_inst|resetSyncN                                                                                                                                    ; FF_X83_Y16_N41       ; 106     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|int_rdempty                              ; MLABCELL_X84_Y17_N42 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|valid_wrreq~0                            ; LABCELL_X83_Y16_N9   ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|serial_rdy~0                                                                                                                   ; LABCELL_X85_Y16_N12  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|int_rdempty                             ; LABCELL_X83_Y13_N54  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|valid_wrreq~0                           ; LABCELL_X85_Y13_N15  ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|serial_cnt~0                                                                                                                  ; LABCELL_X83_Y13_N27  ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|valid_rdreq~0  ; LABCELL_X81_Y15_N33  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|valid_wrreq~1  ; LABCELL_X80_Y17_N6   ; 12      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|parallel_cnt~2                                                                                                                     ; LABCELL_X81_Y17_N12  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|valid_rdreq~0 ; LABCELL_X80_Y18_N51  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|valid_wrreq~1 ; MLABCELL_X82_Y18_N39 ; 11      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|parallel_cnt~2                                                                                                                    ; MLABCELL_X84_Y18_N0  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|i2c:i2c_inst|SD[15]~1                                                                                                                                              ; LABCELL_X79_Y16_N24  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; experiment_sinus_generator:inst1|prescaler:inst2|LessThan0~7                                                                                                                                                                                           ; LABCELL_X88_Y11_N51  ; 43      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; hp_down_counter:inst8|game_over                                                                                                                                                                                                                        ; FF_X70_Y4_N41        ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; objects_draw:inst10|sig_draw_data[6]~14                                                                                                                                                                                                                ; LABCELL_X45_Y14_N12  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; random:inst31|taken_value[1]~0                                                                                                                                                                                                                         ; LABCELL_X70_Y4_N24   ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; resetN                                                                                                                                                                                                                                                 ; PIN_AJ4              ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; resetN                                                                                                                                                                                                                                                 ; PIN_AJ4              ; 752     ; Async. clear                            ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; AUD_BCLK ; PIN_AF30 ; 202     ; Global Clock         ; GCLK8            ; --                        ;
; CLOCK_50 ; PIN_AF14 ; 1149    ; Global Clock         ; GCLK4            ; --                        ;
; resetN   ; PIN_AJ4  ; 752     ; Global Clock         ; GCLK6            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------+
; Non-Global High Fan-Out Signals                     ;
+-------------------------------------------+---------+
; Name                                      ; Fan-Out ;
+-------------------------------------------+---------+
; Flipper_Object_Left:inst25|bCoord_X[2]~3  ; 1123    ;
; Flipper_Object_Right:inst26|bCoord_X[2]~4 ; 1099    ;
; Flipper_Object_Left:inst25|bCoord_X[0]~6  ; 1081    ;
; Flipper_Object_Left:inst25|bCoord_X[1]~4  ; 1049    ;
; Flipper_Object_Right:inst26|bCoord_X[1]~3 ; 1031    ;
; Flipper_Object_Right:inst26|bCoord_X[0]~2 ; 1028    ;
; Flipper_Object_Left:inst25|bCoord_X[3]~5  ; 897     ;
; Flipper_Object_Right:inst26|bCoord_X[3]~6 ; 876     ;
; Flipper_Object_Right:inst26|bCoord_X[6]~0 ; 741     ;
; Flipper_Object_Left:inst25|bCoord_X[4]~2  ; 614     ;
+-------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+------------------+
; Name                                                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+------------------+
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|altsyncram_0571:fifo_ram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks ; 32           ; 16           ; 512          ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 32                          ; 16                          ; 512                         ; 1                           ; 512                 ; 1           ; 0          ; None ; M10K_X76_Y17_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Mixed Width ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|altsyncram_0571:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 32           ; 16           ; 512          ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 32                          ; 16                          ; 512                         ; 1                           ; 512                 ; 1           ; 0          ; None ; M10K_X76_Y18_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Mixed Width ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 18,658 / 289,320 ( 6 % )  ;
; C12 interconnects                           ; 127 / 13,420 ( < 1 % )    ;
; C2 interconnects                            ; 4,302 / 119,108 ( 4 % )   ;
; C4 interconnects                            ; 2,088 / 56,300 ( 4 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,541 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 5,506 / 84,580 ( 7 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 329 / 12,676 ( 3 % )      ;
; R14/C12 interconnect drivers                ; 392 / 20,720 ( 2 % )      ;
; R3 interconnects                            ; 5,876 / 130,992 ( 4 % )   ;
; R6 interconnects                            ; 9,213 / 266,960 ( 3 % )   ;
; Spine clocks                                ; 13 / 360 ( 4 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 78        ; 0            ; 78        ; 0            ; 0            ; 78        ; 78        ; 0            ; 78        ; 78        ; 0            ; 69           ; 0            ; 0            ; 0            ; 0            ; 69           ; 0            ; 0            ; 0            ; 0            ; 69           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 78           ; 0         ; 78           ; 78           ; 0         ; 0         ; 78           ; 0         ; 0         ; 78           ; 9            ; 78           ; 78           ; 78           ; 78           ; 9            ; 78           ; 78           ; 78           ; 78           ; 9            ; 78           ; 78           ; 78           ; 78           ; 78           ; 78           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; MICROPHON_LED      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_XCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_I2C_SCLK       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_BCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MICROPHON_ON       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_I2C_SDAT       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; resetN             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; kbd_data           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; kbd_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50        ; CLOCK_50             ; 180.7             ;
; CLOCK_50        ; AUD_BCLK             ; 72.8              ;
; AUD_BCLK        ; AUD_BCLK             ; 19.7              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                      ; Destination Register                                                                                                                                                                                                                                                            ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|DBounce:DBounce_inst|resetSyncN                                                                                                                                                                                  ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|state.idle                                                                                                                                                 ; 6.523             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|AUD_DACLRCK_50_ff2                                                                                                                                                              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a3 ; 0.603             ;
; ball_move:inst35|score_out[0]                                                                                                                                                                                                                                                                        ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.601             ;
; score_up_counter:inst18|score_keeper_0[0]                                                                                                                                                                                                                                                            ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.589             ;
; score_up_counter:inst18|score_keeper_0[1]                                                                                                                                                                                                                                                            ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.584             ;
; ball_move:inst35|score_out[1]                                                                                                                                                                                                                                                                        ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.564             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|AUD_DACLRCK_50_ff3                                                                                                                                                              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a3 ; 0.524             ;
; score_up_counter:inst18|score_keeper_0[2]                                                                                                                                                                                                                                                            ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.510             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|DBounce:DBounce_inst|q_add                                                                                                                                                                                       ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|DBounce:DBounce_inst|q_reg[13]                                                                                                                                                              ; 0.484             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|alt_synch_pipe_f9l:ws_dgrp|dffpipe_0v8:dffpipe13|dffe15a[0] ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a3 ; 0.478             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|wrptr_g[0]                                                  ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a3 ; 0.468             ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                                           ; KBDINTF:inst24|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.461             ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|dout_new                                                                                                                                                                                                                                         ; KBDINTF:inst24|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.461             ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|dout[0]                                                                                                                                                                                                                                          ; KBDINTF:inst24|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.461             ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|dout[7]                                                                                                                                                                                                                                          ; KBDINTF:inst24|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.461             ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|dout[1]                                                                                                                                                                                                                                          ; KBDINTF:inst24|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.461             ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|dout[6]                                                                                                                                                                                                                                          ; KBDINTF:inst24|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.461             ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|dout[5]                                                                                                                                                                                                                                          ; KBDINTF:inst24|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.461             ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|dout[4]                                                                                                                                                                                                                                          ; KBDINTF:inst24|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.461             ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|dout[3]                                                                                                                                                                                                                                          ; KBDINTF:inst24|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.461             ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|dout[2]                                                                                                                                                                                                                                          ; KBDINTF:inst24|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.461             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|wrptr_g[3]                                                  ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a3 ; 0.458             ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|dout[1]                                                                                                                                                                                                                                          ; KBDINTF:inst19|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.428             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|alt_synch_pipe_f9l:ws_dgrp|dffpipe_0v8:dffpipe13|dffe15a[3] ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a3 ; 0.427             ;
; KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|dout[0]                                                                                                                                                                                                                                          ; KBDINTF:inst23|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.393             ;
; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr[6]                                                                                                                                                                                                                              ; experiment_sinus_generator:inst1|sintable:inst1|Q_tmp[5]                                                                                                                                                                                                                        ; 0.388             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|alt_synch_pipe_f9l:ws_dgrp|dffpipe_0v8:dffpipe13|dffe15a[5] ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a3 ; 0.382             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|wrptr_g[5]                                                  ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a3 ; 0.379             ;
; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr[1]                                                                                                                                                                                                                              ; experiment_sinus_generator:inst1|sintable:inst1|Q_tmp[5]                                                                                                                                                                                                                        ; 0.374             ;
; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr[3]                                                                                                                                                                                                                              ; experiment_sinus_generator:inst1|sintable:inst1|Q_tmp[5]                                                                                                                                                                                                                        ; 0.374             ;
; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr[5]                                                                                                                                                                                                                              ; experiment_sinus_generator:inst1|sintable:inst1|Q_tmp[5]                                                                                                                                                                                                                        ; 0.374             ;
; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr[2]                                                                                                                                                                                                                              ; experiment_sinus_generator:inst1|sintable:inst1|Q_tmp[5]                                                                                                                                                                                                                        ; 0.374             ;
; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr_helper[0]                                                                                                                                                                                                                       ; experiment_sinus_generator:inst1|sintable:inst1|Q_tmp[5]                                                                                                                                                                                                                        ; 0.374             ;
; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr[4]                                                                                                                                                                                                                              ; experiment_sinus_generator:inst1|sintable:inst1|Q_tmp[5]                                                                                                                                                                                                                        ; 0.374             ;
; score_up_counter:inst18|score_keeper_2[1]                                                                                                                                                                                                                                                            ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.369             ;
; score_up_counter:inst18|score_keeper_2[2]                                                                                                                                                                                                                                                            ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.369             ;
; score_up_counter:inst18|score_keeper_1[1]                                                                                                                                                                                                                                                            ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.369             ;
; score_up_counter:inst18|score_keeper_1[2]                                                                                                                                                                                                                                                            ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.369             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|wrptr_g[1]                                                  ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a3 ; 0.366             ;
; random:inst31|sigCounter[0]                                                                                                                                                                                                                                                                          ; random:inst31|sigCounter[1]                                                                                                                                                                                                                                                     ; 0.362             ;
; KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|count[1]                                                                                                                                                                                                                                         ; KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.ChkData                                                                                                                                                                                                       ; 0.362             ;
; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|count[1]                                                                                                                                                                                                                                         ; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.ChkData                                                                                                                                                                                                       ; 0.358             ;
; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|count[2]                                                                                                                                                                                                                                         ; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|count[3]                                                                                                                                                                                                                    ; 0.358             ;
; Beeper:inst28|frameCount[1]                                                                                                                                                                                                                                                                          ; Beeper:inst28|frameCount[0]                                                                                                                                                                                                                                                     ; 0.357             ;
; ball_move:inst35|beepCount[2]                                                                                                                                                                                                                                                                        ; ball_move:inst35|sigBeepData[2]                                                                                                                                                                                                                                                 ; 0.357             ;
; KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.HighClk                                                                                                                                                                                                                            ; KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.LowClk                                                                                                                                                                                                        ; 0.357             ;
; KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|count[1]                                                                                                                                                                                                                                         ; KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.ChkData                                                                                                                                                                                                       ; 0.357             ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|count[1]                                                                                                                                                                                                                                         ; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.ChkData                                                                                                                                                                                                       ; 0.357             ;
; KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|dout[3]                                                                                                                                                                                                                                          ; KBDINTF:inst23|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.356             ;
; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.LowClk                                                                                                                                                                                                                             ; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.HighClk                                                                                                                                                                                                       ; 0.356             ;
; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.LowClk                                                                                                                                                                                                                             ; KBDINTF:inst24|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.HighClk                                                                                                                                                                                                       ; 0.356             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a0                                                 ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a1                            ; 0.355             ;
; Beeper:inst28|frameCount[2]                                                                                                                                                                                                                                                                          ; Beeper:inst28|frameCount[0]                                                                                                                                                                                                                                                     ; 0.355             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a2                      ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|parity8    ; 0.354             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|i2c:i2c_inst|SD_COUNTER[5]                                                                                                                                                                                       ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|i2c:i2c_inst|SD_COUNTER[4]                                                                                                                                                                  ; 0.353             ;
; KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.LowClk                                                                                                                                                                                                                             ; KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.HighClk                                                                                                                                                                                                       ; 0.352             ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|dout_new                                                                                                                                                                                                                                         ; KBDINTF:inst19|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.352             ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|dout[0]                                                                                                                                                                                                                                          ; KBDINTF:inst19|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.352             ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|dout[7]                                                                                                                                                                                                                                          ; KBDINTF:inst19|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.352             ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|dout[6]                                                                                                                                                                                                                                          ; KBDINTF:inst19|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.352             ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|dout[5]                                                                                                                                                                                                                                          ; KBDINTF:inst19|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.352             ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|dout[4]                                                                                                                                                                                                                                          ; KBDINTF:inst19|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.352             ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|dout[3]                                                                                                                                                                                                                                          ; KBDINTF:inst19|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.352             ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|dout[2]                                                                                                                                                                                                                                          ; KBDINTF:inst19|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.idle                                                                                                                                                                                                      ; 0.352             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a3                                                 ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_left_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|parity6                               ; 0.351             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a1                                                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a2                           ; 0.350             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a3                       ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a4  ; 0.349             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a0                                                ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a2                           ; 0.348             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_500:CLOCK_500_inst|address[3]                                                                                                                                                                              ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_500:CLOCK_500_inst|address[1]                                                                                                                                                         ; 0.348             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a2                       ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|parity8     ; 0.348             ;
; experiment_sinus_generator:inst1|addr_counter:addr_counter_inst|addr[7]                                                                                                                                                                                                                              ; experiment_sinus_generator:inst1|sintable:inst1|Q_tmp[9]                                                                                                                                                                                                                        ; 0.345             ;
; KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|dout_new                                                                                                                                                                                                                                         ; KBDINTF:inst23|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.wait_ext                                                                                                                                                                                                  ; 0.345             ;
; Flipper_Object_Left:inst25|current_pos.neg_10                                                                                                                                                                                                                                                        ; Flipper_Object_Left:inst25|sig_color[34][7][2]                                                                                                                                                                                                                                  ; 0.344             ;
; KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.ChkData                                                                                                                                                                                                                            ; KBDINTF:inst23|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.HighClk                                                                                                                                                                                                       ; 0.344             ;
; ball_move:inst35|score_hit                                                                                                                                                                                                                                                                           ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.343             ;
; score_up_counter:inst18|score_keeper_3[0]                                                                                                                                                                                                                                                            ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.343             ;
; score_up_counter:inst18|score_keeper_3[1]                                                                                                                                                                                                                                                            ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.343             ;
; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                                            ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.343             ;
; score_up_counter:inst18|score_keeper_2[0]                                                                                                                                                                                                                                                            ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.343             ;
; score_up_counter:inst18|score_keeper_2[3]                                                                                                                                                                                                                                                            ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.343             ;
; score_up_counter:inst18|score_keeper_3[3]                                                                                                                                                                                                                                                            ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.343             ;
; score_up_counter:inst18|score_keeper_1[3]                                                                                                                                                                                                                                                            ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.343             ;
; score_up_counter:inst18|score_keeper_0[3]                                                                                                                                                                                                                                                            ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.343             ;
; score_up_counter:inst18|score_keeper_1[0]                                                                                                                                                                                                                                                            ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.343             ;
; hp_down_counter:inst8|game_over                                                                                                                                                                                                                                                                      ; score_up_counter:inst18|score_keeper_3[2]                                                                                                                                                                                                                                       ; 0.343             ;
; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.HighClk                                                                                                                                                                                                                            ; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.LowClk                                                                                                                                                                                                        ; 0.342             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|parity8                          ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a1  ; 0.341             ;
; Beeper:inst28|frameCount[0]                                                                                                                                                                                                                                                                          ; Beeper:inst28|frameCount[1]                                                                                                                                                                                                                                                     ; 0.341             ;
; ball_move:inst35|beepCount[1]                                                                                                                                                                                                                                                                        ; ball_move:inst35|beepCount[2]                                                                                                                                                                                                                                                   ; 0.341             ;
; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|dout_new                                                                                                                                                                                                                                         ; KBDINTF:inst29|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.wait_rel                                                                                                                                                                                                  ; 0.341             ;
; KBDINTF:inst30|Debug_Bitrec_partial:DBP|bitrec:inst|dout_new                                                                                                                                                                                                                                         ; KBDINTF:inst30|Debug_Bitrec_partial:DBP|byterec:byterec|present_state.wait_ext                                                                                                                                                                                                  ; 0.341             ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|count[1]                                                                                                                                                                                                                                         ; KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.ChkData                                                                                                                                                                                                       ; 0.341             ;
; KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.LowClk                                                                                                                                                                                                                             ; KBDINTF:inst19|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.HighClk                                                                                                                                                                                                       ; 0.341             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_500:CLOCK_500_inst|COUNTER_500[6]                                                                                                                                                                          ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|CLOCK_500:CLOCK_500_inst|CLOCK_SDAT                                                                                                                                                         ; 0.340             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|parity8                         ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a2 ; 0.340             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|alt_synch_pipe_f9l:ws_dgrp|dffpipe_0v8:dffpipe13|dffe15a[0]  ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a0  ; 0.339             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|rdemp_eq_comp_lsb_aeb                                                                 ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|adc2parallel:adc2parallel_right_inst|adc_synch_fifo:adc_synch_fifo_inst|dcfifo:dcfifo_component|dcfifo_6hr1:auto_generated|a_graycounter_cu6:rdptr_g1p|counter5a2                           ; 0.339             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a4                      ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_right_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|parity8    ; 0.339             ;
; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.ChkData                                                                                                                                                                                                                            ; KBDINTF:inst29|Debug_Bitrec_partial:DBP|bitrec:inst|present_state.NewData                                                                                                                                                                                                       ; 0.338             ;
; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|wrptr_g[0]                                                   ; experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|dac2serial:dac2serial_left_inst|dac_synchronizer:dac_synchronizer_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_2hl1:auto_generated|a_graycounter_6ub:wrptr_g1p|counter7a0  ; 0.337             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "PinBall"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 999 fanout uses global clock CLKCTRL_G4
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|AUD_BCLK~inputCLKENA0 with 178 fanout uses global clock CLKCTRL_G11
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): resetN~inputCLKENA0 with 635 fanout uses global clock CLKCTRL_G5
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 2 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver experiment_sinus_generator:inst1|audio_codec_controller:audio_codec_controller_inst|AUD_BCLK~inputCLKENA0, placed at CLKCTRL_G11
        Info (179012): Refclk input I/O pad AUD_BCLK is placed onto PIN_AF30
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver resetN~inputCLKENA0, placed at CLKCTRL_G5
        Info (179012): Refclk input I/O pad resetN is placed onto PIN_AJ4
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity PIN_BALL_GAMEPLAY
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_0v8:dffpipe13|dffe14a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_vu8:dffpipe10|dffe11a* 
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_fd9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ed9:dffpipe13|dffe14a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PinBall.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CONVST" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "died" is assigned to location or region, but does not exist in design
    Warning (15706): Node "freq[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "freq[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "freq[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "game_over" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mux[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mux[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mux[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mux[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "one_sec" is assigned to location or region, but does not exist in design
    Warning (15706): Node "play_check" is assigned to location or region, but does not exist in design
    Warning (15706): Node "playing" is assigned to location or region, but does not exist in design
    Warning (15706): Node "recording" is assigned to location or region, but does not exist in design
    Warning (15706): Node "scored" is assigned to location or region, but does not exist in design
    Warning (15706): Node "space" is assigned to location or region, but does not exist in design
    Warning (15706): Node "start_shot" is assigned to location or region, but does not exist in design
    Warning (15706): Node "turbo" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:20
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X56_Y11 to location X66_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:18
Info (11888): Total time spent on timing analysis during the Fitter is 12.17 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:20
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file Z:/PinBallProject/PinBallVHDL_Lab1/Quartus_Project/output_files/PinBall.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 59 warnings
    Info: Peak virtual memory: 2700 megabytes
    Info: Processing ended: Tue Jun 12 01:41:30 2018
    Info: Elapsed time: 00:02:21
    Info: Total CPU time (on all processors): 00:06:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in Z:/PinBallProject/PinBallVHDL_Lab1/Quartus_Project/output_files/PinBall.fit.smsg.


