BBB é uma placa de sistema embarcado desenvolvida para a comunidade de código aberto (\textit{open-source}), iniciantes e quaisquer pessoas interessadas em um sistema equipado com um processador ARM Cortex-A8 32-bits de baixo custo, seja para teste de conceito ou mesmo uso pessoal e profissional, embora o último não seja o mais adequado. Embora o sistema tenha sido desenvolvido com um número reduzido de funcionalidades, de modo a proporcionar uma experiência de uso simples, este SBC não é uma plataforma completa de desenvolvimento nem é voltada para o desenvolvimento de um produto específico, mas sim para a experimentação e aprendizado nas áreas de \textit{software} e \textit{hardware} \cite{bbb_srm}. A figura \ref{bbb} apresenta a placa e seus principais componentes, em conjunto com a tabela \ref{bbb_specs}, onde estão contidas as especificações gerais de hardware e a figura \ref{bbb-bdg}, na qual está contido um diagrama de blocos do sistema, de alto nível de abstração. O diagrama esquemático do sistema pode ser obtido no Anexo \ref{Anexo1}.

É imprescindível atentar para o fato de que a BBB possui diversas revisões de \textit{hardware}, sendo que a versão utilizada neste trabalho é a \textbf{revisão C}.

A combinação do processador ARM Cortex-A8 com o projeto de \textit{hardware} da placa possibilita o uso de um sistema operacional embarcado -- geralmente uma distribuição Linux -- que fornece facilidades de programação, a exemplo de uma IDE acessada pelo navegador da internet chamada Cloud9 em combinação com uma biblioteca de acesso ao hardware em \textit{server-side} Javascript (Node.js), possibilitando a prototipagem rápida de soluções embarcadas de produtos voltados ao mundo real. À medida que o desenvolvedor do sistema se torna mais experiente, é possível desenvolver soluções mais complicadas em diversas linguagens de programação, utilizando-se para isto do sistema operacional Linux embarcado na placa. \cite{bbb_nannan}. Além disso, projetos como o do carro de controle remoto via web, desenvolvido por \cite{bbb_nannan} com o intuito de confirmar as capacidades deste SBC e seu potencial uso no ensino de sistemas embarcados, reforçam a escolha da BBB como plataforma para este projeto. É importante notar que alguns dos pontos fortes deste SBC, ou computador de placa única, estão implícitos em sua classificação: por ser um computador, ele apresenta os benefícios de uma plataforma que suporta um universo de múltiplas aplicações --- embora restrito pelo reduzido poder de processamento se comparado a um computador tradicional --- e, no caso da escolha do Linux como sistema operacional, traz os benefícios de um \textit{kernel} amplamente estável. 

\begin{figure}[H]
	\centering
	\includegraphics[scale=0.55]{./Resources/bbb-components.jpg}
	\captionsetup{justification=centering}
	\caption[BeagleBone Black e principais componentes]{BeagleBone Black e principais componentes. \\Fonte: COLEY (2014)
	}
	\label{bbb}
\end{figure}

\begin{itemize}
	\item \textbf{Sitara AM3358BZCZ100} - SoC (\textit{system on chip})
	\item \textbf{Micron 512MB DDR3L ou Kingston 512MB DDR3} - memória RAM
	\item \textbf{TPS65217C PMIC} - controlador de alimentação dos diferentes componentes do sistema
	\item \textbf{SMSC Ethernet PHY} - interface física à rede Ethernet
	\item \textbf{Micron eMMC} - memória não volátil MMC de 4GB
	\item \textbf{HDMI Framer} - controlador para uso com display HDMI ou DVI-D
\end{itemize}

\begin{center}
	\begin{table}[H]
		\captionsetup{justification=centering}
		\caption[Especificações Gerais da BeagleBone Black]{Especificações Gerais da BeagleBone Black. \\Fonte: adaptado de COLEY(2014)}
		\label{bbb_specs}
		\begin{tabular}{ | M{3cm} | M{12cm} |}
			\hline
			& \multicolumn{1}{|c|}{\textbf{Especificação}} \\ \hline
			Processador & Sitara AM3358BZCZ100, 1GHz, 2000 MIPS\\ \hline
			Motor Gráfico & SGX530 3D, 20M polígonos/s \\ \hline
			Memória SDRAM & 512MB DDR3L 800MHz \\ \hline
			Memória Flash & 4GB, 8bit eMMC \\ \hline
			CI Gerenciador de Alimentação & TPS65217C + regulador adicional (linear) \\ \hline
			Suporte a \textit{debug} & Interface serial, Conector CTI JTAG opcional de 20 pinos \\ \hline
			Fonte de Alimentação & mini USB, conector DC ou 5VDC na barra de pinos\\ \hline
			PCB & 8,64cm x 5,33cm (3,4" x 2,1") - 6 \textit{layers}\\ \hline
			Leds Indicadores & 1 para alimentação; 2 para Ethernet; 4 acessíveis ao usuário \\ \hline
			USB 2.0 \textit{Client} & Acesso à USB0 via miniUSB \\ \hline
			USB 2.0 \textit{Host} & Acesso à USB1, soquete tipo A, 500mA LS/FS/HS \\ \hline
			Serial & Acesso à UART0 via \textit{header} de 6 pinos, TTL 3.3V \\ \hline
			Ethernet & 10/100 RJ45 \\ \hline
			SD/MMC & Conector microSD, 3,3V \\ \hline
			Chaves & Botões push de reset, boot e alimentação \\ \hline
			Saída de vídeo & 16b HDMI, 1280x1024 (MAX), 1024x768, 1280x720, 1440x900, 1920x1080@24Hz \\ \hline
			Audio & Via interface HDMI, estéreo \\ \hline
			Conectores de expansão & Alimentação 5V, 3,3V e VDD\_ADC(1,8V) \newline 3,3V para todos os sinais de E/S \newline McASP0, SPI, I2C, até 69 pinos de GPIO, LCD, GPMC, MMC1, MMC2, 7 entradas para conversor A/D (1,8V MAX), 4 \textit{timers}, 4 UART, CAN, PWM via \textit{hardware}, interrupção XDMA\\ \hline
			Peso & 39,68g (1,4oz) \\ \hline
			Consumo@5VDC & Ocioso - 280mA \newline Carregando página web - 430mA \newline \*O consumo varia conforme o desempenho \\
			\hline
		\end{tabular}
	\end{table}
\end{center}

Cada pino de GPIO digital da BBB possui até 7 modos diferentes de operação, que são configurados utilizando uma ferramenta do Linux chamada \textit{Device Tree}. A figura \ref{bbb_pins_def} apresenta a configuração padrão dos pinos, ou seja, quando é usada a distribuição Debian do Linux, pré-compilada e que é fornecida com a placa. Com relação aos pinos de GPIO, é importante notar que sua lógica opera com níveis de tensão de 0V e 3,3V para os níveis baixo e alto, respectivamente e portanto aplicar uma tensão negativa ou superior a 3,3V pode danificar permanentemente a placa \cite{lumme}.

\newpage

\begin{figure}[H]
	\centering
	\includegraphics[scale=0.80]{./Resources/bbb-blockDG.jpg}
	\captionsetup{justification=centering}
	\caption[Diagrama de blocos de alto nível da BeagleBone Black]{Diagrama de blocos de alto nível da BeagleBone Black. \\Fonte: COLEY (2014)
	}
	\label{bbb-bdg}
\end{figure}

\begin{figure}[H]
	\centering
	\includegraphics[scale=0.80]{./Resources/bbb-pins-def.jpg}
	\captionsetup{justification=centering}
	\caption[Configuração padrão dos pinos da BeagleBone Black]{Configuração padrão dos pinos da BeagleBone Black. \\Fonte: Site oficial da Fundação BeagleBoard.org\protect\footnotemark
	}
	\label{bbb_pins_def}
\end{figure}

\footnotetext{Disponível em \url{http://beagleboard.org/Support/bone101}}

\subsection{\textit{Programmable Real-time Unit -- PRU-ICSS}}

A PRU-ICSS -- \textit{Programmable Real-Time Unit Subsystem and Industrial Communications Subsystem} (Unidade Programável de Tempo-Real e Subsistema de Comunicação Industrial, em tradução livre) é um subsistema do processador AM3358 que equipa a BBB, fabricado pela \textit{Texas Instruments}, embora não possua suporte oficial da mesma \cite{bbb_srm}. Esta unidade consiste de dois núcleos RISC de 32 bits, uma memória compartilhada de 12kB, uma memória de dados e uma memória de programa para cada núcleo, ambas com 8kB de capacidade, e periféricos internos -- além da possibilidade de acessar todos os eventos, pinos e recursos do SoC AM3358 por meio de uma interface OCP, que confere a este subsistema grande flexibilidade. Cada núcleo da PRU pode operar independentemente ou de maneira sincronizada, dependendo de como o \textit{firmware} para eles é escrito \cite{soc_manual}. Na figura é ilustrado o diagrama de blocos deste sistema.

\begin{figure}[H]
	\centering
	\includegraphics[scale=0.40]{./Resources/pru-blockDG.png}
	\captionsetup{justification=centering}
	\caption[Diagrama de blocos do subsistema PRU-ICSS]{Diagrama de blocos do subsistema PRU-ICSS. \\Fonte: TEXAS INSTRUMENTS (2015)
	}
	\label{pru-bdg}
\end{figure}

Os núcleos da PRU foram otimizados para realizar tarefas com requisitos severos de tempo-real e, portanto, tem um \textit{clock} de 200MHz e um sistema de instruções RISC no qual todas elas são executadas em um ciclo de \textit{clock}, propositalmente sem suporte a \textit{pipelining}. Cada núcleo tem 31 registradores, cuja utilização vai de propósito geral a indexação e controle de GPIO, acessíveis a nível de bit, byte, \textit{halfword} (16 bits), \textit{word} (32 bits) ou por ponteiro \cite{soc_manual}. Uma vez que cada instrução pode ser executada em 5ns e o acesso a GPIO é feito por meio de uma única instrução de acesso a registradores, isto significa que é possível obter uma resolução de chaveamento determinística de no máximo 5ns, com dados obtidos na prática, por \cite{bbb_pulsegen}, de \textit{jitter} RMS de 290ps e estabilidade de frequência na ordem de 10 ppm.

Uma vez que as diversas funcionalidades do módulo PRU são acessadas por meio de mapeamento da memória de dados, é preciso saber a faixa de endereço destas. Aqui deve ser feita a distinção entre acesso à memória local da PRU, que compreende os endereços de 0x0000\_0000 a 0x0007\_FFFF, e o acesso à memória global, cujos endereços começam em 0x0008\_0000. Também é importante notar que as memórias internas dos módulos podem ser acessados com o endereço global de memória, mas isso reduz significativamente o tempo de acesso, já que o sinal é roteado para fora da PRU (por meio do OCP) antes de ser recebido \cite{soc_manual}. Na tabela \ref{pru_localmem} é apresentado o mapa de memória local e na tabela \ref{pru_globalmem} é apresentado o mapa de memória global. Também há uma tabela de constantes gravada em hardware, com valores de uso recorrente, para economizar instruções de programação e registradores, nos quais estes endereços precisariam ser carregados se não estivessem disponíveis em hardware \cite{soc_manual}.

Embora cada PRU suporte 30 canais de entrada e 32 canais de saída no modo direto \cite{soc_manual}, a BBB roteia somente 25 pinos do SoC ao conector de expansão. Destes, 10 pinos são exclusivos da PRU0 (8 saídas ou 9 entradas) e 15 pinos para a PRU1 (13 saídas ou 14 entradas). Eventualmente, alguns pinos pré-configurados para outras funções devem ser reconfigurados na \textit{device tree} antes que possam ser utilizados \cite{bbb_srm}. Os pinos da BBB acessíveis pela PRU podem ser obtidos na figura \ref{bbb_pins_pru}.

\begin{figure}[H]
	\centering
	\includegraphics[scale=0.80]{./Resources/bbb-pins-pru.jpg}
	\captionsetup{justification=centering}
	\caption[Pinos da BeagleBone Black acessíveis pela PRU-ICSS]{Pinos da BeagleBone Black acessíveis pela PRU-ICSS. \\Fonte: Site oficial da Fundação BeagleBoard.org\protect\footnotemark
	}
	\label{bbb_pins_pru}
\end{figure}

\footnotetext{Disponível em \url{http://beagleboard.org/Support/bone101}}

\begin{center}
	\begin{table}[H]
		\captionsetup{justification=centering}
		\caption[Mapa de Memória Local da PRU]{Mapa de Memória Local da PRU. \\Fonte: adaptado de TEXAS INSTRUMENTS(2014)}
		\label{pru_localmem}
		\begin{tabular}{ | M{5cm} | M{5cm} | M{5cm} |}
			\hline
			\textbf{Endereço Inicial} & \textbf{PRU0} & \textbf{PRU1} \\ \hline
			0x0000\_0000 & Mem. dados da PRU0 & Mem. dados da PRU1\\ \hline
			0x0000\_2000 & Mem. dados da PRU1 & Mem. dados da PRU0\\ \hline
			0x0001\_0000 & Mem. dados compartilhada & Mem. dados compartilhada \\ \hline
			0x0002\_0000 & INTC & INTC \\ \hline
			0x0002\_2000 & Controle da PRU0 & Controle da PRU0 \\ \hline
			0x0002\_2400 & Reservado & Reservado \\ \hline
			0x0002\_4000 & Controle da PRU1 & Controle da PRU1 \\ \hline
			0x0002\_4400 & Reservado & Reservado \\ \hline
			0x0002\_6000 & CFG & CFG \\ \hline
			0x0002\_8000 & UART0 & UART0 \\ \hline
			0x0002\_A000 & Reservado & Reservado \\ \hline
			0x0002\_C000 & Reservado & Reservado \\ \hline
			0x0002\_E000 & IEP & IEP \\ \hline
			0x0003\_0000 & eCAP0 & eCAP0 \\ \hline
			0x0003\_2000 & Reservado & Reservado \\ \hline
			0x0003\_2400 & Reservado & Reservado  \\ \hline
			0x0003\_4000 & Reservado & Reservado  \\ \hline
			0x0003\_8000 & Reservado & Reservado  \\ \hline
			0x0004\_0000 & Reservado & Reservado  \\ \hline
			0x0008\_0000 & System OCP\_HP0 & System OCP\_HP1 \\ \hline
		\end{tabular}
	\end{table}
\end{center}

As interfaces de interrupção e de GPIO estão contidas nos registradores R30 e R31: o registrador R31 é utilizado tanto para interface dos pinos configurados como entrada quanto para leitura e/ou geração de eventos de interrupção, enquanto o registrador R30
retorna status ou muda o valor dos pinos configurados como saída, para leitura e escrita, respectivamente. Embora a entrada possa ser configurada nos modos de captura paralela de 16 bits e trem de pulsos de 28 bits, estes modos de operação não serão detalhados, já que seu uso não está previsto no escopo deste projeto. O mesmo é válido para a saída, que além do modo direto, pode ser configurada para transmitir um trem de pulsos \cite{soc_manual}.

Outra característica da PRU é a existência de um IEP - \textit{Industrial Ethernet Peripheral} (Periférico Ethernet Industrial, em tradução livre), composto de um \textit{timer} para Ethernet industrial com 8 eventos de comparação e uma porta digital de E/S. O \textit{timer} Ethernet industrial é simplesmente um temporizador de 32 bits e, portanto, pode ser utilizado para uso geral. É um contador positivo, cujo valor dos incrementos pode ser programado na faixa de 1-16, com compensador de uso opcional. Os 8 registradores comparadores permitem a criação de eventos cada vez que o valor do comparador corresponde ao do temporizador \cite{soc_manual}.

\begin{center}
	\begin{table}[H]
		\captionsetup{justification=centering}
		\caption[Mapa de Memória Global da PRU]{Mapa de Memória Global da PRU. \\Fonte: adaptado de TEXAS INSTRUMENTS(2014)}
		\label{pru_globalmem}
		\begin{tabular}{ | M{5cm} | M{10cm} |}
			\hline
			\textbf{Endereço de Offset} & PRU-ICSS \\ \hline
			0x0000\_0000 & Mem. dados da PRU0 \\ \hline
			0x0000\_2000 & Mem. dados da PRU1 \\ \hline
			0x0001\_0000 & Mem. dados compartilhada \\ \hline
			0x0002\_0000 & INTC \\ \hline
			0x0002\_2000 & Controle da PRU0 \\ \hline
			0x0002\_2400 & Debug da PRU0 \\ \hline
			0x0002\_4000 & Controle da PRU1 \\ \hline
			0x0002\_4400 & Debug da PRU1 \\ \hline
			0x0002\_6000 & CFG \\ \hline
			0x0002\_8000 & UART0 \\ \hline
			0x0002\_A000 & Reservado \\ \hline
			0x0002\_C000 & Reservado \\ \hline
			0x0002\_E000 & IEP \\ \hline
			0x0003\_0000 & eCAP0 \\ \hline
			0x0003\_2000 & Reservado \\ \hline
			0x0003\_2400 & Reservado  \\ \hline
			0x0003\_4000 & IRAM da PRU0  \\ \hline
			0x0003\_8000 & IRAM da PRU1  \\ \hline
			0x0004\_0000 & Reservado  \\ \hline
		\end{tabular}
	\end{table}
\end{center}

No que diz respeito ao desenvolvimento de \textit{firmware} para a PRU, há um conjunto de instruções RISC em assembly, suportado por um conjunto de ferramentas que ajudam a gerar o arquivo binário a ser carregado na memória de programa. Alguns exemplos são o \textit{assembler}, \textit{archiver} e o \textit{linker} \cite{pru_assembly_tools}. Outra ferramenta de desenvolvimento proporcionada pela Texas Instruments é um compilador C/C++, que facilita a programação em níveis de abstração elevados \cite{pru_compiler}. A figura \ref{pru_firmdev} apresenta um diagrama de blocos que ilustra os passos a serem executados desde compilar o código C/C++ até carregar o arquivo executável na memória de programa da PRU.

\newpage

\begin{figure}[H]
	\centering
	\includegraphics[scale=0.80]{./Resources/pru-software-dev.png}
	\captionsetup{justification=centering}
	\caption[Fluxo de desenvolvimento de software da PRU]{Fluxo de desenvolvimento de software da PRU. \\Fonte: TEXAS INSTRUMENTS
	}
	\label{pru_firmdev}
\end{figure}

\subsection{\textit{Device Tree}}

A \textit{Device Tree} ou DT é basicamente uma estrutura de dados utilizada para descrever \textit{hardware}, cujo objetivo é possibilitar que as características de \textit{hardware} de um sistema específico sejam passadas para o SO durante o \textit{boot}, ao invés de estas informações ficarem gravadas no SO \cite{devicetree}, o que possibilita que um \textit{driver} do Kernel seja usado em configurações diferentes de \textit{hardware} sem a necessidade de modificações em seu código-fonte. Com relação aos sistemas equipados com processadores ARM, a necessidade de uso da DT surgiu devido ao grande número de novas placas, que tornou muito difícil manter uma versão do Kernel para cada sistema. Seu objetivo não é modificar o sistema em tempo de execução, porém no caso da BBB, foi criada uma solução chamada \textit{Device Tree Overlay} (ou sobreposição) para executar esta função, facilitando a configuração de GPIO, dentre outras funções, e uso da DT pelo usuário final \cite{bbb_devicetree}, fatores que são do interesse de aprendizes da área.

Uma DT é uma estrutura em árvore, composta de nós e propriedades. Uma abordagem para entender o seu funcionamento é por meio de um exemplo de sobreposição específico para a BBB. Na caixa de código-fonte \ref{dt_example} é apresentado um exemplo de sobreposição de DT específico da BBB que apresenta os principais conceitos para o uso desta ferramenta.

Neste código, na linha 14 é definida a plataforma à qual esta DT se refere. Com isso, ficam declaradas as funcionalidades de \textit{hardware} do sistema. Na sequência, a identificação mostra quais sobreposições de DT estão carregadas e o nome do arquivo compilado deve ser igual ao nome nela atribuído; a versão deve ser 00A0 para a BBB. Entre as linhas 20 e 26 são listados os recursos de \textit{hardware} utilizados por esta sobreposição, que impedem que outras sobreposições que usem os mesmos recursos sejam carregadas; no caso deste exemplo, os pinos referentes à UART1, assim como o próprio dispositivo UART1 são utilizados. A seguir, os fragmentos descrevem qual dispositivo terá suas configurações sobrepostas. No fragmento 0, é o multiplexador dos pinos da BBB, compatível com o \textit{driver} \textit{pinctrl-single} - os dois valores hexadecimais utilizados para cada pino são o \textit{offset} do pino com relação ao seu registrador e a configuração do pino. Já no fragmento 1 é configurada a interface UART1. Por enquanto, serão introduzidas somente as questões referentes à configuração do multiplexador, uma vez que seu conhecimento foi necessário para o uso dos pinos no modo GPIO.

Para determinar o valor hexadecimal de \textit{offset} do pino ao qual se deseja aplicar uma configuração, primeiro é preciso obter seu nome a partir do seu número na barra de pinos, conforme ilustrado na figura \ref{bbb_pins_def}, consultando as tabelas \ref{p8-header} e \ref{p9-header}, nas quais o nome do pino é referente ao \textbf{modo 0}, que também é o nome do pino no manual do SoC \cite{bbb_srm, soc_manual}. A seguir, obtém-se o valor hexadecimal do registrador referente ao pino, na tabela \ref{dt_offset} presente no anexo \ref{Anexo2}, adaptada do manual do SoC, e subtrai-se 0x800 de seu valor original.

\newpage

\lstset{language=dtc}
\begin{lstlisting}[frame=single, basicstyle=\linespread{0.85}\ttfamily, caption=Sobreposição de \textit{device tree}, label=dt_example]
/* Copyright (C) 2013 CircuitCo */
/dts-v1/;
/plugin/;

/ {
	compatible = "ti,beaglebone", "ti,beaglebone-black";

	/* identification */
	part-number = "BB-UART1";
	version = "00A0";
	
	/* state the resources this cape uses */
	exclusive-use =
		/* the pin header uses */
		"P9.24",        /* uart1_txd */
		"P9.26",        /* uart1_rxd */
		/* the hardware ip uses */
		"uart1";
	
	fragment@0 {
		target = <&am33xx_pinmux>;
		__overlay__ {
			bb_uart1_pins: pinmux_bb_uart1_pins {
				pinctrl-single,pins = <
		/* P9.24 uart1_txd.uart1_txd MODE0 OUTPUT (TX) */
					0x184 0x20
		/* P9.26 uart1_rxd.uart1_rxd MODE0 INPUT (RX) */ 
					0x180 0x20
				>;
			};
		};
	};
	
	fragment@1 {
		target = <&uart2>;	/* really uart1 */
		__overlay__ {
			status = "okay";
			pinctrl-names = "default";
			pinctrl-0 = <&bb_uart1_pins>;
		};
	};
};
\end{lstlisting}

%\newpage

Com relação à configuração do pino, este aceita os parâmetros de ajuste de \textit{slew-rate}, ativação do \textit{buffer} de entrada, ajuste e ativação do \textit{pull-up/pull-down} interno e seleção do modo de operação do pino. Note-se que, com relação ao buffer de entrada, ao menos um blog da internet refere-se a este bit como sendo um bit de seleção para entrada \textbf{ou} saída \cite{derek_devtree}, porém o manual indica que quando o bit está setado, o pino pode ser usado tanto como entrada quanto saída \cite{soc_manual}. A tabela \ref{pad_cfg} apresenta os campos do registrador de controle de E/S, assim como a descrição de cada campo e os valores aceitos.

\begin{center}
	\begin{table}[H]
		\captionsetup{justification=centering}
		\caption[Descrição dos campos do registrador de controle de \textit{pads}]{Descrição dos campos do registrador de controle de \textit{pads}. \\Fonte: adaptado de TEXAS INSTRUMENTS(2014)}
		\label{pad_cfg}
		\begin{tabular}{ | M{1cm} | M{3cm} | M{1cm} | M{10cm} |}
			\hline
			\textbf{Bit} & \textbf{Campo} & \textbf{Valor} & \textbf{Descrição} \\ \hline
			31-7 & Reservado &  & Reservado. Leitura retorna 0 \\ \hline
			6 & SLEWCTRL & \shortstack{ \quad \\ 0 \\ 1} & \shortstack{Seleciona entre \textit{slew-rate} rápido ou lento \\ 0 - rápido \\ 1 - lento} \\ \hline
			5 & RXACTIVE & \shortstack{ \quad \\ 0 \\ 1} & \shortstack{Ativa modo de entrada para o pino \\ 0 - somente saída \\ 1 - Receptor ativado. Entrada ou saída}. \\ \hline
			4 & PULLTYPESEL & \shortstack{ \quad \\ 0 \\ 1} & \shortstack{Seleção de pull-up/pull-down \\ 0 - pull-down \\ 1 - pull-up} \\ \hline
			3 & PULLUDEN & \shortstack{ \quad \\ 0 \\ 1} & \shortstack{Habilita pull-up/pull-down \\ 0 - habilitado \\ 1 - desabilitado} \\ \hline
			2-0 & MUXMODE & 0-7 & Seleção de funcionalidade do pino multiplexado \\ \hline
		\end{tabular}
	\end{table}
\end{center}

%\newpage

%tabela do header 8
\begin{minipage}[t][.49\textheight]{1\textwidth}
	\begin{center}
		\begin{table}[H]
			\captionsetup{justification=centering}
			\caption[Lista de pinos do \textit{header} P8 e seus respectivos modos de funcionamento]{Lista de pinos do \textit{header} P8 e seus respectivos modos de funcionamento \\ Fonte: COLEY (2014)}
			\label{p8-header}
			\begin{center}
				\includegraphics[page=1, height=0.5\textheight]{./Resources/tabela_pinos_SRM.pdf}
			\end{center}
		\end{table}
		%\includegraphics[page=3, scale=0.5]{./Resources/BBB_SCH.pdf}
	\end{center}
\end{minipage}

\newpage

%tabela do header 9
\begin{minipage}[b][.49\textheight]{1\textwidth}
	\begin{center}
		\begin{table}[H]
			\captionsetup{justification=centering}
			\caption[Lista de pinos do \textit{header} P9 e seus respectivos modos de funcionamento]{Lista de pinos do \textit{header} P9 e seus respectivos modos de funcionamento \\ Fonte: COLEY (2014)}
			\label{p9-header}
			\begin{center}
				\includegraphics[page=2, height=0.5\textheight]{./Resources/tabela_pinos_SRM.pdf}
			\end{center}
		\end{table}
		%\includegraphics[page=3, scale=0.5]{./Resources/BBB_SCH.pdf}
	\end{center}
\end{minipage}

%Páginas relevantes do manual do SoC
%1356 - pullup, RXactive, etc e 1365 - registers offset, 1422 - registrador
