
//=======================================================
//  This code is generated by Terasic System Builder
//=======================================================

module TP1_FPGA(

	//////////// LED //////////
	LEDG,
	LEDR,

	//////////// SW //////////
	SW 
);

//=======================================================
//  PARAMETER declarations
//=======================================================


//=======================================================
//  PORT declarations
//=======================================================

//////////// LED //////////
output		     [8:0]		LEDG;
output		    [17:0]		LEDR;

//////////// SW //////////
input 		    [17:0]		SW;


//=======================================================
//  REG/WIRE declarations
//=======================================================




//=======================================================
//  Structural coding
//=======================================================

codificador recebendo (.A(SW[17]), .B(SW[16]), .C(SW[15]), .D(SW[14]), .reset(SW[1]), .ready(SW[0]), .X1(LEDR[17]), .X2(LEDR[16]), .X3(LEDR[15]), .X4(LEDR[14]), .X5(LEDR[13]));

endmodule
