----------------
; Command Info ;
----------------
Report Timing: Found 5 setup paths (5 violated).  Worst case slack is -8.876 

Tcl Command:
    report_timing -setup -pairs_only -file timing_chip_path.rpt -npaths 5 -detail path_only

Options:
    -setup 
    -pairs_only 
    -npaths 5 
    -detail path_only 
    -file {timing_chip_path.rpt} 

Delay Model:
    Slow Model

+-----------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                      ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -8.876 ; valid_bits_stage1[0] ; r3_magnitude[9] ; i_clock      ; i_clock     ; 1.000        ; -0.004     ; 9.910      ;
; -8.876 ; valid_bits_stage1[0] ; r3_magnitude[8] ; i_clock      ; i_clock     ; 1.000        ; -0.004     ; 9.910      ;
; -8.823 ; valid_bits_stage1[1] ; r3_magnitude[9] ; i_clock      ; i_clock     ; 1.000        ; -0.004     ; 9.857      ;
; -8.823 ; valid_bits_stage1[1] ; r3_magnitude[8] ; i_clock      ; i_clock     ; 1.000        ; -0.004     ; 9.857      ;
; -8.584 ; valid_bits_stage1[2] ; r1[9]           ; i_clock      ; i_clock     ; 1.000        ; 0.000      ; 9.622      ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+

Path #1: Setup slack is -8.876 (VIOLATED)
===============================================================================
+-------------------------------------------+
; Path Summary                              ;
+--------------------+----------------------+
; Property           ; Value                ;
+--------------------+----------------------+
; From Node          ; valid_bits_stage1[0] ;
; To Node            ; r3_magnitude[9]      ;
; Launch Clock       ; i_clock              ;
; Latch Clock        ; i_clock              ;
; Data Arrival Time  ; 12.842               ;
; Data Required Time ; 3.966                ;
; Slack              ; -8.876 (VIOLATED)    ;
+--------------------+----------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.004 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.910  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 17    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.932       ; 100        ; 2.932 ; 2.932 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 18    ; 5.466       ; 55         ; 0.000 ; 1.245 ;
;    Cell                   ;        ; 19    ; 4.167       ; 42         ; 0.000 ; 0.596 ;
;    uTco                   ;        ; 1     ; 0.277       ; 2          ; 0.277 ; 0.277 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928 ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                        ;
+----------+---------+----+------+--------+--------------------+-------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                                   ;
+----------+---------+----+------+--------+--------------------+-------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                    ; launch edge time                          ;
; 2.932    ; 2.932   ;    ;      ;        ;                    ; clock path                                ;
;   2.932  ;   2.932 ; R  ;      ;        ;                    ; clock network delay                       ;
; 12.842   ; 9.910   ;    ;      ;        ;                    ; data path                                 ;
;   3.209  ;   0.277 ;    ; uTco ; 1      ; LCFF_X32_Y22_N11   ; valid_bits_stage1[0]                      ;
;   3.209  ;   0.000 ; FF ; CELL ; 79     ; LCFF_X32_Y22_N11   ; reg_valid_bits_stage1_0_|regout           ;
;   4.371  ;   1.162 ; FF ; IC   ; 1      ; LCCOMB_X33_Y21_N4  ; ix28963z52951|dataa                       ;
;   4.915  ;   0.544 ; FF ; CELL ; 1      ; LCCOMB_X33_Y21_N4  ; ix28963z52951|combout                     ;
;   5.768  ;   0.853 ; FF ; IC   ; 1      ; LCCOMB_X33_Y21_N22 ; ix28963z52949|datac                       ;
;   6.046  ;   0.278 ; FF ; CELL ; 2      ; LCCOMB_X33_Y21_N22 ; ix28963z52949|combout                     ;
;   7.291  ;   1.245 ; FF ; IC   ; 1      ; LCCOMB_X32_Y24_N24 ; ix28963z52948|dataa                       ;
;   7.808  ;   0.517 ; FR ; CELL ; 1      ; LCCOMB_X32_Y24_N24 ; ix28963z52948|cout                        ;
;   7.808  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X32_Y24_N26 ; ix28963z52941|cin                         ;
;   7.888  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y24_N26 ; ix28963z52941|cout                        ;
;   7.888  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X32_Y24_N28 ; ix28963z52934|cin                         ;
;   7.968  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y24_N28 ; ix28963z52934|cout                        ;
;   7.968  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X32_Y24_N30 ; ix28963z52933|cin                         ;
;   8.426  ;   0.458 ; RR ; CELL ; 10     ; LCCOMB_X32_Y24_N30 ; ix28963z52933|combout                     ;
;   9.487  ;   1.061 ; RR ; IC   ; 1      ; LCCOMB_X33_Y22_N0  ; ix28963z52996|datac                       ;
;   9.809  ;   0.322 ; RR ; CELL ; 2      ; LCCOMB_X33_Y22_N0  ; ix28963z52996|combout                     ;
;   10.660 ;   0.851 ; RR ; IC   ; 1      ; LCCOMB_X32_Y23_N14 ; add2_magnitude_add9_4_ix28963z52995|datab ;
;   11.256 ;   0.596 ; RR ; CELL ; 1      ; LCCOMB_X32_Y23_N14 ; add2_magnitude_add9_4_ix28963z52995|cout  ;
;   11.256 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y23_N16 ; add2_magnitude_add9_4_ix28963z52993|cin   ;
;   11.336 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y23_N16 ; add2_magnitude_add9_4_ix28963z52993|cout  ;
;   11.336 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y23_N18 ; add2_magnitude_add9_4_ix28963z52991|cin   ;
;   11.416 ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y23_N18 ; add2_magnitude_add9_4_ix28963z52991|cout  ;
;   11.416 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y23_N20 ; add2_magnitude_add9_4_ix28963z52989|cin   ;
;   11.496 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y23_N20 ; add2_magnitude_add9_4_ix28963z52989|cout  ;
;   11.496 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y23_N22 ; add2_magnitude_add9_4_ix28963z52987|cin   ;
;   11.576 ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y23_N22 ; add2_magnitude_add9_4_ix28963z52987|cout  ;
;   11.576 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y23_N24 ; add2_magnitude_add9_4_ix28963z52985|cin   ;
;   11.656 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y23_N24 ; add2_magnitude_add9_4_ix28963z52985|cout  ;
;   11.656 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y23_N26 ; add2_magnitude_add9_4_ix28963z52983|cin   ;
;   11.736 ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y23_N26 ; add2_magnitude_add9_4_ix28963z52983|cout  ;
;   11.736 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y23_N28 ; add2_magnitude_add9_4_ix28963z52925|cin   ;
;   11.816 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y23_N28 ; add2_magnitude_add9_4_ix28963z52925|cout  ;
;   11.816 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X32_Y23_N30 ; ix28963z52924|cin                         ;
;   12.274 ;   0.458 ; FR ; CELL ; 2      ; LCCOMB_X32_Y23_N30 ; ix28963z52924|combout                     ;
;   12.568 ;   0.294 ; RR ; IC   ; 1      ; LCCOMB_X32_Y23_N6  ; ix28963z52923|datad                       ;
;   12.746 ;   0.178 ; RR ; CELL ; 1      ; LCCOMB_X32_Y23_N6  ; ix28963z52923|combout                     ;
;   12.746 ;   0.000 ; RR ; IC   ; 1      ; LCFF_X32_Y23_N7    ; reg_r3_magnitude_9_|datain                ;
;   12.842 ;   0.096 ; RR ; CELL ; 1      ; LCFF_X32_Y23_N7    ; r3_magnitude[9]                           ;
+----------+---------+----+------+--------+--------------------+-------------------------------------------+

+--------------------------------------------------------------------------------+
; Data Required Path                                                             ;
+---------+---------+----+------+--------+-----------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element             ;
+---------+---------+----+------+--------+-----------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                 ; latch edge time     ;
; 3.928   ; 2.928   ;    ;      ;        ;                 ; clock path          ;
;   3.928 ;   2.928 ; R  ;      ;        ;                 ; clock network delay ;
; 3.966   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X32_Y23_N7 ; r3_magnitude[9]     ;
+---------+---------+----+------+--------+-----------------+---------------------+


Path #2: Setup slack is -8.876 (VIOLATED)
===============================================================================
+-------------------------------------------+
; Path Summary                              ;
+--------------------+----------------------+
; Property           ; Value                ;
+--------------------+----------------------+
; From Node          ; valid_bits_stage1[0] ;
; To Node            ; r3_magnitude[8]      ;
; Launch Clock       ; i_clock              ;
; Latch Clock        ; i_clock              ;
; Data Arrival Time  ; 12.842               ;
; Data Required Time ; 3.966                ;
; Slack              ; -8.876 (VIOLATED)    ;
+--------------------+----------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.004 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.910  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 17    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.932       ; 100        ; 2.932 ; 2.932 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 18    ; 5.466       ; 55         ; 0.000 ; 1.245 ;
;    Cell                   ;        ; 19    ; 4.167       ; 42         ; 0.000 ; 0.596 ;
;    uTco                   ;        ; 1     ; 0.277       ; 2          ; 0.277 ; 0.277 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928 ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                        ;
+----------+---------+----+------+--------+--------------------+-------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                                   ;
+----------+---------+----+------+--------+--------------------+-------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                    ; launch edge time                          ;
; 2.932    ; 2.932   ;    ;      ;        ;                    ; clock path                                ;
;   2.932  ;   2.932 ; R  ;      ;        ;                    ; clock network delay                       ;
; 12.842   ; 9.910   ;    ;      ;        ;                    ; data path                                 ;
;   3.209  ;   0.277 ;    ; uTco ; 1      ; LCFF_X32_Y22_N11   ; valid_bits_stage1[0]                      ;
;   3.209  ;   0.000 ; FF ; CELL ; 79     ; LCFF_X32_Y22_N11   ; reg_valid_bits_stage1_0_|regout           ;
;   4.371  ;   1.162 ; FF ; IC   ; 1      ; LCCOMB_X33_Y21_N4  ; ix28963z52951|dataa                       ;
;   4.915  ;   0.544 ; FF ; CELL ; 1      ; LCCOMB_X33_Y21_N4  ; ix28963z52951|combout                     ;
;   5.768  ;   0.853 ; FF ; IC   ; 1      ; LCCOMB_X33_Y21_N22 ; ix28963z52949|datac                       ;
;   6.046  ;   0.278 ; FF ; CELL ; 2      ; LCCOMB_X33_Y21_N22 ; ix28963z52949|combout                     ;
;   7.291  ;   1.245 ; FF ; IC   ; 1      ; LCCOMB_X32_Y24_N24 ; ix28963z52948|dataa                       ;
;   7.808  ;   0.517 ; FR ; CELL ; 1      ; LCCOMB_X32_Y24_N24 ; ix28963z52948|cout                        ;
;   7.808  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X32_Y24_N26 ; ix28963z52941|cin                         ;
;   7.888  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y24_N26 ; ix28963z52941|cout                        ;
;   7.888  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X32_Y24_N28 ; ix28963z52934|cin                         ;
;   7.968  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y24_N28 ; ix28963z52934|cout                        ;
;   7.968  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X32_Y24_N30 ; ix28963z52933|cin                         ;
;   8.426  ;   0.458 ; RR ; CELL ; 10     ; LCCOMB_X32_Y24_N30 ; ix28963z52933|combout                     ;
;   9.487  ;   1.061 ; RR ; IC   ; 1      ; LCCOMB_X33_Y22_N0  ; ix28963z52996|datac                       ;
;   9.809  ;   0.322 ; RR ; CELL ; 2      ; LCCOMB_X33_Y22_N0  ; ix28963z52996|combout                     ;
;   10.660 ;   0.851 ; RR ; IC   ; 1      ; LCCOMB_X32_Y23_N14 ; add2_magnitude_add9_4_ix28963z52995|datab ;
;   11.256 ;   0.596 ; RR ; CELL ; 1      ; LCCOMB_X32_Y23_N14 ; add2_magnitude_add9_4_ix28963z52995|cout  ;
;   11.256 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y23_N16 ; add2_magnitude_add9_4_ix28963z52993|cin   ;
;   11.336 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y23_N16 ; add2_magnitude_add9_4_ix28963z52993|cout  ;
;   11.336 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y23_N18 ; add2_magnitude_add9_4_ix28963z52991|cin   ;
;   11.416 ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y23_N18 ; add2_magnitude_add9_4_ix28963z52991|cout  ;
;   11.416 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y23_N20 ; add2_magnitude_add9_4_ix28963z52989|cin   ;
;   11.496 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y23_N20 ; add2_magnitude_add9_4_ix28963z52989|cout  ;
;   11.496 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y23_N22 ; add2_magnitude_add9_4_ix28963z52987|cin   ;
;   11.576 ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y23_N22 ; add2_magnitude_add9_4_ix28963z52987|cout  ;
;   11.576 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y23_N24 ; add2_magnitude_add9_4_ix28963z52985|cin   ;
;   11.656 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y23_N24 ; add2_magnitude_add9_4_ix28963z52985|cout  ;
;   11.656 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y23_N26 ; add2_magnitude_add9_4_ix28963z52983|cin   ;
;   11.736 ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y23_N26 ; add2_magnitude_add9_4_ix28963z52983|cout  ;
;   11.736 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y23_N28 ; add2_magnitude_add9_4_ix28963z52925|cin   ;
;   11.816 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y23_N28 ; add2_magnitude_add9_4_ix28963z52925|cout  ;
;   11.816 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X32_Y23_N30 ; ix28963z52924|cin                         ;
;   12.274 ;   0.458 ; FR ; CELL ; 2      ; LCCOMB_X32_Y23_N30 ; ix28963z52924|combout                     ;
;   12.568 ;   0.294 ; RR ; IC   ; 1      ; LCCOMB_X32_Y23_N8  ; ix29960z52923|datad                       ;
;   12.746 ;   0.178 ; RR ; CELL ; 1      ; LCCOMB_X32_Y23_N8  ; ix29960z52923|combout                     ;
;   12.746 ;   0.000 ; RR ; IC   ; 1      ; LCFF_X32_Y23_N9    ; reg_r3_magnitude_8_|datain                ;
;   12.842 ;   0.096 ; RR ; CELL ; 1      ; LCFF_X32_Y23_N9    ; r3_magnitude[8]                           ;
+----------+---------+----+------+--------+--------------------+-------------------------------------------+

+--------------------------------------------------------------------------------+
; Data Required Path                                                             ;
+---------+---------+----+------+--------+-----------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element             ;
+---------+---------+----+------+--------+-----------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                 ; latch edge time     ;
; 3.928   ; 2.928   ;    ;      ;        ;                 ; clock path          ;
;   3.928 ;   2.928 ; R  ;      ;        ;                 ; clock network delay ;
; 3.966   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X32_Y23_N9 ; r3_magnitude[8]     ;
+---------+---------+----+------+--------+-----------------+---------------------+


Path #3: Setup slack is -8.823 (VIOLATED)
===============================================================================
+-------------------------------------------+
; Path Summary                              ;
+--------------------+----------------------+
; Property           ; Value                ;
+--------------------+----------------------+
; From Node          ; valid_bits_stage1[1] ;
; To Node            ; r3_magnitude[9]      ;
; Launch Clock       ; i_clock              ;
; Latch Clock        ; i_clock              ;
; Data Arrival Time  ; 12.789               ;
; Data Required Time ; 3.966                ;
; Slack              ; -8.823 (VIOLATED)    ;
+--------------------+----------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.004 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.857  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 17    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.932       ; 100        ; 2.932 ; 2.932 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 18    ; 5.779       ; 58         ; 0.000 ; 1.475 ;
;    Cell                   ;        ; 19    ; 3.801       ; 38         ; 0.000 ; 0.596 ;
;    uTco                   ;        ; 1     ; 0.277       ; 2          ; 0.277 ; 0.277 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928 ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                        ;
+----------+---------+----+------+--------+--------------------+-------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                                   ;
+----------+---------+----+------+--------+--------------------+-------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                    ; launch edge time                          ;
; 2.932    ; 2.932   ;    ;      ;        ;                    ; clock path                                ;
;   2.932  ;   2.932 ; R  ;      ;        ;                    ; clock network delay                       ;
; 12.789   ; 9.857   ;    ;      ;        ;                    ; data path                                 ;
;   3.209  ;   0.277 ;    ; uTco ; 1      ; LCFF_X32_Y22_N9    ; valid_bits_stage1[1]                      ;
;   3.209  ;   0.000 ; FF ; CELL ; 81     ; LCFF_X32_Y22_N9    ; reg_valid_bits_stage1_1_|regout           ;
;   4.684  ;   1.475 ; FF ; IC   ; 1      ; LCCOMB_X33_Y21_N4  ; ix28963z52951|datad                       ;
;   4.862  ;   0.178 ; FF ; CELL ; 1      ; LCCOMB_X33_Y21_N4  ; ix28963z52951|combout                     ;
;   5.715  ;   0.853 ; FF ; IC   ; 1      ; LCCOMB_X33_Y21_N22 ; ix28963z52949|datac                       ;
;   5.993  ;   0.278 ; FF ; CELL ; 2      ; LCCOMB_X33_Y21_N22 ; ix28963z52949|combout                     ;
;   7.238  ;   1.245 ; FF ; IC   ; 1      ; LCCOMB_X32_Y24_N24 ; ix28963z52948|dataa                       ;
;   7.755  ;   0.517 ; FR ; CELL ; 1      ; LCCOMB_X32_Y24_N24 ; ix28963z52948|cout                        ;
;   7.755  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X32_Y24_N26 ; ix28963z52941|cin                         ;
;   7.835  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y24_N26 ; ix28963z52941|cout                        ;
;   7.835  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X32_Y24_N28 ; ix28963z52934|cin                         ;
;   7.915  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y24_N28 ; ix28963z52934|cout                        ;
;   7.915  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X32_Y24_N30 ; ix28963z52933|cin                         ;
;   8.373  ;   0.458 ; RR ; CELL ; 10     ; LCCOMB_X32_Y24_N30 ; ix28963z52933|combout                     ;
;   9.434  ;   1.061 ; RR ; IC   ; 1      ; LCCOMB_X33_Y22_N0  ; ix28963z52996|datac                       ;
;   9.756  ;   0.322 ; RR ; CELL ; 2      ; LCCOMB_X33_Y22_N0  ; ix28963z52996|combout                     ;
;   10.607 ;   0.851 ; RR ; IC   ; 1      ; LCCOMB_X32_Y23_N14 ; add2_magnitude_add9_4_ix28963z52995|datab ;
;   11.203 ;   0.596 ; RR ; CELL ; 1      ; LCCOMB_X32_Y23_N14 ; add2_magnitude_add9_4_ix28963z52995|cout  ;
;   11.203 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y23_N16 ; add2_magnitude_add9_4_ix28963z52993|cin   ;
;   11.283 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y23_N16 ; add2_magnitude_add9_4_ix28963z52993|cout  ;
;   11.283 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y23_N18 ; add2_magnitude_add9_4_ix28963z52991|cin   ;
;   11.363 ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y23_N18 ; add2_magnitude_add9_4_ix28963z52991|cout  ;
;   11.363 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y23_N20 ; add2_magnitude_add9_4_ix28963z52989|cin   ;
;   11.443 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y23_N20 ; add2_magnitude_add9_4_ix28963z52989|cout  ;
;   11.443 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y23_N22 ; add2_magnitude_add9_4_ix28963z52987|cin   ;
;   11.523 ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y23_N22 ; add2_magnitude_add9_4_ix28963z52987|cout  ;
;   11.523 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y23_N24 ; add2_magnitude_add9_4_ix28963z52985|cin   ;
;   11.603 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y23_N24 ; add2_magnitude_add9_4_ix28963z52985|cout  ;
;   11.603 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y23_N26 ; add2_magnitude_add9_4_ix28963z52983|cin   ;
;   11.683 ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y23_N26 ; add2_magnitude_add9_4_ix28963z52983|cout  ;
;   11.683 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y23_N28 ; add2_magnitude_add9_4_ix28963z52925|cin   ;
;   11.763 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y23_N28 ; add2_magnitude_add9_4_ix28963z52925|cout  ;
;   11.763 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X32_Y23_N30 ; ix28963z52924|cin                         ;
;   12.221 ;   0.458 ; FR ; CELL ; 2      ; LCCOMB_X32_Y23_N30 ; ix28963z52924|combout                     ;
;   12.515 ;   0.294 ; RR ; IC   ; 1      ; LCCOMB_X32_Y23_N6  ; ix28963z52923|datad                       ;
;   12.693 ;   0.178 ; RR ; CELL ; 1      ; LCCOMB_X32_Y23_N6  ; ix28963z52923|combout                     ;
;   12.693 ;   0.000 ; RR ; IC   ; 1      ; LCFF_X32_Y23_N7    ; reg_r3_magnitude_9_|datain                ;
;   12.789 ;   0.096 ; RR ; CELL ; 1      ; LCFF_X32_Y23_N7    ; r3_magnitude[9]                           ;
+----------+---------+----+------+--------+--------------------+-------------------------------------------+

+--------------------------------------------------------------------------------+
; Data Required Path                                                             ;
+---------+---------+----+------+--------+-----------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element             ;
+---------+---------+----+------+--------+-----------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                 ; latch edge time     ;
; 3.928   ; 2.928   ;    ;      ;        ;                 ; clock path          ;
;   3.928 ;   2.928 ; R  ;      ;        ;                 ; clock network delay ;
; 3.966   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X32_Y23_N7 ; r3_magnitude[9]     ;
+---------+---------+----+------+--------+-----------------+---------------------+


Path #4: Setup slack is -8.823 (VIOLATED)
===============================================================================
+-------------------------------------------+
; Path Summary                              ;
+--------------------+----------------------+
; Property           ; Value                ;
+--------------------+----------------------+
; From Node          ; valid_bits_stage1[1] ;
; To Node            ; r3_magnitude[8]      ;
; Launch Clock       ; i_clock              ;
; Latch Clock        ; i_clock              ;
; Data Arrival Time  ; 12.789               ;
; Data Required Time ; 3.966                ;
; Slack              ; -8.823 (VIOLATED)    ;
+--------------------+----------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.004 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.857  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 17    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.932       ; 100        ; 2.932 ; 2.932 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 18    ; 5.779       ; 58         ; 0.000 ; 1.475 ;
;    Cell                   ;        ; 19    ; 3.801       ; 38         ; 0.000 ; 0.596 ;
;    uTco                   ;        ; 1     ; 0.277       ; 2          ; 0.277 ; 0.277 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.928       ; 100        ; 2.928 ; 2.928 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                        ;
+----------+---------+----+------+--------+--------------------+-------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                                   ;
+----------+---------+----+------+--------+--------------------+-------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                    ; launch edge time                          ;
; 2.932    ; 2.932   ;    ;      ;        ;                    ; clock path                                ;
;   2.932  ;   2.932 ; R  ;      ;        ;                    ; clock network delay                       ;
; 12.789   ; 9.857   ;    ;      ;        ;                    ; data path                                 ;
;   3.209  ;   0.277 ;    ; uTco ; 1      ; LCFF_X32_Y22_N9    ; valid_bits_stage1[1]                      ;
;   3.209  ;   0.000 ; FF ; CELL ; 81     ; LCFF_X32_Y22_N9    ; reg_valid_bits_stage1_1_|regout           ;
;   4.684  ;   1.475 ; FF ; IC   ; 1      ; LCCOMB_X33_Y21_N4  ; ix28963z52951|datad                       ;
;   4.862  ;   0.178 ; FF ; CELL ; 1      ; LCCOMB_X33_Y21_N4  ; ix28963z52951|combout                     ;
;   5.715  ;   0.853 ; FF ; IC   ; 1      ; LCCOMB_X33_Y21_N22 ; ix28963z52949|datac                       ;
;   5.993  ;   0.278 ; FF ; CELL ; 2      ; LCCOMB_X33_Y21_N22 ; ix28963z52949|combout                     ;
;   7.238  ;   1.245 ; FF ; IC   ; 1      ; LCCOMB_X32_Y24_N24 ; ix28963z52948|dataa                       ;
;   7.755  ;   0.517 ; FR ; CELL ; 1      ; LCCOMB_X32_Y24_N24 ; ix28963z52948|cout                        ;
;   7.755  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X32_Y24_N26 ; ix28963z52941|cin                         ;
;   7.835  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y24_N26 ; ix28963z52941|cout                        ;
;   7.835  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X32_Y24_N28 ; ix28963z52934|cin                         ;
;   7.915  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y24_N28 ; ix28963z52934|cout                        ;
;   7.915  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X32_Y24_N30 ; ix28963z52933|cin                         ;
;   8.373  ;   0.458 ; RR ; CELL ; 10     ; LCCOMB_X32_Y24_N30 ; ix28963z52933|combout                     ;
;   9.434  ;   1.061 ; RR ; IC   ; 1      ; LCCOMB_X33_Y22_N0  ; ix28963z52996|datac                       ;
;   9.756  ;   0.322 ; RR ; CELL ; 2      ; LCCOMB_X33_Y22_N0  ; ix28963z52996|combout                     ;
;   10.607 ;   0.851 ; RR ; IC   ; 1      ; LCCOMB_X32_Y23_N14 ; add2_magnitude_add9_4_ix28963z52995|datab ;
;   11.203 ;   0.596 ; RR ; CELL ; 1      ; LCCOMB_X32_Y23_N14 ; add2_magnitude_add9_4_ix28963z52995|cout  ;
;   11.203 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y23_N16 ; add2_magnitude_add9_4_ix28963z52993|cin   ;
;   11.283 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y23_N16 ; add2_magnitude_add9_4_ix28963z52993|cout  ;
;   11.283 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y23_N18 ; add2_magnitude_add9_4_ix28963z52991|cin   ;
;   11.363 ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y23_N18 ; add2_magnitude_add9_4_ix28963z52991|cout  ;
;   11.363 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y23_N20 ; add2_magnitude_add9_4_ix28963z52989|cin   ;
;   11.443 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y23_N20 ; add2_magnitude_add9_4_ix28963z52989|cout  ;
;   11.443 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y23_N22 ; add2_magnitude_add9_4_ix28963z52987|cin   ;
;   11.523 ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y23_N22 ; add2_magnitude_add9_4_ix28963z52987|cout  ;
;   11.523 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y23_N24 ; add2_magnitude_add9_4_ix28963z52985|cin   ;
;   11.603 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y23_N24 ; add2_magnitude_add9_4_ix28963z52985|cout  ;
;   11.603 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y23_N26 ; add2_magnitude_add9_4_ix28963z52983|cin   ;
;   11.683 ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y23_N26 ; add2_magnitude_add9_4_ix28963z52983|cout  ;
;   11.683 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y23_N28 ; add2_magnitude_add9_4_ix28963z52925|cin   ;
;   11.763 ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y23_N28 ; add2_magnitude_add9_4_ix28963z52925|cout  ;
;   11.763 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X32_Y23_N30 ; ix28963z52924|cin                         ;
;   12.221 ;   0.458 ; FR ; CELL ; 2      ; LCCOMB_X32_Y23_N30 ; ix28963z52924|combout                     ;
;   12.515 ;   0.294 ; RR ; IC   ; 1      ; LCCOMB_X32_Y23_N8  ; ix29960z52923|datad                       ;
;   12.693 ;   0.178 ; RR ; CELL ; 1      ; LCCOMB_X32_Y23_N8  ; ix29960z52923|combout                     ;
;   12.693 ;   0.000 ; RR ; IC   ; 1      ; LCFF_X32_Y23_N9    ; reg_r3_magnitude_8_|datain                ;
;   12.789 ;   0.096 ; RR ; CELL ; 1      ; LCFF_X32_Y23_N9    ; r3_magnitude[8]                           ;
+----------+---------+----+------+--------+--------------------+-------------------------------------------+

+--------------------------------------------------------------------------------+
; Data Required Path                                                             ;
+---------+---------+----+------+--------+-----------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location        ; Element             ;
+---------+---------+----+------+--------+-----------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                 ; latch edge time     ;
; 3.928   ; 2.928   ;    ;      ;        ;                 ; clock path          ;
;   3.928 ;   2.928 ; R  ;      ;        ;                 ; clock network delay ;
; 3.966   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X32_Y23_N9 ; r3_magnitude[8]     ;
+---------+---------+----+------+--------+-----------------+---------------------+


Path #5: Setup slack is -8.584 (VIOLATED)
===============================================================================
+-------------------------------------------+
; Path Summary                              ;
+--------------------+----------------------+
; Property           ; Value                ;
+--------------------+----------------------+
; From Node          ; valid_bits_stage1[2] ;
; To Node            ; r1[9]                ;
; Launch Clock       ; i_clock              ;
; Latch Clock        ; i_clock              ;
; Data Arrival Time  ; 12.554               ;
; Data Required Time ; 3.970                ;
; Slack              ; -8.584 (VIOLATED)    ;
+--------------------+----------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.622 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 13    ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.932       ; 100        ; 2.932 ; 2.932 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 14    ; 4.890       ; 50         ; 0.000 ; 1.497 ;
;    Cell                   ;       ; 15    ; 4.455       ; 46         ; 0.000 ; 0.620 ;
;    uTco                   ;       ; 1     ; 0.277       ; 2          ; 0.277 ; 0.277 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 2.932       ; 100        ; 2.932 ; 2.932 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+--------------------+------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; Element                            ;
+----------+---------+----+------+--------+--------------------+------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                    ; launch edge time                   ;
; 2.932    ; 2.932   ;    ;      ;        ;                    ; clock path                         ;
;   2.932  ;   2.932 ; R  ;      ;        ;                    ; clock network delay                ;
; 12.554   ; 9.622   ;    ;      ;        ;                    ; data path                          ;
;   3.209  ;   0.277 ;    ; uTco ; 1      ; LCFF_X32_Y22_N3    ; valid_bits_stage1[2]               ;
;   3.209  ;   0.000 ; RR ; CELL ; 36     ; LCFF_X32_Y22_N3    ; reg_valid_bits_stage1_2_|regout    ;
;   4.706  ;   1.497 ; RR ; IC   ; 1      ; LCCOMB_X31_Y24_N10 ; ix42053z52962|dataa                ;
;   5.161  ;   0.455 ; RF ; CELL ; 1      ; LCCOMB_X31_Y24_N10 ; ix42053z52962|combout              ;
;   5.700  ;   0.539 ; FF ; IC   ; 1      ; LCCOMB_X31_Y24_N6  ; ix42053z52961|datac                ;
;   5.978  ;   0.278 ; FF ; CELL ; 1      ; LCCOMB_X31_Y24_N6  ; ix42053z52961|combout              ;
;   7.127  ;   1.149 ; FF ; IC   ; 2      ; LCCOMB_X32_Y22_N18 ; add1_add8_1_ix42053z52960|datab    ;
;   7.622  ;   0.495 ; FF ; CELL ; 1      ; LCCOMB_X32_Y22_N18 ; add1_add8_1_ix42053z52960|cout     ;
;   7.622  ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y22_N20 ; add1_add8_1_ix42053z52953|cin      ;
;   7.702  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y22_N20 ; add1_add8_1_ix42053z52953|cout     ;
;   7.702  ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y22_N22 ; add1_add8_1_ix42053z52946|cin      ;
;   7.782  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X32_Y22_N22 ; add1_add8_1_ix42053z52946|cout     ;
;   7.782  ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y22_N24 ; add1_add8_1_ix42053z52939|cin      ;
;   8.240  ;   0.458 ; FF ; CELL ; 3      ; LCCOMB_X32_Y22_N24 ; add1_add8_1_ix42053z52939|combout  ;
;   9.104  ;   0.864 ; FF ; IC   ; 2      ; LCCOMB_X31_Y22_N14 ; add3_add11_0_ix35831z52929|dataa   ;
;   9.724  ;   0.620 ; FR ; CELL ; 1      ; LCCOMB_X31_Y22_N14 ; add3_add11_0_ix35831z52929|cout    ;
;   9.724  ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y22_N16 ; add3_add11_0_ix35831z52928|cin     ;
;   9.804  ;   0.080 ; RF ; CELL ; 1      ; LCCOMB_X31_Y22_N16 ; add3_add11_0_ix35831z52928|cout    ;
;   9.804  ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y22_N18 ; add3_add11_0_ix35831z52927|cin     ;
;   9.884  ;   0.080 ; FR ; CELL ; 1      ; LCCOMB_X31_Y22_N18 ; add3_add11_0_ix35831z52927|cout    ;
;   9.884  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X31_Y22_N20 ; ix35831z52926|cin                  ;
;   10.342 ;   0.458 ; RF ; CELL ; 1      ; LCCOMB_X31_Y22_N20 ; ix35831z52926|combout              ;
;   10.888 ;   0.546 ; FF ; IC   ; 2      ; LCCOMB_X30_Y22_N6  ; add3_add11_0_ix35831z52925|datab   ;
;   11.383 ;   0.495 ; FR ; CELL ; 1      ; LCCOMB_X30_Y22_N6  ; add3_add11_0_ix35831z52925|cout    ;
;   11.383 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X30_Y22_N8  ; add3_add11_0_ix35831z52924|cin     ;
;   11.841 ;   0.458 ; RR ; CELL ; 2      ; LCCOMB_X30_Y22_N8  ; add3_add11_0_ix35831z52924|combout ;
;   12.136 ;   0.295 ; RR ; IC   ; 1      ; LCCOMB_X30_Y22_N22 ; ix43050z52923|datac                ;
;   12.458 ;   0.322 ; RR ; CELL ; 1      ; LCCOMB_X30_Y22_N22 ; ix43050z52923|combout              ;
;   12.458 ;   0.000 ; RR ; IC   ; 1      ; LCFF_X30_Y22_N23   ; reg_r1_9_|datain                   ;
;   12.554 ;   0.096 ; RR ; CELL ; 1      ; LCFF_X30_Y22_N23   ; r1[9]                              ;
+----------+---------+----+------+--------+--------------------+------------------------------------+

+---------------------------------------------------------------------------------+
; Data Required Path                                                              ;
+---------+---------+----+------+--------+------------------+---------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location         ; Element             ;
+---------+---------+----+------+--------+------------------+---------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                  ; latch edge time     ;
; 3.932   ; 2.932   ;    ;      ;        ;                  ; clock path          ;
;   3.932 ;   2.932 ; R  ;      ;        ;                  ; clock network delay ;
; 3.970   ; 0.038   ;    ; uTsu ; 1      ; LCFF_X30_Y22_N23 ; r1[9]               ;
+---------+---------+----+------+--------+------------------+---------------------+


