# 📘 0.18μm FeRAM Process Flow（強誘電体メモリプロセス）

> ⚠️ **注意 / Notice**  
> 本プロセスフローは、三溝真一による**構想・教育目的**のプロセス設計に基づいています。実在する製品・製造フロー・企業機密とは一切関係ありません。  
> *This process flow is a conceptual and educational design proposed by **Shinichi Samizo**. It is not related to any actual product, manufacturing process, or proprietary information.*

---

## 🧭 概要 / Overview

本教材では、**0.18μm CMOSロジックプロセス**を基盤とした仮想構成により、**FeRAM（強誘電体メモリ）**の代表的な製造フローを解説します。  
キャパシタ構造には **Pt/PZT/Ti** を採用し、**Coサリサイド（CoSi₂）**、**多層Al配線（Metal-1〜3）＋Wプラグ接続構造**など、実用プロセス技術と整合性のある構成です。  

また、本構成では、**メモリセル部（3.3V）とロジック部（1.8V）の二電源構成**を想定し、レベルシフタを用いた信号接続設計も考慮されています。

This document presents an educational process flow for FeRAM, constructed on a **0.18μm CMOS logic platform**.  
The capacitor stack is composed of **Pt/PZT/Ti**, and the flow includes **Co salicide (CoSi₂)**, **triple-layer Al interconnects with W-plug via structure**, and other practical fabrication steps.  

This flow assumes a **dual-voltage design** with **3.3V for memory cells** and **1.8V for logic circuits**, including signal-level conversion through level shifters.

---

## 🔧 プロセスの主な特徴 / Key Features

| 項目 / Item | 内容 / Description |
|-------------|--------------------|
| **キャパシタ構造 / Capacitor Structure** | Pt（下部電極 / bottom electrode） / PZT（強誘電体 / ferroelectric） / Ti（上部電極 / top electrode） |
| **保護膜 / Protective Layer** | AlOx膜によるPZT耐環境保護（スパッタ + ALD）<br>Environmental protection for PZT using AlOx film (sputtering + ALD) |
| **金属配線層 / Metal Interconnect Layers** | Al系 3層（Metal-1〜3）＋Wプラグ接続構造<br>Three-layer Al wiring (Metal-1 to Metal-3) with W plug connection |
| **バリア層 / Barrier Layer** | Ti/TiNスパッタによる拡散防止<br>Diffusion barrier using Ti/TiN sputtering |
| **接続方式 / Interconnect Method** | Wプラグ（Via-0〜3）＋CMPによる平坦化<br>W plug (Via-0 to Via-3) with CMP planarization |
| **サリサイド / Salicide Process** | Coスパッタ＋アニールでCoSi₂形成<br>Co sputtering and annealing to form CoSi₂ |
| **寸法制御 / Critical Dimension Control** | 0.18μm〜0.5μm（露光・エッチング）<br>0.18 μm to 0.5 μm by lithography and etching |
| **動作電圧 / Operating Voltages** | メモリセル：**3.3V**、ロジック回路：**1.8V**<br>Memory cells: **3.3V**, Logic circuits: **1.8V** |
| **レベル変換 / Level Shifting** | 書き込み・制御信号は1.8V→3.3Vへ昇圧設計<br>Write/control signals are level-shifted from 1.8V to 3.3V |
| **アプリケーション / Applications** | 車載MCU、低電力エンベデッドNVM など<br>Automotive MCUs, low-power embedded NVM, etc. |

### 🔍 電圧別MOS構成プロセス要点 / Voltage-Specific MOS Integration Summary

| 工程 / Step | 1.8Vデバイス / 1.8V Devices | 3.3Vデバイス / 3.3V Devices |
|-------------|------------------------------|------------------------------|
| **チャネル注入**<br>Channel Doping | NCD / PCD マスクで浅ドープ<br>Shallow doping via NCD/PCD masks | NCD2 / PCD2 マスクで深ドープ<br>Deep doping via NCD2/PCD2 masks |
| **ゲート酸化**<br>Gate Oxidation | G1: 35Å 酸化 → G2で膜厚維持<br>G1: 35Å → no re-oxidation | G1: 35Å 酸化 → G2で+35Å再酸化（合計70Å）<br>G1: 35Å → +35Å G2 oxidation (total 70Å) |
| **S/D拡散**<br>Source/Drain Diffusion | LDD: NLL / PLL → 深拡散: NLL2 / PLL2<br>LDD then deep: NLL → NLL2, PLL → PLL2 | LDD: NLM / PLM → 深拡散: NLM2 / PLM2<br>LDD then deep: NLM → NLM2, PLM → PLM2 |

### 🔬 G1/G2酸化工程の逆Tox制御戦略 / G1/G2 Oxidation Strategy (Inverse Tox Scheme)

本プロセスでは、動作電圧ごとにゲート酸化膜厚を調整するため、**逆Tox制御**を用いています。  
This process adopts an **inverse Tox scheme** to control gate oxide thickness by operating voltage.

#### ⚙️ 工程フロー / Process Flow

| 工程名 / Step | 内容 / Description |
|---------------|---------------------|
| G1-OX | 全領域に初期酸化膜（35Å）<br>Initial oxidation (35Å) for all regions |
| G1-PH/ET | 1.8V領域の酸化膜を選択エッチング除去<br>Selectively etch G1 oxide from 1.8V regions |
| G2-OX | 全領域を再酸化（35Å）<br>Re-oxidation of all areas (35Å) |

#### 📏 最終Tox / Final Oxide Thickness

| 電圧 / VDD | Tox (Å) | 備考 / Notes |
|------------|---------|--------------|
| 1.8V | 35 | G1除去 → G2酸化のみ<br>G1 removed → G2 only |
| 3.3V | 70 | G1 + G2酸化の合算<br>G1 + G2 combined |

---

## 📋 フルプロセスフロー / Full Process Table 

| 工程名 | 処理内容 | 分類 | 目的 | 処理条件 | 寸法 | 膜厚 | Mask |
|--------|----------|------|------|----------|------|------|------|
| FS-DP | SiON保護膜堆積 | 全体 | 界面保護 | 200Å @ 700℃ | - | - | - |
| FSN-DP | STI用窒化膜堆積 | Field | 酸化防止キャップ | 1500Å @ 750℃ | - | - | - |
| F-PH | フォトリソグラフィ（マスク露光） | Field | パターン定義（レジスト形成） | - | 0.28μm | - | F |
| F-ET | エッチング（RIE等） | Field | 不要層の除去（パターン転写） | - | 0.28μm | - | - |
| F-DP | STI酸化膜埋込 | Field | トレンチフィル | - | - | 4000Å | - |
| F-CMP | STI CMP | Field | 平坦化 | - | - | - | - |
| PRE-OX   | 犠牲酸化膜形成                    | 前処理 | 注入前の表面改質・汚染取り込み           | Dry OX, 約80Å                 | -              | 80Å        | -      |
| NWL-PH   | フォトリソグラフィ（マスク露光）  | Well   | パターン定義（レジスト形成）             | -                             | -              | -          | NWL    |
| NWL-ION  | イオン注入（ドーピング）          | Well   | N-Well形成                               | 800keV, 2E13                  | -              | -          | -      |
| PWL-PH   | フォトリソグラフィ（マスク露光）  | Well   | パターン定義（レジスト形成）             | -                             | -              | -          | PWL    |
| PWL-ION  | イオン注入（ドーピング）          | Well   | P-Well形成                               | 200keV, 5E12                  | -              | -          | -      |
| NCD-PH   | フォトリソグラフィ（マスク露光）    | CD     | Nchチャネル領域の定義                  | -                  | 1.8V      | -      | NCD    |
| NCD-ION  | イオン注入（チャネルドープ）        | CD     | NMOSのしきい値調整                     | Boron, 50keV, 1E13 | 1.8V      | -      | -      |
| PCD-PH   | フォトリソグラフィ（マスク露光）    | CD     | Pchチャネル領域の定義                  | -                  | 1.8V      | -      | PCD    |
| PCD-ION  | イオン注入（チャネルドープ）        | CD     | PMOSのしきい値調整                     | BF₂, 30keV, 1E13   | 1.8V      | -      | -      |
| NCD2-PH  | フォトリソグラフィ（マスク露光）    | CD     | Nchチャネル領域の定義（再調整）        | -                  | 3.3V      | -      | NCD    |
| NCD2-ION | イオン注入（チャネルドープ）        | CD     | NMOSのしきい値調整（再調整）           | Boron, 50keV, 1E13 | 3.3V      | -      | -      |
| PCD2-PH  | フォトリソグラフィ（マスク露光）    | CD     | Pchチャネル領域の定義（再調整）        | -                  | 3.3V      | -      | PCD    |
| PCD2-ION | イオン注入（チャネルドープ）        | CD     | PMOSのしきい値調整（再調整）           | BF₂, 30keV, 1E13   | 3.3V      | -      | -      |
| G1-OX    | ゲート酸化膜形成（第1段）           | Gate   | 全MOS領域に初期酸化膜を形成            | Dry OX             | 全MOS領域 | 35Å    | -      |
| G1-PH    | フォトリソグラフィ（3.3V保護）      | Gate   | 3.3Vデバイスをレジスト保護             | -                  | 3.3V      | -      | G1     |
| G1-ET    | 酸化膜除去（1.8V領域）              | Gate   | 1.8V領域のG1酸化膜を除去               | HF or SPM          | 1.8V      | 0Å     | -      |
| G2-OX    | ゲート酸化膜形成（第2段）           | Gate   | 1.8V領域に再酸化膜を形成（合計70Å）    | Dry OX             | 1.8V      | 35Å    | -      |
| PLY-DP   | ポリゲート堆積（Poly-Si）           | Gate   | ゲート電極材料形成                     | LPCVD              | -         | 1500Å  | -      |
| PLY-PH   | フォトリソグラフィ（マスク露光）    | Gate   | ポリゲートパターン定義（レジスト形成） | KrF                | 0.18μm    | -      | PLY    |
| PLY-ET   | ポリゲートパターンエッチング（RIE） | Gate   | ポリゲート構造定義                     | RIE                | 0.18μm    | -      | -      |
| NLL-PH   | フォトリソ Lithography              | NMOS   | LDDパターン形成（ロジック用）          | KrF, CD = 0.18μm   | 1.8V      | -      | NLL    |
| NLL-ION  | イオン注入 Ion Implantation         | NMOS   | 浅拡散形成（ロジック）                 | As, 30keV, 1E13    | 1.8V      | -      | -      |
| PLL-PH   | フォトリソ Lithography              | PMOS   | LDDパターン形成（ロジック用）          | KrF, CD = 0.18μm   | 1.8V      | -      | PLL    |
| PLL-ION  | イオン注入 Ion Implantation         | PMOS   | 浅拡散形成（ロジック）                 | BF₂, 30keV, 1E13   | 1.8V      | -      | -      |
| NLM-PH   | フォトリソ Lithography              | NMOS   | LDDパターン形成（メモリ用）            | KrF, CD = 0.22μm   | 3.3V      | -      | NLM    |
| NLM-ION  | イオン注入 Ion Implantation         | NMOS   | 浅拡散形成（メモリ）                   | As, 30keV, 1E13    | 3.3V      | -      | -      |
| PLM-PH   | フォトリソ Lithography              | PMOS   | LDDパターン形成（メモリ用）            | KrF, CD = 0.22μm   | 3.3V      | -      | PLM    |
| PLM-ION  | イオン注入 Ion Implantation         | PMOS   | 浅拡散形成（メモリ）                   | BF₂, 30keV, 1E13   | 3.3V      | -      | -      |
| SW-DP       | スペーサ堆積（SiN）              | Gate     | LDD保護 / S/D形成のためのスペーサ形成       | LPCVD, SiN, 800Å            | -        | 800Å   | -      |
| SW-ET       | スペーサエッチング（RIE）        | Gate     | アニソトロピックエッチングでスペーサ定義     | RIE                         | -        | -      | -      |
| NLL2-PH     | フォトリソグラフィ               | NMOS S/D | 1.8V NMOS 深拡散領域パターン定義            | KrF                         | 0.18μm   | -      | NLL2   |
| NLL2-ION    | イオン注入                       | NMOS S/D | 1.8V NMOSソース・ドレイン深拡散形成          | As, 40keV, 1E13             | -        | -      | -      |
| PLL2-PH     | フォトリソグラフィ               | PMOS S/D | 1.8V PMOS 深拡散領域パターン定義            | KrF                         | 0.18μm   | -      | PLL2   |
| PLL2-ION    | イオン注入                       | PMOS S/D | 1.8V PMOSソース・ドレイン深拡散形成          | BF₂, 40keV, 1E13            | -        | -      | -      |
| NLM2-PH     | フォトリソグラフィ               | NMOS S/D | 3.3V NMOS 深拡散領域パターン定義            | KrF                         | 0.22μm   | -      | NLM2   |
| NLM2-ION    | イオン注入                       | NMOS S/D | 3.3V NMOSソース・ドレイン深拡散形成          | As, 40keV, 1E13             | -        | -      | -      |
| PLM2-PH     | フォトリソグラフィ               | PMOS S/D | 3.3V PMOS 深拡散領域パターン定義            | KrF                         | 0.22μm   | -      | PLM2   |
| PLM2-ION    | イオン注入                       | PMOS S/D | 3.3V PMOSソース・ドレイン深拡散形成          | BF₂, 40keV, 1E13            | -        | -      | -      |      
| CO-SP | Coスパッタリング | Salicide | 前駆体形成 | - | - | 300Å | - |
| LMP-ANL | サリサイドアニール | Salicide | CoSi形成 | 550℃ 30s | - | - | - |
| CO-ET | エッチング（RIE等） | Salicide | 不要層の除去（パターン転写） | H2SO4系 | - | - | - |
| LMP2-ANL | 相転移アニール | Salicide | CoSi₂形成 | 750℃ 30s | - | - | - |
| F2-DP | ILD堆積 | ILD | 配線前絶縁 | PE-TEOS | - | 6000Å | - |
| F2-CMP | ILD CMP | CMP | 平坦化 | CMP | - | - | - |
| CNT-PH | フォトリソグラフィ（マスク露光） | Via | パターン定義（レジスト形成） | - | 0.24μm | - | CNT |
| CNT-ET | エッチング（RIE等） | Via | 不要層の除去（パターン転写） | - | 0.24μm | - | - |
| TIN-SP   | コンタクトバリアスパッタ         | Via       | バリアメタル形成（W下地）    | DC Sputter, TiN, 300W, Ar | -      | 300Å   | -      |
| CW-DP    | Wデポジション                    | Via       | Wプラグ形成（充填）          | CVD, WF₆                  | -      | 4000Å  | -      |
| CW-CMP   | W CMP                            | CMP       | Wプラグ上の平坦化            | CMP                       | -      | -      | -      |
| TI1-SP      | Tiスパッタ           | Capacitor    | 密着層（Pt下地）          | DC Sputter, 300W, Ar, RT     | -         | 300Å     | -      |
| Pt-SP      | Ptスパッタ           | Capacitor    | 下部電極                  | DC Sputter, 1kW, Ar, RT      | -         | 1500Å    | -      |
| PZT-COT    | PZTスピンコート      | Capacitor    | 強誘電体形成（前駆体）     | Sol-Gel Spin, 3000rpm        | -         | 1000Å    | -      |
| PZT-ANL    | PZTアニール          | Capacitor    | 強誘電性確保（結晶化）     | RTA, 650℃, O₂, 60s           | -         | 結晶化   | -      |
| TI2-SP      | Tiスパッタ           | Capacitor    | 上部電極（Al接続下地）     | DC Sputter, 300W, Ar, RT     | -         | 300Å     | -      |
| CAP-PH     | Capフォトリソ        | Capacitor    | キャパシタパターン定義     | KrF, 248nm, 60mJ/cm²         | 0.35μm    | -        | CAP    |
| CAP-ET     | Capエッチング        | Capacitor    | Pt/PZT/Tiパターン形成     | Ion Milling | 0.35μm | -     | -      |
| ALOX-SP    | AlOxスパッタ         | Capacitor    | PZT保護膜（一次）         | RF Sputter, 400W, Ar/O₂      | -         | 300Å     | -      |
| ALOX-DP    | AlOx ALDデポ         | Capacitor    | 高密度保護膜（最終）       | ALD, 200℃, TMA/H₂O           | -         | 300Å     | -      |
| ALOX-PH    | AlOxフォトリソ       | Capacitor    | 接続開口パターン定義       | KrF, 248nm, 60mJ/cm²         | 0.35μm    | -        | ALOX   |
| ALOX-ET    | AlOxエッチング       | Capacitor    | 接続開口形成               | RIE (BCl₃/Cl₂系)             | 0.35μm    | -        | -      |
| HLX-DP     | ILD-0堆積            | 層間絶縁膜   | Metal-0上絶縁              | PE-TEOS, 400℃                | -         | 6000Å    | -      |
| HLX-PH     | フォトリソグラフィ   | 層間絶縁膜   | Via-0開口パターン定義      | KrF, 248nm, 60mJ/cm²         | 0.24μm    | -        | HLX    |
| HLX-ET     | エッチング（RIE）     | 層間絶縁膜   | Via-0開口形成              | RIE (CHF₃/O₂)                | 0.24μm    | -        | -      |
| TINX-SP    | Ti/TiN バリアスパッタ| バリア        | Wプラグ拡散防止層          | DC/RF Sputter, 2-step        | -         | 300Å     | -      |
| HWX-DP     | Wプラグ堆積（CVD）   | Plug         | Via-0充填                 | W-CVD, WF₆, 400℃             | -         | 5000Å    | -      |
| HWX-CMP    | W CMP                | Plug         | Metal-1接続のための平坦化  | CMP (Slurry: Silica/Alumina) | -         | -        | -      |
| ALA-SP | Metal-1 Al堆積 | 配線層 | セル配線 | - | - | 6000Å | - |
| ALA-PH | フォトリソグラフィ（マスク露光） | 配線層 | パターン定義（レジスト形成） | - | 0.28μm | - | ALA |
| ALA-ET | エッチング（RIE等） | 配線層 | 不要層の除去（パターン転写） | - | 0.28μm | - | - |
| HLA-DP | ILD-1堆積 | 層間絶縁膜 | Metal-1上絶縁 | PE-TEOS | - | 6000Å | - |
| HLA-PH | フォトリソグラフィ（マスク露光） | 層間絶縁膜 | パターン定義（レジスト形成） | RIE+フォト | 0.24μm | - | HLA |
| HLA-ET | エッチング（RIE等） | 層間絶縁膜 | 不要層の除去（パターン転写） | RIE+フォト | 0.24μm | - | - |
| TINA-SP | Ti/TiN バリア | バリア | Via-1バリア | 300Å | - | 300Å | - |
| HWA-DP | Wプラグ堆積（Via-1） | Plug | Metal-2接続 | W-CVD | - | 5000Å | - |
| HWA-CMP | W CMP（Via-1） | Plug | 平坦化 | CMP | - | - | - |
| ALB-SP | Metal-2 Al堆積 | 配線層 | 中間配線 | - | - | 6000Å | - |
| ALB-PH | フォトリソグラフィ（マスク露光） | 配線層 | パターン定義（レジスト形成） | - | 0.35μm | - | ALB |
| ALB-ET | エッチング（RIE等） | 配線層 | 不要層の除去（パターン転写） | - | 0.35μm | - | - |
| HLB-DP | ILD-2堆積 | 層間絶縁膜 | Metal-2上絶縁 | PE-TEOS | - | 6000Å | - |
| HLB-PH | フォトリソグラフィ（マスク露光） | 層間絶縁膜 | パターン定義（レジスト形成） | RIE+フォト | 0.28μm | - | HLB |
| HLB-ET | エッチング（RIE等） | 層間絶縁膜 | 不要層の除去（パターン転写） | RIE+フォト | 0.28μm | - | - |
| TINB-SP | Ti/TiN バリア | バリア | Via-2バリア | 300Å | - | 300Å | - |
| HWB-DP | Wプラグ堆積（Via-2） | Plug | Metal-3接続 | W-CVD | - | 5000Å | - |
| HWB-CMP | W CMP（Via-2） | Plug | 平坦化 | CMP | - | - | - |
| ALC-SP | Metal-3 Al堆積 | 配線層 | グローバル配線 | - | - | 8000Å | - |
| ALC-PH | フォトリソグラフィ（マスク露光） | 配線層 | パターン定義（レジスト形成） | - | 0.5μm | - | ALC |
| ALC-ET | エッチング（RIE等） | 配線層 | 不要層の除去（パターン転写） | - | 0.5μm | - | - |
| HLC-DP | ILD-3堆積 | 層間絶縁膜 | Metal-3上絶縁 | PE-TEOS | - | 6000Å | - |
| HLC-PH | フォトリソグラフィ（マスク露光） | 層間絶縁膜 | パターン定義（レジスト形成） | RIE+フォト | 0.35μm | - | HLC |
| HLC-ET | エッチング（RIE等） | 層間絶縁膜 | 不要層の除去（パターン転写） | RIE+フォト | 0.35μm | - | - |
| TINC-SP | Ti/TiN バリア | バリア | Via-3バリア | 300Å | - | 300Å | - |
| HWC-DP | Wプラグ堆積（Via-3） | Plug | Pad接続 | W-CVD | - | 5000Å | - |
| HWC-CMP | W CMP（Via-3） | Plug | 平坦化 | CMP | - | - | - |
| ALD-SP | Pad用Al堆積 | Pad層 | Bond Pad形成 | - | - | 10000Å | - |
| ALD-PH | フォトリソグラフィ（マスク露光） | Pad層 | パターン定義（レジスト形成） | - | 3.0μm | - | PAD |
| ALD-ET | エッチング（RIE等） | Pad層 | 不要層の除去（パターン転写） | - | 3.0μm | - | - |
| PAD-DP | パッシベーション膜堆積 | 保護膜 | 外部環境保護 | SiN+SiO₂ | - | 8000Å | - |
| PAD-PH | フォトリソグラフィ（マスク露光） | 保護膜 | パターン定義（レジスト形成） | - | 3.0μm | - | PAD |
| PAD-ET | エッチング（RIE等） | 保護膜 | 不要層の除去（パターン転写） | - | 3.0μm | - | - |
| E-TEST | 電気特性評価 | 検査 | Vth/Ioff測定 | 自動テスター | - | - | - |

---

## 🧠 FeRAM特有工程の詳細解説 / Detailed Explanation of Key FeRAM Steps

### 🔽 キャパシタ形成（Pt/PZT/Ti）  
### 🔽 Capacitor Formation (Pt/PZT/Ti)

- **TI1-SP（下部） / TI1-SP (Bottom Layer)**  
  Tiスパッタ。Ptとの密着性を確保するアドヒージョン層（約300Å）。  
  Ti sputtering as an adhesion layer to ensure bonding with Pt (approx. 300Å).

- **Pt-SP**  
  下部電極。高耐久性・導電性を持つPt層（1000〜1500Å）。  
  Bottom electrode using Pt with high durability and conductivity (1000–1500Å).

- **PZT-COT / PZT-ANL**  
  PZT強誘電膜のスピンコートとアニール処理。ペロブスカイト構造への結晶化が必要。  
  Spin coating and annealing of PZT ferroelectric film; crystallization into a perovskite phase is required.

- **TI2-SP（上部） / TI2-SP (Top Layer)**  
  上部電極。配線またはAl層とのバッファとしても機能。  
  Top electrode; also serves as a buffer to wiring or Al layers.

- **結晶配向性の確認 / Crystallographic Orientation Check**  
  上部電極形成後、PZTの(100)または(111)面配向を確認するため、XRD（X線回折）評価を実施。  
  After top electrode formation, XRD (X-ray diffraction) is performed to verify the (100) or (111) orientation of the PZT film
> FeRAM薄膜の結晶性評価については、[XRD解析の基本と応用](./xrd_principle_and_application.md)を参照してください。

- **CAP-PH / CAP-ET**  
  Pt/PZT/Ti構造のパターニング工程。**Ptは化学的エッチングが困難なため、CMPではなくイオンミリング（IBE）などの物理エッチング技術が用いられる。**  
  Patterning of the Pt/PZT/Ti structure. **Since Pt is resistant to chemical etching, CMP is not applicable; physical etching such as ion beam etching (IBE) is typically employed.**

---

### 🔽 保護膜形成（AlOx）  
### 🔽 Protective Layer Formation (AlOx)

- **ALOX-SP / ALOX-DP**  
  スパッタまたはALDによるAlOx保護膜形成。ピンホール制御が信頼性の鍵。  
  AlOx protective layer deposition via sputtering or ALD; pinhole suppression is critical for reliability.

- **ALOX-PH / ALOX-ET**  
  開口形成工程。後続の配線層との電気接続部を形成。  
  Photolithography and etching to expose connection areas for subsequent wiring layers.

---

### 🔽 接続構造（Metal-0〜Via-0）  
### 🔽 Interconnect Structure (Metal-0 to Via-0)

- **HLX-DP**  
  PE-TEOSによるILD-0（層間絶縁膜）堆積。  
  Deposition of ILD-0 (interlayer dielectric) using PE-TEOS.

- **HLX-PH / HLX-ET**  
  Via-0パターニングとエッチングで開口を形成。  
  Lithography and etching to form Via-0 openings.

- **TINX-SP**  
  Ti/TiNスパッタ（約300Å）でバリア層形成。Wプラグとの反応防止。  
  Ti/TiN sputtered barrier layer (~300Å) to prevent interaction with W plug.

- **HWX-DP / HWX-CMP**  
  W-CVDとCMPによるVia-0の形成。キャパシタからMetal-1への電気接続を確立。  
  Formation of Via-0 by W-CVD and CMP; enables electrical connection from capacitor to Metal-1.
  
---

### ⚠️ 特記事項：水素還元によるPZT特性劣化への対策  
### ⚠️ Note: Mitigation of PZT Degradation by Hydrogen Annealing

- **懸念事項 / Concern**  
  FeRAM構造では、**後工程（特に最終水素アニール）における水素還元作用により、PZT膜のヒステリシス特性が劣化（インプリント）する**可能性がある。  
  In FeRAM structures, **hydrogen exposure during backend processes (especially final hydrogen annealing)** can degrade the hysteresis characteristics of the PZT layer (so-called **imprint effect**).

- **対策 / Countermeasure**  
  これを防ぐために、**AlOx保護膜をスパッタ＋ALDの二重構造で形成**し、PZT層を水素雰囲気から隔離する。さらに、**最終の水素シンター工程は本フローから除外**している。  
  To prevent this issue, **a dual-layer AlOx protective film (sputtering + ALD)** is employed to isolate the PZT layer from hydrogen atmosphere. Moreover, **final hydrogen sintering is intentionally excluded** from this process flow.

### ✅ 改善事項：HfZrO₂採用による水素工程対応性の向上  
### ✅ Improvement: Enhanced Hydrogen Process Compatibility by Adopting HfZrO₂

**PZT型FeRAM**では、**水素還元**により特性劣化が生じるため、**保護膜形成**や**水素アニールの回避**が必要だった。  
In **PZT-based FeRAM**, performance degradation caused by **hydrogen reduction** necessitated the use of **protective barrier films** and **exclusion of hydrogen annealing** from the backend process.

一方、**HfZrO₂系FeRAM/FeFET**は**水素耐性に優れ**、**CMOS準拠の420 °C水素シンター**も工程に含めることが可能であり、  
プロセス整合性と量産性が**大幅に改善**される。  
In contrast, **HfZrO₂-based FeRAM/FeFET** offers **excellent hydrogen resistance**, allowing inclusion of **standard 420 °C hydrogen sintering** in the process flow, resulting in **significant improvements in CMOS compatibility and manufacturability**.

👉 詳細は[こちらの技術ノート](../../d_chapter1_memory_technologies/doc_FeRAM/hfo2_h2_compat.md)を参照。  
👉 For details, see [this technical note](../../d_chapter1_memory_technologies/doc_FeRAM/hfo2_h2_compat.md).

---

### 📘 FeRAM / 薄膜ピエゾ特性評価（ヒステリシス・変位・DBLI測定）  
**FeRAM / Thin-Film Piezoelectric Evaluation Principles (Hysteresis, Displacement, DBLI)**  
👉 [feram_piezo_evaluation_principles.md](./feram_piezo_evaluation_principles.md)

- ✅ **FeRAMのヒステリシス特性**（Pm, Pr, Vc）と **PUND法** の原理解説  
  Explanation of **ferroelectric hysteresis loops**  
  *(Pm: maximum polarization, Pr: remanent polarization, Vc: coercive voltage)*  
  and the **PUND (Positive-Up-Negative-Down) measurement method**.

- ✅ **PZTアクチュエータのバタフライカーブ**と**DBLI法による変位評価**  
  **Butterfly curve** (voltage–displacement characteristics) of PZT actuators,  
  and displacement evaluation using the **DBLI (Double Beam Laser Interferometry)** method.

---

### 📄 0.18μm CMOS Device Parameter  
👉 [0.18um_etests_summary_unified.md](../../chapter3_process_evolution/docs/0.18um_etests_summary_unified.md)

本資料では、0.18μm CMOSプロセスにおける **E-test評価パラメータ** を用いて、  
**1.8V / 3.3V / 5.0V** 各動作電圧デバイスの特性比較を行っています。  
This document compares **device characteristics** for **1.8V / 3.3V / 5.0V CMOS devices**,  
based on key **E-test parameters** such as threshold voltage, saturation current,  
transconductance, leakage current, breakdown voltage, and subthreshold slope.

---

## 🔗 関連教材リンク / Related Links

- 🔬 **[0.18μm CMOSロジックプロセス](../../chapter3_process_evolution/docs/0.18um_Logic_ProcessFlow.md)**  
  0.18μm CMOS logic process flow (educational model)

- 🔬 **[0.18μmCMOS 1.8V/3.3V/5V混載フロントエンドプロセス](../../chapter3_process_evolution/docs/0.18um_1.8V_3.3V_5V.md)**  
  0.18μm CMOS 1.8V/3.3V/5V frontend process flow (educational model)

- 📐 **[MOSトランジスタの特性と信頼性](../../chapter4_mos_characteristics/)**  
  MOS transistor characteristics and reliability

- 💾 **[メモリ技術： SRAM / DRAM / FeRAM / MRAM / 3DNAND ](../../d_chapter1_memory_technologies/)**  
  Memory technologies: FeRAM / ReRAM / MRAM

---

## 📝 補足 / Notes

- PZT膜のZr/Ti比と焼成条件は、スイッチング特性・保持特性に大きく影響。  
  Zr/Ti ratio and annealing conditions of the PZT film greatly affect switching and retention properties.

- AlOx膜の品質（密度・膜厚均一性）は長期信頼性に直結。  
  Quality of AlOx film (density and thickness uniformity) directly impacts long-term reliability.

---
