{
 "cells": [
  {
   "cell_type": "markdown",
   "id": "99101bd6",
   "metadata": {},
   "source": [
    "# **Logbook es. 09**\n",
    "\n",
    "## **Introduzione**\n",
    "\n",
    "Con questa esperienza si vuole lavorare sulla logica sequenziale, in particolare operando sui flip flop e registri a scorrimento, i quali verrano infine utilizzati per assemblare un generatore di numeri pseudocasuali sul quale ci si concentrerà per studiarne il periodo di generazione."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "3f61d8ba",
   "metadata": {},
   "source": [
    "\n",
    "## Task 1 — HEF4013: piedinatura e funzioni dei pin\n",
    "**Obiettivi**\n",
    "- Identificare e descrivere tutti i pin del CD4013 (due D flip‑flop);\n",
    "- Definire la configurazione \"normale\" di SET e RESET (nessun ingresso flottante).\n",
    "\n",
    "<img src=\"piedinatura_HEF4013.png\" alt=\"piedinatura HEF4013\" width=\"600\"/>\n",
    "\n",
    "*Figura 1: Piedinatura del circuito integrato CD4013, contenente due flip‑flop D (pag. 3 del datasheet)*\n",
    "\n",
    "Il CD4013 possiede due ingressi speciali, **SET** e **RESET**, detti *asincroni* perché agiscono indipendentemente dal clock.  \n",
    "Questo significa che, quando uno di essi viene attivato, il flip-flop cambia stato subito, senza aspettare un fronte di salita del segnale di clock.\n",
    "\n",
    "Il loro comportamento è il seguente:\n",
    "\n",
    "| SET | RESET | Azione sul flip-flop | Spiegazione |\n",
    "|:---:|:---:|:------------------------|:-------------|\n",
    "| 0 | 0 | Funzionamento normale | Il flip-flop copia l’ingresso **D → Q** solo al fronte di salita del clock. |\n",
    "| 1 | 0 | Forzatura di **Q = 1** | Il flip-flop viene “settato” immediatamente, indipendentemente da D e CLK. |\n",
    "| 0 | 1 | Forzatura di **Q = 0** | Il flip-flop viene “resettato” immediatamente, indipendentemente da D e CLK. |\n",
    "| 1 | 1 | Stato proibito | Entrambe le uscite (**Q** e **Q̅**) diventano alte e il circuito perde coerenza. |\n",
    "\n",
    "Conclusione:\n",
    "- Per il funzionamento normale del flip-flop (come divisore o registro), entrambi **SET** e **RESET devono essere tenuti a livello logico basso (0 V)**.  \n",
    "- Questo evita attivazioni indesiderate e garantisce che il dispositivo risponda solo ai fronti di clock.  \n",
    "- Lasciare questi pin “flottanti” porta a comportamenti casuali, perché il chip potrebbe interpretarli come 0 o 1 a seconda del rumore elettrico."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "6e79e213",
   "metadata": {},
   "source": [
    "## Task 2 — Divisore di frequenza /2 con HEF4013\n",
    "**Obiettivi**\n",
    "- Realizzare il divisore di frequenza per due e collegare l’ingresso CLK ad un segnale di clock realizzato generando un’onda quadra sul canale W1, compresa tra 0 e 5 V, di frequenza a piacere;\n",
    "- Misurare sia il clock che l’uscita del circuito tramite Ch1 e Ch2, dimostrando la corretta operazione del divisore;\n",
    "- Annotare la configurazione utilizzata.\n",
    "\n",
    "<img src=\"schema_divisore2.png\" alt=\"schema divisore HEF4013\" width=\"400\"/>\n",
    "\n",
    "*Figura 2: Schema del divisore di frequenza per 2 con CD4013.*\n",
    "\n",
    "<img src=\"circuito-divisore_realizzato.png\" alt=\"circuito realizzato\" width=\"400\"/>\n",
    "\n",
    "*Figura 3: Foto del circuito del divisore di frequenza per 2 realizzato su breadboard.*\n",
    "\n",
    "Per procedere all'acquisizione dei segnali, abbiamo usato $\\texttt{dac+adc.ipynb}$ con i seguenti parametri di acquisizione:\n",
    "\n",
    "- Ampiezza W1: 2.5 V;\n",
    "- Offset W1: 2.5 V; \n",
    "- Frequenza W1: 10 Hz;\n",
    "- Alimentazione: 5 V.\n",
    "\n",
    "e la configurazione normale riportata nel Task 1 (SET e RESET a 0 V).\n",
    "\n",
    "Di seguito, il risultato ottenuto:\n",
    "\n",
    "<img src=\"fmezzi_divider_task2_es09.png\" Width = 500>\n",
    "\n",
    "*Figura 4: Ch1 e Ch2 del divisore di frequenza per 2.*\n",
    "\n",
    "Concludiamo dunque la coerenza con la teoria."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "fda5751c",
   "metadata": {},
   "source": [
    "### **Task 3**\n",
    "\n",
    "<img src=\"schema_divisore_freq_task3.png\" alt=\"schema divisore frequenza con 2 flip flop\" width=\"400\"/>\n",
    "\n",
    "*Figura 5: Schema di un divisore in frequenza costruito utilizzando 2 flip flop.*\n",
    "\n",
    "Obiettivi:\n",
    "\n",
    "1. Ricostruire tabella di verità e diagramma di stato del circuito riportato sopra.\n",
    "\n",
    "2. Descrivere l'evoluzione temporale di ognuna delle 4 configurazioni possibili del circuito (00, 01, 10, 11), dopo un ciclo di CLOCK.\n",
    "\n",
    "3. Tracciare il diagramma temporale atteso includendo tutti i segnali rilevanti del circuito.\n",
    "\n",
    "\n",
    "Inizio notando che il segnale di clock è il medesimo per entrambe i flip-flop, quindi il circuito è sincrono; procedo poi riportando la tabella di verità del circuito:\n",
    "\n",
    "| Stato n | $IN = \\overline{Q_1^n \\cdot Q_2^n}$ | Stato n+1 | $OUT = Q_2^{n+1}$ |\n",
    "|:---:|:---:|:---:|:---:|\n",
    "| 00 | 1 | 10 | 0 |\n",
    "| 10 | 1 | 11 | 1 |\n",
    "| 01 | 1 | 10 | 0 |\n",
    "| 11 | 0 | 01 | 1 |\n",
    "\n",
    "Il modo in cui il circuito opera è il seguente: quando il segnale di clock sale il bit memorizzato nel primo flip-flop viene sovrascritto dal bit in uscita dal NAND dato dal NAND dei due vecchi bit memorizzati nello stato n del circuito. Contemporaneamente, il bit nel primo flip-flop passa al secondo che viene sovrascritto e quindi perso definitivamente. Lo stato finale è quindi dato dal bit ottenuto operando un NAND sui due precedenti e dal vecchio immagazzinato nel flip-flop, che passa al secondo.\n",
    "\n",
    "Lo schema di stato riportato sopra mostra come il circuito trasformi lo stato 00 in 10, 10 in 11, 11 in 01 ed infine 01 in 10, senza mai tornare allo stato 00.\n",
    "\n",
    "Di seguito si riporta un diagramma temporale del circuito dove si viasualizza l'uscita $Q_2$ ed il segnale di clock:\n",
    "\n",
    "<img src=\"freq_divider_terzi_sim.png\" alt=\"simulazione divisore f/3\" width=\"800\"/>\n",
    "\n",
    "*Figura 6: Simulazione del diagramma temporale del circuito in esame (assumendo che esso non assuma lo stato 00). Notare il duty cycle dell'output pari a 66.6%*\n",
    "\n",
    "Si vede dalla simulazione sopra che il circuito si comporta come un divisore in frequenza, in particolare l'output ha frequenza pari ad un terzo della frequenza del segnale di clock, mi aspetto di ritrovare tale comportamento nell'osservazione sperimentale del circuito.\n",
    "\n",
    "\n",
    "* PER TASK 1-4: configurazione usata dal chip SET = RESET = 0 per avere una configurazione di \"HOLD\".\n"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "291f92d1",
   "metadata": {},
   "source": [
    "### **Task 4**\n",
    "\n",
    "Obiettivo:\n",
    "\n",
    "1. Realizzare il circuito usando uno dei NAND dell’integrato CD4011 e verificare sperimentalmente la correttezza del diagramma temporale ricavato nel precedente esercizio.\n",
    "\n",
    "2.  Riassumere i risultati in una misura Divisori.pdf in cui mostrare l’evoluzione temporale del clock e dell’uscita dei due divisori di frequenza.\n",
    "\n",
    "Il CA4013 è stato mantenuto nella stessa configurazione dei canali SET e RESET, quella utilizzata nel task 2. Doi seguito l'immagine del circuito costruito in lab:\n",
    "\n",
    "<img src=\"circuito_task4_lab.jpg\" alt=\"divisore in frequenza terzi in lab\" width=\"400\"/>\n",
    "\n",
    "*Figura 7: Circuito divisore in frequenza del task 3 montato in lab.*\n",
    "\n",
    "Si sono misurati clock ed output in contemporanea ottenendo la seguente acquisizione:\n",
    "\n",
    "<img src=\"fterzi_divider_task4_es09.png\" alt=\"misura uscita divisore in frequenza\" width=\"800\"/>\n",
    "\n",
    "*Figura 8: Misura di segnale di clock ed uscita del divisore in lab. Sono state utilizzate alimentazioni a 0 V e 5 V, in accordo con le specifiche del CA4013 utilizzato.*\n",
    "\n",
    "Come si vede è i perfetto accordo con la simulazione riportata al task precedente."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "01df42cd",
   "metadata": {},
   "source": [
    "## Task 5 — MC14557: registro a scorrimento a lunghezza variabile\n",
    "**Obiettivi**\n",
    "- Identificare pin, piedinatura e modalità di configurazione della lunghezza **n** (selettori Lx).\n",
    "- Spiegare in ≤2 frasi il principio di funzionamento del dispositivo.\n",
    "\n",
    "<img src=\"piedinatura_MC14557.png\" alt=\"piedinatura MC14557\" width=\"600\"/>\n",
    "\n",
    "*Figura 9: Piedinatura del circuito integrato MC14557 (pag. 3 del datasheet)*\n",
    "\n",
    "### Significato dei pin principali\n",
    "\n",
    "| Pin | Nome | Funzione |\n",
    "|:---:|:------|:-----------|\n",
    "| 1 | L2 | Selettore lunghezza (2 bit) |\n",
    "| 2 | L1 | Selettore (1 bit) |\n",
    "| 3 | RESET | Reset asincrono |\n",
    "| 4 | CLOCK | Clock del registro |\n",
    "| 5 | CE | Clock Enable (attivo basso) |\n",
    "| 6 | B | Ingresso seriale B |\n",
    "| 7 | A | Ingresso seriale A |\n",
    "| 8 | VSS | Massa (0 V)|\n",
    "| 9 | A/B SEL | Selettore ingresso A o B |\n",
    "| 10 | Q | Uscita seriale |\n",
    "| 11 | Q̅ | Uscita invertita |\n",
    "| 12–15 | L32–L4 | Selettori di lunghezza (32, 16, 8, 4 bit) |\n",
    "| 16 | VDD | Alimentazione (+5 V) |\n",
    "\n",
    "\n",
    "### Interpretazione del diagramma logico (Fig. 1 – datasheet pag. 2)\n",
    "\n",
    "<img src=\"logic_diagram.png\" alt=\"diagramma a blocchi MC14557\" width=\"600\"/>\n",
    "\n",
    "*Figura 10: Diagramma a blocchi del MC14557 (Fig. 1 del datasheet, pag. 2).*\n",
    "\n",
    "Il diagramma mostra **sei blocchi di shift register** (da 1, 2, 4, 8, 16 e 32 bit) collegati in cascata tramite commutatori controllati dagli ingressi **L1, L2, L4, L8, L16, L32**.  \n",
    "Quando un ingresso $L_n$ è a livello alto (= 1), quel blocco viene inserito nel percorso del registro; se basso, viene bypassato.\n",
    "\n",
    "L’**ingresso seriale A/B** alimenta la prima cella, e ad ogni **fronte di salita del clock** il contenuto di ogni cella si sposta verso destra fino all’uscita **Q**, con possibilità di selezionare la lunghezza complessiva come:\n",
    "\n",
    "$$n = 1 + (L1 + 2L2 + 4L4 + 8L8 + 16L16 + 32L32)$$"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "106ccf12",
   "metadata": {},
   "source": [
    "### **Task 6**\n",
    "\n",
    "Obiettivo:\n",
    "\n",
    "1. Collegare il registro di scorrimento ad Analog Discovery 2 e verificare quanto tempo un’onda quadra (W2) impiega a propagare dall’ingresso A all’uscita Q.\n",
    "\n",
    "2. Misurare il ritardo fra Ch1 e Ch2 in configurazione n = 64, 48, 32 e 16 bit e verificare la consistenza con il periodo di clock scelto.\n",
    "\n",
    "Si sono scelte le seguenti configurazioni per i pin del MC14557:\n",
    "\n",
    "* RESET = 0.\n",
    "\n",
    "* CE = 0.\n",
    "\n",
    "* A/B = 1, in modo da selezionare l'ingresso A come input.\n",
    "\n",
    "* I selettori di lunghezza sono stati collegati adoc per ogni configurazione del cip studiata.\n",
    "\n",
    "<img src=\"valori_log_ingressi_MC_task6.png\" alt=\"schema divisore frequenza con 2 flip flop\" width=\"800\"/>\n",
    "\n",
    "*Figura 11: Tabelle logiche per le varie configurazioni in cui operare con il  MC14557.*\n",
    "\n",
    "Si è scelto di collegare il segnale W2 a A/B, sulla base di quanto riportato nella prima e seconda riga della tabella di verità sulla sinistra: scegliendo A come ingresso, pongo A/B SELECT a 1, così che Q riproducesse A.\n",
    "\n",
    "Al fine di configurare il registro con un dato numero di bit (64, 48, 32, 16), ci si è invece rifatti alla tabella sulla destra, dove sono riportate le configurazioni dei selettori di lunghezza del registro necessarie per avere un certo numero di bit.\n",
    "\n",
    "Notare come, per avere un determinato numero di bit, bisogna imposatre i selettori di lunghezza in modo che formino un numero binario il cui valore corrispettivo in decimale è \"numero di bit desiderato\" - 1.\n",
    "\n",
    "Nota: per generare i segnali di clock e di ingresso con W1 e W2 si è avuto cura di sincronizzare i due generatori come consigliato nella scheda:\n",
    "\n",
    "wgen.w1.sync()\n",
    "\n",
    "wgen.w2.start()\n",
    "\n",
    "* CONFIGURAZIONE A 16 BIT.\n",
    "\n",
    "<img src=\"reg_scorr_16bit.jpg\" alt=\"config MC14557 16 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura 12: Registro a scorrimento con  MC14557 configurato a 16 bit. Le alimentazioni del chip sono le stesse utlizzate nel task 4 ed anche le loro posizioni sui rail sono rimaste invariate (unica eccezione: il rail tutto a sinistra è stato collegato con la massa, cioè alimentazione a 0 V, mentre il rail tutto a destra con l'alimentazione a 5 V), notare, infine, che il chip è ribaltato (sinistra -> destra, alto -> basso) rispetto a quanto riportato nel relativo datasheet.*\n",
    "\n",
    "I segnali di ingresso ed uscita misurati sono riportati di seguito:\n",
    "\n",
    "<img src=\"reg_scorr_16bit.png\" alt=\"misura config 16 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura 13: Misura di ingresso ed uscita di registro a scorrimento configurato a 16 bit.*\n",
    "\n",
    "Dall'immagine si misura uno sfasamento tra ingresso ed uscita di circa $\\Delta t \\simeq 0.080 s$\n",
    "\n",
    "* CONFIGURAZIONE A 32 BIT.\n",
    "\n",
    "<img src=\"reg_scorr_32bit.jpg\" alt=\"config MC14557 32 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura 14: Registro a scorrimento con  MC14557 configurato a 32 bit.*\n",
    "\n",
    "I segnali di ingresso ed uscita misurati sono riportati di seguito:\n",
    "\n",
    "<img src=\"reg_scorr_32bit.png\" alt=\"misura config 32 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura 15: Misura di ingresso ed uscita di registro a scorrimento configurato a 32 bit.*\n",
    "\n",
    "Dall'immagine si misura uno sfasamento tra ingresso ed uscita di circa $\\Delta t \\simeq 0.040 s$\n",
    "\n",
    "* CONFIGURAZIONE A 48 BIT.\n",
    "\n",
    "<img src=\"reg_scorr_48bit.jpg\" alt=\"config MC14557 48 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura 16: Registro a scorrimento con  MC14557 configurato a 48 bit.*\n",
    "\n",
    "I segnali di ingresso ed uscita misurati sono riportati di seguito:\n",
    "\n",
    "<img src=\"reg_scorr_48bit.png\" alt=\"misura config 48 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura 17: Misura di ingresso ed uscita di registro a scorrimento configurato a 48 bit.*\n",
    "\n",
    "Dall'immagine si misura uno sfasamento tra ingresso ed uscita di circa $\\Delta t \\simeq 0.040 s$\n",
    "\n",
    "* CONFIGURAZIONE A 64 BIT.\n",
    "\n",
    "<img src=\"reg_scorr_64bit.jpg\" alt=\"config MC14557 64 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura 18: Registro a scorrimento con  MC14557 configurato a 64 bit.*\n",
    "\n",
    "I segnali di ingresso ed uscita misurati sono riportati di seguito:\n",
    "\n",
    "<img src=\"reg_scorr_64bit.png\" alt=\"misura config 64 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura 19: Misura di ingresso ed uscita di registro a scorrimento configurato a 64 bit.*\n",
    "\n",
    "Dall'immagine si misura uno sfasamento tra ingresso ed uscita di circa $\\Delta t \\simeq 0.080 s$\n",
    "\n",
    "Per tutti i casi trattati sopra la frequenza del clock è stata impostata a 50 Hz, mentre quella di ingresso (e quindi anche uscita) a 5 Hz, il periodo del clock è quindi $1/50 \\approx 0.02$ ed in effetti i delay misurati sono sempre un multiplo di 2 di 0.02, in accordo con il funzionamento del registro a scorrimento."
   ]
  },
  {
   "cell_type": "markdown",
   "id": "807f7ec2",
   "metadata": {},
   "source": [
    "### **Task 7**\n",
    "\n",
    "Obiettivo: Collegare l’uscita Q di MC14557 all’ingresso D di uno dei due flip-flop contenuti in CD4013, e realizzare un registro a (n + 1) bit. Collegare entrambe gli integrati al segnale CLK e verificare semplicemente se il segnale del W2 ora propaga fino all’uscita del flip-flop D, ossia che se A viene impostato ad un livello logico alto (basso) allora dopo qualche ciclo di clock l’uscita Q di CD4013 diventa alta (bassa).\n",
    "\n",
    "<img src=\"circuito_task7.jpg\" alt=\"registro a n+1 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura 20: Registro a scorrimento a 16 + 1 bit realizzato in lab.*\n",
    "\n",
    "I segnali raccolti (mantenendo tutti gli altri parametri oltre ai selettori di lunghezza uguali al caso precedente) sono:\n",
    "\n",
    "<img src=\"reg_scorr_16plus1bit_task7.png\" alt=\"segnali osservati\" width=\"800\"/>\n",
    "\n",
    "*Figura 21: Registro a scorrimento a 16 + 1 bit realizzato in lab.*\n",
    "\n",
    "Si può vedere dall'immagine che il segnale è analogo a quelli raccolti nel task precedente con uno sfasamento pari ad un multiplo di 2 di 0.02 s, periodo del clock. Nel caso presente si misura uno sfasamento pari a circa $ \\Delta t \\simeq 0.080 s $"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "2ccfdb2c",
   "metadata": {},
   "source": [
    "# Homework 1 – Sequenze di bit generate dal circuito pseudocasuale (MC14557 + CD4013)\n",
    "\n",
    "## Obiettivi\n",
    "- Calcolare teoricamente le sequenze di bit generate dal generatore del Task 8, per **n = 1 → 5**;  \n",
    "- Verificare la periodicità attesa e confrontarla con la misura reale (plottando le forme d'onda attese nei vari casi e annotando il periodo di ripetizione).  \n",
    "\n",
    "Il generatore di bit pseudocasuali è formato da:\n",
    "- un **registro MC14557B** configurato a lunghezza *n* (da 1 a 5 bit nel nostro caso);\n",
    "- un **flip-flop D del CD4013**, che estende la lunghezza totale a *n + 1 bit*;\n",
    "- una **porta XOR** che calcola il feedback come `f = Q(MC14557) ⊕ Q(CD4013)`.\n",
    "\n",
    "Per ogni valore di n (da 1 a 5) ⇒ *m = n + 1*.  \n",
    "Il numero massimo di stati possibili, escluso 000…0, è:\n",
    "\n",
    "$$L_\\text{max} = 2^{m} - 1$$\n",
    "\n",
    "La sequenza viene calcolata iterando la regola di aggiornamento XOR fino a quando si ritorna allo stato iniziale (1…1 nel nostro caso).\n",
    "\n",
    "\n",
    "# Task 8 — Tabelle stati e cicli\n",
    "\n",
    "## n = 1  →  m = 2\n",
    "**Tabella stato → XOR → stato successivo → OUT (Q4013)**\n",
    "\n",
    "| Stato n | XOR | Stato n+1 | OUT |\n",
    "|:--:|:--:|:--:|:--:|\n",
    "| 01 | 1 | 10 | 0 |\n",
    "| 10 | 1 | 11 | 1 |\n",
    "| 11 | 0 | 01 | 1 |\n",
    "\n",
    "**Ciclo (periodo = 3):** 01 → 10 → 11 → 01  \n",
    "**Sequenza OUT:** 0 1 1 (o la permutazione - 1 1 0 - a partire dallo stato 11, valida in ogni caso successivo)\n",
    "\n",
    "---\n",
    "\n",
    "## n = 2  →  m = 3\n",
    "**Tabella stato → XOR → stato successivo → OUT**\n",
    "\n",
    "| Stato n | XOR | Stato n+1 | OUT |\n",
    "|:--:|:--:|:--:|:--:|\n",
    "| 000 | 0 | 000 | 0 |\n",
    "| 001 | 1 | 100 | 0 |\n",
    "| 010 | 1 | 101 | 1 |\n",
    "| 011 | 0 | 001 | 1 |\n",
    "| 100 | 0 | 010 | 0 |\n",
    "| 101 | 1 | 110 | 0 |\n",
    "| 110 | 1 | 111 | 1 |\n",
    "| 111 | 0 | 011 | 1 |\n",
    "\n",
    "**Ciclo (periodo = 7):** 111 → 011 → 001 → 100 → 110 → 010 → … (torna a 111)  \n",
    "**Sequenza OUT (da 111):** 1 1 1 0 0 1 0 \n",
    "\n",
    "---\n",
    "\n",
    "## n = 3  →  m = 4\n",
    "**Tabella stato → XOR → stato successivo → OUT**\n",
    "\n",
    "| Stato n | XOR | Stato n+1 | OUT |\n",
    "|:--:|:--:|:--:|:--:|\n",
    "| 0000 | 0 | 0000 | 0 |\n",
    "| 0001 | 1 | 1000 | 0 |\n",
    "| 0010 | 1 | 1001 | 1 |\n",
    "| 0011 | 0 | 0001 | 1 |\n",
    "| 0100 | 0 | 0010 | 0 |\n",
    "| 0101 | 1 | 1010 | 0 |\n",
    "| 0110 | 1 | 1011 | 1 |\n",
    "| 0111 | 0 | 0011 | 1 |\n",
    "| 1000 | 0 | 0100 | 0 |\n",
    "| 1001 | 1 | 1100 | 0 |\n",
    "| 1010 | 1 | 1101 | 1 |\n",
    "| 1011 | 0 | 0101 | 1 |\n",
    "| 1100 | 0 | 0110 | 0 |\n",
    "| 1101 | 1 | 1110 | 0 |\n",
    "| 1110 | 1 | 1111 | 1 |\n",
    "| 1111 | 0 | 0111 | 1 |\n",
    "\n",
    "**Ciclo (periodo = 15):** a partire da 1111 si percorrono tutti i 15 stati non nulli e si ritorna a 1111.  \n",
    "**Sequenza OUT (da 1111):** 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0\n",
    "\n",
    "> Nota: gli stati sono scritti in ordine di visita nel ciclo principale. Per n = 3 si osserva il periodo massimo $2^{4}-1 = 15$. Cosa diversa si osserva, per esempio, con n = 4\n",
    "\n",
    "---\n",
    "\n",
    "## n = 4  →  m = 5\n",
    "**Ciclo:** la dinamica **non** visita tutti i 31 stati non nulli; lo spazio degli stati si **spezza in più sottocicli disgiunti**.  \n",
    "Partendo da `11111` si entra in uno dei sottocicli (il massimale); altri insiemi di stati formano **altri cicli chiusi** non comunicanti.  \n",
    "\n",
    "| Stato n | XOR | Stato n+1 | OUT |\n",
    "|:--:|:--:|:--:|:--:|\n",
    "| 00000 | 0 | 00000 | 0 |\n",
    "| 00001 | 1 | 10000 | 0 |\n",
    "| 00010 | 1 | 10001 | 1 |\n",
    "| 00011 | 0 | 00001 | 1 |\n",
    "| 00100 | 0 | 00010 | 0 |\n",
    "| 00101 | 1 | 10010 | 0 |\n",
    "| 00110 | 1 | 10011 | 1 |\n",
    "| 00111 | 0 | 00011 | 1 |\n",
    "| 01000 | 0 | 00100 | 0 |\n",
    "| 01001 | 1 | 10100 | 0 |\n",
    "| 01010 | 1 | 10101 | 1 |\n",
    "| 01011 | 0 | 00101 | 1 |\n",
    "| 01100 | 0 | 00110 | 0 |\n",
    "| 01101 | 1 | 10110 | 0 |\n",
    "| 01110 | 1 | 10111 | 1 |\n",
    "| 01111 | 0 | 00111 | 1 |\n",
    "| 10000 | 0 | 01000 | 0 |\n",
    "| 10001 | 1 | 11000 | 0 |\n",
    "| 10010 | 1 | 11001 | 1 |\n",
    "| 10011 | 0 | 01001 | 1 |\n",
    "| 10100 | 0 | 01010 | 0 |\n",
    "| 10101 | 1 | 11010 | 0 |\n",
    "| 10110 | 1 | 11011 | 1 |\n",
    "| 10111 | 0 | 01011 | 1 |\n",
    "| 11000 | 0 | 01100 | 0 |\n",
    "| 11001 | 1 | 11100 | 0 |\n",
    "| 11010 | 1 | 11101 | 1 |\n",
    "| 11011 | 0 | 01101 | 1 |\n",
    "| 11100 | 0 | 01110 | 0 |\n",
    "| 11101 | 1 | 11110 | 0 |\n",
    "| 11110 | 1 | 11111 | 1 |\n",
    "| 11111 | 0 | 01111 | 1 |\n",
    "\n",
    "Ciclo principale: 11111 → 01111 → 00111 → 00011 → 00001 → 10000 → 01000 → 00100 → 00010 → 10001 → 11000 → 01100 → 00110 → 10011 → 01001 → 10100 → 01010 → 10101 → 11010 → 11101 → 11110 → 11111\n",
    "\n",
    "**Sequenza OUT (da 11111):** 1 1 1 1 1 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0\n",
    "\n",
    "Gli altri sottocicli sono:\n",
    "\n",
    "00101 → 10010 → 11001 → 11100 → 01110 → 10111 → 01011 → 00101\n",
    "\n",
    "01101 → 10110 → 11011 → 01101\n",
    "\n",
    "\n",
    "---\n",
    "\n",
    "## n = 5  →  m = 6\n",
    "**Tabella di stato**\n",
    "\n",
    "| State n | XOR | State n + 1 | OUT |\n",
    "|---------|-----|--------------|-----|\n",
    "| 000000 | 0 | 000000 | 0 |\n",
    "| 000001 | 1 | 100000 | 0 |\n",
    "| 000010 | 1 | 100001 | 1 |\n",
    "| 000011 | 0 | 000001 | 1 |\n",
    "| 000100 | 0 | 000010 | 0 |\n",
    "| 000101 | 1 | 100010 | 0 |\n",
    "| 000110 | 1 | 100011 | 1 |\n",
    "| 000111 | 0 | 000011 | 1 |\n",
    "| 001000 | 0 | 000100 | 0 |\n",
    "| 001001 | 1 | 100100 | 0 |\n",
    "| 001010 | 1 | 100101 | 1 |\n",
    "| 001011 | 0 | 000101 | 1 |\n",
    "| 001100 | 0 | 000110 | 0 |\n",
    "| 001101 | 1 | 100110 | 0 |\n",
    "| 001110 | 1 | 100111 | 1 |\n",
    "| 001111 | 0 | 000111 | 1 |\n",
    "| 010000 | 0 | 001000 | 0 |\n",
    "| 010001 | 1 | 101000 | 0 |\n",
    "| 010010 | 1 | 101001 | 1 |\n",
    "| 010011 | 0 | 001001 | 1 |\n",
    "| 010100 | 0 | 001010 | 0 |\n",
    "| 010101 | 1 | 101010 | 0 |\n",
    "| 010110 | 1 | 101011 | 1 |\n",
    "| 010111 | 0 | 001011 | 1 |\n",
    "| 011000 | 0 | 001100 | 0 |\n",
    "| 011001 | 1 | 101100 | 0 |\n",
    "| 011010 | 1 | 101101 | 1 |\n",
    "| 011011 | 0 | 001101 | 1 |\n",
    "| 011100 | 0 | 001110 | 0 |\n",
    "| 011101 | 1 | 101110 | 0 |\n",
    "| 011110 | 1 | 101111 | 1 |\n",
    "| 011111 | 0 | 001111 | 1 |\n",
    "| 100000 | 0 | 010000 | 0 |\n",
    "| 100001 | 1 | 110000 | 0 |\n",
    "| 100010 | 1 | 110001 | 1 |\n",
    "| 100011 | 0 | 010001 | 1 |\n",
    "| 100100 | 0 | 010010 | 0 |\n",
    "| 100101 | 1 | 110010 | 0 |\n",
    "| 100110 | 1 | 110011 | 1 |\n",
    "| 100111 | 0 | 010011 | 1 |\n",
    "| 101000 | 0 | 010100 | 0 |\n",
    "| 101001 | 1 | 110100 | 0 |\n",
    "| 101010 | 1 | 110101 | 1 |\n",
    "| 101011 | 0 | 010101 | 1 |\n",
    "| 101100 | 0 | 010110 | 0 |\n",
    "| 101101 | 1 | 110110 | 0 |\n",
    "| 101110 | 1 | 110111 | 1 |\n",
    "| 101111 | 0 | 010111 | 1 |\n",
    "| 110000 | 0 | 011000 | 0 |\n",
    "| 110001 | 1 | 111000 | 0 |\n",
    "| 110010 | 1 | 111001 | 1 |\n",
    "| 110011 | 0 | 011001 | 1 |\n",
    "| 110100 | 0 | 011010 | 0 |\n",
    "| 110101 | 1 | 111010 | 0 |\n",
    "| 110110 | 1 | 111011 | 1 |\n",
    "| 110111 | 0 | 011011 | 1 |\n",
    "| 111000 | 0 | 011100 | 0 |\n",
    "| 111001 | 1 | 111100 | 0 |\n",
    "| 111010 | 1 | 111101 | 1 |\n",
    "| 111011 | 0 | 011101 | 1 |\n",
    "| 111100 | 0 | 011110 | 0 |\n",
    "| 111101 | 1 | 111110 | 0 |\n",
    "| 111110 | 1 | 111111 | 1 |\n",
    "| 111111 | 0 | 011111 | 1 |\n",
    "\n",
    "**Sequenza OUT (da 111111):** 111111000001000011000101001111010001110010010110111011001101010\n",
    "\n",
    "---\n",
    "\n",
    "## Riepilogo cicli e periodi \n",
    "| n | m = n+1 | Stato iniziale | Sequenza teorica (da Q del CD4013) | Periodo teorico $L_{teo}$ |\n",
    "|:--:|:--:|:-----------------|:--------------------------------------|:----------------:|\n",
    "| 1 | 2 | 11 | 1 1 0 | 3 |\n",
    "| 2 | 3 | 111 | 1 1 0 1 1 1 1 | 7 |\n",
    "| 3 | 4 | 1111 | 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 | 15 |\n",
    "| 4 | 5 | 11111 | 1 1 1 1 1 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 | 21 |\n",
    "| 5 | 6 | 111111 | 111111000001000011000101001111010001110010010110111011001101010 | 63 |\n",
    "\n",
    "\n",
    "Si osserva che:\n",
    "- ogni sequenza presenta un periodo pari a $2^{m}-1$;  \n",
    "- la statistica di 0 e 1 è bilanciata (circa metà 1 e metà 0);  \n",
    "- per n grandi, il periodo cresce esponenzialmente (n = 5 → 63 bit).\n",
    "\n",
    "Le forme d’onda attese (da Q del CD4013) sono segnali digitali periodici con frequenza fondamentale ≈ f_CLK / $L_\\text{teo}$.\n",
    "> In pratica, se il clock è 100 Hz e n = 3 → periodo della sequenza ≈ 15 → frequenza del pattern ≈ 6.7 Hz.\n",
    "\n",
    "Per visualizzare le forme d'onda attese, si è usato il seguente codice:\n",
    "\n"
   ]
  },
  {
   "cell_type": "code",
   "execution_count": null,
   "id": "e32a1ca6",
   "metadata": {},
   "outputs": [],
   "source": [
    "import numpy as np\n",
    "import matplotlib.pyplot as plt\n",
    "\n",
    "# Sequenze attese (OUT = Q del CD4013)\n",
    "# n = 1, 2, 3, 4  →  m = n+1\n",
    "seqs = {\n",
    "    1: \"110\",                          # periodo 3\n",
    "    2: \"1110010\",                      # periodo 7\n",
    "    3: \"111100010011010\",              # periodo 15\n",
    "    4: \"111110000100011001010\",         # periodo osservato per n=4\n",
    "    5: \"111111000001000011000101001111010001110010010110111011001101010\" # periodo osservato per n=5\n",
    "}\n",
    "\n",
    "VLOW, VHIGH = 0.0, 5.0\n",
    "SAMPLES_PER_BIT = 1000  # punti del vettore tempo che vengono usati per disegnare ogni bit\n",
    "\n",
    "#creo il segnale in uscita\n",
    "def bits_to_wave(bits): #Converte una stringa di '0'/'1' in un'onda quadra 0–5 V\n",
    "    arr = np.array([VHIGH if b == \"1\" else VLOW for b in bits], dtype=float) #legge ogni carattere della stringa bits,\n",
    "    #trasformandola in una stringa di 0 e 5\n",
    "    wave = np.repeat(arr, SAMPLES_PER_BIT) #ciascun valore convertito viene ripetuto SAMPLES_PER_BIT volte nell'array che costruisce la quadra\n",
    "    t = np.arange(len(wave)) / SAMPLES_PER_BIT  # tempo in unità di bit (ogni SAMPLES_PER_BIT si ha un'unità di tempo)\n",
    "    return t, wave #mi dà vettore ascisse e ordinate\n",
    "\n",
    "#creo il clock\n",
    "def clock_wave(n_bits): #Clock 0–5 V con periodo = 1 bit e duty 50 (quindi in un periodo fa metà basso e metà alto)\n",
    "    one_bit = np.concatenate([ #crea onda per singolo periodo\n",
    "        np.full(SAMPLES_PER_BIT - SAMPLES_PER_BIT // 2, VHIGH), #crea k campioni a 5 V\n",
    "        np.full(SAMPLES_PER_BIT // 2, VLOW), #crea k campioni a 0 V\n",
    "    ]) \n",
    "    clk = np.tile(one_bit, n_bits) #ripete il singolo periodo del clock per il numero di bit che mi serve (in modo da visualizzare l'intera stringa)\n",
    "    t = np.arange(len(clk)) / SAMPLES_PER_BIT\n",
    "    return t, clk\n",
    "\n",
    "\n",
    "# Plot per ogni n\n",
    "for n, s in seqs.items():\n",
    "    t_out, y_out = bits_to_wave(s)\n",
    "    t_clk, y_clk = clock_wave(len(s))\n",
    "\n",
    "    plt.figure(figsize=(8, 3))\n",
    "    plt.plot(t_clk, y_clk, label=\"Clock\", color=\"orange\")\n",
    "    plt.plot(t_out, y_out, label=f\"Uscita Q (n={n})\", color=\"blue\")\n",
    "    plt.xlabel(\"Tempo [bit]\")\n",
    "    plt.ylabel(\"Voltaggio [V]\")\n",
    "    plt.yticks([0, 5])\n",
    "    plt.ylim(-0.5, 5.5)\n",
    "    plt.title(f\"Forme d'onda attese per n={n}\")\n",
    "    plt.grid(True, alpha=0.3)\n",
    "    plt.legend()\n",
    "    plt.tight_layout()\n",
    "\n",
    "plt.show()\n"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "891bcf49",
   "metadata": {},
   "source": [
    "### **Task 8**\n",
    "\n",
    "<img src=\"schema_pseudocasuale.png\" alt=\"schema generatore di numeri pseudocasuale\" width=\"800\"/>\n",
    "\n",
    "*Figura 22: Schema circuito generatore di numeri pseudocasuale.*\n",
    "\n",
    "Obiettivo: \n",
    "\n",
    "1. Realizzare il circuito e dimostrare sperimentalmente il funzionamento del generatore configurando inizialmente MC14557 su n=3. Misurare la sequenza di bit pseudocasuale e mostrare che coincide con quella teorica.\n",
    "\n",
    "2. Ripetere l’operazione per tutti gli n mancanti che vanno da 1 a 5.\n",
    "\n",
    "Di seguito il circuito realizzato in lab:\n",
    "\n",
    "<img src=\"Circuito_realizzato_task8_conCavetto.jpg\" alt=\"circuito in lab con cavo\" width=\"800\"/>\n",
    "\n",
    "*Figura 23: Circuito realizzato in lab, notare la presenza del cavo che collega l'entrata A/A SELECT di MC14557 a terra. Per quanto riguarda il rails, da sinistra verso destra troviamo: alimentazione 5 V, terra, alimentazione 5 V, terra.*\n",
    "\n",
    "Una volta messo in funzione il circuito, si osserveranno sequenze di bit più o meno facilmente riconducibili a quanto atteso teoricamente (vedi homework 1), per riuscire a capire a che configurazione del circuito corrisponde un dato bit del segnale osservato è bene partire da uno stato ben riconoscibile (a meno che il loop degli stati esplorati dal circuito non sia così breve da poter essere osservato interamente con una singola acquisizione, come è stato anche fatto in seguito, in realtà, per tutte le configurazioni esplorate nel caso presente). Per fare ciò si è seguita la seguente idea: l'ingresso A/B SELECT del MC14557 è stato collegato a W2, al quale è stata fatta generare una quadra sufficientemente lenta, così quando questa occupava il livello alto la memoria del circuito assumeva lo stato con tutti bit 1 dato dall'ingresso A, collegato all'alimentazione a 5 V; quando l'onda di W2 passava al livello basso si ricollegava il ramo di feedback, in quanto MC14557 switchava all'ingresso B ad esso collegato, e tutto il circuito cominciava a cambiare stato iniziando dallo stato con tutti bit 1. Aggiustando la frequenza di W2 in modo che nel suo semiperiodo basso il circuito riesca ad asplorare tutti gli stati del loop finio a tornare a quello di partenza, si riesce a vedere l'intero ciclo senza confondersi.\n",
    "\n",
    "Di seguito la realizzazione pratica di tale idea:\n",
    "\n",
    "<img src=\"Visualizzazione_LED_task8_conW2.jpg\" alt=\"circuito in lab con W2 e LED\" width=\"800\"/>\n",
    "\n",
    "*Figura 24: Circuito realizzato in lab, notare la sostituzione del cavo con il generatore W2 a cui è anche collegato Ch1.I rail sono i medesimi del caso precedente.*\n",
    "\n",
    "Come ultima osservazione sull'assemblaggio del circuito si nota la presenza del LED, utile per controllare a vista il funzionamento del circuito (che si illuminerà e spegnerà a seconda che il bit in uscita dal flip flop sia 1 o 0, riproducendo il segnale relavoito al loop esplorato dalla memoria del circuito). Nel circuito riportato nellì'immagine sopra tale LED è direttamente collegato all'uscita del flip flop, ma questo abbassa troppo il potenziale, al punto da impedire al segnale logico di superare il livello di soglia 2.5 V dell'integrato e quindi facendo risultare l'uscita sempre bassa.\n",
    "\n",
    "Per ovviare a tale problema tra LED ed uscita del flip flop è stata inserita una resistenza $R = 680 \\Omega$\n",
    "\n",
    "<img src=\"Circuito_realizzato_resistenzaLED.jpg\" alt=\"circuito in lab con W2, LED e resistenza\" width=\"800\"/>\n",
    "\n",
    "*Figura 25: Circuito realizzato in lab, notare la resistenza a monte del LED, per non perturbare eccessivamente il circuito logico. I rail sono i medesimi del caso precedente.*\n",
    "\n",
    "È proprio la presenza di questa resistenza che abbassa il livello alto dell'uscita rispetto ai 5 V attesi teoricamente, in assenza di qualsiasi carico.\n",
    "\n",
    "Di seguito le osservazioni sperimentali per diverse configurazioni di MC14557.\n",
    "\n",
    "* 3 bit:\n",
    "\n",
    "- A/D SELECT collegato a W2: frequenza w2 4Hz e frequenza CLK 120 Hz (in modo che nel semiperiodo basso di w2 riesco a vedere tutte le 15 oscillazioni del CLK necessarie per vedere tutti gli stati del circuito), ch1 su W2 e ch2 su uscita flip flop.\n",
    "\n",
    "<img src=\"task8_3bit.png\" alt=\"periodo con 3 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura 26: Ch1 è collegato a W2, mentre il Ch2 è collegato all'uscita del flip flop.*\n",
    "\n",
    "- A/D SELECT collegato a terra con cavo: frequenza di clock a 5Hz con ch1 sopra e stesso canale 2, questo è stato fatto per vedere bene i cambi di luminosità del LED.\n",
    "\n",
    "<img src=\"task8_3bit_wire.png\" alt=\"periodo con 3 bit con cavo\" width=\"800\"/>\n",
    "\n",
    "*Figura 27: Ch1 è collegato a W1 (mostra il segnale di CLK), mentre il Ch2 è collegato all'uscita del flip flop. Il periodo inizia nel tratto alto del segnale misurato dal Ch2 e termina quando questo rinizia.*\n",
    "\n",
    "Notare come i numeri delle oscillazioni del clock in un periodo corrispondano al numero di stati esplorati dalla memoria del circuito in un intero ciclo (massimale)\n",
    "\n",
    "Di seguito si riportano le acquisizioni a tutte le altre configurazioni ddel chip MC14557.\n",
    "\n",
    "* 1 bit:\n",
    "\n",
    "- A/D SELECT collegato a terra con cavo: stessa frequenza di clock del caso precedente.\n",
    "\n",
    "<img src=\"task8_1bit_wire.png\" alt=\"periodo con 1 bit con cavo\" width=\"800\"/>\n",
    "\n",
    "*Figura 28: Ch1 è collegato a W1 (mostra il segnale di CLK), mentre il Ch2 è collegato all'uscita del flip flop.*\n",
    "\n",
    "Con MC14557 configurato ad 1 bit, l'intero circuito ha una memoria di 2 bit, quindi il segnale non può presentare, per forza di cose, una forma particolarmente variabile.\n",
    "\n",
    "* 2 bit: \n",
    "\n",
    "- A/D SELECT collegato a terra con cavo: stessa frequenza di clock dei due casi precedenti\n",
    "\n",
    "<img src=\"task8_2bit_wire.png\" alt=\"periodo con 2 bit con cavo\" width=\"800\"/>\n",
    "\n",
    "*Figura 29: Ch1 è collegato a W1 (mostra il segnale di CLK), mentre il Ch2 è collegato all'uscita del flip flop.*\n",
    "\n",
    "Nota: per le ultime configurazioni appena trattate si è preferito non collegare A/D SELECT a W2 vista la brevità del periodo del registro (il punto è che anche solo osservando il plot all'oscilloscopio si riesce facilmente ad individuare un certo stato del registro e poi a seguire la successiva evoluzione teorica).\n",
    "\n",
    "* 4 bit:\n",
    "\n",
    "- A/D SELECt collegato a terra con cavo: freuqenza del clock 12 Hz (campionato per 2 secondi circa)\n",
    "\n",
    "<img src=\"task8_4bit_wire.png\" alt=\"periodo con 4 bit con cavo\" width=\"800\"/>\n",
    "\n",
    "*Figura 30: Ch1 è collegato a W1 (mostra il segnale di CLK), mentre il Ch2 è collegato all'uscita del flip flop.*\n",
    "\n",
    "- A/D SELECT collegato a W2: frequenza W2 a 1 Hz e frequenza di clock a 42 Hz (così nel semiperiodo in cui A/B SELECT è basso, cioè 0.5 secondi, il circuito riesce ad aggiornare la sua memoria il numero di volte necessario per completare il loop, vedi anche homework 1)\n",
    "\n",
    "<img src=\"task8_4bit.png\" alt=\"periodo con 4 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura 31: Ch1 è collegato a W2, mentre il Ch2 è collegato all'uscita del flip flop.*\n",
    "\n",
    "* 5 bit:\n",
    "\n",
    "- A/D SELECt collegato a terra con cavo: freuqenza del clock 12 Hz (campionato per 2 secondi circa)\n",
    "\n",
    "<img src=\"task8_5bit_wire.png\" alt=\"periodo con 5 bit con cavo\" width=\"800\"/>\n",
    "\n",
    "*Figura 32: Ch1 è collegato a W1 (mostra il segnale di CLK), mentre il Ch2 è collegato all'uscita del flip flop.*\n",
    "\n",
    "- A/D SELECT collegato a W2: frequenza W2 a 1 Hz e frequenza di clock a 42 Hz (così nel semiperiodo in cui A/B SELECT è basso, cioè 0.5 secondi, il circuito riesce ad aggiornare la sua memoria il numero di volte necessario per completare il loop, vedi anche homework 1)\n",
    "\n",
    "<img src=\"task8_5bit.png\" alt=\"periodo con 5 bit\" width=\"800\"/>\n",
    "\n",
    "*Figura 33: Ch1 è collegato a W2, mentre il Ch2 è collegato all'uscita del flip flop.*"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "84360b64",
   "metadata": {},
   "source": [
    "# Task 9 — Estrazione della sequenza di bit e misura del periodo L\n",
    "\n",
    "## Obiettivo\n",
    "A partire dai segnali analogici acquisiti dall’oscilloscopio (tempo, clock, uscita del registro), ricostruire la sequenza di bit generata dal circuito di feedback (MC14557 + CD4013) e determinare il periodo L della sequenza pseudocasuale.\n",
    "\n",
    "L’analisi si basa sul metodo sperimentale richiesto dalla scheda S09:  \n",
    "**campionare l’uscita a ogni periodo di clock**, trasformare i valori in una sequenza di 0/1 e identificare il periodo della sequenza.\n",
    "\n",
    "\n",
    "Nel codice $\\texttt{task9.m}$ è stato utilizzato il seguente approccio:\n",
    "\n",
    "### 1. Ricostruzione del periodo di clock dai dati\n",
    "- Si individuano tutti i **fronti di salita** del clock tramite soglia $V_{\\text{thr}}=2.5\\,\\mathrm{V}$;\n",
    "- La distanza tra due fronti successivi fornisce il numero di **campioni per periodo**:\n",
    "  $$\n",
    "    N_{\\text{per}} \\approx \\text{round}\\left(\\,\\text{mean}\\left(\\text{diff}(\\text{rising})\\right)\\right).\n",
    "  $$\n",
    "- Questo approccio funziona meglio dell’uso della frequenza nota, perché sfrutta direttamente il comportamento reale del segnale acquisito.\n",
    "\n",
    "### 2. Campionamento dell’uscita del registro\n",
    "Per ogni periodo di clock:\n",
    "- si prende un campione **a metà periodo**, così da evitare transitori;\n",
    "- il valore campionato viene confrontato con la soglia logica $2.5\\,\\mathrm{V}$ per ottenere uno 0 o un 1.\n",
    "\n",
    "Otteniamo così un vettore di bit:\n",
    "$$  \n",
    "  \\text{bits} = [b_1, b_2, b_3, \\dots]\n",
    "$$\n",
    "\n",
    "Otteniamo i seguenti risultati:\n",
    "\n",
    "## Risultati sperimentali (MATLAB)\n",
    "\n",
    "### **n = 1 bit**\n",
    "- Sequenza: 0`110`110110110110110110110  \n",
    "- Atteso: `110`\n",
    "---\n",
    "\n",
    "### **n = 2 bit**\n",
    "- Sequenza: 010`1110010`111001011100101  \n",
    "- Attesa: `1110010`\n",
    "---\n",
    "\n",
    "### **n = 3 bit**\n",
    "- Sequenza: 011010`111100010011010`1111\n",
    "- Attesa: `111100010011010` \n",
    "\n",
    "---\n",
    "\n",
    "### **n = 4 bit**\n",
    "- Sequenza: 1100001000110010101111100  \n",
    "- Attesa: `11111100001000011001010`\n",
    "\n",
    "Per il caso n=4 abbiamo avuto un problema di sovrascrizione dei dati acquisiti, per cui il plot di quelli caricati nello script matlab è in effetti il seguente:\n",
    "\n",
    "<img src=\"task8_4bit_wire_nuove.png\" alt=\"periodo con 4 bit con cavo nuova acquisizione\" width=\"800\"/>\n",
    "\n",
    "*Figura 34: nuova acquisizione per n = 4 bit, con A/B SELECT collegato a terra tramite cavo.*\n",
    "\n",
    "che effettivamente riproduce la sequenza attesa.\n",
    "\n",
    "### **n = 5 bit**\n",
    "- Sequenza: `111111000001000011000101001111010001110010010110111011001101010`111111  \n",
    "- Attesa: `111111000001000011000101001111010001110010010110111011001101010`  \n",
    "\n",
    "Concludiamo dunque coerenza tra teoria e simulazione, misura e ricostruzione.\n"
   ]
  },
  {
   "cell_type": "markdown",
   "id": "0564edd5",
   "metadata": {},
   "source": [
    "### **Task 10**\n",
    "\n",
    "Obiettivo: variando n si cerca di dimostrare il più lungo periodo di ripetizione che è possibile osservare con il circuito montato. Dare tre tipi di valutazione:\n",
    "\n",
    "1. Teorica, basandosi su di una fonte fidata per prevedere il comportamento generale di questi circuiti per un qualsiasi numero di bit.\n",
    "\n",
    "2. Numerica, calcolando effettivamente il periodo.\n",
    "\n",
    "3. Sperimentale, misurandolo e mostrandone la periodicità.\n",
    "\n",
    "La strategia utlizzata è la seguente: scelto un numero di bit per il chip MC14557, diciamo n, otteniamo un LFSR a n+1 bit. Nell'ipotesi che il LFSR così realizzato non presenti sottocicli ci si aspetta un ciclo massimale di lunghezza pari a $2^{n+1} - 1$. Quindi scegliamo come n 7 bit, in modo da operare con un LFSR a 8 bit. Tale scelta è pressochè arbitraria, ma il punto è che più aumenta il numero di bit più tempo è necessario per misurare un intero periodo di shift del registro, quindi, bisognerà aumentare la frequenza del clock e di conseguenza aumentare anche la frequenza di campionamento di AD2, in modo da non perdersi nemmeno un bit, allo stesso tempo bisognerà anche tenere il numero di punti campionati più alto possibile.\n",
    "\n",
    "Quindi, si sono scelti i parametri rilevanti per la misura (frequenza di campionamento, numero di punti acquisiti, bit di MC14557, frequenza di W2) secondo il seguente ragionamento:\n",
    "\n",
    "1. Voglio un ciclio più lungo possibile conformemente alle mie possibilità di misura, questo significa configurare MC14557 al numero di bit più alto possibile.\n",
    "\n",
    "2. Più bit metto più tempo ci vuole per completare un periodo. Ho un tempo finito, alzo le frequenza del clock per far durare il meno possibile la misura.\n",
    "\n",
    "3. Di conseguenza alzo anche la frequenza di campionamento.\n",
    "\n",
    " Si osservi come se si accettasse il compromesso di far durare la misura più a lungo non si avrebbe questo problema di alzare la frequenza di campionamento, almeno in linea teorica, perchè poi, di conseguenza, bisognerebbe impostare A/D SELECT in modo che lo SR parta da uno stato noto, tutti bit 1, altrimenti risulterebbe difficilissimo individuare la periodicità del ciclo con tanti bit di configurazione. Questo si traduce nell'impostare una frequenza più lenta possibile per W2, ma non ha senso andare sotto l'Hz per le caratteristiche di AD2, e sicuramente la semionda bassa di W2 non durerebbe abbastanza a lungo per poter vedere l'intero ciclo.\n",
    "\n",
    "4. Ho quindi un ulteriore trade off, vale a dire quello di tenere la frequenza di W2 più bassa possibile così da sperare di riuscire a vedere un ciclo completo dello SR durante la semionda bassa di W2, ma allo stesso tempo voglio tanti bit ed ho un limite inferiore alla frequenza di W2, quindi questo porta necessariamente ad alzare la frequenza di clock e quindi ad alzare la frequenza di campionamento.\n",
    "\n",
    "5. Fisso la frequenza di campionamento alla quale voglio lavorare e poi il numero di punti, così da scegliere a cascata tutti gli altri paramentri.\n",
    "\n",
    "6. L'AD2 ha frequenza massima di $10^8$ Sa/s, ma si è visto che ad alte frequenze di campionamento può non lavorare molto bene, al contrario settando $f_{sampling} = 1$ MSa/s, sappiamo che la board risulta essere molto stabile. Successivamente, considerando che l'ADC di AD\" è a 14 bit, scegliamo un numero di punti di 10000, in modo da campionare così un tempo di 0.1 s.\n",
    "\n",
    "7. Con queste caratteristiche so che la semionda bassa di W2 deve durare 0.1 s, quindi un suo periodo deve durare 0.2 s, perciò in un secondo avrò 5 oscillazioni, di conseguenza si imposta $f_{W2} = 5$ Hz.\n",
    "\n",
    "8. Ora devo pompare il numero di bit, di modo che in 0.1 s si eseguano tutte le oscillazioni del ciclo dello SR, con il caveat che la frequenza del clock (pari al numero di oscillazioni per 10) debba essere molto minore della frequenza di campionamento, in modo da non perdersi nemmeno un bit. Il compromesso migliore è settare MC14557 a 7 bit, così che lo SR operi a 8 bit, il che porta a 255 stati esplorati in un ciclo e una frequenza di clock di 2550 Hz ben al di sotto della frequenza di sampling, ma volendo si potrebbe aumentare parecchio. Il problema è che campiono solo 10000 punti e già così il clock esegue per 2550 volte passaggi dall'alto al basso, quindi rischio di perdermi dei passaggi. Perciò si è preferito non aumentare il numero di bit. Così da poter osservare tutti i passaggi ed essere sicuri di non perdersi nemmeno un bit.\n",
    "\n",
    "9. Bisogna considerare che il campionamento avrà luogo solo nella semionda bassa di W2, quindi dovrà partire con un ritardo di 0.1 secondi dall'avvio di tale generatore per campionarne solo la parte bassa.\n",
    "\n",
    "Riassumendo, si sono scelti:\n",
    "\n",
    "* $f_{sampling} = 1$ MSa/s e 10000 punti totali da campionare, per un tempo di acquisizione totale di 0.1 secondi\n",
    "\n",
    "* $n = 7$, quindi lavorando con uno shift register ad 8 bit ed aspettandoci un ciclo di 255 stati (ipotizzando nessun sottociclo)\n",
    "\n",
    "* $f_{W2} = 5$ Hz\n",
    "\n",
    "* Si inserisce un tempo di sleep tra start di W2 e sampling per poter campionare solo la semionda bassa di W2, in cui sarà visibile il ciclo.\n"
   ]
  }
 ],
 "metadata": {
  "kernelspec": {
   "display_name": "prova",
   "language": "python",
   "name": "python3"
  },
  "language_info": {
   "codemirror_mode": {
    "name": "ipython",
    "version": 3
   },
   "file_extension": ".py",
   "mimetype": "text/x-python",
   "name": "python",
   "nbconvert_exporter": "python",
   "pygments_lexer": "ipython3",
   "version": "3.11.13"
  }
 },
 "nbformat": 4,
 "nbformat_minor": 5
}
