/home/hgh/code/verilog/mycpu/rtl/Main/IF/components/TakeDestDecorder.v