TimeQuest Timing Analyzer report for desat_comm_board_hw_v1_0_fw_v_1_0
Tue Sep 22 18:34:14 2015
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'pllclk120mhz'
 13. Slow 1200mV 85C Model Setup: 'ETH_TX_CLK'
 14. Slow 1200mV 85C Model Setup: 'ETH_RX_CLK'
 15. Slow 1200mV 85C Model Hold: 'ETH_RX_CLK'
 16. Slow 1200mV 85C Model Hold: 'ETH_TX_CLK'
 17. Slow 1200mV 85C Model Hold: 'pllclk120mhz'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'pllclk120mhz'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'ETH_RX_CLK'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'ETH_TX_CLK'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK20MHZ'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'pllclk120mhz'
 34. Slow 1200mV 0C Model Setup: 'ETH_TX_CLK'
 35. Slow 1200mV 0C Model Setup: 'ETH_RX_CLK'
 36. Slow 1200mV 0C Model Hold: 'ETH_TX_CLK'
 37. Slow 1200mV 0C Model Hold: 'ETH_RX_CLK'
 38. Slow 1200mV 0C Model Hold: 'pllclk120mhz'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'pllclk120mhz'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'ETH_RX_CLK'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'ETH_TX_CLK'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK20MHZ'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'pllclk120mhz'
 54. Fast 1200mV 0C Model Setup: 'ETH_TX_CLK'
 55. Fast 1200mV 0C Model Setup: 'ETH_RX_CLK'
 56. Fast 1200mV 0C Model Hold: 'ETH_RX_CLK'
 57. Fast 1200mV 0C Model Hold: 'ETH_TX_CLK'
 58. Fast 1200mV 0C Model Hold: 'pllclk120mhz'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'pllclk120mhz'
 60. Fast 1200mV 0C Model Minimum Pulse Width: 'ETH_RX_CLK'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'ETH_TX_CLK'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK20MHZ'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Slow Corner Signal Integrity Metrics
 76. Fast Corner Signal Integrity Metrics
 77. Setup Transfers
 78. Hold Transfers
 79. Recovery Transfers
 80. Removal Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version ;
; Revision Name      ; desat_comm_board_hw_v1_0_fw_v_1_0                               ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C25Q240C8                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; top.sdc       ; OK     ; Tue Sep 22 18:34:11 2015 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                    ;
+--------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+---------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+
; Clock Name   ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                                                ; Targets                                                                                 ;
+--------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+---------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+
; CLOCK20MHZ   ; Base      ; 50.000 ; 20.0 MHz  ; 0.000 ; 25.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                                                       ; { CLOCK20MHZ[0] CLOCK20MHZ[1] }                                                         ;
; ETH_RX_CLK   ; Base      ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                                                       ; { ETH_RX_CLK }                                                                          ;
; ETH_TX_CLK   ; Base      ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                                                       ; { ETH_TX_CLK }                                                                          ;
; pllclk120mhz ; Generated ; 8.333  ; 120.0 MHz ; 0.000 ; 4.166  ; 50.00      ; 1         ; 6           ;       ;        ;           ;            ; false    ; CLOCK20MHZ ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|inclk[0] ; { infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|clk[0] } ;
+--------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+---------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                 ;
+------------+-----------------+--------------+------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note ;
+------------+-----------------+--------------+------+
; 160.36 MHz ; 160.36 MHz      ; ETH_TX_CLK   ;      ;
; 179.15 MHz ; 179.15 MHz      ; pllclk120mhz ;      ;
; 218.29 MHz ; 218.29 MHz      ; ETH_RX_CLK   ;      ;
+------------+-----------------+--------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow 1200mV 85C Model Setup Summary   ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; pllclk120mhz ; 2.751  ; 0.000         ;
; ETH_TX_CLK   ; 33.764 ; 0.000         ;
; ETH_RX_CLK   ; 35.419 ; 0.000         ;
+--------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 85C Model Hold Summary   ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; ETH_RX_CLK   ; 0.434 ; 0.000         ;
; ETH_TX_CLK   ; 0.434 ; 0.000         ;
; pllclk120mhz ; 0.434 ; 0.000         ;
+--------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------+--------+---------------------------+
; Clock        ; Slack  ; End Point TNS             ;
+--------------+--------+---------------------------+
; pllclk120mhz ; 3.858  ; 0.000                     ;
; ETH_RX_CLK   ; 19.617 ; 0.000                     ;
; ETH_TX_CLK   ; 19.634 ; 0.000                     ;
; CLOCK20MHZ   ; 24.854 ; 0.000                     ;
+--------------+--------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pllclk120mhz'                                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                                                                                                         ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 2.751 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 5.494      ;
; 2.760 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.084     ; 5.490      ;
; 2.760 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[0]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.084     ; 5.490      ;
; 2.760 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.084     ; 5.490      ;
; 2.760 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.084     ; 5.490      ;
; 2.760 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.084     ; 5.490      ;
; 2.760 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[6]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.084     ; 5.490      ;
; 2.760 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.084     ; 5.490      ;
; 2.760 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[5]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.084     ; 5.490      ;
; 2.760 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[4]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.084     ; 5.490      ;
; 2.760 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[3]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.084     ; 5.490      ;
; 2.791 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.084     ; 5.459      ;
; 2.806 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 5.439      ;
; 2.808 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 5.437      ;
; 2.868 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 5.377      ;
; 2.871 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 5.374      ;
; 2.873 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.085     ; 5.376      ;
; 2.905 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.078     ; 5.351      ;
; 2.910 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[2]           ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[3]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.082     ; 5.342      ;
; 2.969 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[4]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 5.278      ;
; 2.979 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.073     ; 5.282      ;
; 2.995 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[10]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 5.252      ;
; 2.998 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]           ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[3]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.082     ; 5.254      ;
; 3.004 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[0]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 5.243      ;
; 3.005 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[3]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 5.242      ;
; 3.016 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.078     ; 5.240      ;
; 3.040 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]            ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.113     ; 5.181      ;
; 3.052 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.082     ; 5.200      ;
; 3.054 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.115     ; 5.165      ;
; 3.070 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.075     ; 5.189      ;
; 3.091 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[2]                                                                                                        ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 5.164      ;
; 3.093 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[8]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.085     ; 5.156      ;
; 3.093 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[9]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.085     ; 5.156      ;
; 3.094 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.085     ; 5.155      ;
; 3.094 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[7]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.085     ; 5.155      ;
; 3.107 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.082     ; 5.145      ;
; 3.109 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.082     ; 5.143      ;
; 3.121 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[0]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 5.124      ;
; 3.121 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[6]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 5.124      ;
; 3.121 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[5]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 5.124      ;
; 3.121 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[4]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 5.124      ;
; 3.121 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[3]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 5.124      ;
; 3.123 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[2]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.075     ; 5.136      ;
; 3.124 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 5.123      ;
; 3.124 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[0]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 5.123      ;
; 3.124 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 5.123      ;
; 3.124 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 5.123      ;
; 3.124 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 5.123      ;
; 3.124 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[6]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 5.123      ;
; 3.124 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 5.123      ;
; 3.124 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[5]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 5.123      ;
; 3.124 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[4]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 5.123      ;
; 3.124 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[3]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 5.123      ;
; 3.125 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[8]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.078     ; 5.131      ;
; 3.125 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[9]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.078     ; 5.131      ;
; 3.126 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.078     ; 5.130      ;
; 3.126 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[7]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.078     ; 5.130      ;
; 3.143 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[2]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.084     ; 5.107      ;
; 3.147 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.084     ; 5.103      ;
; 3.147 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 5.098      ;
; 3.148 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 5.099      ;
; 3.155 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem2      ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.075     ; 5.104      ;
; 3.156 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[10]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.118     ; 5.060      ;
; 3.158 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[7]          ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~porta_datain_reg0 ; pllclk120mhz ; pllclk120mhz ; 8.333        ; 0.308      ; 5.531      ;
; 3.169 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.082     ; 5.083      ;
; 3.172 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.082     ; 5.080      ;
; 3.187 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.084     ; 5.063      ;
; 3.193 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]            ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.113     ; 5.028      ;
; 3.202 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 5.043      ;
; 3.204 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 5.041      ;
; 3.221 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 5.024      ;
; 3.226 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.078     ; 5.030      ;
; 3.227 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[8]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.078     ; 5.029      ;
; 3.228 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[7]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.078     ; 5.028      ;
; 3.228 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[9]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.078     ; 5.028      ;
; 3.232 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[4]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.118     ; 4.984      ;
; 3.261 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.084     ; 4.989      ;
; 3.264 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 4.981      ;
; 3.267 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 4.978      ;
; 3.267 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[0]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.118     ; 4.949      ;
; 3.268 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[3]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.118     ; 4.948      ;
; 3.276 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 4.969      ;
; 3.278 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 4.967      ;
; 3.304 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[2]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.115     ; 4.915      ;
; 3.308 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.115     ; 4.911      ;
; 3.309 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.118     ; 4.907      ;
; 3.322 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.084     ; 4.928      ;
; 3.338 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 4.907      ;
; 3.341 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.089     ; 4.904      ;
; 3.365 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[4]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 4.882      ;
; 3.368 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[8]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 4.879      ;
; 3.368 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[9]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 4.879      ;
; 3.369 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 4.878      ;
; 3.369 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[7]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 4.878      ;
; 3.372 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[10]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.087     ; 4.875      ;
; 3.385 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem1       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.085     ; 4.864      ;
; 3.389 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.073     ; 4.872      ;
; 3.392 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem1      ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.085     ; 4.857      ;
; 3.393 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]            ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.113     ; 4.828      ;
; 3.396 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[0]           ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[3]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.859      ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ETH_TX_CLK'                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 33.764 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 6.155      ;
; 33.797 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 6.122      ;
; 34.622 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 5.297      ;
; 34.681 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[10]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 5.238      ;
; 34.745 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[3]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 5.174      ;
; 34.766 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[8]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 5.153      ;
; 34.778 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[3]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 5.141      ;
; 34.804 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[11]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 5.115      ;
; 34.828 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[10]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 5.091      ;
; 34.837 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[11]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 5.082      ;
; 34.840 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[7]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 5.079      ;
; 34.846 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[3]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.083     ; 5.072      ;
; 34.873 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[7]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 5.046      ;
; 34.922 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[6]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 4.997      ;
; 34.935 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[8]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 4.984      ;
; 35.010 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.080     ; 4.911      ;
; 35.027 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[5]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 4.892      ;
; 35.060 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[5]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 4.859      ;
; 35.078 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[6]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 4.841      ;
; 35.157 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[4]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 4.762      ;
; 35.179 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.080     ; 4.742      ;
; 35.221 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_wait_interframe        ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[4]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.078     ; 4.702      ;
; 35.329 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[6]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.080     ; 4.592      ;
; 35.331 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[4]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.080     ; 4.590      ;
; 35.364 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[5]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.080     ; 4.557      ;
; 35.386 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[3]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.079     ; 4.536      ;
; 35.409 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.522      ;
; 35.411 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.520      ;
; 35.414 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.517      ;
; 35.414 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.517      ;
; 35.414 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.517      ;
; 35.415 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.516      ;
; 35.415 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.516      ;
; 35.416 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.515      ;
; 35.416 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.515      ;
; 35.451 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[1]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.083     ; 4.467      ;
; 35.452 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[31] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.072     ; 4.477      ;
; 35.472 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.459      ;
; 35.473 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.458      ;
; 35.473 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[2]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.085     ; 4.443      ;
; 35.493 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.079     ; 4.429      ;
; 35.495 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.079     ; 4.427      ;
; 35.498 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.079     ; 4.424      ;
; 35.498 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.079     ; 4.424      ;
; 35.498 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.079     ; 4.424      ;
; 35.499 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.079     ; 4.423      ;
; 35.499 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.079     ; 4.423      ;
; 35.499 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[2]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.085     ; 4.417      ;
; 35.500 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.079     ; 4.422      ;
; 35.500 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.079     ; 4.422      ;
; 35.500 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[4]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.080     ; 4.421      ;
; 35.505 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[7]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.080     ; 4.416      ;
; 35.519 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[8]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.080     ; 4.402      ;
; 35.536 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[31] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.081     ; 4.384      ;
; 35.556 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.079     ; 4.366      ;
; 35.557 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.079     ; 4.365      ;
; 35.559 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.372      ;
; 35.561 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.370      ;
; 35.564 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.367      ;
; 35.564 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.367      ;
; 35.564 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.367      ;
; 35.565 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.366      ;
; 35.565 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.366      ;
; 35.566 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.365      ;
; 35.566 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.365      ;
; 35.577 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[12] ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[0]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.077     ; 4.347      ;
; 35.582 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[16] ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[0]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.077     ; 4.342      ;
; 35.584 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[3]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.083     ; 4.334      ;
; 35.602 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[31] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.072     ; 4.327      ;
; 35.603 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[3]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 4.316      ;
; 35.610 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.080     ; 4.311      ;
; 35.622 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.309      ;
; 35.623 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.308      ;
; 35.653 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[10]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 4.266      ;
; 35.662 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[11]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 4.257      ;
; 35.684 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[11] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.072     ; 4.245      ;
; 35.685 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[15] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.072     ; 4.244      ;
; 35.698 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[7]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 4.221      ;
; 35.734 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.080     ; 4.187      ;
; 35.760 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[8]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.082     ; 4.159      ;
; 35.760 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.171      ;
; 35.762 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.169      ;
; 35.765 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.166      ;
; 35.765 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.166      ;
; 35.765 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.166      ;
; 35.766 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.165      ;
; 35.766 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.165      ;
; 35.767 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.164      ;
; 35.767 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.164      ;
; 35.768 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[11] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.081     ; 4.152      ;
; 35.769 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[15] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.081     ; 4.151      ;
; 35.803 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[31] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.072     ; 4.126      ;
; 35.823 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.108      ;
; 35.823 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.108      ;
; 35.824 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.107      ;
; 35.825 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.106      ;
; 35.828 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.103      ;
; 35.828 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.103      ;
; 35.828 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.103      ;
; 35.829 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.102      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ETH_RX_CLK'                                                                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 35.419 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[3]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.105     ; 4.477      ;
; 35.419 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[5]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.105     ; 4.477      ;
; 35.419 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[6]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.105     ; 4.477      ;
; 35.419 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[0]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.105     ; 4.477      ;
; 35.419 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[1]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.105     ; 4.477      ;
; 35.419 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[2]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.105     ; 4.477      ;
; 35.419 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[4]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.105     ; 4.477      ;
; 35.419 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[7]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.105     ; 4.477      ;
; 35.419 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[8]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.105     ; 4.477      ;
; 35.419 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[9]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.105     ; 4.477      ;
; 35.419 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[10]                                                                                                                   ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.105     ; 4.477      ;
; 35.419 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[11]                                                                                                                   ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.105     ; 4.477      ;
; 35.437 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 4.485      ;
; 35.590 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[25] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 4.332      ;
; 35.659 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 4.263      ;
; 35.766 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[21] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 4.156      ;
; 35.889 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 4.032      ;
; 35.896 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[28] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 4.026      ;
; 35.907 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 4.015      ;
; 35.908 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 4.013      ;
; 35.925 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.997      ;
; 35.935 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.986      ;
; 35.984 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[0]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_datain_reg0  ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.297      ; 4.361      ;
; 35.985 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.937      ;
; 36.003 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.919      ;
; 36.009 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[25] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.912      ;
; 36.036 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.886      ;
; 36.055 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[26] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.867      ;
; 36.071 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.851      ;
; 36.078 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.843      ;
; 36.079 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.843      ;
; 36.082 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[22] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.840      ;
; 36.082 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[31] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.840      ;
; 36.085 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.836      ;
; 36.085 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[24] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.837      ;
; 36.096 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[8]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.826      ;
; 36.099 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rx_dv_r                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.822      ;
; 36.162 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[15] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.760      ;
; 36.178 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.743      ;
; 36.183 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.739      ;
; 36.185 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[21] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.736      ;
; 36.186 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[5]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.736      ;
; 36.193 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[27] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.729      ;
; 36.210 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[2]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_datain_reg0  ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.289      ; 4.127      ;
; 36.224 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.697      ;
; 36.284 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.638      ;
; 36.289 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|we_r                                                                                                                   ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.106     ; 3.606      ;
; 36.293 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[3]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_datain_reg0  ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.292      ; 4.047      ;
; 36.305 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[25] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.616      ;
; 36.312 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[12]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.286      ; 4.022      ;
; 36.317 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[28] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.604      ;
; 36.326 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.595      ;
; 36.349 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[12]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.291      ; 3.990      ;
; 36.350 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[10] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.572      ;
; 36.359 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.081     ; 3.561      ;
; 36.374 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[6]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.548      ;
; 36.374 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.547      ;
; 36.375 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.546      ;
; 36.378 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[12]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.288      ; 3.958      ;
; 36.392 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.529      ;
; 36.404 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.517      ;
; 36.455 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.466      ;
; 36.457 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.464      ;
; 36.461 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[11] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.461      ;
; 36.481 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[21] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.440      ;
; 36.489 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[26] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.432      ;
; 36.490 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.431      ;
; 36.505 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.417      ;
; 36.515 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[16] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.407      ;
; 36.515 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[8]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.406      ;
; 36.518 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rx_dv_r                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.081     ; 3.402      ;
; 36.520 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.401      ;
; 36.526 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[24] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.395      ;
; 36.579 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[22] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.342      ;
; 36.581 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[15] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.340      ;
; 36.582 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[12] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.340      ;
; 36.584 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[2]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.337      ;
; 36.586 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.336      ;
; 36.598 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[31] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.323      ;
; 36.602 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.319      ;
; 36.612 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.081     ; 3.308      ;
; 36.613 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[28] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.308      ;
; 36.622 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.299      ;
; 36.624 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[3]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.079     ; 3.298      ;
; 36.649 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[27] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.272      ;
; 36.655 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.081     ; 3.265      ;
; 36.669 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[5]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.252      ;
; 36.683 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[29]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.238      ;
; 36.688 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.233      ;
; 36.689 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[1]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_datain_reg0  ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.294      ; 3.653      ;
; 36.700 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.221      ;
; 36.703 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.218      ;
; 36.751 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.170      ;
; 36.753 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.168      ;
; 36.760 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_check_preamble                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.161      ;
; 36.785 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[26] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.136      ;
; 36.786 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.135      ;
; 36.811 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[8]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.110      ;
; 36.814 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rx_dv_r                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.081     ; 3.106      ;
; 36.816 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.080     ; 3.105      ;
+--------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ETH_RX_CLK'                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                      ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 0.746      ;
; 0.434 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd                                                                                                          ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 0.746      ;
; 0.473 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[5]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 0.785      ;
; 0.475 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.469      ; 1.218      ;
; 0.478 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.464      ; 1.216      ;
; 0.489 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[0]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[0]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 0.800      ;
; 0.490 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[11]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[11]                                                                                                                   ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 0.801      ;
; 0.491 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[9]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[9]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 0.802      ;
; 0.493 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[4]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[4]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 0.804      ;
; 0.507 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[3]                        ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[3]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 0.819      ;
; 0.509 ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                      ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 0.821      ;
; 0.510 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[15] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[11]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 0.821      ;
; 0.516 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[15]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 0.827      ;
; 0.516 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[31]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 0.827      ;
; 0.525 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rx_dv_r                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 0.837      ;
; 0.614 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[16] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[12]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 0.926      ;
; 0.630 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 0.942      ;
; 0.631 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[28] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[24]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 0.943      ;
; 0.632 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[10]                        ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[10]                                                                                                          ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 0.943      ;
; 0.641 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 0.953      ;
; 0.666 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 0.978      ;
; 0.688 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_idle                   ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_check_preamble                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 1.000      ;
; 0.699 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[10]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.472      ; 1.445      ;
; 0.699 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[7]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[7]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.010      ;
; 0.701 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[2]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[2]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.012      ;
; 0.704 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[6]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.472      ; 1.450      ;
; 0.704 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[0]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.469      ; 1.447      ;
; 0.709 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[6]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.469      ; 1.452      ;
; 0.727 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[1]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[1]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.038      ;
; 0.727 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[11]                        ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]                                                                                                          ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.038      ;
; 0.729 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[8]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[8]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.040      ;
; 0.729 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[4]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[4]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.040      ;
; 0.730 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[9]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[9]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.041      ;
; 0.730 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[10]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[10]                                                                                                                   ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.041      ;
; 0.732 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[4]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.469      ; 1.475      ;
; 0.733 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[6]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.464      ; 1.471      ;
; 0.741 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[4]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.467      ; 1.482      ;
; 0.743 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[0]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.464      ; 1.481      ;
; 0.743 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[5]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[5]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.054      ;
; 0.743 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[1]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[1]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.054      ;
; 0.743 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[2]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[30]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.054      ;
; 0.744 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[3]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[3]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.055      ;
; 0.744 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[2]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[2]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.055      ;
; 0.745 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[6]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.056      ;
; 0.746 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[7]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[7]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.057      ;
; 0.746 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[22] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 1.058      ;
; 0.747 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[8]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[8]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.058      ;
; 0.747 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[2]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.058      ;
; 0.748 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[6]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[6]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.059      ;
; 0.748 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 1.060      ;
; 0.749 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[8]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.469      ; 1.492      ;
; 0.750 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[31] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[27]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.061      ;
; 0.752 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[9]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.467      ; 1.493      ;
; 0.752 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[0]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[0]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.063      ;
; 0.752 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.063      ;
; 0.753 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.064      ;
; 0.755 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[26]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.066      ;
; 0.755 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.066      ;
; 0.757 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[10] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[6]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.068      ;
; 0.758 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[7]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.464      ; 1.496      ;
; 0.763 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[7]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.467      ; 1.504      ;
; 0.763 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.074      ;
; 0.764 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[4]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.464      ; 1.502      ;
; 0.765 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[5]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.469      ; 1.508      ;
; 0.768 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[30]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.079      ;
; 0.771 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.472      ; 1.517      ;
; 0.771 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[21] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 1.083      ;
; 0.772 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[10]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.464      ; 1.510      ;
; 0.774 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[27]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.085      ;
; 0.774 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[30]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.085      ;
; 0.777 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[3]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.464      ; 1.515      ;
; 0.777 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[29]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 1.089      ;
; 0.778 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[5]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.467      ; 1.519      ;
; 0.779 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.467      ; 1.520      ;
; 0.779 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[22]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 1.091      ;
; 0.779 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[7]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 1.091      ;
; 0.780 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[1]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.467      ; 1.521      ;
; 0.781 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[25]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 1.093      ;
; 0.781 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 1.093      ;
; 0.784 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[9]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.464      ; 1.522      ;
; 0.786 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[1]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.464      ; 1.524      ;
; 0.787 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[1]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.469      ; 1.530      ;
; 0.792 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[2]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.467      ; 1.533      ;
; 0.798 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[0]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.467      ; 1.539      ;
; 0.802 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[2]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.464      ; 1.540      ;
; 0.804 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[8]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.464      ; 1.542      ;
; 0.807 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[2]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.469      ; 1.550      ;
; 0.821 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[8]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.132      ;
; 0.843 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 1.155      ;
; 0.864 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.175      ;
; 0.865 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[16]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.176      ;
; 0.894 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[10]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.080      ; 1.206      ;
; 0.897 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.208      ;
; 0.897 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.208      ;
; 0.897 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[26]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.208      ;
; 0.897 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.208      ;
; 0.906 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.079      ; 1.217      ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ETH_TX_CLK'                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                                                                                                                 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 0.746      ;
; 0.474 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[10] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[6]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 0.785      ;
; 0.481 ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[3]                            ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[3]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 0.793      ;
; 0.483 ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[0]                            ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[0]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 0.795      ;
; 0.484 ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[2]                            ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[2]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 0.795      ;
; 0.491 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[14] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[10]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 0.802      ;
; 0.506 ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                                                                                                                ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 0.818      ;
; 0.507 ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|bank_info_clrn_r[1]                                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 0.819      ;
; 0.507 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 0.819      ;
; 0.525 ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                      ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 0.837      ;
; 0.526 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[9]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.393      ; 1.193      ;
; 0.620 ; eth_top:eth_top_i|eth_tx:eth_tx_i|tx_bank_busy_r[1]                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 0.932      ;
; 0.631 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 0.943      ;
; 0.637 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[2]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 0.949      ;
; 0.669 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[19] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[15]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 0.980      ;
; 0.676 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[2]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[2]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 0.987      ;
; 0.676 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[7]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 0.987      ;
; 0.687 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[9]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 0.998      ;
; 0.690 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[5]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[5]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.001      ;
; 0.716 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[8]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[8]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.027      ;
; 0.716 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[10]                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.027      ;
; 0.721 ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.033      ;
; 0.731 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[15] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[11]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.043      ;
; 0.749 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[9]  ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[5]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.060      ;
; 0.751 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[1]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[1]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.062      ;
; 0.751 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[18] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[14]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.062      ;
; 0.751 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[22] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[18]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.062      ;
; 0.752 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.063      ;
; 0.752 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.063      ;
; 0.753 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[11]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[11]                                                                                                                 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.064      ;
; 0.754 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[4]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[4]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.065      ;
; 0.754 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[5]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[5]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.065      ;
; 0.755 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                                                                                                                 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.066      ;
; 0.756 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.067      ;
; 0.756 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[8]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[8]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.067      ;
; 0.759 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[26] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[22]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.070      ;
; 0.766 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.078      ;
; 0.766 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[16] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[12]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.077      ;
; 0.766 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.078      ;
; 0.766 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[30] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[26]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.077      ;
; 0.767 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.079      ;
; 0.768 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[29] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[25]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.079      ;
; 0.769 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[17] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.080      ;
; 0.770 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[13] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[9]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.081      ;
; 0.773 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[21] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[17]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.084      ;
; 0.774 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[12] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[8]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.085      ;
; 0.776 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.088      ;
; 0.777 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[0]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[0]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.088      ;
; 0.780 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_zero_r                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                                                                                                                ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.092      ;
; 0.793 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[5]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.396      ; 1.463      ;
; 0.796 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_idle                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.108      ;
; 0.801 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[7]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.396      ; 1.471      ;
; 0.802 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_zero_r                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                                                                                                                ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.114      ;
; 0.807 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[3]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.399      ; 1.480      ;
; 0.808 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[2]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.396      ; 1.478      ;
; 0.814 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[11]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.399      ; 1.487      ;
; 0.815 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[10]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.399      ; 1.488      ;
; 0.815 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[0]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.396      ; 1.485      ;
; 0.815 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[3]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.394      ; 1.483      ;
; 0.817 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[0]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.399      ; 1.490      ;
; 0.817 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[4]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.394      ; 1.485      ;
; 0.824 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[4]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.391      ; 1.489      ;
; 0.829 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[3]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.397      ; 1.500      ;
; 0.829 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[11]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.401      ; 1.504      ;
; 0.829 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[6]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.396      ; 1.499      ;
; 0.831 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[10]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.396      ; 1.501      ;
; 0.839 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr2              ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                                                                                                                ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.151      ;
; 0.839 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[7]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.399      ; 1.512      ;
; 0.842 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[11]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.396      ; 1.512      ;
; 0.846 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_zero_r                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_idle                                                                                                              ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.158      ;
; 0.849 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|bank_info_clrn_r[0]                                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.161      ;
; 0.849 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[8]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.401      ; 1.524      ;
; 0.850 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[0]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.162      ;
; 0.851 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[0]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.163      ;
; 0.853 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[1]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.401      ; 1.528      ;
; 0.859 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[3]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.391      ; 1.524      ;
; 0.862 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.174      ;
; 0.863 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[1]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.399      ; 1.536      ;
; 0.869 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[0]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.401      ; 1.544      ;
; 0.874 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.389      ; 1.537      ;
; 0.886 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[9]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.396      ; 1.556      ;
; 0.888 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.391      ; 1.553      ;
; 0.896 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[0]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[0]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.207      ;
; 0.908 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[1]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[1]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.219      ;
; 0.913 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.386      ; 1.573      ;
; 0.914 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[6]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.225      ;
; 0.916 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.383      ; 1.573      ;
; 0.917 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_idle                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                                                                                                                ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.229      ;
; 0.934 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[2]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[2]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.245      ;
; 0.937 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1              ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr2                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.249      ;
; 0.937 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.248      ;
; 0.946 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[11]                      ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[11]                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.257      ;
; 0.947 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[25] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[21]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.079      ; 1.258      ;
; 0.948 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[11] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.082      ; 1.262      ;
; 0.964 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[1]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.276      ;
; 0.969 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[0]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.281      ;
; 0.970 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[0]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.282      ;
; 1.000 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.078      ; 1.310      ;
; 1.001 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr2              ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.078      ; 1.311      ;
; 1.006 ; eth_top:eth_top_i|eth_tx:eth_tx_i|tx_bank_busy_r[0]                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.080      ; 1.318      ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pllclk120mhz'                                                                                                                                                                                                                                                                           ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.434 ; reg_file:reg_file_i|reg_x:control1_reg_x|reg_value_r[0]            ; reg_file:reg_file_i|reg_x:control1_reg_x|reg_value_r[0]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.080      ; 0.746      ;
; 0.435 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[0]                  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[0]                                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_current_bank_r            ; eth_top:eth_top_i|net_proc:net_proc_i|tx_current_bank_r                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID         ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID                                                                                                       ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_ip_checksum ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_ip_checksum                                                                                               ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem1        ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem1                                                                                                      ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo    ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo                                                                                                  ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[1]           ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[1]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[0]           ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[0]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem2        ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem2                                                                                                      ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem6         ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem6                                                                                                       ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_current_bank_r            ; eth_top:eth_top_i|net_proc:net_proc_i|rx_current_bank_r                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyDestMAC       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyDestMAC                                                                                                     ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID   ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.746      ;
; 0.539 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[7]            ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~portb_address_reg0 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.396      ; 1.209      ;
; 0.556 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[2]             ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~porta_address_reg0 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.501      ; 1.331      ;
; 0.624 ; mem_file:mem_file_i|adc_brd_ram_sel_dr                             ; mem_file:mem_file_i|adc_brd_ram_sel_ddr                                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.935      ;
; 0.624 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[3]   ; reg_file:reg_file_i|eth_reg_rdata[3]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.935      ;
; 0.625 ; reg_file:reg_file_i|reg_x:hw_ver_reg_x|reg_num_match_r             ; reg_file:reg_file_i|reg_x:hw_ver_reg_x|eth_reg_rdata_r[12]                                                                                                       ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.936      ;
; 0.625 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[11]  ; reg_file:reg_file_i|eth_reg_rdata[11]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.080      ; 0.937      ;
; 0.631 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_current_bank_r            ; eth_top:eth_top_i|net_proc:net_proc_i|rx_bank_info_clrn_r[1]                                                                                                     ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.942      ;
; 0.643 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_cnt_r[0]              ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_data_last_r                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.954      ;
; 0.648 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[6]             ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.959      ;
; 0.648 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][5]             ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[5]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.959      ;
; 0.649 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][12]            ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[12]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.960      ;
; 0.649 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][3]             ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[3]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.960      ;
; 0.650 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][9]             ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[9]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.961      ;
; 0.650 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][14]            ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[14]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.961      ;
; 0.651 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[2]             ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[2]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.962      ;
; 0.651 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[4]             ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[4]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.962      ;
; 0.651 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][13]            ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[13]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.962      ;
; 0.654 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][14]            ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_num_match_r                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.965      ;
; 0.658 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[9]             ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~porta_address_reg0 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.501      ; 1.433      ;
; 0.660 ; reg_file:reg_file_i|reg_x:id_reg_x|eth_reg_rdata_r[0]              ; reg_file:reg_file_i|eth_reg_rdata[12]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.971      ;
; 0.664 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][14]            ; reg_file:reg_file_i|reg_x:control1_reg_x|reg_num_match_r                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.975      ;
; 0.664 ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|reg_value_r[3]         ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|eth_reg_rdata_r[3]                                                                                                   ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.975      ;
; 0.664 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[3]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[3]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.975      ;
; 0.668 ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|reg_value_r[5]         ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|eth_reg_rdata_r[5]                                                                                                   ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.979      ;
; 0.669 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[14]      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[14]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.980      ;
; 0.669 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[5]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[5]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.980      ;
; 0.670 ; mem_file:mem_file_i|adc_brd_ram_sel_dddr                           ; mem_file:mem_file_i|eth_mem_rdata_r[2]                                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.981      ;
; 0.670 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[15]  ; reg_file:reg_file_i|eth_reg_rdata[15]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.981      ;
; 0.671 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[13]      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[13]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.982      ;
; 0.672 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][4]             ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|reg_num_match_r                                                                                                      ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.983      ;
; 0.672 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[15]      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[15]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.983      ;
; 0.674 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][15]            ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[15]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.985      ;
; 0.676 ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[5]            ; reg_file:reg_file_i|eth_reg_rdata[5]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.987      ;
; 0.678 ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[12]           ; reg_file:reg_file_i|eth_reg_rdata[12]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.989      ;
; 0.680 ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[3]               ; eth_top:eth_top_i|net_proc:net_proc_i|ip_checksum_r[3]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.991      ;
; 0.684 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[14]               ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[14]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.995      ;
; 0.685 ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|reg_value_r[1]         ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|eth_reg_rdata_r[1]                                                                                                   ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.080      ; 0.997      ;
; 0.686 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_re_dr[2]              ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem1                                                                                                      ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 0.997      ;
; 0.688 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[6]                ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.110      ; 1.030      ;
; 0.691 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata1  ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata2                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.002      ;
; 0.698 ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[2]               ; eth_top:eth_top_i|net_proc:net_proc_i|ip_checksum_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.009      ;
; 0.699 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[1]             ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.081      ; 1.012      ;
; 0.702 ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|reg_value_r[6]         ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|eth_reg_rdata_r[6]                                                                                                   ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.080      ; 1.014      ;
; 0.707 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[7]                ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[7]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.018      ;
; 0.711 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_cnt_r[1]              ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_data_last_r                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.022      ;
; 0.714 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[7]                  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][7]                                                                                                       ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.025      ;
; 0.715 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[4]                ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[4]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.110      ; 1.057      ;
; 0.716 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[9]                ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[9]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.110      ; 1.058      ;
; 0.717 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[5]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[5]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.028      ;
; 0.717 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[3]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[3]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.028      ;
; 0.717 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[1]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[1]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.028      ;
; 0.717 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[8]                ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[8]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.110      ; 1.059      ;
; 0.719 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[9]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[9]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.080      ; 1.031      ;
; 0.720 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[7]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[7]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.031      ;
; 0.720 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[6]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[6]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.031      ;
; 0.720 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[2]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[2]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.031      ;
; 0.720 ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[6]            ; reg_file:reg_file_i|eth_reg_rdata[6]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.080      ; 1.032      ;
; 0.720 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[11]      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[11]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.080      ; 1.032      ;
; 0.721 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata3  ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata4                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.032      ;
; 0.721 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[4]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[4]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.032      ;
; 0.721 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[6]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[6]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.080      ; 1.033      ;
; 0.722 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_re_dr[0]              ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_re_dr[1]                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.033      ;
; 0.722 ; mem_file:mem_file_i|adc_brd_ram_sel_ddr                            ; mem_file:mem_file_i|adc_brd_ram_sel_dddr                                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.033      ;
; 0.722 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[8]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[8]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.033      ;
; 0.722 ; reg_file:reg_file_i|reg_x:id_reg_x|reg_num_match_r                 ; reg_file:reg_file_i|reg_x:id_reg_x|eth_reg_rdata_r[0]                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.033      ;
; 0.722 ; reg_file:reg_file_i|reg_x:fw_ver_reg_x|reg_num_match_r             ; reg_file:reg_file_i|reg_x:fw_ver_reg_x|eth_reg_rdata_r[0]                                                                                                        ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.033      ;
; 0.722 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[1]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[1]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.080      ; 1.034      ;
; 0.722 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[10]      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[10]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.080      ; 1.034      ;
; 0.723 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[7]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[7]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.034      ;
; 0.724 ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[13]           ; reg_file:reg_file_i|eth_reg_rdata[13]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.035      ;
; 0.724 ; mem_file:mem_file_i|adc_brd_ram_sel_r                              ; mem_file:mem_file_i|adc_brd_ram_sel_dr                                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.035      ;
; 0.727 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][7]             ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.080      ; 1.039      ;
; 0.729 ; reg_file:reg_file_i|reg_x:fw_ver_reg_x|eth_reg_rdata_r[0]          ; reg_file:reg_file_i|eth_reg_rdata[8]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.080      ; 1.041      ;
; 0.729 ; eth_top:eth_top_i|net_proc:net_proc_i|sys_data_base_r[3]           ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[5]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.040      ;
; 0.729 ; eth_top:eth_top_i|net_proc:net_proc_i|sys_data_base_r[3]           ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[3]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.040      ;
; 0.732 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem3         ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem4                                                                                                       ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.078      ; 1.042      ;
; 0.739 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][14]            ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[14]                                                                                                    ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.050      ;
; 0.739 ; reg_file:reg_file_i|reg_x:control1_reg_x|reg_value_r[0]            ; reg_file:reg_file_i|reg_x:control1_reg_x|eth_reg_rdata_r[0]                                                                                                      ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.080      ; 1.051      ;
; 0.741 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_re_r                  ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_re_dr[0]                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.052      ;
; 0.741 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[13]               ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[13]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.052      ;
; 0.741 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[15]               ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[15]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.052      ;
; 0.741 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[11]               ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[11]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.052      ;
; 0.741 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_current_bank_proc_done_r  ; eth_top:eth_top_i|net_proc:net_proc_i|rx_current_bank_r                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.052      ;
; 0.742 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[14]  ; reg_file:reg_file_i|eth_reg_rdata[14]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.053      ;
; 0.742 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[19]               ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[19]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.053      ;
; 0.742 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[29]               ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[29]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.079      ; 1.053      ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pllclk120mhz'                                                                                                 ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------------------------+
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[10]           ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[0]            ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[8]            ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][0]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][1]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][2]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][3]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][4]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][5]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][6]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][7]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][8]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][9]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[3][0]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[3][1]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|ip_checksum_r[1]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|ip_checksum_r[2]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|ip_checksum_r[3]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyDestMAC       ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem1         ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5         ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata1  ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata2  ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem1        ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[10]              ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[11]              ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[1]               ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[2]               ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[3]               ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[4]               ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[5]               ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[6]               ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[7]               ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[8]               ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[9]               ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[1]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[3]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[5]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[8]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[9]             ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_re_dr[0]              ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_re_dr[1]              ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_re_dr[2]              ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_re_r                  ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|short_read_r                 ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|sys_data_base_r[3]           ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][10]        ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][6]         ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][7]         ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][8]         ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][9]         ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_init                      ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[0]                  ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[1]                  ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[2]                  ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[3]                  ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[4]                  ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[5]                  ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[6]                  ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[7]                  ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[8]                  ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[9]                  ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[0]              ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]              ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]              ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[3]              ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[4]              ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[5]              ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[6]              ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]              ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]              ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]              ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r           ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[0]           ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[1]           ;
; 3.858 ; 4.078        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[2]           ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[0]            ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[2]            ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[3]            ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[4]            ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[6]            ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[7]            ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[10]           ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[11]           ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[12]           ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[2]            ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[3]            ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[7]            ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[9]            ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo    ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem6         ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_ip_checksum ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata3  ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata4  ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_udp_len     ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|reg_we_r                     ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[0]             ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[10]            ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[2]             ;
; 3.859 ; 4.079        ; 0.220          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[4]             ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ETH_RX_CLK'                                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                           ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 19.617 ; 19.852       ; 0.235          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ;
; 19.617 ; 19.852       ; 0.235          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_we_reg       ;
; 19.618 ; 19.853       ; 0.235          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 19.618 ; 19.853       ; 0.235          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 19.619 ; 19.854       ; 0.235          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_datain_reg0  ;
; 19.619 ; 19.854       ; 0.235          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ;
; 19.619 ; 19.854       ; 0.235          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_we_reg       ;
; 19.619 ; 19.854       ; 0.235          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ;
; 19.619 ; 19.854       ; 0.235          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_we_reg       ;
; 19.620 ; 19.855       ; 0.235          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 19.621 ; 19.856       ; 0.235          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; 19.621 ; 19.856       ; 0.235          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rx_dv_r                                                                                                                    ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                                                                                                                   ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[1]                                                                                                                   ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[2]                                                                                                                   ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[3]                                                                                                                   ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[0]                                                                                                                    ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[10]                                                                                                                   ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[11]                                                                                                                   ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[1]                                                                                                                    ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[2]                                                                                                                    ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[3]                                                                                                                    ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[4]                                                                                                                    ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[5]                                                                                                                    ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[6]                                                                                                                    ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[7]                                                                                                                    ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[8]                                                                                                                    ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[9]                                                                                                                    ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]                                                                                             ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[12]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[16]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]                                                                                             ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[21]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[22]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[24]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[25]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[28]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[29]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[5]                                                                                             ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[7]                                                                                             ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]                                                                                             ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_check_preamble                                                                                                    ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_idle                                                                                                              ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd                                                                                                          ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[0]                                                                                                           ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[10]                                                                                                          ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]                                                                                                          ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[12]                                                                                                          ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[1]                                                                                                           ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[2]                                                                                                           ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[3]                                                                                                           ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[4]                                                                                                           ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[5]                                                                                                           ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[6]                                                                                                           ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[7]                                                                                                           ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[8]                                                                                                           ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[9]                                                                                                           ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[1]                                                                                                           ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[2]                                                                                                           ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[3]                                                                                                           ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|we_r                                                                                                                   ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[10]                                                                                            ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[11]                                                                                            ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[15]                                                                                            ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20]                                                                                            ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23]                                                                                            ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[26]                                                                                            ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[27]                                                                                            ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[30]                                                                                            ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[31]                                                                                            ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]                                                                                             ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[6]                                                                                             ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[8]                                                                                             ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[0]                                                                                                           ;
; 19.831 ; 20.051       ; 0.220          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rx_dv_r                                                                                                                    ;
; 19.831 ; 20.051       ; 0.220          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                                                                                                                   ;
; 19.831 ; 20.051       ; 0.220          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[1]                                                                                                                   ;
; 19.831 ; 20.051       ; 0.220          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[2]                                                                                                                   ;
; 19.831 ; 20.051       ; 0.220          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[3]                                                                                                                   ;
; 19.831 ; 20.051       ; 0.220          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ;
; 19.831 ; 20.051       ; 0.220          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ;
; 19.831 ; 20.051       ; 0.220          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]                                                                                             ;
; 19.831 ; 20.051       ; 0.220          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[12]                                                                                            ;
; 19.831 ; 20.051       ; 0.220          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ;
; 19.831 ; 20.051       ; 0.220          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14]                                                                                            ;
; 19.831 ; 20.051       ; 0.220          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[16]                                                                                            ;
; 19.831 ; 20.051       ; 0.220          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17]                                                                                            ;
; 19.831 ; 20.051       ; 0.220          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18]                                                                                            ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ETH_TX_CLK'                                                                                                                                                                                               ;
+--------+--------------+----------------+-----------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock      ; Clock Edge ; Target                                                                                                                                                           ;
+--------+--------------+----------------+-----------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 19.634 ; 19.869       ; 0.235          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|q_b[1]                          ;
; 19.635 ; 19.870       ; 0.235          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ;
; 19.636 ; 19.871       ; 0.235          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|q_b[2]                          ;
; 19.636 ; 19.871       ; 0.235          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|q_b[3]                          ;
; 19.637 ; 19.872       ; 0.235          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|q_b[0]                          ;
; 19.637 ; 19.872       ; 0.235          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ;
; 19.637 ; 19.872       ; 0.235          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~portb_address_reg0 ;
; 19.638 ; 19.873       ; 0.235          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|tx_en_or                                                                                                                   ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[0]                                                                                                                  ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[1]                                                                                                                  ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[3]                                                                                                                  ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|bank_info_clrn_r[0]                                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|bank_info_clrn_r[1]                                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]                                                                                             ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[11]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[12]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[15]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[16]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[17]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]                                                                                             ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[21]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[25]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[29]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[31]                                                                                            ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]                                                                                             ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[5]                                                                                             ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]                                                                                             ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[8]                                                                                             ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[9]                                                                                             ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                                                                                                                 ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_idle                                                                                                              ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1                                                                                                         ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr2                                                                                                         ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_crc                                                                                                          ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data                                                                                                         ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_wait_interframe                                                                                                   ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                                                                                                                ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[10]                                                                                                               ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[11]                                                                                                               ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                                                                                                                ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                                                                                                                ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[3]                                                                                                                ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[4]                                                                                                                ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[5]                                                                                                                ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[6]                                                                                                                ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[7]                                                                                                                ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[8]                                                                                                                ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                                                                                                                ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_zero_r                                                                                                              ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|tx_bank_busy_r[0]                                                                                                              ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|tx_bank_busy_r[1]                                                                                                              ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|tx_en_r                                                                                                                        ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[0]                                                                                                                       ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[1]                                                                                                                       ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[3]                                                                                                                       ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]                                                                                                         ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[0]                                                                                                          ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[1]                                                                                                          ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[2]                                                                                                          ;
; 19.758 ; 19.946       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[3]                                                                                                          ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[0]                                                                                                                  ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                                                                                                                 ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[11]                                                                                                                 ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[1]                                                                                                                  ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[2]                                                                                                                  ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                                                                                                                  ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[4]                                                                                                                  ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[5]                                                                                                                  ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                                                                                                                  ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                                                                                                                  ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[8]                                                                                                                  ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                                                                                                                  ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[0]                                                                                                          ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[10]                                                                                                         ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[11]                                                                                                         ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[1]                                                                                                          ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[2]                                                                                                          ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[5]                                                                                                          ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[6]                                                                                                          ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[7]                                                                                                          ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[8]                                                                                                          ;
; 19.759 ; 19.947       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[9]                                                                                                          ;
; 19.760 ; 19.948       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[2]                                                                                                                  ;
; 19.760 ; 19.948       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[10]                                                                                            ;
; 19.760 ; 19.948       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[14]                                                                                            ;
; 19.760 ; 19.948       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[18]                                                                                            ;
; 19.760 ; 19.948       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[22]                                                                                            ;
; 19.760 ; 19.948       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[26]                                                                                            ;
; 19.760 ; 19.948       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[30]                                                                                            ;
; 19.760 ; 19.948       ; 0.188          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[6]                                                                                             ;
+--------+--------------+----------------+-----------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK20MHZ'                                                                                                                             ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------+
; 24.854 ; 24.854       ; 0.000          ; Low Pulse Width  ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|clk[0]           ;
; 24.854 ; 24.854       ; 0.000          ; Low Pulse Width  ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|observablevcoout ;
; 24.885 ; 24.885       ; 0.000          ; Low Pulse Width  ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[0]~input|o                                                                         ;
; 24.917 ; 24.917       ; 0.000          ; Low Pulse Width  ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[0]~input|i                                                                         ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[0]~input|i                                                                         ;
; 25.082 ; 25.082       ; 0.000          ; High Pulse Width ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.115 ; 25.115       ; 0.000          ; High Pulse Width ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[0]~input|o                                                                         ;
; 25.144 ; 25.144       ; 0.000          ; High Pulse Width ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|clk[0]           ;
; 25.144 ; 25.144       ; 0.000          ; High Pulse Width ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|observablevcoout ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[0]                                                                                 ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[1]                                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ETH_RXD[*]  ; ETH_RX_CLK ; 2.384  ; 2.683  ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[0] ; ETH_RX_CLK ; 2.128  ; 2.365  ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[1] ; ETH_RX_CLK ; 2.384  ; 2.683  ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[2] ; ETH_RX_CLK ; 2.081  ; 2.340  ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[3] ; ETH_RX_CLK ; 2.181  ; 2.546  ; Rise       ; ETH_RX_CLK      ;
; ETH_RX_DV   ; ETH_RX_CLK ; -0.948 ; -0.743 ; Rise       ; ETH_RX_CLK      ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ETH_RXD[*]  ; ETH_RX_CLK ; -1.613 ; -1.861 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[0] ; ETH_RX_CLK ; -1.658 ; -1.885 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[1] ; ETH_RX_CLK ; -1.900 ; -2.190 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[2] ; ETH_RX_CLK ; -1.613 ; -1.861 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[3] ; ETH_RX_CLK ; -1.706 ; -2.059 ; Rise       ; ETH_RX_CLK      ;
; ETH_RX_DV   ; ETH_RX_CLK ; 1.290  ; 1.089  ; Rise       ; ETH_RX_CLK      ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ETH_TXD[*]  ; ETH_TX_CLK ; 9.067 ; 8.775 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[0] ; ETH_TX_CLK ; 9.067 ; 8.775 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[1] ; ETH_TX_CLK ; 7.782 ; 7.668 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[2] ; ETH_TX_CLK ; 8.063 ; 7.906 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[3] ; ETH_TX_CLK ; 6.806 ; 6.701 ; Rise       ; ETH_TX_CLK      ;
; ETH_TX_EN   ; ETH_TX_CLK ; 8.534 ; 8.255 ; Rise       ; ETH_TX_CLK      ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ETH_TXD[*]  ; ETH_TX_CLK ; 6.653 ; 6.551 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[0] ; ETH_TX_CLK ; 8.824 ; 8.541 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[1] ; ETH_TX_CLK ; 7.590 ; 7.479 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[2] ; ETH_TX_CLK ; 7.861 ; 7.708 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[3] ; ETH_TX_CLK ; 6.653 ; 6.551 ; Rise       ; ETH_TX_CLK      ;
; ETH_TX_EN   ; ETH_TX_CLK ; 8.319 ; 8.051 ; Rise       ; ETH_TX_CLK      ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                  ;
+------------+-----------------+--------------+------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note ;
+------------+-----------------+--------------+------+
; 170.27 MHz ; 170.27 MHz      ; ETH_TX_CLK   ;      ;
; 191.06 MHz ; 191.06 MHz      ; pllclk120mhz ;      ;
; 226.09 MHz ; 226.09 MHz      ; ETH_RX_CLK   ;      ;
+------------+-----------------+--------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; pllclk120mhz ; 3.099  ; 0.000         ;
; ETH_TX_CLK   ; 34.127 ; 0.000         ;
; ETH_RX_CLK   ; 35.577 ; 0.000         ;
+--------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 0C Model Hold Summary    ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; ETH_TX_CLK   ; 0.382 ; 0.000         ;
; ETH_RX_CLK   ; 0.383 ; 0.000         ;
; pllclk120mhz ; 0.383 ; 0.000         ;
+--------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; pllclk120mhz ; 3.860  ; 0.000                    ;
; ETH_RX_CLK   ; 19.601 ; 0.000                    ;
; ETH_TX_CLK   ; 19.622 ; 0.000                    ;
; CLOCK20MHZ   ; 24.830 ; 0.000                    ;
+--------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pllclk120mhz'                                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                                                                                                         ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 3.099 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 5.157      ;
; 3.138 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 5.121      ;
; 3.152 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 5.104      ;
; 3.153 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 5.103      ;
; 3.170 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 5.091      ;
; 3.170 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[0]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 5.091      ;
; 3.170 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 5.091      ;
; 3.170 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 5.091      ;
; 3.170 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 5.091      ;
; 3.170 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[6]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 5.091      ;
; 3.170 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 5.091      ;
; 3.170 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[5]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 5.091      ;
; 3.170 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[4]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 5.091      ;
; 3.170 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[3]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 5.091      ;
; 3.205 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[2]           ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[3]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 5.056      ;
; 3.207 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 5.049      ;
; 3.211 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 5.045      ;
; 3.270 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.989      ;
; 3.288 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]           ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[3]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 4.973      ;
; 3.293 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.070     ; 4.972      ;
; 3.306 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[4]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.950      ;
; 3.325 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.065     ; 4.945      ;
; 3.328 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[0]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.928      ;
; 3.329 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[3]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.927      ;
; 3.343 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[10]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.080     ; 4.912      ;
; 3.380 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.067     ; 4.888      ;
; 3.392 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[7]          ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~porta_datain_reg0 ; pllclk120mhz ; pllclk120mhz ; 8.333        ; 0.271      ; 5.251      ;
; 3.394 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem2      ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.067     ; 4.874      ;
; 3.394 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.070     ; 4.871      ;
; 3.404 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[10]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.107     ; 4.824      ;
; 3.417 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]            ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.101     ; 4.817      ;
; 3.428 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[2]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.067     ; 4.840      ;
; 3.447 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[2]                                                                                                        ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.070     ; 4.818      ;
; 3.450 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 4.811      ;
; 3.456 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.803      ;
; 3.456 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[0]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.803      ;
; 3.456 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.803      ;
; 3.456 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.803      ;
; 3.456 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.803      ;
; 3.456 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[6]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.803      ;
; 3.456 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.803      ;
; 3.456 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[5]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.803      ;
; 3.456 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[4]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.803      ;
; 3.456 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[3]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.803      ;
; 3.463 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.103     ; 4.769      ;
; 3.466 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[0]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.790      ;
; 3.466 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[6]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.790      ;
; 3.466 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[5]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.790      ;
; 3.466 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[4]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.790      ;
; 3.466 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[3]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.790      ;
; 3.474 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.785      ;
; 3.475 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[7]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.784      ;
; 3.476 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[8]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.783      ;
; 3.476 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[9]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.783      ;
; 3.497 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.070     ; 4.768      ;
; 3.498 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[7]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.070     ; 4.767      ;
; 3.499 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[8]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.070     ; 4.766      ;
; 3.499 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[9]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.070     ; 4.766      ;
; 3.509 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 4.752      ;
; 3.510 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 4.751      ;
; 3.523 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.733      ;
; 3.523 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[2]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.736      ;
; 3.527 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.732      ;
; 3.535 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.721      ;
; 3.536 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.720      ;
; 3.548 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]            ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.101     ; 4.686      ;
; 3.563 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[2]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.103     ; 4.669      ;
; 3.563 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.106     ; 4.666      ;
; 3.564 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 4.697      ;
; 3.567 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.103     ; 4.665      ;
; 3.568 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.074     ; 4.693      ;
; 3.574 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.685      ;
; 3.574 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.070     ; 4.691      ;
; 3.575 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[8]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.070     ; 4.690      ;
; 3.575 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.684      ;
; 3.576 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[7]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.070     ; 4.689      ;
; 3.576 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[9]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.070     ; 4.689      ;
; 3.582 ; mem_file:mem_file_i|eth_mem_rdata_r[2]                           ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~porta_datain_reg0 ; pllclk120mhz ; pllclk120mhz ; 8.333        ; 0.268      ; 5.058      ;
; 3.588 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.668      ;
; 3.589 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.667      ;
; 3.589 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.667      ;
; 3.590 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.666      ;
; 3.631 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[4]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.106     ; 4.598      ;
; 3.632 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[10]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.080     ; 4.623      ;
; 3.643 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.613      ;
; 3.644 ; mem_file:mem_file_i|eth_mem_rdata_r[2]                           ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~porta_datain_reg0 ; pllclk120mhz ; pllclk120mhz ; 8.333        ; 0.265      ; 4.993      ;
; 3.644 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.612      ;
; 3.647 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.609      ;
; 3.648 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.079     ; 4.608      ;
; 3.653 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[0]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.106     ; 4.576      ;
; 3.654 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[3]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.106     ; 4.575      ;
; 3.670 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.589      ;
; 3.695 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[3][1]           ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[0]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.076     ; 4.564      ;
; 3.701 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[0]           ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[3]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.070     ; 4.564      ;
; 3.710 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.103     ; 4.522      ;
; 3.713 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.067     ; 4.555      ;
; 3.717 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]            ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.101     ; 4.517      ;
; 3.719 ; eth_top:eth_top_i|net_proc:net_proc_i|short_read_r               ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.072     ; 4.544      ;
; 3.720 ; eth_top:eth_top_i|net_proc:net_proc_i|com_id_high_bits_zero_r    ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.077     ; 4.538      ;
; 3.721 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.065     ; 4.549      ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ETH_TX_CLK'                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 34.127 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 5.802      ;
; 34.170 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 5.759      ;
; 34.956 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.973      ;
; 35.040 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[3]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.889      ;
; 35.083 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[3]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.846      ;
; 35.150 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[3]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.074     ; 4.778      ;
; 35.163 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[10]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.766      ;
; 35.168 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[7]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.761      ;
; 35.182 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[11]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.747      ;
; 35.206 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[10]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.723      ;
; 35.210 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[8]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.719      ;
; 35.211 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[7]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.718      ;
; 35.225 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[11]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.704      ;
; 35.253 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[8]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.676      ;
; 35.338 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[5]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.591      ;
; 35.363 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[6]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.566      ;
; 35.381 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[5]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.548      ;
; 35.406 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[6]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.523      ;
; 35.414 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.072     ; 4.516      ;
; 35.445 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_wait_interframe        ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[4]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.487      ;
; 35.448 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[4]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.481      ;
; 35.457 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.072     ; 4.473      ;
; 35.597 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[6]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.072     ; 4.333      ;
; 35.652 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[5]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.072     ; 4.278      ;
; 35.690 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.250      ;
; 35.692 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.248      ;
; 35.692 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.248      ;
; 35.693 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.247      ;
; 35.694 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.246      ;
; 35.694 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.246      ;
; 35.694 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.246      ;
; 35.694 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.246      ;
; 35.695 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.245      ;
; 35.711 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[1]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.074     ; 4.217      ;
; 35.711 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.071     ; 4.220      ;
; 35.713 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.071     ; 4.218      ;
; 35.713 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.071     ; 4.218      ;
; 35.714 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[3]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.071     ; 4.217      ;
; 35.714 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.071     ; 4.217      ;
; 35.715 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.071     ; 4.216      ;
; 35.715 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.071     ; 4.216      ;
; 35.715 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.071     ; 4.216      ;
; 35.715 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.071     ; 4.216      ;
; 35.716 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.071     ; 4.215      ;
; 35.725 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[4]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.071     ; 4.206      ;
; 35.745 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[31] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.064     ; 4.193      ;
; 35.753 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.187      ;
; 35.754 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.186      ;
; 35.754 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[7]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.072     ; 4.176      ;
; 35.766 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[31] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.163      ;
; 35.768 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[4]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.071     ; 4.163      ;
; 35.771 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[8]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.072     ; 4.159      ;
; 35.774 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.071     ; 4.157      ;
; 35.775 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.071     ; 4.156      ;
; 35.777 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[2]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.076     ; 4.149      ;
; 35.788 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.072     ; 4.142      ;
; 35.790 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[2]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.076     ; 4.136      ;
; 35.806 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[16] ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[0]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.126      ;
; 35.821 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.119      ;
; 35.823 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.117      ;
; 35.823 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.117      ;
; 35.824 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.116      ;
; 35.825 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.115      ;
; 35.825 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.115      ;
; 35.825 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.115      ;
; 35.825 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.115      ;
; 35.826 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.114      ;
; 35.856 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[12] ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[0]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.070     ; 4.076      ;
; 35.869 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[3]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 4.060      ;
; 35.871 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[3]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.074     ; 4.057      ;
; 35.876 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[31] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.064     ; 4.062      ;
; 35.884 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.056      ;
; 35.885 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 4.055      ;
; 35.961 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[11] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.064     ; 3.977      ;
; 35.963 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[15] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.064     ; 3.975      ;
; 35.974 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.071     ; 3.957      ;
; 35.982 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[11] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 3.947      ;
; 35.984 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[15] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 3.945      ;
; 35.989 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.951      ;
; 35.991 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.949      ;
; 35.991 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.949      ;
; 35.992 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[10]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 3.937      ;
; 35.992 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.948      ;
; 35.993 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.947      ;
; 35.993 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.947      ;
; 35.993 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.947      ;
; 35.993 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.947      ;
; 35.994 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.946      ;
; 35.997 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[7]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 3.932      ;
; 36.011 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[11]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 3.918      ;
; 36.039 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[8]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.073     ; 3.890      ;
; 36.044 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[31] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.064     ; 3.894      ;
; 36.052 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.888      ;
; 36.053 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.887      ;
; 36.083 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.857      ;
; 36.085 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.855      ;
; 36.085 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.855      ;
; 36.086 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.854      ;
; 36.087 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.853      ;
; 36.087 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.062     ; 3.853      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ETH_RX_CLK'                                                                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 35.577 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[3]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.093     ; 4.332      ;
; 35.577 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[5]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.093     ; 4.332      ;
; 35.577 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[6]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.093     ; 4.332      ;
; 35.577 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[0]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.093     ; 4.332      ;
; 35.577 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[1]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.093     ; 4.332      ;
; 35.577 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[2]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.093     ; 4.332      ;
; 35.577 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[4]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.093     ; 4.332      ;
; 35.577 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[7]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.093     ; 4.332      ;
; 35.577 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[8]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.093     ; 4.332      ;
; 35.577 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[9]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.093     ; 4.332      ;
; 35.577 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[10]                                                                                                                   ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.093     ; 4.332      ;
; 35.577 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[11]                                                                                                                   ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.093     ; 4.332      ;
; 35.681 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 4.251      ;
; 35.963 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[25] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.969      ;
; 36.026 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.906      ;
; 36.066 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[0]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_datain_reg0  ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.262      ; 4.235      ;
; 36.089 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.842      ;
; 36.091 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[21] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.841      ;
; 36.092 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.839      ;
; 36.141 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.791      ;
; 36.187 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[28] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.745      ;
; 36.195 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.736      ;
; 36.216 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.716      ;
; 36.218 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.714      ;
; 36.272 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[2]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_datain_reg0  ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.255      ; 4.022      ;
; 36.279 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.653      ;
; 36.281 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[22] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.651      ;
; 36.298 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[24] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.634      ;
; 36.308 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[8]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.624      ;
; 36.312 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.619      ;
; 36.317 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[26] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.615      ;
; 36.321 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.611      ;
; 36.328 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[31] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.604      ;
; 36.334 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[25] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.597      ;
; 36.336 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.596      ;
; 36.359 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.573      ;
; 36.371 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|we_r                                                                                                                   ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.094     ; 3.537      ;
; 36.372 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[3]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_datain_reg0  ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.258      ; 3.925      ;
; 36.375 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[12]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.253      ; 3.917      ;
; 36.381 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[15] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.551      ;
; 36.382 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rx_dv_r                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.549      ;
; 36.397 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.534      ;
; 36.414 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[12]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.257      ; 3.882      ;
; 36.421 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.511      ;
; 36.442 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[5]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.490      ;
; 36.444 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[12]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.255      ; 3.850      ;
; 36.445 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[27] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.487      ;
; 36.446 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.485      ;
; 36.447 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.484      ;
; 36.489 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[21] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.442      ;
; 36.533 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[10] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.399      ;
; 36.538 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.393      ;
; 36.579 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.353      ;
; 36.590 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[25] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.341      ;
; 36.606 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.072     ; 3.324      ;
; 36.609 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[6]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.323      ;
; 36.639 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[28] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.292      ;
; 36.642 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.289      ;
; 36.642 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[11] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.290      ;
; 36.653 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.278      ;
; 36.655 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.276      ;
; 36.692 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.239      ;
; 36.730 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[16] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.202      ;
; 36.730 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.201      ;
; 36.734 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.198      ;
; 36.745 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[21] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.186      ;
; 36.750 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.181      ;
; 36.753 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.179      ;
; 36.769 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[1]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_datain_reg0  ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.260      ; 3.530      ;
; 36.788 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rx_dv_r                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.072     ; 3.142      ;
; 36.790 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[12] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.142      ;
; 36.795 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[22] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.136      ;
; 36.800 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[26] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.131      ;
; 36.801 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.130      ;
; 36.811 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.120      ;
; 36.812 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[24] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.119      ;
; 36.819 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[2]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.112      ;
; 36.822 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[8]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.109      ;
; 36.828 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[3]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 3.104      ;
; 36.835 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[29]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.096      ;
; 36.842 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[31] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.089      ;
; 36.857 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.072     ; 3.073      ;
; 36.859 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[12]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.250      ; 3.430      ;
; 36.879 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.072     ; 3.051      ;
; 36.895 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[28] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.036      ;
; 36.895 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[15] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.036      ;
; 36.898 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.033      ;
; 36.906 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.025      ;
; 36.916 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_check_preamble                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 3.015      ;
; 36.935 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 2.996      ;
; 36.948 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 2.983      ;
; 36.949 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[27] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 2.982      ;
; 36.956 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[5]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 2.975      ;
; 36.981 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 2.950      ;
; 37.006 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 2.925      ;
; 37.038 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.070     ; 2.894      ;
; 37.039 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 2.892      ;
; 37.044 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rx_dv_r                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.072     ; 2.886      ;
; 37.045 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[1]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 2.886      ;
; 37.046 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[22] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.071     ; 2.885      ;
+--------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ETH_TX_CLK'                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                                                                                                                 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.072      ; 0.669      ;
; 0.436 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[10] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[6]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.722      ;
; 0.449 ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[3]                            ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[3]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.072      ; 0.736      ;
; 0.451 ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[0]                            ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[0]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.072      ; 0.738      ;
; 0.452 ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[2]                            ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[2]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.738      ;
; 0.460 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[14] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[10]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.746      ;
; 0.464 ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                                                                                                                ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.072      ; 0.751      ;
; 0.464 ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|bank_info_clrn_r[1]                                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.072      ; 0.751      ;
; 0.474 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.760      ;
; 0.487 ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                      ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.072      ; 0.774      ;
; 0.493 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[9]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.346      ; 1.089      ;
; 0.577 ; eth_top:eth_top_i|eth_tx:eth_tx_i|tx_bank_busy_r[1]                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.863      ;
; 0.582 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.868      ;
; 0.589 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[2]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.875      ;
; 0.596 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[2]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[2]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.882      ;
; 0.596 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[7]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.882      ;
; 0.596 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[19] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[15]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.882      ;
; 0.607 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[9]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.893      ;
; 0.611 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[5]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[5]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.897      ;
; 0.631 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[8]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[8]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.917      ;
; 0.631 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[10]                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.917      ;
; 0.651 ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.072      ; 0.938      ;
; 0.679 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[15] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[11]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.072      ; 0.966      ;
; 0.694 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[1]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[1]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.980      ;
; 0.695 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[9]  ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[5]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.981      ;
; 0.696 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.982      ;
; 0.698 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[4]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[4]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.984      ;
; 0.698 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.984      ;
; 0.698 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[11]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[11]                                                                                                                 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.984      ;
; 0.700 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[5]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[5]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.986      ;
; 0.702 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[8]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[8]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.988      ;
; 0.702 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                                                                                                                 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.988      ;
; 0.702 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[18] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[14]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.988      ;
; 0.702 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[22] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[18]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.988      ;
; 0.703 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.989      ;
; 0.710 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[26] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[22]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 0.996      ;
; 0.714 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[16] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[12]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.000      ;
; 0.714 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.000      ;
; 0.714 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[30] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[26]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.000      ;
; 0.715 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.001      ;
; 0.715 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.001      ;
; 0.715 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[29] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[25]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.001      ;
; 0.717 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[13] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[9]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.003      ;
; 0.717 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[17] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.003      ;
; 0.718 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[21] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[17]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.004      ;
; 0.720 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[12] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[8]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.006      ;
; 0.723 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.009      ;
; 0.725 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[0]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[0]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.011      ;
; 0.729 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_zero_r                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                                                                                                                ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.015      ;
; 0.736 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[5]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.349      ; 1.335      ;
; 0.737 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[7]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.349      ; 1.336      ;
; 0.739 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[3]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.351      ; 1.340      ;
; 0.742 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[2]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.349      ; 1.341      ;
; 0.742 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_idle                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.028      ;
; 0.747 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr2              ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                                                                                                                ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.033      ;
; 0.747 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[0]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.349      ; 1.346      ;
; 0.749 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[3]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.346      ; 1.345      ;
; 0.750 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[4]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.346      ; 1.346      ;
; 0.755 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[10]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.352      ; 1.357      ;
; 0.756 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_zero_r                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                                                                                                                ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.042      ;
; 0.756 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[0]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.042      ;
; 0.757 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[11]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.352      ; 1.359      ;
; 0.757 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[0]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.043      ;
; 0.758 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[0]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.352      ; 1.360      ;
; 0.760 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[6]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.349      ; 1.359      ;
; 0.765 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[4]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.343      ; 1.358      ;
; 0.771 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[11]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.349      ; 1.370      ;
; 0.773 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[11]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.354      ; 1.377      ;
; 0.780 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[7]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.352      ; 1.382      ;
; 0.781 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[3]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.349      ; 1.380      ;
; 0.781 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[10]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.349      ; 1.380      ;
; 0.793 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[1]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.354      ; 1.397      ;
; 0.798 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[1]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.352      ; 1.400      ;
; 0.800 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_zero_r                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_idle                                                                                                              ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.086      ;
; 0.800 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[3]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.343      ; 1.393      ;
; 0.801 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|bank_info_clrn_r[0]                                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.072      ; 1.088      ;
; 0.802 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.342      ; 1.394      ;
; 0.803 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.089      ;
; 0.806 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[0]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.354      ; 1.410      ;
; 0.808 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[8]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.354      ; 1.412      ;
; 0.810 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[9]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.349      ; 1.409      ;
; 0.816 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.344      ; 1.410      ;
; 0.831 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[0]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[0]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.117      ;
; 0.832 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[1]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[1]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.118      ;
; 0.834 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[6]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.120      ;
; 0.838 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_idle                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                                                                                                                ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.124      ;
; 0.843 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[25] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[21]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.129      ;
; 0.844 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[11] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.073      ; 1.132      ;
; 0.852 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[2]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[2]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.138      ;
; 0.855 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[0]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.141      ;
; 0.856 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.339      ; 1.445      ;
; 0.856 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[0]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.142      ;
; 0.856 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[1]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.142      ;
; 0.859 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[11]                      ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[11]                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.145      ;
; 0.860 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.336      ; 1.446      ;
; 0.863 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.149      ;
; 0.870 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1              ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr2                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.071      ; 1.156      ;
; 0.886 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr2              ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.070      ; 1.171      ;
; 0.886 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.070      ; 1.171      ;
; 0.903 ; eth_top:eth_top_i|eth_tx:eth_tx_i|tx_bank_busy_r[0]                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.072      ; 1.190      ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ETH_RX_CLK'                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                      ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd                                                                                                          ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.669      ;
; 0.438 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[5]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.724      ;
; 0.444 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.415      ; 1.109      ;
; 0.450 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[11]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[11]                                                                                                                   ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.736      ;
; 0.459 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[0]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[0]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.745      ;
; 0.459 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.410      ; 1.119      ;
; 0.460 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[9]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[9]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.746      ;
; 0.462 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[4]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[4]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.748      ;
; 0.473 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[3]                        ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[3]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.759      ;
; 0.475 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[15] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[11]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.761      ;
; 0.475 ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                      ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.761      ;
; 0.477 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[15]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.763      ;
; 0.479 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[31]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.765      ;
; 0.489 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rx_dv_r                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.775      ;
; 0.568 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[16] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[12]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.854      ;
; 0.581 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.867      ;
; 0.582 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[28] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[24]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.868      ;
; 0.589 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[10]                        ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[10]                                                                                                          ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.875      ;
; 0.591 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.877      ;
; 0.593 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.879      ;
; 0.624 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[2]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[2]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.910      ;
; 0.624 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[7]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[7]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.910      ;
; 0.646 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[6]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.417      ; 1.313      ;
; 0.646 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[10]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.417      ; 1.313      ;
; 0.646 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[1]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[1]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.932      ;
; 0.646 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[11]                        ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]                                                                                                          ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.932      ;
; 0.646 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_idle                   ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_check_preamble                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.932      ;
; 0.648 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[0]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.415      ; 1.313      ;
; 0.648 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[8]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[8]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.934      ;
; 0.650 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[6]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.415      ; 1.315      ;
; 0.662 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[2]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[30]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.070      ; 0.947      ;
; 0.666 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[2]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.070      ; 0.951      ;
; 0.670 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[9]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.413      ; 1.333      ;
; 0.674 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[4]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.415      ; 1.339      ;
; 0.676 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[4]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[4]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.962      ;
; 0.677 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[7]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.413      ; 1.340      ;
; 0.677 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[10]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[10]                                                                                                                   ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.963      ;
; 0.678 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[9]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[9]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.964      ;
; 0.679 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.070      ; 0.964      ;
; 0.680 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[26]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.070      ; 0.965      ;
; 0.683 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.070      ; 0.968      ;
; 0.684 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.070      ; 0.969      ;
; 0.687 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[5]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.415      ; 1.352      ;
; 0.687 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[8]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.415      ; 1.352      ;
; 0.687 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[6]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.410      ; 1.347      ;
; 0.688 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[5]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[5]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.974      ;
; 0.689 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[1]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[1]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.975      ;
; 0.689 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[2]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[2]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.975      ;
; 0.689 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[6]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.975      ;
; 0.690 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[4]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.413      ; 1.353      ;
; 0.690 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[3]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[3]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.976      ;
; 0.691 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[0]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.410      ; 1.351      ;
; 0.691 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[7]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[7]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.977      ;
; 0.691 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[22] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.977      ;
; 0.692 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[7]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.410      ; 1.352      ;
; 0.694 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[6]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[6]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.980      ;
; 0.694 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[8]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[8]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.980      ;
; 0.695 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.981      ;
; 0.696 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[31] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[27]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.982      ;
; 0.702 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[5]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.413      ; 1.365      ;
; 0.702 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[0]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[0]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.988      ;
; 0.707 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[10] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[6]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.993      ;
; 0.707 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.993      ;
; 0.713 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[4]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.410      ; 1.373      ;
; 0.713 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.413      ; 1.376      ;
; 0.713 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[30]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 0.999      ;
; 0.717 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[30]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 1.003      ;
; 0.718 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[27]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 1.004      ;
; 0.719 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[21] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 1.005      ;
; 0.721 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[1]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.415      ; 1.386      ;
; 0.723 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[9]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.410      ; 1.383      ;
; 0.723 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[1]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.413      ; 1.386      ;
; 0.724 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[10]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.410      ; 1.384      ;
; 0.725 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[3]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.410      ; 1.385      ;
; 0.727 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[29]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 1.013      ;
; 0.727 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[22]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 1.013      ;
; 0.728 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[7]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 1.014      ;
; 0.729 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.417      ; 1.396      ;
; 0.730 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[1]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.410      ; 1.390      ;
; 0.730 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[25]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 1.016      ;
; 0.730 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 1.016      ;
; 0.737 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[2]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.413      ; 1.400      ;
; 0.739 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[0]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.413      ; 1.402      ;
; 0.740 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[2]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.415      ; 1.405      ;
; 0.746 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[8]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.410      ; 1.406      ;
; 0.747 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[2]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.410      ; 1.407      ;
; 0.751 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[8]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 1.037      ;
; 0.772 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.072      ; 1.059      ;
; 0.784 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[16]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 1.070      ;
; 0.794 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[10]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 1.080      ;
; 0.801 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 1.087      ;
; 0.802 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.071      ; 1.088      ;
; 0.824 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.070      ; 1.109      ;
; 0.824 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[26]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.070      ; 1.109      ;
; 0.826 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.070      ; 1.111      ;
; 0.828 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.070      ; 1.113      ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pllclk120mhz'                                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.383 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_current_bank_r            ; eth_top:eth_top_i|net_proc:net_proc_i|tx_current_bank_r                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID         ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID                                                                                                       ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_ip_checksum ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_ip_checksum                                                                                               ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo    ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo                                                                                                  ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[1]           ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[1]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[0]           ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[0]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem2        ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem2                                                                                                      ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem6         ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem6                                                                                                       ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID   ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.383 ; reg_file:reg_file_i|reg_x:control1_reg_x|reg_value_r[0]            ; reg_file:reg_file_i|reg_x:control1_reg_x|reg_value_r[0]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.669      ;
; 0.384 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[0]                  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[0]                                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem1        ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem1                                                                                                      ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_current_bank_r            ; eth_top:eth_top_i|net_proc:net_proc_i|rx_current_bank_r                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyDestMAC       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyDestMAC                                                                                                     ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.070      ; 0.669      ;
; 0.512 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[2]             ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~porta_address_reg0 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.442      ; 1.204      ;
; 0.524 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[7]            ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~portb_address_reg0 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.348      ; 1.122      ;
; 0.579 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[3]   ; reg_file:reg_file_i|eth_reg_rdata[3]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.866      ;
; 0.580 ; mem_file:mem_file_i|adc_brd_ram_sel_dr                             ; mem_file:mem_file_i|adc_brd_ram_sel_ddr                                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.866      ;
; 0.580 ; reg_file:reg_file_i|reg_x:hw_ver_reg_x|reg_num_match_r             ; reg_file:reg_file_i|reg_x:hw_ver_reg_x|eth_reg_rdata_r[12]                                                                                                       ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.867      ;
; 0.581 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[11]  ; reg_file:reg_file_i|eth_reg_rdata[11]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.868      ;
; 0.582 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_current_bank_r            ; eth_top:eth_top_i|net_proc:net_proc_i|rx_bank_info_clrn_r[1]                                                                                                     ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.070      ; 0.867      ;
; 0.585 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[3]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[3]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.872      ;
; 0.586 ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|reg_value_r[3]         ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|eth_reg_rdata_r[3]                                                                                                   ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.873      ;
; 0.589 ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|reg_value_r[5]         ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|eth_reg_rdata_r[5]                                                                                                   ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.876      ;
; 0.593 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_cnt_r[0]              ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_data_last_r                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.879      ;
; 0.593 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[5]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[5]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.880      ;
; 0.594 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[13]      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[13]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.880      ;
; 0.594 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[15]  ; reg_file:reg_file_i|eth_reg_rdata[15]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.880      ;
; 0.595 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[14]      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[14]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.881      ;
; 0.595 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[15]      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[15]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.881      ;
; 0.598 ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[5]            ; reg_file:reg_file_i|eth_reg_rdata[5]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.885      ;
; 0.601 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[6]             ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.887      ;
; 0.602 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][12]            ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[12]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.888      ;
; 0.602 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][14]            ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[14]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.888      ;
; 0.602 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][3]             ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[3]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.888      ;
; 0.602 ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[12]           ; reg_file:reg_file_i|eth_reg_rdata[12]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.889      ;
; 0.603 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][5]             ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[5]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.889      ;
; 0.603 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][9]             ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[9]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.889      ;
; 0.603 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][13]            ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[13]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.889      ;
; 0.604 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[2]             ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[2]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.890      ;
; 0.604 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[4]             ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[4]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.890      ;
; 0.605 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][14]            ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_num_match_r                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.891      ;
; 0.609 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[14]               ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[14]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.895      ;
; 0.609 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[6]                ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.098      ; 0.922      ;
; 0.609 ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|reg_value_r[1]         ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|eth_reg_rdata_r[1]                                                                                                   ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.896      ;
; 0.613 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[9]             ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~porta_address_reg0 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.442      ; 1.305      ;
; 0.613 ; reg_file:reg_file_i|reg_x:id_reg_x|eth_reg_rdata_r[0]              ; reg_file:reg_file_i|eth_reg_rdata[12]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.900      ;
; 0.617 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][14]            ; reg_file:reg_file_i|reg_x:control1_reg_x|reg_num_match_r                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.903      ;
; 0.618 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[1]             ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.073      ; 0.906      ;
; 0.623 ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|reg_value_r[6]         ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|eth_reg_rdata_r[6]                                                                                                   ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.910      ;
; 0.624 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][4]             ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|reg_num_match_r                                                                                                      ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.910      ;
; 0.624 ; mem_file:mem_file_i|adc_brd_ram_sel_dddr                           ; mem_file:mem_file_i|eth_mem_rdata_r[2]                                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.910      ;
; 0.624 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][15]            ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[15]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.910      ;
; 0.626 ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[3]               ; eth_top:eth_top_i|net_proc:net_proc_i|ip_checksum_r[3]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.912      ;
; 0.627 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[7]                ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[7]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.913      ;
; 0.629 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[7]                  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][7]                                                                                                       ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.915      ;
; 0.632 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_cnt_r[1]              ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_data_last_r                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.918      ;
; 0.632 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[4]                ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[4]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.098      ; 0.945      ;
; 0.632 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[9]                ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[9]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.098      ; 0.945      ;
; 0.633 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[8]                ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[8]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.098      ; 0.946      ;
; 0.638 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata1  ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata2                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.070      ; 0.923      ;
; 0.640 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[11]      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[11]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.927      ;
; 0.641 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][7]             ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.927      ;
; 0.642 ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[6]            ; reg_file:reg_file_i|eth_reg_rdata[6]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.928      ;
; 0.642 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[6]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[6]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.928      ;
; 0.645 ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[2]               ; eth_top:eth_top_i|net_proc:net_proc_i|ip_checksum_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.931      ;
; 0.648 ; reg_file:reg_file_i|reg_x:fw_ver_reg_x|eth_reg_rdata_r[0]          ; reg_file:reg_file_i|eth_reg_rdata[8]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.935      ;
; 0.655 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_re_dr[2]              ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem1                                                                                                      ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.070      ; 0.940      ;
; 0.656 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][14]            ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[14]                                                                                                    ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.942      ;
; 0.664 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata3  ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata4                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.950      ;
; 0.664 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[3]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[3]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.950      ;
; 0.665 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[5]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[5]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.951      ;
; 0.666 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[1]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[1]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.952      ;
; 0.667 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[6]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[6]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.953      ;
; 0.667 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[9]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[9]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.954      ;
; 0.668 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[7]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[7]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.954      ;
; 0.669 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_re_dr[0]              ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_re_dr[1]                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.070      ; 0.954      ;
; 0.669 ; mem_file:mem_file_i|adc_brd_ram_sel_ddr                            ; mem_file:mem_file_i|adc_brd_ram_sel_dddr                                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.955      ;
; 0.669 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[2]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[2]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.955      ;
; 0.670 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[7]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[7]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.956      ;
; 0.670 ; reg_file:reg_file_i|reg_x:id_reg_x|reg_num_match_r                 ; reg_file:reg_file_i|reg_x:id_reg_x|eth_reg_rdata_r[0]                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.957      ;
; 0.670 ; reg_file:reg_file_i|reg_x:fw_ver_reg_x|reg_num_match_r             ; reg_file:reg_file_i|reg_x:fw_ver_reg_x|eth_reg_rdata_r[0]                                                                                                        ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.957      ;
; 0.670 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[1]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[1]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.956      ;
; 0.670 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[10]      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[10]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.957      ;
; 0.671 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[8]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[8]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.957      ;
; 0.671 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[4]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[4]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.957      ;
; 0.672 ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[13]           ; reg_file:reg_file_i|eth_reg_rdata[13]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.958      ;
; 0.672 ; mem_file:mem_file_i|adc_brd_ram_sel_r                              ; mem_file:mem_file_i|adc_brd_ram_sel_dr                                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.958      ;
; 0.676 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem3         ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem4                                                                                                       ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.962      ;
; 0.677 ; eth_top:eth_top_i|net_proc:net_proc_i|sys_data_base_r[3]           ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[3]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.964      ;
; 0.678 ; eth_top:eth_top_i|net_proc:net_proc_i|sys_data_base_r[3]           ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[5]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.965      ;
; 0.680 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_num_match_r      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[10]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.967      ;
; 0.683 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_num_match_r      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[4]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.072      ; 0.970      ;
; 0.684 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[10]           ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~portb_address_reg0 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.345      ; 1.279      ;
; 0.685 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[13]               ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[13]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.971      ;
; 0.685 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[15]               ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[15]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.971      ;
; 0.687 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_current_bank_r            ; eth_top:eth_top_i|net_proc:net_proc_i|rx_bank_info_clrn_r[0]                                                                                                     ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.070      ; 0.972      ;
; 0.687 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[19]               ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[19]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.973      ;
; 0.687 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[29]               ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[29]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.973      ;
; 0.687 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[11]               ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[11]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.071      ; 0.973      ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pllclk120mhz'                                                                                                  ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------------------------+
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem6         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_ip_checksum ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata3  ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata4  ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_udp_len     ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[10]              ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[11]              ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[1]               ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[2]               ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[3]               ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[4]               ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[5]               ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[6]               ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[7]               ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[8]               ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[9]               ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|sys_data_base_r[3]           ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[0][0]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[0][1]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[0][2]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[0][3]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[0][4]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[0][5]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[0][6]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[0][7]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[0][8]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][0]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][10]        ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][1]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][3]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][4]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][5]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][6]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][7]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][8]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][9]         ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[1]                  ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[2]                  ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[3]                  ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[4]                  ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[5]                  ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[6]                  ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[7]                  ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[8]                  ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[9]                  ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[2]             ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[0]              ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]              ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]              ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[3]              ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[4]              ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[5]              ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[6]              ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]              ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]              ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]              ;
; 3.860 ; 4.076        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                  ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[10]           ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[1]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[3]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[5]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[6]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[7]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[8]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[9]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[0]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[10]           ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[11]           ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[12]           ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[2]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[3]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[7]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[8]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[9]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][0]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][1]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][2]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][3]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][4]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][5]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][6]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][7]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][8]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][9]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][0]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][10]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][12]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][13]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][14]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][15]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][1]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][2]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][3]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][4]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][5]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][6]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|ip_checksum_r[0]             ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|ip_checksum_r[10]            ;
; 3.861 ; 4.077        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|ip_checksum_r[11]            ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ETH_RX_CLK'                                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                           ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 19.601 ; 19.831       ; 0.230          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 19.601 ; 19.831       ; 0.230          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 19.603 ; 19.833       ; 0.230          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 19.604 ; 19.834       ; 0.230          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ;
; 19.604 ; 19.834       ; 0.230          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_we_reg       ;
; 19.604 ; 19.834       ; 0.230          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ;
; 19.604 ; 19.834       ; 0.230          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_we_reg       ;
; 19.604 ; 19.834       ; 0.230          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ;
; 19.604 ; 19.834       ; 0.230          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_we_reg       ;
; 19.606 ; 19.836       ; 0.230          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_datain_reg0  ;
; 19.606 ; 19.836       ; 0.230          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; 19.606 ; 19.836       ; 0.230          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[0]                                                                                                                    ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[10]                                                                                                                   ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[11]                                                                                                                   ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[1]                                                                                                                    ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[2]                                                                                                                    ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[3]                                                                                                                    ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[4]                                                                                                                    ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[5]                                                                                                                    ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[6]                                                                                                                    ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[7]                                                                                                                    ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[8]                                                                                                                    ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[9]                                                                                                                    ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[0]                                                                                                           ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[10]                                                                                                          ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]                                                                                                          ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[1]                                                                                                           ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[2]                                                                                                           ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[3]                                                                                                           ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[4]                                                                                                           ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[5]                                                                                                           ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[6]                                                                                                           ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[7]                                                                                                           ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[8]                                                                                                           ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[9]                                                                                                           ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|we_r                                                                                                                   ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rx_dv_r                                                                                                                    ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                                                                                                                   ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[1]                                                                                                                   ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[2]                                                                                                                   ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[3]                                                                                                                   ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[10]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[11]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[12]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[15]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[16]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[21]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[22]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[24]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[25]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[26]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[27]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[28]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[29]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[30]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[31]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[5]                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[6]                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[7]                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[8]                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_check_preamble                                                                                                    ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_idle                                                                                                              ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd                                                                                                          ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[12]                                                                                                          ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[0]                                                                                                           ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[1]                                                                                                           ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[2]                                                                                                           ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width  ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[3]                                                                                                           ;
; 19.843 ; 20.059       ; 0.216          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rx_dv_r                                                                                                                    ;
; 19.843 ; 20.059       ; 0.216          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                                                                                                                   ;
; 19.843 ; 20.059       ; 0.216          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[1]                                                                                                                   ;
; 19.843 ; 20.059       ; 0.216          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[2]                                                                                                                   ;
; 19.843 ; 20.059       ; 0.216          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ;
; 19.843 ; 20.059       ; 0.216          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ;
; 19.843 ; 20.059       ; 0.216          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]                                                                                             ;
; 19.843 ; 20.059       ; 0.216          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[10]                                                                                            ;
; 19.843 ; 20.059       ; 0.216          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[11]                                                                                            ;
; 19.843 ; 20.059       ; 0.216          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[12]                                                                                            ;
; 19.843 ; 20.059       ; 0.216          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ;
; 19.843 ; 20.059       ; 0.216          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14]                                                                                            ;
; 19.843 ; 20.059       ; 0.216          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[15]                                                                                            ;
; 19.843 ; 20.059       ; 0.216          ; High Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[16]                                                                                            ;
+--------+--------------+----------------+------------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ETH_TX_CLK'                                                                                                                                                                                                ;
+--------+--------------+----------------+-----------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock      ; Clock Edge ; Target                                                                                                                                                           ;
+--------+--------------+----------------+-----------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 19.622 ; 19.852       ; 0.230          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|q_b[0]                          ;
; 19.622 ; 19.852       ; 0.230          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|q_b[1]                          ;
; 19.622 ; 19.852       ; 0.230          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|q_b[3]                          ;
; 19.622 ; 19.852       ; 0.230          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.622 ; 19.852       ; 0.230          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ;
; 19.622 ; 19.852       ; 0.230          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~portb_address_reg0 ;
; 19.623 ; 19.853       ; 0.230          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|q_b[2]                          ;
; 19.623 ; 19.853       ; 0.230          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[0]                                                                                                                  ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[1]                                                                                                                  ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|bank_info_clrn_r[1]                                                                                                            ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                                                                                                                 ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                                                                                                                ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|tx_bank_busy_r[0]                                                                                                              ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[0]                                                                                                                       ;
; 19.752 ; 19.936       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]                                                                                                         ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|tx_en_or                                                                                                                   ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28]                                                                                            ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]                                                                                             ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_idle                                                                                                              ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1                                                                                                         ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr2                                                                                                         ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                                                                                                                ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                                                                                                                ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[4]                                                                                                                ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_zero_r                                                                                                              ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|tx_bank_busy_r[1]                                                                                                              ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|tx_en_r                                                                                                                        ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[0]                                                                                                          ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[1]                                                                                                          ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[2]                                                                                                          ;
; 19.753 ; 19.937       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[3]                                                                                                          ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[2]                                                                                                                  ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[3]                                                                                                                  ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[0]                                                                                                                  ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                                                                                                                 ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[11]                                                                                                                 ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[1]                                                                                                                  ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[2]                                                                                                                  ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                                                                                                                  ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[4]                                                                                                                  ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[5]                                                                                                                  ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                                                                                                                  ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                                                                                                                  ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[8]                                                                                                                  ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                                                                                                                  ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|bank_info_clrn_r[0]                                                                                                            ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[10]                                                                                            ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[11]                                                                                            ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[14]                                                                                            ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[15]                                                                                            ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[18]                                                                                            ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[22]                                                                                            ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[26]                                                                                            ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[30]                                                                                            ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[31]                                                                                            ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[6]                                                                                             ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data                                                                                                         ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_wait_interframe                                                                                                   ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[10]                                                                                                               ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[11]                                                                                                               ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[3]                                                                                                                ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[5]                                                                                                                ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[6]                                                                                                                ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[7]                                                                                                                ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[8]                                                                                                                ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                                                                                                                ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[1]                                                                                                                       ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[2]                                                                                                                       ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[3]                                                                                                                       ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[0]                                                                                                          ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[10]                                                                                                         ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[11]                                                                                                         ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[1]                                                                                                          ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[2]                                                                                                          ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[3]                                                                                                          ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[4]                                                                                                          ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[5]                                                                                                          ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[6]                                                                                                          ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[7]                                                                                                          ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[8]                                                                                                          ;
; 19.755 ; 19.939       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[9]                                                                                                          ;
; 19.756 ; 19.940       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[12]                                                                                            ;
; 19.756 ; 19.940       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ;
; 19.756 ; 19.940       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[16]                                                                                            ;
; 19.756 ; 19.940       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[17]                                                                                            ;
; 19.756 ; 19.940       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ;
; 19.756 ; 19.940       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[21]                                                                                            ;
; 19.756 ; 19.940       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[25]                                                                                            ;
; 19.756 ; 19.940       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[29]                                                                                            ;
; 19.756 ; 19.940       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[5]                                                                                             ;
+--------+--------------+----------------+-----------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK20MHZ'                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------+
; 24.830 ; 24.830       ; 0.000          ; Low Pulse Width  ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|clk[0]           ;
; 24.830 ; 24.830       ; 0.000          ; Low Pulse Width  ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|observablevcoout ;
; 24.885 ; 24.885       ; 0.000          ; Low Pulse Width  ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[0]~input|o                                                                         ;
; 24.909 ; 24.909       ; 0.000          ; Low Pulse Width  ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[0]~input|i                                                                         ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[0]~input|i                                                                         ;
; 25.090 ; 25.090       ; 0.000          ; High Pulse Width ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.115 ; 25.115       ; 0.000          ; High Pulse Width ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[0]~input|o                                                                         ;
; 25.170 ; 25.170       ; 0.000          ; High Pulse Width ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|clk[0]           ;
; 25.170 ; 25.170       ; 0.000          ; High Pulse Width ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|observablevcoout ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[0]                                                                                 ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[1]                                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ETH_RXD[*]  ; ETH_RX_CLK ; 2.152  ; 2.297  ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[0] ; ETH_RX_CLK ; 1.902  ; 2.012  ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[1] ; ETH_RX_CLK ; 2.152  ; 2.297  ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[2] ; ETH_RX_CLK ; 1.864  ; 1.989  ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[3] ; ETH_RX_CLK ; 1.929  ; 2.196  ; Rise       ; ETH_RX_CLK      ;
; ETH_RX_DV   ; ETH_RX_CLK ; -0.848 ; -0.564 ; Rise       ; ETH_RX_CLK      ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ETH_RXD[*]  ; ETH_RX_CLK ; -1.445 ; -1.566 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[0] ; ETH_RX_CLK ; -1.480 ; -1.587 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[1] ; ETH_RX_CLK ; -1.720 ; -1.863 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[2] ; ETH_RX_CLK ; -1.445 ; -1.566 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[3] ; ETH_RX_CLK ; -1.505 ; -1.766 ; Rise       ; ETH_RX_CLK      ;
; ETH_RX_DV   ; ETH_RX_CLK ; 1.155  ; 0.878  ; Rise       ; ETH_RX_CLK      ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ETH_TXD[*]  ; ETH_TX_CLK ; 8.648 ; 8.284 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[0] ; ETH_TX_CLK ; 8.648 ; 8.284 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[1] ; ETH_TX_CLK ; 7.452 ; 7.214 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[2] ; ETH_TX_CLK ; 7.713 ; 7.447 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[3] ; ETH_TX_CLK ; 6.511 ; 6.349 ; Rise       ; ETH_TX_CLK      ;
; ETH_TX_EN   ; ETH_TX_CLK ; 8.251 ; 7.730 ; Rise       ; ETH_TX_CLK      ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ETH_TXD[*]  ; ETH_TX_CLK ; 6.372 ; 6.215 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[0] ; ETH_TX_CLK ; 8.423 ; 8.072 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[1] ; ETH_TX_CLK ; 7.275 ; 7.045 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[2] ; ETH_TX_CLK ; 7.526 ; 7.269 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[3] ; ETH_TX_CLK ; 6.372 ; 6.215 ; Rise       ; ETH_TX_CLK      ;
; ETH_TX_EN   ; ETH_TX_CLK ; 8.050 ; 7.549 ; Rise       ; ETH_TX_CLK      ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------+
; Fast 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; pllclk120mhz ; 5.861  ; 0.000         ;
; ETH_TX_CLK   ; 37.280 ; 0.000         ;
; ETH_RX_CLK   ; 37.942 ; 0.000         ;
+--------------+--------+---------------+


+--------------------------------------+
; Fast 1200mV 0C Model Hold Summary    ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; ETH_RX_CLK   ; 0.152 ; 0.000         ;
; ETH_TX_CLK   ; 0.166 ; 0.000         ;
; pllclk120mhz ; 0.167 ; 0.000         ;
+--------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; pllclk120mhz ; 3.917  ; 0.000                    ;
; ETH_RX_CLK   ; 19.204 ; 0.000                    ;
; ETH_TX_CLK   ; 19.209 ; 0.000                    ;
; CLOCK20MHZ   ; 24.410 ; 0.000                    ;
+--------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pllclk120mhz'                                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                                                                                                         ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 5.861 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[7]          ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~porta_datain_reg0 ; pllclk120mhz ; pllclk120mhz ; 8.333        ; 0.130      ; 2.611      ;
; 5.888 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.041     ; 2.391      ;
; 5.906 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.371      ;
; 5.913 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.364      ;
; 5.915 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.362      ;
; 5.915 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.362      ;
; 5.917 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.360      ;
; 5.942 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[4]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.044     ; 2.334      ;
; 5.966 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.035     ; 2.319      ;
; 5.975 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]           ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[3]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.039     ; 2.306      ;
; 5.980 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.038     ; 2.302      ;
; 5.980 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[0]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.038     ; 2.302      ;
; 5.980 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.038     ; 2.302      ;
; 5.980 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.038     ; 2.302      ;
; 5.980 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.038     ; 2.302      ;
; 5.980 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[6]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.038     ; 2.302      ;
; 5.980 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.038     ; 2.302      ;
; 5.980 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[5]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.038     ; 2.302      ;
; 5.980 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[4]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.038     ; 2.302      ;
; 5.980 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[3]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.038     ; 2.302      ;
; 5.981 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[0]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.044     ; 2.295      ;
; 5.981 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[3]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.044     ; 2.295      ;
; 5.988 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[10]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.044     ; 2.288      ;
; 5.993 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.041     ; 2.286      ;
; 6.024 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[10]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.060     ; 2.236      ;
; 6.036 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.032     ; 2.252      ;
; 6.043 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[2]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.032     ; 2.245      ;
; 6.048 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.039     ; 2.233      ;
; 6.049 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.030     ; 2.241      ;
; 6.052 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[0]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.225      ;
; 6.052 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[6]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.225      ;
; 6.052 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[5]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.225      ;
; 6.052 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[4]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.225      ;
; 6.052 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[3]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.225      ;
; 6.057 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.035     ; 2.228      ;
; 6.062 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem2      ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.032     ; 2.226      ;
; 6.068 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.057     ; 2.195      ;
; 6.072 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.035     ; 2.213      ;
; 6.072 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[8]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.035     ; 2.213      ;
; 6.073 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[9]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.035     ; 2.212      ;
; 6.074 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[7]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.035     ; 2.211      ;
; 6.074 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.041     ; 2.205      ;
; 6.074 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[2]           ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[3]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.039     ; 2.207      ;
; 6.081 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]            ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.054     ; 2.185      ;
; 6.083 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.041     ; 2.196      ;
; 6.083 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[8]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.041     ; 2.196      ;
; 6.085 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[9]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.041     ; 2.194      ;
; 6.086 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[7]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.041     ; 2.193      ;
; 6.086 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.044     ; 2.190      ;
; 6.088 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.039     ; 2.193      ;
; 6.090 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.039     ; 2.191      ;
; 6.091 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[5]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.060     ; 2.169      ;
; 6.092 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.185      ;
; 6.094 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem5       ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[2]                                                                                                        ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.035     ; 2.191      ;
; 6.099 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.178      ;
; 6.101 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.176      ;
; 6.101 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.176      ;
; 6.103 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.174      ;
; 6.107 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[2]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.041     ; 2.172      ;
; 6.113 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.041     ; 2.166      ;
; 6.114 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[10]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.044     ; 2.162      ;
; 6.116 ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[11]            ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~porta_datain_reg0 ; pllclk120mhz ; pllclk120mhz ; 8.333        ; 0.137      ; 2.363      ;
; 6.118 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.159      ;
; 6.123 ; mem_file:mem_file_i|eth_mem_rdata_r[2]                           ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~porta_datain_reg0 ; pllclk120mhz ; pllclk120mhz ; 8.333        ; 0.127      ; 2.346      ;
; 6.125 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.039     ; 2.156      ;
; 6.127 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.039     ; 2.154      ;
; 6.128 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[4]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.044     ; 2.148      ;
; 6.128 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[4]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.060     ; 2.132      ;
; 6.138 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[2]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.057     ; 2.125      ;
; 6.141 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]            ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.054     ; 2.125      ;
; 6.142 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.057     ; 2.121      ;
; 6.144 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[0]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.060     ; 2.116      ;
; 6.145 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[3]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.060     ; 2.115      ;
; 6.147 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.035     ; 2.138      ;
; 6.147 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[8]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.035     ; 2.138      ;
; 6.149 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[9]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.035     ; 2.136      ;
; 6.150 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[7]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.035     ; 2.135      ;
; 6.153 ; mem_file:mem_file_i|eth_mem_rdata_r[2]                           ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~porta_datain_reg0 ; pllclk120mhz ; pllclk120mhz ; 8.333        ; 0.124      ; 2.313      ;
; 6.153 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[1]         ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~porta_datain_reg0 ; pllclk120mhz ; pllclk120mhz ; 8.333        ; 0.130      ; 2.319      ;
; 6.157 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.041     ; 2.122      ;
; 6.157 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[1]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.040     ; 2.123      ;
; 6.157 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[0]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.040     ; 2.123      ;
; 6.157 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.040     ; 2.123      ;
; 6.157 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.040     ; 2.123      ;
; 6.157 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.040     ; 2.123      ;
; 6.157 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[6]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.040     ; 2.123      ;
; 6.157 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.040     ; 2.123      ;
; 6.157 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[5]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.040     ; 2.123      ;
; 6.157 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[4]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.040     ; 2.123      ;
; 6.157 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_data_last_r         ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[3]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.040     ; 2.123      ;
; 6.158 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.041     ; 2.121      ;
; 6.158 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[8]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.119      ;
; 6.159 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_we_r                                                                                                               ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.032     ; 2.129      ;
; 6.160 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[9]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.043     ; 2.117      ;
; 6.162 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[1]          ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.057     ; 2.101      ;
; 6.167 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[0]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.044     ; 2.109      ;
; 6.167 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[3]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.044     ; 2.109      ;
; 6.171 ; eth_top:eth_top_i|net_proc:net_proc_i|short_read_r               ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.037     ; 2.112      ;
; 6.174 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[10]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.044     ; 2.102      ;
; 6.181 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]          ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 8.333        ; -0.044     ; 2.095      ;
+-------+------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ETH_TX_CLK'                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 37.280 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 2.669      ;
; 37.427 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 2.522      ;
; 37.618 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[10]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 2.331      ;
; 37.685 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[8]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 2.264      ;
; 37.697 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[3]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 2.252      ;
; 37.698 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[11]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 2.251      ;
; 37.719 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[3]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.039     ; 2.229      ;
; 37.730 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[6]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 2.219      ;
; 37.733 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[7]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 2.216      ;
; 37.765 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[10]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 2.184      ;
; 37.776 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 2.173      ;
; 37.784 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.037     ; 2.166      ;
; 37.816 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[5]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 2.133      ;
; 37.832 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[8]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 2.117      ;
; 37.844 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[3]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 2.105      ;
; 37.845 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[11]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 2.104      ;
; 37.877 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[6]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 2.072      ;
; 37.880 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[4]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.036     ; 2.071      ;
; 37.880 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[7]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 2.069      ;
; 37.931 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.037     ; 2.019      ;
; 37.932 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_wait_interframe        ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[4]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.034     ; 2.021      ;
; 37.959 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[2]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.041     ; 1.987      ;
; 37.963 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[5]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 1.986      ;
; 37.977 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.035     ; 1.975      ;
; 37.978 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.035     ; 1.974      ;
; 37.981 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.035     ; 1.971      ;
; 37.984 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.035     ; 1.968      ;
; 37.984 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.035     ; 1.968      ;
; 37.986 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.035     ; 1.966      ;
; 37.986 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.035     ; 1.966      ;
; 37.987 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.035     ; 1.965      ;
; 37.988 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.035     ; 1.964      ;
; 37.995 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.965      ;
; 37.996 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.964      ;
; 37.999 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.961      ;
; 38.000 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[5]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.036     ; 1.951      ;
; 38.002 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.035     ; 1.950      ;
; 38.002 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.958      ;
; 38.002 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.958      ;
; 38.003 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.035     ; 1.949      ;
; 38.004 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[1]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.039     ; 1.944      ;
; 38.004 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.956      ;
; 38.004 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.956      ;
; 38.005 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[4]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 1.944      ;
; 38.005 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.955      ;
; 38.006 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.954      ;
; 38.010 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[3]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.036     ; 1.941      ;
; 38.010 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[2]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.041     ; 1.936      ;
; 38.020 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.940      ;
; 38.021 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.939      ;
; 38.027 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[4]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.036     ; 1.924      ;
; 38.037 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[3]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.039     ; 1.911      ;
; 38.041 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[31] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.037     ; 1.909      ;
; 38.047 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[12] ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[0]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.035     ; 1.905      ;
; 38.057 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.903      ;
; 38.058 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.902      ;
; 38.059 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[31] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.029     ; 1.899      ;
; 38.061 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.899      ;
; 38.063 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[7]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.036     ; 1.888      ;
; 38.064 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.896      ;
; 38.064 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.896      ;
; 38.066 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.894      ;
; 38.066 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.894      ;
; 38.067 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.893      ;
; 38.068 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.892      ;
; 38.074 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[16] ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[0]                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.035     ; 1.878      ;
; 38.082 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.878      ;
; 38.083 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.877      ;
; 38.084 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[6]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.036     ; 1.867      ;
; 38.119 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[10]                    ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.038     ; 1.830      ;
; 38.121 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[31] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.029     ; 1.837      ;
; 38.141 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.036     ; 1.810      ;
; 38.143 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.817      ;
; 38.144 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.816      ;
; 38.147 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.813      ;
; 38.150 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.810      ;
; 38.150 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.810      ;
; 38.152 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.808      ;
; 38.152 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.808      ;
; 38.153 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.807      ;
; 38.154 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.806      ;
; 38.160 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[15] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.037     ; 1.790      ;
; 38.160 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.800      ;
; 38.161 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[11] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.037     ; 1.789      ;
; 38.161 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.799      ;
; 38.162 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.798      ;
; 38.163 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.797      ;
; 38.164 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.796      ;
; 38.166 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[8]                     ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                     ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.036     ; 1.785      ;
; 38.166 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.794      ;
; 38.167 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.793      ;
; 38.167 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.793      ;
; 38.168 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.792      ;
; 38.169 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.791      ;
; 38.169 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.791      ;
; 38.169 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.791      ;
; 38.169 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.791      ;
; 38.169 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.791      ;
; 38.170 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.790      ;
; 38.171 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; ETH_TX_CLK   ; ETH_TX_CLK  ; 40.000       ; -0.027     ; 1.789      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ETH_RX_CLK'                                                                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 37.942 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 2.009      ;
; 37.954 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[3]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.050     ; 1.983      ;
; 37.954 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[5]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.050     ; 1.983      ;
; 37.954 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[6]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.050     ; 1.983      ;
; 37.954 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[0]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.050     ; 1.983      ;
; 37.954 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[1]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.050     ; 1.983      ;
; 37.954 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[2]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.050     ; 1.983      ;
; 37.954 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[4]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.050     ; 1.983      ;
; 37.954 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[7]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.050     ; 1.983      ;
; 37.954 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[8]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.050     ; 1.983      ;
; 37.954 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[9]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.050     ; 1.983      ;
; 37.954 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[10]                                                                                                                   ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.050     ; 1.983      ;
; 37.954 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[11]                                                                                                                   ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.050     ; 1.983      ;
; 38.107 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[0]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_datain_reg0  ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.128      ; 2.030      ;
; 38.129 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[25] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.822      ;
; 38.132 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.818      ;
; 38.157 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.794      ;
; 38.178 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[2]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_datain_reg0  ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.121      ; 1.952      ;
; 38.197 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[3]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_datain_reg0  ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.124      ; 1.936      ;
; 38.199 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.751      ;
; 38.205 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[21] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.746      ;
; 38.209 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.742      ;
; 38.211 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.739      ;
; 38.239 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[28] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.712      ;
; 38.251 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.700      ;
; 38.254 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.697      ;
; 38.262 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[12]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.121      ; 1.868      ;
; 38.269 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[8]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.682      ;
; 38.271 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.679      ;
; 38.278 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[12]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.125      ; 1.856      ;
; 38.283 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[24] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.668      ;
; 38.290 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[12]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.123      ; 1.842      ;
; 38.291 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.660      ;
; 38.299 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[22] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.652      ;
; 38.300 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[15] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.651      ;
; 38.309 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[26] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.642      ;
; 38.312 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.639      ;
; 38.314 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.637      ;
; 38.319 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[25] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.631      ;
; 38.320 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.631      ;
; 38.330 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.620      ;
; 38.340 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|we_r                                                                                                                   ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.051     ; 1.596      ;
; 38.347 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.603      ;
; 38.347 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.604      ;
; 38.353 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rx_dv_r                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.597      ;
; 38.365 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.586      ;
; 38.370 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[27] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.581      ;
; 38.374 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[5]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.577      ;
; 38.375 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[31] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.576      ;
; 38.382 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.568      ;
; 38.390 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[1]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_datain_reg0  ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.126      ; 1.745      ;
; 38.395 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[21] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.555      ;
; 38.399 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.551      ;
; 38.401 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.038     ; 1.548      ;
; 38.428 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.522      ;
; 38.429 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[28] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.521      ;
; 38.429 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[10] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.522      ;
; 38.441 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.509      ;
; 38.444 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.506      ;
; 38.456 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[6]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.495      ;
; 38.458 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[25] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.492      ;
; 38.459 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[8]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.491      ;
; 38.466 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[11] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.485      ;
; 38.473 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[24] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.477      ;
; 38.481 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.469      ;
; 38.486 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.464      ;
; 38.489 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[22] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.461      ;
; 38.490 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[15] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.460      ;
; 38.497 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[12] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.454      ;
; 38.499 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[26] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.451      ;
; 38.502 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.448      ;
; 38.504 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.446      ;
; 38.505 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[12]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.118      ; 1.622      ;
; 38.510 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.440      ;
; 38.519 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[2]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.431      ;
; 38.520 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[29]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.430      ;
; 38.521 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.430      ;
; 38.525 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[3]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.426      ;
; 38.528 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.423      ;
; 38.534 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[21] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.416      ;
; 38.535 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[16] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.036     ; 1.416      ;
; 38.537 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.413      ;
; 38.538 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.412      ;
; 38.540 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.038     ; 1.409      ;
; 38.543 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rx_dv_r                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.038     ; 1.406      ;
; 38.555 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.395      ;
; 38.560 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[27] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.390      ;
; 38.564 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[5]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.386      ;
; 38.565 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[31] ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.385      ;
; 38.568 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[28] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.382      ;
; 38.572 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.038     ; 1.377      ;
; 38.580 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17] ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.370      ;
; 38.583 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.367      ;
; 38.588 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_check_preamble                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.362      ;
; 38.598 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|we_r                        ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_we_reg       ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.136      ; 1.547      ;
; 38.598 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|we_r                        ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.136      ; 1.547      ;
; 38.598 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[8]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; -0.037     ; 1.352      ;
; 38.600 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|we_r                        ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_datain_reg0  ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.139      ; 1.548      ;
; 38.602 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|we_r                        ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_we_reg       ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.134      ; 1.541      ;
; 38.602 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|we_r                        ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 40.000       ; 0.134      ; 1.541      ;
+--------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ETH_RX_CLK'                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.152 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.218      ; 0.494      ;
; 0.161 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.213      ; 0.498      ;
; 0.166 ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                      ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                  ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd                                                                                                          ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.307      ;
; 0.177 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[0]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[0]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.318      ;
; 0.177 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[9]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[9]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.318      ;
; 0.178 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[4]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[4]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.319      ;
; 0.178 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[5]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.319      ;
; 0.184 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[11]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[11]                                                                                                                   ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.325      ;
; 0.184 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[3]                        ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[3]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.325      ;
; 0.187 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[15] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[11]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.328      ;
; 0.187 ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                      ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.328      ;
; 0.194 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rx_dv_r                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.335      ;
; 0.197 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[15]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.338      ;
; 0.198 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[31]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.339      ;
; 0.235 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[16] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[12]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.376      ;
; 0.237 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[10]                        ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[10]                                                                                                          ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.378      ;
; 0.241 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.382      ;
; 0.242 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.383      ;
; 0.243 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[28] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[24]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.384      ;
; 0.247 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd               ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.388      ;
; 0.252 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[6]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.220      ; 0.596      ;
; 0.252 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[10]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.220      ; 0.596      ;
; 0.252 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[2]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[2]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.393      ;
; 0.252 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[7]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[7]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.393      ;
; 0.254 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[6]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.218      ; 0.596      ;
; 0.254 ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_idle                   ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_check_preamble                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.395      ;
; 0.261 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[8]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[8]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.402      ;
; 0.261 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[11]                        ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]                                                                                                          ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.402      ;
; 0.262 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[1]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[1]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.403      ;
; 0.268 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[7]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.216      ; 0.608      ;
; 0.270 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[2]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[30]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.036      ; 0.410      ;
; 0.272 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[9]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.216      ; 0.612      ;
; 0.273 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[5]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.218      ; 0.615      ;
; 0.273 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[2]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.036      ; 0.413      ;
; 0.276 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[0]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.218      ; 0.618      ;
; 0.276 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[5]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.216      ; 0.616      ;
; 0.277 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[4]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.218      ; 0.619      ;
; 0.277 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[6]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.213      ; 0.614      ;
; 0.278 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[4]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[4]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.419      ;
; 0.279 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[9]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[9]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.420      ;
; 0.279 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[10]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[10]                                                                                                                   ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.420      ;
; 0.279 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.036      ; 0.419      ;
; 0.281 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.036      ; 0.421      ;
; 0.281 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[26]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.036      ; 0.421      ;
; 0.282 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.036      ; 0.422      ;
; 0.284 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[5]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[5]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.425      ;
; 0.284 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[6]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.425      ;
; 0.285 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[8]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.218      ; 0.627      ;
; 0.285 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[1]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[1]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.426      ;
; 0.285 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[2]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[2]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.426      ;
; 0.285 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[7]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[7]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.426      ;
; 0.285 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[22] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.426      ;
; 0.286 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[3]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[3]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.427      ;
; 0.286 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[6]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[6]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.427      ;
; 0.287 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[8]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[8]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.428      ;
; 0.287 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[31] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[27]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.428      ;
; 0.288 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.429      ;
; 0.289 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[0]                         ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[0]                                                                                                                    ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.430      ;
; 0.291 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[10] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[6]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.432      ;
; 0.293 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[1]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.218      ; 0.635      ;
; 0.293 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[0]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.213      ; 0.630      ;
; 0.293 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[9]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.213      ; 0.630      ;
; 0.293 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.434      ;
; 0.295 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[7]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.213      ; 0.632      ;
; 0.297 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[4]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.216      ; 0.637      ;
; 0.297 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.216      ; 0.637      ;
; 0.298 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[1]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.213      ; 0.635      ;
; 0.298 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[10]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.213      ; 0.635      ;
; 0.298 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[21] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.439      ;
; 0.298 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[27]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.439      ;
; 0.299 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[30]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.440      ;
; 0.299 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[30]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.440      ;
; 0.301 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[2]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.218      ; 0.643      ;
; 0.301 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[1]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.216      ; 0.641      ;
; 0.302 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[3]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.213      ; 0.639      ;
; 0.302 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[4]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.213      ; 0.639      ;
; 0.304 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[22]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.445      ;
; 0.305 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[2]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.216      ; 0.645      ;
; 0.305 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[29]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.446      ;
; 0.305 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[7]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.446      ;
; 0.305 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[8]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.446      ;
; 0.308 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[25]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.449      ;
; 0.309 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.038      ; 0.451      ;
; 0.309 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.450      ;
; 0.310 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]               ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.220      ; 0.654      ;
; 0.310 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[0]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.216      ; 0.650      ;
; 0.312 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[2]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.213      ; 0.649      ;
; 0.315 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[8]                ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.213      ; 0.652      ;
; 0.316 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20] ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[16]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.457      ;
; 0.324 ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]  ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.465      ;
; 0.337 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[5]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[5]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.478      ;
; 0.338 ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[6]                         ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[6]                                                                                                           ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.037      ; 0.479      ;
; 0.338 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.036      ; 0.478      ;
; 0.338 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.036      ; 0.478      ;
; 0.338 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[26]                                                                                            ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.036      ; 0.478      ;
; 0.338 ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                        ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ; ETH_RX_CLK   ; ETH_RX_CLK  ; 0.000        ; 0.036      ; 0.478      ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ETH_TX_CLK'                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.166 ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                                                                                                                 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.037      ; 0.307      ;
; 0.173 ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[0]                            ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[0]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.037      ; 0.314      ;
; 0.173 ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[3]                            ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[3]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.313      ;
; 0.174 ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[2]                            ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[2]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.314      ;
; 0.177 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[10] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[6]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.317      ;
; 0.178 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[14] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[10]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.318      ;
; 0.186 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]  ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.326      ;
; 0.190 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[9]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.177      ; 0.491      ;
; 0.192 ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                                                                                                                ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.037      ; 0.333      ;
; 0.193 ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                      ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.037      ; 0.334      ;
; 0.195 ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|bank_info_clrn_r[1]                                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.037      ; 0.336      ;
; 0.233 ; eth_top:eth_top_i|eth_tx:eth_tx_i|tx_bank_busy_r[1]                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.373      ;
; 0.242 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[2]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[2]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.382      ;
; 0.242 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[7]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.382      ;
; 0.243 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[19] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[15]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.035      ; 0.382      ;
; 0.244 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.384      ;
; 0.248 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[2]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.388      ;
; 0.249 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[9]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.389      ;
; 0.252 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[5]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[5]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.392      ;
; 0.259 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[10]                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.399      ;
; 0.260 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[8]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[8]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.400      ;
; 0.264 ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.037      ; 0.405      ;
; 0.280 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[15] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[11]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.420      ;
; 0.286 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[22] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[18]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.426      ;
; 0.287 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[18] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[14]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.427      ;
; 0.289 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[1]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[1]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.429      ;
; 0.289 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[9]  ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[5]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.429      ;
; 0.290 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[4]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[4]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.430      ;
; 0.290 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.430      ;
; 0.290 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.430      ;
; 0.290 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[11]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[11]                                                                                                                 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.430      ;
; 0.291 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[5]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[5]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.431      ;
; 0.292 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.432      ;
; 0.292 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[8]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[8]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.432      ;
; 0.292 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                      ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                                                                                                                 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.432      ;
; 0.292 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.432      ;
; 0.292 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[30] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[26]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.432      ;
; 0.293 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.433      ;
; 0.293 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[16] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[12]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.433      ;
; 0.293 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[29] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[25]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.433      ;
; 0.294 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]  ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.434      ;
; 0.295 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[13] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[9]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.435      ;
; 0.295 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[17] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.435      ;
; 0.295 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[26] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[22]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.435      ;
; 0.297 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[21] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[17]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.437      ;
; 0.299 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[12] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[8]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.439      ;
; 0.299 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]  ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.439      ;
; 0.303 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[0]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[0]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.443      ;
; 0.305 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_zero_r                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                                                                                                                ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.445      ;
; 0.308 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[3]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.183      ; 0.615      ;
; 0.312 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_idle                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.452      ;
; 0.315 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_zero_r                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                                                                                                                ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.455      ;
; 0.315 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[3]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.178      ; 0.617      ;
; 0.315 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[5]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.180      ; 0.619      ;
; 0.316 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[7]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.180      ; 0.620      ;
; 0.317 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[4]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.178      ; 0.619      ;
; 0.319 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[2]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.180      ; 0.623      ;
; 0.321 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[3]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.181      ; 0.626      ;
; 0.321 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[0]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[0]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.461      ;
; 0.321 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[0]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.180      ; 0.625      ;
; 0.324 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[1]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[1]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.464      ;
; 0.326 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[0]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.183      ; 0.633      ;
; 0.326 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[10]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.183      ; 0.633      ;
; 0.326 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[6]                                                                                                          ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.466      ;
; 0.326 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]  ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.466      ;
; 0.328 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[6]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.180      ; 0.632      ;
; 0.329 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[11]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.183      ; 0.636      ;
; 0.329 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[10]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.180      ; 0.633      ;
; 0.329 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[4]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.175      ; 0.628      ;
; 0.331 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr2              ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                                                                                                                ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.471      ;
; 0.333 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[11]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.180      ; 0.637      ;
; 0.334 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[1]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.185      ; 0.643      ;
; 0.334 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[11]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.185      ; 0.643      ;
; 0.335 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_zero_r                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_idle                                                                                                              ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.475      ;
; 0.335 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[11]                      ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[11]                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.475      ;
; 0.335 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[8]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.185      ; 0.644      ;
; 0.335 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[0]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.475      ;
; 0.337 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[0]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.477      ;
; 0.338 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[7]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.183      ; 0.645      ;
; 0.339 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1              ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr2                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.479      ;
; 0.339 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[3]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.175      ; 0.638      ;
; 0.341 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data              ; eth_top:eth_top_i|eth_tx:eth_tx_i|bank_info_clrn_r[0]                                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.481      ;
; 0.343 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[0]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.185      ; 0.652      ;
; 0.349 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.489      ;
; 0.349 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[1]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.183      ; 0.656      ;
; 0.349 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.174      ; 0.647      ;
; 0.350 ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[2]                       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[2]                                                                                                                  ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.490      ;
; 0.350 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[25] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[21]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.490      ;
; 0.351 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[9]               ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.180      ; 0.655      ;
; 0.353 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[11] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.038      ; 0.495      ;
; 0.356 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.176      ; 0.656      ;
; 0.365 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[1]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.505      ;
; 0.371 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[0]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.511      ;
; 0.372 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[0]               ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.512      ;
; 0.374 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.171      ; 0.669      ;
; 0.377 ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[12]              ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~portb_address_reg0 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.168      ; 0.669      ;
; 0.379 ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_idle                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                                                                                                                ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.519      ;
; 0.380 ; eth_top:eth_top_i|eth_tx:eth_tx_i|tx_bank_busy_r[0]                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1                                                                                                         ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.037      ; 0.521      ;
; 0.384 ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_zero_r                   ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                                                                                                                 ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.036      ; 0.524      ;
; 0.392 ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23] ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ; ETH_TX_CLK   ; ETH_TX_CLK  ; 0.000        ; 0.035      ; 0.531      ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pllclk120mhz'                                                                                                                                                                                                                                                                            ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.167 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[0]                  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[0]                                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_current_bank_r            ; eth_top:eth_top_i|net_proc:net_proc_i|tx_current_bank_r                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_ip_checksum ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_ip_checksum                                                                                               ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem1        ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem1                                                                                                      ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo    ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyPacketInfo                                                                                                  ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[1]           ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[1]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[0]           ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_source_r[0]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem6         ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem6                                                                                                       ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_current_bank_r            ; eth_top:eth_top_i|net_proc:net_proc_i|rx_current_bank_r                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyDestMAC       ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_copyDestMAC                                                                                                     ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; reg_file:reg_file_i|reg_x:control1_reg_x|reg_value_r[0]            ; reg_file:reg_file_i|reg_x:control1_reg_x|reg_value_r[0]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.307      ;
; 0.168 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID         ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_caseComID                                                                                                       ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem2        ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem2                                                                                                      ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID   ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_checkProtocolID                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.035      ; 0.307      ;
; 0.187 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[2]             ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~porta_address_reg0 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.233      ; 0.544      ;
; 0.189 ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[7]            ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~portb_address_reg0 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.180      ; 0.493      ;
; 0.232 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[3]   ; reg_file:reg_file_i|eth_reg_rdata[3]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.037      ; 0.373      ;
; 0.232 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[11]  ; reg_file:reg_file_i|eth_reg_rdata[11]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.037      ; 0.373      ;
; 0.233 ; mem_file:mem_file_i|adc_brd_ram_sel_dr                             ; mem_file:mem_file_i|adc_brd_ram_sel_ddr                                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.373      ;
; 0.233 ; reg_file:reg_file_i|reg_x:hw_ver_reg_x|reg_num_match_r             ; reg_file:reg_file_i|reg_x:hw_ver_reg_x|eth_reg_rdata_r[12]                                                                                                       ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.373      ;
; 0.237 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[5]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[5]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.037      ; 0.378      ;
; 0.238 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[3]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[3]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.378      ;
; 0.239 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[14]      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[14]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.379      ;
; 0.239 ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|reg_value_r[3]         ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|eth_reg_rdata_r[3]                                                                                                   ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.379      ;
; 0.240 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[15]      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[15]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.380      ;
; 0.240 ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|reg_value_r[5]         ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|eth_reg_rdata_r[5]                                                                                                   ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.380      ;
; 0.241 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[13]      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[13]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.381      ;
; 0.242 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[15]  ; reg_file:reg_file_i|eth_reg_rdata[15]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.382      ;
; 0.243 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_current_bank_r            ; eth_top:eth_top_i|net_proc:net_proc_i|rx_bank_info_clrn_r[1]                                                                                                     ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.383      ;
; 0.243 ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[12]           ; reg_file:reg_file_i|eth_reg_rdata[12]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.383      ;
; 0.243 ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[5]            ; reg_file:reg_file_i|eth_reg_rdata[5]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.037      ; 0.384      ;
; 0.244 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[6]             ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.384      ;
; 0.244 ; mem_file:mem_file_i|adc_brd_ram_sel_dddr                           ; mem_file:mem_file_i|eth_mem_rdata_r[2]                                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.384      ;
; 0.245 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][12]            ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[12]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.385      ;
; 0.245 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[14]               ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[14]                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.385      ;
; 0.245 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][3]             ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[3]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.385      ;
; 0.246 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][5]             ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[5]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.386      ;
; 0.246 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][9]             ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[9]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.386      ;
; 0.246 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][14]            ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[14]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.386      ;
; 0.247 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[2]             ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[2]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.387      ;
; 0.247 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[4]             ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[4]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.387      ;
; 0.247 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][13]            ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[13]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.387      ;
; 0.247 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[6]                ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[6]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.052      ; 0.403      ;
; 0.247 ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|reg_value_r[1]         ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|eth_reg_rdata_r[1]                                                                                                   ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.387      ;
; 0.248 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_addr_r[9]             ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~porta_address_reg0 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.233      ; 0.605      ;
; 0.249 ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[3]               ; eth_top:eth_top_i|net_proc:net_proc_i|ip_checksum_r[3]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.389      ;
; 0.250 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_cnt_r[0]              ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_data_last_r                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.035      ; 0.389      ;
; 0.251 ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|reg_value_r[6]         ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|eth_reg_rdata_r[6]                                                                                                   ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.391      ;
; 0.252 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_addr_r[1]             ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[1]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.038      ; 0.394      ;
; 0.252 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[7]                ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[7]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.392      ;
; 0.252 ; reg_file:reg_file_i|reg_x:id_reg_x|eth_reg_rdata_r[0]              ; reg_file:reg_file_i|eth_reg_rdata[12]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.392      ;
; 0.253 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][14]            ; reg_file:reg_file_i|reg_x:control1_reg_x|reg_num_match_r                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.393      ;
; 0.254 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata1  ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata2                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.394      ;
; 0.255 ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[2]               ; eth_top:eth_top_i|net_proc:net_proc_i|ip_checksum_r[2]                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.395      ;
; 0.256 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][4]             ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|reg_num_match_r                                                                                                      ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.396      ;
; 0.256 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[8]                ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[8]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.052      ; 0.412      ;
; 0.257 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][14]            ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_num_match_r                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.397      ;
; 0.257 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][15]            ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[15]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.397      ;
; 0.257 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[4]                ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[4]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.052      ; 0.413      ;
; 0.257 ; reg_file:reg_file_i|reg_x:echo_reg_x|reg_value_r[9]                ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[9]                                                                                                          ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.052      ; 0.413      ;
; 0.258 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_cnt_r[1]              ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_data_last_r                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.035      ; 0.397      ;
; 0.259 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_re_dr[2]              ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_write_mem1                                                                                                      ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.399      ;
; 0.259 ; eth_top:eth_top_i|net_proc:net_proc_i|tx_len_r[7]                  ; eth_top:eth_top_i|net_proc:net_proc_i|tx_bank_info_r[1][7]                                                                                                       ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.399      ;
; 0.263 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[0][7]             ; eth_top:eth_top_i|net_proc:net_proc_i|tx_ram_cnt_r[7]                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.403      ;
; 0.264 ; reg_file:reg_file_i|reg_x:fw_ver_reg_x|eth_reg_rdata_r[0]          ; reg_file:reg_file_i|eth_reg_rdata[8]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.037      ; 0.405      ;
; 0.264 ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[6]            ; reg_file:reg_file_i|eth_reg_rdata[6]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.404      ;
; 0.266 ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][14]            ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[14]                                                                                                    ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.406      ;
; 0.266 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[11]      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[11]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.037      ; 0.407      ;
; 0.267 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata3  ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_store_reg_rdata4                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.407      ;
; 0.268 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[6]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[6]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.408      ;
; 0.273 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[5]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[5]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.413      ;
; 0.273 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[3]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[3]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.413      ;
; 0.273 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[1]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[1]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.413      ;
; 0.273 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[9]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[9]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.037      ; 0.414      ;
; 0.274 ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_re_dr[0]              ; eth_top:eth_top_i|net_proc:net_proc_i|rx_ram_re_dr[1]                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.414      ;
; 0.274 ; mem_file:mem_file_i|adc_brd_ram_sel_ddr                            ; mem_file:mem_file_i|adc_brd_ram_sel_dddr                                                                                                                         ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.414      ;
; 0.274 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[7]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[7]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.414      ;
; 0.274 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[6]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[6]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.414      ;
; 0.274 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[2]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[2]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.414      ;
; 0.274 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[10]      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[10]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.037      ; 0.415      ;
; 0.275 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[8]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[8]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.415      ;
; 0.275 ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[4]                ; eth_top:eth_top_i|net_proc:net_proc_i|mem_addr_r[4]                                                                                                              ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.415      ;
; 0.275 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[7]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[7]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.415      ;
; 0.275 ; reg_file:reg_file_i|reg_x:id_reg_x|reg_num_match_r                 ; reg_file:reg_file_i|reg_x:id_reg_x|eth_reg_rdata_r[0]                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.415      ;
; 0.275 ; reg_file:reg_file_i|reg_x:fw_ver_reg_x|reg_num_match_r             ; reg_file:reg_file_i|reg_x:fw_ver_reg_x|eth_reg_rdata_r[0]                                                                                                        ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.415      ;
; 0.275 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_value_r[1]       ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[1]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.415      ;
; 0.276 ; mem_file:mem_file_i|adc_brd_ram_sel_r                              ; mem_file:mem_file_i|adc_brd_ram_sel_dr                                                                                                                           ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.416      ;
; 0.276 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_num_match_r      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[4]                                                                                                 ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.037      ; 0.417      ;
; 0.277 ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[13]           ; reg_file:reg_file_i|eth_reg_rdata[13]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.417      ;
; 0.277 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|reg_num_match_r      ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[10]                                                                                                ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.037      ; 0.418      ;
; 0.278 ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem3         ; eth_top:eth_top_i|net_proc:net_proc_i|np_fsm.npf_read_mem4                                                                                                       ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.418      ;
; 0.279 ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[2]            ; reg_file:reg_file_i|eth_reg_rdata[2]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.037      ; 0.420      ;
; 0.280 ; eth_top:eth_top_i|net_proc:net_proc_i|sys_data_base_r[3]           ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[5]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.420      ;
; 0.280 ; eth_top:eth_top_i|net_proc:net_proc_i|sys_data_base_r[3]           ; eth_top:eth_top_i|net_proc:net_proc_i|proto_len_r[3]                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.420      ;
; 0.280 ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[3]            ; reg_file:reg_file_i|eth_reg_rdata[3]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.037      ; 0.421      ;
; 0.281 ; reg_file:reg_file_i|reg_x:echo_reg_x|eth_reg_rdata_r[14]           ; reg_file:reg_file_i|eth_reg_rdata[14]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.421      ;
; 0.281 ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|eth_reg_rdata_r[1]     ; reg_file:reg_file_i|eth_reg_rdata[1]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.421      ;
; 0.282 ; reg_file:reg_file_i|reg_x:spi_burst_len_reg_x|eth_reg_rdata_r[14]  ; reg_file:reg_file_i|eth_reg_rdata[14]                                                                                                                            ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.036      ; 0.422      ;
; 0.282 ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|eth_reg_rdata_r[3]     ; reg_file:reg_file_i|eth_reg_rdata[3]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.037      ; 0.423      ;
; 0.282 ; reg_file:reg_file_i|reg_x:spi_reg_num_reg_x|eth_reg_rdata_r[2]     ; reg_file:reg_file_i|eth_reg_rdata[2]                                                                                                                             ; pllclk120mhz ; pllclk120mhz ; 0.000        ; 0.037      ; 0.423      ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pllclk120mhz'                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                                                                                                                           ;
+-------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.917 ; 4.147        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~porta_address_reg0 ;
; 3.917 ; 4.147        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~porta_we_reg       ;
; 3.917 ; 4.147        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~porta_address_reg0 ;
; 3.917 ; 4.147        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~porta_we_reg       ;
; 3.918 ; 4.148        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 3.918 ; 4.148        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~porta_we_reg       ;
; 3.918 ; 4.148        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~porta_address_reg0 ;
; 3.918 ; 4.148        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~porta_we_reg       ;
; 3.919 ; 4.149        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; 3.919 ; 4.149        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; 3.920 ; 4.150        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[10]                         ;
; 3.920 ; 4.150        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[13]                         ;
; 3.920 ; 4.150        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[14]                         ;
; 3.920 ; 4.150        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[1]                          ;
; 3.920 ; 4.150        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[2]                          ;
; 3.920 ; 4.150        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[5]                          ;
; 3.920 ; 4.150        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[6]                          ;
; 3.920 ; 4.150        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[9]                          ;
; 3.920 ; 4.150        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~portb_address_reg0 ;
; 3.920 ; 4.150        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~portb_address_reg0 ;
; 3.920 ; 4.150        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 3.920 ; 4.150        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~porta_datain_reg0  ;
; 3.921 ; 4.151        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[0]                          ;
; 3.921 ; 4.151        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[11]                         ;
; 3.921 ; 4.151        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[12]                         ;
; 3.921 ; 4.151        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[15]                         ;
; 3.921 ; 4.151        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[3]                          ;
; 3.921 ; 4.151        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[4]                          ;
; 3.921 ; 4.151        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[7]                          ;
; 3.921 ; 4.151        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[8]                          ;
; 3.921 ; 4.151        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 3.921 ; 4.151        ; 0.230          ; Low Pulse Width  ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~portb_address_reg0 ;
; 3.947 ; 4.177        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[0]                          ;
; 3.947 ; 4.177        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[11]                         ;
; 3.947 ; 4.177        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[12]                         ;
; 3.947 ; 4.177        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[13]                         ;
; 3.947 ; 4.177        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[15]                         ;
; 3.947 ; 4.177        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[1]                          ;
; 3.947 ; 4.177        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[3]                          ;
; 3.947 ; 4.177        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[4]                          ;
; 3.947 ; 4.177        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[5]                          ;
; 3.947 ; 4.177        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[7]                          ;
; 3.947 ; 4.177        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[8]                          ;
; 3.947 ; 4.177        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[9]                          ;
; 3.948 ; 4.178        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[10]                         ;
; 3.948 ; 4.178        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[14]                         ;
; 3.948 ; 4.178        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[2]                          ;
; 3.948 ; 4.178        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|q_b[6]                          ;
; 3.948 ; 4.178        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 3.948 ; 4.178        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~portb_address_reg0 ;
; 3.948 ; 4.178        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~portb_address_reg0 ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[0]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[10]                                                                                                         ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[1]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[2]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[4]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[5]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[8]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_out_r[9]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[0]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[10]                                                                                                         ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[11]                                                                                                         ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[12]                                                                                                         ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[2]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[3]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[4]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[5]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[6]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[7]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[8]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_out_r[9]                                                                                                          ;
; 3.949 ; 4.179        ; 0.230          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~portb_address_reg0 ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|com_id_high_bits_zero_r                                                                                                    ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][0]                                                                                                           ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][10]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][11]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][12]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][13]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][14]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][15]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][1]                                                                                                           ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][2]                                                                                                           ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][3]                                                                                                           ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][4]                                                                                                           ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][5]                                                                                                           ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][6]                                                                                                           ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][7]                                                                                                           ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][8]                                                                                                           ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[1][9]                                                                                                           ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][0]                                                                                                           ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][10]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][11]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][12]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][13]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][14]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][15]                                                                                                          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][1]                                                                                                           ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][2]                                                                                                           ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][3]                                                                                                           ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; pllclk120mhz ; Rise       ; eth_top:eth_top_i|net_proc:net_proc_i|info_words[2][4]                                                                                                           ;
+-------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ETH_RX_CLK'                                                                                                                                                                                                ;
+--------+--------------+----------------+-----------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock      ; Clock Edge ; Target                                                                                                                                                           ;
+--------+--------------+----------------+-----------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 19.204 ; 19.434       ; 0.230          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_address_reg0 ;
; 19.204 ; 19.434       ; 0.230          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_we_reg       ;
; 19.205 ; 19.435       ; 0.230          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 19.205 ; 19.435       ; 0.230          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_we_reg       ;
; 19.205 ; 19.435       ; 0.230          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_address_reg0 ;
; 19.205 ; 19.435       ; 0.230          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_we_reg       ;
; 19.205 ; 19.435       ; 0.230          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_address_reg0 ;
; 19.205 ; 19.435       ; 0.230          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_we_reg       ;
; 19.206 ; 19.436       ; 0.230          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a2~porta_datain_reg0  ;
; 19.207 ; 19.437       ; 0.230          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 19.207 ; 19.437       ; 0.230          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a1~porta_datain_reg0  ;
; 19.207 ; 19.437       ; 0.230          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|eth_rx_buf:eth_rx_buf_i|altsyncram:altsyncram_component|altsyncram_elj1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[3]                                                                                                                   ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[0]                                                                                                                    ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[10]                                                                                                                   ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[11]                                                                                                                   ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[1]                                                                                                                    ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[2]                                                                                                                    ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[3]                                                                                                                    ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[4]                                                                                                                    ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[5]                                                                                                                    ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[6]                                                                                                                    ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[7]                                                                                                                    ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[8]                                                                                                                    ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|addr_cnt[9]                                                                                                                    ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[1][10]                                                                                                             ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[10]                                                                                            ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[11]                                                                                            ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[12]                                                                                            ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[15]                                                                                            ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[16]                                                                                            ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[20]                                                                                            ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[23]                                                                                            ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[26]                                                                                            ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[27]                                                                                            ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[30]                                                                                            ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[31]                                                                                            ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[3]                                                                                             ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[5]                                                                                             ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[6]                                                                                             ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[8]                                                                                             ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[9]                                                                                             ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|current_bank_r                                                                                                                 ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[0]                                                                                                           ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[10]                                                                                                          ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[11]                                                                                                          ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[1]                                                                                                           ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[2]                                                                                                           ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[3]                                                                                                           ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[4]                                                                                                           ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[5]                                                                                                           ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[6]                                                                                                           ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[7]                                                                                                           ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[8]                                                                                                           ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[9]                                                                                                           ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[0]                                                                                                           ;
; 19.269 ; 19.453       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[3]                                                                                                           ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rx_dv_r                                                                                                                    ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[0]                                                                                                                   ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[1]                                                                                                                   ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|rxd_r[2]                                                                                                                   ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|bank_info_r[0][10]                                                                                                             ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[0]                                                                                             ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[14]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[17]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[18]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[1]                                                                                             ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[21]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[22]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[24]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[25]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[28]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[29]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|crc32nibble:crc32nibble_i|crc_r[7]                                                                                             ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_check_preamble                                                                                                    ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_idle                                                                                                              ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_rx_data                                                                                                           ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx:eth_rx_i|eth_rx_sm.st_wait_sfd                                                                                                          ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|addr_in_r[12]                                                                                                          ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[1]                                                                                                           ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|data_in_r[2]                                                                                                           ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top:eth_top_i|eth_rx_ram:eth_rx_ram_i|we_r                                                                                                                   ;
; 19.447 ; 19.447       ; 0.000          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; ETH_RX_CLK~input|o                                                                                                                                               ;
; 19.448 ; 19.448       ; 0.000          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top_i|eth_rx_i|addr_cnt[0]|clk                                                                                                                               ;
; 19.448 ; 19.448       ; 0.000          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top_i|eth_rx_i|addr_cnt[10]|clk                                                                                                                              ;
; 19.448 ; 19.448       ; 0.000          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top_i|eth_rx_i|addr_cnt[11]|clk                                                                                                                              ;
; 19.448 ; 19.448       ; 0.000          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top_i|eth_rx_i|addr_cnt[1]|clk                                                                                                                               ;
; 19.448 ; 19.448       ; 0.000          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top_i|eth_rx_i|addr_cnt[2]|clk                                                                                                                               ;
; 19.448 ; 19.448       ; 0.000          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top_i|eth_rx_i|addr_cnt[3]|clk                                                                                                                               ;
; 19.448 ; 19.448       ; 0.000          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top_i|eth_rx_i|addr_cnt[4]|clk                                                                                                                               ;
; 19.448 ; 19.448       ; 0.000          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top_i|eth_rx_i|addr_cnt[5]|clk                                                                                                                               ;
; 19.448 ; 19.448       ; 0.000          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top_i|eth_rx_i|addr_cnt[6]|clk                                                                                                                               ;
; 19.448 ; 19.448       ; 0.000          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top_i|eth_rx_i|addr_cnt[7]|clk                                                                                                                               ;
; 19.448 ; 19.448       ; 0.000          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top_i|eth_rx_i|addr_cnt[8]|clk                                                                                                                               ;
; 19.448 ; 19.448       ; 0.000          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top_i|eth_rx_i|addr_cnt[9]|clk                                                                                                                               ;
; 19.448 ; 19.448       ; 0.000          ; Low Pulse Width ; ETH_RX_CLK ; Rise       ; eth_top_i|eth_rx_ram_i|addr_in_r[0]|clk                                                                                                                          ;
+--------+--------------+----------------+-----------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ETH_TX_CLK'                                                                                                                                                                                                ;
+--------+--------------+----------------+-----------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock      ; Clock Edge ; Target                                                                                                                                                           ;
+--------+--------------+----------------+-----------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 19.209 ; 19.439       ; 0.230          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|q_b[1]                          ;
; 19.209 ; 19.439       ; 0.230          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|q_b[2]                          ;
; 19.209 ; 19.439       ; 0.230          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|q_b[3]                          ;
; 19.209 ; 19.439       ; 0.230          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a1~portb_address_reg0 ;
; 19.209 ; 19.439       ; 0.230          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a2~portb_address_reg0 ;
; 19.209 ; 19.439       ; 0.230          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a3~portb_address_reg0 ;
; 19.210 ; 19.440       ; 0.230          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|q_b[0]                          ;
; 19.210 ; 19.440       ; 0.230          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|eth_tx_buf:eth_tx_buf_i|altsyncram:altsyncram_component|altsyncram_djo1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|tx_en_or                                                                                                                   ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[2]                                                                                                                  ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[3]                                                                                                                  ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[0]                                                                                                                  ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[10]                                                                                                                 ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[11]                                                                                                                 ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[1]                                                                                                                  ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[2]                                                                                                                  ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[3]                                                                                                                  ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[4]                                                                                                                  ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[5]                                                                                                                  ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[6]                                                                                                                  ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[7]                                                                                                                  ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[8]                                                                                                                  ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|addr_cnt_r[9]                                                                                                                  ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|bank_info_clrn_r[0]                                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[0]                                                                                             ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[10]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[11]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[12]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[13]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[14]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[15]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[16]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[17]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[18]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[19]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[1]                                                                                             ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[20]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[21]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[22]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[23]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[24]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[25]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[26]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[27]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[28]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[29]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[2]                                                                                             ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[30]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[31]                                                                                            ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[3]                                                                                             ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[4]                                                                                             ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[5]                                                                                             ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[6]                                                                                             ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[7]                                                                                             ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[8]                                                                                             ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|crc32nibble:crc32nibble_i|crc_r[9]                                                                                             ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_idle                                                                                                              ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr1                                                                                                         ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_reg_addr2                                                                                                         ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_crc                                                                                                          ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_send_data                                                                                                         ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|eth_tx_sm.st_wait_interframe                                                                                                   ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[0]                                                                                                                ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[10]                                                                                                               ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[11]                                                                                                               ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[1]                                                                                                                ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[3]                                                                                                                ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[4]                                                                                                                ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[5]                                                                                                                ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[6]                                                                                                                ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[7]                                                                                                                ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[8]                                                                                                                ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[9]                                                                                                                ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_zero_r                                                                                                              ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|tx_bank_busy_r[1]                                                                                                              ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|tx_en_r                                                                                                                        ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[1]                                                                                                                       ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[2]                                                                                                                       ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|txd_r[3]                                                                                                                       ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[0]                                                                                                          ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[10]                                                                                                         ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[11]                                                                                                         ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[1]                                                                                                          ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[2]                                                                                                          ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[3]                                                                                                          ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[4]                                                                                                          ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[5]                                                                                                          ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[6]                                                                                                          ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[7]                                                                                                          ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[8]                                                                                                          ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|addr_out_r[9]                                                                                                          ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[0]                                                                                                          ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[1]                                                                                                          ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[2]                                                                                                          ;
; 19.270 ; 19.454       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx_ram:eth_tx_ram_i|data_out_r[3]                                                                                                          ;
; 19.271 ; 19.455       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[0]                                                                                                                  ;
; 19.271 ; 19.455       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_pins:eth_pins_i|txd_or[1]                                                                                                                  ;
; 19.271 ; 19.455       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|bank_info_clrn_r[1]                                                                                                            ;
; 19.271 ; 19.455       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|current_bank_r                                                                                                                 ;
; 19.271 ; 19.455       ; 0.184          ; Low Pulse Width ; ETH_TX_CLK ; Rise       ; eth_top:eth_top_i|eth_tx:eth_tx_i|nibble_cnt_r[2]                                                                                                                ;
+--------+--------------+----------------+-----------------+------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK20MHZ'                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------+
; 24.410 ; 24.410       ; 0.000          ; Low Pulse Width  ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|clk[0]           ;
; 24.410 ; 24.410       ; 0.000          ; Low Pulse Width  ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|observablevcoout ;
; 24.447 ; 24.447       ; 0.000          ; Low Pulse Width  ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[0]~input|o                                                                         ;
; 24.455 ; 24.455       ; 0.000          ; Low Pulse Width  ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.000 ; 25.000       ; 0.000          ; High Pulse Width ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[0]~input|i                                                                         ;
; 25.000 ; 25.000       ; 0.000          ; Low Pulse Width  ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[0]~input|i                                                                         ;
; 25.545 ; 25.545       ; 0.000          ; High Pulse Width ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|inclk[0]         ;
; 25.553 ; 25.553       ; 0.000          ; High Pulse Width ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[0]~input|o                                                                         ;
; 25.588 ; 25.588       ; 0.000          ; High Pulse Width ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|clk[0]           ;
; 25.588 ; 25.588       ; 0.000          ; High Pulse Width ; CLOCK20MHZ ; Rise       ; infrastructure_top_i|system_clock_pll_i|altpll_component|auto_generated|pll1|observablevcoout ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[0]                                                                                 ;
; 46.000 ; 50.000       ; 4.000          ; Port Rate        ; CLOCK20MHZ ; Rise       ; CLOCK20MHZ[1]                                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; ETH_RXD[*]  ; ETH_RX_CLK ; 1.083  ; 1.859 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[0] ; ETH_RX_CLK ; 0.928  ; 1.675 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[1] ; ETH_RX_CLK ; 1.083  ; 1.859 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[2] ; ETH_RX_CLK ; 0.915  ; 1.670 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[3] ; ETH_RX_CLK ; 1.042  ; 1.824 ; Rise       ; ETH_RX_CLK      ;
; ETH_RX_DV   ; ETH_RX_CLK ; -0.503 ; 0.034 ; Rise       ; ETH_RX_CLK      ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ETH_RXD[*]  ; ETH_RX_CLK ; -0.707 ; -1.455 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[0] ; ETH_RX_CLK ; -0.719 ; -1.460 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[1] ; ETH_RX_CLK ; -0.871 ; -1.639 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[2] ; ETH_RX_CLK ; -0.707 ; -1.455 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[3] ; ETH_RX_CLK ; -0.832 ; -1.604 ; Rise       ; ETH_RX_CLK      ;
; ETH_RX_DV   ; ETH_RX_CLK ; 0.650  ; 0.112  ; Rise       ; ETH_RX_CLK      ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ETH_TXD[*]  ; ETH_TX_CLK ; 4.250 ; 4.424 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[0] ; ETH_TX_CLK ; 4.250 ; 4.424 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[1] ; ETH_TX_CLK ; 3.702 ; 3.840 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[2] ; ETH_TX_CLK ; 3.827 ; 3.971 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[3] ; ETH_TX_CLK ; 3.266 ; 3.332 ; Rise       ; ETH_TX_CLK      ;
; ETH_TX_EN   ; ETH_TX_CLK ; 3.964 ; 4.178 ; Rise       ; ETH_TX_CLK      ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ETH_TXD[*]  ; ETH_TX_CLK ; 3.197 ; 3.261 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[0] ; ETH_TX_CLK ; 4.141 ; 4.309 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[1] ; ETH_TX_CLK ; 3.615 ; 3.748 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[2] ; ETH_TX_CLK ; 3.736 ; 3.874 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[3] ; ETH_TX_CLK ; 3.197 ; 3.261 ; Rise       ; ETH_TX_CLK      ;
; ETH_TX_EN   ; ETH_TX_CLK ; 3.871 ; 4.080 ; Rise       ; ETH_TX_CLK      ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 2.751  ; 0.152 ; N/A      ; N/A     ; 3.858               ;
;  CLOCK20MHZ      ; N/A    ; N/A   ; N/A      ; N/A     ; 24.410              ;
;  ETH_RX_CLK      ; 35.419 ; 0.152 ; N/A      ; N/A     ; 19.204              ;
;  ETH_TX_CLK      ; 33.764 ; 0.166 ; N/A      ; N/A     ; 19.209              ;
;  pllclk120mhz    ; 2.751  ; 0.167 ; N/A      ; N/A     ; 3.858               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK20MHZ      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  ETH_RX_CLK      ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  ETH_TX_CLK      ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pllclk120mhz    ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; ETH_RXD[*]  ; ETH_RX_CLK ; 2.384  ; 2.683 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[0] ; ETH_RX_CLK ; 2.128  ; 2.365 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[1] ; ETH_RX_CLK ; 2.384  ; 2.683 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[2] ; ETH_RX_CLK ; 2.081  ; 2.340 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[3] ; ETH_RX_CLK ; 2.181  ; 2.546 ; Rise       ; ETH_RX_CLK      ;
; ETH_RX_DV   ; ETH_RX_CLK ; -0.503 ; 0.034 ; Rise       ; ETH_RX_CLK      ;
+-------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ETH_RXD[*]  ; ETH_RX_CLK ; -0.707 ; -1.455 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[0] ; ETH_RX_CLK ; -0.719 ; -1.460 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[1] ; ETH_RX_CLK ; -0.871 ; -1.639 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[2] ; ETH_RX_CLK ; -0.707 ; -1.455 ; Rise       ; ETH_RX_CLK      ;
;  ETH_RXD[3] ; ETH_RX_CLK ; -0.832 ; -1.604 ; Rise       ; ETH_RX_CLK      ;
; ETH_RX_DV   ; ETH_RX_CLK ; 1.290  ; 1.089  ; Rise       ; ETH_RX_CLK      ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ETH_TXD[*]  ; ETH_TX_CLK ; 9.067 ; 8.775 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[0] ; ETH_TX_CLK ; 9.067 ; 8.775 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[1] ; ETH_TX_CLK ; 7.782 ; 7.668 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[2] ; ETH_TX_CLK ; 8.063 ; 7.906 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[3] ; ETH_TX_CLK ; 6.806 ; 6.701 ; Rise       ; ETH_TX_CLK      ;
; ETH_TX_EN   ; ETH_TX_CLK ; 8.534 ; 8.255 ; Rise       ; ETH_TX_CLK      ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ETH_TXD[*]  ; ETH_TX_CLK ; 3.197 ; 3.261 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[0] ; ETH_TX_CLK ; 4.141 ; 4.309 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[1] ; ETH_TX_CLK ; 3.615 ; 3.748 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[2] ; ETH_TX_CLK ; 3.736 ; 3.874 ; Rise       ; ETH_TX_CLK      ;
;  ETH_TXD[3] ; ETH_TX_CLK ; 3.197 ; 3.261 ; Rise       ; ETH_TX_CLK      ;
; ETH_TX_EN   ; ETH_TX_CLK ; 3.871 ; 4.080 ; Rise       ; ETH_TX_CLK      ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; ETH_TX_EN     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ETH_TXD[0]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ETH_TXD[1]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ETH_TXD[2]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ETH_TXD[3]    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK20MHZ[1]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; STROBE                  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; EthAddrSelect[0]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; EthAddrSelect[1]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; EthAddrSelect[2]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; EthAddrSelect[3]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; EthAddrSelect[4]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; EthAddrSelect[5]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; EthAddrSelect[6]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; EthAddrSelect[7]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ETH_CRS                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ETH_COL                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ETH_TX_CLK              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; CLOCK20MHZ[0]           ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ETH_RX_CLK              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ETH_RXD[0]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ETH_RXD[1]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ETH_RXD[2]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ETH_RXD[3]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ETH_RX_DV               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ETH_TX_EN     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-007 V                     ; 3.09 V              ; -0.0138 V           ; 0.082 V                              ; 0.136 V                              ; 1.32e-009 s                 ; 1.29e-009 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-007 V                    ; 3.09 V             ; -0.0138 V          ; 0.082 V                             ; 0.136 V                             ; 1.32e-009 s                ; 1.29e-009 s                ; Yes                       ; Yes                       ;
; ETH_TXD[0]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; ETH_TXD[1]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; ETH_TXD[2]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; ETH_TXD[3]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-006 V                  ; 3.09 V              ; -0.0148 V           ; 0.036 V                              ; 0.133 V                              ; 9.31e-010 s                 ; 8.93e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-006 V                 ; 3.09 V             ; -0.0148 V          ; 0.036 V                             ; 0.133 V                             ; 9.31e-010 s                ; 8.93e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-007 V                  ; 3.13 V              ; -0.0965 V           ; 0.164 V                              ; 0.127 V                              ; 3.14e-010 s                 ; 3.99e-010 s                 ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-007 V                 ; 3.13 V             ; -0.0965 V          ; 0.164 V                             ; 0.127 V                             ; 3.14e-010 s                ; 3.99e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-007 V                  ; 3.11 V              ; -0.0489 V           ; 0.193 V                              ; 0.217 V                              ; 1.08e-009 s                 ; 8.59e-010 s                 ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-007 V                 ; 3.11 V             ; -0.0489 V          ; 0.193 V                             ; 0.217 V                             ; 1.08e-009 s                ; 8.59e-010 s                ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ETH_TX_EN     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-007 V                  ; 3.52 V              ; -0.0535 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-010 s                 ; 8.74e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.98e-007 V                 ; 3.52 V             ; -0.0535 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-010 s                ; 8.74e-010 s                ; No                        ; No                        ;
; ETH_TXD[0]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; ETH_TXD[1]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; ETH_TXD[2]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; ETH_TXD[3]    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-007 V                  ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-010 s                 ; 6.3e-010 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-007 V                 ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-010 s                ; 6.3e-010 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.53e-008 V                  ; 3.65 V              ; -0.242 V            ; 0.406 V                              ; 0.304 V                              ; 1.57e-010 s                 ; 2.13e-010 s                 ; No                         ; Yes                        ; 3.46 V                      ; 6.53e-008 V                 ; 3.65 V             ; -0.242 V           ; 0.406 V                             ; 0.304 V                             ; 1.57e-010 s                ; 2.13e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-007 V                  ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-010 s                 ; 6.15e-010 s                 ; No                         ; No                         ; 3.46 V                      ; 1.24e-007 V                 ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-010 s                ; 6.15e-010 s                ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+--------------+--------------+------------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+------------+----------+----------+----------+
; ETH_RX_CLK   ; ETH_RX_CLK   ; 517        ; 0        ; 0        ; 0        ;
; ETH_TX_CLK   ; ETH_TX_CLK   ; 1021       ; 0        ; 0        ; 0        ;
; pllclk120mhz ; ETH_TX_CLK   ; false path ; 0        ; 0        ; 0        ;
; ETH_RX_CLK   ; pllclk120mhz ; false path ; 0        ; 0        ; 0        ;
; pllclk120mhz ; pllclk120mhz ; 4970       ; 0        ; 0        ; 0        ;
+--------------+--------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+--------------+--------------+------------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+------------+----------+----------+----------+
; ETH_RX_CLK   ; ETH_RX_CLK   ; 517        ; 0        ; 0        ; 0        ;
; ETH_TX_CLK   ; ETH_TX_CLK   ; 1021       ; 0        ; 0        ; 0        ;
; pllclk120mhz ; ETH_TX_CLK   ; false path ; 0        ; 0        ; 0        ;
; ETH_RX_CLK   ; pllclk120mhz ; false path ; 0        ; 0        ; 0        ;
; pllclk120mhz ; pllclk120mhz ; 4970       ; 0        ; 0        ; 0        ;
+--------------+--------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Recovery Transfers                                                        ;
+--------------+--------------+------------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+------------+----------+----------+----------+
; pllclk120mhz ; ETH_RX_CLK   ; false path ; 0        ; 0        ; 0        ;
; ETH_TX_CLK   ; pllclk120mhz ; false path ; 0        ; 0        ; 0        ;
+--------------+--------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Removal Transfers                                                         ;
+--------------+--------------+------------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+------------+----------+----------+----------+
; pllclk120mhz ; ETH_RX_CLK   ; false path ; 0        ; 0        ; 0        ;
; ETH_TX_CLK   ; pllclk120mhz ; false path ; 0        ; 0        ; 0        ;
+--------------+--------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 5     ; 5    ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Tue Sep 22 18:34:10 2015
Info: Command: quartus_sta desat_comm_board_hw_v1_0_fw_v_1_0 -c desat_comm_board_hw_v1_0_fw_v_1_0
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'top.sdc'
Info: Analyzing Slow 1200mV 85C Model
Info: Worst-case setup slack is 2.751
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.751         0.000 pllclk120mhz 
    Info:    33.764         0.000 ETH_TX_CLK 
    Info:    35.419         0.000 ETH_RX_CLK 
Info: Worst-case hold slack is 0.434
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.434         0.000 ETH_RX_CLK 
    Info:     0.434         0.000 ETH_TX_CLK 
    Info:     0.434         0.000 pllclk120mhz 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.858
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.858         0.000 pllclk120mhz 
    Info:    19.617         0.000 ETH_RX_CLK 
    Info:    19.634         0.000 ETH_TX_CLK 
    Info:    24.854         0.000 CLOCK20MHZ 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Worst-case setup slack is 3.099
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.099         0.000 pllclk120mhz 
    Info:    34.127         0.000 ETH_TX_CLK 
    Info:    35.577         0.000 ETH_RX_CLK 
Info: Worst-case hold slack is 0.382
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.382         0.000 ETH_TX_CLK 
    Info:     0.383         0.000 ETH_RX_CLK 
    Info:     0.383         0.000 pllclk120mhz 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.860
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.860         0.000 pllclk120mhz 
    Info:    19.601         0.000 ETH_RX_CLK 
    Info:    19.622         0.000 ETH_TX_CLK 
    Info:    24.830         0.000 CLOCK20MHZ 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Worst-case setup slack is 5.861
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     5.861         0.000 pllclk120mhz 
    Info:    37.280         0.000 ETH_TX_CLK 
    Info:    37.942         0.000 ETH_RX_CLK 
Info: Worst-case hold slack is 0.152
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.152         0.000 ETH_RX_CLK 
    Info:     0.166         0.000 ETH_TX_CLK 
    Info:     0.167         0.000 pllclk120mhz 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.917
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.917         0.000 pllclk120mhz 
    Info:    19.204         0.000 ETH_RX_CLK 
    Info:    19.209         0.000 ETH_TX_CLK 
    Info:    24.410         0.000 CLOCK20MHZ 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 351 megabytes
    Info: Processing ended: Tue Sep 22 18:34:14 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


