# Vorlesung am 16.11.2022
Verbesserte Fertigungsprozesse sorgen für quadratische Dichte von Transistoren
mit Verbesserung in Kanallänge der Transistoren. Chip-Fläche wird größer,
um weiter Anzahl an Transistoren zu erhöhen.  
Extrem: "Wafer-Scale Integration": Ganzen Wafer als Chip benutzen, zB Cerebras.

Silikonfertigung heute: Zuverlässig "nur" 1 Fehler pro cm². Aufgrund dessen
werden oft zB bei CPUs Cores in der Fabrik deaktiviert, um Yield zu erhöhen
(Beispiel: IBM's Cell in PS3 hat 8 SPE-Cores, jedoch sind nur 7 genutzt und 
der 8. Core von Fabrik immer deaktiviert. Wenn ein Core defekt ist kann der
Chip dennoch 9. verbaut werden)

Speicher ist großes Bottleneck; 40ns für selbst modernen DDR5 üblich,
verglichen mit Propagation Delay in Picosekunden von Gattern.

### Fertigungskosten
Kosten für Chipfertigung ist mit kleineren Transistoren teurer geworden;
grob exponentiell; $28M für 65nm -> $542M für 5nm.

Fertigung auf alter Technologie deswegen sehr verbreitet, oft auch mehrere
Chips mit verschiedener Fertigung. FPGAs manchmal ebenfalls als Alternative,
jedoch insbesondere für Prototyping


## Entwurfstechniken
HW-Entwurf sehr komplex: Milliarden von Transistoren, Zeitdruck (Capitalismo),
Fehler meist schwerwiegend.  
Moderner Ansatz ähnlich zu Software: Höhere Abstraktionsebenen durch
Sprachen wie SV, BSV, SystemC, etc.

### Ebenen
- *Verhaltensebene*: Was soll passieren?
    - In Verilog: `a * b` möglich, genaue Implementation versteckt
- *Systemebene*: Aufteilung von Struktur, Zeit, Daten, Kommunikation
  - Komponenten eines MCU (zB Ports, Registerfeld, ALU, CU, etc.)
- *Register-Transfer-Ebene*: zB synchron, getaktet; `always @(posedge CLK)`
  - Oft Ebene für Simulation
- *Logik-/Gatterebene*: Netz aus Gattern/FFs/etc.
  - Produkt von Logiksynthese
  - Zeitverhalten abschätzbar
  - Noch nicht für Hardware brauchbar
- *Transistorebene*: Elektrischer Schaltplan
- *Layoutebene*: Geometrische Anordnung des Chip (3D)
  - Maßstabsgetreue Darstellung, Ergebnis von Synthese
  - Zeitverhalten bekannt
  - Chip kann hieraus produziert werden

### Entwurfsstrategien
- Top-down: Detaillierungsprozess
  - Beginn mit Gesamtfunktion
  - Zerlegung in kleinere Teilfunktionen
  - Teilfunktionen bis Implementierung zuerst Black Box
  - Teileinheiten abstrakt definiert
  - Zusammenwirken von Komponenten vor Logik-Realisierung evaluierbar
- Bottom-up: Kompositionsprozess
  - Beginn mit Primitiven
  - Bildung von immer mehr komplexen Bausteinen aus Primitiven und 
    anderen Bausteinen (Abstraktionsebenen)
- Meet-in-the-Middle: Vereinigung TD und BU

### Synthese: Ablauf
- *technology mapping*: Zwischendarstellung wird umgewandelt,
  abhängig von Ziel-Architektur
- *design constraints*: Zeit, Fläche, Leistungsaufnahme


## Verifikation
- Chips teuer
- Verifikation sehr wichtig und zeitaufwändig

### Aufbau Testbench
- *Generator*: Erzeugt abstrakten Input für DUT
- *Driver*: Übersetzt Input und gibt an DUT
- *Monitor*: Auslesen DUT-Output
- *Scoreboard*: Vorraussage Referenzergebnisse
- *Vergleicher*: Vergleich Scoreboard mit Monitor
- *Reporter*: Information über Testergebnis

Gute Testbenches modular, erweiterbar, abstrakt.  
Umsetzung meist durch Frameworks (UVM/OVM)

### Functional Coverage
- Fortschritt in Verifikation
- Nicht Code Coverage: "Vergessene" Cases werden nicht erkannt

### Constrained Random Stimulus
- Bei großem Eingaberaum (zB 32-bit integer)
- Zufällige Inputs für höhere Abdeckung
- Einschränkung Wertebereich erlaubt dennoch gezielte Tests
- Manchmal jedoch trotzdem gezielte Tests gebraucht
