ROM: 읽기 전용, 미리 데이터가 저장되어 있어야 함, 정보가 요구되는 패턴을 형성하기 위해 유닛에 내장되어 있음
2^k * n ROM => k-to-2^k디코더와 n개 OR게이트로 구성되어있음
-> 패턴을 가지는 유닛으로 보거나 조합회로를 구현한 유닛으로 볼 수 있음(디코더 + or게이트)

패스 프로그래밍 방법
1. 마스크 프로그래밍(고객의 요구에 따라 진리표 받고 제작)
2. PROM 내부가 다 1로 세팅되있고 압력 펄스를 통해 퓨즈 제거
3. EPROM: 삭제 가능, 자외선에 특정 시간 노출 => 플로팅게이트 방전=> 재사용 가능
4. EEPROM: 전기적으로 삭제 가능

조합 PLD
1. PROM(고정 AND어레이[디코더] + 프로그래머블 OR 어레이)
2. PAL(pogrammable and array) + 고정 OR어레이 , 공통된 최소항이 있어도 독립적으로 사용해야됨, (n - wide and-or) => 각 부분이 and 게이트 n개 + or 1개로 구성됨
3. PLA(프로그래머블 and + or) n개 입력, k개 곱의항, m개 출력 => n개 버퍼/인버터 + k개 and 게이트 + m 개 or,kor 게이트

순차적 프로그래머블 논리 소자(플립플롭이 포함됨)
1. SPLD(프로그래머블 순차 논리 소자)
PAL, PLA는 플립플롭을 통해 변형 가능, 추가적인 프로그래머블 연결들은 플립플롭에서 가져올 수 있음, 출력은 플립플롭의 출력 또는 or게이트로부터
각 부분은 메모리셀(곱의 합으로 구성된 조합회로 + 플립플롭)이라 불림
메모리셀 프로그래밍 선택 사항: 클럭 극성, 플립플롭 출력의 참/ 보수 선택, 플립플롭/bypass 선택, 프리셋/클리어 선택

2.CPLD
단일 집적회로에 있는 개개의 PLD의 집합, PLD 여러개가 상호 연결돼있음 -> 안 쓰는 곱의 항 존재시 다른 PLD에서 사용 가능, IOB, 프로그래머블 스위치 매트릭스, PLD로 구성됨

3.FPGA
프로그래밍 가능한 VLSI 회로
주변에 IOB블록들이 존재함, 논리 블록 어레이로 구성, 소자의 그룹에 다양한 요소가 포함됨->
멀티플렉서, 플립플롭, 게이트, 룩업표(SRAM에 저장된 진리표) -> 조합회로 구현에 사용 가능함

-용어 정리
VLSI 설계: 대량의 트랜지스터를 하나의 집적 회로에 넣는 과정
CMOS: nmos,pmos가 서로 보완된 트랜지스터 회로 방식(전력 소모가 거의 없음, 값 유지시 전류 흐를 경로 없음)
MOS: 게이트에 전압을 주면 소스-드레인 사이 전류를 키고 끄는 스위치

