Fitter report for project
Mon Nov 27 07:56:57 2017
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Mon Nov 27 07:56:57 2017          ;
; Quartus II 32-bit Version          ; 12.0 Build 263 08/02/2012 SP 2 SJ Full Version ;
; Revision Name                      ; project                                        ;
; Top-level Entity Name              ; project                                        ;
; Family                             ; Cyclone II                                     ;
; Device                             ; EP2C35F672C6                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 3,668 / 33,216 ( 11 % )                        ;
;     Total combinational functions  ; 3,442 / 33,216 ( 10 % )                        ;
;     Dedicated logic registers      ; 841 / 33,216 ( 3 % )                           ;
; Total registers                    ; 841                                            ;
; Total pins                         ; 164 / 475 ( 35 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 70 / 70 ( 100 % )                              ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.45        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  18.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                  ;
+-----------------------------------------------------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                                            ; Action  ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|op_3~0  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|op_3~2  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|op_3~4  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|op_3~6  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|op_3~8  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|op_3~10 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|op_3~12 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|op_3~14 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|op_3~16 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|op_3~18 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|op_3~20 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|op_3~22 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|op_3~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|op_3~0  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|op_3~2  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|op_3~4  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|op_3~6  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|op_3~8  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|op_3~10 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|op_3~12 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|op_3~14 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|op_3~16 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|op_3~18 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|op_3~20 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|op_3~22 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|op_3~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|op_3~0  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|op_3~2  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|op_3~4  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|op_3~6  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|op_3~8  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|op_3~10 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|op_3~12 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|op_3~14 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|op_3~16 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|op_3~18 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|op_3~20 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|op_3~22 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|op_3~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|op_3~0  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|op_3~2  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|op_3~4  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|op_3~6  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|op_3~8  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|op_3~10 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|op_3~12 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|op_3~14 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|op_3~16 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|op_3~18 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|op_3~20 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|op_3~22 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|op_3~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|op_3~0  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|op_3~2  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|op_3~4  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|op_3~6  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|op_3~8  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|op_3~10 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|op_3~12 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|op_3~14 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|op_3~16 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|op_3~18 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|op_3~20 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|op_3~22 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|op_3~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_3~0        ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_3~2        ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_3~4        ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_3~6        ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_3~8        ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_3~10       ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_3~12       ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_3~14       ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_3~16       ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_3~18       ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_3~20       ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_3~22       ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_3~24       ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
+-----------------------------------------------------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4519 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4519 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4516    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /media/ESD-USB/Milestone1/project.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 3,668 / 33,216 ( 11 % ) ;
;     -- Combinational with no register       ; 2827                    ;
;     -- Register only                        ; 226                     ;
;     -- Combinational with a register        ; 615                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 837                     ;
;     -- 3 input functions                    ; 1790                    ;
;     -- <=2 input functions                  ; 815                     ;
;     -- Register only                        ; 226                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1592                    ;
;     -- arithmetic mode                      ; 1850                    ;
;                                             ;                         ;
; Total registers*                            ; 841 / 34,593 ( 2 % )    ;
;     -- Dedicated logic registers            ; 841 / 33,216 ( 3 % )    ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 265 / 2,076 ( 13 % )    ;
; User inserted logic elements                ; 0                       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 164 / 475 ( 35 % )      ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )         ;
;                                             ;                         ;
; Global signals                              ; 1                       ;
; M4Ks                                        ; 0 / 105 ( 0 % )         ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 70 / 70 ( 100 % )       ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 6% / 5% / 7%            ;
; Peak interconnect usage (total/H/V)         ; 46% / 40% / 56%         ;
; Maximum fan-out node                        ; CLOCK_50_I~clkctrl      ;
; Maximum fan-out                             ; 840                     ;
; Highest non-global fan-out signal           ; SWITCH_I[17]            ;
; Highest non-global fan-out                  ; 625                     ;
; Total fan-out                               ; 14301                   ;
; Average fan-out                             ; 3.05                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3668 / 33216 ( 11 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 2827                  ; 0                              ;
;     -- Register only                        ; 226                   ; 0                              ;
;     -- Combinational with a register        ; 615                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 837                   ; 0                              ;
;     -- 3 input functions                    ; 1790                  ; 0                              ;
;     -- <=2 input functions                  ; 815                   ; 0                              ;
;     -- Register only                        ; 226                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1592                  ; 0                              ;
;     -- arithmetic mode                      ; 1850                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 841                   ; 0                              ;
;     -- Dedicated logic registers            ; 841 / 33216 ( 3 % )   ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 265 / 2076 ( 13 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 164                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 70 / 70 ( 100 % )     ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 15601                 ; 0                              ;
;     -- Registered Connections               ; 3721                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 24                    ; 0                              ;
;     -- Output Ports                         ; 124                   ; 0                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50_I       ; N2    ; 2        ; 0            ; 18           ; 0           ; 3                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PUSH_BUTTON_I[0] ; G26   ; 5        ; 65           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PUSH_BUTTON_I[1] ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PUSH_BUTTON_I[2] ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PUSH_BUTTON_I[3] ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[0]      ; N25   ; 5        ; 65           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[10]     ; N1    ; 2        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[11]     ; P1    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[12]     ; P2    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[13]     ; T7    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[14]     ; U3    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[15]     ; U4    ; 1        ; 0            ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[16]     ; V1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[17]     ; V2    ; 1        ; 0            ; 12           ; 3           ; 625                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[1]      ; N26   ; 5        ; 65           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[2]      ; P25   ; 6        ; 65           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[3]      ; AE14  ; 7        ; 33           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[4]      ; AF14  ; 7        ; 33           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[5]      ; AD13  ; 8        ; 33           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[6]      ; AC13  ; 8        ; 33           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[7]      ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[8]      ; B13   ; 4        ; 31           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWITCH_I[9]      ; A13   ; 4        ; 31           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RX_I        ; C25   ; 5        ; 65           ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; LED_GREEN_O[0]          ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; LED_GREEN_O[1]          ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; LED_GREEN_O[2]          ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; LED_GREEN_O[3]          ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; LED_GREEN_O[4]          ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; LED_GREEN_O[5]          ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; LED_GREEN_O[6]          ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; LED_GREEN_O[7]          ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; LED_GREEN_O[8]          ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[0][0] ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[0][1] ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[0][2] ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[0][3] ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[0][4] ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[0][5] ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[0][6] ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[1][0] ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[1][1] ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[1][2] ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[1][3] ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[1][4] ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[1][5] ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[1][6] ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[2][0] ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[2][1] ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[2][2] ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[2][3] ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[2][4] ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[2][5] ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[2][6] ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[3][0] ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[3][1] ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[3][2] ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[3][3] ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[3][4] ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[3][5] ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[3][6] ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[4][0] ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[4][1] ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[4][2] ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[4][3] ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[4][4] ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[4][5] ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[4][6] ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[5][0] ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[5][1] ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[5][2] ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[5][3] ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[5][4] ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[5][5] ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[5][6] ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[6][0] ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[6][1] ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[6][2] ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[6][3] ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[6][4] ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[6][5] ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[6][6] ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[7][0] ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[7][1] ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[7][2] ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[7][3] ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[7][4] ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[7][5] ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SEVEN_SEGMENT_N_O[7][6] ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[0]       ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[10]      ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[11]      ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[12]      ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[13]      ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[14]      ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[15]      ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[16]      ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[17]      ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[1]       ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[2]       ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[3]       ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[4]       ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[5]       ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[6]       ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[7]       ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[8]       ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_ADDRESS_O[9]       ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_CE_N_O             ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_LB_N_O             ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_OE_N_O             ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_UB_N_O             ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; SRAM_WE_N_O             ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; UART_TX_O               ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLANK_O             ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[0]           ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[1]           ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[2]           ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[3]           ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[4]           ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[5]           ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[6]           ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[7]           ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[8]           ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_BLUE_O[9]           ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_CLOCK_O             ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[0]          ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[1]          ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[2]          ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[3]          ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[4]          ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[5]          ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[6]          ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[7]          ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[8]          ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_GREEN_O[9]          ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_HSYNC_O             ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[0]            ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[1]            ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[2]            ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[3]            ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[4]            ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[5]            ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[6]            ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[7]            ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[8]            ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_RED_O[9]            ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_SYNC_O              ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; VGA_VSYNC_O             ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
+-------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+---------------------------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source                  ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+---------------------------------------+---------------------+
; SRAM_DATA_IO[0]  ; AD8   ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[10] ; AE8   ; 8        ; 18           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[11] ; AF8   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[12] ; W11   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[13] ; W12   ; 8        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[14] ; AC9   ; 8        ; 20           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[15] ; AC10  ; 8        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[1]  ; AE6   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[2]  ; AF6   ; 8        ; 11           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[3]  ; AA9   ; 8        ; 11           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[4]  ; AA10  ; 8        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[5]  ; AB10  ; 8        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[6]  ; AA11  ; 8        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[7]  ; Y11   ; 8        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[8]  ; AE7   ; 8        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
; SRAM_DATA_IO[9]  ; AF7   ; 8        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; SRAM_Controller:SRAM_unit|SRAM_WE_N_O ; -                   ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+---------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 24 / 64 ( 38 % ) ; 3.3V          ; --           ;
; 2        ; 15 / 59 ( 25 % ) ; 3.3V          ; --           ;
; 3        ; 36 / 56 ( 64 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 6 / 65 ( 9 % )   ; 3.3V          ; --           ;
; 6        ; 25 / 59 ( 42 % ) ; 3.3V          ; --           ;
; 7        ; 10 / 58 ( 17 % ) ; 3.3V          ; --           ;
; 8        ; 49 / 56 ( 88 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; VGA_HSYNC_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; VGA_RED_O[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; VGA_GREEN_O[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; VGA_GREEN_O[5]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SWITCH_I[9]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DATA_IO[3]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DATA_IO[4]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DATA_IO[6]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LED_GREEN_O[6]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; SEVEN_SEGMENT_N_O[1][5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; SEVEN_SEGMENT_N_O[1][4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; SEVEN_SEGMENT_N_O[3][1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; SEVEN_SEGMENT_N_O[3][2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDRESS_O[16]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DATA_IO[5]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; SEVEN_SEGMENT_N_O[0][1]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; SEVEN_SEGMENT_N_O[2][0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; SEVEN_SEGMENT_N_O[1][6]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; SEVEN_SEGMENT_N_O[2][5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; SEVEN_SEGMENT_N_O[2][4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDRESS_O[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDRESS_O[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDRESS_O[12]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDRESS_O[17]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DATA_IO[14]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DATA_IO[15]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; SEVEN_SEGMENT_N_O[0][2]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SWITCH_I[6]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; SEVEN_SEGMENT_N_O[2][2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; SEVEN_SEGMENT_N_O[2][3]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDRESS_O[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDRESS_O[5]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDRESS_O[8]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDRESS_O[9]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DATA_IO[0]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; SEVEN_SEGMENT_N_O[0][3]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SWITCH_I[5]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDRESS_O[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDRESS_O[6]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DATA_IO[1]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DATA_IO[8]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DATA_IO[10]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; SEVEN_SEGMENT_N_O[0][4]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SWITCH_I[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LED_GREEN_O[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDRESS_O[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDRESS_O[7]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DATA_IO[2]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DATA_IO[9]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DATA_IO[11]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; SEVEN_SEGMENT_N_O[0][0]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SWITCH_I[4]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LED_GREEN_O[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; VGA_SYNC_O                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; VGA_CLOCK_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; VGA_GREEN_O[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; VGA_GREEN_O[4]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; VGA_BLUE_O[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; VGA_BLUE_O[9]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; SWITCH_I[8]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; UART_TX_O                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; VGA_RED_O[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; VGA_RED_O[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; VGA_GREEN_O[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; VGA_BLUE_O[6]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; VGA_BLUE_O[8]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; SWITCH_I[7]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; UART_RX_I                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; VGA_BLANK_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; VGA_VSYNC_O                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; VGA_RED_O[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; VGA_GREEN_O[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; VGA_GREEN_O[7]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; VGA_GREEN_O[9]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; VGA_RED_O[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; VGA_GREEN_O[8]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; VGA_RED_O[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; VGA_RED_O[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; VGA_BLUE_O[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; VGA_RED_O[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; VGA_GREEN_O[6]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; VGA_BLUE_O[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; PUSH_BUTTON_I[0]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; VGA_RED_O[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; VGA_RED_O[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; VGA_BLUE_O[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; VGA_BLUE_O[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; VGA_BLUE_O[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; VGA_BLUE_O[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; SEVEN_SEGMENT_N_O[7][1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; SEVEN_SEGMENT_N_O[7][0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; SEVEN_SEGMENT_N_O[7][3]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; SEVEN_SEGMENT_N_O[7][4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; SEVEN_SEGMENT_N_O[7][2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; SEVEN_SEGMENT_N_O[6][3]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; SEVEN_SEGMENT_N_O[6][4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; SEVEN_SEGMENT_N_O[6][6]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; SEVEN_SEGMENT_N_O[6][5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SWITCH_I[10]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50_I                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; SEVEN_SEGMENT_N_O[7][6]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; PUSH_BUTTON_I[1]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; SWITCH_I[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SWITCH_I[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SWITCH_I[11]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SWITCH_I[12]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; SEVEN_SEGMENT_N_O[6][2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; SEVEN_SEGMENT_N_O[6][1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; SEVEN_SEGMENT_N_O[5][1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; SEVEN_SEGMENT_N_O[5][2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; SEVEN_SEGMENT_N_O[7][5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; PUSH_BUTTON_I[2]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; SWITCH_I[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; SEVEN_SEGMENT_N_O[6][0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; SEVEN_SEGMENT_N_O[5][6]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; SEVEN_SEGMENT_N_O[5][5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; SEVEN_SEGMENT_N_O[5][4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; SEVEN_SEGMENT_N_O[4][5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; SEVEN_SEGMENT_N_O[4][4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; SEVEN_SEGMENT_N_O[5][0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; SEVEN_SEGMENT_N_O[4][6]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; SEVEN_SEGMENT_N_O[4][3]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; SWITCH_I[13]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; SEVEN_SEGMENT_N_O[5][3]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; SEVEN_SEGMENT_N_O[4][1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; SEVEN_SEGMENT_N_O[4][2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SWITCH_I[14]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SWITCH_I[15]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; SEVEN_SEGMENT_N_O[4][0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LED_GREEN_O[5]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LED_GREEN_O[4]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; SEVEN_SEGMENT_N_O[3][5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; SWITCH_I[16]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SWITCH_I[17]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDRESS_O[11]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDRESS_O[10]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; SEVEN_SEGMENT_N_O[0][6]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; SEVEN_SEGMENT_N_O[0][5]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; LED_GREEN_O[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; SEVEN_SEGMENT_N_O[1][0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; SEVEN_SEGMENT_N_O[1][1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; SEVEN_SEGMENT_N_O[2][1]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDRESS_O[13]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDRESS_O[14]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DATA_IO[12]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DATA_IO[13]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LED_GREEN_O[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; SEVEN_SEGMENT_N_O[1][2]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; SEVEN_SEGMENT_N_O[3][6]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; PUSH_BUTTON_I[3]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDRESS_O[15]                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DATA_IO[7]                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LED_GREEN_O[8]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LED_GREEN_O[7]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; SEVEN_SEGMENT_N_O[1][3]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; SEVEN_SEGMENT_N_O[3][0]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; SEVEN_SEGMENT_N_O[2][6]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; SEVEN_SEGMENT_N_O[3][4]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; SEVEN_SEGMENT_N_O[3][3]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                 ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------+--------------+
; |project                                  ; 3668 (20)   ; 841 (4)                   ; 0 (0)         ; 0           ; 0    ; 70           ; 0       ; 35        ; 164  ; 0            ; 2827 (16)    ; 226 (0)           ; 615 (10)         ; |project                                                                                                            ;              ;
;    |M1:M1_unit|                           ; 3238 (2620) ; 600 (600)                 ; 0 (0)         ; 0           ; 0    ; 70           ; 0       ; 35        ; 0    ; 0            ; 2637 (2069)  ; 124 (124)         ; 477 (427)        ; |project|M1:M1_unit                                                                                                 ;              ;
;       |lpm_divide:Mod0|                   ; 352 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 351 (0)      ; 0 (0)             ; 1 (0)            ; |project|M1:M1_unit|lpm_divide:Mod0                                                                                 ;              ;
;          |lpm_divide_68m:auto_generated|  ; 352 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 351 (0)      ; 0 (0)             ; 1 (0)            ; |project|M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated                                                   ;              ;
;             |sign_div_unsign_dnh:divider| ; 352 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 351 (0)      ; 0 (0)             ; 1 (0)            ; |project|M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider                       ;              ;
;                |alt_u_div_s5f:divider|    ; 352 (352)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 351 (351)    ; 0 (0)             ; 1 (1)            ; |project|M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider ;              ;
;       |lpm_mult:Mult0|                    ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 12 (0)           ; |project|M1:M1_unit|lpm_mult:Mult0                                                                                  ;              ;
;          |mult_r1t:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 12 (12)          ; |project|M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated                                                          ;              ;
;       |lpm_mult:Mult1|                    ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 12 (0)           ; |project|M1:M1_unit|lpm_mult:Mult1                                                                                  ;              ;
;          |mult_r1t:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 12 (12)          ; |project|M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated                                                          ;              ;
;       |lpm_mult:Mult2_rtl_10|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult2_rtl_10                                                                           ;              ;
;          |mult_d5t:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult2_rtl_10|mult_d5t:auto_generated                                                   ;              ;
;       |lpm_mult:Mult2_rtl_11|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult2_rtl_11                                                                           ;              ;
;          |mult_d5t:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult2_rtl_11|mult_d5t:auto_generated                                                   ;              ;
;       |lpm_mult:Mult2_rtl_6|              ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult2_rtl_6                                                                            ;              ;
;          |mult_d5t:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult2_rtl_6|mult_d5t:auto_generated                                                    ;              ;
;       |lpm_mult:Mult2_rtl_7|              ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult2_rtl_7                                                                            ;              ;
;          |mult_d5t:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult2_rtl_7|mult_d5t:auto_generated                                                    ;              ;
;       |lpm_mult:Mult2|                    ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 11 (0)           ; |project|M1:M1_unit|lpm_mult:Mult2                                                                                  ;              ;
;          |mult_r1t:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; |project|M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated                                                          ;              ;
;       |lpm_mult:Mult3_rtl_0|              ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult3_rtl_0                                                                            ;              ;
;          |mult_h5t:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated                                                    ;              ;
;       |lpm_mult:Mult3_rtl_1|              ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult3_rtl_1                                                                            ;              ;
;          |mult_h5t:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated                                                    ;              ;
;       |lpm_mult:Mult3_rtl_2|              ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult3_rtl_2                                                                            ;              ;
;          |mult_h5t:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated                                                    ;              ;
;       |lpm_mult:Mult3_rtl_3|              ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult3_rtl_3                                                                            ;              ;
;          |mult_h5t:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated                                                    ;              ;
;       |lpm_mult:Mult3_rtl_4|              ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult3_rtl_4                                                                            ;              ;
;          |mult_h5t:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated                                                    ;              ;
;       |lpm_mult:Mult3_rtl_5|              ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult3_rtl_5                                                                            ;              ;
;          |mult_h5t:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult3_rtl_5|mult_h5t:auto_generated                                                    ;              ;
;       |lpm_mult:Mult3_rtl_8|              ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult3_rtl_8                                                                            ;              ;
;          |mult_h5t:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult3_rtl_8|mult_h5t:auto_generated                                                    ;              ;
;       |lpm_mult:Mult3_rtl_9|              ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult3_rtl_9                                                                            ;              ;
;          |mult_h5t:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |project|M1:M1_unit|lpm_mult:Mult3_rtl_9|mult_h5t:auto_generated                                                    ;              ;
;       |lpm_mult:Mult3|                    ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |project|M1:M1_unit|lpm_mult:Mult3                                                                                  ;              ;
;          |mult_t1t:auto_generated|        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |project|M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated                                                          ;              ;
;    |PB_Controller:PB_unit|                ; 40 (40)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 8 (8)             ; 22 (22)          ; |project|PB_Controller:PB_unit                                                                                      ;              ;
;    |SRAM_Controller:SRAM_unit|            ; 54 (54)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 46 (46)           ; 7 (7)            ; |project|SRAM_Controller:SRAM_unit                                                                                  ;              ;
;    |VGA_SRAM_interface:VGA_unit|          ; 265 (180)   ; 154 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (79)     ; 48 (42)           ; 106 (59)         ; |project|VGA_SRAM_interface:VGA_unit                                                                                ;              ;
;       |VGA_Controller:VGA_unit|           ; 85 (85)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 6 (6)             ; 47 (47)          ; |project|VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit                                                        ;              ;
;    |convert_hex_to_seven_segment:unit0|   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |project|convert_hex_to_seven_segment:unit0                                                                         ;              ;
;    |convert_hex_to_seven_segment:unit1|   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |project|convert_hex_to_seven_segment:unit1                                                                         ;              ;
;    |convert_hex_to_seven_segment:unit2|   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |project|convert_hex_to_seven_segment:unit2                                                                         ;              ;
;    |convert_hex_to_seven_segment:unit3|   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |project|convert_hex_to_seven_segment:unit3                                                                         ;              ;
;    |convert_hex_to_seven_segment:unit4|   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |project|convert_hex_to_seven_segment:unit4                                                                         ;              ;
;    |convert_hex_to_seven_segment:unit5|   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |project|convert_hex_to_seven_segment:unit5                                                                         ;              ;
;    |convert_hex_to_seven_segment:unit6|   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |project|convert_hex_to_seven_segment:unit6                                                                         ;              ;
;    |convert_hex_to_seven_segment:unit7|   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |project|convert_hex_to_seven_segment:unit7                                                                         ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+
; SRAM_DATA_IO[0]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[1]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[2]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[3]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[4]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[5]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[6]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[7]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[8]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[9]         ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[10]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[11]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[12]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[13]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[14]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DATA_IO[15]        ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PUSH_BUTTON_I[1]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PUSH_BUTTON_I[2]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PUSH_BUTTON_I[3]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[0]             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[1]             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[2]             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[3]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SWITCH_I[4]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SWITCH_I[5]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SWITCH_I[6]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SWITCH_I[7]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SWITCH_I[8]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SWITCH_I[9]             ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SWITCH_I[10]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[11]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[12]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[13]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[14]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[15]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[16]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[0][0] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[0][1] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[0][2] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[0][3] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[0][4] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[0][5] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[0][6] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[1][0] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[1][1] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[1][2] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[1][3] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[1][4] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[1][5] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[1][6] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[2][0] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[2][1] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[2][2] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[2][3] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[2][4] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[2][5] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[2][6] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[3][0] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[3][1] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[3][2] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[3][3] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[3][4] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[3][5] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[3][6] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[4][0] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[4][1] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[4][2] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[4][3] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[4][4] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[4][5] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[4][6] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[5][0] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[5][1] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[5][2] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[5][3] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[5][4] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[5][5] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[5][6] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[6][0] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[6][1] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[6][2] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[6][3] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[6][4] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[6][5] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[6][6] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[7][0] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[7][1] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[7][2] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[7][3] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[7][4] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[7][5] ; Output   ; --            ; --            ; --                    ; --  ;
; SEVEN_SEGMENT_N_O[7][6] ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED_GREEN_O[8]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_CLOCK_O             ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_HSYNC_O             ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VSYNC_O             ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLANK_O             ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_SYNC_O              ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[3]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[4]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[5]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[6]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[7]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[8]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_RED_O[9]            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[8]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_GREEN_O[9]          ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[0]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[1]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[2]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[3]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[4]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[5]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[6]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[7]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[8]           ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_BLUE_O[9]           ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDRESS_O[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N_O             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N_O             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N_O             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N_O             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N_O             ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TX_O               ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_50_I              ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SWITCH_I[17]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; UART_RX_I               ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; PUSH_BUTTON_I[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; SRAM_DATA_IO[0]                                                              ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[0]~feeder                    ; 0                 ; 6       ;
; SRAM_DATA_IO[1]                                                              ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[1]~feeder                    ; 0                 ; 6       ;
; SRAM_DATA_IO[2]                                                              ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[2]~feeder                    ; 0                 ; 6       ;
; SRAM_DATA_IO[3]                                                              ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[3]                           ; 0                 ; 6       ;
; SRAM_DATA_IO[4]                                                              ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[4]~feeder                    ; 1                 ; 6       ;
; SRAM_DATA_IO[5]                                                              ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[5]~feeder                    ; 1                 ; 6       ;
; SRAM_DATA_IO[6]                                                              ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[6]~feeder                    ; 0                 ; 6       ;
; SRAM_DATA_IO[7]                                                              ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[7]~feeder                    ; 1                 ; 6       ;
; SRAM_DATA_IO[8]                                                              ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[8]~feeder                    ; 0                 ; 6       ;
; SRAM_DATA_IO[9]                                                              ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[9]~feeder                    ; 0                 ; 6       ;
; SRAM_DATA_IO[10]                                                             ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[10]                          ; 0                 ; 6       ;
; SRAM_DATA_IO[11]                                                             ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[11]                          ; 0                 ; 6       ;
; SRAM_DATA_IO[12]                                                             ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[12]~feeder                   ; 1                 ; 6       ;
; SRAM_DATA_IO[13]                                                             ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[13]~feeder                   ; 0                 ; 6       ;
; SRAM_DATA_IO[14]                                                             ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[14]~feeder                   ; 1                 ; 6       ;
; SRAM_DATA_IO[15]                                                             ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[15]~feeder                   ; 1                 ; 6       ;
; PUSH_BUTTON_I[1]                                                             ;                   ;         ;
; PUSH_BUTTON_I[2]                                                             ;                   ;         ;
; PUSH_BUTTON_I[3]                                                             ;                   ;         ;
; SWITCH_I[0]                                                                  ;                   ;         ;
; SWITCH_I[1]                                                                  ;                   ;         ;
; SWITCH_I[2]                                                                  ;                   ;         ;
; SWITCH_I[3]                                                                  ;                   ;         ;
; SWITCH_I[4]                                                                  ;                   ;         ;
; SWITCH_I[5]                                                                  ;                   ;         ;
; SWITCH_I[6]                                                                  ;                   ;         ;
; SWITCH_I[7]                                                                  ;                   ;         ;
; SWITCH_I[8]                                                                  ;                   ;         ;
; SWITCH_I[9]                                                                  ;                   ;         ;
; SWITCH_I[10]                                                                 ;                   ;         ;
; SWITCH_I[11]                                                                 ;                   ;         ;
; SWITCH_I[12]                                                                 ;                   ;         ;
; SWITCH_I[13]                                                                 ;                   ;         ;
; SWITCH_I[14]                                                                 ;                   ;         ;
; SWITCH_I[15]                                                                 ;                   ;         ;
; SWITCH_I[16]                                                                 ;                   ;         ;
; CLOCK_50_I                                                                   ;                   ;         ;
; SWITCH_I[17]                                                                 ;                   ;         ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[0]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[1]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[2]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[3]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[4]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[5]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[6]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[7]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[8]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[9]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[10]                          ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[11]                          ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[12]                          ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[13]                          ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[14]                          ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_read_data[15]                          ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]                           ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]                          ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]                          ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]                          ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]                          ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]                          ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]                          ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]                          ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]                          ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                 ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[0]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[1]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[4]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[0]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[1]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[2]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[3]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[5]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[6]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[0]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[1]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[4]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[6]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[7]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[8]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_H_SYNC       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC       ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_SHOULD_WRITE_BE_PERFORMED                             ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[4]                               ; 1                 ; 6       ;
;      - top_state.S_IDLE                                                      ; 1                 ; 6       ;
;      - top_state.S_M1_TOP_STATE                                              ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.I0                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.I1                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.I2                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.I3                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.I4                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.I5                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.I6                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.C0                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.C1                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.C2                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.C3                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.C4                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.C5                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.C6                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.C7                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.C8                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.C9                                                   ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.C10                                                  ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.C11                                                  ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.O0                                                   ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[4]                           ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[5]                           ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[6]                           ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[7]                           ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[8]                           ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[9]                           ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[10]                          ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[11]                          ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[12]                          ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[13]                          ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[14]                          ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[15]                          ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[16]                          ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[17]                          ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[2]                           ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[3]                           ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[3]         ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[3]                                               ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[4]                                               ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[5]                                               ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[6]                                               ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[7]                                               ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[8]                                               ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[9]                                               ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[10]                                              ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[11]                                              ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[12]                                              ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[13]                                              ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[14]                                              ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[15]                                              ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[16]                                              ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]         ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0]         ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[0]                                               ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[1]                                               ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[2]                                               ; 1                 ; 6       ;
;      - M1:M1_unit|ITERATION[17]                                              ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_div_count[0]                         ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_div_count[1]                         ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_div_count[2]                         ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_div_count[3]                         ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_div_count[4]                         ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_div_count[5]                         ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_div_count[6]                         ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_div_count[7]                         ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_div_count[8]                         ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_div_count[9]                         ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_div_count[10]                        ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_div_count[11]                        ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_div_count[12]                        ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_div_count[13]                        ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_div_count[14]                        ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_div_count[15]                        ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[8]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[8]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[9]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[9]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[10]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[10]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[11]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[11]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[12]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[12]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[13]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[13]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[14]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[14]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[15]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[15]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[16]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[16]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[17]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[17]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[18]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[18]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[19]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[19]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[20]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[20]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[21]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[21]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[22]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[22]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[23]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[23]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[24]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[24]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[25]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[25]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3[31]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_1[31]                                                    ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_WE_N_O                                 ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_CE_N_O                                 ; 1                 ; 6       ;
;      - M1:M1_unit|SRAM_address[4]~3                                          ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[1]                           ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|SRAM_address[0]                           ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_WAIT_NEW_PIXEL_ROW    ; 1                 ; 6       ;
;      - VGA_enable                                                            ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_3 ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_1    ; 1                 ; 6       ;
;      - M1:M1_unit|Stop                                                       ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[5]                               ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[6]                               ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[7]                               ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[8]                               ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[9]                               ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[10]                              ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[11]                              ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[12]                              ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[13]                              ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[14]                              ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[15]                              ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[16]                              ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[17]                              ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable    ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_red[1]                                ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_red[2]                                ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_red[3]                                ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_red[4]                                ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_red[5]                                ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_red[6]                                ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_red[7]                                ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_red[8]                                ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_red[9]                                ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_green[2]                              ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_green[3]                              ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_green[4]                              ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_green[5]                              ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_green[6]                              ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_green[7]                              ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_green[8]                              ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_green[9]                              ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_blue[2]                               ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_blue[3]                               ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_blue[4]                               ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_blue[5]                               ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_blue[6]                               ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_blue[7]                               ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_blue[8]                               ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_blue[9]                               ; 1                 ; 6       ;
;      - M1:M1_unit|SRAM_address[0]                                            ; 1                 ; 6       ;
;      - M1:M1_unit|SRAM_address[1]                                            ; 1                 ; 6       ;
;      - M1:M1_unit|SRAM_address[2]                                            ; 1                 ; 6       ;
;      - M1:M1_unit|SRAM_we_n                                                  ; 1                 ; 6       ;
;      - M1:M1_unit|STATE.IDLE                                                 ; 1                 ; 6       ;
;      - M1_start                                                              ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_3    ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|push_button_status_buf[0]                       ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|push_button_status[0]                           ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_2 ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_0    ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_2    ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][0]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][8]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][1]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][9]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][2]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][10]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][3]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][11]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][4]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][12]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][5]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][13]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][6]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][14]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][7]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][15]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][8]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][0]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][9]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][1]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][10]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][2]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][11]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][3]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][12]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][4]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][13]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][5]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][14]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][6]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][15]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][7]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][0]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][8]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][1]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][9]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][2]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][10]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][3]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][11]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][4]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][12]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][5]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][13]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][6]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][14]                      ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][7]                       ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][15]                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[0]                               ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[1]                               ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[2]                               ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_ADDRESS[3]                               ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[0]                      ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[1]                      ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[2]                      ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[3]                      ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[4]                      ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[5]                      ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[6]                      ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[7]                      ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[8]                      ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[9]                      ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[10]                     ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[11]                     ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[12]                     ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[13]                     ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[14]                     ; 1                 ; 6       ;
;      - SRAM_Controller:SRAM_unit|SRAM_write_data_buf[15]                     ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|debounce_shift_reg[0][9]                        ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|debounce_shift_reg[0][8]                        ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|debounce_shift_reg[0][7]                        ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|debounce_shift_reg[0][6]                        ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|debounce_shift_reg[0][5]                        ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|debounce_shift_reg[0][4]                        ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|debounce_shift_reg[0][3]                        ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|debounce_shift_reg[0][2]                        ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|debounce_shift_reg[0][1]                        ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|debounce_shift_reg[0][0]                        ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_1 ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_5 ; 1                 ; 6       ;
;      - VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_4 ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz_buf                                  ; 1                 ; 6       ;
;      - PB_Controller:PB_unit|clock_1kHz                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B1[0]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_DATA[0]                                  ; 1                 ; 6       ;
;      - M1:M1_unit|B1[1]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_DATA[1]                                  ; 1                 ; 6       ;
;      - M1:M1_unit|B1[2]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_DATA[2]                                  ; 1                 ; 6       ;
;      - M1:M1_unit|B1[3]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_DATA[3]                                  ; 1                 ; 6       ;
;      - M1:M1_unit|B1[4]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_DATA[4]                                  ; 1                 ; 6       ;
;      - M1:M1_unit|B1[5]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_DATA[5]                                  ; 1                 ; 6       ;
;      - M1:M1_unit|B1[6]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_DATA[6]                                  ; 1                 ; 6       ;
;      - M1:M1_unit|B1[7]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_DATA[7]                                  ; 1                 ; 6       ;
;      - M1:M1_unit|G1[0]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B2[0]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B0[0]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_DATA[8]                                  ; 1                 ; 6       ;
;      - M1:M1_unit|G1[1]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B2[1]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B0[1]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_DATA[9]                                  ; 1                 ; 6       ;
;      - M1:M1_unit|G1[2]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B2[2]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B0[2]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_DATA[10]                                 ; 1                 ; 6       ;
;      - M1:M1_unit|G1[3]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B2[3]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B0[3]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_DATA[11]                                 ; 1                 ; 6       ;
;      - M1:M1_unit|G1[4]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B2[4]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B0[4]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_DATA[12]                                 ; 1                 ; 6       ;
;      - M1:M1_unit|G1[5]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B2[5]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B0[5]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_DATA[13]                                 ; 1                 ; 6       ;
;      - M1:M1_unit|G1[6]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B2[6]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B0[6]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_DATA[14]                                 ; 1                 ; 6       ;
;      - M1:M1_unit|G1[7]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B2[7]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|B0[7]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|IDLE_PERIOD_WRITE_DATA[15]                                 ; 1                 ; 6       ;
;      - M1:M1_unit|A31_2[4]~0                                                 ; 1                 ; 6       ;
;      - M1:M1_unit|A31_0[0]~0                                                 ; 1                 ; 6       ;
;      - M1:M1_unit|Vp2[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U0[0]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|Vp4[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V0[0]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|Up2[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_2[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_0[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp2[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U0[1]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|Vp4[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V0[1]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|Up2[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_2[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_0[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp2[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U0[2]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|Vp4[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V0[2]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|Up2[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_2[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_0[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp2[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U0[3]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|Vp4[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V0[3]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|Up2[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_2[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_0[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp2[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U0[4]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|Vp4[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V0[4]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|Up2[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_2[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_0[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp2[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U0[5]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|Vp4[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V0[5]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|Up2[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_2[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_0[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp2[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U0[6]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|Vp4[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V0[6]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|Up2[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_2[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_0[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_2[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_0[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp2[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U0[7]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|Vp4[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V0[7]                                                      ; 1                 ; 6       ;
;      - M1:M1_unit|Up2[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[8]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[8]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[9]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[9]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[10]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[10]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[11]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[11]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[12]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[12]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[13]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[13]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[14]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[14]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[15]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[15]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[16]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[16]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[17]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[17]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Un2[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vn2[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp6[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up4[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_2[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_0[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Un2[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vn2[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp6[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up4[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_2[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_0[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp6[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up4[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Un2[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vn2[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_2[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_0[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp6[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up4[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Un2[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vn2[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_2[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_0[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp6[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up4[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Un2[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vn2[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_2[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_0[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp6[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up4[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Un2[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vn2[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_2[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_0[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp6[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up4[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Un2[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vn2[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_2[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_0[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_2[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|U_0[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp6[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up4[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Un2[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vn2[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[18]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[18]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[19]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[19]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[20]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[20]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[21]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[21]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[22]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[22]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[23]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[23]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[24]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[24]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[25]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[25]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_3[31]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|V_1[31]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Vn4[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Un4[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp8[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up6[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vn4[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Un4[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp8[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up6[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vn4[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Un4[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp8[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up6[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp8[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up6[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vn4[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Un4[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vn4[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Un4[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp8[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up6[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp8[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up6[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vn4[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Un4[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vn4[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Un4[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp8[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up6[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vn4[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Un4[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp8[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up6[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp10[0]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Up8[0]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp10[1]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Up8[1]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp10[2]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Up8[2]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp10[3]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Up8[3]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp10[4]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Up8[4]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp10[5]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Up8[5]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp10[6]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Up8[6]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Vp10[7]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Up8[7]                                                     ; 1                 ; 6       ;
;      - M1:M1_unit|Up10[0]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Up10[1]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Up10[2]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Up10[3]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Up10[4]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Up10[5]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Up10[6]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|Up10[7]                                                    ; 1                 ; 6       ;
;      - M1:M1_unit|U_3B1[31]~0                                                ; 1                 ; 6       ;
;      - M1:M1_unit|U_3B0[31]~0                                                ; 1                 ; 6       ;
; UART_RX_I                                                                    ;                   ;         ;
;      - Selector0~0                                                           ; 0                 ; 6       ;
; PUSH_BUTTON_I[0]                                                             ;                   ;         ;
;      - PB_Controller:PB_unit|debounce_shift_reg[0][0]~0                      ; 1                 ; 6       ;
+------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                               ;
+--------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                               ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50_I                                                         ; PIN_N2             ; 840     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; M1:M1_unit|A31_0[0]~0                                              ; LCCOMB_X34_Y12_N8  ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; M1:M1_unit|A31_2[4]~0                                              ; LCCOMB_X38_Y15_N26 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; M1:M1_unit|SRAM_address[4]~4                                       ; LCCOMB_X30_Y14_N2  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; M1:M1_unit|SRAM_write_data[0]~8                                    ; LCCOMB_X37_Y14_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; M1:M1_unit|STATE.C10                                               ; LCFF_X37_Y13_N29   ; 49      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; M1:M1_unit|STATE.C11                                               ; LCFF_X36_Y20_N9    ; 252     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; M1:M1_unit|STATE.C5                                                ; LCFF_X37_Y21_N25   ; 141     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; M1:M1_unit|STATE.C6                                                ; LCFF_X35_Y21_N29   ; 148     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; M1:M1_unit|STATE.C7                                                ; LCFF_X35_Y22_N9    ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; M1:M1_unit|STATE.C8                                                ; LCFF_X28_Y17_N5    ; 91      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; M1:M1_unit|STATE.C9                                                ; LCFF_X31_Y12_N19   ; 137     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; M1:M1_unit|U_3B0[31]~0                                             ; LCCOMB_X35_Y18_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; M1:M1_unit|U_3B1[31]~0                                             ; LCCOMB_X35_Y18_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; M1:M1_unit|WideOr18~0                                              ; LCCOMB_X32_Y17_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; M1:M1_unit|WideOr19~0                                              ; LCCOMB_X28_Y17_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; M1:M1_unit|WideOr20~0                                              ; LCCOMB_X31_Y17_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; M1:M1_unit|WideOr22~0                                              ; LCCOMB_X32_Y17_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PB_Controller:PB_unit|LessThan0~3                                  ; LCCOMB_X23_Y18_N16 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; PB_Controller:PB_unit|always3~0                                    ; LCCOMB_X27_Y16_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SRAM_Controller:SRAM_unit|SRAM_UB_N_O~1                            ; LCCOMB_X22_Y14_N2  ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SRAM_Controller:SRAM_unit|SRAM_WE_N_O                              ; LCFF_X27_Y11_N9    ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; SWITCH_I[17]                                                       ; PIN_V2             ; 625     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[1]~4                      ; LCCOMB_X23_Y16_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[4]~5                      ; LCCOMB_X23_Y16_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|LessThan0~2    ; LCCOMB_X22_Y17_N22 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|LessThan2~2    ; LCCOMB_X22_Y16_N14 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable ; LCFF_X21_Y20_N15   ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC~3  ; LCCOMB_X21_Y17_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_WAIT_NEW_PIXEL_ROW ; LCFF_X23_Y16_N7    ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_red[6]~5                           ; LCCOMB_X22_Y20_N2  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][8]~2                  ; LCCOMB_X23_Y16_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][0]~0                  ; LCCOMB_X23_Y16_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][8]~1                  ; LCCOMB_X23_Y16_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_enable                                                         ; LCFF_X27_Y16_N29   ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                           ;
+------------+----------+---------+----------------------+------------------+---------------------------+
; Name       ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50_I ; PIN_N2   ; 840     ; Global Clock         ; GCLK2            ; --                        ;
+------------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+
; SWITCH_I[17]                                                                                                                            ; 625     ;
; M1:M1_unit|STATE.C11                                                                                                                    ; 252     ;
; M1:M1_unit|STATE.C6                                                                                                                     ; 148     ;
; M1:M1_unit|STATE.C5                                                                                                                     ; 141     ;
; M1:M1_unit|STATE.C9                                                                                                                     ; 137     ;
; M1:M1_unit|STATE.C8                                                                                                                     ; 91      ;
; M1:M1_unit|A31_2[4]~0                                                                                                                   ; 64      ;
; M1:M1_unit|A31_0[0]~0                                                                                                                   ; 62      ;
; M1:M1_unit|STATE.C4                                                                                                                     ; 60      ;
; M1:M1_unit|Add3~1                                                                                                                       ; 56      ;
; M1:M1_unit|STATE.C3                                                                                                                     ; 56      ;
; M1:M1_unit|Add6~9                                                                                                                       ; 49      ;
; M1:M1_unit|STATE.C10                                                                                                                    ; 49      ;
; M1:M1_unit|STATE.C7                                                                                                                     ; 47      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable                                                                      ; 43      ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~20 ; 39      ;
; ~GND                                                                                                                                    ; 37      ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~22 ; 37      ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~18 ; 37      ;
; M1:M1_unit|WideOr7~0                                                                                                                    ; 36      ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[15]~22 ; 34      ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~16 ; 34      ;
; M1:M1_unit|U_3B0[31]~0                                                                                                                  ; 32      ;
; M1:M1_unit|U_3B1[31]~0                                                                                                                  ; 32      ;
; M1:M1_unit|LessThan0~6                                                                                                                  ; 32      ;
; M1:M1_unit|WideOr20~0                                                                                                                   ; 32      ;
; M1:M1_unit|WideOr18~0                                                                                                                   ; 32      ;
; M1:M1_unit|WideOr19~0                                                                                                                   ; 32      ;
; M1:M1_unit|WideOr22~0                                                                                                                   ; 32      ;
; M1:M1_unit|WideOr12~0                                                                                                                   ; 31      ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~14 ; 31      ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_2                                                                      ; 28      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[12]                                                                                            ; 28      ;
; top_state.S_M1_TOP_STATE                                                                                                                ; 28      ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~12  ; 28      ;
; VGA_SRAM_interface:VGA_unit|always0~11                                                                                                  ; 27      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[13]                                                                                            ; 26      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R~1                                                                            ; 25      ;
; M1:M1_unit|Selector312~0                                                                                                                ; 25      ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~10   ; 25      ;
; VGA_SRAM_interface:VGA_unit|VGA_red[6]~5                                                                                                ; 24      ;
; VGA_SRAM_interface:VGA_unit|VGA_red~3                                                                                                   ; 24      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[14]                                                                                            ; 24      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[4]                                                                                             ; 24      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[15]                                                                                            ; 23      ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_16_result_int[15]~22 ; 23      ;
; M1:M1_unit|STATE.IDLE                                                                                                                   ; 22      ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_WAIT_NEW_PIXEL_ROW                                                                      ; 22      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[11]                                                                                            ; 22      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[10]                                                                                            ; 22      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[9]                                                                                             ; 22      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[8]                                                                                             ; 22      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[5]                                                                                             ; 22      ;
; M1:M1_unit|STATE.I3                                                                                                                     ; 21      ;
; M1:M1_unit|Selector119~12                                                                                                               ; 20      ;
; M1:M1_unit|Selector23~1                                                                                                                 ; 20      ;
; M1:M1_unit|Selector55~1                                                                                                                 ; 20      ;
; M1:M1_unit|Selector87~0                                                                                                                 ; 20      ;
; M1:M1_unit|STATE.I1                                                                                                                     ; 20      ;
; M1:M1_unit|STATE.C1                                                                                                                     ; 20      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[6]                                                                                             ; 20      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~18                                                                             ; 20      ;
; M1:M1_unit|STATE.C0                                                                                                                     ; 19      ;
; M1:M1_unit|STATE.C2                                                                                                                     ; 19      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[7]                                                                                             ; 19      ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~8    ; 19      ;
; M1:M1_unit|ITERATION[6]                                                                                                                 ; 19      ;
; M1:M1_unit|ITERATION[5]                                                                                                                 ; 19      ;
; M1:M1_unit|ITERATION[4]                                                                                                                 ; 19      ;
; M1:M1_unit|WideOr0                                                                                                                      ; 18      ;
; M1:M1_unit|mult20~0                                                                                                                     ; 18      ;
; VGA_enable                                                                                                                              ; 18      ;
; VGA_SRAM_interface:VGA_unit|Equal1~0                                                                                                    ; 18      ;
; VGA_SRAM_interface:VGA_unit|always0~1                                                                                                   ; 18      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[3]                                                                                             ; 18      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[2]                                                                                             ; 18      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[1]                                                                                             ; 18      ;
; SRAM_Controller:SRAM_unit|SRAM_read_data[0]                                                                                             ; 18      ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|op_1~26                                                                               ; 18      ;
; M1:M1_unit|ITERATION[7]                                                                                                                 ; 18      ;
; M1:M1_unit|SRAM_address[5]~1                                                                                                            ; 17      ;
; M1:M1_unit|SRAM_address[5]~0                                                                                                            ; 17      ;
; SRAM_Controller:SRAM_unit|SRAM_WE_N_O                                                                                                   ; 17      ;
; M1:M1_unit|ITERATION[8]                                                                                                                 ; 17      ;
; M1:M1_unit|ITERATION[2]                                                                                                                 ; 17      ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[4]~5                                                                                           ; 16      ;
; PB_Controller:PB_unit|LessThan0~3                                                                                                       ; 16      ;
; M1:M1_unit|SRAM_write_data[0]~8                                                                                                         ; 16      ;
; VGA_SRAM_interface:VGA_unit|VGA_sram_data[0][8]~2                                                                                       ; 16      ;
; VGA_SRAM_interface:VGA_unit|VGA_sram_data[2][8]~1                                                                                       ; 16      ;
; VGA_SRAM_interface:VGA_unit|VGA_sram_data[1][0]~0                                                                                       ; 16      ;
; M1:M1_unit|STATE.O0                                                                                                                     ; 16      ;
; M1:M1_unit|ITERATION[1]                                                                                                                 ; 16      ;
; M1:M1_unit|ITERATION[3]                                                                                                                 ; 16      ;
; M1:M1_unit|SRAM_address[4]~4                                                                                                            ; 15      ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|op_1~26                                                                               ; 15      ;
; M1:M1_unit|ITERATION[14]                                                                                                                ; 15      ;
; M1:M1_unit|ITERATION[13]                                                                                                                ; 15      ;
; M1:M1_unit|ITERATION[12]                                                                                                                ; 15      ;
; M1:M1_unit|ITERATION[11]                                                                                                                ; 15      ;
; M1:M1_unit|ITERATION[10]                                                                                                                ; 15      ;
; M1:M1_unit|ITERATION[9]                                                                                                                 ; 15      ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_1~26                                                                               ; 14      ;
; M1:M1_unit|ITERATION[15]                                                                                                                ; 14      ;
; M1:M1_unit|ITERATION[0]                                                                                                                 ; 14      ;
; M1:M1_unit|STATE.I2                                                                                                                     ; 13      ;
; M1:M1_unit|STATE.I0                                                                                                                     ; 13      ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|op_1~26                                                                               ; 13      ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~6    ; 13      ;
; M1:M1_unit|Selector110~0                                                                                                                ; 12      ;
; M1:M1_unit|Selector111~0                                                                                                                ; 12      ;
; M1:M1_unit|Selector112~0                                                                                                                ; 12      ;
; M1:M1_unit|Selector113~0                                                                                                                ; 12      ;
; M1:M1_unit|Selector114~0                                                                                                                ; 12      ;
; M1:M1_unit|Selector115~0                                                                                                                ; 12      ;
; M1:M1_unit|Selector116~0                                                                                                                ; 12      ;
; M1:M1_unit|Selector117~0                                                                                                                ; 12      ;
; M1:M1_unit|Selector118~0                                                                                                                ; 12      ;
; M1:M1_unit|Selector119~13                                                                                                               ; 12      ;
; M1:M1_unit|Selector120~1                                                                                                                ; 12      ;
; M1:M1_unit|Selector121~1                                                                                                                ; 12      ;
; M1:M1_unit|Selector122~1                                                                                                                ; 12      ;
; M1:M1_unit|Selector123~1                                                                                                                ; 12      ;
; M1:M1_unit|Selector124~1                                                                                                                ; 12      ;
; M1:M1_unit|Selector125~1                                                                                                                ; 12      ;
; M1:M1_unit|ITERATION[16]                                                                                                                ; 12      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC~3                                                                       ; 11      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[4]                                                                           ; 11      ;
; M1:M1_unit|WideOr5                                                                                                                      ; 10      ;
; M1:M1_unit|A31_1[31]                                                                                                                    ; 10      ;
; M1:M1_unit|A31_3[31]                                                                                                                    ; 10      ;
; M1:M1_unit|A31_0[31]                                                                                                                    ; 10      ;
; M1:M1_unit|A31_2[31]                                                                                                                    ; 10      ;
; PB_Controller:PB_unit|always3~0                                                                                                         ; 10      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|LessThan0~2                                                                         ; 10      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|LessThan2~2                                                                         ; 10      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[6]                                                                           ; 10      ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[5]                                                                           ; 10      ;
; M1:M1_unit|Selector96~0                                                                                                                 ; 9       ;
; M1:M1_unit|Selector101~0                                                                                                                ; 9       ;
; M1:M1_unit|Selector102~0                                                                                                                ; 9       ;
; M1:M1_unit|Selector103~0                                                                                                                ; 9       ;
; M1:M1_unit|Selector104~0                                                                                                                ; 9       ;
; M1:M1_unit|Selector105~0                                                                                                                ; 9       ;
; M1:M1_unit|Selector106~0                                                                                                                ; 9       ;
; M1:M1_unit|Selector107~0                                                                                                                ; 9       ;
; M1:M1_unit|Selector108~0                                                                                                                ; 9       ;
; M1:M1_unit|Selector109~0                                                                                                                ; 9       ;
; M1:M1_unit|ITERATION[17]                                                                                                                ; 9       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[7]                                                                           ; 9       ;
; M1:M1_unit|Add6~10                                                                                                                      ; 8       ;
; M1:M1_unit|Add5~6                                                                                                                       ; 8       ;
; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[8]~7                                                                                                  ; 8       ;
; M1:M1_unit|g3[0]~1                                                                                                                      ; 8       ;
; M1:M1_unit|B0[1]~3                                                                                                                      ; 8       ;
; M1:M1_unit|b0[0]~2                                                                                                                      ; 8       ;
; M1:M1_unit|B2[7]~3                                                                                                                      ; 8       ;
; M1:M1_unit|b2[0]~2                                                                                                                      ; 8       ;
; M1:M1_unit|G1[0]~3                                                                                                                      ; 8       ;
; M1:M1_unit|g1[0]~1                                                                                                                      ; 8       ;
; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[5]~3                                                                                                  ; 8       ;
; M1:M1_unit|b3[0]~2                                                                                                                      ; 8       ;
; M1:M1_unit|B1[3]~3                                                                                                                      ; 8       ;
; M1:M1_unit|b1[0]~2                                                                                                                      ; 8       ;
; M1:M1_unit|Selector153~6                                                                                                                ; 8       ;
; M1:M1_unit|Selector153~2                                                                                                                ; 8       ;
; M1:M1_unit|Selector161~12                                                                                                               ; 8       ;
; M1:M1_unit|Selector161~9                                                                                                                ; 8       ;
; M1:M1_unit|Selector161~6                                                                                                                ; 8       ;
; M1:M1_unit|SRAM_write_data[2]~7                                                                                                         ; 8       ;
; M1:M1_unit|Selector161~2                                                                                                                ; 8       ;
; M1:M1_unit|SRAM_write_data[2]~3                                                                                                         ; 8       ;
; M1:M1_unit|Selector161~0                                                                                                                ; 8       ;
; SRAM_address[15]~11                                                                                                                     ; 8       ;
; SRAM_address[14]~10                                                                                                                     ; 8       ;
; SRAM_address[13]~9                                                                                                                      ; 8       ;
; SRAM_address[12]~8                                                                                                                      ; 8       ;
; SRAM_address[11]~7                                                                                                                      ; 8       ;
; SRAM_address[10]~6                                                                                                                      ; 8       ;
; SRAM_address[9]~5                                                                                                                       ; 8       ;
; SRAM_address[8]~4                                                                                                                       ; 8       ;
; SRAM_address[7]~3                                                                                                                       ; 8       ;
; SRAM_address[6]~2                                                                                                                       ; 8       ;
; SRAM_address[5]~1                                                                                                                       ; 8       ;
; SRAM_address[4]~0                                                                                                                       ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_1~24                                                                               ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_1~22                                                                               ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_1~20                                                                               ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_1~18                                                                               ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_1~16                                                                               ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_1~14                                                                               ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_1~12                                                                               ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_1~10                                                                               ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_1~8                                                                                ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_1~6                                                                                ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_1~4                                                                                ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_1~2                                                                                ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|op_1~0                                                                                ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[17]                                                                             ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[16]                                                                             ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[15]                                                                             ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[14]                                                                             ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[13]                                                                             ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[12]                                                                             ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[11]                                                                             ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[10]                                                                             ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[9]                                                                              ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[8]                                                                              ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[7]                                                                              ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[6]                                                                              ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[5]                                                                              ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[4]                                                                              ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[3]                                                                              ; 8       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[2]                                                                              ; 8       ;
; M1:M1_unit|Add13~64                                                                                                                     ; 8       ;
; M1:M1_unit|Add29~64                                                                                                                     ; 8       ;
; M1:M1_unit|Add35~64                                                                                                                     ; 8       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                                                                           ; 8       ;
; M1:M1_unit|A31_3[0]                                                                                                                     ; 7       ;
; M1:M1_unit|A31_3[1]                                                                                                                     ; 7       ;
; M1:M1_unit|SRAM_address[5]~2                                                                                                            ; 7       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[1]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[0]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|op_1~24                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|op_1~22                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|op_1~20                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|op_1~18                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|op_1~16                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|op_1~14                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|op_1~12                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|op_1~10                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|op_1~8                                                                                ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|op_1~6                                                                                ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|op_1~4                                                                                ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|op_1~2                                                                                ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|op_1~0                                                                                ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[17]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[16]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[15]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[14]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[13]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[12]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[11]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[10]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[9]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[8]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[7]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[6]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[5]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[4]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[3]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[2]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|op_1~24                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|op_1~24                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|op_1~22                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|op_1~22                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|op_1~20                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|op_1~20                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|op_1~18                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|op_1~18                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|op_1~16                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|op_1~16                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|op_1~14                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|op_1~14                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|op_1~12                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|op_1~12                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|op_1~10                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|op_1~10                                                                               ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|op_1~8                                                                                ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|op_1~8                                                                                ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|op_1~6                                                                                ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|op_1~6                                                                                ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|op_1~4                                                                                ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|op_1~4                                                                                ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|op_1~2                                                                                ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|op_1~2                                                                                ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|op_1~0                                                                                ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|op_1~0                                                                                ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[17]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[16]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[15]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[14]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[13]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[12]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[11]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[10]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[9]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[8]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[7]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[6]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[5]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[4]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[3]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[2]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[17]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[16]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[15]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[14]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[13]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[12]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[11]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[10]                                                                             ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[9]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[8]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[7]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[6]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[5]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[4]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[3]                                                                              ; 7       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[2]                                                                              ; 7       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[8]                                                                           ; 7       ;
; M1:M1_unit|mult00~2                                                                                                                     ; 6       ;
; M1:M1_unit|Selector126~5                                                                                                                ; 6       ;
; M1:M1_unit|WideOr2~0                                                                                                                    ; 6       ;
; M1:M1_unit|WideOr3~0                                                                                                                    ; 6       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R~2                                                                            ; 6       ;
; M1:M1_unit|Stop                                                                                                                         ; 6       ;
; M1:M1_unit|IDLE_SHOULD_WRITE_BE_PERFORMED                                                                                               ; 6       ;
; LED_GREEN_O~0                                                                                                                           ; 6       ;
; M1:M1_unit|Add36~60                                                                                                                     ; 6       ;
; M1:M1_unit|Add20~60                                                                                                                     ; 6       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[1]                                                                              ; 6       ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[0]                                                                              ; 6       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[1]                                                                              ; 6       ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[0]                                                                              ; 6       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_17_result_int[15]~22 ; 6       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[3]                                                                           ; 6       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[2]                                                                           ; 6       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[1]                                                                           ; 6       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                                                                           ; 6       ;
; M1:M1_unit|Up6[7]                                                                                                                       ; 5       ;
; M1:M1_unit|Up6[6]                                                                                                                       ; 5       ;
; M1:M1_unit|Up6[5]                                                                                                                       ; 5       ;
; M1:M1_unit|Up6[4]                                                                                                                       ; 5       ;
; M1:M1_unit|Up6[3]                                                                                                                       ; 5       ;
; M1:M1_unit|Up6[2]                                                                                                                       ; 5       ;
; M1:M1_unit|Up6[1]                                                                                                                       ; 5       ;
; M1:M1_unit|Up6[0]                                                                                                                       ; 5       ;
; M1:M1_unit|Selector64~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector69~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector70~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector71~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector72~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector73~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector74~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector75~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector76~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector77~0                                                                                                                 ; 5       ;
; M1:M1_unit|Vp6[7]                                                                                                                       ; 5       ;
; M1:M1_unit|Vp6[6]                                                                                                                       ; 5       ;
; M1:M1_unit|Vp6[5]                                                                                                                       ; 5       ;
; M1:M1_unit|Vp6[4]                                                                                                                       ; 5       ;
; M1:M1_unit|Vp6[3]                                                                                                                       ; 5       ;
; M1:M1_unit|Vp6[2]                                                                                                                       ; 5       ;
; M1:M1_unit|Vp6[1]                                                                                                                       ; 5       ;
; M1:M1_unit|U_0[0]                                                                                                                       ; 5       ;
; M1:M1_unit|Vp6[0]                                                                                                                       ; 5       ;
; M1:M1_unit|Selector78~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector79~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector80~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector81~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector82~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector83~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector84~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector85~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector86~0                                                                                                                 ; 5       ;
; M1:M1_unit|Selector87~1                                                                                                                 ; 5       ;
; M1:M1_unit|Selector88~1                                                                                                                 ; 5       ;
; M1:M1_unit|Selector89~1                                                                                                                 ; 5       ;
; M1:M1_unit|Selector90~1                                                                                                                 ; 5       ;
; M1:M1_unit|Selector91~1                                                                                                                 ; 5       ;
; M1:M1_unit|Selector92~1                                                                                                                 ; 5       ;
; M1:M1_unit|Selector93~1                                                                                                                 ; 5       ;
; M1:M1_unit|WideNor0~0                                                                                                                   ; 5       ;
; M1:M1_unit|A31_1[2]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_1[3]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_1[4]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_1[5]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_1[6]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_1[7]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_1[8]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_1[9]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_1[10]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[11]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[12]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[13]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[14]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[15]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[16]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[17]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[18]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[19]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[20]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[21]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[22]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[23]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[24]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[25]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[26]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[27]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[28]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[29]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_1[30]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[30]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[29]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[28]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[27]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[26]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[25]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[17]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[18]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[19]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[20]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[21]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[22]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[23]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[24]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[2]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_3[3]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_3[4]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_3[5]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_3[6]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_3[7]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_3[8]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_3[9]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_3[10]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[11]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[12]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[13]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[14]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[15]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_3[16]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[30]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[29]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[28]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[27]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[26]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[25]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[24]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[23]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[22]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[21]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[20]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[19]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[18]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[17]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[0]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_0[1]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_0[2]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_0[3]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_0[4]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_0[5]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_0[6]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_0[7]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_0[8]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_0[9]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_0[10]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[11]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[12]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[13]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[14]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[15]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_0[16]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[30]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[29]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[28]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[27]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[26]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[25]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[24]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[23]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[22]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[21]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[20]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[19]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[18]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[17]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[0]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_2[1]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_2[2]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_2[3]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_2[4]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_2[5]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_2[6]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_2[7]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_2[8]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_2[9]                                                                                                                     ; 5       ;
; M1:M1_unit|A31_2[10]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[11]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[12]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[13]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[14]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[15]                                                                                                                    ; 5       ;
; M1:M1_unit|A31_2[16]                                                                                                                    ; 5       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[0]                                                                           ; 5       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[0]                                                                           ; 5       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[5]                                                                           ; 5       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[16]                                                                                            ; 5       ;
; M1:M1_unit|WideOr6~2                                                                                                                    ; 4       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[245]~503            ; 4       ;
; M1:M1_unit|Selector56~0                                                                                                                 ; 4       ;
; M1:M1_unit|U_2[0]                                                                                                                       ; 4       ;
; M1:M1_unit|Up2[7]                                                                                                                       ; 4       ;
; M1:M1_unit|V0[7]                                                                                                                        ; 4       ;
; M1:M1_unit|U0[7]                                                                                                                        ; 4       ;
; M1:M1_unit|Selector24~0                                                                                                                 ; 4       ;
; M1:M1_unit|Up2[6]                                                                                                                       ; 4       ;
; M1:M1_unit|V0[6]                                                                                                                        ; 4       ;
; M1:M1_unit|U0[6]                                                                                                                        ; 4       ;
; M1:M1_unit|Up2[5]                                                                                                                       ; 4       ;
; M1:M1_unit|V0[5]                                                                                                                        ; 4       ;
; M1:M1_unit|U0[5]                                                                                                                        ; 4       ;
; M1:M1_unit|Up2[4]                                                                                                                       ; 4       ;
; M1:M1_unit|V0[4]                                                                                                                        ; 4       ;
; M1:M1_unit|U0[4]                                                                                                                        ; 4       ;
; M1:M1_unit|Up2[3]                                                                                                                       ; 4       ;
; M1:M1_unit|V0[3]                                                                                                                        ; 4       ;
; M1:M1_unit|U0[3]                                                                                                                        ; 4       ;
; M1:M1_unit|Up2[2]                                                                                                                       ; 4       ;
; M1:M1_unit|V0[2]                                                                                                                        ; 4       ;
; M1:M1_unit|U0[2]                                                                                                                        ; 4       ;
; M1:M1_unit|Up2[1]                                                                                                                       ; 4       ;
; M1:M1_unit|V0[1]                                                                                                                        ; 4       ;
; M1:M1_unit|U0[1]                                                                                                                        ; 4       ;
; M1:M1_unit|Up2[0]                                                                                                                       ; 4       ;
; M1:M1_unit|V0[0]                                                                                                                        ; 4       ;
; M1:M1_unit|U0[0]                                                                                                                        ; 4       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[245]~422            ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_1                                                                      ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_3                                                                   ; 4       ;
; M1:M1_unit|WideOr10~0                                                                                                                   ; 4       ;
; top_state.S_IDLE                                                                                                                        ; 4       ;
; SRAM_address[17]~13                                                                                                                     ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~6                                                                              ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[1]                                                                           ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[2]                                                                           ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[3]                                                                           ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[4]                                                                           ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[6]                                                                           ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[7]                                                                           ; 4       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[8]                                                                           ; 4       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[17]                                                                                            ; 4       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[243]~494            ; 3       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[243]~493            ; 3       ;
; M1:M1_unit|Vp8[7]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp8[6]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp8[5]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp8[4]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp8[3]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp8[2]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp8[1]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp8[0]                                                                                                                       ; 3       ;
; M1:M1_unit|Up4[7]                                                                                                                       ; 3       ;
; M1:M1_unit|Up4[6]                                                                                                                       ; 3       ;
; M1:M1_unit|Up4[5]                                                                                                                       ; 3       ;
; M1:M1_unit|Up4[4]                                                                                                                       ; 3       ;
; M1:M1_unit|Up4[3]                                                                                                                       ; 3       ;
; M1:M1_unit|Up4[2]                                                                                                                       ; 3       ;
; M1:M1_unit|U_0[1]                                                                                                                       ; 3       ;
; M1:M1_unit|U_2[1]                                                                                                                       ; 3       ;
; M1:M1_unit|Up4[1]                                                                                                                       ; 3       ;
; M1:M1_unit|Up4[0]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp4[7]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp2[7]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp4[6]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp2[6]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp4[5]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp2[5]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp4[4]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp2[4]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp4[3]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp2[3]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp4[2]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp2[2]                                                                                                                       ; 3       ;
; M1:M1_unit|Selector94~3                                                                                                                 ; 3       ;
; M1:M1_unit|Vp4[1]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp2[1]                                                                                                                       ; 3       ;
; M1:M1_unit|V_1[0]                                                                                                                       ; 3       ;
; M1:M1_unit|V_3[0]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp4[0]                                                                                                                       ; 3       ;
; M1:M1_unit|Vp2[0]                                                                                                                       ; 3       ;
; M1:M1_unit|SRAM_write_data[2]~5                                                                                                         ; 3       ;
; M1:M1_unit|SRAM_write_data[2]~1                                                                                                         ; 3       ;
; PB_Controller:PB_unit|clock_1kHz                                                                                                        ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_0                                                                      ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_FETCH_PIXEL_DATA_3                                                                      ; 3       ;
; M1:M1_unit|Equal1~8                                                                                                                     ; 3       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[244]~409            ; 3       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[244]~408            ; 3       ;
; M1:M1_unit|SRAM_address[2]                                                                                                              ; 3       ;
; M1:M1_unit|SRAM_address[1]                                                                                                              ; 3       ;
; M1:M1_unit|SRAM_address[0]                                                                                                              ; 3       ;
; VGA_SRAM_interface:VGA_unit|Equal0~3                                                                                                    ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add0~0                                                                              ; 3       ;
; M1:M1_unit|STATE.I6                                                                                                                     ; 3       ;
; M1:M1_unit|STATE.I5                                                                                                                     ; 3       ;
; M1:M1_unit|STATE.I4                                                                                                                     ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC                                                                         ; 3       ;
; SRAM_address[16]~12                                                                                                                     ; 3       ;
; M1:M1_unit|SRAM_address[16]                                                                                                             ; 3       ;
; M1:M1_unit|U_1[0]                                                                                                                       ; 3       ;
; M1:M1_unit|U_3[0]                                                                                                                       ; 3       ;
; M1:M1_unit|lpm_mult:Mult2_rtl_10|mult_d5t:auto_generated|op_1~26                                                                        ; 3       ;
; M1:M1_unit|Add36~58                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~56                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~54                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~52                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~50                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~48                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~46                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~44                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~42                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~40                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~38                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~36                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~34                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~32                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~30                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~28                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~26                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~24                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~22                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~20                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~18                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~16                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~14                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~12                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~10                                                                                                                     ; 3       ;
; M1:M1_unit|Add36~8                                                                                                                      ; 3       ;
; M1:M1_unit|Add36~6                                                                                                                      ; 3       ;
; M1:M1_unit|Add36~4                                                                                                                      ; 3       ;
; M1:M1_unit|Add36~2                                                                                                                      ; 3       ;
; M1:M1_unit|Add36~0                                                                                                                      ; 3       ;
; M1:M1_unit|lpm_mult:Mult2_rtl_11|mult_d5t:auto_generated|op_1~26                                                                        ; 3       ;
; M1:M1_unit|lpm_mult:Mult2_rtl_6|mult_d5t:auto_generated|op_1~26                                                                         ; 3       ;
; M1:M1_unit|Add20~58                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~56                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~54                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~52                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~50                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~48                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~46                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~44                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~42                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~40                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~38                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~36                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~34                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~32                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~30                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~28                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~26                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~24                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~22                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~20                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~18                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~16                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~14                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~12                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~10                                                                                                                     ; 3       ;
; M1:M1_unit|Add20~8                                                                                                                      ; 3       ;
; M1:M1_unit|Add20~6                                                                                                                      ; 3       ;
; M1:M1_unit|Add20~4                                                                                                                      ; 3       ;
; M1:M1_unit|Add20~2                                                                                                                      ; 3       ;
; M1:M1_unit|Add20~0                                                                                                                      ; 3       ;
; M1:M1_unit|lpm_mult:Mult2_rtl_7|mult_d5t:auto_generated|op_1~26                                                                         ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[15]                                                                                          ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[14]                                                                                          ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[13]                                                                                          ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[8]                                                                                           ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[7]                                                                                           ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[6]                                                                                           ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[5]                                                                                           ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[2]                                                                                           ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[1]                                                                                           ; 3       ;
; PB_Controller:PB_unit|clock_1kHz_div_count[0]                                                                                           ; 3       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_17_result_int[6]~4   ; 3       ;
; M1:M1_unit|Add39~16                                                                                                                     ; 3       ;
; M1:M1_unit|Add41~18                                                                                                                     ; 3       ;
; M1:M1_unit|Add39~14                                                                                                                     ; 3       ;
; M1:M1_unit|Add41~16                                                                                                                     ; 3       ;
; M1:M1_unit|Add39~12                                                                                                                     ; 3       ;
; M1:M1_unit|Add41~14                                                                                                                     ; 3       ;
; M1:M1_unit|Add39~10                                                                                                                     ; 3       ;
; M1:M1_unit|Add41~12                                                                                                                     ; 3       ;
; M1:M1_unit|Add39~8                                                                                                                      ; 3       ;
; M1:M1_unit|Add41~10                                                                                                                     ; 3       ;
; M1:M1_unit|Add39~6                                                                                                                      ; 3       ;
; M1:M1_unit|Add41~8                                                                                                                      ; 3       ;
; M1:M1_unit|Add39~4                                                                                                                      ; 3       ;
; M1:M1_unit|Add41~6                                                                                                                      ; 3       ;
; M1:M1_unit|Add39~2                                                                                                                      ; 3       ;
; M1:M1_unit|Add41~4                                                                                                                      ; 3       ;
; M1:M1_unit|Add39~0                                                                                                                      ; 3       ;
; M1:M1_unit|Add41~2                                                                                                                      ; 3       ;
; M1:M1_unit|Add41~0                                                                                                                      ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~16                                                                             ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~14                                                                             ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~12                                                                             ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~10                                                                             ; 3       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add1~8                                                                              ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[2]                                                                                             ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[3]                                                                                             ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[15]                                                                                            ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[14]                                                                                            ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[13]                                                                                            ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[12]                                                                                            ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[11]                                                                                            ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[10]                                                                                            ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[9]                                                                                             ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[8]                                                                                             ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[7]                                                                                             ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[6]                                                                                             ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[5]                                                                                             ; 3       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[4]                                                                                             ; 3       ;
; CLOCK_50_I                                                                                                                              ; 2       ;
; SRAM_Controller:SRAM_unit|SRAM_UB_N_O~1                                                                                                 ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[155]~521            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[140]~519            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[227]~518            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[212]~517            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[197]~516            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[182]~515            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[167]~514            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[152]~513            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[137]~512            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[122]~511            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[125]~507            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[110]~506            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[111]~505            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[112]~504            ; 2       ;
; M1:M1_unit|WideOr8                                                                                                                      ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[246]~502            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[247]~501            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[248]~500            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[249]~499            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[250]~498            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[251]~497            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[252]~496            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[228]~492            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[228]~491            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[230]~490            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[231]~489            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[232]~488            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[233]~487            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[234]~486            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[235]~485            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[236]~484            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[237]~483            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[213]~481            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[213]~480            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[215]~479            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[216]~478            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[217]~477            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[218]~476            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[219]~475            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[220]~474            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[221]~473            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[222]~472            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[198]~470            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[198]~469            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[200]~468            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[201]~467            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[202]~466            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[203]~465            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[204]~464            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[205]~463            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[206]~462            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[207]~461            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[183]~459            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[183]~458            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[185]~457            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[186]~456            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[187]~455            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[188]~454            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[189]~453            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[190]~452            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[191]~451            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[192]~450            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[168]~449            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[168]~448            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[170]~447            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[171]~446            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[172]~445            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[173]~444            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[174]~443            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[175]~442            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[176]~441            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[153]~440            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[153]~439            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[156]~438            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[157]~437            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[158]~436            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[159]~435            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[160]~434            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[138]~433            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[138]~432            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[141]~431            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[142]~430            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[143]~429            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[144]~428            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[126]~427            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[127]~426            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[128]~425            ; 2       ;
; convert_hex_to_seven_segment:unit3|Decoder0~12                                                                                          ; 2       ;
; M1:M1_unit|Add6~60                                                                                                                      ; 2       ;
; M1:M1_unit|Add6~53                                                                                                                      ; 2       ;
; M1:M1_unit|Add6~46                                                                                                                      ; 2       ;
; M1:M1_unit|Add6~39                                                                                                                      ; 2       ;
; M1:M1_unit|Add6~32                                                                                                                      ; 2       ;
; M1:M1_unit|Add6~25                                                                                                                      ; 2       ;
; M1:M1_unit|Add6~18                                                                                                                      ; 2       ;
; M1:M1_unit|Add6~11                                                                                                                      ; 2       ;
; M1:M1_unit|mult30~0                                                                                                                     ; 2       ;
; M1:M1_unit|WideOr7                                                                                                                      ; 2       ;
; M1:M1_unit|WideOr9                                                                                                                      ; 2       ;
; M1:M1_unit|Up10[7]                                                                                                                      ; 2       ;
; M1:M1_unit|Up10[6]                                                                                                                      ; 2       ;
; M1:M1_unit|Up10[5]                                                                                                                      ; 2       ;
; M1:M1_unit|Up10[4]                                                                                                                      ; 2       ;
; M1:M1_unit|Up10[3]                                                                                                                      ; 2       ;
; M1:M1_unit|Up10[2]                                                                                                                      ; 2       ;
; M1:M1_unit|Up10[1]                                                                                                                      ; 2       ;
; M1:M1_unit|Up10[0]                                                                                                                      ; 2       ;
; M1:M1_unit|Up8[7]                                                                                                                       ; 2       ;
; M1:M1_unit|Vp10[7]                                                                                                                      ; 2       ;
; M1:M1_unit|Up8[6]                                                                                                                       ; 2       ;
; M1:M1_unit|Vp10[6]                                                                                                                      ; 2       ;
; M1:M1_unit|Up8[5]                                                                                                                       ; 2       ;
; M1:M1_unit|Vp10[5]                                                                                                                      ; 2       ;
; M1:M1_unit|Up8[4]                                                                                                                       ; 2       ;
; M1:M1_unit|Vp10[4]                                                                                                                      ; 2       ;
; M1:M1_unit|Up8[3]                                                                                                                       ; 2       ;
; M1:M1_unit|Vp10[3]                                                                                                                      ; 2       ;
; M1:M1_unit|Up8[2]                                                                                                                       ; 2       ;
; M1:M1_unit|Vp10[2]                                                                                                                      ; 2       ;
; M1:M1_unit|Up8[1]                                                                                                                       ; 2       ;
; M1:M1_unit|Vp10[1]                                                                                                                      ; 2       ;
; M1:M1_unit|Up8[0]                                                                                                                       ; 2       ;
; M1:M1_unit|Vp10[0]                                                                                                                      ; 2       ;
; M1:M1_unit|Selector32~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector37~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector38~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector39~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector40~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector41~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector42~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector43~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector44~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector45~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector0~0                                                                                                                  ; 2       ;
; M1:M1_unit|Selector5~0                                                                                                                  ; 2       ;
; M1:M1_unit|V_1[31]                                                                                                                      ; 2       ;
; M1:M1_unit|V_3[31]                                                                                                                      ; 2       ;
; M1:M1_unit|Selector6~0                                                                                                                  ; 2       ;
; M1:M1_unit|Selector7~0                                                                                                                  ; 2       ;
; M1:M1_unit|Selector8~0                                                                                                                  ; 2       ;
; M1:M1_unit|Selector9~0                                                                                                                  ; 2       ;
; M1:M1_unit|Selector10~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector11~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector12~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector13~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector46~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector47~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector48~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector49~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector50~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector51~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector52~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector53~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector54~0                                                                                                                 ; 2       ;
; M1:M1_unit|Add1~1                                                                                                                       ; 2       ;
; M1:M1_unit|Selector55~0                                                                                                                 ; 2       ;
; M1:M1_unit|Vn2[7]                                                                                                                       ; 2       ;
; M1:M1_unit|Add4~60                                                                                                                      ; 2       ;
; M1:M1_unit|Selector56~1                                                                                                                 ; 2       ;
; M1:M1_unit|Add1~0                                                                                                                       ; 2       ;
; M1:M1_unit|Selector57~3                                                                                                                 ; 2       ;
; M1:M1_unit|Vn2[6]                                                                                                                       ; 2       ;
; M1:M1_unit|Add4~52                                                                                                                      ; 2       ;
; M1:M1_unit|Selector58~3                                                                                                                 ; 2       ;
; M1:M1_unit|Vn2[5]                                                                                                                       ; 2       ;
; M1:M1_unit|Add4~44                                                                                                                      ; 2       ;
; M1:M1_unit|Selector59~3                                                                                                                 ; 2       ;
; M1:M1_unit|Vn2[4]                                                                                                                       ; 2       ;
; M1:M1_unit|Add4~36                                                                                                                      ; 2       ;
; M1:M1_unit|Selector60~3                                                                                                                 ; 2       ;
; M1:M1_unit|Vn2[3]                                                                                                                       ; 2       ;
; M1:M1_unit|Add4~28                                                                                                                      ; 2       ;
; M1:M1_unit|Selector61~3                                                                                                                 ; 2       ;
; M1:M1_unit|Vn2[2]                                                                                                                       ; 2       ;
; M1:M1_unit|Add4~20                                                                                                                      ; 2       ;
; M1:M1_unit|Selector62~3                                                                                                                 ; 2       ;
; M1:M1_unit|Vn2[1]                                                                                                                       ; 2       ;
; M1:M1_unit|Add4~9                                                                                                                       ; 2       ;
; M1:M1_unit|Selector63~3                                                                                                                 ; 2       ;
; M1:M1_unit|Vn2[0]                                                                                                                       ; 2       ;
; M1:M1_unit|Add4~1                                                                                                                       ; 2       ;
; M1:M1_unit|Selector14~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector15~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector16~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector17~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector18~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector19~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector20~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector21~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector22~0                                                                                                                 ; 2       ;
; M1:M1_unit|Add0~1                                                                                                                       ; 2       ;
; M1:M1_unit|Selector23~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector24~1                                                                                                                 ; 2       ;
; M1:M1_unit|Add0~0                                                                                                                       ; 2       ;
; M1:M1_unit|Selector25~2                                                                                                                 ; 2       ;
; M1:M1_unit|Selector26~2                                                                                                                 ; 2       ;
; M1:M1_unit|Selector27~1                                                                                                                 ; 2       ;
; M1:M1_unit|Selector27~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector28~1                                                                                                                 ; 2       ;
; M1:M1_unit|Selector28~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector29~1                                                                                                                 ; 2       ;
; M1:M1_unit|Selector29~0                                                                                                                 ; 2       ;
; M1:M1_unit|Selector30~1                                                                                                                 ; 2       ;
; M1:M1_unit|V_1[1]                                                                                                                       ; 2       ;
; M1:M1_unit|Selector30~0                                                                                                                 ; 2       ;
; M1:M1_unit|V_3[1]                                                                                                                       ; 2       ;
; M1:M1_unit|Selector31~1                                                                                                                 ; 2       ;
; M1:M1_unit|Selector31~0                                                                                                                 ; 2       ;
; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[8]~6                                                                                                  ; 2       ;
; M1:M1_unit|LessThan22~2                                                                                                                 ; 2       ;
; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[8]~5                                                                                                  ; 2       ;
; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[8]~4                                                                                                  ; 2       ;
; M1:M1_unit|B0[1]~2                                                                                                                      ; 2       ;
; M1:M1_unit|B0[1]~1                                                                                                                      ; 2       ;
; M1:M1_unit|LessThan6~1                                                                                                                  ; 2       ;
; M1:M1_unit|LessThan6~0                                                                                                                  ; 2       ;
; M1:M1_unit|B2[7]~2                                                                                                                      ; 2       ;
; M1:M1_unit|B2[7]~1                                                                                                                      ; 2       ;
; M1:M1_unit|LessThan18~1                                                                                                                 ; 2       ;
; M1:M1_unit|LessThan18~0                                                                                                                 ; 2       ;
; M1:M1_unit|G1[0]~2                                                                                                                      ; 2       ;
; M1:M1_unit|LessThan10~2                                                                                                                 ; 2       ;
; M1:M1_unit|G1[0]~1                                                                                                                      ; 2       ;
; M1:M1_unit|G1[0]~0                                                                                                                      ; 2       ;
; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[5]~2                                                                                                  ; 2       ;
; M1:M1_unit|IDLE_PERIOD_WRITE_DATA[5]~1                                                                                                  ; 2       ;
; M1:M1_unit|LessThan24~1                                                                                                                 ; 2       ;
; M1:M1_unit|LessThan24~0                                                                                                                 ; 2       ;
; M1:M1_unit|B1[3]~2                                                                                                                      ; 2       ;
; M1:M1_unit|B1[3]~1                                                                                                                      ; 2       ;
; M1:M1_unit|LessThan12~1                                                                                                                 ; 2       ;
; M1:M1_unit|LessThan12~0                                                                                                                 ; 2       ;
; PB_Controller:PB_unit|Equal0~1                                                                                                          ; 2       ;
; PB_Controller:PB_unit|Equal0~0                                                                                                          ; 2       ;
; M1:M1_unit|WideOr12~1                                                                                                                   ; 2       ;
; M1:M1_unit|SRAM_write_data[2]~6                                                                                                         ; 2       ;
; M1:M1_unit|LessThan4~2                                                                                                                  ; 2       ;
; M1:M1_unit|SRAM_write_data[2]~2                                                                                                         ; 2       ;
; M1:M1_unit|LessThan16~2                                                                                                                 ; 2       ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_4                                                                   ; 2       ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state.S_VS_NEW_PIXEL_ROW_DELAY_5                                                                   ; 2       ;
; PB_Controller:PB_unit|debounce_shift_reg[0][0]                                                                                          ; 2       ;
; PB_Controller:PB_unit|debounce_shift_reg[0][1]                                                                                          ; 2       ;
; PB_Controller:PB_unit|debounce_shift_reg[0][2]                                                                                          ; 2       ;
; PB_Controller:PB_unit|debounce_shift_reg[0][3]                                                                                          ; 2       ;
; PB_Controller:PB_unit|debounce_shift_reg[0][4]                                                                                          ; 2       ;
; PB_Controller:PB_unit|debounce_shift_reg[0][5]                                                                                          ; 2       ;
; PB_Controller:PB_unit|debounce_shift_reg[0][6]                                                                                          ; 2       ;
; PB_Controller:PB_unit|debounce_shift_reg[0][7]                                                                                          ; 2       ;
; PB_Controller:PB_unit|debounce_shift_reg[0][8]                                                                                          ; 2       ;
; M1:M1_unit|Selector162~0                                                                                                                ; 2       ;
; M1:M1_unit|WideOr10                                                                                                                     ; 2       ;
; VGA_SRAM_interface:VGA_unit|VGA_red~0                                                                                                   ; 2       ;
; PB_Controller:PB_unit|push_button_status[0]                                                                                             ; 2       ;
; VGA_SRAM_interface:VGA_unit|LessThan2~3                                                                                                 ; 2       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[1]~4                                                                                           ; 2       ;
; M1_start                                                                                                                                ; 2       ;
; M1:M1_unit|Equal1~0                                                                                                                     ; 2       ;
; M1:M1_unit|LessThan0~1                                                                                                                  ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[246]~421            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[229]~402            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[214]~387            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[199]~372            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[184]~357            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[169]~343            ; 2       ;
; M1:M1_unit|lpm_divide:Mod0|lpm_divide_68m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[154]~330            ; 2       ;
; M1:M1_unit|Selector182~0                                                                                                                ; 2       ;
; M1:M1_unit|Equal0~4                                                                                                                     ; 2       ;
; M1:M1_unit|SRAM_we_n                                                                                                                    ; 2       ;
; VGA_SRAM_interface:VGA_unit|VGA_red[1]                                                                                                  ; 2       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|LessThan6~1                                                                         ; 2       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|LessThan6~0                                                                         ; 2       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|LessThan2~0                                                                         ; 2       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC~1                                                                       ; 2       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC~0                                                                       ; 2       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[6]~3                                                                                           ; 2       ;
; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~28                                                                                           ; 2       ;
; VGA_SRAM_interface:VGA_unit|Equal0~2                                                                                                    ; 2       ;
; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|Add0~1                                                                              ; 2       ;
; VGA_SRAM_interface:VGA_unit|Equal0~0                                                                                                    ; 2       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[0]                                                                                             ; 2       ;
; VGA_SRAM_interface:VGA_unit|SRAM_address[1]                                                                                             ; 2       ;
; M1:M1_unit|SRAM_address[4]~3                                                                                                            ; 2       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 35          ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 35          ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 70          ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 7           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 9           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 19          ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|w278w[0]            ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|mac_mult1        ;                            ; DSPMULT_X39_Y14_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|w278w[0]            ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|mac_mult1        ;                            ; DSPMULT_X39_Y17_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|mac_out4            ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult2|mult_r1t:auto_generated|mac_mult3        ;                            ; DSPMULT_X39_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|mac_out4            ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult1|mult_r1t:auto_generated|mac_mult3        ;                            ; DSPMULT_X39_Y9_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|w278w[0]            ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|mac_mult1        ;                            ; DSPMULT_X39_Y10_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|mac_out4            ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult0|mult_r1t:auto_generated|mac_mult3        ;                            ; DSPMULT_X39_Y8_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|w437w[0]            ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|mac_mult1        ;                            ; DSPMULT_X39_Y18_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|mac_out4            ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3|mult_t1t:auto_generated|mac_mult3        ;                            ; DSPMULT_X39_Y15_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|mac_mult3  ;                            ; DSPMULT_X39_Y34_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|w437w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_1|mult_h5t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y26_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|mac_mult3  ;                            ; DSPMULT_X39_Y21_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|w437w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_0|mult_h5t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y20_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|mac_mult3  ;                            ; DSPMULT_X39_Y22_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|w437w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_3|mult_h5t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y24_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|mac_mult3  ;                            ; DSPMULT_X39_Y33_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|w437w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_2|mult_h5t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y25_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult2_rtl_7|mult_d5t:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult2_rtl_7|mult_d5t:auto_generated|mac_mult3  ;                            ; DSPMULT_X39_Y1_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult2_rtl_7|mult_d5t:auto_generated|w272w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult2_rtl_7|mult_d5t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y4_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult2_rtl_6|mult_d5t:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult2_rtl_6|mult_d5t:auto_generated|mac_mult3  ;                            ; DSPMULT_X39_Y2_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult2_rtl_6|mult_d5t:auto_generated|w272w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult2_rtl_6|mult_d5t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y3_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_5|mult_h5t:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_5|mult_h5t:auto_generated|mac_mult3  ;                            ; DSPMULT_X39_Y23_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_5|mult_h5t:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_5|mult_h5t:auto_generated|mac_mult5  ;                            ; DSPMULT_X39_Y27_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_5|mult_h5t:auto_generated|w437w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_5|mult_h5t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y31_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|mac_mult3  ;                            ; DSPMULT_X39_Y16_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|w437w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_4|mult_h5t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y19_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_9|mult_h5t:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_9|mult_h5t:auto_generated|mac_mult3  ;                            ; DSPMULT_X39_Y7_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_9|mult_h5t:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_9|mult_h5t:auto_generated|mac_mult5  ;                            ; DSPMULT_X39_Y6_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_9|mult_h5t:auto_generated|w437w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_9|mult_h5t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y5_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_8|mult_h5t:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_8|mult_h5t:auto_generated|mac_mult3  ;                            ; DSPMULT_X39_Y35_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_8|mult_h5t:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_8|mult_h5t:auto_generated|mac_mult5  ;                            ; DSPMULT_X39_Y12_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult3_rtl_8|mult_h5t:auto_generated|w437w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult3_rtl_8|mult_h5t:auto_generated|mac_mult1  ;                            ; DSPMULT_X39_Y11_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult2_rtl_11|mult_d5t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult2_rtl_11|mult_d5t:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y32_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult2_rtl_11|mult_d5t:auto_generated|w272w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult2_rtl_11|mult_d5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y28_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult2_rtl_10|mult_d5t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult2_rtl_10|mult_d5t:auto_generated|mac_mult3 ;                            ; DSPMULT_X39_Y30_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; M1:M1_unit|lpm_mult:Mult2_rtl_10|mult_d5t:auto_generated|w272w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    M1:M1_unit|lpm_mult:Mult2_rtl_10|mult_d5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y29_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 6,451 / 94,460 ( 7 % ) ;
; C16 interconnects          ; 169 / 3,315 ( 5 % )    ;
; C4 interconnects           ; 4,542 / 60,840 ( 7 % ) ;
; Direct links               ; 752 / 94,460 ( < 1 % ) ;
; Global clocks              ; 1 / 16 ( 6 % )         ;
; Local interconnects        ; 988 / 33,216 ( 3 % )   ;
; R24 interconnects          ; 113 / 3,091 ( 4 % )    ;
; R4 interconnects           ; 4,638 / 81,294 ( 6 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.84) ; Number of LABs  (Total = 265) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 2                             ;
; 3                                           ; 2                             ;
; 4                                           ; 3                             ;
; 5                                           ; 1                             ;
; 6                                           ; 4                             ;
; 7                                           ; 2                             ;
; 8                                           ; 7                             ;
; 9                                           ; 14                            ;
; 10                                          ; 6                             ;
; 11                                          ; 3                             ;
; 12                                          ; 10                            ;
; 13                                          ; 9                             ;
; 14                                          ; 21                            ;
; 15                                          ; 39                            ;
; 16                                          ; 138                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.22) ; Number of LABs  (Total = 265) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 86                            ;
; 1 Clock                            ; 125                           ;
; 1 Clock enable                     ; 74                            ;
; 1 Sync. clear                      ; 3                             ;
; 1 Sync. load                       ; 7                             ;
; 2 Clock enables                    ; 28                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.54) ; Number of LABs  (Total = 265) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 22                            ;
; 1                                            ; 13                            ;
; 2                                            ; 7                             ;
; 3                                            ; 3                             ;
; 4                                            ; 3                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 0                             ;
; 8                                            ; 8                             ;
; 9                                            ; 10                            ;
; 10                                           ; 7                             ;
; 11                                           ; 3                             ;
; 12                                           ; 4                             ;
; 13                                           ; 4                             ;
; 14                                           ; 21                            ;
; 15                                           ; 20                            ;
; 16                                           ; 44                            ;
; 17                                           ; 10                            ;
; 18                                           ; 12                            ;
; 19                                           ; 5                             ;
; 20                                           ; 7                             ;
; 21                                           ; 6                             ;
; 22                                           ; 3                             ;
; 23                                           ; 7                             ;
; 24                                           ; 9                             ;
; 25                                           ; 5                             ;
; 26                                           ; 4                             ;
; 27                                           ; 5                             ;
; 28                                           ; 3                             ;
; 29                                           ; 3                             ;
; 30                                           ; 5                             ;
; 31                                           ; 3                             ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.46) ; Number of LABs  (Total = 265) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 22                            ;
; 1                                               ; 17                            ;
; 2                                               ; 10                            ;
; 3                                               ; 6                             ;
; 4                                               ; 5                             ;
; 5                                               ; 7                             ;
; 6                                               ; 7                             ;
; 7                                               ; 14                            ;
; 8                                               ; 18                            ;
; 9                                               ; 27                            ;
; 10                                              ; 18                            ;
; 11                                              ; 18                            ;
; 12                                              ; 15                            ;
; 13                                              ; 16                            ;
; 14                                              ; 15                            ;
; 15                                              ; 12                            ;
; 16                                              ; 25                            ;
; 17                                              ; 4                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 2                             ;
; 29                                              ; 1                             ;
; 30                                              ; 2                             ;
; 31                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.41) ; Number of LABs  (Total = 265) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 5                             ;
; 4                                            ; 1                             ;
; 5                                            ; 3                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 4                             ;
; 9                                            ; 3                             ;
; 10                                           ; 7                             ;
; 11                                           ; 5                             ;
; 12                                           ; 4                             ;
; 13                                           ; 8                             ;
; 14                                           ; 6                             ;
; 15                                           ; 5                             ;
; 16                                           ; 18                            ;
; 17                                           ; 13                            ;
; 18                                           ; 11                            ;
; 19                                           ; 15                            ;
; 20                                           ; 8                             ;
; 21                                           ; 13                            ;
; 22                                           ; 7                             ;
; 23                                           ; 15                            ;
; 24                                           ; 5                             ;
; 25                                           ; 4                             ;
; 26                                           ; 10                            ;
; 27                                           ; 9                             ;
; 28                                           ; 17                            ;
; 29                                           ; 5                             ;
; 30                                           ; 16                            ;
; 31                                           ; 13                            ;
; 32                                           ; 4                             ;
; 33                                           ; 20                            ;
; 34                                           ; 1                             ;
; 35                                           ; 2                             ;
; 36                                           ; 1                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Mon Nov 27 07:56:19 2017
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off project -c project
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP2C35F672C6 for design "project"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "SRAM_unit|SRAM_UB_N_O~1|combout"
    Warning (332126): Node "SRAM_unit|SRAM_UB_N_O~1|dataa"
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50_I (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SRAM_Controller:SRAM_unit|SRAM_LB_N_O~0
        Info (176357): Destination node VGA_CLOCK_O
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 38% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /media/ESD-USB/Milestone1/project.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 535 megabytes
    Info: Processing ended: Mon Nov 27 07:56:58 2017
    Info: Elapsed time: 00:00:39
    Info: Total CPU time (on all processors): 00:01:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /media/ESD-USB/Milestone1/project.fit.smsg.


