<html>
<head>
<title>Entwurf mit FPGA Advantage</title>
</head>
<body>
<h1>Entwurf mit FPGA Advantage</h1>
Diese Anleitung beschreibt die &Uuml;bernahme einer RTeasy-Komponente
als VHDL in die Simulations-und Entwurfsumgebung FPGA Advantage 5.4.
<ul>
<li> in RTeasy:
<ul>
<li> die RTeasy-Komponente muss geladen sein und RTeasy muss sich im
Bearbeiten-Modus befinden (der oberste linke Knopf zeigt "Simulieren" an)</li>
<li> die Komponente muss einen Bezeichner haben (mittels "component")</li>
</ul>
<ol>
<li> im Men&uuml; Entwurf das gew&uuml;nschte VHDL-Ziel anw&auml;hlen,
"VHDL: ganze Komponente" f&uuml;r die &Uuml;bernahme der gesamten Komponente,
diese steht dann unter ihrem Namen in FPGA Advantage zur Verf&uuml;gung</li>
<li> Im sich &ouml;ffnenden Fenster auf "Speichern" klicken und die Datei
an einer leicht wiederzufindenden Stelle speichern.
</li>
</ol></li>
<li> in FPGA Advantage:
<ol>
<li> Im Design-Browser das Men&uuml; "HDL" &ouml;ffnen, dort den Men&uuml;punkt
"HDL Import" mit Unterauswahl "Full HDL Import..." ausw&auml;hlen.</li>
<li> Als Optionen "Specify HDL files" und "VHDL" anw&auml;hlen, auf
"Next>" klicken</li>
<li> Das Verzeichnis ausw&auml;hlen, in dem die soeben in RTeasy gespeicherte
Datei liegt und diese dann ausw&auml;hlen und mittelns "Add >>" in die Liste
"Files to Convert" verschieben und auf "Next>" klicken</li>
<li> In der folgenden Maske "Selected Hierarchy
" ausw&auml;hlen, in der Liste den obersten Eintrag markieren
 und auf "Next>" klicken</li>
<li> In der Auswahlbox neben "Mappings..." die Zielbibliothek ausw&auml;hlen,
im Zweifelsfall "SCRATCH_LIB" und auf "Next>" klicken</li>
<li> In der Maske "Choose View Styles" muss unter "Hierarchy Descriptions"
"Graphical View" mit "Block Diagram" ausgew&auml;hlt sein und unter
"Leaf-level Descriptions" "HDL Text". Wieder auf "Next>" klicken</li>
<li> In der Maske "Confirm HDL Import" auf "Options..." klicken und optional
im erscheinenden Fenster die folgenden Optionen einstellen:
<ul>
<li>im Reiter "General" unter VHDL "Convert entities as text views"
ankreuzen und dort "Combined with architecture" anw&auml;hlen.</li>
<li>im Reiter "Block Diagram" unter "Text Visibility" einstellen:
"Diagram" -&gt; "all", "Net" -&gt; "port I/O only", "Component Port" -&gt;
"name only"</li>
</ul>
Dann das Optionsfenster mit "OK" verlassen und die Maske mit "Finish"
best&auml;tigen.
</li> 
</ol>
</li>
</ul>
</body>
</html>