# Proyecto1_Micros
Sería bueno igual que la vez pasada que programamos en verilog definir nombres comunes para las I/Os.
Les mandé un pdf con la arquitectura en la que me estoy basando para hacer los registros del pipeline.

Instrucciones:

1 Add R 

2 Add Immediate I

3 And R

4 And Immediate I

5 Jump J

6 Jump Register R

7 Load Word I

8 Nor R

9 Or R

10 Or Immediate I

11 Set Less Than R

12 Set Less Than Imm I

14 Store Halfword R

14 Store Word I

15 Subtract R

