
esteira-project-microchipstudio.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000012  00800100  000006ce  00000762  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000006ce  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000015  00800112  00800112  00000774  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000774  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000007a4  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000048  00000000  00000000  000007e4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000a0a  00000000  00000000  0000082c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000775  00000000  00000000  00001236  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000004f2  00000000  00000000  000019ab  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000009c  00000000  00000000  00001ea0  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000004a8  00000000  00000000  00001f3c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000308  00000000  00000000  000023e4  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000038  00000000  00000000  000026ec  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 c5 00 	jmp	0x18a	; 0x18a <__vector_16>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	ee ec       	ldi	r30, 0xCE	; 206
  7c:	f6 e0       	ldi	r31, 0x06	; 6
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a2 31       	cpi	r26, 0x12	; 18
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a2 e1       	ldi	r26, 0x12	; 18
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a7 32       	cpi	r26, 0x27	; 39
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 70 01 	call	0x2e0	; 0x2e0 <main>
  9e:	0c 94 65 03 	jmp	0x6ca	; 0x6ca <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <hardware_init>:
		valor[3] = numero % 10;
	}
}

void hardware_init(void) {
	cli(); // desabilita interrupções durante configuração
  a6:	f8 94       	cli

	// ===== HC-SR04 =====
	DDRB |= (1 << TRIG_PIN);      // Trigger como saída
  a8:	84 b1       	in	r24, 0x04	; 4
  aa:	81 60       	ori	r24, 0x01	; 1
  ac:	84 b9       	out	0x04, r24	; 4
	DDRB &= ~(1 << ECHO_PIN);     // Echo como entrada
  ae:	84 b1       	in	r24, 0x04	; 4
  b0:	8d 7f       	andi	r24, 0xFD	; 253
  b2:	84 b9       	out	0x04, r24	; 4
	PORTB &= ~(1 << TRIG_PIN);    // Trigger em nível baixo inicial
  b4:	85 b1       	in	r24, 0x05	; 5
  b6:	8e 7f       	andi	r24, 0xFE	; 254
  b8:	85 b9       	out	0x05, r24	; 5

	// ===== LEDs / Saídas de classificação =====
	DDRB |= (1 << LED_G_PIN) | (1 << LED_M_PIN) | (1 << LED_P_PIN);
  ba:	84 b1       	in	r24, 0x04	; 4
  bc:	84 63       	ori	r24, 0x34	; 52
  be:	84 b9       	out	0x04, r24	; 4
	PORTB &= ~((1 << LED_G_PIN) | (1 << LED_M_PIN) | (1 << LED_P_PIN)); // LEDs desligados
  c0:	85 b1       	in	r24, 0x05	; 5
  c2:	8b 7c       	andi	r24, 0xCB	; 203
  c4:	85 b9       	out	0x05, r24	; 5

	// ===== Timer1 - Medição HC-SR04 =====
	TCCR1A = 0;
  c6:	10 92 80 00 	sts	0x0080, r1	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = 0;        // Timer parado inicialmente
  ca:	10 92 81 00 	sts	0x0081, r1	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	TCNT1  = 0;        // Zera contador
  ce:	10 92 85 00 	sts	0x0085, r1	; 0x800085 <__TEXT_REGION_LENGTH__+0x7f8085>
  d2:	10 92 84 00 	sts	0x0084, r1	; 0x800084 <__TEXT_REGION_LENGTH__+0x7f8084>

	// ===== Timer0 - Multiplexação display 7 segmentos =====
	TCCR0A = 0;
  d6:	14 bc       	out	0x24, r1	; 36
	TCCR0B = (1 << CS01);   // prescaler = 8
  d8:	92 e0       	ldi	r25, 0x02	; 2
  da:	95 bd       	out	0x25, r25	; 37
	TCNT0  = 0;
  dc:	16 bc       	out	0x26, r1	; 38
	TIMSK0 = (1 << TOIE0);  // habilita interrupção overflow
  de:	81 e0       	ldi	r24, 0x01	; 1
  e0:	80 93 6e 00 	sts	0x006E, r24	; 0x80006e <__TEXT_REGION_LENGTH__+0x7f806e>

	// ===== Timer2 - PWM para controle da esteira (motor) =====
	DDRB |= (1 << PWM_PIN); // PB3 (OC2A) como saída
  e4:	84 b1       	in	r24, 0x04	; 4
  e6:	88 60       	ori	r24, 0x08	; 8
  e8:	84 b9       	out	0x04, r24	; 4
	TCCR2A = (1 << WGM20) | (1 << WGM21) | (1 << COM2A1); // OC2A
  ea:	83 e8       	ldi	r24, 0x83	; 131
  ec:	80 93 b0 00 	sts	0x00B0, r24	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7f80b0>
	TCCR2B = (1 << CS21);  // prescaler = 8
  f0:	90 93 b1 00 	sts	0x00B1, r25	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7f80b1>
	OCR2A = 0; // PWM inicial = 0%
  f4:	10 92 b3 00 	sts	0x00B3, r1	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>

	
	// ===== Display 7 segmentos =====
	DDRD = 0xFF;           // segmentos como saída (a-g + dp)
  f8:	8f ef       	ldi	r24, 0xFF	; 255
  fa:	8a b9       	out	0x0a, r24	; 10
	DDRC |= DIG_PINS;      // dígitos como saída (transistores)
  fc:	87 b1       	in	r24, 0x07	; 7
  fe:	8e 61       	ori	r24, 0x1E	; 30
 100:	87 b9       	out	0x07, r24	; 7

	PORTD = 0x00;          // segmentos desligados
 102:	1b b8       	out	0x0b, r1	; 11
	PORTC &= ~DIG_PINS;    // todos dígitos desligados
 104:	88 b1       	in	r24, 0x08	; 8
 106:	81 7e       	andi	r24, 0xE1	; 225
 108:	88 b9       	out	0x08, r24	; 8

	sei(); // habilita interrupções
 10a:	78 94       	sei
 10c:	08 95       	ret

0000010e <setPWM>:
}

void setPWM(uint8_t duty) {
	if (duty > 100) duty = 100; // limita 0..100%
 10e:	85 36       	cpi	r24, 0x65	; 101
 110:	08 f0       	brcs	.+2      	; 0x114 <setPWM+0x6>
 112:	84 e6       	ldi	r24, 0x64	; 100
	OCR2A = (uint8_t)((duty * 255) / 100);
 114:	2f ef       	ldi	r18, 0xFF	; 255
 116:	82 9f       	mul	r24, r18
 118:	c0 01       	movw	r24, r0
 11a:	11 24       	eor	r1, r1
 11c:	64 e6       	ldi	r22, 0x64	; 100
 11e:	70 e0       	ldi	r23, 0x00	; 0
 120:	0e 94 3d 03 	call	0x67a	; 0x67a <__divmodhi4>
 124:	60 93 b3 00 	sts	0x00B3, r22	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
 128:	08 95       	ret

0000012a <classificarCaixa>:
}

void classificarCaixa(char c) {
	// apaga todos LEDs
	PORTB &= ~((1 << LED_G_PIN) | (1 << LED_M_PIN) | (1 << LED_P_PIN));
 12a:	95 b1       	in	r25, 0x05	; 5
 12c:	9b 7c       	andi	r25, 0xCB	; 203
 12e:	95 b9       	out	0x05, r25	; 5

	switch (c) {
 130:	8d 34       	cpi	r24, 0x4D	; 77
 132:	89 f0       	breq	.+34     	; 0x156 <classificarCaixa+0x2c>
 134:	80 35       	cpi	r24, 0x50	; 80
 136:	e1 f0       	breq	.+56     	; 0x170 <classificarCaixa+0x46>
 138:	87 34       	cpi	r24, 0x47	; 71
 13a:	31 f5       	brne	.+76     	; 0x188 <classificarCaixa+0x5e>
		case 'G':
		countG++;
 13c:	80 91 14 01 	lds	r24, 0x0114	; 0x800114 <countG>
 140:	90 91 15 01 	lds	r25, 0x0115	; 0x800115 <countG+0x1>
 144:	01 96       	adiw	r24, 0x01	; 1
 146:	90 93 15 01 	sts	0x0115, r25	; 0x800115 <countG+0x1>
 14a:	80 93 14 01 	sts	0x0114, r24	; 0x800114 <countG>
		PORTB |= (1 << LED_P_PIN);
 14e:	85 b1       	in	r24, 0x05	; 5
 150:	84 60       	ori	r24, 0x04	; 4
 152:	85 b9       	out	0x05, r24	; 5
		break;
 154:	08 95       	ret

		case 'M':
		countM++;
 156:	80 91 16 01 	lds	r24, 0x0116	; 0x800116 <countM>
 15a:	90 91 17 01 	lds	r25, 0x0117	; 0x800117 <countM+0x1>
 15e:	01 96       	adiw	r24, 0x01	; 1
 160:	90 93 17 01 	sts	0x0117, r25	; 0x800117 <countM+0x1>
 164:	80 93 16 01 	sts	0x0116, r24	; 0x800116 <countM>
		PORTB |= (1 << LED_M_PIN);
 168:	85 b1       	in	r24, 0x05	; 5
 16a:	80 61       	ori	r24, 0x10	; 16
 16c:	85 b9       	out	0x05, r24	; 5
		break;
 16e:	08 95       	ret

		case 'P':
		countP++;
 170:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <countP>
 174:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <countP+0x1>
 178:	01 96       	adiw	r24, 0x01	; 1
 17a:	90 93 1a 01 	sts	0x011A, r25	; 0x80011a <countP+0x1>
 17e:	80 93 19 01 	sts	0x0119, r24	; 0x800119 <countP>
		PORTB |= (1 << LED_G_PIN);
 182:	85 b1       	in	r24, 0x05	; 5
 184:	80 62       	ori	r24, 0x20	; 32
 186:	85 b9       	out	0x05, r24	; 5
 188:	08 95       	ret

0000018a <__vector_16>:
		break;
	}
}


ISR(TIMER0_OVF_vect) {
 18a:	1f 92       	push	r1
 18c:	0f 92       	push	r0
 18e:	0f b6       	in	r0, 0x3f	; 63
 190:	0f 92       	push	r0
 192:	11 24       	eor	r1, r1
 194:	2f 93       	push	r18
 196:	3f 93       	push	r19
 198:	8f 93       	push	r24
 19a:	9f 93       	push	r25
 19c:	ef 93       	push	r30
 19e:	ff 93       	push	r31

	// 1) Desliga todos os dígitos
	PORTC &= ~DIG_MASK;
 1a0:	88 b1       	in	r24, 0x08	; 8
 1a2:	81 7e       	andi	r24, 0xE1	; 225
 1a4:	88 b9       	out	0x08, r24	; 8

	// 2) Atualiza segmentos (lookup table)
	PORTD = seg[ valor[digito] ];
 1a6:	e0 91 13 01 	lds	r30, 0x0113	; 0x800113 <digito>
 1aa:	f0 e0       	ldi	r31, 0x00	; 0
 1ac:	e0 50       	subi	r30, 0x00	; 0
 1ae:	ff 4f       	sbci	r31, 0xFF	; 255
 1b0:	e0 81       	ld	r30, Z
 1b2:	f0 e0       	ldi	r31, 0x00	; 0
 1b4:	ec 5f       	subi	r30, 0xFC	; 252
 1b6:	fe 4f       	sbci	r31, 0xFE	; 254
 1b8:	80 81       	ld	r24, Z
 1ba:	8b b9       	out	0x0b, r24	; 11

	// 3) Liga o dígito atual 
	PORTC |= (1 << (PC1 + digito));
 1bc:	20 91 13 01 	lds	r18, 0x0113	; 0x800113 <digito>
 1c0:	30 e0       	ldi	r19, 0x00	; 0
 1c2:	2f 5f       	subi	r18, 0xFF	; 255
 1c4:	3f 4f       	sbci	r19, 0xFF	; 255
 1c6:	81 e0       	ldi	r24, 0x01	; 1
 1c8:	90 e0       	ldi	r25, 0x00	; 0
 1ca:	02 c0       	rjmp	.+4      	; 0x1d0 <__vector_16+0x46>
 1cc:	88 0f       	add	r24, r24
 1ce:	99 1f       	adc	r25, r25
 1d0:	2a 95       	dec	r18
 1d2:	e2 f7       	brpl	.-8      	; 0x1cc <__vector_16+0x42>
 1d4:	98 b1       	in	r25, 0x08	; 8
 1d6:	89 2b       	or	r24, r25
 1d8:	88 b9       	out	0x08, r24	; 8

	// 4) Próximo dígito (cíclico 0..3)
	digito = (digito + 1) & 0x03;
 1da:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <digito>
 1de:	8f 5f       	subi	r24, 0xFF	; 255
 1e0:	83 70       	andi	r24, 0x03	; 3
 1e2:	80 93 13 01 	sts	0x0113, r24	; 0x800113 <digito>
}
 1e6:	ff 91       	pop	r31
 1e8:	ef 91       	pop	r30
 1ea:	9f 91       	pop	r25
 1ec:	8f 91       	pop	r24
 1ee:	3f 91       	pop	r19
 1f0:	2f 91       	pop	r18
 1f2:	0f 90       	pop	r0
 1f4:	0f be       	out	0x3f, r0	; 63
 1f6:	0f 90       	pop	r0
 1f8:	1f 90       	pop	r1
 1fa:	18 95       	reti

000001fc <readDistance>:
float readDistance(void) {
	uint16_t ticks = 0;
	uint32_t timeout = 0;

	// === 1) Trigger pulse (10 µs) ===
	PORTB &= ~(1 << TRIG_PIN);
 1fc:	85 b1       	in	r24, 0x05	; 5
 1fe:	8e 7f       	andi	r24, 0xFE	; 254
 200:	85 b9       	out	0x05, r24	; 5
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 202:	2a e0       	ldi	r18, 0x0A	; 10
 204:	2a 95       	dec	r18
 206:	f1 f7       	brne	.-4      	; 0x204 <readDistance+0x8>
 208:	00 c0       	rjmp	.+0      	; 0x20a <readDistance+0xe>
	_delay_us(2);
	PORTB |= (1 << TRIG_PIN);
 20a:	85 b1       	in	r24, 0x05	; 5
 20c:	81 60       	ori	r24, 0x01	; 1
 20e:	85 b9       	out	0x05, r24	; 5
 210:	85 e3       	ldi	r24, 0x35	; 53
 212:	8a 95       	dec	r24
 214:	f1 f7       	brne	.-4      	; 0x212 <readDistance+0x16>
 216:	00 00       	nop
	_delay_us(10);
	PORTB &= ~(1 << TRIG_PIN);
 218:	85 b1       	in	r24, 0x05	; 5
 21a:	8e 7f       	andi	r24, 0xFE	; 254
 21c:	85 b9       	out	0x05, r24	; 5

	// === 2) Wait Echo HIGH (with timeout) ===
	timeout = 0;
 21e:	80 e0       	ldi	r24, 0x00	; 0
 220:	90 e0       	ldi	r25, 0x00	; 0
 222:	dc 01       	movw	r26, r24
	while (!(PINB & (1 << ECHO_PIN))) {
 224:	12 c0       	rjmp	.+36     	; 0x24a <readDistance+0x4e>
		if (timeout++ > TIMEOUT_US) return -1.0f; // sem resposta
 226:	ac 01       	movw	r20, r24
 228:	bd 01       	movw	r22, r26
 22a:	4f 5f       	subi	r20, 0xFF	; 255
 22c:	5f 4f       	sbci	r21, 0xFF	; 255
 22e:	6f 4f       	sbci	r22, 0xFF	; 255
 230:	7f 4f       	sbci	r23, 0xFF	; 255
 232:	81 33       	cpi	r24, 0x31	; 49
 234:	95 47       	sbci	r25, 0x75	; 117
 236:	a1 05       	cpc	r26, r1
 238:	b1 05       	cpc	r27, r1
 23a:	08 f0       	brcs	.+2      	; 0x23e <readDistance+0x42>
 23c:	4c c0       	rjmp	.+152    	; 0x2d6 <readDistance+0xda>
 23e:	85 e0       	ldi	r24, 0x05	; 5
 240:	8a 95       	dec	r24
 242:	f1 f7       	brne	.-4      	; 0x240 <readDistance+0x44>
 244:	00 00       	nop
 246:	db 01       	movw	r26, r22
 248:	ca 01       	movw	r24, r20
	_delay_us(10);
	PORTB &= ~(1 << TRIG_PIN);

	// === 2) Wait Echo HIGH (with timeout) ===
	timeout = 0;
	while (!(PINB & (1 << ECHO_PIN))) {
 24a:	19 9b       	sbis	0x03, 1	; 3
 24c:	ec cf       	rjmp	.-40     	; 0x226 <readDistance+0x2a>
		if (timeout++ > TIMEOUT_US) return -1.0f; // sem resposta
		_delay_us(1);
	}

	// === 3) Start Timer1 (prescaler = 8 ? 0.5 µs per tick) ===
	TCNT1 = 0;
 24e:	10 92 85 00 	sts	0x0085, r1	; 0x800085 <__TEXT_REGION_LENGTH__+0x7f8085>
 252:	10 92 84 00 	sts	0x0084, r1	; 0x800084 <__TEXT_REGION_LENGTH__+0x7f8084>
	TCCR1A = 0;
 256:	10 92 80 00 	sts	0x0080, r1	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = (1 << CS11);  // prescaler 8
 25a:	82 e0       	ldi	r24, 0x02	; 2
 25c:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>

	// === 4) Wait Echo LOW (with timeout) ===
	timeout = 0;
 260:	80 e0       	ldi	r24, 0x00	; 0
 262:	90 e0       	ldi	r25, 0x00	; 0
 264:	dc 01       	movw	r26, r24
	while (PINB & (1 << ECHO_PIN)) {
 266:	18 c0       	rjmp	.+48     	; 0x298 <readDistance+0x9c>
		if (timeout++ > TIMEOUT_US) {
 268:	ac 01       	movw	r20, r24
 26a:	bd 01       	movw	r22, r26
 26c:	4f 5f       	subi	r20, 0xFF	; 255
 26e:	5f 4f       	sbci	r21, 0xFF	; 255
 270:	6f 4f       	sbci	r22, 0xFF	; 255
 272:	7f 4f       	sbci	r23, 0xFF	; 255
 274:	81 33       	cpi	r24, 0x31	; 49
 276:	95 47       	sbci	r25, 0x75	; 117
 278:	a1 05       	cpc	r26, r1
 27a:	b1 05       	cpc	r27, r1
 27c:	38 f0       	brcs	.+14     	; 0x28c <readDistance+0x90>
			TCCR1B = 0;
 27e:	10 92 81 00 	sts	0x0081, r1	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
			return -1.0f; // echo travado em HIGH
 282:	60 e0       	ldi	r22, 0x00	; 0
 284:	70 e0       	ldi	r23, 0x00	; 0
 286:	80 e8       	ldi	r24, 0x80	; 128
 288:	9f eb       	ldi	r25, 0xBF	; 191
 28a:	08 95       	ret
 28c:	85 e0       	ldi	r24, 0x05	; 5
 28e:	8a 95       	dec	r24
 290:	f1 f7       	brne	.-4      	; 0x28e <readDistance+0x92>
 292:	00 00       	nop
	TCCR1B = (1 << CS11);  // prescaler 8

	// === 4) Wait Echo LOW (with timeout) ===
	timeout = 0;
	while (PINB & (1 << ECHO_PIN)) {
		if (timeout++ > TIMEOUT_US) {
 294:	db 01       	movw	r26, r22
 296:	ca 01       	movw	r24, r20
	TCCR1A = 0;
	TCCR1B = (1 << CS11);  // prescaler 8

	// === 4) Wait Echo LOW (with timeout) ===
	timeout = 0;
	while (PINB & (1 << ECHO_PIN)) {
 298:	19 99       	sbic	0x03, 1	; 3
 29a:	e6 cf       	rjmp	.-52     	; 0x268 <readDistance+0x6c>
		}
		_delay_us(1);
	}

	// === 5) Stop timer and read ticks ===
	ticks = TCNT1;
 29c:	60 91 84 00 	lds	r22, 0x0084	; 0x800084 <__TEXT_REGION_LENGTH__+0x7f8084>
 2a0:	70 91 85 00 	lds	r23, 0x0085	; 0x800085 <__TEXT_REGION_LENGTH__+0x7f8085>
	TCCR1B = 0;
 2a4:	10 92 81 00 	sts	0x0081, r1	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>

	// === 6) Convert ticks ? distance (cm) ===
	// tick = 0.5 µs (F_CPU=16MHz, prescaler=8)
	// distance = (time_us * speed_of_sound) / 2
	// speed_of_sound ? 0.0343 cm/µs
	float time_us = ticks * 0.5f;
 2a8:	80 e0       	ldi	r24, 0x00	; 0
 2aa:	90 e0       	ldi	r25, 0x00	; 0
 2ac:	0e 94 19 02 	call	0x432	; 0x432 <__floatunsisf>
 2b0:	20 e0       	ldi	r18, 0x00	; 0
 2b2:	30 e0       	ldi	r19, 0x00	; 0
 2b4:	40 e0       	ldi	r20, 0x00	; 0
 2b6:	5f e3       	ldi	r21, 0x3F	; 63
 2b8:	0e 94 7f 02 	call	0x4fe	; 0x4fe <__mulsf3>
	return (time_us * 0.0343f) / 2.0f;
 2bc:	28 e2       	ldi	r18, 0x28	; 40
 2be:	3e e7       	ldi	r19, 0x7E	; 126
 2c0:	4c e0       	ldi	r20, 0x0C	; 12
 2c2:	5d e3       	ldi	r21, 0x3D	; 61
 2c4:	0e 94 7f 02 	call	0x4fe	; 0x4fe <__mulsf3>
 2c8:	20 e0       	ldi	r18, 0x00	; 0
 2ca:	30 e0       	ldi	r19, 0x00	; 0
 2cc:	40 e0       	ldi	r20, 0x00	; 0
 2ce:	5f e3       	ldi	r21, 0x3F	; 63
 2d0:	0e 94 7f 02 	call	0x4fe	; 0x4fe <__mulsf3>
 2d4:	08 95       	ret
	PORTB &= ~(1 << TRIG_PIN);

	// === 2) Wait Echo HIGH (with timeout) ===
	timeout = 0;
	while (!(PINB & (1 << ECHO_PIN))) {
		if (timeout++ > TIMEOUT_US) return -1.0f; // sem resposta
 2d6:	60 e0       	ldi	r22, 0x00	; 0
 2d8:	70 e0       	ldi	r23, 0x00	; 0
 2da:	80 e8       	ldi	r24, 0x80	; 128
 2dc:	9f eb       	ldi	r25, 0xBF	; 191
	// tick = 0.5 µs (F_CPU=16MHz, prescaler=8)
	// distance = (time_us * speed_of_sound) / 2
	// speed_of_sound ? 0.0343 cm/µs
	float time_us = ticks * 0.5f;
	return (time_us * 0.0343f) / 2.0f;
 2de:	08 95       	ret

000002e0 <main>:
ISR(TIMER0_OVF_vect);
float readDistance(void);
void setPWM(uint8_t duty);

int main(void) {
	hardware_init();
 2e0:	0e 94 53 00 	call	0xa6	; 0xa6 <hardware_init>
	setPWM(100);
 2e4:	84 e6       	ldi	r24, 0x64	; 100
 2e6:	0e 94 87 00 	call	0x10e	; 0x10e <setPWM>
	
	while (1) {
		
		distancia = readDistance();
 2ea:	0e 94 fe 00 	call	0x1fc	; 0x1fc <readDistance>
 2ee:	6b 01       	movw	r12, r22
 2f0:	7c 01       	movw	r14, r24
 2f2:	60 93 23 01 	sts	0x0123, r22	; 0x800123 <distancia>
 2f6:	70 93 24 01 	sts	0x0124, r23	; 0x800124 <distancia+0x1>
 2fa:	80 93 25 01 	sts	0x0125, r24	; 0x800125 <distancia+0x2>
 2fe:	90 93 26 01 	sts	0x0126, r25	; 0x800126 <distancia+0x3>

		if (distancia < 450.0 && !caixaPresente) {
 302:	20 e0       	ldi	r18, 0x00	; 0
 304:	30 e0       	ldi	r19, 0x00	; 0
 306:	41 ee       	ldi	r20, 0xE1	; 225
 308:	53 e4       	ldi	r21, 0x43	; 67
 30a:	0e 94 14 02 	call	0x428	; 0x428 <__cmpsf2>
 30e:	88 23       	and	r24, r24
 310:	cc f5       	brge	.+114    	; 0x384 <main+0xa4>
 312:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <__data_end>
 316:	81 11       	cpse	r24, r1
 318:	35 c0       	rjmp	.+106    	; 0x384 <main+0xa4>
			caixaPresente = true;
 31a:	81 e0       	ldi	r24, 0x01	; 1
 31c:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <__data_end>

			if (distancia < 200.0) {
 320:	20 e0       	ldi	r18, 0x00	; 0
 322:	30 e0       	ldi	r19, 0x00	; 0
 324:	48 e4       	ldi	r20, 0x48	; 72
 326:	53 e4       	ldi	r21, 0x43	; 67
 328:	c7 01       	movw	r24, r14
 32a:	b6 01       	movw	r22, r12
 32c:	0e 94 14 02 	call	0x428	; 0x428 <__cmpsf2>
 330:	88 23       	and	r24, r24
 332:	3c f4       	brge	.+14     	; 0x342 <main+0x62>
				classificarCaixa('G');
 334:	87 e4       	ldi	r24, 0x47	; 71
 336:	0e 94 95 00 	call	0x12a	; 0x12a <classificarCaixa>
				categoria = 10;
 33a:	8a e0       	ldi	r24, 0x0A	; 10
 33c:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <categoria>
 340:	21 c0       	rjmp	.+66     	; 0x384 <main+0xa4>
			}
			else if (distancia < 300.0) {
 342:	20 e0       	ldi	r18, 0x00	; 0
 344:	30 e0       	ldi	r19, 0x00	; 0
 346:	46 e9       	ldi	r20, 0x96	; 150
 348:	53 e4       	ldi	r21, 0x43	; 67
 34a:	c7 01       	movw	r24, r14
 34c:	b6 01       	movw	r22, r12
 34e:	0e 94 14 02 	call	0x428	; 0x428 <__cmpsf2>
 352:	88 23       	and	r24, r24
 354:	3c f4       	brge	.+14     	; 0x364 <main+0x84>
				classificarCaixa('M');
 356:	8d e4       	ldi	r24, 0x4D	; 77
 358:	0e 94 95 00 	call	0x12a	; 0x12a <classificarCaixa>
				categoria = 11;
 35c:	8b e0       	ldi	r24, 0x0B	; 11
 35e:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <categoria>
 362:	10 c0       	rjmp	.+32     	; 0x384 <main+0xa4>
			}
			else if (distancia < 450.0) {
 364:	20 e0       	ldi	r18, 0x00	; 0
 366:	30 e0       	ldi	r19, 0x00	; 0
 368:	41 ee       	ldi	r20, 0xE1	; 225
 36a:	53 e4       	ldi	r21, 0x43	; 67
 36c:	c7 01       	movw	r24, r14
 36e:	b6 01       	movw	r22, r12
 370:	0e 94 14 02 	call	0x428	; 0x428 <__cmpsf2>
 374:	88 23       	and	r24, r24
 376:	34 f4       	brge	.+12     	; 0x384 <main+0xa4>
				classificarCaixa('P');
 378:	80 e5       	ldi	r24, 0x50	; 80
 37a:	0e 94 95 00 	call	0x12a	; 0x12a <classificarCaixa>
				categoria = 12;
 37e:	8c e0       	ldi	r24, 0x0C	; 12
 380:	80 93 18 01 	sts	0x0118, r24	; 0x800118 <categoria>
			}
		}

		if (distancia > 450.0) {
 384:	60 91 23 01 	lds	r22, 0x0123	; 0x800123 <distancia>
 388:	70 91 24 01 	lds	r23, 0x0124	; 0x800124 <distancia+0x1>
 38c:	80 91 25 01 	lds	r24, 0x0125	; 0x800125 <distancia+0x2>
 390:	90 91 26 01 	lds	r25, 0x0126	; 0x800126 <distancia+0x3>
 394:	20 e0       	ldi	r18, 0x00	; 0
 396:	30 e0       	ldi	r19, 0x00	; 0
 398:	41 ee       	ldi	r20, 0xE1	; 225
 39a:	53 e4       	ldi	r21, 0x43	; 67
 39c:	0e 94 7a 02 	call	0x4f4	; 0x4f4 <__gesf2>
 3a0:	18 16       	cp	r1, r24
 3a2:	14 f4       	brge	.+4      	; 0x3a8 <main+0xc8>
			caixaPresente = false;
 3a4:	10 92 12 01 	sts	0x0112, r1	; 0x800112 <__data_end>
		}

		// ===== Atualiza display SEM travar =====

		valor[0] = categoria;
 3a8:	80 91 18 01 	lds	r24, 0x0118	; 0x800118 <categoria>
 3ac:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
		
		if(categoria == 10) numero = countG;
 3b0:	8a 30       	cpi	r24, 0x0A	; 10
 3b2:	41 f4       	brne	.+16     	; 0x3c4 <main+0xe4>
 3b4:	20 91 14 01 	lds	r18, 0x0114	; 0x800114 <countG>
 3b8:	30 91 15 01 	lds	r19, 0x0115	; 0x800115 <countG+0x1>
 3bc:	30 93 22 01 	sts	0x0122, r19	; 0x800122 <numero+0x1>
 3c0:	20 93 21 01 	sts	0x0121, r18	; 0x800121 <numero>
		if(categoria == 11) numero = countM;
 3c4:	8b 30       	cpi	r24, 0x0B	; 11
 3c6:	41 f4       	brne	.+16     	; 0x3d8 <main+0xf8>
 3c8:	20 91 16 01 	lds	r18, 0x0116	; 0x800116 <countM>
 3cc:	30 91 17 01 	lds	r19, 0x0117	; 0x800117 <countM+0x1>
 3d0:	30 93 22 01 	sts	0x0122, r19	; 0x800122 <numero+0x1>
 3d4:	20 93 21 01 	sts	0x0121, r18	; 0x800121 <numero>
		if(categoria == 12) numero = countP;
 3d8:	8c 30       	cpi	r24, 0x0C	; 12
 3da:	41 f4       	brne	.+16     	; 0x3ec <main+0x10c>
 3dc:	80 91 19 01 	lds	r24, 0x0119	; 0x800119 <countP>
 3e0:	90 91 1a 01 	lds	r25, 0x011A	; 0x80011a <countP+0x1>
 3e4:	90 93 22 01 	sts	0x0122, r25	; 0x800122 <numero+0x1>
 3e8:	80 93 21 01 	sts	0x0121, r24	; 0x800121 <numero>

		valor[1] = (numero / 100) % 10;
 3ec:	e0 90 21 01 	lds	r14, 0x0121	; 0x800121 <numero>
 3f0:	f0 90 22 01 	lds	r15, 0x0122	; 0x800122 <numero+0x1>
 3f4:	c7 01       	movw	r24, r14
 3f6:	64 e6       	ldi	r22, 0x64	; 100
 3f8:	70 e0       	ldi	r23, 0x00	; 0
 3fa:	0e 94 3d 03 	call	0x67a	; 0x67a <__divmodhi4>
 3fe:	cb 01       	movw	r24, r22
 400:	2a e0       	ldi	r18, 0x0A	; 10
 402:	30 e0       	ldi	r19, 0x00	; 0
 404:	b9 01       	movw	r22, r18
 406:	0e 94 3d 03 	call	0x67a	; 0x67a <__divmodhi4>
 40a:	e0 e0       	ldi	r30, 0x00	; 0
 40c:	f1 e0       	ldi	r31, 0x01	; 1
 40e:	81 83       	std	Z+1, r24	; 0x01
		valor[2] = (numero / 10) % 10;
 410:	c7 01       	movw	r24, r14
 412:	b9 01       	movw	r22, r18
 414:	0e 94 3d 03 	call	0x67a	; 0x67a <__divmodhi4>
 418:	48 2f       	mov	r20, r24
 41a:	cb 01       	movw	r24, r22
 41c:	b9 01       	movw	r22, r18
 41e:	0e 94 3d 03 	call	0x67a	; 0x67a <__divmodhi4>
 422:	82 83       	std	Z+2, r24	; 0x02
		valor[3] = numero % 10;
 424:	43 83       	std	Z+3, r20	; 0x03
	}
 426:	61 cf       	rjmp	.-318    	; 0x2ea <main+0xa>

00000428 <__cmpsf2>:
 428:	0e 94 56 02 	call	0x4ac	; 0x4ac <__fp_cmp>
 42c:	08 f4       	brcc	.+2      	; 0x430 <__cmpsf2+0x8>
 42e:	81 e0       	ldi	r24, 0x01	; 1
 430:	08 95       	ret

00000432 <__floatunsisf>:
 432:	e8 94       	clt
 434:	09 c0       	rjmp	.+18     	; 0x448 <__floatsisf+0x12>

00000436 <__floatsisf>:
 436:	97 fb       	bst	r25, 7
 438:	3e f4       	brtc	.+14     	; 0x448 <__floatsisf+0x12>
 43a:	90 95       	com	r25
 43c:	80 95       	com	r24
 43e:	70 95       	com	r23
 440:	61 95       	neg	r22
 442:	7f 4f       	sbci	r23, 0xFF	; 255
 444:	8f 4f       	sbci	r24, 0xFF	; 255
 446:	9f 4f       	sbci	r25, 0xFF	; 255
 448:	99 23       	and	r25, r25
 44a:	a9 f0       	breq	.+42     	; 0x476 <__floatsisf+0x40>
 44c:	f9 2f       	mov	r31, r25
 44e:	96 e9       	ldi	r25, 0x96	; 150
 450:	bb 27       	eor	r27, r27
 452:	93 95       	inc	r25
 454:	f6 95       	lsr	r31
 456:	87 95       	ror	r24
 458:	77 95       	ror	r23
 45a:	67 95       	ror	r22
 45c:	b7 95       	ror	r27
 45e:	f1 11       	cpse	r31, r1
 460:	f8 cf       	rjmp	.-16     	; 0x452 <__floatsisf+0x1c>
 462:	fa f4       	brpl	.+62     	; 0x4a2 <__floatsisf+0x6c>
 464:	bb 0f       	add	r27, r27
 466:	11 f4       	brne	.+4      	; 0x46c <__floatsisf+0x36>
 468:	60 ff       	sbrs	r22, 0
 46a:	1b c0       	rjmp	.+54     	; 0x4a2 <__floatsisf+0x6c>
 46c:	6f 5f       	subi	r22, 0xFF	; 255
 46e:	7f 4f       	sbci	r23, 0xFF	; 255
 470:	8f 4f       	sbci	r24, 0xFF	; 255
 472:	9f 4f       	sbci	r25, 0xFF	; 255
 474:	16 c0       	rjmp	.+44     	; 0x4a2 <__floatsisf+0x6c>
 476:	88 23       	and	r24, r24
 478:	11 f0       	breq	.+4      	; 0x47e <__floatsisf+0x48>
 47a:	96 e9       	ldi	r25, 0x96	; 150
 47c:	11 c0       	rjmp	.+34     	; 0x4a0 <__floatsisf+0x6a>
 47e:	77 23       	and	r23, r23
 480:	21 f0       	breq	.+8      	; 0x48a <__floatsisf+0x54>
 482:	9e e8       	ldi	r25, 0x8E	; 142
 484:	87 2f       	mov	r24, r23
 486:	76 2f       	mov	r23, r22
 488:	05 c0       	rjmp	.+10     	; 0x494 <__floatsisf+0x5e>
 48a:	66 23       	and	r22, r22
 48c:	71 f0       	breq	.+28     	; 0x4aa <__floatsisf+0x74>
 48e:	96 e8       	ldi	r25, 0x86	; 134
 490:	86 2f       	mov	r24, r22
 492:	70 e0       	ldi	r23, 0x00	; 0
 494:	60 e0       	ldi	r22, 0x00	; 0
 496:	2a f0       	brmi	.+10     	; 0x4a2 <__floatsisf+0x6c>
 498:	9a 95       	dec	r25
 49a:	66 0f       	add	r22, r22
 49c:	77 1f       	adc	r23, r23
 49e:	88 1f       	adc	r24, r24
 4a0:	da f7       	brpl	.-10     	; 0x498 <__floatsisf+0x62>
 4a2:	88 0f       	add	r24, r24
 4a4:	96 95       	lsr	r25
 4a6:	87 95       	ror	r24
 4a8:	97 f9       	bld	r25, 7
 4aa:	08 95       	ret

000004ac <__fp_cmp>:
 4ac:	99 0f       	add	r25, r25
 4ae:	00 08       	sbc	r0, r0
 4b0:	55 0f       	add	r21, r21
 4b2:	aa 0b       	sbc	r26, r26
 4b4:	e0 e8       	ldi	r30, 0x80	; 128
 4b6:	fe ef       	ldi	r31, 0xFE	; 254
 4b8:	16 16       	cp	r1, r22
 4ba:	17 06       	cpc	r1, r23
 4bc:	e8 07       	cpc	r30, r24
 4be:	f9 07       	cpc	r31, r25
 4c0:	c0 f0       	brcs	.+48     	; 0x4f2 <__fp_cmp+0x46>
 4c2:	12 16       	cp	r1, r18
 4c4:	13 06       	cpc	r1, r19
 4c6:	e4 07       	cpc	r30, r20
 4c8:	f5 07       	cpc	r31, r21
 4ca:	98 f0       	brcs	.+38     	; 0x4f2 <__fp_cmp+0x46>
 4cc:	62 1b       	sub	r22, r18
 4ce:	73 0b       	sbc	r23, r19
 4d0:	84 0b       	sbc	r24, r20
 4d2:	95 0b       	sbc	r25, r21
 4d4:	39 f4       	brne	.+14     	; 0x4e4 <__fp_cmp+0x38>
 4d6:	0a 26       	eor	r0, r26
 4d8:	61 f0       	breq	.+24     	; 0x4f2 <__fp_cmp+0x46>
 4da:	23 2b       	or	r18, r19
 4dc:	24 2b       	or	r18, r20
 4de:	25 2b       	or	r18, r21
 4e0:	21 f4       	brne	.+8      	; 0x4ea <__fp_cmp+0x3e>
 4e2:	08 95       	ret
 4e4:	0a 26       	eor	r0, r26
 4e6:	09 f4       	brne	.+2      	; 0x4ea <__fp_cmp+0x3e>
 4e8:	a1 40       	sbci	r26, 0x01	; 1
 4ea:	a6 95       	lsr	r26
 4ec:	8f ef       	ldi	r24, 0xFF	; 255
 4ee:	81 1d       	adc	r24, r1
 4f0:	81 1d       	adc	r24, r1
 4f2:	08 95       	ret

000004f4 <__gesf2>:
 4f4:	0e 94 56 02 	call	0x4ac	; 0x4ac <__fp_cmp>
 4f8:	08 f4       	brcc	.+2      	; 0x4fc <__gesf2+0x8>
 4fa:	8f ef       	ldi	r24, 0xFF	; 255
 4fc:	08 95       	ret

000004fe <__mulsf3>:
 4fe:	0e 94 92 02 	call	0x524	; 0x524 <__mulsf3x>
 502:	0c 94 03 03 	jmp	0x606	; 0x606 <__fp_round>
 506:	0e 94 f5 02 	call	0x5ea	; 0x5ea <__fp_pscA>
 50a:	38 f0       	brcs	.+14     	; 0x51a <__mulsf3+0x1c>
 50c:	0e 94 fc 02 	call	0x5f8	; 0x5f8 <__fp_pscB>
 510:	20 f0       	brcs	.+8      	; 0x51a <__mulsf3+0x1c>
 512:	95 23       	and	r25, r21
 514:	11 f0       	breq	.+4      	; 0x51a <__mulsf3+0x1c>
 516:	0c 94 ec 02 	jmp	0x5d8	; 0x5d8 <__fp_inf>
 51a:	0c 94 f2 02 	jmp	0x5e4	; 0x5e4 <__fp_nan>
 51e:	11 24       	eor	r1, r1
 520:	0c 94 37 03 	jmp	0x66e	; 0x66e <__fp_szero>

00000524 <__mulsf3x>:
 524:	0e 94 14 03 	call	0x628	; 0x628 <__fp_split3>
 528:	70 f3       	brcs	.-36     	; 0x506 <__mulsf3+0x8>

0000052a <__mulsf3_pse>:
 52a:	95 9f       	mul	r25, r21
 52c:	c1 f3       	breq	.-16     	; 0x51e <__mulsf3+0x20>
 52e:	95 0f       	add	r25, r21
 530:	50 e0       	ldi	r21, 0x00	; 0
 532:	55 1f       	adc	r21, r21
 534:	62 9f       	mul	r22, r18
 536:	f0 01       	movw	r30, r0
 538:	72 9f       	mul	r23, r18
 53a:	bb 27       	eor	r27, r27
 53c:	f0 0d       	add	r31, r0
 53e:	b1 1d       	adc	r27, r1
 540:	63 9f       	mul	r22, r19
 542:	aa 27       	eor	r26, r26
 544:	f0 0d       	add	r31, r0
 546:	b1 1d       	adc	r27, r1
 548:	aa 1f       	adc	r26, r26
 54a:	64 9f       	mul	r22, r20
 54c:	66 27       	eor	r22, r22
 54e:	b0 0d       	add	r27, r0
 550:	a1 1d       	adc	r26, r1
 552:	66 1f       	adc	r22, r22
 554:	82 9f       	mul	r24, r18
 556:	22 27       	eor	r18, r18
 558:	b0 0d       	add	r27, r0
 55a:	a1 1d       	adc	r26, r1
 55c:	62 1f       	adc	r22, r18
 55e:	73 9f       	mul	r23, r19
 560:	b0 0d       	add	r27, r0
 562:	a1 1d       	adc	r26, r1
 564:	62 1f       	adc	r22, r18
 566:	83 9f       	mul	r24, r19
 568:	a0 0d       	add	r26, r0
 56a:	61 1d       	adc	r22, r1
 56c:	22 1f       	adc	r18, r18
 56e:	74 9f       	mul	r23, r20
 570:	33 27       	eor	r19, r19
 572:	a0 0d       	add	r26, r0
 574:	61 1d       	adc	r22, r1
 576:	23 1f       	adc	r18, r19
 578:	84 9f       	mul	r24, r20
 57a:	60 0d       	add	r22, r0
 57c:	21 1d       	adc	r18, r1
 57e:	82 2f       	mov	r24, r18
 580:	76 2f       	mov	r23, r22
 582:	6a 2f       	mov	r22, r26
 584:	11 24       	eor	r1, r1
 586:	9f 57       	subi	r25, 0x7F	; 127
 588:	50 40       	sbci	r21, 0x00	; 0
 58a:	9a f0       	brmi	.+38     	; 0x5b2 <__mulsf3_pse+0x88>
 58c:	f1 f0       	breq	.+60     	; 0x5ca <__mulsf3_pse+0xa0>
 58e:	88 23       	and	r24, r24
 590:	4a f0       	brmi	.+18     	; 0x5a4 <__mulsf3_pse+0x7a>
 592:	ee 0f       	add	r30, r30
 594:	ff 1f       	adc	r31, r31
 596:	bb 1f       	adc	r27, r27
 598:	66 1f       	adc	r22, r22
 59a:	77 1f       	adc	r23, r23
 59c:	88 1f       	adc	r24, r24
 59e:	91 50       	subi	r25, 0x01	; 1
 5a0:	50 40       	sbci	r21, 0x00	; 0
 5a2:	a9 f7       	brne	.-22     	; 0x58e <__mulsf3_pse+0x64>
 5a4:	9e 3f       	cpi	r25, 0xFE	; 254
 5a6:	51 05       	cpc	r21, r1
 5a8:	80 f0       	brcs	.+32     	; 0x5ca <__mulsf3_pse+0xa0>
 5aa:	0c 94 ec 02 	jmp	0x5d8	; 0x5d8 <__fp_inf>
 5ae:	0c 94 37 03 	jmp	0x66e	; 0x66e <__fp_szero>
 5b2:	5f 3f       	cpi	r21, 0xFF	; 255
 5b4:	e4 f3       	brlt	.-8      	; 0x5ae <__mulsf3_pse+0x84>
 5b6:	98 3e       	cpi	r25, 0xE8	; 232
 5b8:	d4 f3       	brlt	.-12     	; 0x5ae <__mulsf3_pse+0x84>
 5ba:	86 95       	lsr	r24
 5bc:	77 95       	ror	r23
 5be:	67 95       	ror	r22
 5c0:	b7 95       	ror	r27
 5c2:	f7 95       	ror	r31
 5c4:	e7 95       	ror	r30
 5c6:	9f 5f       	subi	r25, 0xFF	; 255
 5c8:	c1 f7       	brne	.-16     	; 0x5ba <__mulsf3_pse+0x90>
 5ca:	fe 2b       	or	r31, r30
 5cc:	88 0f       	add	r24, r24
 5ce:	91 1d       	adc	r25, r1
 5d0:	96 95       	lsr	r25
 5d2:	87 95       	ror	r24
 5d4:	97 f9       	bld	r25, 7
 5d6:	08 95       	ret

000005d8 <__fp_inf>:
 5d8:	97 f9       	bld	r25, 7
 5da:	9f 67       	ori	r25, 0x7F	; 127
 5dc:	80 e8       	ldi	r24, 0x80	; 128
 5de:	70 e0       	ldi	r23, 0x00	; 0
 5e0:	60 e0       	ldi	r22, 0x00	; 0
 5e2:	08 95       	ret

000005e4 <__fp_nan>:
 5e4:	9f ef       	ldi	r25, 0xFF	; 255
 5e6:	80 ec       	ldi	r24, 0xC0	; 192
 5e8:	08 95       	ret

000005ea <__fp_pscA>:
 5ea:	00 24       	eor	r0, r0
 5ec:	0a 94       	dec	r0
 5ee:	16 16       	cp	r1, r22
 5f0:	17 06       	cpc	r1, r23
 5f2:	18 06       	cpc	r1, r24
 5f4:	09 06       	cpc	r0, r25
 5f6:	08 95       	ret

000005f8 <__fp_pscB>:
 5f8:	00 24       	eor	r0, r0
 5fa:	0a 94       	dec	r0
 5fc:	12 16       	cp	r1, r18
 5fe:	13 06       	cpc	r1, r19
 600:	14 06       	cpc	r1, r20
 602:	05 06       	cpc	r0, r21
 604:	08 95       	ret

00000606 <__fp_round>:
 606:	09 2e       	mov	r0, r25
 608:	03 94       	inc	r0
 60a:	00 0c       	add	r0, r0
 60c:	11 f4       	brne	.+4      	; 0x612 <__fp_round+0xc>
 60e:	88 23       	and	r24, r24
 610:	52 f0       	brmi	.+20     	; 0x626 <__fp_round+0x20>
 612:	bb 0f       	add	r27, r27
 614:	40 f4       	brcc	.+16     	; 0x626 <__fp_round+0x20>
 616:	bf 2b       	or	r27, r31
 618:	11 f4       	brne	.+4      	; 0x61e <__fp_round+0x18>
 61a:	60 ff       	sbrs	r22, 0
 61c:	04 c0       	rjmp	.+8      	; 0x626 <__fp_round+0x20>
 61e:	6f 5f       	subi	r22, 0xFF	; 255
 620:	7f 4f       	sbci	r23, 0xFF	; 255
 622:	8f 4f       	sbci	r24, 0xFF	; 255
 624:	9f 4f       	sbci	r25, 0xFF	; 255
 626:	08 95       	ret

00000628 <__fp_split3>:
 628:	57 fd       	sbrc	r21, 7
 62a:	90 58       	subi	r25, 0x80	; 128
 62c:	44 0f       	add	r20, r20
 62e:	55 1f       	adc	r21, r21
 630:	59 f0       	breq	.+22     	; 0x648 <__fp_splitA+0x10>
 632:	5f 3f       	cpi	r21, 0xFF	; 255
 634:	71 f0       	breq	.+28     	; 0x652 <__fp_splitA+0x1a>
 636:	47 95       	ror	r20

00000638 <__fp_splitA>:
 638:	88 0f       	add	r24, r24
 63a:	97 fb       	bst	r25, 7
 63c:	99 1f       	adc	r25, r25
 63e:	61 f0       	breq	.+24     	; 0x658 <__fp_splitA+0x20>
 640:	9f 3f       	cpi	r25, 0xFF	; 255
 642:	79 f0       	breq	.+30     	; 0x662 <__fp_splitA+0x2a>
 644:	87 95       	ror	r24
 646:	08 95       	ret
 648:	12 16       	cp	r1, r18
 64a:	13 06       	cpc	r1, r19
 64c:	14 06       	cpc	r1, r20
 64e:	55 1f       	adc	r21, r21
 650:	f2 cf       	rjmp	.-28     	; 0x636 <__fp_split3+0xe>
 652:	46 95       	lsr	r20
 654:	f1 df       	rcall	.-30     	; 0x638 <__fp_splitA>
 656:	08 c0       	rjmp	.+16     	; 0x668 <__fp_splitA+0x30>
 658:	16 16       	cp	r1, r22
 65a:	17 06       	cpc	r1, r23
 65c:	18 06       	cpc	r1, r24
 65e:	99 1f       	adc	r25, r25
 660:	f1 cf       	rjmp	.-30     	; 0x644 <__fp_splitA+0xc>
 662:	86 95       	lsr	r24
 664:	71 05       	cpc	r23, r1
 666:	61 05       	cpc	r22, r1
 668:	08 94       	sec
 66a:	08 95       	ret

0000066c <__fp_zero>:
 66c:	e8 94       	clt

0000066e <__fp_szero>:
 66e:	bb 27       	eor	r27, r27
 670:	66 27       	eor	r22, r22
 672:	77 27       	eor	r23, r23
 674:	cb 01       	movw	r24, r22
 676:	97 f9       	bld	r25, 7
 678:	08 95       	ret

0000067a <__divmodhi4>:
 67a:	97 fb       	bst	r25, 7
 67c:	07 2e       	mov	r0, r23
 67e:	16 f4       	brtc	.+4      	; 0x684 <__divmodhi4+0xa>
 680:	00 94       	com	r0
 682:	07 d0       	rcall	.+14     	; 0x692 <__divmodhi4_neg1>
 684:	77 fd       	sbrc	r23, 7
 686:	09 d0       	rcall	.+18     	; 0x69a <__divmodhi4_neg2>
 688:	0e 94 51 03 	call	0x6a2	; 0x6a2 <__udivmodhi4>
 68c:	07 fc       	sbrc	r0, 7
 68e:	05 d0       	rcall	.+10     	; 0x69a <__divmodhi4_neg2>
 690:	3e f4       	brtc	.+14     	; 0x6a0 <__divmodhi4_exit>

00000692 <__divmodhi4_neg1>:
 692:	90 95       	com	r25
 694:	81 95       	neg	r24
 696:	9f 4f       	sbci	r25, 0xFF	; 255
 698:	08 95       	ret

0000069a <__divmodhi4_neg2>:
 69a:	70 95       	com	r23
 69c:	61 95       	neg	r22
 69e:	7f 4f       	sbci	r23, 0xFF	; 255

000006a0 <__divmodhi4_exit>:
 6a0:	08 95       	ret

000006a2 <__udivmodhi4>:
 6a2:	aa 1b       	sub	r26, r26
 6a4:	bb 1b       	sub	r27, r27
 6a6:	51 e1       	ldi	r21, 0x11	; 17
 6a8:	07 c0       	rjmp	.+14     	; 0x6b8 <__udivmodhi4_ep>

000006aa <__udivmodhi4_loop>:
 6aa:	aa 1f       	adc	r26, r26
 6ac:	bb 1f       	adc	r27, r27
 6ae:	a6 17       	cp	r26, r22
 6b0:	b7 07       	cpc	r27, r23
 6b2:	10 f0       	brcs	.+4      	; 0x6b8 <__udivmodhi4_ep>
 6b4:	a6 1b       	sub	r26, r22
 6b6:	b7 0b       	sbc	r27, r23

000006b8 <__udivmodhi4_ep>:
 6b8:	88 1f       	adc	r24, r24
 6ba:	99 1f       	adc	r25, r25
 6bc:	5a 95       	dec	r21
 6be:	a9 f7       	brne	.-22     	; 0x6aa <__udivmodhi4_loop>
 6c0:	80 95       	com	r24
 6c2:	90 95       	com	r25
 6c4:	bc 01       	movw	r22, r24
 6c6:	cd 01       	movw	r24, r26
 6c8:	08 95       	ret

000006ca <_exit>:
 6ca:	f8 94       	cli

000006cc <__stop_program>:
 6cc:	ff cf       	rjmp	.-2      	; 0x6cc <__stop_program>
