// Generated by CIRCT firtool-1.62.1
module Core(
  input         clock,
                reset,
  output [31:0] io_instr,
                io_pc,
                io_result
);

  wire [31:0]      _csr_io_csr_r_data;
  wire [31:0]      _csr_io_csr_pc;
  wire [31:0]      _mem_mem_rdata;
  wire [31:0]      _instr_fetch_instr;
  wire [31:0]      _regfile_io_rdata1;
  wire [31:0]      _regfile_io_rdata2;
  wire [31:0]      _exu_io_result;
  wire [31:0]      _exu_io_csr_result;
  wire [4:0]       _idu_io_rs1;
  wire [4:0]       _idu_io_rs2;
  wire [4:0]       _idu_io_rd;
  wire [31:0]      _idu_io_imm;
  wire             _idu_io_rf_wen;
  wire [2:0]       _idu_io_rf_wdata_sel;
  wire [2:0]       _idu_io_alu_op1_sel;
  wire [2:0]       _idu_io_alu_op2_sel;
  wire [4:0]       _idu_io_alu_op;
  wire [1:0]       _idu_io_jump_op;
  wire             _idu_io_mem_wen;
  wire             _idu_io_mem_ren;
  wire [2:0]       _idu_io_load_store_range;
  wire [1:0]       _idu_io_csr_r_w_ctrl;
  wire [11:0]      _idu_io_csr_r_w_addr;
  wire [2:0]       _idu_io_csr_alu_op;
  wire [31:0]      _ifu_io_pc;
  wire [31:0]      _ifu_io_snpc;
  wire             branch_en =
    _idu_io_jump_op == 2'h2 & _exu_io_result == 32'h0
    & (_idu_io_alu_op == 5'h4 | _idu_io_alu_op == 5'hB | _idu_io_alu_op == 5'hC
       | _idu_io_alu_op == 5'hE | _idu_io_alu_op == 5'hF | _idu_io_alu_op == 5'h11);
  wire [3:0][31:0] _GEN =
    {{_csr_io_csr_pc},
     {branch_en ? _ifu_io_pc + _idu_io_imm : _ifu_io_pc},
     {_exu_io_result},
     {_ifu_io_pc}};
  wire             _mem_io_mem_wmask_T = _idu_io_load_store_range == 3'h1;
  wire             _mem_io_mem_wmask_T_3 = _idu_io_load_store_range == 3'h2;
  wire             _mem_io_mem_wmask_T_1 = _idu_io_load_store_range == 3'h3;
  wire [7:0][31:0] _GEN_0 =
    {{32'h0},
     {32'h0},
     {{{24{_mem_mem_rdata[7]}}, _mem_mem_rdata[7:0]}},
     {{{16{_mem_mem_rdata[15]}}, _mem_mem_rdata[15:0]}},
     {{16'h0, _mem_mem_rdata[15:0]}},
     {{24'h0, _mem_mem_rdata[7:0]}},
     {_mem_mem_rdata},
     {32'h0}};
  wire             _exu_io_val1_T = _idu_io_alu_op1_sel == 3'h0;
  wire [31:0]      io_result_0 =
    _exu_io_val1_T | _idu_io_alu_op1_sel == 3'h1
      ? _regfile_io_rdata1
      : _idu_io_alu_op1_sel == 3'h2 ? _ifu_io_pc : 32'h0;
  IFU ifu (
    .clock      (clock),
    .reset      (reset),
    .io_alu_pc  (_GEN[_idu_io_jump_op]),
    .io_jump_en (_idu_io_jump_op == 2'h1 | (&_idu_io_jump_op) | branch_en),
    .io_pc      (_ifu_io_pc),
    .io_snpc    (_ifu_io_snpc)
  );
  IDU idu (
    .io_instr            (_instr_fetch_instr),
    .io_rs1              (_idu_io_rs1),
    .io_rs2              (_idu_io_rs2),
    .io_rd               (_idu_io_rd),
    .io_imm              (_idu_io_imm),
    .io_rf_wen           (_idu_io_rf_wen),
    .io_rf_wdata_sel     (_idu_io_rf_wdata_sel),
    .io_alu_op1_sel      (_idu_io_alu_op1_sel),
    .io_alu_op2_sel      (_idu_io_alu_op2_sel),
    .io_alu_op           (_idu_io_alu_op),
    .io_jump_op          (_idu_io_jump_op),
    .io_mem_wen          (_idu_io_mem_wen),
    .io_mem_ren          (_idu_io_mem_ren),
    .io_load_store_range (_idu_io_load_store_range),
    .io_csr_r_w_ctrl     (_idu_io_csr_r_w_ctrl),
    .io_csr_r_w_addr     (_idu_io_csr_r_w_addr),
    .io_csr_alu_op       (_idu_io_csr_alu_op)
  );
  EXU exu (
    .io_alu_op     (_idu_io_alu_op),
    .io_val1       (io_result_0),
    .io_val2
      (_idu_io_alu_op2_sel == 3'h5 | _idu_io_alu_op2_sel == 3'h0
         ? _regfile_io_rdata2
         : _idu_io_alu_op2_sel == 3'h1 | _idu_io_alu_op2_sel == 3'h2
           | _idu_io_alu_op2_sel == 3'h3 | _idu_io_alu_op2_sel == 3'h4
             ? _idu_io_imm
             : _idu_io_alu_op2_sel == 3'h6 ? _csr_io_csr_r_data : 32'h0),
    .io_result     (_exu_io_result),
    .io_csr_alu_op (_idu_io_csr_alu_op),
    .io_csr_result (_exu_io_csr_result)
  );
  RegFile regfile (
    .clock     (clock),
    .io_wdata
      (_idu_io_rf_wdata_sel == 3'h1
         ? _exu_io_result
         : _idu_io_rf_wdata_sel == 3'h2
             ? _ifu_io_snpc
             : _idu_io_rf_wdata_sel == 3'h3 ? _GEN_0[_idu_io_load_store_range] : 32'h0),
    .io_waddr  (_idu_io_rd[3:0]),
    .io_wen    (_idu_io_rf_wen),
    .io_raddr1 (_exu_io_val1_T ? 4'h0 : _idu_io_rs1[3:0]),
    .io_raddr2 (_idu_io_rs2[3:0]),
    .io_rdata1 (_regfile_io_rdata1),
    .io_rdata2 (_regfile_io_rdata2)
  );
  get_instruction get_instruction (
    .instr (_instr_fetch_instr)
  );
  instr_fetch instr_fetch (
    .pc    (_ifu_io_pc),
    .reset (reset),
    .instr (_instr_fetch_instr)
  );
  MEM #(
    .DATA_WIDTH(32)
  ) mem (
    .clk       (clock),
    .mem_ren   (_idu_io_mem_ren),
    .mem_wen   (_idu_io_mem_wen),
    .mem_waddr (_exu_io_result),
    .mem_wdata
      (_mem_io_mem_wmask_T
         ? _regfile_io_rdata2
         : _mem_io_mem_wmask_T_1
             ? {16'h0, _regfile_io_rdata2[15:0]}
             : _mem_io_mem_wmask_T_3 ? {24'h0, _regfile_io_rdata2[7:0]} : 32'h0),
    .mem_rdata (_mem_mem_rdata),
    .mem_raddr (_exu_io_result),
    .mem_wmask
      ({4'h0,
        _mem_io_mem_wmask_T
          ? 4'hF
          : {2'h0, _mem_io_mem_wmask_T_1 ? 2'h3 : {1'h0, _mem_io_mem_wmask_T_3}}})
  );
  CSRs csr (
    .clock           (clock),
    .reset           (reset),
    .io_pc           (_ifu_io_pc),
    .io_csr_w_data   (_exu_io_csr_result),
    .io_csr_addr     (_idu_io_csr_r_w_addr),
    .io_csr_r_w_ctrl (_idu_io_csr_r_w_ctrl),
    .io_csr_r_data   (_csr_io_csr_r_data),
    .io_csr_pc       (_csr_io_csr_pc)
  );
  assign io_instr = _instr_fetch_instr;
  assign io_pc = _ifu_io_pc;
  assign io_result = io_result_0;
endmodule

