TimeQuest Timing Analyzer report for Processeur
Thu Feb 04 15:01:55 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[3]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'KEY[3]'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Minimum Pulse Width: 'KEY[3]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'KEY[3]'
 27. Fast Model Setup: 'CLOCK_50'
 28. Fast Model Hold: 'KEY[3]'
 29. Fast Model Hold: 'CLOCK_50'
 30. Fast Model Minimum Pulse Width: 'KEY[3]'
 31. Fast Model Minimum Pulse Width: 'CLOCK_50'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Processeur                                                         ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
; KEY[3]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[3] }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 138.26 MHz ; 138.26 MHz      ; KEY[3]     ;      ;
; 229.73 MHz ; 229.73 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; KEY[3]   ; -6.233 ; -328.354      ;
; CLOCK_50 ; -3.353 ; -117.020      ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; KEY[3]   ; 0.391 ; 0.000         ;
; CLOCK_50 ; 0.531 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; KEY[3]   ; -2.000 ; -245.222           ;
; CLOCK_50 ; -1.380 ; -59.380            ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[3]'                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -6.233 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.061     ; 7.208      ;
; -6.233 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.061     ; 7.208      ;
; -6.233 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.061     ; 7.208      ;
; -6.233 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.061     ; 7.208      ;
; -6.233 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.061     ; 7.208      ;
; -6.233 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.061     ; 7.208      ;
; -6.233 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.061     ; 7.208      ;
; -6.233 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.061     ; 7.208      ;
; -6.233 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.061     ; 7.208      ;
; -6.221 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 7.190      ;
; -6.221 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 7.190      ;
; -6.221 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 7.190      ;
; -6.221 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 7.190      ;
; -6.221 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 7.190      ;
; -6.221 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 7.190      ;
; -6.221 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 7.190      ;
; -6.221 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 7.190      ;
; -6.221 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 7.190      ;
; -6.210 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.056     ; 7.190      ;
; -6.210 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.056     ; 7.190      ;
; -6.210 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.056     ; 7.190      ;
; -6.210 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.056     ; 7.190      ;
; -6.210 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.056     ; 7.190      ;
; -6.210 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.056     ; 7.190      ;
; -6.210 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.056     ; 7.190      ;
; -6.210 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.056     ; 7.190      ;
; -6.210 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.056     ; 7.190      ;
; -6.096 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.077     ; 7.055      ;
; -6.096 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.077     ; 7.055      ;
; -6.096 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.077     ; 7.055      ;
; -6.096 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.077     ; 7.055      ;
; -6.096 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.077     ; 7.055      ;
; -6.096 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.077     ; 7.055      ;
; -6.096 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.077     ; 7.055      ;
; -6.096 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.077     ; 7.055      ;
; -6.096 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.077     ; 7.055      ;
; -6.011 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.054     ; 6.993      ;
; -6.011 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.054     ; 6.993      ;
; -6.011 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.054     ; 6.993      ;
; -6.011 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.054     ; 6.993      ;
; -6.011 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.054     ; 6.993      ;
; -6.011 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.054     ; 6.993      ;
; -6.011 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.054     ; 6.993      ;
; -6.011 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.054     ; 6.993      ;
; -6.011 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.054     ; 6.993      ;
; -5.972 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.066     ; 6.942      ;
; -5.972 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.066     ; 6.942      ;
; -5.972 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.066     ; 6.942      ;
; -5.972 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.066     ; 6.942      ;
; -5.972 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.066     ; 6.942      ;
; -5.972 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.066     ; 6.942      ;
; -5.972 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.066     ; 6.942      ;
; -5.972 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.066     ; 6.942      ;
; -5.972 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.066     ; 6.942      ;
; -5.966 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.076     ; 6.926      ;
; -5.966 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.076     ; 6.926      ;
; -5.966 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.076     ; 6.926      ;
; -5.966 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.076     ; 6.926      ;
; -5.966 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.076     ; 6.926      ;
; -5.966 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.076     ; 6.926      ;
; -5.966 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.076     ; 6.926      ;
; -5.966 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.076     ; 6.926      ;
; -5.966 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.076     ; 6.926      ;
; -5.902 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.065     ; 6.873      ;
; -5.902 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.065     ; 6.873      ;
; -5.902 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.065     ; 6.873      ;
; -5.902 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.065     ; 6.873      ;
; -5.902 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.065     ; 6.873      ;
; -5.902 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.065     ; 6.873      ;
; -5.902 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.065     ; 6.873      ;
; -5.902 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.065     ; 6.873      ;
; -5.902 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.065     ; 6.873      ;
; -5.882 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.057     ; 6.861      ;
; -5.882 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.057     ; 6.861      ;
; -5.882 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.057     ; 6.861      ;
; -5.882 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.057     ; 6.861      ;
; -5.882 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.057     ; 6.861      ;
; -5.882 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.057     ; 6.861      ;
; -5.882 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.057     ; 6.861      ;
; -5.882 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.057     ; 6.861      ;
; -5.882 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.057     ; 6.861      ;
; -5.852 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 6.826      ;
; -5.852 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 6.826      ;
; -5.852 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 6.826      ;
; -5.852 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 6.826      ;
; -5.852 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 6.826      ;
; -5.852 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 6.826      ;
; -5.852 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 6.826      ;
; -5.852 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 6.826      ;
; -5.852 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 6.826      ;
; -5.830 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.088     ; 6.778      ;
; -5.830 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.088     ; 6.778      ;
; -5.830 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.088     ; 6.778      ;
; -5.830 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.088     ; 6.778      ;
; -5.830 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.088     ; 6.778      ;
; -5.830 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.088     ; 6.778      ;
; -5.830 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.088     ; 6.778      ;
; -5.830 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.088     ; 6.778      ;
; -5.830 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.088     ; 6.778      ;
; -5.673 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[7]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.055     ; 6.654      ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                           ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.353 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.389      ;
; -3.318 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.354      ;
; -3.263 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.301      ;
; -3.228 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.266      ;
; -3.047 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.083      ;
; -3.039 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.075      ;
; -3.033 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.071      ;
; -3.012 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.048      ;
; -3.004 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.040      ;
; -2.998 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.036      ;
; -2.970 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.008      ;
; -2.968 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.004      ;
; -2.935 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.973      ;
; -2.933 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.969      ;
; -2.897 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.933      ;
; -2.893 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.931      ;
; -2.885 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.923      ;
; -2.862 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.898      ;
; -2.858 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.896      ;
; -2.850 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.888      ;
; -2.848 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.884      ;
; -2.845 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.883      ;
; -2.813 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.851      ;
; -2.804 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.838      ;
; -2.788 ; CompteurM_Nbits:inst27|Cpt_int[14] ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.824      ;
; -2.778 ; CompteurM_Nbits:inst27|Cpt_int[7]  ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.812      ;
; -2.755 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.791      ;
; -2.747 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.785      ;
; -2.742 ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.778      ;
; -2.720 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.756      ;
; -2.716 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.754      ;
; -2.714 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.750      ;
; -2.712 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.750      ;
; -2.706 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.742      ;
; -2.695 ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CompteurM_Nbits:inst26|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.733      ;
; -2.690 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.724      ;
; -2.688 ; CompteurM_Nbits:inst27|Cpt_int[7]  ; CompteurM_Nbits:inst27|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.724      ;
; -2.683 ; CompteurM_Nbits:inst27|Cpt_int[12] ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.717      ;
; -2.665 ; CompteurM_Nbits:inst27|Cpt_int[10] ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.701      ;
; -2.661 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.701      ;
; -2.660 ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CompteurM_Nbits:inst26|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.698      ;
; -2.659 ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.693      ;
; -2.656 ; CompteurM_Nbits:inst27|Cpt_int[14] ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.694      ;
; -2.643 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.681      ;
; -2.626 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.666      ;
; -2.610 ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.648      ;
; -2.608 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.646      ;
; -2.604 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 3.643      ;
; -2.600 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.636      ;
; -2.598 ; CompteurM_Nbits:inst26|Cpt_int[26] ; CompteurM_Nbits:inst26|Cpt_int[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.632      ;
; -2.597 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.635      ;
; -2.594 ; CompteurM_Nbits:inst27|Cpt_int[8]  ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.630      ;
; -2.592 ; CompteurM_Nbits:inst27|Cpt_int[6]  ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.628      ;
; -2.588 ; CompteurM_Nbits:inst26|Cpt_int[4]  ; CompteurM_Nbits:inst26|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.626      ;
; -2.587 ; CompteurM_Nbits:inst27|Cpt_int[5]  ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.621      ;
; -2.574 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.612      ;
; -2.572 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 3.611      ;
; -2.569 ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CompteurM_Nbits:inst27|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.605      ;
; -2.566 ; CompteurM_Nbits:inst26|Cpt_int[24] ; CompteurM_Nbits:inst26|Cpt_int[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.600      ;
; -2.565 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.603      ;
; -2.561 ; CompteurM_Nbits:inst26|Cpt_int[26] ; CompteurM_Nbits:inst26|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.597      ;
; -2.551 ; CompteurM_Nbits:inst27|Cpt_int[12] ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.587      ;
; -2.536 ; CompteurM_Nbits:inst27|Cpt_int[9]  ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.572      ;
; -2.534 ; CompteurM_Nbits:inst27|Cpt_int[24] ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.572      ;
; -2.533 ; CompteurM_Nbits:inst27|Cpt_int[10] ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.571      ;
; -2.529 ; CompteurM_Nbits:inst26|Cpt_int[24] ; CompteurM_Nbits:inst26|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.565      ;
; -2.527 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 3.566      ;
; -2.526 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.564      ;
; -2.512 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.550      ;
; -2.507 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.543      ;
; -2.506 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.542      ;
; -2.506 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.542      ;
; -2.504 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.540      ;
; -2.502 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.538      ;
; -2.499 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.535      ;
; -2.498 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.532      ;
; -2.497 ; CompteurM_Nbits:inst27|Cpt_int[5]  ; CompteurM_Nbits:inst27|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.533      ;
; -2.495 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 3.534      ;
; -2.494 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.532      ;
; -2.490 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.524      ;
; -2.484 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.520      ;
; -2.482 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 3.521      ;
; -2.482 ; CompteurM_Nbits:inst26|Cpt_int[5]  ; CompteurM_Nbits:inst26|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.520      ;
; -2.481 ; CompteurM_Nbits:inst27|Cpt_int[6]  ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.515      ;
; -2.481 ; CompteurM_Nbits:inst27|Cpt_int[7]  ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.517      ;
; -2.474 ; CompteurM_Nbits:inst26|Cpt_int[23] ; CompteurM_Nbits:inst26|Cpt_int[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.508      ;
; -2.472 ; CompteurM_Nbits:inst27|Cpt_int[7]  ; CompteurM_Nbits:inst27|Cpt_int[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.506      ;
; -2.466 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.502      ;
; -2.464 ; CompteurM_Nbits:inst27|Cpt_int[7]  ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.498      ;
; -2.463 ; CompteurM_Nbits:inst27|Cpt_int[5]  ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.499      ;
; -2.462 ; CompteurM_Nbits:inst27|Cpt_int[8]  ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.500      ;
; -2.460 ; CompteurM_Nbits:inst27|Cpt_int[6]  ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.498      ;
; -2.458 ; CompteurM_Nbits:inst27|Cpt_int[7]  ; CompteurM_Nbits:inst27|Cpt_int[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.494      ;
; -2.455 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.493      ;
; -2.454 ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CompteurM_Nbits:inst26|Cpt_int[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 3.493      ;
; -2.453 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 3.492      ;
; -2.450 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 3.489      ;
; -2.447 ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CompteurM_Nbits:inst26|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.485      ;
; -2.447 ; CompteurM_Nbits:inst27|Cpt_int[14] ; CompteurM_Nbits:inst27|Cpt_int[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.483      ;
; -2.446 ; CompteurM_Nbits:inst27|Cpt_int[14] ; CompteurM_Nbits:inst27|Cpt_int[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.482      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[3]'                                                                                                                                                                                             ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|state.fetch                                                                      ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SCOMP2:inst31|RES_TEST                 ; SCOMP2:inst31|RES_TEST                                                                         ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.541 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|program_counter[6]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.807      ;
; 0.555 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_XOR                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.821      ;
; 0.557 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_load                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.823      ;
; 0.559 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_ROR                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.825      ;
; 0.690 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_LSR                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.956      ;
; 0.696 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_LSL                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.962      ;
; 0.697 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_IN                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.963      ;
; 0.698 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_Test_res                                                           ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.964      ;
; 0.762 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_LSR                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.011      ; 1.039      ;
; 0.767 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_LSL                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.011      ; 1.044      ;
; 0.767 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_IN                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.011      ; 1.044      ;
; 0.768 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_Test_res                                                           ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.011      ; 1.045      ;
; 0.775 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|program_counter[1]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 1.040      ;
; 0.778 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|program_counter[5]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 1.043      ;
; 0.779 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|program_counter[7]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 1.044      ;
; 0.780 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|program_counter[3]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 1.045      ;
; 0.790 ; SCOMP2:inst31|state.execute_store      ; SCOMP2:inst31|state.fetch                                                                      ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.056      ;
; 0.912 ; SCOMP2:inst31|register_AC[5]           ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg5  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.056      ; 1.202      ;
; 0.915 ; SCOMP2:inst31|register_AC[13]          ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg13 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.066      ; 1.215      ;
; 0.921 ; SCOMP2:inst31|register_AC[12]          ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg12 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.060      ; 1.215      ;
; 0.926 ; SCOMP2:inst31|register_AC[4]           ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg4  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.061      ; 1.221      ;
; 0.930 ; SCOMP2:inst31|register_AC[14]          ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg14 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.055      ; 1.219      ;
; 0.943 ; SCOMP2:inst31|instruction_register[11] ; SCOMP2:inst31|state.execute_Test_in                                                            ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.209      ;
; 0.975 ; SCOMP2:inst31|register_AC[0]           ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg0  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.086      ; 1.295      ;
; 0.976 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_LSL                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.242      ;
; 0.980 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_LSR                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.246      ;
; 0.987 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_store                                                              ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 1.251      ;
; 0.987 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_add                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 1.251      ;
; 0.993 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_IN                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.259      ;
; 0.999 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_JZ                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 1.263      ;
; 1.000 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_JNZ                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 1.264      ;
; 1.000 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_store                                                              ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 1.264      ;
; 1.000 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_add                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 1.264      ;
; 1.000 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_JNZ                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 1.264      ;
; 1.004 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_OUT                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 1.268      ;
; 1.005 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_OUT                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 1.269      ;
; 1.033 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_JZ                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 1.297      ;
; 1.048 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|program_counter[2]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 1.313      ;
; 1.050 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|program_counter[0]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 1.315      ;
; 1.053 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|program_counter[4]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 1.318      ;
; 1.078 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_Test_res                                                           ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.344      ;
; 1.079 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_AND                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.011     ; 1.334      ;
; 1.079 ; SCOMP2:inst31|register_AC[3]           ; SCOMP2:inst31|register_AC[3]                                                                   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.345      ;
; 1.081 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_Test_in                                                            ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.347      ;
; 1.083 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_OR                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.011     ; 1.338      ;
; 1.084 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_LDI                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.011     ; 1.339      ;
; 1.084 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_ADDI                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.011     ; 1.339      ;
; 1.084 ; SCOMP2:inst31|instruction_register[15] ; SCOMP2:inst31|state.execute_Test_in                                                            ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.350      ;
; 1.111 ; SCOMP2:inst31|state.execute_store      ; SCOMP2:inst31|state.execute_store2                                                             ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.377      ;
; 1.112 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_store                                                              ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.009      ; 1.387      ;
; 1.114 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_JZ                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.009      ; 1.389      ;
; 1.119 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_add                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.009      ; 1.394      ;
; 1.119 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_JNZ                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.009      ; 1.394      ;
; 1.120 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_OUT                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.009      ; 1.395      ;
; 1.138 ; SCOMP2:inst31|register_AC[6]           ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg6  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.062      ; 1.434      ;
; 1.156 ; SCOMP2:inst31|register_AC[10]          ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg10 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.064      ; 1.454      ;
; 1.159 ; SCOMP2:inst31|state.reset_pc           ; SCOMP2:inst31|program_counter[6]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.008     ; 1.417      ;
; 1.167 ; SCOMP2:inst31|state.decode             ; SCOMP2:inst31|state.execute_Test_in                                                            ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.010      ; 1.443      ;
; 1.182 ; SCOMP2:inst31|instruction_register[13] ; SCOMP2:inst31|state.execute_XOR                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.011     ; 1.437      ;
; 1.188 ; SCOMP2:inst31|register_AC[12]          ; SCOMP2:inst31|register_AC[12]                                                                  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.454      ;
; 1.194 ; SCOMP2:inst31|state.reset_pc           ; SCOMP2:inst31|program_counter[1]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.009     ; 1.451      ;
; 1.194 ; SCOMP2:inst31|state.reset_pc           ; SCOMP2:inst31|program_counter[2]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.009     ; 1.451      ;
; 1.196 ; SCOMP2:inst31|instruction_register[9]  ; SCOMP2:inst31|state.fetch                                                                      ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 1.460      ;
; 1.196 ; SCOMP2:inst31|state.reset_pc           ; SCOMP2:inst31|program_counter[0]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.009     ; 1.453      ;
; 1.197 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_OR                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.011     ; 1.452      ;
; 1.198 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_ROR                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.011     ; 1.453      ;
; 1.198 ; SCOMP2:inst31|state.reset_pc           ; SCOMP2:inst31|program_counter[5]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.009     ; 1.455      ;
; 1.198 ; SCOMP2:inst31|state.reset_pc           ; SCOMP2:inst31|program_counter[7]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.009     ; 1.455      ;
; 1.199 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_load                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.011     ; 1.454      ;
; 1.199 ; SCOMP2:inst31|state.reset_pc           ; SCOMP2:inst31|program_counter[3]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.009     ; 1.456      ;
; 1.199 ; SCOMP2:inst31|state.reset_pc           ; SCOMP2:inst31|program_counter[4]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.009     ; 1.456      ;
; 1.199 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_LDI                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.011     ; 1.454      ;
; 1.199 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_ADDI                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.011     ; 1.454      ;
; 1.200 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_AND                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.011     ; 1.455      ;
; 1.214 ; SCOMP2:inst31|register_AC[9]           ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg9  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.053      ; 1.501      ;
; 1.216 ; SCOMP2:inst31|register_AC[0]           ; SCOMP2:inst31|register_AC[0]                                                                   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.482      ;
; 1.216 ; SCOMP2:inst31|instruction_register[10] ; SCOMP2:inst31|state.execute_Test_in                                                            ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.482      ;
; 1.220 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_LDI                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.486      ;
; 1.225 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_ADDI                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.228 ; SCOMP2:inst31|register_AC[8]           ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg8  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.065      ; 1.527      ;
; 1.229 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_ROL                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 1.493      ;
; 1.229 ; SCOMP2:inst31|instruction_register[13] ; SCOMP2:inst31|state.execute_Test_res                                                           ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.495      ;
; 1.230 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_Test_in                                                            ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.496      ;
; 1.232 ; SCOMP2:inst31|instruction_register[13] ; SCOMP2:inst31|state.execute_Test_in                                                            ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.498      ;
; 1.237 ; SCOMP2:inst31|register_AC[2]           ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg2  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.067      ; 1.538      ;
; 1.240 ; SCOMP2:inst31|register_AC[11]          ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg11 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.076      ; 1.550      ;
; 1.241 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_jump                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 1.505      ;
; 1.244 ; SCOMP2:inst31|instruction_register[4]  ; SCOMP2:inst31|program_counter[4]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.012     ; 1.498      ;
; 1.249 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_AND                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.515      ;
; 1.251 ; SCOMP2:inst31|instruction_register[10] ; SCOMP2:inst31|state.execute_Test_res                                                           ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.517      ;
; 1.251 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_OR                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 1.517      ;
; 1.252 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_jump                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.009      ; 1.527      ;
; 1.265 ; SCOMP2:inst31|register_AC[7]           ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg7  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.054      ; 1.553      ;
; 1.266 ; SCOMP2:inst31|instruction_register[2]  ; SCOMP2:inst31|program_counter[2]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.012     ; 1.520      ;
; 1.269 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_ROL                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.009      ; 1.544      ;
; 1.287 ; SCOMP2:inst31|instruction_register[0]  ; SCOMP2:inst31|program_counter[0]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.012     ; 1.541      ;
; 1.309 ; SCOMP2:inst31|register_AC[3]           ; SCOMP2:inst31|sortie_Port[3]                                                                   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.014      ; 1.589      ;
; 1.325 ; SCOMP2:inst31|register_AC[0]           ; SCOMP2:inst31|sortie_Port[0]                                                                   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.013      ; 1.604      ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                           ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.531 ; CompteurM_Nbits:inst26|Cpt_int[28] ; CompteurM_Nbits:inst26|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; CompteurM_Nbits:inst27|Cpt_int[28] ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.795 ; CompteurM_Nbits:inst26|Cpt_int[12] ; CompteurM_Nbits:inst26|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; CompteurM_Nbits:inst26|Cpt_int[14] ; CompteurM_Nbits:inst26|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; CompteurM_Nbits:inst26|Cpt_int[18] ; CompteurM_Nbits:inst26|Cpt_int[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; CompteurM_Nbits:inst26|Cpt_int[7]  ; CompteurM_Nbits:inst26|Cpt_int[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; CompteurM_Nbits:inst27|Cpt_int[8]  ; CompteurM_Nbits:inst27|Cpt_int[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; CompteurM_Nbits:inst26|Cpt_int[9]  ; CompteurM_Nbits:inst26|Cpt_int[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; CompteurM_Nbits:inst27|Cpt_int[10] ; CompteurM_Nbits:inst27|Cpt_int[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; CompteurM_Nbits:inst26|Cpt_int[15] ; CompteurM_Nbits:inst26|Cpt_int[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; CompteurM_Nbits:inst27|Cpt_int[16] ; CompteurM_Nbits:inst27|Cpt_int[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; CompteurM_Nbits:inst26|Cpt_int[5]  ; CompteurM_Nbits:inst26|Cpt_int[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CompteurM_Nbits:inst26|Cpt_int[23] ; CompteurM_Nbits:inst26|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CompteurM_Nbits:inst26|Cpt_int[25] ; CompteurM_Nbits:inst26|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CompteurM_Nbits:inst26|Cpt_int[27] ; CompteurM_Nbits:inst26|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CompteurM_Nbits:inst27|Cpt_int[6]  ; CompteurM_Nbits:inst27|Cpt_int[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CompteurM_Nbits:inst27|Cpt_int[24] ; CompteurM_Nbits:inst27|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; CompteurM_Nbits:inst27|Cpt_int[26] ; CompteurM_Nbits:inst27|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.818 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.084      ;
; 0.828 ; CompteurM_Nbits:inst27|Cpt_int[18] ; CompteurM_Nbits:inst27|Cpt_int[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.094      ;
; 0.833 ; CompteurM_Nbits:inst26|Cpt_int[6]  ; CompteurM_Nbits:inst26|Cpt_int[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.099      ;
; 0.835 ; CompteurM_Nbits:inst26|Cpt_int[17] ; CompteurM_Nbits:inst26|Cpt_int[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; CompteurM_Nbits:inst26|Cpt_int[19] ; CompteurM_Nbits:inst26|Cpt_int[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; CompteurM_Nbits:inst27|Cpt_int[9]  ; CompteurM_Nbits:inst27|Cpt_int[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; CompteurM_Nbits:inst27|Cpt_int[27] ; CompteurM_Nbits:inst27|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.837 ; CompteurM_Nbits:inst26|Cpt_int[22] ; CompteurM_Nbits:inst26|Cpt_int[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; CompteurM_Nbits:inst26|Cpt_int[26] ; CompteurM_Nbits:inst26|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.842 ; CompteurM_Nbits:inst26|Cpt_int[4]  ; CompteurM_Nbits:inst26|Cpt_int[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; CompteurM_Nbits:inst27|Cpt_int[5]  ; CompteurM_Nbits:inst27|Cpt_int[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.109      ;
; 0.843 ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.109      ;
; 0.846 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.854 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.120      ;
; 1.178 ; CompteurM_Nbits:inst26|Cpt_int[14] ; CompteurM_Nbits:inst26|Cpt_int[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.444      ;
; 1.178 ; CompteurM_Nbits:inst26|Cpt_int[18] ; CompteurM_Nbits:inst26|Cpt_int[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.444      ;
; 1.184 ; CompteurM_Nbits:inst26|Cpt_int[8]  ; CompteurM_Nbits:inst26|Cpt_int[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.184 ; CompteurM_Nbits:inst27|Cpt_int[8]  ; CompteurM_Nbits:inst27|Cpt_int[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; CompteurM_Nbits:inst27|Cpt_int[10] ; CompteurM_Nbits:inst27|Cpt_int[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; CompteurM_Nbits:inst26|Cpt_int[27] ; CompteurM_Nbits:inst26|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; CompteurM_Nbits:inst27|Cpt_int[26] ; CompteurM_Nbits:inst27|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; CompteurM_Nbits:inst26|Cpt_int[25] ; CompteurM_Nbits:inst26|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.190 ; CompteurM_Nbits:inst27|Cpt_int[14] ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.456      ;
; 1.190 ; CompteurM_Nbits:inst27|Cpt_int[20] ; CompteurM_Nbits:inst27|Sgn_out     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.095     ; 1.361      ;
; 1.190 ; CompteurM_Nbits:inst26|Cpt_int[24] ; CompteurM_Nbits:inst26|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.456      ;
; 1.190 ; CompteurM_Nbits:inst27|Cpt_int[25] ; CompteurM_Nbits:inst27|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.456      ;
; 1.193 ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.201 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.467      ;
; 1.219 ; CompteurM_Nbits:inst26|Cpt_int[6]  ; CompteurM_Nbits:inst26|Cpt_int[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.485      ;
; 1.221 ; CompteurM_Nbits:inst27|Cpt_int[27] ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; CompteurM_Nbits:inst26|Cpt_int[17] ; CompteurM_Nbits:inst26|Cpt_int[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; CompteurM_Nbits:inst27|Cpt_int[9]  ; CompteurM_Nbits:inst27|Cpt_int[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.223 ; CompteurM_Nbits:inst26|Cpt_int[22] ; CompteurM_Nbits:inst26|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.489      ;
; 1.224 ; CompteurM_Nbits:inst26|Cpt_int[26] ; CompteurM_Nbits:inst26|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.228 ; CompteurM_Nbits:inst26|Cpt_int[4]  ; CompteurM_Nbits:inst26|Cpt_int[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; CompteurM_Nbits:inst27|Cpt_int[5]  ; CompteurM_Nbits:inst27|Cpt_int[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.229 ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CompteurM_Nbits:inst26|Cpt_int[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.495      ;
; 1.229 ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CompteurM_Nbits:inst27|Cpt_int[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.495      ;
; 1.232 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.240 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.506      ;
; 1.255 ; CompteurM_Nbits:inst26|Cpt_int[7]  ; CompteurM_Nbits:inst26|Cpt_int[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.521      ;
; 1.255 ; CompteurM_Nbits:inst27|Cpt_int[8]  ; CompteurM_Nbits:inst27|Cpt_int[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.521      ;
; 1.259 ; CompteurM_Nbits:inst27|Cpt_int[16] ; CompteurM_Nbits:inst27|Cpt_int[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.259 ; CompteurM_Nbits:inst26|Cpt_int[15] ; CompteurM_Nbits:inst26|Cpt_int[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; CompteurM_Nbits:inst26|Cpt_int[23] ; CompteurM_Nbits:inst26|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; CompteurM_Nbits:inst27|Cpt_int[24] ; CompteurM_Nbits:inst27|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; CompteurM_Nbits:inst27|Cpt_int[26] ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; CompteurM_Nbits:inst26|Cpt_int[25] ; CompteurM_Nbits:inst26|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.261 ; CompteurM_Nbits:inst27|Cpt_int[25] ; CompteurM_Nbits:inst27|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.527      ;
; 1.261 ; CompteurM_Nbits:inst26|Cpt_int[24] ; CompteurM_Nbits:inst26|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.527      ;
; 1.264 ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CompteurM_Nbits:inst26|Cpt_int[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.530      ;
; 1.272 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.538      ;
; 1.277 ; CompteurM_Nbits:inst27|Cpt_int[17] ; CompteurM_Nbits:inst27|Sgn_out     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.095     ; 1.448      ;
; 1.281 ; CompteurM_Nbits:inst26|Cpt_int[5]  ; CompteurM_Nbits:inst26|Cpt_int[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.290 ; CompteurM_Nbits:inst27|Cpt_int[19] ; CompteurM_Nbits:inst27|Sgn_out     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.095     ; 1.461      ;
; 1.292 ; CompteurM_Nbits:inst26|Cpt_int[17] ; CompteurM_Nbits:inst26|Cpt_int[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.292 ; CompteurM_Nbits:inst27|Cpt_int[9]  ; CompteurM_Nbits:inst27|Cpt_int[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.295 ; CompteurM_Nbits:inst26|Cpt_int[26] ; CompteurM_Nbits:inst26|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.300 ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CompteurM_Nbits:inst26|Cpt_int[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.566      ;
; 1.300 ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CompteurM_Nbits:inst27|Cpt_int[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.566      ;
; 1.303 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.311 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.577      ;
; 1.320 ; CompteurM_Nbits:inst26|Cpt_int[14] ; CompteurM_Nbits:inst26|Cpt_int[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.586      ;
; 1.322 ; CompteurM_Nbits:inst26|Cpt_int[12] ; CompteurM_Nbits:inst26|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.590      ;
; 1.326 ; CompteurM_Nbits:inst27|Cpt_int[8]  ; CompteurM_Nbits:inst27|Cpt_int[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; CompteurM_Nbits:inst26|Cpt_int[9]  ; CompteurM_Nbits:inst26|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.593      ;
; 1.328 ; CompteurM_Nbits:inst27|Cpt_int[22] ; CompteurM_Nbits:inst27|Cpt_int[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.594      ;
; 1.330 ; CompteurM_Nbits:inst26|Cpt_int[15] ; CompteurM_Nbits:inst26|Cpt_int[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; CompteurM_Nbits:inst27|Cpt_int[24] ; CompteurM_Nbits:inst27|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; CompteurM_Nbits:inst26|Cpt_int[23] ; CompteurM_Nbits:inst26|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; CompteurM_Nbits:inst26|Cpt_int[25] ; CompteurM_Nbits:inst26|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.332 ; CompteurM_Nbits:inst27|Cpt_int[25] ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.598      ;
; 1.332 ; CompteurM_Nbits:inst26|Cpt_int[24] ; CompteurM_Nbits:inst26|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.598      ;
; 1.334 ; CompteurM_Nbits:inst27|Cpt_int[25] ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.600      ;
; 1.335 ; CompteurM_Nbits:inst26|Cpt_int[8]  ; CompteurM_Nbits:inst26|Cpt_int[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.601      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[3]'                                                                                                                                         ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|RES_TEST                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|RES_TEST                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[0]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[0]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[10]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[10]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[11]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[11]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[12]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[12]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[13]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[13]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[14]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[14]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[15]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[15]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[1]                                                          ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Sgn_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Sgn_out     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[2]  ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; KEY[3]     ; 5.069 ; 5.069 ; Rise       ; KEY[3]          ;
;  KEY[2]   ; KEY[3]     ; 5.069 ; 5.069 ; Rise       ; KEY[3]          ;
; SW[*]     ; KEY[3]     ; 4.949 ; 4.949 ; Rise       ; KEY[3]          ;
;  SW[2]    ; KEY[3]     ; 1.067 ; 1.067 ; Rise       ; KEY[3]          ;
;  SW[3]    ; KEY[3]     ; 1.157 ; 1.157 ; Rise       ; KEY[3]          ;
;  SW[4]    ; KEY[3]     ; 0.949 ; 0.949 ; Rise       ; KEY[3]          ;
;  SW[5]    ; KEY[3]     ; 1.190 ; 1.190 ; Rise       ; KEY[3]          ;
;  SW[6]    ; KEY[3]     ; 0.852 ; 0.852 ; Rise       ; KEY[3]          ;
;  SW[7]    ; KEY[3]     ; 1.550 ; 1.550 ; Rise       ; KEY[3]          ;
;  SW[8]    ; KEY[3]     ; 2.371 ; 2.371 ; Rise       ; KEY[3]          ;
;  SW[9]    ; KEY[3]     ; 1.936 ; 1.936 ; Rise       ; KEY[3]          ;
;  SW[10]   ; KEY[3]     ; 0.754 ; 0.754 ; Rise       ; KEY[3]          ;
;  SW[11]   ; KEY[3]     ; 0.949 ; 0.949 ; Rise       ; KEY[3]          ;
;  SW[12]   ; KEY[3]     ; 0.409 ; 0.409 ; Rise       ; KEY[3]          ;
;  SW[13]   ; KEY[3]     ; 4.353 ; 4.353 ; Rise       ; KEY[3]          ;
;  SW[14]   ; KEY[3]     ; 4.782 ; 4.782 ; Rise       ; KEY[3]          ;
;  SW[15]   ; KEY[3]     ; 4.820 ; 4.820 ; Rise       ; KEY[3]          ;
;  SW[16]   ; KEY[3]     ; 4.175 ; 4.175 ; Rise       ; KEY[3]          ;
;  SW[17]   ; KEY[3]     ; 4.949 ; 4.949 ; Rise       ; KEY[3]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[3]     ; -2.841 ; -2.841 ; Rise       ; KEY[3]          ;
;  KEY[2]   ; KEY[3]     ; -2.841 ; -2.841 ; Rise       ; KEY[3]          ;
; SW[*]     ; KEY[3]     ; 1.266  ; 1.266  ; Rise       ; KEY[3]          ;
;  SW[2]    ; KEY[3]     ; -0.382 ; -0.382 ; Rise       ; KEY[3]          ;
;  SW[3]    ; KEY[3]     ; 0.188  ; 0.188  ; Rise       ; KEY[3]          ;
;  SW[4]    ; KEY[3]     ; 0.606  ; 0.606  ; Rise       ; KEY[3]          ;
;  SW[5]    ; KEY[3]     ; 1.266  ; 1.266  ; Rise       ; KEY[3]          ;
;  SW[6]    ; KEY[3]     ; -0.179 ; -0.179 ; Rise       ; KEY[3]          ;
;  SW[7]    ; KEY[3]     ; -0.459 ; -0.459 ; Rise       ; KEY[3]          ;
;  SW[8]    ; KEY[3]     ; 0.002  ; 0.002  ; Rise       ; KEY[3]          ;
;  SW[9]    ; KEY[3]     ; -0.531 ; -0.531 ; Rise       ; KEY[3]          ;
;  SW[10]   ; KEY[3]     ; 1.022  ; 1.022  ; Rise       ; KEY[3]          ;
;  SW[11]   ; KEY[3]     ; 0.856  ; 0.856  ; Rise       ; KEY[3]          ;
;  SW[12]   ; KEY[3]     ; 0.943  ; 0.943  ; Rise       ; KEY[3]          ;
;  SW[13]   ; KEY[3]     ; -3.116 ; -3.116 ; Rise       ; KEY[3]          ;
;  SW[14]   ; KEY[3]     ; -2.750 ; -2.750 ; Rise       ; KEY[3]          ;
;  SW[15]   ; KEY[3]     ; -3.855 ; -3.855 ; Rise       ; KEY[3]          ;
;  SW[16]   ; KEY[3]     ; -3.325 ; -3.325 ; Rise       ; KEY[3]          ;
;  SW[17]   ; KEY[3]     ; -3.937 ; -3.937 ; Rise       ; KEY[3]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[3]     ; 10.333 ; 10.333 ; Rise       ; KEY[3]          ;
;  HEX0[0]  ; KEY[3]     ; 10.035 ; 10.035 ; Rise       ; KEY[3]          ;
;  HEX0[1]  ; KEY[3]     ; 9.999  ; 9.999  ; Rise       ; KEY[3]          ;
;  HEX0[2]  ; KEY[3]     ; 10.009 ; 10.009 ; Rise       ; KEY[3]          ;
;  HEX0[3]  ; KEY[3]     ; 10.333 ; 10.333 ; Rise       ; KEY[3]          ;
;  HEX0[4]  ; KEY[3]     ; 10.325 ; 10.325 ; Rise       ; KEY[3]          ;
;  HEX0[5]  ; KEY[3]     ; 10.299 ; 10.299 ; Rise       ; KEY[3]          ;
;  HEX0[6]  ; KEY[3]     ; 10.319 ; 10.319 ; Rise       ; KEY[3]          ;
; HEX1[*]   ; KEY[3]     ; 12.728 ; 12.728 ; Rise       ; KEY[3]          ;
;  HEX1[0]  ; KEY[3]     ; 12.728 ; 12.728 ; Rise       ; KEY[3]          ;
;  HEX1[1]  ; KEY[3]     ; 11.589 ; 11.589 ; Rise       ; KEY[3]          ;
;  HEX1[2]  ; KEY[3]     ; 12.434 ; 12.434 ; Rise       ; KEY[3]          ;
;  HEX1[3]  ; KEY[3]     ; 12.593 ; 12.593 ; Rise       ; KEY[3]          ;
;  HEX1[4]  ; KEY[3]     ; 11.638 ; 11.638 ; Rise       ; KEY[3]          ;
;  HEX1[5]  ; KEY[3]     ; 11.848 ; 11.848 ; Rise       ; KEY[3]          ;
;  HEX1[6]  ; KEY[3]     ; 11.719 ; 11.719 ; Rise       ; KEY[3]          ;
; HEX2[*]   ; KEY[3]     ; 12.300 ; 12.300 ; Rise       ; KEY[3]          ;
;  HEX2[0]  ; KEY[3]     ; 11.600 ; 11.600 ; Rise       ; KEY[3]          ;
;  HEX2[1]  ; KEY[3]     ; 12.300 ; 12.300 ; Rise       ; KEY[3]          ;
;  HEX2[2]  ; KEY[3]     ; 11.681 ; 11.681 ; Rise       ; KEY[3]          ;
;  HEX2[3]  ; KEY[3]     ; 11.439 ; 11.439 ; Rise       ; KEY[3]          ;
;  HEX2[4]  ; KEY[3]     ; 11.616 ; 11.616 ; Rise       ; KEY[3]          ;
;  HEX2[5]  ; KEY[3]     ; 11.337 ; 11.337 ; Rise       ; KEY[3]          ;
;  HEX2[6]  ; KEY[3]     ; 12.019 ; 12.019 ; Rise       ; KEY[3]          ;
; HEX3[*]   ; KEY[3]     ; 12.090 ; 12.090 ; Rise       ; KEY[3]          ;
;  HEX3[0]  ; KEY[3]     ; 11.444 ; 11.444 ; Rise       ; KEY[3]          ;
;  HEX3[1]  ; KEY[3]     ; 11.560 ; 11.560 ; Rise       ; KEY[3]          ;
;  HEX3[2]  ; KEY[3]     ; 11.287 ; 11.287 ; Rise       ; KEY[3]          ;
;  HEX3[3]  ; KEY[3]     ; 11.982 ; 11.982 ; Rise       ; KEY[3]          ;
;  HEX3[4]  ; KEY[3]     ; 11.116 ; 11.116 ; Rise       ; KEY[3]          ;
;  HEX3[5]  ; KEY[3]     ; 11.620 ; 11.620 ; Rise       ; KEY[3]          ;
;  HEX3[6]  ; KEY[3]     ; 12.090 ; 12.090 ; Rise       ; KEY[3]          ;
; HEX4[*]   ; KEY[3]     ; 10.817 ; 10.817 ; Rise       ; KEY[3]          ;
;  HEX4[0]  ; KEY[3]     ; 10.242 ; 10.242 ; Rise       ; KEY[3]          ;
;  HEX4[1]  ; KEY[3]     ; 10.440 ; 10.440 ; Rise       ; KEY[3]          ;
;  HEX4[2]  ; KEY[3]     ; 10.009 ; 10.009 ; Rise       ; KEY[3]          ;
;  HEX4[3]  ; KEY[3]     ; 10.538 ; 10.538 ; Rise       ; KEY[3]          ;
;  HEX4[4]  ; KEY[3]     ; 10.817 ; 10.817 ; Rise       ; KEY[3]          ;
;  HEX4[5]  ; KEY[3]     ; 10.810 ; 10.810 ; Rise       ; KEY[3]          ;
;  HEX4[6]  ; KEY[3]     ; 10.546 ; 10.546 ; Rise       ; KEY[3]          ;
; HEX5[*]   ; KEY[3]     ; 11.241 ; 11.241 ; Rise       ; KEY[3]          ;
;  HEX5[0]  ; KEY[3]     ; 10.958 ; 10.958 ; Rise       ; KEY[3]          ;
;  HEX5[1]  ; KEY[3]     ; 10.928 ; 10.928 ; Rise       ; KEY[3]          ;
;  HEX5[2]  ; KEY[3]     ; 10.901 ; 10.901 ; Rise       ; KEY[3]          ;
;  HEX5[3]  ; KEY[3]     ; 11.241 ; 11.241 ; Rise       ; KEY[3]          ;
;  HEX5[4]  ; KEY[3]     ; 10.960 ; 10.960 ; Rise       ; KEY[3]          ;
;  HEX5[5]  ; KEY[3]     ; 11.203 ; 11.203 ; Rise       ; KEY[3]          ;
;  HEX5[6]  ; KEY[3]     ; 10.737 ; 10.737 ; Rise       ; KEY[3]          ;
; HEX6[*]   ; KEY[3]     ; 13.368 ; 13.368 ; Rise       ; KEY[3]          ;
;  HEX6[0]  ; KEY[3]     ; 12.804 ; 12.804 ; Rise       ; KEY[3]          ;
;  HEX6[1]  ; KEY[3]     ; 12.835 ; 12.835 ; Rise       ; KEY[3]          ;
;  HEX6[2]  ; KEY[3]     ; 12.826 ; 12.826 ; Rise       ; KEY[3]          ;
;  HEX6[3]  ; KEY[3]     ; 13.366 ; 13.366 ; Rise       ; KEY[3]          ;
;  HEX6[4]  ; KEY[3]     ; 13.338 ; 13.338 ; Rise       ; KEY[3]          ;
;  HEX6[5]  ; KEY[3]     ; 13.368 ; 13.368 ; Rise       ; KEY[3]          ;
;  HEX6[6]  ; KEY[3]     ; 13.352 ; 13.352 ; Rise       ; KEY[3]          ;
; HEX7[*]   ; KEY[3]     ; 13.700 ; 13.700 ; Rise       ; KEY[3]          ;
;  HEX7[0]  ; KEY[3]     ; 13.419 ; 13.419 ; Rise       ; KEY[3]          ;
;  HEX7[1]  ; KEY[3]     ; 13.431 ; 13.431 ; Rise       ; KEY[3]          ;
;  HEX7[2]  ; KEY[3]     ; 13.362 ; 13.362 ; Rise       ; KEY[3]          ;
;  HEX7[3]  ; KEY[3]     ; 13.401 ; 13.401 ; Rise       ; KEY[3]          ;
;  HEX7[4]  ; KEY[3]     ; 13.391 ; 13.391 ; Rise       ; KEY[3]          ;
;  HEX7[5]  ; KEY[3]     ; 13.700 ; 13.700 ; Rise       ; KEY[3]          ;
;  HEX7[6]  ; KEY[3]     ; 13.585 ; 13.585 ; Rise       ; KEY[3]          ;
; LEDR[*]   ; KEY[3]     ; 11.025 ; 11.025 ; Rise       ; KEY[3]          ;
;  LEDR[0]  ; KEY[3]     ; 11.025 ; 11.025 ; Rise       ; KEY[3]          ;
;  LEDR[1]  ; KEY[3]     ; 10.027 ; 10.027 ; Rise       ; KEY[3]          ;
;  LEDR[2]  ; KEY[3]     ; 10.137 ; 10.137 ; Rise       ; KEY[3]          ;
;  LEDR[3]  ; KEY[3]     ; 10.005 ; 10.005 ; Rise       ; KEY[3]          ;
;  LEDR[4]  ; KEY[3]     ; 9.995  ; 9.995  ; Rise       ; KEY[3]          ;
;  LEDR[5]  ; KEY[3]     ; 10.131 ; 10.131 ; Rise       ; KEY[3]          ;
;  LEDR[6]  ; KEY[3]     ; 9.525  ; 9.525  ; Rise       ; KEY[3]          ;
;  LEDR[7]  ; KEY[3]     ; 10.860 ; 10.860 ; Rise       ; KEY[3]          ;
;  LEDR[8]  ; KEY[3]     ; 9.424  ; 9.424  ; Rise       ; KEY[3]          ;
;  LEDR[9]  ; KEY[3]     ; 9.351  ; 9.351  ; Rise       ; KEY[3]          ;
;  LEDR[10] ; KEY[3]     ; 9.180  ; 9.180  ; Rise       ; KEY[3]          ;
;  LEDR[11] ; KEY[3]     ; 9.173  ; 9.173  ; Rise       ; KEY[3]          ;
;  LEDR[12] ; KEY[3]     ; 8.981  ; 8.981  ; Rise       ; KEY[3]          ;
;  LEDR[13] ; KEY[3]     ; 9.165  ; 9.165  ; Rise       ; KEY[3]          ;
;  LEDR[14] ; KEY[3]     ; 8.771  ; 8.771  ; Rise       ; KEY[3]          ;
;  LEDR[15] ; KEY[3]     ; 8.774  ; 8.774  ; Rise       ; KEY[3]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[3]     ; 9.652  ; 9.652  ; Rise       ; KEY[3]          ;
;  HEX0[0]  ; KEY[3]     ; 9.689  ; 9.689  ; Rise       ; KEY[3]          ;
;  HEX0[1]  ; KEY[3]     ; 9.652  ; 9.652  ; Rise       ; KEY[3]          ;
;  HEX0[2]  ; KEY[3]     ; 9.660  ; 9.660  ; Rise       ; KEY[3]          ;
;  HEX0[3]  ; KEY[3]     ; 9.935  ; 9.935  ; Rise       ; KEY[3]          ;
;  HEX0[4]  ; KEY[3]     ; 9.931  ; 9.931  ; Rise       ; KEY[3]          ;
;  HEX0[5]  ; KEY[3]     ; 9.929  ; 9.929  ; Rise       ; KEY[3]          ;
;  HEX0[6]  ; KEY[3]     ; 9.919  ; 9.919  ; Rise       ; KEY[3]          ;
; HEX1[*]   ; KEY[3]     ; 11.080 ; 11.080 ; Rise       ; KEY[3]          ;
;  HEX1[0]  ; KEY[3]     ; 12.216 ; 12.216 ; Rise       ; KEY[3]          ;
;  HEX1[1]  ; KEY[3]     ; 11.080 ; 11.080 ; Rise       ; KEY[3]          ;
;  HEX1[2]  ; KEY[3]     ; 11.949 ; 11.949 ; Rise       ; KEY[3]          ;
;  HEX1[3]  ; KEY[3]     ; 12.079 ; 12.079 ; Rise       ; KEY[3]          ;
;  HEX1[4]  ; KEY[3]     ; 11.211 ; 11.211 ; Rise       ; KEY[3]          ;
;  HEX1[5]  ; KEY[3]     ; 11.336 ; 11.336 ; Rise       ; KEY[3]          ;
;  HEX1[6]  ; KEY[3]     ; 11.205 ; 11.205 ; Rise       ; KEY[3]          ;
; HEX2[*]   ; KEY[3]     ; 10.974 ; 10.974 ; Rise       ; KEY[3]          ;
;  HEX2[0]  ; KEY[3]     ; 11.247 ; 11.247 ; Rise       ; KEY[3]          ;
;  HEX2[1]  ; KEY[3]     ; 11.946 ; 11.946 ; Rise       ; KEY[3]          ;
;  HEX2[2]  ; KEY[3]     ; 11.326 ; 11.326 ; Rise       ; KEY[3]          ;
;  HEX2[3]  ; KEY[3]     ; 11.078 ; 11.078 ; Rise       ; KEY[3]          ;
;  HEX2[4]  ; KEY[3]     ; 11.252 ; 11.252 ; Rise       ; KEY[3]          ;
;  HEX2[5]  ; KEY[3]     ; 10.974 ; 10.974 ; Rise       ; KEY[3]          ;
;  HEX2[6]  ; KEY[3]     ; 11.656 ; 11.656 ; Rise       ; KEY[3]          ;
; HEX3[*]   ; KEY[3]     ; 10.609 ; 10.609 ; Rise       ; KEY[3]          ;
;  HEX3[0]  ; KEY[3]     ; 10.952 ; 10.952 ; Rise       ; KEY[3]          ;
;  HEX3[1]  ; KEY[3]     ; 11.027 ; 11.027 ; Rise       ; KEY[3]          ;
;  HEX3[2]  ; KEY[3]     ; 10.757 ; 10.757 ; Rise       ; KEY[3]          ;
;  HEX3[3]  ; KEY[3]     ; 11.405 ; 11.405 ; Rise       ; KEY[3]          ;
;  HEX3[4]  ; KEY[3]     ; 10.609 ; 10.609 ; Rise       ; KEY[3]          ;
;  HEX3[5]  ; KEY[3]     ; 10.775 ; 10.775 ; Rise       ; KEY[3]          ;
;  HEX3[6]  ; KEY[3]     ; 11.241 ; 11.241 ; Rise       ; KEY[3]          ;
; HEX4[*]   ; KEY[3]     ; 9.727  ; 9.727  ; Rise       ; KEY[3]          ;
;  HEX4[0]  ; KEY[3]     ; 9.932  ; 9.932  ; Rise       ; KEY[3]          ;
;  HEX4[1]  ; KEY[3]     ; 10.126 ; 10.126 ; Rise       ; KEY[3]          ;
;  HEX4[2]  ; KEY[3]     ; 9.727  ; 9.727  ; Rise       ; KEY[3]          ;
;  HEX4[3]  ; KEY[3]     ; 10.229 ; 10.229 ; Rise       ; KEY[3]          ;
;  HEX4[4]  ; KEY[3]     ; 10.508 ; 10.508 ; Rise       ; KEY[3]          ;
;  HEX4[5]  ; KEY[3]     ; 10.499 ; 10.499 ; Rise       ; KEY[3]          ;
;  HEX4[6]  ; KEY[3]     ; 10.237 ; 10.237 ; Rise       ; KEY[3]          ;
; HEX5[*]   ; KEY[3]     ; 10.450 ; 10.450 ; Rise       ; KEY[3]          ;
;  HEX5[0]  ; KEY[3]     ; 10.681 ; 10.681 ; Rise       ; KEY[3]          ;
;  HEX5[1]  ; KEY[3]     ; 10.654 ; 10.654 ; Rise       ; KEY[3]          ;
;  HEX5[2]  ; KEY[3]     ; 10.630 ; 10.630 ; Rise       ; KEY[3]          ;
;  HEX5[3]  ; KEY[3]     ; 10.960 ; 10.960 ; Rise       ; KEY[3]          ;
;  HEX5[4]  ; KEY[3]     ; 10.671 ; 10.671 ; Rise       ; KEY[3]          ;
;  HEX5[5]  ; KEY[3]     ; 10.913 ; 10.913 ; Rise       ; KEY[3]          ;
;  HEX5[6]  ; KEY[3]     ; 10.450 ; 10.450 ; Rise       ; KEY[3]          ;
; HEX6[*]   ; KEY[3]     ; 11.044 ; 11.044 ; Rise       ; KEY[3]          ;
;  HEX6[0]  ; KEY[3]     ; 11.049 ; 11.049 ; Rise       ; KEY[3]          ;
;  HEX6[1]  ; KEY[3]     ; 11.059 ; 11.059 ; Rise       ; KEY[3]          ;
;  HEX6[2]  ; KEY[3]     ; 11.044 ; 11.044 ; Rise       ; KEY[3]          ;
;  HEX6[3]  ; KEY[3]     ; 11.592 ; 11.592 ; Rise       ; KEY[3]          ;
;  HEX6[4]  ; KEY[3]     ; 11.595 ; 11.595 ; Rise       ; KEY[3]          ;
;  HEX6[5]  ; KEY[3]     ; 11.562 ; 11.562 ; Rise       ; KEY[3]          ;
;  HEX6[6]  ; KEY[3]     ; 11.578 ; 11.578 ; Rise       ; KEY[3]          ;
; HEX7[*]   ; KEY[3]     ; 11.283 ; 11.283 ; Rise       ; KEY[3]          ;
;  HEX7[0]  ; KEY[3]     ; 11.292 ; 11.292 ; Rise       ; KEY[3]          ;
;  HEX7[1]  ; KEY[3]     ; 11.326 ; 11.326 ; Rise       ; KEY[3]          ;
;  HEX7[2]  ; KEY[3]     ; 11.283 ; 11.283 ; Rise       ; KEY[3]          ;
;  HEX7[3]  ; KEY[3]     ; 11.295 ; 11.295 ; Rise       ; KEY[3]          ;
;  HEX7[4]  ; KEY[3]     ; 11.286 ; 11.286 ; Rise       ; KEY[3]          ;
;  HEX7[5]  ; KEY[3]     ; 11.595 ; 11.595 ; Rise       ; KEY[3]          ;
;  HEX7[6]  ; KEY[3]     ; 11.477 ; 11.477 ; Rise       ; KEY[3]          ;
; LEDR[*]   ; KEY[3]     ; 8.771  ; 8.771  ; Rise       ; KEY[3]          ;
;  LEDR[0]  ; KEY[3]     ; 11.025 ; 11.025 ; Rise       ; KEY[3]          ;
;  LEDR[1]  ; KEY[3]     ; 10.027 ; 10.027 ; Rise       ; KEY[3]          ;
;  LEDR[2]  ; KEY[3]     ; 10.137 ; 10.137 ; Rise       ; KEY[3]          ;
;  LEDR[3]  ; KEY[3]     ; 10.005 ; 10.005 ; Rise       ; KEY[3]          ;
;  LEDR[4]  ; KEY[3]     ; 9.995  ; 9.995  ; Rise       ; KEY[3]          ;
;  LEDR[5]  ; KEY[3]     ; 10.131 ; 10.131 ; Rise       ; KEY[3]          ;
;  LEDR[6]  ; KEY[3]     ; 9.525  ; 9.525  ; Rise       ; KEY[3]          ;
;  LEDR[7]  ; KEY[3]     ; 10.860 ; 10.860 ; Rise       ; KEY[3]          ;
;  LEDR[8]  ; KEY[3]     ; 9.424  ; 9.424  ; Rise       ; KEY[3]          ;
;  LEDR[9]  ; KEY[3]     ; 9.351  ; 9.351  ; Rise       ; KEY[3]          ;
;  LEDR[10] ; KEY[3]     ; 9.180  ; 9.180  ; Rise       ; KEY[3]          ;
;  LEDR[11] ; KEY[3]     ; 9.173  ; 9.173  ; Rise       ; KEY[3]          ;
;  LEDR[12] ; KEY[3]     ; 8.981  ; 8.981  ; Rise       ; KEY[3]          ;
;  LEDR[13] ; KEY[3]     ; 9.165  ; 9.165  ; Rise       ; KEY[3]          ;
;  LEDR[14] ; KEY[3]     ; 8.771  ; 8.771  ; Rise       ; KEY[3]          ;
;  LEDR[15] ; KEY[3]     ; 8.774  ; 8.774  ; Rise       ; KEY[3]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; KEY[3]   ; -2.851 ; -129.478      ;
; CLOCK_50 ; -1.072 ; -26.506       ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; KEY[3]   ; 0.215 ; 0.000         ;
; CLOCK_50 ; 0.243 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; KEY[3]   ; -2.000 ; -245.222           ;
; CLOCK_50 ; -1.380 ; -59.380            ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[3]'                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.851 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.810      ;
; -2.851 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.810      ;
; -2.851 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.810      ;
; -2.851 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.810      ;
; -2.851 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.810      ;
; -2.851 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.810      ;
; -2.851 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.810      ;
; -2.851 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.810      ;
; -2.851 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[13] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.810      ;
; -2.845 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.815      ;
; -2.845 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.815      ;
; -2.845 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.815      ;
; -2.845 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.815      ;
; -2.845 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.815      ;
; -2.845 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.815      ;
; -2.845 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.815      ;
; -2.845 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.815      ;
; -2.845 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[14] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.815      ;
; -2.840 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 3.805      ;
; -2.840 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 3.805      ;
; -2.840 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 3.805      ;
; -2.840 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 3.805      ;
; -2.840 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 3.805      ;
; -2.840 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 3.805      ;
; -2.840 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 3.805      ;
; -2.840 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 3.805      ;
; -2.840 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[12] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.067     ; 3.805      ;
; -2.798 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.083     ; 3.747      ;
; -2.798 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.083     ; 3.747      ;
; -2.798 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.083     ; 3.747      ;
; -2.798 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.083     ; 3.747      ;
; -2.798 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.083     ; 3.747      ;
; -2.798 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.083     ; 3.747      ;
; -2.798 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.083     ; 3.747      ;
; -2.798 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.083     ; 3.747      ;
; -2.798 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[11] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.083     ; 3.747      ;
; -2.762 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.082     ; 3.712      ;
; -2.762 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.082     ; 3.712      ;
; -2.762 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.082     ; 3.712      ;
; -2.762 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.082     ; 3.712      ;
; -2.762 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.082     ; 3.712      ;
; -2.762 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.082     ; 3.712      ;
; -2.762 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.082     ; 3.712      ;
; -2.762 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.082     ; 3.712      ;
; -2.762 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[15] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.082     ; 3.712      ;
; -2.723 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.060     ; 3.695      ;
; -2.723 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.060     ; 3.695      ;
; -2.723 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.060     ; 3.695      ;
; -2.723 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.060     ; 3.695      ;
; -2.723 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.060     ; 3.695      ;
; -2.723 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.060     ; 3.695      ;
; -2.723 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.060     ; 3.695      ;
; -2.723 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.060     ; 3.695      ;
; -2.723 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[9]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.060     ; 3.695      ;
; -2.713 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.672      ;
; -2.713 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.672      ;
; -2.713 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.672      ;
; -2.713 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.672      ;
; -2.713 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.672      ;
; -2.713 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.672      ;
; -2.713 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.672      ;
; -2.713 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.672      ;
; -2.713 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[8]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.073     ; 3.672      ;
; -2.689 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.071     ; 3.650      ;
; -2.689 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.071     ; 3.650      ;
; -2.689 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.071     ; 3.650      ;
; -2.689 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.071     ; 3.650      ;
; -2.689 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.071     ; 3.650      ;
; -2.689 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.071     ; 3.650      ;
; -2.689 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.071     ; 3.650      ;
; -2.689 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.071     ; 3.650      ;
; -2.689 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[10] ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.071     ; 3.650      ;
; -2.636 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.606      ;
; -2.636 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.606      ;
; -2.636 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.606      ;
; -2.636 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.606      ;
; -2.636 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.606      ;
; -2.636 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.606      ;
; -2.636 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.606      ;
; -2.636 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.606      ;
; -2.636 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[5]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.062     ; 3.606      ;
; -2.629 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.093     ; 3.568      ;
; -2.629 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.093     ; 3.568      ;
; -2.629 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.093     ; 3.568      ;
; -2.629 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.093     ; 3.568      ;
; -2.629 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.093     ; 3.568      ;
; -2.629 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.093     ; 3.568      ;
; -2.629 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.093     ; 3.568      ;
; -2.629 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.093     ; 3.568      ;
; -2.629 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[3]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.093     ; 3.568      ;
; -2.614 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.068     ; 3.578      ;
; -2.614 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.068     ; 3.578      ;
; -2.614 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.068     ; 3.578      ;
; -2.614 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.068     ; 3.578      ;
; -2.614 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.068     ; 3.578      ;
; -2.614 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.068     ; 3.578      ;
; -2.614 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.068     ; 3.578      ;
; -2.614 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.068     ; 3.578      ;
; -2.614 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ; SCOMP2:inst31|register_AC[4]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.068     ; 3.578      ;
; -2.554 ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ; SCOMP2:inst31|register_AC[7]  ; KEY[3]       ; KEY[3]      ; 1.000        ; -0.061     ; 3.525      ;
+--------+------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                           ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.072 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.105      ;
; -1.058 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.091      ;
; -1.005 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.039      ;
; -0.991 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.025      ;
; -0.936 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.969      ;
; -0.922 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.955      ;
; -0.906 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.939      ;
; -0.901 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.934      ;
; -0.892 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.925      ;
; -0.887 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.920      ;
; -0.878 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.912      ;
; -0.866 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.899      ;
; -0.864 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.898      ;
; -0.852 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.885      ;
; -0.848 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.882      ;
; -0.840 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.874      ;
; -0.834 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.868      ;
; -0.820 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.854      ;
; -0.819 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.849      ;
; -0.818 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.852      ;
; -0.809 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.843      ;
; -0.804 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.838      ;
; -0.796 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.829      ;
; -0.795 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.829      ;
; -0.782 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.815      ;
; -0.770 ; CompteurM_Nbits:inst27|Cpt_int[7]  ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.801      ;
; -0.769 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.799      ;
; -0.767 ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CompteurM_Nbits:inst26|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.801      ;
; -0.752 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.783      ;
; -0.751 ; CompteurM_Nbits:inst26|Cpt_int[26] ; CompteurM_Nbits:inst26|Sgn_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.537      ;
; -0.749 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.783      ;
; -0.749 ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.779      ;
; -0.747 ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CompteurM_Nbits:inst26|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.781      ;
; -0.744 ; CompteurM_Nbits:inst26|Cpt_int[24] ; CompteurM_Nbits:inst26|Sgn_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.530      ;
; -0.737 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.771      ;
; -0.735 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.769      ;
; -0.732 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.764      ;
; -0.721 ; CompteurM_Nbits:inst26|Cpt_int[23] ; CompteurM_Nbits:inst26|Sgn_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.507      ;
; -0.717 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.751      ;
; -0.714 ; CompteurM_Nbits:inst27|Cpt_int[5]  ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.744      ;
; -0.712 ; CompteurM_Nbits:inst26|Cpt_int[4]  ; CompteurM_Nbits:inst26|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.746      ;
; -0.709 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Sgn_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.497      ;
; -0.703 ; CompteurM_Nbits:inst27|Cpt_int[7]  ; CompteurM_Nbits:inst27|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.702 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.736      ;
; -0.702 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.733      ;
; -0.690 ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.688 ; CompteurM_Nbits:inst27|Cpt_int[14] ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.720      ;
; -0.687 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Sgn_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.475      ;
; -0.686 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.721      ;
; -0.684 ; CompteurM_Nbits:inst26|Cpt_int[8]  ; CompteurM_Nbits:inst26|Sgn_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.472      ;
; -0.683 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.713      ;
; -0.682 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.715      ;
; -0.682 ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CompteurM_Nbits:inst27|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.713      ;
; -0.682 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.716      ;
; -0.678 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.714      ;
; -0.675 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.707      ;
; -0.672 ; CompteurM_Nbits:inst27|Cpt_int[12] ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.703      ;
; -0.667 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.701      ;
; -0.667 ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CompteurM_Nbits:inst26|Sgn_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.455      ;
; -0.666 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst27|Cpt_int[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.700      ;
; -0.666 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.701      ;
; -0.664 ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CompteurM_Nbits:inst26|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.698      ;
; -0.664 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.700      ;
; -0.661 ; CompteurM_Nbits:inst27|Cpt_int[6]  ; CompteurM_Nbits:inst27|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.691      ;
; -0.661 ; CompteurM_Nbits:inst26|Cpt_int[12] ; CompteurM_Nbits:inst26|Sgn_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.449      ;
; -0.658 ; CompteurM_Nbits:inst26|Cpt_int[5]  ; CompteurM_Nbits:inst26|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.692      ;
; -0.653 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.683      ;
; -0.653 ; CompteurM_Nbits:inst26|Cpt_int[5]  ; CompteurM_Nbits:inst26|Sgn_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.441      ;
; -0.652 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst27|Cpt_int[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.686      ;
; -0.648 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.683      ;
; -0.648 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.647 ; CompteurM_Nbits:inst27|Cpt_int[5]  ; CompteurM_Nbits:inst27|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.678      ;
; -0.647 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.681      ;
; -0.644 ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CompteurM_Nbits:inst26|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.678      ;
; -0.640 ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.673      ;
; -0.638 ; CompteurM_Nbits:inst27|Cpt_int[14] ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.671      ;
; -0.634 ; CompteurM_Nbits:inst27|Cpt_int[7]  ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.665      ;
; -0.633 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.663      ;
; -0.632 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.666      ;
; -0.629 ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CompteurM_Nbits:inst26|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.663      ;
; -0.629 ; CompteurM_Nbits:inst27|Cpt_int[6]  ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.661      ;
; -0.628 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.663      ;
; -0.625 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.656      ;
; -0.625 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.658      ;
; -0.622 ; CompteurM_Nbits:inst27|Cpt_int[12] ; CompteurM_Nbits:inst27|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.654      ;
; -0.618 ; CompteurM_Nbits:inst27|Cpt_int[10] ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.650      ;
; -0.613 ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.643      ;
; -0.613 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.643      ;
; -0.613 ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CompteurM_Nbits:inst26|Cpt_int[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.648      ;
; -0.613 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.644      ;
; -0.612 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.643      ;
; -0.612 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.643      ;
; -0.612 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.646      ;
; -0.611 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.642      ;
; -0.611 ; CompteurM_Nbits:inst27|Cpt_int[8]  ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.643      ;
; -0.609 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.640      ;
; -0.609 ; CompteurM_Nbits:inst26|Cpt_int[4]  ; CompteurM_Nbits:inst26|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.643      ;
; -0.609 ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CompteurM_Nbits:inst26|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.643      ;
; -0.608 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.639      ;
; -0.607 ; CompteurM_Nbits:inst26|Cpt_int[6]  ; CompteurM_Nbits:inst26|Sgn_out     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.395      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[3]'                                                                                                                                                                                             ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|state.fetch                                                                      ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SCOMP2:inst31|RES_TEST                 ; SCOMP2:inst31|RES_TEST                                                                         ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|program_counter[6]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.401      ;
; 0.259 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_XOR                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_load                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.412      ;
; 0.263 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_ROR                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.415      ;
; 0.316 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_LSL                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.468      ;
; 0.317 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_IN                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.469      ;
; 0.336 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_LSR                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.488      ;
; 0.343 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_Test_res                                                           ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.495      ;
; 0.349 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_LSR                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.010      ; 0.511      ;
; 0.355 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_LSL                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.010      ; 0.517      ;
; 0.355 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_IN                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.010      ; 0.517      ;
; 0.355 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_Test_res                                                           ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.010      ; 0.517      ;
; 0.361 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|program_counter[1]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 0.511      ;
; 0.365 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|program_counter[3]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 0.515      ;
; 0.365 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|program_counter[5]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 0.515      ;
; 0.365 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|program_counter[7]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 0.515      ;
; 0.368 ; SCOMP2:inst31|state.execute_store      ; SCOMP2:inst31|state.fetch                                                                      ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.520      ;
; 0.379 ; SCOMP2:inst31|register_AC[13]          ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg13 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.072      ; 0.589      ;
; 0.382 ; SCOMP2:inst31|register_AC[5]           ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg5  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.061      ; 0.581      ;
; 0.386 ; SCOMP2:inst31|register_AC[12]          ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg12 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.066      ; 0.590      ;
; 0.389 ; SCOMP2:inst31|register_AC[4]           ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg4  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.067      ; 0.594      ;
; 0.393 ; SCOMP2:inst31|register_AC[14]          ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg14 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.061      ; 0.592      ;
; 0.402 ; SCOMP2:inst31|register_AC[0]           ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg0  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.091      ; 0.631      ;
; 0.416 ; SCOMP2:inst31|instruction_register[11] ; SCOMP2:inst31|state.execute_Test_in                                                            ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.568      ;
; 0.457 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_store                                                              ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 0.608      ;
; 0.458 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_JZ                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 0.609      ;
; 0.460 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_JNZ                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 0.611      ;
; 0.460 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_add                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 0.611      ;
; 0.461 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_OUT                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 0.612      ;
; 0.470 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_LSL                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.622      ;
; 0.471 ; SCOMP2:inst31|register_AC[3]           ; SCOMP2:inst31|register_AC[3]                                                                   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.623      ;
; 0.471 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_IN                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.623      ;
; 0.471 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_LSR                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.623      ;
; 0.471 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_OUT                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 0.622      ;
; 0.473 ; SCOMP2:inst31|instruction_register[15] ; SCOMP2:inst31|state.execute_Test_in                                                            ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.625      ;
; 0.473 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_store                                                              ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 0.624      ;
; 0.473 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_add                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 0.624      ;
; 0.474 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_JNZ                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 0.625      ;
; 0.475 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_JZ                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 0.626      ;
; 0.478 ; SCOMP2:inst31|register_AC[6]           ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg6  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.069      ; 0.685      ;
; 0.480 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|program_counter[2]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 0.630      ;
; 0.482 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|program_counter[0]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 0.632      ;
; 0.483 ; SCOMP2:inst31|state.fetch              ; SCOMP2:inst31|program_counter[4]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.002     ; 0.633      ;
; 0.489 ; SCOMP2:inst31|register_AC[10]          ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg10 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.070      ; 0.697      ;
; 0.493 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_store                                                              ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.009      ; 0.654      ;
; 0.500 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_JZ                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.009      ; 0.661      ;
; 0.501 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_JNZ                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.009      ; 0.662      ;
; 0.505 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_add                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.009      ; 0.666      ;
; 0.507 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_AND                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.010     ; 0.649      ;
; 0.508 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_OR                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.010     ; 0.650      ;
; 0.510 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_LDI                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.010     ; 0.652      ;
; 0.511 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_ADDI                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.010     ; 0.653      ;
; 0.522 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_Test_res                                                           ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; SCOMP2:inst31|register_AC[9]           ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg9  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.059      ; 0.720      ;
; 0.523 ; SCOMP2:inst31|state.reset_pc           ; SCOMP2:inst31|program_counter[6]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.007     ; 0.668      ;
; 0.525 ; SCOMP2:inst31|instruction_register[12] ; SCOMP2:inst31|state.execute_Test_in                                                            ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.677      ;
; 0.528 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_OUT                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.009      ; 0.689      ;
; 0.529 ; SCOMP2:inst31|register_AC[2]           ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg2  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.073      ; 0.740      ;
; 0.529 ; SCOMP2:inst31|state.execute_store      ; SCOMP2:inst31|state.execute_store2                                                             ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; SCOMP2:inst31|register_AC[11]          ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg11 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.082      ; 0.750      ;
; 0.531 ; SCOMP2:inst31|register_AC[0]           ; SCOMP2:inst31|register_AC[0]                                                                   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.683      ;
; 0.534 ; SCOMP2:inst31|register_AC[8]           ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg8  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.072      ; 0.744      ;
; 0.546 ; SCOMP2:inst31|state.reset_pc           ; SCOMP2:inst31|program_counter[1]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.009     ; 0.689      ;
; 0.546 ; SCOMP2:inst31|state.decode             ; SCOMP2:inst31|state.execute_Test_in                                                            ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.009      ; 0.707      ;
; 0.546 ; SCOMP2:inst31|state.reset_pc           ; SCOMP2:inst31|program_counter[2]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.009     ; 0.689      ;
; 0.548 ; SCOMP2:inst31|state.reset_pc           ; SCOMP2:inst31|program_counter[0]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.009     ; 0.691      ;
; 0.550 ; SCOMP2:inst31|register_AC[7]           ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg7  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.060      ; 0.748      ;
; 0.550 ; SCOMP2:inst31|register_AC[12]          ; SCOMP2:inst31|register_AC[12]                                                                  ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; SCOMP2:inst31|state.reset_pc           ; SCOMP2:inst31|program_counter[5]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.009     ; 0.693      ;
; 0.550 ; SCOMP2:inst31|state.reset_pc           ; SCOMP2:inst31|program_counter[7]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.009     ; 0.693      ;
; 0.551 ; SCOMP2:inst31|state.reset_pc           ; SCOMP2:inst31|program_counter[3]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.009     ; 0.694      ;
; 0.551 ; SCOMP2:inst31|state.reset_pc           ; SCOMP2:inst31|program_counter[4]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.009     ; 0.694      ;
; 0.558 ; SCOMP2:inst31|instruction_register[10] ; SCOMP2:inst31|state.execute_Test_in                                                            ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.710      ;
; 0.558 ; SCOMP2:inst31|instruction_register[13] ; SCOMP2:inst31|state.execute_Test_res                                                           ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; SCOMP2:inst31|instruction_register[9]  ; SCOMP2:inst31|state.fetch                                                                      ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 0.710      ;
; 0.561 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_AND                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.713      ;
; 0.561 ; SCOMP2:inst31|instruction_register[13] ; SCOMP2:inst31|state.execute_Test_in                                                            ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_OR                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.714      ;
; 0.563 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_LDI                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_LDI                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.010     ; 0.705      ;
; 0.563 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_ADDI                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_OR                                                                 ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.010     ; 0.706      ;
; 0.565 ; SCOMP2:inst31|instruction_register[13] ; SCOMP2:inst31|state.execute_XOR                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.010     ; 0.707      ;
; 0.566 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_load                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.010     ; 0.708      ;
; 0.568 ; SCOMP2:inst31|instruction_register[4]  ; SCOMP2:inst31|program_counter[4]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.012     ; 0.708      ;
; 0.578 ; SCOMP2:inst31|instruction_register[2]  ; SCOMP2:inst31|program_counter[2]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.012     ; 0.718      ;
; 0.581 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_jump                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.009      ; 0.742      ;
; 0.583 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_ROL                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 0.734      ;
; 0.584 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_jump                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.001     ; 0.735      ;
; 0.588 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_Test_in                                                            ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_ROR                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.010     ; 0.731      ;
; 0.589 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_ADDI                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.010     ; 0.731      ;
; 0.589 ; SCOMP2:inst31|instruction_register[14] ; SCOMP2:inst31|state.execute_ROL                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.009      ; 0.750      ;
; 0.592 ; SCOMP2:inst31|instruction_register[8]  ; SCOMP2:inst31|state.execute_AND                                                                ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.010     ; 0.734      ;
; 0.593 ; SCOMP2:inst31|instruction_register[0]  ; SCOMP2:inst31|program_counter[0]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.012     ; 0.733      ;
; 0.596 ; SCOMP2:inst31|register_AC[3]           ; SCOMP2:inst31|sortie_Port[3]                                                                   ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.014      ; 0.762      ;
; 0.603 ; SCOMP2:inst31|instruction_register[10] ; SCOMP2:inst31|state.execute_Test_res                                                           ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.755      ;
; 0.608 ; SCOMP2:inst31|instruction_register[6]  ; SCOMP2:inst31|program_counter[6]                                                               ; KEY[3]       ; KEY[3]      ; 0.000        ; -0.008     ; 0.752      ;
+-------+----------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                           ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.243 ; CompteurM_Nbits:inst26|Cpt_int[28] ; CompteurM_Nbits:inst26|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; CompteurM_Nbits:inst27|Cpt_int[28] ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.355 ; CompteurM_Nbits:inst26|Cpt_int[14] ; CompteurM_Nbits:inst26|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; CompteurM_Nbits:inst26|Cpt_int[18] ; CompteurM_Nbits:inst26|Cpt_int[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; CompteurM_Nbits:inst26|Cpt_int[12] ; CompteurM_Nbits:inst26|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; CompteurM_Nbits:inst26|Cpt_int[7]  ; CompteurM_Nbits:inst26|Cpt_int[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; CompteurM_Nbits:inst26|Cpt_int[9]  ; CompteurM_Nbits:inst26|Cpt_int[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; CompteurM_Nbits:inst27|Cpt_int[8]  ; CompteurM_Nbits:inst27|Cpt_int[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; CompteurM_Nbits:inst27|Cpt_int[10] ; CompteurM_Nbits:inst27|Cpt_int[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; CompteurM_Nbits:inst26|Cpt_int[15] ; CompteurM_Nbits:inst26|Cpt_int[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; CompteurM_Nbits:inst27|Cpt_int[16] ; CompteurM_Nbits:inst27|Cpt_int[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; CompteurM_Nbits:inst26|Cpt_int[23] ; CompteurM_Nbits:inst26|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CompteurM_Nbits:inst26|Cpt_int[25] ; CompteurM_Nbits:inst26|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CompteurM_Nbits:inst27|Cpt_int[24] ; CompteurM_Nbits:inst27|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; CompteurM_Nbits:inst27|Cpt_int[26] ; CompteurM_Nbits:inst27|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; CompteurM_Nbits:inst26|Cpt_int[27] ; CompteurM_Nbits:inst26|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; CompteurM_Nbits:inst26|Cpt_int[5]  ; CompteurM_Nbits:inst26|Cpt_int[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; CompteurM_Nbits:inst27|Cpt_int[6]  ; CompteurM_Nbits:inst27|Cpt_int[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; CompteurM_Nbits:inst27|Cpt_int[18] ; CompteurM_Nbits:inst27|Cpt_int[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; CompteurM_Nbits:inst26|Cpt_int[17] ; CompteurM_Nbits:inst26|Cpt_int[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; CompteurM_Nbits:inst26|Cpt_int[19] ; CompteurM_Nbits:inst26|Cpt_int[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; CompteurM_Nbits:inst27|Cpt_int[9]  ; CompteurM_Nbits:inst27|Cpt_int[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; CompteurM_Nbits:inst27|Cpt_int[11] ; CompteurM_Nbits:inst27|Cpt_int[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; CompteurM_Nbits:inst27|Cpt_int[27] ; CompteurM_Nbits:inst27|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; CompteurM_Nbits:inst26|Cpt_int[6]  ; CompteurM_Nbits:inst26|Cpt_int[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; CompteurM_Nbits:inst26|Cpt_int[22] ; CompteurM_Nbits:inst26|Cpt_int[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; CompteurM_Nbits:inst26|Cpt_int[26] ; CompteurM_Nbits:inst26|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.376 ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; CompteurM_Nbits:inst26|Cpt_int[4]  ; CompteurM_Nbits:inst26|Cpt_int[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; CompteurM_Nbits:inst27|Cpt_int[5]  ; CompteurM_Nbits:inst27|Cpt_int[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.493 ; CompteurM_Nbits:inst26|Cpt_int[14] ; CompteurM_Nbits:inst26|Cpt_int[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; CompteurM_Nbits:inst26|Cpt_int[18] ; CompteurM_Nbits:inst26|Cpt_int[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; CompteurM_Nbits:inst27|Cpt_int[8]  ; CompteurM_Nbits:inst27|Cpt_int[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; CompteurM_Nbits:inst27|Cpt_int[10] ; CompteurM_Nbits:inst27|Cpt_int[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; CompteurM_Nbits:inst26|Cpt_int[8]  ; CompteurM_Nbits:inst26|Cpt_int[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; CompteurM_Nbits:inst27|Cpt_int[26] ; CompteurM_Nbits:inst27|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; CompteurM_Nbits:inst26|Cpt_int[25] ; CompteurM_Nbits:inst26|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; CompteurM_Nbits:inst26|Cpt_int[27] ; CompteurM_Nbits:inst26|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; CompteurM_Nbits:inst27|Cpt_int[25] ; CompteurM_Nbits:inst27|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; CompteurM_Nbits:inst26|Cpt_int[24] ; CompteurM_Nbits:inst26|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.504 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.656      ;
; 0.509 ; CompteurM_Nbits:inst27|Cpt_int[27] ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; CompteurM_Nbits:inst26|Cpt_int[17] ; CompteurM_Nbits:inst26|Cpt_int[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; CompteurM_Nbits:inst27|Cpt_int[9]  ; CompteurM_Nbits:inst27|Cpt_int[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; CompteurM_Nbits:inst26|Cpt_int[6]  ; CompteurM_Nbits:inst26|Cpt_int[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; CompteurM_Nbits:inst26|Cpt_int[22] ; CompteurM_Nbits:inst26|Cpt_int[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; CompteurM_Nbits:inst26|Cpt_int[26] ; CompteurM_Nbits:inst26|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.516 ; CompteurM_Nbits:inst26|Cpt_int[4]  ; CompteurM_Nbits:inst26|Cpt_int[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; CompteurM_Nbits:inst27|Cpt_int[5]  ; CompteurM_Nbits:inst27|Cpt_int[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CompteurM_Nbits:inst26|Cpt_int[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CompteurM_Nbits:inst27|Cpt_int[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.519 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; CompteurM_Nbits:inst27|Cpt_int[14] ; CompteurM_Nbits:inst27|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.672      ;
; 0.531 ; CompteurM_Nbits:inst26|Cpt_int[7]  ; CompteurM_Nbits:inst26|Cpt_int[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; CompteurM_Nbits:inst27|Cpt_int[8]  ; CompteurM_Nbits:inst27|Cpt_int[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; CompteurM_Nbits:inst27|Cpt_int[16] ; CompteurM_Nbits:inst27|Cpt_int[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; CompteurM_Nbits:inst26|Cpt_int[15] ; CompteurM_Nbits:inst26|Cpt_int[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; CompteurM_Nbits:inst27|Cpt_int[24] ; CompteurM_Nbits:inst27|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; CompteurM_Nbits:inst26|Cpt_int[23] ; CompteurM_Nbits:inst26|Cpt_int[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; CompteurM_Nbits:inst27|Cpt_int[26] ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; CompteurM_Nbits:inst26|Cpt_int[25] ; CompteurM_Nbits:inst26|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; CompteurM_Nbits:inst27|Cpt_int[25] ; CompteurM_Nbits:inst27|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; CompteurM_Nbits:inst26|Cpt_int[24] ; CompteurM_Nbits:inst26|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CompteurM_Nbits:inst26|Cpt_int[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.539 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.691      ;
; 0.544 ; CompteurM_Nbits:inst26|Cpt_int[17] ; CompteurM_Nbits:inst26|Cpt_int[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; CompteurM_Nbits:inst27|Cpt_int[9]  ; CompteurM_Nbits:inst27|Cpt_int[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.547 ; CompteurM_Nbits:inst26|Cpt_int[26] ; CompteurM_Nbits:inst26|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; CompteurM_Nbits:inst27|Cpt_int[2]  ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CompteurM_Nbits:inst26|Cpt_int[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; CompteurM_Nbits:inst27|Cpt_int[4]  ; CompteurM_Nbits:inst27|Cpt_int[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; CompteurM_Nbits:inst26|Cpt_int[1]  ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.706      ;
; 0.556 ; CompteurM_Nbits:inst26|Cpt_int[5]  ; CompteurM_Nbits:inst26|Cpt_int[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.708      ;
; 0.563 ; CompteurM_Nbits:inst26|Cpt_int[14] ; CompteurM_Nbits:inst26|Cpt_int[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.715      ;
; 0.566 ; CompteurM_Nbits:inst26|Cpt_int[9]  ; CompteurM_Nbits:inst26|Cpt_int[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; CompteurM_Nbits:inst27|Cpt_int[8]  ; CompteurM_Nbits:inst27|Cpt_int[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; CompteurM_Nbits:inst26|Cpt_int[15] ; CompteurM_Nbits:inst26|Cpt_int[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; CompteurM_Nbits:inst27|Cpt_int[24] ; CompteurM_Nbits:inst27|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; CompteurM_Nbits:inst26|Cpt_int[23] ; CompteurM_Nbits:inst26|Cpt_int[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; CompteurM_Nbits:inst26|Cpt_int[25] ; CompteurM_Nbits:inst26|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; CompteurM_Nbits:inst27|Cpt_int[25] ; CompteurM_Nbits:inst27|Cpt_int[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; CompteurM_Nbits:inst26|Cpt_int[24] ; CompteurM_Nbits:inst26|Cpt_int[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; CompteurM_Nbits:inst26|Cpt_int[16] ; CompteurM_Nbits:inst26|Cpt_int[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.722      ;
; 0.571 ; CompteurM_Nbits:inst26|Cpt_int[2]  ; CompteurM_Nbits:inst26|Cpt_int[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; CompteurM_Nbits:inst27|Cpt_int[3]  ; CompteurM_Nbits:inst27|Cpt_int[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.573 ; CompteurM_Nbits:inst27|Cpt_int[23] ; CompteurM_Nbits:inst27|Cpt_int[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.724      ;
; 0.574 ; CompteurM_Nbits:inst26|Cpt_int[0]  ; CompteurM_Nbits:inst26|Cpt_int[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.726      ;
; 0.578 ; CompteurM_Nbits:inst27|Cpt_int[17] ; CompteurM_Nbits:inst27|Cpt_int[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.729      ;
; 0.580 ; CompteurM_Nbits:inst26|Cpt_int[12] ; CompteurM_Nbits:inst26|Cpt_int[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.734      ;
; 0.580 ; CompteurM_Nbits:inst27|Cpt_int[14] ; CompteurM_Nbits:inst27|Cpt_int[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.730      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[3]'                                                                                                                                         ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a8~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|altsyncram:memory|altsyncram_n6q3:auto_generated|ram_block1a9~porta_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|RES_TEST                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|RES_TEST                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[0]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[0]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[10]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[10]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[11]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[11]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[12]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[12]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[13]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[13]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[14]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[14]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[15]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[15]                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Rise       ; SCOMP2:inst31|instruction_register[1]                                                          ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Cpt_int[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Sgn_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst26|Sgn_out     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CompteurM_Nbits:inst27|Cpt_int[2]  ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[3]     ; 2.745  ; 2.745  ; Rise       ; KEY[3]          ;
;  KEY[2]   ; KEY[3]     ; 2.745  ; 2.745  ; Rise       ; KEY[3]          ;
; SW[*]     ; KEY[3]     ; 2.518  ; 2.518  ; Rise       ; KEY[3]          ;
;  SW[2]    ; KEY[3]     ; 0.120  ; 0.120  ; Rise       ; KEY[3]          ;
;  SW[3]    ; KEY[3]     ; 0.183  ; 0.183  ; Rise       ; KEY[3]          ;
;  SW[4]    ; KEY[3]     ; 0.025  ; 0.025  ; Rise       ; KEY[3]          ;
;  SW[5]    ; KEY[3]     ; 0.111  ; 0.111  ; Rise       ; KEY[3]          ;
;  SW[6]    ; KEY[3]     ; -0.011 ; -0.011 ; Rise       ; KEY[3]          ;
;  SW[7]    ; KEY[3]     ; 0.428  ; 0.428  ; Rise       ; KEY[3]          ;
;  SW[8]    ; KEY[3]     ; 0.789  ; 0.789  ; Rise       ; KEY[3]          ;
;  SW[9]    ; KEY[3]     ; 0.566  ; 0.566  ; Rise       ; KEY[3]          ;
;  SW[10]   ; KEY[3]     ; -0.041 ; -0.041 ; Rise       ; KEY[3]          ;
;  SW[11]   ; KEY[3]     ; 0.066  ; 0.066  ; Rise       ; KEY[3]          ;
;  SW[12]   ; KEY[3]     ; -0.199 ; -0.199 ; Rise       ; KEY[3]          ;
;  SW[13]   ; KEY[3]     ; 2.208  ; 2.208  ; Rise       ; KEY[3]          ;
;  SW[14]   ; KEY[3]     ; 2.423  ; 2.423  ; Rise       ; KEY[3]          ;
;  SW[15]   ; KEY[3]     ; 2.462  ; 2.462  ; Rise       ; KEY[3]          ;
;  SW[16]   ; KEY[3]     ; 2.147  ; 2.147  ; Rise       ; KEY[3]          ;
;  SW[17]   ; KEY[3]     ; 2.518  ; 2.518  ; Rise       ; KEY[3]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[3]     ; -1.706 ; -1.706 ; Rise       ; KEY[3]          ;
;  KEY[2]   ; KEY[3]     ; -1.706 ; -1.706 ; Rise       ; KEY[3]          ;
; SW[*]     ; KEY[3]     ; 0.967  ; 0.967  ; Rise       ; KEY[3]          ;
;  SW[2]    ; KEY[3]     ; 0.169  ; 0.169  ; Rise       ; KEY[3]          ;
;  SW[3]    ; KEY[3]     ; 0.416  ; 0.416  ; Rise       ; KEY[3]          ;
;  SW[4]    ; KEY[3]     ; 0.674  ; 0.674  ; Rise       ; KEY[3]          ;
;  SW[5]    ; KEY[3]     ; 0.967  ; 0.967  ; Rise       ; KEY[3]          ;
;  SW[6]    ; KEY[3]     ; 0.332  ; 0.332  ; Rise       ; KEY[3]          ;
;  SW[7]    ; KEY[3]     ; 0.102  ; 0.102  ; Rise       ; KEY[3]          ;
;  SW[8]    ; KEY[3]     ; 0.325  ; 0.325  ; Rise       ; KEY[3]          ;
;  SW[9]    ; KEY[3]     ; 0.065  ; 0.065  ; Rise       ; KEY[3]          ;
;  SW[10]   ; KEY[3]     ; 0.834  ; 0.834  ; Rise       ; KEY[3]          ;
;  SW[11]   ; KEY[3]     ; 0.770  ; 0.770  ; Rise       ; KEY[3]          ;
;  SW[12]   ; KEY[3]     ; 0.836  ; 0.836  ; Rise       ; KEY[3]          ;
;  SW[13]   ; KEY[3]     ; -1.643 ; -1.643 ; Rise       ; KEY[3]          ;
;  SW[14]   ; KEY[3]     ; -1.510 ; -1.510 ; Rise       ; KEY[3]          ;
;  SW[15]   ; KEY[3]     ; -2.008 ; -2.008 ; Rise       ; KEY[3]          ;
;  SW[16]   ; KEY[3]     ; -1.761 ; -1.761 ; Rise       ; KEY[3]          ;
;  SW[17]   ; KEY[3]     ; -2.050 ; -2.050 ; Rise       ; KEY[3]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[3]     ; 5.515 ; 5.515 ; Rise       ; KEY[3]          ;
;  HEX0[0]  ; KEY[3]     ; 5.371 ; 5.371 ; Rise       ; KEY[3]          ;
;  HEX0[1]  ; KEY[3]     ; 5.329 ; 5.329 ; Rise       ; KEY[3]          ;
;  HEX0[2]  ; KEY[3]     ; 5.346 ; 5.346 ; Rise       ; KEY[3]          ;
;  HEX0[3]  ; KEY[3]     ; 5.515 ; 5.515 ; Rise       ; KEY[3]          ;
;  HEX0[4]  ; KEY[3]     ; 5.515 ; 5.515 ; Rise       ; KEY[3]          ;
;  HEX0[5]  ; KEY[3]     ; 5.509 ; 5.509 ; Rise       ; KEY[3]          ;
;  HEX0[6]  ; KEY[3]     ; 5.507 ; 5.507 ; Rise       ; KEY[3]          ;
; HEX1[*]   ; KEY[3]     ; 6.676 ; 6.676 ; Rise       ; KEY[3]          ;
;  HEX1[0]  ; KEY[3]     ; 6.676 ; 6.676 ; Rise       ; KEY[3]          ;
;  HEX1[1]  ; KEY[3]     ; 6.114 ; 6.114 ; Rise       ; KEY[3]          ;
;  HEX1[2]  ; KEY[3]     ; 6.400 ; 6.400 ; Rise       ; KEY[3]          ;
;  HEX1[3]  ; KEY[3]     ; 6.500 ; 6.500 ; Rise       ; KEY[3]          ;
;  HEX1[4]  ; KEY[3]     ; 6.068 ; 6.068 ; Rise       ; KEY[3]          ;
;  HEX1[5]  ; KEY[3]     ; 6.215 ; 6.215 ; Rise       ; KEY[3]          ;
;  HEX1[6]  ; KEY[3]     ; 6.150 ; 6.150 ; Rise       ; KEY[3]          ;
; HEX2[*]   ; KEY[3]     ; 6.346 ; 6.346 ; Rise       ; KEY[3]          ;
;  HEX2[0]  ; KEY[3]     ; 6.089 ; 6.089 ; Rise       ; KEY[3]          ;
;  HEX2[1]  ; KEY[3]     ; 6.346 ; 6.346 ; Rise       ; KEY[3]          ;
;  HEX2[2]  ; KEY[3]     ; 6.135 ; 6.135 ; Rise       ; KEY[3]          ;
;  HEX2[3]  ; KEY[3]     ; 6.031 ; 6.031 ; Rise       ; KEY[3]          ;
;  HEX2[4]  ; KEY[3]     ; 6.089 ; 6.089 ; Rise       ; KEY[3]          ;
;  HEX2[5]  ; KEY[3]     ; 5.986 ; 5.986 ; Rise       ; KEY[3]          ;
;  HEX2[6]  ; KEY[3]     ; 6.229 ; 6.229 ; Rise       ; KEY[3]          ;
; HEX3[*]   ; KEY[3]     ; 6.241 ; 6.241 ; Rise       ; KEY[3]          ;
;  HEX3[0]  ; KEY[3]     ; 6.032 ; 6.032 ; Rise       ; KEY[3]          ;
;  HEX3[1]  ; KEY[3]     ; 6.056 ; 6.056 ; Rise       ; KEY[3]          ;
;  HEX3[2]  ; KEY[3]     ; 5.929 ; 5.929 ; Rise       ; KEY[3]          ;
;  HEX3[3]  ; KEY[3]     ; 6.241 ; 6.241 ; Rise       ; KEY[3]          ;
;  HEX3[4]  ; KEY[3]     ; 5.878 ; 5.878 ; Rise       ; KEY[3]          ;
;  HEX3[5]  ; KEY[3]     ; 6.053 ; 6.053 ; Rise       ; KEY[3]          ;
;  HEX3[6]  ; KEY[3]     ; 6.230 ; 6.230 ; Rise       ; KEY[3]          ;
; HEX4[*]   ; KEY[3]     ; 5.661 ; 5.661 ; Rise       ; KEY[3]          ;
;  HEX4[0]  ; KEY[3]     ; 5.420 ; 5.420 ; Rise       ; KEY[3]          ;
;  HEX4[1]  ; KEY[3]     ; 5.501 ; 5.501 ; Rise       ; KEY[3]          ;
;  HEX4[2]  ; KEY[3]     ; 5.332 ; 5.332 ; Rise       ; KEY[3]          ;
;  HEX4[3]  ; KEY[3]     ; 5.540 ; 5.540 ; Rise       ; KEY[3]          ;
;  HEX4[4]  ; KEY[3]     ; 5.661 ; 5.661 ; Rise       ; KEY[3]          ;
;  HEX4[5]  ; KEY[3]     ; 5.658 ; 5.658 ; Rise       ; KEY[3]          ;
;  HEX4[6]  ; KEY[3]     ; 5.556 ; 5.556 ; Rise       ; KEY[3]          ;
; HEX5[*]   ; KEY[3]     ; 5.844 ; 5.844 ; Rise       ; KEY[3]          ;
;  HEX5[0]  ; KEY[3]     ; 5.712 ; 5.712 ; Rise       ; KEY[3]          ;
;  HEX5[1]  ; KEY[3]     ; 5.681 ; 5.681 ; Rise       ; KEY[3]          ;
;  HEX5[2]  ; KEY[3]     ; 5.667 ; 5.667 ; Rise       ; KEY[3]          ;
;  HEX5[3]  ; KEY[3]     ; 5.844 ; 5.844 ; Rise       ; KEY[3]          ;
;  HEX5[4]  ; KEY[3]     ; 5.724 ; 5.724 ; Rise       ; KEY[3]          ;
;  HEX5[5]  ; KEY[3]     ; 5.815 ; 5.815 ; Rise       ; KEY[3]          ;
;  HEX5[6]  ; KEY[3]     ; 5.643 ; 5.643 ; Rise       ; KEY[3]          ;
; HEX6[*]   ; KEY[3]     ; 6.783 ; 6.783 ; Rise       ; KEY[3]          ;
;  HEX6[0]  ; KEY[3]     ; 6.507 ; 6.507 ; Rise       ; KEY[3]          ;
;  HEX6[1]  ; KEY[3]     ; 6.509 ; 6.509 ; Rise       ; KEY[3]          ;
;  HEX6[2]  ; KEY[3]     ; 6.514 ; 6.514 ; Rise       ; KEY[3]          ;
;  HEX6[3]  ; KEY[3]     ; 6.783 ; 6.783 ; Rise       ; KEY[3]          ;
;  HEX6[4]  ; KEY[3]     ; 6.782 ; 6.782 ; Rise       ; KEY[3]          ;
;  HEX6[5]  ; KEY[3]     ; 6.774 ; 6.774 ; Rise       ; KEY[3]          ;
;  HEX6[6]  ; KEY[3]     ; 6.766 ; 6.766 ; Rise       ; KEY[3]          ;
; HEX7[*]   ; KEY[3]     ; 7.043 ; 7.043 ; Rise       ; KEY[3]          ;
;  HEX7[0]  ; KEY[3]     ; 6.920 ; 6.920 ; Rise       ; KEY[3]          ;
;  HEX7[1]  ; KEY[3]     ; 6.922 ; 6.922 ; Rise       ; KEY[3]          ;
;  HEX7[2]  ; KEY[3]     ; 6.889 ; 6.889 ; Rise       ; KEY[3]          ;
;  HEX7[3]  ; KEY[3]     ; 6.891 ; 6.891 ; Rise       ; KEY[3]          ;
;  HEX7[4]  ; KEY[3]     ; 6.886 ; 6.886 ; Rise       ; KEY[3]          ;
;  HEX7[5]  ; KEY[3]     ; 7.043 ; 7.043 ; Rise       ; KEY[3]          ;
;  HEX7[6]  ; KEY[3]     ; 6.985 ; 6.985 ; Rise       ; KEY[3]          ;
; LEDR[*]   ; KEY[3]     ; 5.884 ; 5.884 ; Rise       ; KEY[3]          ;
;  LEDR[0]  ; KEY[3]     ; 5.824 ; 5.824 ; Rise       ; KEY[3]          ;
;  LEDR[1]  ; KEY[3]     ; 5.431 ; 5.431 ; Rise       ; KEY[3]          ;
;  LEDR[2]  ; KEY[3]     ; 5.453 ; 5.453 ; Rise       ; KEY[3]          ;
;  LEDR[3]  ; KEY[3]     ; 5.404 ; 5.404 ; Rise       ; KEY[3]          ;
;  LEDR[4]  ; KEY[3]     ; 5.424 ; 5.424 ; Rise       ; KEY[3]          ;
;  LEDR[5]  ; KEY[3]     ; 5.460 ; 5.460 ; Rise       ; KEY[3]          ;
;  LEDR[6]  ; KEY[3]     ; 5.190 ; 5.190 ; Rise       ; KEY[3]          ;
;  LEDR[7]  ; KEY[3]     ; 5.884 ; 5.884 ; Rise       ; KEY[3]          ;
;  LEDR[8]  ; KEY[3]     ; 5.089 ; 5.089 ; Rise       ; KEY[3]          ;
;  LEDR[9]  ; KEY[3]     ; 5.047 ; 5.047 ; Rise       ; KEY[3]          ;
;  LEDR[10] ; KEY[3]     ; 4.981 ; 4.981 ; Rise       ; KEY[3]          ;
;  LEDR[11] ; KEY[3]     ; 4.976 ; 4.976 ; Rise       ; KEY[3]          ;
;  LEDR[12] ; KEY[3]     ; 4.899 ; 4.899 ; Rise       ; KEY[3]          ;
;  LEDR[13] ; KEY[3]     ; 4.985 ; 4.985 ; Rise       ; KEY[3]          ;
;  LEDR[14] ; KEY[3]     ; 4.802 ; 4.802 ; Rise       ; KEY[3]          ;
;  LEDR[15] ; KEY[3]     ; 4.802 ; 4.802 ; Rise       ; KEY[3]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[3]     ; 5.167 ; 5.167 ; Rise       ; KEY[3]          ;
;  HEX0[0]  ; KEY[3]     ; 5.204 ; 5.204 ; Rise       ; KEY[3]          ;
;  HEX0[1]  ; KEY[3]     ; 5.167 ; 5.167 ; Rise       ; KEY[3]          ;
;  HEX0[2]  ; KEY[3]     ; 5.179 ; 5.179 ; Rise       ; KEY[3]          ;
;  HEX0[3]  ; KEY[3]     ; 5.320 ; 5.320 ; Rise       ; KEY[3]          ;
;  HEX0[4]  ; KEY[3]     ; 5.321 ; 5.321 ; Rise       ; KEY[3]          ;
;  HEX0[5]  ; KEY[3]     ; 5.318 ; 5.318 ; Rise       ; KEY[3]          ;
;  HEX0[6]  ; KEY[3]     ; 5.310 ; 5.310 ; Rise       ; KEY[3]          ;
; HEX1[*]   ; KEY[3]     ; 5.868 ; 5.868 ; Rise       ; KEY[3]          ;
;  HEX1[0]  ; KEY[3]     ; 6.457 ; 6.457 ; Rise       ; KEY[3]          ;
;  HEX1[1]  ; KEY[3]     ; 5.904 ; 5.904 ; Rise       ; KEY[3]          ;
;  HEX1[2]  ; KEY[3]     ; 6.191 ; 6.191 ; Rise       ; KEY[3]          ;
;  HEX1[3]  ; KEY[3]     ; 6.291 ; 6.291 ; Rise       ; KEY[3]          ;
;  HEX1[4]  ; KEY[3]     ; 5.868 ; 5.868 ; Rise       ; KEY[3]          ;
;  HEX1[5]  ; KEY[3]     ; 6.005 ; 6.005 ; Rise       ; KEY[3]          ;
;  HEX1[6]  ; KEY[3]     ; 5.940 ; 5.940 ; Rise       ; KEY[3]          ;
; HEX2[*]   ; KEY[3]     ; 5.803 ; 5.803 ; Rise       ; KEY[3]          ;
;  HEX2[0]  ; KEY[3]     ; 5.916 ; 5.916 ; Rise       ; KEY[3]          ;
;  HEX2[1]  ; KEY[3]     ; 6.168 ; 6.168 ; Rise       ; KEY[3]          ;
;  HEX2[2]  ; KEY[3]     ; 5.957 ; 5.957 ; Rise       ; KEY[3]          ;
;  HEX2[3]  ; KEY[3]     ; 5.853 ; 5.853 ; Rise       ; KEY[3]          ;
;  HEX2[4]  ; KEY[3]     ; 5.903 ; 5.903 ; Rise       ; KEY[3]          ;
;  HEX2[5]  ; KEY[3]     ; 5.803 ; 5.803 ; Rise       ; KEY[3]          ;
;  HEX2[6]  ; KEY[3]     ; 6.046 ; 6.046 ; Rise       ; KEY[3]          ;
; HEX3[*]   ; KEY[3]     ; 5.621 ; 5.621 ; Rise       ; KEY[3]          ;
;  HEX3[0]  ; KEY[3]     ; 5.780 ; 5.780 ; Rise       ; KEY[3]          ;
;  HEX3[1]  ; KEY[3]     ; 5.797 ; 5.797 ; Rise       ; KEY[3]          ;
;  HEX3[2]  ; KEY[3]     ; 5.673 ; 5.673 ; Rise       ; KEY[3]          ;
;  HEX3[3]  ; KEY[3]     ; 5.975 ; 5.975 ; Rise       ; KEY[3]          ;
;  HEX3[4]  ; KEY[3]     ; 5.621 ; 5.621 ; Rise       ; KEY[3]          ;
;  HEX3[5]  ; KEY[3]     ; 5.656 ; 5.656 ; Rise       ; KEY[3]          ;
;  HEX3[6]  ; KEY[3]     ; 5.838 ; 5.838 ; Rise       ; KEY[3]          ;
; HEX4[*]   ; KEY[3]     ; 5.204 ; 5.204 ; Rise       ; KEY[3]          ;
;  HEX4[0]  ; KEY[3]     ; 5.288 ; 5.288 ; Rise       ; KEY[3]          ;
;  HEX4[1]  ; KEY[3]     ; 5.369 ; 5.369 ; Rise       ; KEY[3]          ;
;  HEX4[2]  ; KEY[3]     ; 5.204 ; 5.204 ; Rise       ; KEY[3]          ;
;  HEX4[3]  ; KEY[3]     ; 5.415 ; 5.415 ; Rise       ; KEY[3]          ;
;  HEX4[4]  ; KEY[3]     ; 5.530 ; 5.530 ; Rise       ; KEY[3]          ;
;  HEX4[5]  ; KEY[3]     ; 5.526 ; 5.526 ; Rise       ; KEY[3]          ;
;  HEX4[6]  ; KEY[3]     ; 5.429 ; 5.429 ; Rise       ; KEY[3]          ;
; HEX5[*]   ; KEY[3]     ; 5.524 ; 5.524 ; Rise       ; KEY[3]          ;
;  HEX5[0]  ; KEY[3]     ; 5.600 ; 5.600 ; Rise       ; KEY[3]          ;
;  HEX5[1]  ; KEY[3]     ; 5.572 ; 5.572 ; Rise       ; KEY[3]          ;
;  HEX5[2]  ; KEY[3]     ; 5.557 ; 5.557 ; Rise       ; KEY[3]          ;
;  HEX5[3]  ; KEY[3]     ; 5.725 ; 5.725 ; Rise       ; KEY[3]          ;
;  HEX5[4]  ; KEY[3]     ; 5.601 ; 5.601 ; Rise       ; KEY[3]          ;
;  HEX5[5]  ; KEY[3]     ; 5.689 ; 5.689 ; Rise       ; KEY[3]          ;
;  HEX5[6]  ; KEY[3]     ; 5.524 ; 5.524 ; Rise       ; KEY[3]          ;
; HEX6[*]   ; KEY[3]     ; 5.773 ; 5.773 ; Rise       ; KEY[3]          ;
;  HEX6[0]  ; KEY[3]     ; 5.773 ; 5.773 ; Rise       ; KEY[3]          ;
;  HEX6[1]  ; KEY[3]     ; 5.778 ; 5.778 ; Rise       ; KEY[3]          ;
;  HEX6[2]  ; KEY[3]     ; 5.774 ; 5.774 ; Rise       ; KEY[3]          ;
;  HEX6[3]  ; KEY[3]     ; 6.053 ; 6.053 ; Rise       ; KEY[3]          ;
;  HEX6[4]  ; KEY[3]     ; 6.054 ; 6.054 ; Rise       ; KEY[3]          ;
;  HEX6[5]  ; KEY[3]     ; 6.041 ; 6.041 ; Rise       ; KEY[3]          ;
;  HEX6[6]  ; KEY[3]     ; 6.034 ; 6.034 ; Rise       ; KEY[3]          ;
; HEX7[*]   ; KEY[3]     ; 5.914 ; 5.914 ; Rise       ; KEY[3]          ;
;  HEX7[0]  ; KEY[3]     ; 5.948 ; 5.948 ; Rise       ; KEY[3]          ;
;  HEX7[1]  ; KEY[3]     ; 5.951 ; 5.951 ; Rise       ; KEY[3]          ;
;  HEX7[2]  ; KEY[3]     ; 5.914 ; 5.914 ; Rise       ; KEY[3]          ;
;  HEX7[3]  ; KEY[3]     ; 5.926 ; 5.926 ; Rise       ; KEY[3]          ;
;  HEX7[4]  ; KEY[3]     ; 5.917 ; 5.917 ; Rise       ; KEY[3]          ;
;  HEX7[5]  ; KEY[3]     ; 6.069 ; 6.069 ; Rise       ; KEY[3]          ;
;  HEX7[6]  ; KEY[3]     ; 6.014 ; 6.014 ; Rise       ; KEY[3]          ;
; LEDR[*]   ; KEY[3]     ; 4.802 ; 4.802 ; Rise       ; KEY[3]          ;
;  LEDR[0]  ; KEY[3]     ; 5.824 ; 5.824 ; Rise       ; KEY[3]          ;
;  LEDR[1]  ; KEY[3]     ; 5.431 ; 5.431 ; Rise       ; KEY[3]          ;
;  LEDR[2]  ; KEY[3]     ; 5.453 ; 5.453 ; Rise       ; KEY[3]          ;
;  LEDR[3]  ; KEY[3]     ; 5.404 ; 5.404 ; Rise       ; KEY[3]          ;
;  LEDR[4]  ; KEY[3]     ; 5.424 ; 5.424 ; Rise       ; KEY[3]          ;
;  LEDR[5]  ; KEY[3]     ; 5.460 ; 5.460 ; Rise       ; KEY[3]          ;
;  LEDR[6]  ; KEY[3]     ; 5.190 ; 5.190 ; Rise       ; KEY[3]          ;
;  LEDR[7]  ; KEY[3]     ; 5.884 ; 5.884 ; Rise       ; KEY[3]          ;
;  LEDR[8]  ; KEY[3]     ; 5.089 ; 5.089 ; Rise       ; KEY[3]          ;
;  LEDR[9]  ; KEY[3]     ; 5.047 ; 5.047 ; Rise       ; KEY[3]          ;
;  LEDR[10] ; KEY[3]     ; 4.981 ; 4.981 ; Rise       ; KEY[3]          ;
;  LEDR[11] ; KEY[3]     ; 4.976 ; 4.976 ; Rise       ; KEY[3]          ;
;  LEDR[12] ; KEY[3]     ; 4.899 ; 4.899 ; Rise       ; KEY[3]          ;
;  LEDR[13] ; KEY[3]     ; 4.985 ; 4.985 ; Rise       ; KEY[3]          ;
;  LEDR[14] ; KEY[3]     ; 4.802 ; 4.802 ; Rise       ; KEY[3]          ;
;  LEDR[15] ; KEY[3]     ; 4.802 ; 4.802 ; Rise       ; KEY[3]          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.233   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50        ; -3.353   ; 0.243 ; N/A      ; N/A     ; -1.380              ;
;  KEY[3]          ; -6.233   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -445.374 ; 0.0   ; 0.0      ; 0.0     ; -304.602            ;
;  CLOCK_50        ; -117.020 ; 0.000 ; N/A      ; N/A     ; -59.380             ;
;  KEY[3]          ; -328.354 ; 0.000 ; N/A      ; N/A     ; -245.222            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; KEY[3]     ; 5.069 ; 5.069 ; Rise       ; KEY[3]          ;
;  KEY[2]   ; KEY[3]     ; 5.069 ; 5.069 ; Rise       ; KEY[3]          ;
; SW[*]     ; KEY[3]     ; 4.949 ; 4.949 ; Rise       ; KEY[3]          ;
;  SW[2]    ; KEY[3]     ; 1.067 ; 1.067 ; Rise       ; KEY[3]          ;
;  SW[3]    ; KEY[3]     ; 1.157 ; 1.157 ; Rise       ; KEY[3]          ;
;  SW[4]    ; KEY[3]     ; 0.949 ; 0.949 ; Rise       ; KEY[3]          ;
;  SW[5]    ; KEY[3]     ; 1.190 ; 1.190 ; Rise       ; KEY[3]          ;
;  SW[6]    ; KEY[3]     ; 0.852 ; 0.852 ; Rise       ; KEY[3]          ;
;  SW[7]    ; KEY[3]     ; 1.550 ; 1.550 ; Rise       ; KEY[3]          ;
;  SW[8]    ; KEY[3]     ; 2.371 ; 2.371 ; Rise       ; KEY[3]          ;
;  SW[9]    ; KEY[3]     ; 1.936 ; 1.936 ; Rise       ; KEY[3]          ;
;  SW[10]   ; KEY[3]     ; 0.754 ; 0.754 ; Rise       ; KEY[3]          ;
;  SW[11]   ; KEY[3]     ; 0.949 ; 0.949 ; Rise       ; KEY[3]          ;
;  SW[12]   ; KEY[3]     ; 0.409 ; 0.409 ; Rise       ; KEY[3]          ;
;  SW[13]   ; KEY[3]     ; 4.353 ; 4.353 ; Rise       ; KEY[3]          ;
;  SW[14]   ; KEY[3]     ; 4.782 ; 4.782 ; Rise       ; KEY[3]          ;
;  SW[15]   ; KEY[3]     ; 4.820 ; 4.820 ; Rise       ; KEY[3]          ;
;  SW[16]   ; KEY[3]     ; 4.175 ; 4.175 ; Rise       ; KEY[3]          ;
;  SW[17]   ; KEY[3]     ; 4.949 ; 4.949 ; Rise       ; KEY[3]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[3]     ; -1.706 ; -1.706 ; Rise       ; KEY[3]          ;
;  KEY[2]   ; KEY[3]     ; -1.706 ; -1.706 ; Rise       ; KEY[3]          ;
; SW[*]     ; KEY[3]     ; 1.266  ; 1.266  ; Rise       ; KEY[3]          ;
;  SW[2]    ; KEY[3]     ; 0.169  ; 0.169  ; Rise       ; KEY[3]          ;
;  SW[3]    ; KEY[3]     ; 0.416  ; 0.416  ; Rise       ; KEY[3]          ;
;  SW[4]    ; KEY[3]     ; 0.674  ; 0.674  ; Rise       ; KEY[3]          ;
;  SW[5]    ; KEY[3]     ; 1.266  ; 1.266  ; Rise       ; KEY[3]          ;
;  SW[6]    ; KEY[3]     ; 0.332  ; 0.332  ; Rise       ; KEY[3]          ;
;  SW[7]    ; KEY[3]     ; 0.102  ; 0.102  ; Rise       ; KEY[3]          ;
;  SW[8]    ; KEY[3]     ; 0.325  ; 0.325  ; Rise       ; KEY[3]          ;
;  SW[9]    ; KEY[3]     ; 0.065  ; 0.065  ; Rise       ; KEY[3]          ;
;  SW[10]   ; KEY[3]     ; 1.022  ; 1.022  ; Rise       ; KEY[3]          ;
;  SW[11]   ; KEY[3]     ; 0.856  ; 0.856  ; Rise       ; KEY[3]          ;
;  SW[12]   ; KEY[3]     ; 0.943  ; 0.943  ; Rise       ; KEY[3]          ;
;  SW[13]   ; KEY[3]     ; -1.643 ; -1.643 ; Rise       ; KEY[3]          ;
;  SW[14]   ; KEY[3]     ; -1.510 ; -1.510 ; Rise       ; KEY[3]          ;
;  SW[15]   ; KEY[3]     ; -2.008 ; -2.008 ; Rise       ; KEY[3]          ;
;  SW[16]   ; KEY[3]     ; -1.761 ; -1.761 ; Rise       ; KEY[3]          ;
;  SW[17]   ; KEY[3]     ; -2.050 ; -2.050 ; Rise       ; KEY[3]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[3]     ; 10.333 ; 10.333 ; Rise       ; KEY[3]          ;
;  HEX0[0]  ; KEY[3]     ; 10.035 ; 10.035 ; Rise       ; KEY[3]          ;
;  HEX0[1]  ; KEY[3]     ; 9.999  ; 9.999  ; Rise       ; KEY[3]          ;
;  HEX0[2]  ; KEY[3]     ; 10.009 ; 10.009 ; Rise       ; KEY[3]          ;
;  HEX0[3]  ; KEY[3]     ; 10.333 ; 10.333 ; Rise       ; KEY[3]          ;
;  HEX0[4]  ; KEY[3]     ; 10.325 ; 10.325 ; Rise       ; KEY[3]          ;
;  HEX0[5]  ; KEY[3]     ; 10.299 ; 10.299 ; Rise       ; KEY[3]          ;
;  HEX0[6]  ; KEY[3]     ; 10.319 ; 10.319 ; Rise       ; KEY[3]          ;
; HEX1[*]   ; KEY[3]     ; 12.728 ; 12.728 ; Rise       ; KEY[3]          ;
;  HEX1[0]  ; KEY[3]     ; 12.728 ; 12.728 ; Rise       ; KEY[3]          ;
;  HEX1[1]  ; KEY[3]     ; 11.589 ; 11.589 ; Rise       ; KEY[3]          ;
;  HEX1[2]  ; KEY[3]     ; 12.434 ; 12.434 ; Rise       ; KEY[3]          ;
;  HEX1[3]  ; KEY[3]     ; 12.593 ; 12.593 ; Rise       ; KEY[3]          ;
;  HEX1[4]  ; KEY[3]     ; 11.638 ; 11.638 ; Rise       ; KEY[3]          ;
;  HEX1[5]  ; KEY[3]     ; 11.848 ; 11.848 ; Rise       ; KEY[3]          ;
;  HEX1[6]  ; KEY[3]     ; 11.719 ; 11.719 ; Rise       ; KEY[3]          ;
; HEX2[*]   ; KEY[3]     ; 12.300 ; 12.300 ; Rise       ; KEY[3]          ;
;  HEX2[0]  ; KEY[3]     ; 11.600 ; 11.600 ; Rise       ; KEY[3]          ;
;  HEX2[1]  ; KEY[3]     ; 12.300 ; 12.300 ; Rise       ; KEY[3]          ;
;  HEX2[2]  ; KEY[3]     ; 11.681 ; 11.681 ; Rise       ; KEY[3]          ;
;  HEX2[3]  ; KEY[3]     ; 11.439 ; 11.439 ; Rise       ; KEY[3]          ;
;  HEX2[4]  ; KEY[3]     ; 11.616 ; 11.616 ; Rise       ; KEY[3]          ;
;  HEX2[5]  ; KEY[3]     ; 11.337 ; 11.337 ; Rise       ; KEY[3]          ;
;  HEX2[6]  ; KEY[3]     ; 12.019 ; 12.019 ; Rise       ; KEY[3]          ;
; HEX3[*]   ; KEY[3]     ; 12.090 ; 12.090 ; Rise       ; KEY[3]          ;
;  HEX3[0]  ; KEY[3]     ; 11.444 ; 11.444 ; Rise       ; KEY[3]          ;
;  HEX3[1]  ; KEY[3]     ; 11.560 ; 11.560 ; Rise       ; KEY[3]          ;
;  HEX3[2]  ; KEY[3]     ; 11.287 ; 11.287 ; Rise       ; KEY[3]          ;
;  HEX3[3]  ; KEY[3]     ; 11.982 ; 11.982 ; Rise       ; KEY[3]          ;
;  HEX3[4]  ; KEY[3]     ; 11.116 ; 11.116 ; Rise       ; KEY[3]          ;
;  HEX3[5]  ; KEY[3]     ; 11.620 ; 11.620 ; Rise       ; KEY[3]          ;
;  HEX3[6]  ; KEY[3]     ; 12.090 ; 12.090 ; Rise       ; KEY[3]          ;
; HEX4[*]   ; KEY[3]     ; 10.817 ; 10.817 ; Rise       ; KEY[3]          ;
;  HEX4[0]  ; KEY[3]     ; 10.242 ; 10.242 ; Rise       ; KEY[3]          ;
;  HEX4[1]  ; KEY[3]     ; 10.440 ; 10.440 ; Rise       ; KEY[3]          ;
;  HEX4[2]  ; KEY[3]     ; 10.009 ; 10.009 ; Rise       ; KEY[3]          ;
;  HEX4[3]  ; KEY[3]     ; 10.538 ; 10.538 ; Rise       ; KEY[3]          ;
;  HEX4[4]  ; KEY[3]     ; 10.817 ; 10.817 ; Rise       ; KEY[3]          ;
;  HEX4[5]  ; KEY[3]     ; 10.810 ; 10.810 ; Rise       ; KEY[3]          ;
;  HEX4[6]  ; KEY[3]     ; 10.546 ; 10.546 ; Rise       ; KEY[3]          ;
; HEX5[*]   ; KEY[3]     ; 11.241 ; 11.241 ; Rise       ; KEY[3]          ;
;  HEX5[0]  ; KEY[3]     ; 10.958 ; 10.958 ; Rise       ; KEY[3]          ;
;  HEX5[1]  ; KEY[3]     ; 10.928 ; 10.928 ; Rise       ; KEY[3]          ;
;  HEX5[2]  ; KEY[3]     ; 10.901 ; 10.901 ; Rise       ; KEY[3]          ;
;  HEX5[3]  ; KEY[3]     ; 11.241 ; 11.241 ; Rise       ; KEY[3]          ;
;  HEX5[4]  ; KEY[3]     ; 10.960 ; 10.960 ; Rise       ; KEY[3]          ;
;  HEX5[5]  ; KEY[3]     ; 11.203 ; 11.203 ; Rise       ; KEY[3]          ;
;  HEX5[6]  ; KEY[3]     ; 10.737 ; 10.737 ; Rise       ; KEY[3]          ;
; HEX6[*]   ; KEY[3]     ; 13.368 ; 13.368 ; Rise       ; KEY[3]          ;
;  HEX6[0]  ; KEY[3]     ; 12.804 ; 12.804 ; Rise       ; KEY[3]          ;
;  HEX6[1]  ; KEY[3]     ; 12.835 ; 12.835 ; Rise       ; KEY[3]          ;
;  HEX6[2]  ; KEY[3]     ; 12.826 ; 12.826 ; Rise       ; KEY[3]          ;
;  HEX6[3]  ; KEY[3]     ; 13.366 ; 13.366 ; Rise       ; KEY[3]          ;
;  HEX6[4]  ; KEY[3]     ; 13.338 ; 13.338 ; Rise       ; KEY[3]          ;
;  HEX6[5]  ; KEY[3]     ; 13.368 ; 13.368 ; Rise       ; KEY[3]          ;
;  HEX6[6]  ; KEY[3]     ; 13.352 ; 13.352 ; Rise       ; KEY[3]          ;
; HEX7[*]   ; KEY[3]     ; 13.700 ; 13.700 ; Rise       ; KEY[3]          ;
;  HEX7[0]  ; KEY[3]     ; 13.419 ; 13.419 ; Rise       ; KEY[3]          ;
;  HEX7[1]  ; KEY[3]     ; 13.431 ; 13.431 ; Rise       ; KEY[3]          ;
;  HEX7[2]  ; KEY[3]     ; 13.362 ; 13.362 ; Rise       ; KEY[3]          ;
;  HEX7[3]  ; KEY[3]     ; 13.401 ; 13.401 ; Rise       ; KEY[3]          ;
;  HEX7[4]  ; KEY[3]     ; 13.391 ; 13.391 ; Rise       ; KEY[3]          ;
;  HEX7[5]  ; KEY[3]     ; 13.700 ; 13.700 ; Rise       ; KEY[3]          ;
;  HEX7[6]  ; KEY[3]     ; 13.585 ; 13.585 ; Rise       ; KEY[3]          ;
; LEDR[*]   ; KEY[3]     ; 11.025 ; 11.025 ; Rise       ; KEY[3]          ;
;  LEDR[0]  ; KEY[3]     ; 11.025 ; 11.025 ; Rise       ; KEY[3]          ;
;  LEDR[1]  ; KEY[3]     ; 10.027 ; 10.027 ; Rise       ; KEY[3]          ;
;  LEDR[2]  ; KEY[3]     ; 10.137 ; 10.137 ; Rise       ; KEY[3]          ;
;  LEDR[3]  ; KEY[3]     ; 10.005 ; 10.005 ; Rise       ; KEY[3]          ;
;  LEDR[4]  ; KEY[3]     ; 9.995  ; 9.995  ; Rise       ; KEY[3]          ;
;  LEDR[5]  ; KEY[3]     ; 10.131 ; 10.131 ; Rise       ; KEY[3]          ;
;  LEDR[6]  ; KEY[3]     ; 9.525  ; 9.525  ; Rise       ; KEY[3]          ;
;  LEDR[7]  ; KEY[3]     ; 10.860 ; 10.860 ; Rise       ; KEY[3]          ;
;  LEDR[8]  ; KEY[3]     ; 9.424  ; 9.424  ; Rise       ; KEY[3]          ;
;  LEDR[9]  ; KEY[3]     ; 9.351  ; 9.351  ; Rise       ; KEY[3]          ;
;  LEDR[10] ; KEY[3]     ; 9.180  ; 9.180  ; Rise       ; KEY[3]          ;
;  LEDR[11] ; KEY[3]     ; 9.173  ; 9.173  ; Rise       ; KEY[3]          ;
;  LEDR[12] ; KEY[3]     ; 8.981  ; 8.981  ; Rise       ; KEY[3]          ;
;  LEDR[13] ; KEY[3]     ; 9.165  ; 9.165  ; Rise       ; KEY[3]          ;
;  LEDR[14] ; KEY[3]     ; 8.771  ; 8.771  ; Rise       ; KEY[3]          ;
;  LEDR[15] ; KEY[3]     ; 8.774  ; 8.774  ; Rise       ; KEY[3]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[3]     ; 5.167 ; 5.167 ; Rise       ; KEY[3]          ;
;  HEX0[0]  ; KEY[3]     ; 5.204 ; 5.204 ; Rise       ; KEY[3]          ;
;  HEX0[1]  ; KEY[3]     ; 5.167 ; 5.167 ; Rise       ; KEY[3]          ;
;  HEX0[2]  ; KEY[3]     ; 5.179 ; 5.179 ; Rise       ; KEY[3]          ;
;  HEX0[3]  ; KEY[3]     ; 5.320 ; 5.320 ; Rise       ; KEY[3]          ;
;  HEX0[4]  ; KEY[3]     ; 5.321 ; 5.321 ; Rise       ; KEY[3]          ;
;  HEX0[5]  ; KEY[3]     ; 5.318 ; 5.318 ; Rise       ; KEY[3]          ;
;  HEX0[6]  ; KEY[3]     ; 5.310 ; 5.310 ; Rise       ; KEY[3]          ;
; HEX1[*]   ; KEY[3]     ; 5.868 ; 5.868 ; Rise       ; KEY[3]          ;
;  HEX1[0]  ; KEY[3]     ; 6.457 ; 6.457 ; Rise       ; KEY[3]          ;
;  HEX1[1]  ; KEY[3]     ; 5.904 ; 5.904 ; Rise       ; KEY[3]          ;
;  HEX1[2]  ; KEY[3]     ; 6.191 ; 6.191 ; Rise       ; KEY[3]          ;
;  HEX1[3]  ; KEY[3]     ; 6.291 ; 6.291 ; Rise       ; KEY[3]          ;
;  HEX1[4]  ; KEY[3]     ; 5.868 ; 5.868 ; Rise       ; KEY[3]          ;
;  HEX1[5]  ; KEY[3]     ; 6.005 ; 6.005 ; Rise       ; KEY[3]          ;
;  HEX1[6]  ; KEY[3]     ; 5.940 ; 5.940 ; Rise       ; KEY[3]          ;
; HEX2[*]   ; KEY[3]     ; 5.803 ; 5.803 ; Rise       ; KEY[3]          ;
;  HEX2[0]  ; KEY[3]     ; 5.916 ; 5.916 ; Rise       ; KEY[3]          ;
;  HEX2[1]  ; KEY[3]     ; 6.168 ; 6.168 ; Rise       ; KEY[3]          ;
;  HEX2[2]  ; KEY[3]     ; 5.957 ; 5.957 ; Rise       ; KEY[3]          ;
;  HEX2[3]  ; KEY[3]     ; 5.853 ; 5.853 ; Rise       ; KEY[3]          ;
;  HEX2[4]  ; KEY[3]     ; 5.903 ; 5.903 ; Rise       ; KEY[3]          ;
;  HEX2[5]  ; KEY[3]     ; 5.803 ; 5.803 ; Rise       ; KEY[3]          ;
;  HEX2[6]  ; KEY[3]     ; 6.046 ; 6.046 ; Rise       ; KEY[3]          ;
; HEX3[*]   ; KEY[3]     ; 5.621 ; 5.621 ; Rise       ; KEY[3]          ;
;  HEX3[0]  ; KEY[3]     ; 5.780 ; 5.780 ; Rise       ; KEY[3]          ;
;  HEX3[1]  ; KEY[3]     ; 5.797 ; 5.797 ; Rise       ; KEY[3]          ;
;  HEX3[2]  ; KEY[3]     ; 5.673 ; 5.673 ; Rise       ; KEY[3]          ;
;  HEX3[3]  ; KEY[3]     ; 5.975 ; 5.975 ; Rise       ; KEY[3]          ;
;  HEX3[4]  ; KEY[3]     ; 5.621 ; 5.621 ; Rise       ; KEY[3]          ;
;  HEX3[5]  ; KEY[3]     ; 5.656 ; 5.656 ; Rise       ; KEY[3]          ;
;  HEX3[6]  ; KEY[3]     ; 5.838 ; 5.838 ; Rise       ; KEY[3]          ;
; HEX4[*]   ; KEY[3]     ; 5.204 ; 5.204 ; Rise       ; KEY[3]          ;
;  HEX4[0]  ; KEY[3]     ; 5.288 ; 5.288 ; Rise       ; KEY[3]          ;
;  HEX4[1]  ; KEY[3]     ; 5.369 ; 5.369 ; Rise       ; KEY[3]          ;
;  HEX4[2]  ; KEY[3]     ; 5.204 ; 5.204 ; Rise       ; KEY[3]          ;
;  HEX4[3]  ; KEY[3]     ; 5.415 ; 5.415 ; Rise       ; KEY[3]          ;
;  HEX4[4]  ; KEY[3]     ; 5.530 ; 5.530 ; Rise       ; KEY[3]          ;
;  HEX4[5]  ; KEY[3]     ; 5.526 ; 5.526 ; Rise       ; KEY[3]          ;
;  HEX4[6]  ; KEY[3]     ; 5.429 ; 5.429 ; Rise       ; KEY[3]          ;
; HEX5[*]   ; KEY[3]     ; 5.524 ; 5.524 ; Rise       ; KEY[3]          ;
;  HEX5[0]  ; KEY[3]     ; 5.600 ; 5.600 ; Rise       ; KEY[3]          ;
;  HEX5[1]  ; KEY[3]     ; 5.572 ; 5.572 ; Rise       ; KEY[3]          ;
;  HEX5[2]  ; KEY[3]     ; 5.557 ; 5.557 ; Rise       ; KEY[3]          ;
;  HEX5[3]  ; KEY[3]     ; 5.725 ; 5.725 ; Rise       ; KEY[3]          ;
;  HEX5[4]  ; KEY[3]     ; 5.601 ; 5.601 ; Rise       ; KEY[3]          ;
;  HEX5[5]  ; KEY[3]     ; 5.689 ; 5.689 ; Rise       ; KEY[3]          ;
;  HEX5[6]  ; KEY[3]     ; 5.524 ; 5.524 ; Rise       ; KEY[3]          ;
; HEX6[*]   ; KEY[3]     ; 5.773 ; 5.773 ; Rise       ; KEY[3]          ;
;  HEX6[0]  ; KEY[3]     ; 5.773 ; 5.773 ; Rise       ; KEY[3]          ;
;  HEX6[1]  ; KEY[3]     ; 5.778 ; 5.778 ; Rise       ; KEY[3]          ;
;  HEX6[2]  ; KEY[3]     ; 5.774 ; 5.774 ; Rise       ; KEY[3]          ;
;  HEX6[3]  ; KEY[3]     ; 6.053 ; 6.053 ; Rise       ; KEY[3]          ;
;  HEX6[4]  ; KEY[3]     ; 6.054 ; 6.054 ; Rise       ; KEY[3]          ;
;  HEX6[5]  ; KEY[3]     ; 6.041 ; 6.041 ; Rise       ; KEY[3]          ;
;  HEX6[6]  ; KEY[3]     ; 6.034 ; 6.034 ; Rise       ; KEY[3]          ;
; HEX7[*]   ; KEY[3]     ; 5.914 ; 5.914 ; Rise       ; KEY[3]          ;
;  HEX7[0]  ; KEY[3]     ; 5.948 ; 5.948 ; Rise       ; KEY[3]          ;
;  HEX7[1]  ; KEY[3]     ; 5.951 ; 5.951 ; Rise       ; KEY[3]          ;
;  HEX7[2]  ; KEY[3]     ; 5.914 ; 5.914 ; Rise       ; KEY[3]          ;
;  HEX7[3]  ; KEY[3]     ; 5.926 ; 5.926 ; Rise       ; KEY[3]          ;
;  HEX7[4]  ; KEY[3]     ; 5.917 ; 5.917 ; Rise       ; KEY[3]          ;
;  HEX7[5]  ; KEY[3]     ; 6.069 ; 6.069 ; Rise       ; KEY[3]          ;
;  HEX7[6]  ; KEY[3]     ; 6.014 ; 6.014 ; Rise       ; KEY[3]          ;
; LEDR[*]   ; KEY[3]     ; 4.802 ; 4.802 ; Rise       ; KEY[3]          ;
;  LEDR[0]  ; KEY[3]     ; 5.824 ; 5.824 ; Rise       ; KEY[3]          ;
;  LEDR[1]  ; KEY[3]     ; 5.431 ; 5.431 ; Rise       ; KEY[3]          ;
;  LEDR[2]  ; KEY[3]     ; 5.453 ; 5.453 ; Rise       ; KEY[3]          ;
;  LEDR[3]  ; KEY[3]     ; 5.404 ; 5.404 ; Rise       ; KEY[3]          ;
;  LEDR[4]  ; KEY[3]     ; 5.424 ; 5.424 ; Rise       ; KEY[3]          ;
;  LEDR[5]  ; KEY[3]     ; 5.460 ; 5.460 ; Rise       ; KEY[3]          ;
;  LEDR[6]  ; KEY[3]     ; 5.190 ; 5.190 ; Rise       ; KEY[3]          ;
;  LEDR[7]  ; KEY[3]     ; 5.884 ; 5.884 ; Rise       ; KEY[3]          ;
;  LEDR[8]  ; KEY[3]     ; 5.089 ; 5.089 ; Rise       ; KEY[3]          ;
;  LEDR[9]  ; KEY[3]     ; 5.047 ; 5.047 ; Rise       ; KEY[3]          ;
;  LEDR[10] ; KEY[3]     ; 4.981 ; 4.981 ; Rise       ; KEY[3]          ;
;  LEDR[11] ; KEY[3]     ; 4.976 ; 4.976 ; Rise       ; KEY[3]          ;
;  LEDR[12] ; KEY[3]     ; 4.899 ; 4.899 ; Rise       ; KEY[3]          ;
;  LEDR[13] ; KEY[3]     ; 4.985 ; 4.985 ; Rise       ; KEY[3]          ;
;  LEDR[14] ; KEY[3]     ; 4.802 ; 4.802 ; Rise       ; KEY[3]          ;
;  LEDR[15] ; KEY[3]     ; 4.802 ; 4.802 ; Rise       ; KEY[3]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 1505     ; 0        ; 0        ; 0        ;
; KEY[3]     ; KEY[3]   ; 4732     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 1505     ; 0        ; 0        ; 0        ;
; KEY[3]     ; KEY[3]   ; 4732     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 112   ; 112  ;
; Unconstrained Output Ports      ; 72    ; 72   ;
; Unconstrained Output Port Paths ; 352   ; 352  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Feb 04 15:01:50 2016
Info: Command: quartus_sta Processeur -c Processeur
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processeur.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[3] KEY[3]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.233
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.233      -328.354 KEY[3] 
    Info (332119):    -3.353      -117.020 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 KEY[3] 
    Info (332119):     0.531         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -245.222 KEY[3] 
    Info (332119):    -1.380       -59.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.851
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.851      -129.478 KEY[3] 
    Info (332119):    -1.072       -26.506 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 KEY[3] 
    Info (332119):     0.243         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -245.222 KEY[3] 
    Info (332119):    -1.380       -59.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 427 megabytes
    Info: Processing ended: Thu Feb 04 15:01:55 2016
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


