- I - 
中文摘要 
隨著人口老化，低功率、小面積與可攜式之生醫偵測系統之需求日益增加，因此我們
在對於許多的生醫系統都希望可以使用台積電製程與讀取電路做在同一顆晶片上面，不但
在整合上更為容易，且在未來的生醫系統，對於系統的面積的要求會愈來愈小，所以可以
把所有的系統包括感測器、介面電路、傳輸接發器一起實現於同一顆晶片裡面對於未來生
醫晶片的發展會有很大的幫助。 
懸臂樑感測器(Cantilever Beam)是近年來生醫感測器系統中很常被用到的一種方式去
感測一些特定的生物分子。主要是在懸臂樑上先鍍上一層壓阻材料，運用其懸臂樑的彎曲
程度來改變其等效上的電阻值。在後面的讀取電路中，便可以藉由阻值的變化，來得到生
物分子的不管是濃度或是有沒有特定的分子附著於臂上。而我們這次所做的懸臂樑感測器
主要是子計劃五所設計的。其目的是在於懸臂樑上先放上一層探測去氧核糖核酸(Probe 
DNA)，在之後滴上不同的DNA溶液，在遇到不匹配之去氧核糖核酸(Mismatch DNA)時，
對於懸臂樑並不會有什麼影響，而當溶液中含有目標去氧核糖核酸(Target DNA)時，目標去
氧核糖核酸便會和探測去氧核糖核酸結合，因此便會影響懸臂樑感測器的彎曲程度。 
對於上述所說的懸臂樑感測器，我們提出了兩種去讀取不同電阻值的方式，第一種是
使用感測器合拼振盪器(Sensor-merged oscillator)來探測其電阻值的不同。主要是運用電阻值
的改變，可以改變電路振盪器的振盪頻率，但是因為其電阻值改變比率極低(約為0.02%)，
故在偵測時難以對於其頻率做一準確的量測，於是我們在振盪器的輸出端再接一個混頻器
(Mixer)，並使用外面輸入的一個參考時脈將振盪器輸出頻率降頻到極低的頻率，這樣在偵
測很小的訊號時，可以簡單的發現其頻率的變化。但是振盪器本身對於製程、電壓及溫度
的變異(PVT variation)上難有固定的輸出頻率，固原本需要一直調整參考時脈的頻率，這在
使用上並不方便，固我們加了另一個數位校正迴路(Digital calibration loop) 去校正振盪器本
身的頻率，讓整個系統所需要的輸入時脈頻率為一固定值，之後在使用上也更為方便。 
在第二顆晶片中，為了低功率的目的，我們採用超再生技術為基礎的接收機。此接收
器的操作原理部份，即為藉由輸入訊號大小的不同，而改變輸出脈衝寬度的不同。所以在
這次的專題中，我們提出了一種具有三角積分調變的解調方式，可以將本身量化器的雜訊
推到我們用不到的高頻段去。 
第三顆晶片是無線傳送機，我們利用 Phase Selector 選擇相位的方式來達成 QPSK 的調
變。此外，為了減少 PA 的功率消耗，在本系統中加了一個 QPSK 的 coder 將 QPSK 轉換成
constant-envelope 的 OQPSK 調變。此外還加加入一個內嵌式 FIR Filter 去實現 HS-OQPSK
調變以達到更好的頻譜效能。 
在最後一顆晶片中，由於傳統的架構在量測三十二通道的腦波信號時，每一個通道都
必須有一個放大器，造成不小的功率損耗。我們所提出的新架構，把信號調變相加之後透
過同一個放大器放大，再分別解調回來，可以大幅節省功率損耗。 
- III - 
目錄 
封面頁  
中文摘要                                                                   I 
英文摘要                                                                   II 
目錄                                                                       III 
1. 前言與目的 .............................................................................................................................. 1 
1.1  子計畫動機與概述 ........................................................................................................ 1 
1.2  研究計畫結案報告組織架構 ........................................................................................ 1 
2. 以振盪器實現電阻對頻率的介面感測器 ............................................................................. 2 
2.1 架構論述 .......................................................................................................................... 2 
2.2 環形振盪器設計 .............................................................................................................. 3 
2.3 混波器 .............................................................................................................................. 5 
2.4 晶片圖 .............................................................................................................................. 7 
2.5 量測結果 .......................................................................................................................... 7 
2.6 問題討論與改進 .............................................................................................................. 8 
3.使用 DSM 在接收機中增加解析度 ...................................................................................... 10 
4 使用 Phase Mux 架構來降低傳送機的功率消耗 ................................................................ 13 
4.1 調變技術介紹 ................................................................................................................. 13 
4.2 傳輸器架構 ..................................................................................................................... 14 
4.3 鎖相迴路架構 ................................................................................................................. 17 
5. 應用 chopper 技術於降低多通道前端放大器數目 ........................................................... 20 
5.1 前言 ................................................................................................................................. 20 
5.2 腦波量測的電極 ............................................................................................................. 21 
5.2.1 腦波量測的挑戰 ...................................................................................................... 21 
5.2.2 腦波量測的規範 ...................................................................................................... 22 
5.3 解決雜訊干擾的方法 ..................................................................................................... 23 
5.3.1  Electrode Offset Voltage ...................................................................................... 23 
5.3.2  Amplifier flicker noise and offset voltage .......................................................... 24 
5.4 評估放大器設計好壞的指標 ......................................................................................... 25 
5.5 腦波信號讀出電路實例 ................................................................................................. 26 
5.5.1 早期的腦波信號讀出電路 — 3-OPAMP IA ....................................................... 26 
5.5.2  Current-Feedback IA (CFIA) ............................................................................. 26 
5.5.3  Capacitively-Coupled IA (CCIA) ....................................................................... 27 
5.6 本次提出的腦波信號讀出電路架構 ............................................................................. 29 
6. 成果 ........................................................................................................................................ 31 
 
 
 
- 2 - 
2. 以振盪器實現電阻對頻率的介面感測器 
2.1 架構論述 
    本章是實現一個微感測器介面電路，以偵測生物訊號的改變。在介面電路的實現方式
中主要有以下幾種：1.利用低雜訊放大生物感測訊號，主要是用電阻變化產生電壓差(voltage 
domain)。 2. 把感測器的變化反應至頻率域(frequency domain)、訊號脈寬域(pulse width 
domain)的偵測、時間軸域(Time domain)。第 2 點的方式當中，主要都是利用電阻與電容充
放電的方式，來產生不同的脈寬、頻率或週期。 
    由於隨著製程技術的演進，低功率的架構已成為 IC 設計的主流，在此種條件狀況下，
使用電壓來偵測訊號的方式，在先天上會受到低電壓的限制。反觀在頻率域、訊號脈寬域、
時間域上的偵測，比較不會受到供應電壓的限制，在偵測上能有較大的自由度。故選擇的
偵測架構，主要以後者為主，又最後選擇以震盪器的方式來實現。 
    在前端的感測電阻，主要是用來感測 DNA，在感測到 DNA 後會產生電阻值的變化(預
計在 0.02%~0.4%的範圍)，而本計畫所實現的電路架構，就是要去偵測微小的電阻變化。 
    本計畫利用在頻率域上的偵測，達到偵測電阻值改變的目的。提出的架構如圖 3.1，在
前端是一個跟感測器結合的振盪器，把電阻變化反應到頻率域上(即圖中的 fin)，然後藉由
混波器(Mixer)把感測後的頻率降至低頻(圖中 fout)，最後在低頻中去偵測頻率變化。 
 
Fig. 1 系統電路圖 
     
系統運作的概念如 Fig. 2，假設當前端感測電阻尚未偵測到 DNA 前，外界給的訊號 fref 為
9.95 MHz，而振盪器出來的頻率為 10 MHz，兩者經由混波器相減後，出來的頻率 fout為 50 
kHz。在電阻感測到DNA後，造成0.02%的電阻變化，進而使振盪器的震盪頻率 fin產生0.02%
的改變，變成 10.002 MHz，再經由混波器把兩者頻率相減，得到 52 KHz 的輸出頻率。由
此看來，雖然在輸入端僅有 0.02%的改變，但是反映到輸出端卻有 4%的改變量，故能成功
偵測電阻的微小變化。
- 4 - 
 
Fig. 3 三級環形震盪器架構圖 
 
振盪頻率的分析如下，對於一負迴授系統而言，要使系統振盪，必須滿足 Barkhausen 
criteria，即 
1)( 0 jH  
 180)( 0jH  
    對於三級的環形振盪器(Ring Oscillator)而言，若三級的 RC 值皆一樣，可得到 
　　 03 ffosc   
其中 fosc為振盪頻率，而 f0 為 1/(2RC)。 
也就是說，欲使振盪頻率變化某一比例，則必須每一級的電阻都要相同比例。為了要
使其中一級的電阻變化完全反映到振盪頻率上，我們必須對振盪器的電阻值做特別的設計。 
直觀上可以猜測，RsCs 值一定遠大於或遠小於 RtCt，才能把電阻的變化反應完全反映
至頻率上。故我們對固定 Rt、Ct、Cs，然後改變 Rs 值去看其與頻率變化的關係。如 Fig.，
圖中 X 軸為 Rs 對 Rt 的比例。由其中可發現，當電阻縮小至約 0.2 倍的 Rt 值時，頻率的變
化較劇烈，也就是當 Rs 值比較小時，其變化反映到頻率的效果是比較好的。 
- 6 - 
VRF_in
VLO_p
VLO_n
VIF VOUT_MEAS
 
Fig. 6 
下圖右邊顯示 post-simulation 的混波器輸出波型，而左圖為我們量測結果的波形，振
盪器輸出頻率為 10.5 MHz，而 LO 所給的頻率為 10.47 MHz，最後輸出結果為 30 kHz，如
我們所預期。 
Time (s)
50 100 150 200
3
2.5
2
1.5
1
0.5
0
Vo
lta
ge
 (V
)
 
Fig. 7 
在混波器的輸出，我們接到一個數位的計數器如下圖所示，其驅動時脈是由外接的方
式給進來，其頻率大概為混波器輸出頻率的 100 倍以上(在量測時給 2.8-MHz)。在電阻還沒
有變化之前，我們先將此計數器所算出來的數位輸出存在一個暫存器中。當電阻變化以後，
計數器的輸出就會與暫存器所存的值做相減的動作，並將差值送到後端電路去。 
CLK
Counter Dout
Reg.
10
10
8
 
Fig. 8 
 
 
- 8 - 
 
2.6 問題討論與改進 
在我們設計完上述的介面電路後，其實電路本身有一些不合理性及問題。 
首先在環形振盪器的設計上，因為沒有使用鎖相迴路(Phase-Lock Loop, PLL)，所以其
輸出頻率對於製程、電壓及溫度 PVT 的變異影響是很嚴重的。在原本的做法中，我們是調
整 LO 的頻率，讓混波器輸出的頻率為一固定的值(設計是在 50 kHz)，但是這樣在實際的使
用上會有所不便。另外在混波器的設計上，由於我們的輸入訊號都是方波，所以其實可以
不用類比的混波器架構去實現。第三，由於我們的電路是設計讓振盪器的頻率接近參考時
脈的頻率，但是事實上，如果我們讓其頻率非常接近(如 10-kHz)，會發生頻率拉扯
(Frequency-pulling)的現象，就是說因為參考時脈的頻率是外面給的，其驅動能力遠大於振
盪器的驅動能力，所以如果參考頻率與振盪頻率很接近時，振盪頻率會被拉到跟參考頻率
一樣。 
針對上述的三個問題，我們提出了新的一個電路架構來解決。其架構如下圖。 
對於頻率拉扯的現象，我們在振盪器與混波器中間加入了一個除四的除頻器，如此一
來，參考頻率對於振盪器的影響可以大大的降低，而原本的混波器則使用數位的方式來實
現，不但可以下降原先還需要輸出緩衝器的功率，輸出波形的脈衝寬度會是一半一半。對
於後面的數位計數器而言，可以更好辨識。 
另外對於需要調整參考頻率這個問題，由於原本的計算方式就是將計數器的輸出與一
個暫存器的值相減，而得到頻率的差值。於是在新的架構中，我們先在暫存器中存一個固
定的值，使用一個數位校正迴路去校正振盪器的頻率。在校正的時後，計數器的輸出與我
們預期會計數到的值相減，將差值加到另一個暫存器中，而這個暫存器的輸出將去控制一
組電容的開關，去改變振盪器本身的負載電容，近而降低其振盪頻率。在完成校正的時候，
也就是計數器所數到的值與暫存器預設的值為一樣，如此就可以確定振盪器的頻率與參考
頻率的差值在一個區間。 
- 10 - 
3.使用 DSM 在接收機中增加解析度 
超再生接收機(Super-regenerative Receiver): Fig. 10 為接收器的基本架構圖. 接收器的
操作原理部份，即為藉由輸入訊號大小的不同，而改變輸出脈衝寬度的不同。所以在這次
的專題中，我們提出了一種具有三角積分調變的解調方式，可以將本身量化器的雜訊推到
我們用不到的高頻段去。 
Envelope
DetectorLNA
Antenna
RX Data
OSC
Limiter
Frequency
Calibration Fref
Quantizer
FQ
D-to-PW
Feedback
DemodulationPulse-width 
Adjustment
Quench Signal
Q-enhancement 
Quench Signal
 
Fig. 10 提出的架構圖 
 
 對於振盪器而言，我們有三個階段 
 1、頻率校正階段：在這段時間內，我們提出了一種可以很快鎖定數位控制振盪器的頻
率的機制，使的數位控制振盪器的頻率振盪在我們所需要的頻率上，即 400MHz。 
 2、Q-enhancement 階段，這在個時間，我們會去改變數位控制振盪器的電流，讓它的
Q 值可以達到最佳值，進而改善 
 3、Pulse-width Adjustment Calibration 階段，在這個時間，我們會讓 DCO 起振，但是
為了不讓起振時間太快，所以我們在這個階段會調整 DCO 的 bias 電流可以達到我們需要
的起振時間。 
- 12 - 
Quench signal
0 TQ=1/8M
Q-enhancement 
phase
VQT 00 01 10 11
Charge pump 
clock
Quantizer output
VQT
Quantizer
delay  
Fig. 13 CP 迴授波形 
從 Fig. 13 我們可以知道迴授回電流泵的脈衝會根據量化器解出來不同的數位碼來決
定。如果量化器解出來的值是 00 那迴授的脈衝寬度就會最寬 ，反之如果量化噞解出來的
值是 11，那迴授的脈衝寬度就會最窄。 
 
 
 
- 14 - 
4.2 傳輸器架構 
 在本計畫中提出一種新架構,如 Fig. 15 所示,可以利用 Phase Selector 選擇相位的方式來
達成 QPSK 的調變。此外，為了減少 PA 的功率消耗，在本系統中加了一個 QPSK 的 coder
將 QPSK 轉換成 constant-envelop 的 OQPSK 調變。此外還加加入一個內嵌式 FIR Filter 去把
O-QPSK 轉為 HS-OQPSK 調變 
在LO訊號方面，是利用一個 400MHz的Ring-VCO以及 charge-pump based的 Frequency 
synthesizer 來產生，此 Frequency Synthesizer 必須具有快速鎖定的能力以降低鎖定期間所造
成的能量消耗。而多相位的產生是利用 Ring Oscillator 產生四相位訊號。 
Phase 
MUX PA
P0
P90
P180
P270
TX Data
Fclk
Freq. Ctrl.
Digital Block
Mode Sel.
0
1
/ N
PFD/CP/LPF RingVCO
FIR
FilterOQPSK
ModulatorTX Clk
 
Fig. 15 所提出的架構 
在 OQPSK 的調變模式下，Phase Selector 以及 PA 的電路實現如圖 6.2 所示，利用一個
低功率的 CML MUX 即可用來當作 Phase 訊號的選擇。之後，經過一個 Limiter 電路將
differential 訊號轉成 Rail-to-rail 的輸出訊號。最後再送入 Self-bias 的 Inverter 電路直接驅
動外部的 50ohm 電路。此架構的最大優點在於 Phase-MUX 具有極低的功率消耗，比起傳
統的 Gilbert-cell mixer 上，此調變器只需要 100uA 即可達成調變。 PA 的輸出功率為-10 
dBm，其平均功率消耗 0.7mA，因此換算其效率約為 14%。 
在 HS-OQPSK 的調變模式下，電路圖如 Fig. 16 所示。在此電路中，原本的 Phase-Selector
分為八組，每組流經 12.5A 的電流。而 OQPSK 的訊號會經由 D-Flip-Flop 的 Delay 後送
到下一組 Phase Selector，八組 Phase Selector 的相位內差就是最後發射出去的相位。Output
端相位變化及內插結果如 Fig. 18 所示。 
- 16 - 
Data
CLK 7 PS 
0.25
PS
To PAF
I
R
......
I
0.25
PS
0.25
PS
0.25
PS Data
 
Fig. 19 
 
1 Cycle
16xDR
8xDR
 
Fig. 20 
如Fig. 19，把8組Phase Selector中最後一組拆成四等份來實現，並且讓其timing控制如Fig. 20
所示，在每個不同的edge會讓不同的Phase Selector在新的Data與舊的Data之間來回切換，因
此等效上可將一次相位切換的step切成四等份，從8倍的OSR提升到32倍，並且使用16倍的
Sampling CLK來完成。示意圖如Fig. 21所示 
  
Fig. 21 
  
- 18 - 
 
Fig. 23 Phase-Frequency Detector 
  
 
Fig. 24 Current-Steering Charge Pump 
 
 如 Fig. 24 所示，在電流幫浦的設計上我們使用 Current Steering 的技巧，讓電流源一直
保持流通以避免不必要的暫態。在控制邏輯的部分使用傳輸閘的方式，讓上下電流導通時
的切換狀態保持一樣，以增加線性度。 
 
- 20 - 
5. 應用 chopper 技術於降低多通道前端放大器數目 
5.1 前言 
腦神經細胞的活動，可用神經電生理的方法偵測而得到腦波。目前量測腦波紀錄可分為
兩種：一是腦電波(electroencephalogram, EEG)，利用兩個電極(electrode)，可以測得大腦皮
質的電流，亦即測量細胞群與其他細胞群的電位差；另一為腦磁波(magnetoencephalographic, 
MEG），偵測腦神經活化時所產生的電訊號引發之磁場變化。EEG 在臨床上的應用其實已
經非常廣泛，它據有經濟、安全、方便的特性。可以用於篩檢病患，以及昏迷、中風、癲
癇、腦炎、和其他腦疾病病人的追蹤檢查。 
長期且持續的腦波監控，在現今的醫療診斷與分析中是相當重要的一環。而一般而言，
腦波的量測仍然受限於在醫院使用大型的儀器。如何把儀器縮小，使病人能夠在日常居家
生活中接受腦波監控，卻不會因儀器大小而受到干擾並產生不適感，成為相當重要的議題
[1]。 
仰賴現今 IC 技術的進步，我們可以在一個微小的晶片內，實現腦電波(EEG)的遠端監
控。概念如圖一所示，病人會在頭皮貼上多個電極，同時監控頭皮上多點的腦波信號。這
些信號會經過低雜訊的前端放大器放大，再經過類比數位轉換器，最後以無線傳送器發射
出去，把資料長期且持續地傳送到遠端的醫院。如此病人不必躺在病床上才能得到照護，
而能同時在家從事一般的活動。 
 
Fig. 26 腦波監控系統示意圖 
 
由於腦波的信號相當微弱且低頻，容易受到許多外界與電路本身雜訊的干擾，導致資
料的判讀不正確，設計低雜訊的前端放大器是一個非常重要的議題。另外由於應用面需要
長時間的監控，系統的總功率損耗必須非常小，才不必常常更換電池，這是另外一個嚴峻
的挑戰。 
 本計畫的成果在於前端類比放大器設計的部分，整理出目前世界上最新的低功率低雜
訊的前端放大電路，並討論其優缺點。 
 
 
 
 
 
- 22 - 
 
Fig. 29 腦波信號與雜訊範圍示意圖 
 
A. 電極不匹配造成的直流位準偏移(Electrode Offset Voltage, EOV) 
在濕式電極(wet electrode)的使用上，因為一組(兩個)感測電極的不匹配所造成的 EOV
可以到達至多 50mV；在乾式電極(dry electrode)甚至可以達到 1V [Yazicioglu 2009]。如
此大的直流偏移電壓，不能直接被放大器放大，因為放大器輸出端無法忍受巨大的跨
壓。故腦波量測系統必須具備高通濾波的特性。 
B. 放大器的閃爍雜訊(Flicker Noise)與直流位準偏移(Amplifier Offset Voltage) 
如圖三所示，腦波的頻率極低，而在一般狀況下閃爍雜訊與頻率成反比，與熱雜訊大小
相同的交會頻率大概在 kHz 的等級。若電路不做特殊處理，腦波信號會直接與閃爍雜訊
混在一起，造成嚴重的干擾。 
放大器的直流位準偏移，可以類比成閃爍雜訊在 DC 時的大小，在 CMOS 的製程中最
大可以達到 20mV。若與信號混在一起經過放大，有造成放大器輸出端脫出容忍範圍的
風險，且由於電路操作點的不對稱，會降低 CMRR。 
C. 外界共模雜訊干擾(Common-mode Noise) 
腦波在量測實務中是同時量測兩個電極的信號，取出其電位差，捨棄其共同的部分。一
般而言，外界共模雜訊干擾最主要的來源是 60Hz 的電磁波，在放大器的輸入端造成約
數百毫伏的共模信號。放大器需要足夠的 CMRR 來避免過多的干擾。 
 
5.2.2 腦波量測的規範 
IFCN (International Federation of Clinical Neurophysiology) 訂定了腦波量測的規範，如表
一所示。[3] 
 IFCN Standard 
Input Referred Noise (0.5-100Hz) <0.5μVrms 
CMRR >110dB 
Input Impedance >100MΩ 
HPF－3dB Cut-Off <0.16 Hz 
表一、腦波量測的規範 
 
- 24 - 
 
Fig. 30 腦波放大器中實作被動式高通濾波器的範例 
 
主動式濾波則是在電路之中製造一個低通回授的濾波器，以達到高通濾波的效果，如圖
六所示。這個做法依舊需要實現極大的時間常數，只是形式由高通濾波器轉移成低通濾波
器，如此可使用 Gm-C 濾波器[Yazicioglu 2006]或是交換電容式(SC)濾波器[5]來達成。 
 
Fig. 31 主動式高通濾波器示意圖 
 
5.3.2 Amplifier flicker noise and offset voltage 
欲降低放大器本身的雜訊與偏移所帶來的影響，主要有兩種方式：削波機(Choppering)
與自動歸零技術(Auto-Zeroing)[6]。 
Auto-Zeroing 技術的基本概念如圖七所示。信號在輸入時會經過週期性的取樣。在非取
樣階段時(Ф1)，放大器 A1 會放大 offset 的值，並且儲存起來。在取樣階段時(Ф2)，輸入信
號Vin和 offset會一起同時被放大，並且和前一個階段紀錄的 offset相減，藉此達到消除 offset
的效果。但是由於信號在輸入端即經過取樣，原本在高頻的白雜訊成分會因為取樣而疊加
在信號所在的頻率上，放大器必須耗費額外的功率降低原本的白雜訊。此外，輸出的信號
只有在取樣階段時是可以採用的，需要使用一組額外的放大器具有相反相位的特性
(Ping-Pong Technique)，讓輸出端保持連續的信號。由於腦波放大器強調低功率消耗，故多
採用削波機(Choppering)的技術。 
 
Fig. 32 自動歸零技術示意圖 
  
- 26 - 
5.5 腦波信號讀出電路實例  
5.5.1 早期的腦波信號讀出電路 — 3-OPAMP IA 
  為了達到高輸入阻抗，在放大器輸入端連接 MOS 的閘極是最直觀的想法，也因此早期
的腦波信號讀出電路多採用 3-OPAMP IA 的架構(圖九)。此架構最大的缺點是其 CMRR 被
第二級的電阻精準度決定，在晶片實作上由於電阻不容易實現高精確度，即便 CMRR 並不
倚賴這些電阻的絕對值而是倚賴比例，一般而言在此架構下都只能達到 80dB [7]。此外，
輸入端所能承受的電壓位準由於經過輸出端回授，是被輸出端決定的，意味著其完全被系
統的 supply voltage 所限制住。就能量的觀點來看，不僅三個 OPAMP 的使用在功率的使用
上效率不彰，利用電流通過電阻產生電壓也會帶來額外的功率損耗。基於以上因素，此架
構在最近幾年在學術上都不再被採用。 
 
Fig. 34 3-OPAMP IA 
5.5.2 Current-Feedback IA (CFIA) 
  近幾年，由於應用於不同方面的微感測器中 CMRR 的要求很高，因此 CFIA 是比較流
行的架構，如圖十所示[7]。系統在穩定狀態時，Vfb 會等於 Vin，故可以設定 A=1+R1/R2，
達到精準放大的效果。由於 gin 是雙端輸出的放大器架構，任何輸入端的共模信號都會被裡
面的 CMFB 迴路給吸收，也因此這個架構的 CMRR 比較好。此外，輸入端通常是由
folded-cascode 的組態構成，CMVR(common-mode voltage range)可以跨越 Vdd 或是 Gnd 兩
者之一。然而，由於過多放大器的使用，此架構在生醫系統的使用上效率略嫌不足。 
 
Fig. 35 CFIA 架構示意圖 
 
- 28 - 
 
Fig. 37 CCIA 
 
  若在 CCIA 中使用 Chopper，可以選擇在系統輸入端與放大器輸入端實現。最早在系統
輸入端實現的為[5]，然而會遇到輸入阻抗太低的問題，原本的輸入阻抗 1/2πfsignalC1 會因為
chopper 的調變，等效縮小成 1/2fchopC1。這個問題在[9]有了改進，如圖十三所示。其中 Cpf
提供了一個正回授的路徑，若放大器 closed-loop 的放大倍率是 100，理想上可以提高輸入
阻抗 100 倍。 
 
Fig. 38 CCIA with chopper at system input 
 
  在圖十三中，核心放大器由 Gm1 與 Gm2 構成兩級的 Miller-Compensated OP，可以提供
非常高的 DC gain 以降低 gain error。放大器的 offset 在第二級前形成正負交替的電流，透
過 Cm1 和 Cm2 會在輸出端形成 Ripple，透過類似於 Notch 的 Ripple Reduction Loop 的回授機
- 30 - 
 
Fig. 40 本次所提出的多通道腦波量測前端放大器 
 
  然而，放大器的有限的頻寬與 chopper 內部開關的不匹配，都會導致 Vin1在 Vout2端不
是完整的方波，平均值不為零，讓 Vout2 在經過濾波之後仍然存在 Vin1 的成分。這個信號彼
此互相 coupling 的影響，我們在濾波器之後的放大器，利用調整不同的放大倍率相加以消
除之。目標的設計希望把 NEF 降低至單通道的二分之一。 
 
Fig. 41 本次所提出的多通道腦波量測前端電路系統架構 
  
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
- 32 - 
參考文獻(Reference) 
[1]  R. F. Yazicioglu et al., “A 200μW Eight-Channel EEG Acquisition ASIC for Ambulatory 
EEG Systems,” IEEE J. Solid-State Circuits, Vol.43, No.12, December 2008. 
[2]  N. Verma et al., “A Micro-Power Acquisition SoC With Integrated Feature Extraction 
Processor for a Chronic Seizure Detection System,” IEEE J. Solid-State Circuits, Vol.45 
No.4 April 2010. 
[3]  M. R. Nuwer, et al. , “IFCN standards for digital recording of clinical EEG. international 
federation of clinical neurophysiology,” Electroencephalogr. Clin. Neurophysiol., Vol. 106, 
No. 3, pp. 259–261, 1998 
[4]  R. R. Harrison et al., “A Low-Power Low-Noise CMOS Amplifier for Neural Recording 
Applications,” IEEE J. Solid-State Circuits, Vol.38, No.6, June 2003. 
[5]  T. Denison et. al., “A 2μW 100 nV/rtHz Chopper-Stabilized Instrumentation Amplifier for 
Chronic Measurement of Neural Field Potentials,” IEEE J. Solid-State Circuits, Vol. 42, 
No.12, December 2007. 
[6] C. C. Enz and G. C. Temes, “Circuit techniques for reducing the effects of op-amp 
imperfections: Autozeroing, correlated double sampling, and chopper stabilization,” Proc. 
IEEE, Vol. 84, No. 11, pp. 1584–1614, November 1996. 
[7]  Michiel A. P. Pertijs, and Wilko J. Kindt, “A 140 dB-CMRR Current-Feedback 
Instrumentation Amplifier Employing Ping-Pong Auto-Zeroing and Chopping,” IEEE J. 
Solid-State Circuits, Vol.45, No.10, October 2010. 
[8]  X. Zou et al., “A 1-V 450-nW Fully Integrated Programmable Biomedical Sensor Interface 
Chip,” IEEE J. Solid-State Circuits, Vol.44, No.4, April 2009. 
[9]  Q. Fan et al., “A 1.8 W 60 nV Hz Capacitively-Coupled Chopper Instrumentation Amplifier 
in 65 nm CMOS for Wireless Sensor Nodes,” IEEE J. Solid-State Circuits, Vol.46, No.7, 
July 2011. 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：林宗賢 計畫編號：99-2220-E-002-015- 
計畫名稱：心衰竭病患生醫檢測系統晶片及無線感測網路系統之設計及製作--子計畫四：生醫微感測
器介面電路系統晶片之研究(2/2) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 2 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 1 1 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 3 3 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 1 1 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
