module top;

  wire c, d;

  evl_one(d);
  
  and(c, d, d);

  evl_output sim_out(c, d);

endmodule