TimeQuest Timing Analyzer report for LCBsim
Thu Nov 24 15:54:32 2016
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'clk80MHz'
 14. Slow 1200mV 85C Model Hold: 'clk80MHz'
 15. Slow 1200mV 85C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Recovery: 'clk80MHz'
 18. Slow 1200mV 85C Model Removal: 'clk80MHz'
 19. Slow 1200mV 85C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk80MHz'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Setup: 'clk80MHz'
 35. Slow 1200mV 0C Model Hold: 'clk80MHz'
 36. Slow 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Recovery: 'clk80MHz'
 39. Slow 1200mV 0C Model Removal: 'clk80MHz'
 40. Slow 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Setup: 'clk80MHz'
 55. Fast 1200mV 0C Model Hold: 'clk80MHz'
 56. Fast 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 57. Fast 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Recovery: 'clk80MHz'
 59. Fast 1200mV 0C Model Removal: 'clk80MHz'
 60. Fast 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Slow Corner Signal Integrity Metrics
 76. Fast Corner Signal Integrity Metrics
 77. Setup Transfers
 78. Hold Transfers
 79. Recovery Transfers
 80. Removal Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; LCBsim                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; clk80MHz                                          ; Base      ; 12.500  ; 80.0 MHz  ; 0.000 ; 6.250   ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clk80MHz }                                          ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 208.333 ; 4.8 MHz   ; 0.000 ; 104.166 ; 50.00      ; 50        ; 3           ;       ;        ;           ;            ; false    ; clk80MHz ; mypll|altpll_component|auto_generated|pll1|inclk[0] ; { mypll|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 163.91 MHz ; 163.91 MHz      ; mypll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 185.29 MHz ; 185.29 MHz      ; clk80MHz                                          ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -2.221 ; -2.221        ;
; clk80MHz                                          ; -0.819 ; -5.787        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.453 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.453 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.714 ; -11.458       ;
; clk80MHz                                          ; 9.467  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 2.010 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 3.381 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.985   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.870 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                     ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -2.221  ; answers:inst4|data[3]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 3.626      ;
; -2.153  ; answers:inst4|data[1]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 3.558      ;
; -2.052  ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 3.457      ;
; -1.973  ; answers:inst4|data[0]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 3.377      ;
; -1.962  ; answers:inst4|data[2]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 3.367      ;
; -1.904  ; answers:inst4|data[7]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 3.309      ;
; -1.818  ; answers:inst4|data[5]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 3.223      ;
; -1.684  ; answers:inst4|data[6]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 3.089      ;
; 0.930   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.279     ; 0.908      ;
; 202.232 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.021      ;
; 202.280 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.974      ;
; 202.700 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.554      ;
; 202.700 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.554      ;
; 202.700 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.554      ;
; 202.700 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.554      ;
; 202.740 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.514      ;
; 202.742 ; UART_TX:inst5|delay[6]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.510      ;
; 202.956 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.296      ;
; 202.988 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.265      ;
; 203.053 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.201      ;
; 203.062 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.191      ;
; 203.078 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.174      ;
; 203.213 ; UART_TX:inst5|delay[6]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.040      ;
; 203.215 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.037      ;
; 203.310 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.943      ;
; 203.322 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.931      ;
; 203.359 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.894      ;
; 203.407 ; UART_TX:inst5|delay[6]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.846      ;
; 203.419 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.833      ;
; 203.427 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.826      ;
; 203.444 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.810      ;
; 203.444 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.810      ;
; 203.444 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.810      ;
; 203.444 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.810      ;
; 203.459 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.795      ;
; 203.549 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.704      ;
; 203.621 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.632      ;
; 203.622 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.631      ;
; 203.645 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.608      ;
; 203.651 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.601      ;
; 203.659 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.595      ;
; 203.665 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.589      ;
; 203.665 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.589      ;
; 203.665 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.589      ;
; 203.665 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.589      ;
; 203.686 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.567      ;
; 203.721 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.533      ;
; 203.732 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.522      ;
; 203.743 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.510      ;
; 203.745 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.507      ;
; 203.772 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.481      ;
; 203.793 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.461      ;
; 203.819 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.434      ;
; 203.820 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.434      ;
; 203.835 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.418      ;
; 203.880 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.373      ;
; 203.890 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.363      ;
; 203.908 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.345      ;
; 203.924 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.328      ;
; 204.015 ; UART_TX:inst5|delay[6]     ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.237      ;
; 204.027 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.227      ;
; 204.027 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.227      ;
; 204.027 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.227      ;
; 204.027 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.227      ;
; 204.032 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.222      ;
; 204.036 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.216      ;
; 204.084 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.169      ;
; 204.087 ; UART_TX:inst5|delay[6]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.165      ;
; 204.093 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.161      ;
; 204.101 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.153      ;
; 204.101 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.153      ;
; 204.101 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.153      ;
; 204.101 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.153      ;
; 204.116 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.138      ;
; 204.122 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.131      ;
; 204.122 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.131      ;
; 204.178 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.074      ;
; 204.204 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.049      ;
; 204.216 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.037      ;
; 204.240 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.014      ;
; 204.240 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.014      ;
; 204.240 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.014      ;
; 204.240 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.014      ;
; 204.265 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.988      ;
; 204.271 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.983      ;
; 204.271 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.983      ;
; 204.271 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.983      ;
; 204.271 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.983      ;
; 204.271 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.983      ;
; 204.271 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.983      ;
; 204.271 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.983      ;
; 204.272 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 3.980      ;
; 204.273 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.981      ;
; 204.273 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.981      ;
; 204.273 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.981      ;
; 204.273 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.981      ;
; 204.280 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.974      ;
; 204.290 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.964      ;
; 204.301 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 3.951      ;
; 204.308 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.945      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk80MHz'                                                                                                                                       ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -0.819 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 7.097      ;
; -0.817 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 7.095      ;
; -0.817 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 7.095      ;
; -0.816 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 7.094      ;
; -0.816 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 7.094      ;
; -0.646 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.924      ;
; -0.566 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.845      ;
; -0.490 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.768      ;
; -0.325 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.603      ;
; -0.254 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.532      ;
; -0.189 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.467      ;
; -0.034 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.312      ;
; -0.034 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.312      ;
; -0.034 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.312      ;
; -0.034 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.312      ;
; -0.034 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.312      ;
; -0.034 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.312      ;
; -0.034 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.312      ;
; 0.044  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.234      ;
; 0.044  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.234      ;
; 0.044  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.234      ;
; 0.044  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.234      ;
; 0.044  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.234      ;
; 0.044  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.234      ;
; 0.044  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.234      ;
; 0.050  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.228      ;
; 0.050  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.228      ;
; 0.050  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.228      ;
; 0.050  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.228      ;
; 0.050  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.228      ;
; 0.050  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.228      ;
; 0.050  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.228      ;
; 0.076  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.203      ;
; 0.097  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.181      ;
; 0.124  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 6.154      ;
; 0.237  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.043      ;
; 0.237  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.043      ;
; 0.237  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.043      ;
; 0.237  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.043      ;
; 0.237  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.043      ;
; 0.237  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.043      ;
; 0.237  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.043      ;
; 0.246  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.034      ;
; 0.246  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.034      ;
; 0.246  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.034      ;
; 0.246  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.034      ;
; 0.246  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.034      ;
; 0.246  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.034      ;
; 0.246  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.034      ;
; 0.255  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 6.024      ;
; 0.284  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.996      ;
; 0.284  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.996      ;
; 0.284  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.996      ;
; 0.284  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.996      ;
; 0.284  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.996      ;
; 0.284  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.996      ;
; 0.284  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.996      ;
; 0.345  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.935      ;
; 0.345  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.935      ;
; 0.345  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.935      ;
; 0.345  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.935      ;
; 0.345  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.935      ;
; 0.345  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.935      ;
; 0.345  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.935      ;
; 0.369  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.911      ;
; 0.423  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.855      ;
; 0.423  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.190      ; 5.855      ;
; 0.424  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.856      ;
; 0.429  ; UART_TX:inst5|switch[1]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.851      ;
; 0.449  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.830      ;
; 0.451  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.829      ;
; 0.451  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.829      ;
; 0.451  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.829      ;
; 0.451  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.829      ;
; 0.451  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.829      ;
; 0.451  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.829      ;
; 0.451  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.829      ;
; 0.497  ; UART_TX:inst5|switch[4]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.783      ;
; 0.523  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.757      ;
; 0.527  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.753      ;
; 0.528  ; UART_TX:inst5|switch[2]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.752      ;
; 0.572  ; UART_TX:inst5|switch[0]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.708      ;
; 0.629  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.651      ;
; 0.634  ; UART_TX:inst5|switch[3]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.646      ;
; 0.647  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.191      ; 5.632      ;
; 7.103  ; globalReset:inst1|count[29] ; globalReset:inst1|count[31] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.317      ;
; 7.103  ; globalReset:inst1|count[29] ; globalReset:inst1|count[16] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.317      ;
; 7.103  ; globalReset:inst1|count[29] ; globalReset:inst1|count[17] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.317      ;
; 7.103  ; globalReset:inst1|count[29] ; globalReset:inst1|count[18] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.317      ;
; 7.103  ; globalReset:inst1|count[29] ; globalReset:inst1|count[19] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.317      ;
; 7.103  ; globalReset:inst1|count[29] ; globalReset:inst1|count[20] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.317      ;
; 7.103  ; globalReset:inst1|count[29] ; globalReset:inst1|count[21] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.317      ;
; 7.103  ; globalReset:inst1|count[29] ; globalReset:inst1|count[22] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.317      ;
; 7.103  ; globalReset:inst1|count[29] ; globalReset:inst1|count[23] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.317      ;
; 7.103  ; globalReset:inst1|count[29] ; globalReset:inst1|count[24] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.317      ;
; 7.103  ; globalReset:inst1|count[29] ; globalReset:inst1|count[25] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.317      ;
; 7.103  ; globalReset:inst1|count[29] ; globalReset:inst1|count[26] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.317      ;
; 7.103  ; globalReset:inst1|count[29] ; globalReset:inst1|count[27] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.317      ;
; 7.103  ; globalReset:inst1|count[29] ; globalReset:inst1|count[28] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.317      ;
; 7.103  ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.317      ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk80MHz'                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; answers:inst4|cntVal[1]     ; answers:inst4|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; answers:inst4|st.10         ; answers:inst4|st.10         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; answers:inst4|st.00         ; answers:inst4|st.00         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.758      ;
; 0.483 ; answers:inst4|st.00         ; answers:inst4|st.01         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.776      ;
; 0.484 ; answers:inst4|st.10         ; answers:inst4|st.00         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.777      ;
; 0.493 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.786      ;
; 0.493 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.786      ;
; 0.495 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.788      ;
; 0.501 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|oData[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.793      ;
; 0.501 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|oData[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.794      ;
; 0.503 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.795      ;
; 0.506 ; answers:inst4|only          ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.798      ;
; 0.510 ; answers:inst4|cnt[7]        ; answers:inst4|cnt[7]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.802      ;
; 0.534 ; UART_RX:inst2|rx_act        ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.826      ;
; 0.645 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.937      ;
; 0.699 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|oData[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.992      ;
; 0.702 ; UART_RX:inst2|sync[0]       ; UART_RX:inst2|sync[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.994      ;
; 0.726 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.019      ;
; 0.727 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.020      ;
; 0.734 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.027      ;
; 0.739 ; answers:inst4|syncVal[1]    ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.032      ;
; 0.745 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 1.036      ;
; 0.746 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.039      ;
; 0.748 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.041      ;
; 0.750 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.043      ;
; 0.760 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.052      ;
; 0.761 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; answers:inst4|cnt[2]        ; answers:inst4|cnt[2]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; answers:inst4|cnt[6]        ; answers:inst4|cnt[6]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; answers:inst4|cnt[4]        ; answers:inst4|cnt[4]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; answers:inst4|cnt[3]        ; answers:inst4|cnt[3]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; RQform:inst3|delay[0]       ; RQform:inst3|delay[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; globalReset:inst1|count[23] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; answers:inst4|st.01         ; answers:inst4|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; answers:inst4|st.01         ; answers:inst4|st.10         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.058      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.453 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.508 ; UART_TX:inst5|delay[6]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.801      ;
; 0.559 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.852      ;
; 0.568 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.861      ;
; 0.760 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.763 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.774 ; UART_TX:inst5|switch[4]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.066      ;
; 0.788 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.081      ;
; 0.803 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.095      ;
; 0.821 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.113      ;
; 0.956 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.248      ;
; 0.988 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.281      ;
; 1.025 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.317      ;
; 1.083 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.376      ;
; 1.089 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.382      ;
; 1.115 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.410      ;
; 1.125 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.419      ;
; 1.134 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.429      ;
; 1.170 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.462      ;
; 1.200 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.492      ;
; 1.246 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.539      ;
; 1.248 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.541      ;
; 1.252 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.545      ;
; 1.255 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.548      ;
; 1.257 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.550      ;
; 1.263 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.556      ;
; 1.266 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.559      ;
; 1.266 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.559      ;
; 1.275 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.568      ;
; 1.275 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.568      ;
; 1.286 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.578      ;
; 1.287 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.579      ;
; 1.308 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.600      ;
; 1.388 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.681      ;
; 1.397 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.690      ;
; 1.406 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.699      ;
; 1.407 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.700      ;
; 1.407 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.700      ;
; 1.407 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.700      ;
; 1.407 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.700      ;
; 1.415 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.708      ;
; 1.452 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.744      ;
; 1.453 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.745      ;
; 1.471 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.763      ;
; 1.514 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.806      ;
; 1.533 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.826      ;
; 1.538 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.831      ;
; 1.538 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.831      ;
; 1.538 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.831      ;
; 1.538 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.831      ;
; 1.538 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.831      ;
; 1.538 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.831      ;
; 1.538 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.831      ;
; 1.539 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.831      ;
; 1.545 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.838      ;
; 1.551 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.844      ;
; 1.564 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.857      ;
; 1.568 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.860      ;
; 1.579 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.872      ;
; 1.580 ; UART_TX:inst5|switch[3]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.873      ;
; 1.685 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.358     ; 1.539      ;
; 1.737 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.029      ;
; 1.737 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.029      ;
; 1.737 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.029      ;
; 1.776 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.069      ;
; 1.776 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.068      ;
; 1.815 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.108      ;
; 1.840 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.132      ;
; 1.880 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.173      ;
; 1.881 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.174      ;
; 1.881 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.174      ;
; 1.881 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.174      ;
; 1.881 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.174      ;
; 1.881 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.174      ;
; 1.881 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.174      ;
; 1.881 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.174      ;
; 1.897 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.190      ;
; 2.052 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.345      ;
; 2.052 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.345      ;
; 2.052 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.345      ;
; 2.052 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.345      ;
; 2.052 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.345      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.714 ; globalReset:inst1|rst ; UART_TX:inst5|delay[6]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.118      ;
; -0.714 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.118      ;
; -0.714 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.118      ;
; -0.714 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.118      ;
; -0.714 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.118      ;
; -0.714 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.118      ;
; -0.714 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.118      ;
; -0.440 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.844      ;
; -0.440 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.844      ;
; -0.440 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.844      ;
; -0.440 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.844      ;
; -0.440 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.844      ;
; -0.440 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.844      ;
; -0.440 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.844      ;
; -0.440 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 1.844      ;
; -0.425 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.828      ;
; -0.425 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.828      ;
; -0.425 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.828      ;
; -0.425 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.828      ;
; -0.248 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.651      ;
; -0.248 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.651      ;
; -0.248 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.651      ;
; -0.248 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.651      ;
; -0.248 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.651      ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk80MHz'                                                                                     ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 9.467 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.953      ;
; 9.467 ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.953      ;
; 9.467 ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.953      ;
; 9.467 ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.953      ;
; 9.467 ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.953      ;
; 9.467 ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.953      ;
; 9.467 ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.953      ;
; 9.467 ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.953      ;
; 9.467 ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.953      ;
; 9.504 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.914      ;
; 9.504 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.914      ;
; 9.504 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.914      ;
; 9.504 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.914      ;
; 9.504 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.914      ;
; 9.504 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.914      ;
; 9.504 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.914      ;
; 9.504 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.914      ;
; 9.504 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.914      ;
; 9.504 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.914      ;
; 9.508 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.910      ;
; 9.508 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.910      ;
; 9.508 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.910      ;
; 9.508 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.910      ;
; 9.508 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.910      ;
; 9.508 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.910      ;
; 9.508 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.910      ;
; 9.508 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.910      ;
; 9.508 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.910      ;
; 9.508 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.910      ;
; 9.526 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.891      ;
; 9.526 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.891      ;
; 9.526 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.891      ;
; 9.526 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.891      ;
; 9.526 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.084     ; 2.891      ;
; 9.532 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.890      ;
; 9.546 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.082     ; 2.873      ;
; 9.546 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.082     ; 2.873      ;
; 9.546 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.082     ; 2.873      ;
; 9.546 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.082     ; 2.873      ;
; 9.546 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.082     ; 2.873      ;
; 9.546 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.082     ; 2.873      ;
; 9.546 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.082     ; 2.873      ;
; 9.554 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.867      ;
; 9.554 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.867      ;
; 9.554 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.867      ;
; 9.554 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.867      ;
; 9.554 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.867      ;
; 9.554 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.867      ;
; 9.554 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.867      ;
; 9.554 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.867      ;
; 9.574 ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.852      ;
; 9.574 ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.852      ;
; 9.574 ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.852      ;
; 9.574 ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.852      ;
; 9.574 ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.852      ;
; 9.804 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.617      ;
; 9.804 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.617      ;
; 9.804 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.617      ;
; 9.804 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.617      ;
; 9.804 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.617      ;
; 9.804 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.617      ;
; 9.804 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.617      ;
; 9.804 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.617      ;
; 9.804 ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.617      ;
; 9.838 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.587      ;
; 9.838 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.587      ;
; 9.838 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.587      ;
; 9.838 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.587      ;
; 9.838 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.587      ;
; 9.838 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.587      ;
; 9.838 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.587      ;
; 9.886 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.539      ;
; 9.886 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.539      ;
; 9.886 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.539      ;
; 9.886 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.539      ;
; 9.886 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.539      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk80MHz'                                                                                      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 2.010 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.308      ;
; 2.010 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.308      ;
; 2.010 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.308      ;
; 2.010 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.308      ;
; 2.010 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.308      ;
; 2.079 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.377      ;
; 2.079 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.377      ;
; 2.079 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.377      ;
; 2.079 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.377      ;
; 2.079 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.377      ;
; 2.079 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.377      ;
; 2.079 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.086      ; 2.377      ;
; 2.096 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.389      ;
; 2.096 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.389      ;
; 2.096 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.389      ;
; 2.096 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.389      ;
; 2.096 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.389      ;
; 2.096 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.389      ;
; 2.096 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.389      ;
; 2.096 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.389      ;
; 2.096 ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.389      ;
; 2.278 ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.087      ; 2.577      ;
; 2.278 ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.087      ; 2.577      ;
; 2.278 ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.087      ; 2.577      ;
; 2.278 ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.087      ; 2.577      ;
; 2.278 ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.087      ; 2.577      ;
; 2.312 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.605      ;
; 2.312 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.605      ;
; 2.312 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.605      ;
; 2.312 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.605      ;
; 2.312 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.605      ;
; 2.312 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.605      ;
; 2.312 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.605      ;
; 2.312 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 2.605      ;
; 2.326 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.617      ;
; 2.326 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.617      ;
; 2.326 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.617      ;
; 2.326 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.617      ;
; 2.326 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.617      ;
; 2.326 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.617      ;
; 2.326 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.617      ;
; 2.334 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.628      ;
; 2.339 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.629      ;
; 2.339 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.629      ;
; 2.339 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.629      ;
; 2.339 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.629      ;
; 2.339 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.629      ;
; 2.361 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.651      ;
; 2.361 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.651      ;
; 2.361 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.651      ;
; 2.361 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.651      ;
; 2.361 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.651      ;
; 2.361 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.651      ;
; 2.361 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.651      ;
; 2.361 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.651      ;
; 2.361 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.651      ;
; 2.361 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.651      ;
; 2.362 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.653      ;
; 2.362 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.653      ;
; 2.362 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.653      ;
; 2.362 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.653      ;
; 2.362 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.653      ;
; 2.362 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.653      ;
; 2.362 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.653      ;
; 2.362 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.653      ;
; 2.362 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.653      ;
; 2.362 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.653      ;
; 2.378 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.670      ;
; 2.378 ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.670      ;
; 2.378 ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.670      ;
; 2.378 ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.670      ;
; 2.378 ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.670      ;
; 2.378 ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.670      ;
; 2.378 ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.670      ;
; 2.378 ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.670      ;
; 2.378 ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.670      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 3.381 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.501      ;
; 3.381 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.501      ;
; 3.381 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.501      ;
; 3.381 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.501      ;
; 3.381 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.501      ;
; 3.591 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.711      ;
; 3.591 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.711      ;
; 3.591 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.711      ;
; 3.591 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.711      ;
; 3.604 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.724      ;
; 3.604 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.724      ;
; 3.604 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.724      ;
; 3.604 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.724      ;
; 3.604 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.724      ;
; 3.604 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.724      ;
; 3.604 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.724      ;
; 3.604 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.724      ;
; 3.815 ; globalReset:inst1|rst ; UART_TX:inst5|delay[6]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.190     ; 1.936      ;
; 3.815 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.190     ; 1.936      ;
; 3.815 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.190     ; 1.936      ;
; 3.815 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.190     ; 1.936      ;
; 3.815 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.190     ; 1.936      ;
; 3.815 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.190     ; 1.936      ;
; 3.815 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.190     ; 1.936      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk80MHz'                                                         ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ             ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]     ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]     ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT     ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[1]    ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[17] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[18] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[19] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[20] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[21] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[22] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[23] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[24] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[25] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[26] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[27] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[28] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[29] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[30] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[31] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid         ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]       ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]       ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]       ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]       ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]       ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[0]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[1]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[2]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[3]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[4]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[5]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[6]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[7]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|only          ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[0]    ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[12] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[13] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[14] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[15] ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[1]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[2]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[3]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[4]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[5]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[6]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[7]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[8]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[9]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|rst       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act        ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[0]     ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[1]     ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[0]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[1]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[2]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[3]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[4]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[5]       ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.870 ; 104.090      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[6]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.887 ; 104.107      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[6]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 104.054 ; 104.242      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 104.133 ; 104.133      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.133 ; 104.133      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.139 ; 104.139      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[6]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[6]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 3.138 ; 3.378 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -2.636 ; -2.855 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 8.306 ; 8.258 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.521 ; 6.461 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.578 ; 6.517 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 8.306 ; 8.258 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 7.253 ; 7.115 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.507 ; 6.435 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.655 ; 6.613 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.956 ; 6.824 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.801 ; 6.665 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.163 ; 6.023 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.707 ; 6.500 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.591 ; 7.292 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.228 ; 7.036 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 8.266 ; 9.080 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 6.445 ; 6.085 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.155 ; 4.036 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 7.109 ; 6.696 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.987 ; 7.507 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 6.366 ; 6.296 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.380 ; 6.322 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.436 ; 6.377 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 8.148 ; 8.105 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 7.081 ; 6.948 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.366 ; 6.296 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.507 ; 6.465 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.797 ; 6.670 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.646 ; 6.514 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.032 ; 5.893 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.554 ; 6.350 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.402 ; 7.110 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.055 ; 6.866 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 7.696 ; 8.496 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.884 ; 5.534 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 3.682 ; 3.568 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 6.517 ; 6.116 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.395 ; 6.899 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 173.31 MHz ; 173.31 MHz      ; mypll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 194.86 MHz ; 194.86 MHz      ; clk80MHz                                          ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -1.690 ; -1.690        ;
; clk80MHz                                          ; -0.825 ; -5.619        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.401 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.401 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.228 ; -1.596        ;
; clk80MHz                                          ; 9.634  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 1.803 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 2.979 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.984   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.843 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -1.690  ; answers:inst4|data[3]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 3.455      ;
; -1.575  ; answers:inst4|data[1]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 3.340      ;
; -1.517  ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 3.282      ;
; -1.425  ; answers:inst4|data[2]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 3.190      ;
; -1.418  ; answers:inst4|data[0]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 3.182      ;
; -1.380  ; answers:inst4|data[7]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 3.145      ;
; -1.289  ; answers:inst4|data[5]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 3.054      ;
; -1.174  ; answers:inst4|data[6]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.353     ; 2.939      ;
; 1.352   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.948     ; 0.818      ;
; 202.563 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 5.700      ;
; 202.603 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.661      ;
; 202.995 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.269      ;
; 202.995 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.269      ;
; 202.995 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.269      ;
; 202.995 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.269      ;
; 203.071 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.193      ;
; 203.113 ; UART_TX:inst5|delay[6]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.149      ;
; 203.202 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.060      ;
; 203.307 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.955      ;
; 203.309 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.954      ;
; 203.322 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.940      ;
; 203.429 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.834      ;
; 203.447 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.815      ;
; 203.536 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.727      ;
; 203.571 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.692      ;
; 203.580 ; UART_TX:inst5|delay[6]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.683      ;
; 203.627 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.635      ;
; 203.643 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.620      ;
; 203.669 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.594      ;
; 203.755 ; UART_TX:inst5|delay[6]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.508      ;
; 203.774 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.489      ;
; 203.783 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.480      ;
; 203.783 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.480      ;
; 203.783 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.480      ;
; 203.783 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.480      ;
; 203.789 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.474      ;
; 203.821 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.442      ;
; 203.838 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.424      ;
; 203.844 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.419      ;
; 203.898 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.366      ;
; 203.898 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.366      ;
; 203.898 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.366      ;
; 203.898 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.366      ;
; 203.914 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.349      ;
; 203.948 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.314      ;
; 203.961 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.302      ;
; 203.964 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.299      ;
; 203.982 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.280      ;
; 203.998 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.264      ;
; 204.022 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.241      ;
; 204.054 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.210      ;
; 204.084 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.179      ;
; 204.089 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.174      ;
; 204.093 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.169      ;
; 204.094 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.169      ;
; 204.110 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.154      ;
; 204.133 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.130      ;
; 204.135 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.127      ;
; 204.135 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.127      ;
; 204.232 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.032      ;
; 204.260 ; UART_TX:inst5|delay[6]     ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.002      ;
; 204.269 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.994      ;
; 204.279 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.983      ;
; 204.288 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.976      ;
; 204.305 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.958      ;
; 204.353 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.910      ;
; 204.353 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.910      ;
; 204.353 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.910      ;
; 204.353 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.910      ;
; 204.356 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.907      ;
; 204.372 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.890      ;
; 204.410 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.852      ;
; 204.410 ; UART_TX:inst5|delay[6]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.852      ;
; 204.414 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.849      ;
; 204.414 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.849      ;
; 204.414 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.849      ;
; 204.414 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.849      ;
; 204.415 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.848      ;
; 204.433 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.829      ;
; 204.451 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.812      ;
; 204.460 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.804      ;
; 204.460 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.804      ;
; 204.460 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.804      ;
; 204.460 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.804      ;
; 204.465 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.798      ;
; 204.478 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.786      ;
; 204.478 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.786      ;
; 204.478 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.786      ;
; 204.478 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.786      ;
; 204.478 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.786      ;
; 204.478 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.786      ;
; 204.478 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.786      ;
; 204.480 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.783      ;
; 204.481 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.781      ;
; 204.495 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.769      ;
; 204.499 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.763      ;
; 204.500 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.763      ;
; 204.525 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.738      ;
; 204.525 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.738      ;
; 204.525 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.738      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk80MHz'                                                                                                                                        ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -0.825 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 6.808      ;
; -0.823 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 6.806      ;
; -0.823 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 6.806      ;
; -0.823 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 6.806      ;
; -0.823 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 6.806      ;
; -0.655 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 6.638      ;
; -0.479 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 6.462      ;
; -0.368 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.895      ; 6.352      ;
; -0.313 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.295      ;
; -0.187 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.169      ;
; -0.141 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.123      ;
; -0.044 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.026      ;
; -0.044 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.026      ;
; -0.044 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.026      ;
; -0.044 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.026      ;
; -0.044 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.026      ;
; -0.044 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.026      ;
; -0.044 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 6.026      ;
; 0.065  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.917      ;
; 0.066  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.916      ;
; 0.066  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.916      ;
; 0.066  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.916      ;
; 0.066  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.916      ;
; 0.066  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.916      ;
; 0.066  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.916      ;
; 0.066  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.916      ;
; 0.102  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.880      ;
; 0.173  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.809      ;
; 0.173  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.809      ;
; 0.173  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.809      ;
; 0.173  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.809      ;
; 0.173  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.809      ;
; 0.173  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.809      ;
; 0.173  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.809      ;
; 0.205  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.778      ;
; 0.233  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.752      ;
; 0.233  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.752      ;
; 0.233  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.752      ;
; 0.233  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.752      ;
; 0.233  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.752      ;
; 0.233  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.752      ;
; 0.233  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.752      ;
; 0.271  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.714      ;
; 0.271  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.714      ;
; 0.271  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.714      ;
; 0.271  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.714      ;
; 0.271  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.714      ;
; 0.271  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.714      ;
; 0.271  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.714      ;
; 0.306  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.679      ;
; 0.306  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.679      ;
; 0.306  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.679      ;
; 0.306  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.679      ;
; 0.306  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.679      ;
; 0.306  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.679      ;
; 0.306  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.679      ;
; 0.344  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.641      ;
; 0.358  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.625      ;
; 0.383  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.599      ;
; 0.431  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.554      ;
; 0.431  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.554      ;
; 0.431  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.554      ;
; 0.431  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.554      ;
; 0.431  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.554      ;
; 0.431  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.554      ;
; 0.431  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.554      ;
; 0.447  ; UART_TX:inst5|switch[4]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.538      ;
; 0.466  ; UART_TX:inst5|switch[1]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.519      ;
; 0.477  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.508      ;
; 0.499  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.486      ;
; 0.522  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.464      ;
; 0.522  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.464      ;
; 0.522  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.464      ;
; 0.522  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.464      ;
; 0.522  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.464      ;
; 0.522  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.464      ;
; 0.522  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.464      ;
; 0.531  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.893      ; 5.451      ;
; 0.532  ; UART_TX:inst5|switch[0]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.453      ;
; 0.563  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.420      ;
; 0.591  ; UART_TX:inst5|switch[2]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.394      ;
; 0.624  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.361      ;
; 0.682  ; UART_TX:inst5|switch[3]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.304      ;
; 0.715  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.271      ;
; 0.752  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.231      ;
; 7.368  ; globalReset:inst1|count[29] ; globalReset:inst1|count[31] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.061      ;
; 7.368  ; globalReset:inst1|count[29] ; globalReset:inst1|count[16] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.061      ;
; 7.368  ; globalReset:inst1|count[29] ; globalReset:inst1|count[17] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.061      ;
; 7.368  ; globalReset:inst1|count[29] ; globalReset:inst1|count[18] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.061      ;
; 7.368  ; globalReset:inst1|count[29] ; globalReset:inst1|count[19] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.061      ;
; 7.368  ; globalReset:inst1|count[29] ; globalReset:inst1|count[20] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.061      ;
; 7.368  ; globalReset:inst1|count[29] ; globalReset:inst1|count[21] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.061      ;
; 7.368  ; globalReset:inst1|count[29] ; globalReset:inst1|count[22] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.061      ;
; 7.368  ; globalReset:inst1|count[29] ; globalReset:inst1|count[23] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.061      ;
; 7.368  ; globalReset:inst1|count[29] ; globalReset:inst1|count[24] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.061      ;
; 7.368  ; globalReset:inst1|count[29] ; globalReset:inst1|count[25] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.061      ;
; 7.368  ; globalReset:inst1|count[29] ; globalReset:inst1|count[26] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.061      ;
; 7.368  ; globalReset:inst1|count[29] ; globalReset:inst1|count[27] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.061      ;
; 7.368  ; globalReset:inst1|count[29] ; globalReset:inst1|count[28] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.061      ;
; 7.368  ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.073     ; 5.061      ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk80MHz'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; answers:inst4|cntVal[1]     ; answers:inst4|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; answers:inst4|st.10         ; answers:inst4|st.10         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; answers:inst4|st.00         ; answers:inst4|st.00         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.448 ; answers:inst4|st.00         ; answers:inst4|st.01         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.715      ;
; 0.448 ; answers:inst4|st.10         ; answers:inst4|st.00         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.715      ;
; 0.455 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.723      ;
; 0.456 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.723      ;
; 0.457 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.725      ;
; 0.466 ; answers:inst4|only          ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.733      ;
; 0.468 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.736      ;
; 0.469 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|oData[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|oData[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; answers:inst4|cnt[7]        ; answers:inst4|cnt[7]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.738      ;
; 0.491 ; UART_RX:inst2|rx_act        ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.758      ;
; 0.601 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.868      ;
; 0.646 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|oData[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.914      ;
; 0.647 ; UART_RX:inst2|sync[0]       ; UART_RX:inst2|sync[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.915      ;
; 0.648 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.916      ;
; 0.649 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.917      ;
; 0.655 ; answers:inst4|syncVal[1]    ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.923      ;
; 0.673 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.940      ;
; 0.677 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.943      ;
; 0.678 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.944      ;
; 0.692 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.965      ;
; 0.698 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.967      ;
; 0.705 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; answers:inst4|cnt[2]        ; answers:inst4|cnt[2]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; answers:inst4|cnt[3]        ; answers:inst4|cnt[3]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; answers:inst4|cnt[6]        ; answers:inst4|cnt[6]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; answers:inst4|cnt[4]        ; answers:inst4|cnt[4]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; globalReset:inst1|count[23] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.980      ;
; 0.713 ; answers:inst4|cnt[5]        ; answers:inst4|cnt[5]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.980      ;
; 0.715 ; RQform:inst3|delay[0]       ; RQform:inst3|delay[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.983      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.401 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.684      ;
; 0.468 ; UART_TX:inst5|delay[6]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.735      ;
; 0.516 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.783      ;
; 0.529 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.796      ;
; 0.706 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.710 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.712 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.980      ;
; 0.719 ; UART_TX:inst5|switch[4]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.986      ;
; 0.737 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.004      ;
; 0.753 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.020      ;
; 0.767 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.034      ;
; 0.844 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.111      ;
; 0.918 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.185      ;
; 0.925 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.192      ;
; 0.987 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.254      ;
; 1.021 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.288      ;
; 1.028 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.297      ;
; 1.034 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.301      ;
; 1.046 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.314      ;
; 1.047 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.314      ;
; 1.068 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.335      ;
; 1.078 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.345      ;
; 1.108 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.376      ;
; 1.110 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.377      ;
; 1.117 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.385      ;
; 1.122 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.389      ;
; 1.128 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.395      ;
; 1.145 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.412      ;
; 1.148 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.415      ;
; 1.151 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.418      ;
; 1.152 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.419      ;
; 1.156 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.423      ;
; 1.169 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.436      ;
; 1.169 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.436      ;
; 1.199 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.466      ;
; 1.250 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.517      ;
; 1.274 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.541      ;
; 1.278 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.545      ;
; 1.281 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.549      ;
; 1.281 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.549      ;
; 1.281 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.549      ;
; 1.281 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.549      ;
; 1.291 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.558      ;
; 1.311 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.578      ;
; 1.330 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.597      ;
; 1.352 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.619      ;
; 1.362 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.629      ;
; 1.375 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.642      ;
; 1.377 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.645      ;
; 1.387 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.654      ;
; 1.391 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.658      ;
; 1.401 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.668      ;
; 1.401 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.668      ;
; 1.401 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.668      ;
; 1.401 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.668      ;
; 1.401 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.668      ;
; 1.401 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.668      ;
; 1.401 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.668      ;
; 1.403 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.670      ;
; 1.405 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.672      ;
; 1.435 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.702      ;
; 1.449 ; UART_TX:inst5|switch[3]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.717      ;
; 1.545 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.340     ; 1.400      ;
; 1.570 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.836      ;
; 1.570 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.836      ;
; 1.570 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.836      ;
; 1.580 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.847      ;
; 1.618 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.886      ;
; 1.621 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.889      ;
; 1.628 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.895      ;
; 1.706 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.974      ;
; 1.711 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.978      ;
; 1.711 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.978      ;
; 1.711 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.978      ;
; 1.711 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.978      ;
; 1.711 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.978      ;
; 1.711 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.978      ;
; 1.711 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.978      ;
; 1.743 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.011      ;
; 1.849 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.116      ;
; 1.855 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.123      ;
; 1.864 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.131      ;
; 1.864 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.131      ;
; 1.864 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.131      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.228 ; globalReset:inst1|rst ; UART_TX:inst5|delay[6]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.992      ;
; -0.228 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.992      ;
; -0.228 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.992      ;
; -0.228 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.992      ;
; -0.228 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.992      ;
; -0.228 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.992      ;
; -0.228 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.992      ;
; 0.051  ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.713      ;
; 0.051  ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.713      ;
; 0.051  ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.713      ;
; 0.051  ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.713      ;
; 0.051  ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.713      ;
; 0.051  ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.713      ;
; 0.051  ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.713      ;
; 0.051  ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.713      ;
; 0.064  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.699      ;
; 0.064  ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.699      ;
; 0.064  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.699      ;
; 0.064  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.699      ;
; 0.279  ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.484      ;
; 0.279  ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.484      ;
; 0.279  ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.484      ;
; 0.279  ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.484      ;
; 0.279  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.484      ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk80MHz'                                                                                       ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 9.634  ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.795      ;
; 9.634  ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.795      ;
; 9.634  ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.795      ;
; 9.634  ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.795      ;
; 9.634  ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.795      ;
; 9.634  ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.795      ;
; 9.634  ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.795      ;
; 9.634  ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.795      ;
; 9.634  ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.795      ;
; 9.679  ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.749      ;
; 9.679  ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.749      ;
; 9.679  ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.749      ;
; 9.679  ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.749      ;
; 9.679  ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.749      ;
; 9.679  ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.749      ;
; 9.679  ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.749      ;
; 9.679  ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.749      ;
; 9.679  ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.749      ;
; 9.679  ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.749      ;
; 9.684  ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.744      ;
; 9.684  ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.744      ;
; 9.684  ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.744      ;
; 9.684  ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.744      ;
; 9.684  ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.744      ;
; 9.684  ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.744      ;
; 9.684  ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.744      ;
; 9.684  ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.744      ;
; 9.684  ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.744      ;
; 9.684  ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.744      ;
; 9.695  ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.732      ;
; 9.695  ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.732      ;
; 9.695  ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.732      ;
; 9.695  ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.732      ;
; 9.695  ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.075     ; 2.732      ;
; 9.708  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.722      ;
; 9.709  ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.719      ;
; 9.709  ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.719      ;
; 9.709  ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.719      ;
; 9.709  ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.719      ;
; 9.709  ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.719      ;
; 9.709  ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.719      ;
; 9.709  ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.719      ;
; 9.733  ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.697      ;
; 9.733  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.697      ;
; 9.733  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.697      ;
; 9.733  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.697      ;
; 9.733  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.697      ;
; 9.733  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.697      ;
; 9.733  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.697      ;
; 9.733  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 2.697      ;
; 9.747  ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.688      ;
; 9.747  ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.688      ;
; 9.747  ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.688      ;
; 9.747  ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.688      ;
; 9.747  ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.688      ;
; 9.972  ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.459      ;
; 9.972  ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.459      ;
; 9.972  ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.459      ;
; 9.972  ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.459      ;
; 9.972  ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.459      ;
; 9.972  ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.459      ;
; 9.972  ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.459      ;
; 9.972  ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.459      ;
; 9.972  ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 2.459      ;
; 10.003 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.432      ;
; 10.003 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.432      ;
; 10.003 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.432      ;
; 10.003 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.432      ;
; 10.003 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.432      ;
; 10.003 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.432      ;
; 10.003 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.432      ;
; 10.056 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.379      ;
; 10.056 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.379      ;
; 10.056 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.379      ;
; 10.056 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.379      ;
; 10.056 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.067     ; 2.379      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk80MHz'                                                                                       ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.803 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.077      ;
; 1.803 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.077      ;
; 1.803 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.077      ;
; 1.803 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.077      ;
; 1.803 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.077      ;
; 1.864 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.138      ;
; 1.864 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.138      ;
; 1.864 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.138      ;
; 1.864 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.138      ;
; 1.864 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.138      ;
; 1.864 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.138      ;
; 1.864 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.138      ;
; 1.867 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.136      ;
; 1.867 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.136      ;
; 1.867 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.136      ;
; 1.867 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.136      ;
; 1.867 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.136      ;
; 1.867 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.136      ;
; 1.867 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.136      ;
; 1.867 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.136      ;
; 1.867 ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.136      ;
; 2.022 ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.295      ;
; 2.022 ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.295      ;
; 2.022 ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.295      ;
; 2.022 ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.295      ;
; 2.022 ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.295      ;
; 2.073 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.341      ;
; 2.073 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.341      ;
; 2.073 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.341      ;
; 2.073 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.341      ;
; 2.073 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.341      ;
; 2.073 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.341      ;
; 2.073 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.341      ;
; 2.073 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.341      ;
; 2.076 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.342      ;
; 2.076 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.342      ;
; 2.076 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.342      ;
; 2.076 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.342      ;
; 2.076 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.342      ;
; 2.076 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.342      ;
; 2.076 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.342      ;
; 2.084 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 2.349      ;
; 2.084 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 2.349      ;
; 2.084 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 2.349      ;
; 2.084 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 2.349      ;
; 2.084 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 2.349      ;
; 2.092 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.361      ;
; 2.101 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.368      ;
; 2.101 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.368      ;
; 2.101 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.368      ;
; 2.101 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.368      ;
; 2.101 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.368      ;
; 2.101 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.368      ;
; 2.101 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.368      ;
; 2.101 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.368      ;
; 2.101 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.368      ;
; 2.101 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.368      ;
; 2.105 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.141 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.408      ;
; 2.141 ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.408      ;
; 2.141 ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.408      ;
; 2.141 ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.408      ;
; 2.141 ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.408      ;
; 2.141 ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.408      ;
; 2.141 ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.408      ;
; 2.141 ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.408      ;
; 2.141 ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 2.408      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 2.979 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.379      ;
; 2.979 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.379      ;
; 2.979 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.379      ;
; 2.979 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.379      ;
; 2.979 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.379      ;
; 3.142 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.541      ;
; 3.142 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.541      ;
; 3.142 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.541      ;
; 3.142 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.541      ;
; 3.146 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.546      ;
; 3.146 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.546      ;
; 3.146 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.546      ;
; 3.146 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.546      ;
; 3.146 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.546      ;
; 3.146 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.546      ;
; 3.146 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.546      ;
; 3.146 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.546      ;
; 3.333 ; globalReset:inst1|rst ; UART_TX:inst5|delay[6]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.733      ;
; 3.333 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.733      ;
; 3.333 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.733      ;
; 3.333 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.733      ;
; 3.333 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.733      ;
; 3.333 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.733      ;
; 3.333 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.733      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'                                                          ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ             ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]     ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]     ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT     ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[0]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[1]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[2]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[3]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[4]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[5]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[6]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[7]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[0]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[1]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[2]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[3]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[4]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[5]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[6]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[7]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[1]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]  ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[17] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[18] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[19] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[20] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[21] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[22] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[23] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[24] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[25] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[26] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[27] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[28] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[29] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[30] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[31] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|rst       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid         ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[0]     ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[1]     ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[0]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[1]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[2]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[3]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[4]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[5]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[6]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[7]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|only          ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.00         ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.01         ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.10         ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[0]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11] ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.843 ; 104.059      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[6]                                                  ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[6]                                                  ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 104.085 ; 104.269      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 104.113 ; 104.113      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.132 ; 104.132      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.132 ; 104.132      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[6]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[6]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.856 ; 2.902 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -2.402 ; -2.437 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 8.042 ; 7.894 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.272 ; 6.134 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.325 ; 6.189 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 8.042 ; 7.894 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 6.967 ; 6.745 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.258 ; 6.112 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.382 ; 6.268 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.683 ; 6.454 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.538 ; 6.299 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 5.903 ; 5.732 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.443 ; 6.159 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.294 ; 6.848 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 6.947 ; 6.641 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 8.012 ; 9.060 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 6.442 ; 5.881 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.214 ; 4.017 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 7.021 ; 6.450 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.674 ; 7.480 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 6.128 ; 5.988 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.142 ; 6.010 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.195 ; 6.064 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 7.896 ; 7.758 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 6.808 ; 6.596 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.128 ; 5.988 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.246 ; 6.135 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.537 ; 6.316 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.394 ; 6.164 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 5.783 ; 5.614 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.301 ; 6.024 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.118 ; 6.686 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 6.786 ; 6.487 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 7.508 ; 8.532 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.936 ; 5.393 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 3.795 ; 3.605 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 6.488 ; 5.935 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.150 ; 6.929 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.191 ; 0.000         ;
; clk80MHz                                          ; 1.962 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.186 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.812  ; 0.000         ;
; clk80MHz                                          ; 11.107 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.856 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.564 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.513   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.951 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 1.191   ; answers:inst4|data[1]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 1.549      ;
; 1.198   ; answers:inst4|data[3]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 1.542      ;
; 1.281   ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 1.459      ;
; 1.281   ; answers:inst4|data[2]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 1.459      ;
; 1.309   ; answers:inst4|data[0]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 1.430      ;
; 1.353   ; answers:inst4|data[5]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 1.387      ;
; 1.354   ; answers:inst4|data[7]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 1.386      ;
; 1.442   ; answers:inst4|data[6]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.363     ; 1.298      ;
; 2.530   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.187     ; 0.386      ;
; 205.809 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.475      ;
; 205.819 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.466      ;
; 205.932 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.353      ;
; 205.932 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.353      ;
; 205.932 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.353      ;
; 205.932 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.353      ;
; 205.984 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 2.301      ;
; 205.990 ; UART_TX:inst5|delay[6]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.293      ;
; 206.022 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.261      ;
; 206.031 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.252      ;
; 206.063 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.221      ;
; 206.067 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.216      ;
; 206.098 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.186      ;
; 206.138 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.145      ;
; 206.160 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.124      ;
; 206.166 ; UART_TX:inst5|delay[6]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.118      ;
; 206.184 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.100      ;
; 206.198 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.086      ;
; 206.207 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.077      ;
; 206.212 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.072      ;
; 206.212 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.072      ;
; 206.212 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.072      ;
; 206.212 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.072      ;
; 206.220 ; UART_TX:inst5|delay[6]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.064      ;
; 206.221 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.062      ;
; 206.243 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.041      ;
; 206.252 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.032      ;
; 206.264 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.020      ;
; 206.297 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.987      ;
; 206.307 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.978      ;
; 206.307 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.978      ;
; 206.307 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.978      ;
; 206.307 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.978      ;
; 206.314 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.970      ;
; 206.349 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.934      ;
; 206.350 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.934      ;
; 206.367 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.916      ;
; 206.367 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.917      ;
; 206.368 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.916      ;
; 206.375 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.908      ;
; 206.386 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.897      ;
; 206.394 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.889      ;
; 206.397 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.887      ;
; 206.404 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.880      ;
; 206.409 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.876      ;
; 206.425 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.858      ;
; 206.439 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.846      ;
; 206.451 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.833      ;
; 206.457 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.826      ;
; 206.463 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.821      ;
; 206.463 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.821      ;
; 206.463 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.821      ;
; 206.463 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.821      ;
; 206.481 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.803      ;
; 206.487 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.796      ;
; 206.489 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.795      ;
; 206.492 ; UART_TX:inst5|delay[6]     ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.791      ;
; 206.501 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.783      ;
; 206.502 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.781      ;
; 206.506 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.779      ;
; 206.517 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.767      ;
; 206.517 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.767      ;
; 206.517 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.767      ;
; 206.517 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.767      ;
; 206.522 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.761      ;
; 206.525 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.759      ;
; 206.526 ; UART_TX:inst5|delay[6]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.757      ;
; 206.543 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.741      ;
; 206.543 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.742      ;
; 206.558 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.725      ;
; 206.569 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.715      ;
; 206.573 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.711      ;
; 206.579 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.705      ;
; 206.594 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.691      ;
; 206.594 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.691      ;
; 206.594 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.691      ;
; 206.594 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.691      ;
; 206.594 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.691      ;
; 206.594 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.691      ;
; 206.594 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.691      ;
; 206.597 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.687      ;
; 206.597 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.688      ;
; 206.597 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.688      ;
; 206.597 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.688      ;
; 206.597 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.035     ; 1.688      ;
; 206.601 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.683      ;
; 206.603 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.680      ;
; 206.612 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 1.671      ;
; 206.624 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.660      ;
; 206.624 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.660      ;
; 206.624 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.660      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk80MHz'                                                                                                                                        ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 1.962  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 3.227      ;
; 1.963  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 3.226      ;
; 1.965  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 3.224      ;
; 1.968  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 3.221      ;
; 1.968  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 3.221      ;
; 2.127  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 3.061      ;
; 2.144  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 3.045      ;
; 2.186  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 3.002      ;
; 2.194  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.995      ;
; 2.215  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.975      ;
; 2.218  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.970      ;
; 2.270  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.918      ;
; 2.297  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.891      ;
; 2.297  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.891      ;
; 2.297  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.891      ;
; 2.297  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.891      ;
; 2.297  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.891      ;
; 2.297  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.891      ;
; 2.297  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.891      ;
; 2.357  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.831      ;
; 2.357  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.831      ;
; 2.357  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.831      ;
; 2.357  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.831      ;
; 2.357  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.831      ;
; 2.357  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.831      ;
; 2.371  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.817      ;
; 2.385  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.803      ;
; 2.392  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.796      ;
; 2.393  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.795      ;
; 2.399  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.789      ;
; 2.399  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.789      ;
; 2.399  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.789      ;
; 2.399  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.789      ;
; 2.399  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.789      ;
; 2.407  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.784      ;
; 2.407  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.784      ;
; 2.407  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.784      ;
; 2.407  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.784      ;
; 2.407  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.784      ;
; 2.407  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.784      ;
; 2.407  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.784      ;
; 2.418  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.771      ;
; 2.448  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.743      ;
; 2.448  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.743      ;
; 2.448  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.743      ;
; 2.448  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.743      ;
; 2.448  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.743      ;
; 2.448  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.743      ;
; 2.448  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.743      ;
; 2.487  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.704      ;
; 2.489  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.700      ;
; 2.532  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.659      ;
; 2.546  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.642      ;
; 2.555  ; UART_TX:inst5|switch[0]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.636      ;
; 2.561  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.630      ;
; 2.570  ; UART_TX:inst5|switch[4]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.621      ;
; 2.581  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.114      ; 2.607      ;
; 2.591  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.600      ;
; 2.591  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.600      ;
; 2.591  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.600      ;
; 2.591  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.600      ;
; 2.591  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.600      ;
; 2.591  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.600      ;
; 2.591  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.600      ;
; 2.600  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.589      ;
; 2.629  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.562      ;
; 2.657  ; UART_TX:inst5|switch[1]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.534      ;
; 2.659  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.532      ;
; 2.659  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.532      ;
; 2.659  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.532      ;
; 2.659  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.532      ;
; 2.659  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.532      ;
; 2.659  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.532      ;
; 2.659  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.532      ;
; 2.690  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.502      ;
; 2.698  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.115      ; 2.491      ;
; 2.720  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.472      ;
; 2.720  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.472      ;
; 2.720  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.472      ;
; 2.720  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.472      ;
; 2.720  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.472      ;
; 2.720  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.472      ;
; 2.720  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.472      ;
; 2.725  ; UART_TX:inst5|switch[2]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.117      ; 2.466      ;
; 2.786  ; UART_TX:inst5|switch[3]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.406      ;
; 10.155 ; globalReset:inst1|count[29] ; globalReset:inst1|count[31] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.296      ;
; 10.155 ; globalReset:inst1|count[29] ; globalReset:inst1|count[16] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.296      ;
; 10.155 ; globalReset:inst1|count[29] ; globalReset:inst1|count[17] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.296      ;
; 10.155 ; globalReset:inst1|count[29] ; globalReset:inst1|count[18] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.296      ;
; 10.155 ; globalReset:inst1|count[29] ; globalReset:inst1|count[19] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.296      ;
; 10.155 ; globalReset:inst1|count[29] ; globalReset:inst1|count[20] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.296      ;
; 10.155 ; globalReset:inst1|count[29] ; globalReset:inst1|count[21] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.296      ;
; 10.155 ; globalReset:inst1|count[29] ; globalReset:inst1|count[22] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.296      ;
; 10.155 ; globalReset:inst1|count[29] ; globalReset:inst1|count[23] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.296      ;
; 10.155 ; globalReset:inst1|count[29] ; globalReset:inst1|count[24] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.296      ;
; 10.155 ; globalReset:inst1|count[29] ; globalReset:inst1|count[25] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.296      ;
; 10.155 ; globalReset:inst1|count[29] ; globalReset:inst1|count[26] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.296      ;
; 10.155 ; globalReset:inst1|count[29] ; globalReset:inst1|count[27] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.296      ;
; 10.155 ; globalReset:inst1|count[29] ; globalReset:inst1|count[28] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.296      ;
; 10.155 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.296      ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk80MHz'                                                                                                                                        ;
+-------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 0.186 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[0]        ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; answers:inst4|cntVal[1]     ; answers:inst4|cntVal[1]     ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[0]     ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; answers:inst4|st.10         ; answers:inst4|st.10         ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; answers:inst4|st.00         ; answers:inst4|st.00         ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|oData[3]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|oData[2]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.315      ;
; 0.197 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; answers:inst4|st.00         ; answers:inst4|st.01         ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; answers:inst4|st.10         ; answers:inst4|st.00         ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.320      ;
; 0.200 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[1]     ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.320      ;
; 0.204 ; answers:inst4|cnt[7]        ; answers:inst4|cnt[7]        ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; answers:inst4|only          ; answers:inst4|cnt[0]        ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.325      ;
; 0.219 ; UART_RX:inst2|rx_act        ; UART_RX:inst2|strtcnt[1]    ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.339      ;
; 0.256 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|rx_act        ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.376      ;
; 0.268 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|oData[0]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; UART_RX:inst2|sync[0]       ; UART_RX:inst2|sync[1]       ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.389      ;
; 0.276 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[2]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.038      ; 0.398      ;
; 0.277 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[2]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.038      ; 0.399      ;
; 0.279 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[1]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.038      ; 0.401      ;
; 0.282 ; answers:inst4|syncVal[1]    ; RQform:inst3|state.00       ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.403      ;
; 0.283 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.403      ;
; 0.286 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[3]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.034      ; 0.404      ;
; 0.288 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[1]      ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.034      ; 0.406      ;
; 0.298 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.301 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 0.001        ; 1.363      ; 1.819      ;
; 0.301 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; answers:inst4|cnt[2]        ; answers:inst4|cnt[2]        ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; answers:inst4|cnt[4]        ; answers:inst4|cnt[4]        ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; answers:inst4|cnt[3]        ; answers:inst4|cnt[3]        ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; answers:inst4|cnt[6]        ; answers:inst4|cnt[6]        ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; answers:inst4|cnt[5]        ; answers:inst4|cnt[5]        ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 0.001        ; 1.362      ; 1.824      ;
; 0.307 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; globalReset:inst1|count[23] ; globalReset:inst1|count[23] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz                                          ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
+-------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.186 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.204 ; UART_TX:inst5|delay[6]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.324      ;
; 0.231 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.351      ;
; 0.236 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.356      ;
; 0.304 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.306 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.428      ;
; 0.311 ; UART_TX:inst5|switch[4]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.318 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.326 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.446      ;
; 0.334 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.454      ;
; 0.375 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.495      ;
; 0.395 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.515      ;
; 0.396 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.516      ;
; 0.422 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.542      ;
; 0.429 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.549      ;
; 0.451 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.571      ;
; 0.453 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.455 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.465 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.468 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.480 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.600      ;
; 0.487 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.607      ;
; 0.488 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.609      ;
; 0.492 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.613      ;
; 0.497 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.617      ;
; 0.506 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.626      ;
; 0.518 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.638      ;
; 0.521 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.531 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.652      ;
; 0.534 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.655      ;
; 0.548 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.669      ;
; 0.548 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.669      ;
; 0.548 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.669      ;
; 0.548 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.669      ;
; 0.550 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.670      ;
; 0.564 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.684      ;
; 0.568 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.688      ;
; 0.584 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.704      ;
; 0.587 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.707      ;
; 0.593 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.713      ;
; 0.593 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.713      ;
; 0.593 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.713      ;
; 0.593 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.713      ;
; 0.593 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.713      ;
; 0.593 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.713      ;
; 0.593 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.713      ;
; 0.597 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.717      ;
; 0.597 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.717      ;
; 0.600 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.720      ;
; 0.623 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.744      ;
; 0.625 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.745      ;
; 0.625 ; UART_TX:inst5|switch[3]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.746      ;
; 0.634 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.754      ;
; 0.635 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.755      ;
; 0.638 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.758      ;
; 0.639 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.759      ;
; 0.643 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.763      ;
; 0.645 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.765      ;
; 0.683 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.803      ;
; 0.700 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.821      ;
; 0.703 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.822      ;
; 0.703 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.822      ;
; 0.703 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.822      ;
; 0.707 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.147     ; 0.644      ;
; 0.712 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.833      ;
; 0.727 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.847      ;
; 0.731 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.851      ;
; 0.731 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.851      ;
; 0.731 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.851      ;
; 0.731 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.851      ;
; 0.731 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.851      ;
; 0.731 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.851      ;
; 0.731 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.851      ;
; 0.746 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.867      ;
; 0.776 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.897      ;
; 0.831 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.952      ;
; 0.831 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.951      ;
; 0.831 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.951      ;
; 0.831 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.951      ;
; 0.831 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.951      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.812 ; globalReset:inst1|rst ; UART_TX:inst5|delay[6]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.927      ;
; 1.812 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.927      ;
; 1.812 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.927      ;
; 1.812 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.927      ;
; 1.812 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.927      ;
; 1.812 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.927      ;
; 1.812 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.927      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.915 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.824      ;
; 1.920 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.818      ;
; 1.920 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.818      ;
; 1.920 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.818      ;
; 1.920 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.818      ;
; 2.003 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.735      ;
; 2.003 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.735      ;
; 2.003 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.735      ;
; 2.003 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.735      ;
; 2.003 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.735      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk80MHz'                                                                                       ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 11.107 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.343      ;
; 11.107 ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.343      ;
; 11.107 ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.343      ;
; 11.107 ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.343      ;
; 11.107 ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.343      ;
; 11.107 ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.343      ;
; 11.107 ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.343      ;
; 11.107 ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.343      ;
; 11.107 ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.343      ;
; 11.126 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.324      ;
; 11.126 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.324      ;
; 11.126 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.324      ;
; 11.126 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.324      ;
; 11.126 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.324      ;
; 11.126 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.324      ;
; 11.126 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.324      ;
; 11.126 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.324      ;
; 11.126 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.324      ;
; 11.126 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.324      ;
; 11.127 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.323      ;
; 11.127 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.323      ;
; 11.127 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.323      ;
; 11.127 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.323      ;
; 11.127 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.323      ;
; 11.127 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.323      ;
; 11.127 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.323      ;
; 11.127 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.323      ;
; 11.127 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.323      ;
; 11.127 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.323      ;
; 11.128 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.320      ;
; 11.128 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.320      ;
; 11.128 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.320      ;
; 11.128 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.320      ;
; 11.128 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.320      ;
; 11.130 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.322      ;
; 11.144 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.305      ;
; 11.144 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.305      ;
; 11.144 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.305      ;
; 11.144 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.305      ;
; 11.144 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.305      ;
; 11.144 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.305      ;
; 11.144 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.305      ;
; 11.146 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.306      ;
; 11.146 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.306      ;
; 11.146 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.306      ;
; 11.146 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.306      ;
; 11.146 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.306      ;
; 11.146 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.306      ;
; 11.146 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.306      ;
; 11.146 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.306      ;
; 11.189 ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.267      ;
; 11.189 ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.267      ;
; 11.189 ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.267      ;
; 11.189 ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.267      ;
; 11.189 ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.267      ;
; 11.279 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.177      ;
; 11.279 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.177      ;
; 11.279 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.177      ;
; 11.279 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.177      ;
; 11.279 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.177      ;
; 11.279 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.177      ;
; 11.279 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.031     ; 1.177      ;
; 11.283 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.169      ;
; 11.283 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.169      ;
; 11.283 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.169      ;
; 11.283 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.169      ;
; 11.283 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.169      ;
; 11.283 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.169      ;
; 11.283 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.169      ;
; 11.283 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.169      ;
; 11.283 ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.169      ;
; 11.322 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.030     ; 1.135      ;
; 11.322 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.030     ; 1.135      ;
; 11.322 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.030     ; 1.135      ;
; 11.322 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.030     ; 1.135      ;
; 11.322 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.030     ; 1.135      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk80MHz'                                                                                       ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.856 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 0.983      ;
; 0.856 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 0.983      ;
; 0.856 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 0.983      ;
; 0.856 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 0.983      ;
; 0.856 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 0.983      ;
; 0.876 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.003      ;
; 0.876 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.003      ;
; 0.876 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.003      ;
; 0.876 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.003      ;
; 0.876 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.003      ;
; 0.876 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.003      ;
; 0.876 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.043      ; 1.003      ;
; 0.881 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.004      ;
; 0.881 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.004      ;
; 0.881 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.004      ;
; 0.881 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.004      ;
; 0.881 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.004      ;
; 0.881 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.004      ;
; 0.881 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.004      ;
; 0.881 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.004      ;
; 0.881 ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.039      ; 1.004      ;
; 0.965 ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.042      ; 1.091      ;
; 0.965 ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.042      ; 1.091      ;
; 0.965 ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.042      ; 1.091      ;
; 0.965 ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.042      ; 1.091      ;
; 0.965 ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.042      ; 1.091      ;
; 1.000 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.119      ;
; 1.000 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.119      ;
; 1.000 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.119      ;
; 1.000 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.119      ;
; 1.000 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.119      ;
; 1.000 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.119      ;
; 1.000 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 1.119      ;
; 1.004 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.122      ;
; 1.004 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.122      ;
; 1.004 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.122      ;
; 1.004 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.122      ;
; 1.004 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.122      ;
; 1.005 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.127      ;
; 1.005 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.127      ;
; 1.005 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.127      ;
; 1.005 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.127      ;
; 1.005 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.127      ;
; 1.005 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.127      ;
; 1.005 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.127      ;
; 1.005 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.127      ;
; 1.010 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.130      ;
; 1.010 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.130      ;
; 1.010 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.130      ;
; 1.010 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.130      ;
; 1.010 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.130      ;
; 1.010 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.130      ;
; 1.010 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.130      ;
; 1.010 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.130      ;
; 1.010 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.130      ;
; 1.010 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.130      ;
; 1.012 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.132      ;
; 1.012 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.132      ;
; 1.012 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.132      ;
; 1.012 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.132      ;
; 1.012 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.132      ;
; 1.012 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.132      ;
; 1.012 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.132      ;
; 1.012 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.132      ;
; 1.012 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.132      ;
; 1.012 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.132      ;
; 1.014 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.136      ;
; 1.035 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.155      ;
; 1.035 ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.155      ;
; 1.035 ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.155      ;
; 1.035 ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.155      ;
; 1.035 ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.155      ;
; 1.035 ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.155      ;
; 1.035 ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.155      ;
; 1.035 ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.155      ;
; 1.035 ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 1.155      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.564 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.632      ;
; 1.564 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.632      ;
; 1.564 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.632      ;
; 1.564 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.632      ;
; 1.564 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.632      ;
; 1.637 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.704      ;
; 1.637 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.704      ;
; 1.637 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.704      ;
; 1.637 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.704      ;
; 1.639 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.707      ;
; 1.639 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.707      ;
; 1.639 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.707      ;
; 1.639 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.707      ;
; 1.639 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.707      ;
; 1.639 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.707      ;
; 1.639 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.707      ;
; 1.639 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.707      ;
; 1.735 ; globalReset:inst1|rst ; UART_TX:inst5|delay[6]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.803      ;
; 1.735 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.803      ;
; 1.735 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.803      ;
; 1.735 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.803      ;
; 1.735 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.803      ;
; 1.735 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.803      ;
; 1.735 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.803      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'                                                          ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid         ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[0]     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[1]     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[0]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[1]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[2]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[3]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[4]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[5]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[6]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[7]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[0]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[1]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[2]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[3]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[4]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[5]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[6]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[7]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|only          ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[0]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[1]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[2]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[3]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[4]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[5]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[6]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[7]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.00         ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.01         ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.10         ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[0]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]  ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[17] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[18] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[19] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[20] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[21] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[22] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[23] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[24] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[25] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[26] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[27] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[28] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[29] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[30] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[31] ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|rst       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ             ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]     ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]     ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT     ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[1]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11] ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.951 ; 104.135      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[6]                                                  ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.965 ; 104.181      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[6]                                                  ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.979 ; 104.195      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 104.131 ; 104.131      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[6]|clk                                                      ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.164 ; 104.164      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.164 ; 104.164      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.169 ; 104.169      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.169 ; 104.169      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[6]|clk                                                      ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 1.433 ; 2.259 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -1.212 ; -2.023 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 4.061 ; 4.208 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 3.019 ; 3.111 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 3.053 ; 3.155 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 4.061 ; 4.208 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 3.315 ; 3.453 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.003 ; 3.102 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.078 ; 3.189 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.178 ; 3.308 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.105 ; 3.207 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 2.958 ; 2.962 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.174 ; 3.193 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.526 ; 3.614 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.425 ; 3.500 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 4.488 ; 4.530 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.871 ; 3.004 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 1.796 ; 1.870 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 3.150 ; 3.334 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 3.497 ; 3.296 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 2.941 ; 3.037 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 2.957 ; 3.047 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 2.990 ; 3.090 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 3.993 ; 4.137 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 3.241 ; 3.374 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 2.941 ; 3.037 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.012 ; 3.119 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.109 ; 3.235 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.037 ; 3.135 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 2.899 ; 2.901 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.107 ; 3.122 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.444 ; 3.527 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.348 ; 3.418 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 4.210 ; 4.261 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.611 ; 2.736 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 1.574 ; 1.645 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 2.877 ; 3.052 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 3.207 ; 3.017 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; -2.221 ; 0.186 ; -0.714   ; 0.856   ; 5.513               ;
;  clk80MHz                                          ; -0.825 ; 0.186 ; 9.467    ; 0.856   ; 5.513               ;
;  mypll|altpll_component|auto_generated|pll1|clk[0] ; -2.221 ; 0.186 ; -0.714   ; 1.564   ; 103.843             ;
; Design-wide TNS                                    ; -8.008 ; 0.0   ; -11.458  ; 0.0     ; 0.0                 ;
;  clk80MHz                                          ; -5.787 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  mypll|altpll_component|auto_generated|pll1|clk[0] ; -2.221 ; 0.000 ; -11.458  ; 0.000   ; 0.000               ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 3.138 ; 3.378 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -1.212 ; -2.023 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 8.306 ; 8.258 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.521 ; 6.461 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.578 ; 6.517 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 8.306 ; 8.258 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 7.253 ; 7.115 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.507 ; 6.435 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.655 ; 6.613 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.956 ; 6.824 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.801 ; 6.665 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.163 ; 6.023 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.707 ; 6.500 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.591 ; 7.292 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.228 ; 7.036 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 8.266 ; 9.080 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 6.445 ; 6.085 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.214 ; 4.036 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 7.109 ; 6.696 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.987 ; 7.507 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 2.941 ; 3.037 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 2.957 ; 3.047 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 2.990 ; 3.090 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 3.993 ; 4.137 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 3.241 ; 3.374 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 2.941 ; 3.037 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.012 ; 3.119 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.109 ; 3.235 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.037 ; 3.135 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 2.899 ; 2.901 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.107 ; 3.122 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.444 ; 3.527 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.348 ; 3.418 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 4.210 ; 4.261 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.611 ; 2.736 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 1.574 ; 1.645 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 2.877 ; 3.052 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 3.207 ; 3.017 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dirRX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dirTX          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ValRX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCBreq         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test1          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test2          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test3          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk80MHz                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RX                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dirRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; dirTX          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; ValRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; LCBreq         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; TX             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dirRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dirTX          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; DataFromCFM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ValRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; LCBreq         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; TX             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz                                          ; clk80MHz                                          ; 2166     ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz                                          ; 158      ; 0        ; 0        ; 0        ;
; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 13       ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 339      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz                                          ; clk80MHz                                          ; 2166     ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz                                          ; 158      ; 0        ; 0        ; 0        ;
; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 13       ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 339      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                         ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz   ; clk80MHz                                          ; 76       ; 0        ; 0        ; 0        ;
; clk80MHz   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 24       ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                          ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz   ; clk80MHz                                          ; 76       ; 0        ; 0        ; 0        ;
; clk80MHz   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 24       ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Nov 24 15:54:30 2016
Info: Command: quartus_sta LCBsim -c LCBsim
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCBsim.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 12.500 -waveform {0.000 6.250} -name clk80MHz clk80MHz
    Info (332110): create_generated_clock -source {mypll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -multiply_by 3 -duty_cycle 50.00 -name {mypll|altpll_component|auto_generated|pll1|clk[0]} {mypll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.221
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.221              -2.221 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.819              -5.787 clk80MHz 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk80MHz 
    Info (332119):     0.453               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -0.714
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.714             -11.458 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.467               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 2.010
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.010               0.000 clk80MHz 
    Info (332119):     3.381               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.985
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.985               0.000 clk80MHz 
    Info (332119):   103.870               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.690
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.690              -1.690 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.825              -5.619 clk80MHz 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk80MHz 
    Info (332119):     0.401               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -0.228
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.228              -1.596 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.634               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 1.803
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.803               0.000 clk80MHz 
    Info (332119):     2.979               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.984
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.984               0.000 clk80MHz 
    Info (332119):   103.843               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.191
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.191               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     1.962               0.000 clk80MHz 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk80MHz 
    Info (332119):     0.186               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 1.812
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.812               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    11.107               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 0.856
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.856               0.000 clk80MHz 
    Info (332119):     1.564               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.513
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.513               0.000 clk80MHz 
    Info (332119):   103.951               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 416 megabytes
    Info: Processing ended: Thu Nov 24 15:54:32 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


