# Progetto Reti Logiche 2019-2020
Prova finale del corso Reti Logiche al Politecnico di Milano (A.A. 2019/2020)
<br>
<br>
Voto finale: ***30/ 30***
## Group members
- **Gabriele Marra** ([@gabrielemarra](https://github.com/gabrielemarra)) <br>
- **Matteo Miceli** ([@micelimatteo](https://github.com/micelimatteo)) <br>
## Requisiti del progetto
Sviluppare un modulo VHDL in grado di leggere dalla memoria RAM (assegnata) alcuni  dati e rielaborarli, memorizzando il risultato in memoria.
Il componente deve superare i test di simulazione e di sintesi.
<br>
Per la specifica completa leggere qui: [Specifica del Progetto](./Specifica_Progetto.pdf)
