<!doctype html>
<html class="no-js" lang="ja">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-13"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-13');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>📖 👩🏼‍💻 🤹🏾 5 nmと3 nm 🚚 🚷 🥨</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="中間製造プロセス、さまざまなタイプのトランジスタ、および他の多くのオプションは、電子機器製造プロセスに不確実性を追加します。
 エレクトロニクスメーカーは、最先端の製造プロセスの次の波に向けて準備を進めていますが、顧客は、5 nmプロセステクノロジーを使用してチップを開発するか、3 nm待つか、その...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://geek-week.github.io/index.html"></a>
    <div class="page-header-text">Get best of the week</div>
  </header>
  <section class="page js-page"><h1>5 nmと3 nm</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/461875/"><h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">中間製造プロセス、さまざまなタイプのトランジスタ、および他の多くのオプションは、電子機器製造プロセスに不確実性を追加します。</font></font></h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
エレクトロニクスメーカーは、最先端の製造プロセスの次の波に向けて準備を進めていますが、顧客は、5 nmプロセステクノロジーを使用してチップを開発するか、3 nm待つか、その間に何かを選択するかなど、多くの混乱するオプションに戸惑います。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
3 nmとは異なり、5 nmへのパスは明確に定義されています。その後、工場が6 nmや4 nmなどの中間製造プロセスを追加すると、景観は混乱します。これらの技術プロセスのいずれかに切り替えるのは非常にコストがかかり、その利点は必ずしも明白ではありません。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
もう1つの懸念事項は、製造基盤の縮小です。最も高度な技術プロセスの場合、メーカーの選択はわずかです。業界には主要なメーカーがいくつかありましたが、コストの急激な増加とユーザーベースの減少により、この分野は時間とともに狭くなりました。一般に、メーカーが少ないほど、テクノロジーと価格タグのオプションが少なくなります。</font></font><br>
<a name="habracut"></a><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
現在、SamsungとTSMCは、</font><font style="vertical-align: inherit;">7 nm以下の技術プロセスで作業し</font><font style="vertical-align: inherit;">ている</font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ja&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">唯一のメーカーです</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">が、状況は</font><font style="vertical-align: inherit;">変わる可能性があります。 Intelと中国の企業SMICは、高度な製造プロセスを開発しています。商業生産の分野で最大のプレーヤーではないIntelは、10 nmプロセステクノロジーの開発に問題を抱えています。また、このトピックはまだ研究開発段階にあるため、SMICが7 nmを提供できるかどうかは不明です（10 nmプロセステクノロジーを搭載したIntelでも同じことが起こります）。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
より高度な製造プロセスについては、SamsungとTSMCはfinFETトランジスタを使用して7 nmで動作し、両方のメーカーはこれを5 nmで継続する予定です。従来のプレーナトランジスタとは異なり、finFETは3次元構造であり、パフォーマンスが向上し、リークが少なくなります。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
その後、3 nmでサムスンは、finFETから新しいFETトランジスタアーキテクチャに移行します。これは、finFET技術の開発です。 TSMCはまだ3 nmの計画を明らかにしておらず、多くの顧客が未然に取り残されています。情報筋によると、TSMCは、ナノレイヤー、ナノワイヤー、強制finFETなど、さまざまなオプションを検討しています。 Intel、TSMC、およびその他は、ダウンスケーリングの可能なオプションとして、新しい形式の高度なパッケージングにも取り組んでいます。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ただし、3 nmでは、トランジスタ技術のサイズはさまざまな方向に進む可能性があります。 finFETはまだ機能しますが、このテクノロジーにはいくつかのブレークスルーが必要です。明らかに、業界は、3 nmプロセステクノロジーの新しいアーキテクチャへの移行と、次の中間的な2 nmプロセステクノロジーへの移行に備えて、この分野で活動する1つの組織の開発計画から判断する必要があります。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
「5 nmはまだfinFETです」と、Imecのプログラムディレクターである堀口直人は述べています。 -3 nmで、finFETから他のアーキテクチャへの移行期間に入るとします。これらはナノレイヤーになると信じています。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ナノレイヤーFETは、ゲートオールアラウンドトランジスタ（GAA）のアーキテクチャに関連しています。そして、これは唯一のオプションではありません。 「業界は非常に保守的です。参加者は、finFETから限界まですべてを絞り込もうとするでしょう」と堀口氏は言います。 -3 nmの製造プロセスでは、finFETを使用する機会があります。しかし、一般にそれを改善するために、いくつかのfinFETイノベーションを行う必要があります。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
チップメーカーは7 nmプロセステクノロジーを使い続け、5 nm、3 nm、または中間体に移行しますか？ 7 nmは、ほとんどすべてのアプリケーションに十分なパフォーマンスを提供するので、このプロセスは長期間存続します。外にはいくつかの高性能オプションがあり、それらはすべてより高価です。そして、これらのテクノロジーが時間通りに現れる時間があるかどうかを確認します。</font></font><br>
<br>
<img src="https://habrastorage.org/getpro/habr/post_images/61d/5ca/800/61d5ca800f0bc6966b5a91d6d9971eef.png"><br>
<i>    –  , finFET   FET.</i><br>
<br>
<h2> </h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
チップは、スイッチとして機能する多くのトランジスタで構成されています。何十年にもわたって、集積回路の進歩はムーアの法則にしたがい、デバイスのトランジスタの密度は18〜24か月で2倍になります。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
同様のリズムで、メーカーはより高密度のトランジスタを使用して新しい技術プロセスを導入しました。これにより、業界はトランジスタの数に関してチップのコストを削減することができました。各製造プロセスで、メーカーはトランジスター仕様を0.7倍にスケーリングし、業界は同じエネルギー消費と2倍の面積削減で生産性を40％向上させることができました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
集積回路産業はこの方式に従い、繁栄しました。 1980年代以来、それは割引価格で高速PCへの道を開きました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
IBSによると、2001年までに、130 nmでチップを製造できる工場を持つメーカーが少なくとも18社ありました。これは当時、高度な技術プロセスでした。また、他にもいくつかの新しいメーカーが登場し、他の人々の工場でカスタムメイドのチップを製造していました。さらに、チップを製造する研究所では、チップの製造が行われましたが、独自の製造はありませんでした。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
10年の終わりまでに、生産と製造プロセスのコストが急騰しました。価格の上昇に対応できないため、多くのチップメーカーがファブライトモデルに切り替えました。彼らは自宅でいくつかのチップを生産し、残りは外注されました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
時間が経つにつれ、自社の施設で高度なデバイスを製造するチップメーカーは少なくなりました。一部は完全に生産を廃止したか、この事業を去った。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
しかし、2000年代には、シリコンワークショップのビジネスモデルが登場しました。ワークショップはIntelや他のテクノロジー企業に遅れをとりましたが、設計会社はさまざまなプロセスにアクセスできました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
次の大きな変化は20 nmの段階で起こり、従来のプレーナトランジスタが壁にぶつかっ</font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ja&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">て短チャネル効果に</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">遭遇しまし</font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ja&amp;u="><font style="vertical-align: inherit;">た</font></a><font style="vertical-align: inherit;">。これに対応して、インテルは2011年に22 nmで次世代のトランジスタテクノロジーであるfinFETに切り替えました。ワークショップは16/14 nmでfinFETに切り替えました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
FinFETには、プレーナトランジスタに比べていくつかの利点があります。 「この方式では、チャネル全体が基板の上に立ち上がるようにトランジスタ全体が垂直に伸び、バルブはフィンの3つの側面を包み込みます。バルブの接触面積が増えることで、漏れ電流をより適切に制御できるようになります。」とアプライドマテリアルズのマットコゴルノ氏および宮下俊彦氏は書いています。 Kogornoはグローバル製品管理のディレクターであり、宮下は主任技術者です。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
FinFETはまた、より複雑なデバイスであり、次の技術プロセスごとにそれらを製造およびスケーリングすることはより困難です。その結果、R＆Dのコストは高騰しました。そのため、本格的なプロセス変更のリズムは18か月から2.5年以上に成長しました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
集積回路の価格も上昇し続けています。ガートナーによると、28 nmでプレーナーデバイスを開発するコストは、1000万ドルから3500万ドルまでさまざまです。比較すると、7 nmでのシングルチップシステム（SoC）の設計コストは1億2千万ドルから4億2千万ドルまで変動します。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
「開発コストはSoCの複雑さに依存します」とガートナーのアナリスト、サミュエルウェンは述べました。 -3分の2はチップの開発に費やされます。残りは潜水艦の開発、マスクのコスト、出力の向上です。時間の経過とともに、設計コストも下がります。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
しかし、価格動向は、集積回路の世界の状況を変えました。時間が経つにつれて、最先端の製造プロセスのチップ設計にお金を払う余裕のある企業は少なくなっています。それらの多くは、制作の問題についてワークショップに依存しています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
生産コストの増加に伴う顧客数の減少は、高度なチップを生産するワークショップの状況に影響を与えました。たとえば、16/14 nm市場には、GlobalFoundries、Intel、Samsung、TSMC、UMCの5つのメーカー/ワークショップが残っています。 SMICは、14 nmプロセステクノロジのfinFETとも連携します。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
そして、7 nmで別の遷移が発生しました。技術プロセスと生産コストは増加を続け、投資収益率はすでに問題となっていました。その結果、GlobalFoundriesとUMCは昨年、7 nmプロセステクノロジーの開発を中止しました。両社は引き続き16/14 nm市場で事業を行っています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
さらなる発展を目指して、SamsungとTSMCは7 nm以降の回転にフルスピードで突入します。いくつかの遅延の後、インテルは2019年半ばに10 nm、7 gmで2021年までに生産を開始する予定です。一方、SMICは期限を約束しません。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ただし、すべてのワークショップ顧客が高度な製造プロセスを必要とするわけではありません。 28 nmチップの市場は繁栄しています。 「それはすべて製品の特性に依存します」とガートナーのベンは述べました。 -一部の製品には最大のパフォーマンスが必要です。開発者はまだ古い技術プロセスを使用できます。また、高性能を必要としないアプリケーション向けのチップは、N-1およびN-2製造プロセスで使用できます。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
他の人は彼をエコーし​​ます。 「現在、経済的な観点から最新のシリコンを購入できる企業はいくつありますか？その数は減少しています。非常に高いパフォーマンスを必要とする市場では、そのようなニーズは常に存在します。しかし、サプライチェーンでは、量の点で、中央に障害が発生します。最も要求の厳しい顧客は、7、5、そしておそらくいつか3 nmの技術プロセスを必要とします。しかし、他の誰もが少し減速しました」とUMCのビジネス管理担当副社長Walter Eunは言いました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
しかし、特定のケースでは、最も高度なチップが必要です-これらはサーバーとスマートフォンです。 AIチップに関連する新しいスタートアップの海もたくさんあります。多くの企業が機械学習とディープラーニング用のチップを設計しています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
「今日よりも10倍速く何かを数える必要性は、非技術的な市場であっても、常に商業的に有用で競争力があると誰も主張しません。ディープラーニングテクノロジーのこれらのユニークな成果はすべて、この証拠です。 D2Sのディレクターである藤村亜紀氏は、文字通り、ますます増大するコンピューター能力への要求に終わりはありません。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
「コンピューティングパワーの需要はいくつかの大きな変化を経験しました-最初はGPUでしたが、後に-深層学習」と藤村は言いました。 -ディープラーニングは適切なパターンを見つけるための大規模なテクノロジーであり、ニューラルネットワークのトレーニングは一貫した最適化のタスクです。世界は膨大な量のデータを処理し、それを論理的な結論を出すことができるプログラムの形で有用な情報に変えるためのメカニズムを考案したので、必要な計算の数は利用可能なデータの量とともに増加します。また、すべての領域のデータ量は指数関数的に増加しているため、少なくともディープラーニングの分野では、計算能力の要件が大幅に増加することが保証されています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
AIチップが5 nm以上の技術的プロセスを必要とするかどうかは不明確なままですが、コンピューティング能力の向上には間違いなく要件があります。</font><font style="vertical-align: inherit;">しかし、これらの技術プロセスへの移行は、簡単でも安価なプロセスにもなりません。</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">5 nmと3 nm</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
一方、2018年の初めに、TSMCは新たなマイルストーンに到達し、7 nmプロセステクノロジーを使用する世界で最初のメーカーとなりました。サムスンは後に7 nmレースに参加しました。 ICナレッジとTELの情報によると、7 nmでチップを製造するプロセスは、主にfinFETに基づいており、ゲートステップが56〜57 nmで、金属導体[メタルピッチ]を40 nmに配置する最小ステップでチップを製造します。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
TSMCは、7 nmの最初のバージョンで、</font><font style="vertical-align: inherit;">193 nmの</font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ja&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">液浸リソグラフィ</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">と複数のパターニングを使用しました。今年TSMCは、極端紫外線リソグラフィー（EUV）を使用して7 nmの新しいバージョンをリリースすることを約束します。 EUVはプロセスのステップを単純化しますが、それは高価な技術であり、それ自体に一連の困難があります。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
TSMCは、2020年前半にリリースする新しい5 nmプロセステクノロジーを準備しています。 TSMCの5 nmの新技術は、7 nmより15％高速で、消費電力を30％削減します。来年発売される5 nmプロセステクノロジーの2番目のバージョンは、7％高速になります。どちらのバージョンもEUVを使用します。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
TSMCはすでに5 nmで受注を獲得しています。 「Apple、HiSilicon、およびQualcommからの大きな注文が予想されています」とIBSディレクターのHandel Jonesは述べています。 「2020年の第4四半期までに、基板の量は1ヶ月あたり40,000〜60,000になるでしょう。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
TSMCの5 nmでの遷移速度は7 nm未満です。まず、5nmは完全に新しいプロセスであり、EDAツールと特許が更新されています。さらに、それはより高価です。ガートナーによると、平均して5 nmでデバイスを開発するコストは2億1,000万ドルから6億8,000万ドルまでさまざまです。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
一部のチップメーカーは、5nmほどの費用をかけずに7nmから脱出したいと考えています。そのため、TSMCは最近、新しい6 nmプロセステクノロジーを導入しました。これはより安価ですが、いくつかの妥協点があります。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
「N6とN5の数には違いはないようですが、実際には差は大きいです」と、前回の会議でTSMCのディレクターを務めるS. S. Wei氏は述べています。 -N5では、N7と比較して、論理密度が80％増加します。 N6はN7と比較してわずか18％です。ご覧のとおり、論理密度とトランジスタの効率には大きな違いがあります。その結果、N5チップの全体的な消費電力は低くなります。 N5への切り替えには多くの利点があります。しかし、N5は本格的な技術プロセスであり、顧客がN5用の新製品を開発するには時間がかかります。 N6の優れた点は、N7のもとですでにプロジェクトがある場合、ほとんど労力を費やす必要がないことです。 N6にアップグレードして、特定のメリットを得ることができます。そして、製品の特性と市場に応じて、お客様は何をするかを決定します。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
一方、Samsungは2020年前半に登場する5 nmをリリースしました。7nmと比較すると、SamsungのfinFETの新しい5 nmプロセステクノロジーは、最大25％のロジック圧縮と20％少ない電力消費、または10％速い速度を提供します。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
サムスンはまた、顧客に別の選択肢を与える新しい6 nmプロセス技術を導入しました。 Samsungのワークショップのマーケティング担当バイスプレジデントであるRyan Lee氏は、「6nmには7nmでのスケーラビリティと知的財産の再利用という利点があります」と述べています。また、Samsungはすでに4 nmプロセステクノロジーfinFETの開発を計画しています。これまでのところ、このテクノロジーに関するオープンな情報は事実上ありません。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
5 nm以降、多くの本格的な製造プロセスには3 nmのコストがかかります。ただし、3 nmは弱虫用ではありません。 IBSによると、3 nmプロセステクノロジー向けのデバイス開発コストは5億ドルから15億ドルの範囲です。開発プロセスのコストは、40億ドルから50億ドル、および生産-15ドルから20ドルです。 「3 nmトランジスタのコストは、同じ可用性の5 nmより20〜25％高くなるはずです」とIBSのジョーンズ氏は述べています。 「5 nmのfinFETと比較して、効率が15％向上し、エネルギー消費が25％削減されることが期待できます。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Samsungは、3 nmプロセステクノロジーの開発計画を発表した唯一の企業です。このため、ワークショップでは、円形トランジスタ、ナノレイヤーのアーキテクチャに切り替えます。 TSMCはまだ計画を明らかにしていないため、会社が遅れていると考える人もいます。 「3nmで、サムスンは2021年に量産に入る可能性が非常に高いです」とジョーンズは言った。 「TSMCはSamsungに遅れずについていくことを試みることによって開発をスピードアップします。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
TSMCは3 nmで、ナノレイヤーFET、ナノワイヤーFET、さらにはfinFETを研究しています。 finFETテクノロジーを拡張する方法の1つは、チャネル、つまりドイツで高移動度材料を使用することです。今日のfinFETデバイスは、チャネルにシリコンまたはシリコンゲルマニウム（SiGe）を使用しています。ゲルマニウムの混合を増やすことにより、チャネルの移動度、つまりデバイスを通過する電子の通過速度を上げることができます。そして、ここでの問題は欠陥管理です。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
finFETテクノロジーの拡張は理にかなっています。 3 nmのfinFETは、5 nmからの遷移パスを提供します。しかし、問題があります。理論的には、フィンの幅が現在の状態に近い5 nmに達すると、finFETテクノロジーは行き止まりになります。 「現在、標準セルでは、NMOSに2つのフィン、PMOSに3つのフィンを使用しています」と、Imecの堀口氏は言います。 -3 nmの重要な側面の1つは、標準セル設計のためにシングルフィンアーキテクチャに切り替える必要があることです。単一のフィンで十分機能するはずです。 finFETテクノロジーをN3に拡張するには、単一のフィンの出力を改善し、バックグラウンドのスプリアス現象を低減する特別なテクノロジーが必要です。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
finFETの高い移動度に加えて、次のオプションはGAAです。 2017年、サムスンは3 nmのマルチブリッジチャネルFET（MBCFET）を発表しました。 MBCFET-ナノレイヤーFET。 Samsungの試用版MBCFETは2020年に利用可能になります。Nanosには</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
、finFETに比べていくつかの利点があります。 finFETでは、シャッターは3つの側面からフィンの周りに曲がります。ナノレイヤーでは、シャッターはフィンの4つの側面に配置されているため、電流をより細かく制御できます。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
5 nmと比較して、SamsungのナノレイヤーFETは、論理領域効率を最大45％向上させ、消費電力を50％削減するか、パフォーマンスを35％高速化します。 「finFET構造には、電源電圧を0.75 V未満に下げることができないため、スケーラビリティに独自の制限があります。ナノレイヤーを使用する当社の革新により、電圧を0.7 V未満の値に下げることができます」とSamsung Leeは述べています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ナノレイヤーFETやナノワイヤーFETなど、GAAテクノロジにはいくつかの種類があります。 GAA自体は、finFETの次のステップです。このシステムでは、finFETが横に配置され、次に横に分割されます。ピースはチャネルを形成します。シャッター素材が各層を包み込みます。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ナノワイヤFETと比較して、このような回路はより広いチャネル、つまり生産性と励起電流が高くなっています。 「ナノレイヤーの方が幅が効果的です」と堀口イメックは言った。 「ナノワイヤーは静電気によりはるかに優れています。」しかし、それらの断面は非常に小さいです。これは、有効なチャネル幅の点で利点を与えません。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
GAAアーキテクチャにはいくつかの問題があります。通常、それらは5 nmでfinFETと比較して非常に小さな増加を示します。この技術を使用してチップを作成することは非常に困難です。</font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ja&amp;u="><font style="vertical-align: inherit;">Lam Researchの</font></a></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
バイスプレジデント兼テクニカルディレクターのリチャードゴットショーは、次のように述べています。</font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ja&amp;u="><font style="vertical-align: inherit;"></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">。 -一見すると、finFETの変更のように見えます。ただし、要件は増加しており、このGAAアーキテクチャの複雑さはfinFETよりも大幅に高くなっています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ナノ層チップの製造プロセスでは、最初のステップは、基板上にSiGeとシリコンの薄い交互の層を配置することです。 「シリコン、シリコンゲルマニウム、シリコンのスタックができました。最近のインタビューで、アプライドマテリアルズの最高技術責任者であるナムスンキム氏は、これを超格子と呼んでいます。 「ゲルマニウム含有量があるので、それに適切な絶縁層を提供する必要があります。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
少なくとも、パックは3層のSiGeと3層のシリコンで構成されている必要があります。次に、小さなシート構造がパックに適用されます。この後、溝付きの断熱材が形成され、次に内部仕切りが形成されます。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
次に、SiGe層が超格子から除去され、シリコン層の間に空のスペースが残ります。</font><font style="vertical-align: inherit;">各シリコン層は、デバイスのシートまたはチャネルのベースを形成します。</font><font style="vertical-align: inherit;">次に、誘電率の高い材料を適用してシャッターを作成する必要があります。</font><font style="vertical-align: inherit;">「ナノワイヤー間には最小距離があります。</font><font style="vertical-align: inherit;">非常に少ない。</font><font style="vertical-align: inherit;">問題は、そこに有効な厚さの金属を配置することです」とキムは言いました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
業界は長年にわたってGAAテクノロジーの作成に取り組んできましたが、まだいくつかの問題があります。</font><font style="vertical-align: inherit;">「主なものの1つは寄生容量です」とキムは言いました。</font><font style="vertical-align: inherit;">-GAAテクノロジーの主な問題は何かと私に尋ねると、2つあります。</font><font style="vertical-align: inherit;">内部仕切りと基板絶縁。」</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">次は何ですか？</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
GAAテクノロジーまたはナノレイヤーはどれくらいの長さですか？ 「ナノレイヤーは、次のプロセス技術の2つまたは3つに耐えます。ワークショップでは、N3上にナノレイヤーを作成できます。次世代は確かです。その後、ナノレイヤーまたはアーキテクチャの統合を変更する必要があるかもしれません。しかし、それでもナノレイヤーアーキテクチャになるでしょう」とImecの堀口氏は言います。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
業界では、高度な製造プロセスでGAAおよびfinFETテクノロジーを改善する方法を模索しています。 GAAデバイスは現在、finFETよりもわずかに優れています。たとえば、以前のImecナノレイヤーチップのシャッターピッチは42 nmで、金属導体の最小ピッチは21 nmでした。比較すると、5 nmのfinFETのゲートピッチは48 nmで、金属導体の最小ピッチは28 nmです。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
研究所では、ImecがチャネルにGAAとゲルマニウムの二重スタックを備えたp型半導体デバイスのスケーラビリティを実証しました。延長のない回路を使用して、Imecは約25 nmのゲート長を持つナノワイヤを開発しました。それはナノ層に適合させることができます。以前のバージョンと同様に、ワイヤサイズは9 nmです。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ゲルマニウムは、5 nmプロセステクノロジー以外でもfinFETを使い続ける上で役割を果たすことができます。 Imecは、Gmsat / SSsatとPBTIで過去最高のGe nFinFETを示しました。それらは、高誘電率の材料の置換を改善することによって達成されました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
finFETテクノロジを3 nmに拡張できるかどうかを確認します。</font><font style="vertical-align: inherit;">ナノレイヤーチップが時間通りに現れるかどうかも不明です。</font><font style="vertical-align: inherit;">この変化する状況には多くの未知数と不確実性があり、状況を明確にするためのタイムテーブルはありません。</font></font></div>
      
    </div>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../ja461861/index.html">Office 365クラウドサービス：Check Point CloudGuard SaaSテスト</a></li>
<li><a href="../ja461865/index.html">ビデオコース「IDA PROを使用した、ゼロからの逆転入門。第1章"</a></li>
<li><a href="../ja461867/index.html">ML Kitを使用して携帯電話の写真とテキストを認識する方法</a></li>
<li><a href="../ja461871/index.html">優れたプログラマー（および人間）になるための101のヒント</a></li>
<li><a href="../ja461873/index.html">ViewPager 2-古いラッパーの新機能</a></li>
<li><a href="../ja461877/index.html">JavaとKotlin for Android：開発者の意見</a></li>
<li><a href="../ja461879/index.html">本「Linux in action」</a></li>
<li><a href="../ja461881/index.html">Node.jsロギングガイド</a></li>
<li><a href="../ja461885/index.html">EDSは別のタイプの詐欺です</a></li>
<li><a href="../ja461887/index.html">Aeronetエピソード2の開始：Homing Drone</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter63335242 = new Ya.Metrika({
                  id:63335242,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/63335242" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-13', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Geek Week | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2020</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=i62cJ2037o_BACd40gCrIso3niu0Sjx2sDFYJkeYdRk&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>