## 概述
文档：1FPGA设计

实现一个回环的串口，将接收到的数据转发
## 系统框图
![[Pasted image 20231207215638.png]]
## 设计思路

1. 串口采用常见的协议设置：115200,8bit，起始位与结束位默认，无校验
2. 分接收模块uart_rx与发送模块uart_tx实现，用于接收的串转并or发送的并转串
3. 加上对数据有效/接收完成的判断位：uart_rx_done，以及发送使能的有效位：uart_tx_en
4. 在回环的模式中，一旦接收完成便可以进行发送，所以可以将done与en信号相连。
5. 当非回环模式时，tx模块的数据来源可能会比较混乱，因此我们需要增加一个uart_tx_busy信号，用于告诉其他模块，在tx发送数据的过程中不要更新需要串口来发送的数据。

## 设计过程
### 接收模块
#### 分析
1. 首先，在接收数据时需要用自己内部的时钟输入结合波特率来判断接收1bit的间隔。在115200的波特率、50Mhz的时钟频率下。**每接收1bit所需要的计数个数是：**$$ \frac{10^9}{115200*20} = 434$$
因而我们需要一个至少9bit的波特率计数器来计数。适配更高的比特率时可以采用16bit的计数器。
2. 串行与并行的转换中，我们还需要一个4bit（1起始，8数据，1停止）的接收数据计数器。在波特率计数器计数到一半时接收数据是最准确的。
系统波形图如下：
![[Pasted image 20231208142153.png]]
信号流向描述：
当uart_rxd接收到数据的下降沿时，接收过程开始。经过同步器传递之后，baud_cnt开始从0到433进行计数，每计到433一次就将rx_cnt加一，rx_cnt大于等于1之后，每计一个数，就在Baud_cnt计数值到一半时读取uart_rdx_d2的值，并存入rxdata中，当rx_cnt计数到9时，将rxdata寄存的数据给到输出端口。


由上图可知，接收数据进入时需要进行打拍（uart_rx_d0, uart_rx_d1, uart_rx_d2）。这个操作是为了消除亚稳态：因为异步电路无法保证建立时间（时钟到来之后寄存器内部需要一定时间后数据输入端才可以接收信号）与保持时间（数据输出之后一段时间才可以接收新的数据），因而寄存器在采集时可能会采集到跳变过程中的任何值。
所以，串口接收输入端的数据需要满足建立时间与保持时间要求，这里采用多级寄存器同步法。一般采用2-3级寄存器进行同步处理，一般这个也被叫做同步器。同步器距离寄存器距离越近，消除亚稳态的概率也就越大。
而对于多Bit信号，可以采用异步FIFO或者使用多次握手同步方法，握手协议中，异步的REQ/ACK也需要使用单bit同步进行同步处理。
#### RTL
```
module uart_rx(
    input clk,
    input rst_n,
    
    input uart_rxd,
    output reg [7:0] uart_rx_data,
    output reg uart_rx_done 
    );
    parameter CLK_FREQ = 50000000;
    parameter UART_BPS = 115200;

    localparam BAUD_CNT_MAX = CLK_FREQ/UART_BPS;

    //同步器等中需要用到的reg
    reg uart_rx_d0;
    reg uart_rx_d1;
    reg uart_rx_d2;
    reg rx_flag;
    reg [3:0] rx_cnt;       //数据位计数器
    reg [15:0] baud_cnt;    //波特率计数器
    reg [7:0] rx_data_t;    //数据接收寄存器

    wire start_en;
    //获取接收端口下降沿(0为起始位)，得到一个时钟周期的脉冲信号
    assign start_en = start_en = uart_rx_d2 & (~uart_rx_d1) & (~uart_rx_d0);

    //同步器
    always @(posedge clk or negedge rst_n) begin
        if(rst_n != 1' b0)begin
            uart_rx_d0 <= 1'b0;
            uart_rx_d1 <= 1'b0;
            uart_rx_d2 <= 1'b0;
        end
        else begin
            uart_rx_d0 <= uart_rxd;
            uart_rx_d1 <= uart_rx_d0;
            uart_rx_d2 <= uart_rx_d1;
        end
    end

    //接收行为
    always @(posedge clk or negedge rst_n) begin
        if(!rst_n) begin
            rx_flag <= 1'b0;
        end
        else if(start_en)begin
            rx_flag <= 1'b1;
        end
        else if((rx_cnt == 4'd9) && (baud_cnt == BAUD_CNT_MAX/2 - 1'b1))
            rx_flag <= 1'b0;
        else
            rx_flag <= rx_flag;//stay,在接收过程中时刻保持为1
    end
    //波特率计数器赋值
    always @(posedge clk or negedge rst_n) begin
        if(!rst_n) begin
            baud_cnt <= 16'b0;
        end
        //一定得加上对于rx_flag的判断，并且写全if else
        else if(rx_flag) begin
            if(baud_cnt < BAUD_CNT_MAX - 1'b1)
                baud_cnt <= baud_cnt + 1;
            //计数达最大值清0
            else
                baud_cnt <= 16'b0;
        end
        //接收过程结束清0
        else
            baud_cnt <= 16'b0;
/*
        else if(baud_cnt == BAUD_CNT_MAX) begin
            baud_cnt <= 16'b0;
        end

        else
            baud_cnt <= baud_cnt + 1;
*/
    end
    
    //rx_cnt计数器赋值
    always @(posedge clk or negedge rst_n) begin
        if(!rst_n)
            rx_cnt <= 4'b0;
        else if(rx_flag) begin
            if(baud_cnt == BAUD_CNT_MAX)
                rx_cnt <= rx_cnt + 1'b1;
            //二阶的计数器，需要保持
            else
                rx_cnt <= rx_cnt;
        end
        else
            rx_cnt <= 4'b0;

    end
    
    //串行转并行的存储

    always @(posedge clk or negedge rst_n) begin
        if(!rst_n)
            rx_data_t <= 8'b0;
        else if(rx_flag) begin
            if(baud_cnt == BAUD_CNT_MAX/2 - 1) begin
                case (rx_cnt)
                    4'd1:rx_data_t[0] <= uart_rx_d2;
                    4'd2:rx_data_t[1] <= uart_rx_d2;
                    4'd3:rx_data_t[2] <= uart_rx_d2; 
                    4'd4:rx_data_t[3] <= uart_rx_d2;
                    4'd5:rx_data_t[4] <= uart_rx_d2;
                    4'd6:rx_data_t[5] <= uart_rx_d2;
                    4'd7:rx_data_t[6] <= uart_rx_d2;
                    4'd8:rx_data_t[7] <= uart_rx_d2;
                    default: 
                endcase
        end
        end
        else  
            rx_data_t <= 8'b0;

    end

//接收完成与接收数据赋值
    always @(posedge clk or negedge rst_n) begin
        if(!rst_n) begin
            uart_rx_data <= 8'b0;
            uart_rx_done <= 1'b0;
        end
        //接收完成就可以完成赋值
        else if((rx_cnt == 4'd9) && (baud_cnt == BAUD_CNT_MAX/2 - 1'b1)) begin
            uart_rx_data <= rx_data_t;
            uart_rx_done <= 1'b1;
        end

        //这个情况是？
        else begin
            uart_rx_data <= rx_data_t;
            uart_rx_done <= 1'b0;
        end

    end

    
    
endmodule

```
### 发送模块
#### 设计思路
与接收模块类似，同样需要一个16bit的波特率计数器与4bit的发送计数器。当发送模块使能时需要拉高busy信号，并且执行并转串功能。发送结束之后重置信号状态。
工作波形图如下：
![[Pasted image 20231208194122.png]]
波形图中的细节：
在停止位时，将发送忙状态标志提前拉低了1/16个波特率周期，这是为了确保模块发送数据的时间略小于模块接收数据的时间，否则当连续传输大量数据时，发送数据的时间会不断基类，最终导致数据丢失。同时也是为了抵抗波特率略有偏差、传输延时积累等带来的问题。

#### RTL

```
module uart_tx(
    input clk,
    input rst_n,
    input uart_tx_en,
    input [7:0]uart_tx_data,

    output reg [7:0]uart_txd,
    output reg uart_tx_busy
    );

    parameter CLK_FREQ = 50000000;
    parameter UART_BPS = 115200;
    local BAUD_CNT_MAX = CLK_FREQ/UART_BPS;

    reg [7:0] tx_data_t;
    reg [4:0] tx_cnt;
    reg [15:0] baud_cnt;

    always @(posedge clk or negedge rst_n) begin
        if(!rst_n) begin
            tx_data_t <= 8'b0;
            uart_tx_busy <= 1'b0;
        end
        //发送使能，首先寄存要发送的数据
        else if(uart_tx_en) begin
            tx_data_t <= uart_tx_data;
            uart_tx_busy <= 1'b1;
        end
        
        //计数到停止位时，停止发送
        else if(tx_cnt == 4'd9 && baud_cnt == BAUD_CNT_MAX - BAUD_CNT_MAX/16) begin
            tx_data_t <= uart_tx_data;
            uart_tx_busy <= 1'b0;
        end

        //这个是？
        else begin
            tx_data_t <= uart_tx_data;
            uart_tx_busy <= 1'b0; 
        end
    end
    //波特率计数器赋值,使用的判断信号是busy而不是en，因为发送停止时就可以停止计数
    always @(posedge clk or negedge rst_n) begin
        if(!rst_n) begin
            baud_cnt <= 16'b0;
        end
        else if(uart_tx_busy) begin
            if(baud_cnt < BAUD_CNT_MAX - 1'b1)
                baud_cnt <= baud_cnt + 1'b1;
            else 
                baud_cnt <= 16'b0;
        end
        else begin
            baud_cnt <= 16'b0;
        end
    end
    //发送位计数器赋值
    always @(posedge clk or negedge rst_n) begin
        if(!rst) begin
            tx_cnt <= 4'b0;
        end
        else if(baud_cnt  == BAUD_CNT_MAX - 1'b1)
            tx_cnt <= tx_cnt + 1'b1;
            else
            tx_cnt <= tx_cnt
        else
            tx_cnt <= 4'b0;
    end
    //发送信号设置
    always @(posedge clk or negedge rst_n) begin
        if(!rst)//注意这里是需要将信号拉高才可以
            uart_txd <= 1'b1;
        else if(uart_tx_busy)
            case (tx_cnt)
                4'd0:uart_txd <= 1'b0;
                4'd1:uart_txd <= tx_data_t[0];
                4'd2:uart_txd <= tx_data_t[1];
                4'd3:uart_txd <= tx_data_t[2]; 
                4'd4:uart_txd <= tx_data_t[3];
                4'd5:uart_txd <= tx_data_t[4];
                4'd6:uart_txd <= tx_data_t[5];
                4'd7:uart_txd <= tx_data_t[6];
                4'd8:uart_txd <= tx_data_t[7];
                4'd9:uart_txd <= 1'b1;
                default: uart_txd <= 1'b1;
            endcase
        else
            uart_txd <= 1'b1;
    end

endmodule

```

### 顶层模块
#### RTL
```
module uart_loopback(
    input sys_clk,
    input sys_rst_n,

    input uart_rxd,
    output uart_txd
    );
    parameter CLK_FREQ = 50000000;
    parameter UART_BPS = 115200;

    wire uart_tx_done;
    wire [7:0] uart_rx_data;

uart_rx #(
        .CLK_FREQ(CLK_FREQ),
        .UART_BPS(UART_BPS)
    )
    uart_rx0(
        .clk(sys_clk),
        .rst_n(sys_rst_n),
        .uart_rxd(uart_rxd),
        .uart_rx_data(uart_rx_data),
        .uart_rx_done(uart_rx_done) 
    );

    uart_tx #(
        .CLK_FREQ(CLK_FREQ),
        .UART_BPS(UART_BPS)
    )
    uart_tx0(
        .clk(sys_clk),
        .rst_n(sys_rst_n),
        .uart_tx_en(uart_rx_done),
        .uart_tx_data(uart_rx_data),
        .uart_txd(uart_txd),
        .uart_tx_busy(uart_txd)
    );

endmodule

```
### 问题及其解决
1. systnesis中发生的multi_drive：
	成因：大部分都是由于在不同的always块中对同一信号进行赋值导致的。
	一般最好不要这么写........
	此项目中是因为，busy信号是空信号，但不小心接入了其他信号导致了多驱动