---
is_lecture: true
course: "[[GPU Programozás Ea + Gy]]"
---
# Párhuzamosítás
- Algoritmusok szekvenciális lépesekből állnak
- => egymástól független részek párhuzamos elvégzése
- pl. GPU-n

=> több tranzisztor kell!

# Lebegőpontos számok
- 16 bit -> pl. AI-hoz
- 32 bit -> pl. grafikához
- 64 bit -> pl. precíz számításokhoz

# Megoldások
## Lassú fény...
### Ötlet:
- kevesebbet utaztassuk az adatokat
- párhuzamosság gyorsít -> párhuzamos architektúrák kialakítása

### 1. Megoldás:
**Adatok közelebbre hozása**
- gyorsítótár (cache)
- *előre megmondani* a szükséges adatokat
- *kitalálni* a szükséges adatokat

GPU/CPU <- L1 <- L2 <- L2 <- Memory

Cache programozásra figyelni kell!
### 2. Megoldás:
**Több adat mozgása**
- több vezeték (bus) párhuzamosan
- 32 bit CPU -> 64 bit CPU

**Utasítás beolvasás**
- utasítás minél rövidebb legyen => cserébe több regiszter szokásos
- **Redukált utasításkészlet: RISC architektúra**
	- *Reduced Instruction Set Computer*
	- "Hagyományos" CISC architektúra: *Complex Instruction Set Computer*
- **Ma már**: CISC architektúrán belül RISC:
	- Utasításokat át kell fordítani => CISC utasítást több RISC parancs írhat let
	- => nem lett kevesebb tranzisztor! :(

# Párhuzamos architektúrák:
**Utasítások életútja:**
1. Beolvasás (Fetch)
2. Értelmezés (Decode)
3. Paraméterek beolvasása (Load)
4. Művelet végrehajtása (Execution)
5. Eredmény visszaírása (Write Back)

Egyes részek függetlenek egymástól => párhuzamosan végrehajthatók!
=> *Futószalag elv* => Utasításkészlet újragondolása kellett!
Ált.:
- kevesebb utasítás jobb
- RISC architektúra ajánlatos => CISC architektúra át alakítása RISC-é


**Szekvenciális programozás gyenge pontjai:**
- feltételes ugrások

=> **Feltételek megbecsülése** (statisztikai fellmérések):
- utasítás előrejelzés
- szuperskála architektúra

Párhuzamosítás, DE szekvenciális programokkal!:
- Minden utasítás a saját adatain dolgozik
- SISD architektúra

Legkézenfekvőbb párhuzamosítás: több CPU