 **recorder : liqiang**

## Check list

1. starRC需要检查sum结果，看是否有short或者open

![image-20200621164422211](https://cdn.jsdelivr.net/gh/Leon924/PicRepo/img20200705104647.png)

![image-20200621164425836](https://cdn.jsdelivr.net/gh/Leon924/PicRepo/img20200705104650.png)

## PR Check

1. Double-Via Ratio：$M_{1}$和$M_{2}$的比率比较低，在60%-80%；$M_{3}$以上的层的double-via比例在80%以上

![image-20200621162218487](https://cdn.jsdelivr.net/gh/Leon924/PicRepo/img20200705104802.png)

## RedHawk：IR-Drop、EM:

1. 可以分析signal EM，Power EM，IR-drop等， 在ICC里面可以做ignal的EM，但是不能做Power EM
2. IR-drop的标准，或者说一般的标准，大概是动态IR_drop在7%-10%中间，静态的Drop在3%左右，
3. signoff-voltage的余量一般设置在10%左右
5. 对于我们这个设计来讲，整体比较小，在1平方毫米左右；上下左右两对电源地的IO应该就够了，Power IO粗一点，不会有很大的IR-Drop
5. 这个工具还可以分析Missing Via（没有打上的通孔），比如说$M_{6}$，$M_{7}$都是垂直的，但是他们之间没有打通孔，就可以检查出来。

- 补充知识点：集成电路芯片中的金属连线中的金属离子。在高温下，金属离子变的活泼了，大量电子的猛烈撞击就很容易使得它们发生宏观迁移，这种迁移的现象是电流造成的，因而成为电迁移。在集成电路芯片中出现电迁移时，金属离子会在阳极附近堆积，严重时会形成小丘或者突起，同时，在阴极附近的导线内出现空洞。
- ​				<img src="https://cdn.jsdelivr.net/gh/Leon924/PicRepo/img20200705104608.png" alt="8706a32080073970e057fdea5b98859" style="zoom:67%;" />
- 芯片从开始正常工作到发生互联线电迁移失效 为止的时间段，称为电迁移受命。制造出电迁移寿命不低于相关标准的金属互联线是芯片制造业的基本要求。

## 插入Filler

1. 插入std_filler： 首先插入Decap filler（Decap是指带M1金属层的filler，设置insert_filler时需要添加with_metal的参数，而普通的std_filler是不带金属层的），再插入std_filler
2. 28nm的工艺下，TSMC的standard filler有个问题：filler1少了nwell(OD?)这一层，所以在插入的时候不能插这个。或者是将空隙的大小设置的比filler1的宽度要小。

## 门控时钟

1. 在加入门控时钟的时候需要尽量将集成门控单元放在timing path靠后，而且需要限制fanout个数，因为fanout 的数量太大的话，会增大时钟门控单元的条跳转时间，进而使得path前面的余量减小了，时序收敛的难度就加大了；设置门控fanout数量的命令是 set_clock_gating_style -max_fanout一般是32或者64，可以根据自己的时序是否紧张来设置。
2. 门控时钟还有一个self_gating的选型，通常不选。

## Coding style

1. Spyglass进行verilog代码质量检查（LEDA也可以）
2. 王威振师兄已发给我coding style的ug
3. CG的ug好像是比较老的，参考要甄别

## DCT+SPG流程（Two-pass）

1. 首先是进行简单的正常DC综合，正常的compile（可以加入CG等）
2. 把综合的网表拿到ICC去做Floorplan，做完之后导出DEF或者fp，到此之前就是first-pass的过程
3. 在第二次逻辑综合的时候就要把DEF吃进去， 然后在这次综合的时候需要在compile的时候加上 和-spg -incremental选项（两轮优化），这次逻辑综合的结果可以写出Floorplan 和网表：
4. 如果这个DC生成的Floorplan还有时序的问题的话，就需要在ICC里面再调整一下；如果没有问题（对于我们这个小设计来说，一般不会有问题），那就可以拿去往后面跑了，做布局布线；

##  PT signoff

1. 对于28nm的工艺节点来说，需要仿16个scenario
2. 在ICC之后得到Miklyway之后，使用StarRC来抽取多个工艺角的spef文件，不需要每个工艺角都弄出来一个Milkyway；其实就是，要在抽寄生参数的时候，设置multi-scenario(我们这里的mode只有一个，本来应该是MCMM)，得到8个spef
3. 拿到8个spef，导入PT做时序分析，这一步需要进行一些设置（slow，fast），把8个spef设置成16个PVT，然后在16个PVT条件下，时序都需要收敛，包括setup，hold，max_transition，max_capitance。记得检查结果（timing）与环境（PVT）的一致性。

## 网表仿真

1. 按理来说，在16个PVT条件下，可以得到16个SDF的延时文件，可以反标到testbench里面做网表仿真

2. 但是实际上不要每个corner都做仿真，只要做两个极端情况下的仿真，一般来说，这两个仿真通过的话，在其余PVT条件下的仿真也不会问题。

   

## PTPX功耗分析

1. 因为我们最后需要一个功耗的指标，这个指标在typical的PVT下面得到就好了。一般是25摄氏度，有些其他的要求在85摄氏度。

## Insert standard filler的工具

1. 常用calibre工具插的比较多
2. 有一套插dummy的脚本和rule
3. 在插了之后，抽RC的时候需要吃Dummy的gds和layermap
4. 在得到设计的GDS之后，在做DRC的时候会报密度不够，所以要单独生成一个dummy的gds，然后把两个gds合并。
5. TSMC工艺厂商给到 nxtgrdfile已经包含shrink factor（GDS里面是1.0，但是因为工艺误差只能做到0.9），不用自己设置，最后是按实际生产工艺的值来计算电阻电容。



