TimeQuest Timing Analyzer report for wordle
Tue Nov 26 19:40:39 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; wordle                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 377.64 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.648 ; -100.066           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -101.000                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                           ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -1.648 ; state.s6      ; SS1[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.583      ;
; -1.533 ; state.s5      ; SS3[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.468      ;
; -1.528 ; state.s2      ; SS3[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.463      ;
; -1.528 ; state.s6      ; SS3[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.463      ;
; -1.488 ; state.s6      ; SS1[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.423      ;
; -1.487 ; state.s5      ; SS1[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.422      ;
; -1.421 ; state.s1      ; SS3[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.356      ;
; -1.420 ; state.s6      ; SS2[4]~reg0   ; clk          ; clk         ; 1.000        ; 0.272      ; 2.687      ;
; -1.420 ; state.s6      ; SS2[5]~reg0   ; clk          ; clk         ; 1.000        ; 0.272      ; 2.687      ;
; -1.420 ; state.s6      ; SS2[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.272      ; 2.687      ;
; -1.420 ; state.s6      ; SS2[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.272      ; 2.687      ;
; -1.420 ; state.s6      ; SS2[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.272      ; 2.687      ;
; -1.420 ; state.s6      ; SS2[6]~reg0   ; clk          ; clk         ; 1.000        ; 0.272      ; 2.687      ;
; -1.372 ; state.s0      ; SS4[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.304      ;
; -1.348 ; count[3]~reg0 ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.267      ; 2.610      ;
; -1.348 ; count[3]~reg0 ; next_state.s7 ; clk          ; clk         ; 1.000        ; 0.267      ; 2.610      ;
; -1.327 ; state.s5      ; SS1[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.262      ;
; -1.325 ; state.s3      ; UG3[6]        ; clk          ; clk         ; 1.000        ; -0.059     ; 2.261      ;
; -1.325 ; state.s3      ; UG3[9]        ; clk          ; clk         ; 1.000        ; -0.059     ; 2.261      ;
; -1.325 ; state.s3      ; UG3[8]        ; clk          ; clk         ; 1.000        ; -0.059     ; 2.261      ;
; -1.325 ; state.s3      ; UG3[7]        ; clk          ; clk         ; 1.000        ; -0.059     ; 2.261      ;
; -1.325 ; state.s3      ; UG3[1]        ; clk          ; clk         ; 1.000        ; -0.059     ; 2.261      ;
; -1.325 ; state.s3      ; UG3[3]        ; clk          ; clk         ; 1.000        ; -0.059     ; 2.261      ;
; -1.325 ; state.s3      ; UG3[4]        ; clk          ; clk         ; 1.000        ; -0.059     ; 2.261      ;
; -1.325 ; state.s3      ; UG3[5]        ; clk          ; clk         ; 1.000        ; -0.059     ; 2.261      ;
; -1.325 ; state.s3      ; UG3[2]        ; clk          ; clk         ; 1.000        ; -0.059     ; 2.261      ;
; -1.325 ; state.s3      ; UG3[0]        ; clk          ; clk         ; 1.000        ; -0.059     ; 2.261      ;
; -1.287 ; count[2]~reg0 ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.267      ; 2.549      ;
; -1.287 ; count[2]~reg0 ; next_state.s7 ; clk          ; clk         ; 1.000        ; 0.267      ; 2.549      ;
; -1.275 ; UG1[4]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.263      ; 2.533      ;
; -1.270 ; UG1[7]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.263      ; 2.528      ;
; -1.259 ; state.s5      ; SS2[4]~reg0   ; clk          ; clk         ; 1.000        ; 0.272      ; 2.526      ;
; -1.259 ; state.s5      ; SS2[5]~reg0   ; clk          ; clk         ; 1.000        ; 0.272      ; 2.526      ;
; -1.259 ; state.s5      ; SS2[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.272      ; 2.526      ;
; -1.259 ; state.s5      ; SS2[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.272      ; 2.526      ;
; -1.259 ; state.s5      ; SS2[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.272      ; 2.526      ;
; -1.259 ; state.s5      ; SS2[6]~reg0   ; clk          ; clk         ; 1.000        ; 0.272      ; 2.526      ;
; -1.241 ; state.s7      ; SS4[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.173      ;
; -1.236 ; state.s3      ; SS1[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.171      ;
; -1.217 ; UG1[3]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.104     ; 2.108      ;
; -1.214 ; state.s4      ; SS3[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.149      ;
; -1.210 ; state.s1      ; UG1[1]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.148      ;
; -1.210 ; state.s1      ; UG1[0]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.148      ;
; -1.210 ; state.s1      ; UG1[2]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.148      ;
; -1.210 ; state.s1      ; UG1[6]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.148      ;
; -1.210 ; state.s1      ; UG1[5]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.148      ;
; -1.210 ; state.s1      ; UG1[7]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.148      ;
; -1.210 ; state.s1      ; UG1[4]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.148      ;
; -1.209 ; state.s3      ; SS4[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.144      ;
; -1.203 ; UG3[2]        ; LED3~reg0     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.137      ;
; -1.198 ; UG4[5]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.263      ; 2.456      ;
; -1.186 ; state.s2      ; UG2[5]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.124      ;
; -1.186 ; state.s2      ; UG2[0]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.124      ;
; -1.186 ; state.s2      ; UG2[7]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.124      ;
; -1.186 ; state.s2      ; UG2[6]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.124      ;
; -1.186 ; state.s2      ; UG2[9]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.124      ;
; -1.186 ; state.s2      ; UG2[8]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.124      ;
; -1.186 ; state.s2      ; UG2[3]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.124      ;
; -1.186 ; state.s2      ; UG2[1]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.124      ;
; -1.186 ; state.s2      ; UG2[4]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.124      ;
; -1.186 ; state.s2      ; UG2[2]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.124      ;
; -1.178 ; state.s6      ; SS1[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.295      ; 2.468      ;
; -1.178 ; state.s6      ; SS1[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.295      ; 2.468      ;
; -1.177 ; UG2[4]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.262      ; 2.434      ;
; -1.174 ; state.s4      ; UG4[9]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.111      ;
; -1.174 ; state.s4      ; UG4[6]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.111      ;
; -1.174 ; state.s4      ; UG4[7]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.111      ;
; -1.174 ; state.s4      ; UG4[8]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.111      ;
; -1.174 ; state.s4      ; UG4[0]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.111      ;
; -1.174 ; state.s4      ; UG4[1]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.111      ;
; -1.174 ; state.s4      ; UG4[2]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.111      ;
; -1.174 ; state.s4      ; UG4[3]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.111      ;
; -1.174 ; state.s4      ; UG4[5]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.111      ;
; -1.174 ; state.s4      ; UG4[4]        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.111      ;
; -1.172 ; state.s6      ; SS1[5]~reg0   ; clk          ; clk         ; 1.000        ; 0.298      ; 2.465      ;
; -1.170 ; B             ; UG2[5]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.108      ;
; -1.170 ; B             ; UG2[0]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.108      ;
; -1.170 ; B             ; UG2[7]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.108      ;
; -1.170 ; B             ; UG2[6]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.108      ;
; -1.170 ; B             ; UG2[9]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.108      ;
; -1.170 ; B             ; UG2[8]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.108      ;
; -1.170 ; B             ; UG2[3]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.108      ;
; -1.170 ; B             ; UG2[1]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.108      ;
; -1.170 ; B             ; UG2[4]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.108      ;
; -1.170 ; B             ; UG2[2]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.108      ;
; -1.167 ; state.s5      ; SS3[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.102      ;
; -1.166 ; UG1[8]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.104     ; 2.057      ;
; -1.163 ; state.s5      ; SS3[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.298      ; 2.456      ;
; -1.163 ; UG2[2]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.262      ; 2.420      ;
; -1.162 ; count[1]~reg0 ; next_state.s7 ; clk          ; clk         ; 1.000        ; 0.267      ; 2.424      ;
; -1.162 ; state.s2      ; SS3[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.097      ;
; -1.162 ; state.s6      ; SS3[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.060     ; 2.097      ;
; -1.160 ; UG3[5]        ; LED3~reg0     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.094      ;
; -1.160 ; B             ; UG1[1]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.098      ;
; -1.160 ; B             ; UG1[0]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.098      ;
; -1.160 ; B             ; UG1[2]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.098      ;
; -1.160 ; B             ; UG1[6]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.098      ;
; -1.160 ; B             ; UG1[5]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.098      ;
; -1.160 ; B             ; UG1[7]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.098      ;
; -1.160 ; B             ; UG1[4]        ; clk          ; clk         ; 1.000        ; -0.057     ; 2.098      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                           ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; SS1[6]~reg0   ; SS1[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; LED2~reg0     ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; LED1~reg0     ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.358 ; LED4~reg0     ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LED3~reg0     ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SS4[5]~reg0   ; SS4[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; next_state.s0 ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; count[1]~reg0 ; count[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; next_state.s8 ; next_state.s8 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; count[2]~reg0 ; count[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; count[3]~reg0 ; count[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; next_state.s5 ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; next_state.s4 ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; next_state.s3 ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; next_state.s1 ; next_state.s1 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; next_state.s2 ; next_state.s2 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; count[0]~reg0 ; count[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; B             ; B             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; SS1[0]~reg0   ; SS1[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; next_state.s9 ; next_state.s9 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.367 ; state.s8      ; SS1[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.431      ; 0.955      ;
; 0.370 ; state.s8      ; SS4[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.425      ; 0.952      ;
; 0.373 ; state.s8      ; SS4[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.425      ; 0.955      ;
; 0.375 ; next_state.s1 ; state.s1      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; enter_old     ; B             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.395 ; state.s8      ; SS3[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.402      ; 0.954      ;
; 0.401 ; state.s1      ; SS1[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.433      ; 0.991      ;
; 0.458 ; state.s8      ; SS2[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.022      ;
; 0.459 ; state.s8      ; SS2[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.023      ;
; 0.486 ; UG2[9]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.428      ; 1.071      ;
; 0.517 ; next_state.s4 ; state.s4      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.518 ; next_state.s5 ; state.s5      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.737      ;
; 0.518 ; state.s4      ; SS4[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.102      ;
; 0.519 ; next_state.s9 ; state.s9      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.737      ;
; 0.521 ; state.s4      ; SS4[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.105      ;
; 0.556 ; state.s3      ; SS3[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.404      ; 1.117      ;
; 0.572 ; state.s2      ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.575 ; state.s8      ; SS4[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.425      ; 1.157      ;
; 0.578 ; B             ; count[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.580 ; count[2]~reg0 ; count[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.799      ;
; 0.587 ; state.s3      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.806      ;
; 0.593 ; state.s1      ; next_state.s2 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.812      ;
; 0.595 ; state.s8      ; SS1[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.431      ; 1.183      ;
; 0.634 ; UG3[1]        ; next_state.s7 ; clk          ; clk         ; 0.000        ; 0.401      ; 1.192      ;
; 0.641 ; state.s9      ; SS4[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.425      ; 1.223      ;
; 0.642 ; state.s2      ; SS1[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.437      ; 1.236      ;
; 0.644 ; state.s4      ; SS4[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.427      ; 1.228      ;
; 0.651 ; next_state.s3 ; state.s3      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.870      ;
; 0.652 ; state.s2      ; SS2[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.409      ; 1.218      ;
; 0.652 ; state.s2      ; SS2[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.409      ; 1.218      ;
; 0.653 ; state.s2      ; SS2[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.409      ; 1.219      ;
; 0.653 ; state.s2      ; SS2[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.409      ; 1.219      ;
; 0.656 ; state.s0      ; SS3[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.874      ;
; 0.658 ; UG4[0]        ; next_state.s7 ; clk          ; clk         ; 0.000        ; 0.400      ; 1.215      ;
; 0.663 ; state.s9      ; SS1[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.435      ; 1.255      ;
; 0.667 ; state.s9      ; SS3[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.435      ; 1.259      ;
; 0.676 ; next_state.s2 ; state.s2      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.895      ;
; 0.683 ; state.s4      ; SS4[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.902      ;
; 0.684 ; state.s1      ; SS1[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.433      ; 1.274      ;
; 0.688 ; SS1[3]~reg0   ; SS1[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.906      ;
; 0.689 ; state.s8      ; SS2[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.253      ;
; 0.690 ; state.s4      ; SS4[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.909      ;
; 0.692 ; state.s8      ; SS2[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.256      ;
; 0.704 ; state.s8      ; SS2[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.268      ;
; 0.705 ; state.s8      ; SS2[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.269      ;
; 0.707 ; B             ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.433      ; 1.297      ;
; 0.708 ; B             ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.433      ; 1.298      ;
; 0.735 ; B             ; count[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.954      ;
; 0.739 ; state.s3      ; SS3[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.437      ; 1.333      ;
; 0.746 ; state.s1      ; SS1[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.437      ; 1.340      ;
; 0.758 ; state.s6      ; count[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.977      ;
; 0.760 ; state.s2      ; SS2[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.437      ; 1.354      ;
; 0.765 ; state.s5      ; next_state.s6 ; clk          ; clk         ; 0.000        ; 0.404      ; 1.326      ;
; 0.765 ; state.s4      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.984      ;
; 0.774 ; UG2[0]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.428      ; 1.359      ;
; 0.779 ; UG2[8]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.428      ; 1.364      ;
; 0.782 ; state.s7      ; SS1[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.000      ;
; 0.784 ; state.s6      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.003      ;
; 0.787 ; state.s2      ; SS2[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.409      ; 1.353      ;
; 0.789 ; SS4[4]~reg0   ; SS4[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.007      ;
; 0.789 ; SS3[5]~reg0   ; SS3[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.007      ;
; 0.790 ; state.s4      ; SS4[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.009      ;
; 0.811 ; UG3[1]        ; next_state.s6 ; clk          ; clk         ; 0.000        ; 0.401      ; 1.369      ;
; 0.839 ; state.s1      ; SS1[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.437      ; 1.433      ;
; 0.846 ; state.s3      ; SS3[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.404      ; 1.407      ;
; 0.850 ; SS1[4]~reg0   ; SS1[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.084      ;
; 0.850 ; state.s2      ; SS2[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.409      ; 1.416      ;
; 0.854 ; state.s6      ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.433      ; 1.444      ;
; 0.854 ; state.s1      ; SS1[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.437      ; 1.448      ;
; 0.855 ; state.s6      ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.433      ; 1.445      ;
; 0.855 ; UG4[0]        ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.074      ;
; 0.855 ; state.s9      ; SS2[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.419      ;
; 0.855 ; UG2[5]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.428      ; 1.440      ;
; 0.859 ; state.s9      ; SS2[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.407      ; 1.423      ;
; 0.860 ; SS1[5]~reg0   ; SS1[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.094      ;
; 0.860 ; state.s7      ; SS1[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.864 ; next_state.s8 ; state.s8      ; clk          ; clk         ; 0.000        ; 0.063      ; 1.084      ;
; 0.865 ; state.s9      ; SS1[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.431      ; 1.453      ;
; 0.866 ; SS3[2]~reg0   ; SS3[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.077      ; 1.100      ;
; 0.872 ; state.s7      ; SS4[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.425      ; 1.454      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                              ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; B             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED1~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED2~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED3~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED4~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[3]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[4]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[5]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[6]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[3]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[4]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[5]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[6]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[3]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[4]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[5]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[6]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[3]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[4]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[5]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[6]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; enter_old     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s8 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s9 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s8      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s9      ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SS1[4]~reg0   ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; enter            ; clk        ; 1.915 ; 2.350 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 7.914 ; 8.380 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 7.362 ; 7.832 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 7.314 ; 7.655 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 7.338 ; 7.836 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 7.109 ; 7.591 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 7.226 ; 7.628 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 7.010 ; 7.400 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 7.821 ; 8.291 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 7.257 ; 7.586 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 7.539 ; 7.993 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 7.914 ; 8.380 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -1.406 ; -1.839 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -0.987 ; -1.388 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -1.389 ; -1.793 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -1.442 ; -1.854 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -1.256 ; -1.652 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -1.169 ; -1.585 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -1.353 ; -1.735 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -1.287 ; -1.708 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -1.411 ; -1.813 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -1.109 ; -1.478 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -0.987 ; -1.388 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -1.651 ; -2.050 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 6.546 ; 6.566 ; Rise       ; clk             ;
; LED2      ; clk        ; 6.495 ; 6.541 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.392 ; 7.548 ; Rise       ; clk             ;
; LED4      ; clk        ; 6.126 ; 6.166 ; Rise       ; clk             ;
; SS1[*]    ; clk        ; 6.991 ; 6.908 ; Rise       ; clk             ;
;  SS1[0]   ; clk        ; 6.349 ; 6.399 ; Rise       ; clk             ;
;  SS1[1]   ; clk        ; 6.991 ; 6.908 ; Rise       ; clk             ;
;  SS1[2]   ; clk        ; 6.619 ; 6.598 ; Rise       ; clk             ;
;  SS1[3]   ; clk        ; 6.267 ; 6.225 ; Rise       ; clk             ;
;  SS1[4]   ; clk        ; 6.425 ; 6.407 ; Rise       ; clk             ;
;  SS1[5]   ; clk        ; 6.732 ; 6.695 ; Rise       ; clk             ;
;  SS1[6]   ; clk        ; 6.588 ; 6.637 ; Rise       ; clk             ;
; SS2[*]    ; clk        ; 6.657 ; 6.672 ; Rise       ; clk             ;
;  SS2[0]   ; clk        ; 6.657 ; 6.672 ; Rise       ; clk             ;
;  SS2[1]   ; clk        ; 6.500 ; 6.477 ; Rise       ; clk             ;
;  SS2[2]   ; clk        ; 6.376 ; 6.338 ; Rise       ; clk             ;
;  SS2[3]   ; clk        ; 6.326 ; 6.287 ; Rise       ; clk             ;
;  SS2[4]   ; clk        ; 6.430 ; 6.504 ; Rise       ; clk             ;
;  SS2[5]   ; clk        ; 6.316 ; 6.292 ; Rise       ; clk             ;
;  SS2[6]   ; clk        ; 6.391 ; 6.363 ; Rise       ; clk             ;
; SS3[*]    ; clk        ; 6.312 ; 6.376 ; Rise       ; clk             ;
;  SS3[0]   ; clk        ; 5.816 ; 5.847 ; Rise       ; clk             ;
;  SS3[1]   ; clk        ; 6.312 ; 6.376 ; Rise       ; clk             ;
;  SS3[2]   ; clk        ; 5.925 ; 5.889 ; Rise       ; clk             ;
;  SS3[3]   ; clk        ; 6.071 ; 6.046 ; Rise       ; clk             ;
;  SS3[4]   ; clk        ; 5.749 ; 5.714 ; Rise       ; clk             ;
;  SS3[5]   ; clk        ; 5.506 ; 5.481 ; Rise       ; clk             ;
;  SS3[6]   ; clk        ; 6.083 ; 6.046 ; Rise       ; clk             ;
; SS4[*]    ; clk        ; 6.391 ; 6.361 ; Rise       ; clk             ;
;  SS4[0]   ; clk        ; 6.042 ; 6.043 ; Rise       ; clk             ;
;  SS4[1]   ; clk        ; 6.172 ; 6.184 ; Rise       ; clk             ;
;  SS4[2]   ; clk        ; 6.035 ; 6.036 ; Rise       ; clk             ;
;  SS4[3]   ; clk        ; 6.391 ; 6.361 ; Rise       ; clk             ;
;  SS4[4]   ; clk        ; 5.984 ; 5.947 ; Rise       ; clk             ;
;  SS4[5]   ; clk        ; 5.697 ; 5.666 ; Rise       ; clk             ;
;  SS4[6]   ; clk        ; 6.033 ; 6.021 ; Rise       ; clk             ;
; count[*]  ; clk        ; 6.249 ; 6.279 ; Rise       ; clk             ;
;  count[0] ; clk        ; 5.977 ; 6.014 ; Rise       ; clk             ;
;  count[1] ; clk        ; 6.143 ; 6.163 ; Rise       ; clk             ;
;  count[2] ; clk        ; 6.080 ; 6.144 ; Rise       ; clk             ;
;  count[3] ; clk        ; 6.249 ; 6.279 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 6.395 ; 6.413 ; Rise       ; clk             ;
; LED2      ; clk        ; 6.346 ; 6.389 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.255 ; 7.408 ; Rise       ; clk             ;
; LED4      ; clk        ; 5.991 ; 6.030 ; Rise       ; clk             ;
; SS1[*]    ; clk        ; 6.122 ; 6.080 ; Rise       ; clk             ;
;  SS1[0]   ; clk        ; 6.197 ; 6.247 ; Rise       ; clk             ;
;  SS1[1]   ; clk        ; 6.816 ; 6.734 ; Rise       ; clk             ;
;  SS1[2]   ; clk        ; 6.459 ; 6.437 ; Rise       ; clk             ;
;  SS1[3]   ; clk        ; 6.122 ; 6.080 ; Rise       ; clk             ;
;  SS1[4]   ; clk        ; 6.273 ; 6.254 ; Rise       ; clk             ;
;  SS1[5]   ; clk        ; 6.566 ; 6.528 ; Rise       ; clk             ;
;  SS1[6]   ; clk        ; 6.429 ; 6.474 ; Rise       ; clk             ;
; SS2[*]    ; clk        ; 6.169 ; 6.138 ; Rise       ; clk             ;
;  SS2[0]   ; clk        ; 6.492 ; 6.509 ; Rise       ; clk             ;
;  SS2[1]   ; clk        ; 6.346 ; 6.322 ; Rise       ; clk             ;
;  SS2[2]   ; clk        ; 6.226 ; 6.188 ; Rise       ; clk             ;
;  SS2[3]   ; clk        ; 6.177 ; 6.138 ; Rise       ; clk             ;
;  SS2[4]   ; clk        ; 6.278 ; 6.346 ; Rise       ; clk             ;
;  SS2[5]   ; clk        ; 6.169 ; 6.143 ; Rise       ; clk             ;
;  SS2[6]   ; clk        ; 6.240 ; 6.211 ; Rise       ; clk             ;
; SS3[*]    ; clk        ; 5.391 ; 5.364 ; Rise       ; clk             ;
;  SS3[0]   ; clk        ; 5.687 ; 5.718 ; Rise       ; clk             ;
;  SS3[1]   ; clk        ; 6.164 ; 6.223 ; Rise       ; clk             ;
;  SS3[2]   ; clk        ; 5.792 ; 5.755 ; Rise       ; clk             ;
;  SS3[3]   ; clk        ; 5.933 ; 5.907 ; Rise       ; clk             ;
;  SS3[4]   ; clk        ; 5.624 ; 5.588 ; Rise       ; clk             ;
;  SS3[5]   ; clk        ; 5.391 ; 5.364 ; Rise       ; clk             ;
;  SS3[6]   ; clk        ; 5.945 ; 5.906 ; Rise       ; clk             ;
; SS4[*]    ; clk        ; 5.572 ; 5.540 ; Rise       ; clk             ;
;  SS4[0]   ; clk        ; 5.902 ; 5.905 ; Rise       ; clk             ;
;  SS4[1]   ; clk        ; 6.028 ; 6.037 ; Rise       ; clk             ;
;  SS4[2]   ; clk        ; 5.897 ; 5.896 ; Rise       ; clk             ;
;  SS4[3]   ; clk        ; 6.239 ; 6.208 ; Rise       ; clk             ;
;  SS4[4]   ; clk        ; 5.849 ; 5.812 ; Rise       ; clk             ;
;  SS4[5]   ; clk        ; 5.572 ; 5.540 ; Rise       ; clk             ;
;  SS4[6]   ; clk        ; 5.895 ; 5.881 ; Rise       ; clk             ;
; count[*]  ; clk        ; 5.849 ; 5.885 ; Rise       ; clk             ;
;  count[0] ; clk        ; 5.849 ; 5.885 ; Rise       ; clk             ;
;  count[1] ; clk        ; 6.008 ; 6.027 ; Rise       ; clk             ;
;  count[2] ; clk        ; 5.947 ; 6.008 ; Rise       ; clk             ;
;  count[3] ; clk        ; 6.110 ; 6.138 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 422.83 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.365 ; -80.541           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -101.000                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                            ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -1.365 ; state.s6      ; SS1[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.306      ;
; -1.283 ; state.s6      ; SS3[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.224      ;
; -1.282 ; state.s5      ; SS3[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.223      ;
; -1.277 ; state.s2      ; SS3[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.218      ;
; -1.230 ; state.s6      ; SS1[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.171      ;
; -1.227 ; state.s5      ; SS1[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.168      ;
; -1.189 ; state.s1      ; SS3[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.130      ;
; -1.182 ; state.s6      ; SS2[4]~reg0   ; clk          ; clk         ; 1.000        ; 0.248      ; 2.425      ;
; -1.182 ; state.s6      ; SS2[5]~reg0   ; clk          ; clk         ; 1.000        ; 0.248      ; 2.425      ;
; -1.182 ; state.s6      ; SS2[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.248      ; 2.425      ;
; -1.182 ; state.s6      ; SS2[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.248      ; 2.425      ;
; -1.182 ; state.s6      ; SS2[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.248      ; 2.425      ;
; -1.182 ; state.s6      ; SS2[6]~reg0   ; clk          ; clk         ; 1.000        ; 0.248      ; 2.425      ;
; -1.121 ; state.s0      ; SS4[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.060      ;
; -1.113 ; count[3]~reg0 ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.243      ; 2.351      ;
; -1.113 ; count[3]~reg0 ; next_state.s7 ; clk          ; clk         ; 1.000        ; 0.243      ; 2.351      ;
; -1.089 ; state.s3      ; UG3[6]        ; clk          ; clk         ; 1.000        ; -0.053     ; 2.031      ;
; -1.089 ; state.s3      ; UG3[9]        ; clk          ; clk         ; 1.000        ; -0.053     ; 2.031      ;
; -1.089 ; state.s3      ; UG3[8]        ; clk          ; clk         ; 1.000        ; -0.053     ; 2.031      ;
; -1.089 ; state.s3      ; UG3[7]        ; clk          ; clk         ; 1.000        ; -0.053     ; 2.031      ;
; -1.089 ; state.s3      ; UG3[1]        ; clk          ; clk         ; 1.000        ; -0.053     ; 2.031      ;
; -1.089 ; state.s3      ; UG3[3]        ; clk          ; clk         ; 1.000        ; -0.053     ; 2.031      ;
; -1.089 ; state.s3      ; UG3[4]        ; clk          ; clk         ; 1.000        ; -0.053     ; 2.031      ;
; -1.089 ; state.s3      ; UG3[5]        ; clk          ; clk         ; 1.000        ; -0.053     ; 2.031      ;
; -1.089 ; state.s3      ; UG3[2]        ; clk          ; clk         ; 1.000        ; -0.053     ; 2.031      ;
; -1.089 ; state.s3      ; UG3[0]        ; clk          ; clk         ; 1.000        ; -0.053     ; 2.031      ;
; -1.084 ; state.s5      ; SS1[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.025      ;
; -1.059 ; count[2]~reg0 ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.243      ; 2.297      ;
; -1.059 ; count[2]~reg0 ; next_state.s7 ; clk          ; clk         ; 1.000        ; 0.243      ; 2.297      ;
; -1.055 ; UG1[4]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.239      ; 2.289      ;
; -1.052 ; UG1[7]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.239      ; 2.286      ;
; -1.044 ; state.s5      ; SS2[4]~reg0   ; clk          ; clk         ; 1.000        ; 0.248      ; 2.287      ;
; -1.044 ; state.s5      ; SS2[5]~reg0   ; clk          ; clk         ; 1.000        ; 0.248      ; 2.287      ;
; -1.044 ; state.s5      ; SS2[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.248      ; 2.287      ;
; -1.044 ; state.s5      ; SS2[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.248      ; 2.287      ;
; -1.044 ; state.s5      ; SS2[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.248      ; 2.287      ;
; -1.044 ; state.s5      ; SS2[6]~reg0   ; clk          ; clk         ; 1.000        ; 0.248      ; 2.287      ;
; -1.021 ; state.s7      ; SS4[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.056     ; 1.960      ;
; -1.008 ; state.s3      ; SS1[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.949      ;
; -0.989 ; state.s1      ; UG1[1]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.933      ;
; -0.989 ; state.s1      ; UG1[0]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.933      ;
; -0.989 ; state.s1      ; UG1[2]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.933      ;
; -0.989 ; state.s1      ; UG1[6]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.933      ;
; -0.989 ; state.s1      ; UG1[5]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.933      ;
; -0.989 ; state.s1      ; UG1[7]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.933      ;
; -0.989 ; state.s1      ; UG1[4]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.933      ;
; -0.982 ; UG1[3]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.095     ; 1.882      ;
; -0.977 ; state.s4      ; SS3[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.918      ;
; -0.972 ; state.s6      ; SS3[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.913      ;
; -0.971 ; state.s5      ; SS3[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.912      ;
; -0.968 ; UG2[4]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.238      ; 2.201      ;
; -0.966 ; state.s2      ; SS3[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.907      ;
; -0.965 ; state.s2      ; UG2[5]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.910      ;
; -0.965 ; state.s2      ; UG2[0]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.910      ;
; -0.965 ; state.s2      ; UG2[7]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.910      ;
; -0.965 ; state.s2      ; UG2[6]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.910      ;
; -0.965 ; state.s2      ; UG2[9]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.910      ;
; -0.965 ; state.s2      ; UG2[8]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.910      ;
; -0.965 ; state.s2      ; UG2[3]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.910      ;
; -0.965 ; state.s2      ; UG2[1]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.910      ;
; -0.965 ; state.s2      ; UG2[4]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.910      ;
; -0.965 ; state.s2      ; UG2[2]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.910      ;
; -0.960 ; state.s6      ; SS1[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.270      ; 2.225      ;
; -0.960 ; state.s6      ; SS1[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.270      ; 2.225      ;
; -0.960 ; B             ; UG2[5]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.905      ;
; -0.960 ; B             ; UG2[0]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.905      ;
; -0.960 ; B             ; UG2[7]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.905      ;
; -0.960 ; B             ; UG2[6]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.905      ;
; -0.960 ; B             ; UG2[9]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.905      ;
; -0.960 ; B             ; UG2[8]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.905      ;
; -0.960 ; B             ; UG2[3]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.905      ;
; -0.960 ; B             ; UG2[1]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.905      ;
; -0.960 ; B             ; UG2[4]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.905      ;
; -0.960 ; B             ; UG2[2]        ; clk          ; clk         ; 1.000        ; -0.050     ; 1.905      ;
; -0.957 ; UG1[8]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.095     ; 1.857      ;
; -0.955 ; UG4[5]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.239      ; 2.189      ;
; -0.955 ; B             ; UG1[1]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.899      ;
; -0.955 ; B             ; UG1[0]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.899      ;
; -0.955 ; B             ; UG1[2]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.899      ;
; -0.955 ; B             ; UG1[6]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.899      ;
; -0.955 ; B             ; UG1[5]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.899      ;
; -0.955 ; B             ; UG1[7]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.899      ;
; -0.955 ; B             ; UG1[4]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.899      ;
; -0.952 ; state.s4      ; UG4[9]        ; clk          ; clk         ; 1.000        ; -0.052     ; 1.895      ;
; -0.952 ; state.s4      ; UG4[6]        ; clk          ; clk         ; 1.000        ; -0.052     ; 1.895      ;
; -0.952 ; state.s4      ; UG4[7]        ; clk          ; clk         ; 1.000        ; -0.052     ; 1.895      ;
; -0.952 ; state.s4      ; UG4[8]        ; clk          ; clk         ; 1.000        ; -0.052     ; 1.895      ;
; -0.952 ; state.s4      ; UG4[0]        ; clk          ; clk         ; 1.000        ; -0.052     ; 1.895      ;
; -0.952 ; state.s4      ; UG4[1]        ; clk          ; clk         ; 1.000        ; -0.052     ; 1.895      ;
; -0.952 ; state.s4      ; UG4[2]        ; clk          ; clk         ; 1.000        ; -0.052     ; 1.895      ;
; -0.952 ; state.s4      ; UG4[3]        ; clk          ; clk         ; 1.000        ; -0.052     ; 1.895      ;
; -0.952 ; state.s4      ; UG4[5]        ; clk          ; clk         ; 1.000        ; -0.052     ; 1.895      ;
; -0.952 ; state.s4      ; UG4[4]        ; clk          ; clk         ; 1.000        ; -0.052     ; 1.895      ;
; -0.951 ; count[1]~reg0 ; next_state.s7 ; clk          ; clk         ; 1.000        ; 0.243      ; 2.189      ;
; -0.950 ; UG3[2]        ; LED3~reg0     ; clk          ; clk         ; 1.000        ; -0.054     ; 1.891      ;
; -0.949 ; UG3[5]        ; LED3~reg0     ; clk          ; clk         ; 1.000        ; -0.054     ; 1.890      ;
; -0.949 ; state.s3      ; SS4[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.890      ;
; -0.949 ; state.s4      ; SS1[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.890      ;
; -0.948 ; state.s6      ; SS3[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.273      ; 2.216      ;
; -0.947 ; state.s5      ; SS3[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.273      ; 2.215      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                            ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; SS1[6]~reg0   ; SS1[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; LED2~reg0     ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; LED1~reg0     ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.311 ; LED4~reg0     ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; LED3~reg0     ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; SS4[5]~reg0   ; SS4[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SS1[0]~reg0   ; SS1[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; next_state.s0 ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; count[1]~reg0 ; count[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; next_state.s8 ; next_state.s8 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; count[2]~reg0 ; count[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; count[3]~reg0 ; count[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; next_state.s9 ; next_state.s9 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; next_state.s5 ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; next_state.s4 ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; next_state.s3 ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; next_state.s1 ; next_state.s1 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; next_state.s2 ; next_state.s2 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; count[0]~reg0 ; count[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; B             ; B             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.333 ; state.s8      ; SS1[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.392      ; 0.869      ;
; 0.337 ; state.s8      ; SS4[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.386      ; 0.867      ;
; 0.340 ; state.s8      ; SS4[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.386      ; 0.870      ;
; 0.340 ; next_state.s1 ; state.s1      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; enter_old     ; B             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.361 ; state.s8      ; SS3[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.364      ; 0.869      ;
; 0.367 ; state.s1      ; SS1[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.393      ; 0.904      ;
; 0.406 ; state.s8      ; SS2[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.370      ; 0.920      ;
; 0.407 ; state.s8      ; SS2[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.370      ; 0.921      ;
; 0.428 ; UG2[9]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.388      ; 0.960      ;
; 0.461 ; state.s4      ; SS4[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.387      ; 0.992      ;
; 0.464 ; state.s4      ; SS4[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.387      ; 0.995      ;
; 0.466 ; next_state.s4 ; state.s4      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.467 ; next_state.s9 ; state.s9      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; next_state.s5 ; state.s5      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.506 ; state.s3      ; SS3[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.365      ; 1.015      ;
; 0.520 ; count[2]~reg0 ; count[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.522 ; B             ; count[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.525 ; state.s8      ; SS4[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.386      ; 1.055      ;
; 0.527 ; state.s3      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.726      ;
; 0.528 ; state.s2      ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.727      ;
; 0.534 ; state.s1      ; next_state.s2 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.733      ;
; 0.539 ; state.s8      ; SS1[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.392      ; 1.075      ;
; 0.565 ; UG3[1]        ; next_state.s7 ; clk          ; clk         ; 0.000        ; 0.363      ; 1.072      ;
; 0.569 ; state.s2      ; SS1[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.397      ; 1.110      ;
; 0.574 ; state.s9      ; SS4[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.386      ; 1.104      ;
; 0.579 ; state.s4      ; SS4[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.387      ; 1.110      ;
; 0.589 ; state.s0      ; SS3[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.788      ;
; 0.597 ; UG4[0]        ; next_state.s7 ; clk          ; clk         ; 0.000        ; 0.362      ; 1.103      ;
; 0.598 ; next_state.s3 ; state.s3      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.797      ;
; 0.601 ; state.s2      ; SS2[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.371      ; 1.116      ;
; 0.601 ; state.s2      ; SS2[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.371      ; 1.116      ;
; 0.602 ; state.s2      ; SS2[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.371      ; 1.117      ;
; 0.602 ; state.s2      ; SS2[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.371      ; 1.117      ;
; 0.604 ; state.s9      ; SS1[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.396      ; 1.144      ;
; 0.606 ; state.s4      ; SS4[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.805      ;
; 0.608 ; state.s9      ; SS3[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.396      ; 1.148      ;
; 0.613 ; state.s8      ; SS2[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.370      ; 1.127      ;
; 0.616 ; state.s8      ; SS2[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.370      ; 1.130      ;
; 0.619 ; state.s4      ; SS4[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.818      ;
; 0.619 ; next_state.s2 ; state.s2      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.818      ;
; 0.624 ; state.s1      ; SS1[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.393      ; 1.161      ;
; 0.626 ; SS1[3]~reg0   ; SS1[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.825      ;
; 0.630 ; state.s8      ; SS2[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.370      ; 1.144      ;
; 0.630 ; state.s8      ; SS2[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.370      ; 1.144      ;
; 0.660 ; B             ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.393      ; 1.197      ;
; 0.661 ; B             ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.393      ; 1.198      ;
; 0.669 ; B             ; count[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.868      ;
; 0.683 ; UG2[8]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.388      ; 1.215      ;
; 0.686 ; state.s3      ; SS3[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.397      ; 1.227      ;
; 0.687 ; state.s4      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.886      ;
; 0.688 ; state.s1      ; SS1[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.397      ; 1.229      ;
; 0.693 ; UG2[0]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.388      ; 1.225      ;
; 0.695 ; state.s6      ; count[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.894      ;
; 0.701 ; state.s7      ; SS1[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.900      ;
; 0.703 ; state.s2      ; SS2[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.397      ; 1.244      ;
; 0.707 ; state.s4      ; SS4[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.906      ;
; 0.708 ; state.s5      ; next_state.s6 ; clk          ; clk         ; 0.000        ; 0.365      ; 1.217      ;
; 0.708 ; state.s6      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.907      ;
; 0.714 ; SS3[5]~reg0   ; SS3[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.913      ;
; 0.715 ; SS4[4]~reg0   ; SS4[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.914      ;
; 0.722 ; UG3[1]        ; next_state.s6 ; clk          ; clk         ; 0.000        ; 0.363      ; 1.229      ;
; 0.728 ; state.s2      ; SS2[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.371      ; 1.243      ;
; 0.753 ; UG2[5]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.388      ; 1.285      ;
; 0.762 ; state.s3      ; SS3[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.365      ; 1.271      ;
; 0.764 ; UG4[0]        ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.964      ;
; 0.766 ; state.s1      ; SS1[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.397      ; 1.307      ;
; 0.768 ; state.s9      ; SS2[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.370      ; 1.282      ;
; 0.770 ; SS1[4]~reg0   ; SS1[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.983      ;
; 0.771 ; state.s7      ; SS4[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.386      ; 1.301      ;
; 0.771 ; state.s9      ; SS2[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.370      ; 1.285      ;
; 0.777 ; state.s8      ; SS1[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.396      ; 1.317      ;
; 0.777 ; state.s7      ; SS1[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.976      ;
; 0.778 ; state.s8      ; SS3[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.396      ; 1.318      ;
; 0.779 ; SS1[5]~reg0   ; SS1[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.992      ;
; 0.780 ; state.s1      ; SS1[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.397      ; 1.321      ;
; 0.783 ; state.s9      ; SS1[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.392      ; 1.319      ;
; 0.783 ; UG3[0]        ; next_state.s7 ; clk          ; clk         ; 0.000        ; 0.363      ; 1.290      ;
; 0.786 ; SS3[2]~reg0   ; SS3[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.999      ;
; 0.787 ; state.s2      ; SS2[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.371      ; 1.302      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; B             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED1~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED2~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED3~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED4~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[3]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[4]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[5]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[6]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[3]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[4]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[5]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[6]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[3]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[4]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[5]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[6]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[3]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[4]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[5]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[6]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; enter_old     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s8 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s9 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s8      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s9      ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SS1[4]~reg0   ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; enter            ; clk        ; 1.622 ; 1.987 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 7.004 ; 7.467 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 6.504 ; 6.976 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 6.428 ; 6.876 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 6.470 ; 6.979 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 6.247 ; 6.741 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 6.467 ; 6.697 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 6.167 ; 6.602 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 6.913 ; 7.374 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 6.369 ; 6.826 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 6.654 ; 7.109 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 7.004 ; 7.467 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -1.184 ; -1.540 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -0.803 ; -1.121 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -1.169 ; -1.514 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -1.212 ; -1.555 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -1.048 ; -1.372 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -0.981 ; -1.301 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -1.142 ; -1.435 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -1.076 ; -1.413 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -1.186 ; -1.519 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -0.922 ; -1.212 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -0.803 ; -1.121 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -1.418 ; -1.733 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 6.210 ; 6.210 ; Rise       ; clk             ;
; LED2      ; clk        ; 6.161 ; 6.162 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.088 ; 7.182 ; Rise       ; clk             ;
; LED4      ; clk        ; 5.831 ; 5.820 ; Rise       ; clk             ;
; SS1[*]    ; clk        ; 6.610 ; 6.490 ; Rise       ; clk             ;
;  SS1[0]   ; clk        ; 5.982 ; 6.067 ; Rise       ; clk             ;
;  SS1[1]   ; clk        ; 6.610 ; 6.490 ; Rise       ; clk             ;
;  SS1[2]   ; clk        ; 6.263 ; 6.193 ; Rise       ; clk             ;
;  SS1[3]   ; clk        ; 5.940 ; 5.865 ; Rise       ; clk             ;
;  SS1[4]   ; clk        ; 6.089 ; 6.044 ; Rise       ; clk             ;
;  SS1[5]   ; clk        ; 6.370 ; 6.305 ; Rise       ; clk             ;
;  SS1[6]   ; clk        ; 6.233 ; 6.217 ; Rise       ; clk             ;
; SS2[*]    ; clk        ; 6.237 ; 6.307 ; Rise       ; clk             ;
;  SS2[0]   ; clk        ; 6.237 ; 6.307 ; Rise       ; clk             ;
;  SS2[1]   ; clk        ; 6.152 ; 6.095 ; Rise       ; clk             ;
;  SS2[2]   ; clk        ; 6.034 ; 5.976 ; Rise       ; clk             ;
;  SS2[3]   ; clk        ; 5.986 ; 5.920 ; Rise       ; clk             ;
;  SS2[4]   ; clk        ; 6.085 ; 6.114 ; Rise       ; clk             ;
;  SS2[5]   ; clk        ; 5.983 ; 5.934 ; Rise       ; clk             ;
;  SS2[6]   ; clk        ; 6.051 ; 5.997 ; Rise       ; clk             ;
; SS3[*]    ; clk        ; 5.979 ; 5.999 ; Rise       ; clk             ;
;  SS3[0]   ; clk        ; 5.501 ; 5.551 ; Rise       ; clk             ;
;  SS3[1]   ; clk        ; 5.979 ; 5.999 ; Rise       ; clk             ;
;  SS3[2]   ; clk        ; 5.616 ; 5.568 ; Rise       ; clk             ;
;  SS3[3]   ; clk        ; 5.751 ; 5.711 ; Rise       ; clk             ;
;  SS3[4]   ; clk        ; 5.458 ; 5.383 ; Rise       ; clk             ;
;  SS3[5]   ; clk        ; 5.238 ; 5.211 ; Rise       ; clk             ;
;  SS3[6]   ; clk        ; 5.766 ; 5.694 ; Rise       ; clk             ;
; SS4[*]    ; clk        ; 6.054 ; 5.988 ; Rise       ; clk             ;
;  SS4[0]   ; clk        ; 5.691 ; 5.734 ; Rise       ; clk             ;
;  SS4[1]   ; clk        ; 5.847 ; 5.809 ; Rise       ; clk             ;
;  SS4[2]   ; clk        ; 5.728 ; 5.689 ; Rise       ; clk             ;
;  SS4[3]   ; clk        ; 6.054 ; 5.988 ; Rise       ; clk             ;
;  SS4[4]   ; clk        ; 5.673 ; 5.605 ; Rise       ; clk             ;
;  SS4[5]   ; clk        ; 5.414 ; 5.372 ; Rise       ; clk             ;
;  SS4[6]   ; clk        ; 5.725 ; 5.683 ; Rise       ; clk             ;
; count[*]  ; clk        ; 5.947 ; 5.916 ; Rise       ; clk             ;
;  count[0] ; clk        ; 5.700 ; 5.687 ; Rise       ; clk             ;
;  count[1] ; clk        ; 5.857 ; 5.814 ; Rise       ; clk             ;
;  count[2] ; clk        ; 5.785 ; 5.806 ; Rise       ; clk             ;
;  count[3] ; clk        ; 5.947 ; 5.916 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 6.074 ; 6.073 ; Rise       ; clk             ;
; LED2      ; clk        ; 6.027 ; 6.028 ; Rise       ; clk             ;
; LED3      ; clk        ; 6.964 ; 7.058 ; Rise       ; clk             ;
; LED4      ; clk        ; 5.709 ; 5.698 ; Rise       ; clk             ;
; SS1[*]    ; clk        ; 5.809 ; 5.735 ; Rise       ; clk             ;
;  SS1[0]   ; clk        ; 5.846 ; 5.930 ; Rise       ; clk             ;
;  SS1[1]   ; clk        ; 6.451 ; 6.335 ; Rise       ; clk             ;
;  SS1[2]   ; clk        ; 6.119 ; 6.049 ; Rise       ; clk             ;
;  SS1[3]   ; clk        ; 5.809 ; 5.735 ; Rise       ; clk             ;
;  SS1[4]   ; clk        ; 5.952 ; 5.907 ; Rise       ; clk             ;
;  SS1[5]   ; clk        ; 6.220 ; 6.155 ; Rise       ; clk             ;
;  SS1[6]   ; clk        ; 6.090 ; 6.072 ; Rise       ; clk             ;
; SS2[*]    ; clk        ; 5.849 ; 5.786 ; Rise       ; clk             ;
;  SS2[0]   ; clk        ; 6.090 ; 6.160 ; Rise       ; clk             ;
;  SS2[1]   ; clk        ; 6.012 ; 5.955 ; Rise       ; clk             ;
;  SS2[2]   ; clk        ; 5.898 ; 5.841 ; Rise       ; clk             ;
;  SS2[3]   ; clk        ; 5.851 ; 5.786 ; Rise       ; clk             ;
;  SS2[4]   ; clk        ; 5.947 ; 5.972 ; Rise       ; clk             ;
;  SS2[5]   ; clk        ; 5.849 ; 5.800 ; Rise       ; clk             ;
;  SS2[6]   ; clk        ; 5.913 ; 5.860 ; Rise       ; clk             ;
; SS3[*]    ; clk        ; 5.134 ; 5.106 ; Rise       ; clk             ;
;  SS3[0]   ; clk        ; 5.385 ; 5.435 ; Rise       ; clk             ;
;  SS3[1]   ; clk        ; 5.845 ; 5.863 ; Rise       ; clk             ;
;  SS3[2]   ; clk        ; 5.497 ; 5.449 ; Rise       ; clk             ;
;  SS3[3]   ; clk        ; 5.627 ; 5.587 ; Rise       ; clk             ;
;  SS3[4]   ; clk        ; 5.345 ; 5.271 ; Rise       ; clk             ;
;  SS3[5]   ; clk        ; 5.134 ; 5.106 ; Rise       ; clk             ;
;  SS3[6]   ; clk        ; 5.641 ; 5.571 ; Rise       ; clk             ;
; SS4[*]    ; clk        ; 5.302 ; 5.260 ; Rise       ; clk             ;
;  SS4[0]   ; clk        ; 5.566 ; 5.609 ; Rise       ; clk             ;
;  SS4[1]   ; clk        ; 5.718 ; 5.680 ; Rise       ; clk             ;
;  SS4[2]   ; clk        ; 5.604 ; 5.565 ; Rise       ; clk             ;
;  SS4[3]   ; clk        ; 5.917 ; 5.852 ; Rise       ; clk             ;
;  SS4[4]   ; clk        ; 5.551 ; 5.484 ; Rise       ; clk             ;
;  SS4[5]   ; clk        ; 5.302 ; 5.260 ; Rise       ; clk             ;
;  SS4[6]   ; clk        ; 5.601 ; 5.559 ; Rise       ; clk             ;
; count[*]  ; clk        ; 5.585 ; 5.573 ; Rise       ; clk             ;
;  count[0] ; clk        ; 5.585 ; 5.573 ; Rise       ; clk             ;
;  count[1] ; clk        ; 5.736 ; 5.694 ; Rise       ; clk             ;
;  count[2] ; clk        ; 5.666 ; 5.686 ; Rise       ; clk             ;
;  count[3] ; clk        ; 5.821 ; 5.791 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.499 ; -18.557           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -107.396                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                            ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.499 ; state.s6      ; SS1[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.452      ;
; -0.419 ; state.s6      ; SS1[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.372      ;
; -0.405 ; state.s5      ; SS3[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.358      ;
; -0.403 ; state.s2      ; SS3[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.356      ;
; -0.402 ; state.s6      ; SS3[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.355      ;
; -0.401 ; state.s5      ; SS1[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.354      ;
; -0.346 ; state.s1      ; SS3[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.299      ;
; -0.338 ; state.s0      ; SS4[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.289      ;
; -0.337 ; state.s3      ; UG3[6]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.290      ;
; -0.337 ; state.s3      ; UG3[9]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.290      ;
; -0.337 ; state.s3      ; UG3[8]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.290      ;
; -0.337 ; state.s3      ; UG3[7]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.290      ;
; -0.337 ; state.s3      ; UG3[1]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.290      ;
; -0.337 ; state.s3      ; UG3[3]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.290      ;
; -0.337 ; state.s3      ; UG3[4]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.290      ;
; -0.337 ; state.s3      ; UG3[5]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.290      ;
; -0.337 ; state.s3      ; UG3[2]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.290      ;
; -0.337 ; state.s3      ; UG3[0]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.290      ;
; -0.336 ; count[3]~reg0 ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.141      ; 1.464      ;
; -0.336 ; count[3]~reg0 ; next_state.s7 ; clk          ; clk         ; 1.000        ; 0.141      ; 1.464      ;
; -0.334 ; state.s6      ; SS2[4]~reg0   ; clk          ; clk         ; 1.000        ; 0.147      ; 1.468      ;
; -0.334 ; state.s6      ; SS2[5]~reg0   ; clk          ; clk         ; 1.000        ; 0.147      ; 1.468      ;
; -0.334 ; state.s6      ; SS2[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.147      ; 1.468      ;
; -0.334 ; state.s6      ; SS2[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.147      ; 1.468      ;
; -0.334 ; state.s6      ; SS2[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.147      ; 1.468      ;
; -0.334 ; state.s6      ; SS2[6]~reg0   ; clk          ; clk         ; 1.000        ; 0.147      ; 1.468      ;
; -0.321 ; state.s5      ; SS1[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.274      ;
; -0.304 ; count[2]~reg0 ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.141      ; 1.432      ;
; -0.304 ; count[2]~reg0 ; next_state.s7 ; clk          ; clk         ; 1.000        ; 0.141      ; 1.432      ;
; -0.273 ; state.s4      ; SS3[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.226      ;
; -0.266 ; state.s3      ; SS4[4]~reg0   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.219      ;
; -0.264 ; state.s1      ; UG1[1]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.218      ;
; -0.264 ; state.s1      ; UG1[0]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.218      ;
; -0.264 ; state.s1      ; UG1[2]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.218      ;
; -0.264 ; state.s1      ; UG1[6]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.218      ;
; -0.264 ; state.s1      ; UG1[5]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.218      ;
; -0.264 ; state.s1      ; UG1[7]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.218      ;
; -0.264 ; state.s1      ; UG1[4]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.218      ;
; -0.257 ; state.s2      ; UG2[5]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.211      ;
; -0.257 ; state.s2      ; UG2[0]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.211      ;
; -0.257 ; state.s2      ; UG2[7]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.211      ;
; -0.257 ; state.s2      ; UG2[6]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.211      ;
; -0.257 ; state.s2      ; UG2[9]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.211      ;
; -0.257 ; state.s2      ; UG2[8]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.211      ;
; -0.257 ; state.s2      ; UG2[3]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.211      ;
; -0.257 ; state.s2      ; UG2[1]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.211      ;
; -0.257 ; state.s2      ; UG2[4]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.211      ;
; -0.257 ; state.s2      ; UG2[2]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.211      ;
; -0.257 ; state.s3      ; SS1[3]~reg0   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.210      ;
; -0.256 ; UG1[7]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.139      ; 1.382      ;
; -0.251 ; UG1[4]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.139      ; 1.377      ;
; -0.249 ; state.s4      ; UG4[9]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; state.s4      ; UG4[6]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; state.s4      ; UG4[7]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; state.s4      ; UG4[8]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; state.s4      ; UG4[0]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; state.s4      ; UG4[1]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; state.s4      ; UG4[2]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; state.s4      ; UG4[3]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; state.s4      ; UG4[5]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; state.s4      ; UG4[4]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; B             ; UG3[6]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; B             ; UG3[9]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; B             ; UG3[8]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; B             ; UG3[7]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; B             ; UG3[1]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; B             ; UG3[3]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; B             ; UG3[4]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; B             ; UG3[5]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; B             ; UG3[2]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.249 ; B             ; UG3[0]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.202      ;
; -0.247 ; state.s5      ; SS2[4]~reg0   ; clk          ; clk         ; 1.000        ; 0.147      ; 1.381      ;
; -0.247 ; state.s5      ; SS2[5]~reg0   ; clk          ; clk         ; 1.000        ; 0.147      ; 1.381      ;
; -0.247 ; state.s5      ; SS2[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.147      ; 1.381      ;
; -0.247 ; state.s5      ; SS2[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.147      ; 1.381      ;
; -0.247 ; state.s5      ; SS2[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.147      ; 1.381      ;
; -0.247 ; state.s5      ; SS2[6]~reg0   ; clk          ; clk         ; 1.000        ; 0.147      ; 1.381      ;
; -0.241 ; state.s6      ; SS1[5]~reg0   ; clk          ; clk         ; 1.000        ; 0.161      ; 1.389      ;
; -0.240 ; UG1[3]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; -0.059     ; 1.168      ;
; -0.239 ; B             ; UG2[5]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.193      ;
; -0.239 ; B             ; UG2[0]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.193      ;
; -0.239 ; B             ; UG2[7]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.193      ;
; -0.239 ; B             ; UG2[6]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.193      ;
; -0.239 ; B             ; UG2[9]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.193      ;
; -0.239 ; B             ; UG2[8]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.193      ;
; -0.239 ; B             ; UG2[3]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.193      ;
; -0.239 ; B             ; UG2[1]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.193      ;
; -0.239 ; B             ; UG2[4]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.193      ;
; -0.239 ; B             ; UG2[2]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.193      ;
; -0.235 ; UG4[5]        ; next_state.s6 ; clk          ; clk         ; 1.000        ; 0.139      ; 1.361      ;
; -0.232 ; UG3[2]        ; LED3~reg0     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.184      ;
; -0.232 ; B             ; UG1[1]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.186      ;
; -0.232 ; B             ; UG1[0]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.186      ;
; -0.232 ; B             ; UG1[2]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.186      ;
; -0.232 ; B             ; UG1[6]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.186      ;
; -0.232 ; B             ; UG1[5]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.186      ;
; -0.232 ; B             ; UG1[7]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.186      ;
; -0.232 ; B             ; UG1[4]        ; clk          ; clk         ; 1.000        ; -0.033     ; 1.186      ;
; -0.231 ; state.s7      ; SS4[2]~reg0   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.182      ;
; -0.227 ; state.s1      ; SS1[0]~reg0   ; clk          ; clk         ; 1.000        ; -0.034     ; 1.180      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                            ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; SS1[6]~reg0   ; SS1[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; LED2~reg0     ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; LED1~reg0     ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; LED4~reg0     ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LED3~reg0     ; LED3~reg0     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; SS4[5]~reg0   ; SS4[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SS1[0]~reg0   ; SS1[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; next_state.s0 ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; count[1]~reg0 ; count[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; next_state.s8 ; next_state.s8 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; count[2]~reg0 ; count[2]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; count[3]~reg0 ; count[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; next_state.s9 ; next_state.s9 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; next_state.s5 ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; next_state.s4 ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; next_state.s3 ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; next_state.s1 ; next_state.s1 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; next_state.s2 ; next_state.s2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; count[0]~reg0 ; count[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; B             ; B             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; state.s8      ; SS1[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.514      ;
; 0.194 ; state.s8      ; SS4[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.510      ;
; 0.195 ; next_state.s1 ; state.s1      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.196 ; state.s8      ; SS4[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.512      ;
; 0.197 ; enter_old     ; B             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.316      ;
; 0.208 ; state.s8      ; SS3[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.221      ; 0.513      ;
; 0.209 ; state.s1      ; SS1[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.530      ;
; 0.230 ; state.s8      ; SS2[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.224      ; 0.538      ;
; 0.233 ; state.s8      ; SS2[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.224      ; 0.541      ;
; 0.261 ; UG2[9]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.233      ; 0.578      ;
; 0.268 ; state.s4      ; SS4[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.585      ;
; 0.269 ; next_state.s9 ; state.s9      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.388      ;
; 0.269 ; next_state.s4 ; state.s4      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.388      ;
; 0.270 ; next_state.s5 ; state.s5      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.389      ;
; 0.271 ; state.s4      ; SS4[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.588      ;
; 0.282 ; state.s3      ; SS3[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.222      ; 0.588      ;
; 0.297 ; state.s2      ; next_state.s3 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.416      ;
; 0.304 ; state.s8      ; SS4[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.620      ;
; 0.305 ; B             ; count[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.312 ; count[2]~reg0 ; count[3]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.316 ; state.s3      ; next_state.s4 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.435      ;
; 0.316 ; state.s8      ; SS1[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.636      ;
; 0.319 ; state.s1      ; next_state.s2 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.438      ;
; 0.327 ; UG3[1]        ; next_state.s7 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.629      ;
; 0.329 ; state.s2      ; SS1[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.240      ; 0.653      ;
; 0.333 ; state.s9      ; SS4[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.649      ;
; 0.333 ; state.s4      ; SS4[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.233      ; 0.650      ;
; 0.334 ; next_state.s3 ; state.s3      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.453      ;
; 0.338 ; state.s9      ; SS1[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.239      ; 0.661      ;
; 0.340 ; state.s9      ; SS3[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.239      ; 0.663      ;
; 0.342 ; state.s2      ; SS2[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.651      ;
; 0.345 ; state.s2      ; SS2[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.654      ;
; 0.345 ; next_state.s2 ; state.s2      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.464      ;
; 0.347 ; state.s2      ; SS2[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.656      ;
; 0.347 ; state.s2      ; SS2[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.656      ;
; 0.350 ; state.s0      ; SS3[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.469      ;
; 0.351 ; UG4[0]        ; next_state.s7 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.653      ;
; 0.354 ; state.s8      ; SS2[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.224      ; 0.662      ;
; 0.356 ; state.s8      ; SS2[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.224      ; 0.664      ;
; 0.357 ; state.s4      ; SS4[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.476      ;
; 0.359 ; state.s4      ; SS4[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.478      ;
; 0.361 ; SS1[3]~reg0   ; SS1[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.480      ;
; 0.361 ; state.s8      ; SS2[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.224      ; 0.669      ;
; 0.362 ; state.s1      ; SS1[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.683      ;
; 0.365 ; state.s8      ; SS2[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.224      ; 0.673      ;
; 0.385 ; B             ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.704      ;
; 0.386 ; B             ; LED1~reg0     ; clk          ; clk         ; 0.000        ; 0.235      ; 0.705      ;
; 0.391 ; B             ; count[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.510      ;
; 0.395 ; state.s3      ; SS3[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.240      ; 0.719      ;
; 0.399 ; state.s6      ; count[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.518      ;
; 0.402 ; state.s2      ; SS2[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.240      ; 0.726      ;
; 0.402 ; state.s4      ; next_state.s5 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.521      ;
; 0.404 ; state.s1      ; SS1[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.240      ; 0.728      ;
; 0.406 ; UG2[0]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.233      ; 0.723      ;
; 0.411 ; state.s7      ; SS1[0]~reg0   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.530      ;
; 0.416 ; SS4[4]~reg0   ; SS4[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.535      ;
; 0.416 ; SS3[5]~reg0   ; SS3[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.535      ;
; 0.417 ; state.s2      ; SS2[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.726      ;
; 0.418 ; state.s5      ; next_state.s6 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.721      ;
; 0.418 ; state.s4      ; SS4[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.537      ;
; 0.418 ; state.s6      ; next_state.s0 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.537      ;
; 0.429 ; UG2[8]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.233      ; 0.746      ;
; 0.432 ; UG3[1]        ; next_state.s6 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.734      ;
; 0.437 ; state.s3      ; SS3[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.222      ; 0.743      ;
; 0.450 ; next_state.s8 ; state.s8      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.570      ;
; 0.451 ; SS1[4]~reg0   ; SS1[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.579      ;
; 0.452 ; next_state.s0 ; state.s0      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; state.s2      ; SS2[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.225      ; 0.761      ;
; 0.453 ; state.s1      ; SS1[6]~reg0   ; clk          ; clk         ; 0.000        ; 0.240      ; 0.777      ;
; 0.454 ; state.s9      ; SS2[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.224      ; 0.762      ;
; 0.455 ; UG2[5]        ; LED2~reg0     ; clk          ; clk         ; 0.000        ; 0.233      ; 0.772      ;
; 0.456 ; state.s9      ; SS1[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.776      ;
; 0.456 ; SS1[5]~reg0   ; SS1[5]~reg0   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.584      ;
; 0.457 ; state.s9      ; SS2[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.224      ; 0.765      ;
; 0.458 ; state.s7      ; SS1[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.460 ; UG4[0]        ; LED4~reg0     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.462 ; SS3[2]~reg0   ; SS3[2]~reg0   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.590      ;
; 0.463 ; state.s9      ; SS4[1]~reg0   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.779      ;
; 0.463 ; state.s1      ; SS1[4]~reg0   ; clk          ; clk         ; 0.000        ; 0.240      ; 0.787      ;
; 0.464 ; state.s9      ; SS4[3]~reg0   ; clk          ; clk         ; 0.000        ; 0.232      ; 0.780      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; B             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED1~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED2~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED3~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; LED4~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[3]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[4]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[5]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS1[6]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[3]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[4]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[5]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS2[6]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[3]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[4]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[5]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS3[6]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[0]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[1]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[2]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[3]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[4]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[5]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SS4[6]~reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG1[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG2[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG3[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UG4[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; count[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; enter_old     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s8 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; next_state.s9 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s8      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.s9      ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; LED1~reg0     ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; enter            ; clk        ; 1.079 ; 1.670 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 4.446 ; 4.969 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 4.151 ; 4.695 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 4.170 ; 4.562 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 4.119 ; 4.642 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 4.085 ; 4.525 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 3.943 ; 4.636 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 3.942 ; 4.435 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 4.374 ; 4.918 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 4.138 ; 4.507 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 4.211 ; 4.714 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 4.446 ; 4.969 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -0.789 ; -1.374 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -0.528 ; -1.093 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -0.757 ; -1.331 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -0.768 ; -1.361 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -0.685 ; -1.267 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -0.633 ; -1.218 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -0.726 ; -1.305 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -0.704 ; -1.292 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -0.757 ; -1.336 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -0.590 ; -1.143 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -0.528 ; -1.093 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -0.902 ; -1.496 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 3.911 ; 3.992 ; Rise       ; clk             ;
; LED2      ; clk        ; 3.890 ; 3.978 ; Rise       ; clk             ;
; LED3      ; clk        ; 4.542 ; 4.766 ; Rise       ; clk             ;
; LED4      ; clk        ; 3.703 ; 3.774 ; Rise       ; clk             ;
; SS1[*]    ; clk        ; 4.094 ; 4.205 ; Rise       ; clk             ;
;  SS1[0]   ; clk        ; 3.875 ; 3.761 ; Rise       ; clk             ;
;  SS1[1]   ; clk        ; 4.094 ; 4.205 ; Rise       ; clk             ;
;  SS1[2]   ; clk        ; 3.896 ; 4.000 ; Rise       ; clk             ;
;  SS1[3]   ; clk        ; 3.706 ; 3.807 ; Rise       ; clk             ;
;  SS1[4]   ; clk        ; 3.799 ; 3.875 ; Rise       ; clk             ;
;  SS1[5]   ; clk        ; 3.956 ; 4.059 ; Rise       ; clk             ;
;  SS1[6]   ; clk        ; 3.907 ; 4.018 ; Rise       ; clk             ;
; SS2[*]    ; clk        ; 4.028 ; 3.955 ; Rise       ; clk             ;
;  SS2[0]   ; clk        ; 4.028 ; 3.920 ; Rise       ; clk             ;
;  SS2[1]   ; clk        ; 3.844 ; 3.936 ; Rise       ; clk             ;
;  SS2[2]   ; clk        ; 3.767 ; 3.852 ; Rise       ; clk             ;
;  SS2[3]   ; clk        ; 3.718 ; 3.809 ; Rise       ; clk             ;
;  SS2[4]   ; clk        ; 3.837 ; 3.955 ; Rise       ; clk             ;
;  SS2[5]   ; clk        ; 3.732 ; 3.810 ; Rise       ; clk             ;
;  SS2[6]   ; clk        ; 3.768 ; 3.862 ; Rise       ; clk             ;
; SS3[*]    ; clk        ; 3.760 ; 3.881 ; Rise       ; clk             ;
;  SS3[0]   ; clk        ; 3.540 ; 3.466 ; Rise       ; clk             ;
;  SS3[1]   ; clk        ; 3.760 ; 3.881 ; Rise       ; clk             ;
;  SS3[2]   ; clk        ; 3.503 ; 3.563 ; Rise       ; clk             ;
;  SS3[3]   ; clk        ; 3.581 ; 3.660 ; Rise       ; clk             ;
;  SS3[4]   ; clk        ; 3.392 ; 3.457 ; Rise       ; clk             ;
;  SS3[5]   ; clk        ; 3.278 ; 3.335 ; Rise       ; clk             ;
;  SS3[6]   ; clk        ; 3.581 ; 3.654 ; Rise       ; clk             ;
; SS4[*]    ; clk        ; 3.760 ; 3.851 ; Rise       ; clk             ;
;  SS4[0]   ; clk        ; 3.668 ; 3.558 ; Rise       ; clk             ;
;  SS4[1]   ; clk        ; 3.628 ; 3.711 ; Rise       ; clk             ;
;  SS4[2]   ; clk        ; 3.556 ; 3.669 ; Rise       ; clk             ;
;  SS4[3]   ; clk        ; 3.760 ; 3.851 ; Rise       ; clk             ;
;  SS4[4]   ; clk        ; 3.539 ; 3.613 ; Rise       ; clk             ;
;  SS4[5]   ; clk        ; 3.372 ; 3.447 ; Rise       ; clk             ;
;  SS4[6]   ; clk        ; 3.557 ; 3.639 ; Rise       ; clk             ;
; count[*]  ; clk        ; 3.757 ; 3.857 ; Rise       ; clk             ;
;  count[0] ; clk        ; 3.616 ; 3.691 ; Rise       ; clk             ;
;  count[1] ; clk        ; 3.706 ; 3.779 ; Rise       ; clk             ;
;  count[2] ; clk        ; 3.687 ; 3.783 ; Rise       ; clk             ;
;  count[3] ; clk        ; 3.757 ; 3.857 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 3.825 ; 3.902 ; Rise       ; clk             ;
; LED2      ; clk        ; 3.805 ; 3.888 ; Rise       ; clk             ;
; LED3      ; clk        ; 4.463 ; 4.683 ; Rise       ; clk             ;
; LED4      ; clk        ; 3.625 ; 3.693 ; Rise       ; clk             ;
; SS1[*]    ; clk        ; 3.623 ; 3.674 ; Rise       ; clk             ;
;  SS1[0]   ; clk        ; 3.783 ; 3.674 ; Rise       ; clk             ;
;  SS1[1]   ; clk        ; 3.994 ; 4.100 ; Rise       ; clk             ;
;  SS1[2]   ; clk        ; 3.804 ; 3.903 ; Rise       ; clk             ;
;  SS1[3]   ; clk        ; 3.623 ; 3.720 ; Rise       ; clk             ;
;  SS1[4]   ; clk        ; 3.712 ; 3.784 ; Rise       ; clk             ;
;  SS1[5]   ; clk        ; 3.861 ; 3.959 ; Rise       ; clk             ;
;  SS1[6]   ; clk        ; 3.815 ; 3.921 ; Rise       ; clk             ;
; SS2[*]    ; clk        ; 3.633 ; 3.719 ; Rise       ; clk             ;
;  SS2[0]   ; clk        ; 3.929 ; 3.827 ; Rise       ; clk             ;
;  SS2[1]   ; clk        ; 3.755 ; 3.843 ; Rise       ; clk             ;
;  SS2[2]   ; clk        ; 3.681 ; 3.762 ; Rise       ; clk             ;
;  SS2[3]   ; clk        ; 3.633 ; 3.719 ; Rise       ; clk             ;
;  SS2[4]   ; clk        ; 3.748 ; 3.861 ; Rise       ; clk             ;
;  SS2[5]   ; clk        ; 3.646 ; 3.722 ; Rise       ; clk             ;
;  SS2[6]   ; clk        ; 3.681 ; 3.770 ; Rise       ; clk             ;
; SS3[*]    ; clk        ; 3.211 ; 3.266 ; Rise       ; clk             ;
;  SS3[0]   ; clk        ; 3.462 ; 3.392 ; Rise       ; clk             ;
;  SS3[1]   ; clk        ; 3.673 ; 3.788 ; Rise       ; clk             ;
;  SS3[2]   ; clk        ; 3.427 ; 3.483 ; Rise       ; clk             ;
;  SS3[3]   ; clk        ; 3.502 ; 3.578 ; Rise       ; clk             ;
;  SS3[4]   ; clk        ; 3.320 ; 3.382 ; Rise       ; clk             ;
;  SS3[5]   ; clk        ; 3.211 ; 3.266 ; Rise       ; clk             ;
;  SS3[6]   ; clk        ; 3.501 ; 3.571 ; Rise       ; clk             ;
; SS4[*]    ; clk        ; 3.301 ; 3.373 ; Rise       ; clk             ;
;  SS4[0]   ; clk        ; 3.585 ; 3.479 ; Rise       ; clk             ;
;  SS4[1]   ; clk        ; 3.547 ; 3.626 ; Rise       ; clk             ;
;  SS4[2]   ; clk        ; 3.478 ; 3.586 ; Rise       ; clk             ;
;  SS4[3]   ; clk        ; 3.673 ; 3.761 ; Rise       ; clk             ;
;  SS4[4]   ; clk        ; 3.462 ; 3.532 ; Rise       ; clk             ;
;  SS4[5]   ; clk        ; 3.301 ; 3.373 ; Rise       ; clk             ;
;  SS4[6]   ; clk        ; 3.479 ; 3.556 ; Rise       ; clk             ;
; count[*]  ; clk        ; 3.543 ; 3.614 ; Rise       ; clk             ;
;  count[0] ; clk        ; 3.543 ; 3.614 ; Rise       ; clk             ;
;  count[1] ; clk        ; 3.630 ; 3.699 ; Rise       ; clk             ;
;  count[2] ; clk        ; 3.611 ; 3.702 ; Rise       ; clk             ;
;  count[3] ; clk        ; 3.678 ; 3.773 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.648   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.648   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -100.066 ; 0.0   ; 0.0      ; 0.0     ; -107.396            ;
;  clk             ; -100.066 ; 0.000 ; N/A      ; N/A     ; -107.396            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; enter            ; clk        ; 1.915 ; 2.350 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; 7.914 ; 8.380 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; 7.362 ; 7.832 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; 7.314 ; 7.655 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; 7.338 ; 7.836 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; 7.109 ; 7.591 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; 7.226 ; 7.628 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; 7.010 ; 7.400 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; 7.821 ; 8.291 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; 7.257 ; 7.586 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; 7.539 ; 7.993 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; 7.914 ; 8.380 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enter            ; clk        ; -0.789 ; -1.374 ; Rise       ; clk             ;
; switch_input[*]  ; clk        ; -0.528 ; -1.093 ; Rise       ; clk             ;
;  switch_input[0] ; clk        ; -0.757 ; -1.331 ; Rise       ; clk             ;
;  switch_input[1] ; clk        ; -0.768 ; -1.361 ; Rise       ; clk             ;
;  switch_input[2] ; clk        ; -0.685 ; -1.267 ; Rise       ; clk             ;
;  switch_input[3] ; clk        ; -0.633 ; -1.218 ; Rise       ; clk             ;
;  switch_input[4] ; clk        ; -0.726 ; -1.305 ; Rise       ; clk             ;
;  switch_input[5] ; clk        ; -0.704 ; -1.292 ; Rise       ; clk             ;
;  switch_input[6] ; clk        ; -0.757 ; -1.336 ; Rise       ; clk             ;
;  switch_input[7] ; clk        ; -0.590 ; -1.143 ; Rise       ; clk             ;
;  switch_input[8] ; clk        ; -0.528 ; -1.093 ; Rise       ; clk             ;
;  switch_input[9] ; clk        ; -0.902 ; -1.496 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 6.546 ; 6.566 ; Rise       ; clk             ;
; LED2      ; clk        ; 6.495 ; 6.541 ; Rise       ; clk             ;
; LED3      ; clk        ; 7.392 ; 7.548 ; Rise       ; clk             ;
; LED4      ; clk        ; 6.126 ; 6.166 ; Rise       ; clk             ;
; SS1[*]    ; clk        ; 6.991 ; 6.908 ; Rise       ; clk             ;
;  SS1[0]   ; clk        ; 6.349 ; 6.399 ; Rise       ; clk             ;
;  SS1[1]   ; clk        ; 6.991 ; 6.908 ; Rise       ; clk             ;
;  SS1[2]   ; clk        ; 6.619 ; 6.598 ; Rise       ; clk             ;
;  SS1[3]   ; clk        ; 6.267 ; 6.225 ; Rise       ; clk             ;
;  SS1[4]   ; clk        ; 6.425 ; 6.407 ; Rise       ; clk             ;
;  SS1[5]   ; clk        ; 6.732 ; 6.695 ; Rise       ; clk             ;
;  SS1[6]   ; clk        ; 6.588 ; 6.637 ; Rise       ; clk             ;
; SS2[*]    ; clk        ; 6.657 ; 6.672 ; Rise       ; clk             ;
;  SS2[0]   ; clk        ; 6.657 ; 6.672 ; Rise       ; clk             ;
;  SS2[1]   ; clk        ; 6.500 ; 6.477 ; Rise       ; clk             ;
;  SS2[2]   ; clk        ; 6.376 ; 6.338 ; Rise       ; clk             ;
;  SS2[3]   ; clk        ; 6.326 ; 6.287 ; Rise       ; clk             ;
;  SS2[4]   ; clk        ; 6.430 ; 6.504 ; Rise       ; clk             ;
;  SS2[5]   ; clk        ; 6.316 ; 6.292 ; Rise       ; clk             ;
;  SS2[6]   ; clk        ; 6.391 ; 6.363 ; Rise       ; clk             ;
; SS3[*]    ; clk        ; 6.312 ; 6.376 ; Rise       ; clk             ;
;  SS3[0]   ; clk        ; 5.816 ; 5.847 ; Rise       ; clk             ;
;  SS3[1]   ; clk        ; 6.312 ; 6.376 ; Rise       ; clk             ;
;  SS3[2]   ; clk        ; 5.925 ; 5.889 ; Rise       ; clk             ;
;  SS3[3]   ; clk        ; 6.071 ; 6.046 ; Rise       ; clk             ;
;  SS3[4]   ; clk        ; 5.749 ; 5.714 ; Rise       ; clk             ;
;  SS3[5]   ; clk        ; 5.506 ; 5.481 ; Rise       ; clk             ;
;  SS3[6]   ; clk        ; 6.083 ; 6.046 ; Rise       ; clk             ;
; SS4[*]    ; clk        ; 6.391 ; 6.361 ; Rise       ; clk             ;
;  SS4[0]   ; clk        ; 6.042 ; 6.043 ; Rise       ; clk             ;
;  SS4[1]   ; clk        ; 6.172 ; 6.184 ; Rise       ; clk             ;
;  SS4[2]   ; clk        ; 6.035 ; 6.036 ; Rise       ; clk             ;
;  SS4[3]   ; clk        ; 6.391 ; 6.361 ; Rise       ; clk             ;
;  SS4[4]   ; clk        ; 5.984 ; 5.947 ; Rise       ; clk             ;
;  SS4[5]   ; clk        ; 5.697 ; 5.666 ; Rise       ; clk             ;
;  SS4[6]   ; clk        ; 6.033 ; 6.021 ; Rise       ; clk             ;
; count[*]  ; clk        ; 6.249 ; 6.279 ; Rise       ; clk             ;
;  count[0] ; clk        ; 5.977 ; 6.014 ; Rise       ; clk             ;
;  count[1] ; clk        ; 6.143 ; 6.163 ; Rise       ; clk             ;
;  count[2] ; clk        ; 6.080 ; 6.144 ; Rise       ; clk             ;
;  count[3] ; clk        ; 6.249 ; 6.279 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED1      ; clk        ; 3.825 ; 3.902 ; Rise       ; clk             ;
; LED2      ; clk        ; 3.805 ; 3.888 ; Rise       ; clk             ;
; LED3      ; clk        ; 4.463 ; 4.683 ; Rise       ; clk             ;
; LED4      ; clk        ; 3.625 ; 3.693 ; Rise       ; clk             ;
; SS1[*]    ; clk        ; 3.623 ; 3.674 ; Rise       ; clk             ;
;  SS1[0]   ; clk        ; 3.783 ; 3.674 ; Rise       ; clk             ;
;  SS1[1]   ; clk        ; 3.994 ; 4.100 ; Rise       ; clk             ;
;  SS1[2]   ; clk        ; 3.804 ; 3.903 ; Rise       ; clk             ;
;  SS1[3]   ; clk        ; 3.623 ; 3.720 ; Rise       ; clk             ;
;  SS1[4]   ; clk        ; 3.712 ; 3.784 ; Rise       ; clk             ;
;  SS1[5]   ; clk        ; 3.861 ; 3.959 ; Rise       ; clk             ;
;  SS1[6]   ; clk        ; 3.815 ; 3.921 ; Rise       ; clk             ;
; SS2[*]    ; clk        ; 3.633 ; 3.719 ; Rise       ; clk             ;
;  SS2[0]   ; clk        ; 3.929 ; 3.827 ; Rise       ; clk             ;
;  SS2[1]   ; clk        ; 3.755 ; 3.843 ; Rise       ; clk             ;
;  SS2[2]   ; clk        ; 3.681 ; 3.762 ; Rise       ; clk             ;
;  SS2[3]   ; clk        ; 3.633 ; 3.719 ; Rise       ; clk             ;
;  SS2[4]   ; clk        ; 3.748 ; 3.861 ; Rise       ; clk             ;
;  SS2[5]   ; clk        ; 3.646 ; 3.722 ; Rise       ; clk             ;
;  SS2[6]   ; clk        ; 3.681 ; 3.770 ; Rise       ; clk             ;
; SS3[*]    ; clk        ; 3.211 ; 3.266 ; Rise       ; clk             ;
;  SS3[0]   ; clk        ; 3.462 ; 3.392 ; Rise       ; clk             ;
;  SS3[1]   ; clk        ; 3.673 ; 3.788 ; Rise       ; clk             ;
;  SS3[2]   ; clk        ; 3.427 ; 3.483 ; Rise       ; clk             ;
;  SS3[3]   ; clk        ; 3.502 ; 3.578 ; Rise       ; clk             ;
;  SS3[4]   ; clk        ; 3.320 ; 3.382 ; Rise       ; clk             ;
;  SS3[5]   ; clk        ; 3.211 ; 3.266 ; Rise       ; clk             ;
;  SS3[6]   ; clk        ; 3.501 ; 3.571 ; Rise       ; clk             ;
; SS4[*]    ; clk        ; 3.301 ; 3.373 ; Rise       ; clk             ;
;  SS4[0]   ; clk        ; 3.585 ; 3.479 ; Rise       ; clk             ;
;  SS4[1]   ; clk        ; 3.547 ; 3.626 ; Rise       ; clk             ;
;  SS4[2]   ; clk        ; 3.478 ; 3.586 ; Rise       ; clk             ;
;  SS4[3]   ; clk        ; 3.673 ; 3.761 ; Rise       ; clk             ;
;  SS4[4]   ; clk        ; 3.462 ; 3.532 ; Rise       ; clk             ;
;  SS4[5]   ; clk        ; 3.301 ; 3.373 ; Rise       ; clk             ;
;  SS4[6]   ; clk        ; 3.479 ; 3.556 ; Rise       ; clk             ;
; count[*]  ; clk        ; 3.543 ; 3.614 ; Rise       ; clk             ;
;  count[0] ; clk        ; 3.543 ; 3.614 ; Rise       ; clk             ;
;  count[1] ; clk        ; 3.630 ; 3.699 ; Rise       ; clk             ;
;  count[2] ; clk        ; 3.611 ; 3.702 ; Rise       ; clk             ;
;  count[3] ; clk        ; 3.678 ; 3.773 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SS1[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS1[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS2[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS3[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SS4[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; count[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; switch_input[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_input[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enter                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS3[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; SS4[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; count[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; count[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; count[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; count[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SS1[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS1[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS2[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS3[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SS4[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; count[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; count[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; count[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; count[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 587      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 587      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 322   ; 322  ;
; Unconstrained Output Ports      ; 36    ; 36   ;
; Unconstrained Output Port Paths ; 36    ; 36   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Nov 26 19:40:37 2024
Info: Command: quartus_sta wordle -c wordle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wordle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.648
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.648            -100.066 clk 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -101.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.365
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.365             -80.541 clk 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -101.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.499
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.499             -18.557 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -107.396 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4607 megabytes
    Info: Processing ended: Tue Nov 26 19:40:39 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


