TimeQuest Timing Analyzer report for vga_test
Wed Dec 28 12:34:01 2016
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 12. Slow 1200mV 85C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 27. Slow 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 41. Fast 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 43. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Fast 1200mV 0C Model Metastability Report
 49. Multicorner Timing Analysis Summary
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Board Trace Model Assignments
 55. Input Transition Times
 56. Signal Integrity Metrics (Slow 1200mv 0c Model)
 57. Signal Integrity Metrics (Slow 1200mv 85c Model)
 58. Signal Integrity Metrics (Fast 1200mv 0c Model)
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; vga_test                                          ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6F17C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; clk                                                  ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                        ; { clk }                                                  ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 15.384 ; 65.0 MHz  ; 0.000 ; 7.692  ; 50.00      ; 10        ; 13          ;       ;        ;           ;            ; false    ; clk    ; pll_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_inst|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                        ;
+-----------+-----------------+------------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                           ; Note ;
+-----------+-----------------+------------------------------------------------------+------+
; 95.82 MHz ; 95.82 MHz       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.474 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.452 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.410 ; 0.000         ;
; clk                                                  ; 9.858 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                           ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 2.474 ; x_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.080     ; 5.139      ;
; 2.540 ; x_cnt[8]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 5.059      ;
; 2.540 ; x_cnt[8]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 5.059      ;
; 2.540 ; x_cnt[8]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 5.059      ;
; 2.540 ; x_cnt[8]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 5.059      ;
; 2.663 ; x_cnt[3]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.936      ;
; 2.663 ; x_cnt[3]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.936      ;
; 2.663 ; x_cnt[3]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.936      ;
; 2.663 ; x_cnt[3]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.936      ;
; 2.671 ; x_cnt[7]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.928      ;
; 2.671 ; x_cnt[7]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.928      ;
; 2.671 ; x_cnt[7]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.928      ;
; 2.671 ; x_cnt[7]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.928      ;
; 2.720 ; vga_dis_mode[1] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.079     ; 4.894      ;
; 2.761 ; vga_dis_mode[0] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.093     ; 4.839      ;
; 2.773 ; vga_dis_mode[3] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.113     ; 4.807      ;
; 2.774 ; vga_dis_mode[3] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.113     ; 4.806      ;
; 2.784 ; vga_dis_mode[1] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.082     ; 4.827      ;
; 2.786 ; x_cnt[9]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.813      ;
; 2.786 ; x_cnt[9]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.813      ;
; 2.786 ; x_cnt[9]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.813      ;
; 2.786 ; x_cnt[9]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.813      ;
; 2.814 ; x_cnt[2]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.785      ;
; 2.814 ; x_cnt[2]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.785      ;
; 2.814 ; x_cnt[2]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.785      ;
; 2.814 ; x_cnt[2]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.785      ;
; 2.815 ; x_cnt[6]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.784      ;
; 2.815 ; x_cnt[6]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.784      ;
; 2.815 ; x_cnt[6]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.784      ;
; 2.815 ; x_cnt[6]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.784      ;
; 2.838 ; x_cnt[1]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.761      ;
; 2.838 ; x_cnt[1]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.761      ;
; 2.838 ; x_cnt[1]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.761      ;
; 2.838 ; x_cnt[1]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.761      ;
; 2.839 ; x_cnt[0]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.760      ;
; 2.839 ; x_cnt[0]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.760      ;
; 2.839 ; x_cnt[0]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.760      ;
; 2.839 ; x_cnt[0]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.760      ;
; 2.870 ; x_cnt[10]       ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.729      ;
; 2.870 ; x_cnt[10]       ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.729      ;
; 2.870 ; x_cnt[10]       ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.729      ;
; 2.870 ; x_cnt[10]       ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.729      ;
; 2.916 ; vga_dis_mode[3] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.098     ; 4.679      ;
; 2.920 ; vga_dis_mode[2] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.097     ; 4.676      ;
; 2.921 ; vga_dis_mode[2] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.097     ; 4.675      ;
; 2.937 ; vga_dis_mode[0] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.093     ; 4.663      ;
; 2.975 ; x_cnt[4]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.624      ;
; 2.975 ; x_cnt[4]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.624      ;
; 2.975 ; x_cnt[4]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.624      ;
; 2.975 ; x_cnt[4]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.624      ;
; 3.036 ; vga_dis_mode[0] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.096     ; 4.561      ;
; 3.055 ; y_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.083     ; 4.555      ;
; 3.074 ; vga_dis_mode[3] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.095     ; 4.524      ;
; 3.107 ; vga_dis_mode[0] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.096     ; 4.490      ;
; 3.119 ; vga_dis_mode[1] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.079     ; 4.495      ;
; 3.131 ; x_cnt[5]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.468      ;
; 3.131 ; x_cnt[5]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.468      ;
; 3.131 ; x_cnt[5]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.468      ;
; 3.131 ; x_cnt[5]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.468      ;
; 3.133 ; vga_dis_mode[1] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.097     ; 4.463      ;
; 3.134 ; vga_dis_mode[1] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.097     ; 4.462      ;
; 3.156 ; vga_dis_mode[3] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.113     ; 4.424      ;
; 3.181 ; vga_dis_mode[3] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.113     ; 4.399      ;
; 3.183 ; vga_dis_mode[0] ; vga_g_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.110     ; 4.400      ;
; 3.186 ; vga_dis_mode[3] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.113     ; 4.394      ;
; 3.239 ; vga_dis_mode[2] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.079     ; 4.375      ;
; 3.288 ; x_cnt[5]        ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.077     ; 4.328      ;
; 3.291 ; vga_dis_mode[0] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.093     ; 4.309      ;
; 3.291 ; vga_dis_mode[3] ; vga_g_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.112     ; 4.290      ;
; 3.303 ; vga_dis_mode[2] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.097     ; 4.293      ;
; 3.328 ; vga_dis_mode[2] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.097     ; 4.268      ;
; 3.332 ; x_cnt[6]        ; vga_g_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.094     ; 4.267      ;
; 3.333 ; vga_dis_mode[2] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.097     ; 4.263      ;
; 3.336 ; vga_dis_mode[3] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.095     ; 4.262      ;
; 3.339 ; vga_dis_mode[1] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.082     ; 4.272      ;
; 3.351 ; vga_dis_mode[2] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.082     ; 4.260      ;
; 3.359 ; x_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.098     ; 4.236      ;
; 3.387 ; vga_dis_mode[3] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.095     ; 4.211      ;
; 3.425 ; vga_dis_mode[3] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.095     ; 4.173      ;
; 3.468 ; vga_dis_mode[0] ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.114     ; 4.111      ;
; 3.479 ; vga_dis_mode[3] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.098     ; 4.116      ;
; 3.486 ; vga_dis_mode[0] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.093     ; 4.114      ;
; 3.516 ; vga_dis_mode[1] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.097     ; 4.080      ;
; 3.528 ; vga_dis_mode[0] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.114     ; 4.051      ;
; 3.530 ; y_cnt[6]        ; vga_g_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.097     ; 4.066      ;
; 3.541 ; vga_dis_mode[1] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.097     ; 4.055      ;
; 3.546 ; vga_dis_mode[1] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.097     ; 4.050      ;
; 3.617 ; y_cnt[4]        ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.080     ; 3.996      ;
; 3.633 ; vga_dis_mode[1] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.079     ; 3.981      ;
; 3.648 ; vga_dis_mode[2] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.079     ; 3.966      ;
; 3.686 ; vga_dis_mode[0] ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.093     ; 3.914      ;
; 3.725 ; x_cnt[6]        ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.095     ; 3.873      ;
; 3.754 ; y_cnt[4]        ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.083     ; 3.856      ;
; 3.795 ; x_cnt[2]        ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.077     ; 3.821      ;
; 3.801 ; vga_dis_mode[3] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 3.776      ;
; 3.816 ; y_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.101     ; 3.776      ;
; 3.838 ; vga_dis_mode[1] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.079     ; 3.776      ;
; 3.862 ; y_cnt[4]        ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.098     ; 3.733      ;
; 3.863 ; x_cnt[5]        ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.077     ; 3.753      ;
; 3.885 ; vga_dis_mode[2] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.082     ; 3.726      ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                 ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.452 ; hsync_r          ; hsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; vsync_r          ; vsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; hsync_de         ; hsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_dis_mode[1]  ; vga_dis_mode[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; vga_dis_mode[0]  ; vga_dis_mode[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.742 ; key1_counter[13] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.036      ;
; 0.744 ; key1_counter[1]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.037      ;
; 0.746 ; key1_counter[3]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; key1_counter[2]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; key1_counter[4]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.041      ;
; 0.752 ; key1_counter[17] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.046      ;
; 0.754 ; key1_counter[16] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.048      ;
; 0.754 ; key1_counter[18] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.048      ;
; 0.754 ; key1_counter[19] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.048      ;
; 0.756 ; key1_counter[20] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.050      ;
; 0.760 ; key1_counter[11] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; key1_counter[7]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; key1_counter[9]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.054      ;
; 0.763 ; key1_counter[5]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; key1_counter[12] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; key1_counter[21] ; key1_counter[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; key1_counter[10] ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; key1_counter[23] ; key1_counter[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; key1_counter[6]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; key1_counter[8]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; key1_counter[22] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.059      ;
; 0.768 ; key1_counter[15] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.062      ;
; 0.770 ; x_cnt[3]         ; x_cnt[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.063      ;
; 0.771 ; x_cnt[9]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.064      ;
; 0.771 ; key1_counter[14] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.065      ;
; 0.772 ; x_cnt[2]         ; x_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; x_cnt[8]         ; x_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; x_cnt[10]        ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.065      ;
; 0.787 ; key1_counter[0]  ; key1_counter[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.080      ;
; 0.797 ; x_cnt[6]         ; x_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.090      ;
; 0.963 ; x_cnt[1]         ; x_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.256      ;
; 0.997 ; x_cnt[7]         ; x_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.290      ;
; 1.004 ; x_cnt[5]         ; x_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.297      ;
; 1.011 ; x_cnt[0]         ; x_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.304      ;
; 1.038 ; y_cnt[1]         ; vsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.331      ;
; 1.096 ; key1_counter[13] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.390      ;
; 1.099 ; key1_counter[1]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; key1_counter[3]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; key1_counter[11] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.408      ;
; 1.107 ; key1_counter[17] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.401      ;
; 1.108 ; key1_counter[19] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.402      ;
; 1.108 ; key1_counter[2]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; key1_counter[4]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; vga_dis_mode[2]  ; vga_dis_mode[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.403      ;
; 1.115 ; key1_counter[16] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; key1_counter[18] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; key1_counter[9]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; key1_counter[7]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; key1_counter[5]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; key1_counter[21] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; key1_counter[20] ; key1_counter[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; key1_counter[2]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; key1_counter[4]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.411      ;
; 1.120 ; key1_counter[10] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.427      ;
; 1.123 ; key1_counter[15] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.417      ;
; 1.124 ; key1_counter[12] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; key1_counter[16] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; key1_counter[18] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; x_cnt[3]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; key1_counter[0]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; x_cnt[9]         ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; key1_counter[10] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; key1_counter[6]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; key1_counter[8]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; key1_counter[22] ; key1_counter[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.420      ;
; 1.126 ; key1_counter[20] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.420      ;
; 1.132 ; key1_counter[14] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.426      ;
; 1.133 ; x_cnt[2]         ; x_cnt[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; x_cnt[8]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; key1_counter[12] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.427      ;
; 1.134 ; key1_counter[0]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; key1_counter[8]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; key1_counter[6]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.428      ;
; 1.141 ; key1_counter[14] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.435      ;
; 1.142 ; x_cnt[2]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.435      ;
; 1.142 ; x_cnt[8]         ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.435      ;
; 1.158 ; x_cnt[6]         ; x_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.451      ;
; 1.160 ; y_cnt[7]         ; y_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.453      ;
; 1.160 ; y_cnt[9]         ; y_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.453      ;
; 1.165 ; y_cnt[4]         ; y_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.458      ;
; 1.166 ; y_cnt[0]         ; y_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.459      ;
; 1.167 ; x_cnt[6]         ; x_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.460      ;
; 1.169 ; vga_dis_mode[1]  ; vga_dis_mode[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.462      ;
; 1.227 ; key1_counter[13] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.521      ;
; 1.230 ; key1_counter[1]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.523      ;
; 1.231 ; key1_counter[3]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.524      ;
; 1.232 ; key1_counter[11] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.539      ;
; 1.236 ; key1_counter[13] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.530      ;
; 1.238 ; key1_counter[17] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.532      ;
; 1.239 ; key1_counter[19] ; key1_counter[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.533      ;
; 1.239 ; key1_counter[1]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; key1_counter[3]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.533      ;
; 1.241 ; key1_counter[11] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.548      ;
; 1.242 ; key1_counter[9]  ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.549      ;
; 1.247 ; key1_counter[17] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.541      ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; 7.410 ; 7.630        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[0]  ;
; 7.410 ; 7.630        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[10] ;
; 7.410 ; 7.630        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[11] ;
; 7.410 ; 7.630        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[1]  ;
; 7.410 ; 7.630        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[2]  ;
; 7.410 ; 7.630        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[3]  ;
; 7.410 ; 7.630        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[4]  ;
; 7.410 ; 7.630        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[5]  ;
; 7.410 ; 7.630        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[6]  ;
; 7.410 ; 7.630        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[7]  ;
; 7.410 ; 7.630        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[8]  ;
; 7.410 ; 7.630        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[9]  ;
; 7.411 ; 7.631        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[1]  ;
; 7.411 ; 7.631        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[2]  ;
; 7.415 ; 7.635        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[0]  ;
; 7.416 ; 7.636        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_r          ;
; 7.416 ; 7.636        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[3]  ;
; 7.417 ; 7.637        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[12] ;
; 7.417 ; 7.637        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[13] ;
; 7.417 ; 7.637        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[14] ;
; 7.417 ; 7.637        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[15] ;
; 7.417 ; 7.637        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[16] ;
; 7.417 ; 7.637        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[17] ;
; 7.417 ; 7.637        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[18] ;
; 7.417 ; 7.637        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[19] ;
; 7.417 ; 7.637        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[20] ;
; 7.417 ; 7.637        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[21] ;
; 7.417 ; 7.637        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[22] ;
; 7.417 ; 7.637        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[23] ;
; 7.417 ; 7.637        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[5]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_de         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_de         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_r          ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[0]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[10]        ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[1]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[2]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[3]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[4]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[5]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[6]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[7]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[8]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[9]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[0]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[1]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[2]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[3]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[4]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[6]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[7]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[8]         ;
; 7.418 ; 7.638        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[9]         ;
; 7.471 ; 7.659        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[1]     ;
; 7.471 ; 7.659        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[4]     ;
; 7.475 ; 7.663        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_2[0]   ;
; 7.475 ; 7.663        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[2]     ;
; 7.475 ; 7.663        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[3]     ;
; 7.476 ; 7.664        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[0]     ;
; 7.477 ; 7.665        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[0]     ;
; 7.477 ; 7.665        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[2]     ;
; 7.477 ; 7.665        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[3]     ;
; 7.477 ; 7.665        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[1]     ;
; 7.477 ; 7.665        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[4]     ;
; 7.478 ; 7.666        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[0]      ;
; 7.478 ; 7.666        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[10]     ;
; 7.478 ; 7.666        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[11]     ;
; 7.478 ; 7.666        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[5]      ;
; 7.478 ; 7.666        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_1[0]   ;
; 7.478 ; 7.666        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[5]     ;
; 7.478 ; 7.666        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[0]     ;
; 7.478 ; 7.666        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[1]     ;
; 7.478 ; 7.666        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[2]     ;
; 7.478 ; 7.666        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[3]     ;
; 7.478 ; 7.666        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[4]     ;
; 7.497 ; 7.717        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[0]      ;
; 7.497 ; 7.717        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[10]     ;
; 7.497 ; 7.717        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[11]     ;
; 7.497 ; 7.717        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[5]      ;
; 7.497 ; 7.717        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_1[0]   ;
; 7.497 ; 7.717        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[5]     ;
; 7.497 ; 7.717        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[0]     ;
; 7.497 ; 7.717        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[1]     ;
; 7.497 ; 7.717        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[2]     ;
; 7.497 ; 7.717        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[3]     ;
; 7.497 ; 7.717        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[4]     ;
; 7.498 ; 7.718        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[0]     ;
; 7.498 ; 7.718        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[2]     ;
; 7.498 ; 7.718        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[3]     ;
; 7.498 ; 7.718        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[0]     ;
; 7.498 ; 7.718        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[1]     ;
; 7.498 ; 7.718        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[4]     ;
; 7.500 ; 7.720        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_2[0]   ;
; 7.500 ; 7.720        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[2]     ;
; 7.500 ; 7.720        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[3]     ;
; 7.504 ; 7.724        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[1]     ;
; 7.504 ; 7.724        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[4]     ;
; 7.556 ; 7.744        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_de         ;
; 7.556 ; 7.744        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_de         ;
; 7.556 ; 7.744        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_r          ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                    ;
; 9.914  ; 9.914        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.085 ; 10.085       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.109 ; 10.109       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                    ;
; 10.141 ; 10.141       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.141 ; 10.141       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; key1      ; clk        ; 4.185 ; 4.275 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 8.162 ; 8.564 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 6.328 ; 6.676 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; key1      ; clk        ; -2.976 ; -3.024 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -4.814 ; -5.149 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -4.756 ; -5.016 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 7.352 ; 7.017 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 6.838 ; 6.565 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 7.177 ; 6.878 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 7.352 ; 7.017 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 6.972 ; 6.727 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 6.856 ; 6.594 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 7.571 ; 7.242 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 7.205 ; 6.892 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 6.884 ; 6.602 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 6.799 ; 6.543 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 7.571 ; 7.242 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 6.490 ; 6.328 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 6.757 ; 6.530 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 5.904 ; 5.664 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 9.432 ; 8.781 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.389 ; 7.059 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 7.046 ; 6.826 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 7.075 ; 6.817 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 9.432 ; 8.781 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 7.342 ; 7.059 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 6.576 ; 6.315 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 7.487 ; 7.066 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 6.466 ; 6.167 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 7.487 ; 7.066 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 6.825 ; 6.473 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 6.707 ; 6.405 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 6.827 ; 6.484 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 7.255 ; 6.871 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 7.192 ; 6.791 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 6.876 ; 6.507 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 6.468 ; 6.145 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 7.255 ; 6.871 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 6.217 ; 5.998 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 6.705 ; 6.480 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 9.489 ; 8.756 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.407 ; 7.007 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 6.868 ; 6.625 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 7.146 ; 6.852 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 9.489 ; 8.756 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 7.371 ; 7.014 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 5.970 ; 5.655 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 6.073 ; 5.734 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 6.404 ; 6.043 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 6.451 ; 6.068 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 6.201 ; 5.888 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 5.970 ; 5.655 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 5.740 ; 5.507 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 6.429 ; 6.053 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 6.116 ; 5.768 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 5.909 ; 5.598 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 6.649 ; 6.269 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 5.740 ; 5.507 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 5.841 ; 5.562 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 5.282 ; 5.047 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 6.151 ; 5.878 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 6.608 ; 6.214 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 6.151 ; 5.878 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 6.313 ; 5.990 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 8.646 ; 7.929 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 6.563 ; 6.216 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 5.927 ; 5.672 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 5.801 ; 5.507 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 5.801 ; 5.507 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 6.775 ; 6.358 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 6.166 ; 5.824 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 6.027 ; 5.730 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 6.168 ; 5.834 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 5.562 ; 5.345 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 6.492 ; 6.100 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 6.191 ; 5.822 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 5.824 ; 5.509 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 6.580 ; 6.206 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 5.562 ; 5.345 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 6.043 ; 5.825 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 6.201 ; 5.964 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 6.705 ; 6.306 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 6.201 ; 5.964 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 6.453 ; 6.163 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 8.787 ; 8.055 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 6.665 ; 6.310 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note ;
+------------+-----------------+------------------------------------------------------+------+
; 101.15 MHz ; 101.15 MHz      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.749 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.401 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                             ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.408 ; 0.000         ;
; clk                                                  ; 9.855 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 2.749 ; x_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.090     ; 4.855      ;
; 2.921 ; x_cnt[8]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.670      ;
; 2.921 ; x_cnt[8]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.670      ;
; 2.921 ; x_cnt[8]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.670      ;
; 2.921 ; x_cnt[8]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.670      ;
; 2.969 ; x_cnt[3]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.622      ;
; 2.969 ; x_cnt[3]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.622      ;
; 2.969 ; x_cnt[3]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.622      ;
; 2.969 ; x_cnt[3]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.622      ;
; 2.980 ; x_cnt[7]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.611      ;
; 2.980 ; x_cnt[7]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.611      ;
; 2.980 ; x_cnt[7]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.611      ;
; 2.980 ; x_cnt[7]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.611      ;
; 3.047 ; vga_dis_mode[1] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.090     ; 4.557      ;
; 3.071 ; vga_dis_mode[3] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 4.503      ;
; 3.093 ; vga_dis_mode[0] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.498      ;
; 3.098 ; vga_dis_mode[3] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 4.476      ;
; 3.128 ; x_cnt[9]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.463      ;
; 3.128 ; x_cnt[9]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.463      ;
; 3.128 ; x_cnt[9]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.463      ;
; 3.128 ; x_cnt[9]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.463      ;
; 3.157 ; x_cnt[2]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.434      ;
; 3.157 ; x_cnt[2]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.434      ;
; 3.157 ; x_cnt[2]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.434      ;
; 3.157 ; x_cnt[2]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.434      ;
; 3.168 ; x_cnt[6]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.423      ;
; 3.168 ; x_cnt[6]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.423      ;
; 3.168 ; x_cnt[6]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.423      ;
; 3.168 ; x_cnt[6]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.423      ;
; 3.176 ; vga_dis_mode[1] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.091     ; 4.427      ;
; 3.176 ; x_cnt[1]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.415      ;
; 3.176 ; x_cnt[1]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.415      ;
; 3.176 ; x_cnt[1]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.415      ;
; 3.176 ; x_cnt[1]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.415      ;
; 3.205 ; x_cnt[0]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.386      ;
; 3.205 ; x_cnt[0]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.386      ;
; 3.205 ; x_cnt[0]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.386      ;
; 3.205 ; x_cnt[0]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.386      ;
; 3.209 ; vga_dis_mode[0] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.382      ;
; 3.224 ; vga_dis_mode[3] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.106     ; 4.364      ;
; 3.225 ; x_cnt[10]       ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.366      ;
; 3.225 ; x_cnt[10]       ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.366      ;
; 3.225 ; x_cnt[10]       ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.366      ;
; 3.225 ; x_cnt[10]       ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.366      ;
; 3.264 ; vga_dis_mode[0] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.104     ; 4.326      ;
; 3.265 ; y_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.092     ; 4.337      ;
; 3.290 ; x_cnt[4]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.301      ;
; 3.290 ; x_cnt[4]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.301      ;
; 3.290 ; x_cnt[4]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.301      ;
; 3.290 ; x_cnt[4]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.301      ;
; 3.305 ; vga_dis_mode[2] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.105     ; 4.284      ;
; 3.313 ; vga_dis_mode[3] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.105     ; 4.276      ;
; 3.332 ; vga_dis_mode[2] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.105     ; 4.257      ;
; 3.407 ; vga_dis_mode[3] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 4.167      ;
; 3.408 ; vga_dis_mode[3] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 4.166      ;
; 3.408 ; vga_dis_mode[0] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.104     ; 4.182      ;
; 3.412 ; vga_dis_mode[3] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 4.162      ;
; 3.418 ; vga_dis_mode[1] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.090     ; 4.186      ;
; 3.429 ; x_cnt[5]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.162      ;
; 3.429 ; x_cnt[5]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.162      ;
; 3.429 ; x_cnt[5]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.162      ;
; 3.429 ; x_cnt[5]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.162      ;
; 3.468 ; vga_dis_mode[0] ; vga_g_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.117     ; 4.109      ;
; 3.484 ; vga_dis_mode[3] ; vga_g_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 4.091      ;
; 3.497 ; vga_dis_mode[0] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.094      ;
; 3.517 ; x_cnt[5]        ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.089     ; 4.088      ;
; 3.520 ; x_cnt[6]        ; vga_g_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 4.071      ;
; 3.524 ; vga_dis_mode[1] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.105     ; 4.065      ;
; 3.551 ; vga_dis_mode[1] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.105     ; 4.038      ;
; 3.575 ; vga_dis_mode[2] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.090     ; 4.029      ;
; 3.600 ; vga_dis_mode[3] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.105     ; 3.989      ;
; 3.613 ; vga_dis_mode[3] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.105     ; 3.976      ;
; 3.617 ; x_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.104     ; 3.973      ;
; 3.633 ; vga_dis_mode[3] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.105     ; 3.956      ;
; 3.641 ; vga_dis_mode[2] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.105     ; 3.948      ;
; 3.642 ; vga_dis_mode[2] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.105     ; 3.947      ;
; 3.646 ; vga_dis_mode[2] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.105     ; 3.943      ;
; 3.648 ; vga_dis_mode[1] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.091     ; 3.955      ;
; 3.686 ; vga_dis_mode[0] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 3.905      ;
; 3.700 ; y_cnt[6]        ; vga_g_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.105     ; 3.889      ;
; 3.704 ; vga_dis_mode[2] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.091     ; 3.899      ;
; 3.724 ; vga_dis_mode[0] ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.118     ; 3.852      ;
; 3.750 ; vga_dis_mode[3] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.106     ; 3.838      ;
; 3.792 ; vga_dis_mode[0] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.118     ; 3.784      ;
; 3.800 ; y_cnt[4]        ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.091     ; 3.803      ;
; 3.860 ; vga_dis_mode[1] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.105     ; 3.729      ;
; 3.861 ; vga_dis_mode[1] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.105     ; 3.728      ;
; 3.865 ; vga_dis_mode[1] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.105     ; 3.724      ;
; 3.896 ; x_cnt[6]        ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.104     ; 3.694      ;
; 3.929 ; vga_dis_mode[0] ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.103     ; 3.662      ;
; 3.943 ; vga_dis_mode[1] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.090     ; 3.661      ;
; 3.946 ; vga_dis_mode[2] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.090     ; 3.658      ;
; 3.950 ; y_cnt[4]        ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.092     ; 3.652      ;
; 4.021 ; y_cnt[4]        ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.106     ; 3.567      ;
; 4.031 ; x_cnt[5]        ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.089     ; 3.574      ;
; 4.047 ; x_cnt[2]        ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.089     ; 3.558      ;
; 4.048 ; y_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.106     ; 3.540      ;
; 4.085 ; x_cnt[2]        ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.089     ; 3.520      ;
; 4.092 ; vga_dis_mode[3] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 3.482      ;
; 4.096 ; y_cnt[6]        ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.106     ; 3.492      ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                  ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.401 ; hsync_r          ; hsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; vsync_r          ; vsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; hsync_de         ; hsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_dis_mode[1]  ; vga_dis_mode[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; vga_dis_mode[0]  ; vga_dis_mode[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.684      ;
; 0.692 ; key1_counter[13] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; key1_counter[1]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; key1_counter[2]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.961      ;
; 0.695 ; key1_counter[3]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.963      ;
; 0.698 ; key1_counter[4]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.966      ;
; 0.700 ; key1_counter[17] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.968      ;
; 0.704 ; key1_counter[9]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; key1_counter[18] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; key1_counter[19] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; key1_counter[11] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; key1_counter[7]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; key1_counter[16] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.707 ; key1_counter[20] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; key1_counter[5]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; key1_counter[23] ; key1_counter[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; key1_counter[12] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; key1_counter[21] ; key1_counter[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; key1_counter[8]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; key1_counter[10] ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; key1_counter[6]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; key1_counter[15] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; key1_counter[22] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.980      ;
; 0.713 ; x_cnt[3]         ; x_cnt[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.980      ;
; 0.717 ; x_cnt[8]         ; x_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; x_cnt[9]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; x_cnt[10]        ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; key1_counter[14] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.985      ;
; 0.718 ; x_cnt[2]         ; x_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.985      ;
; 0.734 ; key1_counter[0]  ; key1_counter[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.002      ;
; 0.743 ; x_cnt[6]         ; x_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.010      ;
; 0.885 ; x_cnt[1]         ; x_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.152      ;
; 0.904 ; x_cnt[0]         ; x_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.171      ;
; 0.908 ; x_cnt[7]         ; x_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.175      ;
; 0.918 ; x_cnt[5]         ; x_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.185      ;
; 0.952 ; y_cnt[1]         ; vsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.219      ;
; 1.012 ; key1_counter[2]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.280      ;
; 1.013 ; key1_counter[11] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.294      ;
; 1.015 ; key1_counter[1]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; key1_counter[13] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.284      ;
; 1.017 ; key1_counter[4]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.285      ;
; 1.019 ; key1_counter[3]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.287      ;
; 1.022 ; key1_counter[17] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.290      ;
; 1.023 ; vga_dis_mode[2]  ; vga_dis_mode[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.290      ;
; 1.023 ; key1_counter[18] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.291      ;
; 1.024 ; key1_counter[16] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.292      ;
; 1.026 ; key1_counter[9]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; key1_counter[20] ; key1_counter[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; key1_counter[12] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; key1_counter[10] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; key1_counter[7]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; key1_counter[2]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; key1_counter[0]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; key1_counter[8]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; key1_counter[6]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; key1_counter[19] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.296      ;
; 1.030 ; key1_counter[22] ; key1_counter[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; key1_counter[10] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.312      ;
; 1.032 ; key1_counter[5]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; key1_counter[4]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.300      ;
; 1.033 ; key1_counter[15] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.301      ;
; 1.033 ; key1_counter[21] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.301      ;
; 1.035 ; x_cnt[3]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.302      ;
; 1.036 ; key1_counter[14] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.304      ;
; 1.036 ; x_cnt[8]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.303      ;
; 1.037 ; x_cnt[2]         ; x_cnt[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.304      ;
; 1.038 ; key1_counter[18] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.306      ;
; 1.039 ; key1_counter[16] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.307      ;
; 1.041 ; x_cnt[9]         ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.308      ;
; 1.041 ; key1_counter[20] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.309      ;
; 1.043 ; key1_counter[12] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.311      ;
; 1.044 ; key1_counter[0]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.312      ;
; 1.044 ; key1_counter[8]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; key1_counter[6]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.313      ;
; 1.051 ; key1_counter[14] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.319      ;
; 1.051 ; x_cnt[8]         ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.318      ;
; 1.052 ; x_cnt[2]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.319      ;
; 1.062 ; x_cnt[6]         ; x_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.329      ;
; 1.070 ; y_cnt[7]         ; y_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.337      ;
; 1.071 ; y_cnt[9]         ; y_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.338      ;
; 1.077 ; x_cnt[6]         ; x_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.344      ;
; 1.078 ; y_cnt[4]         ; y_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.345      ;
; 1.082 ; y_cnt[0]         ; y_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.349      ;
; 1.102 ; vga_dis_mode[1]  ; vga_dis_mode[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.369      ;
; 1.106 ; key1_counter[11] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.387      ;
; 1.111 ; key1_counter[1]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.379      ;
; 1.113 ; key1_counter[13] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.381      ;
; 1.115 ; key1_counter[3]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.383      ;
; 1.115 ; x_cnt[4]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.382      ;
; 1.120 ; key1_counter[9]  ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.388      ;
; 1.120 ; key1_counter[7]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.388      ;
; 1.121 ; key1_counter[17] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.389      ;
; 1.126 ; key1_counter[5]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.394      ;
; 1.127 ; key1_counter[19] ; key1_counter[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; key1_counter[21] ; key1_counter[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.396      ;
; 1.129 ; key1_counter[15] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.397      ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; 7.408 ; 7.624        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[0]  ;
; 7.408 ; 7.624        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[10] ;
; 7.408 ; 7.624        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[11] ;
; 7.408 ; 7.624        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[1]  ;
; 7.408 ; 7.624        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[2]  ;
; 7.408 ; 7.624        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[3]  ;
; 7.408 ; 7.624        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[4]  ;
; 7.408 ; 7.624        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[5]  ;
; 7.408 ; 7.624        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[6]  ;
; 7.408 ; 7.624        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[7]  ;
; 7.408 ; 7.624        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[8]  ;
; 7.408 ; 7.624        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[9]  ;
; 7.408 ; 7.624        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[1]  ;
; 7.408 ; 7.624        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[2]  ;
; 7.410 ; 7.626        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_r          ;
; 7.410 ; 7.626        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[12] ;
; 7.410 ; 7.626        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[13] ;
; 7.410 ; 7.626        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[14] ;
; 7.410 ; 7.626        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[15] ;
; 7.410 ; 7.626        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[16] ;
; 7.410 ; 7.626        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[17] ;
; 7.410 ; 7.626        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[18] ;
; 7.410 ; 7.626        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[19] ;
; 7.410 ; 7.626        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[20] ;
; 7.410 ; 7.626        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[21] ;
; 7.410 ; 7.626        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[22] ;
; 7.410 ; 7.626        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[23] ;
; 7.410 ; 7.626        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[0]  ;
; 7.410 ; 7.626        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[3]  ;
; 7.410 ; 7.626        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[5]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_de         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_de         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_r          ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[0]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[10]        ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[1]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[2]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[3]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[4]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[5]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[6]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[7]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[8]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[9]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[0]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[1]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[2]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[3]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[4]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[6]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[7]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[8]         ;
; 7.412 ; 7.628        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[9]         ;
; 7.454 ; 7.638        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[1]     ;
; 7.454 ; 7.638        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[4]     ;
; 7.456 ; 7.640        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_2[0]   ;
; 7.456 ; 7.640        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[0]     ;
; 7.456 ; 7.640        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[2]     ;
; 7.456 ; 7.640        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[3]     ;
; 7.456 ; 7.640        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[0]     ;
; 7.456 ; 7.640        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[1]     ;
; 7.456 ; 7.640        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[2]     ;
; 7.456 ; 7.640        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[3]     ;
; 7.456 ; 7.640        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[4]     ;
; 7.457 ; 7.641        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_1[0]   ;
; 7.458 ; 7.642        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[5]     ;
; 7.459 ; 7.643        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[0]      ;
; 7.459 ; 7.643        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[10]     ;
; 7.459 ; 7.643        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[11]     ;
; 7.459 ; 7.643        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[5]      ;
; 7.459 ; 7.643        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[0]     ;
; 7.459 ; 7.643        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[1]     ;
; 7.459 ; 7.643        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[2]     ;
; 7.459 ; 7.643        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[3]     ;
; 7.459 ; 7.643        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[4]     ;
; 7.521 ; 7.737        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[0]      ;
; 7.521 ; 7.737        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[10]     ;
; 7.521 ; 7.737        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[11]     ;
; 7.521 ; 7.737        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[5]      ;
; 7.521 ; 7.737        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[0]     ;
; 7.521 ; 7.737        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[1]     ;
; 7.521 ; 7.737        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[2]     ;
; 7.521 ; 7.737        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[3]     ;
; 7.521 ; 7.737        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[4]     ;
; 7.522 ; 7.738        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_1[0]   ;
; 7.523 ; 7.739        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[5]     ;
; 7.524 ; 7.740        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_2[0]   ;
; 7.524 ; 7.740        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[0]     ;
; 7.524 ; 7.740        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[2]     ;
; 7.524 ; 7.740        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[3]     ;
; 7.524 ; 7.740        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[0]     ;
; 7.524 ; 7.740        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[1]     ;
; 7.524 ; 7.740        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[2]     ;
; 7.524 ; 7.740        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[3]     ;
; 7.524 ; 7.740        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[4]     ;
; 7.526 ; 7.742        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[1]     ;
; 7.526 ; 7.742        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[4]     ;
; 7.569 ; 7.753        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_de         ;
; 7.569 ; 7.753        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_de         ;
; 7.569 ; 7.753        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_r          ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; 9.855  ; 9.855        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.855  ; 9.855        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.904  ; 9.904        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                    ;
; 9.921  ; 9.921        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.079 ; 10.079       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.096 ; 10.096       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                    ;
; 10.144 ; 10.144       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.144 ; 10.144       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; key1      ; clk        ; 3.769 ; 3.868 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 7.329 ; 7.571 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 5.686 ; 5.815 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; key1      ; clk        ; -2.692 ; -2.740 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -4.262 ; -4.419 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -4.243 ; -4.304 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 7.019 ; 6.399 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 6.535 ; 5.989 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 6.861 ; 6.277 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 7.019 ; 6.399 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 6.650 ; 6.150 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 6.518 ; 6.026 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 7.205 ; 6.610 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 6.890 ; 6.289 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 6.578 ; 6.029 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 6.467 ; 5.982 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 7.205 ; 6.610 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 6.162 ; 5.791 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 6.416 ; 5.977 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 5.554 ; 5.141 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 8.802 ; 7.850 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.016 ; 6.375 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 6.728 ; 6.219 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 6.723 ; 6.233 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 8.802 ; 7.850 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 7.011 ; 6.449 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 6.260 ; 5.776 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 7.149 ; 6.424 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 6.147 ; 5.615 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 7.149 ; 6.424 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 6.487 ; 5.901 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 6.369 ; 5.839 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 6.473 ; 5.919 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 6.881 ; 6.275 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 6.855 ; 6.182 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 6.552 ; 5.923 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 6.135 ; 5.615 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 6.881 ; 6.275 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 5.870 ; 5.475 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 6.348 ; 5.915 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 8.834 ; 7.805 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.015 ; 6.308 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 6.529 ; 6.038 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 6.762 ; 6.249 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 8.834 ; 7.805 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 7.019 ; 6.389 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 5.674 ; 5.180 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 5.803 ; 5.232 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 6.125 ; 5.520 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 6.159 ; 5.543 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 5.914 ; 5.388 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 5.674 ; 5.180 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 5.447 ; 5.043 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 6.151 ; 5.528 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 5.844 ; 5.272 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 5.617 ; 5.129 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 6.325 ; 5.732 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 5.447 ; 5.043 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 5.570 ; 5.101 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 4.980 ; 4.578 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 5.876 ; 5.366 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 6.271 ; 5.607 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 5.876 ; 5.366 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 5.997 ; 5.480 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 8.052 ; 7.076 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 6.269 ; 5.684 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 5.657 ; 5.187 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 5.527 ; 5.013 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 5.527 ; 5.013 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 6.483 ; 5.782 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 5.877 ; 5.310 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 5.737 ; 5.225 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 5.865 ; 5.327 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 5.263 ; 4.879 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 6.204 ; 5.554 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 5.909 ; 5.300 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 5.540 ; 5.035 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 6.256 ; 5.669 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 5.263 ; 4.879 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 5.737 ; 5.318 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 5.913 ; 5.437 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 6.357 ; 5.671 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 5.913 ; 5.437 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 6.118 ; 5.620 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 8.177 ; 7.167 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 6.358 ; 5.748 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.298 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                             ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.447 ; 0.000         ;
; clk                                                  ; 9.423 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 5.298 ; x_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.007      ; 2.388      ;
; 5.407 ; vga_dis_mode[1] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.007      ; 2.279      ;
; 5.440 ; vga_dis_mode[1] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.006      ; 2.245      ;
; 5.519 ; x_cnt[7]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.157      ;
; 5.519 ; x_cnt[7]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.157      ;
; 5.519 ; x_cnt[7]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.157      ;
; 5.519 ; x_cnt[7]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.157      ;
; 5.521 ; vga_dis_mode[2] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.004     ; 2.154      ;
; 5.522 ; vga_dis_mode[2] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.004     ; 2.153      ;
; 5.527 ; x_cnt[8]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.149      ;
; 5.527 ; x_cnt[8]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.149      ;
; 5.527 ; x_cnt[8]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.149      ;
; 5.527 ; x_cnt[8]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.149      ;
; 5.532 ; vga_dis_mode[3] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.014     ; 2.133      ;
; 5.533 ; vga_dis_mode[3] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.014     ; 2.132      ;
; 5.541 ; vga_dis_mode[0] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.001     ; 2.137      ;
; 5.544 ; x_cnt[3]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.132      ;
; 5.544 ; x_cnt[3]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.132      ;
; 5.544 ; x_cnt[3]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.132      ;
; 5.544 ; x_cnt[3]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.132      ;
; 5.569 ; vga_dis_mode[3] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.004     ; 2.106      ;
; 5.595 ; vga_dis_mode[1] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.007      ; 2.091      ;
; 5.615 ; vga_dis_mode[0] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.001     ; 2.063      ;
; 5.626 ; x_cnt[9]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.050      ;
; 5.630 ; vga_dis_mode[0] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.002     ; 2.047      ;
; 5.631 ; vga_dis_mode[1] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.004     ; 2.044      ;
; 5.632 ; vga_dis_mode[1] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.004     ; 2.043      ;
; 5.645 ; y_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.004      ; 2.038      ;
; 5.666 ; vga_dis_mode[3] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.010      ;
; 5.667 ; x_cnt[9]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.009      ;
; 5.667 ; x_cnt[9]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.009      ;
; 5.667 ; x_cnt[9]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.009      ;
; 5.667 ; x_cnt[6]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.009      ;
; 5.667 ; x_cnt[6]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.009      ;
; 5.667 ; x_cnt[6]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.009      ;
; 5.667 ; x_cnt[6]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.009      ;
; 5.676 ; x_cnt[0]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.000      ;
; 5.676 ; x_cnt[0]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.000      ;
; 5.676 ; x_cnt[0]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.000      ;
; 5.676 ; x_cnt[0]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 2.000      ;
; 5.680 ; x_cnt[2]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.996      ;
; 5.680 ; x_cnt[2]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.996      ;
; 5.680 ; x_cnt[2]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.996      ;
; 5.680 ; x_cnt[2]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.996      ;
; 5.684 ; x_cnt[10]       ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.992      ;
; 5.685 ; x_cnt[1]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.991      ;
; 5.685 ; x_cnt[1]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.991      ;
; 5.685 ; x_cnt[1]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.991      ;
; 5.685 ; x_cnt[1]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.991      ;
; 5.687 ; x_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.989      ;
; 5.687 ; x_cnt[10]       ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.989      ;
; 5.687 ; x_cnt[10]       ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.989      ;
; 5.687 ; x_cnt[10]       ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.989      ;
; 5.688 ; vga_dis_mode[0] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.002     ; 1.989      ;
; 5.697 ; vga_dis_mode[1] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.006      ; 1.988      ;
; 5.703 ; vga_dis_mode[2] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.004     ; 1.972      ;
; 5.704 ; vga_dis_mode[2] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.004     ; 1.971      ;
; 5.709 ; vga_dis_mode[2] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.004     ; 1.966      ;
; 5.714 ; vga_dis_mode[3] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.014     ; 1.951      ;
; 5.715 ; vga_dis_mode[3] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.014     ; 1.950      ;
; 5.717 ; vga_dis_mode[0] ; vga_g_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.011     ; 1.951      ;
; 5.720 ; vga_dis_mode[3] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.014     ; 1.945      ;
; 5.722 ; vga_dis_mode[2] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.007      ; 1.964      ;
; 5.739 ; x_cnt[4]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.937      ;
; 5.739 ; x_cnt[4]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.937      ;
; 5.739 ; x_cnt[4]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.937      ;
; 5.739 ; x_cnt[4]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.937      ;
; 5.742 ; vga_dis_mode[0] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.001     ; 1.936      ;
; 5.742 ; vga_dis_mode[2] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.006      ; 1.943      ;
; 5.751 ; x_cnt[5]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.925      ;
; 5.751 ; x_cnt[5]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.925      ;
; 5.751 ; x_cnt[5]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.925      ;
; 5.751 ; x_cnt[5]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.925      ;
; 5.759 ; vga_dis_mode[3] ; vga_g_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.013     ; 1.907      ;
; 5.760 ; x_cnt[6]        ; vga_g_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.002     ; 1.917      ;
; 5.777 ; x_cnt[5]        ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.008      ; 1.910      ;
; 5.806 ; vga_dis_mode[1] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.007      ; 1.880      ;
; 5.809 ; vga_dis_mode[3] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.867      ;
; 5.813 ; vga_dis_mode[1] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.004     ; 1.862      ;
; 5.814 ; vga_dis_mode[1] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.004     ; 1.861      ;
; 5.815 ; vga_dis_mode[0] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.001     ; 1.863      ;
; 5.819 ; vga_dis_mode[1] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.004     ; 1.856      ;
; 5.824 ; vga_dis_mode[3] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.852      ;
; 5.842 ; vga_dis_mode[0] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.012     ; 1.825      ;
; 5.849 ; vga_dis_mode[0] ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.012     ; 1.818      ;
; 5.860 ; vga_dis_mode[3] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.004     ; 1.815      ;
; 5.880 ; y_cnt[6]        ; vga_g_reg[5] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.005     ; 1.794      ;
; 5.881 ; vga_dis_mode[3] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.795      ;
; 5.908 ; vga_dis_mode[2] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.007      ; 1.778      ;
; 5.909 ; y_cnt[4]        ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.005      ; 1.775      ;
; 5.917 ; x_cnt[6]        ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.003     ; 1.759      ;
; 5.930 ; vga_dis_mode[1] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.007      ; 1.756      ;
; 5.946 ; vga_dis_mode[0] ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.001     ; 1.732      ;
; 5.958 ; vga_dis_mode[3] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.014     ; 1.707      ;
; 5.960 ; y_cnt[4]        ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.004      ; 1.723      ;
; 5.964 ; x_cnt[2]        ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.008      ; 1.723      ;
; 5.979 ; vga_dis_mode[2] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.006      ; 1.706      ;
; 5.982 ; y_cnt[4]        ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.006     ; 1.691      ;
; 5.996 ; y_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.006     ; 1.677      ;
; 5.998 ; x_cnt[2]        ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; 0.008      ; 1.689      ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                  ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.186 ; hsync_r          ; hsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vsync_r          ; vsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; hsync_de         ; hsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_dis_mode[1]  ; vga_dis_mode[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; vga_dis_mode[0]  ; vga_dis_mode[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.297 ; key1_counter[2]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; key1_counter[13] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; key1_counter[1]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; key1_counter[3]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; key1_counter[4]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.302 ; key1_counter[17] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; key1_counter[9]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; key1_counter[19] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; key1_counter[11] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; key1_counter[7]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key1_counter[16] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key1_counter[18] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key1_counter[20] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; key1_counter[23] ; key1_counter[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; key1_counter[5]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key1_counter[10] ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; key1_counter[12] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; key1_counter[6]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; key1_counter[8]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; key1_counter[21] ; key1_counter[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; key1_counter[15] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; key1_counter[22] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.309 ; x_cnt[3]         ; x_cnt[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; x_cnt[10]        ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; key1_counter[14] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; x_cnt[2]         ; x_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; x_cnt[8]         ; x_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; x_cnt[9]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.317 ; key1_counter[0]  ; key1_counter[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.438      ;
; 0.324 ; x_cnt[6]         ; x_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.444      ;
; 0.373 ; x_cnt[1]         ; x_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.493      ;
; 0.389 ; x_cnt[7]         ; x_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.509      ;
; 0.392 ; x_cnt[5]         ; x_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.512      ;
; 0.394 ; x_cnt[0]         ; x_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.514      ;
; 0.420 ; y_cnt[1]         ; vsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.541      ;
; 0.445 ; key1_counter[11] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.573      ;
; 0.446 ; key1_counter[13] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; key1_counter[1]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; key1_counter[3]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.568      ;
; 0.451 ; key1_counter[17] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; key1_counter[19] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; key1_counter[9]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; vga_dis_mode[2]  ; vga_dis_mode[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; key1_counter[7]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; key1_counter[5]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; key1_counter[2]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; key1_counter[21] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; key1_counter[15] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; y_cnt[7]         ; y_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; key1_counter[4]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; x_cnt[3]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; y_cnt[9]         ; y_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; key1_counter[2]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; key1_counter[10] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.587      ;
; 0.460 ; x_cnt[9]         ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; key1_counter[4]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.581      ;
; 0.462 ; y_cnt[4]         ; y_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; key1_counter[16] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; key1_counter[18] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; key1_counter[20] ; key1_counter[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; y_cnt[0]         ; y_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; key1_counter[12] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; key1_counter[10] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; key1_counter[0]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; key1_counter[8]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; key1_counter[6]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; key1_counter[22] ; key1_counter[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; key1_counter[16] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; key1_counter[18] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; key1_counter[20] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; key1_counter[12] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; key1_counter[0]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; key1_counter[8]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; key1_counter[6]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; key1_counter[14] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; x_cnt[2]         ; x_cnt[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; x_cnt[8]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.471 ; vga_dis_mode[1]  ; vga_dis_mode[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.471 ; key1_counter[14] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.592      ;
; 0.472 ; x_cnt[2]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; x_cnt[8]         ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.592      ;
; 0.482 ; x_cnt[6]         ; x_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.602      ;
; 0.485 ; x_cnt[6]         ; x_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.605      ;
; 0.494 ; x_cnt[4]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.614      ;
; 0.508 ; key1_counter[11] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.636      ;
; 0.509 ; key1_counter[13] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; key1_counter[1]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; key1_counter[3]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; key1_counter[9]  ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.639      ;
; 0.511 ; key1_counter[11] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.639      ;
; 0.512 ; key1_counter[13] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.633      ;
; 0.513 ; key1_counter[1]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.634      ;
; 0.513 ; key1_counter[3]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; key1_counter[17] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.635      ;
; 0.515 ; key1_counter[19] ; key1_counter[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.636      ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; 7.447 ; 7.663        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_2[0]   ;
; 7.447 ; 7.663        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[0]     ;
; 7.447 ; 7.663        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[2]     ;
; 7.447 ; 7.663        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[3]     ;
; 7.447 ; 7.663        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[1]     ;
; 7.447 ; 7.663        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[2]     ;
; 7.447 ; 7.663        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[3]     ;
; 7.447 ; 7.663        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[4]     ;
; 7.447 ; 7.663        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[0]     ;
; 7.447 ; 7.663        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[1]     ;
; 7.447 ; 7.663        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[2]     ;
; 7.447 ; 7.663        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[3]     ;
; 7.447 ; 7.663        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[4]     ;
; 7.448 ; 7.664        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[0]      ;
; 7.448 ; 7.664        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[10]     ;
; 7.448 ; 7.664        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[11]     ;
; 7.448 ; 7.664        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[5]      ;
; 7.448 ; 7.664        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_1[0]   ;
; 7.448 ; 7.664        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[0]     ;
; 7.448 ; 7.664        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[5]     ;
; 7.450 ; 7.666        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[1]     ;
; 7.450 ; 7.666        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[4]     ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[12] ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[13] ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[14] ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[15] ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[16] ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[17] ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[18] ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[19] ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[20] ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[21] ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[22] ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[23] ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[0]         ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[10]        ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[1]         ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[2]         ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[3]         ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[4]         ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[5]         ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[6]         ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[7]         ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[8]         ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[9]         ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[0]         ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[3]         ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[4]         ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[6]         ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[7]         ;
; 7.488 ; 7.672        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[9]         ;
; 7.489 ; 7.673        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_de         ;
; 7.489 ; 7.673        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_r          ;
; 7.489 ; 7.673        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[0]  ;
; 7.489 ; 7.673        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[3]  ;
; 7.489 ; 7.673        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_de         ;
; 7.489 ; 7.673        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_r          ;
; 7.489 ; 7.673        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[1]         ;
; 7.489 ; 7.673        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[2]         ;
; 7.489 ; 7.673        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[5]         ;
; 7.489 ; 7.673        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[8]         ;
; 7.490 ; 7.706        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[1]  ;
; 7.490 ; 7.706        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[2]  ;
; 7.491 ; 7.707        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[0]  ;
; 7.491 ; 7.675        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[0]  ;
; 7.491 ; 7.707        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[10] ;
; 7.491 ; 7.675        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[10] ;
; 7.491 ; 7.707        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[11] ;
; 7.491 ; 7.675        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[11] ;
; 7.491 ; 7.707        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[1]  ;
; 7.491 ; 7.675        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[1]  ;
; 7.491 ; 7.707        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[2]  ;
; 7.491 ; 7.675        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[2]  ;
; 7.491 ; 7.707        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[3]  ;
; 7.491 ; 7.675        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[3]  ;
; 7.491 ; 7.707        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[4]  ;
; 7.491 ; 7.675        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[4]  ;
; 7.491 ; 7.707        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[5]  ;
; 7.491 ; 7.675        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[5]  ;
; 7.491 ; 7.707        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[6]  ;
; 7.491 ; 7.675        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[6]  ;
; 7.491 ; 7.707        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[7]  ;
; 7.491 ; 7.675        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[7]  ;
; 7.491 ; 7.707        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[8]  ;
; 7.491 ; 7.675        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[8]  ;
; 7.491 ; 7.707        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[9]  ;
; 7.491 ; 7.675        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[9]  ;
; 7.491 ; 7.675        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[1]  ;
; 7.491 ; 7.675        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[2]  ;
; 7.492 ; 7.708        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_de         ;
; 7.492 ; 7.708        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_r          ;
; 7.492 ; 7.708        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[3]  ;
; 7.492 ; 7.708        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_de         ;
; 7.492 ; 7.708        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[2]         ;
; 7.492 ; 7.708        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[8]         ;
; 7.493 ; 7.709        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[12] ;
; 7.493 ; 7.709        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[13] ;
; 7.493 ; 7.709        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[14] ;
; 7.493 ; 7.709        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[15] ;
; 7.493 ; 7.709        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[16] ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; 9.423  ; 9.423        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.423  ; 9.423        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.448  ; 9.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                    ;
; 9.450  ; 9.450        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.549 ; 10.549       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                    ;
; 10.576 ; 10.576       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.576 ; 10.576       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; key1      ; clk        ; 2.002 ; 2.511 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 3.849 ; 4.633 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 2.932 ; 3.814 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; key1      ; clk        ; -1.432 ; -1.922 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -2.292 ; -3.093 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -2.239 ; -3.057 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 3.193 ; 3.349 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 2.982 ; 3.101 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 3.104 ; 3.262 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 3.193 ; 3.349 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 3.031 ; 3.187 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 3.016 ; 3.149 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 3.323 ; 3.489 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 3.102 ; 3.265 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 2.973 ; 3.123 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 2.993 ; 3.117 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 3.323 ; 3.489 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 2.879 ; 3.007 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 2.951 ; 3.098 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 2.630 ; 2.686 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 4.647 ; 4.589 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 3.198 ; 3.338 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 3.057 ; 3.224 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 3.108 ; 3.251 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 4.647 ; 4.589 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 3.200 ; 3.369 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 2.926 ; 3.047 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 3.234 ; 3.393 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 2.849 ; 2.941 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 3.234 ; 3.393 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 2.991 ; 3.110 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 2.928 ; 3.065 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 3.019 ; 3.126 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 3.199 ; 3.330 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 3.103 ; 3.258 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 2.969 ; 3.106 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 2.862 ; 2.942 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 3.199 ; 3.330 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 2.774 ; 2.878 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 2.968 ; 3.113 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 4.684 ; 4.620 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 3.228 ; 3.358 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 3.018 ; 3.170 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 3.172 ; 3.326 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 4.684 ; 4.620 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 3.236 ; 3.397 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 2.614 ; 2.712 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 2.625 ; 2.720 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 2.755 ; 2.890 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 2.789 ; 2.910 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 2.677 ; 2.808 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 2.614 ; 2.712 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 2.527 ; 2.630 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 2.750 ; 2.889 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 2.621 ; 2.745 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 2.585 ; 2.674 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 2.901 ; 3.031 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 2.527 ; 2.630 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 2.540 ; 2.646 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 2.345 ; 2.396 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 2.659 ; 2.791 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 2.841 ; 2.956 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 2.659 ; 2.791 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 2.759 ; 2.879 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 4.283 ; 4.200 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 2.847 ; 2.992 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 2.625 ; 2.739 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 2.546 ; 2.621 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 2.546 ; 2.621 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 2.914 ; 3.058 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 2.688 ; 2.800 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 2.622 ; 2.739 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 2.715 ; 2.815 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 2.474 ; 2.560 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 2.789 ; 2.925 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 2.661 ; 2.782 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 2.564 ; 2.640 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 2.888 ; 3.012 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 2.474 ; 2.560 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 2.665 ; 2.802 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 2.713 ; 2.857 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 2.912 ; 3.025 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 2.713 ; 2.857 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 2.855 ; 2.989 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 4.367 ; 4.287 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 2.917 ; 3.062 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                                 ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                      ; 2.474 ; 0.186 ; N/A      ; N/A     ; 7.408               ;
;  clk                                                  ; N/A   ; N/A   ; N/A      ; N/A     ; 9.423               ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.474 ; 0.186 ; N/A      ; N/A     ; 7.408               ;
; Design-wide TNS                                       ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                                  ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; key1      ; clk        ; 4.185 ; 4.275 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 8.162 ; 8.564 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 6.328 ; 6.676 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; key1      ; clk        ; -1.432 ; -1.922 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -2.292 ; -3.093 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -2.239 ; -3.057 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 7.352 ; 7.017 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 6.838 ; 6.565 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 7.177 ; 6.878 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 7.352 ; 7.017 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 6.972 ; 6.727 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 6.856 ; 6.594 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 7.571 ; 7.242 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 7.205 ; 6.892 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 6.884 ; 6.602 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 6.799 ; 6.543 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 7.571 ; 7.242 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 6.490 ; 6.328 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 6.757 ; 6.530 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 5.904 ; 5.664 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 9.432 ; 8.781 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.389 ; 7.059 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 7.046 ; 6.826 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 7.075 ; 6.817 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 9.432 ; 8.781 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 7.342 ; 7.059 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 6.576 ; 6.315 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 7.487 ; 7.066 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 6.466 ; 6.167 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 7.487 ; 7.066 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 6.825 ; 6.473 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 6.707 ; 6.405 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 6.827 ; 6.484 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 7.255 ; 6.871 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 7.192 ; 6.791 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 6.876 ; 6.507 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 6.468 ; 6.145 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 7.255 ; 6.871 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 6.217 ; 5.998 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 6.705 ; 6.480 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 9.489 ; 8.756 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.407 ; 7.007 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 6.868 ; 6.625 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 7.146 ; 6.852 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 9.489 ; 8.756 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 7.371 ; 7.014 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 2.614 ; 2.712 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 2.625 ; 2.720 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 2.755 ; 2.890 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 2.789 ; 2.910 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 2.677 ; 2.808 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 2.614 ; 2.712 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 2.527 ; 2.630 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 2.750 ; 2.889 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 2.621 ; 2.745 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 2.585 ; 2.674 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 2.901 ; 3.031 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 2.527 ; 2.630 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 2.540 ; 2.646 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 2.345 ; 2.396 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 2.659 ; 2.791 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 2.841 ; 2.956 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 2.659 ; 2.791 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 2.759 ; 2.879 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 4.283 ; 4.200 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 2.847 ; 2.992 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 2.625 ; 2.739 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 2.546 ; 2.621 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 2.546 ; 2.621 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 2.914 ; 3.058 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 2.688 ; 2.800 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 2.622 ; 2.739 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 2.715 ; 2.815 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 2.474 ; 2.560 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 2.789 ; 2.925 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 2.661 ; 2.782 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 2.564 ; 2.640 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 2.888 ; 3.012 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 2.474 ; 2.560 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 2.665 ; 2.802 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 2.713 ; 2.857 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 2.912 ; 3.025 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 2.713 ; 2.857 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 2.855 ; 2.989 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 4.367 ; 4.287 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 2.917 ; 3.062 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin      ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_hs   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_vs   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+---------------------------------------------------------+
; Input Transition Times                                  ;
+------+--------------+-----------------+-----------------+
; Pin  ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+------+--------------+-----------------+-----------------+
; rstn ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key1 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; vga_vs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_r[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; vga_r[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_r[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_r[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; vga_r[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_g[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_g[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_g[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_b[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_b[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_b[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; vga_vs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; vga_r[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; vga_r[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; vga_r[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; vga_g[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; vga_g[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; vga_g[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; vga_b[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; vga_b[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; vga_b[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; vga_vs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; vga_r[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; vga_r[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; vga_r[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; vga_g[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; vga_g[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; vga_g[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; vga_b[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; vga_b[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; vga_b[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                         ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 1519     ; 0        ; 713      ; 48       ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                          ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 1519     ; 0        ; 713      ; 48       ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 93    ; 93   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 50    ; 50   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Wed Dec 28 12:33:59 2016
Info: Command: quartus_sta vga_test -c vga_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -multiply_by 13 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 2.474
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.474         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.452         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.410
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.410         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.858         0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.749
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.749         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.401         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.408
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.408         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.855         0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.298         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.447
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.447         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.423         0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 466 megabytes
    Info: Processing ended: Wed Dec 28 12:34:01 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


