# Format: clock  timeReq  slackR/slackF  setupR/setupF  instName/pinName   # cycle(s)
CLK(R)->CLK(R)	0.550    */0.000         */0.193         DP/RF0/clk_gate_REGISTERS_reg[27]/latch/D    1
CLK(R)->CLK(R)	0.550    */0.000         */0.193         DP/RF0/clk_gate_REGISTERS_reg[26]/latch/D    1
CLK(R)->CLK(R)	0.550    */0.000         */0.193         DP/RF0/clk_gate_REGISTERS_reg[25]/latch/D    1
CLK(R)->CLK(R)	0.551    */0.000         */0.194         DP/RF0/clk_gate_REGISTERS_reg[24]/latch/D    1
CLK(R)->CLK(R)	0.549    */0.000         */0.192         DP/RF0/clk_gate_REGISTERS_reg[23]/latch/D    1
CLK(R)->CLK(R)	0.549    */0.000         */0.192         DP/RF0/clk_gate_REGISTERS_reg[22]/latch/D    1
CLK(R)->CLK(R)	0.550    */0.000         */0.193         DP/RF0/clk_gate_REGISTERS_reg[21]/latch/D    1
CLK(R)->CLK(R)	0.550    */0.000         */0.193         DP/RF0/clk_gate_REGISTERS_reg[20]/latch/D    1
CLK(R)->CLK(R)	0.549    */0.000         */0.192         DP/RF0/clk_gate_REGISTERS_reg[19]/latch/D    1
CLK(R)->CLK(R)	0.551    */0.000         */0.194         DP/RF0/clk_gate_REGISTERS_reg[18]/latch/D    1
CLK(R)->CLK(R)	0.549    */0.000         */0.192         DP/RF0/clk_gate_REGISTERS_reg[17]/latch/D    1
CLK(R)->CLK(R)	0.549    */0.000         */0.192         DP/RF0/clk_gate_REGISTERS_reg[16]/latch/D    1
CLK(R)->CLK(R)	0.549    */0.000         */0.192         DP/RF0/clk_gate_REGISTERS_reg[15]/latch/D    1
CLK(R)->CLK(R)	0.549    */0.000         */0.192         DP/RF0/clk_gate_REGISTERS_reg[14]/latch/D    1
CLK(R)->CLK(R)	0.549    */0.000         */0.192         DP/RF0/clk_gate_REGISTERS_reg[13]/latch/D    1
CLK(R)->CLK(R)	0.549    */0.000         */0.192         DP/RF0/clk_gate_REGISTERS_reg[12]/latch/D    1
CLK(R)->CLK(R)	0.548    */0.000         */0.191         DP/RF0/clk_gate_REGISTERS_reg[11]/latch/D    1
CLK(R)->CLK(R)	0.548    */0.000         */0.191         DP/RF0/clk_gate_REGISTERS_reg[10]/latch/D    1
CLK(R)->CLK(R)	0.548    */0.000         */0.191         DP/RF0/clk_gate_REGISTERS_reg[9]/latch/D    1
CLK(R)->CLK(R)	0.549    */0.000         */0.192         DP/RF0/clk_gate_REGISTERS_reg[8]/latch/D    1
CLK(R)->CLK(R)	0.495    */0.000         */0.138         DP/RegNPC1/clk_gate_DOUT_reg/latch/D    1
@(R)->CLK(R)	0.513    */0.000         */0.156         DP/RegNPC/clk_gate_DOUT_reg/latch/D    1
@(R)->CLK(R)	0.556    */0.000         */0.199         DP/FFDBRANCH/clk_gate_Q_reg/latch/D    1
CLK(R)->CLK(R)	0.513    */0.000         */0.156         DP/RegRD1/clk_gate_DOUT_reg/latch/D    1
CLK(R)->CLK(R)	0.550    */0.000         */0.193         DP/RF0/clk_gate_REGISTERS_reg[31]/latch/D    1
CLK(R)->CLK(R)	0.550    */0.000         */0.193         DP/RF0/clk_gate_REGISTERS_reg[30]/latch/D    1
CLK(R)->CLK(R)	0.550    */0.000         */0.193         DP/RF0/clk_gate_REGISTERS_reg[29]/latch/D    1
CLK(R)->CLK(R)	0.551    */0.000         */0.194         DP/RF0/clk_gate_REGISTERS_reg[28]/latch/D    1
CLK(R)->CLK(R)	0.551    */0.000         */0.194         DP/RF0/clk_gate_REGISTERS_reg[7]/latch/D    1
CLK(R)->CLK(R)	0.552    */0.000         */0.195         DP/RF0/clk_gate_REGISTERS_reg[6]/latch/D    1
CLK(R)->CLK(R)	0.551    */0.000         */0.194         DP/RF0/clk_gate_REGISTERS_reg[5]/latch/D    1
CLK(R)->CLK(R)	0.552    */0.000         */0.195         DP/RF0/clk_gate_REGISTERS_reg[4]/latch/D    1
@(R)->CLK(R)	0.513    */0.000         */0.156         DP/RegRD2/clk_gate_DOUT_reg/latch/D    1
@(R)->CLK(R)	0.493    */0.000         */0.136         DP/RegME/clk_gate_DOUT_reg/latch/D    1
@(R)->CLK(R)	0.503    */0.000         */0.146         DP/RegALU1/clk_gate_DOUT_reg/latch/D    1
@(R)->CLK(R)	0.437    */0.000         */0.080         DP/RegNPC2/clk_gate_DOUT_reg/latch/D    1
@(R)->CLK(R)	0.555    */0.000         */0.198         DP/RegA1/clk_gate_DOUT_reg/latch/D    1
CLK(R)->CLK(R)	0.540    */0.000         */0.183         DP/RegIMM/clk_gate_DOUT_reg/latch/D    1
@(R)->CLK(R)	0.519    */0.000         */0.162         DP/RegB/clk_gate_DOUT_reg/latch/D    1
@(R)->CLK(R)	0.548    */0.000         */0.191         DP/RegA/clk_gate_DOUT_reg/latch/D    1
CLK(R)->CLK(R)	0.552    */0.000         */0.195         DP/RF0/clk_gate_REGISTERS_reg[3]/latch/D    1
CLK(R)->CLK(R)	0.551    */0.000         */0.194         DP/RF0/clk_gate_REGISTERS_reg[2]/latch/D    1
@(R)->CLK(R)	0.495    */0.000         */0.138         DP/RegLMD/clk_gate_DOUT_reg/latch/D    1
@(R)->CLK(R)	0.514    */0.000         */0.157         DP/RegALU2/clk_gate_DOUT_reg/latch/D    1
CLK(R)->CLK(R)	0.552    */0.000         */0.195         DP/RF0/clk_gate_REGISTERS_reg[1]/latch/D    1
@(R)->CLK(R)	0.557    */0.000         */0.200         DP/FFDJL2/clk_gate_Q_reg/latch/D    1
@(R)->CLK(R)	0.513    */0.000         */0.156         DP/RegRD3/clk_gate_DOUT_reg/latch/D    1
CLK(R)->CLK(R)	0.551    */0.000         */0.194         DP/RF0/clk_gate_REGISTERS_reg[0]/latch/D    1
@(R)->CLK(R)	0.495    */0.000         */0.138         DP/RegNPC3/clk_gate_DOUT_reg/latch/D    1
@(R)->CLK(R)	0.679    0.025/*         0.035/*         PC/DOUT_reg[27]/D    1
@(R)->CLK(R)	0.679    0.025/*         0.035/*         DP/RegNPC/DOUT_reg[27]/D    1
@(R)->CLK(R)	0.678    0.040/*         0.036/*         PC/DOUT_reg[30]/D    1
@(R)->CLK(R)	0.678    0.040/*         0.036/*         DP/RegNPC/DOUT_reg[30]/D    1
@(R)->CLK(R)	0.680    0.047/*         0.034/*         CU/aluOpcode1_reg[4]/D    1
@(R)->CLK(R)	0.680    0.049/*         0.034/*         CU/aluOpcode1_reg[0]/D    1
CLK(R)->CLK(R)	0.682    0.051/*         0.032/*         DP/RF0/REGISTERS_reg[8][17]/D    1
CLK(R)->CLK(R)	0.682    0.051/*         0.032/*         DP/RF0/REGISTERS_reg[7][17]/D    1
CLK(R)->CLK(R)	0.682    0.051/*         0.032/*         DP/RF0/REGISTERS_reg[23][17]/D    1
CLK(R)->CLK(R)	0.682    0.051/*         0.032/*         DP/RF0/REGISTERS_reg[9][17]/D    1
CLK(R)->CLK(R)	0.682    0.051/*         0.032/*         DP/RF0/REGISTERS_reg[20][17]/D    1
CLK(R)->CLK(R)	0.682    0.052/*         0.032/*         DP/RF0/REGISTERS_reg[19][17]/D    1
CLK(R)->CLK(R)	0.682    0.052/*         0.032/*         DP/RF0/REGISTERS_reg[1][17]/D    1
CLK(R)->CLK(R)	0.682    0.052/*         0.032/*         DP/RF0/REGISTERS_reg[26][17]/D    1
CLK(R)->CLK(R)	0.682    0.052/*         0.032/*         DP/RF0/REGISTERS_reg[12][17]/D    1
CLK(R)->CLK(R)	0.682    0.052/*         0.032/*         DP/RF0/REGISTERS_reg[11][17]/D    1
CLK(R)->CLK(R)	0.682    0.052/*         0.032/*         DP/RF0/REGISTERS_reg[28][17]/D    1
CLK(R)->CLK(R)	0.682    0.052/*         0.032/*         DP/RF0/REGISTERS_reg[27][17]/D    1
CLK(R)->CLK(R)	0.682    0.053/*         0.032/*         DP/RF0/REGISTERS_reg[22][17]/D    1
CLK(R)->CLK(R)	0.682    0.053/*         0.032/*         DP/RF0/REGISTERS_reg[30][17]/D    1
CLK(R)->CLK(R)	0.682    0.053/*         0.032/*         DP/RF0/REGISTERS_reg[4][17]/D    1
@(R)->CLK(R)	0.682    0.053/*         0.032/*         DP/RegLMD/DOUT_reg[17]/D    1
CLK(R)->CLK(R)	0.682    0.053/*         0.032/*         DP/RF0/REGISTERS_reg[25][17]/D    1
CLK(R)->CLK(R)	0.682    0.053/*         0.032/*         DP/RF0/REGISTERS_reg[3][17]/D    1
CLK(R)->CLK(R)	0.682    0.053/*         0.032/*         DP/RF0/REGISTERS_reg[31][17]/D    1
@(R)->CLK(R)	0.682    0.054/*         0.032/*         DP/RegLMD/DOUT_reg[26]/D    1
CLK(R)->CLK(R)	0.682    0.054/*         0.032/*         DP/RF0/REGISTERS_reg[10][17]/D    1
CLK(R)->CLK(R)	0.682    0.054/*         0.032/*         DP/RF0/REGISTERS_reg[6][17]/D    1
@(R)->CLK(R)	0.682    0.054/*         0.032/*         DP/RegLMD/DOUT_reg[21]/D    1
@(R)->CLK(R)	0.683    0.054/*         0.031/*         DP/RegLMD/DOUT_reg[27]/D    1
CLK(R)->CLK(R)	0.682    0.055/*         0.032/*         DP/RF0/REGISTERS_reg[29][17]/D    1
@(R)->CLK(R)	0.682    0.055/*         0.032/*         DP/RegLMD/DOUT_reg[19]/D    1
@(R)->CLK(R)	0.683    0.055/*         0.031/*         DP/RegLMD/DOUT_reg[18]/D    1
@(R)->CLK(R)	0.683    0.055/*         0.031/*         DP/RegLMD/DOUT_reg[20]/D    1
@(R)->CLK(R)	0.682    0.055/*         0.032/*         DP/RegLMD/DOUT_reg[25]/D    1
@(R)->CLK(R)	0.683    0.055/*         0.031/*         DP/RegLMD/DOUT_reg[22]/D    1
CLK(R)->CLK(R)	0.682    0.055/*         0.032/*         DP/RF0/REGISTERS_reg[14][17]/D    1
CLK(R)->CLK(R)	0.682    0.055/*         0.032/*         DP/RF0/REGISTERS_reg[5][17]/D    1
CLK(R)->CLK(R)	0.682    0.055/*         0.032/*         DP/RF0/REGISTERS_reg[16][17]/D    1
@(R)->CLK(R)	0.683    0.056/*         0.031/*         DP/RegLMD/DOUT_reg[29]/D    1
@(R)->CLK(R)	0.683    0.056/*         0.031/*         DP/RegLMD/DOUT_reg[30]/D    1
@(R)->CLK(R)	0.683    0.056/*         0.031/*         DP/RegLMD/DOUT_reg[28]/D    1
CLK(R)->CLK(R)	0.682    0.056/*         0.032/*         DP/RF0/REGISTERS_reg[24][17]/D    1
CLK(R)->CLK(R)	0.682    0.056/*         0.032/*         DP/RF0/REGISTERS_reg[21][17]/D    1
@(R)->CLK(R)	0.682    0.056/*         0.032/*         DP/RegLMD/DOUT_reg[24]/D    1
@(R)->CLK(R)	0.683    0.057/*         0.031/*         DP/RegLMD/DOUT_reg[31]/D    1
@(R)->CLK(R)	0.683    0.057/*         0.031/*         DP/RegLMD/DOUT_reg[16]/D    1
@(R)->CLK(R)	0.682    0.057/*         0.032/*         DP/RegLMD/DOUT_reg[23]/D    1
CLK(R)->CLK(R)	0.682    0.068/*         0.032/*         DP/RF0/REGISTERS_reg[11][19]/D    1
CLK(R)->CLK(R)	0.682    0.068/*         0.032/*         DP/RF0/REGISTERS_reg[6][19]/D    1
CLK(R)->CLK(R)	0.682    0.068/*         0.032/*         DP/RF0/REGISTERS_reg[0][19]/D    1
CLK(R)->CLK(R)	0.682    0.068/*         0.032/*         DP/RF0/REGISTERS_reg[5][19]/D    1
CLK(R)->CLK(R)	0.682    0.068/*         0.032/*         DP/RF0/REGISTERS_reg[30][19]/D    1
CLK(R)->CLK(R)	0.682    0.068/*         0.032/*         DP/RF0/REGISTERS_reg[17][19]/D    1
CLK(R)->CLK(R)	0.682    0.068/*         0.032/*         DP/RF0/REGISTERS_reg[28][19]/D    1
CLK(R)->CLK(R)	0.682    0.068/*         0.032/*         DP/RF0/REGISTERS_reg[12][19]/D    1
CLK(R)->CLK(R)	0.682    0.068/*         0.032/*         DP/RF0/REGISTERS_reg[21][19]/D    1
CLK(R)->CLK(R)	0.679    0.069/*         0.035/*         DP/FFDBRANCH/Q_reg/D    1
CLK(R)->CLK(R)	0.682    0.069/*         0.032/*         DP/RF0/REGISTERS_reg[3][19]/D    1
CLK(R)->CLK(R)	0.682    0.069/*         0.032/*         DP/RF0/REGISTERS_reg[9][19]/D    1
CLK(R)->CLK(R)	0.682    0.069/*         0.032/*         DP/RF0/REGISTERS_reg[4][19]/D    1
CLK(R)->CLK(R)	0.682    0.069/*         0.032/*         DP/RF0/REGISTERS_reg[18][19]/D    1
CLK(R)->CLK(R)	0.682    0.069/*         0.032/*         DP/RF0/REGISTERS_reg[16][19]/D    1
CLK(R)->CLK(R)	0.682    0.069/*         0.032/*         DP/RF0/REGISTERS_reg[31][19]/D    1
CLK(R)->CLK(R)	0.682    0.069/*         0.032/*         DP/RF0/REGISTERS_reg[14][19]/D    1
CLK(R)->CLK(R)	0.682    0.069/*         0.032/*         DP/RF0/REGISTERS_reg[15][19]/D    1
CLK(R)->CLK(R)	0.682    0.069/*         0.032/*         DP/RF0/REGISTERS_reg[22][19]/D    1
CLK(R)->CLK(R)	0.682    0.070/*         0.032/*         DP/RF0/REGISTERS_reg[23][19]/D    1
CLK(R)->CLK(R)	0.682    0.070/*         0.032/*         DP/RF0/REGISTERS_reg[8][19]/D    1
CLK(R)->CLK(R)	0.682    0.071/*         0.032/*         DP/RF0/REGISTERS_reg[29][19]/D    1
CLK(R)->CLK(R)	0.682    0.071/*         0.032/*         DP/RF0/REGISTERS_reg[7][19]/D    1
CLK(R)->CLK(R)	0.682    0.071/*         0.032/*         DP/RF0/REGISTERS_reg[20][19]/D    1
CLK(R)->CLK(R)	0.682    0.072/*         0.032/*         DP/RF0/REGISTERS_reg[26][19]/D    1
CLK(R)->CLK(R)	0.682    0.072/*         0.032/*         DP/RF0/REGISTERS_reg[19][19]/D    1
CLK(R)->CLK(R)	0.682    0.072/*         0.032/*         DP/RF0/REGISTERS_reg[27][19]/D    1
CLK(R)->CLK(R)	0.682    0.073/*         0.032/*         DP/RF0/REGISTERS_reg[24][19]/D    1
CLK(R)->CLK(R)	0.682    0.073/*         0.032/*         DP/RF0/REGISTERS_reg[2][19]/D    1
@(R)->CLK(R)	0.673    */0.074         */0.041         DP/RegA1/DOUT_reg[6]/D    1
@(R)->CLK(R)	0.683    0.075/*         0.031/*         CU/aluOpcode1_reg[1]/D    1
@(R)->CLK(R)	0.667    */0.078         */0.047         DP/RegA1/DOUT_reg[25]/D    1
@(R)->CLK(R)	0.668    */0.078         */0.046         DP/RegA1/DOUT_reg[27]/D    1
@(R)->CLK(R)	0.668    */0.080         */0.046         DP/RegA1/DOUT_reg[26]/D    1
@(R)->CLK(R)	0.668    */0.080         */0.046         DP/RegA1/DOUT_reg[18]/D    1
@(R)->CLK(R)	0.673    */0.081         */0.041         DP/RegA1/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.668    */0.081         */0.046         DP/RegA1/DOUT_reg[22]/D    1
@(R)->CLK(R)	0.668    */0.081         */0.046         DP/RegA1/DOUT_reg[17]/D    1
@(R)->CLK(R)	0.668    */0.082         */0.046         DP/RegA1/DOUT_reg[12]/D    1
@(R)->CLK(R)	0.668    */0.082         */0.046         DP/RegA1/DOUT_reg[28]/D    1
@(R)->CLK(R)	0.669    */0.082         */0.045         DP/RegA1/DOUT_reg[20]/D    1
@(R)->CLK(R)	0.668    */0.082         */0.046         DP/RegA1/DOUT_reg[3]/D    1
@(R)->CLK(R)	0.668    */0.082         */0.046         DP/RegA1/DOUT_reg[19]/D    1
@(R)->CLK(R)	0.668    */0.082         */0.046         DP/RegA1/DOUT_reg[16]/D    1
@(R)->CLK(R)	0.668    */0.082         */0.046         DP/RegA1/DOUT_reg[24]/D    1
@(R)->CLK(R)	0.668    */0.082         */0.046         DP/RegA1/DOUT_reg[8]/D    1
@(R)->CLK(R)	0.668    */0.082         */0.046         DP/RegA1/DOUT_reg[4]/D    1
@(R)->CLK(R)	0.668    */0.083         */0.046         DP/RegA1/DOUT_reg[30]/D    1
@(R)->CLK(R)	0.668    */0.083         */0.046         DP/RegA1/DOUT_reg[5]/D    1
@(R)->CLK(R)	0.668    */0.083         */0.046         DP/RegA1/DOUT_reg[29]/D    1
@(R)->CLK(R)	0.668    */0.083         */0.046         DP/RegA1/DOUT_reg[1]/D    1
@(R)->CLK(R)	0.668    */0.083         */0.046         DP/RegA1/DOUT_reg[9]/D    1
@(R)->CLK(R)	0.669    */0.083         */0.045         DP/RegA1/DOUT_reg[21]/D    1
@(R)->CLK(R)	0.668    */0.084         */0.046         DP/RegA1/DOUT_reg[11]/D    1
@(R)->CLK(R)	0.668    */0.084         */0.046         DP/RegA1/DOUT_reg[10]/D    1
@(R)->CLK(R)	0.668    */0.084         */0.046         DP/RegA1/DOUT_reg[31]/D    1
@(R)->CLK(R)	0.679    0.084/*         0.035/*         PC/DOUT_reg[17]/D    1
@(R)->CLK(R)	0.679    0.084/*         0.035/*         DP/RegNPC/DOUT_reg[17]/D    1
@(R)->CLK(R)	0.669    */0.085         */0.045         DP/RegA1/DOUT_reg[15]/D    1
@(R)->CLK(R)	0.679    0.085/*         0.035/*         DP/RegNPC/DOUT_reg[11]/D    1
@(R)->CLK(R)	0.679    0.085/*         0.035/*         PC/DOUT_reg[11]/D    1
@(R)->CLK(R)	0.679    0.085/*         0.035/*         DP/RegNPC/DOUT_reg[9]/D    1
@(R)->CLK(R)	0.679    0.085/*         0.035/*         PC/DOUT_reg[9]/D    1
@(R)->CLK(R)	0.668    */0.086         */0.046         DP/RegA1/DOUT_reg[0]/D    1
@(R)->CLK(R)	0.669    */0.086         */0.045         DP/RegA1/DOUT_reg[23]/D    1
@(R)->CLK(R)	0.679    0.086/*         0.035/*         PC/DOUT_reg[7]/D    1
@(R)->CLK(R)	0.679    0.086/*         0.035/*         DP/RegNPC/DOUT_reg[7]/D    1
@(R)->CLK(R)	0.679    0.087/*         0.035/*         PC/DOUT_reg[5]/D    1
@(R)->CLK(R)	0.679    0.087/*         0.035/*         DP/RegNPC/DOUT_reg[5]/D    1
@(R)->CLK(R)	0.678    0.087/*         0.036/*         DP/RegNPC/DOUT_reg[25]/D    1
@(R)->CLK(R)	0.678    0.087/*         0.036/*         PC/DOUT_reg[25]/D    1
CLK(R)->CLK(R)	0.682    0.089/*         0.032/*         DP/RF0/REGISTERS_reg[0][16]/D    1
CLK(R)->CLK(R)	0.682    0.089/*         0.032/*         DP/RF0/REGISTERS_reg[12][16]/D    1
CLK(R)->CLK(R)	0.682    0.090/*         0.032/*         DP/RF0/REGISTERS_reg[3][16]/D    1
CLK(R)->CLK(R)	0.682    0.090/*         0.032/*         DP/RF0/REGISTERS_reg[19][16]/D    1
CLK(R)->CLK(R)	0.682    0.090/*         0.032/*         DP/RF0/REGISTERS_reg[21][16]/D    1
CLK(R)->CLK(R)	0.682    0.090/*         0.032/*         DP/RF0/REGISTERS_reg[28][16]/D    1
CLK(R)->CLK(R)	0.682    0.090/*         0.032/*         DP/RF0/REGISTERS_reg[18][16]/D    1
CLK(R)->CLK(R)	0.682    0.090/*         0.032/*         DP/RF0/REGISTERS_reg[6][16]/D    1
CLK(R)->CLK(R)	0.682    0.090/*         0.032/*         DP/RF0/REGISTERS_reg[9][16]/D    1
@(R)->CLK(R)	0.681    0.090/*         0.033/*         DP/RegNPC/DOUT_reg[24]/D    1
@(R)->CLK(R)	0.681    0.090/*         0.033/*         PC/DOUT_reg[24]/D    1
CLK(R)->CLK(R)	0.682    0.090/*         0.032/*         DP/RF0/REGISTERS_reg[5][16]/D    1
CLK(R)->CLK(R)	0.682    0.090/*         0.032/*         DP/RF0/REGISTERS_reg[30][16]/D    1
CLK(R)->CLK(R)	0.682    0.090/*         0.032/*         DP/RF0/REGISTERS_reg[23][16]/D    1
CLK(R)->CLK(R)	0.682    0.090/*         0.032/*         DP/RF0/REGISTERS_reg[16][16]/D    1
CLK(R)->CLK(R)	0.682    0.091/*         0.032/*         DP/RF0/REGISTERS_reg[14][16]/D    1
CLK(R)->CLK(R)	0.682    0.091/*         0.032/*         DP/RF0/REGISTERS_reg[26][16]/D    1
CLK(R)->CLK(R)	0.682    0.091/*         0.032/*         DP/RF0/REGISTERS_reg[27][16]/D    1
@(R)->CLK(R)	0.681    0.091/*         0.033/*         DP/RegNPC/DOUT_reg[18]/D    1
@(R)->CLK(R)	0.681    0.091/*         0.033/*         PC/DOUT_reg[18]/D    1
@(R)->CLK(R)	0.680    0.091/*         0.034/*         DP/RegNPC/DOUT_reg[23]/D    1
@(R)->CLK(R)	0.669    */0.091         */0.045         DP/RegA1/DOUT_reg[14]/D    1
CLK(R)->CLK(R)	0.682    0.091/*         0.032/*         DP/RF0/REGISTERS_reg[22][16]/D    1
@(R)->CLK(R)	0.669    */0.091         */0.045         DP/RegA1/DOUT_reg[7]/D    1
@(R)->CLK(R)	0.679    0.091/*         0.035/*         DP/RegNPC/DOUT_reg[28]/D    1
@(R)->CLK(R)	0.679    0.091/*         0.035/*         PC/DOUT_reg[28]/D    1
CLK(R)->CLK(R)	0.682    0.091/*         0.032/*         DP/RF0/REGISTERS_reg[1][16]/D    1
CLK(R)->CLK(R)	0.682    0.092/*         0.032/*         DP/RF0/REGISTERS_reg[29][16]/D    1
@(R)->CLK(R)	0.681    0.092/*         0.033/*         PC/DOUT_reg[21]/D    1
@(R)->CLK(R)	0.669    */0.092         */0.045         DP/RegA1/DOUT_reg[13]/D    1
CLK(R)->CLK(R)	0.682    0.092/*         0.032/*         DP/RF0/REGISTERS_reg[8][16]/D    1
CLK(R)->CLK(R)	0.682    0.092/*         0.032/*         DP/RF0/REGISTERS_reg[15][16]/D    1
CLK(R)->CLK(R)	0.682    0.092/*         0.032/*         DP/RF0/REGISTERS_reg[20][16]/D    1
CLK(R)->CLK(R)	0.682    0.093/*         0.032/*         DP/RF0/REGISTERS_reg[10][16]/D    1
CLK(R)->CLK(R)	0.682    0.093/*         0.032/*         DP/RF0/REGISTERS_reg[4][16]/D    1
CLK(R)->CLK(R)	0.682    0.093/*         0.032/*         DP/RF0/REGISTERS_reg[31][16]/D    1
CLK(R)->CLK(R)	0.682    0.093/*         0.032/*         DP/RF0/REGISTERS_reg[11][16]/D    1
@(R)->CLK(R)	0.680    0.093/*         0.034/*         DP/RegNPC/DOUT_reg[29]/D    1
@(R)->CLK(R)	0.680    0.093/*         0.034/*         DP/RegNPC/DOUT_reg[19]/D    1
@(R)->CLK(R)	0.681    0.093/*         0.033/*         PC/DOUT_reg[10]/D    1
@(R)->CLK(R)	0.681    0.093/*         0.033/*         DP/RegNPC/DOUT_reg[10]/D    1
CLK(R)->CLK(R)	0.683    0.094/*         0.031/*         DP/RF0/REGISTERS_reg[0][18]/D    1
CLK(R)->CLK(R)	0.683    0.094/*         0.031/*         DP/RF0/REGISTERS_reg[13][18]/D    1
CLK(R)->CLK(R)	0.683    0.095/*         0.031/*         DP/RF0/REGISTERS_reg[20][18]/D    1
@(R)->CLK(R)	0.682    0.095/*         0.032/*         DP/RegNPC/DOUT_reg[22]/D    1
@(R)->CLK(R)	0.681    0.095/*         0.033/*         DP/RegNPC/DOUT_reg[8]/D    1
@(R)->CLK(R)	0.681    0.095/*         0.033/*         PC/DOUT_reg[8]/D    1
CLK(R)->CLK(R)	0.683    0.095/*         0.031/*         DP/RF0/REGISTERS_reg[18][18]/D    1
@(R)->CLK(R)	0.680    0.095/*         0.034/*         DP/RegNPC/DOUT_reg[15]/D    1
CLK(R)->CLK(R)	0.683    0.095/*         0.031/*         DP/RF0/REGISTERS_reg[30][18]/D    1
@(R)->CLK(R)	0.681    0.095/*         0.033/*         DP/RegNPC/DOUT_reg[12]/D    1
@(R)->CLK(R)	0.681    0.095/*         0.033/*         PC/DOUT_reg[12]/D    1
CLK(R)->CLK(R)	0.683    0.095/*         0.031/*         DP/RF0/REGISTERS_reg[11][18]/D    1
CLK(R)->CLK(R)	0.683    0.095/*         0.031/*         DP/RF0/REGISTERS_reg[21][18]/D    1
CLK(R)->CLK(R)	0.683    0.096/*         0.031/*         DP/RF0/REGISTERS_reg[17][18]/D    1
CLK(R)->CLK(R)	0.683    0.096/*         0.031/*         DP/RF0/REGISTERS_reg[6][18]/D    1
CLK(R)->CLK(R)	0.683    0.096/*         0.031/*         DP/RF0/REGISTERS_reg[3][18]/D    1
@(R)->CLK(R)	0.682    0.096/*         0.032/*         DP/RegNPC/DOUT_reg[20]/D    1
CLK(R)->CLK(R)	0.683    0.096/*         0.031/*         DP/RF0/REGISTERS_reg[9][18]/D    1
CLK(R)->CLK(R)	0.683    0.096/*         0.031/*         DP/RF0/REGISTERS_reg[4][18]/D    1
CLK(R)->CLK(R)	0.683    0.096/*         0.031/*         DP/RF0/REGISTERS_reg[16][18]/D    1
CLK(R)->CLK(R)	0.683    0.096/*         0.031/*         DP/RF0/REGISTERS_reg[12][18]/D    1
CLK(R)->CLK(R)	0.683    0.096/*         0.031/*         DP/RF0/REGISTERS_reg[5][18]/D    1
@(R)->CLK(R)	0.680    0.096/*         0.034/*         DP/RegNPC/DOUT_reg[13]/D    1
CLK(R)->CLK(R)	0.683    0.096/*         0.031/*         DP/RF0/REGISTERS_reg[28][18]/D    1
CLK(R)->CLK(R)	0.683    0.096/*         0.031/*         DP/RF0/REGISTERS_reg[14][18]/D    1
@(R)->CLK(R)	0.680    0.096/*         0.034/*         DP/RegNPC/DOUT_reg[3]/D    1
CLK(R)->CLK(R)	0.683    0.096/*         0.031/*         DP/RF0/REGISTERS_reg[31][18]/D    1
@(R)->CLK(R)	0.679    0.096/*         0.035/*         DP/RegNPC/DOUT_reg[0]/D    1
@(R)->CLK(R)	0.679    0.096/*         0.035/*         PC/DOUT_reg[0]/D    1
@(R)->CLK(R)	0.682    0.097/*         0.032/*         DP/RegNPC/DOUT_reg[16]/D    1
CLK(R)->CLK(R)	0.683    0.098/*         0.031/*         DP/RF0/REGISTERS_reg[22][18]/D    1
@(R)->CLK(R)	0.682    0.098/*         0.032/*         DP/RegNPC/DOUT_reg[6]/D    1
CLK(R)->CLK(R)	0.683    0.098/*         0.031/*         DP/RF0/REGISTERS_reg[15][18]/D    1
CLK(R)->CLK(R)	0.683    0.098/*         0.031/*         DP/RF0/REGISTERS_reg[8][18]/D    1
CLK(R)->CLK(R)	0.683    0.098/*         0.031/*         DP/RF0/REGISTERS_reg[23][18]/D    1
CLK(R)->CLK(R)	0.683    0.098/*         0.031/*         DP/RF0/REGISTERS_reg[7][18]/D    1
CLK(F)->CLK(R)	0.714    */0.098         */0.000         DP/FFDJL2/clk_gate_Q_reg/main_gate/A1    1
@(R)->CLK(R)	0.680    0.098/*         0.034/*         DP/RegNPC/DOUT_reg[31]/D    1
@(R)->CLK(R)	0.682    0.099/*         0.032/*         DP/RegNPC/DOUT_reg[26]/D    1
CLK(R)->CLK(R)	0.683    0.099/*         0.031/*         DP/RF0/REGISTERS_reg[29][18]/D    1
CLK(R)->CLK(R)	0.683    0.099/*         0.031/*         DP/RF0/REGISTERS_reg[26][18]/D    1
@(R)->CLK(R)	0.682    0.099/*         0.032/*         DP/RegNPC/DOUT_reg[14]/D    1
CLK(R)->CLK(R)	0.682    0.099/*         0.032/*         DP/RF0/REGISTERS_reg[13][22]/D    1
@(R)->CLK(R)	0.682    0.099/*         0.032/*         DP/RegNPC/DOUT_reg[1]/D    1
@(R)->CLK(R)	0.682    0.099/*         0.032/*         DP/RegNPC/DOUT_reg[4]/D    1
CLK(R)->CLK(R)	0.682    0.099/*         0.032/*         DP/RF0/REGISTERS_reg[28][22]/D    1
CLK(R)->CLK(R)	0.683    0.100/*         0.031/*         DP/RF0/REGISTERS_reg[19][18]/D    1
@(R)->CLK(R)	0.682    0.100/*         0.032/*         DP/RegNPC/DOUT_reg[2]/D    1
CLK(R)->CLK(R)	0.682    0.100/*         0.032/*         DP/RF0/REGISTERS_reg[3][22]/D    1
CLK(R)->CLK(R)	0.682    0.100/*         0.032/*         DP/RF0/REGISTERS_reg[23][22]/D    1
CLK(R)->CLK(R)	0.682    0.100/*         0.032/*         DP/RF0/REGISTERS_reg[26][22]/D    1
CLK(R)->CLK(R)	0.682    0.100/*         0.032/*         DP/RF0/REGISTERS_reg[29][22]/D    1
CLK(R)->CLK(R)	0.682    0.100/*         0.032/*         DP/RF0/REGISTERS_reg[1][22]/D    1
CLK(R)->CLK(R)	0.682    0.100/*         0.032/*         DP/RF0/REGISTERS_reg[24][22]/D    1
CLK(R)->CLK(R)	0.682    0.100/*         0.032/*         DP/RF0/REGISTERS_reg[2][22]/D    1
CLK(R)->CLK(R)	0.682    0.100/*         0.032/*         DP/RF0/REGISTERS_reg[6][22]/D    1
CLK(R)->CLK(R)	0.682    0.100/*         0.032/*         DP/RF0/REGISTERS_reg[19][22]/D    1
CLK(R)->CLK(R)	0.682    0.100/*         0.032/*         DP/RF0/REGISTERS_reg[9][22]/D    1
CLK(R)->CLK(R)	0.682    0.100/*         0.032/*         DP/RF0/REGISTERS_reg[22][22]/D    1
CLK(R)->CLK(R)	0.682    0.100/*         0.032/*         DP/RF0/REGISTERS_reg[14][22]/D    1
CLK(R)->CLK(R)	0.682    0.100/*         0.032/*         DP/RF0/REGISTERS_reg[7][22]/D    1
CLK(R)->CLK(R)	0.682    0.100/*         0.032/*         DP/RF0/REGISTERS_reg[27][22]/D    1
CLK(R)->CLK(R)	0.682    0.100/*         0.032/*         DP/RF0/REGISTERS_reg[0][22]/D    1
CLK(R)->CLK(R)	0.682    0.101/*         0.032/*         DP/RF0/REGISTERS_reg[1][21]/D    1
CLK(R)->CLK(R)	0.682    0.101/*         0.032/*         DP/RF0/REGISTERS_reg[19][21]/D    1
CLK(R)->CLK(R)	0.682    0.101/*         0.032/*         DP/RF0/REGISTERS_reg[31][22]/D    1
CLK(R)->CLK(R)	0.682    0.101/*         0.032/*         DP/RF0/REGISTERS_reg[17][22]/D    1
CLK(R)->CLK(R)	0.682    0.101/*         0.032/*         DP/RF0/REGISTERS_reg[30][21]/D    1
CLK(R)->CLK(R)	0.682    0.101/*         0.032/*         DP/RF0/REGISTERS_reg[5][21]/D    1
CLK(R)->CLK(R)	0.682    0.101/*         0.032/*         DP/RF0/REGISTERS_reg[22][21]/D    1
CLK(R)->CLK(R)	0.682    0.101/*         0.032/*         DP/RF0/REGISTERS_reg[26][21]/D    1
CLK(R)->CLK(R)	0.682    0.101/*         0.032/*         DP/RF0/REGISTERS_reg[28][21]/D    1
CLK(R)->CLK(R)	0.682    0.101/*         0.032/*         DP/RF0/REGISTERS_reg[12][21]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[20][21]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[27][21]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[16][22]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[9][21]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[11][21]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[23][21]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[20][22]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[12][30]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[16][21]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[8][21]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[10][21]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[3][21]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[4][22]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[11][30]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[31][21]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[29][21]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[6][30]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[13][30]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[7][21]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[15][21]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[18][30]/D    1
CLK(R)->CLK(R)	0.682    0.102/*         0.032/*         DP/RF0/REGISTERS_reg[0][30]/D    1
CLK(R)->CLK(R)	0.682    0.103/*         0.032/*         DP/RF0/REGISTERS_reg[5][30]/D    1
CLK(R)->CLK(R)	0.682    0.103/*         0.032/*         DP/RF0/REGISTERS_reg[5][22]/D    1
CLK(R)->CLK(R)	0.682    0.103/*         0.032/*         DP/RF0/REGISTERS_reg[10][22]/D    1
CLK(R)->CLK(R)	0.682    0.103/*         0.032/*         DP/RF0/REGISTERS_reg[12][22]/D    1
CLK(R)->CLK(R)	0.682    0.103/*         0.032/*         DP/RF0/REGISTERS_reg[17][30]/D    1
CLK(R)->CLK(R)	0.682    0.103/*         0.032/*         DP/RF0/REGISTERS_reg[21][30]/D    1
CLK(R)->CLK(R)	0.682    0.103/*         0.032/*         DP/RF0/REGISTERS_reg[3][30]/D    1
CLK(R)->CLK(R)	0.682    0.103/*         0.032/*         DP/RF0/REGISTERS_reg[9][30]/D    1
CLK(R)->CLK(R)	0.682    0.103/*         0.032/*         DP/RF0/REGISTERS_reg[30][30]/D    1
CLK(F)->CLK(R)	0.714    */0.103         */0.000         DP/FFDBRANCH/clk_gate_Q_reg/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.103/*         0.032/*         DP/RF0/REGISTERS_reg[28][30]/D    1
CLK(F)->CLK(R)	0.714    */0.103         */0.000         DP/RegA1/clk_gate_DOUT_reg/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.103/*         0.032/*         DP/RF0/REGISTERS_reg[11][22]/D    1
CLK(R)->CLK(R)	0.682    0.103/*         0.032/*         DP/RF0/REGISTERS_reg[15][22]/D    1
CLK(R)->CLK(R)	0.682    0.103/*         0.032/*         DP/RF0/REGISTERS_reg[14][21]/D    1
CLK(R)->CLK(R)	0.682    0.103/*         0.032/*         DP/RF0/REGISTERS_reg[21][21]/D    1
CLK(R)->CLK(R)	0.682    0.103/*         0.032/*         DP/RF0/REGISTERS_reg[21][22]/D    1
CLK(R)->CLK(R)	0.682    0.103/*         0.032/*         DP/RF0/REGISTERS_reg[15][30]/D    1
CLK(R)->CLK(R)	0.682    0.104/*         0.032/*         DP/RF0/REGISTERS_reg[18][22]/D    1
CLK(R)->CLK(R)	0.682    0.104/*         0.032/*         DP/RF0/REGISTERS_reg[25][30]/D    1
CLK(R)->CLK(R)	0.682    0.104/*         0.032/*         DP/RF0/REGISTERS_reg[4][21]/D    1
CLK(R)->CLK(R)	0.682    0.104/*         0.032/*         DP/RF0/REGISTERS_reg[17][21]/D    1
CLK(R)->CLK(R)	0.682    0.104/*         0.032/*         DP/RF0/REGISTERS_reg[0][21]/D    1
CLK(R)->CLK(R)	0.682    0.104/*         0.032/*         DP/RF0/REGISTERS_reg[13][21]/D    1
CLK(R)->CLK(R)	0.682    0.104/*         0.032/*         DP/RF0/REGISTERS_reg[16][30]/D    1
CLK(R)->CLK(R)	0.682    0.104/*         0.032/*         DP/RF0/REGISTERS_reg[2][21]/D    1
CLK(R)->CLK(R)	0.682    0.104/*         0.032/*         DP/RF0/REGISTERS_reg[25][22]/D    1
CLK(R)->CLK(R)	0.682    0.104/*         0.032/*         DP/RF0/REGISTERS_reg[25][21]/D    1
CLK(R)->CLK(R)	0.682    0.105/*         0.032/*         DP/RF0/REGISTERS_reg[8][22]/D    1
CLK(R)->CLK(R)	0.682    0.105/*         0.032/*         DP/RF0/REGISTERS_reg[6][21]/D    1
CLK(R)->CLK(R)	0.682    0.105/*         0.032/*         DP/RF0/REGISTERS_reg[30][22]/D    1
CLK(R)->CLK(R)	0.682    0.105/*         0.032/*         DP/RF0/REGISTERS_reg[31][30]/D    1
CLK(R)->CLK(R)	0.682    0.105/*         0.032/*         DP/RF0/REGISTERS_reg[18][21]/D    1
CLK(R)->CLK(R)	0.682    0.105/*         0.032/*         DP/RF0/REGISTERS_reg[29][30]/D    1
CLK(R)->CLK(R)	0.682    0.105/*         0.032/*         DP/RF0/REGISTERS_reg[23][30]/D    1
CLK(R)->CLK(R)	0.682    0.106/*         0.032/*         DP/RF0/REGISTERS_reg[24][21]/D    1
CLK(R)->CLK(R)	0.682    0.106/*         0.032/*         DP/RF0/REGISTERS_reg[4][30]/D    1
CLK(R)->CLK(R)	0.682    0.106/*         0.032/*         DP/RF0/REGISTERS_reg[19][30]/D    1
CLK(R)->CLK(R)	0.682    0.106/*         0.032/*         DP/RF0/REGISTERS_reg[8][30]/D    1
CLK(R)->CLK(R)	0.675    */0.106         */0.039         DP/RF0/REGISTERS_reg[4][1]/D    1
CLK(R)->CLK(R)	0.682    0.106/*         0.032/*         DP/RF0/REGISTERS_reg[7][30]/D    1
CLK(R)->CLK(R)	0.682    0.106/*         0.032/*         DP/RF0/REGISTERS_reg[2][30]/D    1
CLK(R)->CLK(R)	0.675    */0.106         */0.039         DP/RF0/REGISTERS_reg[25][1]/D    1
CLK(R)->CLK(R)	0.675    */0.106         */0.039         DP/RF0/REGISTERS_reg[2][1]/D    1
CLK(R)->CLK(R)	0.675    */0.106         */0.039         DP/RF0/REGISTERS_reg[5][1]/D    1
CLK(R)->CLK(R)	0.675    */0.106         */0.039         DP/RF0/REGISTERS_reg[22][1]/D    1
CLK(F)->CLK(R)	0.714    */0.106         */0.000         DP/RF0/clk_gate_REGISTERS_reg[25]/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.107/*         0.032/*         DP/RF0/REGISTERS_reg[24][30]/D    1
CLK(F)->CLK(R)	0.714    */0.107         */0.000         DP/RF0/clk_gate_REGISTERS_reg[4]/main_gate/A1    1
CLK(R)->CLK(R)	0.675    */0.107         */0.039         DP/RF0/REGISTERS_reg[31][1]/D    1
CLK(R)->CLK(R)	0.675    */0.107         */0.039         DP/RF0/REGISTERS_reg[9][1]/D    1
CLK(R)->CLK(R)	0.682    0.107/*         0.032/*         DP/RF0/REGISTERS_reg[1][30]/D    1
CLK(F)->CLK(R)	0.714    */0.107         */0.000         DP/RF0/clk_gate_REGISTERS_reg[1]/main_gate/A1    1
CLK(F)->CLK(R)	0.714    */0.107         */0.000         DP/RF0/clk_gate_REGISTERS_reg[6]/main_gate/A1    1
CLK(R)->CLK(R)	0.675    */0.107         */0.039         DP/RF0/REGISTERS_reg[21][1]/D    1
CLK(R)->CLK(R)	0.682    0.107/*         0.032/*         DP/RF0/REGISTERS_reg[25][29]/D    1
CLK(R)->CLK(R)	0.675    */0.107         */0.039         DP/RF0/REGISTERS_reg[16][1]/D    1
CLK(R)->CLK(R)	0.682    0.107/*         0.032/*         DP/RF0/REGISTERS_reg[1][29]/D    1
CLK(F)->CLK(R)	0.714    */0.107         */0.000         DP/RF0/clk_gate_REGISTERS_reg[24]/main_gate/A1    1
CLK(F)->CLK(R)	0.714    */0.107         */0.000         DP/RF0/clk_gate_REGISTERS_reg[2]/main_gate/A1    1
CLK(F)->CLK(R)	0.714    */0.107         */0.000         DP/RF0/clk_gate_REGISTERS_reg[3]/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.107/*         0.032/*         DP/RF0/REGISTERS_reg[5][29]/D    1
CLK(R)->CLK(R)	0.682    0.107/*         0.032/*         DP/RF0/REGISTERS_reg[30][29]/D    1
CLK(R)->CLK(R)	0.682    0.107/*         0.032/*         DP/RF0/REGISTERS_reg[17][29]/D    1
CLK(R)->CLK(R)	0.675    */0.107         */0.039         DP/RF0/REGISTERS_reg[28][1]/D    1
CLK(R)->CLK(R)	0.682    0.107/*         0.032/*         DP/RF0/REGISTERS_reg[18][29]/D    1
CLK(R)->CLK(R)	0.682    0.107/*         0.032/*         DP/RF0/REGISTERS_reg[16][29]/D    1
CLK(R)->CLK(R)	0.682    0.107/*         0.032/*         DP/RF0/REGISTERS_reg[21][29]/D    1
CLK(R)->CLK(R)	0.682    0.107/*         0.032/*         DP/RF0/REGISTERS_reg[7][29]/D    1
CLK(R)->CLK(R)	0.682    0.107/*         0.032/*         DP/RF0/REGISTERS_reg[14][30]/D    1
CLK(R)->CLK(R)	0.682    0.107/*         0.032/*         DP/RF0/REGISTERS_reg[22][30]/D    1
CLK(F)->CLK(R)	0.714    */0.107         */0.000         DP/RF0/clk_gate_REGISTERS_reg[0]/main_gate/A1    1
CLK(F)->CLK(R)	0.714    */0.107         */0.000         DP/RF0/clk_gate_REGISTERS_reg[31]/main_gate/A1    1
CLK(R)->CLK(R)	0.675    */0.107         */0.039         DP/RF0/REGISTERS_reg[6][1]/D    1
CLK(F)->CLK(R)	0.714    */0.107         */0.000         DP/RF0/clk_gate_REGISTERS_reg[18]/main_gate/A1    1
CLK(F)->CLK(R)	0.714    */0.107         */0.000         DP/RF0/clk_gate_REGISTERS_reg[5]/main_gate/A1    1
CLK(R)->CLK(R)	0.675    */0.107         */0.039         DP/RF0/REGISTERS_reg[0][1]/D    1
CLK(F)->CLK(R)	0.714    */0.107         */0.000         DP/RF0/clk_gate_REGISTERS_reg[7]/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.107/*         0.032/*         DP/RF0/REGISTERS_reg[24][29]/D    1
CLK(R)->CLK(R)	0.675    */0.108         */0.039         DP/RF0/REGISTERS_reg[18][1]/D    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[6][29]/D    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[9][29]/D    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[8][29]/D    1
CLK(F)->CLK(R)	0.714    */0.108         */0.000         DP/RegA/clk_gate_DOUT_reg/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[12][29]/D    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[10][30]/D    1
CLK(F)->CLK(R)	0.714    */0.108         */0.000         DP/RF0/clk_gate_REGISTERS_reg[27]/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[20][30]/D    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[26][30]/D    1
CLK(F)->CLK(R)	0.714    */0.108         */0.000         DP/RF0/clk_gate_REGISTERS_reg[28]/main_gate/A1    1
CLK(F)->CLK(R)	0.714    */0.108         */0.000         DP/RF0/clk_gate_REGISTERS_reg[21]/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[13][29]/D    1
CLK(R)->CLK(R)	0.675    */0.108         */0.039         DP/RF0/REGISTERS_reg[3][1]/D    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[27][30]/D    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[28][29]/D    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[3][24]/D    1
CLK(R)->CLK(R)	0.675    */0.108         */0.039         DP/RF0/REGISTERS_reg[30][1]/D    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[0][24]/D    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[27][24]/D    1
CLK(F)->CLK(R)	0.714    */0.108         */0.000         DP/RF0/clk_gate_REGISTERS_reg[30]/main_gate/A1    1
CLK(F)->CLK(R)	0.714    */0.108         */0.000         DP/RF0/clk_gate_REGISTERS_reg[29]/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[23][24]/D    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[29][24]/D    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[14][24]/D    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[28][24]/D    1
CLK(R)->CLK(R)	0.675    */0.108         */0.039         DP/RF0/REGISTERS_reg[17][1]/D    1
CLK(R)->CLK(R)	0.675    */0.108         */0.039         DP/RF0/REGISTERS_reg[13][1]/D    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[25][24]/D    1
CLK(R)->CLK(R)	0.682    0.108/*         0.032/*         DP/RF0/REGISTERS_reg[20][24]/D    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[11][29]/D    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[24][24]/D    1
CLK(F)->CLK(R)	0.714    */0.109         */0.000         DP/RF0/clk_gate_REGISTERS_reg[20]/main_gate/A1    1
CLK(F)->CLK(R)	0.714    */0.109         */0.000         DP/RF0/clk_gate_REGISTERS_reg[8]/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[1][24]/D    1
CLK(R)->CLK(R)	0.675    */0.109         */0.039         DP/RF0/REGISTERS_reg[12][1]/D    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[16][24]/D    1
CLK(F)->CLK(R)	0.714    */0.109         */0.000         DP/RF0/clk_gate_REGISTERS_reg[26]/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[5][24]/D    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[15][24]/D    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[10][24]/D    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[4][24]/D    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[9][24]/D    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[18][24]/D    1
CLK(F)->CLK(R)	0.714    */0.109         */0.000         DP/RF0/clk_gate_REGISTERS_reg[17]/main_gate/A1    1
CLK(F)->CLK(R)	0.714    */0.109         */0.000         DP/RF0/clk_gate_REGISTERS_reg[14]/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[22][24]/D    1
CLK(F)->CLK(R)	0.714    */0.109         */0.000         DP/RF0/clk_gate_REGISTERS_reg[16]/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[3][29]/D    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[21][24]/D    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[12][24]/D    1
CLK(F)->CLK(R)	0.714    */0.109         */0.000         DP/RF0/clk_gate_REGISTERS_reg[19]/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[6][24]/D    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[30][24]/D    1
CLK(R)->CLK(R)	0.675    */0.109         */0.039         DP/RF0/REGISTERS_reg[24][1]/D    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[11][24]/D    1
CLK(F)->CLK(R)	0.714    */0.109         */0.000         DP/RF0/clk_gate_REGISTERS_reg[13]/main_gate/A1    1
CLK(F)->CLK(R)	0.714    */0.109         */0.000         DP/RF0/clk_gate_REGISTERS_reg[15]/main_gate/A1    1
CLK(F)->CLK(R)	0.714    */0.109         */0.000         DP/RF0/clk_gate_REGISTERS_reg[10]/main_gate/A1    1
CLK(F)->CLK(R)	0.714    */0.109         */0.000         DP/RF0/clk_gate_REGISTERS_reg[11]/main_gate/A1    1
CLK(R)->CLK(R)	0.675    */0.109         */0.039         DP/RF0/REGISTERS_reg[20][1]/D    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[19][24]/D    1
CLK(R)->CLK(R)	0.682    0.109/*         0.032/*         DP/RF0/REGISTERS_reg[15][29]/D    1
CLK(F)->CLK(R)	0.714    */0.109         */0.000         DP/RF0/clk_gate_REGISTERS_reg[22]/main_gate/A1    1
CLK(F)->CLK(R)	0.714    */0.110         */0.000         DP/RF0/clk_gate_REGISTERS_reg[9]/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.110/*         0.032/*         DP/RF0/REGISTERS_reg[13][24]/D    1
CLK(R)->CLK(R)	0.682    0.110/*         0.032/*         DP/RF0/REGISTERS_reg[0][29]/D    1
CLK(R)->CLK(R)	0.682    0.110/*         0.032/*         DP/RF0/REGISTERS_reg[7][24]/D    1
CLK(F)->CLK(R)	0.714    */0.110         */0.000         DP/RF0/clk_gate_REGISTERS_reg[23]/main_gate/A1    1
CLK(F)->CLK(R)	0.714    */0.110         */0.000         DP/RF0/clk_gate_REGISTERS_reg[12]/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.110/*         0.032/*         DP/RF0/REGISTERS_reg[2][24]/D    1
CLK(R)->CLK(R)	0.682    0.110/*         0.032/*         DP/RF0/REGISTERS_reg[26][24]/D    1
CLK(R)->CLK(R)	0.682    0.110/*         0.032/*         DP/RF0/REGISTERS_reg[8][24]/D    1
CLK(R)->CLK(R)	0.682    0.110/*         0.032/*         DP/RF0/REGISTERS_reg[31][24]/D    1
CLK(R)->CLK(R)	0.682    0.111/*         0.032/*         DP/RF0/REGISTERS_reg[23][29]/D    1
CLK(R)->CLK(R)	0.682    0.111/*         0.032/*         DP/RF0/REGISTERS_reg[31][29]/D    1
CLK(R)->CLK(R)	0.682    0.111/*         0.032/*         DP/RF0/REGISTERS_reg[27][29]/D    1
CLK(R)->CLK(R)	0.682    0.111/*         0.032/*         DP/RF0/REGISTERS_reg[20][29]/D    1
CLK(R)->CLK(R)	0.682    0.111/*         0.032/*         DP/RF0/REGISTERS_reg[19][29]/D    1
CLK(R)->CLK(R)	0.682    0.111/*         0.032/*         DP/RF0/REGISTERS_reg[4][29]/D    1
CLK(R)->CLK(R)	0.682    0.111/*         0.032/*         DP/RF0/REGISTERS_reg[2][29]/D    1
CLK(R)->CLK(R)	0.682    0.112/*         0.032/*         DP/RF0/REGISTERS_reg[22][29]/D    1
CLK(R)->CLK(R)	0.682    0.112/*         0.032/*         DP/RF0/REGISTERS_reg[14][29]/D    1
CLK(R)->CLK(R)	0.682    0.112/*         0.032/*         DP/RF0/REGISTERS_reg[29][29]/D    1
CLK(R)->CLK(R)	0.682    0.112/*         0.032/*         DP/RF0/REGISTERS_reg[26][29]/D    1
CLK(R)->CLK(R)	0.682    0.113/*         0.032/*         DP/RF0/REGISTERS_reg[10][29]/D    1
CLK(R)->CLK(R)	0.682    0.114/*         0.032/*         DP/RF0/REGISTERS_reg[22][26]/D    1
CLK(R)->CLK(R)	0.683    0.115/*         0.031/*         DP/RF0/REGISTERS_reg[6][26]/D    1
CLK(F)->CLK(R)	0.714    */0.115         */0.000         DP/RegIMM/clk_gate_DOUT_reg/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.115/*         0.032/*         DP/RF0/REGISTERS_reg[17][26]/D    1
CLK(R)->CLK(R)	0.683    0.115/*         0.031/*         DP/RF0/REGISTERS_reg[18][26]/D    1
CLK(R)->CLK(R)	0.682    0.115/*         0.032/*         DP/RF0/REGISTERS_reg[4][26]/D    1
CLK(R)->CLK(R)	0.682    0.115/*         0.032/*         DP/RF0/REGISTERS_reg[3][26]/D    1
CLK(R)->CLK(R)	0.682    0.115/*         0.032/*         DP/RF0/REGISTERS_reg[7][26]/D    1
CLK(R)->CLK(R)	0.682    0.115/*         0.032/*         DP/RF0/REGISTERS_reg[15][26]/D    1
CLK(R)->CLK(R)	0.682    0.115/*         0.032/*         DP/RF0/REGISTERS_reg[9][26]/D    1
CLK(R)->CLK(R)	0.682    0.115/*         0.032/*         DP/RF0/REGISTERS_reg[21][26]/D    1
CLK(R)->CLK(R)	0.682    0.116/*         0.032/*         DP/RF0/REGISTERS_reg[12][26]/D    1
CLK(R)->CLK(R)	0.682    0.116/*         0.032/*         DP/RF0/REGISTERS_reg[28][26]/D    1
CLK(R)->CLK(R)	0.682    0.116/*         0.032/*         DP/RF0/REGISTERS_reg[16][26]/D    1
CLK(R)->CLK(R)	0.682    0.116/*         0.032/*         DP/RF0/REGISTERS_reg[11][26]/D    1
CLK(R)->CLK(R)	0.683    0.116/*         0.031/*         DP/RF0/REGISTERS_reg[23][26]/D    1
CLK(R)->CLK(R)	0.682    0.116/*         0.032/*         DP/RF0/REGISTERS_reg[31][26]/D    1
CLK(R)->CLK(R)	0.682    0.116/*         0.032/*         DP/RF0/REGISTERS_reg[14][26]/D    1
CLK(R)->CLK(R)	0.682    0.116/*         0.032/*         DP/RF0/REGISTERS_reg[29][26]/D    1
CLK(R)->CLK(R)	0.682    0.117/*         0.032/*         DP/RF0/REGISTERS_reg[5][26]/D    1
CLK(R)->CLK(R)	0.683    0.117/*         0.031/*         DP/RF0/REGISTERS_reg[8][26]/D    1
@(R)->CLK(R)	0.673    0.117/*         0.041/*         CU/aluOpcode1_reg[3]/D    1
CLK(R)->CLK(R)	0.683    0.118/*         0.031/*         DP/RF0/REGISTERS_reg[26][26]/D    1
CLK(R)->CLK(R)	0.683    0.118/*         0.031/*         DP/RF0/REGISTERS_reg[27][26]/D    1
CLK(R)->CLK(R)	0.683    0.118/*         0.031/*         DP/RF0/REGISTERS_reg[19][26]/D    1
CLK(R)->CLK(R)	0.683    0.118/*         0.031/*         DP/RF0/REGISTERS_reg[20][26]/D    1
CLK(R)->CLK(R)	0.683    0.118/*         0.031/*         DP/RF0/REGISTERS_reg[2][26]/D    1
CLK(R)->CLK(R)	0.683    0.118/*         0.031/*         DP/RF0/REGISTERS_reg[25][26]/D    1
CLK(R)->CLK(R)	0.683    0.119/*         0.031/*         DP/RF0/REGISTERS_reg[13][26]/D    1
CLK(R)->CLK(R)	0.683    0.119/*         0.031/*         DP/RF0/REGISTERS_reg[1][26]/D    1
CLK(R)->CLK(R)	0.683    0.119/*         0.031/*         DP/RF0/REGISTERS_reg[10][26]/D    1
CLK(R)->CLK(R)	0.683    0.120/*         0.031/*         DP/RF0/REGISTERS_reg[24][26]/D    1
@(R)->CLK(R)	0.680    0.123/*         0.034/*         DP/RegRD1/DOUT_reg[3]/D    1
@(R)->CLK(R)	0.680    0.125/*         0.034/*         DP/RegRD1/DOUT_reg[0]/D    1
@(R)->CLK(R)	0.680    0.126/*         0.034/*         DP/RegRD1/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.680    0.126/*         0.034/*         DP/RegRD1/DOUT_reg[4]/D    1
CLK(R)->CLK(R)	0.674    */0.127         */0.040         DP/RF0/REGISTERS_reg[31][5]/D    1
@(R)->CLK(R)	0.680    0.127/*         0.034/*         DP/RegRD1/DOUT_reg[1]/D    1
CLK(R)->CLK(R)	0.674    */0.128         */0.040         DP/RF0/REGISTERS_reg[0][5]/D    1
CLK(R)->CLK(R)	0.675    */0.129         */0.039         DP/RF0/REGISTERS_reg[10][5]/D    1
CLK(R)->CLK(R)	0.675    */0.129         */0.039         DP/RF0/REGISTERS_reg[20][5]/D    1
CLK(R)->CLK(R)	0.675    */0.129         */0.039         DP/RF0/REGISTERS_reg[21][5]/D    1
CLK(R)->CLK(R)	0.674    */0.129         */0.040         DP/RF0/REGISTERS_reg[14][5]/D    1
CLK(R)->CLK(R)	0.675    */0.129         */0.039         DP/RF0/REGISTERS_reg[24][5]/D    1
CLK(R)->CLK(R)	0.675    */0.129         */0.039         DP/RF0/REGISTERS_reg[15][5]/D    1
CLK(R)->CLK(R)	0.675    */0.129         */0.039         DP/RF0/REGISTERS_reg[9][5]/D    1
CLK(R)->CLK(R)	0.675    */0.129         */0.039         DP/RF0/REGISTERS_reg[3][5]/D    1
CLK(R)->CLK(R)	0.675    */0.129         */0.039         DP/RF0/REGISTERS_reg[13][5]/D    1
CLK(R)->CLK(R)	0.675    */0.129         */0.039         DP/RF0/REGISTERS_reg[26][5]/D    1
CLK(R)->CLK(R)	0.675    */0.129         */0.039         DP/RF0/REGISTERS_reg[1][5]/D    1
CLK(R)->CLK(R)	0.675    */0.129         */0.039         DP/RF0/REGISTERS_reg[2][5]/D    1
CLK(R)->CLK(R)	0.675    */0.130         */0.039         DP/RF0/REGISTERS_reg[29][5]/D    1
@(R)->CLK(R)	0.680    0.130/*         0.034/*         CU/aluOpcode1_reg[2]/D    1
CLK(R)->CLK(R)	0.675    */0.130         */0.039         DP/RF0/REGISTERS_reg[27][5]/D    1
CLK(R)->CLK(R)	0.675    */0.130         */0.039         DP/RF0/REGISTERS_reg[7][5]/D    1
CLK(R)->CLK(R)	0.675    */0.130         */0.039         DP/RF0/REGISTERS_reg[23][5]/D    1
CLK(R)->CLK(R)	0.675    */0.130         */0.039         DP/RF0/REGISTERS_reg[6][5]/D    1
CLK(R)->CLK(R)	0.675    */0.130         */0.039         DP/RF0/REGISTERS_reg[22][5]/D    1
@(R)->CLK(R)	0.679    0.131/*         0.035/*         DP/RegLMD/DOUT_reg[11]/D    1
@(R)->CLK(R)	0.679    0.131/*         0.035/*         DP/RegLMD/DOUT_reg[12]/D    1
@(R)->CLK(R)	0.679    0.131/*         0.035/*         DP/RegLMD/DOUT_reg[13]/D    1
@(R)->CLK(R)	0.679    0.131/*         0.035/*         DP/RegLMD/DOUT_reg[14]/D    1
@(R)->CLK(R)	0.679    0.131/*         0.035/*         DP/RegLMD/DOUT_reg[9]/D    1
@(R)->CLK(R)	0.674    */0.131         */0.040         DP/RegLMD/DOUT_reg[7]/D    1
@(R)->CLK(R)	0.679    0.131/*         0.035/*         DP/RegLMD/DOUT_reg[10]/D    1
@(R)->CLK(R)	0.679    0.131/*         0.035/*         DP/RegLMD/DOUT_reg[8]/D    1
CLK(R)->CLK(R)	0.675    */0.131         */0.039         DP/RF0/REGISTERS_reg[4][5]/D    1
CLK(R)->CLK(R)	0.675    */0.131         */0.039         DP/RF0/REGISTERS_reg[5][5]/D    1
@(R)->CLK(R)	0.679    0.131/*         0.035/*         DP/RegLMD/DOUT_reg[15]/D    1
CLK(R)->CLK(R)	0.674    */0.132         */0.040         DP/RF0/REGISTERS_reg[25][5]/D    1
@(R)->CLK(R)	0.675    */0.132         */0.039         DP/RegLMD/DOUT_reg[3]/D    1
CLK(R)->CLK(R)	0.675    */0.133         */0.039         DP/RF0/REGISTERS_reg[19][5]/D    1
CLK(R)->CLK(R)	0.675    */0.133         */0.039         DP/RF0/REGISTERS_reg[12][5]/D    1
CLK(R)->CLK(R)	0.675    */0.133         */0.039         DP/RF0/REGISTERS_reg[11][5]/D    1
CLK(R)->CLK(R)	0.675    */0.133         */0.039         DP/RF0/REGISTERS_reg[30][5]/D    1
@(R)->CLK(R)	0.675    */0.133         */0.039         DP/RegLMD/DOUT_reg[5]/D    1
CLK(R)->CLK(R)	0.675    */0.133         */0.039         DP/RF0/REGISTERS_reg[28][5]/D    1
CLK(R)->CLK(R)	0.675    */0.133         */0.039         DP/RF0/REGISTERS_reg[18][5]/D    1
@(R)->CLK(R)	0.675    */0.133         */0.039         DP/RegLMD/DOUT_reg[2]/D    1
CLK(R)->CLK(R)	0.675    */0.134         */0.039         DP/RF0/REGISTERS_reg[16][5]/D    1
CLK(R)->CLK(R)	0.675    */0.134         */0.039         DP/RF0/REGISTERS_reg[8][5]/D    1
@(R)->CLK(R)	0.675    */0.134         */0.039         DP/RegLMD/DOUT_reg[1]/D    1
@(R)->CLK(R)	0.675    */0.134         */0.039         DP/RegLMD/DOUT_reg[4]/D    1
@(R)->CLK(R)	0.680    0.134/*         0.034/*         DP/RegFB/DOUT_reg[1]/D    1
@(R)->CLK(R)	0.675    */0.134         */0.039         DP/RegLMD/DOUT_reg[0]/D    1
CLK(R)->CLK(R)	0.675    */0.134         */0.039         DP/RF0/REGISTERS_reg[17][5]/D    1
@(R)->CLK(R)	0.675    */0.134         */0.039         DP/RegLMD/DOUT_reg[6]/D    1
@(R)->CLK(R)	0.676    0.137/*         0.038/*         CU/cw1_reg[9]/D    1
CLK(F)->CLK(R)	0.714    */0.137         */0.000         DP/RegB/clk_gate_DOUT_reg/main_gate/A1    1
CLK(F)->CLK(R)	0.714    */0.138         */0.000         DP/RegRD3/clk_gate_DOUT_reg/main_gate/A1    1
CLK(F)->CLK(R)	0.714    */0.139         */0.000         DP/RegNPC/clk_gate_DOUT_reg/main_gate/A1    1
@(R)->CLK(R)	0.682    0.141/*         0.032/*         DP/RegIMM/DOUT_reg[5]/D    1
@(R)->CLK(R)	0.668    */0.141         */0.046         DP/RegIMM/DOUT_reg[14]/D    1
CLK(R)->CLK(R)	0.682    0.141/*         0.032/*         DP/RF0/REGISTERS_reg[8][12]/D    1
CLK(F)->CLK(R)	0.714    */0.141         */0.000         DP/RegRD2/clk_gate_DOUT_reg/main_gate/A1    1
CLK(R)->CLK(R)	0.683    0.142/*         0.031/*         DP/RF0/REGISTERS_reg[4][12]/D    1
CLK(R)->CLK(R)	0.682    0.142/*         0.032/*         DP/RF0/REGISTERS_reg[12][12]/D    1
CLK(R)->CLK(R)	0.682    0.142/*         0.032/*         DP/RF0/REGISTERS_reg[16][12]/D    1
CLK(R)->CLK(R)	0.682    0.142/*         0.032/*         DP/RF0/REGISTERS_reg[11][12]/D    1
CLK(R)->CLK(R)	0.683    0.142/*         0.031/*         DP/RF0/REGISTERS_reg[5][12]/D    1
CLK(R)->CLK(R)	0.683    0.142/*         0.031/*         DP/RF0/REGISTERS_reg[23][12]/D    1
CLK(R)->CLK(R)	0.683    0.143/*         0.031/*         DP/RF0/REGISTERS_reg[2][12]/D    1
@(R)->CLK(R)	0.681    0.143/*         0.033/*         DP/RegIMM/DOUT_reg[4]/D    1
CLK(R)->CLK(R)	0.682    0.143/*         0.032/*         DP/RF0/REGISTERS_reg[13][12]/D    1
CLK(F)->CLK(R)	0.714    */0.143         */0.000         DP/RegALU2/clk_gate_DOUT_reg/main_gate/A1    1
CLK(R)->CLK(R)	0.683    0.143/*         0.031/*         DP/RF0/REGISTERS_reg[27][12]/D    1
CLK(R)->CLK(R)	0.682    0.143/*         0.032/*         DP/RF0/REGISTERS_reg[10][12]/D    1
@(R)->CLK(R)	0.669    */0.144         */0.045         DP/RegIMM/DOUT_reg[11]/D    1
CLK(R)->CLK(R)	0.683    0.144/*         0.031/*         DP/RF0/REGISTERS_reg[7][12]/D    1
CLK(R)->CLK(R)	0.683    0.144/*         0.031/*         DP/RF0/REGISTERS_reg[29][12]/D    1
CLK(R)->CLK(R)	0.683    0.144/*         0.031/*         DP/RF0/REGISTERS_reg[6][12]/D    1
CLK(R)->CLK(R)	0.683    0.144/*         0.031/*         DP/RF0/REGISTERS_reg[24][12]/D    1
CLK(R)->CLK(R)	0.682    0.145/*         0.032/*         DP/RF0/REGISTERS_reg[9][12]/D    1
CLK(R)->CLK(R)	0.683    0.145/*         0.031/*         DP/RF0/REGISTERS_reg[19][12]/D    1
@(R)->CLK(R)	0.681    0.145/*         0.033/*         DP/RegIMM/DOUT_reg[9]/D    1
CLK(R)->CLK(R)	0.683    0.145/*         0.031/*         DP/RF0/REGISTERS_reg[3][12]/D    1
CLK(R)->CLK(R)	0.683    0.145/*         0.031/*         DP/RF0/REGISTERS_reg[28][12]/D    1
CLK(F)->CLK(R)	0.714    */0.145         */0.000         DP/RegRD1/clk_gate_DOUT_reg/main_gate/A1    1
CLK(R)->CLK(R)	0.674    */0.145         */0.040         DP/RF0/REGISTERS_reg[15][25]/D    1
CLK(R)->CLK(R)	0.683    0.145/*         0.031/*         DP/RF0/REGISTERS_reg[15][12]/D    1
CLK(R)->CLK(R)	0.674    */0.145         */0.040         DP/RF0/REGISTERS_reg[9][25]/D    1
CLK(R)->CLK(R)	0.674    */0.146         */0.040         DP/RF0/REGISTERS_reg[12][25]/D    1
CLK(R)->CLK(R)	0.674    */0.146         */0.040         DP/RF0/REGISTERS_reg[16][25]/D    1
CLK(R)->CLK(R)	0.674    */0.146         */0.040         DP/RF0/REGISTERS_reg[20][25]/D    1
@(R)->CLK(R)	0.669    */0.146         */0.045         DP/RegIMM/DOUT_reg[13]/D    1
CLK(R)->CLK(R)	0.674    */0.146         */0.040         DP/RF0/REGISTERS_reg[17][25]/D    1
CLK(R)->CLK(R)	0.674    */0.146         */0.040         DP/RF0/REGISTERS_reg[7][25]/D    1
CLK(R)->CLK(R)	0.674    */0.146         */0.040         DP/RF0/REGISTERS_reg[28][25]/D    1
CLK(R)->CLK(R)	0.674    */0.146         */0.040         DP/RF0/REGISTERS_reg[11][25]/D    1
CLK(R)->CLK(R)	0.674    */0.146         */0.040         DP/RF0/REGISTERS_reg[18][25]/D    1
CLK(R)->CLK(R)	0.674    */0.146         */0.040         DP/RF0/REGISTERS_reg[21][25]/D    1
CLK(R)->CLK(R)	0.674    */0.146         */0.040         DP/RF0/REGISTERS_reg[14][25]/D    1
CLK(R)->CLK(R)	0.674    */0.146         */0.040         DP/RF0/REGISTERS_reg[23][25]/D    1
CLK(R)->CLK(R)	0.674    */0.146         */0.040         DP/RF0/REGISTERS_reg[31][25]/D    1
CLK(R)->CLK(R)	0.682    0.146/*         0.032/*         DP/RF0/REGISTERS_reg[14][12]/D    1
CLK(R)->CLK(R)	0.674    */0.146         */0.040         DP/RF0/REGISTERS_reg[8][25]/D    1
CLK(R)->CLK(R)	0.683    0.146/*         0.031/*         DP/RF0/REGISTERS_reg[31][12]/D    1
CLK(R)->CLK(R)	0.674    */0.146         */0.040         DP/RF0/REGISTERS_reg[29][25]/D    1
CLK(R)->CLK(R)	0.683    0.146/*         0.031/*         DP/RF0/REGISTERS_reg[1][12]/D    1
CLK(R)->CLK(R)	0.683    0.146/*         0.031/*         DP/RF0/REGISTERS_reg[22][12]/D    1
CLK(R)->CLK(R)	0.674    */0.146         */0.040         DP/RF0/REGISTERS_reg[22][25]/D    1
@(R)->CLK(R)	0.682    0.146/*         0.032/*         DP/RegIMM/DOUT_reg[7]/D    1
CLK(R)->CLK(R)	0.674    */0.146         */0.040         DP/RF0/REGISTERS_reg[4][25]/D    1
@(R)->CLK(R)	0.669    */0.147         */0.045         DP/RegIMM/DOUT_reg[15]/D    1
CLK(R)->CLK(R)	0.683    0.147/*         0.031/*         DP/RF0/REGISTERS_reg[30][12]/D    1
CLK(R)->CLK(R)	0.674    */0.147         */0.040         DP/RF0/REGISTERS_reg[5][25]/D    1
CLK(R)->CLK(R)	0.683    0.147/*         0.031/*         DP/RF0/REGISTERS_reg[17][12]/D    1
CLK(R)->CLK(R)	0.682    0.147/*         0.032/*         DP/RF0/REGISTERS_reg[18][12]/D    1
@(R)->CLK(R)	0.682    0.147/*         0.032/*         DP/RegIMM/DOUT_reg[10]/D    1
CLK(R)->CLK(R)	0.682    0.147/*         0.032/*         DP/RF0/REGISTERS_reg[20][12]/D    1
CLK(R)->CLK(R)	0.674    */0.147         */0.040         DP/RF0/REGISTERS_reg[27][25]/D    1
CLK(R)->CLK(R)	0.683    0.148/*         0.031/*         DP/RF0/REGISTERS_reg[26][12]/D    1
@(R)->CLK(R)	0.683    0.148/*         0.031/*         DP/RegIMM/DOUT_reg[6]/D    1
CLK(R)->CLK(R)	0.683    0.148/*         0.031/*         DP/RF0/REGISTERS_reg[25][12]/D    1
CLK(R)->CLK(R)	0.674    */0.148         */0.040         DP/RF0/REGISTERS_reg[30][25]/D    1
CLK(R)->CLK(R)	0.683    0.148/*         0.031/*         DP/RF0/REGISTERS_reg[21][12]/D    1
@(R)->CLK(R)	0.683    0.148/*         0.031/*         DP/RegIMM/DOUT_reg[8]/D    1
CLK(R)->CLK(R)	0.674    */0.148         */0.040         DP/RF0/REGISTERS_reg[13][25]/D    1
CLK(R)->CLK(R)	0.683    0.148/*         0.031/*         DP/RF0/REGISTERS_reg[0][12]/D    1
@(R)->CLK(R)	0.669    */0.148         */0.045         DP/RegIMM/DOUT_reg[12]/D    1
CLK(R)->CLK(R)	0.674    */0.148         */0.040         DP/RF0/REGISTERS_reg[2][25]/D    1
CLK(R)->CLK(R)	0.674    */0.149         */0.040         DP/RF0/REGISTERS_reg[10][25]/D    1
CLK(R)->CLK(R)	0.674    */0.149         */0.040         DP/RF0/REGISTERS_reg[3][25]/D    1
CLK(R)->CLK(R)	0.674    */0.149         */0.040         DP/RF0/REGISTERS_reg[24][25]/D    1
CLK(R)->CLK(R)	0.674    */0.150         */0.040         DP/RF0/REGISTERS_reg[6][25]/D    1
CLK(R)->CLK(R)	0.674    */0.150         */0.040         DP/RF0/REGISTERS_reg[25][25]/D    1
CLK(R)->CLK(R)	0.674    */0.150         */0.040         DP/RF0/REGISTERS_reg[26][25]/D    1
CLK(R)->CLK(R)	0.673    */0.150         */0.041         DP/RF0/REGISTERS_reg[4][27]/D    1
CLK(R)->CLK(R)	0.673    */0.150         */0.041         DP/RF0/REGISTERS_reg[10][27]/D    1
CLK(R)->CLK(R)	0.673    */0.150         */0.041         DP/RF0/REGISTERS_reg[2][27]/D    1
CLK(R)->CLK(R)	0.673    */0.150         */0.041         DP/RF0/REGISTERS_reg[29][27]/D    1
CLK(R)->CLK(R)	0.673    */0.150         */0.041         DP/RF0/REGISTERS_reg[14][27]/D    1
CLK(R)->CLK(R)	0.673    */0.151         */0.041         DP/RF0/REGISTERS_reg[16][27]/D    1
CLK(R)->CLK(R)	0.674    */0.151         */0.040         DP/RF0/REGISTERS_reg[1][25]/D    1
CLK(R)->CLK(R)	0.674    */0.151         */0.040         DP/RF0/REGISTERS_reg[6][27]/D    1
CLK(R)->CLK(R)	0.674    */0.151         */0.040         DP/RF0/REGISTERS_reg[31][27]/D    1
CLK(R)->CLK(R)	0.674    */0.151         */0.040         DP/RF0/REGISTERS_reg[0][25]/D    1
CLK(R)->CLK(R)	0.673    */0.151         */0.041         DP/RF0/REGISTERS_reg[11][27]/D    1
CLK(R)->CLK(R)	0.673    */0.151         */0.041         DP/RF0/REGISTERS_reg[22][27]/D    1
CLK(R)->CLK(R)	0.673    */0.151         */0.041         DP/RF0/REGISTERS_reg[15][27]/D    1
CLK(R)->CLK(R)	0.672    */0.151         */0.042         DP/RF0/REGISTERS_reg[0][9]/D    1
CLK(R)->CLK(R)	0.674    */0.151         */0.040         DP/RF0/REGISTERS_reg[19][25]/D    1
CLK(R)->CLK(R)	0.673    */0.151         */0.041         DP/RF0/REGISTERS_reg[30][27]/D    1
CLK(R)->CLK(R)	0.674    */0.151         */0.040         DP/RF0/REGISTERS_reg[27][27]/D    1
CLK(R)->CLK(R)	0.674    */0.151         */0.040         DP/RF0/REGISTERS_reg[0][27]/D    1
CLK(R)->CLK(R)	0.672    */0.151         */0.042         DP/RF0/REGISTERS_reg[2][9]/D    1
CLK(R)->CLK(R)	0.675    */0.151         */0.039         DP/RF0/REGISTERS_reg[3][27]/D    1
CLK(R)->CLK(R)	0.675    */0.151         */0.039         DP/RF0/REGISTERS_reg[8][27]/D    1
CLK(R)->CLK(R)	0.675    */0.151         */0.039         DP/RF0/REGISTERS_reg[5][27]/D    1
CLK(R)->CLK(R)	0.672    */0.151         */0.042         DP/RF0/REGISTERS_reg[19][9]/D    1
CLK(R)->CLK(R)	0.672    */0.151         */0.042         DP/RF0/REGISTERS_reg[24][9]/D    1
CLK(R)->CLK(R)	0.672    */0.151         */0.042         DP/RF0/REGISTERS_reg[1][9]/D    1
CLK(R)->CLK(R)	0.672    */0.152         */0.042         DP/RF0/REGISTERS_reg[27][9]/D    1
CLK(R)->CLK(R)	0.672    */0.152         */0.042         DP/RF0/REGISTERS_reg[3][9]/D    1
CLK(R)->CLK(R)	0.672    */0.152         */0.042         DP/RF0/REGISTERS_reg[29][9]/D    1
CLK(R)->CLK(R)	0.674    */0.152         */0.040         DP/RF0/REGISTERS_reg[28][27]/D    1
CLK(R)->CLK(R)	0.673    */0.152         */0.041         DP/RF0/REGISTERS_reg[19][27]/D    1
CLK(R)->CLK(R)	0.673    */0.152         */0.041         DP/RF0/REGISTERS_reg[20][27]/D    1
CLK(R)->CLK(R)	0.672    */0.152         */0.042         DP/RF0/REGISTERS_reg[6][9]/D    1
CLK(R)->CLK(R)	0.672    */0.152         */0.042         DP/RF0/REGISTERS_reg[26][9]/D    1
CLK(R)->CLK(R)	0.674    */0.152         */0.040         DP/RF0/REGISTERS_reg[21][27]/D    1
CLK(R)->CLK(R)	0.673    */0.152         */0.041         DP/RF0/REGISTERS_reg[9][27]/D    1
CLK(R)->CLK(R)	0.672    */0.152         */0.042         DP/RF0/REGISTERS_reg[7][9]/D    1
CLK(R)->CLK(R)	0.673    */0.152         */0.041         DP/RF0/REGISTERS_reg[13][27]/D    1
CLK(R)->CLK(R)	0.673    */0.152         */0.041         DP/RF0/REGISTERS_reg[24][27]/D    1
CLK(R)->CLK(R)	0.674    */0.152         */0.040         DP/RF0/REGISTERS_reg[26][27]/D    1
CLK(F)->CLK(R)	0.714    */0.152         */0.000         DP/RegNPC1/clk_gate_DOUT_reg/main_gate/A1    1
CLK(R)->CLK(R)	0.672    */0.152         */0.042         DP/RF0/REGISTERS_reg[17][9]/D    1
CLK(R)->CLK(R)	0.672    */0.152         */0.042         DP/RF0/REGISTERS_reg[28][9]/D    1
CLK(R)->CLK(R)	0.674    */0.152         */0.040         DP/RF0/REGISTERS_reg[12][27]/D    1
CLK(R)->CLK(R)	0.674    */0.152         */0.040         DP/RF0/REGISTERS_reg[17][27]/D    1
CLK(R)->CLK(R)	0.674    */0.152         */0.040         DP/RF0/REGISTERS_reg[25][27]/D    1
CLK(R)->CLK(R)	0.674    */0.152         */0.040         DP/RF0/REGISTERS_reg[1][27]/D    1
CLK(R)->CLK(R)	0.672    */0.152         */0.042         DP/RF0/REGISTERS_reg[22][9]/D    1
CLK(R)->CLK(R)	0.672    */0.152         */0.042         DP/RF0/REGISTERS_reg[15][9]/D    1
CLK(R)->CLK(R)	0.675    */0.153         */0.039         DP/RF0/REGISTERS_reg[7][27]/D    1
CLK(R)->CLK(R)	0.672    */0.153         */0.042         DP/RF0/REGISTERS_reg[23][9]/D    1
CLK(R)->CLK(R)	0.675    */0.153         */0.039         DP/RF0/REGISTERS_reg[18][27]/D    1
CLK(R)->CLK(R)	0.675    */0.153         */0.039         DP/RF0/REGISTERS_reg[23][27]/D    1
CLK(R)->CLK(R)	0.672    */0.153         */0.042         DP/RF0/REGISTERS_reg[4][9]/D    1
CLK(R)->CLK(R)	0.674    */0.153         */0.040         DP/RF0/REGISTERS_reg[13][9]/D    1
CLK(R)->CLK(R)	0.674    */0.153         */0.040         DP/RF0/REGISTERS_reg[10][9]/D    1
CLK(R)->CLK(R)	0.674    */0.154         */0.040         DP/RF0/REGISTERS_reg[9][9]/D    1
CLK(F)->CLK(R)	0.714    */0.154         */0.000         DP/RegALU1/clk_gate_DOUT_reg/main_gate/A1    1
CLK(R)->CLK(R)	0.672    */0.154         */0.042         DP/RF0/REGISTERS_reg[31][9]/D    1
CLK(R)->CLK(R)	0.672    */0.154         */0.042         DP/RF0/REGISTERS_reg[5][9]/D    1
CLK(R)->CLK(R)	0.674    */0.154         */0.040         DP/RF0/REGISTERS_reg[29][23]/D    1
CLK(R)->CLK(R)	0.674    */0.155         */0.040         DP/RF0/REGISTERS_reg[6][23]/D    1
CLK(R)->CLK(R)	0.674    */0.155         */0.040         DP/RF0/REGISTERS_reg[11][9]/D    1
CLK(R)->CLK(R)	0.674    */0.155         */0.040         DP/RF0/REGISTERS_reg[11][23]/D    1
@(R)->CLK(R)	0.680    0.155/*         0.034/*         DP/RegALU1/DOUT_reg[0]/D    1
CLK(R)->CLK(R)	0.674    */0.155         */0.040         DP/RF0/REGISTERS_reg[0][23]/D    1
CLK(R)->CLK(R)	0.675    */0.155         */0.039         DP/RF0/REGISTERS_reg[4][23]/D    1
@(R)->CLK(R)	0.671    */0.155         */0.043         DP/RegIMM/DOUT_reg[16]/D    1
CLK(R)->CLK(R)	0.675    */0.155         */0.039         DP/RF0/REGISTERS_reg[14][23]/D    1
CLK(R)->CLK(R)	0.675    */0.155         */0.039         DP/RF0/REGISTERS_reg[18][23]/D    1
CLK(R)->CLK(R)	0.674    */0.155         */0.040         DP/RF0/REGISTERS_reg[16][9]/D    1
CLK(R)->CLK(R)	0.675    */0.155         */0.039         DP/RF0/REGISTERS_reg[22][23]/D    1
CLK(R)->CLK(R)	0.675    */0.155         */0.039         DP/RF0/REGISTERS_reg[16][23]/D    1
CLK(R)->CLK(R)	0.674    */0.155         */0.040         DP/RF0/REGISTERS_reg[9][23]/D    1
CLK(R)->CLK(R)	0.674    */0.155         */0.040         DP/RF0/REGISTERS_reg[12][23]/D    1
CLK(R)->CLK(R)	0.672    */0.155         */0.042         DP/RF0/REGISTERS_reg[21][9]/D    1
CLK(R)->CLK(R)	0.674    */0.155         */0.040         DP/RF0/REGISTERS_reg[5][23]/D    1
CLK(R)->CLK(R)	0.674    */0.156         */0.040         DP/RF0/REGISTERS_reg[3][23]/D    1
CLK(R)->CLK(R)	0.674    */0.156         */0.040         DP/RF0/REGISTERS_reg[31][23]/D    1
@(R)->CLK(R)	0.679    0.156/*         0.035/*         DP/RegALU2/DOUT_reg[16]/D    1
CLK(R)->CLK(R)	0.674    */0.156         */0.040         DP/RF0/REGISTERS_reg[12][9]/D    1
CLK(R)->CLK(R)	0.675    */0.156         */0.039         DP/RF0/REGISTERS_reg[23][23]/D    1
CLK(R)->CLK(R)	0.675    */0.156         */0.039         DP/RF0/REGISTERS_reg[8][23]/D    1
CLK(R)->CLK(R)	0.674    */0.156         */0.040         DP/RF0/REGISTERS_reg[26][23]/D    1
CLK(R)->CLK(R)	0.675    */0.156         */0.039         DP/RF0/REGISTERS_reg[13][23]/D    1
CLK(R)->CLK(R)	0.675    */0.156         */0.039         DP/RF0/REGISTERS_reg[15][23]/D    1
CLK(R)->CLK(R)	0.674    */0.156         */0.040         DP/RF0/REGISTERS_reg[3][3]/D    1
CLK(R)->CLK(R)	0.674    */0.156         */0.040         DP/RF0/REGISTERS_reg[8][3]/D    1
CLK(R)->CLK(R)	0.675    */0.156         */0.039         DP/RF0/REGISTERS_reg[24][23]/D    1
@(R)->CLK(R)	0.680    0.157/*         0.034/*         DP/RegALU2/DOUT_reg[24]/D    1
CLK(R)->CLK(R)	0.674    */0.157         */0.040         DP/RF0/REGISTERS_reg[0][3]/D    1
CLK(R)->CLK(R)	0.674    */0.157         */0.040         DP/RF0/REGISTERS_reg[6][3]/D    1
CLK(R)->CLK(R)	0.674    */0.157         */0.040         DP/RF0/REGISTERS_reg[14][9]/D    1
CLK(R)->CLK(R)	0.674    */0.157         */0.040         DP/RF0/REGISTERS_reg[11][3]/D    1
CLK(R)->CLK(R)	0.674    */0.157         */0.040         DP/RF0/REGISTERS_reg[12][3]/D    1
CLK(R)->CLK(R)	0.674    */0.157         */0.040         DP/RF0/REGISTERS_reg[27][23]/D    1
CLK(R)->CLK(R)	0.674    */0.157         */0.040         DP/RF0/REGISTERS_reg[28][23]/D    1
CLK(R)->CLK(R)	0.674    */0.157         */0.040         DP/RF0/REGISTERS_reg[9][3]/D    1
@(R)->CLK(R)	0.680    0.157/*         0.034/*         DP/RegALU2/DOUT_reg[17]/D    1
@(R)->CLK(R)	0.679    0.157/*         0.035/*         DP/RegALU2/DOUT_reg[20]/D    1
CLK(R)->CLK(R)	0.674    */0.157         */0.040         DP/RF0/REGISTERS_reg[18][3]/D    1
CLK(R)->CLK(R)	0.674    */0.157         */0.040         DP/RF0/REGISTERS_reg[16][3]/D    1
CLK(R)->CLK(R)	0.674    */0.157         */0.040         DP/RF0/REGISTERS_reg[29][3]/D    1
CLK(R)->CLK(R)	0.674    */0.157         */0.040         DP/RF0/REGISTERS_reg[22][3]/D    1
CLK(R)->CLK(R)	0.674    */0.157         */0.040         DP/RF0/REGISTERS_reg[4][3]/D    1
CLK(R)->CLK(R)	0.674    */0.157         */0.040         DP/RF0/REGISTERS_reg[1][23]/D    1
CLK(R)->CLK(R)	0.674    */0.157         */0.040         DP/RF0/REGISTERS_reg[7][23]/D    1
@(R)->CLK(R)	0.679    0.157/*         0.035/*         DP/RegALU2/DOUT_reg[18]/D    1
CLK(R)->CLK(R)	0.675    */0.157         */0.039         DP/RF0/REGISTERS_reg[20][23]/D    1
CLK(R)->CLK(R)	0.675    */0.157         */0.039         DP/RF0/REGISTERS_reg[25][23]/D    1
CLK(F)->CLK(R)	0.714    */0.157         */0.000         DP/RegNPC3/clk_gate_DOUT_reg/main_gate/A1    1
CLK(R)->CLK(R)	0.672    */0.157         */0.042         DP/RF0/REGISTERS_reg[30][9]/D    1
CLK(R)->CLK(R)	0.674    */0.157         */0.040         DP/RF0/REGISTERS_reg[23][3]/D    1
CLK(R)->CLK(R)	0.674    */0.158         */0.040         DP/RF0/REGISTERS_reg[14][3]/D    1
CLK(R)->CLK(R)	0.674    */0.158         */0.040         DP/RF0/REGISTERS_reg[20][9]/D    1
CLK(R)->CLK(R)	0.674    */0.158         */0.040         DP/RF0/REGISTERS_reg[19][23]/D    1
CLK(R)->CLK(R)	0.674    */0.158         */0.040         DP/RF0/REGISTERS_reg[8][9]/D    1
@(R)->CLK(R)	0.680    0.158/*         0.034/*         DP/RegALU2/DOUT_reg[14]/D    1
CLK(R)->CLK(R)	0.672    */0.158         */0.042         DP/RF0/REGISTERS_reg[25][9]/D    1
CLK(R)->CLK(R)	0.674    */0.158         */0.040         DP/RF0/REGISTERS_reg[13][3]/D    1
CLK(R)->CLK(R)	0.675    */0.158         */0.039         DP/RF0/REGISTERS_reg[2][23]/D    1
CLK(F)->CLK(R)	0.714    */0.158         */0.000         DP/RegME/clk_gate_DOUT_reg/main_gate/A1    1
CLK(R)->CLK(R)	0.674    */0.158         */0.040         DP/RF0/REGISTERS_reg[24][3]/D    1
CLK(R)->CLK(R)	0.674    */0.159         */0.040         DP/RF0/REGISTERS_reg[17][23]/D    1
@(R)->CLK(R)	0.669    */0.159         */0.045         DP/RegIMM/DOUT_reg[31]/D    1
CLK(R)->CLK(R)	0.674    */0.159         */0.040         DP/RF0/REGISTERS_reg[2][3]/D    1
@(R)->CLK(R)	0.680    0.159/*         0.034/*         DP/RegALU2/DOUT_reg[21]/D    1
CLK(R)->CLK(R)	0.674    */0.159         */0.040         DP/RF0/REGISTERS_reg[7][3]/D    1
@(R)->CLK(R)	0.669    */0.159         */0.045         DP/RegIMM/DOUT_reg[20]/D    1
@(R)->CLK(R)	0.669    */0.159         */0.045         DP/RegIMM/DOUT_reg[22]/D    1
CLK(R)->CLK(R)	0.674    */0.159         */0.040         DP/RF0/REGISTERS_reg[18][9]/D    1
CLK(R)->CLK(R)	0.674    */0.159         */0.040         DP/RF0/REGISTERS_reg[10][23]/D    1
@(R)->CLK(R)	0.680    0.159/*         0.034/*         DP/RegALU2/DOUT_reg[0]/D    1
CLK(R)->CLK(R)	0.674    */0.159         */0.040         DP/RF0/REGISTERS_reg[10][3]/D    1
@(R)->CLK(R)	0.669    */0.159         */0.045         DP/RegIMM/DOUT_reg[23]/D    1
@(R)->CLK(R)	0.679    0.159/*         0.035/*         DP/RegALU2/DOUT_reg[29]/D    1
@(R)->CLK(R)	0.680    0.160/*         0.034/*         DP/RegALU2/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.669    */0.160         */0.045         DP/RegIMM/DOUT_reg[21]/D    1
@(R)->CLK(R)	0.669    */0.160         */0.045         DP/RegIMM/DOUT_reg[18]/D    1
CLK(R)->CLK(R)	0.674    */0.160         */0.040         DP/RF0/REGISTERS_reg[17][3]/D    1
CLK(R)->CLK(R)	0.674    */0.160         */0.040         DP/RF0/REGISTERS_reg[26][10]/D    1
@(R)->CLK(R)	0.669    */0.160         */0.045         DP/RegIMM/DOUT_reg[24]/D    1
CLK(R)->CLK(R)	0.674    */0.160         */0.040         DP/RF0/REGISTERS_reg[19][3]/D    1
@(R)->CLK(R)	0.680    0.160/*         0.034/*         DP/RegALU2/DOUT_reg[19]/D    1
CLK(R)->CLK(R)	0.674    */0.160         */0.040         DP/RF0/REGISTERS_reg[30][23]/D    1
CLK(R)->CLK(R)	0.674    */0.160         */0.040         DP/RF0/REGISTERS_reg[15][10]/D    1
@(R)->CLK(R)	0.680    0.160/*         0.034/*         DP/RegALU2/DOUT_reg[31]/D    1
CLK(R)->CLK(R)	0.682    0.160/*         0.032/*         DP/RegFB/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.669    */0.160         */0.045         DP/RegIMM/DOUT_reg[17]/D    1
CLK(R)->CLK(R)	0.674    */0.160         */0.040         DP/RF0/REGISTERS_reg[4][10]/D    1
@(R)->CLK(R)	0.680    0.160/*         0.034/*         DP/RegALU2/DOUT_reg[23]/D    1
@(R)->CLK(R)	0.679    0.160/*         0.035/*         DP/RegALU2/DOUT_reg[25]/D    1
@(R)->CLK(R)	0.680    0.160/*         0.034/*         DP/RegALU2/DOUT_reg[28]/D    1
CLK(R)->CLK(R)	0.674    */0.160         */0.040         DP/RF0/REGISTERS_reg[13][10]/D    1
CLK(R)->CLK(R)	0.674    */0.160         */0.040         DP/RF0/REGISTERS_reg[23][10]/D    1
CLK(R)->CLK(R)	0.674    */0.160         */0.040         DP/RF0/REGISTERS_reg[3][10]/D    1
CLK(R)->CLK(R)	0.675    */0.160         */0.039         DP/RF0/REGISTERS_reg[21][23]/D    1
CLK(R)->CLK(R)	0.674    */0.160         */0.040         DP/RF0/REGISTERS_reg[16][10]/D    1
CLK(R)->CLK(R)	0.674    */0.160         */0.040         DP/RF0/REGISTERS_reg[8][10]/D    1
@(R)->CLK(R)	0.679    0.160/*         0.035/*         DP/RegALU2/DOUT_reg[22]/D    1
CLK(R)->CLK(R)	0.674    */0.160         */0.040         DP/RF0/REGISTERS_reg[0][10]/D    1
CLK(R)->CLK(R)	0.674    */0.161         */0.040         DP/RF0/REGISTERS_reg[15][3]/D    1
CLK(R)->CLK(R)	0.674    */0.161         */0.040         DP/RF0/REGISTERS_reg[29][10]/D    1
CLK(R)->CLK(R)	0.674    */0.161         */0.040         DP/RF0/REGISTERS_reg[22][10]/D    1
CLK(R)->CLK(R)	0.675    */0.161         */0.039         DP/RF0/REGISTERS_reg[18][10]/D    1
CLK(R)->CLK(R)	0.675    */0.161         */0.039         DP/RF0/REGISTERS_reg[6][10]/D    1
CLK(R)->CLK(R)	0.674    */0.161         */0.040         DP/RF0/REGISTERS_reg[11][10]/D    1
CLK(R)->CLK(R)	0.674    */0.161         */0.040         DP/RF0/REGISTERS_reg[24][10]/D    1
CLK(R)->CLK(R)	0.674    */0.161         */0.040         DP/RF0/REGISTERS_reg[12][10]/D    1
@(R)->CLK(R)	0.669    */0.161         */0.045         DP/RegIMM/DOUT_reg[19]/D    1
@(R)->CLK(R)	0.680    0.161/*         0.034/*         DP/RegALU2/DOUT_reg[15]/D    1
CLK(R)->CLK(R)	0.674    */0.161         */0.040         DP/RF0/REGISTERS_reg[9][10]/D    1
CLK(R)->CLK(R)	0.674    */0.161         */0.040         DP/RF0/REGISTERS_reg[14][10]/D    1
CLK(R)->CLK(R)	0.674    */0.161         */0.040         DP/RF0/REGISTERS_reg[27][3]/D    1
@(R)->CLK(R)	0.680    0.161/*         0.034/*         DP/RegALU2/DOUT_reg[30]/D    1
CLK(R)->CLK(R)	0.674    */0.161         */0.040         DP/RF0/REGISTERS_reg[28][3]/D    1
CLK(R)->CLK(R)	0.674    */0.161         */0.040         DP/RF0/REGISTERS_reg[31][10]/D    1
CLK(R)->CLK(R)	0.674    */0.161         */0.040         DP/RF0/REGISTERS_reg[20][3]/D    1
CLK(R)->CLK(R)	0.674    */0.162         */0.040         DP/RF0/REGISTERS_reg[1][3]/D    1
CLK(R)->CLK(R)	0.674    */0.162         */0.040         DP/RF0/REGISTERS_reg[26][3]/D    1
CLK(R)->CLK(R)	0.674    */0.162         */0.040         DP/RF0/REGISTERS_reg[21][10]/D    1
CLK(R)->CLK(R)	0.674    */0.162         */0.040         DP/RF0/REGISTERS_reg[27][10]/D    1
CLK(R)->CLK(R)	0.674    */0.162         */0.040         DP/RF0/REGISTERS_reg[25][10]/D    1
CLK(R)->CLK(R)	0.674    */0.162         */0.040         DP/RF0/REGISTERS_reg[30][10]/D    1
CLK(R)->CLK(R)	0.674    */0.162         */0.040         DP/RF0/REGISTERS_reg[5][10]/D    1
CLK(F)->CLK(R)	0.714    */0.162         */0.000         DP/RegLMD/clk_gate_DOUT_reg/main_gate/A1    1
CLK(R)->CLK(R)	0.674    */0.162         */0.040         DP/RF0/REGISTERS_reg[28][10]/D    1
CLK(R)->CLK(R)	0.674    */0.162         */0.040         DP/RF0/REGISTERS_reg[2][10]/D    1
CLK(R)->CLK(R)	0.674    */0.162         */0.040         DP/RF0/REGISTERS_reg[10][10]/D    1
CLK(R)->CLK(R)	0.674    */0.162         */0.040         DP/RF0/REGISTERS_reg[21][3]/D    1
CLK(R)->CLK(R)	0.674    */0.162         */0.040         DP/RF0/REGISTERS_reg[19][10]/D    1
CLK(R)->CLK(R)	0.674    */0.162         */0.040         DP/RF0/REGISTERS_reg[20][10]/D    1
@(R)->CLK(R)	0.681    0.162/*         0.033/*         DP/RegALU1/DOUT_reg[7]/D    1
CLK(R)->CLK(R)	0.673    */0.162         */0.041         DP/RF0/REGISTERS_reg[24][18]/D    1
CLK(R)->CLK(R)	0.674    */0.162         */0.040         DP/RF0/REGISTERS_reg[31][3]/D    1
CLK(R)->CLK(R)	0.674    */0.162         */0.040         DP/RF0/REGISTERS_reg[17][10]/D    1
CLK(R)->CLK(R)	0.675    */0.162         */0.039         DP/RF0/REGISTERS_reg[1][10]/D    1
CLK(R)->CLK(R)	0.673    */0.163         */0.041         DP/RF0/REGISTERS_reg[2][18]/D    1
CLK(R)->CLK(R)	0.675    */0.163         */0.039         DP/RF0/REGISTERS_reg[7][10]/D    1
CLK(R)->CLK(R)	0.673    */0.163         */0.041         DP/RF0/REGISTERS_reg[25][18]/D    1
CLK(R)->CLK(R)	0.673    */0.163         */0.041         DP/RF0/REGISTERS_reg[27][18]/D    1
CLK(R)->CLK(R)	0.674    */0.163         */0.040         DP/RF0/REGISTERS_reg[30][3]/D    1
CLK(R)->CLK(R)	0.673    */0.163         */0.041         DP/RF0/REGISTERS_reg[1][18]/D    1
@(R)->CLK(R)	0.680    0.163/*         0.034/*         DP/RegALU2/DOUT_reg[26]/D    1
CLK(R)->CLK(R)	0.674    */0.164         */0.040         DP/RF0/REGISTERS_reg[5][3]/D    1
CLK(R)->CLK(R)	0.682    0.164/*         0.032/*         DP/RF0/REGISTERS_reg[10][18]/D    1
@(R)->CLK(R)	0.681    0.164/*         0.033/*         DP/RegALU1/DOUT_reg[5]/D    1
@(R)->CLK(R)	0.680    0.164/*         0.034/*         CU/cw1_reg[6]/D    1
CLK(R)->CLK(R)	0.674    */0.164         */0.040         DP/RF0/REGISTERS_reg[25][3]/D    1
@(R)->CLK(R)	0.679    0.164/*         0.035/*         DP/RegALU2/DOUT_reg[27]/D    1
@(R)->CLK(R)	0.681    0.164/*         0.033/*         DP/RegNPC1/DOUT_reg[27]/D    1
CLK(R)->CLK(R)	0.678    0.165/*         0.036/*         DP/RegFB/DOUT_reg[0]/D    1
CLK(R)->CLK(R)	0.682    0.166/*         0.032/*         DP/RF0/REGISTERS_reg[13][17]/D    1
@(R)->CLK(R)	0.682    0.166/*         0.032/*         DP/RegALU1/DOUT_reg[6]/D    1
CLK(R)->CLK(R)	0.672    */0.166         */0.042         CU/cw1_reg[2]/D    1
CLK(R)->CLK(R)	0.672    */0.166         */0.042         CU/cw1_reg[0]/D    1
@(R)->CLK(R)	0.682    0.166/*         0.032/*         DP/RegNPC1/DOUT_reg[25]/D    1
CLK(R)->CLK(R)	0.682    0.166/*         0.032/*         DP/RF0/REGISTERS_reg[2][17]/D    1
@(R)->CLK(R)	0.682    0.167/*         0.032/*         DP/RegA/DOUT_reg[7]/D    1
CLK(R)->CLK(R)	0.682    0.167/*         0.032/*         DP/RF0/REGISTERS_reg[17][17]/D    1
CLK(R)->CLK(R)	0.682    0.167/*         0.032/*         DP/RF0/REGISTERS_reg[18][17]/D    1
CLK(R)->CLK(R)	0.682    0.167/*         0.032/*         DP/RF0/REGISTERS_reg[0][17]/D    1
@(R)->CLK(R)	0.682    0.167/*         0.032/*         DP/RegALU1/DOUT_reg[3]/D    1
CLK(R)->CLK(R)	0.682    0.167/*         0.032/*         DP/RF0/REGISTERS_reg[15][17]/D    1
@(R)->CLK(R)	0.682    0.167/*         0.032/*         DP/RegALU1/DOUT_reg[4]/D    1
@(R)->CLK(R)	0.682    0.167/*         0.032/*         DP/RegA/DOUT_reg[10]/D    1
@(R)->CLK(R)	0.682    0.167/*         0.032/*         DP/RegALU1/DOUT_reg[1]/D    1
@(R)->CLK(R)	0.682    0.168/*         0.032/*         DP/RegALU1/DOUT_reg[9]/D    1
@(R)->CLK(R)	0.682    0.168/*         0.032/*         DP/RegB/DOUT_reg[10]/D    1
@(R)->CLK(R)	0.682    0.168/*         0.032/*         DP/RegB/DOUT_reg[7]/D    1
@(R)->CLK(R)	0.682    0.168/*         0.032/*         DP/RegB/DOUT_reg[14]/D    1
@(R)->CLK(R)	0.682    0.169/*         0.032/*         DP/RegB/DOUT_reg[13]/D    1
@(R)->CLK(R)	0.682    0.169/*         0.032/*         DP/RegNPC1/DOUT_reg[30]/D    1
@(R)->CLK(R)	0.682    0.169/*         0.032/*         DP/RegB/DOUT_reg[8]/D    1
@(R)->CLK(R)	0.682    0.169/*         0.032/*         DP/RegNPC1/DOUT_reg[19]/D    1
@(R)->CLK(R)	0.682    0.169/*         0.032/*         DP/RegNPC1/DOUT_reg[26]/D    1
@(R)->CLK(R)	0.682    0.169/*         0.032/*         DP/RegNPC1/DOUT_reg[29]/D    1
@(R)->CLK(R)	0.682    0.169/*         0.032/*         DP/RegALU1/DOUT_reg[10]/D    1
@(R)->CLK(R)	0.682    0.169/*         0.032/*         DP/RegA/DOUT_reg[8]/D    1
@(R)->CLK(R)	0.682    0.169/*         0.032/*         DP/RegA/DOUT_reg[3]/D    1
@(R)->CLK(R)	0.683    0.170/*         0.031/*         DP/FFDJL2/Q_reg/D    1
@(R)->CLK(R)	0.674    */0.170         */0.040         CU/cw1_reg[7]/D    1
@(R)->CLK(R)	0.682    0.170/*         0.032/*         DP/RegA/DOUT_reg[6]/D    1
@(R)->CLK(R)	0.682    0.170/*         0.032/*         DP/RegNPC1/DOUT_reg[28]/D    1
@(R)->CLK(R)	0.682    0.170/*         0.032/*         DP/RegNPC1/DOUT_reg[18]/D    1
@(R)->CLK(R)	0.682    0.170/*         0.032/*         DP/RegB/DOUT_reg[3]/D    1
@(R)->CLK(R)	0.682    0.170/*         0.032/*         DP/RegB/DOUT_reg[6]/D    1
@(R)->CLK(R)	0.682    0.170/*         0.032/*         DP/RegNPC1/DOUT_reg[20]/D    1
@(R)->CLK(R)	0.682    0.170/*         0.032/*         DP/RegNPC1/DOUT_reg[22]/D    1
@(R)->CLK(R)	0.682    0.170/*         0.032/*         DP/RegNPC1/DOUT_reg[21]/D    1
@(R)->CLK(R)	0.674    */0.170         */0.040         CU/cw1_reg[8]/D    1
@(R)->CLK(R)	0.682    0.171/*         0.032/*         DP/RegA/DOUT_reg[14]/D    1
@(R)->CLK(R)	0.682    0.171/*         0.032/*         DP/RegALU1/DOUT_reg[12]/D    1
@(R)->CLK(R)	0.682    0.171/*         0.032/*         DP/RegALU1/DOUT_reg[8]/D    1
@(R)->CLK(R)	0.682    0.171/*         0.032/*         DP/RegA/DOUT_reg[13]/D    1
@(R)->CLK(R)	0.682    0.171/*         0.032/*         DP/RegNPC1/DOUT_reg[17]/D    1
@(R)->CLK(R)	0.682    0.172/*         0.032/*         DP/RegALU1/DOUT_reg[11]/D    1
@(R)->CLK(R)	0.682    0.172/*         0.032/*         DP/RegALU1/DOUT_reg[13]/D    1
@(R)->CLK(R)	0.682    0.172/*         0.032/*         DP/RF0/REGISTERS_reg[25][7]/D    1
CLK(R)->CLK(R)	0.674    */0.172         */0.040         DP/RF0/REGISTERS_reg[9][20]/D    1
CLK(R)->CLK(R)	0.674    */0.172         */0.040         DP/RF0/REGISTERS_reg[3][20]/D    1
@(R)->CLK(R)	0.682    0.172/*         0.032/*         DP/RF0/REGISTERS_reg[1][7]/D    1
@(R)->CLK(R)	0.682    0.172/*         0.032/*         DP/RF0/REGISTERS_reg[15][7]/D    1
@(R)->CLK(R)	0.682    0.172/*         0.032/*         DP/RF0/REGISTERS_reg[19][7]/D    1
@(R)->CLK(R)	0.682    0.172/*         0.032/*         DP/RF0/REGISTERS_reg[10][7]/D    1
@(R)->CLK(R)	0.682    0.172/*         0.032/*         DP/RF0/REGISTERS_reg[7][7]/D    1
CLK(R)->CLK(R)	0.674    */0.172         */0.040         DP/RF0/REGISTERS_reg[29][20]/D    1
CLK(R)->CLK(R)	0.674    */0.172         */0.040         DP/RF0/REGISTERS_reg[2][20]/D    1
@(R)->CLK(R)	0.682    0.172/*         0.032/*         DP/RF0/REGISTERS_reg[29][8]/D    1
@(R)->CLK(R)	0.682    0.172/*         0.032/*         DP/RF0/REGISTERS_reg[26][8]/D    1
@(R)->CLK(R)	0.682    0.172/*         0.032/*         DP/RF0/REGISTERS_reg[27][7]/D    1
CLK(R)->CLK(R)	0.674    */0.172         */0.040         DP/RF0/REGISTERS_reg[6][20]/D    1
CLK(R)->CLK(R)	0.674    */0.172         */0.040         DP/RF0/REGISTERS_reg[0][20]/D    1
CLK(R)->CLK(R)	0.674    */0.172         */0.040         DP/RF0/REGISTERS_reg[27][20]/D    1
CLK(R)->CLK(R)	0.674    */0.172         */0.040         DP/RF0/REGISTERS_reg[19][20]/D    1
CLK(R)->CLK(R)	0.674    */0.172         */0.040         DP/RF0/REGISTERS_reg[7][20]/D    1
CLK(R)->CLK(R)	0.674    */0.172         */0.040         DP/RF0/REGISTERS_reg[24][20]/D    1
@(R)->CLK(R)	0.682    0.172/*         0.032/*         DP/RF0/REGISTERS_reg[25][8]/D    1
@(R)->CLK(R)	0.682    0.172/*         0.032/*         DP/RF0/REGISTERS_reg[12][8]/D    1
@(R)->CLK(R)	0.682    0.172/*         0.032/*         DP/RF0/REGISTERS_reg[19][8]/D    1
CLK(R)->CLK(R)	0.674    */0.173         */0.040         DP/RF0/REGISTERS_reg[23][20]/D    1
@(R)->CLK(R)	0.682    0.173/*         0.032/*         DP/RF0/REGISTERS_reg[1][8]/D    1
CLK(R)->CLK(R)	0.674    */0.173         */0.040         DP/RF0/REGISTERS_reg[13][20]/D    1
@(R)->CLK(R)	0.682    0.173/*         0.032/*         DP/RegALU1/DOUT_reg[15]/D    1
CLK(R)->CLK(R)	0.674    */0.173         */0.040         DP/RF0/REGISTERS_reg[22][20]/D    1
@(R)->CLK(R)	0.682    0.173/*         0.032/*         DP/RF0/REGISTERS_reg[31][8]/D    1
CLK(R)->CLK(R)	0.674    */0.173         */0.040         DP/RF0/REGISTERS_reg[14][20]/D    1
@(R)->CLK(R)	0.682    0.173/*         0.032/*         DP/RF0/REGISTERS_reg[7][8]/D    1
@(R)->CLK(R)	0.682    0.173/*         0.032/*         DP/RF0/REGISTERS_reg[15][8]/D    1
@(R)->CLK(R)	0.682    0.173/*         0.032/*         DP/RegALU1/DOUT_reg[2]/D    1
CLK(R)->CLK(R)	0.674    */0.173         */0.040         DP/RF0/REGISTERS_reg[10][20]/D    1
@(R)->CLK(R)	0.682    0.173/*         0.032/*         DP/RegALU1/DOUT_reg[14]/D    1
CLK(R)->CLK(R)	0.674    */0.173         */0.040         DP/RF0/REGISTERS_reg[1][20]/D    1
@(R)->CLK(R)	0.682    0.174/*         0.032/*         DP/RF0/REGISTERS_reg[27][8]/D    1
CLK(R)->CLK(R)	0.674    */0.174         */0.040         DP/RF0/REGISTERS_reg[28][20]/D    1
CLK(R)->CLK(R)	0.682    0.174/*         0.032/*         DP/RF0/REGISTERS_reg[29][31]/D    1
CLK(R)->CLK(R)	0.682    0.174/*         0.032/*         DP/RF0/REGISTERS_reg[15][31]/D    1
@(R)->CLK(R)	0.682    0.174/*         0.032/*         DP/RegALU1/DOUT_reg[16]/D    1
CLK(R)->CLK(R)	0.673    */0.174         */0.041         DP/RF0/REGISTERS_reg[5][20]/D    1
CLK(R)->CLK(R)	0.674    */0.174         */0.040         DP/RF0/REGISTERS_reg[17][20]/D    1
CLK(R)->CLK(R)	0.682    0.174/*         0.032/*         DP/RF0/REGISTERS_reg[6][31]/D    1
CLK(R)->CLK(R)	0.682    0.174/*         0.032/*         DP/RF0/REGISTERS_reg[3][31]/D    1
CLK(R)->CLK(R)	0.682    0.174/*         0.032/*         DP/RF0/REGISTERS_reg[28][31]/D    1
CLK(R)->CLK(R)	0.682    0.174/*         0.032/*         DP/RF0/REGISTERS_reg[22][31]/D    1
@(R)->CLK(R)	0.682    0.174/*         0.032/*         DP/RF0/REGISTERS_reg[10][8]/D    1
CLK(R)->CLK(R)	0.673    */0.174         */0.041         DP/RF0/REGISTERS_reg[8][20]/D    1
CLK(R)->CLK(R)	0.674    */0.174         */0.040         DP/RF0/REGISTERS_reg[25][20]/D    1
CLK(R)->CLK(R)	0.682    0.174/*         0.032/*         DP/RF0/REGISTERS_reg[2][31]/D    1
CLK(R)->CLK(R)	0.674    */0.174         */0.040         DP/RF0/REGISTERS_reg[26][20]/D    1
CLK(R)->CLK(R)	0.682    0.174/*         0.032/*         DP/RF0/REGISTERS_reg[9][31]/D    1
CLK(R)->CLK(R)	0.682    0.174/*         0.032/*         DP/RF0/REGISTERS_reg[17][31]/D    1
CLK(R)->CLK(R)	0.682    0.174/*         0.032/*         DP/RF0/REGISTERS_reg[7][31]/D    1
CLK(R)->CLK(R)	0.674    */0.175         */0.040         DP/RF0/REGISTERS_reg[21][20]/D    1
CLK(R)->CLK(R)	0.682    0.175/*         0.032/*         DP/RF0/REGISTERS_reg[19][31]/D    1
CLK(R)->CLK(R)	0.673    */0.175         */0.041         DP/RF0/REGISTERS_reg[15][20]/D    1
CLK(R)->CLK(R)	0.674    */0.175         */0.040         DP/RF0/REGISTERS_reg[12][20]/D    1
CLK(R)->CLK(R)	0.673    */0.175         */0.041         DP/RF0/REGISTERS_reg[30][20]/D    1
CLK(R)->CLK(R)	0.682    0.175/*         0.032/*         DP/RF0/REGISTERS_reg[24][31]/D    1
CLK(R)->CLK(R)	0.682    0.175/*         0.032/*         DP/RF0/REGISTERS_reg[14][31]/D    1
CLK(R)->CLK(R)	0.682    0.175/*         0.032/*         DP/RF0/REGISTERS_reg[1][31]/D    1
CLK(R)->CLK(R)	0.682    0.175/*         0.032/*         DP/RF0/REGISTERS_reg[13][31]/D    1
CLK(R)->CLK(R)	0.682    0.175/*         0.032/*         DP/RF0/REGISTERS_reg[23][31]/D    1
CLK(R)->CLK(R)	0.682    0.175/*         0.032/*         DP/RF0/REGISTERS_reg[27][31]/D    1
CLK(R)->CLK(R)	0.673    */0.175         */0.041         DP/RF0/REGISTERS_reg[11][31]/D    1
CLK(R)->CLK(R)	0.673    */0.175         */0.041         DP/RF0/REGISTERS_reg[11][20]/D    1
CLK(R)->CLK(R)	0.682    0.175/*         0.032/*         DP/RF0/REGISTERS_reg[10][31]/D    1
CLK(R)->CLK(R)	0.673    */0.176         */0.041         DP/RF0/REGISTERS_reg[25][31]/D    1
CLK(R)->CLK(R)	0.682    0.176/*         0.032/*         DP/RF0/REGISTERS_reg[0][31]/D    1
CLK(R)->CLK(R)	0.682    0.176/*         0.032/*         DP/RF0/REGISTERS_reg[26][31]/D    1
CLK(R)->CLK(R)	0.673    */0.176         */0.041         DP/RF0/REGISTERS_reg[4][31]/D    1
@(R)->CLK(R)	0.682    0.176/*         0.032/*         DP/RegNPC2/DOUT_reg[21]/D    1
CLK(R)->CLK(R)	0.673    */0.176         */0.041         DP/RF0/REGISTERS_reg[21][31]/D    1
CLK(R)->CLK(R)	0.673    */0.176         */0.041         DP/RF0/REGISTERS_reg[30][31]/D    1
CLK(R)->CLK(R)	0.673    */0.176         */0.041         DP/RF0/REGISTERS_reg[18][31]/D    1
CLK(R)->CLK(R)	0.674    */0.176         */0.040         DP/RF0/REGISTERS_reg[31][31]/D    1
CLK(R)->CLK(R)	0.674    */0.176         */0.040         DP/RF0/REGISTERS_reg[20][31]/D    1
CLK(R)->CLK(R)	0.674    */0.176         */0.040         DP/RF0/REGISTERS_reg[31][20]/D    1
CLK(R)->CLK(R)	0.673    */0.176         */0.041         DP/RF0/REGISTERS_reg[12][31]/D    1
CLK(R)->CLK(R)	0.682    0.176/*         0.032/*         DP/RF0/REGISTERS_reg[16][31]/D    1
CLK(R)->CLK(R)	0.673    */0.176         */0.041         DP/RF0/REGISTERS_reg[8][31]/D    1
CLK(R)->CLK(R)	0.673    */0.177         */0.041         DP/RF0/REGISTERS_reg[5][31]/D    1
CLK(R)->CLK(R)	0.672    */0.177         */0.042         CU/cw1_reg[21]/D    1
CLK(R)->CLK(R)	0.675    */0.178         */0.039         DP/RF0/REGISTERS_reg[1][1]/D    1
CLK(R)->CLK(R)	0.675    */0.178         */0.039         DP/RF0/REGISTERS_reg[8][1]/D    1
CLK(R)->CLK(R)	0.675    */0.178         */0.039         DP/RF0/REGISTERS_reg[23][1]/D    1
CLK(R)->CLK(R)	0.674    */0.178         */0.040         DP/RF0/REGISTERS_reg[16][20]/D    1
CLK(R)->CLK(R)	0.675    */0.178         */0.039         DP/RF0/REGISTERS_reg[15][1]/D    1
CLK(R)->CLK(R)	0.675    */0.178         */0.039         DP/RF0/REGISTERS_reg[27][1]/D    1
CLK(R)->CLK(R)	0.675    */0.178         */0.039         DP/RF0/REGISTERS_reg[19][1]/D    1
CLK(R)->CLK(R)	0.675    */0.178         */0.039         DP/RF0/REGISTERS_reg[29][1]/D    1
CLK(R)->CLK(R)	0.675    */0.178         */0.039         DP/RF0/REGISTERS_reg[26][1]/D    1
CLK(R)->CLK(R)	0.674    */0.178         */0.040         DP/RF0/REGISTERS_reg[18][20]/D    1
CLK(R)->CLK(R)	0.674    */0.178         */0.040         DP/RF0/REGISTERS_reg[4][20]/D    1
CLK(R)->CLK(R)	0.675    */0.179         */0.039         DP/RF0/REGISTERS_reg[10][1]/D    1
CLK(R)->CLK(R)	0.674    */0.179         */0.040         DP/RF0/REGISTERS_reg[20][20]/D    1
CLK(R)->CLK(R)	0.675    */0.179         */0.039         DP/RF0/REGISTERS_reg[14][1]/D    1
CLK(R)->CLK(R)	0.675    */0.179         */0.039         DP/RF0/REGISTERS_reg[11][1]/D    1
CLK(R)->CLK(R)	0.675    */0.179         */0.039         DP/RF0/REGISTERS_reg[7][1]/D    1
CLK(R)->CLK(R)	0.682    0.179/*         0.032/*         DP/RF0/REGISTERS_reg[4][13]/D    1
CLK(R)->CLK(R)	0.682    0.179/*         0.032/*         DP/RF0/REGISTERS_reg[12][13]/D    1
CLK(R)->CLK(R)	0.682    0.179/*         0.032/*         DP/RF0/REGISTERS_reg[15][13]/D    1
CLK(R)->CLK(R)	0.682    0.180/*         0.032/*         DP/RF0/REGISTERS_reg[24][13]/D    1
@(R)->CLK(R)	0.682    0.180/*         0.032/*         DP/RegNPC3/DOUT_reg[31]/D    1
CLK(R)->CLK(R)	0.682    0.180/*         0.032/*         DP/RF0/REGISTERS_reg[26][13]/D    1
CLK(R)->CLK(R)	0.682    0.180/*         0.032/*         DP/RF0/REGISTERS_reg[9][13]/D    1
CLK(R)->CLK(R)	0.682    0.180/*         0.032/*         DP/RF0/REGISTERS_reg[3][13]/D    1
@(R)->CLK(R)	0.682    0.180/*         0.032/*         DP/RegNPC3/DOUT_reg[28]/D    1
CLK(R)->CLK(R)	0.682    0.180/*         0.032/*         DP/RF0/REGISTERS_reg[0][13]/D    1
CLK(R)->CLK(R)	0.682    0.180/*         0.032/*         DP/RF0/REGISTERS_reg[16][13]/D    1
CLK(R)->CLK(R)	0.682    0.180/*         0.032/*         DP/RF0/REGISTERS_reg[18][13]/D    1
CLK(R)->CLK(R)	0.682    0.180/*         0.032/*         DP/RF0/REGISTERS_reg[14][13]/D    1
CLK(R)->CLK(R)	0.682    0.180/*         0.032/*         DP/RF0/REGISTERS_reg[29][13]/D    1
@(R)->CLK(R)	0.682    0.180/*         0.032/*         DP/RegME/DOUT_reg[22]/D    1
@(R)->CLK(R)	0.682    0.180/*         0.032/*         DP/RegNPC3/DOUT_reg[16]/D    1
CLK(R)->CLK(R)	0.682    0.180/*         0.032/*         DP/RF0/REGISTERS_reg[22][13]/D    1
CLK(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RF0/REGISTERS_reg[6][13]/D    1
@(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RegNPC2/DOUT_reg[16]/D    1
CLK(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RF0/REGISTERS_reg[5][13]/D    1
CLK(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RF0/REGISTERS_reg[11][13]/D    1
CLK(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RF0/REGISTERS_reg[13][13]/D    1
CLK(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RF0/REGISTERS_reg[8][13]/D    1
@(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RegNPC2/DOUT_reg[17]/D    1
@(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RegNPC2/DOUT_reg[22]/D    1
@(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RegME/DOUT_reg[16]/D    1
CLK(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RF0/REGISTERS_reg[3][28]/D    1
@(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RegNPC3/DOUT_reg[17]/D    1
@(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RegNPC3/DOUT_reg[21]/D    1
@(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RegME/DOUT_reg[17]/D    1
CLK(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RF0/REGISTERS_reg[28][28]/D    1
@(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RegNPC3/DOUT_reg[22]/D    1
@(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RegNPC2/DOUT_reg[28]/D    1
CLK(R)->CLK(R)	0.682    0.181/*         0.032/*         DP/RF0/REGISTERS_reg[17][28]/D    1
CLK(R)->CLK(R)	0.682    0.182/*         0.032/*         DP/RF0/REGISTERS_reg[21][28]/D    1
CLK(R)->CLK(R)	0.682    0.182/*         0.032/*         DP/RF0/REGISTERS_reg[30][28]/D    1
CLK(R)->CLK(R)	0.682    0.182/*         0.032/*         DP/RF0/REGISTERS_reg[23][13]/D    1
CLK(R)->CLK(R)	0.682    0.182/*         0.032/*         DP/RF0/REGISTERS_reg[11][28]/D    1
CLK(R)->CLK(R)	0.682    0.182/*         0.032/*         DP/RF0/REGISTERS_reg[4][28]/D    1
CLK(R)->CLK(R)	0.682    0.182/*         0.032/*         DP/RF0/REGISTERS_reg[31][13]/D    1
@(R)->CLK(R)	0.682    0.182/*         0.032/*         DP/RegNPC2/DOUT_reg[31]/D    1
CLK(R)->CLK(R)	0.682    0.182/*         0.032/*         DP/RF0/REGISTERS_reg[25][28]/D    1
CLK(R)->CLK(R)	0.682    0.182/*         0.032/*         DP/RF0/REGISTERS_reg[26][28]/D    1
CLK(R)->CLK(R)	0.682    0.182/*         0.032/*         DP/RF0/REGISTERS_reg[5][28]/D    1
CLK(R)->CLK(R)	0.682    0.182/*         0.032/*         DP/RF0/REGISTERS_reg[8][28]/D    1
CLK(R)->CLK(R)	0.682    0.182/*         0.032/*         DP/RF0/REGISTERS_reg[10][28]/D    1
CLK(R)->CLK(R)	0.682    0.183/*         0.032/*         DP/RF0/REGISTERS_reg[31][28]/D    1
CLK(R)->CLK(R)	0.682    0.183/*         0.032/*         DP/RF0/REGISTERS_reg[29][28]/D    1
CLK(R)->CLK(R)	0.682    0.183/*         0.032/*         DP/RF0/REGISTERS_reg[20][13]/D    1
CLK(R)->CLK(R)	0.682    0.183/*         0.032/*         DP/RF0/REGISTERS_reg[20][28]/D    1
CLK(R)->CLK(R)	0.682    0.183/*         0.032/*         DP/RF0/REGISTERS_reg[0][28]/D    1
CLK(R)->CLK(R)	0.682    0.183/*         0.032/*         DP/RF0/REGISTERS_reg[14][28]/D    1
CLK(R)->CLK(R)	0.682    0.183/*         0.032/*         DP/RF0/REGISTERS_reg[27][28]/D    1
CLK(R)->CLK(R)	0.682    0.183/*         0.032/*         DP/RF0/REGISTERS_reg[6][28]/D    1
CLK(R)->CLK(R)	0.682    0.183/*         0.032/*         DP/RF0/REGISTERS_reg[23][28]/D    1
CLK(R)->CLK(R)	0.682    0.183/*         0.032/*         DP/RF0/REGISTERS_reg[19][28]/D    1
CLK(R)->CLK(R)	0.682    0.183/*         0.032/*         DP/RF0/REGISTERS_reg[24][28]/D    1
CLK(R)->CLK(R)	0.682    0.183/*         0.032/*         DP/RF0/REGISTERS_reg[18][28]/D    1
CLK(R)->CLK(R)	0.682    0.184/*         0.032/*         DP/RF0/REGISTERS_reg[17][13]/D    1
CLK(R)->CLK(R)	0.682    0.184/*         0.032/*         DP/RF0/REGISTERS_reg[2][28]/D    1
CLK(R)->CLK(R)	0.682    0.184/*         0.032/*         DP/RF0/REGISTERS_reg[2][13]/D    1
CLK(R)->CLK(R)	0.682    0.184/*         0.032/*         DP/RF0/REGISTERS_reg[1][28]/D    1
CLK(R)->CLK(R)	0.682    0.184/*         0.032/*         DP/RF0/REGISTERS_reg[7][13]/D    1
CLK(R)->CLK(R)	0.682    0.184/*         0.032/*         DP/RF0/REGISTERS_reg[22][28]/D    1
@(R)->CLK(R)	0.682    0.184/*         0.032/*         DP/RegNPC2/DOUT_reg[27]/D    1
CLK(R)->CLK(R)	0.682    0.184/*         0.032/*         DP/RF0/REGISTERS_reg[7][28]/D    1
@(R)->CLK(R)	0.682    0.184/*         0.032/*         DP/RegNPC2/DOUT_reg[26]/D    1
CLK(R)->CLK(R)	0.682    0.185/*         0.032/*         DP/RF0/REGISTERS_reg[13][28]/D    1
@(R)->CLK(R)	0.682    0.185/*         0.032/*         DP/RegNPC2/DOUT_reg[20]/D    1
CLK(R)->CLK(R)	0.682    0.185/*         0.032/*         DP/RF0/REGISTERS_reg[12][28]/D    1
CLK(R)->CLK(R)	0.682    0.185/*         0.032/*         DP/RF0/REGISTERS_reg[9][28]/D    1
CLK(R)->CLK(R)	0.682    0.185/*         0.032/*         DP/RF0/REGISTERS_reg[15][28]/D    1
CLK(R)->CLK(R)	0.682    0.185/*         0.032/*         DP/RF0/REGISTERS_reg[16][28]/D    1
@(R)->CLK(R)	0.674    */0.187         */0.040         DP/RegIMM/DOUT_reg[1]/D    1
CLK(R)->CLK(R)	0.682    0.188/*         0.032/*         DP/RF0/REGISTERS_reg[30][11]/D    1
CLK(R)->CLK(R)	0.682    0.188/*         0.032/*         DP/RF0/REGISTERS_reg[25][11]/D    1
CLK(R)->CLK(R)	0.682    0.188/*         0.032/*         DP/RF0/REGISTERS_reg[30][26]/D    1
CLK(R)->CLK(R)	0.682    0.188/*         0.032/*         DP/RF0/REGISTERS_reg[11][11]/D    1
CLK(R)->CLK(R)	0.682    0.188/*         0.032/*         DP/RF0/REGISTERS_reg[31][11]/D    1
CLK(R)->CLK(R)	0.682    0.188/*         0.032/*         DP/RF0/REGISTERS_reg[13][11]/D    1
CLK(R)->CLK(R)	0.682    0.188/*         0.032/*         DP/RF0/REGISTERS_reg[20][11]/D    1
CLK(R)->CLK(R)	0.682    0.188/*         0.032/*         DP/RF0/REGISTERS_reg[0][26]/D    1
CLK(R)->CLK(R)	0.682    0.188/*         0.032/*         DP/RF0/REGISTERS_reg[15][11]/D    1
CLK(R)->CLK(R)	0.682    0.188/*         0.032/*         DP/RF0/REGISTERS_reg[26][11]/D    1
CLK(R)->CLK(R)	0.682    0.188/*         0.032/*         DP/RF0/REGISTERS_reg[14][11]/D    1
CLK(R)->CLK(R)	0.682    0.188/*         0.032/*         DP/RF0/REGISTERS_reg[6][11]/D    1
CLK(R)->CLK(R)	0.682    0.188/*         0.032/*         DP/RF0/REGISTERS_reg[9][11]/D    1
CLK(R)->CLK(R)	0.682    0.188/*         0.032/*         DP/RF0/REGISTERS_reg[0][11]/D    1
CLK(R)->CLK(R)	0.682    0.188/*         0.032/*         DP/RF0/REGISTERS_reg[24][11]/D    1
CLK(R)->CLK(R)	0.682    0.189/*         0.032/*         DP/RF0/REGISTERS_reg[27][11]/D    1
CLK(R)->CLK(R)	0.682    0.189/*         0.032/*         DP/RF0/REGISTERS_reg[3][11]/D    1
CLK(R)->CLK(R)	0.682    0.189/*         0.032/*         DP/RF0/REGISTERS_reg[7][11]/D    1
CLK(R)->CLK(R)	0.682    0.189/*         0.032/*         DP/RF0/REGISTERS_reg[1][11]/D    1
CLK(R)->CLK(R)	0.682    0.189/*         0.032/*         DP/RF0/REGISTERS_reg[25][19]/D    1
CLK(R)->CLK(R)	0.682    0.189/*         0.032/*         DP/RF0/REGISTERS_reg[2][11]/D    1
CLK(R)->CLK(R)	0.682    0.189/*         0.032/*         DP/RF0/REGISTERS_reg[23][11]/D    1
CLK(R)->CLK(R)	0.682    0.189/*         0.032/*         DP/RF0/REGISTERS_reg[29][11]/D    1
CLK(R)->CLK(R)	0.682    0.189/*         0.032/*         DP/RF0/REGISTERS_reg[1][19]/D    1
CLK(R)->CLK(R)	0.682    0.189/*         0.032/*         DP/RF0/REGISTERS_reg[13][19]/D    1
CLK(R)->CLK(R)	0.682    0.190/*         0.032/*         DP/RF0/REGISTERS_reg[10][19]/D    1
CLK(R)->CLK(R)	0.682    0.191/*         0.032/*         DP/RF0/REGISTERS_reg[21][11]/D    1
CLK(R)->CLK(R)	0.682    0.191/*         0.032/*         DP/RF0/REGISTERS_reg[10][11]/D    1
CLK(R)->CLK(R)	0.682    0.192/*         0.032/*         DP/RF0/REGISTERS_reg[18][11]/D    1
CLK(R)->CLK(R)	0.682    0.192/*         0.032/*         DP/RF0/REGISTERS_reg[4][11]/D    1
CLK(R)->CLK(R)	0.682    0.192/*         0.032/*         DP/RF0/REGISTERS_reg[22][11]/D    1
CLK(R)->CLK(R)	0.682    0.193/*         0.032/*         DP/RF0/REGISTERS_reg[12][11]/D    1
CLK(R)->CLK(R)	0.682    0.193/*         0.032/*         DP/RF0/REGISTERS_reg[5][11]/D    1
CLK(R)->CLK(R)	0.682    0.194/*         0.032/*         DP/RF0/REGISTERS_reg[19][11]/D    1
CLK(R)->CLK(R)	0.682    0.194/*         0.032/*         DP/RF0/REGISTERS_reg[28][11]/D    1
CLK(R)->CLK(R)	0.682    0.194/*         0.032/*         DP/RF0/REGISTERS_reg[17][11]/D    1
CLK(R)->CLK(R)	0.671    */0.195         */0.043         CU/cw1_reg[15]/D    1
CLK(R)->CLK(R)	0.671    */0.195         */0.043         CU/cw1_reg[3]/D    1
CLK(R)->CLK(R)	0.682    0.195/*         0.032/*         DP/RF0/REGISTERS_reg[8][11]/D    1
CLK(R)->CLK(R)	0.682    0.195/*         0.032/*         DP/RF0/REGISTERS_reg[16][11]/D    1
CLK(R)->CLK(R)	0.682    0.196/*         0.032/*         DP/RF0/REGISTERS_reg[28][4]/D    1
CLK(R)->CLK(R)	0.682    0.197/*         0.032/*         DP/RF0/REGISTERS_reg[18][4]/D    1
CLK(R)->CLK(R)	0.682    0.197/*         0.032/*         DP/RF0/REGISTERS_reg[3][4]/D    1
CLK(R)->CLK(R)	0.682    0.197/*         0.032/*         DP/RF0/REGISTERS_reg[14][4]/D    1
CLK(R)->CLK(R)	0.682    0.197/*         0.032/*         DP/RF0/REGISTERS_reg[5][4]/D    1
CLK(R)->CLK(R)	0.682    0.197/*         0.032/*         DP/RF0/REGISTERS_reg[0][4]/D    1
CLK(R)->CLK(R)	0.682    0.197/*         0.032/*         DP/RF0/REGISTERS_reg[9][4]/D    1
CLK(R)->CLK(R)	0.682    0.197/*         0.032/*         DP/RF0/REGISTERS_reg[30][4]/D    1
CLK(R)->CLK(R)	0.682    0.197/*         0.032/*         DP/RF0/REGISTERS_reg[16][4]/D    1
CLK(R)->CLK(R)	0.682    0.197/*         0.032/*         DP/RF0/REGISTERS_reg[21][4]/D    1
CLK(R)->CLK(R)	0.682    0.197/*         0.032/*         DP/RF0/REGISTERS_reg[6][4]/D    1
CLK(R)->CLK(R)	0.682    0.198/*         0.032/*         DP/RF0/REGISTERS_reg[2][4]/D    1
CLK(R)->CLK(R)	0.682    0.198/*         0.032/*         DP/RF0/REGISTERS_reg[13][4]/D    1
CLK(R)->CLK(R)	0.682    0.198/*         0.032/*         DP/RF0/REGISTERS_reg[25][4]/D    1
CLK(R)->CLK(R)	0.682    0.198/*         0.032/*         DP/RF0/REGISTERS_reg[22][4]/D    1
CLK(R)->CLK(R)	0.682    0.199/*         0.032/*         DP/RF0/REGISTERS_reg[17][4]/D    1
CLK(R)->CLK(R)	0.682    0.199/*         0.032/*         DP/RF0/REGISTERS_reg[8][4]/D    1
CLK(R)->CLK(R)	0.682    0.199/*         0.032/*         DP/RF0/REGISTERS_reg[31][4]/D    1
CLK(R)->CLK(R)	0.682    0.199/*         0.032/*         DP/RF0/REGISTERS_reg[1][4]/D    1
CLK(R)->CLK(R)	0.682    0.199/*         0.032/*         DP/RF0/REGISTERS_reg[24][4]/D    1
CLK(R)->CLK(R)	0.682    0.200/*         0.032/*         DP/RF0/REGISTERS_reg[10][4]/D    1
CLK(R)->CLK(R)	0.680    0.202/*         0.034/*         DP/FFDFD/Q_reg/D    1
CLK(R)->CLK(R)	0.682    0.203/*         0.032/*         DP/RF0/REGISTERS_reg[0][8]/D    1
CLK(R)->CLK(R)	0.682    0.204/*         0.032/*         DP/RF0/REGISTERS_reg[6][8]/D    1
CLK(R)->CLK(R)	0.682    0.204/*         0.032/*         DP/RF0/REGISTERS_reg[17][8]/D    1
CLK(R)->CLK(R)	0.682    0.204/*         0.032/*         DP/RF0/REGISTERS_reg[2][8]/D    1
CLK(R)->CLK(R)	0.682    0.204/*         0.032/*         DP/RF0/REGISTERS_reg[16][8]/D    1
CLK(R)->CLK(R)	0.682    0.204/*         0.032/*         DP/RF0/REGISTERS_reg[5][8]/D    1
CLK(R)->CLK(R)	0.682    0.204/*         0.032/*         DP/RF0/REGISTERS_reg[9][8]/D    1
CLK(R)->CLK(R)	0.682    0.204/*         0.032/*         DP/RF0/REGISTERS_reg[21][8]/D    1
CLK(R)->CLK(R)	0.682    0.204/*         0.032/*         DP/RF0/REGISTERS_reg[28][8]/D    1
CLK(R)->CLK(R)	0.682    0.204/*         0.032/*         DP/RF0/REGISTERS_reg[3][8]/D    1
CLK(R)->CLK(R)	0.682    0.204/*         0.032/*         DP/RF0/REGISTERS_reg[18][8]/D    1
CLK(R)->CLK(R)	0.682    0.204/*         0.032/*         DP/RF0/REGISTERS_reg[14][8]/D    1
@(R)->CLK(R)	0.671    */0.204         */0.043         DP/RegIMM/DOUT_reg[0]/D    1
CLK(R)->CLK(R)	0.682    0.204/*         0.032/*         DP/RF0/REGISTERS_reg[30][8]/D    1
CLK(R)->CLK(R)	0.682    0.205/*         0.032/*         DP/RF0/REGISTERS_reg[13][8]/D    1
CLK(R)->CLK(R)	0.682    0.205/*         0.032/*         DP/RF0/REGISTERS_reg[22][8]/D    1
CLK(R)->CLK(R)	0.682    0.205/*         0.032/*         DP/RF0/REGISTERS_reg[23][8]/D    1
CLK(R)->CLK(R)	0.682    0.205/*         0.032/*         DP/RF0/REGISTERS_reg[4][8]/D    1
CLK(R)->CLK(R)	0.682    0.206/*         0.032/*         DP/RF0/REGISTERS_reg[20][8]/D    1
CLK(R)->CLK(R)	0.682    0.206/*         0.032/*         DP/RF0/REGISTERS_reg[11][8]/D    1
CLK(R)->CLK(R)	0.682    0.206/*         0.032/*         DP/RF0/REGISTERS_reg[24][8]/D    1
CLK(R)->CLK(R)	0.682    0.206/*         0.032/*         DP/RF0/REGISTERS_reg[8][8]/D    1
@(R)->CLK(R)	0.671    */0.208         */0.043         DP/FFDJREG/Q_reg/D    1
@(R)->CLK(R)	0.671    */0.208         */0.043         DP/FFDJL1/Q_reg/D    1
CLK(R)->CLK(R)	0.682    0.209/*         0.032/*         DP/RF0/REGISTERS_reg[7][16]/D    1
CLK(R)->CLK(R)	0.682    0.209/*         0.032/*         DP/RF0/REGISTERS_reg[2][16]/D    1
CLK(R)->CLK(R)	0.682    0.209/*         0.032/*         DP/RF0/REGISTERS_reg[24][16]/D    1
CLK(R)->CLK(R)	0.682    0.209/*         0.032/*         DP/RF0/REGISTERS_reg[25][16]/D    1
CLK(R)->CLK(R)	0.682    0.209/*         0.032/*         DP/RF0/REGISTERS_reg[17][16]/D    1
CLK(R)->CLK(R)	0.682    0.209/*         0.032/*         DP/RF0/REGISTERS_reg[13][16]/D    1
CLK(R)->CLK(R)	0.673    */0.209         */0.041         CU/cw1_reg[5]/D    1
@(R)->CLK(R)	0.672    */0.211         */0.042         CU/cw1_reg[17]/D    1
@(R)->CLK(R)	0.672    */0.212         */0.042         DP/RegRD3/DOUT_reg[3]/D    1
CLK(R)->CLK(R)	0.683    0.214/*         0.031/*         DP/RegFC/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.672    */0.214         */0.042         CU/cw1_reg[23]/D    1
@(R)->CLK(R)	0.675    0.214/*         0.039/*         CU/cw1_reg[14]/D    1
CLK(R)->CLK(R)	0.675    */0.214         */0.039         DP/RegFC/DOUT_reg[1]/D    1
CLK(R)->CLK(R)	0.678    0.215/*         0.036/*         DP/RegFC/DOUT_reg[0]/D    1
@(R)->CLK(R)	0.673    */0.217         */0.041         CU/cw3_reg[0]/D    1
@(R)->CLK(R)	0.673    */0.217         */0.041         DP/RegRD2/DOUT_reg[1]/D    1
CLK(R)->CLK(R)	0.682    0.217/*         0.032/*         DP/RF0/REGISTERS_reg[16][15]/D    1
@(R)->CLK(R)	0.673    */0.217         */0.041         DP/RegRD2/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.673    */0.217         */0.041         DP/RegRD2/DOUT_reg[4]/D    1
CLK(F)->CLK(R)	0.714    */0.217         */0.000         DP/RegNPC2/clk_gate_DOUT_reg/main_gate/A1    1
CLK(R)->CLK(R)	0.682    0.218/*         0.032/*         DP/RF0/REGISTERS_reg[21][15]/D    1
CLK(R)->CLK(R)	0.682    0.218/*         0.032/*         DP/RF0/REGISTERS_reg[0][15]/D    1
CLK(R)->CLK(R)	0.682    0.218/*         0.032/*         DP/RF0/REGISTERS_reg[9][15]/D    1
CLK(R)->CLK(R)	0.682    0.218/*         0.032/*         DP/RF0/REGISTERS_reg[22][15]/D    1
CLK(R)->CLK(R)	0.682    0.218/*         0.032/*         DP/RF0/REGISTERS_reg[3][15]/D    1
CLK(R)->CLK(R)	0.682    0.218/*         0.032/*         DP/RF0/REGISTERS_reg[13][15]/D    1
CLK(R)->CLK(R)	0.682    0.218/*         0.032/*         DP/RF0/REGISTERS_reg[18][15]/D    1
CLK(R)->CLK(R)	0.682    0.218/*         0.032/*         DP/RF0/REGISTERS_reg[28][15]/D    1
CLK(R)->CLK(R)	0.682    0.218/*         0.032/*         DP/RF0/REGISTERS_reg[5][15]/D    1
CLK(R)->CLK(R)	0.682    0.218/*         0.032/*         DP/RF0/REGISTERS_reg[30][15]/D    1
CLK(R)->CLK(R)	0.682    0.218/*         0.032/*         DP/RF0/REGISTERS_reg[25][15]/D    1
CLK(R)->CLK(R)	0.682    0.218/*         0.032/*         DP/RF0/REGISTERS_reg[6][15]/D    1
@(R)->CLK(R)	0.673    */0.218         */0.041         DP/RegIMM/DOUT_reg[3]/D    1
CLK(R)->CLK(R)	0.682    0.218/*         0.032/*         DP/RF0/REGISTERS_reg[2][15]/D    1
CLK(R)->CLK(R)	0.682    0.218/*         0.032/*         DP/RF0/REGISTERS_reg[14][15]/D    1
CLK(R)->CLK(R)	0.682    0.218/*         0.032/*         DP/RF0/REGISTERS_reg[17][15]/D    1
CLK(R)->CLK(R)	0.682    0.219/*         0.032/*         DP/RF0/REGISTERS_reg[11][15]/D    1
CLK(R)->CLK(R)	0.682    0.219/*         0.032/*         DP/RF0/REGISTERS_reg[23][15]/D    1
CLK(R)->CLK(R)	0.682    0.219/*         0.032/*         DP/RF0/REGISTERS_reg[24][15]/D    1
CLK(R)->CLK(R)	0.682    0.219/*         0.032/*         DP/RF0/REGISTERS_reg[12][15]/D    1
CLK(R)->CLK(R)	0.682    0.219/*         0.032/*         DP/RF0/REGISTERS_reg[1][15]/D    1
CLK(R)->CLK(R)	0.682    0.219/*         0.032/*         DP/RF0/REGISTERS_reg[15][15]/D    1
CLK(R)->CLK(R)	0.682    0.219/*         0.032/*         DP/RF0/REGISTERS_reg[29][15]/D    1
CLK(R)->CLK(R)	0.682    0.220/*         0.032/*         DP/RF0/REGISTERS_reg[10][15]/D    1
CLK(R)->CLK(R)	0.682    0.220/*         0.032/*         DP/RF0/REGISTERS_reg[27][15]/D    1
CLK(R)->CLK(R)	0.682    0.220/*         0.032/*         DP/RF0/REGISTERS_reg[26][15]/D    1
CLK(R)->CLK(R)	0.682    0.220/*         0.032/*         DP/RF0/REGISTERS_reg[20][15]/D    1
CLK(R)->CLK(R)	0.682    0.220/*         0.032/*         DP/RF0/REGISTERS_reg[19][15]/D    1
CLK(R)->CLK(R)	0.682    0.220/*         0.032/*         DP/RF0/REGISTERS_reg[31][15]/D    1
CLK(R)->CLK(R)	0.682    0.220/*         0.032/*         DP/RF0/REGISTERS_reg[4][15]/D    1
CLK(R)->CLK(R)	0.682    0.220/*         0.032/*         DP/RF0/REGISTERS_reg[7][15]/D    1
CLK(R)->CLK(R)	0.682    0.220/*         0.032/*         DP/RF0/REGISTERS_reg[8][15]/D    1
@(R)->CLK(R)	0.680    0.226/*         0.034/*         DP/RegALU2/DOUT_reg[11]/D    1
@(R)->CLK(R)	0.680    0.226/*         0.034/*         DP/RegALU2/DOUT_reg[1]/D    1
@(R)->CLK(R)	0.678    0.226/*         0.036/*         CU/cw1_reg[20]/D    1
@(R)->CLK(R)	0.680    0.226/*         0.034/*         DP/RegALU2/DOUT_reg[13]/D    1
@(R)->CLK(R)	0.680    0.227/*         0.034/*         DP/RegALU2/DOUT_reg[5]/D    1
@(R)->CLK(R)	0.680    0.227/*         0.034/*         DP/RegALU2/DOUT_reg[10]/D    1
@(R)->CLK(R)	0.680    0.227/*         0.034/*         DP/RegALU2/DOUT_reg[12]/D    1
@(R)->CLK(R)	0.680    0.227/*         0.034/*         DP/RegALU2/DOUT_reg[4]/D    1
@(R)->CLK(R)	0.680    0.227/*         0.034/*         DP/RegALU2/DOUT_reg[9]/D    1
@(R)->CLK(R)	0.681    0.228/*         0.033/*         DP/RegALU2/DOUT_reg[7]/D    1
@(R)->CLK(R)	0.672    0.228/*         0.042/*         CU/IF_EN_reg/D    1
CLK(R)->CLK(R)	0.674    */0.229         */0.040         CU/cw1_reg[22]/D    1
CLK(R)->CLK(R)	0.675    */0.232         */0.039         DP/RF0/REGISTERS_reg[17][24]/D    1
@(R)->CLK(R)	0.681    0.233/*         0.033/*         DP/RegNPC2/DOUT_reg[1]/D    1
@(R)->CLK(R)	0.681    0.233/*         0.033/*         DP/RegNPC2/DOUT_reg[12]/D    1
@(R)->CLK(R)	0.682    0.233/*         0.032/*         DP/RegNPC2/DOUT_reg[11]/D    1
@(R)->CLK(R)	0.682    0.234/*         0.032/*         DP/RegNPC2/DOUT_reg[5]/D    1
CLK(R)->CLK(R)	0.674    */0.234         */0.040         DP/RF0/REGISTERS_reg[12][6]/D    1
CLK(R)->CLK(R)	0.674    */0.235         */0.040         DP/RF0/REGISTERS_reg[16][6]/D    1
CLK(R)->CLK(R)	0.674    */0.235         */0.040         DP/RF0/REGISTERS_reg[8][6]/D    1
CLK(R)->CLK(R)	0.674    */0.235         */0.040         DP/RF0/REGISTERS_reg[3][6]/D    1
CLK(R)->CLK(R)	0.674    */0.235         */0.040         DP/RF0/REGISTERS_reg[11][6]/D    1
CLK(R)->CLK(R)	0.674    */0.235         */0.040         DP/RF0/REGISTERS_reg[18][6]/D    1
CLK(R)->CLK(R)	0.674    */0.235         */0.040         DP/RF0/REGISTERS_reg[0][6]/D    1
CLK(R)->CLK(R)	0.674    */0.235         */0.040         DP/RF0/REGISTERS_reg[22][6]/D    1
CLK(R)->CLK(R)	0.674    */0.235         */0.040         DP/RF0/REGISTERS_reg[6][6]/D    1
CLK(R)->CLK(R)	0.674    */0.235         */0.040         DP/RF0/REGISTERS_reg[29][6]/D    1
CLK(R)->CLK(R)	0.674    */0.235         */0.040         DP/RF0/REGISTERS_reg[9][6]/D    1
CLK(R)->CLK(R)	0.674    */0.235         */0.040         DP/RF0/REGISTERS_reg[26][6]/D    1
CLK(R)->CLK(R)	0.674    */0.235         */0.040         DP/RF0/REGISTERS_reg[23][6]/D    1
CLK(R)->CLK(R)	0.674    */0.236         */0.040         DP/RF0/REGISTERS_reg[14][6]/D    1
CLK(R)->CLK(R)	0.674    */0.236         */0.040         DP/RF0/REGISTERS_reg[4][6]/D    1
@(R)->CLK(R)	0.682    0.236/*         0.032/*         DP/RegNPC2/DOUT_reg[4]/D    1
CLK(R)->CLK(R)	0.674    */0.236         */0.040         DP/RF0/REGISTERS_reg[24][6]/D    1
CLK(R)->CLK(R)	0.674    */0.237         */0.040         DP/RF0/REGISTERS_reg[13][6]/D    1
CLK(R)->CLK(R)	0.674    */0.237         */0.040         DP/RF0/REGISTERS_reg[15][6]/D    1
CLK(R)->CLK(R)	0.674    */0.237         */0.040         DP/RF0/REGISTERS_reg[2][6]/D    1
CLK(R)->CLK(R)	0.674    */0.237         */0.040         DP/RF0/REGISTERS_reg[7][6]/D    1
CLK(R)->CLK(R)	0.674    */0.239         */0.040         DP/RF0/REGISTERS_reg[10][6]/D    1
CLK(R)->CLK(R)	0.674    */0.239         */0.040         DP/RF0/REGISTERS_reg[20][6]/D    1
CLK(R)->CLK(R)	0.674    */0.239         */0.040         DP/RF0/REGISTERS_reg[19][6]/D    1
CLK(R)->CLK(R)	0.674    */0.239         */0.040         DP/RF0/REGISTERS_reg[27][6]/D    1
CLK(R)->CLK(R)	0.674    */0.239         */0.040         DP/RF0/REGISTERS_reg[1][6]/D    1
@(R)->CLK(R)	0.626    0.240/*         0.088/*         CU/JUMP2_reg/SE    1
CLK(R)->CLK(R)	0.674    */0.240         */0.040         DP/RF0/REGISTERS_reg[17][6]/D    1
CLK(R)->CLK(R)	0.674    */0.241         */0.040         DP/RF0/REGISTERS_reg[21][6]/D    1
CLK(R)->CLK(R)	0.674    */0.241         */0.040         DP/RF0/REGISTERS_reg[28][6]/D    1
CLK(R)->CLK(R)	0.674    */0.241         */0.040         DP/RF0/REGISTERS_reg[31][6]/D    1
CLK(R)->CLK(R)	0.674    */0.241         */0.040         DP/RF0/REGISTERS_reg[30][6]/D    1
CLK(R)->CLK(R)	0.674    */0.241         */0.040         DP/RF0/REGISTERS_reg[25][6]/D    1
@(R)->CLK(R)	0.683    0.242/*         0.031/*         DP/RegNPC1/DOUT_reg[31]/D    1
@(R)->CLK(R)	0.683    0.242/*         0.031/*         DP/RegNPC1/DOUT_reg[16]/D    1
@(R)->CLK(R)	0.683    0.242/*         0.031/*         DP/RegNPC1/DOUT_reg[24]/D    1
@(R)->CLK(R)	0.680    0.242/*         0.034/*         DP/RegALU2/DOUT_reg[6]/D    1
@(R)->CLK(R)	0.682    0.243/*         0.032/*         DP/RegNPC1/DOUT_reg[14]/D    1
@(R)->CLK(R)	0.678    0.243/*         0.036/*         CU/cw1_reg[13]/D    1
@(R)->CLK(R)	0.678    0.243/*         0.036/*         CU/cw1_reg[16]/D    1
CLK(R)->CLK(R)	0.674    */0.243         */0.040         DP/RF0/REGISTERS_reg[5][6]/D    1
@(R)->CLK(R)	0.683    0.243/*         0.031/*         DP/RegNPC1/DOUT_reg[1]/D    1
@(R)->CLK(R)	0.683    0.244/*         0.031/*         DP/RegNPC1/DOUT_reg[0]/D    1
@(R)->CLK(R)	0.680    0.244/*         0.034/*         DP/RegALU2/DOUT_reg[3]/D    1
@(R)->CLK(R)	0.683    0.244/*         0.031/*         DP/RegNPC1/DOUT_reg[15]/D    1
@(R)->CLK(R)	0.683    0.244/*         0.031/*         DP/RegNPC1/DOUT_reg[12]/D    1
@(R)->CLK(R)	0.683    0.245/*         0.031/*         DP/RegNPC1/DOUT_reg[23]/D    1
@(R)->CLK(R)	0.683    0.245/*         0.031/*         DP/RegNPC1/DOUT_reg[9]/D    1
@(R)->CLK(R)	0.681    0.245/*         0.033/*         DP/RegALU2/DOUT_reg[8]/D    1
@(R)->CLK(R)	0.674    */0.245         */0.040         DP/RegRD3/DOUT_reg[4]/D    1
@(R)->CLK(R)	0.683    0.246/*         0.031/*         DP/RegNPC1/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.683    0.246/*         0.031/*         DP/RegNPC1/DOUT_reg[11]/D    1
@(R)->CLK(R)	0.682    0.246/*         0.032/*         DP/RegNPC1/DOUT_reg[5]/D    1
@(R)->CLK(R)	0.673    */0.247         */0.041         DP/RegIMM/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.674    */0.247         */0.040         DP/RegRD3/DOUT_reg[0]/D    1
@(R)->CLK(R)	0.674    */0.247         */0.040         DP/RegRD3/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.674    */0.248         */0.040         DP/RegRD3/DOUT_reg[1]/D    1
@(R)->CLK(R)	0.683    0.248/*         0.031/*         DP/RegNPC1/DOUT_reg[4]/D    1
@(R)->CLK(R)	0.681    0.248/*         0.033/*         CU/cw1_reg[19]/D    1
@(R)->CLK(R)	0.683    0.248/*         0.031/*         DP/RegNPC1/DOUT_reg[13]/D    1
@(R)->CLK(R)	0.681    0.249/*         0.033/*         DP/RegNPC2/DOUT_reg[6]/D    1
@(R)->CLK(R)	0.683    0.250/*         0.031/*         DP/RegNPC1/DOUT_reg[3]/D    1
@(R)->CLK(R)	0.683    0.250/*         0.031/*         DP/RegNPC1/DOUT_reg[10]/D    1
@(R)->CLK(R)	0.683    0.250/*         0.031/*         DP/RegNPC1/DOUT_reg[8]/D    1
@(R)->CLK(R)	0.683    0.251/*         0.031/*         IR/DOUT_reg[5]/D    1
@(R)->CLK(R)	0.683    0.251/*         0.031/*         IR/DOUT_reg[3]/D    1
@(R)->CLK(R)	0.683    0.251/*         0.031/*         IR/DOUT_reg[8]/D    1
@(R)->CLK(R)	0.683    0.252/*         0.031/*         IR/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.683    0.252/*         0.031/*         DP/RegNPC1/DOUT_reg[7]/D    1
@(R)->CLK(R)	0.683    0.252/*         0.031/*         IR/DOUT_reg[0]/D    1
@(R)->CLK(R)	0.683    0.252/*         0.031/*         IR/DOUT_reg[4]/D    1
@(R)->CLK(R)	0.683    0.252/*         0.031/*         DP/RegNPC1/DOUT_reg[6]/D    1
@(R)->CLK(R)	0.683    0.254/*         0.031/*         IR/DOUT_reg[7]/D    1
@(R)->CLK(R)	0.683    0.255/*         0.031/*         IR/DOUT_reg[10]/D    1
@(R)->CLK(R)	0.683    0.256/*         0.031/*         IR/DOUT_reg[6]/D    1
@(R)->CLK(R)	0.683    0.256/*         0.031/*         CU/cw3_reg[1]/D    1
@(R)->CLK(R)	0.683    0.257/*         0.031/*         CU/cw2_reg[1]/D    1
@(R)->CLK(R)	0.683    0.257/*         0.031/*         CU/cw2_reg[6]/D    1
@(R)->CLK(R)	0.683    0.257/*         0.031/*         CU/cw2_reg[8]/D    1
@(R)->CLK(R)	0.683    0.258/*         0.031/*         CU/cw2_reg[9]/D    1
@(R)->CLK(R)	0.683    0.258/*         0.031/*         CU/cw2_reg[7]/D    1
CLK(R)->CLK(R)	0.674    */0.258         */0.040         DP/RF0/REGISTERS_reg[26][0]/D    1
CLK(R)->CLK(R)	0.674    */0.258         */0.040         DP/RF0/REGISTERS_reg[24][0]/D    1
@(R)->CLK(R)	0.683    0.258/*         0.031/*         CU/cw2_reg[4]/D    1
CLK(R)->CLK(R)	0.674    */0.258         */0.040         DP/RF0/REGISTERS_reg[21][0]/D    1
CLK(R)->CLK(R)	0.674    */0.258         */0.040         DP/RF0/REGISTERS_reg[5][0]/D    1
CLK(R)->CLK(R)	0.674    */0.258         */0.040         DP/RF0/REGISTERS_reg[22][0]/D    1
CLK(R)->CLK(R)	0.674    */0.258         */0.040         DP/RF0/REGISTERS_reg[4][0]/D    1
CLK(R)->CLK(R)	0.674    */0.258         */0.040         DP/RF0/REGISTERS_reg[20][0]/D    1
CLK(R)->CLK(R)	0.674    */0.258         */0.040         DP/RF0/REGISTERS_reg[11][0]/D    1
CLK(R)->CLK(R)	0.674    */0.258         */0.040         DP/RF0/REGISTERS_reg[1][0]/D    1
CLK(R)->CLK(R)	0.675    */0.258         */0.039         DP/RF0/REGISTERS_reg[25][0]/D    1
CLK(R)->CLK(R)	0.675    */0.258         */0.039         DP/RF0/REGISTERS_reg[7][0]/D    1
CLK(R)->CLK(R)	0.674    */0.258         */0.040         DP/RF0/REGISTERS_reg[27][0]/D    1
CLK(R)->CLK(R)	0.675    */0.259         */0.039         DP/RF0/REGISTERS_reg[15][0]/D    1
CLK(R)->CLK(R)	0.674    */0.259         */0.040         DP/RF0/REGISTERS_reg[10][0]/D    1
CLK(R)->CLK(R)	0.675    */0.259         */0.039         DP/RF0/REGISTERS_reg[14][0]/D    1
CLK(R)->CLK(R)	0.674    */0.259         */0.040         DP/RF0/REGISTERS_reg[8][0]/D    1
@(R)->CLK(R)	0.683    0.260/*         0.031/*         IR/DOUT_reg[9]/D    1
CLK(R)->CLK(R)	0.675    */0.260         */0.039         DP/RF0/REGISTERS_reg[13][0]/D    1
CLK(R)->CLK(R)	0.674    */0.260         */0.040         DP/RF0/REGISTERS_reg[6][0]/D    1
CLK(R)->CLK(R)	0.675    */0.260         */0.039         DP/RF0/REGISTERS_reg[29][0]/D    1
CLK(R)->CLK(R)	0.675    */0.260         */0.039         DP/RF0/REGISTERS_reg[23][0]/D    1
CLK(R)->CLK(R)	0.675    */0.260         */0.039         DP/RF0/REGISTERS_reg[0][0]/D    1
CLK(R)->CLK(R)	0.675    */0.260         */0.039         DP/RF0/REGISTERS_reg[3][0]/D    1
CLK(R)->CLK(R)	0.675    */0.261         */0.039         DP/RF0/REGISTERS_reg[30][0]/D    1
CLK(R)->CLK(R)	0.674    */0.261         */0.040         DP/RF0/REGISTERS_reg[31][0]/D    1
CLK(R)->CLK(R)	0.674    */0.261         */0.040         DP/RF0/REGISTERS_reg[18][0]/D    1
@(R)->CLK(R)	0.675    */0.261         */0.039         CU/cw1_reg[1]/D    1
@(R)->CLK(R)	0.675    */0.262         */0.039         CU/cw1_reg[4]/D    1
CLK(R)->CLK(R)	0.682    0.262/*         0.032/*         DP/RF0/REGISTERS_reg[31][7]/D    1
CLK(R)->CLK(R)	0.682    0.262/*         0.032/*         DP/RF0/REGISTERS_reg[8][7]/D    1
CLK(R)->CLK(R)	0.682    0.262/*         0.032/*         DP/RF0/REGISTERS_reg[14][7]/D    1
CLK(R)->CLK(R)	0.674    */0.262         */0.040         DP/RF0/REGISTERS_reg[2][0]/D    1
@(R)->CLK(R)	0.675    */0.262         */0.039         CU/cw2_reg[14]/D    1
CLK(R)->CLK(R)	0.682    0.262/*         0.032/*         DP/RF0/REGISTERS_reg[11][7]/D    1
@(R)->CLK(R)	0.681    0.262/*         0.033/*         CU/cw1_reg[12]/D    1
CLK(R)->CLK(R)	0.675    */0.262         */0.039         DP/RF0/REGISTERS_reg[19][0]/D    1
CLK(R)->CLK(R)	0.682    0.262/*         0.032/*         DP/RF0/REGISTERS_reg[12][7]/D    1
CLK(R)->CLK(R)	0.682    0.262/*         0.032/*         DP/RF0/REGISTERS_reg[29][7]/D    1
CLK(R)->CLK(R)	0.682    0.262/*         0.032/*         DP/RF0/REGISTERS_reg[24][7]/D    1
CLK(R)->CLK(R)	0.682    0.262/*         0.032/*         DP/RF0/REGISTERS_reg[26][7]/D    1
CLK(R)->CLK(R)	0.682    0.262/*         0.032/*         DP/RF0/REGISTERS_reg[23][7]/D    1
@(R)->CLK(R)	0.681    0.262/*         0.033/*         CU/cw1_reg[10]/D    1
CLK(R)->CLK(R)	0.682    0.262/*         0.032/*         DP/RF0/REGISTERS_reg[0][7]/D    1
@(R)->CLK(R)	0.681    0.262/*         0.033/*         CU/cw1_reg[11]/D    1
CLK(R)->CLK(R)	0.682    0.262/*         0.032/*         DP/RF0/REGISTERS_reg[16][7]/D    1
CLK(R)->CLK(R)	0.682    0.262/*         0.032/*         DP/RF0/REGISTERS_reg[4][7]/D    1
CLK(R)->CLK(R)	0.682    0.262/*         0.032/*         DP/RF0/REGISTERS_reg[22][7]/D    1
@(R)->CLK(R)	0.682    0.262/*         0.032/*         DP/RF0/REGISTERS_reg[13][7]/D    1
@(R)->CLK(R)	0.675    */0.263         */0.039         IR/DOUT_reg[1]/D    1
CLK(R)->CLK(R)	0.674    */0.263         */0.040         DP/RF0/REGISTERS_reg[9][0]/D    1
CLK(R)->CLK(R)	0.682    0.263/*         0.032/*         DP/RF0/REGISTERS_reg[18][7]/D    1
@(R)->CLK(R)	0.674    */0.263         */0.040         DP/RegNPC2/DOUT_reg[3]/D    1
CLK(R)->CLK(R)	0.682    0.263/*         0.032/*         DP/RF0/REGISTERS_reg[6][7]/D    1
CLK(R)->CLK(R)	0.674    */0.263         */0.040         DP/RF0/REGISTERS_reg[12][0]/D    1
@(R)->CLK(R)	0.674    */0.263         */0.040         DP/RegNPC2/DOUT_reg[10]/D    1
@(R)->CLK(R)	0.682    0.263/*         0.032/*         DP/RF0/REGISTERS_reg[3][7]/D    1
CLK(R)->CLK(R)	0.682    0.263/*         0.032/*         DP/RF0/REGISTERS_reg[9][7]/D    1
@(R)->CLK(R)	0.682    0.263/*         0.032/*         DP/RF0/REGISTERS_reg[5][7]/D    1
@(R)->CLK(R)	0.675    */0.264         */0.039         DP/RegNPC2/DOUT_reg[8]/D    1
CLK(R)->CLK(R)	0.674    */0.264         */0.040         DP/RF0/REGISTERS_reg[16][0]/D    1
CLK(R)->CLK(R)	0.675    */0.264         */0.039         DP/RF0/REGISTERS_reg[17][0]/D    1
@(R)->CLK(R)	0.675    */0.265         */0.039         CU/cw2_reg[11]/D    1
@(R)->CLK(R)	0.675    */0.265         */0.039         DP/RegNPC2/DOUT_reg[13]/D    1
CLK(R)->CLK(R)	0.675    */0.265         */0.039         DP/RF0/REGISTERS_reg[28][0]/D    1
CLK(R)->CLK(R)	0.682    0.265/*         0.032/*         DP/RF0/REGISTERS_reg[20][7]/D    1
@(R)->CLK(R)	0.675    */0.265         */0.039         DP/RegNPC2/DOUT_reg[7]/D    1
CLK(R)->CLK(R)	0.682    0.265/*         0.032/*         DP/RF0/REGISTERS_reg[28][7]/D    1
CLK(R)->CLK(R)	0.682    0.265/*         0.032/*         DP/RF0/REGISTERS_reg[2][7]/D    1
CLK(R)->CLK(R)	0.682    0.265/*         0.032/*         DP/RF0/REGISTERS_reg[17][7]/D    1
@(R)->CLK(R)	0.675    */0.265         */0.039         CU/cw2_reg[10]/D    1
CLK(R)->CLK(R)	0.682    0.265/*         0.032/*         DP/RF0/REGISTERS_reg[30][7]/D    1
CLK(R)->CLK(R)	0.682    0.266/*         0.032/*         DP/RF0/REGISTERS_reg[21][7]/D    1
@(R)->CLK(R)	0.675    */0.266         */0.039         CU/cw2_reg[5]/D    1
@(R)->CLK(R)	0.675    */0.267         */0.039         CU/cw2_reg[12]/D    1
@(R)->CLK(R)	0.675    */0.267         */0.039         CU/cw1_reg[18]/D    1
@(R)->CLK(R)	0.675    */0.270         */0.039         CU/cw2_reg[2]/D    1
CLK(R)->CLK(R)	0.682    0.273/*         0.032/*         DP/RF0/REGISTERS_reg[13][2]/D    1
CLK(R)->CLK(R)	0.682    0.273/*         0.032/*         DP/RF0/REGISTERS_reg[0][2]/D    1
CLK(R)->CLK(R)	0.682    0.273/*         0.032/*         DP/RF0/REGISTERS_reg[16][2]/D    1
CLK(R)->CLK(R)	0.682    0.273/*         0.032/*         DP/RF0/REGISTERS_reg[24][2]/D    1
CLK(R)->CLK(R)	0.682    0.273/*         0.032/*         DP/RF0/REGISTERS_reg[7][2]/D    1
CLK(R)->CLK(R)	0.682    0.273/*         0.032/*         DP/RF0/REGISTERS_reg[11][2]/D    1
CLK(R)->CLK(R)	0.682    0.273/*         0.032/*         DP/RF0/REGISTERS_reg[30][2]/D    1
CLK(R)->CLK(R)	0.682    0.273/*         0.032/*         DP/RF0/REGISTERS_reg[3][2]/D    1
CLK(R)->CLK(R)	0.682    0.273/*         0.032/*         DP/RF0/REGISTERS_reg[31][2]/D    1
CLK(R)->CLK(R)	0.682    0.273/*         0.032/*         DP/RF0/REGISTERS_reg[2][2]/D    1
CLK(R)->CLK(R)	0.683    0.274/*         0.031/*         DP/RF0/REGISTERS_reg[26][2]/D    1
CLK(R)->CLK(R)	0.682    0.274/*         0.032/*         DP/RF0/REGISTERS_reg[6][2]/D    1
CLK(R)->CLK(R)	0.682    0.274/*         0.032/*         DP/RF0/REGISTERS_reg[15][2]/D    1
CLK(R)->CLK(R)	0.682    0.274/*         0.032/*         DP/RF0/REGISTERS_reg[27][2]/D    1
CLK(R)->CLK(R)	0.682    0.274/*         0.032/*         DP/RF0/REGISTERS_reg[19][2]/D    1
CLK(R)->CLK(R)	0.682    0.274/*         0.032/*         DP/RF0/REGISTERS_reg[28][2]/D    1
CLK(R)->CLK(R)	0.682    0.274/*         0.032/*         DP/RF0/REGISTERS_reg[12][2]/D    1
CLK(R)->CLK(R)	0.682    0.274/*         0.032/*         DP/RF0/REGISTERS_reg[20][2]/D    1
CLK(R)->CLK(R)	0.682    0.274/*         0.032/*         DP/RF0/REGISTERS_reg[9][2]/D    1
CLK(R)->CLK(R)	0.682    0.274/*         0.032/*         DP/RF0/REGISTERS_reg[22][2]/D    1
CLK(R)->CLK(R)	0.682    0.274/*         0.032/*         DP/RF0/REGISTERS_reg[17][2]/D    1
CLK(R)->CLK(R)	0.683    0.274/*         0.031/*         DP/RF0/REGISTERS_reg[10][2]/D    1
CLK(R)->CLK(R)	0.682    0.274/*         0.032/*         DP/RF0/REGISTERS_reg[18][2]/D    1
CLK(R)->CLK(R)	0.682    0.274/*         0.032/*         DP/RF0/REGISTERS_reg[8][2]/D    1
CLK(R)->CLK(R)	0.682    0.274/*         0.032/*         DP/RF0/REGISTERS_reg[29][2]/D    1
CLK(R)->CLK(R)	0.682    0.274/*         0.032/*         DP/RF0/REGISTERS_reg[14][2]/D    1
CLK(R)->CLK(R)	0.682    0.274/*         0.032/*         DP/RF0/REGISTERS_reg[5][2]/D    1
CLK(R)->CLK(R)	0.682    0.274/*         0.032/*         DP/RF0/REGISTERS_reg[23][2]/D    1
CLK(R)->CLK(R)	0.682    0.275/*         0.032/*         DP/RF0/REGISTERS_reg[21][2]/D    1
CLK(R)->CLK(R)	0.682    0.275/*         0.032/*         DP/RF0/REGISTERS_reg[25][2]/D    1
CLK(R)->CLK(R)	0.682    0.275/*         0.032/*         DP/RF0/REGISTERS_reg[1][2]/D    1
CLK(R)->CLK(R)	0.682    0.275/*         0.032/*         DP/RF0/REGISTERS_reg[4][2]/D    1
CLK(R)->CLK(R)	0.682    0.286/*         0.032/*         DP/RF0/REGISTERS_reg[28][13]/D    1
CLK(R)->CLK(R)	0.682    0.286/*         0.032/*         DP/RF0/REGISTERS_reg[19][13]/D    1
CLK(R)->CLK(R)	0.682    0.286/*         0.032/*         DP/RF0/REGISTERS_reg[27][13]/D    1
CLK(R)->CLK(R)	0.682    0.286/*         0.032/*         DP/RF0/REGISTERS_reg[10][13]/D    1
CLK(R)->CLK(R)	0.682    0.286/*         0.032/*         DP/RF0/REGISTERS_reg[1][13]/D    1
CLK(R)->CLK(R)	0.682    0.286/*         0.032/*         DP/RF0/REGISTERS_reg[30][13]/D    1
CLK(R)->CLK(R)	0.682    0.286/*         0.032/*         DP/RF0/REGISTERS_reg[25][13]/D    1
CLK(R)->CLK(R)	0.682    0.286/*         0.032/*         DP/RF0/REGISTERS_reg[21][13]/D    1
CLK(R)->CLK(R)	0.682    0.291/*         0.032/*         DP/RF0/REGISTERS_reg[0][14]/D    1
CLK(R)->CLK(R)	0.674    */0.291         */0.040         CU/JUMP1_reg/D    1
CLK(R)->CLK(R)	0.682    0.291/*         0.032/*         DP/RF0/REGISTERS_reg[24][14]/D    1
CLK(R)->CLK(R)	0.682    0.291/*         0.032/*         DP/RF0/REGISTERS_reg[13][14]/D    1
CLK(R)->CLK(R)	0.682    0.291/*         0.032/*         DP/RF0/REGISTERS_reg[6][14]/D    1
CLK(R)->CLK(R)	0.682    0.291/*         0.032/*         DP/RF0/REGISTERS_reg[8][14]/D    1
CLK(R)->CLK(R)	0.682    0.291/*         0.032/*         DP/RF0/REGISTERS_reg[14][14]/D    1
CLK(R)->CLK(R)	0.682    0.291/*         0.032/*         DP/RF0/REGISTERS_reg[3][14]/D    1
CLK(R)->CLK(R)	0.682    0.291/*         0.032/*         DP/RF0/REGISTERS_reg[18][14]/D    1
CLK(R)->CLK(R)	0.682    0.291/*         0.032/*         DP/RF0/REGISTERS_reg[12][14]/D    1
CLK(R)->CLK(R)	0.682    0.291/*         0.032/*         DP/RF0/REGISTERS_reg[22][14]/D    1
CLK(R)->CLK(R)	0.682    0.292/*         0.032/*         DP/RF0/REGISTERS_reg[29][14]/D    1
CLK(R)->CLK(R)	0.682    0.292/*         0.032/*         DP/RF0/REGISTERS_reg[16][14]/D    1
CLK(R)->CLK(R)	0.682    0.292/*         0.032/*         DP/RF0/REGISTERS_reg[9][14]/D    1
CLK(R)->CLK(R)	0.682    0.292/*         0.032/*         DP/RF0/REGISTERS_reg[11][14]/D    1
CLK(R)->CLK(R)	0.682    0.292/*         0.032/*         DP/RF0/REGISTERS_reg[4][14]/D    1
CLK(R)->CLK(R)	0.682    0.292/*         0.032/*         DP/RF0/REGISTERS_reg[23][14]/D    1
CLK(R)->CLK(R)	0.682    0.292/*         0.032/*         DP/RF0/REGISTERS_reg[15][14]/D    1
CLK(R)->CLK(R)	0.682    0.293/*         0.032/*         DP/RF0/REGISTERS_reg[15][4]/D    1
CLK(R)->CLK(R)	0.682    0.293/*         0.032/*         DP/RF0/REGISTERS_reg[26][14]/D    1
CLK(R)->CLK(R)	0.682    0.293/*         0.032/*         DP/RF0/REGISTERS_reg[26][4]/D    1
CLK(R)->CLK(R)	0.682    0.293/*         0.032/*         DP/RF0/REGISTERS_reg[29][4]/D    1
CLK(R)->CLK(R)	0.682    0.293/*         0.032/*         DP/RF0/REGISTERS_reg[4][4]/D    1
CLK(R)->CLK(R)	0.682    0.293/*         0.032/*         DP/RF0/REGISTERS_reg[23][4]/D    1
CLK(R)->CLK(R)	0.682    0.293/*         0.032/*         DP/RF0/REGISTERS_reg[20][4]/D    1
CLK(R)->CLK(R)	0.682    0.293/*         0.032/*         DP/RF0/REGISTERS_reg[11][4]/D    1
CLK(R)->CLK(R)	0.682    0.293/*         0.032/*         DP/RF0/REGISTERS_reg[27][4]/D    1
CLK(R)->CLK(R)	0.682    0.293/*         0.032/*         DP/RF0/REGISTERS_reg[7][4]/D    1
CLK(R)->CLK(R)	0.682    0.293/*         0.032/*         DP/RF0/REGISTERS_reg[12][4]/D    1
CLK(R)->CLK(R)	0.682    0.293/*         0.032/*         DP/RF0/REGISTERS_reg[19][4]/D    1
CLK(R)->CLK(R)	0.682    0.293/*         0.032/*         DP/RF0/REGISTERS_reg[31][14]/D    1
CLK(R)->CLK(R)	0.682    0.294/*         0.032/*         DP/RF0/REGISTERS_reg[7][14]/D    1
CLK(R)->CLK(R)	0.682    0.294/*         0.032/*         DP/RF0/REGISTERS_reg[30][14]/D    1
CLK(R)->CLK(R)	0.682    0.294/*         0.032/*         DP/RF0/REGISTERS_reg[10][14]/D    1
CLK(R)->CLK(R)	0.682    0.294/*         0.032/*         DP/RF0/REGISTERS_reg[21][14]/D    1
@(R)->CLK(R)	0.675    */0.294         */0.039         IR/DOUT_reg[28]/D    1
CLK(R)->CLK(R)	0.682    0.294/*         0.032/*         DP/RF0/REGISTERS_reg[2][14]/D    1
CLK(R)->CLK(R)	0.682    0.294/*         0.032/*         DP/RF0/REGISTERS_reg[20][14]/D    1
CLK(R)->CLK(R)	0.682    0.294/*         0.032/*         DP/RF0/REGISTERS_reg[19][14]/D    1
CLK(R)->CLK(R)	0.682    0.294/*         0.032/*         DP/RF0/REGISTERS_reg[25][14]/D    1
CLK(R)->CLK(R)	0.682    0.294/*         0.032/*         DP/RF0/REGISTERS_reg[17][14]/D    1
CLK(R)->CLK(R)	0.682    0.294/*         0.032/*         DP/RF0/REGISTERS_reg[28][14]/D    1
CLK(R)->CLK(R)	0.682    0.294/*         0.032/*         DP/RF0/REGISTERS_reg[27][14]/D    1
CLK(R)->CLK(R)	0.682    0.295/*         0.032/*         DP/RF0/REGISTERS_reg[5][14]/D    1
CLK(R)->CLK(R)	0.682    0.295/*         0.032/*         DP/RF0/REGISTERS_reg[1][14]/D    1
@(R)->CLK(R)	0.675    */0.297         */0.039         IR/DOUT_reg[30]/D    1
@(R)->CLK(R)	0.675    */0.297         */0.039         IR/DOUT_reg[27]/D    1
@(R)->CLK(R)	0.675    */0.298         */0.039         IR/DOUT_reg[31]/D    1
@(R)->CLK(R)	0.675    */0.298         */0.039         CU/JUMP3_reg/D    1
@(R)->CLK(R)	0.675    */0.298         */0.039         IR/DOUT_reg[29]/D    1
@(R)->CLK(R)	0.675    */0.299         */0.039         IR/DOUT_reg[26]/D    1
@(R)->CLK(R)	0.682    0.299/*         0.032/*         DP/RegNPC2/DOUT_reg[14]/D    1
@(R)->CLK(R)	0.682    0.299/*         0.032/*         DP/RegNPC3/DOUT_reg[15]/D    1
@(R)->CLK(R)	0.682    0.299/*         0.032/*         DP/RegNPC3/DOUT_reg[14]/D    1
@(R)->CLK(R)	0.682    0.300/*         0.032/*         DP/RegME/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.675    */0.300         */0.039         CU/cw3_reg[2]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         DP/RegNPC2/DOUT_reg[9]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         DP/RegNPC3/DOUT_reg[8]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         DP/RegME/DOUT_reg[4]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         DP/RegNPC3/DOUT_reg[13]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         DP/RegNPC3/DOUT_reg[23]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         DP/RegME/DOUT_reg[12]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         DP/RegME/DOUT_reg[1]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         DP/RegNPC3/DOUT_reg[3]/D    1
@(R)->CLK(R)	0.675    */0.301         */0.039         CU/cw2_reg[13]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         DP/RegME/DOUT_reg[15]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         DP/RegME/DOUT_reg[5]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         DP/RegNPC2/DOUT_reg[15]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         DP/RegME/DOUT_reg[0]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         DP/RegME/DOUT_reg[13]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         DP/RegNPC2/DOUT_reg[24]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         CU/cw2_reg[0]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         DP/RegNPC3/DOUT_reg[12]/D    1
@(R)->CLK(R)	0.682    0.301/*         0.032/*         DP/RegME/DOUT_reg[24]/D    1
@(R)->CLK(R)	0.682    0.302/*         0.032/*         DP/RegNPC3/DOUT_reg[6]/D    1
@(R)->CLK(R)	0.682    0.302/*         0.032/*         DP/RegNPC3/DOUT_reg[10]/D    1
@(R)->CLK(R)	0.682    0.302/*         0.032/*         DP/RegNPC3/DOUT_reg[7]/D    1
@(R)->CLK(R)	0.682    0.302/*         0.032/*         DP/RegNPC2/DOUT_reg[0]/D    1
@(R)->CLK(R)	0.682    0.302/*         0.032/*         DP/RegME/DOUT_reg[6]/D    1
@(R)->CLK(R)	0.682    0.302/*         0.032/*         DP/RegME/DOUT_reg[3]/D    1
@(R)->CLK(R)	0.682    0.302/*         0.032/*         DP/RegME/DOUT_reg[7]/D    1
@(R)->CLK(R)	0.682    0.302/*         0.032/*         DP/RegNPC2/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.682    0.302/*         0.032/*         DP/RegME/DOUT_reg[8]/D    1
@(R)->CLK(R)	0.682    0.302/*         0.032/*         DP/RegNPC3/DOUT_reg[0]/D    1
@(R)->CLK(R)	0.682    0.302/*         0.032/*         DP/RegME/DOUT_reg[9]/D    1
@(R)->CLK(R)	0.682    0.302/*         0.032/*         DP/RegNPC3/DOUT_reg[24]/D    1
@(R)->CLK(R)	0.675    */0.302         */0.039         CU/cw2_reg[3]/D    1
@(R)->CLK(R)	0.682    0.302/*         0.032/*         DP/RegNPC3/DOUT_reg[1]/D    1
@(R)->CLK(R)	0.682    0.302/*         0.032/*         DP/RegNPC2/DOUT_reg[23]/D    1
@(R)->CLK(R)	0.682    0.302/*         0.032/*         DP/RegME/DOUT_reg[11]/D    1
@(R)->CLK(R)	0.682    0.303/*         0.032/*         DP/RegNPC3/DOUT_reg[5]/D    1
@(R)->CLK(R)	0.682    0.303/*         0.032/*         DP/RegNPC3/DOUT_reg[11]/D    1
@(R)->CLK(R)	0.675    */0.303         */0.039         IR/DOUT_reg[15]/D    1
@(R)->CLK(R)	0.682    0.303/*         0.032/*         DP/RegME/DOUT_reg[14]/D    1
@(R)->CLK(R)	0.682    0.303/*         0.032/*         DP/RegNPC3/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.682    0.303/*         0.032/*         DP/RegME/DOUT_reg[10]/D    1
@(R)->CLK(R)	0.681    0.303/*         0.033/*         DP/RegA/DOUT_reg[23]/D    1
@(R)->CLK(R)	0.675    */0.303         */0.039         IR/DOUT_reg[11]/D    1
@(R)->CLK(R)	0.682    0.303/*         0.032/*         DP/RegNPC3/DOUT_reg[4]/D    1
@(R)->CLK(R)	0.675    */0.304         */0.039         IR/DOUT_reg[13]/D    1
@(R)->CLK(R)	0.682    0.304/*         0.032/*         DP/RegME/DOUT_reg[23]/D    1
@(R)->CLK(R)	0.675    */0.304         */0.039         IR/DOUT_reg[14]/D    1
@(R)->CLK(R)	0.675    */0.304         */0.039         IR/DOUT_reg[12]/D    1
@(R)->CLK(R)	0.675    */0.305         */0.039         IR/DOUT_reg[24]/D    1
@(R)->CLK(R)	0.680    0.305/*         0.034/*         DP/RegB/DOUT_reg[9]/D    1
@(R)->CLK(R)	0.682    0.305/*         0.032/*         DP/RegB/DOUT_reg[0]/D    1
@(R)->CLK(R)	0.682    0.306/*         0.032/*         DP/RegB/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.675    */0.306         */0.039         IR/DOUT_reg[18]/D    1
@(R)->CLK(R)	0.682    0.306/*         0.032/*         DP/RegB/DOUT_reg[4]/D    1
@(R)->CLK(R)	0.682    0.307/*         0.032/*         DP/RegB/DOUT_reg[23]/D    1
@(R)->CLK(R)	0.675    */0.307         */0.039         IR/DOUT_reg[17]/D    1
@(R)->CLK(R)	0.682    0.308/*         0.032/*         DP/RegA/DOUT_reg[4]/D    1
@(R)->CLK(R)	0.675    */0.309         */0.039         DP/RegRD2/DOUT_reg[3]/D    1
@(R)->CLK(R)	0.675    */0.309         */0.039         DP/RegRD2/DOUT_reg[0]/D    1
@(R)->CLK(R)	0.675    */0.310         */0.039         IR/DOUT_reg[20]/D    1
@(R)->CLK(R)	0.675    */0.311         */0.039         IR/DOUT_reg[25]/D    1
@(R)->CLK(R)	0.682    0.311/*         0.032/*         DP/RegALU1/DOUT_reg[22]/D    1
@(R)->CLK(R)	0.675    */0.311         */0.039         IR/DOUT_reg[21]/D    1
@(R)->CLK(R)	0.681    0.311/*         0.033/*         DP/RegA/DOUT_reg[25]/D    1
@(R)->CLK(R)	0.681    0.312/*         0.033/*         DP/RegA/DOUT_reg[26]/D    1
@(R)->CLK(R)	0.681    0.312/*         0.033/*         DP/RegB/DOUT_reg[12]/D    1
@(R)->CLK(R)	0.681    0.312/*         0.033/*         DP/RegA/DOUT_reg[29]/D    1
@(R)->CLK(R)	0.681    0.313/*         0.033/*         DP/RegA/DOUT_reg[30]/D    1
@(R)->CLK(R)	0.675    */0.313         */0.039         IR/DOUT_reg[16]/D    1
@(R)->CLK(R)	0.682    0.313/*         0.032/*         DP/RegALU1/DOUT_reg[18]/D    1
@(R)->CLK(R)	0.681    0.313/*         0.033/*         DP/RegA/DOUT_reg[16]/D    1
@(R)->CLK(R)	0.682    0.313/*         0.032/*         DP/RegALU1/DOUT_reg[17]/D    1
@(R)->CLK(R)	0.675    */0.313         */0.039         IR/DOUT_reg[19]/D    1
@(R)->CLK(R)	0.682    0.313/*         0.032/*         DP/RegALU1/DOUT_reg[24]/D    1
@(R)->CLK(R)	0.682    0.313/*         0.032/*         DP/RegALU1/DOUT_reg[28]/D    1
@(R)->CLK(R)	0.681    0.313/*         0.033/*         DP/RegA/DOUT_reg[27]/D    1
@(R)->CLK(R)	0.675    */0.313         */0.039         IR/DOUT_reg[23]/D    1
@(R)->CLK(R)	0.675    */0.314         */0.039         IR/DOUT_reg[22]/D    1
@(R)->CLK(R)	0.682    0.314/*         0.032/*         DP/RegALU1/DOUT_reg[21]/D    1
@(R)->CLK(R)	0.682    0.314/*         0.032/*         DP/RegALU1/DOUT_reg[23]/D    1
@(R)->CLK(R)	0.682    0.314/*         0.032/*         DP/RegALU1/DOUT_reg[27]/D    1
@(R)->CLK(R)	0.681    0.314/*         0.033/*         DP/RegA/DOUT_reg[18]/D    1
@(R)->CLK(R)	0.682    0.315/*         0.032/*         DP/RegALU1/DOUT_reg[19]/D    1
@(R)->CLK(R)	0.682    0.315/*         0.032/*         DP/RegALU1/DOUT_reg[25]/D    1
@(R)->CLK(R)	0.682    0.315/*         0.032/*         DP/RegALU1/DOUT_reg[20]/D    1
@(R)->CLK(R)	0.681    0.315/*         0.033/*         DP/RegA/DOUT_reg[19]/D    1
@(R)->CLK(R)	0.682    0.315/*         0.032/*         DP/RegNPC2/DOUT_reg[19]/D    1
@(R)->CLK(R)	0.682    0.315/*         0.032/*         DP/RegALU1/DOUT_reg[30]/D    1
@(R)->CLK(R)	0.682    0.316/*         0.032/*         DP/RegALU1/DOUT_reg[31]/D    1
@(R)->CLK(R)	0.682    0.316/*         0.032/*         DP/RegNPC2/DOUT_reg[25]/D    1
@(R)->CLK(R)	0.682    0.316/*         0.032/*         DP/RegALU1/DOUT_reg[26]/D    1
@(R)->CLK(R)	0.682    0.316/*         0.032/*         DP/RegNPC2/DOUT_reg[30]/D    1
@(R)->CLK(R)	0.682    0.316/*         0.032/*         DP/RegNPC2/DOUT_reg[29]/D    1
@(R)->CLK(R)	0.682    0.316/*         0.032/*         DP/RegNPC2/DOUT_reg[18]/D    1
@(R)->CLK(R)	0.682    0.317/*         0.032/*         DP/RegNPC3/DOUT_reg[27]/D    1
@(R)->CLK(R)	0.682    0.317/*         0.032/*         DP/RegNPC3/DOUT_reg[19]/D    1
@(R)->CLK(R)	0.682    0.317/*         0.032/*         DP/RegNPC3/DOUT_reg[18]/D    1
@(R)->CLK(R)	0.682    0.318/*         0.032/*         DP/RegNPC3/DOUT_reg[26]/D    1
@(R)->CLK(R)	0.682    0.318/*         0.032/*         DP/RegALU1/DOUT_reg[29]/D    1
@(R)->CLK(R)	0.682    0.318/*         0.032/*         DP/RegB/DOUT_reg[30]/D    1
@(R)->CLK(R)	0.682    0.318/*         0.032/*         DP/RegA/DOUT_reg[17]/D    1
@(R)->CLK(R)	0.682    0.318/*         0.032/*         DP/RegNPC3/DOUT_reg[25]/D    1
@(R)->CLK(R)	0.682    0.318/*         0.032/*         DP/RegNPC3/DOUT_reg[30]/D    1
@(R)->CLK(R)	0.682    0.318/*         0.032/*         DP/RegB/DOUT_reg[29]/D    1
@(R)->CLK(R)	0.682    0.318/*         0.032/*         DP/RegNPC3/DOUT_reg[20]/D    1
@(R)->CLK(R)	0.682    0.318/*         0.032/*         DP/RegB/DOUT_reg[16]/D    1
@(R)->CLK(R)	0.682    0.319/*         0.032/*         DP/RegNPC3/DOUT_reg[29]/D    1
@(R)->CLK(R)	0.682    0.319/*         0.032/*         DP/RegB/DOUT_reg[19]/D    1
@(R)->CLK(R)	0.682    0.319/*         0.032/*         DP/RegME/DOUT_reg[28]/D    1
@(R)->CLK(R)	0.682    0.319/*         0.032/*         DP/RegB/DOUT_reg[18]/D    1
@(R)->CLK(R)	0.682    0.319/*         0.032/*         DP/RegME/DOUT_reg[26]/D    1
@(R)->CLK(R)	0.682    0.319/*         0.032/*         DP/RegB/DOUT_reg[27]/D    1
@(R)->CLK(R)	0.682    0.319/*         0.032/*         DP/RegB/DOUT_reg[31]/D    1
@(R)->CLK(R)	0.682    0.319/*         0.032/*         DP/RegME/DOUT_reg[29]/D    1
@(R)->CLK(R)	0.682    0.319/*         0.032/*         DP/RegME/DOUT_reg[30]/D    1
@(R)->CLK(R)	0.682    0.319/*         0.032/*         DP/RegB/DOUT_reg[25]/D    1
@(R)->CLK(R)	0.682    0.319/*         0.032/*         DP/RegME/DOUT_reg[21]/D    1
@(R)->CLK(R)	0.682    0.319/*         0.032/*         DP/RegB/DOUT_reg[26]/D    1
@(R)->CLK(R)	0.682    0.319/*         0.032/*         DP/RegME/DOUT_reg[19]/D    1
@(R)->CLK(R)	0.682    0.319/*         0.032/*         DP/RegME/DOUT_reg[25]/D    1
@(R)->CLK(R)	0.682    0.319/*         0.032/*         DP/RegME/DOUT_reg[18]/D    1
@(R)->CLK(R)	0.682    0.319/*         0.032/*         DP/RegME/DOUT_reg[27]/D    1
@(R)->CLK(R)	0.682    0.320/*         0.032/*         DP/RegA/DOUT_reg[28]/D    1
@(R)->CLK(R)	0.682    0.320/*         0.032/*         DP/RegME/DOUT_reg[31]/D    1
@(R)->CLK(R)	0.682    0.320/*         0.032/*         DP/RegME/DOUT_reg[20]/D    1
@(R)->CLK(R)	0.682    0.321/*         0.032/*         DP/RegA/DOUT_reg[21]/D    1
@(R)->CLK(R)	0.682    0.321/*         0.032/*         DP/RegB/DOUT_reg[20]/D    1
@(R)->CLK(R)	0.682    0.321/*         0.032/*         DP/RegB/DOUT_reg[22]/D    1
@(R)->CLK(R)	0.682    0.321/*         0.032/*         DP/RegB/DOUT_reg[28]/D    1
@(R)->CLK(R)	0.682    0.321/*         0.032/*         DP/RegA/DOUT_reg[20]/D    1
@(R)->CLK(R)	0.682    0.321/*         0.032/*         DP/RegA/DOUT_reg[22]/D    1
@(R)->CLK(R)	0.682    0.322/*         0.032/*         DP/RegB/DOUT_reg[21]/D    1
@(R)->CLK(R)	0.682    0.323/*         0.032/*         DP/RegB/DOUT_reg[17]/D    1
@(R)->CLK(R)	0.682    0.447/*         0.032/*         DP/RegB/DOUT_reg[11]/D    1
@(R)->CLK(R)	0.682    0.447/*         0.032/*         DP/RegA/DOUT_reg[5]/D    1
@(R)->CLK(R)	0.682    0.447/*         0.032/*         DP/RegB/DOUT_reg[15]/D    1
@(R)->CLK(R)	0.682    0.447/*         0.032/*         DP/RegA/DOUT_reg[12]/D    1
@(R)->CLK(R)	0.682    0.448/*         0.032/*         DP/RegA/DOUT_reg[0]/D    1
@(R)->CLK(R)	0.682    0.448/*         0.032/*         DP/RegA/DOUT_reg[2]/D    1
@(R)->CLK(R)	0.682    0.448/*         0.032/*         DP/RegA/DOUT_reg[11]/D    1
@(R)->CLK(R)	0.682    0.448/*         0.032/*         DP/RegB/DOUT_reg[5]/D    1
@(R)->CLK(R)	0.682    0.449/*         0.032/*         DP/RegB/DOUT_reg[1]/D    1
@(R)->CLK(R)	0.682    0.449/*         0.032/*         DP/RegA/DOUT_reg[24]/D    1
@(R)->CLK(R)	0.682    0.449/*         0.032/*         DP/RegA/DOUT_reg[1]/D    1
@(R)->CLK(R)	0.682    0.449/*         0.032/*         DP/RegNPC3/DOUT_reg[9]/D    1
@(R)->CLK(R)	0.682    0.449/*         0.032/*         DP/RegA/DOUT_reg[15]/D    1
@(R)->CLK(R)	0.682    0.450/*         0.032/*         DP/RegB/DOUT_reg[24]/D    1
@(R)->CLK(R)	0.682    0.450/*         0.032/*         DP/RegA/DOUT_reg[9]/D    1
@(R)->CLK(R)	0.682    0.451/*         0.032/*         DP/RegA/DOUT_reg[31]/D    1
CLK(R)->CLK(R)	0.627    */0.546         */0.087         CU/JUMP2_reg/SI    1
