Fitter report for RISC_UNI
Thu Jul 11 11:05:11 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Jul 11 11:05:11 2019      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; RISC_UNI                                   ;
; Top-level Entity Name              ; RISC_UNI                                   ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C70F896C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 2,943 / 68,416 ( 4 % )                     ;
;     Total combinational functions  ; 2,387 / 68,416 ( 3 % )                     ;
;     Dedicated logic registers      ; 1,056 / 68,416 ( 2 % )                     ;
; Total registers                    ; 1056                                       ;
; Total pins                         ; 65 / 622 ( 10 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 16,384 / 1,152,000 ( 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 300 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F896C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3577 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3577 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3574    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/felip/Downloads/RISCV_Uniciclo/RISCV_UNI/RISCV_UNI/output_files/RISC_UNI.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,943 / 68,416 ( 4 % )     ;
;     -- Combinational with no register       ; 1887                       ;
;     -- Register only                        ; 556                        ;
;     -- Combinational with a register        ; 500                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1807                       ;
;     -- 3 input functions                    ; 483                        ;
;     -- <=2 input functions                  ; 97                         ;
;     -- Register only                        ; 556                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2143                       ;
;     -- arithmetic mode                      ; 244                        ;
;                                             ;                            ;
; Total registers*                            ; 1,056 / 70,234 ( 2 % )     ;
;     -- Dedicated logic registers            ; 1,056 / 68,416 ( 2 % )     ;
;     -- I/O registers                        ; 0 / 1,818 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 211 / 4,276 ( 5 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 65 / 622 ( 10 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;                                             ;                            ;
; Global signals                              ; 2                          ;
; M4Ks                                        ; 4 / 250 ( 2 % )            ;
; Total block memory bits                     ; 16,384 / 1,152,000 ( 1 % ) ;
; Total block memory implementation bits      ; 18,432 / 1,152,000 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 2 / 16 ( 13 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%               ;
; Peak interconnect usage (total/H/V)         ; 63% / 61% / 66%            ;
; Maximum fan-out                             ; 1712                       ;
; Highest non-global fan-out                  ; 203                        ;
; Total fan-out                               ; 11868                      ;
; Average fan-out                             ; 3.04                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2943 / 68416 ( 4 % ) ; 0 / 68416 ( 0 % )              ;
;     -- Combinational with no register       ; 1887                 ; 0                              ;
;     -- Register only                        ; 556                  ; 0                              ;
;     -- Combinational with a register        ; 500                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1807                 ; 0                              ;
;     -- 3 input functions                    ; 483                  ; 0                              ;
;     -- <=2 input functions                  ; 97                   ; 0                              ;
;     -- Register only                        ; 556                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2143                 ; 0                              ;
;     -- arithmetic mode                      ; 244                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1056                 ; 0                              ;
;     -- Dedicated logic registers            ; 1056 / 68416 ( 2 % ) ; 0 / 68416 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 211 / 4276 ( 5 % )   ; 0 / 4276 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 65                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )      ; 0 / 300 ( 0 % )                ;
; Total memory bits                           ; 16384                ; 0                              ;
; Total RAM block bits                        ; 18432                ; 0                              ;
; M4K                                         ; 4 / 250 ( 1 % )      ; 0 / 250 ( 0 % )                ;
; Clock control block                         ; 2 / 20 ( 10 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 12591                ; 0                              ;
;     -- Registered Connections               ; 2195                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 1                    ; 0                              ;
;     -- Output Ports                         ; 64                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock ; T2    ; 1        ; 0            ; 25           ; 2           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                              ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; instr2[0]  ; AG16  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[10] ; AF16  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[11] ; R22   ; 5        ; 95           ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[12] ; E19   ; 4        ; 67           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[13] ; A19   ; 4        ; 58           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[14] ; A21   ; 4        ; 67           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[15] ; A20   ; 4        ; 62           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[16] ; D19   ; 4        ; 65           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[17] ; J18   ; 4        ; 65           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[18] ; C19   ; 4        ; 65           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[19] ; N28   ; 5        ; 95           ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[1]  ; AG17  ; 7        ; 56           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[20] ; B20   ; 4        ; 62           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[21] ; G18   ; 4        ; 60           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[22] ; AF17  ; 7        ; 62           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[23] ; H18   ; 4        ; 65           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[24] ; A17   ; 4        ; 56           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[25] ; AD16  ; 7        ; 53           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[26] ; J19   ; 4        ; 74           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[27] ; B21   ; 4        ; 69           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[28] ; B22   ; 4        ; 71           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[29] ; F19   ; 4        ; 67           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[2]  ; AH17  ; 7        ; 56           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[30] ; N21   ; 5        ; 95           ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[31] ; D18   ; 4        ; 60           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[3]  ; B19   ; 4        ; 58           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[4]  ; B18   ; 4        ; 58           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[5]  ; C18   ; 4        ; 58           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[6]  ; AC16  ; 7        ; 53           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[7]  ; R25   ; 5        ; 95           ; 29           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[8]  ; AH16  ; 7        ; 51           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr2[9]  ; F18   ; 4        ; 60           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[0]     ; H19   ; 4        ; 74           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[10]    ; D21   ; 4        ; 71           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[11]    ; C16   ; 4        ; 49           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[12]    ; E21   ; 4        ; 71           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[13]    ; C13   ; 3        ; 40           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[14]    ; C15   ; 3        ; 44           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[15]    ; B13   ; 3        ; 38           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[16]    ; E15   ; 3        ; 44           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[17]    ; B15   ; 3        ; 44           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[18]    ; H16   ; 4        ; 49           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[19]    ; A22   ; 4        ; 71           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[1]     ; C21   ; 4        ; 74           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[20]    ; H14   ; 3        ; 38           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[21]    ; F20   ; 4        ; 69           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[22]    ; A14   ; 3        ; 42           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[23]    ; C14   ; 3        ; 38           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[24]    ; A12   ; 3        ; 35           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[25]    ; E20   ; 4        ; 69           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[26]    ; G14   ; 3        ; 35           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[27]    ; E14   ; 3        ; 40           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[28]    ; B16   ; 4        ; 49           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[29]    ; B14   ; 3        ; 42           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[2]     ; E17   ; 4        ; 56           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[30]    ; D14   ; 3        ; 40           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[31]    ; D15   ; 3        ; 42           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[3]     ; G17   ; 4        ; 53           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[4]     ; B17   ; 4        ; 56           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[5]     ; F16   ; 4        ; 51           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[6]     ; C17   ; 4        ; 51           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[7]     ; G16   ; 4        ; 51           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[8]     ; H17   ; 4        ; 53           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc2[9]     ; D17   ; 4        ; 53           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 1 / 85 ( 1 % )   ; 3.3V          ; --           ;
; 2        ; 2 / 79 ( 3 % )   ; 3.3V          ; --           ;
; 3        ; 14 / 72 ( 19 % ) ; 3.3V          ; --           ;
; 4        ; 38 / 74 ( 51 % ) ; 3.3V          ; --           ;
; 5        ; 4 / 85 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 81 ( 1 % )   ; 3.3V          ; --           ;
; 7        ; 8 / 74 ( 11 % )  ; 3.3V          ; --           ;
; 8        ; 0 / 72 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 615        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 612        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 606        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 594        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 592        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 586        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 578        ; 3        ; pc2[24]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; pc2[22]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; instr2[24]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; instr2[13]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 540        ; 4        ; instr2[15]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 532        ; 4        ; instr2[14]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A22      ; 528        ; 4        ; pc2[19]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 518        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ; 514        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A25      ; 510        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A26      ; 503        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 140        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 141        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 149        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA9      ; 166        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA10     ; 167        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 339        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA28     ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA29     ; 376        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA30     ; 377        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 150        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 168        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 224        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 280        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 342        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB30     ; 372        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 132        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 133        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 134        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 135        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ; 153        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC6      ; 152        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC7      ; 169        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 201        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 223        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC14     ; 231        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; instr2[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 259        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 272        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 282        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 293        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 307        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ; 322        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC27     ; 350        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC28     ; 351        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC29     ; 365        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC30     ; 366        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 136        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 137        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 138        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 139        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD6      ; 170        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD7      ; 171        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD8      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ; 195        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD10     ; 197        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 202        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 210        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 222        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD14     ; 229        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD15     ; 244        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD16     ; 249        ; 7        ; instr2[25]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 258        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ; 271        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD19     ; 281        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 294        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD21     ; 306        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 301        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 320        ; 6        ; ~LVDS195p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD28     ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD29     ; 354        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD30     ; 355        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 147        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE2      ; 148        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 162        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 163        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 209        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 221        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 248        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 255        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 290        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 317        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE28     ; 337        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE29     ; 352        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE30     ; 353        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ; 154        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF2      ; 155        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 164        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF4      ; 165        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 189        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 192        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF10     ; 200        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ; 203        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 217        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF15     ; 234        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ; 252        ; 7        ; instr2[10]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF17     ; 264        ; 7        ; instr2[22]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF18     ; 269        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 289        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 298        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 310        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 311        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF29     ; 343        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF30     ; 344        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG3      ; 157        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG4      ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG5      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG6      ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 191        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG8      ; 188        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ; 208        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG10     ; 212        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG13     ; 230        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG14     ; 232        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ; 251        ; 7        ; instr2[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG17     ; 254        ; 7        ; instr2[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG18     ; 270        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG19     ; 268        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ; 275        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 297        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ; 303        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG25     ; 304        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ; 314        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG28     ; 331        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG29     ; 330        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH2      ; 159        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH3      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH4      ; 185        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH5      ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH10     ; 211        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH13     ; 237        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 241        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH16     ; 247        ; 7        ; instr2[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH17     ; 253        ; 7        ; instr2[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH18     ; 261        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 267        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ; 283        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ; 313        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH28     ; 333        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH29     ; 332        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH30     ; 334        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK6      ; 193        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 198        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK8      ; 205        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK9      ; 213        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK10     ; 215        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK11     ; 219        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK12     ; 227        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK20     ; 265        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK21     ; 273        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK22     ; 277        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK23     ; 285        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK24     ; 287        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 295        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK26     ; 299        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 626        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 621        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 618        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 614        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 611        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 605        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 593        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 591        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 585        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 577        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 573        ; 3        ; pc2[15]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 568        ; 3        ; pc2[29]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 565        ; 3        ; pc2[17]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 559        ; 4        ; pc2[28]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 548        ; 4        ; pc2[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 547        ; 4        ; instr2[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 544        ; 4        ; instr2[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 539        ; 4        ; instr2[20]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 531        ; 4        ; instr2[27]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 527        ; 4        ; instr2[28]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B23      ; 517        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 513        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B25      ; 509        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 502        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ; 499        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B28      ; 496        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B29      ; 493        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 620        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 600        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 572        ; 3        ; pc2[13]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 575        ; 3        ; pc2[23]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 564        ; 3        ; pc2[14]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 558        ; 4        ; pc2[11]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 554        ; 4        ; pc2[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 546        ; 4        ; instr2[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 538        ; 4        ; instr2[18]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; pc2[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C22      ; 520        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C27      ; 498        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C28      ; 492        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C29      ; 473        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C30      ; 472        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 633        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 632        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 617        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 616        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 608        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 604        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 599        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 588        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 571        ; 3        ; pc2[30]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 567        ; 3        ; pc2[31]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 561        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 553        ; 4        ; pc2[9]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 541        ; 4        ; instr2[31]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 537        ; 4        ; instr2[16]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; pc2[10]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D22      ; 519        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D23      ; 515        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D24      ; 508        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D25      ; 507        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D26      ; 494        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D27      ; 495        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D28      ; 475        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D29      ; 474        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 628        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 609        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 607        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 596        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 589        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 579        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 570        ; 3        ; pc2[27]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 566        ; 3        ; pc2[16]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 560        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E17      ; 550        ; 4        ; pc2[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; instr2[12]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E20      ; 530        ; 4        ; pc2[25]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E21      ; 525        ; 4        ; pc2[12]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E22      ; 506        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E23      ; 505        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E24      ; 490        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E28      ; 477        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E29      ; 470        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E30      ; 471        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 629        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 590        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 580        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; pc2[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; instr2[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ; 533        ; 4        ; instr2[29]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F20      ; 529        ; 4        ; pc2[21]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F24      ; 491        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F29      ; 463        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F30      ; 464        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 623        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 610        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 597        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 582        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 576        ; 3        ; pc2[26]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 562        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 555        ; 4        ; pc2[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 551        ; 4        ; pc2[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 542        ; 4        ; instr2[21]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ; 521        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ; 511        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G21      ; 500        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G22      ; 489        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 482        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 483        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 468        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 469        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G29      ; 458        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G30      ; 459        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 602        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 598        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 587        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 574        ; 3        ; pc2[20]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 563        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; H16      ; 557        ; 4        ; pc2[18]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 552        ; 4        ; pc2[8]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ; 535        ; 4        ; instr2[23]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H19      ; 524        ; 4        ; pc2[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H20      ; 512        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H21      ; 501        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 485        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 484        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 465        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ; 466        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H28      ; 467        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H29      ; 453        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H30      ; 454        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 581        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; instr2[17]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J19      ; 523        ; 4        ; instr2[26]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 479        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 460        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J30      ; 440        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 57         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 461        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 462        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 452        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 445        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ; 446        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K29      ; 433        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K30      ; 434        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 60         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 61         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 450        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 457        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ; 449        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 436        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L28      ; 435        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L29      ; 431        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L30      ; 432        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 64         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 65         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 66         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 67         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 442        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 443        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 448        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 447        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 437        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 438        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 430        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M29      ; 425        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M30      ; 426        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 69         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 71         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 58         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ; 63         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; instr2[30]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 428        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N23      ; 444        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 424        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 423        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; instr2[19]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N29      ; 422        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 76         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 73         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 74         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 78         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 72         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 70         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 77         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 62         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 420        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 419        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 418        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ; 417        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P27      ; 416        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P28      ; 415        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P29      ; 413        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P30      ; 414        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R3       ; 85         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R4       ; 80         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; instr2[11]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R23      ; 410        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 407        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 412        ; 5        ; instr2[7]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ; 408        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 409        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 403        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R29      ; 404        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T25      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T26      ; 400        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T27      ; 399        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 397        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T29      ; 398        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U6       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U9       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 389        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 388        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U30      ; 392        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V9       ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V10      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 370        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V28      ; 385        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 386        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W8       ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W9       ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W10      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 363        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ; 358        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 362        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W28      ; 379        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W29      ; 383        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W30      ; 384        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 131        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y7       ; 145        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ; 146        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y9       ; 142        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y10      ; 143        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 345        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 361        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y28      ; 374        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y29      ; 380        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y30      ; 381        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                     ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
; |RISC_UNI                                 ; 2943 (229)  ; 1056 (64)                 ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 65   ; 0            ; 1887 (161)   ; 556 (3)           ; 500 (94)         ; |RISC_UNI                                                                               ;              ;
;    |CNTRL:contr|                          ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |RISC_UNI|CNTRL:contr                                                                   ;              ;
;    |CNTRL_ULA:ula_cnt|                    ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 5 (5)            ; |RISC_UNI|CNTRL_ULA:ula_cnt                                                             ;              ;
;    |GEN_IMM32:gerador_imm|                ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 5 (5)            ; |RISC_UNI|GEN_IMM32:gerador_imm                                                         ;              ;
;    |MEM_DATA:mem_d|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_UNI|MEM_DATA:mem_d                                                                ;              ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_UNI|MEM_DATA:mem_d|altsyncram:altsyncram_component                                ;              ;
;          |altsyncram_j4d1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_UNI|MEM_DATA:mem_d|altsyncram:altsyncram_component|altsyncram_j4d1:auto_generated ;              ;
;    |MEM_INST:mem_i|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_UNI|MEM_INST:mem_i                                                                ;              ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_UNI|MEM_INST:mem_i|altsyncram:altsyncram_component                                ;              ;
;          |altsyncram_n5d1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC_UNI|MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated ;              ;
;    |ULA_RV:ula|                           ; 674 (674)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 635 (635)    ; 0 (0)             ; 39 (39)          ; |RISC_UNI|ULA_RV:ula                                                                    ;              ;
;    |XREGS:breg|                           ; 1980 (1980) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 988 (988)    ; 553 (553)         ; 439 (439)        ; |RISC_UNI|XREGS:breg                                                                    ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; pc2[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[16]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[17]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[18]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[19]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[20]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[21]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[22]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[23]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[24]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[25]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[26]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[27]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[28]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[29]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[30]    ; Output   ; --            ; --            ; --                    ; --  ;
; pc2[31]    ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[10] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[11] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[12] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[13] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[14] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[15] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[16] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[17] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[18] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[19] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[20] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[21] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[22] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[23] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[24] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[25] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[26] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[27] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[28] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[29] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[30] ; Output   ; --            ; --            ; --                    ; --  ;
; instr2[31] ; Output   ; --            ; --            ; --                    ; --  ;
; clock      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clock               ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                       ;
+------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                         ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; CNTRL_ULA:ula_cnt|Mux15~2    ; LCCOMB_X56_Y36_N20 ; 13      ; Latch enable             ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; GEN_IMM32:gerador_imm|Mux3~0 ; LCCOMB_X56_Y32_N26 ; 4       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~21       ; LCCOMB_X60_Y25_N20 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~22       ; LCCOMB_X60_Y25_N30 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~23       ; LCCOMB_X60_Y25_N12 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~24       ; LCCOMB_X60_Y25_N18 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~27       ; LCCOMB_X59_Y25_N20 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~28       ; LCCOMB_X59_Y25_N26 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~29       ; LCCOMB_X59_Y25_N28 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~30       ; LCCOMB_X59_Y25_N22 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~32       ; LCCOMB_X50_Y27_N10 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~33       ; LCCOMB_X58_Y26_N20 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~34       ; LCCOMB_X50_Y27_N20 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~35       ; LCCOMB_X50_Y27_N22 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~37       ; LCCOMB_X47_Y28_N18 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~38       ; LCCOMB_X47_Y28_N8  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~39       ; LCCOMB_X47_Y28_N22 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~40       ; LCCOMB_X58_Y26_N2  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~42       ; LCCOMB_X50_Y27_N26 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~44       ; LCCOMB_X50_Y27_N16 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~46       ; LCCOMB_X59_Y25_N0  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~47       ; LCCOMB_X59_Y25_N6  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~49       ; LCCOMB_X59_Y25_N24 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~50       ; LCCOMB_X60_Y25_N8  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~51       ; LCCOMB_X47_Y28_N0  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~52       ; LCCOMB_X60_Y25_N6  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~53       ; LCCOMB_X47_Y28_N26 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~54       ; LCCOMB_X59_Y25_N10 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~55       ; LCCOMB_X47_Y28_N28 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~56       ; LCCOMB_X47_Y28_N2  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~57       ; LCCOMB_X60_Y25_N16 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~58       ; LCCOMB_X47_Y28_N4  ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; XREGS:breg|Decoder0~59       ; LCCOMB_X47_Y28_N14 ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; branchCond[0]~1              ; LCCOMB_X53_Y35_N6  ; 32      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; clock                        ; PIN_T2             ; 2       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; clock                        ; PIN_T2             ; 1059    ; Clock                    ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                    ;
+---------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                      ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CNTRL_ULA:ula_cnt|Mux15~2 ; LCCOMB_X56_Y36_N20 ; 13      ; Global Clock         ; GCLK10           ; --                        ;
; clock                     ; PIN_T2             ; 1059    ; Global Clock         ; GCLK3            ; --                        ;
+---------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                 ;
+---------------------------------------------------------------------------------------+---------+
; Name                                                                                  ; Fan-Out ;
+---------------------------------------------------------------------------------------+---------+
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[22] ; 203     ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[23] ; 203     ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[21] ; 199     ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[20] ; 197     ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[16] ; 197     ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[17] ; 197     ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[18] ; 197     ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[15] ; 196     ;
; ulaB[1]~3                                                                             ; 92      ;
; ulaB[2]~2                                                                             ; 90      ;
; ulaB[0]~26                                                                            ; 84      ;
; ulaB[3]~5                                                                             ; 83      ;
; CNTRL:contr|Mux5~3                                                                    ; 48      ;
; CNTRL:contr|Mux4~1                                                                    ; 48      ;
; XREGS:breg|Mux58~4                                                                    ; 48      ;
; XREGS:breg|Mux24~1                                                                    ; 48      ;
; XREGS:breg|Mux24~0                                                                    ; 48      ;
; XREGS:breg|Mux58~5                                                                    ; 43      ;
; CNTRL_ULA:ula_cnt|opcode.OR_OP                                                        ; 39      ;
; ulaB[4]~4                                                                             ; 39      ;
; CNTRL:contr|Mux7~1                                                                    ; 38      ;
; XREGS:breg|Mux58~8                                                                    ; 37      ;
; XREGS:breg|Mux58~6                                                                    ; 37      ;
; CNTRL_ULA:ula_cnt|opcode.XOR_OP                                                       ; 36      ;
; CNTRL_ULA:ula_cnt|opcode.AND_OP                                                       ; 33      ;
; CNTRL_ULA:ula_cnt|opcode.ADD_OP                                                       ; 33      ;
; CNTRL_ULA:ula_cnt|opcode.SUB_OP                                                       ; 33      ;
; ~GND                                                                                  ; 32      ;
; XREGS:breg|Decoder0~59                                                                ; 32      ;
; XREGS:breg|Decoder0~58                                                                ; 32      ;
; XREGS:breg|Decoder0~57                                                                ; 32      ;
; XREGS:breg|Decoder0~56                                                                ; 32      ;
; XREGS:breg|Decoder0~55                                                                ; 32      ;
; XREGS:breg|Decoder0~54                                                                ; 32      ;
; XREGS:breg|Decoder0~53                                                                ; 32      ;
; XREGS:breg|Decoder0~52                                                                ; 32      ;
; XREGS:breg|Decoder0~51                                                                ; 32      ;
; XREGS:breg|Decoder0~50                                                                ; 32      ;
; CNTRL:contr|Mux2~2                                                                    ; 32      ;
; XREGS:breg|Decoder0~49                                                                ; 32      ;
; XREGS:breg|Decoder0~47                                                                ; 32      ;
; XREGS:breg|Decoder0~46                                                                ; 32      ;
; XREGS:breg|Decoder0~44                                                                ; 32      ;
; XREGS:breg|Decoder0~42                                                                ; 32      ;
; XREGS:breg|Decoder0~40                                                                ; 32      ;
; XREGS:breg|Decoder0~39                                                                ; 32      ;
; XREGS:breg|Decoder0~38                                                                ; 32      ;
; XREGS:breg|Decoder0~37                                                                ; 32      ;
; XREGS:breg|Decoder0~35                                                                ; 32      ;
; XREGS:breg|Decoder0~34                                                                ; 32      ;
; XREGS:breg|Decoder0~33                                                                ; 32      ;
; XREGS:breg|Decoder0~32                                                                ; 32      ;
; XREGS:breg|Decoder0~30                                                                ; 32      ;
; XREGS:breg|Decoder0~29                                                                ; 32      ;
; XREGS:breg|Decoder0~28                                                                ; 32      ;
; XREGS:breg|Decoder0~27                                                                ; 32      ;
; XREGS:breg|Decoder0~24                                                                ; 32      ;
; XREGS:breg|Decoder0~23                                                                ; 32      ;
; XREGS:breg|Decoder0~22                                                                ; 32      ;
; XREGS:breg|Decoder0~21                                                                ; 32      ;
; branchCond[0]~1                                                                       ; 32      ;
; XREGS:breg|Mux58~7                                                                    ; 32      ;
; XREGS:breg|Mux24~4                                                                    ; 32      ;
; XREGS:breg|Mux24~3                                                                    ; 32      ;
; XREGS:breg|Mux24~2                                                                    ; 32      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[10] ; 32      ;
; Mux23~1                                                                               ; 31      ;
; Mux24~1                                                                               ; 31      ;
; Mux25~1                                                                               ; 31      ;
; Mux0~1                                                                                ; 31      ;
; Mux26~1                                                                               ; 31      ;
; Mux31~1                                                                               ; 31      ;
; Mux2~1                                                                                ; 31      ;
; Mux1~1                                                                                ; 31      ;
; Mux4~1                                                                                ; 31      ;
; Mux3~1                                                                                ; 31      ;
; Mux5~1                                                                                ; 31      ;
; Mux6~1                                                                                ; 31      ;
; Mux8~1                                                                                ; 31      ;
; Mux7~1                                                                                ; 31      ;
; Mux9~1                                                                                ; 31      ;
; Mux10~1                                                                               ; 31      ;
; Mux12~1                                                                               ; 31      ;
; Mux11~1                                                                               ; 31      ;
; Mux13~1                                                                               ; 31      ;
; Mux14~1                                                                               ; 31      ;
; Mux16~1                                                                               ; 31      ;
; Mux15~1                                                                               ; 31      ;
; Mux17~1                                                                               ; 31      ;
; Mux18~1                                                                               ; 31      ;
; Mux20~1                                                                               ; 31      ;
; Mux19~1                                                                               ; 31      ;
; Mux28~1                                                                               ; 31      ;
; Mux27~1                                                                               ; 31      ;
; Mux30~1                                                                               ; 31      ;
; Mux29~1                                                                               ; 31      ;
; Mux21~1                                                                               ; 31      ;
; Mux22~1                                                                               ; 31      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[9]  ; 31      ;
; XREGS:breg|Mux0~19                                                                    ; 26      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[11] ; 25      ;
; GEN_IMM32:gerador_imm|Mux6~1                                                          ; 19      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[31] ; 18      ;
; GEN_IMM32:gerador_imm|Selector0~0                                                     ; 17      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[4]  ; 17      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[12] ; 17      ;
; GEN_IMM32:gerador_imm|Mux1~0                                                          ; 16      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[6]  ; 16      ;
; ULA_RV:ula|ShiftRight1~11                                                             ; 15      ;
; ULA_RV:ula|ShiftRight1~6                                                              ; 15      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[14] ; 15      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[5]  ; 15      ;
; CNTRL_ULA:ula_cnt|opcode.SRA_OP                                                       ; 14      ;
; ULA_RV:ula|Selector2~2                                                                ; 14      ;
; ULA_RV:ula|Selector17~0                                                               ; 14      ;
; XREGS:breg|Mux1~19                                                                    ; 14      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[3]  ; 14      ;
; ULA_RV:ula|Selector14~5                                                               ; 13      ;
; ULA_RV:ula|Selector2~4                                                                ; 13      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[2]  ; 13      ;
; CNTRL_ULA:ula_cnt|opcode.SRL_OP                                                       ; 12      ;
; ULA_RV:ula|ShiftRight1~67                                                             ; 12      ;
; ULA_RV:ula|Selector29~9                                                               ; 12      ;
; ULA_RV:ula|Selector17~2                                                               ; 12      ;
; XREGS:breg|Mux23~19                                                                   ; 12      ;
; XREGS:breg|Mux24~24                                                                   ; 12      ;
; XREGS:breg|Mux25~19                                                                   ; 12      ;
; XREGS:breg|Mux2~19                                                                    ; 12      ;
; XREGS:breg|Mux4~19                                                                    ; 12      ;
; XREGS:breg|Mux3~19                                                                    ; 12      ;
; XREGS:breg|Mux6~19                                                                    ; 12      ;
; XREGS:breg|Mux8~19                                                                    ; 12      ;
; XREGS:breg|Mux7~19                                                                    ; 12      ;
; XREGS:breg|Mux28~19                                                                   ; 12      ;
; XREGS:breg|Mux29~19                                                                   ; 12      ;
; XREGS:breg|Mux30~19                                                                   ; 12      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[1]  ; 12      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[13] ; 12      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[0]  ; 12      ;
; CNTRL_ULA:ula_cnt|opcode.SLL_OP                                                       ; 11      ;
; XREGS:breg|Mux31~19                                                                   ; 11      ;
; XREGS:breg|Mux26~19                                                                   ; 11      ;
; XREGS:breg|Mux5~19                                                                    ; 11      ;
; XREGS:breg|Mux9~19                                                                    ; 11      ;
; XREGS:breg|Mux10~19                                                                   ; 11      ;
; XREGS:breg|Mux12~19                                                                   ; 11      ;
; XREGS:breg|Mux11~19                                                                   ; 11      ;
; XREGS:breg|Mux13~19                                                                   ; 11      ;
; XREGS:breg|Mux14~19                                                                   ; 11      ;
; XREGS:breg|Mux16~19                                                                   ; 11      ;
; XREGS:breg|Mux15~19                                                                   ; 11      ;
; XREGS:breg|Mux17~19                                                                   ; 11      ;
; XREGS:breg|Mux18~19                                                                   ; 11      ;
; XREGS:breg|Mux20~19                                                                   ; 11      ;
; XREGS:breg|Mux19~19                                                                   ; 11      ;
; XREGS:breg|Mux27~19                                                                   ; 11      ;
; GEN_IMM32:gerador_imm|Mux5~2                                                          ; 11      ;
; XREGS:breg|Mux21~19                                                                   ; 11      ;
; XREGS:breg|Mux22~19                                                                   ; 11      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[8]  ; 11      ;
; CNTRL:contr|Mux10~1                                                                   ; 10      ;
; ULA_RV:ula|Selector29~2                                                               ; 10      ;
; ULA_RV:ula|Selector0~0                                                                ; 10      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[24] ; 10      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[7]  ; 10      ;
; ULA_RV:ula|ShiftRight1~44                                                             ; 9       ;
; XREGS:breg|Decoder0~36                                                                ; 8       ;
; XREGS:breg|Decoder0~20                                                                ; 8       ;
; GEN_IMM32:gerador_imm|Mux1~1                                                          ; 8       ;
; ULA_RV:ula|Selector2~0                                                                ; 8       ;
; ulaB[31]~29                                                                           ; 8       ;
; ulaB[6]~28                                                                            ; 8       ;
; ulaB[30]~25                                                                           ; 8       ;
; ulaB[29]~24                                                                           ; 8       ;
; ulaB[28]~23                                                                           ; 8       ;
; ulaB[27]~22                                                                           ; 8       ;
; ulaB[25]~21                                                                           ; 8       ;
; ulaB[26]~20                                                                           ; 8       ;
; ulaB[24]~19                                                                           ; 8       ;
; ulaB[23]~18                                                                           ; 8       ;
; ulaB[21]~17                                                                           ; 8       ;
; ulaB[22]~16                                                                           ; 8       ;
; ulaB[20]~15                                                                           ; 8       ;
; ulaB[19]~14                                                                           ; 8       ;
; ulaB[17]~13                                                                           ; 8       ;
; ulaB[18]~12                                                                           ; 8       ;
; ulaB[16]~11                                                                           ; 8       ;
; ulaB[15]~10                                                                           ; 8       ;
; ulaB[13]~9                                                                            ; 8       ;
; ulaB[14]~8                                                                            ; 8       ;
; ulaB[12]~7                                                                            ; 8       ;
; GEN_IMM32:gerador_imm|Selector11~2                                                    ; 8       ;
; ulaB[11]~6                                                                            ; 8       ;
; ulaB[9]~1                                                                             ; 8       ;
; ulaB[10]~0                                                                            ; 8       ;
; XREGS:breg|Decoder0~25                                                                ; 7       ;
; ULA_RV:ula|Selector8~1                                                                ; 7       ;
; ULA_RV:ula|Selector14~0                                                               ; 7       ;
; ULA_RV:ula|Selector17~1                                                               ; 7       ;
; ulaB[7]~31                                                                            ; 7       ;
; ulaB[8]~30                                                                            ; 7       ;
; ulaB[5]~27                                                                            ; 7       ;
; PC[9]                                                                                 ; 7       ;
; PC[8]                                                                                 ; 7       ;
; PC[7]                                                                                 ; 7       ;
; PC[6]                                                                                 ; 7       ;
; PC[5]                                                                                 ; 7       ;
; PC[4]                                                                                 ; 7       ;
; PC[3]                                                                                 ; 7       ;
; PC[2]                                                                                 ; 7       ;
; ULA_RV:ula|Selector4~14                                                               ; 6       ;
; CNTRL:contr|Mux9~1                                                                    ; 6       ;
; ULA_RV:ula|Selector4~5                                                                ; 6       ;
; ULA_RV:ula|Selector17~4                                                               ; 6       ;
; ULA_RV:ula|ShiftLeft0~9                                                               ; 6       ;
; ULA_RV:ula|ShiftRight0~14                                                             ; 6       ;
; ULA_RV:ula|ShiftLeft0~5                                                               ; 6       ;
; ULA_RV:ula|ShiftRight0~4                                                              ; 6       ;
; GEN_IMM32:gerador_imm|Selector27~0                                                    ; 6       ;
; GEN_IMM32:gerador_imm|imm32~0                                                         ; 6       ;
; GEN_IMM32:gerador_imm|Selector25~1                                                    ; 6       ;
; GEN_IMM32:gerador_imm|Selector25~0                                                    ; 6       ;
; GEN_IMM32:gerador_imm|Mux4~0                                                          ; 6       ;
; CNTRL_ULA:ula_cnt|Mux21~0                                                             ; 5       ;
; CNTRL_ULA:ula_cnt|Equal0~1                                                            ; 5       ;
; ULA_RV:ula|Selector2~3                                                                ; 5       ;
; ULA_RV:ula|ShiftRight1~63                                                             ; 5       ;
; ULA_RV:ula|Selector17~3                                                               ; 5       ;
; ULA_RV:ula|ShiftRight0~35                                                             ; 5       ;
; ULA_RV:ula|ShiftRight0~13                                                             ; 5       ;
; XREGS:breg|Mux60~25                                                                   ; 5       ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[29] ; 5       ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[30] ; 5       ;
; PC[31]                                                                                ; 5       ;
; PC[30]                                                                                ; 5       ;
; PC[29]                                                                                ; 5       ;
; PC[28]                                                                                ; 5       ;
; PC[27]                                                                                ; 5       ;
; PC[26]                                                                                ; 5       ;
; PC[25]                                                                                ; 5       ;
; PC[24]                                                                                ; 5       ;
; PC[23]                                                                                ; 5       ;
; PC[22]                                                                                ; 5       ;
; PC[21]                                                                                ; 5       ;
; PC[20]                                                                                ; 5       ;
; PC[19]                                                                                ; 5       ;
; PC[18]                                                                                ; 5       ;
; PC[17]                                                                                ; 5       ;
; PC[16]                                                                                ; 5       ;
; PC[15]                                                                                ; 5       ;
; PC[14]                                                                                ; 5       ;
; PC[13]                                                                                ; 5       ;
; PC[12]                                                                                ; 5       ;
; PC[11]                                                                                ; 5       ;
; PC[10]                                                                                ; 5       ;
; XREGS:breg|Decoder0~31                                                                ; 4       ;
; XREGS:breg|Decoder0~26                                                                ; 4       ;
; ULA_RV:ula|Selector11~2                                                               ; 4       ;
; ULA_RV:ula|Selector2~1                                                                ; 4       ;
; ULA_RV:ula|Selector22~6                                                               ; 4       ;
; ULA_RV:ula|Selector23~9                                                               ; 4       ;
; ULA_RV:ula|Selector24~9                                                               ; 4       ;
; ULA_RV:ula|Selector25~10                                                              ; 4       ;
; ULA_RV:ula|ShiftLeft0~19                                                              ; 4       ;
; ULA_RV:ula|Selector26~8                                                               ; 4       ;
; ULA_RV:ula|Selector27~8                                                               ; 4       ;
; ULA_RV:ula|Selector28~9                                                               ; 4       ;
; ULA_RV:ula|ShiftRight0~33                                                             ; 4       ;
; ULA_RV:ula|ShiftRight0~32                                                             ; 4       ;
; ULA_RV:ula|Selector29~11                                                              ; 4       ;
; ULA_RV:ula|ShiftRight0~30                                                             ; 4       ;
; ULA_RV:ula|ShiftRight0~28                                                             ; 4       ;
; ULA_RV:ula|ShiftRight0~26                                                             ; 4       ;
; ULA_RV:ula|ShiftRight0~17                                                             ; 4       ;
; ULA_RV:ula|ShiftRight1~45                                                             ; 4       ;
; ULA_RV:ula|ShiftRight1~41                                                             ; 4       ;
; ULA_RV:ula|ShiftRight1~16                                                             ; 4       ;
; ULA_RV:ula|ShiftLeft0~4                                                               ; 4       ;
; GEN_IMM32:gerador_imm|Selector26~0                                                    ; 4       ;
; GEN_IMM32:gerador_imm|Selector29~0                                                    ; 4       ;
; GEN_IMM32:gerador_imm|WideOr4                                                         ; 4       ;
; GEN_IMM32:gerador_imm|Mux5~1                                                          ; 4       ;
; GEN_IMM32:gerador_imm|Selector30~0                                                    ; 4       ;
; GEN_IMM32:gerador_imm|Mux2~1                                                          ; 4       ;
; GEN_IMM32:gerador_imm|Mux3~0                                                          ; 4       ;
; PC[1]                                                                                 ; 4       ;
; PC[0]                                                                                 ; 4       ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[19] ; 4       ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[25] ; 4       ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[26] ; 4       ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[27] ; 4       ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|q_a[28] ; 4       ;
; ULA_RV:ula|ShiftRight0~45                                                             ; 3       ;
; GEN_IMM32:gerador_imm|Selector11~3                                                    ; 3       ;
; GEN_IMM32:gerador_imm|Selector13~2                                                    ; 3       ;
; GEN_IMM32:gerador_imm|Selector12~2                                                    ; 3       ;
; GEN_IMM32:gerador_imm|Selector14~2                                                    ; 3       ;
; GEN_IMM32:gerador_imm|Selector15~2                                                    ; 3       ;
; GEN_IMM32:gerador_imm|Selector17~2                                                    ; 3       ;
; GEN_IMM32:gerador_imm|Selector16~2                                                    ; 3       ;
; GEN_IMM32:gerador_imm|Selector18~2                                                    ; 3       ;
; ULA_RV:ula|ShiftLeft0~74                                                              ; 3       ;
; ULA_RV:ula|ShiftLeft0~72                                                              ; 3       ;
; ULA_RV:ula|ShiftLeft0~63                                                              ; 3       ;
; ULA_RV:ula|ShiftLeft0~60                                                              ; 3       ;
; ULA_RV:ula|Selector9~0                                                                ; 3       ;
; ULA_RV:ula|ShiftLeft0~39                                                              ; 3       ;
; ULA_RV:ula|ShiftLeft0~35                                                              ; 3       ;
; ULA_RV:ula|ShiftLeft0~31                                                              ; 3       ;
; ULA_RV:ula|ShiftLeft0~26                                                              ; 3       ;
; ULA_RV:ula|ShiftLeft0~24                                                              ; 3       ;
; ULA_RV:ula|ShiftLeft0~23                                                              ; 3       ;
; ULA_RV:ula|ShiftLeft0~18                                                              ; 3       ;
; ULA_RV:ula|ShiftLeft0~16                                                              ; 3       ;
; ULA_RV:ula|ShiftLeft0~15                                                              ; 3       ;
; ULA_RV:ula|ShiftLeft0~13                                                              ; 3       ;
; ULA_RV:ula|ShiftLeft0~12                                                              ; 3       ;
; ULA_RV:ula|ShiftRight0~39                                                             ; 3       ;
; ULA_RV:ula|ShiftRight0~37                                                             ; 3       ;
; ULA_RV:ula|ShiftRight1~53                                                             ; 3       ;
; ULA_RV:ula|ShiftRight0~31                                                             ; 3       ;
; ULA_RV:ula|Selector31~11                                                              ; 3       ;
; ULA_RV:ula|ShiftLeft0~7                                                               ; 3       ;
; ULA_RV:ula|ShiftRight0~22                                                             ; 3       ;
; ULA_RV:ula|ShiftRight1~47                                                             ; 3       ;
; ULA_RV:ula|ShiftRight0~15                                                             ; 3       ;
; ULA_RV:ula|ShiftRight1~43                                                             ; 3       ;
; ULA_RV:ula|ShiftRight1~42                                                             ; 3       ;
; ULA_RV:ula|ShiftRight0~9                                                              ; 3       ;
; ULA_RV:ula|ShiftRight1~38                                                             ; 3       ;
; ULA_RV:ula|Selector31~10                                                              ; 3       ;
; ULA_RV:ula|ShiftRight1~33                                                             ; 3       ;
; ULA_RV:ula|ShiftRight1~32                                                             ; 3       ;
; ULA_RV:ula|Selector23~0                                                               ; 3       ;
; ULA_RV:ula|ShiftRight1~23                                                             ; 3       ;
; ULA_RV:ula|ShiftRight1~20                                                             ; 3       ;
; ULA_RV:ula|ShiftRight1~13                                                             ; 3       ;
; ULA_RV:ula|Selector16~2                                                               ; 3       ;
; GEN_IMM32:gerador_imm|Selector23~0                                                    ; 3       ;
; GEN_IMM32:gerador_imm|Selector22~0                                                    ; 3       ;
; XREGS:breg|XREGS[3][7]                                                                ; 3       ;
; GEN_IMM32:gerador_imm|imm32[31]~2                                                     ; 3       ;
; GEN_IMM32:gerador_imm|Selector24~0                                                    ; 3       ;
; GEN_IMM32:gerador_imm|Selector25~2                                                    ; 3       ;
; XREGS:breg|XREGS[3][5]                                                                ; 3       ;
; XREGS:breg|Mux63~19                                                                   ; 3       ;
; GEN_IMM32:gerador_imm|Selector0~2                                                     ; 3       ;
; GEN_IMM32:gerador_imm|Selector1~1                                                     ; 3       ;
; GEN_IMM32:gerador_imm|Selector2~1                                                     ; 3       ;
; GEN_IMM32:gerador_imm|Selector3~1                                                     ; 3       ;
; GEN_IMM32:gerador_imm|Selector5~1                                                     ; 3       ;
; GEN_IMM32:gerador_imm|Selector4~1                                                     ; 3       ;
; GEN_IMM32:gerador_imm|Selector6~1                                                     ; 3       ;
; GEN_IMM32:gerador_imm|Selector7~1                                                     ; 3       ;
; GEN_IMM32:gerador_imm|Selector9~1                                                     ; 3       ;
; GEN_IMM32:gerador_imm|Selector8~1                                                     ; 3       ;
; GEN_IMM32:gerador_imm|Selector10~1                                                    ; 3       ;
; GEN_IMM32:gerador_imm|Selector19~1                                                    ; 3       ;
; XREGS:breg|XREGS[3][3]                                                                ; 3       ;
; XREGS:breg|Mux59~19                                                                   ; 3       ;
; XREGS:breg|Mux62~25                                                                   ; 3       ;
; XREGS:breg|XREGS[3][1]                                                                ; 3       ;
; GEN_IMM32:gerador_imm|Selector28~0                                                    ; 3       ;
; GEN_IMM32:gerador_imm|Selector21~0                                                    ; 3       ;
; GEN_IMM32:gerador_imm|Selector20~0                                                    ; 3       ;
; XREGS:breg|XREGS[3][9]                                                                ; 3       ;
; GEN_IMM32:gerador_imm|Mux5~0                                                          ; 3       ;
; CNTRL_ULA:ula_cnt|opcode.SLTU_OP                                                      ; 2       ;
; CNTRL_ULA:ula_cnt|opcode.SLT_OP                                                       ; 2       ;
; CNTRL_ULA:ula_cnt|opcode.SGE_OP                                                       ; 2       ;
; CNTRL_ULA:ula_cnt|opcode.SNE_OP                                                       ; 2       ;
; CNTRL_ULA:ula_cnt|opcode.SEQ_OP                                                       ; 2       ;
; ULA_RV:ula|ShiftLeft0~98                                                              ; 2       ;
; CNTRL_ULA:ula_cnt|Mux27~0                                                             ; 2       ;
; XREGS:breg|Decoder0~48                                                                ; 2       ;
; XREGS:breg|Decoder0~45                                                                ; 2       ;
; XREGS:breg|Decoder0~41                                                                ; 2       ;
; CNTRL_ULA:ula_cnt|Mux12~0                                                             ; 2       ;
; CNTRL_ULA:ula_cnt|Equal0~0                                                            ; 2       ;
; ULA_RV:ula|Selector0~6                                                                ; 2       ;
; ULA_RV:ula|Selector1~7                                                                ; 2       ;
; ULA_RV:ula|Selector2~14                                                               ; 2       ;
; ULA_RV:ula|ShiftLeft0~86                                                              ; 2       ;
; ULA_RV:ula|Selector3~8                                                                ; 2       ;
; ULA_RV:ula|ShiftLeft0~85                                                              ; 2       ;
; ULA_RV:ula|Selector4~13                                                               ; 2       ;
; ULA_RV:ula|ShiftLeft0~84                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~83                                                              ; 2       ;
; ULA_RV:ula|Selector5~8                                                                ; 2       ;
; ULA_RV:ula|ShiftLeft0~81                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~80                                                              ; 2       ;
; ULA_RV:ula|Selector6~8                                                                ; 2       ;
; ULA_RV:ula|ShiftLeft0~78                                                              ; 2       ;
; ULA_RV:ula|Selector7~7                                                                ; 2       ;
; ULA_RV:ula|ShiftLeft0~76                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~75                                                              ; 2       ;
; ULA_RV:ula|Selector8~9                                                                ; 2       ;
; ULA_RV:ula|ShiftLeft0~73                                                              ; 2       ;
; ULA_RV:ula|Selector9~8                                                                ; 2       ;
; ULA_RV:ula|ShiftLeft0~71                                                              ; 2       ;
; ULA_RV:ula|Selector10~7                                                               ; 2       ;
; ULA_RV:ula|ShiftLeft0~70                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~69                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~68                                                              ; 2       ;
; ULA_RV:ula|Selector11~8                                                               ; 2       ;
; ULA_RV:ula|ShiftLeft0~67                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~66                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~65                                                              ; 2       ;
; ULA_RV:ula|Selector12~8                                                               ; 2       ;
; ULA_RV:ula|ShiftLeft0~64                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~62                                                              ; 2       ;
; ULA_RV:ula|Selector13~9                                                               ; 2       ;
; ULA_RV:ula|ShiftLeft0~61                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~59                                                              ; 2       ;
; ULA_RV:ula|Selector14~11                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~58                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~57                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~56                                                              ; 2       ;
; ULA_RV:ula|Selector15~8                                                               ; 2       ;
; ULA_RV:ula|ShiftLeft0~55                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~54                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~53                                                              ; 2       ;
; ULA_RV:ula|Selector16~9                                                               ; 2       ;
; ULA_RV:ula|ShiftLeft0~52                                                              ; 2       ;
; ULA_RV:ula|Selector8~0                                                                ; 2       ;
; ULA_RV:ula|ShiftLeft0~51                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~50                                                              ; 2       ;
; ULA_RV:ula|ShiftRight1~66                                                             ; 2       ;
; ULA_RV:ula|Selector17~15                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~49                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~48                                                              ; 2       ;
; ULA_RV:ula|Selector18~10                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~47                                                              ; 2       ;
; ULA_RV:ula|Selector10~0                                                               ; 2       ;
; ULA_RV:ula|ShiftLeft0~46                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~45                                                              ; 2       ;
; ULA_RV:ula|Selector18~3                                                               ; 2       ;
; ULA_RV:ula|Selector19~9                                                               ; 2       ;
; ULA_RV:ula|ShiftLeft0~44                                                              ; 2       ;
; ULA_RV:ula|Selector11~0                                                               ; 2       ;
; ULA_RV:ula|ShiftLeft0~43                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~42                                                              ; 2       ;
; ULA_RV:ula|Selector20~9                                                               ; 2       ;
; ULA_RV:ula|Selector19~1                                                               ; 2       ;
; ULA_RV:ula|Selector20~8                                                               ; 2       ;
; ULA_RV:ula|ShiftLeft0~41                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~38                                                              ; 2       ;
; ULA_RV:ula|Selector4~4                                                                ; 2       ;
; ULA_RV:ula|Selector21~8                                                               ; 2       ;
; ULA_RV:ula|ShiftLeft0~37                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~34                                                              ; 2       ;
; ULA_RV:ula|Selector5~0                                                                ; 2       ;
; ULA_RV:ula|ShiftLeft0~33                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~30                                                              ; 2       ;
; ULA_RV:ula|Selector6~0                                                                ; 2       ;
; ULA_RV:ula|ShiftLeft0~29                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~27                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~25                                                              ; 2       ;
; ULA_RV:ula|Selector23~2                                                               ; 2       ;
; ULA_RV:ula|ShiftRight0~44                                                             ; 2       ;
; ULA_RV:ula|Selector24~7                                                               ; 2       ;
; ULA_RV:ula|ShiftRight1~64                                                             ; 2       ;
; ULA_RV:ula|ShiftLeft0~22                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~21                                                              ; 2       ;
; ULA_RV:ula|ShiftRight1~62                                                             ; 2       ;
; ULA_RV:ula|Selector17~5                                                               ; 2       ;
; ULA_RV:ula|ShiftLeft0~20                                                              ; 2       ;
; ULA_RV:ula|ShiftLeft0~17                                                              ; 2       ;
; ULA_RV:ula|ShiftRight0~43                                                             ; 2       ;
; ULA_RV:ula|ShiftRight0~41                                                             ; 2       ;
; ULA_RV:ula|ShiftRight1~60                                                             ; 2       ;
; ULA_RV:ula|Selector18~1                                                               ; 2       ;
; ULA_RV:ula|ShiftLeft0~14                                                              ; 2       ;
; ULA_RV:ula|Selector27~9                                                               ; 2       ;
; ULA_RV:ula|ShiftRight1~58                                                             ; 2       ;
; ULA_RV:ula|Selector18~0                                                               ; 2       ;
; ULA_RV:ula|ShiftRight1~57                                                             ; 2       ;
; ULA_RV:ula|ShiftLeft0~11                                                              ; 2       ;
; ULA_RV:ula|Selector28~7                                                               ; 2       ;
; ULA_RV:ula|ShiftLeft0~8                                                               ; 2       ;
; ULA_RV:ula|Selector12~0                                                               ; 2       ;
; ULA_RV:ula|ShiftRight1~55                                                             ; 2       ;
; ULA_RV:ula|ShiftRight0~38                                                             ; 2       ;
; ULA_RV:ula|ShiftRight0~36                                                             ; 2       ;
; ULA_RV:ula|ShiftRight1~54                                                             ; 2       ;
; ULA_RV:ula|ShiftRight1~52                                                             ; 2       ;
; ULA_RV:ula|Selector13~1                                                               ; 2       ;
; ULA_RV:ula|ShiftRight1~51                                                             ; 2       ;
; ULA_RV:ula|Selector13~0                                                               ; 2       ;
; ULA_RV:ula|ShiftRight1~49                                                             ; 2       ;
; ULA_RV:ula|ShiftRight0~27                                                             ; 2       ;
; ULA_RV:ula|ShiftRight0~25                                                             ; 2       ;
; ULA_RV:ula|Selector29~3                                                               ; 2       ;
; ULA_RV:ula|ShiftRight1~48                                                             ; 2       ;
; ULA_RV:ula|ShiftRight0~24                                                             ; 2       ;
; ULA_RV:ula|ShiftRight0~23                                                             ; 2       ;
; ULA_RV:ula|ShiftRight0~21                                                             ; 2       ;
; ULA_RV:ula|ShiftRight0~20                                                             ; 2       ;
; ULA_RV:ula|ShiftRight0~19                                                             ; 2       ;
; ULA_RV:ula|Selector30~13                                                              ; 2       ;
; ULA_RV:ula|ShiftRight0~16                                                             ; 2       ;
; ULA_RV:ula|ShiftRight0~12                                                             ; 2       ;
; ULA_RV:ula|ShiftRight0~11                                                             ; 2       ;
; ULA_RV:ula|ShiftRight0~10                                                             ; 2       ;
; ULA_RV:ula|ShiftRight1~40                                                             ; 2       ;
; ULA_RV:ula|ShiftRight0~8                                                              ; 2       ;
; ULA_RV:ula|ShiftRight0~7                                                              ; 2       ;
; ULA_RV:ula|ShiftRight1~36                                                             ; 2       ;
; ULA_RV:ula|ShiftRight1~35                                                             ; 2       ;
; ULA_RV:ula|ShiftRight1~34                                                             ; 2       ;
; ULA_RV:ula|ShiftRight1~31                                                             ; 2       ;
; ULA_RV:ula|ShiftRight1~30                                                             ; 2       ;
; ULA_RV:ula|ShiftRight1~28                                                             ; 2       ;
; ULA_RV:ula|ShiftRight0~6                                                              ; 2       ;
; ULA_RV:ula|ShiftRight0~5                                                              ; 2       ;
; ULA_RV:ula|ShiftRight1~22                                                             ; 2       ;
; ULA_RV:ula|ShiftRight1~21                                                             ; 2       ;
; ULA_RV:ula|ShiftRight1~19                                                             ; 2       ;
; ULA_RV:ula|ShiftRight1~18                                                             ; 2       ;
; ULA_RV:ula|ShiftRight1~17                                                             ; 2       ;
; ULA_RV:ula|ShiftRight1~15                                                             ; 2       ;
; ULA_RV:ula|ShiftRight1~14                                                             ; 2       ;
; ULA_RV:ula|ShiftRight1~12                                                             ; 2       ;
; ULA_RV:ula|Selector31~8                                                               ; 2       ;
; XREGS:breg|Mux56~25                                                                   ; 2       ;
; XREGS:breg|Mux56~15                                                                   ; 2       ;
; XREGS:breg|Mux56~14                                                                   ; 2       ;
; XREGS:breg|Mux55~19                                                                   ; 2       ;
; XREGS:breg|XREGS[15][8]                                                               ; 2       ;
; XREGS:breg|XREGS[12][8]                                                               ; 2       ;
; XREGS:breg|XREGS[14][8]                                                               ; 2       ;
; XREGS:breg|XREGS[13][8]                                                               ; 2       ;
; XREGS:breg|XREGS[7][8]                                                                ; 2       ;
; XREGS:breg|XREGS[4][8]                                                                ; 2       ;
; XREGS:breg|XREGS[6][8]                                                                ; 2       ;
; XREGS:breg|XREGS[5][8]                                                                ; 2       ;
; XREGS:breg|XREGS[1][8]                                                                ; 2       ;
; XREGS:breg|XREGS[3][8]                                                                ; 2       ;
; XREGS:breg|XREGS[2][8]                                                                ; 2       ;
; XREGS:breg|XREGS[31][8]                                                               ; 2       ;
; XREGS:breg|XREGS[19][8]                                                               ; 2       ;
; XREGS:breg|XREGS[23][8]                                                               ; 2       ;
; XREGS:breg|XREGS[27][8]                                                               ; 2       ;
; XREGS:breg|XREGS[28][8]                                                               ; 2       ;
; XREGS:breg|XREGS[16][8]                                                               ; 2       ;
; XREGS:breg|XREGS[24][8]                                                               ; 2       ;
; XREGS:breg|XREGS[20][8]                                                               ; 2       ;
; XREGS:breg|XREGS[30][8]                                                               ; 2       ;
; XREGS:breg|XREGS[18][8]                                                               ; 2       ;
; XREGS:breg|XREGS[22][8]                                                               ; 2       ;
; XREGS:breg|XREGS[26][8]                                                               ; 2       ;
; XREGS:breg|XREGS[29][8]                                                               ; 2       ;
; XREGS:breg|XREGS[17][8]                                                               ; 2       ;
; XREGS:breg|XREGS[25][8]                                                               ; 2       ;
; XREGS:breg|XREGS[21][8]                                                               ; 2       ;
; XREGS:breg|XREGS[11][8]                                                               ; 2       ;
; XREGS:breg|XREGS[8][8]                                                                ; 2       ;
; XREGS:breg|XREGS[9][8]                                                                ; 2       ;
; XREGS:breg|XREGS[10][8]                                                               ; 2       ;
; XREGS:breg|XREGS[15][7]                                                               ; 2       ;
; XREGS:breg|XREGS[12][7]                                                               ; 2       ;
; XREGS:breg|XREGS[13][7]                                                               ; 2       ;
; XREGS:breg|XREGS[14][7]                                                               ; 2       ;
; XREGS:breg|XREGS[7][7]                                                                ; 2       ;
; XREGS:breg|XREGS[4][7]                                                                ; 2       ;
; XREGS:breg|XREGS[5][7]                                                                ; 2       ;
; XREGS:breg|XREGS[6][7]                                                                ; 2       ;
; XREGS:breg|XREGS[1][7]                                                                ; 2       ;
; XREGS:breg|XREGS[2][7]                                                                ; 2       ;
; XREGS:breg|XREGS[11][7]                                                               ; 2       ;
; XREGS:breg|XREGS[8][7]                                                                ; 2       ;
; XREGS:breg|XREGS[10][7]                                                               ; 2       ;
; XREGS:breg|XREGS[9][7]                                                                ; 2       ;
; XREGS:breg|XREGS[31][7]                                                               ; 2       ;
; XREGS:breg|XREGS[19][7]                                                               ; 2       ;
; XREGS:breg|XREGS[23][7]                                                               ; 2       ;
; XREGS:breg|XREGS[27][7]                                                               ; 2       ;
; XREGS:breg|XREGS[28][7]                                                               ; 2       ;
; XREGS:breg|XREGS[16][7]                                                               ; 2       ;
; XREGS:breg|XREGS[24][7]                                                               ; 2       ;
; XREGS:breg|XREGS[20][7]                                                               ; 2       ;
; XREGS:breg|XREGS[29][7]                                                               ; 2       ;
; XREGS:breg|XREGS[17][7]                                                               ; 2       ;
; XREGS:breg|XREGS[25][7]                                                               ; 2       ;
; XREGS:breg|XREGS[21][7]                                                               ; 2       ;
; XREGS:breg|XREGS[30][7]                                                               ; 2       ;
; XREGS:breg|XREGS[18][7]                                                               ; 2       ;
; XREGS:breg|XREGS[22][7]                                                               ; 2       ;
; XREGS:breg|XREGS[26][7]                                                               ; 2       ;
; XREGS:breg|Mux32~19                                                                   ; 2       ;
; XREGS:breg|Mux57~19                                                                   ; 2       ;
; XREGS:breg|XREGS[15][6]                                                               ; 2       ;
; XREGS:breg|XREGS[12][6]                                                               ; 2       ;
; XREGS:breg|XREGS[14][6]                                                               ; 2       ;
; XREGS:breg|XREGS[13][6]                                                               ; 2       ;
; XREGS:breg|XREGS[7][6]                                                                ; 2       ;
; XREGS:breg|XREGS[4][6]                                                                ; 2       ;
; XREGS:breg|XREGS[6][6]                                                                ; 2       ;
; XREGS:breg|XREGS[5][6]                                                                ; 2       ;
; XREGS:breg|XREGS[1][6]                                                                ; 2       ;
; XREGS:breg|XREGS[3][6]                                                                ; 2       ;
; XREGS:breg|XREGS[2][6]                                                                ; 2       ;
; XREGS:breg|XREGS[31][6]                                                               ; 2       ;
; XREGS:breg|XREGS[19][6]                                                               ; 2       ;
; XREGS:breg|XREGS[23][6]                                                               ; 2       ;
; XREGS:breg|XREGS[27][6]                                                               ; 2       ;
; XREGS:breg|XREGS[28][6]                                                               ; 2       ;
; XREGS:breg|XREGS[16][6]                                                               ; 2       ;
; XREGS:breg|XREGS[24][6]                                                               ; 2       ;
; XREGS:breg|XREGS[20][6]                                                               ; 2       ;
; XREGS:breg|XREGS[30][6]                                                               ; 2       ;
; XREGS:breg|XREGS[18][6]                                                               ; 2       ;
; XREGS:breg|XREGS[22][6]                                                               ; 2       ;
; XREGS:breg|XREGS[26][6]                                                               ; 2       ;
; XREGS:breg|XREGS[29][6]                                                               ; 2       ;
; XREGS:breg|XREGS[17][6]                                                               ; 2       ;
; XREGS:breg|XREGS[25][6]                                                               ; 2       ;
; XREGS:breg|XREGS[21][6]                                                               ; 2       ;
; XREGS:breg|XREGS[11][6]                                                               ; 2       ;
; XREGS:breg|XREGS[8][6]                                                                ; 2       ;
; XREGS:breg|XREGS[9][6]                                                                ; 2       ;
; XREGS:breg|XREGS[10][6]                                                               ; 2       ;
; XREGS:breg|XREGS[15][31]                                                              ; 2       ;
; XREGS:breg|XREGS[12][31]                                                              ; 2       ;
; XREGS:breg|XREGS[13][31]                                                              ; 2       ;
; XREGS:breg|XREGS[14][31]                                                              ; 2       ;
; XREGS:breg|XREGS[7][31]                                                               ; 2       ;
; XREGS:breg|XREGS[4][31]                                                               ; 2       ;
; XREGS:breg|XREGS[5][31]                                                               ; 2       ;
; XREGS:breg|XREGS[6][31]                                                               ; 2       ;
; XREGS:breg|XREGS[1][31]                                                               ; 2       ;
; XREGS:breg|XREGS[3][31]                                                               ; 2       ;
; XREGS:breg|XREGS[2][31]                                                               ; 2       ;
; XREGS:breg|XREGS[11][31]                                                              ; 2       ;
; XREGS:breg|XREGS[8][31]                                                               ; 2       ;
; XREGS:breg|XREGS[10][31]                                                              ; 2       ;
; XREGS:breg|XREGS[9][31]                                                               ; 2       ;
; XREGS:breg|XREGS[31][31]                                                              ; 2       ;
; XREGS:breg|XREGS[19][31]                                                              ; 2       ;
; XREGS:breg|XREGS[23][31]                                                              ; 2       ;
; XREGS:breg|XREGS[27][31]                                                              ; 2       ;
; XREGS:breg|XREGS[28][31]                                                              ; 2       ;
; XREGS:breg|XREGS[16][31]                                                              ; 2       ;
; XREGS:breg|XREGS[20][31]                                                              ; 2       ;
; XREGS:breg|XREGS[24][31]                                                              ; 2       ;
; XREGS:breg|XREGS[29][31]                                                              ; 2       ;
; XREGS:breg|XREGS[17][31]                                                              ; 2       ;
; XREGS:breg|XREGS[25][31]                                                              ; 2       ;
; XREGS:breg|XREGS[21][31]                                                              ; 2       ;
; XREGS:breg|XREGS[30][31]                                                              ; 2       ;
; XREGS:breg|XREGS[18][31]                                                              ; 2       ;
; XREGS:breg|XREGS[22][31]                                                              ; 2       ;
; XREGS:breg|XREGS[26][31]                                                              ; 2       ;
; XREGS:breg|Mux58~30                                                                   ; 2       ;
; XREGS:breg|Mux58~20                                                                   ; 2       ;
; XREGS:breg|Mux58~19                                                                   ; 2       ;
; XREGS:breg|XREGS[15][5]                                                               ; 2       ;
; XREGS:breg|XREGS[12][5]                                                               ; 2       ;
; XREGS:breg|XREGS[13][5]                                                               ; 2       ;
; XREGS:breg|XREGS[14][5]                                                               ; 2       ;
; XREGS:breg|XREGS[7][5]                                                                ; 2       ;
; XREGS:breg|XREGS[4][5]                                                                ; 2       ;
; XREGS:breg|XREGS[5][5]                                                                ; 2       ;
; XREGS:breg|XREGS[6][5]                                                                ; 2       ;
; XREGS:breg|XREGS[1][5]                                                                ; 2       ;
; XREGS:breg|XREGS[2][5]                                                                ; 2       ;
; XREGS:breg|XREGS[11][5]                                                               ; 2       ;
; XREGS:breg|XREGS[8][5]                                                                ; 2       ;
; XREGS:breg|XREGS[10][5]                                                               ; 2       ;
; XREGS:breg|XREGS[9][5]                                                                ; 2       ;
; XREGS:breg|XREGS[31][5]                                                               ; 2       ;
; XREGS:breg|XREGS[19][5]                                                               ; 2       ;
; XREGS:breg|XREGS[23][5]                                                               ; 2       ;
; XREGS:breg|XREGS[27][5]                                                               ; 2       ;
; XREGS:breg|XREGS[28][5]                                                               ; 2       ;
; XREGS:breg|XREGS[16][5]                                                               ; 2       ;
; XREGS:breg|XREGS[24][5]                                                               ; 2       ;
; XREGS:breg|XREGS[20][5]                                                               ; 2       ;
; XREGS:breg|XREGS[29][5]                                                               ; 2       ;
; XREGS:breg|XREGS[17][5]                                                               ; 2       ;
; XREGS:breg|XREGS[25][5]                                                               ; 2       ;
; XREGS:breg|XREGS[21][5]                                                               ; 2       ;
; XREGS:breg|XREGS[30][5]                                                               ; 2       ;
; XREGS:breg|XREGS[18][5]                                                               ; 2       ;
; XREGS:breg|XREGS[22][5]                                                               ; 2       ;
; XREGS:breg|XREGS[26][5]                                                               ; 2       ;
; XREGS:breg|XREGS[15][0]                                                               ; 2       ;
; XREGS:breg|XREGS[12][0]                                                               ; 2       ;
; XREGS:breg|XREGS[13][0]                                                               ; 2       ;
; XREGS:breg|XREGS[14][0]                                                               ; 2       ;
; XREGS:breg|XREGS[7][0]                                                                ; 2       ;
; XREGS:breg|XREGS[4][0]                                                                ; 2       ;
; XREGS:breg|XREGS[5][0]                                                                ; 2       ;
; XREGS:breg|XREGS[6][0]                                                                ; 2       ;
; XREGS:breg|XREGS[1][0]                                                                ; 2       ;
; XREGS:breg|XREGS[3][0]                                                                ; 2       ;
; XREGS:breg|XREGS[2][0]                                                                ; 2       ;
; XREGS:breg|XREGS[31][0]                                                               ; 2       ;
; XREGS:breg|XREGS[19][0]                                                               ; 2       ;
; XREGS:breg|XREGS[23][0]                                                               ; 2       ;
; XREGS:breg|XREGS[27][0]                                                               ; 2       ;
; XREGS:breg|XREGS[28][0]                                                               ; 2       ;
; XREGS:breg|XREGS[16][0]                                                               ; 2       ;
; XREGS:breg|XREGS[24][0]                                                               ; 2       ;
; XREGS:breg|XREGS[20][0]                                                               ; 2       ;
; XREGS:breg|XREGS[29][0]                                                               ; 2       ;
; XREGS:breg|XREGS[17][0]                                                               ; 2       ;
; XREGS:breg|XREGS[25][0]                                                               ; 2       ;
; XREGS:breg|XREGS[21][0]                                                               ; 2       ;
; XREGS:breg|XREGS[30][0]                                                               ; 2       ;
; XREGS:breg|XREGS[18][0]                                                               ; 2       ;
; XREGS:breg|XREGS[22][0]                                                               ; 2       ;
; XREGS:breg|XREGS[26][0]                                                               ; 2       ;
; XREGS:breg|XREGS[11][0]                                                               ; 2       ;
; XREGS:breg|XREGS[8][0]                                                                ; 2       ;
; XREGS:breg|XREGS[10][0]                                                               ; 2       ;
; XREGS:breg|XREGS[9][0]                                                                ; 2       ;
; XREGS:breg|Mux33~19                                                                   ; 2       ;
; XREGS:breg|Mux34~19                                                                   ; 2       ;
; XREGS:breg|XREGS[15][29]                                                              ; 2       ;
; XREGS:breg|XREGS[12][29]                                                              ; 2       ;
; XREGS:breg|XREGS[13][29]                                                              ; 2       ;
; XREGS:breg|XREGS[14][29]                                                              ; 2       ;
; XREGS:breg|XREGS[7][29]                                                               ; 2       ;
; XREGS:breg|XREGS[4][29]                                                               ; 2       ;
; XREGS:breg|XREGS[5][29]                                                               ; 2       ;
; XREGS:breg|XREGS[6][29]                                                               ; 2       ;
; XREGS:breg|XREGS[1][29]                                                               ; 2       ;
; XREGS:breg|XREGS[3][29]                                                               ; 2       ;
; XREGS:breg|XREGS[2][29]                                                               ; 2       ;
; XREGS:breg|XREGS[11][29]                                                              ; 2       ;
; XREGS:breg|XREGS[8][29]                                                               ; 2       ;
; XREGS:breg|XREGS[10][29]                                                              ; 2       ;
; XREGS:breg|XREGS[9][29]                                                               ; 2       ;
; XREGS:breg|XREGS[31][29]                                                              ; 2       ;
; XREGS:breg|XREGS[19][29]                                                              ; 2       ;
; XREGS:breg|XREGS[23][29]                                                              ; 2       ;
; XREGS:breg|XREGS[27][29]                                                              ; 2       ;
; XREGS:breg|XREGS[28][29]                                                              ; 2       ;
; XREGS:breg|XREGS[16][29]                                                              ; 2       ;
; XREGS:breg|XREGS[24][29]                                                              ; 2       ;
; XREGS:breg|XREGS[20][29]                                                              ; 2       ;
; XREGS:breg|XREGS[29][29]                                                              ; 2       ;
; XREGS:breg|XREGS[17][29]                                                              ; 2       ;
; XREGS:breg|XREGS[25][29]                                                              ; 2       ;
; XREGS:breg|XREGS[21][29]                                                              ; 2       ;
; XREGS:breg|XREGS[30][29]                                                              ; 2       ;
; XREGS:breg|XREGS[18][29]                                                              ; 2       ;
; XREGS:breg|XREGS[22][29]                                                              ; 2       ;
; XREGS:breg|XREGS[26][29]                                                              ; 2       ;
; XREGS:breg|XREGS[15][30]                                                              ; 2       ;
; XREGS:breg|XREGS[12][30]                                                              ; 2       ;
; XREGS:breg|XREGS[14][30]                                                              ; 2       ;
; XREGS:breg|XREGS[13][30]                                                              ; 2       ;
; XREGS:breg|XREGS[7][30]                                                               ; 2       ;
; XREGS:breg|XREGS[4][30]                                                               ; 2       ;
; XREGS:breg|XREGS[6][30]                                                               ; 2       ;
; XREGS:breg|XREGS[5][30]                                                               ; 2       ;
; XREGS:breg|XREGS[1][30]                                                               ; 2       ;
; XREGS:breg|XREGS[3][30]                                                               ; 2       ;
; XREGS:breg|XREGS[2][30]                                                               ; 2       ;
; XREGS:breg|XREGS[31][30]                                                              ; 2       ;
; XREGS:breg|XREGS[19][30]                                                              ; 2       ;
; XREGS:breg|XREGS[23][30]                                                              ; 2       ;
; XREGS:breg|XREGS[27][30]                                                              ; 2       ;
; XREGS:breg|XREGS[28][30]                                                              ; 2       ;
; XREGS:breg|XREGS[16][30]                                                              ; 2       ;
; XREGS:breg|XREGS[24][30]                                                              ; 2       ;
; XREGS:breg|XREGS[20][30]                                                              ; 2       ;
; XREGS:breg|XREGS[30][30]                                                              ; 2       ;
; XREGS:breg|XREGS[18][30]                                                              ; 2       ;
; XREGS:breg|XREGS[22][30]                                                              ; 2       ;
; XREGS:breg|XREGS[26][30]                                                              ; 2       ;
; XREGS:breg|XREGS[29][30]                                                              ; 2       ;
; XREGS:breg|XREGS[17][30]                                                              ; 2       ;
; XREGS:breg|XREGS[25][30]                                                              ; 2       ;
; XREGS:breg|XREGS[21][30]                                                              ; 2       ;
; XREGS:breg|XREGS[11][30]                                                              ; 2       ;
; XREGS:breg|XREGS[8][30]                                                               ; 2       ;
; XREGS:breg|XREGS[9][30]                                                               ; 2       ;
; XREGS:breg|XREGS[10][30]                                                              ; 2       ;
; XREGS:breg|Mux35~19                                                                   ; 2       ;
; XREGS:breg|Mux36~19                                                                   ; 2       ;
; XREGS:breg|XREGS[15][27]                                                              ; 2       ;
; XREGS:breg|XREGS[12][27]                                                              ; 2       ;
; XREGS:breg|XREGS[13][27]                                                              ; 2       ;
; XREGS:breg|XREGS[14][27]                                                              ; 2       ;
; XREGS:breg|XREGS[7][27]                                                               ; 2       ;
; XREGS:breg|XREGS[4][27]                                                               ; 2       ;
; XREGS:breg|XREGS[5][27]                                                               ; 2       ;
; XREGS:breg|XREGS[6][27]                                                               ; 2       ;
; XREGS:breg|XREGS[1][27]                                                               ; 2       ;
; XREGS:breg|XREGS[3][27]                                                               ; 2       ;
; XREGS:breg|XREGS[2][27]                                                               ; 2       ;
; XREGS:breg|XREGS[11][27]                                                              ; 2       ;
; XREGS:breg|XREGS[8][27]                                                               ; 2       ;
; XREGS:breg|XREGS[10][27]                                                              ; 2       ;
; XREGS:breg|XREGS[9][27]                                                               ; 2       ;
; XREGS:breg|XREGS[31][27]                                                              ; 2       ;
; XREGS:breg|XREGS[19][27]                                                              ; 2       ;
; XREGS:breg|XREGS[23][27]                                                              ; 2       ;
; XREGS:breg|XREGS[27][27]                                                              ; 2       ;
; XREGS:breg|XREGS[28][27]                                                              ; 2       ;
; XREGS:breg|XREGS[16][27]                                                              ; 2       ;
; XREGS:breg|XREGS[24][27]                                                              ; 2       ;
; XREGS:breg|XREGS[20][27]                                                              ; 2       ;
; XREGS:breg|XREGS[29][27]                                                              ; 2       ;
; XREGS:breg|XREGS[17][27]                                                              ; 2       ;
; XREGS:breg|XREGS[25][27]                                                              ; 2       ;
; XREGS:breg|XREGS[21][27]                                                              ; 2       ;
; XREGS:breg|XREGS[30][27]                                                              ; 2       ;
; XREGS:breg|XREGS[18][27]                                                              ; 2       ;
; XREGS:breg|XREGS[22][27]                                                              ; 2       ;
; XREGS:breg|XREGS[26][27]                                                              ; 2       ;
; XREGS:breg|XREGS[15][28]                                                              ; 2       ;
; XREGS:breg|XREGS[12][28]                                                              ; 2       ;
; XREGS:breg|XREGS[14][28]                                                              ; 2       ;
; XREGS:breg|XREGS[13][28]                                                              ; 2       ;
; XREGS:breg|XREGS[7][28]                                                               ; 2       ;
; XREGS:breg|XREGS[4][28]                                                               ; 2       ;
; XREGS:breg|XREGS[6][28]                                                               ; 2       ;
; XREGS:breg|XREGS[5][28]                                                               ; 2       ;
; XREGS:breg|XREGS[1][28]                                                               ; 2       ;
; XREGS:breg|XREGS[3][28]                                                               ; 2       ;
; XREGS:breg|XREGS[2][28]                                                               ; 2       ;
; XREGS:breg|XREGS[31][28]                                                              ; 2       ;
; XREGS:breg|XREGS[19][28]                                                              ; 2       ;
; XREGS:breg|XREGS[23][28]                                                              ; 2       ;
; XREGS:breg|XREGS[27][28]                                                              ; 2       ;
; XREGS:breg|XREGS[28][28]                                                              ; 2       ;
; XREGS:breg|XREGS[16][28]                                                              ; 2       ;
; XREGS:breg|XREGS[24][28]                                                              ; 2       ;
; XREGS:breg|XREGS[20][28]                                                              ; 2       ;
; XREGS:breg|XREGS[30][28]                                                              ; 2       ;
; XREGS:breg|XREGS[18][28]                                                              ; 2       ;
; XREGS:breg|XREGS[22][28]                                                              ; 2       ;
; XREGS:breg|XREGS[26][28]                                                              ; 2       ;
; XREGS:breg|XREGS[29][28]                                                              ; 2       ;
; XREGS:breg|XREGS[17][28]                                                              ; 2       ;
; XREGS:breg|XREGS[25][28]                                                              ; 2       ;
; XREGS:breg|XREGS[21][28]                                                              ; 2       ;
; XREGS:breg|XREGS[11][28]                                                              ; 2       ;
; XREGS:breg|XREGS[8][28]                                                               ; 2       ;
; XREGS:breg|XREGS[9][28]                                                               ; 2       ;
; XREGS:breg|XREGS[10][28]                                                              ; 2       ;
; XREGS:breg|Mux38~19                                                                   ; 2       ;
; XREGS:breg|Mux37~19                                                                   ; 2       ;
; XREGS:breg|XREGS[15][26]                                                              ; 2       ;
; XREGS:breg|XREGS[12][26]                                                              ; 2       ;
; XREGS:breg|XREGS[14][26]                                                              ; 2       ;
; XREGS:breg|XREGS[13][26]                                                              ; 2       ;
; XREGS:breg|XREGS[7][26]                                                               ; 2       ;
; XREGS:breg|XREGS[4][26]                                                               ; 2       ;
; XREGS:breg|XREGS[6][26]                                                               ; 2       ;
; XREGS:breg|XREGS[5][26]                                                               ; 2       ;
; XREGS:breg|XREGS[1][26]                                                               ; 2       ;
; XREGS:breg|XREGS[3][26]                                                               ; 2       ;
; XREGS:breg|XREGS[2][26]                                                               ; 2       ;
; XREGS:breg|XREGS[31][26]                                                              ; 2       ;
; XREGS:breg|XREGS[19][26]                                                              ; 2       ;
; XREGS:breg|XREGS[23][26]                                                              ; 2       ;
; XREGS:breg|XREGS[27][26]                                                              ; 2       ;
; XREGS:breg|XREGS[28][26]                                                              ; 2       ;
; XREGS:breg|XREGS[16][26]                                                              ; 2       ;
; XREGS:breg|XREGS[24][26]                                                              ; 2       ;
; XREGS:breg|XREGS[20][26]                                                              ; 2       ;
; XREGS:breg|XREGS[30][26]                                                              ; 2       ;
; XREGS:breg|XREGS[18][26]                                                              ; 2       ;
; XREGS:breg|XREGS[22][26]                                                              ; 2       ;
; XREGS:breg|XREGS[26][26]                                                              ; 2       ;
; XREGS:breg|XREGS[29][26]                                                              ; 2       ;
; XREGS:breg|XREGS[17][26]                                                              ; 2       ;
; XREGS:breg|XREGS[25][26]                                                              ; 2       ;
; XREGS:breg|XREGS[21][26]                                                              ; 2       ;
; XREGS:breg|XREGS[11][26]                                                              ; 2       ;
; XREGS:breg|XREGS[8][26]                                                               ; 2       ;
; XREGS:breg|XREGS[9][26]                                                               ; 2       ;
; XREGS:breg|XREGS[10][26]                                                              ; 2       ;
; XREGS:breg|XREGS[15][25]                                                              ; 2       ;
; XREGS:breg|XREGS[12][25]                                                              ; 2       ;
; XREGS:breg|XREGS[13][25]                                                              ; 2       ;
; XREGS:breg|XREGS[14][25]                                                              ; 2       ;
; XREGS:breg|XREGS[7][25]                                                               ; 2       ;
; XREGS:breg|XREGS[4][25]                                                               ; 2       ;
; XREGS:breg|XREGS[5][25]                                                               ; 2       ;
; XREGS:breg|XREGS[6][25]                                                               ; 2       ;
; XREGS:breg|XREGS[1][25]                                                               ; 2       ;
; XREGS:breg|XREGS[3][25]                                                               ; 2       ;
; XREGS:breg|XREGS[2][25]                                                               ; 2       ;
; XREGS:breg|XREGS[11][25]                                                              ; 2       ;
; XREGS:breg|XREGS[8][25]                                                               ; 2       ;
; XREGS:breg|XREGS[10][25]                                                              ; 2       ;
; XREGS:breg|XREGS[9][25]                                                               ; 2       ;
; XREGS:breg|XREGS[31][25]                                                              ; 2       ;
; XREGS:breg|XREGS[19][25]                                                              ; 2       ;
; XREGS:breg|XREGS[23][25]                                                              ; 2       ;
; XREGS:breg|XREGS[27][25]                                                              ; 2       ;
; XREGS:breg|XREGS[28][25]                                                              ; 2       ;
; XREGS:breg|XREGS[16][25]                                                              ; 2       ;
; XREGS:breg|XREGS[24][25]                                                              ; 2       ;
; XREGS:breg|XREGS[20][25]                                                              ; 2       ;
; XREGS:breg|XREGS[29][25]                                                              ; 2       ;
; XREGS:breg|XREGS[17][25]                                                              ; 2       ;
; XREGS:breg|XREGS[25][25]                                                              ; 2       ;
; XREGS:breg|XREGS[21][25]                                                              ; 2       ;
; XREGS:breg|XREGS[30][25]                                                              ; 2       ;
; XREGS:breg|XREGS[18][25]                                                              ; 2       ;
; XREGS:breg|XREGS[22][25]                                                              ; 2       ;
; XREGS:breg|XREGS[26][25]                                                              ; 2       ;
; XREGS:breg|Mux39~19                                                                   ; 2       ;
; XREGS:breg|Mux40~19                                                                   ; 2       ;
; XREGS:breg|XREGS[15][23]                                                              ; 2       ;
; XREGS:breg|XREGS[12][23]                                                              ; 2       ;
; XREGS:breg|XREGS[13][23]                                                              ; 2       ;
; XREGS:breg|XREGS[14][23]                                                              ; 2       ;
; XREGS:breg|XREGS[7][23]                                                               ; 2       ;
; XREGS:breg|XREGS[4][23]                                                               ; 2       ;
; XREGS:breg|XREGS[5][23]                                                               ; 2       ;
; XREGS:breg|XREGS[6][23]                                                               ; 2       ;
; XREGS:breg|XREGS[1][23]                                                               ; 2       ;
; XREGS:breg|XREGS[3][23]                                                               ; 2       ;
; XREGS:breg|XREGS[2][23]                                                               ; 2       ;
; XREGS:breg|XREGS[11][23]                                                              ; 2       ;
; XREGS:breg|XREGS[8][23]                                                               ; 2       ;
; XREGS:breg|XREGS[10][23]                                                              ; 2       ;
; XREGS:breg|XREGS[9][23]                                                               ; 2       ;
; XREGS:breg|XREGS[31][23]                                                              ; 2       ;
; XREGS:breg|XREGS[19][23]                                                              ; 2       ;
; XREGS:breg|XREGS[23][23]                                                              ; 2       ;
; XREGS:breg|XREGS[27][23]                                                              ; 2       ;
; XREGS:breg|XREGS[28][23]                                                              ; 2       ;
; XREGS:breg|XREGS[16][23]                                                              ; 2       ;
; XREGS:breg|XREGS[24][23]                                                              ; 2       ;
; XREGS:breg|XREGS[20][23]                                                              ; 2       ;
; XREGS:breg|XREGS[29][23]                                                              ; 2       ;
; XREGS:breg|XREGS[17][23]                                                              ; 2       ;
; XREGS:breg|XREGS[25][23]                                                              ; 2       ;
; XREGS:breg|XREGS[21][23]                                                              ; 2       ;
; XREGS:breg|XREGS[30][23]                                                              ; 2       ;
; XREGS:breg|XREGS[18][23]                                                              ; 2       ;
; XREGS:breg|XREGS[22][23]                                                              ; 2       ;
; XREGS:breg|XREGS[26][23]                                                              ; 2       ;
; XREGS:breg|XREGS[15][24]                                                              ; 2       ;
; XREGS:breg|XREGS[12][24]                                                              ; 2       ;
; XREGS:breg|XREGS[14][24]                                                              ; 2       ;
; XREGS:breg|XREGS[13][24]                                                              ; 2       ;
; XREGS:breg|XREGS[7][24]                                                               ; 2       ;
; XREGS:breg|XREGS[4][24]                                                               ; 2       ;
; XREGS:breg|XREGS[6][24]                                                               ; 2       ;
; XREGS:breg|XREGS[5][24]                                                               ; 2       ;
; XREGS:breg|XREGS[1][24]                                                               ; 2       ;
; XREGS:breg|XREGS[3][24]                                                               ; 2       ;
; XREGS:breg|XREGS[2][24]                                                               ; 2       ;
; XREGS:breg|XREGS[31][24]                                                              ; 2       ;
; XREGS:breg|XREGS[19][24]                                                              ; 2       ;
; XREGS:breg|XREGS[23][24]                                                              ; 2       ;
; XREGS:breg|XREGS[27][24]                                                              ; 2       ;
; XREGS:breg|XREGS[28][24]                                                              ; 2       ;
; XREGS:breg|XREGS[16][24]                                                              ; 2       ;
; XREGS:breg|XREGS[24][24]                                                              ; 2       ;
; XREGS:breg|XREGS[20][24]                                                              ; 2       ;
; XREGS:breg|XREGS[30][24]                                                              ; 2       ;
; XREGS:breg|XREGS[18][24]                                                              ; 2       ;
; XREGS:breg|XREGS[22][24]                                                              ; 2       ;
; XREGS:breg|XREGS[26][24]                                                              ; 2       ;
; XREGS:breg|XREGS[29][24]                                                              ; 2       ;
; XREGS:breg|XREGS[17][24]                                                              ; 2       ;
; XREGS:breg|XREGS[25][24]                                                              ; 2       ;
; XREGS:breg|XREGS[21][24]                                                              ; 2       ;
; XREGS:breg|XREGS[11][24]                                                              ; 2       ;
; XREGS:breg|XREGS[8][24]                                                               ; 2       ;
; XREGS:breg|XREGS[9][24]                                                               ; 2       ;
; XREGS:breg|XREGS[10][24]                                                              ; 2       ;
; XREGS:breg|Mux42~19                                                                   ; 2       ;
; XREGS:breg|Mux41~19                                                                   ; 2       ;
; XREGS:breg|XREGS[15][22]                                                              ; 2       ;
; XREGS:breg|XREGS[12][22]                                                              ; 2       ;
; XREGS:breg|XREGS[14][22]                                                              ; 2       ;
; XREGS:breg|XREGS[13][22]                                                              ; 2       ;
; XREGS:breg|XREGS[7][22]                                                               ; 2       ;
; XREGS:breg|XREGS[4][22]                                                               ; 2       ;
; XREGS:breg|XREGS[6][22]                                                               ; 2       ;
; XREGS:breg|XREGS[5][22]                                                               ; 2       ;
; XREGS:breg|XREGS[1][22]                                                               ; 2       ;
; XREGS:breg|XREGS[3][22]                                                               ; 2       ;
; XREGS:breg|XREGS[2][22]                                                               ; 2       ;
; XREGS:breg|XREGS[31][22]                                                              ; 2       ;
; XREGS:breg|XREGS[19][22]                                                              ; 2       ;
; XREGS:breg|XREGS[23][22]                                                              ; 2       ;
; XREGS:breg|XREGS[27][22]                                                              ; 2       ;
; XREGS:breg|XREGS[28][22]                                                              ; 2       ;
; XREGS:breg|XREGS[16][22]                                                              ; 2       ;
; XREGS:breg|XREGS[24][22]                                                              ; 2       ;
; XREGS:breg|XREGS[20][22]                                                              ; 2       ;
; XREGS:breg|XREGS[30][22]                                                              ; 2       ;
; XREGS:breg|XREGS[18][22]                                                              ; 2       ;
; XREGS:breg|XREGS[22][22]                                                              ; 2       ;
; XREGS:breg|XREGS[26][22]                                                              ; 2       ;
; XREGS:breg|XREGS[29][22]                                                              ; 2       ;
; XREGS:breg|XREGS[17][22]                                                              ; 2       ;
+---------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------+----------------------+-----------------+-----------------+
; Name                                                                                     ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF          ; Location                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------+----------------------+-----------------+-----------------+
; MEM_DATA:mem_d|altsyncram:altsyncram_component|altsyncram_j4d1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; MEM_DATA.mif ; M4K_X55_Y37, M4K_X55_Y38 ; Don't care           ; Don't care      ; Don't care      ;
; MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; MEM_INST.mif ; M4K_X55_Y32, M4K_X55_Y30 ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 6,014 / 197,592 ( 3 % ) ;
; C16 interconnects           ; 139 / 6,270 ( 2 % )     ;
; C4 interconnects            ; 4,469 / 123,120 ( 4 % ) ;
; Direct links                ; 374 / 197,592 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )         ;
; Local interconnects         ; 1,477 / 68,416 ( 2 % )  ;
; R24 interconnects           ; 171 / 5,926 ( 3 % )     ;
; R4 interconnects            ; 5,483 / 167,484 ( 3 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.95) ; Number of LABs  (Total = 211) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 6                             ;
; 3                                           ; 1                             ;
; 4                                           ; 5                             ;
; 5                                           ; 2                             ;
; 6                                           ; 1                             ;
; 7                                           ; 1                             ;
; 8                                           ; 3                             ;
; 9                                           ; 3                             ;
; 10                                          ; 2                             ;
; 11                                          ; 5                             ;
; 12                                          ; 9                             ;
; 13                                          ; 8                             ;
; 14                                          ; 13                            ;
; 15                                          ; 22                            ;
; 16                                          ; 127                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.75) ; Number of LABs  (Total = 211) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 188                           ;
; 1 Clock enable                     ; 29                            ;
; 1 Sync. load                       ; 4                             ;
; 2 Clock enables                    ; 149                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.87) ; Number of LABs  (Total = 211) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 4                             ;
; 3                                            ; 4                             ;
; 4                                            ; 5                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 0                             ;
; 8                                            ; 3                             ;
; 9                                            ; 4                             ;
; 10                                           ; 1                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 6                             ;
; 14                                           ; 6                             ;
; 15                                           ; 11                            ;
; 16                                           ; 20                            ;
; 17                                           ; 20                            ;
; 18                                           ; 16                            ;
; 19                                           ; 13                            ;
; 20                                           ; 14                            ;
; 21                                           ; 13                            ;
; 22                                           ; 13                            ;
; 23                                           ; 12                            ;
; 24                                           ; 3                             ;
; 25                                           ; 6                             ;
; 26                                           ; 2                             ;
; 27                                           ; 6                             ;
; 28                                           ; 7                             ;
; 29                                           ; 4                             ;
; 30                                           ; 4                             ;
; 31                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.81) ; Number of LABs  (Total = 211) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 4                             ;
; 2                                                ; 8                             ;
; 3                                                ; 9                             ;
; 4                                                ; 7                             ;
; 5                                                ; 8                             ;
; 6                                                ; 17                            ;
; 7                                                ; 10                            ;
; 8                                                ; 7                             ;
; 9                                                ; 18                            ;
; 10                                               ; 12                            ;
; 11                                               ; 16                            ;
; 12                                               ; 16                            ;
; 13                                               ; 11                            ;
; 14                                               ; 14                            ;
; 15                                               ; 10                            ;
; 16                                               ; 12                            ;
; 17                                               ; 10                            ;
; 18                                               ; 5                             ;
; 19                                               ; 5                             ;
; 20                                               ; 5                             ;
; 21                                               ; 4                             ;
; 22                                               ; 2                             ;
; 23                                               ; 0                             ;
; 24                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 26.73) ; Number of LABs  (Total = 211) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 1                             ;
; 5                                            ; 2                             ;
; 6                                            ; 4                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 1                             ;
; 14                                           ; 3                             ;
; 15                                           ; 1                             ;
; 16                                           ; 4                             ;
; 17                                           ; 1                             ;
; 18                                           ; 4                             ;
; 19                                           ; 1                             ;
; 20                                           ; 3                             ;
; 21                                           ; 2                             ;
; 22                                           ; 3                             ;
; 23                                           ; 2                             ;
; 24                                           ; 5                             ;
; 25                                           ; 6                             ;
; 26                                           ; 5                             ;
; 27                                           ; 4                             ;
; 28                                           ; 13                            ;
; 29                                           ; 23                            ;
; 30                                           ; 41                            ;
; 31                                           ; 60                            ;
; 32                                           ; 1                             ;
; 33                                           ; 2                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
; 37                                           ; 3                             ;
; 38                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C70F896C6 for design "RISC_UNI"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a17" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a18" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a19" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a20" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a21" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a22" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a23" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a24" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a25" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a26" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a27" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a28" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a29" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a30" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a31" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location G7
    Info (169125): Pin ~nCSO~ is reserved at location K9
    Info (169125): Pin ~LVDS195p/nCEO~ is reserved at location AD25
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 65 pins of 65 total pins
    Info (169086): Pin pc2[0] not assigned to an exact location on the device
    Info (169086): Pin pc2[1] not assigned to an exact location on the device
    Info (169086): Pin pc2[2] not assigned to an exact location on the device
    Info (169086): Pin pc2[3] not assigned to an exact location on the device
    Info (169086): Pin pc2[4] not assigned to an exact location on the device
    Info (169086): Pin pc2[5] not assigned to an exact location on the device
    Info (169086): Pin pc2[6] not assigned to an exact location on the device
    Info (169086): Pin pc2[7] not assigned to an exact location on the device
    Info (169086): Pin pc2[8] not assigned to an exact location on the device
    Info (169086): Pin pc2[9] not assigned to an exact location on the device
    Info (169086): Pin pc2[10] not assigned to an exact location on the device
    Info (169086): Pin pc2[11] not assigned to an exact location on the device
    Info (169086): Pin pc2[12] not assigned to an exact location on the device
    Info (169086): Pin pc2[13] not assigned to an exact location on the device
    Info (169086): Pin pc2[14] not assigned to an exact location on the device
    Info (169086): Pin pc2[15] not assigned to an exact location on the device
    Info (169086): Pin pc2[16] not assigned to an exact location on the device
    Info (169086): Pin pc2[17] not assigned to an exact location on the device
    Info (169086): Pin pc2[18] not assigned to an exact location on the device
    Info (169086): Pin pc2[19] not assigned to an exact location on the device
    Info (169086): Pin pc2[20] not assigned to an exact location on the device
    Info (169086): Pin pc2[21] not assigned to an exact location on the device
    Info (169086): Pin pc2[22] not assigned to an exact location on the device
    Info (169086): Pin pc2[23] not assigned to an exact location on the device
    Info (169086): Pin pc2[24] not assigned to an exact location on the device
    Info (169086): Pin pc2[25] not assigned to an exact location on the device
    Info (169086): Pin pc2[26] not assigned to an exact location on the device
    Info (169086): Pin pc2[27] not assigned to an exact location on the device
    Info (169086): Pin pc2[28] not assigned to an exact location on the device
    Info (169086): Pin pc2[29] not assigned to an exact location on the device
    Info (169086): Pin pc2[30] not assigned to an exact location on the device
    Info (169086): Pin pc2[31] not assigned to an exact location on the device
    Info (169086): Pin instr2[0] not assigned to an exact location on the device
    Info (169086): Pin instr2[1] not assigned to an exact location on the device
    Info (169086): Pin instr2[2] not assigned to an exact location on the device
    Info (169086): Pin instr2[3] not assigned to an exact location on the device
    Info (169086): Pin instr2[4] not assigned to an exact location on the device
    Info (169086): Pin instr2[5] not assigned to an exact location on the device
    Info (169086): Pin instr2[6] not assigned to an exact location on the device
    Info (169086): Pin instr2[7] not assigned to an exact location on the device
    Info (169086): Pin instr2[8] not assigned to an exact location on the device
    Info (169086): Pin instr2[9] not assigned to an exact location on the device
    Info (169086): Pin instr2[10] not assigned to an exact location on the device
    Info (169086): Pin instr2[11] not assigned to an exact location on the device
    Info (169086): Pin instr2[12] not assigned to an exact location on the device
    Info (169086): Pin instr2[13] not assigned to an exact location on the device
    Info (169086): Pin instr2[14] not assigned to an exact location on the device
    Info (169086): Pin instr2[15] not assigned to an exact location on the device
    Info (169086): Pin instr2[16] not assigned to an exact location on the device
    Info (169086): Pin instr2[17] not assigned to an exact location on the device
    Info (169086): Pin instr2[18] not assigned to an exact location on the device
    Info (169086): Pin instr2[19] not assigned to an exact location on the device
    Info (169086): Pin instr2[20] not assigned to an exact location on the device
    Info (169086): Pin instr2[21] not assigned to an exact location on the device
    Info (169086): Pin instr2[22] not assigned to an exact location on the device
    Info (169086): Pin instr2[23] not assigned to an exact location on the device
    Info (169086): Pin instr2[24] not assigned to an exact location on the device
    Info (169086): Pin instr2[25] not assigned to an exact location on the device
    Info (169086): Pin instr2[26] not assigned to an exact location on the device
    Info (169086): Pin instr2[27] not assigned to an exact location on the device
    Info (169086): Pin instr2[28] not assigned to an exact location on the device
    Info (169086): Pin instr2[29] not assigned to an exact location on the device
    Info (169086): Pin instr2[30] not assigned to an exact location on the device
    Info (169086): Pin instr2[31] not assigned to an exact location on the device
    Info (169086): Pin clock not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 13 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RISC_UNI.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a0~porta_address_reg0  to: mem_i|altsyncram_component|auto_generated|ram_block1a0|portadataout[0]
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock (placed in PIN T2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a0
        Info (176357): Destination node MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a1
        Info (176357): Destination node MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a2
        Info (176357): Destination node MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a3
        Info (176357): Destination node MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a4
        Info (176357): Destination node MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a5
        Info (176357): Destination node MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a6
        Info (176357): Destination node MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a12
        Info (176357): Destination node MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a13
        Info (176357): Destination node MEM_INST:mem_i|altsyncram:altsyncram_component|altsyncram_n5d1:auto_generated|ram_block1a14
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node CNTRL_ULA:ula_cnt|Mux15~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 64 (unused VREF, 3.3V VCCIO, 0 input, 64 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  84 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  77 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  74 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  85 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  80 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  74 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 55% of the available device resources in the region that extends from location X48_Y26 to location X59_Y38
Info (170194): Fitter routing operations ending: elapsed time is 00:00:17
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.27 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 64 output pins without output pin load capacitance assignment
    Info (306007): Pin "pc2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc2[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr2[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/felip/Downloads/RISCV_Uniciclo/RISCV_UNI/RISCV_UNI/output_files/RISC_UNI.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5024 megabytes
    Info: Processing ended: Thu Jul 11 11:05:12 2019
    Info: Elapsed time: 00:00:45
    Info: Total CPU time (on all processors): 00:00:41


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/felip/Downloads/RISCV_Uniciclo/RISCV_UNI/RISCV_UNI/output_files/RISC_UNI.fit.smsg.


