<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:30:17.3017</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.11.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7024327</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치, 기억 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND STORAGE DEVICE</inventionTitleEng><openDate>2024.09.27</openDate><openNumber>10-2024-0141735</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.07.18</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/70</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 온 전류가 큰 반도체 장치를 제공한다. 반도체 장치가 포함하는 트랜지스터는 제 1 절연체와, 제 1 절연체 위의 제 1 반도체층과, 제 1 반도체층 위의 채널 형성 영역을 포함하는 제 2 반도체층과, 제 2 반도체층 위의 제 1 도전체 및 제 2 도전체와, 제 2 반도체층 위에 있으며 제 1 도전체와 제 2 도전체 사이에 위치하는 제 2 절연체와, 제 2 절연체 위의 제 3 도전체를 포함한다. 트랜지스터의 채널 폭 방향의 단면에서 보았을 때 제 3 도전체는 제 2 반도체층의 측면 및 상면을 덮는다. 제 2 반도체층은 제 1 반도체층보다 유전율이 크다. 트랜지스터의 채널 폭 방향의 단면에서 보았을 때 제 1 반도체층과 제 2 반도체층의 계면의 길이는 1nm 이상 20nm 이하이고, 제 2 반도체층의 하면에서 제 3 도전체의 제 2 반도체층과 중첩되지 않는 영역의 하면까지의 길이는 제 2 반도체층의 막 두께보다 크다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.07.06</internationOpenDate><internationOpenNumber>WO2023126714</internationOpenNumber><internationalApplicationDate>2022.11.28</internationalApplicationDate><internationalApplicationNumber>PCT/IB2022/061453</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 트랜지스터를 포함하는 반도체 장치로서,상기 트랜지스터는,제 1 절연체와,상기 제 1 절연체 위의 제 1 반도체층과,상기 제 1 반도체층 위의 제 2 반도체층과,상기 제 2 반도체층 위의 제 1 도전체 및 제 2 도전체와,상기 제 2 반도체층 위에 있으며 상기 제 1 도전체와 상기 제 2 도전체 사이에 위치하는 제 2 절연체와,상기 제 2 절연체 위의 제 3 도전체를 포함하고,상기 제 2 반도체층은 채널 형성 영역을 포함하고,상기 트랜지스터의 채널 폭 방향의 단면에서 보았을 때 상기 제 3 도전체는 상기 제 2 반도체층의 측면 및 상면을 덮고,상기 제 2 반도체층의 유전율은 상기 제 1 반도체층의 유전율보다 크고,상기 트랜지스터의 상기 채널 폭 방향의 단면에서 보았을 때 상기 제 1 반도체층과 상기 제 2 반도체층의 계면의 길이는 1nm 이상 20nm 이하이고,상기 트랜지스터의 상기 채널 폭 방향의 단면에서 보았을 때 상기 제 2 반도체층의 하면에서 상기 제 3 도전체에서의 상기 제 2 반도체층과 중첩되지 않는 영역의 하면까지의 길이는 상기 제 2 반도체층의 막 두께보다 큰, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 트랜지스터를 포함하는 반도체 장치로서,상기 트랜지스터는,제 1 절연체와,상기 제 1 절연체 위의 제 1 반도체층과,상기 제 1 반도체층 위의 제 2 반도체층과,상기 제 2 반도체층 위의 제 1 도전체 및 제 2 도전체와,상기 제 2 반도체층 위에 있으며 상기 제 1 도전체와 상기 제 2 도전체 사이에 위치하는 제 2 절연체와,상기 제 2 절연체 위의 제 3 도전체와,상기 제 1 도전체 및 상기 제 2 도전체의 위쪽에 위치하는 제 3 절연체를 포함하고,상기 제 3 절연체는 개구를 포함하고,상기 개구는 상기 제 1 도전체와 상기 제 2 도전체 사이에 있으며 상기 제 2 반도체층과 중첩되는 영역을 포함하고,상기 제 2 절연체 및 상기 제 3 도전체는 상기 개구 내에 배치되고,상기 트랜지스터의 채널 폭 방향의 단면에서 보았을 때 상기 제 1 절연체의 저면을 기준으로 하였을 때의 상기 제 3 도전체에서의 상기 제 2 반도체층과 중첩되지 않는 영역의 하면의 높이는 상기 제 2 반도체층의 하면의 높이보다 낮고,상기 제 2 반도체층의 유전율, 상기 제 1 반도체층의 유전율보다 크고,상기 트랜지스터의 상기 채널 폭 방향의 단면에서 보았을 때 상기 제 1 반도체층과 상기 제 2 반도체층의 계면의 길이는 1nm 이상 20nm 이하이고,상기 트랜지스터의 상기 채널 폭 방향의 단면에서 보았을 때 상기 제 2 반도체층의 하면에서 상기 제 3 도전체에서의 상기 제 2 반도체층과 중첩되지 않는 영역의 하면까지의 길이는 상기 제 2 반도체층의 막 두께보다 큰, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 트랜지스터를 포함하는 반도체 장치로서,상기 트랜지스터는,제 1 도전체와,상기 제 1 도전체 위의 제 1 절연체와,상기 제 1 절연체 위의 제 1 반도체층과,상기 제 1 반도체층 위의 제 2 반도체층과,상기 제 2 반도체층 위의 제 2 도전체 및 제 3 도전체와,상기 제 2 반도체층 위에 있으며 상기 제 2 도전체와 상기 제 3 도전체 사이에 위치하는 제 2 절연체와,상기 제 2 절연체 위의 제 4 도전체를 포함하고,상기 제 4 도전체는 상기 제 2 절연체를 개재하여 상기 제 2 반도체층과 중첩되는 영역을 포함하고,상기 제 1 도전체는 상기 제 2 반도체층 및 상기 제 4 도전체와 중첩되도록 배치되고,상기 트랜지스터의 채널 폭 방향의 단면에서 보았을 때 상기 제 1 절연체의 저면을 기준으로 하였을 때의 상기 제 4 도전체에서의 상기 제 2 반도체층과 중첩되지 않는 영역의 하면의 높이는 상기 제 2 반도체층의 하면의 높이보다 낮고,상기 제 2 반도체층의 유전율은 상기 제 1 반도체층의 유전율보다 크고,상기 트랜지스터의 상기 채널 폭 방향의 단면에서 보았을 때 상기 제 1 반도체층과 상기 제 2 반도체층의 계면의 길이는 1nm 이상 20nm 이하이고,상기 트랜지스터의 상기 채널 폭 방향의 단면에서 보았을 때 상기 제 2 반도체층의 하면에서 상기 제 4 도전체에서의 상기 제 2 반도체층과 중첩되지 않는 영역의 하면까지의 길이는 상기 제 2 반도체층의 막 두께보다 큰, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 또는 제 2 항에 있어서,상기 제 1 도전체 및 상기 제 2 도전체 각각은 타이타늄과 질소를 포함하고,상기 제 1 도전체 및 상기 제 2 도전체 각각의 막 두께는 5nm 이상 30nm 이하인, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 제 2 반도체층의 밴드 갭은 실리콘의 밴드 갭보다 큰, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 제 1 반도체층 및 상기 제 2 반도체층 각각은 갈륨, 알루미늄, 및 주석 중에서 선택된 하나 또는 복수와, 인듐과, 아연을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 반도체 장치로서,제 1 절연체와,상기 제 1 절연체 위의 제 1 반도체층 및 제 2 반도체층과,상기 제 1 반도체층 위의 제 3 반도체층과,상기 제 3 반도체층 위의 제 1 도전체 및 제 2 도전체와,상기 제 2 반도체층 위의 제 4 반도체층과,상기 제 4 반도체층 위의 제 3 도전체 및 제 4 도전체와,상기 제 3 반도체층 위에 있으며 상기 제 1 도전체와 상기 제 2 도전체 사이에 위치하는 제 2 절연체와,상기 제 2 절연체 위의 제 5 도전체를 포함하고,상기 제 5 도전체는 상기 제 2 절연체를 개재하여 상기 제 3 반도체층과 중첩되는 영역을 포함하고,상기 제 2 절연체 및 상기 제 5 도전체는 상기 제 3 반도체층 및 상기 제 4 반도체층이 병렬되는 방향으로 연장되고,상기 제 2 절연체는 상기 제 4 반도체층 위에 있으며 상기 제 3 도전체와 상기 제 4 도전체 사이에 위치하고,상기 제 5 도전체는 상기 제 2 절연체를 개재하여 상기 제 4 반도체층과 중첩되는 영역을 포함하고,상기 방향의 단면에서 보았을 때 상기 제 1 절연체의 저면을 기준으로 하였을 때의 상기 제 5 도전체에서의 상기 제 3 반도체층과 중첩되지 않는 영역의 하면의 높이는 상기 제 3 반도체층의 하면의 높이보다 낮고,상기 제 3 반도체층의 유전율은 상기 제 1 반도체층의 유전율보다 크고,상기 방향의 단면에서 보았을 때 상기 제 1 반도체층과 상기 제 3 반도체층의 계면의 길이는 1nm 이상 20nm 이하이고,상기 방향의 단면에서 보았을 때 상기 제 3 반도체층의 하면에서 상기 제 5 도전체에서의 상기 제 3 반도체층과 중첩되지 않는 영역의 하면까지의 길이는 상기 제 3 반도체층의 막 두께보다 큰, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 제 1 도전체는 상기 제 3 도전체 및 상기 제 4 도전체 중 한쪽에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 7 항에 있어서,상기 제 1 도전체는 상기 제 3 도전체 및 상기 제 4 도전체 중 어느 것에도 전기적으로 접속되지 않는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 7 항 내지 제 9 항 중 어느 한 항에 기재된 반도체 장치를 포함하는, 기억 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>KUNITAKE, Hitoshi</engName><name>쿠니타케 히토시</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>SAITO, Satoru</engName><name>사이토 사토루</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>TAKAHASHI, Masahiro</engName><name>타카하시 마사히로</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>OKUNO, Naoki</engName><name>오쿠노 나오키</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>OOTA, Masashi</engName><name>오타 마사시</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2021.12.29</priorityApplicationDate><priorityApplicationNumber>JP-P-2021-215422</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2021.12.29</priorityApplicationDate><priorityApplicationNumber>JP-P-2021-215423</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.02.04</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-016593</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.05.16</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-080149</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.07.18</receiptDate><receiptNumber>1-1-2024-0783489-21</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.09.05</receiptDate><receiptNumber>1-5-2024-0145862-55</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247024327.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338ed1317dba44d9790ab7d3f6a436f74414d4ae613cf23fb6440132a044e24724890b45f703eec79163f64e9d3266d821cc07bf63fb24a4f205</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1ed19c573a05ab9cba5337a840721cb39c8c70c5da167bf11db39d4c83dd6e65df6772cf91722a22da6d25cb1c14db364b0e991d6bfc2686</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>