- Her .sv dosyası bir modülden oluşmalı ve dosyanın ismi ile modülün ismi aynı olmalıdır.
- always, if, else gibi ifadeler begin ile başlayıp end ile bitmelidir.
- Clocklar clk ile başlamalıdır. İsteğe göre sonrasına ek eklenebilir. Örneğin clk_sys.
- Resetler rst ile başlamalıdır. İsteğe göre sonrasına ek eklenebilir. Örneğin rst_sys.
- Ters sinyallerin adına n eklenmelidir. Örneğin rst_n_sys.
- Modül inputları "_i", outputları "_o", inoutlar "_io" ile bitmelidir.
- Modül ifadeleri Verilog-2001 şeklinde olmalıdır. Bu “module” ifadesinden sonra modül ismi, input/output , signal isminin parantezlin içerisinde olup sonradan modülün mantık kısmının yazılmış halidir.
- Modül çağrılırken tek satırda çağırılmamalı, parametrelerin ve sinyal isimlerinin açık bir şekilde alt alta yazılıp çağrılmalıdır. Bağlı olmayan boş giriş sinyali toprağa bağlı olmalı ve bağlı olmayan boş çıkış sinyali boş bırakılmalıdır.
- İki sinyal/port birbirine atanırken sinyal/port uzunluğu aynı olmalıdır. Otomatik atama yapılmamalıdır.
- Kombinasyonel bloklar engellenmiş şekilde (=) atanmalıdır.
- Ardışıl bloklar engellenmemiş şekilde (<=) atanmalıdır.
- Sinyal isimleri anlamlı olsa iyi olur. Uzun olup anlamlı olması kısa olmasına tercih edilmelidir.
  
- Latch kullanımından kaçınılmalıdır.
- Modül ve sinyal isimleri snake_case şeklinde olmalıdır. Modüller instantiate edilirken baş harfleri büyük şekilde Snake_Case ya da PascalCase kullanılabilir.
- Mevcutta işinizi gören modül varsa kullanabilirsiniz, her şey için yeni modüle gerek yok. Ör register.sv
- Initial yerine reset sinyali kullanılmalıdır. Simülasyon hariç.
