http://www.ict.cas.cn/kycg/cg/200905/t20090531_2371772.html
<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
并发多线程可重构全程通用网络处理器芯片设计----中国科学院计算技术研究所
         本课题得到国家863项目资助。        网络处理器作为下一代互联网的核心设备，能够兼顾通用处理器的灵活性和ASIC的执行效率。本课题在网络处理器的多线程实现、存储管理、调度和IP分组分类算法等方面提出了创新方法并申请了专利，有效提高了网络处理器的处理性能。        主要成果集中体现在6项专利和8篇论文（其中1篇IEEE Transactions）中，包括以下内容：        1.设计了网络处理器FPGA原型系统。其中，核心处理单元是自主设计的采用裁减MIPS指令集的RISC处理器核，针对网络应用进行了设计优化。该原型系统有很好的可扩展性，可用于各种网络应用以及远程控制等领域的应用开发，能有效适用于接入到核心各个层次的交换机与路由设备。        2.设计了一种用于网络处理器的数据包接收接口部件，提出了相应的存储管理方法。该接口部件具有较高的并行数据传输能力；所用的存储区组织管理方法，因为具有较小的空间复杂度和时间复杂度，更加高效灵活。        3.提出了一种基于MIPS指令集的处理器的多线程实现方法。该方法可用于基于MIPS指令集的处理单元IP核的性能改进，也可应用于基于MIPS指令集的处理器的性能改进。        4.提出了一种使用分段压缩表实现最长前缀地址路由查找的方法。较好的解决了查找速度与更新速度、查找速度与存储器容量之间的矛盾，可应用于网络处理器、三层交换机、路由器和其它需要完成IP网络路由查找的设备。        5.提出了网络处理器中维护IP分组出入顺序的一种方法，有效减少了占用的硬件资源，而且具有很好的扩展性能。        6.提出了一种用于网络处理器的差额权重（Deficit Weight Queuing，简称DWQ）调度算法。该算法保证具有加权公平队列WFQ算法的公平性能；同时在抑制突发方面能达到最坏情况下公平的加权公平队列WF2Q算法的性能。        7.提出了一种基于子元组划分的快速两维包分类算法。该算法消除了基于元组空间的算法存在的不能预先确定包分类规则所在元组的问题，同时可以根据元组的优先级关系，仅需要对选定的元组做一次查找，从而提高查找性能。并且，该算法具有良好的灵活性和硬件实现性。
