############################################
        exp13
############################################
[to-do]:
    1. 增加异常：ADEF, ALE, BRK和INE
    2. 增加rdcntvl.w, rdcntvh.w, rdcntid

[info]:
    1. rdcntv的计时器timecnt在mycpu_top中
    2. ADEF对应的需要WB向CSR传入wb_vaddr

2023.11.2
[info]
    1. ref_exp13仅供参考
    2. exp12存在遗留问题：当mem和wb级位ertn指令时，不应当发出访存请求，
    尤其是读请求
    3. 中断（has_int）到来时会标记在ID级。但是！请务必注意要标记在valid有效的指令上！
    4. 请在最外层的readme.md中简要介绍关键设计，这将大大减小后续实验熟悉代码的难度 :)

2023.11.3
[info]
    1.实现了例外和中断（还不知道是否有bug）
    2.增加了读计数器指令（比较简单，应该不会出bug）
    3.上板通过了

############################################
        exp14
############################################
2023.11.6
[info]:
    修改/myCPU的文件层级结构。
./myCPU
├── functional_part
│   ├── alu.v
│   ├── csr.v
│   ├── data_harzard_detector.v
│   ├── divider.v
│   ├── multiplier.v
│   ├── regfile.v
│   └── tools.v
├── macro.vh
├── mmu
├── mycpu_top.v
├── pipeline
│   ├── EX.v
│   ├── ID.v
│   ├── IF.v
│   ├── MEM.v
│   └── WB.v
└── readme
    mmu目录设想是用来放访存相关的，最终会有一个mmu_top.v，然后包含TLB、AXI转接桥等等。