+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                     ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; cext_inst|SPIslaver1                                                                                          ; 5     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cext_inst                                                                                                     ; 7     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; TFT_CTRL_800_480_16bit                                                                                        ; 18    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|wrfull_eq_comp                                 ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rdempty_eq_comp                                ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|ws_dgrp                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|ws_bwp                                         ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|ws_brp                                         ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rs_dgwp                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rs_bwp                                         ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rs_brp                                         ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|fifo_ram                                       ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|wrptr_g1p                                      ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rdptr_g1p                                      ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|ws_dgrp_gray2bin                               ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|wrptr_g_gray2bin                               ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rs_dgwp_gray2bin                               ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rdptr_g_gray2bin                               ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated                                                ; 21    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo2                                                                                ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp                                 ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp                                ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|ws_dgrp                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|ws_bwp                                         ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|ws_brp                                         ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                              ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rs_dgwp                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rs_bwp                                         ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rs_brp                                         ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|fifo_ram                                       ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|wrptr_g1p                                      ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p                                      ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|ws_dgrp_gray2bin                               ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|wrptr_g_gray2bin                               ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rs_dgwp_gray2bin                               ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rdptr_g_gray2bin                               ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated                                                ; 21    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|read_fifo1                                                                                ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|wrfull_eq_comp                                ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rdempty_eq_comp                               ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|ws_dgrp                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|ws_bwp                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|ws_brp                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rs_dgwp                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rs_bwp                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rs_brp                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|fifo_ram                                      ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|wrptr_g1p                                     ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rdptr_g1p                                     ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|ws_dgrp_gray2bin                              ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|wrptr_g_gray2bin                              ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rs_dgwp_gray2bin                              ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rdptr_g_gray2bin                              ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated                                               ; 21    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo2                                                                               ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp                                ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp                               ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|ws_dgrp                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|ws_bwp                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|ws_brp                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                             ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rs_dgwp                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rs_bwp                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rs_brp                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|fifo_ram                                      ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|wrptr_g1p                                     ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rdptr_g1p                                     ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|ws_dgrp_gray2bin                              ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|wrptr_g_gray2bin                              ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rs_dgwp_gray2bin                              ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rdptr_g_gray2bin                              ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated                                               ; 21    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|write_fifo1                                                                               ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|data_path1                                                                                ; 20    ; 2              ; 0            ; 2              ; 18     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|command1                                                                                  ; 36    ; 0              ; 2            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port|control1                                                                                  ; 31    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Sdram_Control_4Port                                                                                           ; 202   ; 179            ; 0            ; 179            ; 38     ; 179             ; 179           ; 179             ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|SQRT_Init|ALTSQRT_component|subtractors[0]|auto_generated                              ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|SQRT_Init|ALTSQRT_component|subtractors[1]|auto_generated                              ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|SQRT_Init|ALTSQRT_component|subtractors[2]|auto_generated                              ; 10    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|SQRT_Init|ALTSQRT_component|subtractors[3]|auto_generated                              ; 12    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|SQRT_Init|ALTSQRT_component|subtractors[4]|auto_generated                              ; 14    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|SQRT_Init|ALTSQRT_component|subtractors[5]|auto_generated                              ; 16    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|SQRT_Init|ALTSQRT_component|subtractors[6]|auto_generated                              ; 18    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|SQRT_Init|ALTSQRT_component|subtractors[7]|auto_generated                              ; 20    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|SQRT_Init|ALTSQRT_component|subtractors[8]|auto_generated                              ; 22    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|SQRT_Init|ALTSQRT_component|subtractors[9]|auto_generated                              ; 24    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|SQRT_Init|ALTSQRT_component|subtractors[10]|auto_generated                             ; 26    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|SQRT_Init                                                                              ; 21    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|Generate_Matrix_Init|RAM_SHIFT_Init|ALTSHIFT_TAPS_component|auto_generated|cntr1|cmpr4 ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|Generate_Matrix_Init|RAM_SHIFT_Init|ALTSHIFT_TAPS_component|auto_generated|cntr1       ; 2     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|Generate_Matrix_Init|RAM_SHIFT_Init|ALTSHIFT_TAPS_component|auto_generated|altsyncram2 ; 39    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|Generate_Matrix_Init|RAM_SHIFT_Init|ALTSHIFT_TAPS_component|auto_generated             ; 10    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|Generate_Matrix_Init|RAM_SHIFT_Init                                                    ; 10    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init|Generate_Matrix_Init                                                                   ; 20    ; 0              ; 8            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Peri_Camera_Sobel_Init                                                                                        ; 28    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_CMOS_Capture_RGB565                                                                                         ; 13    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_I2C_OV5640_Init_RGB565|u_I2C_OV5640_RGB565_Config                                                           ; 9     ; 10             ; 0            ; 10             ; 33     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_I2C_OV5640_Init_RGB565|u_I2C_Controller                                                                     ; 46    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_I2C_OV5640_Init_RGB565                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; pll|altpll_component|auto_generated                                                                           ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll                                                                                                           ; 1     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
