// Generated by CIRCT firtool-1.62.0
module ALU (
    input         clock,
    reset,
    input  [31:0] io_a,
    io_b,
    input  [ 3:0] io_alu_op,
    output [31:0] io_out
);

  wire [62:0] _io_out_T_8 = {31'h0, io_a} << io_b[4:0];
  wire [15:0][31:0] _GEN = {
    {32'h0},
    {32'h0},
    {{31'h0, io_a != io_b}},
    {{31'h0, io_a == io_b}},
    {{31'h0, io_a >= io_b}},
    {{31'h0, $signed(io_a) >= $signed(io_b)}},
    {{31'h0, io_a < io_b}},
    {{31'h0, $signed(io_a) < $signed(io_b)}},
    {$signed($signed(io_a) >>> io_b[4:0])},
    {io_a >> io_b[4:0]},
    {_io_out_T_8[31:0]},
    {io_a ^ io_b},
    {io_a | io_b},
    {io_a & io_b},
    {io_a - io_b},
    {io_a + io_b}
  };
  assign io_out = _GEN[io_alu_op];
endmodule

