时序电路与组合电路的最本质的区别在于时序电路具有记忆功能
## 一、锁存器(latch)
锁存器包括SR锁存器和D锁存器
### SR锁存器和D锁存器
SR锁存器如图所示
![[attachments/Pasted image 20230804123708.png|600]]
首先，<b><mark style="background: transparent; color: blue"> SR均有效时， 输出置为0</mark></b> 
![[attachments/Pasted image 20230804124306.png|600]]
而SW1有效, SW2无效时，Q输出置为0, SW1有效，SW2无效时，Q输出置为1
其中$Q'$总是输出和Q相反的信号

如果SW1和SW2均变为无效, 由于或非门已经收到了另一支路的强信号， 则不改变状态，即起到锁存功能， 输出不确定
则如图即为锁存结构
![[attachments/Pasted image 20230804124716.png|600]]
其特性方程为:
$$\begin{cases}
Q^{n +1} = S + \overline{R}Q^n \\
S \cdot  R =  0
\end{cases}$$
其中要求$SR$中至少有一个是无效的， 下面解释其原因: 
需要注意的是， 对于**以下结构， 一旦上方的门关闭， 则会出现逻辑错误**(这个是由于或非门无输出时，则换为有输出， 加给下一个异或门， 则下一个异或门有输出并回传给这个异或门并占用， 导致这个或非门无法确定是输出还是不输出, 从而导致逻辑错误
![[attachments/Pasted image 20230816181828.png|600]]
从而为了保证两个输出符号不同， 我们**在下方加上一个非门，成为D锁存器**, 如图所示， D锁存器实现了切换功能， 较广泛用的还是门控D锁存器
![[attachments/Pasted image 20230816184402.png|600]]

## 二、门控锁存器
下图是**门控SR锁存器**的结构 `->` 原理是使用与非门接一个对应的门来实现， 要求是S,R一个是高电平另一个是低电平，而最终的输入会将上述结果锁存，并通过门进行控制输出改变
![[attachments/Pasted image 20230816181343.png|800]]

门控D锁存器的结构和SR锁存器完全相同，只是使用
![[attachments/Pasted image 20230816182742.png|800]]

## 三、边缘触发器
边缘触发器包括单稳态触发器和双稳态触发器
其中， **双稳态时触发器可以存储一维二进制码， 有两个稳定的工作状态**，并在外加信号触发下电路可以从一种稳定的工作状态转换到另一种稳定的工作状态

单稳态触发器**只有一个稳定状态和一个暂稳定状态**。通过外界脉冲的作用可以从稳定状态翻转到暂稳定状态
MC中最简单的模电时钟即为一个单稳态触发器

边缘触发是通过门的输入信号的延时产生的， 并且由于到达时间不一致， 从而实现脉冲信号的功能(delay实际可以使用偶数个或门实现)
![[attachments/Pasted image 20230816190952.png|700]]
上图演示了一个按下按钮就产生脉冲信号的电路
将上述电路作为触发器部分接入SR锁存器中， 即可实现 SR 触发器。
![[attachments/Pasted image 20230816194142.png|800]]

除了SR触发器以外， 还有JK触发器， 其特性方程为
$$Q^{n+1} = J\overline{Q}^{n}  +\overline{K} Q^n$$
当JK均为1时， 输出会在下一时刻取反， 而