INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/lcort/Documents/DSED/proyectoFinal/proyectoFinal/proyectoFinal.srcs/sources_1/new/package_dsed.vhd" into library xil_defaultlib
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/lcort/Documents/DSED/proyectoFinal/proyectoFinal/proyectoFinal.srcs/sources_1/new/FSMD_microphone.vhd" into library xil_defaultlib
INFO: [VRFC 10-307] analyzing entity FSMD_microphone
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/lcort/Documents/DSED/proyectoFinal/proyectoFinal/proyectoFinal.srcs/sources_1/new/en_4_cycles.vhd" into library xil_defaultlib
INFO: [VRFC 10-307] analyzing entity en_4_cycles
INFO: [VRFC 10-163] Analyzing VHDL file "C:/Users/lcort/Documents/DSED/proyectoFinal/proyectoFinal/proyectoFinal.srcs/sim_1/new/tb_FSMD_microphone.vhd" into library xil_defaultlib
INFO: [VRFC 10-307] analyzing entity tb_FSMD_microphone
