 行政院國家科學委員會補助專題研究計畫 █成果報告   
□期中進度報告 
 
iChip兆級智慧矽晶片之研究：演算法，架構，與實現技術 
總計畫 
 
計畫類別：□個別型計畫   ■整合型計畫 
計畫編號：NSC 97-2221-E-002-238-MY3 
執行期間：2008年 8月 1日至 2011年 7月 31日 
 
執行機構及系所：國立台灣大學電子工程學研究所 
 
計畫主持人：陳良基 
共同主持人：簡韶逸，楊佳玲，吳安宇，黃鐘揚，盧奕璋，張耀文 
計畫參與人員：徐孟楷，李育儒，張恩瑞，林仲祥，蔡雋永，林書彥，辛賢楷，
陳敏弘，郭垣翔  
 
 
成果報告類型(依經費核定清單規定繳交)：□精簡報告  ■完整報告 
 
本計畫除繳交成果報告外，另須繳交以下出國心得報告： 
□赴國外出差或研習心得報告 
□赴大陸地區出差或研習心得報告 
□出席國際學術會議心得報告 
□國際合作研究計畫國外研究報告 
 
 
處理方式：除列管計畫及下列情形者外，得立即公開查詢 
            ■涉及專利或其他智慧財產權，□一年□二年後可公開查詢 
 
中   華   民   國  100  年  10  月  31  日 
 
湊演算法(Feature-Selective Hashing)，提出了高效率的仿新皮質階層辨識系統，
提供了可調整規模以及快速運算的特性。在記憶體編譯器部分，其可將上述仿大
腦運算模型轉換成硬體的記憶體形式並設定至多核心硬體運算帄台。最後在多核
心硬體運算帄台部分，我們設計記憶體、封包儲存格式與運算指令集，並利用
FPGA 帄台實作多核心系統，來支援多類物體、動作和人臉的即時辨識功能。研
究項目應用範圍包含：1.規模可調之即時圖像辨識 2.智慧型多媒體處理。 
 
 
 
 
圖一、仿新皮質辨識網路及特徵值雜湊演算法 
 
 
圖二、規模可調之即時圖像辨識效率 
 
 
(圖 6) 3.用於智慧型攝影機之可重組化影像串流處理器(圖 7)。 
 
[1] T.-W. Chen, et al, “A multimedia semantic analy-sis SoC (SASoC) with 
machine-learning engine,” ISSCC2010. 
[2] T.-W. Chen, et al., “Tera-Scale Performance Machine Learning SoC (MLSoC) 
With Dual Stream Processor Architecture for Multimedia Content Analysis,” IEEE 
Journal of Solid-State Circuits, vol. 45, no. 11, pp. 2321--2329, Nov. 2010. 
[3] Teng-Yuan Cheng, Tsung-Huang Chen, Jason C. Chen and Shao-Yi Chien, 
“Coarse-grained reconfigurable image stream processor architecture for 
high-definition cameras and camcorders,” in Proc. ISOCC2010, Nov. 2010, Incheon, 
Korea. 
[4] 專利--機器學習演算法之系統單晶片架構 (申請中) 
 
 
 
 
 
圖 5 可重組化多媒體語意分析處理器 
 
System Monitor with
Power Controller
256-Bit 
System Bus
Data Synchronizer
In
te
rn
a
l I/F
External I/F
Frequency Control
Feature Stream
Processing System
(FSPS)
Machine Learning
Engine
MEM
Input I/F
VPU
Ouput I/F
K-NN
MEM
CLK Source
CLK Domain 0
Image Stream
Processing System
(ISPS)
MEM Seq
RISP I/F
Bus
Data Synchronizer
CLK Domain 2
Multiple
Clock
Generator
CLK0
CLK1
CLK2
FSPS
Busy
Signal
CLK Domain 1
Power
Controller
System Bus Arbiter
Clock
Manager
To Multiple
Clock
Generator
ISPS
Busy
Signal
ISPS
FSPS IDLE
Frame N
IDLE
Pipeline Stages without
Frequency Scaling
Frame N+1
ISPS
FSPS
Pipeline Stages with
Frequency Scaling
Frame N Frame N+1
Frequency
Divider
Custom MUX
CLK
Source
Control
Generated
CLK
 子計畫四：智慧型晶片內仿生微網路之電路與系統\ 
本計畫負責智慧型晶片內仿生微網路之電路與系統設計。本子計畫配合總計
畫所需的智慧型運算架構，發展「仿生微網路」 核心技術：我們以「晶片內網
路(Network-on-Chip,NoC)技術」為基礎，利用依網路分層架構建構的晶片內網路
及模仿生物群集特質，克服日益惡劣通訊環境下的資料交換問題。研究重點為晶
片內仿生微網路的：(1) 多費洛蒙路由 (2)通道狀態預測。多費洛蒙路由：運用
股票市場之股價技術分析和仿生演算法-蟻群演算法(ACO)來實現可適性路由演
算法，藉由觀測網路壅塞程度建立多費洛蒙路由表，並利用相對費洛蒙濃度來選
擇適當的通道方向，以達到均勻整體網路交通負載量的目標。不但降低了網路延
遲，比起一般的路徑選擇策略也提高了飽和吞吐率 1.22 倍。通道狀態預測：通
道狀況在時空間上的分布極不穩定，會對系統資源耗用、運算時間、系統總處理
能力以產生負面的影響。利用通道狀態預測可以估測出未來的通道變化，並且搭
配動態的路由機制來幫助蟻群路由演算法利用提前因應變化之方式，達到區域和
全域性的最佳化。 
 
 
圖 8. 多費洛蒙蟻群演算法(ACO)。 
consideration)：針對混合電路設計，我們提出了一個虛擬巨集元件擴張技術來保
留巨集元件周圍的繞線資源。實驗結果顯示出，相較於先前的技術，我們所提出
的演算法可以得到最佳的繞線成功率以及總繞線長度。主要創新技術：1.提出接
腳密度控制技術(圖 11)；2.提出繞線溢出非線性最佳化演算法(圖 12)；3.提出虛
擬巨集元件擴張技術(圖 13)。 
 
1. M.-K. Hsu and Y.-W. Chang, "Unified analytical global placement for large-scale mixed-size circuit 
designs," in Proceedings of IEEE/ACM International Conference on Computer-Aided Design 
(ICCAD-2010), San Jose, November 2010. 
2. Y.-L. Chuang, G.-J. Nam, C. J. Alpert, Y.-W. Chang, J. Roy, and N. Viswanathan, "Design-hierarchy 
aware mixed-size placement for routability optimization," in Proceedings of IEEE/ACM 
International Conference on Computer-Aided Design (ICCAD-2010), San Jose, November 2010. 
3. M.-K. Hsu, Y.-W. Chang, and V. Balabanov, "TSV-aware analytical placement for 3D IC designs," 
in Proceedings of ACM/IEEE Design Automation Conference (DAC-2011), San Diego, June 2011. 
(Best Paper Nominee) 
 
 
圖11 Illustration of pin density control. Assume that the capacity of each routing edge 
equals one. (a) A placement with wirelength minimized. Routing overflows occur due 
to high pin density in G-cells. (b) A placement with evenly distributed pins. Routing 
overflows are reduced; however, since two nets go through the same routing edge, an 
overflow occurs. (c) A placement with evenly distributed pins and pin direction 
consideration. Since congestions on routing edges are calculated according to the pin 
routing directions, routing overflow can be estimated more accurately and minimized 
more effectively. (d)–(f) Illustration of pin routing directions of the placements in 
(a)–(c). 
(b) (c)
G-cell pin net overflowed edge
(a)
pin direction
(e)(d) (f)
 1 
 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                     日期：100年 1月 19日 
                                 
一、參加會議經過 
  這次所參加的會議全名是 2011 IEEE  Conference on Consumer Electronics 
(國際電子電機工程師學會 國際消費性電子會議)，簡稱為 ICCE 2011。此會議是消
費性電子領域最大且備受肯定的會議之一，是唯一與世界最大的消費性電子展 
(Consumer Electronics Show, CES2011)一起舉辦的學術會議，今年已經是第 29屆，
每年皆吸引眾多專家學者與業界人士參與。會議討論之主題包括 Interactive TV, 
計畫編號 NSC 97－2221－E－002－242－MY3 
計畫名稱 
iChip兆級智慧矽晶片之研究：演算法，架構，與實現技術-總計畫(3/3) 
出國人員
姓名 
陳良基 
服務機構
及職稱 
台灣大學電子工程學研究所 教授 
會議時間 
100年 1月 9日至 
100年 1月 12日 
會議地點 美國 拉斯維加斯 
會議名稱 
(中文) 2011 國際電子電機工程師學會 國際消費性電子會議 
(英文) 2011 IEEE Conference on Consumer Electronics 
發表論文
題目 
(中文) [1] 以視訊為基底之車用智慧型車輛偵測及追蹤系統 
       [2] 1080P高解析度下即時 2D轉 3D視訊轉換系統 
(英文) [1] An intelligent vision-based vehicle detection and 
tracking system for automotive applications 
       [2] A Real-Time 1080p 2D-to-3D Video Conversion System 
附件四 
 3 
 在與會期間，每個人除彼此討論自己的研究成果，也藉此機會拓展人際關係，互
相切磋，獲得許多未來研究相關的資源，並了解不同研究團隊的重心與專長，這也
是 ICCE的一個重要的部分。ICCE2011 會議提供消費性電子的研究員與業界人士，
一個國際交流的機會，透過最新的 CES與國際業界的刺激，使與會者能夠同時從學
術與實用的角度改進研究方向。透過這些資訊的交流，也讓大家對於車用電子與 3D
電視的未來發展方向的瞭解更為明確，對未來的研究有相當大的助益。 
三、考察參觀活動(無是項活動者略) 
(略) 
四、建議 
 這個會議與國際最大的電腦展共同舉辦，對於拓展國際視野與加強產學合作有很
大的助益。有別於一般的學術會議，ICCE與國際業界有相當緊密的結合。建議多鼓
勵台灣能夠派出更多相關領域的研究計畫人員參與此會議，讓研究能夠更符合國際
趨勢，在未來挹注台灣消費性電子產業更多的研發能量。 
五、攜回資料名稱及內容 
 ICCE 2011 Program Guide一本，內含會議議程 
 會議論文 CD-ROM，內含所有發表論文 
六、其他 
無 
 
97 年度專題研究計畫研究成果彙整表 
計畫主持人：陳良基 計畫編號：97-2221-E-002-242-MY3 
計畫名稱：iChip 兆級智慧矽晶片之研究：演算法，架構，與實現技術--總計畫 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
