HSW_PWR_WELL_CTL_REQ,FUNC_0
I915_READ,FUNC_1
I915_WRITE,FUNC_2
ICL_AUX_ANAOVRD1,FUNC_3
ICL_AUX_ANAOVRD1_ENABLE,VAR_0
ICL_AUX_ANAOVRD1_LDO_BYPASS,VAR_1
ICL_AUX_PW_TO_PHY,FUNC_4
ICL_LANE_ENABLE_AUX,VAR_2
ICL_PORT_CL_DW12,FUNC_5
ICL_PW_CTL_IDX_AUX_A,VAR_3
ICL_PW_CTL_IDX_AUX_B,VAR_4
ICL_PW_CTL_IDX_AUX_C,VAR_5
INTEL_GEN,FUNC_6
IS_ELKHARTLAKE,FUNC_7
IS_TIGERLAKE,FUNC_8
hsw_wait_for_power_well_enable,FUNC_9
intel_bios_is_port_edp,FUNC_10
icl_combo_phy_aux_power_well_enable,FUNC_11
dev_priv,VAR_6
power_well,VAR_7
regs,VAR_8
pw_idx,VAR_9
phy,VAR_10
val,VAR_11
wa_idx_max,VAR_12
