`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 03/31/2021 07:51:19 PM
// Design Name: 
// Module Name: Decode_Input
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module Decode_Input(
    input[3:0] btns,
    output reg pop,
    output reg push,
    output reg subtract,
    output reg add,
    output reg clr,
    output reg top,
    output reg dec_addr,
    output reg inc_addr
    );
    
endmodule
