# Processador RISC-V Monociclo em Verilog

[![License](https://img.shields.io/badge/license-MIT-blue.svg)](LICENSE)
![Verilog](https://img.shields.io/badge/Verilog-ES--module-green)

Implementa√ß√£o de um processador RISC-V monociclo capaz de executar o algoritmo Quicksort, desenvolvido como projeto de arquitetura de computadores.

## üìã Tabela de Conte√∫dos
- [Vis√£o Geral](#-vis√£o-geral)
- [Funcionalidades](#-funcionalidades)
- [Estrutura do Projeto](#-estrutura-do-projeto)
- [Instru√ß√µes Suportadas](#-instru√ß√µes-suportadas)
- [Como Usar](#-como-usar)
- [Simula√ß√£o](#-simula√ß√£o)
- [Licen√ßa](#-licen√ßa)

## üåü Vis√£o Geral
Este projeto implementa um processador RISC-V monociclo em Verilog com os seguintes componentes principais:
- Unidade de Controle
- ULA (Unidade L√≥gica Aritm√©tica)
- Banco de Registradores (32 registradores x 32 bits)
- Mem√≥ria de Dados (1KB)
- Mem√≥ria de Instru√ß√µes (1KB)
- PC (Program Counter) com l√≥gica de controle

## üöÄ Funcionalidades
- Execu√ß√£o de um subconjunto de instru√ß√µes RISC-V
- Implementa√ß√£o do algoritmo Quicksort em hardware
- Mecanismo de load/store para acesso √† mem√≥ria
- Suporte a opera√ß√µes aritm√©ticas e l√≥gicas b√°sicas
- Controle de fluxo com instru√ß√µes de desvio

## üìÇ Estrutura do Projeto