src/top.sv
src/rtl/core.sv
src/rtl/globals/chicken.sv
src/rtl/globals/chicken_bit.sv

src/rtl/decode/decode.sv

src/rtl/exe/exe.sv
src/rtl/exe/ialu.sv
src/rtl/exe/ibr.sv
src/rtl/exe/icsr.sv

src/rtl/fe/fe.sv
src/rtl/fe/fe_ctl.sv
src/rtl/fe/fe_fb_entry.sv
src/rtl/fe/fe_buf.sv
src/rtl/fe/fe_pf.sv
src/rtl/fe/fetch_chk.sv
src/rtl/fe/icache.sv
src/rtl/fe/bpu.sv

src/rtl/l2/l2.sv

src/rtl/mem/mem.sv
src/rtl/mem/mempipe.sv
src/rtl/mem/loadq.sv
src/rtl/mem/loadq_entry.sv
src/rtl/mem/storeq.sv
src/rtl/mem/storeq_entry.sv
src/rtl/mem/fillq.sv
src/rtl/mem/fillq_entry.sv

src/rtl/mem/l1tag.sv
src/rtl/mem/l1data.sv
src/rtl/mem/l1state.sv

src/rtl/regrd/regrd.sv

src/rtl/retire/rob.sv
src/rtl/retire/rob_entry.sv

src/rtl/rs/rs_reg_trk.sv
src/rtl/rs/rs_entry.sv
src/rtl/rs/rs.sv

src/rtl/alloc/alloc.sv
src/rtl/alloc/mem_id_trk.sv

src/rtl/rename/rename.sv
src/rtl/rename/prf.sv

src/rtl/gen/gen_fifo.sv
src/rtl/gen/gen_fifo_cam.sv
src/rtl/gen/gen_arbiter.sv
src/rtl/gen/gen_arbiter_ff.sv
src/rtl/gen/gen_wrapped_id_trk.sv
src/rtl/gen/gen_age_matrix.sv
src/rtl/gen/gen_skid.sv

src/rtl/coredebug.sv
src/rtl/sim/preload.sv
src/rtl/sim/cache_sim.pkg
src/rtl/sim/cdiff.sv

src/rtl/gen/gen_csr_ro.sv

src/rtl/ucode/ucode.sv
