 I
 
中文摘要 
本計劃探討在系統晶片(System-on-a-Chip, SoC)的實現中，如何加強多核心系統的可
靠度(Reliability)以及動態電源管理(Dynamic Power Management)。由於晶片在實現與運
作時，會受到製程(Process), 工作電壓(Voltage)以及工作溫度(Temperature)的總和影響變
化(PVT Variations)，因而系統晶片在運作時可能會產生錯誤，此問題在多核心系統上會
更加嚴重。因此如何在發生錯誤之前產生預警或是提醒的訊息給系統，讓系統做些微調
的動作，來加強系統運作的可靠度，將會是開發大型 SoC 所必要的技術。本計畫首先
將開發 On-Chip 全數位溫度感測器(All-Digital Thermal Sensor)，來監控系統晶片工作時
的溫度，再將溫度資訊迴授給上層作業系統來判斷是否超出正常的工作溫度範圍，以啟
動其它保護措施。本計畫接著開發 On-Chip 全數位電路延遲感應器(All-Digital Delay 
Monitor Sensor)，當因為 PVT Variations 影響，使得原工作頻率無法在改變後的環境下
工作時，本計畫所提出之動態電源管理技術便會調整系統工作時脈速度，調控到正常能
工作的頻率之下，避免系統出錯。本計劃所提出的 All-Digital Thermal Sensor 與
All-Digital Delay Monitor Sensor 皆使用聯電 65nm CMOS 製程下線製作晶片，驗證所提
出的電路架構，與多核心 CPU 整合作業系統，動態電源管理的部分則是透過 FPGA 板
驗證整合效果。本計畫並提供多核心 CPU 之功率消耗模型(Power Model)，如此一來就
能事先估算各工作頻率下之功率消耗，以提供上層作業系統調整系統運作策略的參考，
來達到系統功率消耗的有效降低。 
 
關鍵詞：Thermal Sensor, Delay Monitor Sensor, Power Model, Multi-CPU 
 3
I. 前言 
近年來隨著半導體製程的蓬勃發展，單晶片中可實現的電晶體個數也呈倍數成長，
因而嵌入式系統晶片中可整合的處理器（CPU）個數，也從傳統的單核心（Single core）
進展到四核心（Quad core）甚至多核心（Many-Core），在可預期的未來，嵌入式系統
晶片的演進勢必無法避免這樣的趨勢。 
但是由於 Many-Core 嵌入式系統晶片在處理不同應用時，所需之運算複雜度可能
天差地遠，因而 Many-Core 嵌入式系統晶片應該要有可調整的 (scalable) 運算能力，
因而在開發 Many-Core 嵌入式系統晶片時，如何做好電源管理 (Power Management) 將
會是一個重要的議題。此外 CPU 的工作時脈 (Clock Rate)，也應該具有可調整的機制。
當系統不需要大量運算的時候，或者是對於 Many-Core 嵌入式系統晶片的總處理能力
(throughput) 的要求不高時，降低 CPU 的工作時脈，並使用 Clock-Gating 技術關掉在 
Clock Tree 上與 Flip/Fop 上的不必要的 transition，將可降系統晶片之動態功率消耗。 
除此之外，先進製程中 (0.13μm以下)，單晶片上的變異性 (On-Chip Variations, OCV) 
問題逐漸浮現。在 Many-Core 嵌入式系統晶片中，即使每個 core 當初設計的時候都是
相同的，但是經由晶圓廠 (Foundry) 下線實作後，晶片上不同位置的電晶體會由於 
OCV 而造成相同的邏輯閘速度卻不同的問題。另外由於製程步驟裡的後化學機械磨平
（Post Chemical-mechanical Planarization, CMP），導致導線的電阻也有變異產生，因此
造成每個 core 的效能都或多或少會有些差異。 
另外當電路密度與系統時脈逐步提升，由於功率密度提高容易造成區域性過熱的問
題，此時如果系統散熱機制出了問題或者是工作環境惡劣情況超出預期，系統將無法正
常運作。以上所討論的問題，影響了電路的可靠度 (reliability) 及可預測性 
(predictability)，也讓 Many-Core 嵌入式系統晶片的設計困難度大增。 
因此在開發 Many-Core 嵌入式系統晶片時，需要了解到電路所遭受之製程 
(Process)、電壓(Voltage) 與溫度 (Temperature) 的總和影響變化 (PVT Variations)，與單
晶片上的變異性問題 (OCV)，將會比以往更複雜。傳統上，設計者會去研究所有因素
 5
量，迴授調整系統工作時脈速度，確保系統穩定且工作正常。 
因此本項子計畫四: 「Criti-Core 之溫度感知與電源管理電路設計」，將會與其他子
計畫密切合作，將建立之晶片功率密度以及溫度變化的模型提供給子計畫三：「俱多線
程函示庫之 Criti-Core 高可靠度與省電控溫系統軟體技術開發」，作為動態最佳化系統
晶片功率消耗的參考，達到最低功率消耗的省電效果。並且將溫度感知的結果提供給子
計畫二: 「Criti-Core 之高可靠度多線程及溫度感知作業系統」，作為迴授晶片溫度控制
使用，並協助子計畫一：「前瞻多核心系統 Criti-core 架構設計與系統環境建置」，建立
與實現完整的 Low-Power IC 設計流程與模擬平台。 
 
圖一：Target System Architecture. 
 
III. 研究方法 
全數位自動校正智慧型溫度偵測晶片 
在 Many-Core 系統晶片中，因為有多顆溫度感測器安插在各個核心的四周，所以能
夠即時地反映出晶片區域溫度的變化。但是不論是傳統 BJT-based 溫度感測器還是全
數位溫度感測器，都需要作溫度歸零的校正，才能夠產生正確的溫度讀值輸出。傳統上
必須要對每個溫度感測器至少作兩點的溫度校正，才能確保溫度量測的結果正確，但是
 7
完成整個全數位溫度感測器的溫度歸零校正。因為只需要對一個溫度感測器進行兩點校
正，因此本計畫所提出之可自我校正溫度感測器技術，可以大幅降低對多顆溫度感測器
的溫度零點校正的測試成本。 
 
圖三：The proposed main sensor circuit. 
Sensor circuit 的細部架構如圖三所示，主要可以分為 Delay pulse generator 以及 
Time-to-digital converter (TDC) 兩個部份，由於 Delay line 中的 Delay Cell 其 propagation 
delay 會隨著溫度上升而增加，所以 Delay pulse 資訊經過後部 TDC 的量化，我們便可
以得到一個 Proportional to Absolute Temperature (PTAT) 的 Digital code。 
 
圖四：Temperature Calculator and Auto Calibration Circuit. 
在產生 PTAT 的 Digital Code 之後，其 Calibration Circuit 可以利用一開始校正的
結果，計算出當下獲得的 Digital Code 所對應的溫度為何並輸出溫度資訊，有關
Calibration Circuit 詳細架構如圖四所示。圖四中的電路，會每次累積一個 Slope 的值
或是減少一個 Slope 的值，利用線性關係，找出目前的溫度讀值。會採用此架構的原
 9
OCV 的影響下，總和之對延遲時間的變化量，量化成 Digital Code 後，做為迴授調整
系統時脈的依據。 
 
圖六：The proposed delay monitor sensor (coarse-tuning). 
圖六為本計畫所提出之 Delay Monitor 電路的粗調部分，其中 Critical Path Replica 
為子計畫一 Criti-Core CPU 的電路，經由 Static-Timing Analysis (STA) 分析後，所得
到的電路最長 Delay 路徑。此路徑在一般 CPU 架構中，多發生於 Execution Stage，
也就是 Multiplier 與 Divider 之類的較複雜運算電路。藉由複製此 Critical Path 於 
Delay Monitor 電路，便可以在實際晶片運作的時候，透過 FF1/FF2 的相位比較電路，
判斷出目前在 SoC 晶片中，該區域的 PVT Variations 和 OCV 的綜合影響，會不會導
致 Criti-Core CPU 的最長延遲路徑 Delay 超過目前設定的時脈週期。如果會的話，就
代表系統需要調降時脈速度，才能確保程式執行的正確性。 
 
圖七：The proposed low cost error detection circuit (fine-tuning). 
 11
 
圖九：The simulation waveform of the proposed delay monitor. 
 
多核心功率消耗模型 
本計畫中建立子計畫一所提供的 Criti-Core CPU 的功率消耗模型(Power Model)。此
Power Model 使用目前現有的 EDA 軟體工具，來完成 Power Model 的建立。現今主要
以 Synopsys與Cadence的EDA Tool最為普遍使用，因此我們使用Cadence RTL Compiler
來做為 Gate-level 電路功率消耗估算工具，並由軟體計算結果，得知 CPU 每個模組 
(Module) 在不同時脈速度下的功率消耗。此外我們也使用了國內學術界技轉的 EDA 
Tool，兆心科技的 PowerMixerIP，進一步的分析每個指令(Instruction)的執行，建立以指
令集(Instruction-type) 歸類的 IP 層級 Power Model。 
就以電路層級觀點而言，系統晶片(SoC)電路中包含著許多小元件(Functional 
Unit)，例如：控制元件(Controller)、乘法元件(Multiplier)…等等。因此我們將這些使用
頻率較多，且消耗較大功率的元件，利用不同的測試程式(Test Pattern)來取得其平均功
率消耗。當系統晶片在執行新的工作時，只要能再得知此元件的使用次數。如此一來平
均功率消耗乘上元件使用次數，我們就能估算出此元件所需消耗多少功率，而再將所有
的元件給加總起來，就能估算出此次工作產生的平均功率消耗。 
而從指令層級的觀點而言，在系統晶片的指令中包含著許多指令型式(Instruction 
Type)，例如：記憶體讀取(Memory Load)、布林運算(Boolean Operation)…等等。我們也
是將使用頻率較高的幾項指令型式，利用不同的 Test Pattern 來得知，此指令的執行會
有多少的平均功率消耗。當有新的指令進來時，就能利用此功率模型來估算出功率的消
 13
程上剛好落在此三種 corner 上，不然就會產生額外的誤差；從圖十一中我們可以看出，
量測曲線的 slope 都比理想溫度曲線的 slope 來的小，也就是說我們的 chip 有可能是落
在 Fast case 與 Typical case 之間並且 sensor 選擇了 Fast case 的 slope；或者是落在 Typical 
case 與 Slow case 之間，並選擇了 Typical case 的 slope。表一為此三顆 Chip 的量測數
據分析與統計。 
表一：The accuracy of the three chips measurement results. 
 Max. Min. Avg. Unit 
Errors 3.6 - 5.8 ± 2.39 °C 
 
-10
0
10
20
30
40
50
60
70
0 10 20 30 40 50 60 70
real_temp (°C)
co
rr
es
po
nd
in
g_
te
m
p 
(°
C)
predict_temperature
Measurement #1
Measurement #2
Measurement #3
 
圖十一：The measurement results of three proposed all-digital thermal sensors. 
在總計畫 Criti-Core 架構設計與系統環境建置方面的配合上，我們也嘗試在 FPGA
板上實現 all-digital thermal sensor，並配合子計畫一，將 Thermal Sensor 與子計畫一的
Criti-Core CPU 來整合並實現多核心 CPU 架構的溫度監控，如圖十二所示。因為在 
FPGA 板上所實現的溫度感測器準度較差，因此本項測試只是為了配合子計畫一與子計
畫三與總計畫，呈現跨子計畫間的整合，因此可以呈現出目前的系統溫度。透過使用吹
風機直吹 FPGA 晶片，可以快速加熱晶片工作環境溫度，便可觀察溫度感測器是否能
夠順利產生溫度讀值提供給子計畫一的 Criti-Core CPU 使用。圖十二中，我們並同時
使用一高準度的溫度計，作為檢驗全數位溫度感測器的量測準度。 
 15
 
圖十四：The optimal frequency of the test chip with voltage variations. 
功率消耗模型 
本計畫中建立子計畫一所提供的 Criti-Core CPU 的功率消耗模型(Power Model)，並
且提供給子計畫三，來做為編譯器在編譯時，可以達到降低功率消耗的排程與動態功率
最佳化使用。圖十五顯示為子計畫一 Criti-Core CPU 的架構圖。 
 
圖十五：子計畫一的 Criti-Core CPU 架構圖. 
首先以電路的觀點來建立其 Power Model，並且使用 Cadence 的 RTL Compiler 來輔
助。我們使用聯電 65nm 製程，在工作電壓為 1.0V 下，使用 RTL Compiler 合成
Criti-Core CPU。 Criti-Core CPU 可分類出幾項較大的 Functional Unit，有 Multiply, Shifter, 
Decoder, Reg_ControlSignal, ALU, Encoder, Branch, Data_to_RegFile, Mrf_top and 
 17
沒有將未使用到 Functional Unit 如 Multiply 做輸入的阻隔，因此造成各式 pattern 跑
出來的平均功率差異度並不是很大。CPU 工作消耗的功率主要還是由工作頻率所決定。 
表四： Criti-Core CPU Power Consumption 
Pattern 
Name 
Leakage 
Power(μW) 
Dynamic 
Power(μW)
Power Consumption 
(μW) 
pattern_1 1723.28 947.02 2670.30 
pattern_3 1724.42 919.74 2644.16 
pattern_4 1725.13 949.97 2675.11 
pattern_5 1727.63 927.06 2654.70 
pattern_6 1725.25 996.56 2721.81 
pattern_7 1727.77 967.32 2695.09 
pattern_8 1727.31 1041.52 2768.84 
pattern_9 1730.55 1037.63 2768.18 
 
圖十六：Instruction-type Power Model by PowerMixerIP. 
接著我們使用 PowerMixerIP，將 Power Model 從電路層級，變為指令層級，歸納整
理成幾種 Instruction Type，有 MEM_LOAD, MEM_STORE, BRANCH, BOOLEAN_OP, 
MOVE, ARITHMETIC_ADD_BUS, ARITHMETIC_MUL, ARITHMETIC_DIV and 
OTHERS，其中 OTHERS 我們是將其餘使用頻率較少的指令歸納成一種。當執
PowerMixerIP 模擬之後就會顯示分類過後 Instruction Type 的 Power Model，如圖十六所
示。我們一樣是使用先前的 8 個 Test Patterns 來做測試。 
 
 19
d. Ching-Che Chung and Wei-Cheng Dai, ″A Referenceless All-Digital Fast Frequency 
Acquisition Full-Rate CDR Circuit for USB 2.0 in 65nm CMOS Technology,″ in 
Proceedings of International Symposium on VLSI Design, Automation, and Test 
(VLSI-DAT), Apr. 2011, pp. 217-220. 
e. Ching-Che Chung and Wei-Jung Chu, ″An All-Digital On-Chip Jitter Measurement 
Circuit in 65nm CMOS Technology,″ in Proceedings of International Symposium on 
VLSI Design, Automation, and Test (VLSI-DAT), Apr. 2011, pp. 179-182. 
f. Ching-Che Chung and Cheng-Ruei Yang, ″An All-Digital Smart Temperature Sensor 
with Auto-Calibration in 65nm CMOS Technology,″ in Proceedings of IEEE 
International Symposium on Circuits and Systems (ISCAS), May. 2010, pp. 
4089-4092. 
本計畫尚有一項專利申請中，由此可見本計畫執行成果豐碩。 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：鍾菁哲 計畫編號：99-2220-E-194-011- 
計畫名稱：Criti-core：超越多核心之高可靠度晶片系統平台技術開發--子計畫四：Criti-Core 之溫
度感知與電源管理電路設計(2/2) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 4 4 100%  
博士生 0 1 0%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 3 3 100%  
研究報告/技術報告 0 0 100%  
研討會論文 3 3 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 4 4 100%  
博士生 0 1 0%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100 字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 ■申請中 □無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
a. 有關全數位溫度感測器的相關研究，合計共發表兩篇 SCI 論文與一篇會議論文。 
b. 計畫延伸之相關技術的相關研究，合計共發表一篇 SCI 論文與三篇會議論文。 
b. 有關全數位延遲感測器的論文目前正在撰寫中，尚未投稿。 
c. 有關全數位責任週期校正的專利，目前正在校內程序審查中。 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
1. 本計畫所提出之全數位溫度感測器自動校正技術，可以解決在 SoC 晶片中佈局超過 40
顆以上的溫度感測器時，要如何對所有的溫度感測器進行溫度歸零校正的問題，此問題在
晶片量產時，會大幅影響測試成本，因此需要有良好之解決方法。本計畫所提出的溫度感
測器，會自動經由一顆已經校正過的溫度感測器，提供其他溫度感測器目前的晶片平衡溫
度。接著自動校正電路會先使用已知頻率的參考時脈，進行自我校正。校正完成後，該溫
度感測器便可進行正常量測。與之前已經發表的技術相較，本計畫所提出之方式可歸類為
單點校正技術的變形，特別適合用於大型晶片的區域溫度偵測。本計畫所提出之全數位溫
度感測器經由聯電 65nm 製程下線驗證，溫度誤差為 -5.1C ~ + 3.4C，功率消耗為 150uW。
2.本計畫所提出之系統 Critical path 電路速度偵測器 (Delay Monitor Sensor)，可以
偵測在目前工作環境下(包含製程、電壓與溫度飄移)，Criti-Core 多核心 CPU 可以工作
的最高時脈速度。因此當目前環境太過惡劣，如溫度過高或電壓過低時，本計畫所提出之
動態管理電路，就會自動調降系統時脈速度，以確保系統運作正確。電路速度偵測電路主
要包含兩項技術 a. Replica Critical Path 粗略時脈速度偵測技術 b. Razor-based 精
細時脈速度偵測技術。本項技術經由 FPGA 板驗證，可以在提升系統溫度的情況下，自動
管理系統工作時脈速度，因此在進行 JPEG 圖檔秀圖展示時，可以確保解出的影像的正確
