TimeQuest Timing Analyzer report for ALU_CTRL
Wed Jun 27 14:36:38 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'IR[7]'
 12. Slow Model Setup: 'regOp[1]'
 13. Slow Model Setup: 'rst'
 14. Slow Model Setup: 'estado.moveToRegisters'
 15. Slow Model Setup: 'clk'
 16. Slow Model Hold: 'rst'
 17. Slow Model Hold: 'estado.moveToRegisters'
 18. Slow Model Hold: 'IR[7]'
 19. Slow Model Hold: 'regOp[1]'
 20. Slow Model Hold: 'clk'
 21. Slow Model Recovery: 'IR[7]'
 22. Slow Model Recovery: 'estado.moveToRegisters'
 23. Slow Model Recovery: 'clk'
 24. Slow Model Removal: 'estado.moveToRegisters'
 25. Slow Model Removal: 'IR[7]'
 26. Slow Model Removal: 'clk'
 27. Slow Model Minimum Pulse Width: 'clk'
 28. Slow Model Minimum Pulse Width: 'rst'
 29. Slow Model Minimum Pulse Width: 'IR[7]'
 30. Slow Model Minimum Pulse Width: 'estado.moveToRegisters'
 31. Slow Model Minimum Pulse Width: 'regOp[1]'
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'IR[7]'
 40. Fast Model Setup: 'regOp[1]'
 41. Fast Model Setup: 'estado.moveToRegisters'
 42. Fast Model Setup: 'rst'
 43. Fast Model Setup: 'clk'
 44. Fast Model Hold: 'rst'
 45. Fast Model Hold: 'IR[7]'
 46. Fast Model Hold: 'clk'
 47. Fast Model Hold: 'estado.moveToRegisters'
 48. Fast Model Hold: 'regOp[1]'
 49. Fast Model Recovery: 'IR[7]'
 50. Fast Model Recovery: 'clk'
 51. Fast Model Recovery: 'estado.moveToRegisters'
 52. Fast Model Removal: 'estado.moveToRegisters'
 53. Fast Model Removal: 'IR[7]'
 54. Fast Model Removal: 'clk'
 55. Fast Model Minimum Pulse Width: 'clk'
 56. Fast Model Minimum Pulse Width: 'rst'
 57. Fast Model Minimum Pulse Width: 'IR[7]'
 58. Fast Model Minimum Pulse Width: 'estado.moveToRegisters'
 59. Fast Model Minimum Pulse Width: 'regOp[1]'
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Multicorner Timing Analysis Summary
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Setup Transfers
 66. Hold Transfers
 67. Recovery Transfers
 68. Removal Transfers
 69. Report TCCS
 70. Report RSKM
 71. Unconstrained Paths
 72. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; ALU_CTRL                                           ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C20F484C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                    ;
; estado.moveToRegisters ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estado.moveToRegisters } ;
; IR[7]                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IR[7] }                  ;
; regOp[1]               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regOp[1] }               ;
; rst                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst }                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Slow Model Fmax Summary                                      ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 122.44 MHz ; 122.44 MHz      ; rst                    ;      ;
; 196.73 MHz ; 196.73 MHz      ; estado.moveToRegisters ;      ;
; 454.55 MHz ; 454.55 MHz      ; regOp[1]               ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; IR[7]                  ; -11.219 ; -78.882       ;
; regOp[1]               ; -9.164  ; -9.164        ;
; rst                    ; -7.167  ; -36.281       ;
; estado.moveToRegisters ; -5.374  ; -28.849       ;
; clk                    ; 0.054   ; 0.000         ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; rst                    ; -3.184 ; -29.937       ;
; estado.moveToRegisters ; -0.613 ; -3.875        ;
; IR[7]                  ; -0.055 ; -0.095        ;
; regOp[1]               ; -0.044 ; -0.044        ;
; clk                    ; 0.055  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Recovery Summary                     ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; IR[7]                  ; -1.550 ; -5.415        ;
; estado.moveToRegisters ; -0.061 ; -0.061        ;
; clk                    ; 0.240  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Removal Summary                      ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; estado.moveToRegisters ; -1.135 ; -4.214        ;
; IR[7]                  ; -0.526 ; -2.815        ;
; clk                    ; 0.012  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -1.469 ; -5.135        ;
; rst                    ; -1.469 ; -1.469        ;
; IR[7]                  ; 0.500  ; 0.000         ;
; estado.moveToRegisters ; 0.500  ; 0.000         ;
; regOp[1]               ; 0.500  ; 0.000         ;
+------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'IR[7]'                                                                                     ;
+---------+-----------+---------+------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------+------------------------+-------------+--------------+------------+------------+
; -11.219 ; regW[1]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -3.067     ; 6.076      ;
; -11.110 ; regW[3]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -3.070     ; 5.964      ;
; -11.104 ; regW[0]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -3.046     ; 5.982      ;
; -11.022 ; regW[4]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -3.067     ; 5.879      ;
; -10.980 ; regW[5]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -3.097     ; 5.807      ;
; -10.938 ; regW[2]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -3.071     ; 5.791      ;
; -10.637 ; regW[0]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -3.214     ; 5.720      ;
; -10.537 ; regW[1]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -3.235     ; 5.599      ;
; -10.520 ; regW[6]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -3.041     ; 5.403      ;
; -10.169 ; regW[2]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -3.239     ; 5.227      ;
; -9.978  ; regW[1]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -3.235     ; 5.845      ;
; -9.951  ; regW[0]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -3.214     ; 5.839      ;
; -9.935  ; regW[1]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -3.081     ; 5.769      ;
; -9.928  ; regW[1]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.776     ; 6.076      ;
; -9.826  ; regW[3]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -3.084     ; 5.657      ;
; -9.819  ; regW[3]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.779     ; 5.964      ;
; -9.813  ; regW[0]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.755     ; 5.982      ;
; -9.785  ; regW[2]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -3.239     ; 5.648      ;
; -9.776  ; regW[3]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -3.238     ; 5.640      ;
; -9.768  ; regOp[0]  ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -3.228     ; 4.464      ;
; -9.738  ; regW[4]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -3.081     ; 5.572      ;
; -9.731  ; regW[4]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.776     ; 5.879      ;
; -9.696  ; regW[3]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -3.238     ; 4.755      ;
; -9.689  ; regW[5]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.806     ; 5.807      ;
; -9.679  ; regW[1]   ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -3.251     ; 5.770      ;
; -9.658  ; regW[1]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -3.248     ; 5.753      ;
; -9.652  ; regW[0]   ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -3.230     ; 5.764      ;
; -9.647  ; regW[2]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.780     ; 5.791      ;
; -9.624  ; regW[0]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -3.060     ; 5.479      ;
; -9.601  ; regW[2]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -3.085     ; 5.431      ;
; -9.582  ; regW[0]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -3.227     ; 5.698      ;
; -9.552  ; regOp[0]  ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -3.396     ; 4.453      ;
; -9.549  ; regW[3]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -3.251     ; 5.641      ;
; -9.461  ; regW[4]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -3.248     ; 5.556      ;
; -9.419  ; regW[5]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -3.278     ; 5.484      ;
; -9.416  ; regW[2]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -3.252     ; 5.507      ;
; -9.405  ; regW[4]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -3.235     ; 5.272      ;
; -9.346  ; regW[0]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.923     ; 5.720      ;
; -9.344  ; regW[5]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -3.111     ; 5.148      ;
; -9.312  ; regW[6]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -3.222     ; 5.433      ;
; -9.246  ; regW[1]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.944     ; 5.599      ;
; -9.237  ; regW[0]   ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -3.386     ; 5.355      ;
; -9.229  ; regW[6]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.750     ; 5.403      ;
; -9.196  ; regW[1]   ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -3.407     ; 5.293      ;
; -9.150  ; regW[7]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -3.045     ; 4.029      ;
; -9.134  ; regW[2]   ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -3.255     ; 5.221      ;
; -8.878  ; regW[2]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.948     ; 5.227      ;
; -8.750  ; regOp[0]  ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -3.242     ; 4.423      ;
; -8.687  ; regW[1]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.944     ; 5.845      ;
; -8.664  ; carryIn   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -1.617     ; 5.344      ;
; -8.660  ; regW[0]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.923     ; 5.839      ;
; -8.644  ; regW[1]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.790     ; 5.769      ;
; -8.602  ; regOp[0]  ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -3.396     ; 4.308      ;
; -8.578  ; regOp[0]  ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -3.409     ; 4.512      ;
; -8.539  ; regW[0]   ; W[0]    ; rst                    ; IR[7]       ; 0.500        ; -3.227     ; 4.655      ;
; -8.535  ; regW[3]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.793     ; 5.657      ;
; -8.525  ; regOp[0]  ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -3.568     ; 4.461      ;
; -8.494  ; regW[2]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.948     ; 5.648      ;
; -8.485  ; regW[3]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.947     ; 5.640      ;
; -8.477  ; regOp[0]  ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.937     ; 4.464      ;
; -8.447  ; regW[4]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.790     ; 5.572      ;
; -8.414  ; carryIn   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.449     ; 4.889      ;
; -8.405  ; regW[3]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.947     ; 4.755      ;
; -8.389  ; regOp[0]  ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -3.412     ; 4.319      ;
; -8.388  ; regW[1]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.960     ; 5.770      ;
; -8.367  ; regW[1]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.957     ; 5.753      ;
; -8.361  ; regW[0]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.939     ; 5.764      ;
; -8.333  ; regW[7]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -3.226     ; 4.450      ;
; -8.333  ; regW[0]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.769     ; 5.479      ;
; -8.310  ; regW[2]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.794     ; 5.431      ;
; -8.291  ; regW[0]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.936     ; 5.698      ;
; -8.261  ; regOp[0]  ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -2.105     ; 4.453      ;
; -8.258  ; regW[3]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.960     ; 5.641      ;
; -8.220  ; regW[4]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -3.235     ; 3.282      ;
; -8.170  ; regW[4]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.957     ; 5.556      ;
; -8.128  ; regW[5]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.987     ; 5.484      ;
; -8.125  ; regW[2]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.961     ; 5.507      ;
; -8.114  ; regW[4]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.944     ; 5.272      ;
; -8.053  ; regW[5]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.820     ; 5.148      ;
; -8.051  ; regOp[0]  ; W[0]    ; rst                    ; IR[7]       ; 0.500        ; -3.409     ; 3.985      ;
; -8.021  ; regW[6]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.931     ; 5.433      ;
; -7.946  ; regW[0]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -2.095     ; 5.355      ;
; -7.905  ; regW[1]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -2.116     ; 5.293      ;
; -7.873  ; regOp[2]  ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -0.210     ; 5.587      ;
; -7.859  ; regW[7]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.754     ; 4.029      ;
; -7.843  ; regW[2]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.964     ; 5.221      ;
; -7.821  ; regW[6]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -3.055     ; 3.681      ;
; -7.721  ; regOp[3]  ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -0.211     ; 5.434      ;
; -7.703  ; regOp[2]  ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -0.378     ; 5.622      ;
; -7.610  ; carryIn   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.463     ; 5.062      ;
; -7.551  ; regOp[3]  ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -0.379     ; 5.469      ;
; -7.459  ; regOp[0]  ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.951     ; 4.423      ;
; -7.325  ; carryIn   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -1.617     ; 4.810      ;
; -7.311  ; regOp[0]  ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -2.105     ; 4.308      ;
; -7.287  ; regOp[0]  ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -2.118     ; 4.512      ;
; -7.248  ; regW[0]   ; W[0]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -1.936     ; 4.655      ;
; -7.234  ; regOp[0]  ; W[1]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -2.277     ; 4.461      ;
; -7.215  ; carryIn   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.630     ; 4.928      ;
; -7.118  ; carryIn   ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -1.789     ; 4.833      ;
; -7.098  ; regOp[0]  ; W[2]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -2.121     ; 4.319      ;
+---------+-----------+---------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'regOp[1]'                                                                                            ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+
; -9.164 ; regW[1]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -4.426     ; 4.094      ;
; -9.137 ; regW[0]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -4.405     ; 4.088      ;
; -9.032 ; regW[3]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -4.429     ; 3.959      ;
; -8.971 ; regW[2]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -4.430     ; 3.897      ;
; -8.944 ; regW[4]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -4.426     ; 3.874      ;
; -8.902 ; regW[5]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -4.456     ; 3.802      ;
; -8.863 ; regW[6]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -4.400     ; 3.819      ;
; -8.229 ; regW[7]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -4.404     ; 3.181      ;
; -7.873 ; regW[1]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -3.135     ; 4.094      ;
; -7.866 ; regOp[0]  ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -4.587     ; 2.635      ;
; -7.846 ; regW[0]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -3.114     ; 4.088      ;
; -7.741 ; regW[3]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -3.138     ; 3.959      ;
; -7.680 ; regW[2]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -3.139     ; 3.897      ;
; -7.653 ; regW[4]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -3.135     ; 3.874      ;
; -7.611 ; regW[5]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -3.165     ; 3.802      ;
; -7.572 ; regW[6]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -3.109     ; 3.819      ;
; -6.938 ; regW[7]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -3.113     ; 3.181      ;
; -6.575 ; regOp[0]  ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -3.296     ; 2.635      ;
; -5.066 ; regOp[2]  ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -1.569     ; 2.853      ;
; -3.775 ; regOp[2]  ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -0.278     ; 2.853      ;
; -0.600 ; regOp[1]  ; ALU_8:XALU|preR[8] ; regOp[1]               ; regOp[1]    ; 0.500        ; 1.742      ; 1.698      ;
; -0.100 ; regOp[1]  ; ALU_8:XALU|preR[8] ; regOp[1]               ; regOp[1]    ; 1.000        ; 1.742      ; 1.698      ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'rst'                                                                                                                           ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                         ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; -7.167 ; regW[1]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.154      ; 7.168      ;
; -7.091 ; regW[0]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.175      ; 7.113      ;
; -7.058 ; regW[3]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.151      ; 7.056      ;
; -6.970 ; regW[4]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.154      ; 6.971      ;
; -6.928 ; regW[5]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.124      ; 6.899      ;
; -6.925 ; regW[2]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.150      ; 6.922      ;
; -6.821 ; regW[6]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.180      ; 6.848      ;
; -6.087 ; regOp[0]               ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; -0.007     ; 5.927      ;
; -5.876 ; regW[1]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.445      ; 7.168      ;
; -5.842 ; regW[7]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.176      ; 5.865      ;
; -5.800 ; regW[0]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.466      ; 7.113      ;
; -5.767 ; regW[3]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.442      ; 7.056      ;
; -5.679 ; regW[4]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.445      ; 6.971      ;
; -5.637 ; regW[5]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.415      ; 6.899      ;
; -5.634 ; regW[2]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.441      ; 6.922      ;
; -5.530 ; regW[6]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.471      ; 6.848      ;
; -4.818 ; carryIn                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 1.772      ; 6.437      ;
; -4.796 ; regOp[0]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.284      ; 5.927      ;
; -4.551 ; regW[7]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.467      ; 5.865      ;
; -4.083 ; regS[3]                ; regOp[3]                        ; rst                    ; rst         ; 1.000        ; -2.998     ; 0.479      ;
; -3.857 ; regOp[2]               ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 3.011      ; 6.715      ;
; -3.819 ; regS[2]                ; regOp[2]                        ; rst                    ; rst         ; 1.000        ; -2.999     ; 0.473      ;
; -3.705 ; regOp[3]               ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 3.010      ; 6.562      ;
; -3.570 ; regOp[0]               ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; -0.161     ; 3.608      ;
; -3.272 ; regW[0]                ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; 0.021      ; 3.492      ;
; -3.128 ; regAddress[1]          ; IR[7]                           ; rst                    ; rst         ; 1.000        ; -0.034     ; 3.295      ;
; -2.857 ; regAddress[3]          ; IR[7]                           ; rst                    ; rst         ; 1.000        ; -0.031     ; 3.027      ;
; -2.792 ; regS[3]                ; regOp[3]                        ; estado.moveToRegisters ; rst         ; 1.000        ; -1.707     ; 0.479      ;
; -2.779 ; CoBuffer               ; carryIn                         ; rst                    ; rst         ; 1.000        ; -1.618     ; 1.158      ;
; -2.679 ; regAddress[2]          ; IR[7]                           ; rst                    ; rst         ; 1.000        ; -0.034     ; 2.846      ;
; -2.602 ; regW[7]                ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; 0.022      ; 2.823      ;
; -2.566 ; regOp[2]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 4.302      ; 6.715      ;
; -2.554 ; regAddress[0]          ; IR[7]                           ; rst                    ; rst         ; 1.000        ; -0.030     ; 2.725      ;
; -2.528 ; regS[2]                ; regOp[2]                        ; estado.moveToRegisters ; rst         ; 1.000        ; -1.708     ; 0.473      ;
; -2.489 ; regAddress[1]          ; IR[8]                           ; rst                    ; rst         ; 1.000        ; -0.045     ; 2.631      ;
; -2.414 ; regOp[3]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 4.301      ; 6.562      ;
; -2.301 ; regAddress[3]          ; IR[8]                           ; rst                    ; rst         ; 1.000        ; -0.042     ; 2.446      ;
; -2.279 ; regOp[0]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 1.130      ; 3.608      ;
; -2.268 ; regAddress[1]          ; IR[11]                          ; rst                    ; rst         ; 1.000        ; -0.003     ; 2.257      ;
; -2.248 ; regAddress[1]          ; IR[10]                          ; rst                    ; rst         ; 1.000        ; -0.001     ; 2.440      ;
; -2.226 ; regAddress[1]          ; IR[9]                           ; rst                    ; rst         ; 1.000        ; -0.001     ; 2.413      ;
; -2.088 ; regAddress[3]          ; IR[11]                          ; rst                    ; rst         ; 1.000        ; 0.000      ; 2.080      ;
; -2.054 ; regAddress[3]          ; IR[10]                          ; rst                    ; rst         ; 1.000        ; 0.002      ; 2.249      ;
; -2.029 ; regAddress[2]          ; IR[8]                           ; rst                    ; rst         ; 1.000        ; -0.045     ; 2.171      ;
; -1.991 ; regAddress[3]          ; IR[9]                           ; rst                    ; rst         ; 1.000        ; 0.002      ; 2.181      ;
; -1.981 ; regW[0]                ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 1.312      ; 3.492      ;
; -1.909 ; regAddress[0]          ; IR[8]                           ; rst                    ; rst         ; 1.000        ; -0.041     ; 2.055      ;
; -1.813 ; regAddress[2]          ; IR[9]                           ; rst                    ; rst         ; 1.000        ; -0.001     ; 2.000      ;
; -1.810 ; regAddress[2]          ; IR[11]                          ; rst                    ; rst         ; 1.000        ; -0.003     ; 1.799      ;
; -1.796 ; regAddress[2]          ; IR[10]                          ; rst                    ; rst         ; 1.000        ; -0.001     ; 1.988      ;
; -1.701 ; regOp[2]               ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; 2.857      ; 4.757      ;
; -1.697 ; regAddress[0]          ; IR[11]                          ; rst                    ; rst         ; 1.000        ; 0.001      ; 1.690      ;
; -1.696 ; regAddress[0]          ; IR[9]                           ; rst                    ; rst         ; 1.000        ; 0.003      ; 1.887      ;
; -1.668 ; regAddress[0]          ; IR[10]                          ; rst                    ; rst         ; 1.000        ; 0.003      ; 1.864      ;
; -1.549 ; regOp[3]               ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; 2.856      ; 4.604      ;
; -1.311 ; regW[7]                ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 1.313      ; 2.823      ;
; -0.711 ; estado.resultToW       ; prox_estado.progMemRead_594     ; clk                    ; rst         ; 1.000        ; 0.244      ; 0.825      ;
; -0.702 ; estado.progMemRead     ; prox_estado.moveToRegisters_588 ; clk                    ; rst         ; 1.000        ; 0.275      ; 0.829      ;
; -0.562 ; regS[1]                ; regOp[1]                        ; rst                    ; rst         ; 1.000        ; 0.130      ; 0.502      ;
; -0.529 ; regS[0]                ; regOp[0]                        ; rst                    ; rst         ; 1.000        ; 0.132      ; 0.477      ;
; -0.410 ; regOp[2]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 4.148      ; 4.757      ;
; -0.258 ; regOp[3]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 4.147      ; 4.604      ;
; 0.370  ; estado.moveToRegisters ; prox_estado.resultToW_582       ; estado.moveToRegisters ; rst         ; 0.500        ; 2.492      ; 1.047      ;
; 0.434  ; IR[9]                  ; regS[1]                         ; rst                    ; rst         ; 1.000        ; 1.600      ; 1.147      ;
; 0.450  ; regOp[1]               ; Zout$latch                      ; regOp[1]               ; rst         ; 0.500        ; 6.322      ; 5.219      ;
; 0.729  ; regS[1]                ; regOp[1]                        ; estado.moveToRegisters ; rst         ; 1.000        ; 1.421      ; 0.502      ;
; 0.762  ; regS[0]                ; regOp[0]                        ; estado.moveToRegisters ; rst         ; 1.000        ; 1.423      ; 0.477      ;
; 0.765  ; PC[2]                  ; regAddress[2]                   ; estado.moveToRegisters ; rst         ; 1.000        ; 1.629      ; 0.831      ;
; 0.840  ; PC[0]                  ; regAddress[0]                   ; estado.moveToRegisters ; rst         ; 1.000        ; 1.767      ; 0.853      ;
; 0.870  ; estado.moveToRegisters ; prox_estado.resultToW_582       ; estado.moveToRegisters ; rst         ; 1.000        ; 2.492      ; 1.047      ;
; 0.906  ; PC[1]                  ; regAddress[1]                   ; estado.moveToRegisters ; rst         ; 1.000        ; 1.566      ; 0.827      ;
; 0.927  ; PC[3]                  ; regAddress[3]                   ; estado.moveToRegisters ; rst         ; 1.000        ; 1.561      ; 0.818      ;
; 0.950  ; regOp[1]               ; Zout$latch                      ; regOp[1]               ; rst         ; 1.000        ; 6.322      ; 5.219      ;
; 0.968  ; IR[8]                  ; regS[0]                         ; rst                    ; rst         ; 1.000        ; 1.642      ; 0.632      ;
; 1.047  ; IR[10]                 ; regS[2]                         ; rst                    ; rst         ; 1.000        ; 1.711      ; 0.873      ;
; 1.084  ; IR[11]                 ; regS[3]                         ; rst                    ; rst         ; 1.000        ; 1.713      ; 0.834      ;
; 1.434  ; W[6]                   ; regW[6]                         ; IR[7]                  ; rst         ; 0.500        ; 3.041      ; 1.053      ;
; 1.449  ; W[5]                   ; regW[5]                         ; IR[7]                  ; rst         ; 0.500        ; 3.111      ; 1.134      ;
; 1.793  ; W[7]                   ; regW[7]                         ; IR[7]                  ; rst         ; 0.500        ; 3.226      ; 0.859      ;
; 1.799  ; W[0]                   ; regW[0]                         ; IR[7]                  ; rst         ; 0.500        ; 3.227      ; 0.857      ;
; 1.844  ; W[2]                   ; regW[2]                         ; IR[7]                  ; rst         ; 0.500        ; 3.255      ; 0.856      ;
; 1.854  ; W[3]                   ; regW[3]                         ; IR[7]                  ; rst         ; 0.500        ; 3.238      ; 0.875      ;
; 1.896  ; ALU_8:XALU|preR[8]     ; CoBuffer                        ; regOp[1]               ; rst         ; 0.500        ; 4.426      ; 2.229      ;
; 1.998  ; W[1]                   ; regW[1]                         ; IR[7]                  ; rst         ; 0.500        ; 3.407      ; 1.072      ;
; 2.082  ; W[4]                   ; regW[4]                         ; IR[7]                  ; rst         ; 0.500        ; 3.235      ; 0.831      ;
; 2.785  ; regOp[1]               ; CoBuffer                        ; regOp[1]               ; rst         ; 0.500        ; 6.168      ; 3.082      ;
; 3.285  ; regOp[1]               ; CoBuffer                        ; regOp[1]               ; rst         ; 1.000        ; 6.168      ; 3.082      ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estado.moveToRegisters'                                                                                   ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+
; -5.374 ; regS[3]       ; regOp[3] ; rst                    ; estado.moveToRegisters ; 1.000        ; -4.289     ; 0.479      ;
; -5.110 ; regS[2]       ; regOp[2] ; rst                    ; estado.moveToRegisters ; 1.000        ; -4.290     ; 0.473      ;
; -4.083 ; regS[3]       ; regOp[3] ; estado.moveToRegisters ; estado.moveToRegisters ; 1.000        ; -2.998     ; 0.479      ;
; -3.819 ; regS[2]       ; regOp[2] ; estado.moveToRegisters ; estado.moveToRegisters ; 1.000        ; -2.999     ; 0.473      ;
; -3.533 ; regAddress[2] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.629     ; 1.324      ;
; -3.393 ; regAddress[1] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.564     ; 1.529      ;
; -3.357 ; regAddress[1] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.629     ; 1.148      ;
; -3.330 ; regAddress[2] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.564     ; 1.466      ;
; -3.200 ; regAddress[0] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.625     ; 0.995      ;
; -3.172 ; regAddress[1] ; PC[1]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.566     ; 1.297      ;
; -3.129 ; regAddress[3] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.561     ; 1.268      ;
; -3.022 ; regAddress[0] ; PC[1]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.562     ; 1.151      ;
; -2.995 ; regAddress[0] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.560     ; 1.135      ;
; -2.963 ; regAddress[0] ; PC[0]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.767     ; 0.859      ;
; -1.853 ; regS[1]       ; regOp[1] ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.161     ; 0.502      ;
; -1.820 ; regS[0]       ; regOp[0] ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.159     ; 0.477      ;
; -0.857 ; IR[9]         ; regS[1]  ; rst                    ; estado.moveToRegisters ; 1.000        ; 0.309      ; 1.147      ;
; -0.562 ; regS[1]       ; regOp[1] ; estado.moveToRegisters ; estado.moveToRegisters ; 1.000        ; 0.130      ; 0.502      ;
; -0.529 ; regS[0]       ; regOp[0] ; estado.moveToRegisters ; estado.moveToRegisters ; 1.000        ; 0.132      ; 0.477      ;
; -0.323 ; IR[8]         ; regS[0]  ; rst                    ; estado.moveToRegisters ; 1.000        ; 0.351      ; 0.632      ;
; -0.244 ; IR[10]        ; regS[2]  ; rst                    ; estado.moveToRegisters ; 1.000        ; 0.420      ; 0.873      ;
; -0.207 ; IR[11]        ; regS[3]  ; rst                    ; estado.moveToRegisters ; 1.000        ; 0.422      ; 0.834      ;
; 0.143  ; W[6]          ; regW[6]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 1.750      ; 1.053      ;
; 0.158  ; W[5]          ; regW[5]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 1.820      ; 1.134      ;
; 0.502  ; W[7]          ; regW[7]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 1.935      ; 0.859      ;
; 0.508  ; W[0]          ; regW[0]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 1.936      ; 0.857      ;
; 0.553  ; W[2]          ; regW[2]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 1.964      ; 0.856      ;
; 0.563  ; W[3]          ; regW[3]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 1.947      ; 0.875      ;
; 0.707  ; W[1]          ; regW[1]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 2.116      ; 1.072      ;
; 0.791  ; W[4]          ; regW[4]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 1.944      ; 0.831      ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                ;
+-------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.054 ; prox_estado.progMemRead_594     ; estado.progMemRead     ; rst          ; clk         ; 1.000        ; -0.244     ; 0.740      ;
; 0.667 ; prox_estado.moveToRegisters_588 ; estado.moveToRegisters ; rst          ; clk         ; 1.000        ; -0.275     ; 0.096      ;
; 0.697 ; prox_estado.resultToW_582       ; estado.resultToW       ; rst          ; clk         ; 1.000        ; -0.245     ; 0.096      ;
+-------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'rst'                                                                                                                            ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                         ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; -3.184 ; regOp[1]               ; CoBuffer                        ; regOp[1]               ; rst         ; 0.000        ; 6.168      ; 2.984      ;
; -2.684 ; regOp[1]               ; CoBuffer                        ; regOp[1]               ; rst         ; -0.500       ; 6.168      ; 2.984      ;
; -2.589 ; regOp[1]               ; Zout$latch                      ; regOp[1]               ; rst         ; 0.000        ; 6.322      ; 3.733      ;
; -2.089 ; regOp[1]               ; Zout$latch                      ; regOp[1]               ; rst         ; -0.500       ; 6.322      ; 3.733      ;
; -1.904 ; W[4]                   ; regW[4]                         ; IR[7]                  ; rst         ; -0.500       ; 3.235      ; 0.831      ;
; -1.899 ; W[2]                   ; regW[2]                         ; IR[7]                  ; rst         ; -0.500       ; 3.255      ; 0.856      ;
; -1.870 ; W[0]                   ; regW[0]                         ; IR[7]                  ; rst         ; -0.500       ; 3.227      ; 0.857      ;
; -1.867 ; W[7]                   ; regW[7]                         ; IR[7]                  ; rst         ; -0.500       ; 3.226      ; 0.859      ;
; -1.863 ; W[3]                   ; regW[3]                         ; IR[7]                  ; rst         ; -0.500       ; 3.238      ; 0.875      ;
; -1.835 ; W[1]                   ; regW[1]                         ; IR[7]                  ; rst         ; -0.500       ; 3.407      ; 1.072      ;
; -1.722 ; estado.moveToRegisters ; prox_estado.resultToW_582       ; estado.moveToRegisters ; rst         ; 0.000        ; 2.492      ; 1.047      ;
; -1.697 ; ALU_8:XALU|preR[8]     ; CoBuffer                        ; regOp[1]               ; rst         ; -0.500       ; 4.426      ; 2.229      ;
; -1.488 ; W[6]                   ; regW[6]                         ; IR[7]                  ; rst         ; -0.500       ; 3.041      ; 1.053      ;
; -1.477 ; W[5]                   ; regW[5]                         ; IR[7]                  ; rst         ; -0.500       ; 3.111      ; 1.134      ;
; -1.222 ; estado.moveToRegisters ; prox_estado.resultToW_582       ; estado.moveToRegisters ; rst         ; -0.500       ; 2.492      ; 1.047      ;
; -1.010 ; IR[8]                  ; regS[0]                         ; rst                    ; rst         ; 0.000        ; 1.642      ; 0.632      ;
; -0.946 ; regS[0]                ; regOp[0]                        ; estado.moveToRegisters ; rst         ; 0.000        ; 1.423      ; 0.477      ;
; -0.919 ; regS[1]                ; regOp[1]                        ; estado.moveToRegisters ; rst         ; 0.000        ; 1.421      ; 0.502      ;
; -0.914 ; PC[0]                  ; regAddress[0]                   ; estado.moveToRegisters ; rst         ; 0.000        ; 1.767      ; 0.853      ;
; -0.879 ; IR[11]                 ; regS[3]                         ; rst                    ; rst         ; 0.000        ; 1.713      ; 0.834      ;
; -0.838 ; IR[10]                 ; regS[2]                         ; rst                    ; rst         ; 0.000        ; 1.711      ; 0.873      ;
; -0.798 ; PC[2]                  ; regAddress[2]                   ; estado.moveToRegisters ; rst         ; 0.000        ; 1.629      ; 0.831      ;
; -0.743 ; PC[3]                  ; regAddress[3]                   ; estado.moveToRegisters ; rst         ; 0.000        ; 1.561      ; 0.818      ;
; -0.739 ; PC[1]                  ; regAddress[1]                   ; estado.moveToRegisters ; rst         ; 0.000        ; 1.566      ; 0.827      ;
; -0.679 ; regOp[3]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 4.147      ; 3.468      ;
; -0.453 ; IR[9]                  ; regS[1]                         ; rst                    ; rst         ; 0.000        ; 1.600      ; 1.147      ;
; -0.232 ; regOp[3]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 4.301      ; 4.069      ;
; -0.051 ; regOp[2]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 4.302      ; 4.251      ;
; 0.038  ; regOp[2]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 4.148      ; 4.186      ;
; 0.345  ; regS[0]                ; regOp[0]                        ; rst                    ; rst         ; 0.000        ; 0.132      ; 0.477      ;
; 0.372  ; regS[1]                ; regOp[1]                        ; rst                    ; rst         ; 0.000        ; 0.130      ; 0.502      ;
; 0.554  ; estado.progMemRead     ; prox_estado.moveToRegisters_588 ; clk                    ; rst         ; 0.000        ; 0.275      ; 0.829      ;
; 0.581  ; estado.resultToW       ; prox_estado.progMemRead_594     ; clk                    ; rst         ; 0.000        ; 0.244      ; 0.825      ;
; 0.612  ; regOp[3]               ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; 2.856      ; 3.468      ;
; 1.059  ; regOp[3]               ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 3.010      ; 4.069      ;
; 1.240  ; regOp[2]               ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 3.011      ; 4.251      ;
; 1.329  ; regOp[2]               ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; 2.857      ; 4.186      ;
; 1.510  ; regW[7]                ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 1.313      ; 2.823      ;
; 1.689  ; regAddress[0]          ; IR[11]                          ; rst                    ; rst         ; 0.000        ; 0.001      ; 1.690      ;
; 1.759  ; regW[1]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.445      ; 3.204      ;
; 1.802  ; regAddress[2]          ; IR[11]                          ; rst                    ; rst         ; 0.000        ; -0.003     ; 1.799      ;
; 1.861  ; regAddress[0]          ; IR[10]                          ; rst                    ; rst         ; 0.000        ; 0.003      ; 1.864      ;
; 1.884  ; regAddress[0]          ; IR[9]                           ; rst                    ; rst         ; 0.000        ; 0.003      ; 1.887      ;
; 1.939  ; regW[3]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.442      ; 3.381      ;
; 1.989  ; regAddress[2]          ; IR[10]                          ; rst                    ; rst         ; 0.000        ; -0.001     ; 1.988      ;
; 2.001  ; regAddress[2]          ; IR[9]                           ; rst                    ; rst         ; 0.000        ; -0.001     ; 2.000      ;
; 2.080  ; regAddress[3]          ; IR[11]                          ; rst                    ; rst         ; 0.000        ; 0.000      ; 2.080      ;
; 2.096  ; regAddress[0]          ; IR[8]                           ; rst                    ; rst         ; 0.000        ; -0.041     ; 2.055      ;
; 2.129  ; regOp[0]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.284      ; 3.413      ;
; 2.179  ; regAddress[3]          ; IR[9]                           ; rst                    ; rst         ; 0.000        ; 0.002      ; 2.181      ;
; 2.180  ; regW[0]                ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 1.312      ; 3.492      ;
; 2.181  ; regS[2]                ; regOp[2]                        ; estado.moveToRegisters ; rst         ; 0.000        ; -1.708     ; 0.473      ;
; 2.186  ; regS[3]                ; regOp[3]                        ; estado.moveToRegisters ; rst         ; 0.000        ; -1.707     ; 0.479      ;
; 2.216  ; regAddress[2]          ; IR[8]                           ; rst                    ; rst         ; 0.000        ; -0.045     ; 2.171      ;
; 2.243  ; regW[6]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.471      ; 3.714      ;
; 2.247  ; regAddress[3]          ; IR[10]                          ; rst                    ; rst         ; 0.000        ; 0.002      ; 2.249      ;
; 2.260  ; regAddress[1]          ; IR[11]                          ; rst                    ; rst         ; 0.000        ; -0.003     ; 2.257      ;
; 2.323  ; regW[2]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.441      ; 3.764      ;
; 2.335  ; carryIn                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 1.772      ; 4.107      ;
; 2.391  ; regW[5]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.415      ; 3.806      ;
; 2.414  ; regAddress[1]          ; IR[9]                           ; rst                    ; rst         ; 0.000        ; -0.001     ; 2.413      ;
; 2.441  ; regAddress[1]          ; IR[10]                          ; rst                    ; rst         ; 0.000        ; -0.001     ; 2.440      ;
; 2.478  ; regOp[0]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 1.130      ; 3.608      ;
; 2.488  ; regAddress[3]          ; IR[8]                           ; rst                    ; rst         ; 0.000        ; -0.042     ; 2.446      ;
; 2.562  ; regW[4]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.445      ; 4.007      ;
; 2.632  ; regW[0]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.466      ; 4.098      ;
; 2.676  ; regAddress[1]          ; IR[8]                           ; rst                    ; rst         ; 0.000        ; -0.045     ; 2.631      ;
; 2.755  ; regAddress[0]          ; IR[7]                           ; rst                    ; rst         ; 0.000        ; -0.030     ; 2.725      ;
; 2.776  ; CoBuffer               ; carryIn                         ; rst                    ; rst         ; 0.000        ; -1.618     ; 1.158      ;
; 2.801  ; regW[7]                ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; 0.022      ; 2.823      ;
; 2.880  ; regAddress[2]          ; IR[7]                           ; rst                    ; rst         ; 0.000        ; -0.034     ; 2.846      ;
; 3.050  ; regW[1]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.154      ; 3.204      ;
; 3.058  ; regAddress[3]          ; IR[7]                           ; rst                    ; rst         ; 0.000        ; -0.031     ; 3.027      ;
; 3.230  ; regW[3]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.151      ; 3.381      ;
; 3.234  ; regW[7]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.467      ; 4.701      ;
; 3.329  ; regAddress[1]          ; IR[7]                           ; rst                    ; rst         ; 0.000        ; -0.034     ; 3.295      ;
; 3.420  ; regOp[0]               ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; -0.007     ; 3.413      ;
; 3.471  ; regW[0]                ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; 0.021      ; 3.492      ;
; 3.472  ; regS[2]                ; regOp[2]                        ; rst                    ; rst         ; 0.000        ; -2.999     ; 0.473      ;
; 3.477  ; regS[3]                ; regOp[3]                        ; rst                    ; rst         ; 0.000        ; -2.998     ; 0.479      ;
; 3.534  ; regW[6]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.180      ; 3.714      ;
; 3.614  ; regW[2]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.150      ; 3.764      ;
; 3.682  ; regW[5]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.124      ; 3.806      ;
; 3.769  ; regOp[0]               ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; -0.161     ; 3.608      ;
; 3.853  ; regW[4]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.154      ; 4.007      ;
; 3.923  ; regW[0]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.175      ; 4.098      ;
; 4.525  ; regW[7]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.176      ; 4.701      ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estado.moveToRegisters'                                                                                    ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+
; -0.613 ; W[4]          ; regW[4]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 1.944      ; 0.831      ;
; -0.608 ; W[2]          ; regW[2]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 1.964      ; 0.856      ;
; -0.579 ; W[0]          ; regW[0]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 1.936      ; 0.857      ;
; -0.576 ; W[7]          ; regW[7]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 1.935      ; 0.859      ;
; -0.572 ; W[3]          ; regW[3]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 1.947      ; 0.875      ;
; -0.544 ; W[1]          ; regW[1]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 2.116      ; 1.072      ;
; -0.197 ; W[6]          ; regW[6]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 1.750      ; 1.053      ;
; -0.186 ; W[5]          ; regW[5]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 1.820      ; 1.134      ;
; 0.281  ; IR[8]         ; regS[0]  ; rst                    ; estado.moveToRegisters ; 0.000        ; 0.351      ; 0.632      ;
; 0.345  ; regS[0]       ; regOp[0] ; estado.moveToRegisters ; estado.moveToRegisters ; 0.000        ; 0.132      ; 0.477      ;
; 0.372  ; regS[1]       ; regOp[1] ; estado.moveToRegisters ; estado.moveToRegisters ; 0.000        ; 0.130      ; 0.502      ;
; 0.412  ; IR[11]        ; regS[3]  ; rst                    ; estado.moveToRegisters ; 0.000        ; 0.422      ; 0.834      ;
; 0.453  ; IR[10]        ; regS[2]  ; rst                    ; estado.moveToRegisters ; 0.000        ; 0.420      ; 0.873      ;
; 0.838  ; IR[9]         ; regS[1]  ; rst                    ; estado.moveToRegisters ; 0.000        ; 0.309      ; 1.147      ;
; 1.636  ; regS[0]       ; regOp[0] ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.159     ; 0.477      ;
; 1.663  ; regS[1]       ; regOp[1] ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.161     ; 0.502      ;
; 2.620  ; regAddress[0] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.625     ; 0.995      ;
; 2.626  ; regAddress[0] ; PC[0]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.767     ; 0.859      ;
; 2.695  ; regAddress[0] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.560     ; 1.135      ;
; 2.713  ; regAddress[0] ; PC[1]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.562     ; 1.151      ;
; 2.777  ; regAddress[1] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.629     ; 1.148      ;
; 2.829  ; regAddress[3] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.561     ; 1.268      ;
; 2.863  ; regAddress[1] ; PC[1]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.566     ; 1.297      ;
; 2.953  ; regAddress[2] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.629     ; 1.324      ;
; 3.030  ; regAddress[2] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.564     ; 1.466      ;
; 3.093  ; regAddress[1] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.564     ; 1.529      ;
; 3.472  ; regS[2]       ; regOp[2] ; estado.moveToRegisters ; estado.moveToRegisters ; 0.000        ; -2.999     ; 0.473      ;
; 3.477  ; regS[3]       ; regOp[3] ; estado.moveToRegisters ; estado.moveToRegisters ; 0.000        ; -2.998     ; 0.479      ;
; 4.763  ; regS[2]       ; regOp[2] ; rst                    ; estado.moveToRegisters ; 0.000        ; -4.290     ; 0.473      ;
; 4.768  ; regS[3]       ; regOp[3] ; rst                    ; estado.moveToRegisters ; 0.000        ; -4.289     ; 0.479      ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'IR[7]'                                                                                     ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+
; -0.055 ; regOp[1]  ; W[7]    ; regOp[1]               ; IR[7]       ; 0.000        ; 2.920      ; 2.865      ;
; -0.040 ; regOp[1]  ; W[6]    ; regOp[1]               ; IR[7]       ; 0.000        ; 3.101      ; 3.061      ;
; 0.085  ; regOp[1]  ; W[2]    ; regOp[1]               ; IR[7]       ; 0.000        ; 2.917      ; 3.002      ;
; 0.227  ; regOp[1]  ; W[0]    ; regOp[1]               ; IR[7]       ; 0.000        ; 2.920      ; 3.147      ;
; 0.295  ; regOp[1]  ; W[4]    ; regOp[1]               ; IR[7]       ; 0.000        ; 2.933      ; 3.228      ;
; 0.329  ; regOp[1]  ; W[3]    ; regOp[1]               ; IR[7]       ; 0.000        ; 2.933      ; 3.262      ;
; 0.374  ; regOp[1]  ; W[5]    ; regOp[1]               ; IR[7]       ; 0.000        ; 3.087      ; 3.461      ;
; 0.445  ; regOp[1]  ; W[7]    ; regOp[1]               ; IR[7]       ; -0.500       ; 2.920      ; 2.865      ;
; 0.460  ; regOp[1]  ; W[6]    ; regOp[1]               ; IR[7]       ; -0.500       ; 3.101      ; 3.061      ;
; 0.527  ; regOp[1]  ; W[1]    ; regOp[1]               ; IR[7]       ; 0.000        ; 2.761      ; 3.288      ;
; 0.585  ; regOp[1]  ; W[2]    ; regOp[1]               ; IR[7]       ; -0.500       ; 2.917      ; 3.002      ;
; 0.727  ; regOp[1]  ; W[0]    ; regOp[1]               ; IR[7]       ; -0.500       ; 2.920      ; 3.147      ;
; 0.795  ; regOp[1]  ; W[4]    ; regOp[1]               ; IR[7]       ; -0.500       ; 2.933      ; 3.228      ;
; 0.829  ; regOp[1]  ; W[3]    ; regOp[1]               ; IR[7]       ; -0.500       ; 2.933      ; 3.262      ;
; 0.874  ; regOp[1]  ; W[5]    ; regOp[1]               ; IR[7]       ; -0.500       ; 3.087      ; 3.461      ;
; 1.027  ; regOp[1]  ; W[1]    ; regOp[1]               ; IR[7]       ; -0.500       ; 2.761      ; 3.288      ;
; 2.802  ; regOp[3]  ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.899      ; 3.201      ;
; 2.817  ; regOp[3]  ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.080      ; 3.397      ;
; 2.942  ; regOp[3]  ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.896      ; 3.338      ;
; 2.983  ; regOp[2]  ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.900      ; 3.383      ;
; 2.998  ; regOp[2]  ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.081      ; 3.579      ;
; 3.106  ; regOp[2]  ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.897      ; 3.503      ;
; 3.149  ; regOp[3]  ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.899      ; 3.548      ;
; 3.152  ; regOp[3]  ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.912      ; 3.564      ;
; 3.174  ; regOp[2]  ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.913      ; 3.587      ;
; 3.186  ; regOp[3]  ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.912      ; 3.598      ;
; 3.201  ; regOp[2]  ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.900      ; 3.601      ;
; 3.231  ; regOp[3]  ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.066      ; 3.797      ;
; 3.333  ; regOp[2]  ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.913      ; 3.746      ;
; 3.384  ; regOp[3]  ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.740      ; 3.624      ;
; 3.412  ; regOp[2]  ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.067      ; 3.979      ;
; 3.565  ; regOp[2]  ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.741      ; 3.806      ;
; 4.093  ; regOp[3]  ; W[7]    ; rst                    ; IR[7]       ; -0.500       ; -0.392     ; 3.201      ;
; 4.108  ; regOp[3]  ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; -0.211     ; 3.397      ;
; 4.233  ; regOp[3]  ; W[2]    ; rst                    ; IR[7]       ; -0.500       ; -0.395     ; 3.338      ;
; 4.274  ; regOp[2]  ; W[7]    ; rst                    ; IR[7]       ; -0.500       ; -0.391     ; 3.383      ;
; 4.289  ; regOp[2]  ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; -0.210     ; 3.579      ;
; 4.397  ; regOp[2]  ; W[2]    ; rst                    ; IR[7]       ; -0.500       ; -0.394     ; 3.503      ;
; 4.440  ; regOp[3]  ; W[0]    ; rst                    ; IR[7]       ; -0.500       ; -0.392     ; 3.548      ;
; 4.443  ; regOp[3]  ; W[4]    ; rst                    ; IR[7]       ; -0.500       ; -0.379     ; 3.564      ;
; 4.465  ; regOp[2]  ; W[3]    ; rst                    ; IR[7]       ; -0.500       ; -0.378     ; 3.587      ;
; 4.477  ; regOp[3]  ; W[3]    ; rst                    ; IR[7]       ; -0.500       ; -0.379     ; 3.598      ;
; 4.492  ; regOp[2]  ; W[0]    ; rst                    ; IR[7]       ; -0.500       ; -0.391     ; 3.601      ;
; 4.522  ; regOp[3]  ; W[5]    ; rst                    ; IR[7]       ; -0.500       ; -0.225     ; 3.797      ;
; 4.624  ; regOp[2]  ; W[4]    ; rst                    ; IR[7]       ; -0.500       ; -0.378     ; 3.746      ;
; 4.675  ; regOp[3]  ; W[1]    ; rst                    ; IR[7]       ; -0.500       ; -0.551     ; 3.624      ;
; 4.703  ; regOp[2]  ; W[5]    ; rst                    ; IR[7]       ; -0.500       ; -0.224     ; 3.979      ;
; 4.707  ; regW[1]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.960     ; 2.247      ;
; 4.822  ; carryIn   ; W[7]    ; rst                    ; IR[7]       ; -0.500       ; -1.630     ; 2.692      ;
; 4.856  ; regOp[2]  ; W[1]    ; rst                    ; IR[7]       ; -0.500       ; -0.550     ; 3.806      ;
; 4.887  ; regW[3]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.963     ; 2.424      ;
; 4.930  ; carryIn   ; W[0]    ; rst                    ; IR[7]       ; -0.500       ; -1.630     ; 2.800      ;
; 5.190  ; regW[1]   ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.957     ; 2.733      ;
; 5.264  ; regOp[0]  ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -2.121     ; 2.643      ;
; 5.292  ; regW[6]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.750     ; 3.042      ;
; 5.361  ; regW[2]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -2.120     ; 2.741      ;
; 5.384  ; regW[5]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.974     ; 2.910      ;
; 5.440  ; regW[5]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.806     ; 3.134      ;
; 5.444  ; regW[6]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.931     ; 3.013      ;
; 5.472  ; regOp[0]  ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.951     ; 3.021      ;
; 5.645  ; regW[3]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.947     ; 3.198      ;
; 5.670  ; regW[0]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -2.095     ; 3.075      ;
; 5.705  ; regOp[0]  ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -2.277     ; 2.928      ;
; 5.726  ; regW[4]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.944     ; 3.282      ;
; 5.760  ; regW[2]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.948     ; 3.312      ;
; 5.791  ; regW[0]   ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.936     ; 3.355      ;
; 5.828  ; regOp[0]  ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -2.118     ; 3.210      ;
; 5.871  ; regOp[0]  ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -2.105     ; 3.266      ;
; 5.905  ; regW[4]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.790     ; 3.615      ;
; 5.933  ; regOp[0]  ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.937     ; 3.496      ;
; 5.945  ; regW[6]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.764     ; 3.681      ;
; 5.946  ; regW[2]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.964     ; 3.482      ;
; 5.952  ; regW[1]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -2.116     ; 3.336      ;
; 5.962  ; carryIn   ; W[2]    ; rst                    ; IR[7]       ; -0.500       ; -1.633     ; 3.829      ;
; 5.998  ; regW[1]   ; W[2]    ; rst                    ; IR[7]       ; -0.500       ; -3.251     ; 2.247      ;
; 6.022  ; regW[7]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.935     ; 3.587      ;
; 6.050  ; carryIn   ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; -1.449     ; 4.101      ;
; 6.062  ; regOp[0]  ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -2.118     ; 3.444      ;
; 6.064  ; regW[4]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.776     ; 3.788      ;
; 6.143  ; regW[3]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.779     ; 3.864      ;
; 6.178  ; regW[3]   ; W[2]    ; rst                    ; IR[7]       ; -0.500       ; -3.254     ; 2.424      ;
; 6.215  ; regOp[0]  ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -2.105     ; 3.610      ;
; 6.264  ; regW[2]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.780     ; 3.984      ;
; 6.283  ; regW[7]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.754     ; 4.029      ;
; 6.387  ; regW[5]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.820     ; 4.067      ;
; 6.412  ; carryIn   ; W[3]    ; rst                    ; IR[7]       ; -0.500       ; -1.617     ; 4.295      ;
; 6.457  ; carryIn   ; W[5]    ; rst                    ; IR[7]       ; -0.500       ; -1.463     ; 4.494      ;
; 6.481  ; regW[1]   ; W[0]    ; rst                    ; IR[7]       ; -0.500       ; -3.248     ; 2.733      ;
; 6.514  ; regW[3]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.947     ; 4.067      ;
; 6.537  ; carryIn   ; W[1]    ; rst                    ; IR[7]       ; -0.500       ; -1.789     ; 4.248      ;
; 6.555  ; regOp[0]  ; W[2]    ; rst                    ; IR[7]       ; -0.500       ; -3.412     ; 2.643      ;
; 6.583  ; regW[6]   ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; -3.041     ; 3.042      ;
; 6.589  ; regW[4]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.944     ; 4.145      ;
; 6.632  ; regW[1]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.776     ; 4.356      ;
; 6.652  ; regW[2]   ; W[1]    ; rst                    ; IR[7]       ; -0.500       ; -3.411     ; 2.741      ;
; 6.675  ; regW[5]   ; W[4]    ; rst                    ; IR[7]       ; -0.500       ; -3.265     ; 2.910      ;
; 6.731  ; regW[5]   ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; -3.097     ; 3.134      ;
; 6.732  ; regW[0]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -1.755     ; 4.477      ;
; 6.735  ; regW[6]   ; W[7]    ; rst                    ; IR[7]       ; -0.500       ; -3.222     ; 3.013      ;
; 6.763  ; regOp[0]  ; W[5]    ; rst                    ; IR[7]       ; -0.500       ; -3.242     ; 3.021      ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'regOp[1]'                                                                                             ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+
; -0.044 ; regOp[1]  ; ALU_8:XALU|preR[8] ; regOp[1]               ; regOp[1]    ; 0.000        ; 1.742      ; 1.698      ;
; 0.456  ; regOp[1]  ; ALU_8:XALU|preR[8] ; regOp[1]               ; regOp[1]    ; -0.500       ; 1.742      ; 1.698      ;
; 3.631  ; regOp[2]  ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -0.278     ; 2.853      ;
; 4.922  ; regOp[2]  ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -1.569     ; 2.853      ;
; 6.431  ; regOp[0]  ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -3.296     ; 2.635      ;
; 6.734  ; regW[7]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -3.113     ; 3.121      ;
; 7.360  ; regW[6]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -3.109     ; 3.751      ;
; 7.372  ; regW[2]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -3.139     ; 3.733      ;
; 7.395  ; regW[0]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -3.114     ; 3.781      ;
; 7.406  ; regW[5]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -3.165     ; 3.741      ;
; 7.506  ; regW[4]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -3.135     ; 3.871      ;
; 7.527  ; regW[3]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -3.138     ; 3.889      ;
; 7.706  ; regW[1]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -3.135     ; 4.071      ;
; 7.722  ; regOp[0]  ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -4.587     ; 2.635      ;
; 8.025  ; regW[7]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -4.404     ; 3.121      ;
; 8.651  ; regW[6]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -4.400     ; 3.751      ;
; 8.663  ; regW[2]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -4.430     ; 3.733      ;
; 8.686  ; regW[0]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -4.405     ; 3.781      ;
; 8.697  ; regW[5]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -4.456     ; 3.741      ;
; 8.797  ; regW[4]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -4.426     ; 3.871      ;
; 8.818  ; regW[3]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -4.429     ; 3.889      ;
; 8.997  ; regW[1]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -4.426     ; 4.071      ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                 ;
+-------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.055 ; prox_estado.resultToW_582       ; estado.resultToW       ; rst          ; clk         ; 0.000        ; -0.245     ; 0.096      ;
; 0.085 ; prox_estado.moveToRegisters_588 ; estado.moveToRegisters ; rst          ; clk         ; 0.000        ; -0.275     ; 0.096      ;
; 0.698 ; prox_estado.progMemRead_594     ; estado.progMemRead     ; rst          ; clk         ; 0.000        ; -0.244     ; 0.740      ;
+-------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'IR[7]'                                                                       ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.550 ; rst       ; W[6]    ; rst          ; IR[7]       ; 0.500        ; 3.101      ; 2.575      ;
; -1.344 ; rst       ; W[3]    ; rst          ; IR[7]       ; 0.500        ; 2.933      ; 2.574      ;
; -1.050 ; rst       ; W[6]    ; rst          ; IR[7]       ; 1.000        ; 3.101      ; 2.575      ;
; -0.844 ; rst       ; W[3]    ; rst          ; IR[7]       ; 1.000        ; 2.933      ; 2.574      ;
; -0.570 ; rst       ; W[4]    ; rst          ; IR[7]       ; 0.500        ; 2.933      ; 2.605      ;
; -0.566 ; rst       ; W[5]    ; rst          ; IR[7]       ; 0.500        ; 3.087      ; 2.568      ;
; -0.371 ; rst       ; W[1]    ; rst          ; IR[7]       ; 0.500        ; 2.761      ; 2.636      ;
; -0.370 ; rst       ; W[7]    ; rst          ; IR[7]       ; 0.500        ; 2.920      ; 2.633      ;
; -0.366 ; rst       ; W[0]    ; rst          ; IR[7]       ; 0.500        ; 2.920      ; 2.629      ;
; -0.278 ; rst       ; W[2]    ; rst          ; IR[7]       ; 0.500        ; 2.917      ; 2.537      ;
; -0.070 ; rst       ; W[4]    ; rst          ; IR[7]       ; 1.000        ; 2.933      ; 2.605      ;
; -0.066 ; rst       ; W[5]    ; rst          ; IR[7]       ; 1.000        ; 3.087      ; 2.568      ;
; 0.129  ; rst       ; W[1]    ; rst          ; IR[7]       ; 1.000        ; 2.761      ; 2.636      ;
; 0.130  ; rst       ; W[7]    ; rst          ; IR[7]       ; 1.000        ; 2.920      ; 2.633      ;
; 0.134  ; rst       ; W[0]    ; rst          ; IR[7]       ; 1.000        ; 2.920      ; 2.629      ;
; 0.222  ; rst       ; W[2]    ; rst          ; IR[7]       ; 1.000        ; 2.917      ; 2.537      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estado.moveToRegisters'                                                                 ;
+--------+-----------+---------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+------------------------+--------------+------------+------------+
; -0.061 ; rst       ; PC[2]   ; rst          ; estado.moveToRegisters ; 0.500        ; 2.971      ; 1.952      ;
; 0.091  ; rst       ; PC[0]   ; rst          ; estado.moveToRegisters ; 0.500        ; 2.829      ; 1.901      ;
; 0.323  ; rst       ; PC[1]   ; rst          ; estado.moveToRegisters ; 0.500        ; 3.034      ; 1.902      ;
; 0.335  ; rst       ; PC[3]   ; rst          ; estado.moveToRegisters ; 0.500        ; 3.036      ; 1.901      ;
; 0.439  ; rst       ; PC[2]   ; rst          ; estado.moveToRegisters ; 1.000        ; 2.971      ; 1.952      ;
; 0.591  ; rst       ; PC[0]   ; rst          ; estado.moveToRegisters ; 1.000        ; 2.829      ; 1.901      ;
; 0.823  ; rst       ; PC[1]   ; rst          ; estado.moveToRegisters ; 1.000        ; 3.034      ; 1.902      ;
; 0.835  ; rst       ; PC[3]   ; rst          ; estado.moveToRegisters ; 1.000        ; 3.036      ; 1.901      ;
+--------+-----------+---------+--------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                       ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; rst       ; estado.resultToW       ; rst          ; clk         ; 0.500        ; 2.247      ; 2.545      ;
; 0.240 ; rst       ; estado.progMemRead     ; rst          ; clk         ; 0.500        ; 2.247      ; 2.545      ;
; 0.240 ; rst       ; estado.moveToRegisters ; rst          ; clk         ; 0.500        ; 2.247      ; 2.545      ;
; 0.740 ; rst       ; estado.resultToW       ; rst          ; clk         ; 1.000        ; 2.247      ; 2.545      ;
; 0.740 ; rst       ; estado.progMemRead     ; rst          ; clk         ; 1.000        ; 2.247      ; 2.545      ;
; 0.740 ; rst       ; estado.moveToRegisters ; rst          ; clk         ; 1.000        ; 2.247      ; 2.545      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estado.moveToRegisters'                                                                  ;
+--------+-----------+---------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+------------------------+--------------+------------+------------+
; -1.135 ; rst       ; PC[3]   ; rst          ; estado.moveToRegisters ; 0.000        ; 3.036      ; 1.901      ;
; -1.132 ; rst       ; PC[1]   ; rst          ; estado.moveToRegisters ; 0.000        ; 3.034      ; 1.902      ;
; -1.019 ; rst       ; PC[2]   ; rst          ; estado.moveToRegisters ; 0.000        ; 2.971      ; 1.952      ;
; -0.928 ; rst       ; PC[0]   ; rst          ; estado.moveToRegisters ; 0.000        ; 2.829      ; 1.901      ;
; -0.635 ; rst       ; PC[3]   ; rst          ; estado.moveToRegisters ; -0.500       ; 3.036      ; 1.901      ;
; -0.632 ; rst       ; PC[1]   ; rst          ; estado.moveToRegisters ; -0.500       ; 3.034      ; 1.902      ;
; -0.519 ; rst       ; PC[2]   ; rst          ; estado.moveToRegisters ; -0.500       ; 2.971      ; 1.952      ;
; -0.428 ; rst       ; PC[0]   ; rst          ; estado.moveToRegisters ; -0.500       ; 2.829      ; 1.901      ;
+--------+-----------+---------+--------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'IR[7]'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.526 ; rst       ; W[6]    ; rst          ; IR[7]       ; 0.000        ; 3.101      ; 2.575      ;
; -0.519 ; rst       ; W[5]    ; rst          ; IR[7]       ; 0.000        ; 3.087      ; 2.568      ;
; -0.380 ; rst       ; W[2]    ; rst          ; IR[7]       ; 0.000        ; 2.917      ; 2.537      ;
; -0.359 ; rst       ; W[3]    ; rst          ; IR[7]       ; 0.000        ; 2.933      ; 2.574      ;
; -0.328 ; rst       ; W[4]    ; rst          ; IR[7]       ; 0.000        ; 2.933      ; 2.605      ;
; -0.291 ; rst       ; W[0]    ; rst          ; IR[7]       ; 0.000        ; 2.920      ; 2.629      ;
; -0.287 ; rst       ; W[7]    ; rst          ; IR[7]       ; 0.000        ; 2.920      ; 2.633      ;
; -0.125 ; rst       ; W[1]    ; rst          ; IR[7]       ; 0.000        ; 2.761      ; 2.636      ;
; -0.026 ; rst       ; W[6]    ; rst          ; IR[7]       ; -0.500       ; 3.101      ; 2.575      ;
; -0.019 ; rst       ; W[5]    ; rst          ; IR[7]       ; -0.500       ; 3.087      ; 2.568      ;
; 0.120  ; rst       ; W[2]    ; rst          ; IR[7]       ; -0.500       ; 2.917      ; 2.537      ;
; 0.141  ; rst       ; W[3]    ; rst          ; IR[7]       ; -0.500       ; 2.933      ; 2.574      ;
; 0.172  ; rst       ; W[4]    ; rst          ; IR[7]       ; -0.500       ; 2.933      ; 2.605      ;
; 0.209  ; rst       ; W[0]    ; rst          ; IR[7]       ; -0.500       ; 2.920      ; 2.629      ;
; 0.213  ; rst       ; W[7]    ; rst          ; IR[7]       ; -0.500       ; 2.920      ; 2.633      ;
; 0.375  ; rst       ; W[1]    ; rst          ; IR[7]       ; -0.500       ; 2.761      ; 2.636      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                        ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.012 ; rst       ; estado.resultToW       ; rst          ; clk         ; 0.000        ; 2.247      ; 2.545      ;
; 0.012 ; rst       ; estado.progMemRead     ; rst          ; clk         ; 0.000        ; 2.247      ; 2.545      ;
; 0.012 ; rst       ; estado.moveToRegisters ; rst          ; clk         ; 0.000        ; 2.247      ; 2.545      ;
; 0.512 ; rst       ; estado.resultToW       ; rst          ; clk         ; -0.500       ; 2.247      ; 2.545      ;
; 0.512 ; rst       ; estado.progMemRead     ; rst          ; clk         ; -0.500       ; 2.247      ; 2.545      ;
; 0.512 ; rst       ; estado.moveToRegisters ; rst          ; clk         ; -0.500       ; 2.247      ; 2.545      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; estado.moveToRegisters     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; estado.moveToRegisters     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; estado.progMemRead         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; estado.progMemRead         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; estado.resultToW           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; estado.resultToW           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estado.moveToRegisters|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estado.moveToRegisters|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estado.progMemRead|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estado.progMemRead|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estado.resultToW|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estado.resultToW|clk       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'rst'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; rst   ; Rise       ; rst                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CoBuffer                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CoBuffer                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; CoBuffer|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; CoBuffer|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[10]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[10]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[10]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[10]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[11]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[11]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[11]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[11]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[7]                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[7]                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[7]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[7]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[8]                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[8]                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[8]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[8]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[9]                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[9]                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[9]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[9]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; Zout$latch                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; Zout$latch                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout$latch|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout$latch|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout~0clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout~0clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout~0clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout~0clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout~0|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout~0|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout~0|datac                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout~0|datac                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; carryIn                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; carryIn                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn~0clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn~0clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn~0clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn~0clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn~0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn~0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn~0|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn~0|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; prox_estado.moveToRegisters_588       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; prox_estado.moveToRegisters_588       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; prox_estado.moveToRegisters_588|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; prox_estado.moveToRegisters_588|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; prox_estado.progMemRead_594           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; prox_estado.progMemRead_594           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; prox_estado.progMemRead_594|datab     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; prox_estado.progMemRead_594|datab     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; prox_estado.resultToW_582             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; prox_estado.resultToW_582             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; prox_estado.resultToW_582|datab       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; prox_estado.resultToW_582|datab       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regAddress[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regAddress[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regAddress[0]|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regAddress[0]|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regAddress[1]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regAddress[1]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regAddress[1]|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regAddress[1]|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regAddress[2]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regAddress[2]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regAddress[2]|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regAddress[2]|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regAddress[3]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regAddress[3]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regAddress[3]|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regAddress[3]|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regOp[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regOp[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regOp[0]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regOp[0]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regOp[1]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regOp[1]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regOp[1]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regOp[1]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regOp[2]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regOp[2]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regOp[2]|dataa                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regOp[2]|dataa                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regOp[3]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regOp[3]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regOp[3]|dataa                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regOp[3]|dataa                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regS[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regS[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regS[0]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regS[0]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regS[1]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regS[1]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regS[1]|datad                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'IR[7]'                                                                ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; IR[7]|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; IR[7]|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[0]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[0]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[0]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[0]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[0]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[0]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[0]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[0]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[5]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[5]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[6]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[6]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[7]|datac             ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estado.moveToRegisters'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; PC[0]                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; PC[0]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; PC[0]|datac                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; PC[0]|datac                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; PC[1]                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; PC[1]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; PC[1]|dataa                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; PC[1]|dataa                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; PC[2]                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; PC[2]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; PC[2]|datab                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; PC[2]|datab                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; PC[3]                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; PC[3]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; PC[3]|dataa                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; PC[3]|dataa                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regOp[0]                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regOp[0]                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regOp[0]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regOp[0]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regOp[1]                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regOp[1]                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regOp[1]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regOp[1]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regOp[2]                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regOp[2]                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regOp[2]|dataa                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regOp[2]|dataa                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regOp[3]                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regOp[3]                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regOp[3]|dataa                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regOp[3]|dataa                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regS[0]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regS[0]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regS[0]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regS[0]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regS[1]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regS[1]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regS[1]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regS[1]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regS[2]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regS[2]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regS[2]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regS[2]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regS[3]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regS[3]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regS[3]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regS[3]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[0]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[0]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[0]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[0]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[1]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[1]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[1]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[1]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[2]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[2]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[2]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[2]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[3]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[3]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[3]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[3]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[4]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[4]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[4]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[4]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[5]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[5]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[5]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[5]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[6]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[6]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]~0clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]~0clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]~0clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]~0clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]~0|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]~0|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]~0|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]~0|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[7]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[7]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[7]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[7]|datad                           ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regOp[1]'                                                             ;
+-------+--------------+----------------+------------------+----------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+----------+------------+---------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; ALU_8:XALU|preR[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; ALU_8:XALU|preR[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; XALU|Mux8~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; XALU|Mux8~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; XALU|Mux8~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; XALU|Mux8~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; XALU|preR[8]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; XALU|preR[8]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; regOp[1]|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; regOp[1]|combout    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+------------------+------------------------+--------+--------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+--------+--------+------------+------------------------+
; currentState[*]  ; clk                    ; 6.326  ; 6.326  ; Fall       ; clk                    ;
;  currentState[1] ; clk                    ; 6.326  ; 6.326  ; Fall       ; clk                    ;
; currentState[*]  ; estado.moveToRegisters ;        ; 3.764  ; Rise       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ;        ; 3.764  ; Rise       ; estado.moveToRegisters ;
; currentState[*]  ; estado.moveToRegisters ; 3.764  ;        ; Fall       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ; 3.764  ;        ; Fall       ; estado.moveToRegisters ;
; Zout             ; rst                    ; 10.600 ; 10.600 ; Fall       ; rst                    ;
+------------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+------------------+------------------------+--------+--------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+--------+--------+------------+------------------------+
; currentState[*]  ; clk                    ; 6.326  ; 6.326  ; Fall       ; clk                    ;
;  currentState[1] ; clk                    ; 6.326  ; 6.326  ; Fall       ; clk                    ;
; currentState[*]  ; estado.moveToRegisters ;        ; 3.764  ; Rise       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ;        ; 3.764  ; Rise       ; estado.moveToRegisters ;
; currentState[*]  ; estado.moveToRegisters ; 3.764  ;        ; Fall       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ; 3.764  ;        ; Fall       ; estado.moveToRegisters ;
; Zout             ; rst                    ; 10.600 ; 10.600 ; Fall       ; rst                    ;
+------------------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; IR[7]                  ; -4.065 ; -28.362       ;
; regOp[1]               ; -3.849 ; -3.849        ;
; estado.moveToRegisters ; -2.115 ; -7.442        ;
; rst                    ; -1.933 ; -7.001        ;
; clk                    ; 0.774  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; rst                    ; -1.974 ; -14.447       ;
; IR[7]                  ; -0.557 ; -3.566        ;
; clk                    ; -0.120 ; -0.239        ;
; estado.moveToRegisters ; -0.067 ; -0.323        ;
; regOp[1]               ; 0.034  ; 0.000         ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Fast Model Recovery Summary                    ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; IR[7]                  ; 0.013 ; 0.000         ;
; clk                    ; 0.379 ; 0.000         ;
; estado.moveToRegisters ; 0.671 ; 0.000         ;
+------------------------+-------+---------------+


+-------------------------------------------------+
; Fast Model Removal Summary                      ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; estado.moveToRegisters ; -0.788 ; -2.999        ;
; IR[7]                  ; -0.472 ; -3.204        ;
; clk                    ; 0.001  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -1.222 ; -4.222        ;
; rst                    ; -1.222 ; -1.222        ;
; IR[7]                  ; 0.500  ; 0.000         ;
; estado.moveToRegisters ; 0.500  ; 0.000         ;
; regOp[1]               ; 0.500  ; 0.000         ;
+------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'IR[7]'                                                                                    ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+
; -4.065 ; regW[1]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.442     ; 2.168      ;
; -4.052 ; regW[0]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.427     ; 2.170      ;
; -4.010 ; regW[3]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.443     ; 2.112      ;
; -3.983 ; regW[2]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.444     ; 2.084      ;
; -3.968 ; regW[4]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.441     ; 2.072      ;
; -3.962 ; regW[5]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.459     ; 2.048      ;
; -3.827 ; regW[0]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -1.500     ; 2.028      ;
; -3.794 ; regW[1]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -1.515     ; 1.980      ;
; -3.792 ; regW[6]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.426     ; 1.911      ;
; -3.652 ; regW[2]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -1.517     ; 1.836      ;
; -3.592 ; regW[1]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -1.515     ; 2.087      ;
; -3.579 ; regW[0]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -1.500     ; 2.089      ;
; -3.572 ; regOp[0]  ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.500     ; 1.617      ;
; -3.559 ; regW[1]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.451     ; 2.052      ;
; -3.510 ; regW[2]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -1.517     ; 2.003      ;
; -3.510 ; regW[3]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.452     ; 2.002      ;
; -3.506 ; regW[3]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -1.516     ; 2.000      ;
; -3.500 ; regW[3]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -1.516     ; 1.685      ;
; -3.488 ; regW[1]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.523     ; 2.063      ;
; -3.475 ; regW[0]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.508     ; 2.065      ;
; -3.467 ; regW[4]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.450     ; 1.961      ;
; -3.463 ; regW[1]   ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -1.524     ; 2.037      ;
; -3.460 ; regW[0]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.436     ; 1.968      ;
; -3.451 ; regOp[0]  ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -1.573     ; 1.579      ;
; -3.450 ; regW[0]   ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -1.509     ; 2.039      ;
; -3.428 ; regW[3]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.524     ; 2.002      ;
; -3.427 ; regW[2]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.453     ; 1.918      ;
; -3.409 ; regW[1]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.786     ; 2.168      ;
; -3.406 ; regW[2]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.525     ; 1.979      ;
; -3.396 ; regW[0]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.771     ; 2.170      ;
; -3.391 ; regW[4]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.522     ; 1.967      ;
; -3.390 ; regW[4]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -1.514     ; 1.886      ;
; -3.380 ; regW[5]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.540     ; 1.938      ;
; -3.359 ; regW[5]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.468     ; 1.835      ;
; -3.354 ; regW[3]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.787     ; 2.112      ;
; -3.351 ; regW[7]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.426     ; 1.470      ;
; -3.327 ; regW[2]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.788     ; 2.084      ;
; -3.315 ; regW[6]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.507     ; 1.906      ;
; -3.312 ; regW[4]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.785     ; 2.072      ;
; -3.310 ; regW[0]   ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -1.562     ; 1.905      ;
; -3.306 ; regW[1]   ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -1.577     ; 1.886      ;
; -3.306 ; regW[5]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.803     ; 2.048      ;
; -3.278 ; regW[2]   ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -1.526     ; 1.850      ;
; -3.171 ; regW[0]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.844     ; 2.028      ;
; -3.163 ; regOp[0]  ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.509     ; 1.598      ;
; -3.138 ; regW[1]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.859     ; 1.980      ;
; -3.136 ; regW[6]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.770     ; 1.911      ;
; -3.100 ; regOp[0]  ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -1.573     ; 1.537      ;
; -3.099 ; regOp[0]  ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.581     ; 1.616      ;
; -3.065 ; regOp[0]  ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -1.635     ; 1.587      ;
; -3.058 ; regW[0]   ; W[0]    ; rst                    ; IR[7]       ; 0.500        ; -1.508     ; 1.648      ;
; -3.047 ; carryIn   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -0.856     ; 1.892      ;
; -3.047 ; regOp[0]  ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -1.582     ; 1.563      ;
; -3.032 ; carryIn   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -0.783     ; 1.794      ;
; -2.996 ; regW[2]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.861     ; 1.836      ;
; -2.975 ; regW[7]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.507     ; 1.566      ;
; -2.974 ; regW[4]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -1.514     ; 1.161      ;
; -2.938 ; regOp[0]  ; W[0]    ; rst                    ; IR[7]       ; 0.500        ; -1.581     ; 1.455      ;
; -2.936 ; regW[1]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.859     ; 2.087      ;
; -2.923 ; regW[0]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.844     ; 2.089      ;
; -2.916 ; regOp[0]  ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.844     ; 1.617      ;
; -2.903 ; regW[1]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.795     ; 2.052      ;
; -2.854 ; regW[2]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.861     ; 2.003      ;
; -2.854 ; regW[3]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.796     ; 2.002      ;
; -2.850 ; regW[3]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.860     ; 2.000      ;
; -2.844 ; regW[3]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.860     ; 1.685      ;
; -2.832 ; regW[1]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.867     ; 2.063      ;
; -2.823 ; regW[6]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.435     ; 1.332      ;
; -2.819 ; regW[0]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.852     ; 2.065      ;
; -2.811 ; regW[4]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.794     ; 1.961      ;
; -2.807 ; regW[1]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.868     ; 2.037      ;
; -2.804 ; regW[0]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.780     ; 1.968      ;
; -2.795 ; regOp[0]  ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.917     ; 1.579      ;
; -2.794 ; regW[0]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.853     ; 2.039      ;
; -2.772 ; regW[3]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.868     ; 2.002      ;
; -2.771 ; regW[2]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.797     ; 1.918      ;
; -2.750 ; regW[2]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.869     ; 1.979      ;
; -2.735 ; regW[4]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.866     ; 1.967      ;
; -2.734 ; regW[4]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.858     ; 1.886      ;
; -2.724 ; regW[5]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.884     ; 1.938      ;
; -2.703 ; regW[5]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.812     ; 1.835      ;
; -2.695 ; regW[7]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.770     ; 1.470      ;
; -2.659 ; regW[6]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.851     ; 1.906      ;
; -2.654 ; regW[0]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.906     ; 1.905      ;
; -2.650 ; regW[1]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.921     ; 1.886      ;
; -2.635 ; carryIn   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -0.792     ; 1.787      ;
; -2.622 ; regW[2]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.870     ; 1.850      ;
; -2.561 ; regW[5]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -1.532     ; 1.039      ;
; -2.552 ; carryIn   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -0.856     ; 1.706      ;
; -2.542 ; carryIn   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -0.864     ; 1.776      ;
; -2.507 ; regOp[0]  ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.853     ; 1.598      ;
; -2.446 ; carryIn   ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -0.918     ; 1.685      ;
; -2.444 ; regOp[0]  ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.917     ; 1.537      ;
; -2.443 ; regOp[0]  ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.925     ; 1.616      ;
; -2.424 ; regW[1]   ; W[0]    ; rst                    ; IR[7]       ; 0.500        ; -1.523     ; 0.999      ;
; -2.411 ; regW[2]   ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -1.579     ; 0.989      ;
; -2.409 ; regOp[0]  ; W[1]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.979     ; 1.587      ;
; -2.402 ; regW[0]   ; W[0]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.852     ; 1.648      ;
; -2.391 ; regOp[0]  ; W[2]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.926     ; 1.563      ;
; -2.319 ; regW[7]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.851     ; 1.566      ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'regOp[1]'                                                                                            ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+
; -3.849 ; regW[1]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.460     ; 1.497      ;
; -3.836 ; regW[0]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.445     ; 1.499      ;
; -3.767 ; regW[2]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.462     ; 1.413      ;
; -3.766 ; regW[3]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.461     ; 1.413      ;
; -3.752 ; regW[4]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.459     ; 1.401      ;
; -3.718 ; regW[5]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.477     ; 1.349      ;
; -3.674 ; regW[6]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.444     ; 1.338      ;
; -3.434 ; regW[7]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.444     ; 1.098      ;
; -3.359 ; regOp[0]  ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.518     ; 0.949      ;
; -3.193 ; regW[1]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.804     ; 1.497      ;
; -3.180 ; regW[0]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.789     ; 1.499      ;
; -3.111 ; regW[2]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.806     ; 1.413      ;
; -3.110 ; regW[3]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.805     ; 1.413      ;
; -3.096 ; regW[4]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.803     ; 1.401      ;
; -3.062 ; regW[5]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.821     ; 1.349      ;
; -3.018 ; regW[6]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.788     ; 1.338      ;
; -2.778 ; regW[7]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.788     ; 1.098      ;
; -2.703 ; regOp[0]  ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.862     ; 0.949      ;
; -1.728 ; regOp[2]  ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -0.789     ; 1.047      ;
; -1.072 ; regOp[2]  ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -0.133     ; 1.047      ;
; 0.074  ; regOp[1]  ; ALU_8:XALU|preR[8] ; regOp[1]               ; regOp[1]    ; 0.500        ; 0.630      ; 0.664      ;
; 0.574  ; regOp[1]  ; ALU_8:XALU|preR[8] ; regOp[1]               ; regOp[1]    ; 1.000        ; 0.630      ; 0.664      ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estado.moveToRegisters'                                                                                   ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+
; -2.115 ; regS[3]       ; regOp[3] ; rst                    ; estado.moveToRegisters ; 1.000        ; -2.372     ; 0.172      ;
; -2.014 ; regS[2]       ; regOp[2] ; rst                    ; estado.moveToRegisters ; 1.000        ; -2.373     ; 0.167      ;
; -1.459 ; regS[3]       ; regOp[3] ; estado.moveToRegisters ; estado.moveToRegisters ; 1.000        ; -1.716     ; 0.172      ;
; -1.358 ; regS[2]       ; regOp[2] ; estado.moveToRegisters ; estado.moveToRegisters ; 1.000        ; -1.717     ; 0.167      ;
; -0.808 ; regAddress[2] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.792     ; 0.466      ;
; -0.769 ; regAddress[1] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.768     ; 0.537      ;
; -0.754 ; regAddress[1] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.792     ; 0.412      ;
; -0.743 ; regAddress[2] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.768     ; 0.511      ;
; -0.697 ; regAddress[1] ; PC[1]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.770     ; 0.457      ;
; -0.694 ; regAddress[0] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.788     ; 0.356      ;
; -0.671 ; regAddress[3] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.765     ; 0.442      ;
; -0.645 ; regAddress[0] ; PC[1]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.766     ; 0.409      ;
; -0.632 ; regAddress[0] ; PC[0]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.845     ; 0.311      ;
; -0.628 ; regAddress[0] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.764     ; 0.400      ;
; -0.213 ; regS[1]       ; regOp[1] ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.617     ; 0.183      ;
; -0.194 ; regS[0]       ; regOp[0] ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.614     ; 0.169      ;
; 0.226  ; IR[9]         ; regS[1]  ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.009     ; 0.413      ;
; 0.436  ; IR[8]         ; regS[0]  ; rst                    ; estado.moveToRegisters ; 1.000        ; 0.015      ; 0.225      ;
; 0.443  ; regS[1]       ; regOp[1] ; estado.moveToRegisters ; estado.moveToRegisters ; 1.000        ; 0.039      ; 0.183      ;
; 0.445  ; IR[10]        ; regS[2]  ; rst                    ; estado.moveToRegisters ; 1.000        ; 0.019      ; 0.304      ;
; 0.456  ; IR[11]        ; regS[3]  ; rst                    ; estado.moveToRegisters ; 1.000        ; 0.021      ; 0.293      ;
; 0.462  ; regS[0]       ; regOp[0] ; estado.moveToRegisters ; estado.moveToRegisters ; 1.000        ; 0.042      ; 0.169      ;
; 0.534  ; W[6]          ; regW[6]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.770      ; 0.370      ;
; 0.549  ; W[5]          ; regW[5]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.812      ; 0.407      ;
; 0.680  ; W[7]          ; regW[7]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.851      ; 0.303      ;
; 0.684  ; W[0]          ; regW[0]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.852      ; 0.302      ;
; 0.705  ; W[3]          ; regW[3]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.860      ; 0.308      ;
; 0.710  ; W[2]          ; regW[2]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.870      ; 0.303      ;
; 0.751  ; W[1]          ; regW[1]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.921      ; 0.381      ;
; 0.785  ; W[4]          ; regW[4]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.858      ; 0.292      ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'rst'                                                                                                                           ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                         ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.933 ; regW[1]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.026      ; 2.560      ;
; -1.920 ; regW[0]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.041      ; 2.562      ;
; -1.873 ; regW[3]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.025      ; 2.499      ;
; -1.851 ; regW[2]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.024      ; 2.476      ;
; -1.836 ; regW[4]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.027      ; 2.464      ;
; -1.825 ; regW[5]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.009      ; 2.435      ;
; -1.760 ; regW[6]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.042      ; 2.403      ;
; -1.544 ; regOp[0]               ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; -0.032     ; 2.113      ;
; -1.459 ; regS[3]                ; regOp[3]                        ; rst                    ; rst         ; 1.000        ; -1.716     ; 0.172      ;
; -1.420 ; regW[7]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.042      ; 2.063      ;
; -1.358 ; regS[2]                ; regOp[2]                        ; rst                    ; rst         ; 1.000        ; -1.717     ; 0.167      ;
; -1.277 ; regW[1]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.682      ; 2.560      ;
; -1.264 ; regW[0]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.697      ; 2.562      ;
; -1.217 ; regW[3]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.681      ; 2.499      ;
; -1.195 ; regW[2]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.680      ; 2.476      ;
; -1.180 ; regW[4]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.683      ; 2.464      ;
; -1.169 ; regW[5]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.665      ; 2.435      ;
; -1.104 ; regW[6]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.698      ; 2.403      ;
; -0.995 ; carryIn                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.685      ; 2.281      ;
; -0.888 ; regOp[0]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.624      ; 2.113      ;
; -0.803 ; regS[3]                ; regOp[3]                        ; estado.moveToRegisters ; rst         ; 1.000        ; -1.060     ; 0.172      ;
; -0.764 ; regW[7]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.698      ; 2.063      ;
; -0.702 ; regS[2]                ; regOp[2]                        ; estado.moveToRegisters ; rst         ; 1.000        ; -1.061     ; 0.167      ;
; -0.644 ; regOp[0]               ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; -0.084     ; 1.289      ;
; -0.505 ; regW[0]                ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; -0.011     ; 1.223      ;
; -0.492 ; regAddress[1]          ; IR[7]                           ; rst                    ; rst         ; 1.000        ; -0.017     ; 1.202      ;
; -0.428 ; regAddress[3]          ; IR[7]                           ; rst                    ; rst         ; 1.000        ; -0.014     ; 1.141      ;
; -0.416 ; CoBuffer               ; carryIn                         ; rst                    ; rst         ; 1.000        ; -0.633     ; 0.440      ;
; -0.340 ; regAddress[2]          ; IR[7]                           ; rst                    ; rst         ; 1.000        ; -0.017     ; 1.050      ;
; -0.293 ; regAddress[0]          ; IR[7]                           ; rst                    ; rst         ; 1.000        ; -0.013     ; 1.007      ;
; -0.272 ; regW[7]                ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; -0.010     ; 0.991      ;
; -0.248 ; regAddress[1]          ; IR[8]                           ; rst                    ; rst         ; 1.000        ; -0.028     ; 0.939      ;
; -0.184 ; regAddress[3]          ; IR[8]                           ; rst                    ; rst         ; 1.000        ; -0.025     ; 0.878      ;
; -0.171 ; regOp[2]               ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 1.697      ; 2.469      ;
; -0.156 ; regAddress[1]          ; IR[9]                           ; rst                    ; rst         ; 1.000        ; -0.002     ; 0.876      ;
; -0.150 ; regAddress[1]          ; IR[11]                          ; rst                    ; rst         ; 1.000        ; -0.004     ; 0.798      ;
; -0.148 ; regOp[3]               ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 1.696      ; 2.445      ;
; -0.145 ; regAddress[1]          ; IR[10]                          ; rst                    ; rst         ; 1.000        ; -0.002     ; 0.866      ;
; -0.097 ; regAddress[2]          ; IR[8]                           ; rst                    ; rst         ; 1.000        ; -0.028     ; 0.788      ;
; -0.093 ; regAddress[3]          ; IR[9]                           ; rst                    ; rst         ; 1.000        ; 0.001      ; 0.816      ;
; -0.091 ; regAddress[3]          ; IR[11]                          ; rst                    ; rst         ; 1.000        ; -0.001     ; 0.742      ;
; -0.074 ; regAddress[3]          ; IR[10]                          ; rst                    ; rst         ; 1.000        ; 0.001      ; 0.798      ;
; -0.055 ; regAddress[0]          ; IR[8]                           ; rst                    ; rst         ; 1.000        ; -0.024     ; 0.750      ;
; 0.001  ; regAddress[2]          ; IR[9]                           ; rst                    ; rst         ; 1.000        ; -0.002     ; 0.719      ;
; 0.005  ; regAddress[2]          ; IR[10]                          ; rst                    ; rst         ; 1.000        ; -0.002     ; 0.716      ;
; 0.006  ; regAddress[2]          ; IR[11]                          ; rst                    ; rst         ; 1.000        ; -0.004     ; 0.642      ;
; 0.012  ; regOp[0]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 0.572      ; 1.289      ;
; 0.036  ; regAddress[0]          ; IR[9]                           ; rst                    ; rst         ; 1.000        ; 0.002      ; 0.688      ;
; 0.038  ; regAddress[0]          ; IR[11]                          ; rst                    ; rst         ; 1.000        ; 0.000      ; 0.614      ;
; 0.054  ; regAddress[0]          ; IR[10]                          ; rst                    ; rst         ; 1.000        ; 0.002      ; 0.671      ;
; 0.151  ; regW[0]                ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 0.645      ; 1.223      ;
; 0.230  ; estado.resultToW       ; prox_estado.progMemRead_594     ; clk                    ; rst         ; 1.000        ; -0.012     ; 0.356      ;
; 0.236  ; estado.progMemRead     ; prox_estado.moveToRegisters_588 ; clk                    ; rst         ; 1.000        ; -0.010     ; 0.359      ;
; 0.384  ; regW[7]                ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 0.646      ; 0.991      ;
; 0.443  ; regS[1]                ; regOp[1]                        ; rst                    ; rst         ; 1.000        ; 0.039      ; 0.183      ;
; 0.462  ; regS[0]                ; regOp[0]                        ; rst                    ; rst         ; 1.000        ; 0.042      ; 0.169      ;
; 0.485  ; regOp[2]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 2.353      ; 2.469      ;
; 0.508  ; regOp[3]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 2.352      ; 2.445      ;
; 0.612  ; regOp[2]               ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; 1.645      ; 1.762      ;
; 0.635  ; regOp[3]               ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; 1.644      ; 1.738      ;
; 0.682  ; estado.moveToRegisters ; prox_estado.resultToW_582       ; estado.moveToRegisters ; rst         ; 0.500        ; 1.128      ; 0.434      ;
; 0.882  ; IR[9]                  ; regS[1]                         ; rst                    ; rst         ; 1.000        ; 0.647      ; 0.413      ;
; 1.092  ; IR[8]                  ; regS[0]                         ; rst                    ; rst         ; 1.000        ; 0.671      ; 0.225      ;
; 1.099  ; regS[1]                ; regOp[1]                        ; estado.moveToRegisters ; rst         ; 1.000        ; 0.695      ; 0.183      ;
; 1.101  ; IR[10]                 ; regS[2]                         ; rst                    ; rst         ; 1.000        ; 0.675      ; 0.304      ;
; 1.112  ; IR[11]                 ; regS[3]                         ; rst                    ; rst         ; 1.000        ; 0.677      ; 0.293      ;
; 1.118  ; regS[0]                ; regOp[0]                        ; estado.moveToRegisters ; rst         ; 1.000        ; 0.698      ; 0.169      ;
; 1.144  ; PC[2]                  ; regAddress[2]                   ; estado.moveToRegisters ; rst         ; 1.000        ; 0.792      ; 0.292      ;
; 1.172  ; PC[0]                  ; regAddress[0]                   ; estado.moveToRegisters ; rst         ; 1.000        ; 0.845      ; 0.304      ;
; 1.182  ; estado.moveToRegisters ; prox_estado.resultToW_582       ; estado.moveToRegisters ; rst         ; 1.000        ; 1.128      ; 0.434      ;
; 1.189  ; PC[1]                  ; regAddress[1]                   ; estado.moveToRegisters ; rst         ; 1.000        ; 0.770      ; 0.292      ;
; 1.190  ; W[6]                   ; regW[6]                         ; IR[7]                  ; rst         ; 0.500        ; 1.426      ; 0.370      ;
; 1.198  ; PC[3]                  ; regAddress[3]                   ; estado.moveToRegisters ; rst         ; 1.000        ; 0.765      ; 0.287      ;
; 1.205  ; W[5]                   ; regW[5]                         ; IR[7]                  ; rst         ; 0.500        ; 1.468      ; 0.407      ;
; 1.268  ; regOp[2]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 2.301      ; 1.762      ;
; 1.291  ; regOp[3]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 2.300      ; 1.738      ;
; 1.336  ; W[7]                   ; regW[7]                         ; IR[7]                  ; rst         ; 0.500        ; 1.507      ; 0.303      ;
; 1.340  ; W[0]                   ; regW[0]                         ; IR[7]                  ; rst         ; 0.500        ; 1.508      ; 0.302      ;
; 1.342  ; regOp[1]               ; Zout$latch                      ; regOp[1]               ; rst         ; 0.500        ; 3.116      ; 1.875      ;
; 1.361  ; W[3]                   ; regW[3]                         ; IR[7]                  ; rst         ; 0.500        ; 1.516      ; 0.308      ;
; 1.366  ; W[2]                   ; regW[2]                         ; IR[7]                  ; rst         ; 0.500        ; 1.526      ; 0.303      ;
; 1.407  ; W[1]                   ; regW[1]                         ; IR[7]                  ; rst         ; 0.500        ; 1.577      ; 0.381      ;
; 1.441  ; W[4]                   ; regW[4]                         ; IR[7]                  ; rst         ; 0.500        ; 1.514      ; 0.292      ;
; 1.842  ; regOp[1]               ; Zout$latch                      ; regOp[1]               ; rst         ; 1.000        ; 3.116      ; 1.875      ;
; 1.877  ; ALU_8:XALU|preR[8]     ; CoBuffer                        ; regOp[1]               ; rst         ; 0.500        ; 2.434      ; 0.786      ;
; 2.182  ; regOp[1]               ; CoBuffer                        ; regOp[1]               ; rst         ; 0.500        ; 3.064      ; 1.111      ;
; 2.682  ; regOp[1]               ; CoBuffer                        ; regOp[1]               ; rst         ; 1.000        ; 3.064      ; 1.111      ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                ;
+-------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.774 ; prox_estado.progMemRead_594     ; estado.progMemRead     ; rst          ; clk         ; 1.000        ; 0.012      ; 0.270      ;
; 0.999 ; prox_estado.resultToW_582       ; estado.resultToW       ; rst          ; clk         ; 1.000        ; 0.009      ; 0.042      ;
; 1.000 ; prox_estado.moveToRegisters_588 ; estado.moveToRegisters ; rst          ; clk         ; 1.000        ; 0.010      ; 0.042      ;
+-------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'rst'                                                                                                                            ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                         ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.974 ; regOp[1]               ; CoBuffer                        ; regOp[1]               ; rst         ; 0.000        ; 3.064      ; 1.090      ;
; -1.789 ; regOp[1]               ; Zout$latch                      ; regOp[1]               ; rst         ; 0.000        ; 3.116      ; 1.327      ;
; -1.474 ; regOp[1]               ; CoBuffer                        ; regOp[1]               ; rst         ; -0.500       ; 3.064      ; 1.090      ;
; -1.289 ; regOp[1]               ; Zout$latch                      ; regOp[1]               ; rst         ; -0.500       ; 3.116      ; 1.327      ;
; -1.148 ; ALU_8:XALU|preR[8]     ; CoBuffer                        ; regOp[1]               ; rst         ; -0.500       ; 2.434      ; 0.786      ;
; -1.045 ; regOp[3]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 2.300      ; 1.255      ;
; -0.889 ; regOp[3]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 2.352      ; 1.463      ;
; -0.835 ; estado.moveToRegisters ; prox_estado.resultToW_582       ; estado.moveToRegisters ; rst         ; 0.000        ; 1.128      ; 0.434      ;
; -0.794 ; regOp[2]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 2.353      ; 1.559      ;
; -0.739 ; regOp[2]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 2.301      ; 1.562      ;
; -0.723 ; W[2]                   ; regW[2]                         ; IR[7]                  ; rst         ; -0.500       ; 1.526      ; 0.303      ;
; -0.722 ; W[4]                   ; regW[4]                         ; IR[7]                  ; rst         ; -0.500       ; 1.514      ; 0.292      ;
; -0.708 ; W[3]                   ; regW[3]                         ; IR[7]                  ; rst         ; -0.500       ; 1.516      ; 0.308      ;
; -0.706 ; W[0]                   ; regW[0]                         ; IR[7]                  ; rst         ; -0.500       ; 1.508      ; 0.302      ;
; -0.704 ; W[7]                   ; regW[7]                         ; IR[7]                  ; rst         ; -0.500       ; 1.507      ; 0.303      ;
; -0.696 ; W[1]                   ; regW[1]                         ; IR[7]                  ; rst         ; -0.500       ; 1.577      ; 0.381      ;
; -0.561 ; W[5]                   ; regW[5]                         ; IR[7]                  ; rst         ; -0.500       ; 1.468      ; 0.407      ;
; -0.556 ; W[6]                   ; regW[6]                         ; IR[7]                  ; rst         ; -0.500       ; 1.426      ; 0.370      ;
; -0.541 ; PC[0]                  ; regAddress[0]                   ; estado.moveToRegisters ; rst         ; 0.000        ; 0.845      ; 0.304      ;
; -0.529 ; regS[0]                ; regOp[0]                        ; estado.moveToRegisters ; rst         ; 0.000        ; 0.698      ; 0.169      ;
; -0.512 ; regS[1]                ; regOp[1]                        ; estado.moveToRegisters ; rst         ; 0.000        ; 0.695      ; 0.183      ;
; -0.500 ; PC[2]                  ; regAddress[2]                   ; estado.moveToRegisters ; rst         ; 0.000        ; 0.792      ; 0.292      ;
; -0.478 ; PC[1]                  ; regAddress[1]                   ; estado.moveToRegisters ; rst         ; 0.000        ; 0.770      ; 0.292      ;
; -0.478 ; PC[3]                  ; regAddress[3]                   ; estado.moveToRegisters ; rst         ; 0.000        ; 0.765      ; 0.287      ;
; -0.446 ; IR[8]                  ; regS[0]                         ; rst                    ; rst         ; 0.000        ; 0.671      ; 0.225      ;
; -0.389 ; regOp[3]               ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; 1.644      ; 1.255      ;
; -0.384 ; IR[11]                 ; regS[3]                         ; rst                    ; rst         ; 0.000        ; 0.677      ; 0.293      ;
; -0.371 ; IR[10]                 ; regS[2]                         ; rst                    ; rst         ; 0.000        ; 0.675      ; 0.304      ;
; -0.335 ; estado.moveToRegisters ; prox_estado.resultToW_582       ; estado.moveToRegisters ; rst         ; -0.500       ; 1.128      ; 0.434      ;
; -0.234 ; IR[9]                  ; regS[1]                         ; rst                    ; rst         ; 0.000        ; 0.647      ; 0.413      ;
; -0.233 ; regOp[3]               ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 1.696      ; 1.463      ;
; -0.138 ; regOp[2]               ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 1.697      ; 1.559      ;
; -0.083 ; regOp[2]               ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; 1.645      ; 1.562      ;
; 0.127  ; regS[0]                ; regOp[0]                        ; rst                    ; rst         ; 0.000        ; 0.042      ; 0.169      ;
; 0.144  ; regS[1]                ; regOp[1]                        ; rst                    ; rst         ; 0.000        ; 0.039      ; 0.183      ;
; 0.345  ; regW[7]                ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 0.646      ; 0.991      ;
; 0.368  ; estado.resultToW       ; prox_estado.progMemRead_594     ; clk                    ; rst         ; 0.000        ; -0.012     ; 0.356      ;
; 0.369  ; estado.progMemRead     ; prox_estado.moveToRegisters_588 ; clk                    ; rst         ; 0.000        ; -0.010     ; 0.359      ;
; 0.476  ; regW[1]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.682      ; 1.158      ;
; 0.540  ; regW[3]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.681      ; 1.221      ;
; 0.578  ; regW[0]                ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 0.645      ; 1.223      ;
; 0.595  ; regW[6]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.698      ; 1.293      ;
; 0.614  ; regAddress[0]          ; IR[11]                          ; rst                    ; rst         ; 0.000        ; 0.000      ; 0.614      ;
; 0.617  ; regOp[0]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.624      ; 1.241      ;
; 0.646  ; regAddress[2]          ; IR[11]                          ; rst                    ; rst         ; 0.000        ; -0.004     ; 0.642      ;
; 0.669  ; regAddress[0]          ; IR[10]                          ; rst                    ; rst         ; 0.000        ; 0.002      ; 0.671      ;
; 0.681  ; regW[2]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.680      ; 1.361      ;
; 0.686  ; regAddress[0]          ; IR[9]                           ; rst                    ; rst         ; 0.000        ; 0.002      ; 0.688      ;
; 0.707  ; regW[5]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.665      ; 1.372      ;
; 0.717  ; regOp[0]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 0.572      ; 1.289      ;
; 0.718  ; regAddress[2]          ; IR[10]                          ; rst                    ; rst         ; 0.000        ; -0.002     ; 0.716      ;
; 0.721  ; regAddress[2]          ; IR[9]                           ; rst                    ; rst         ; 0.000        ; -0.002     ; 0.719      ;
; 0.743  ; regAddress[3]          ; IR[11]                          ; rst                    ; rst         ; 0.000        ; -0.001     ; 0.742      ;
; 0.764  ; regW[4]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.683      ; 1.447      ;
; 0.774  ; regAddress[0]          ; IR[8]                           ; rst                    ; rst         ; 0.000        ; -0.024     ; 0.750      ;
; 0.774  ; carryIn                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.685      ; 1.459      ;
; 0.774  ; regW[0]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.697      ; 1.471      ;
; 0.797  ; regAddress[3]          ; IR[10]                          ; rst                    ; rst         ; 0.000        ; 0.001      ; 0.798      ;
; 0.802  ; regAddress[1]          ; IR[11]                          ; rst                    ; rst         ; 0.000        ; -0.004     ; 0.798      ;
; 0.815  ; regAddress[3]          ; IR[9]                           ; rst                    ; rst         ; 0.000        ; 0.001      ; 0.816      ;
; 0.816  ; regAddress[2]          ; IR[8]                           ; rst                    ; rst         ; 0.000        ; -0.028     ; 0.788      ;
; 0.868  ; regAddress[1]          ; IR[10]                          ; rst                    ; rst         ; 0.000        ; -0.002     ; 0.866      ;
; 0.878  ; regAddress[1]          ; IR[9]                           ; rst                    ; rst         ; 0.000        ; -0.002     ; 0.876      ;
; 0.903  ; regAddress[3]          ; IR[8]                           ; rst                    ; rst         ; 0.000        ; -0.025     ; 0.878      ;
; 0.967  ; regAddress[1]          ; IR[8]                           ; rst                    ; rst         ; 0.000        ; -0.028     ; 0.939      ;
; 1.001  ; regW[7]                ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; -0.010     ; 0.991      ;
; 1.008  ; regW[7]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.698      ; 1.706      ;
; 1.020  ; regAddress[0]          ; IR[7]                           ; rst                    ; rst         ; 0.000        ; -0.013     ; 1.007      ;
; 1.067  ; regAddress[2]          ; IR[7]                           ; rst                    ; rst         ; 0.000        ; -0.017     ; 1.050      ;
; 1.073  ; CoBuffer               ; carryIn                         ; rst                    ; rst         ; 0.000        ; -0.633     ; 0.440      ;
; 1.132  ; regW[1]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.026      ; 1.158      ;
; 1.155  ; regAddress[3]          ; IR[7]                           ; rst                    ; rst         ; 0.000        ; -0.014     ; 1.141      ;
; 1.196  ; regW[3]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.025      ; 1.221      ;
; 1.219  ; regAddress[1]          ; IR[7]                           ; rst                    ; rst         ; 0.000        ; -0.017     ; 1.202      ;
; 1.228  ; regS[2]                ; regOp[2]                        ; estado.moveToRegisters ; rst         ; 0.000        ; -1.061     ; 0.167      ;
; 1.232  ; regS[3]                ; regOp[3]                        ; estado.moveToRegisters ; rst         ; 0.000        ; -1.060     ; 0.172      ;
; 1.234  ; regW[0]                ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; -0.011     ; 1.223      ;
; 1.251  ; regW[6]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.042      ; 1.293      ;
; 1.273  ; regOp[0]               ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; -0.032     ; 1.241      ;
; 1.337  ; regW[2]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.024      ; 1.361      ;
; 1.363  ; regW[5]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.009      ; 1.372      ;
; 1.373  ; regOp[0]               ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; -0.084     ; 1.289      ;
; 1.420  ; regW[4]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.027      ; 1.447      ;
; 1.430  ; regW[0]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.041      ; 1.471      ;
; 1.664  ; regW[7]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.042      ; 1.706      ;
; 1.884  ; regS[2]                ; regOp[2]                        ; rst                    ; rst         ; 0.000        ; -1.717     ; 0.167      ;
; 1.888  ; regS[3]                ; regOp[3]                        ; rst                    ; rst         ; 0.000        ; -1.716     ; 0.172      ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'IR[7]'                                                                                     ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+
; -0.557 ; regOp[1]  ; W[6]    ; regOp[1]               ; IR[7]       ; 0.000        ; 1.648      ; 1.091      ;
; -0.531 ; regOp[1]  ; W[7]    ; regOp[1]               ; IR[7]       ; 0.000        ; 1.567      ; 1.036      ;
; -0.492 ; regOp[1]  ; W[2]    ; regOp[1]               ; IR[7]       ; 0.000        ; 1.566      ; 1.074      ;
; -0.411 ; regOp[1]  ; W[0]    ; regOp[1]               ; IR[7]       ; 0.000        ; 1.567      ; 1.156      ;
; -0.411 ; regOp[1]  ; W[4]    ; regOp[1]               ; IR[7]       ; 0.000        ; 1.575      ; 1.164      ;
; -0.407 ; regOp[1]  ; W[3]    ; regOp[1]               ; IR[7]       ; 0.000        ; 1.575      ; 1.168      ;
; -0.404 ; regOp[1]  ; W[5]    ; regOp[1]               ; IR[7]       ; 0.000        ; 1.639      ; 1.235      ;
; -0.353 ; regOp[1]  ; W[1]    ; regOp[1]               ; IR[7]       ; 0.000        ; 1.513      ; 1.160      ;
; -0.057 ; regOp[1]  ; W[6]    ; regOp[1]               ; IR[7]       ; -0.500       ; 1.648      ; 1.091      ;
; -0.031 ; regOp[1]  ; W[7]    ; regOp[1]               ; IR[7]       ; -0.500       ; 1.567      ; 1.036      ;
; 0.008  ; regOp[1]  ; W[2]    ; regOp[1]               ; IR[7]       ; -0.500       ; 1.566      ; 1.074      ;
; 0.089  ; regOp[1]  ; W[0]    ; regOp[1]               ; IR[7]       ; -0.500       ; 1.567      ; 1.156      ;
; 0.089  ; regOp[1]  ; W[4]    ; regOp[1]               ; IR[7]       ; -0.500       ; 1.575      ; 1.164      ;
; 0.093  ; regOp[1]  ; W[3]    ; regOp[1]               ; IR[7]       ; -0.500       ; 1.575      ; 1.168      ;
; 0.096  ; regOp[1]  ; W[5]    ; regOp[1]               ; IR[7]       ; -0.500       ; 1.639      ; 1.235      ;
; 0.147  ; regOp[1]  ; W[1]    ; regOp[1]               ; IR[7]       ; -0.500       ; 1.513      ; 1.160      ;
; 0.843  ; regOp[3]  ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.884      ; 1.227      ;
; 0.869  ; regOp[3]  ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.803      ; 1.172      ;
; 0.908  ; regOp[3]  ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.802      ; 1.210      ;
; 0.938  ; regOp[2]  ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.885      ; 1.323      ;
; 0.960  ; regOp[2]  ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.803      ; 1.263      ;
; 0.964  ; regOp[2]  ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.804      ; 1.268      ;
; 0.989  ; regOp[3]  ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.803      ; 1.292      ;
; 0.989  ; regOp[3]  ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.811      ; 1.300      ;
; 0.993  ; regOp[3]  ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.811      ; 1.304      ;
; 0.995  ; regOp[2]  ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.812      ; 1.307      ;
; 0.996  ; regOp[3]  ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.875      ; 1.371      ;
; 1.003  ; regOp[2]  ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.804      ; 1.307      ;
; 1.047  ; regOp[3]  ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.749      ; 1.296      ;
; 1.054  ; regOp[2]  ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.812      ; 1.366      ;
; 1.091  ; regOp[2]  ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.876      ; 1.467      ;
; 1.142  ; regOp[2]  ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.750      ; 1.392      ;
; 1.499  ; regOp[3]  ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; 0.228      ; 1.227      ;
; 1.525  ; regOp[3]  ; W[7]    ; rst                    ; IR[7]       ; -0.500       ; 0.147      ; 1.172      ;
; 1.564  ; regOp[3]  ; W[2]    ; rst                    ; IR[7]       ; -0.500       ; 0.146      ; 1.210      ;
; 1.594  ; regOp[2]  ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; 0.229      ; 1.323      ;
; 1.616  ; regOp[2]  ; W[2]    ; rst                    ; IR[7]       ; -0.500       ; 0.147      ; 1.263      ;
; 1.620  ; regOp[2]  ; W[7]    ; rst                    ; IR[7]       ; -0.500       ; 0.148      ; 1.268      ;
; 1.645  ; regOp[3]  ; W[0]    ; rst                    ; IR[7]       ; -0.500       ; 0.147      ; 1.292      ;
; 1.645  ; regOp[3]  ; W[4]    ; rst                    ; IR[7]       ; -0.500       ; 0.155      ; 1.300      ;
; 1.649  ; regOp[3]  ; W[3]    ; rst                    ; IR[7]       ; -0.500       ; 0.155      ; 1.304      ;
; 1.651  ; regOp[2]  ; W[3]    ; rst                    ; IR[7]       ; -0.500       ; 0.156      ; 1.307      ;
; 1.652  ; regOp[3]  ; W[5]    ; rst                    ; IR[7]       ; -0.500       ; 0.219      ; 1.371      ;
; 1.659  ; regOp[2]  ; W[0]    ; rst                    ; IR[7]       ; -0.500       ; 0.148      ; 1.307      ;
; 1.703  ; regOp[3]  ; W[1]    ; rst                    ; IR[7]       ; -0.500       ; 0.093      ; 1.296      ;
; 1.710  ; regOp[2]  ; W[4]    ; rst                    ; IR[7]       ; -0.500       ; 0.156      ; 1.366      ;
; 1.747  ; regOp[2]  ; W[5]    ; rst                    ; IR[7]       ; -0.500       ; 0.220      ; 1.467      ;
; 1.798  ; regOp[2]  ; W[1]    ; rst                    ; IR[7]       ; -0.500       ; 0.094      ; 1.392      ;
; 2.189  ; regW[1]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.868     ; 0.821      ;
; 2.253  ; regW[3]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.869     ; 0.884      ;
; 2.326  ; carryIn   ; W[7]    ; rst                    ; IR[7]       ; -0.500       ; -0.864     ; 0.962      ;
; 2.327  ; regW[6]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.770     ; 1.057      ;
; 2.366  ; regW[1]   ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.867     ; 0.999      ;
; 2.385  ; carryIn   ; W[0]    ; rst                    ; IR[7]       ; -0.500       ; -0.864     ; 1.021      ;
; 2.397  ; regOp[0]  ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.926     ; 0.971      ;
; 2.412  ; regW[2]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.923     ; 0.989      ;
; 2.415  ; regW[5]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.876     ; 1.039      ;
; 2.424  ; regW[6]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.851     ; 1.073      ;
; 2.444  ; regW[5]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.803     ; 1.141      ;
; 2.460  ; regOp[0]  ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.853     ; 1.107      ;
; 2.505  ; regW[0]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.906     ; 1.099      ;
; 2.518  ; regW[2]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.861     ; 1.157      ;
; 2.519  ; regW[3]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.860     ; 1.159      ;
; 2.519  ; regW[4]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.858     ; 1.161      ;
; 2.535  ; regOp[0]  ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.979     ; 1.056      ;
; 2.541  ; regW[0]   ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.852     ; 1.189      ;
; 2.592  ; regOp[0]  ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.917     ; 1.175      ;
; 2.594  ; regW[1]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.921     ; 1.173      ;
; 2.599  ; regW[4]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.785     ; 1.314      ;
; 2.602  ; regW[2]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.870     ; 1.232      ;
; 2.607  ; regW[4]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.794     ; 1.313      ;
; 2.608  ; regOp[0]  ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.844     ; 1.264      ;
; 2.611  ; regW[6]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.779     ; 1.332      ;
; 2.613  ; regW[7]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.851     ; 1.262      ;
; 2.631  ; regOp[0]  ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.925     ; 1.206      ;
; 2.634  ; regW[3]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.787     ; 1.347      ;
; 2.683  ; regW[2]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.788     ; 1.395      ;
; 2.694  ; regOp[0]  ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.925     ; 1.269      ;
; 2.719  ; regOp[0]  ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.917     ; 1.302      ;
; 2.721  ; carryIn   ; W[2]    ; rst                    ; IR[7]       ; -0.500       ; -0.865     ; 1.356      ;
; 2.734  ; carryIn   ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; -0.783     ; 1.451      ;
; 2.740  ; regW[7]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.770     ; 1.470      ;
; 2.753  ; regW[5]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.812     ; 1.441      ;
; 2.803  ; regW[3]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.860     ; 1.443      ;
; 2.824  ; regW[4]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.858     ; 1.466      ;
; 2.825  ; regW[1]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.786     ; 1.539      ;
; 2.845  ; regW[1]   ; W[2]    ; rst                    ; IR[7]       ; -0.500       ; -1.524     ; 0.821      ;
; 2.858  ; regW[0]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.771     ; 1.587      ;
; 2.869  ; carryIn   ; W[3]    ; rst                    ; IR[7]       ; -0.500       ; -0.856     ; 1.513      ;
; 2.894  ; carryIn   ; W[5]    ; rst                    ; IR[7]       ; -0.500       ; -0.792     ; 1.602      ;
; 2.905  ; carryIn   ; W[1]    ; rst                    ; IR[7]       ; -0.500       ; -0.918     ; 1.487      ;
; 2.909  ; regW[3]   ; W[2]    ; rst                    ; IR[7]       ; -0.500       ; -1.525     ; 0.884      ;
; 2.976  ; regW[3]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.796     ; 1.680      ;
; 2.983  ; regW[6]   ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; -1.426     ; 1.057      ;
; 2.987  ; regW[0]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.853     ; 1.634      ;
; 2.998  ; regW[1]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.859     ; 1.639      ;
; 3.005  ; regW[4]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.866     ; 1.639      ;
; 3.011  ; regW[2]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.861     ; 1.650      ;
; 3.022  ; regW[1]   ; W[0]    ; rst                    ; IR[7]       ; -0.500       ; -1.523     ; 0.999      ;
; 3.023  ; regW[1]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.795     ; 1.728      ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                  ;
+--------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.120 ; prox_estado.moveToRegisters_588 ; estado.moveToRegisters ; rst          ; clk         ; 0.000        ; 0.010      ; 0.042      ;
; -0.119 ; prox_estado.resultToW_582       ; estado.resultToW       ; rst          ; clk         ; 0.000        ; 0.009      ; 0.042      ;
; 0.106  ; prox_estado.progMemRead_594     ; estado.progMemRead     ; rst          ; clk         ; 0.000        ; 0.012      ; 0.270      ;
+--------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estado.moveToRegisters'                                                                                    ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+
; -0.067 ; W[2]          ; regW[2]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.870      ; 0.303      ;
; -0.066 ; W[4]          ; regW[4]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.858      ; 0.292      ;
; -0.052 ; W[3]          ; regW[3]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.860      ; 0.308      ;
; -0.050 ; W[0]          ; regW[0]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.852      ; 0.302      ;
; -0.048 ; W[7]          ; regW[7]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.851      ; 0.303      ;
; -0.040 ; W[1]          ; regW[1]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.921      ; 0.381      ;
; 0.095  ; W[5]          ; regW[5]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.812      ; 0.407      ;
; 0.100  ; W[6]          ; regW[6]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.770      ; 0.370      ;
; 0.127  ; regS[0]       ; regOp[0] ; estado.moveToRegisters ; estado.moveToRegisters ; 0.000        ; 0.042      ; 0.169      ;
; 0.144  ; regS[1]       ; regOp[1] ; estado.moveToRegisters ; estado.moveToRegisters ; 0.000        ; 0.039      ; 0.183      ;
; 0.210  ; IR[8]         ; regS[0]  ; rst                    ; estado.moveToRegisters ; 0.000        ; 0.015      ; 0.225      ;
; 0.272  ; IR[11]        ; regS[3]  ; rst                    ; estado.moveToRegisters ; 0.000        ; 0.021      ; 0.293      ;
; 0.285  ; IR[10]        ; regS[2]  ; rst                    ; estado.moveToRegisters ; 0.000        ; 0.019      ; 0.304      ;
; 0.422  ; IR[9]         ; regS[1]  ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.009     ; 0.413      ;
; 0.783  ; regS[0]       ; regOp[0] ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.614     ; 0.169      ;
; 0.800  ; regS[1]       ; regOp[1] ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.617     ; 0.183      ;
; 1.144  ; regAddress[0] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.788     ; 0.356      ;
; 1.156  ; regAddress[0] ; PC[0]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.845     ; 0.311      ;
; 1.164  ; regAddress[0] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.764     ; 0.400      ;
; 1.175  ; regAddress[0] ; PC[1]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.766     ; 0.409      ;
; 1.204  ; regAddress[1] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.792     ; 0.412      ;
; 1.207  ; regAddress[3] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.765     ; 0.442      ;
; 1.227  ; regAddress[1] ; PC[1]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.770     ; 0.457      ;
; 1.258  ; regAddress[2] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.792     ; 0.466      ;
; 1.279  ; regAddress[2] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.768     ; 0.511      ;
; 1.305  ; regAddress[1] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.768     ; 0.537      ;
; 1.884  ; regS[2]       ; regOp[2] ; estado.moveToRegisters ; estado.moveToRegisters ; 0.000        ; -1.717     ; 0.167      ;
; 1.888  ; regS[3]       ; regOp[3] ; estado.moveToRegisters ; estado.moveToRegisters ; 0.000        ; -1.716     ; 0.172      ;
; 2.540  ; regS[2]       ; regOp[2] ; rst                    ; estado.moveToRegisters ; 0.000        ; -2.373     ; 0.167      ;
; 2.544  ; regS[3]       ; regOp[3] ; rst                    ; estado.moveToRegisters ; 0.000        ; -2.372     ; 0.172      ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'regOp[1]'                                                                                            ;
+-------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+
; 0.034 ; regOp[1]  ; ALU_8:XALU|preR[8] ; regOp[1]               ; regOp[1]    ; 0.000        ; 0.630      ; 0.664      ;
; 0.534 ; regOp[1]  ; ALU_8:XALU|preR[8] ; regOp[1]               ; regOp[1]    ; -0.500       ; 0.630      ; 0.664      ;
; 1.680 ; regOp[2]  ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -0.133     ; 1.047      ;
; 2.336 ; regOp[2]  ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -0.789     ; 1.047      ;
; 3.311 ; regOp[0]  ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.862     ; 0.949      ;
; 3.370 ; regW[7]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.788     ; 1.082      ;
; 3.605 ; regW[6]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.788     ; 1.317      ;
; 3.635 ; regW[2]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.806     ; 1.329      ;
; 3.663 ; regW[5]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.821     ; 1.342      ;
; 3.668 ; regW[0]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.789     ; 1.379      ;
; 3.675 ; regW[4]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.803     ; 1.372      ;
; 3.715 ; regW[3]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.805     ; 1.410      ;
; 3.767 ; regW[1]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.804     ; 1.463      ;
; 3.967 ; regOp[0]  ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.518     ; 0.949      ;
; 4.026 ; regW[7]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.444     ; 1.082      ;
; 4.261 ; regW[6]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.444     ; 1.317      ;
; 4.291 ; regW[2]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.462     ; 1.329      ;
; 4.319 ; regW[5]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.477     ; 1.342      ;
; 4.324 ; regW[0]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.445     ; 1.379      ;
; 4.331 ; regW[4]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.459     ; 1.372      ;
; 4.371 ; regW[3]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.461     ; 1.410      ;
; 4.423 ; regW[1]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.460     ; 1.463      ;
+-------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'IR[7]'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.013 ; rst       ; W[6]    ; rst          ; IR[7]       ; 0.500        ; 1.648      ; 1.180      ;
; 0.097 ; rst       ; W[3]    ; rst          ; IR[7]       ; 0.500        ; 1.575      ; 1.179      ;
; 0.406 ; rst       ; W[4]    ; rst          ; IR[7]       ; 0.500        ; 1.575      ; 1.179      ;
; 0.416 ; rst       ; W[5]    ; rst          ; IR[7]       ; 0.500        ; 1.639      ; 1.167      ;
; 0.467 ; rst       ; W[7]    ; rst          ; IR[7]       ; 0.500        ; 1.567      ; 1.198      ;
; 0.471 ; rst       ; W[0]    ; rst          ; IR[7]       ; 0.500        ; 1.567      ; 1.194      ;
; 0.471 ; rst       ; W[1]    ; rst          ; IR[7]       ; 0.500        ; 1.513      ; 1.199      ;
; 0.513 ; rst       ; W[6]    ; rst          ; IR[7]       ; 1.000        ; 1.648      ; 1.180      ;
; 0.514 ; rst       ; W[2]    ; rst          ; IR[7]       ; 0.500        ; 1.566      ; 1.150      ;
; 0.597 ; rst       ; W[3]    ; rst          ; IR[7]       ; 1.000        ; 1.575      ; 1.179      ;
; 0.906 ; rst       ; W[4]    ; rst          ; IR[7]       ; 1.000        ; 1.575      ; 1.179      ;
; 0.916 ; rst       ; W[5]    ; rst          ; IR[7]       ; 1.000        ; 1.639      ; 1.167      ;
; 0.967 ; rst       ; W[7]    ; rst          ; IR[7]       ; 1.000        ; 1.567      ; 1.198      ;
; 0.971 ; rst       ; W[0]    ; rst          ; IR[7]       ; 1.000        ; 1.567      ; 1.194      ;
; 0.971 ; rst       ; W[1]    ; rst          ; IR[7]       ; 1.000        ; 1.513      ; 1.199      ;
; 1.014 ; rst       ; W[2]    ; rst          ; IR[7]       ; 1.000        ; 1.566      ; 1.150      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                       ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.379 ; rst       ; estado.resultToW       ; rst          ; clk         ; 0.500        ; 1.137      ; 1.290      ;
; 0.379 ; rst       ; estado.progMemRead     ; rst          ; clk         ; 0.500        ; 1.137      ; 1.290      ;
; 0.379 ; rst       ; estado.moveToRegisters ; rst          ; clk         ; 0.500        ; 1.137      ; 1.290      ;
; 0.879 ; rst       ; estado.resultToW       ; rst          ; clk         ; 1.000        ; 1.137      ; 1.290      ;
; 0.879 ; rst       ; estado.progMemRead     ; rst          ; clk         ; 1.000        ; 1.137      ; 1.290      ;
; 0.879 ; rst       ; estado.moveToRegisters ; rst          ; clk         ; 1.000        ; 1.137      ; 1.290      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estado.moveToRegisters'                                                                ;
+-------+-----------+---------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+------------------------+--------------+------------+------------+
; 0.671 ; rst       ; PC[2]   ; rst          ; estado.moveToRegisters ; 0.500        ; 1.671      ; 0.950      ;
; 0.731 ; rst       ; PC[0]   ; rst          ; estado.moveToRegisters ; 0.500        ; 1.614      ; 0.907      ;
; 0.813 ; rst       ; PC[1]   ; rst          ; estado.moveToRegisters ; 0.500        ; 1.693      ; 0.910      ;
; 0.824 ; rst       ; PC[3]   ; rst          ; estado.moveToRegisters ; 0.500        ; 1.695      ; 0.907      ;
; 1.171 ; rst       ; PC[2]   ; rst          ; estado.moveToRegisters ; 1.000        ; 1.671      ; 0.950      ;
; 1.231 ; rst       ; PC[0]   ; rst          ; estado.moveToRegisters ; 1.000        ; 1.614      ; 0.907      ;
; 1.313 ; rst       ; PC[1]   ; rst          ; estado.moveToRegisters ; 1.000        ; 1.693      ; 0.910      ;
; 1.324 ; rst       ; PC[3]   ; rst          ; estado.moveToRegisters ; 1.000        ; 1.695      ; 0.907      ;
+-------+-----------+---------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estado.moveToRegisters'                                                                  ;
+--------+-----------+---------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+------------------------+--------------+------------+------------+
; -0.788 ; rst       ; PC[3]   ; rst          ; estado.moveToRegisters ; 0.000        ; 1.695      ; 0.907      ;
; -0.783 ; rst       ; PC[1]   ; rst          ; estado.moveToRegisters ; 0.000        ; 1.693      ; 0.910      ;
; -0.721 ; rst       ; PC[2]   ; rst          ; estado.moveToRegisters ; 0.000        ; 1.671      ; 0.950      ;
; -0.707 ; rst       ; PC[0]   ; rst          ; estado.moveToRegisters ; 0.000        ; 1.614      ; 0.907      ;
; -0.288 ; rst       ; PC[3]   ; rst          ; estado.moveToRegisters ; -0.500       ; 1.695      ; 0.907      ;
; -0.283 ; rst       ; PC[1]   ; rst          ; estado.moveToRegisters ; -0.500       ; 1.693      ; 0.910      ;
; -0.221 ; rst       ; PC[2]   ; rst          ; estado.moveToRegisters ; -0.500       ; 1.671      ; 0.950      ;
; -0.207 ; rst       ; PC[0]   ; rst          ; estado.moveToRegisters ; -0.500       ; 1.614      ; 0.907      ;
+--------+-----------+---------+--------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'IR[7]'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.472 ; rst       ; W[5]    ; rst          ; IR[7]       ; 0.000        ; 1.639      ; 1.167      ;
; -0.468 ; rst       ; W[6]    ; rst          ; IR[7]       ; 0.000        ; 1.648      ; 1.180      ;
; -0.416 ; rst       ; W[2]    ; rst          ; IR[7]       ; 0.000        ; 1.566      ; 1.150      ;
; -0.396 ; rst       ; W[3]    ; rst          ; IR[7]       ; 0.000        ; 1.575      ; 1.179      ;
; -0.396 ; rst       ; W[4]    ; rst          ; IR[7]       ; 0.000        ; 1.575      ; 1.179      ;
; -0.373 ; rst       ; W[0]    ; rst          ; IR[7]       ; 0.000        ; 1.567      ; 1.194      ;
; -0.369 ; rst       ; W[7]    ; rst          ; IR[7]       ; 0.000        ; 1.567      ; 1.198      ;
; -0.314 ; rst       ; W[1]    ; rst          ; IR[7]       ; 0.000        ; 1.513      ; 1.199      ;
; 0.028  ; rst       ; W[5]    ; rst          ; IR[7]       ; -0.500       ; 1.639      ; 1.167      ;
; 0.032  ; rst       ; W[6]    ; rst          ; IR[7]       ; -0.500       ; 1.648      ; 1.180      ;
; 0.084  ; rst       ; W[2]    ; rst          ; IR[7]       ; -0.500       ; 1.566      ; 1.150      ;
; 0.104  ; rst       ; W[3]    ; rst          ; IR[7]       ; -0.500       ; 1.575      ; 1.179      ;
; 0.104  ; rst       ; W[4]    ; rst          ; IR[7]       ; -0.500       ; 1.575      ; 1.179      ;
; 0.127  ; rst       ; W[0]    ; rst          ; IR[7]       ; -0.500       ; 1.567      ; 1.194      ;
; 0.131  ; rst       ; W[7]    ; rst          ; IR[7]       ; -0.500       ; 1.567      ; 1.198      ;
; 0.186  ; rst       ; W[1]    ; rst          ; IR[7]       ; -0.500       ; 1.513      ; 1.199      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                        ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.001 ; rst       ; estado.resultToW       ; rst          ; clk         ; 0.000        ; 1.137      ; 1.290      ;
; 0.001 ; rst       ; estado.progMemRead     ; rst          ; clk         ; 0.000        ; 1.137      ; 1.290      ;
; 0.001 ; rst       ; estado.moveToRegisters ; rst          ; clk         ; 0.000        ; 1.137      ; 1.290      ;
; 0.501 ; rst       ; estado.resultToW       ; rst          ; clk         ; -0.500       ; 1.137      ; 1.290      ;
; 0.501 ; rst       ; estado.progMemRead     ; rst          ; clk         ; -0.500       ; 1.137      ; 1.290      ;
; 0.501 ; rst       ; estado.moveToRegisters ; rst          ; clk         ; -0.500       ; 1.137      ; 1.290      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; estado.moveToRegisters     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; estado.moveToRegisters     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; estado.progMemRead         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; estado.progMemRead         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; estado.resultToW           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; estado.resultToW           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estado.moveToRegisters|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estado.moveToRegisters|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estado.progMemRead|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estado.progMemRead|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estado.resultToW|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estado.resultToW|clk       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'rst'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; rst   ; Rise       ; rst                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CoBuffer                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CoBuffer                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; CoBuffer|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; CoBuffer|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[10]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[10]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[10]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[10]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[11]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[11]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[11]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[11]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[7]                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[7]                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[7]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[7]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[8]                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[8]                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[8]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[8]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[9]                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[9]                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[9]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[9]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; Zout$latch                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; Zout$latch                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout$latch|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout$latch|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout~0clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout~0clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout~0clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout~0clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout~0|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout~0|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout~0|datac                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout~0|datac                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; carryIn                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; carryIn                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn~0clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn~0clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn~0clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn~0clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn~0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn~0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn~0|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn~0|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; prox_estado.moveToRegisters_588       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; prox_estado.moveToRegisters_588       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; prox_estado.moveToRegisters_588|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; prox_estado.moveToRegisters_588|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; prox_estado.progMemRead_594           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; prox_estado.progMemRead_594           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; prox_estado.progMemRead_594|datab     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; prox_estado.progMemRead_594|datab     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; prox_estado.resultToW_582             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; prox_estado.resultToW_582             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; prox_estado.resultToW_582|datab       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; prox_estado.resultToW_582|datab       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regAddress[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regAddress[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regAddress[0]|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regAddress[0]|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regAddress[1]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regAddress[1]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regAddress[1]|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regAddress[1]|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regAddress[2]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regAddress[2]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regAddress[2]|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regAddress[2]|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regAddress[3]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regAddress[3]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regAddress[3]|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regAddress[3]|datad                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regOp[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regOp[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regOp[0]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regOp[0]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regOp[1]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regOp[1]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regOp[1]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regOp[1]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regOp[2]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regOp[2]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regOp[2]|dataa                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regOp[2]|dataa                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regOp[3]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regOp[3]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regOp[3]|dataa                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regOp[3]|dataa                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regS[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regS[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regS[0]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regS[0]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regS[1]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regS[1]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regS[1]|datad                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'IR[7]'                                                                ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; IR[7]|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; IR[7]|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[0]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[0]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[0]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[0]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[0]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[0]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[0]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[0]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[5]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[5]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[6]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[6]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[7]|datac             ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estado.moveToRegisters'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; PC[0]                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; PC[0]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; PC[0]|datac                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; PC[0]|datac                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; PC[1]                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; PC[1]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; PC[1]|dataa                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; PC[1]|dataa                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; PC[2]                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; PC[2]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; PC[2]|datab                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; PC[2]|datab                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; PC[3]                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; PC[3]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; PC[3]|dataa                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; PC[3]|dataa                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regOp[0]                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regOp[0]                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regOp[0]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regOp[0]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regOp[1]                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regOp[1]                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regOp[1]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regOp[1]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regOp[2]                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regOp[2]                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regOp[2]|dataa                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regOp[2]|dataa                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regOp[3]                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regOp[3]                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regOp[3]|dataa                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regOp[3]|dataa                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regS[0]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regS[0]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regS[0]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regS[0]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regS[1]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regS[1]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regS[1]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regS[1]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regS[2]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regS[2]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regS[2]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regS[2]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regS[3]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regS[3]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regS[3]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regS[3]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[0]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[0]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[0]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[0]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[1]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[1]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[1]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[1]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[2]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[2]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[2]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[2]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[3]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[3]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[3]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[3]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[4]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[4]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[4]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[4]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[5]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[5]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[5]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[5]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[6]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[6]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]~0clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]~0clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]~0clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]~0clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]~0|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]~0|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]~0|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]~0|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[7]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[7]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[7]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[7]|datad                           ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regOp[1]'                                                             ;
+-------+--------------+----------------+------------------+----------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+----------+------------+---------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; ALU_8:XALU|preR[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; ALU_8:XALU|preR[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; XALU|Mux8~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; XALU|Mux8~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; XALU|Mux8~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; XALU|Mux8~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; XALU|preR[8]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; XALU|preR[8]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; regOp[1]|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; regOp[1]|combout    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------------+------------------------+-------+-------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+-------+-------+------------+------------------------+
; currentState[*]  ; clk                    ; 3.105 ; 3.105 ; Fall       ; clk                    ;
;  currentState[1] ; clk                    ; 3.105 ; 3.105 ; Fall       ; clk                    ;
; currentState[*]  ; estado.moveToRegisters ;       ; 1.803 ; Rise       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ;       ; 1.803 ; Rise       ; estado.moveToRegisters ;
; currentState[*]  ; estado.moveToRegisters ; 1.803 ;       ; Fall       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ; 1.803 ;       ; Fall       ; estado.moveToRegisters ;
; Zout             ; rst                    ; 5.103 ; 5.103 ; Fall       ; rst                    ;
+------------------+------------------------+-------+-------+------------+------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------------+------------------------+-------+-------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+-------+-------+------------+------------------------+
; currentState[*]  ; clk                    ; 3.105 ; 3.105 ; Fall       ; clk                    ;
;  currentState[1] ; clk                    ; 3.105 ; 3.105 ; Fall       ; clk                    ;
; currentState[*]  ; estado.moveToRegisters ;       ; 1.803 ; Rise       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ;       ; 1.803 ; Rise       ; estado.moveToRegisters ;
; currentState[*]  ; estado.moveToRegisters ; 1.803 ;       ; Fall       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ; 1.803 ;       ; Fall       ; estado.moveToRegisters ;
; Zout             ; rst                    ; 5.103 ; 5.103 ; Fall       ; rst                    ;
+------------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+-------------------------+----------+---------+----------+---------+---------------------+
; Clock                   ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack        ; -11.219  ; -3.184  ; -1.550   ; -1.135  ; -1.469              ;
;  IR[7]                  ; -11.219  ; -0.557  ; -1.550   ; -0.526  ; 0.500               ;
;  clk                    ; 0.054    ; -0.120  ; 0.240    ; 0.001   ; -1.469              ;
;  estado.moveToRegisters ; -5.374   ; -0.613  ; -0.061   ; -1.135  ; 0.500               ;
;  regOp[1]               ; -9.164   ; -0.044  ; N/A      ; N/A     ; 0.500               ;
;  rst                    ; -7.167   ; -3.184  ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS         ; -153.176 ; -33.951 ; -5.476   ; -7.029  ; -6.604              ;
;  IR[7]                  ; -78.882  ; -3.566  ; -5.415   ; -3.204  ; 0.000               ;
;  clk                    ; 0.000    ; -0.239  ; 0.000    ; 0.000   ; -5.135              ;
;  estado.moveToRegisters ; -28.849  ; -3.875  ; -0.061   ; -4.214  ; 0.000               ;
;  regOp[1]               ; -9.164   ; -0.044  ; N/A      ; N/A     ; 0.000               ;
;  rst                    ; -36.281  ; -29.937 ; N/A      ; N/A     ; -1.469              ;
+-------------------------+----------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+------------------+------------------------+--------+--------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+--------+--------+------------+------------------------+
; currentState[*]  ; clk                    ; 6.326  ; 6.326  ; Fall       ; clk                    ;
;  currentState[1] ; clk                    ; 6.326  ; 6.326  ; Fall       ; clk                    ;
; currentState[*]  ; estado.moveToRegisters ;        ; 3.764  ; Rise       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ;        ; 3.764  ; Rise       ; estado.moveToRegisters ;
; currentState[*]  ; estado.moveToRegisters ; 3.764  ;        ; Fall       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ; 3.764  ;        ; Fall       ; estado.moveToRegisters ;
; Zout             ; rst                    ; 10.600 ; 10.600 ; Fall       ; rst                    ;
+------------------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------------+------------------------+-------+-------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+-------+-------+------------+------------------------+
; currentState[*]  ; clk                    ; 3.105 ; 3.105 ; Fall       ; clk                    ;
;  currentState[1] ; clk                    ; 3.105 ; 3.105 ; Fall       ; clk                    ;
; currentState[*]  ; estado.moveToRegisters ;       ; 1.803 ; Rise       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ;       ; 1.803 ; Rise       ; estado.moveToRegisters ;
; currentState[*]  ; estado.moveToRegisters ; 1.803 ;       ; Fall       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ; 1.803 ;       ; Fall       ; estado.moveToRegisters ;
; Zout             ; rst                    ; 5.103 ; 5.103 ; Fall       ; rst                    ;
+------------------+------------------------+-------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; rst                    ; clk                    ; 0        ; 0        ; 0        ; 3        ;
; estado.moveToRegisters ; estado.moveToRegisters ; 0        ; 0        ; 0        ; 4        ;
; IR[7]                  ; estado.moveToRegisters ; 0        ; 0        ; 8        ; 0        ;
; rst                    ; estado.moveToRegisters ; 0        ; 0        ; 0        ; 18       ;
; estado.moveToRegisters ; IR[7]                  ; 0        ; 314      ; 0        ; 0        ;
; regOp[1]               ; IR[7]                  ; 40       ; 40       ; 0        ; 0        ;
; rst                    ; IR[7]                  ; 0        ; 332      ; 0        ; 0        ;
; estado.moveToRegisters ; regOp[1]               ; 0        ; 18       ; 0        ; 0        ;
; regOp[1]               ; regOp[1]               ; 1        ; 1        ; 0        ; 0        ;
; rst                    ; regOp[1]               ; 0        ; 18       ; 0        ; 0        ;
; clk                    ; rst                    ; 0        ; 0        ; 0        ; 2        ;
; estado.moveToRegisters ; rst                    ; 0        ; 0        ; 1        ; 330      ;
; IR[7]                  ; rst                    ; 0        ; 0        ; 8        ; 0        ;
; regOp[1]               ; rst                    ; 0        ; 0        ; 43       ; 42       ;
; rst                    ; rst                    ; 0        ; 0        ; 0        ; 368      ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; rst                    ; clk                    ; 0        ; 0        ; 0        ; 3        ;
; estado.moveToRegisters ; estado.moveToRegisters ; 0        ; 0        ; 0        ; 4        ;
; IR[7]                  ; estado.moveToRegisters ; 0        ; 0        ; 8        ; 0        ;
; rst                    ; estado.moveToRegisters ; 0        ; 0        ; 0        ; 18       ;
; estado.moveToRegisters ; IR[7]                  ; 0        ; 314      ; 0        ; 0        ;
; regOp[1]               ; IR[7]                  ; 40       ; 40       ; 0        ; 0        ;
; rst                    ; IR[7]                  ; 0        ; 332      ; 0        ; 0        ;
; estado.moveToRegisters ; regOp[1]               ; 0        ; 18       ; 0        ; 0        ;
; regOp[1]               ; regOp[1]               ; 1        ; 1        ; 0        ; 0        ;
; rst                    ; regOp[1]               ; 0        ; 18       ; 0        ; 0        ;
; clk                    ; rst                    ; 0        ; 0        ; 0        ; 2        ;
; estado.moveToRegisters ; rst                    ; 0        ; 0        ; 1        ; 330      ;
; IR[7]                  ; rst                    ; 0        ; 0        ; 8        ; 0        ;
; regOp[1]               ; rst                    ; 0        ; 0        ; 43       ; 42       ;
; rst                    ; rst                    ; 0        ; 0        ; 0        ; 368      ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Recovery Transfers                                                              ;
+------------+------------------------+----------+----------+----------+----------+
; From Clock ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------+----------+----------+----------+----------+
; rst        ; clk                    ; 0        ; 0        ; 3        ; 3        ;
; rst        ; estado.moveToRegisters ; 0        ; 0        ; 4        ; 4        ;
; rst        ; IR[7]                  ; 8        ; 8        ; 0        ; 0        ;
+------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Removal Transfers                                                               ;
+------------+------------------------+----------+----------+----------+----------+
; From Clock ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------+----------+----------+----------+----------+
; rst        ; clk                    ; 0        ; 0        ; 3        ; 3        ;
; rst        ; estado.moveToRegisters ; 0        ; 0        ; 4        ; 4        ;
; rst        ; IR[7]                  ; 8        ; 8        ; 0        ; 0        ;
+------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Jun 27 14:36:35 2018
Info: Command: quartus_sta ALU_CTRL -c ALU_CTRL
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 44 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU_CTRL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name rst rst
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name IR[7] IR[7]
    Info (332105): create_clock -period 1.000 -name estado.moveToRegisters estado.moveToRegisters
    Info (332105): create_clock -period 1.000 -name regOp[1] regOp[1]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.219
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.219       -78.882 IR[7] 
    Info (332119):    -9.164        -9.164 regOp[1] 
    Info (332119):    -7.167       -36.281 rst 
    Info (332119):    -5.374       -28.849 estado.moveToRegisters 
    Info (332119):     0.054         0.000 clk 
Info (332146): Worst-case hold slack is -3.184
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.184       -29.937 rst 
    Info (332119):    -0.613        -3.875 estado.moveToRegisters 
    Info (332119):    -0.055        -0.095 IR[7] 
    Info (332119):    -0.044        -0.044 regOp[1] 
    Info (332119):     0.055         0.000 clk 
Info (332146): Worst-case recovery slack is -1.550
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.550        -5.415 IR[7] 
    Info (332119):    -0.061        -0.061 estado.moveToRegisters 
    Info (332119):     0.240         0.000 clk 
Info (332146): Worst-case removal slack is -1.135
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.135        -4.214 estado.moveToRegisters 
    Info (332119):    -0.526        -2.815 IR[7] 
    Info (332119):     0.012         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469        -5.135 clk 
    Info (332119):    -1.469        -1.469 rst 
    Info (332119):     0.500         0.000 IR[7] 
    Info (332119):     0.500         0.000 estado.moveToRegisters 
    Info (332119):     0.500         0.000 regOp[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.065
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.065       -28.362 IR[7] 
    Info (332119):    -3.849        -3.849 regOp[1] 
    Info (332119):    -2.115        -7.442 estado.moveToRegisters 
    Info (332119):    -1.933        -7.001 rst 
    Info (332119):     0.774         0.000 clk 
Info (332146): Worst-case hold slack is -1.974
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.974       -14.447 rst 
    Info (332119):    -0.557        -3.566 IR[7] 
    Info (332119):    -0.120        -0.239 clk 
    Info (332119):    -0.067        -0.323 estado.moveToRegisters 
    Info (332119):     0.034         0.000 regOp[1] 
Info (332146): Worst-case recovery slack is 0.013
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.013         0.000 IR[7] 
    Info (332119):     0.379         0.000 clk 
    Info (332119):     0.671         0.000 estado.moveToRegisters 
Info (332146): Worst-case removal slack is -0.788
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.788        -2.999 estado.moveToRegisters 
    Info (332119):    -0.472        -3.204 IR[7] 
    Info (332119):     0.001         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -4.222 clk 
    Info (332119):    -1.222        -1.222 rst 
    Info (332119):     0.500         0.000 IR[7] 
    Info (332119):     0.500         0.000 estado.moveToRegisters 
    Info (332119):     0.500         0.000 regOp[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4568 megabytes
    Info: Processing ended: Wed Jun 27 14:36:38 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


