# üìù Relat√≥rio sobre o Funcionamento do Circuito e Implementa√ß√£o das Instru√ß√µes ‚Äì Projeto MIPS Pipeline

## 1. Introdu√ß√£o

Este relat√≥rio descreve a arquitetura, o funcionamento e as extens√µes feitas no circuito MIPS pipeline fornecido, conforme especifica√ß√µes do documento ‚ÄúProcessador Did√°tico Pipeline‚Äù. O objetivo do trabalho foi expandir o processador base com suporte a novas instru√ß√µes e implementar mecanismos de *forwarding* e *stalling* para tratamento de hazards.

---

## 2. Estrutura Geral do Circuito

O circuito foi estruturado segundo o modelo de pipeline cl√°ssico de 5 est√°gios, com os seguintes componentes principais:

* **Banco de Registradores (BR)**: Armazena temporariamente valores intermedi√°rios e operacionais.
* **Mem√≥ria de Dados (MD)**: Usada para leitura e escrita via instru√ß√µes `LW` e `SW`.
* **ULA (Unidade L√≥gica e Aritm√©tica)**: Executa as opera√ß√µes matem√°ticas e l√≥gicas.
* **Program Counter (PC)**: Controla o fluxo sequencial ou desviado do programa.
* **Unidade de Controle (UC\_W/UC)**: Decodifica a instru√ß√£o e gera os sinais de controle.
* **Forwarding Unit**: Permite que resultados intermedi√°rios sejam reutilizados antes de serem gravados no banco de registradores.
* **Hazard Detection Unit**: Detecta conflitos de dados e implementa *stalling*.

O circuito foi expandido para lidar corretamente com os tipos R, I e J de instru√ß√µes.

---

## 3. Instru√ß√µes Implementadas

Foram adicionadas nove instru√ß√µes ao processador, com suporte completo √† detec√ß√£o de hazards e altera√ß√£o do fluxo de controle:

---

### 3.1. **AND** (Tipo R)

* **Opera√ß√£o**: `BR[rd] = BR[rs] AND BR[rt]`
* **Implementa√ß√£o**: Adicionada √† ULA como opera√ß√£o l√≥gica bit a bit, com decodifica√ß√£o via campo `funct`.

---

### 3.2. **OR** (Tipo R)

* **Opera√ß√£o**: `BR[rd] = BR[rs] OR BR[rt]`
* **Implementa√ß√£o**: Opera√ß√£o inclu√≠da na ULA com sele√ß√£o via `funct`.

---

### 3.3. **BNE** (Tipo I)

* **Opera√ß√£o**: `if (BR[rs] ‚â† BR[rt]) PC = PC + Imm`
* **Implementa√ß√£o**:

  * Campo de controle `BNESelect` criado para diferenciar `BEQ` e `BNE`.
  * L√≥gica combinacional com `Zero XOR BNESelect` define se o desvio √© tomado.
  * Adapta√ß√£o do MUX do PC para incluir essa l√≥gica de salto.

---

### 3.4. **SLTI** (Tipo I)

* **Opera√ß√£o**: `BR[rt] = (BR[rs] < Imm) ? 1 : 0`
* **Implementa√ß√£o**: Inserida na ULA com suporte √† compara√ß√£o imediata, utilizando o campo de opcode.

---

### 3.5. **SLT** (Tipo R)

* **Opera√ß√£o**: `BR[rd] = (BR[rs] < BR[rt]) ? 1 : 0`
* **Implementa√ß√£o**: Adicionada na ULA como opera√ß√£o comparativa.

---

### 3.6. **JR** (Tipo R)

* **Opera√ß√£o**: `PC = BR[rs]`
* **Implementa√ß√£o**:

  * Detectada por opcode `000000` e funct `001000`.
  * Valor de `BR[rs]` (sa√≠da do banco) √© conectado diretamente ao MUX do PC (entrada 3).
  * Controle por sinal `JR`, que tem prioridade m√°xima no seletor `PCSrc`.

---

### 3.7. **JAL** (Tipo J)

* **Opera√ß√£o**: `BR[31] = PC + 4; PC = label`
* **Implementa√ß√£o**:

  * `PC + 4` √© salvo em `$ra` no est√°gio ID.
  * `JumpAddr` montado com `{PC[31:28], instruction[25:0], 00}`.
  * Utiliza o mesmo caminho de `J`, com sinal adicional de escrita no registrador 31.

---

### 3.8. **SLL** (Tipo R)

* **Opera√ß√£o**: `BR[rd] = BR[rt] << shamt`
* **Implementa√ß√£o**:

  * L√≥gica de deslocamento √† esquerda adicionada √† ULA.
  * Campo `shamt` extra√≠do da instru√ß√£o e usado diretamente.

---

### 3.9. **SLR** (Tipo R)

* **Opera√ß√£o**: `BR[rd] = BR[rt] >> shamt`
* **Implementa√ß√£o**:

  * Similar ao `SLL`, mas com deslocamento √† direita na ULA.

---

## 4. Forwarding e Stalling

### 4.1. **Forwarding Unit**

* **Objetivo**: Evitar stalls desnecess√°rios repassando resultados de EX/MEM ou MEM/WB para as entradas da ULA.
* **Implementa√ß√£o**:

  * Compara√ß√µes entre `RegisterRd` de EX/MEM e MEM/WB com os registradores `rs`/`rt` da ID/EX.
  * Multiplexadores nas entradas da ULA selecionam dinamicamente a fonte correta dos operandos.

---

### 4.2. **Hazard Detection Unit (Stalling)**

* **Objetivo**: Inserir bolhas no pipeline quando o resultado de `LW` ainda n√£o est√° dispon√≠vel.
* **L√≥gica**:

  * Se `ID/EX.MemRead = 1` e `ID/EX.RegisterRt == IF/ID.RegisterRs ou Rt` ‚Üí **STALL**
* **A√ß√µes em STALL**:

  * `PCWrite = 0`, `IF/IDWrite = 0`
  * Inser√ß√£o de NOP nos sinais de controle do ID/EX

---

## 5. Conclus√£o

A expans√£o do processador MIPS pipeline contemplou nove novas instru√ß√µes e t√©cnicas de forwarding e stalling. O circuito tornou-se significativamente mais robusto, suportando desvios complexos, opera√ß√µes l√≥gicas e compara√ß√µes. Com isso, o processador √© capaz de executar programas mais realistas e diversos, respeitando o comportamento esperado de uma arquitetura MIPS funcional e eficiente.

---

