---
type: theory
domain: ["#Eletronica/Microcontroladores", "#Ciencia_da_Computacao/Sistemas_Embarcados", "#Ciencia_da_Computacao/Arquitetura_de_Computadores"]
topic: ["#Vector_Table/ARM", "#Interrupcoes/Gerenciamento", "#GIC_400/Funcionamento"]
lateral: ["#Raspberry_Pi_2B", "#x86_comparacao", "#GICC_IAR", "#GICC_EOIR", "#register_banking", "#subs_pc_lr_4", "#atomicidade", "#handler_IRQ", "#FIQ"]
state: normal
---

# Vector Table e Interrup√ß√µes em Sistemas ARM | Raspberry Pi 2B
O conceito de vector table e interrup√ß√µes deve ser bem claro da disciplina de [[sistemas operacionais]], MAS... √â bom dar uma olhada como isso funciona especificamente em sistemas ARM.
## Relembrando a Vector Table
A vector table √© uma estrutura de dados de extrema import√¢ncia que direciona as exce√ß√µes/interrup√ß√µes do sistema para programas espec√≠ficos, os "handlers", eles tem a responsabilidade de "tratar" do evento, salvando o contexto do processador, executando fun√ß√µes e por fim devolvendo o controle para o processo anterior.

A vector table acaba sendo uma lista bem grande de posi√ß√µes de mem√≥ria ou de jumps que levam o processador para o handler espec√≠fico para cada situa√ß√£o.

Se queremos adicionar funcionalidades espec√≠ficas para o processador ao interagir com sinais de hardware devemos escrever handlers especiais para o projeto.
## Diferen√ßas entre ARM e x86
Nos sistemas x86 temos uma tabela GIGANTESCA de handlers (mais de 200), nesses sistemas a posi√ß√£o na tabela √© determinada **diretamente pelo tipo**, cada tipo diferente de interrup√ß√£o tem uma entrada diferente na tabela e assim um handler diferente. Isso √© bem diferente da situa√ß√£o no RPi 2B.

No Raspberry Pi e nos processadores ARM no geral temos um esquema diferente. Temos somente DUAS entradas na vector table para interrup√ß√µes, uma para as interup√ß√µes normais (IRQ) e outra para as "interrup√ß√µes r√°pidas" (FIQ), e dessa forma, temos somente dois handlers de interrup√ß√£o. Dessa forma o tratamento de tipos diferentes de interrup√ß√£o deve ser feito pelo **mesmo handler**.

O handler da interrup√ß√£o no ARM fica respons√°vel por identificar a interrup√ß√£o utilizando o registrador [[interrupt-controller-gic-400-raspberry-pi-2b-arquitetura-registradores|GICC_AIR]] e executar um branch ou qualquer outra coisa para tratar a interrup√ß√£o espec√≠fica.

### Vector Table Enxuta no ARM
Por conta das interrup√ß√µes se concentrarem em s√≥ dois handlers a vector table no ARM fica um pouco mais vazia, tendo bem menos handlers.

| Offset | Nome           | Descri√ß√£o                               |
| ------ | -------------- | --------------------------------------- |
| 0x00   | Reset          | Power-on/reset button                   |
| 0x04   | Undefined      | Instru√ß√£o inv√°lida                      |
| 0x08   | SVC            | Instru√ß√£o¬†`svc` para syscalls e outros` |
| 0x0C   | Prefetch Abort | Erro ao buscar instru√ß√£o                |
| 0x10   | Data Abort     | Erro ao acessar dados                   |
| 0x14   | Reserved       | N√£o faz nada, sempre `nop`              |
| 0x18   | IRQ            | **interrup√ß√µes **                       |
| 0x1C   | FIQ            | **Interrup√ß√µes r√°pidas**                |

## Estrutura Geral de um Handler IRQ
Um handler no ARM precisa necessariamente obedecer a estrutura:
- Salvar contexto necess√°rio
- Identificar a interrup√ß√£o lendo GICC_AIR
- Executar a√ß√µes relevantes
- Marcar a interrup√ß√£o como finalizada escrevendo no GICC_EOIR
- Restaurar contexto anterior
- Devolver execu√ß√£o

√â sempre bom lembrar que no ARM os registradores s√£o [[processadores-arm-modos-operacao-interrupcoes-register-banking-conceitos|banqueados]] nos modos FIQ e IRQ e que o endere√ßo de retorno √© **salvo automaticamente** em `lr`. Outra coisa digna de nota: o GICC_EOIR apenas indica que a interrup√ß√£o foi resolvida, ele n√£o restaura o contexto e nem retorna para a fun√ß√£o anterior.

## Destrinchando a Estrutura
Vamos ver um mock de um handler para IRQ no ARM.
### Na Vector Table
√â bom dar uma olhada depois em como mudar a vector table mas por enquanto √© bom ver que ela fica basicamente alguma coisa assim:
```armasm
vector_table:
	b _start
	b undefined_handler
	b svc_handler
	b prefetch_handler
	b data_handler
	nop
	b irq_handler     @ Nosso alvo
	b fiq_handler
```

### In√≠ciar e Guardar Contexto
√â aqui que o handler come√ßa
```armasm
irq_handler:
	push {r0-r2}
```
Salvamos s√≥ os registradores que vamos usar para evitar perder tempo, `r13` e `r14` s√£o salvos automaticamente por conta do banqueamento.

### Descobrindo qual Interrup√ß√£o
Usamos GICC_IAR para identificar qual interrup√ß√£o que aconteceu (√â bom guardar direito)
```armasm
ldr r0, =GICC_BASE
ldr r1, [r0, #GICC_IAR]
```
Lembrando que GICC_BASE √© em `0x40002000` e GICC_IAR fica num offset de `0x10`

### Pula para o Tratamento Espec√≠fico
Podemos fazer uma s√©rie de compara√ß√µes para pular para uma subrotina espec√≠fica que resolva a interrup√ß√£o que carregamos de GICC_IAR.
```armasm
...
cmp r1, #96    @96 √© o n√∫mero do timer
beq handle_timer_interrupt
cmp r1, #81    @81 √© o n√∫mero de GPIO
beq handle_gpio_interrupt
...
b finish_irq
```
Se a interrup√ß√£o n√£o se enquadrar em nenhuma categoria ele s√≥ pula para o fim do handler.

### Execu√ß√£o do Handler
√â aqui que rola a magia, pode configurar GPIO, resetar Timer e o escambau.
```armasm
handle_xxx_interrupt:
....
```

### Marcando a Interrup√ß√£o como conclu√≠da
Escrevemos em GICC_EIOR para indicar que a interrup√ß√£o foi finalizada, precisamos escrever exatamente o valor lido de GICC_AIR para finalizar a interrup√ß√£o
```armasm
ldr r0, =GICC_BASE
str r1, [r0, #GICC_EIOR]
```
Se escrever o valor errado o GICC n√£o identifica a interrup√ß√£o como finalizada.

### Restaurando o contexto
Restauramos exatamente o contexto que salvamos antes
```armasm
pop {r0-r2}
```
N√£o esquecer do banqueamento!!!!
### Retorno da Execu√ß√£o
√â nesse ponto aqui que o handler devolve a execu√ß√£o ao ponto antes da interrup√ß√£o
```arasm
subs pc, lr, #4
```
√â crucial notar que o ARM sempre salva em `lr` o endere√ßo depois daquele em que estava antes do chaveamento.

Se o processador estava executando na posi√ß√£o `0x400` e ocorre uma troca de contexto, seja por conta de uma interrup√ß√£o ou por conta de um branch mesmo, o endere√ßo salvo em `lr` acabaria sendo `0x404`. Isso funciona muito bem numa chamada de subrotina. 

```arasm
0x400   bl subrotina
0x404   add r0, r0, r1

subrotina:
0x600   push {r0-r3}
.....   ....
0x700   bx lr   @Volta 
```
Depois de sair de `0x400` √© para `0x404` que a instru√ß√£o `bx lr` deve levar o processador. Isso √© uma **decis√£o de projeto**! Apesar disso ser o ideal na chamada de subrotinas isso n√£o funciona direito para o handler.

Se utilizassemos `bx lr` voltar√≠amos para o endere√ßo errado.
```arasm
0x400   cmp r1, r2     <- ocorre a interrup√ß√£o
0x404   add r0, r0, r1 <- para onde volta

handler:
0x600   push {r0-r3}
.....   ....
0x700   bx lr          <- Volta incorretamente 
```
Se a interrup√ß√£o ocorresse quando `pc=0x400` a instru√ß√£o em `0x400` seria interrompida (ah v√°) mas o `lr` t√° apontadando para `0x404`isso significa que ao retornar a instru√ß√£o em `0x400` n√£o seria executada ü§î

A solu√ß√£o √© bem simples, fazemos o retorno para o endere√ßo `lr` -4, como no ARM temos acesso a esses registradores podemos escrever diretamente:
```arasm
subs pc, lr, #4
```
assim garantimos que a instru√ß√£o que foi interrompida seja executada.