# RISC-V CPU



## 简介

- 一个用 Verilog 编写的 RISC-V CPU, 功能为运行二进制可执行文件
- 本项目为 ACM 班 20 级大二大作业, 题面见: [RISCV-CPU](https://github.com/ACMClassCourses/RISCV-CPU)
- 目前进度: `Designing`

## 说明

- 整体文件结构说明见 [tutorial.md](https://github.com/PaperL/RISC-V_CPU/blob/main/tutorial.md)

