{
  "module_name": "ena_eth_io_defs.h",
  "hash_id": "4bec2bfd23af52141b2a60e75aa3203c65dc4976cabcd809e0b69ffc4c670157",
  "original_prompt": "Ingested from linux-6.6.14/drivers/net/ethernet/amazon/ena/ena_eth_io_defs.h",
  "human_readable_source": " \n \n#ifndef _ENA_ETH_IO_H_\n#define _ENA_ETH_IO_H_\n\nenum ena_eth_io_l3_proto_index {\n\tENA_ETH_IO_L3_PROTO_UNKNOWN                 = 0,\n\tENA_ETH_IO_L3_PROTO_IPV4                    = 8,\n\tENA_ETH_IO_L3_PROTO_IPV6                    = 11,\n\tENA_ETH_IO_L3_PROTO_FCOE                    = 21,\n\tENA_ETH_IO_L3_PROTO_ROCE                    = 22,\n};\n\nenum ena_eth_io_l4_proto_index {\n\tENA_ETH_IO_L4_PROTO_UNKNOWN                 = 0,\n\tENA_ETH_IO_L4_PROTO_TCP                     = 12,\n\tENA_ETH_IO_L4_PROTO_UDP                     = 13,\n\tENA_ETH_IO_L4_PROTO_ROUTEABLE_ROCE          = 23,\n};\n\nstruct ena_eth_io_tx_desc {\n\t \n\tu32 len_ctrl;\n\n\t \n\tu32 meta_ctrl;\n\n\tu32 buff_addr_lo;\n\n\t \n\tu32 buff_addr_hi_hdr_sz;\n};\n\nstruct ena_eth_io_tx_meta_desc {\n\t \n\tu32 len_ctrl;\n\n\t \n\tu32 word1;\n\n\t \n\tu32 word2;\n\n\tu32 reserved;\n};\n\nstruct ena_eth_io_tx_cdesc {\n\t \n\tu16 req_id;\n\n\tu8 status;\n\n\t \n\tu8 flags;\n\n\tu16 sub_qid;\n\n\tu16 sq_head_idx;\n};\n\nstruct ena_eth_io_rx_desc {\n\t \n\tu16 length;\n\n\t \n\tu8 reserved2;\n\n\t \n\tu8 ctrl;\n\n\tu16 req_id;\n\n\t \n\tu16 reserved6;\n\n\tu32 buff_addr_lo;\n\n\tu16 buff_addr_hi;\n\n\t \n\tu16 reserved16_w3;\n};\n\n \nstruct ena_eth_io_rx_cdesc_base {\n\t \n\tu32 status;\n\n\tu16 length;\n\n\tu16 req_id;\n\n\t \n\tu32 hash;\n\n\tu16 sub_qid;\n\n\tu8 offset;\n\n\tu8 reserved;\n};\n\n \nstruct ena_eth_io_rx_cdesc_ext {\n\tstruct ena_eth_io_rx_cdesc_base base;\n\n\tu32 buff_addr_lo;\n\n\tu16 buff_addr_hi;\n\n\tu16 reserved16;\n\n\tu32 reserved_w6;\n\n\tu32 reserved_w7;\n};\n\nstruct ena_eth_io_intr_reg {\n\t \n\tu32 intr_control;\n};\n\nstruct ena_eth_io_numa_node_cfg_reg {\n\t \n\tu32 numa_cfg;\n};\n\n \n#define ENA_ETH_IO_TX_DESC_LENGTH_MASK                      GENMASK(15, 0)\n#define ENA_ETH_IO_TX_DESC_REQ_ID_HI_SHIFT                  16\n#define ENA_ETH_IO_TX_DESC_REQ_ID_HI_MASK                   GENMASK(21, 16)\n#define ENA_ETH_IO_TX_DESC_META_DESC_SHIFT                  23\n#define ENA_ETH_IO_TX_DESC_META_DESC_MASK                   BIT(23)\n#define ENA_ETH_IO_TX_DESC_PHASE_SHIFT                      24\n#define ENA_ETH_IO_TX_DESC_PHASE_MASK                       BIT(24)\n#define ENA_ETH_IO_TX_DESC_FIRST_SHIFT                      26\n#define ENA_ETH_IO_TX_DESC_FIRST_MASK                       BIT(26)\n#define ENA_ETH_IO_TX_DESC_LAST_SHIFT                       27\n#define ENA_ETH_IO_TX_DESC_LAST_MASK                        BIT(27)\n#define ENA_ETH_IO_TX_DESC_COMP_REQ_SHIFT                   28\n#define ENA_ETH_IO_TX_DESC_COMP_REQ_MASK                    BIT(28)\n#define ENA_ETH_IO_TX_DESC_L3_PROTO_IDX_MASK                GENMASK(3, 0)\n#define ENA_ETH_IO_TX_DESC_DF_SHIFT                         4\n#define ENA_ETH_IO_TX_DESC_DF_MASK                          BIT(4)\n#define ENA_ETH_IO_TX_DESC_TSO_EN_SHIFT                     7\n#define ENA_ETH_IO_TX_DESC_TSO_EN_MASK                      BIT(7)\n#define ENA_ETH_IO_TX_DESC_L4_PROTO_IDX_SHIFT               8\n#define ENA_ETH_IO_TX_DESC_L4_PROTO_IDX_MASK                GENMASK(12, 8)\n#define ENA_ETH_IO_TX_DESC_L3_CSUM_EN_SHIFT                 13\n#define ENA_ETH_IO_TX_DESC_L3_CSUM_EN_MASK                  BIT(13)\n#define ENA_ETH_IO_TX_DESC_L4_CSUM_EN_SHIFT                 14\n#define ENA_ETH_IO_TX_DESC_L4_CSUM_EN_MASK                  BIT(14)\n#define ENA_ETH_IO_TX_DESC_ETHERNET_FCS_DIS_SHIFT           15\n#define ENA_ETH_IO_TX_DESC_ETHERNET_FCS_DIS_MASK            BIT(15)\n#define ENA_ETH_IO_TX_DESC_L4_CSUM_PARTIAL_SHIFT            17\n#define ENA_ETH_IO_TX_DESC_L4_CSUM_PARTIAL_MASK             BIT(17)\n#define ENA_ETH_IO_TX_DESC_REQ_ID_LO_SHIFT                  22\n#define ENA_ETH_IO_TX_DESC_REQ_ID_LO_MASK                   GENMASK(31, 22)\n#define ENA_ETH_IO_TX_DESC_ADDR_HI_MASK                     GENMASK(15, 0)\n#define ENA_ETH_IO_TX_DESC_HEADER_LENGTH_SHIFT              24\n#define ENA_ETH_IO_TX_DESC_HEADER_LENGTH_MASK               GENMASK(31, 24)\n\n \n#define ENA_ETH_IO_TX_META_DESC_REQ_ID_LO_MASK              GENMASK(9, 0)\n#define ENA_ETH_IO_TX_META_DESC_EXT_VALID_SHIFT             14\n#define ENA_ETH_IO_TX_META_DESC_EXT_VALID_MASK              BIT(14)\n#define ENA_ETH_IO_TX_META_DESC_MSS_HI_SHIFT                16\n#define ENA_ETH_IO_TX_META_DESC_MSS_HI_MASK                 GENMASK(19, 16)\n#define ENA_ETH_IO_TX_META_DESC_ETH_META_TYPE_SHIFT         20\n#define ENA_ETH_IO_TX_META_DESC_ETH_META_TYPE_MASK          BIT(20)\n#define ENA_ETH_IO_TX_META_DESC_META_STORE_SHIFT            21\n#define ENA_ETH_IO_TX_META_DESC_META_STORE_MASK             BIT(21)\n#define ENA_ETH_IO_TX_META_DESC_META_DESC_SHIFT             23\n#define ENA_ETH_IO_TX_META_DESC_META_DESC_MASK              BIT(23)\n#define ENA_ETH_IO_TX_META_DESC_PHASE_SHIFT                 24\n#define ENA_ETH_IO_TX_META_DESC_PHASE_MASK                  BIT(24)\n#define ENA_ETH_IO_TX_META_DESC_FIRST_SHIFT                 26\n#define ENA_ETH_IO_TX_META_DESC_FIRST_MASK                  BIT(26)\n#define ENA_ETH_IO_TX_META_DESC_LAST_SHIFT                  27\n#define ENA_ETH_IO_TX_META_DESC_LAST_MASK                   BIT(27)\n#define ENA_ETH_IO_TX_META_DESC_COMP_REQ_SHIFT              28\n#define ENA_ETH_IO_TX_META_DESC_COMP_REQ_MASK               BIT(28)\n#define ENA_ETH_IO_TX_META_DESC_REQ_ID_HI_MASK              GENMASK(5, 0)\n#define ENA_ETH_IO_TX_META_DESC_L3_HDR_LEN_MASK             GENMASK(7, 0)\n#define ENA_ETH_IO_TX_META_DESC_L3_HDR_OFF_SHIFT            8\n#define ENA_ETH_IO_TX_META_DESC_L3_HDR_OFF_MASK             GENMASK(15, 8)\n#define ENA_ETH_IO_TX_META_DESC_L4_HDR_LEN_IN_WORDS_SHIFT   16\n#define ENA_ETH_IO_TX_META_DESC_L4_HDR_LEN_IN_WORDS_MASK    GENMASK(21, 16)\n#define ENA_ETH_IO_TX_META_DESC_MSS_LO_SHIFT                22\n#define ENA_ETH_IO_TX_META_DESC_MSS_LO_MASK                 GENMASK(31, 22)\n\n \n#define ENA_ETH_IO_TX_CDESC_PHASE_MASK                      BIT(0)\n\n \n#define ENA_ETH_IO_RX_DESC_PHASE_MASK                       BIT(0)\n#define ENA_ETH_IO_RX_DESC_FIRST_SHIFT                      2\n#define ENA_ETH_IO_RX_DESC_FIRST_MASK                       BIT(2)\n#define ENA_ETH_IO_RX_DESC_LAST_SHIFT                       3\n#define ENA_ETH_IO_RX_DESC_LAST_MASK                        BIT(3)\n#define ENA_ETH_IO_RX_DESC_COMP_REQ_SHIFT                   4\n#define ENA_ETH_IO_RX_DESC_COMP_REQ_MASK                    BIT(4)\n\n \n#define ENA_ETH_IO_RX_CDESC_BASE_L3_PROTO_IDX_MASK          GENMASK(4, 0)\n#define ENA_ETH_IO_RX_CDESC_BASE_SRC_VLAN_CNT_SHIFT         5\n#define ENA_ETH_IO_RX_CDESC_BASE_SRC_VLAN_CNT_MASK          GENMASK(6, 5)\n#define ENA_ETH_IO_RX_CDESC_BASE_L4_PROTO_IDX_SHIFT         8\n#define ENA_ETH_IO_RX_CDESC_BASE_L4_PROTO_IDX_MASK          GENMASK(12, 8)\n#define ENA_ETH_IO_RX_CDESC_BASE_L3_CSUM_ERR_SHIFT          13\n#define ENA_ETH_IO_RX_CDESC_BASE_L3_CSUM_ERR_MASK           BIT(13)\n#define ENA_ETH_IO_RX_CDESC_BASE_L4_CSUM_ERR_SHIFT          14\n#define ENA_ETH_IO_RX_CDESC_BASE_L4_CSUM_ERR_MASK           BIT(14)\n#define ENA_ETH_IO_RX_CDESC_BASE_IPV4_FRAG_SHIFT            15\n#define ENA_ETH_IO_RX_CDESC_BASE_IPV4_FRAG_MASK             BIT(15)\n#define ENA_ETH_IO_RX_CDESC_BASE_L4_CSUM_CHECKED_SHIFT      16\n#define ENA_ETH_IO_RX_CDESC_BASE_L4_CSUM_CHECKED_MASK       BIT(16)\n#define ENA_ETH_IO_RX_CDESC_BASE_PHASE_SHIFT                24\n#define ENA_ETH_IO_RX_CDESC_BASE_PHASE_MASK                 BIT(24)\n#define ENA_ETH_IO_RX_CDESC_BASE_L3_CSUM2_SHIFT             25\n#define ENA_ETH_IO_RX_CDESC_BASE_L3_CSUM2_MASK              BIT(25)\n#define ENA_ETH_IO_RX_CDESC_BASE_FIRST_SHIFT                26\n#define ENA_ETH_IO_RX_CDESC_BASE_FIRST_MASK                 BIT(26)\n#define ENA_ETH_IO_RX_CDESC_BASE_LAST_SHIFT                 27\n#define ENA_ETH_IO_RX_CDESC_BASE_LAST_MASK                  BIT(27)\n#define ENA_ETH_IO_RX_CDESC_BASE_BUFFER_SHIFT               30\n#define ENA_ETH_IO_RX_CDESC_BASE_BUFFER_MASK                BIT(30)\n\n \n#define ENA_ETH_IO_INTR_REG_RX_INTR_DELAY_MASK              GENMASK(14, 0)\n#define ENA_ETH_IO_INTR_REG_TX_INTR_DELAY_SHIFT             15\n#define ENA_ETH_IO_INTR_REG_TX_INTR_DELAY_MASK              GENMASK(29, 15)\n#define ENA_ETH_IO_INTR_REG_INTR_UNMASK_SHIFT               30\n#define ENA_ETH_IO_INTR_REG_INTR_UNMASK_MASK                BIT(30)\n\n \n#define ENA_ETH_IO_NUMA_NODE_CFG_REG_NUMA_MASK              GENMASK(7, 0)\n#define ENA_ETH_IO_NUMA_NODE_CFG_REG_ENABLED_SHIFT          31\n#define ENA_ETH_IO_NUMA_NODE_CFG_REG_ENABLED_MASK           BIT(31)\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}