# Makefile - Simulaci√≥n RTL con men√∫ interactivo

# Directorios
SRC_DIR = src
TB_DIR = testbench
BUILD_DIR = sim_output
LIB_DIR = $(BUILD_DIR)/work

# Archivos de origen
SRC_FILES = $(wildcard $(SRC_DIR)/*.sv)
RTL_TB = $(TB_DIR)/testbench.sv

# Lista de testbenches individuales
MODULE_TB_LIST := adder_tb alu_tb aludec_tb controller_tb datapath_tb \
                  dmem_tb extend_tb flopr_tb imem_tb maindec_tb mux2_tb \
                  mux3_tb regfile_tb

# Comando para simular
VSIM = vsim -c -do "run -all; quit -f"

# Crear biblioteca si no existe
$(LIB_DIR):
	@vlib $(LIB_DIR)

.PHONY: help sim-rtl sim-modules clean

help:
	@echo "Opciones disponibles:"
	@echo "  make sim-rtl       -> Simula con testbench completo (selecci√≥n interactiva)"
	@echo "  make sim-modules   -> Simula todos los m√≥dulos individuales secuencialmente"
	@echo "  make clean         -> Elimina archivos de simulaci√≥n"

sim-rtl: $(LIB_DIR)
	@echo "üîß Selecciona una opci√≥n:"
	@echo "  1. Ejecutar testbench completo (testbench.sv)"
	@echo "  2. Ejecutar testbenches de m√≥dulos individuales"
	@read -p " Opci√≥n (1 o 2): " opt; \
	if [ $$opt = "1" ]; then \
		echo "üìÇ Programas disponibles:"; \
		select file in $(wildcard testbench/*.txt); do \
			echo "‚ñ∂Ô∏è Ejecutando testbench completo con $$file"; \
			vlog -sv -work $(LIB_DIR) $(SRC_FILES) $(RTL_TB); \
			$(VSIM) -lib $(LIB_DIR) testbench +program=$$file; \
			break; \
		done; \
	elif [ $$opt = "2" ]; then \
		$(MAKE) sim-modules; \
	else \
		echo "‚ùå Opci√≥n inv√°lida."; \
	fi

sim-modules: $(LIB_DIR)
	@echo "‚ñ∂Ô∏è Ejecutando testbenches de m√≥dulos individuales..."
	@for tb in $(MODULE_TB_LIST); do \
		echo "‚ñ∂Ô∏è Simulando $$tb..."; \
		vlog -sv -work $(LIB_DIR) $(SRC_FILES) $(TB_DIR)/$$tb.sv; \
		if [ "$$tb" = "imem_tb" ]; then \
			$(VSIM) -lib $(LIB_DIR) $$tb +program=testbench/dummy.txt; \
		else \
			$(VSIM) -lib $(LIB_DIR) $$tb; \
		fi \
	done
	@echo "‚úÖ Simulaci√≥n RTL finalizada."

clean:
	@rm -rf $(BUILD_DIR)
	@echo "üßπ Limpieza completada."
