49
4 3 clock  0 line1  1 line2  2 reset  
2 7 outp  8 overflw  
0 IN line1 0 4 9 O 13 O 22 O 45 O 
1 IN line2 0 3 13 O 15 O 22 O 
2 IN reset 0 5 8 O 7 O 6 O 5 O 4 O 
3 IN clock 0 5 8 O 7 O 6 O 5 O 4 O 
4 FD stato_reg_2_ 3 2 RESET 3 CK 20 D 6 14 Q 19 Q 28 Q 31 Q 32 Q 40 Q 
5 FD stato_reg_1_ 3 2 RESET 12 D 3 CK 3 10 Q 16 Q 18 Q 
6 FD stato_reg_0_ 3 2 RESET 3 CK 11 D 5 10 Q 17 Q 29 Q 32 Q 43 Q 
7 FD outp_reg 3 2 RESET 21 D 3 CK 0 
8 FD overflw_reg 3 2 RESET 3 CK 10 D 0 
9 OR U71 2 0 I1 15 I0 1 46 O 
10 AND3 U72 3 5 I0 6 I2 14 I1 2 41 O 8 O 
11 NAND4 U73 4 37 I0 36 I1 42 I2 41 I3 1 6 O 
12 NAND3 U74 3 33 I0 32 I1 34 I2 1 5 O 
13 OR U75 2 0 I1 1 I0 4 38 O 37 O 32 O 23 O 
14 INV U76 1 4 I0 3 10 O 39 O 36 O 
15 INV U77 1 1 I0 2 9 O 45 O 
16 INV U78 1 5 I0 3 40 O 36 O 34 O 
17 INV U79 1 6 I0 3 44 O 24 O 18 O 
18 NAND U80 2 5 I0 17 I1 3 27 O 25 O 19 O 
19 NAND U81 2 4 I0 18 I1 2 48 O 35 O 
20 NAND U82 2 40 I0 39 I1 1 4 O 
21 NAND U83 2 48 I0 47 I1 1 7 O 
22 NAND U84 2 0 I0 1 I1 7 43 O 41 O 38 O 31 O 29 O 27 O 26 O 
23 INV U85 1 13 I0 2 28 O 24 O 
24 NAND U86 2 17 I1 23 I0 1 40 O 
25 INV U87 1 18 I0 2 42 O 33 O 
26 INV U88 1 22 I0 2 44 O 42 O 
27 NAND U89 2 18 I0 22 I1 1 39 O 
28 NAND U90 2 4 I0 23 I1 1 30 O 
29 NAND U91 2 6 I0 22 I1 1 30 O 
30 NAND U92 2 28 I1 29 I0 1 34 O 
31 NAND U93 2 4 I0 22 I1 1 33 O 
32 NAND3 U94 3 4 I0 6 I1 13 I2 1 12 O 
33 NAND U95 2 25 I0 31 I1 1 12 O 
34 NAND U96 2 16 I1 30 I0 1 12 O 
35 INV U97 1 19 I0 2 47 O 37 O 
36 NAND4 U98 4 14 I0 16 I1 44 I2 43 I3 1 11 O 
37 NAND U99 2 13 I1 35 I0 1 11 O 
38 NAND U100 2 13 I1 22 I0 1 47 O 
39 NAND U101 2 14 I1 27 I0 1 20 O 
40 NAND3 U102 3 4 I2 16 I1 24 I0 1 20 O 
41 NAND U103 2 10 I0 22 I1 1 11 O 
42 NAND U104 2 25 I1 26 I0 1 11 O 
43 NAND U105 2 6 I0 22 I1 1 36 O 
44 NAND U106 2 17 I1 26 I0 1 36 O 
45 NAND U107 2 0 I0 15 I1 1 46 O 
46 NAND U108 2 45 I1 9 I0 1 48 O 
47 NAND U109 2 35 I0 38 I1 1 21 O 
48 NAND U110 2 19 I1 46 I0 1 21 O 
