+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                      ;
+------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; APB_UART_BLOCK|DFF_TEMPORARY_STORING_READ                  ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|SHIFT_REGISTER_BLOCK                        ; 22    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|RX_FSM_BLOCK                                ; 16    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|FIFO_READ_MEMORY_BLOCK                      ; 29    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|D_FLIPFLOP_12BITS_FOR_TEMP_STORE            ; 15    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|RECEIVE_FIFO_BLOCK|COMPARE_5BITS_BLOCK      ; 12    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|RECEIVE_FIFO_BLOCK                          ; 5     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|UART_START_BIT_DETECT_BLOCK                 ; 24    ; 0              ; 14           ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|TX_FIFO_BLOCK                               ; 16    ; 0              ; 2            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|SHIFT_REGISTER_TX_BLOCK                     ; 17    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|DFF_TEMPORARY_STORING_WRITE                 ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|TX_FSM_BLOCK                                ; 14    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|BAUD_RATE_GENERATOR_BLOCK                   ; 17    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|CUSTOM_FSM_WR_RD_BLOCK                      ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|TRANSFER_VALID_BLOCK                        ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|CTRL_INTERFACE_SIGNAL_BLOCK                 ; 42    ; 16             ; 22           ; 16             ; 24     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|APB_INTERFACE_BLOCK|OR_GATE_BLOCK_3         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|APB_INTERFACE_BLOCK|OR_GATE_BLOCK_2         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|APB_INTERFACE_BLOCK|OR_GATE_BLOCK_1         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|APB_INTERFACE_BLOCK|BAUD_RATE_DIVISOR_BLOCK ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK|APB_INTERFACE_BLOCK                         ; 55    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; APB_UART_BLOCK                                             ; 69    ; 0              ; 0            ; 0              ; 54     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_BRIDGE|D_FF_PWDATA_BLOCK                           ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_BRIDGE|D_FF_PSELX_BLOCK                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_BRIDGE|D_FF_PADDR_BLOCK                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_BRIDGE|ENCODER_METHOD_ADDRESS_BLOCK                ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_BRIDGE|D_FF_PWRITE                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_BRIDGE|D_FF_PENABLE                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_BRIDGE|RDATA_BLOCK                                 ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_BRIDGE|ENCODER_DATA_LENGTH_BLOCK                   ; 2     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_BRIDGE|State_machine                               ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_BRIDGE                                             ; 77    ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
