----------------
; Command Info ;
----------------
Report Timing: Found 5 setup paths (5 violated).  Worst case slack is -11.540 

Tcl Command:
    report_timing -setup -npaths 5 -detail path_only -file {timing_chip_path.rpt} 

Options:
    -setup 
    -npaths 5 
    -detail path_only 
    -file {timing_chip_path.rpt} 


+---------------------------------------------------------------------------------+
; Summary of Paths                                                                ;
+---------+------------+-----------------------------+--------------+-------------+
; Slack   ; From Node  ; To Node                     ; Launch Clock ; Latch Clock ;
+---------+------------+-----------------------------+--------------+-------------+
; -11.540 ; nx63959z1  ; flow:u_flow|debug_num_4_10_ ; i_clock      ; i_clock     ;
; -11.462 ; nx63959z1  ; flow:u_flow|debug_num_3_12_ ; i_clock      ; i_clock     ;
; -11.448 ; nx63959z1  ; flow:u_flow|debug_num_4_9_  ; i_clock      ; i_clock     ;
; -11.446 ; nx63959z1  ; flow:u_flow|debug_num_3_12_ ; i_clock      ; i_clock     ;
; -11.401 ; f_state_1_ ; flow:u_flow|debug_num_4_10_ ; i_clock      ; i_clock     ;
+---------+------------+-----------------------------+--------------+-------------+

Path #1: Setup slack is -11.540 (VIOLATED)
===============================================================================
+--------------------------------------------------+
; Path Summary                                     ;
+--------------------+-----------------------------+
; Property           ; Value                       ;
+--------------------+-----------------------------+
; From Node          ; nx63959z1                   ;
; To Node            ; flow:u_flow|debug_num_4_10_ ;
; Launch Clock       ; i_clock                     ;
; Latch Clock        ; i_clock                     ;
; Data Arrival Time  ; 15.518                      ;
; Data Required Time ; 3.978                       ;
; Slack              ; -11.540 (VIOLATED)          ;
+--------------------+-----------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.037  ;       ;             ;            ;       ;       ;
; Data Delay                ; 12.615 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 16    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.903       ; 100        ; 2.903 ; 2.903 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 17    ; 6.879       ; 54         ; 0.000 ; 1.395 ;
;    Cell                   ;        ; 18    ; 5.459       ; 43         ; 0.000 ; 0.517 ;
;    uTco                   ;        ; 1     ; 0.277       ; 2          ; 0.277 ; 0.277 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.940       ; 100        ; 2.940 ; 2.940 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                     ;
+--------+-------+----+------+--------+--------------------+--------------------------------------------+
; Total  ; Incr  ; RF ; Type ; Fanout ; Location           ; Element                                    ;
+--------+-------+----+------+--------+--------------------+--------------------------------------------+
; 0.000  ; 0.000 ;    ;      ;        ;                    ; launch edge time                           ;
; 2.903  ; 2.903 ; R  ;      ;        ;                    ; clock network delay                        ;
; 3.180  ; 0.277 ;    ; uTco ; 1      ; LCFF_X33_Y15_N7    ; nx63959z1                                  ;
; 3.180  ; 0.000 ; RR ; CELL ; 2      ; LCFF_X33_Y15_N7    ; reg_f_state_0_|regout                      ;
; 4.304  ; 1.124 ; RR ; IC   ; 1      ; LCCOMB_X32_Y19_N26 ; ix57127z52924|datac                        ;
; 4.626  ; 0.322 ; RF ; CELL ; 142    ; LCCOMB_X32_Y19_N26 ; ix57127z52924|combout                      ;
; 5.749  ; 1.123 ; FF ; IC   ; 1      ; LCCOMB_X32_Y17_N8  ; ix20836z52930|datad                        ;
; 5.927  ; 0.178 ; FF ; CELL ; 1      ; LCCOMB_X32_Y17_N8  ; ix20836z52930|combout                      ;
; 6.491  ; 0.564 ; FF ; IC   ; 2      ; LCCOMB_X32_Y17_N12 ; u_flow|p11_add8_0i1|ix44952z52931|dataa    ;
; 7.008  ; 0.517 ; FF ; CELL ; 1      ; LCCOMB_X32_Y17_N12 ; u_flow|p11_add8_0i1|ix44952z52931|cout     ;
; 7.008  ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y17_N14 ; u_flow|p11_add8_0i1|ix44952z52930|cin      ;
; 7.182  ; 0.174 ; FR ; CELL ; 1      ; LCCOMB_X32_Y17_N14 ; u_flow|p11_add8_0i1|ix44952z52930|cout     ;
; 7.182  ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y17_N16 ; u_flow|p11_add8_0i1|ix44952z52929|cin      ;
; 7.640  ; 0.458 ; RR ; CELL ; 1      ; LCCOMB_X32_Y17_N16 ; u_flow|p11_add8_0i1|ix44952z52929|combout  ;
; 8.217  ; 0.577 ; RR ; IC   ; 2      ; LCCOMB_X31_Y17_N10 ; u_flow|p11_add9_1|ix45949z52930|dataa      ;
; 8.734  ; 0.517 ; RR ; CELL ; 1      ; LCCOMB_X31_Y17_N10 ; u_flow|p11_add9_1|ix45949z52930|cout       ;
; 8.734  ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y17_N12 ; u_flow|p11_add9_1|ix45949z52929|cin        ;
; 9.192  ; 0.458 ; RR ; CELL ; 4      ; LCCOMB_X31_Y17_N12 ; u_flow|p11_add9_1|ix45949z52929|combout    ;
; 10.400 ; 1.208 ; RR ; IC   ; 2      ; LCCOMB_X30_Y19_N16 ; u_flow|p22_sub10_4i5|ix46946z52930|dataa   ;
; 10.917 ; 0.517 ; RR ; CELL ; 1      ; LCCOMB_X30_Y19_N16 ; u_flow|p22_sub10_4i5|ix46946z52930|cout    ;
; 10.917 ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X30_Y19_N18 ; u_flow|p22_sub10_4i5|ix46946z52929|cin     ;
; 11.375 ; 0.458 ; RR ; CELL ; 1      ; LCCOMB_X30_Y19_N18 ; u_flow|p22_sub10_4i5|ix46946z52929|combout ;
; 12.770 ; 1.395 ; RR ; IC   ; 2      ; LCCOMB_X29_Y19_N10 ; u_flow|p22_add12_4i2|ix63795z52932|datab   ;
; 13.265 ; 0.495 ; RF ; CELL ; 1      ; LCCOMB_X29_Y19_N10 ; u_flow|p22_add12_4i2|ix63795z52932|cout    ;
; 13.265 ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X29_Y19_N12 ; u_flow|p22_add12_4i2|ix63795z52931|cin     ;
; 13.345 ; 0.080 ; FR ; CELL ; 1      ; LCCOMB_X29_Y19_N12 ; u_flow|p22_add12_4i2|ix63795z52931|cout    ;
; 13.345 ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X29_Y19_N14 ; u_flow|p22_add12_4i2|ix63795z52930|cin     ;
; 13.519 ; 0.174 ; RF ; CELL ; 1      ; LCCOMB_X29_Y19_N14 ; u_flow|p22_add12_4i2|ix63795z52930|cout    ;
; 13.519 ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X29_Y19_N16 ; u_flow|p22_add12_4i2|ix63795z52929|cin     ;
; 13.599 ; 0.080 ; FR ; CELL ; 1      ; LCCOMB_X29_Y19_N16 ; u_flow|p22_add12_4i2|ix63795z52929|cout    ;
; 13.599 ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X29_Y19_N18 ; u_flow|p22_add12_4i2|ix63795z52928|cin     ;
; 13.679 ; 0.080 ; RF ; CELL ; 1      ; LCCOMB_X29_Y19_N18 ; u_flow|p22_add12_4i2|ix63795z52928|cout    ;
; 13.679 ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X29_Y19_N20 ; u_flow|p22_add12_4i2|ix63795z52927|cin     ;
; 13.759 ; 0.080 ; FR ; CELL ; 1      ; LCCOMB_X29_Y19_N20 ; u_flow|p22_add12_4i2|ix63795z52927|cout    ;
; 13.759 ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X29_Y19_N22 ; u_flow|p22_add12_4i2|ix63795z52926|cin     ;
; 14.217 ; 0.458 ; RR ; CELL ; 2      ; LCCOMB_X29_Y19_N22 ; u_flow|p22_add12_4i2|ix63795z52926|combout ;
; 15.105 ; 0.888 ; RR ; IC   ; 1      ; LCFF_X29_Y18_N27   ; u_flow|reg_p22_10_|sdata                   ;
; 15.518 ; 0.413 ; RR ; CELL ; 1      ; LCFF_X29_Y18_N27   ; flow:u_flow|debug_num_4_10_                ;
+--------+-------+----+------+--------+--------------------+--------------------------------------------+

+-------------------------------------------------------------------------------------+
; Data Required Path                                                                  ;
+-------+-------+----+------+--------+------------------+-----------------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location         ; Element                     ;
+-------+-------+----+------+--------+------------------+-----------------------------+
; 1.000 ; 1.000 ;    ;      ;        ;                  ; latch edge time             ;
; 3.940 ; 2.940 ; R  ;      ;        ;                  ; clock network delay         ;
; 3.978 ; 0.038 ;    ; uTsu ; 1      ; LCFF_X29_Y18_N27 ; flow:u_flow|debug_num_4_10_ ;
+-------+-------+----+------+--------+------------------+-----------------------------+


Path #2: Setup slack is -11.462 (VIOLATED)
===============================================================================
+--------------------------------------------------+
; Path Summary                                     ;
+--------------------+-----------------------------+
; Property           ; Value                       ;
+--------------------+-----------------------------+
; From Node          ; nx63959z1                   ;
; To Node            ; flow:u_flow|debug_num_3_12_ ;
; Launch Clock       ; i_clock                     ;
; Latch Clock        ; i_clock                     ;
; Data Arrival Time  ; 15.440                      ;
; Data Required Time ; 3.978                       ;
; Slack              ; -11.462 (VIOLATED)          ;
+--------------------+-----------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.037  ;       ;             ;            ;       ;       ;
; Data Delay                ; 12.537 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 13    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.903       ; 100        ; 2.903 ; 2.903 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 14    ; 7.150       ; 57         ; 0.000 ; 1.496 ;
;    Cell                   ;        ; 15    ; 5.110       ; 40         ; 0.000 ; 0.596 ;
;    uTco                   ;        ; 1     ; 0.277       ; 2          ; 0.277 ; 0.277 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.940       ; 100        ; 2.940 ; 2.940 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                     ;
+--------+-------+----+------+--------+--------------------+--------------------------------------------+
; Total  ; Incr  ; RF ; Type ; Fanout ; Location           ; Element                                    ;
+--------+-------+----+------+--------+--------------------+--------------------------------------------+
; 0.000  ; 0.000 ;    ;      ;        ;                    ; launch edge time                           ;
; 2.903  ; 2.903 ; R  ;      ;        ;                    ; clock network delay                        ;
; 3.180  ; 0.277 ;    ; uTco ; 1      ; LCFF_X33_Y15_N7    ; nx63959z1                                  ;
; 3.180  ; 0.000 ; FF ; CELL ; 2      ; LCFF_X33_Y15_N7    ; reg_f_state_0_|regout                      ;
; 4.304  ; 1.124 ; FF ; IC   ; 1      ; LCCOMB_X32_Y19_N26 ; ix57127z52924|datac                        ;
; 4.626  ; 0.322 ; FR ; CELL ; 142    ; LCCOMB_X32_Y19_N26 ; ix57127z52924|combout                      ;
; 5.758  ; 1.132 ; RR ; IC   ; 1      ; LCCOMB_X33_Y16_N8  ; ix20836z52958|datad                        ;
; 5.936  ; 0.178 ; RR ; CELL ; 1      ; LCCOMB_X33_Y16_N8  ; ix20836z52958|combout                      ;
; 7.432  ; 1.496 ; RR ; IC   ; 2      ; LCCOMB_X32_Y19_N8  ; u_flow|p12_add8_0i2|ix44952z52927|datab    ;
; 7.927  ; 0.495 ; RR ; CELL ; 1      ; LCCOMB_X32_Y19_N8  ; u_flow|p12_add8_0i2|ix44952z52927|cout     ;
; 7.927  ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y19_N10 ; u_flow|p12_add8_0i2|ix44952z52926|cin      ;
; 8.385  ; 0.458 ; RR ; CELL ; 1      ; LCCOMB_X32_Y19_N10 ; u_flow|p12_add8_0i2|ix44952z52926|combout  ;
; 8.938  ; 0.553 ; RR ; IC   ; 2      ; LCCOMB_X31_Y19_N14 ; u_flow|p12_add9_2|ix45949z52927|datab      ;
; 9.534  ; 0.596 ; RF ; CELL ; 1      ; LCCOMB_X31_Y19_N14 ; u_flow|p12_add9_2|ix45949z52927|cout       ;
; 9.534  ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y19_N16 ; u_flow|p12_add9_2|ix45949z52926|cin        ;
; 9.614  ; 0.080 ; FR ; CELL ; 1      ; LCCOMB_X31_Y19_N16 ; u_flow|p12_add9_2|ix45949z52926|cout       ;
; 9.614  ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y19_N18 ; u_flow|p12_add9_2|ix45949z52925|cin        ;
; 10.072 ; 0.458 ; RR ; CELL ; 4      ; LCCOMB_X31_Y19_N18 ; u_flow|p12_add9_2|ix45949z52925|combout    ;
; 11.256 ; 1.184 ; RR ; IC   ; 2      ; LCCOMB_X32_Y18_N20 ; u_flow|p21_sub11_4i4|ix46946z52927|dataa   ;
; 11.773 ; 0.517 ; RR ; CELL ; 1      ; LCCOMB_X32_Y18_N20 ; u_flow|p21_sub11_4i4|ix46946z52927|cout    ;
; 11.773 ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y18_N22 ; u_flow|p21_sub11_4i4|ix46946z52926|cin     ;
; 12.231 ; 0.458 ; RR ; CELL ; 1      ; LCCOMB_X32_Y18_N22 ; u_flow|p21_sub11_4i4|ix46946z52926|combout ;
; 13.085 ; 0.854 ; RR ; IC   ; 2      ; LCCOMB_X31_Y18_N18 ; u_flow|p21_add12_4i1|ix63795z52927|dataa   ;
; 13.602 ; 0.517 ; RR ; CELL ; 1      ; LCCOMB_X31_Y18_N18 ; u_flow|p21_add12_4i1|ix63795z52927|cout    ;
; 13.602 ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y18_N20 ; u_flow|p21_add12_4i1|ix63795z52926|cin     ;
; 13.682 ; 0.080 ; RF ; CELL ; 1      ; LCCOMB_X31_Y18_N20 ; u_flow|p21_add12_4i1|ix63795z52926|cout    ;
; 13.682 ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y18_N22 ; u_flow|p21_add12_4i1|ix63795z52925|cin     ;
; 13.762 ; 0.080 ; FR ; CELL ; 1      ; LCCOMB_X31_Y18_N22 ; u_flow|p21_add12_4i1|ix63795z52925|cout    ;
; 13.762 ; 0.000 ; RR ; IC   ; 1      ; LCCOMB_X31_Y18_N24 ; u_flow|p21_add12_4i1|ix63795z52923|cin     ;
; 14.220 ; 0.458 ; RR ; CELL ; 2      ; LCCOMB_X31_Y18_N24 ; u_flow|p21_add12_4i1|ix63795z52923|combout ;
; 15.027 ; 0.807 ; RR ; IC   ; 1      ; LCFF_X29_Y18_N31   ; u_flow|reg_p21_12_|sdata                   ;
; 15.440 ; 0.413 ; RR ; CELL ; 1      ; LCFF_X29_Y18_N31   ; flow:u_flow|debug_num_3_12_                ;
+--------+-------+----+------+--------+--------------------+--------------------------------------------+

+-------------------------------------------------------------------------------------+
; Data Required Path                                                                  ;
+-------+-------+----+------+--------+------------------+-----------------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location         ; Element                     ;
+-------+-------+----+------+--------+------------------+-----------------------------+
; 1.000 ; 1.000 ;    ;      ;        ;                  ; latch edge time             ;
; 3.940 ; 2.940 ; R  ;      ;        ;                  ; clock network delay         ;
; 3.978 ; 0.038 ;    ; uTsu ; 1      ; LCFF_X29_Y18_N31 ; flow:u_flow|debug_num_3_12_ ;
+-------+-------+----+------+--------+------------------+-----------------------------+


Path #3: Setup slack is -11.448 (VIOLATED)
===============================================================================
+-------------------------------------------------+
; Path Summary                                    ;
+--------------------+----------------------------+
; Property           ; Value                      ;
+--------------------+----------------------------+
; From Node          ; nx63959z1                  ;
; To Node            ; flow:u_flow|debug_num_4_9_ ;
; Launch Clock       ; i_clock                    ;
; Latch Clock        ; i_clock                    ;
; Data Arrival Time  ; 15.426                     ;
; Data Required Time ; 3.978                      ;
; Slack              ; -11.448 (VIOLATED)         ;
+--------------------+----------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.037  ;       ;             ;            ;       ;       ;
; Data Delay                ; 12.523 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 15    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.903       ; 100        ; 2.903 ; 2.903 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 16    ; 6.867       ; 54         ; 0.000 ; 1.395 ;
;    Cell                   ;        ; 17    ; 5.379       ; 42         ; 0.000 ; 0.517 ;
;    uTco                   ;        ; 1     ; 0.277       ; 2          ; 0.277 ; 0.277 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.940       ; 100        ; 2.940 ; 2.940 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                     ;
+--------+-------+----+------+--------+--------------------+--------------------------------------------+
; Total  ; Incr  ; RF ; Type ; Fanout ; Location           ; Element                                    ;
+--------+-------+----+------+--------+--------------------+--------------------------------------------+
; 0.000  ; 0.000 ;    ;      ;        ;                    ; launch edge time                           ;
; 2.903  ; 2.903 ; R  ;      ;        ;                    ; clock network delay                        ;
; 3.180  ; 0.277 ;    ; uTco ; 1      ; LCFF_X33_Y15_N7    ; nx63959z1                                  ;
; 3.180  ; 0.000 ; FF ; CELL ; 2      ; LCFF_X33_Y15_N7    ; reg_f_state_0_|regout                      ;
; 4.304  ; 1.124 ; FF ; IC   ; 1      ; LCCOMB_X32_Y19_N26 ; ix57127z52924|datac                        ;
; 4.626  ; 0.322 ; FR ; CELL ; 142    ; LCCOMB_X32_Y19_N26 ; ix57127z52924|combout                      ;
; 5.749  ; 1.123 ; RR ; IC   ; 1      ; LCCOMB_X32_Y17_N8  ; ix20836z52930|datad                        ;
; 5.927  ; 0.178 ; RR ; CELL ; 1      ; LCCOMB_X32_Y17_N8  ; ix20836z52930|combout                      ;
; 6.491  ; 0.564 ; RR ; IC   ; 2      ; LCCOMB_X32_Y17_N12 ; u_flow|p11_add8_0i1|ix44952z52931|dataa    ;
; 7.008  ; 0.517 ; RR ; CELL ; 1      ; LCCOMB_X32_Y17_N12 ; u_flow|p11_add8_0i1|ix44952z52931|cout     ;
; 7.008  ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y17_N14 ; u_flow|p11_add8_0i1|ix44952z52930|cin      ;
; 7.182  ; 0.174 ; RF ; CELL ; 1      ; LCCOMB_X32_Y17_N14 ; u_flow|p11_add8_0i1|ix44952z52930|cout     ;
; 7.182  ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y17_N16 ; u_flow|p11_add8_0i1|ix44952z52929|cin      ;
; 7.640  ; 0.458 ; FF ; CELL ; 1      ; LCCOMB_X32_Y17_N16 ; u_flow|p11_add8_0i1|ix44952z52929|combout  ;
; 8.217  ; 0.577 ; FF ; IC   ; 2      ; LCCOMB_X31_Y17_N10 ; u_flow|p11_add9_1|ix45949z52930|dataa      ;
; 8.734  ; 0.517 ; FF ; CELL ; 1      ; LCCOMB_X31_Y17_N10 ; u_flow|p11_add9_1|ix45949z52930|cout       ;
; 8.734  ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y17_N12 ; u_flow|p11_add9_1|ix45949z52929|cin        ;
; 9.192  ; 0.458 ; FF ; CELL ; 4      ; LCCOMB_X31_Y17_N12 ; u_flow|p11_add9_1|ix45949z52929|combout    ;
; 10.400 ; 1.208 ; FF ; IC   ; 2      ; LCCOMB_X30_Y19_N16 ; u_flow|p22_sub10_4i5|ix46946z52930|dataa   ;
; 10.917 ; 0.517 ; FF ; CELL ; 1      ; LCCOMB_X30_Y19_N16 ; u_flow|p22_sub10_4i5|ix46946z52930|cout    ;
; 10.917 ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X30_Y19_N18 ; u_flow|p22_sub10_4i5|ix46946z52929|cin     ;
; 11.375 ; 0.458 ; FF ; CELL ; 1      ; LCCOMB_X30_Y19_N18 ; u_flow|p22_sub10_4i5|ix46946z52929|combout ;
; 12.770 ; 1.395 ; FF ; IC   ; 2      ; LCCOMB_X29_Y19_N10 ; u_flow|p22_add12_4i2|ix63795z52932|datab   ;
; 13.265 ; 0.495 ; FR ; CELL ; 1      ; LCCOMB_X29_Y19_N10 ; u_flow|p22_add12_4i2|ix63795z52932|cout    ;
; 13.265 ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X29_Y19_N12 ; u_flow|p22_add12_4i2|ix63795z52931|cin     ;
; 13.345 ; 0.080 ; RF ; CELL ; 1      ; LCCOMB_X29_Y19_N12 ; u_flow|p22_add12_4i2|ix63795z52931|cout    ;
; 13.345 ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X29_Y19_N14 ; u_flow|p22_add12_4i2|ix63795z52930|cin     ;
; 13.519 ; 0.174 ; FR ; CELL ; 1      ; LCCOMB_X29_Y19_N14 ; u_flow|p22_add12_4i2|ix63795z52930|cout    ;
; 13.519 ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X29_Y19_N16 ; u_flow|p22_add12_4i2|ix63795z52929|cin     ;
; 13.599 ; 0.080 ; RF ; CELL ; 1      ; LCCOMB_X29_Y19_N16 ; u_flow|p22_add12_4i2|ix63795z52929|cout    ;
; 13.599 ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X29_Y19_N18 ; u_flow|p22_add12_4i2|ix63795z52928|cin     ;
; 13.679 ; 0.080 ; FR ; CELL ; 1      ; LCCOMB_X29_Y19_N18 ; u_flow|p22_add12_4i2|ix63795z52928|cout    ;
; 13.679 ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X29_Y19_N20 ; u_flow|p22_add12_4i2|ix63795z52927|cin     ;
; 14.137 ; 0.458 ; RR ; CELL ; 2      ; LCCOMB_X29_Y19_N20 ; u_flow|p22_add12_4i2|ix63795z52927|combout ;
; 15.013 ; 0.876 ; RR ; IC   ; 1      ; LCFF_X29_Y18_N25   ; u_flow|reg_p22_9_|sdata                    ;
; 15.426 ; 0.413 ; RR ; CELL ; 1      ; LCFF_X29_Y18_N25   ; flow:u_flow|debug_num_4_9_                 ;
+--------+-------+----+------+--------+--------------------+--------------------------------------------+

+------------------------------------------------------------------------------------+
; Data Required Path                                                                 ;
+-------+-------+----+------+--------+------------------+----------------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location         ; Element                    ;
+-------+-------+----+------+--------+------------------+----------------------------+
; 1.000 ; 1.000 ;    ;      ;        ;                  ; latch edge time            ;
; 3.940 ; 2.940 ; R  ;      ;        ;                  ; clock network delay        ;
; 3.978 ; 0.038 ;    ; uTsu ; 1      ; LCFF_X29_Y18_N25 ; flow:u_flow|debug_num_4_9_ ;
+-------+-------+----+------+--------+------------------+----------------------------+


Path #4: Setup slack is -11.446 (VIOLATED)
===============================================================================
+--------------------------------------------------+
; Path Summary                                     ;
+--------------------+-----------------------------+
; Property           ; Value                       ;
+--------------------+-----------------------------+
; From Node          ; nx63959z1                   ;
; To Node            ; flow:u_flow|debug_num_3_12_ ;
; Launch Clock       ; i_clock                     ;
; Latch Clock        ; i_clock                     ;
; Data Arrival Time  ; 15.424                      ;
; Data Required Time ; 3.978                       ;
; Slack              ; -11.446 (VIOLATED)          ;
+--------------------+-----------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.037  ;       ;             ;            ;       ;       ;
; Data Delay                ; 12.521 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 13    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.903       ; 100        ; 2.903 ; 2.903 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 14    ; 7.134       ; 56         ; 0.000 ; 1.496 ;
;    Cell                   ;        ; 15    ; 5.110       ; 40         ; 0.000 ; 0.596 ;
;    uTco                   ;        ; 1     ; 0.277       ; 2          ; 0.277 ; 0.277 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.940       ; 100        ; 2.940 ; 2.940 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                     ;
+--------+-------+----+------+--------+--------------------+--------------------------------------------+
; Total  ; Incr  ; RF ; Type ; Fanout ; Location           ; Element                                    ;
+--------+-------+----+------+--------+--------------------+--------------------------------------------+
; 0.000  ; 0.000 ;    ;      ;        ;                    ; launch edge time                           ;
; 2.903  ; 2.903 ; R  ;      ;        ;                    ; clock network delay                        ;
; 3.180  ; 0.277 ;    ; uTco ; 1      ; LCFF_X33_Y15_N7    ; nx63959z1                                  ;
; 3.180  ; 0.000 ; RR ; CELL ; 2      ; LCFF_X33_Y15_N7    ; reg_f_state_0_|regout                      ;
; 4.304  ; 1.124 ; RR ; IC   ; 1      ; LCCOMB_X32_Y19_N26 ; ix57127z52924|datac                        ;
; 4.626  ; 0.322 ; RF ; CELL ; 142    ; LCCOMB_X32_Y19_N26 ; ix57127z52924|combout                      ;
; 5.758  ; 1.132 ; FF ; IC   ; 1      ; LCCOMB_X33_Y16_N8  ; ix20836z52958|datad                        ;
; 5.936  ; 0.178 ; FF ; CELL ; 1      ; LCCOMB_X33_Y16_N8  ; ix20836z52958|combout                      ;
; 7.432  ; 1.496 ; FF ; IC   ; 2      ; LCCOMB_X32_Y19_N8  ; u_flow|p12_add8_0i2|ix44952z52927|datab    ;
; 7.927  ; 0.495 ; FF ; CELL ; 1      ; LCCOMB_X32_Y19_N8  ; u_flow|p12_add8_0i2|ix44952z52927|cout     ;
; 7.927  ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y19_N10 ; u_flow|p12_add8_0i2|ix44952z52926|cin      ;
; 8.385  ; 0.458 ; FF ; CELL ; 1      ; LCCOMB_X32_Y19_N10 ; u_flow|p12_add8_0i2|ix44952z52926|combout  ;
; 8.938  ; 0.553 ; FF ; IC   ; 2      ; LCCOMB_X31_Y19_N14 ; u_flow|p12_add9_2|ix45949z52927|datab      ;
; 9.534  ; 0.596 ; FR ; CELL ; 1      ; LCCOMB_X31_Y19_N14 ; u_flow|p12_add9_2|ix45949z52927|cout       ;
; 9.534  ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y19_N16 ; u_flow|p12_add9_2|ix45949z52926|cin        ;
; 9.614  ; 0.080 ; RF ; CELL ; 1      ; LCCOMB_X31_Y19_N16 ; u_flow|p12_add9_2|ix45949z52926|cout       ;
; 9.614  ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y19_N18 ; u_flow|p12_add9_2|ix45949z52925|cin        ;
; 10.072 ; 0.458 ; FF ; CELL ; 4      ; LCCOMB_X31_Y19_N18 ; u_flow|p12_add9_2|ix45949z52925|combout    ;
; 11.256 ; 1.184 ; FF ; IC   ; 2      ; LCCOMB_X32_Y18_N20 ; u_flow|p21_sub11_4i4|ix46946z52927|dataa   ;
; 11.773 ; 0.517 ; FF ; CELL ; 1      ; LCCOMB_X32_Y18_N20 ; u_flow|p21_sub11_4i4|ix46946z52927|cout    ;
; 11.773 ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y18_N22 ; u_flow|p21_sub11_4i4|ix46946z52926|cin     ;
; 11.853 ; 0.080 ; FR ; CELL ; 1      ; LCCOMB_X32_Y18_N22 ; u_flow|p21_sub11_4i4|ix46946z52926|cout    ;
; 11.853 ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y18_N24 ; u_flow|p21_sub11_4i4|ix46946z52925|cin     ;
; 12.311 ; 0.458 ; RR ; CELL ; 1      ; LCCOMB_X32_Y18_N24 ; u_flow|p21_sub11_4i4|ix46946z52925|combout ;
; 13.149 ; 0.838 ; RR ; IC   ; 2      ; LCCOMB_X31_Y18_N20 ; u_flow|p21_add12_4i1|ix63795z52926|dataa   ;
; 13.666 ; 0.517 ; RF ; CELL ; 1      ; LCCOMB_X31_Y18_N20 ; u_flow|p21_add12_4i1|ix63795z52926|cout    ;
; 13.666 ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y18_N22 ; u_flow|p21_add12_4i1|ix63795z52925|cin     ;
; 13.746 ; 0.080 ; FR ; CELL ; 1      ; LCCOMB_X31_Y18_N22 ; u_flow|p21_add12_4i1|ix63795z52925|cout    ;
; 13.746 ; 0.000 ; RR ; IC   ; 1      ; LCCOMB_X31_Y18_N24 ; u_flow|p21_add12_4i1|ix63795z52923|cin     ;
; 14.204 ; 0.458 ; RR ; CELL ; 2      ; LCCOMB_X31_Y18_N24 ; u_flow|p21_add12_4i1|ix63795z52923|combout ;
; 15.011 ; 0.807 ; RR ; IC   ; 1      ; LCFF_X29_Y18_N31   ; u_flow|reg_p21_12_|sdata                   ;
; 15.424 ; 0.413 ; RR ; CELL ; 1      ; LCFF_X29_Y18_N31   ; flow:u_flow|debug_num_3_12_                ;
+--------+-------+----+------+--------+--------------------+--------------------------------------------+

+-------------------------------------------------------------------------------------+
; Data Required Path                                                                  ;
+-------+-------+----+------+--------+------------------+-----------------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location         ; Element                     ;
+-------+-------+----+------+--------+------------------+-----------------------------+
; 1.000 ; 1.000 ;    ;      ;        ;                  ; latch edge time             ;
; 3.940 ; 2.940 ; R  ;      ;        ;                  ; clock network delay         ;
; 3.978 ; 0.038 ;    ; uTsu ; 1      ; LCFF_X29_Y18_N31 ; flow:u_flow|debug_num_3_12_ ;
+-------+-------+----+------+--------+------------------+-----------------------------+


Path #5: Setup slack is -11.401 (VIOLATED)
===============================================================================
+--------------------------------------------------+
; Path Summary                                     ;
+--------------------+-----------------------------+
; Property           ; Value                       ;
+--------------------+-----------------------------+
; From Node          ; f_state_1_                  ;
; To Node            ; flow:u_flow|debug_num_4_10_ ;
; Launch Clock       ; i_clock                     ;
; Latch Clock        ; i_clock                     ;
; Data Arrival Time  ; 15.379                      ;
; Data Required Time ; 3.978                       ;
; Slack              ; -11.401 (VIOLATED)          ;
+--------------------+-----------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.037  ;       ;             ;            ;       ;       ;
; Data Delay                ; 12.476 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 16    ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.903       ; 100        ; 2.903 ; 2.903 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 17    ; 6.885       ; 55         ; 0.000 ; 1.395 ;
;    Cell                   ;        ; 18    ; 5.314       ; 42         ; 0.000 ; 0.517 ;
;    uTco                   ;        ; 1     ; 0.277       ; 2          ; 0.277 ; 0.277 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.940       ; 100        ; 2.940 ; 2.940 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                     ;
+--------+-------+----+------+--------+--------------------+--------------------------------------------+
; Total  ; Incr  ; RF ; Type ; Fanout ; Location           ; Element                                    ;
+--------+-------+----+------+--------+--------------------+--------------------------------------------+
; 0.000  ; 0.000 ;    ;      ;        ;                    ; launch edge time                           ;
; 2.903  ; 2.903 ; R  ;      ;        ;                    ; clock network delay                        ;
; 3.180  ; 0.277 ;    ; uTco ; 1      ; LCFF_X33_Y15_N29   ; f_state_1_                                 ;
; 3.180  ; 0.000 ; RR ; CELL ; 2      ; LCFF_X33_Y15_N29   ; reg_f_state_1_|regout                      ;
; 4.310  ; 1.130 ; RR ; IC   ; 1      ; LCCOMB_X32_Y19_N26 ; ix57127z52924|datad                        ;
; 4.487  ; 0.177 ; RF ; CELL ; 142    ; LCCOMB_X32_Y19_N26 ; ix57127z52924|combout                      ;
; 5.610  ; 1.123 ; FF ; IC   ; 1      ; LCCOMB_X32_Y17_N8  ; ix20836z52930|datad                        ;
; 5.788  ; 0.178 ; FF ; CELL ; 1      ; LCCOMB_X32_Y17_N8  ; ix20836z52930|combout                      ;
; 6.352  ; 0.564 ; FF ; IC   ; 2      ; LCCOMB_X32_Y17_N12 ; u_flow|p11_add8_0i1|ix44952z52931|dataa    ;
; 6.869  ; 0.517 ; FF ; CELL ; 1      ; LCCOMB_X32_Y17_N12 ; u_flow|p11_add8_0i1|ix44952z52931|cout     ;
; 6.869  ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y17_N14 ; u_flow|p11_add8_0i1|ix44952z52930|cin      ;
; 7.043  ; 0.174 ; FR ; CELL ; 1      ; LCCOMB_X32_Y17_N14 ; u_flow|p11_add8_0i1|ix44952z52930|cout     ;
; 7.043  ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y17_N16 ; u_flow|p11_add8_0i1|ix44952z52929|cin      ;
; 7.501  ; 0.458 ; RR ; CELL ; 1      ; LCCOMB_X32_Y17_N16 ; u_flow|p11_add8_0i1|ix44952z52929|combout  ;
; 8.078  ; 0.577 ; RR ; IC   ; 2      ; LCCOMB_X31_Y17_N10 ; u_flow|p11_add9_1|ix45949z52930|dataa      ;
; 8.595  ; 0.517 ; RR ; CELL ; 1      ; LCCOMB_X31_Y17_N10 ; u_flow|p11_add9_1|ix45949z52930|cout       ;
; 8.595  ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y17_N12 ; u_flow|p11_add9_1|ix45949z52929|cin        ;
; 9.053  ; 0.458 ; RR ; CELL ; 4      ; LCCOMB_X31_Y17_N12 ; u_flow|p11_add9_1|ix45949z52929|combout    ;
; 10.261 ; 1.208 ; RR ; IC   ; 2      ; LCCOMB_X30_Y19_N16 ; u_flow|p22_sub10_4i5|ix46946z52930|dataa   ;
; 10.778 ; 0.517 ; RR ; CELL ; 1      ; LCCOMB_X30_Y19_N16 ; u_flow|p22_sub10_4i5|ix46946z52930|cout    ;
; 10.778 ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X30_Y19_N18 ; u_flow|p22_sub10_4i5|ix46946z52929|cin     ;
; 11.236 ; 0.458 ; RR ; CELL ; 1      ; LCCOMB_X30_Y19_N18 ; u_flow|p22_sub10_4i5|ix46946z52929|combout ;
; 12.631 ; 1.395 ; RR ; IC   ; 2      ; LCCOMB_X29_Y19_N10 ; u_flow|p22_add12_4i2|ix63795z52932|datab   ;
; 13.126 ; 0.495 ; RF ; CELL ; 1      ; LCCOMB_X29_Y19_N10 ; u_flow|p22_add12_4i2|ix63795z52932|cout    ;
; 13.126 ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X29_Y19_N12 ; u_flow|p22_add12_4i2|ix63795z52931|cin     ;
; 13.206 ; 0.080 ; FR ; CELL ; 1      ; LCCOMB_X29_Y19_N12 ; u_flow|p22_add12_4i2|ix63795z52931|cout    ;
; 13.206 ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X29_Y19_N14 ; u_flow|p22_add12_4i2|ix63795z52930|cin     ;
; 13.380 ; 0.174 ; RF ; CELL ; 1      ; LCCOMB_X29_Y19_N14 ; u_flow|p22_add12_4i2|ix63795z52930|cout    ;
; 13.380 ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X29_Y19_N16 ; u_flow|p22_add12_4i2|ix63795z52929|cin     ;
; 13.460 ; 0.080 ; FR ; CELL ; 1      ; LCCOMB_X29_Y19_N16 ; u_flow|p22_add12_4i2|ix63795z52929|cout    ;
; 13.460 ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X29_Y19_N18 ; u_flow|p22_add12_4i2|ix63795z52928|cin     ;
; 13.540 ; 0.080 ; RF ; CELL ; 1      ; LCCOMB_X29_Y19_N18 ; u_flow|p22_add12_4i2|ix63795z52928|cout    ;
; 13.540 ; 0.000 ; FF ; IC   ; 2      ; LCCOMB_X29_Y19_N20 ; u_flow|p22_add12_4i2|ix63795z52927|cin     ;
; 13.620 ; 0.080 ; FR ; CELL ; 1      ; LCCOMB_X29_Y19_N20 ; u_flow|p22_add12_4i2|ix63795z52927|cout    ;
; 13.620 ; 0.000 ; RR ; IC   ; 2      ; LCCOMB_X29_Y19_N22 ; u_flow|p22_add12_4i2|ix63795z52926|cin     ;
; 14.078 ; 0.458 ; RR ; CELL ; 2      ; LCCOMB_X29_Y19_N22 ; u_flow|p22_add12_4i2|ix63795z52926|combout ;
; 14.966 ; 0.888 ; RR ; IC   ; 1      ; LCFF_X29_Y18_N27   ; u_flow|reg_p22_10_|sdata                   ;
; 15.379 ; 0.413 ; RR ; CELL ; 1      ; LCFF_X29_Y18_N27   ; flow:u_flow|debug_num_4_10_                ;
+--------+-------+----+------+--------+--------------------+--------------------------------------------+

+-------------------------------------------------------------------------------------+
; Data Required Path                                                                  ;
+-------+-------+----+------+--------+------------------+-----------------------------+
; Total ; Incr  ; RF ; Type ; Fanout ; Location         ; Element                     ;
+-------+-------+----+------+--------+------------------+-----------------------------+
; 1.000 ; 1.000 ;    ;      ;        ;                  ; latch edge time             ;
; 3.940 ; 2.940 ; R  ;      ;        ;                  ; clock network delay         ;
; 3.978 ; 0.038 ;    ; uTsu ; 1      ; LCFF_X29_Y18_N27 ; flow:u_flow|debug_num_4_10_ ;
+-------+-------+----+------+--------+------------------+-----------------------------+


