# بروتوكول الاتصال - مستويات الجهد الرقمية

## واجهة مستوى الجهد TTL

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20220505152445.png)

يعتمد TTL (Transistor-Transistor Logic) على هيكل ثلاثي الأقطاب ، ويتم تزويده بمصدر طاقة قياسي بقيمة 5 فولت. نظرًا لوجود مساحة كبيرة بين 2.4 فولت و 5 فولت ، فإن تغير الجهد المستمر يزيد من استهلاك الطاقة في النظام ، لذلك تم ضغطه لتشكيل مستوى LVTTL (Low Voltage Transistor-Transistor Logic) بقيمة 3.3 فولت و 2.5 فولت.

ميزات مستوى (LV) TTL:

- يتحكم دائرة TTL في التيار ، وتتميز بسرعة الدائرة وقصر وقت التأخير في النقل (5-10 نانو ثانية) ، ولكنها تستهلك الكثير من الطاقة.
- يكون ارتداد مستوى TTL عادةً أكثر شدة ، ويمكن أن يتم توصيل مقاومة 22Ω / 33Ω في نهاية البدء.
- عندما يكون مدخل مستوى TTL معلقًا ، يعتبر داخليًا عالي المستوى ، وإذا كان هناك حاجة للسحب ، فيجب استخدام مقاومة سحب أقل من 1 كيلو أوم.
- يتم تحديد سرعة واجهة مستوى TTL عادةً في حدود 30 ميجا هرتز. نظرًا لوجود سعة الإدخال الكبيرة بحجم بضعة بيكوفارادات في نهاية المدخل (تشكل LPF) ، فإنه إذا تجاوز إشارة الإدخال ترددًا معينًا ، فسيتم فقدان الإشارة.
- يكون قدرة الدفع الخاصة به عادةً أقصى حد لعدة عشرات من المللي أمبيرات. يكون جهد الإشارة العاملة بشكل طبيعي عادةً أعلى ، وإذا تم توصيله بدائرة ECL التي يكون جهدها الكهربائي منخفضًا ، فسيتسبب ذلك في مشكلة واضحة من التداخل.

## واجهة مستوى الجهد CMOS

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20220505154222.png)

يعتمد CMOS (Complementary Metal Oxide Semiconductor) على هيكل يتألف من NMOS و PMOS ، ويتم تزويده بمصدر طاقة قياسي بقيمة 5 فولت. على غرار TTL ، يتم تشكيل مستوى LVCMOS القياسي ، ونظرًا لأن الموصلات MOS لديها جهد بوابة توصيل أقل بالمقارنة مع الموصلات ثلاثية الأقطاب ، فإن LVCMOS يمكن استخدامه للتواصل بجهد أقل من LVTTL. يوجد مستوى LVCMOS بقيمة 3.3 فولت و 2.5 فولت و 1.8 فولت و 1.5 فولت و 1.2 فولت.

ميزات مستوى (LV) CMOS:

- يتحكم دائرة CMOS في الجهد ، وتتميز ببطء الدائرة وطول وقت التأخير في النقل (25-50 نانو ثانية) ، ولكنها تستهلك الطاقة بشكل أقل. ومع ذلك ، في حالة التردد التحويلي العالي ، فإن سلسلة CMOS في الواقع تستهلك المزيد من الطاقة بالمقارنة مع TTL.
- يتمتع واجهة CMOS بحدود أكبر للضوضاء بالمقارنة مع واجهة TTL ، والمقاومة الداخلية للإدخال أعلى بكثير من المقاومة الداخلية للإدخال TTL. في الحالة الطبيعية ، يكون استهلاك الطاقة وقدرة مقاومة التشويش لدائرة CMOS أفضل بكثير من TTL.
- يحتوي هيكل CMOS داخليًا على هيكل سيليكون قابل للتحكم ، وعندما يكون المدخل أو الدبوس المدخل أعلى من قيمة VCC بقيمة معينة (مثل 0.7 فولت في بعض الشرائح) ، فإنه إذا كان التيار كافيًا ، فقد يؤدي ذلك إلى حدوث تأثير القفل ، مما يؤدي إلى حرق الشريحة.
- يكون مقاومة الإدخال لدائرة CMOS عالية جدًا ، لذلك يمكن أن تكون سعة التحميل الكهربائي الخاصة بها صغيرة جدًا ، ولا يلزم استخدام مكثفات كبيرة. نظرًا لأن قدرة دائرة CMOS على الدفع عادةً ما تكون ضعيفة ، فإنه يجب تحويلها إلى TTL قبل تشغيل دائرة ECL. بالإضافة إلى ذلك ، عند تصميم واجهة دائرة CMOS ، يجب تجنب تحميل السعة الزائدة ، وإلا فسيؤدي ذلك إلى بطء الارتفاع وزيادة استهلاك الطاقة للأجهزة المشغلة (لأن التحميل السعوي لا يستهلك الطاقة).

## مقارنة بين المعايير المختلفة لمستويات الجهد

يوجد معيار ثنائي الحدود للدوائر الرقمية. على الرغم من أنه يتم تمثيلها في النهاية بحالتين فقط (0 و 1) ، فإن الجهد الذي يقل عنه الصفر والجهد الذي يزيد عنه الواحد يتم تحديده بواسطة معيار ثنائي الحدود.



|            | $VCC$ | $V_{OH}$         | $V_{IH}$         | $V_{IL}$         | $V_{OL}$         | $GND$ |
| :--------- | :---- | :--------------- | :--------------- | :--------------- | :--------------- | :---- |
| 5V TTL     | 5.0   | 2.4              | 2.0              | 0.8              | 0.4              | 0.0   |
| 3.3V LVTTL | 3.3   | 2.4              | 1.5              | 0.8              | 0.4              | 0.0   |
| 5V CMOS    | 5.0   | 4.5（0.9\*VCC）  | 3.5（0.7\*VCC）  | 1.5（0.3\*VCC）  | 0.5（0.1\*VCC）  | 0.0   |
| 3.3V CMOS  | 3.3   | 2.97（0.9\*VCC） | 2.31（0.7\*VCC） | 0.99（0.3\*VCC） | 0.33（0.1\*VCC） | 0.0   |
| 2.5V CMOS  | 2.5   | 2.0              | 1.7              | 0.7              | 0.4              | 0.0   |
| 1.8V CMOS  | 1.8   | 1.35             | 1.17             | 0.63             | 0.45             | 0.0   |

## الاتصال التسلسلي والمتوازي

يمكن نقل البيانات بتنسيق متوازي أو تسلسلي. في الاتصال المتوازي ، يتم إرسال البيانات بشكل متزامن ، حيث يتم إرسال كل بت عبر خط منفصل. يتمثل الرسم التوضيحي التالي في نقل الحرف "C" في النظام الثنائي (01000011) بتنسيق متوازي:

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211109095630.png)

في الاتصال التسلسلي ، يتم إرسال هذه البت بشكل متتابع عبر خط واحد. يتمثل الرسم التوضيحي التالي في نقل الحرف "C" بتنسيق تسلسلي:

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211109095718.png)

## المراجع والشكر

- 《Analog Engineer’s Pocket Reference》
- [一文了解 SPI 总线工作原理、优缺点和应用案例](http://news.eeworld.com.cn/qrs/ic470019.html)
- [[FPGA13][电路]接口电平标准](https://zhenhuizhang.tk/post/fpga13jie-kou-dian-ping-biao-zhun/)

> عنوان النص: <https://wiki-power.com/>  
> يتم حماية هذا المقال بموجب اتفاقية [CC BY-NC-SA 4.0](https://creativecommons.org/licenses/by/4.0/deed.zh)، يُرجى ذكر المصدر عند إعادة النشر.

> تمت ترجمة هذه المشاركة باستخدام ChatGPT، يرجى [**تزويدنا بتعليقاتكم**](https://github.com/linyuxuanlin/Wiki_MkDocs/issues/new) إذا كانت هناك أي حذف أو إهمال.