TimeQuest Timing Analyzer report for KS
Tue Jan 10 17:12:35 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; KS                                                  ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE15F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.59        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  58.8%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 5.12 MHz ; 5.12 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+----------+------------------+
; Clock ; Slack    ; End Point TNS    ;
+-------+----------+------------------+
; clk   ; -194.415 ; -5933.538        ;
+-------+----------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.454 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -4.000 ; -558.799                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                ;
+----------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -194.415 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.386      ; 195.802    ;
; -193.950 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.399      ; 195.350    ;
; -193.889 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.384      ; 195.274    ;
; -193.861 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.386      ; 195.248    ;
; -193.769 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[12] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.384      ; 195.154    ;
; -193.660 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[15] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.384      ; 195.045    ;
; -193.587 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[13] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.384      ; 194.972    ;
; -193.472 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[11] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.387      ; 194.860    ;
; -193.396 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.399      ; 194.796    ;
; -193.370 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[10] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.387      ; 194.758    ;
; -193.335 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.384      ; 194.720    ;
; -193.310 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[4]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.500      ; 194.811    ;
; -193.310 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[5]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.500      ; 194.811    ;
; -193.310 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[6]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.500      ; 194.811    ;
; -193.310 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[7]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.500      ; 194.811    ;
; -193.215 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[12] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.384      ; 194.600    ;
; -193.106 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[15] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.384      ; 194.491    ;
; -193.033 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[13] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.384      ; 194.418    ;
; -192.918 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[11] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.387      ; 194.306    ;
; -192.816 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[10] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.387      ; 194.204    ;
; -192.783 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[17] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.399      ; 194.183    ;
; -192.756 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[4]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.500      ; 194.257    ;
; -192.756 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[5]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.500      ; 194.257    ;
; -192.756 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[6]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.500      ; 194.257    ;
; -192.756 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[7]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.500      ; 194.257    ;
; -192.310 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[19] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.399      ; 193.710    ;
; -192.229 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[17] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.399      ; 193.629    ;
; -192.111 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[16] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.397      ; 193.509    ;
; -192.028 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[18] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.399      ; 193.428    ;
; -191.756 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[19] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.399      ; 193.156    ;
; -191.589 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[20] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.527      ; 193.117    ;
; -191.589 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[21] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.527      ; 193.117    ;
; -191.589 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[22] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.527      ; 193.117    ;
; -191.589 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[23] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.527      ; 193.117    ;
; -191.557 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[16] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.397      ; 192.955    ;
; -191.474 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[18] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.399      ; 192.874    ;
; -191.035 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[20] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.527      ; 192.563    ;
; -191.035 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[21] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.527      ; 192.563    ;
; -191.035 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[22] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.527      ; 192.563    ;
; -191.035 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[23] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.527      ; 192.563    ;
; -190.116 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[3]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.373      ; 191.490    ;
; -189.988 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[1]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.373      ; 191.362    ;
; -189.821 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[0]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.373      ; 191.195    ;
; -189.676 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[2]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.373      ; 191.050    ;
; -189.562 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[3]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.373      ; 190.936    ;
; -189.434 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[1]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.373      ; 190.808    ;
; -189.267 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[0]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.373      ; 190.641    ;
; -189.122 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[2]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.373      ; 190.496    ;
; -118.119 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[1]      ; clk          ; clk         ; 1.000        ; -0.104     ; 119.016    ;
; -118.119 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[2]      ; clk          ; clk         ; 1.000        ; -0.104     ; 119.016    ;
; -118.119 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[3]      ; clk          ; clk         ; 1.000        ; -0.104     ; 119.016    ;
; -118.119 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[4]      ; clk          ; clk         ; 1.000        ; -0.104     ; 119.016    ;
; -118.119 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[5]      ; clk          ; clk         ; 1.000        ; -0.104     ; 119.016    ;
; -118.119 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[6]      ; clk          ; clk         ; 1.000        ; -0.104     ; 119.016    ;
; -118.119 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[7]      ; clk          ; clk         ; 1.000        ; -0.104     ; 119.016    ;
; -118.119 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[8]      ; clk          ; clk         ; 1.000        ; -0.104     ; 119.016    ;
; -118.119 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[9]      ; clk          ; clk         ; 1.000        ; -0.104     ; 119.016    ;
; -118.119 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[10]     ; clk          ; clk         ; 1.000        ; -0.104     ; 119.016    ;
; -118.119 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[11]     ; clk          ; clk         ; 1.000        ; -0.104     ; 119.016    ;
; -118.119 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[12]     ; clk          ; clk         ; 1.000        ; -0.104     ; 119.016    ;
; -118.119 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[13]     ; clk          ; clk         ; 1.000        ; -0.104     ; 119.016    ;
; -118.119 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[14]     ; clk          ; clk         ; 1.000        ; -0.104     ; 119.016    ;
; -118.119 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[0]      ; clk          ; clk         ; 1.000        ; -0.104     ; 119.016    ;
; -117.765 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[15]     ; clk          ; clk         ; 1.000        ; -0.105     ; 118.661    ;
; -117.765 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[16]     ; clk          ; clk         ; 1.000        ; -0.105     ; 118.661    ;
; -117.765 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[17]     ; clk          ; clk         ; 1.000        ; -0.105     ; 118.661    ;
; -117.765 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[18]     ; clk          ; clk         ; 1.000        ; -0.105     ; 118.661    ;
; -117.765 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[19]     ; clk          ; clk         ; 1.000        ; -0.105     ; 118.661    ;
; -117.765 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[20]     ; clk          ; clk         ; 1.000        ; -0.105     ; 118.661    ;
; -117.765 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[21]     ; clk          ; clk         ; 1.000        ; -0.105     ; 118.661    ;
; -117.765 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[22]     ; clk          ; clk         ; 1.000        ; -0.105     ; 118.661    ;
; -117.765 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[23]     ; clk          ; clk         ; 1.000        ; -0.105     ; 118.661    ;
; -117.765 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[24]     ; clk          ; clk         ; 1.000        ; -0.105     ; 118.661    ;
; -117.765 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[25]     ; clk          ; clk         ; 1.000        ; -0.105     ; 118.661    ;
; -117.765 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[26]     ; clk          ; clk         ; 1.000        ; -0.105     ; 118.661    ;
; -117.765 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[27]     ; clk          ; clk         ; 1.000        ; -0.105     ; 118.661    ;
; -117.765 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[28]     ; clk          ; clk         ; 1.000        ; -0.105     ; 118.661    ;
; -117.765 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[29]     ; clk          ; clk         ; 1.000        ; -0.105     ; 118.661    ;
; -117.654 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[1]      ; clk          ; clk         ; 1.000        ; -0.091     ; 118.564    ;
; -117.654 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[2]      ; clk          ; clk         ; 1.000        ; -0.091     ; 118.564    ;
; -117.654 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[3]      ; clk          ; clk         ; 1.000        ; -0.091     ; 118.564    ;
; -117.654 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[4]      ; clk          ; clk         ; 1.000        ; -0.091     ; 118.564    ;
; -117.654 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[5]      ; clk          ; clk         ; 1.000        ; -0.091     ; 118.564    ;
; -117.654 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[6]      ; clk          ; clk         ; 1.000        ; -0.091     ; 118.564    ;
; -117.654 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[7]      ; clk          ; clk         ; 1.000        ; -0.091     ; 118.564    ;
; -117.654 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[8]      ; clk          ; clk         ; 1.000        ; -0.091     ; 118.564    ;
; -117.654 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[9]      ; clk          ; clk         ; 1.000        ; -0.091     ; 118.564    ;
; -117.654 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[10]     ; clk          ; clk         ; 1.000        ; -0.091     ; 118.564    ;
; -117.654 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[11]     ; clk          ; clk         ; 1.000        ; -0.091     ; 118.564    ;
; -117.654 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[12]     ; clk          ; clk         ; 1.000        ; -0.091     ; 118.564    ;
; -117.654 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[13]     ; clk          ; clk         ; 1.000        ; -0.091     ; 118.564    ;
; -117.654 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[14]     ; clk          ; clk         ; 1.000        ; -0.091     ; 118.564    ;
; -117.654 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[0]      ; clk          ; clk         ; 1.000        ; -0.091     ; 118.564    ;
; -117.593 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[1]      ; clk          ; clk         ; 1.000        ; -0.106     ; 118.488    ;
; -117.593 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[2]      ; clk          ; clk         ; 1.000        ; -0.106     ; 118.488    ;
; -117.593 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[3]      ; clk          ; clk         ; 1.000        ; -0.106     ; 118.488    ;
; -117.593 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[4]      ; clk          ; clk         ; 1.000        ; -0.106     ; 118.488    ;
; -117.593 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[5]      ; clk          ; clk         ; 1.000        ; -0.106     ; 118.488    ;
; -117.593 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[6]      ; clk          ; clk         ; 1.000        ; -0.106     ; 118.488    ;
; -117.593 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[7]      ; clk          ; clk         ; 1.000        ; -0.106     ; 118.488    ;
+----------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                             ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[8]                      ; uart_top:U1|judge:U1_2|cnt_clr[8]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[9]                      ; uart_top:U1|judge:U1_2|cnt_clr[9]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[10]                     ; uart_top:U1|judge:U1_2|cnt_clr[10]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[11]                     ; uart_top:U1|judge:U1_2|cnt_clr[11]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[12]                     ; uart_top:U1|judge:U1_2|cnt_clr[12]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[13]                     ; uart_top:U1|judge:U1_2|cnt_clr[13]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[14]                     ; uart_top:U1|judge:U1_2|cnt_clr[14]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[15]                     ; uart_top:U1|judge:U1_2|cnt_clr[15]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[16]                     ; uart_top:U1|judge:U1_2|cnt_clr[16]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[17]                     ; uart_top:U1|judge:U1_2|cnt_clr[17]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[18]                     ; uart_top:U1|judge:U1_2|cnt_clr[18]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[19]                     ; uart_top:U1|judge:U1_2|cnt_clr[19]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[20]                     ; uart_top:U1|judge:U1_2|cnt_clr[20]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[21]                     ; uart_top:U1|judge:U1_2|cnt_clr[21]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[22]                     ; uart_top:U1|judge:U1_2|cnt_clr[22]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[23]                     ; uart_top:U1|judge:U1_2|cnt_clr[23]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[24]                     ; uart_top:U1|judge:U1_2|cnt_clr[24]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[25]                     ; uart_top:U1|judge:U1_2|cnt_clr[25]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[26]                     ; uart_top:U1|judge:U1_2|cnt_clr[26]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[27]                     ; uart_top:U1|judge:U1_2|cnt_clr[27]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[28]                     ; uart_top:U1|judge:U1_2|cnt_clr[28]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[29]                     ; uart_top:U1|judge:U1_2|cnt_clr[29]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[30]                     ; uart_top:U1|judge:U1_2|cnt_clr[30]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|cnt_clr[31]                     ; uart_top:U1|judge:U1_2|cnt_clr[31]                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|rx_module_plus:U1_1|bps_flag               ; uart_top:U1|rx_module_plus:U1_1|bps_flag               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[0]             ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[2]             ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[3]             ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[3]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[1]             ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_top:U1|judge:U1_2|iswave                          ; uart_top:U1|judge:U1_2|iswave                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp                    ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; canshu_ctrl:U5|frq_ctrl:U5_3|is_frq                    ; canshu_ctrl:U5|frq_ctrl:U5_3|is_frq                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; canshu_ctrl:U5|pha_ctrl:U5_2|is_pha                    ; canshu_ctrl:U5|pha_ctrl:U5_2|is_pha                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; wave_select:U2|wave_flag                               ; wave_select:U2|wave_flag                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; wave_select:U2|wave_sel[3]                             ; wave_select:U2|wave_sel[3]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; wave_select:U2|wave_sel[2]                             ; wave_select:U2|wave_sel[2]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; wave_select:U2|wave_sel[1]                             ; wave_select:U2|wave_sel[1]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; wave_select:U2|wave_sel[0]                             ; wave_select:U2|wave_sel[0]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; data_sel:U3|open_flag                                  ; data_sel:U3|open_flag                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; uart_top:U1|judge:U1_2|cnt_clr[0]                      ; uart_top:U1|judge:U1_2|cnt_clr[0]                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_top:U1|judge:U1_2|cnt_clr[1]                      ; uart_top:U1|judge:U1_2|cnt_clr[1]                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_top:U1|judge:U1_2|cnt_clr[2]                      ; uart_top:U1|judge:U1_2|cnt_clr[2]                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_top:U1|judge:U1_2|cnt_clr[3]                      ; uart_top:U1|judge:U1_2|cnt_clr[3]                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_top:U1|judge:U1_2|cnt_clr[4]                      ; uart_top:U1|judge:U1_2|cnt_clr[4]                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_top:U1|judge:U1_2|cnt_clr[5]                      ; uart_top:U1|judge:U1_2|cnt_clr[5]                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_top:U1|judge:U1_2|cnt_clr[6]                      ; uart_top:U1|judge:U1_2|cnt_clr[6]                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_top:U1|judge:U1_2|cnt_clr[7]                      ; uart_top:U1|judge:U1_2|cnt_clr[7]                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.482 ; uart_top:U1|rx_module_plus:U1_1|rx2                    ; uart_top:U1|rx_module_plus:U1_1|rx                     ; clk          ; clk         ; 0.000        ; 0.099      ; 0.793      ;
; 0.501 ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[3]             ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[3]               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.793      ;
; 0.502 ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[1]             ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[1]               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.503 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[0]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[0]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.504 ; uart_top:U1|judge:U1_2|wave_r[10]                      ; uart_top:U1|judge:U1_2|wave[10]                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.796      ;
; 0.508 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[6]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[6]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.800      ;
; 0.509 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[4]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[4]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.801      ;
; 0.510 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[4]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[3]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[2]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[1]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; uart_top:U1|judge:U1_2|wave[13]                        ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[13]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.801      ;
; 0.511 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[3]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[3]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[3]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[2]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[2]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.512 ; uart_top:U1|judge:U1_2|wave[15]                        ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[15]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.803      ;
; 0.513 ; uart_top:U1|judge:U1_2|wave[7]                         ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[7]                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.804      ;
; 0.514 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[6]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[5]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.806      ;
; 0.530 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[2]             ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[10]            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.821      ;
; 0.542 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[0]             ; uart_top:U1|rx_module_plus:U1_1|data_flag              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.834      ;
; 0.626 ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[0]             ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[0]               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.918      ;
; 0.628 ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[2]             ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[2]               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.920      ;
; 0.651 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[2]             ; uart_top:U1|rx_module_plus:U1_1|data_flag              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.943      ;
; 0.668 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[14]            ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[22]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.960      ;
; 0.668 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[13]            ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[21]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.960      ;
; 0.668 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[12]            ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[20]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.960      ;
; 0.686 ; dds_top:U4|squ_wave:U4_4|cnt[29]                       ; dds_top:U4|squ_wave:U4_4|cnt[29]                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.977      ;
; 0.693 ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[0]                  ; canshu_ctrl:U5|duty_ctrl:U5_4|is_duty                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.985      ;
; 0.699 ; uart_top:U1|judge:U1_2|wave_r[11]                      ; uart_top:U1|judge:U1_2|wave[11]                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.991      ;
; 0.699 ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[0]           ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[0]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.991      ;
; 0.700 ; uart_top:U1|judge:U1_2|wave_r[9]                       ; uart_top:U1|judge:U1_2|wave[9]                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.992      ;
; 0.700 ; uart_top:U1|judge:U1_2|wave_r[12]                      ; uart_top:U1|judge:U1_2|wave[12]                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.992      ;
; 0.701 ; uart_top:U1|judge:U1_2|wave_r[8]                       ; uart_top:U1|judge:U1_2|wave[8]                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.993      ;
; 0.701 ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[1]           ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[1]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.993      ;
; 0.702 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[9]             ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[17]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.994      ;
; 0.702 ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha_r[1]             ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[1]               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.993      ;
; 0.702 ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha_r[2]             ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[2]               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.993      ;
; 0.703 ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha_r[0]             ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[0]               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.994      ;
; 0.705 ; uart_top:U1|judge:U1_2|wave[2]                         ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[2]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.997      ;
; 0.706 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[1]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[0]           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.998      ;
; 0.706 ; uart_top:U1|judge:U1_2|wave[14]                        ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[14]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.997      ;
; 0.706 ; uart_top:U1|rx_module_plus:U1_1|rx_data[7]             ; uart_top:U1|judge:U1_2|wave_r[15]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.999      ;
; 0.708 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[5]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[5]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.000      ;
; 0.709 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[1]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[1]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.001      ;
; 0.709 ; uart_top:U1|judge:U1_2|wave[4]                         ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[4]                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.000      ;
; 0.711 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[5]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[4]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.003      ;
; 0.715 ; uart_top:U1|judge:U1_2|wave[3]                         ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[3]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.007      ;
; 0.738 ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[2]  ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.029      ;
; 0.738 ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[6]  ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[6]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.029      ;
; 0.738 ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[16] ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[16] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.029      ;
; 0.739 ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[1]                  ; canshu_ctrl:U5|frq_ctrl:U5_3|is_frq                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[3]  ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[10] ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[10] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[12] ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[12] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[14] ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[14] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.030      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[20]                                                                                                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[21]                                                                                                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[22]                                                                                                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[23]                                                                                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; dds_top:U4|delta_wave:U4_2|delta_rom:U4_2_2|altsyncram:altsyncram_component|altsyncram_p7c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; dds_top:U4|delta_wave:U4_2|delta_rom:U4_2_2|altsyncram:altsyncram_component|altsyncram_p7c1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; dds_top:U4|delta_wave:U4_2|delta_rom:U4_2_2|altsyncram:altsyncram_component|altsyncram_p7c1:auto_generated|ram_block1a5~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; dds_top:U4|delta_wave:U4_2|delta_rom:U4_2_2|altsyncram:altsyncram_component|altsyncram_p7c1:auto_generated|ram_block1a7~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; dds_top:U4|noise_wave:U4_7|noise_rom:U4_7_2|altsyncram:altsyncram_component|altsyncram_19c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; dds_top:U4|noise_wave:U4_7|noise_rom:U4_7_2|altsyncram:altsyncram_component|altsyncram_19c1:auto_generated|ram_block1a5~porta_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                        ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[4]                                                                                                 ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[5]                                                                                                 ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[6]                                                                                                 ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[7]                                                                                                 ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[4]                                                                                                   ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[5]                                                                                                   ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[6]                                                                                                   ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[7]                                                                                                   ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[4]                                                                                                   ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[5]                                                                                                   ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[6]                                                                                                   ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[7]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[0]                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[1]                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[2]                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[3]                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[4]                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[5]                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[6]                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[7]                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[0]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[10]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[1]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[2]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[3]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[4]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[5]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[6]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[7]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[8]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[9]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp_r                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[0]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[1]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[2]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[3]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[0]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[1]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[2]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[3]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|data_cnt[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|data_cnt[1]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|data_cnt[2]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|data_cnt[3]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|data_cnt[4]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|is_duty                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|is_duty_r                                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[0]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[10]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[11]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[12]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[13]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[14]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[15]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[1]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[2]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[3]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[4]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[5]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[6]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[7]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[8]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[9]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[0]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[1]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[2]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[3]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[0]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[1]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[2]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[3]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[4]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[5]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[6]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[7]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|data_cnt[0]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|data_cnt[1]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|data_cnt[2]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|data_cnt[3]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|data_cnt[4]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|is_frq                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|is_frq_r                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[0]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[10]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[11]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[12]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[13]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14]                                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 0.373  ; 0.494  ; Rise       ; clk             ;
; rx_sig    ; clk        ; -0.990 ; -0.858 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; rst       ; clk        ; 0.043 ; -0.086 ; Rise       ; clk             ;
; rx_sig    ; clk        ; 1.389 ; 1.248  ; Rise       ; clk             ;
+-----------+------------+-------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DA_clk      ; clk        ; 6.787 ; 6.879 ; Rise       ; clk             ;
; da_data[*]  ; clk        ; 9.931 ; 9.883 ; Rise       ; clk             ;
;  da_data[0] ; clk        ; 8.321 ; 8.189 ; Rise       ; clk             ;
;  da_data[1] ; clk        ; 8.564 ; 8.481 ; Rise       ; clk             ;
;  da_data[2] ; clk        ; 8.490 ; 8.300 ; Rise       ; clk             ;
;  da_data[3] ; clk        ; 8.545 ; 8.333 ; Rise       ; clk             ;
;  da_data[4] ; clk        ; 9.058 ; 8.828 ; Rise       ; clk             ;
;  da_data[5] ; clk        ; 8.749 ; 8.643 ; Rise       ; clk             ;
;  da_data[6] ; clk        ; 9.931 ; 9.883 ; Rise       ; clk             ;
;  da_data[7] ; clk        ; 8.072 ; 8.224 ; Rise       ; clk             ;
; DA_clk      ; clk        ; 6.787 ; 6.879 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DA_clk      ; clk        ; 6.628 ; 6.721 ; Rise       ; clk             ;
; da_data[*]  ; clk        ; 7.793 ; 7.906 ; Rise       ; clk             ;
;  da_data[0] ; clk        ; 8.035 ; 7.906 ; Rise       ; clk             ;
;  da_data[1] ; clk        ; 8.269 ; 8.187 ; Rise       ; clk             ;
;  da_data[2] ; clk        ; 8.194 ; 8.008 ; Rise       ; clk             ;
;  da_data[3] ; clk        ; 8.250 ; 8.044 ; Rise       ; clk             ;
;  da_data[4] ; clk        ; 8.743 ; 8.520 ; Rise       ; clk             ;
;  da_data[5] ; clk        ; 8.446 ; 8.342 ; Rise       ; clk             ;
;  da_data[6] ; clk        ; 9.634 ; 9.591 ; Rise       ; clk             ;
;  da_data[7] ; clk        ; 7.793 ; 7.941 ; Rise       ; clk             ;
; DA_clk      ; clk        ; 6.628 ; 6.721 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; rx_sig     ; LED         ; 6.178 ;    ;    ; 6.312 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; rx_sig     ; LED         ; 5.991 ;    ;    ; 6.119 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary              ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 5.62 MHz ; 5.62 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+----------+-----------------+
; Clock ; Slack    ; End Point TNS   ;
+-------+----------+-----------------+
; clk   ; -176.891 ; -5416.000       ;
+-------+----------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.403 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -4.000 ; -558.607                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                 ;
+----------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -176.891 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.364      ; 178.257    ;
; -176.437 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.360      ; 177.799    ;
; -176.433 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.375      ; 177.810    ;
; -176.376 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.364      ; 177.742    ;
; -176.259 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[15] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.360      ; 177.621    ;
; -176.246 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[4]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.484      ; 177.732    ;
; -176.246 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[5]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.484      ; 177.732    ;
; -176.246 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[6]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.484      ; 177.732    ;
; -176.246 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[7]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.484      ; 177.732    ;
; -176.239 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[12] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.360      ; 177.601    ;
; -176.114 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[13] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.360      ; 177.476    ;
; -175.986 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[11] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.364      ; 177.352    ;
; -175.922 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.360      ; 177.284    ;
; -175.918 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.375      ; 177.295    ;
; -175.895 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[10] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.364      ; 177.261    ;
; -175.744 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[15] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.360      ; 177.106    ;
; -175.731 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[4]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.484      ; 177.217    ;
; -175.731 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[5]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.484      ; 177.217    ;
; -175.731 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[6]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.484      ; 177.217    ;
; -175.731 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[7]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.484      ; 177.217    ;
; -175.724 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[12] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.360      ; 177.086    ;
; -175.599 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[13] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.360      ; 176.961    ;
; -175.488 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[17] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.375      ; 176.865    ;
; -175.471 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[11] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.364      ; 176.837    ;
; -175.380 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[10] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.364      ; 176.746    ;
; -174.973 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[17] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.375      ; 176.350    ;
; -174.944 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[19] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.375      ; 176.321    ;
; -174.809 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[16] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.372      ; 176.183    ;
; -174.693 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[18] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.375      ; 176.070    ;
; -174.429 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[19] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.375      ; 175.806    ;
; -174.294 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[16] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.372      ; 175.668    ;
; -174.233 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[20] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.506      ; 175.741    ;
; -174.233 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[21] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.506      ; 175.741    ;
; -174.233 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[22] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.506      ; 175.741    ;
; -174.233 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[23] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.506      ; 175.741    ;
; -174.178 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[18] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.375      ; 175.555    ;
; -173.718 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[20] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.506      ; 175.226    ;
; -173.718 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[21] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.506      ; 175.226    ;
; -173.718 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[22] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.506      ; 175.226    ;
; -173.718 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[23] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.506      ; 175.226    ;
; -173.009 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[3]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.352      ; 174.363    ;
; -172.794 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[1]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.352      ; 174.148    ;
; -172.732 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[0]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.352      ; 174.086    ;
; -172.607 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[2]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.352      ; 173.961    ;
; -172.494 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[3]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.352      ; 173.848    ;
; -172.279 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[1]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.352      ; 173.633    ;
; -172.217 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[0]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.352      ; 173.571    ;
; -172.092 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[2]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.352      ; 173.446    ;
; -107.201 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[1]      ; clk          ; clk         ; 1.000        ; -0.090     ; 108.113    ;
; -107.201 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[2]      ; clk          ; clk         ; 1.000        ; -0.090     ; 108.113    ;
; -107.201 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[3]      ; clk          ; clk         ; 1.000        ; -0.090     ; 108.113    ;
; -107.201 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[4]      ; clk          ; clk         ; 1.000        ; -0.090     ; 108.113    ;
; -107.201 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[5]      ; clk          ; clk         ; 1.000        ; -0.090     ; 108.113    ;
; -107.201 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[6]      ; clk          ; clk         ; 1.000        ; -0.090     ; 108.113    ;
; -107.201 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[7]      ; clk          ; clk         ; 1.000        ; -0.090     ; 108.113    ;
; -107.201 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[8]      ; clk          ; clk         ; 1.000        ; -0.090     ; 108.113    ;
; -107.201 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[9]      ; clk          ; clk         ; 1.000        ; -0.090     ; 108.113    ;
; -107.201 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[10]     ; clk          ; clk         ; 1.000        ; -0.090     ; 108.113    ;
; -107.201 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[11]     ; clk          ; clk         ; 1.000        ; -0.090     ; 108.113    ;
; -107.201 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[12]     ; clk          ; clk         ; 1.000        ; -0.090     ; 108.113    ;
; -107.201 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[13]     ; clk          ; clk         ; 1.000        ; -0.090     ; 108.113    ;
; -107.201 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[14]     ; clk          ; clk         ; 1.000        ; -0.090     ; 108.113    ;
; -107.201 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[0]      ; clk          ; clk         ; 1.000        ; -0.090     ; 108.113    ;
; -106.879 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[15]     ; clk          ; clk         ; 1.000        ; -0.090     ; 107.791    ;
; -106.879 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[16]     ; clk          ; clk         ; 1.000        ; -0.090     ; 107.791    ;
; -106.879 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[17]     ; clk          ; clk         ; 1.000        ; -0.090     ; 107.791    ;
; -106.879 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[18]     ; clk          ; clk         ; 1.000        ; -0.090     ; 107.791    ;
; -106.879 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[19]     ; clk          ; clk         ; 1.000        ; -0.090     ; 107.791    ;
; -106.879 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[20]     ; clk          ; clk         ; 1.000        ; -0.090     ; 107.791    ;
; -106.879 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[21]     ; clk          ; clk         ; 1.000        ; -0.090     ; 107.791    ;
; -106.879 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[22]     ; clk          ; clk         ; 1.000        ; -0.090     ; 107.791    ;
; -106.879 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[23]     ; clk          ; clk         ; 1.000        ; -0.090     ; 107.791    ;
; -106.879 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[24]     ; clk          ; clk         ; 1.000        ; -0.090     ; 107.791    ;
; -106.879 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[25]     ; clk          ; clk         ; 1.000        ; -0.090     ; 107.791    ;
; -106.879 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[26]     ; clk          ; clk         ; 1.000        ; -0.090     ; 107.791    ;
; -106.879 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[27]     ; clk          ; clk         ; 1.000        ; -0.090     ; 107.791    ;
; -106.879 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[28]     ; clk          ; clk         ; 1.000        ; -0.090     ; 107.791    ;
; -106.879 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[29]     ; clk          ; clk         ; 1.000        ; -0.090     ; 107.791    ;
; -106.747 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[1]      ; clk          ; clk         ; 1.000        ; -0.094     ; 107.655    ;
; -106.747 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[2]      ; clk          ; clk         ; 1.000        ; -0.094     ; 107.655    ;
; -106.747 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[3]      ; clk          ; clk         ; 1.000        ; -0.094     ; 107.655    ;
; -106.747 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[4]      ; clk          ; clk         ; 1.000        ; -0.094     ; 107.655    ;
; -106.747 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[5]      ; clk          ; clk         ; 1.000        ; -0.094     ; 107.655    ;
; -106.747 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[6]      ; clk          ; clk         ; 1.000        ; -0.094     ; 107.655    ;
; -106.747 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[7]      ; clk          ; clk         ; 1.000        ; -0.094     ; 107.655    ;
; -106.747 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[8]      ; clk          ; clk         ; 1.000        ; -0.094     ; 107.655    ;
; -106.747 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[9]      ; clk          ; clk         ; 1.000        ; -0.094     ; 107.655    ;
; -106.747 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[10]     ; clk          ; clk         ; 1.000        ; -0.094     ; 107.655    ;
; -106.747 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[11]     ; clk          ; clk         ; 1.000        ; -0.094     ; 107.655    ;
; -106.747 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[12]     ; clk          ; clk         ; 1.000        ; -0.094     ; 107.655    ;
; -106.747 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[13]     ; clk          ; clk         ; 1.000        ; -0.094     ; 107.655    ;
; -106.747 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[14]     ; clk          ; clk         ; 1.000        ; -0.094     ; 107.655    ;
; -106.747 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[0]      ; clk          ; clk         ; 1.000        ; -0.094     ; 107.655    ;
; -106.743 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[1]      ; clk          ; clk         ; 1.000        ; -0.079     ; 107.666    ;
; -106.743 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[2]      ; clk          ; clk         ; 1.000        ; -0.079     ; 107.666    ;
; -106.743 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[3]      ; clk          ; clk         ; 1.000        ; -0.079     ; 107.666    ;
; -106.743 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[4]      ; clk          ; clk         ; 1.000        ; -0.079     ; 107.666    ;
; -106.743 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[5]      ; clk          ; clk         ; 1.000        ; -0.079     ; 107.666    ;
; -106.743 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[6]      ; clk          ; clk         ; 1.000        ; -0.079     ; 107.666    ;
; -106.743 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[7]      ; clk          ; clk         ; 1.000        ; -0.079     ; 107.666    ;
+----------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                              ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[0]                      ; uart_top:U1|judge:U1_2|cnt_clr[0]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[1]                      ; uart_top:U1|judge:U1_2|cnt_clr[1]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[2]                      ; uart_top:U1|judge:U1_2|cnt_clr[2]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[3]                      ; uart_top:U1|judge:U1_2|cnt_clr[3]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[4]                      ; uart_top:U1|judge:U1_2|cnt_clr[4]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[5]                      ; uart_top:U1|judge:U1_2|cnt_clr[5]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[6]                      ; uart_top:U1|judge:U1_2|cnt_clr[6]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[7]                      ; uart_top:U1|judge:U1_2|cnt_clr[7]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[16]                     ; uart_top:U1|judge:U1_2|cnt_clr[16]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[17]                     ; uart_top:U1|judge:U1_2|cnt_clr[17]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[18]                     ; uart_top:U1|judge:U1_2|cnt_clr[18]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[19]                     ; uart_top:U1|judge:U1_2|cnt_clr[19]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[23]                     ; uart_top:U1|judge:U1_2|cnt_clr[23]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[24]                     ; uart_top:U1|judge:U1_2|cnt_clr[24]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[25]                     ; uart_top:U1|judge:U1_2|cnt_clr[25]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[26]                     ; uart_top:U1|judge:U1_2|cnt_clr[26]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[27]                     ; uart_top:U1|judge:U1_2|cnt_clr[27]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[28]                     ; uart_top:U1|judge:U1_2|cnt_clr[28]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[29]                     ; uart_top:U1|judge:U1_2|cnt_clr[29]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[30]                     ; uart_top:U1|judge:U1_2|cnt_clr[30]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|cnt_clr[31]                     ; uart_top:U1|judge:U1_2|cnt_clr[31]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|rx_module_plus:U1_1|bps_flag               ; uart_top:U1|rx_module_plus:U1_1|bps_flag               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[0]             ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[2]             ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[3]             ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[3]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[1]             ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart_top:U1|judge:U1_2|iswave                          ; uart_top:U1|judge:U1_2|iswave                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp                    ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; canshu_ctrl:U5|frq_ctrl:U5_3|is_frq                    ; canshu_ctrl:U5|frq_ctrl:U5_3|is_frq                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; canshu_ctrl:U5|pha_ctrl:U5_2|is_pha                    ; canshu_ctrl:U5|pha_ctrl:U5_2|is_pha                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; wave_select:U2|wave_flag                               ; wave_select:U2|wave_flag                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; wave_select:U2|wave_sel[3]                             ; wave_select:U2|wave_sel[3]                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; wave_select:U2|wave_sel[2]                             ; wave_select:U2|wave_sel[2]                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; wave_select:U2|wave_sel[1]                             ; wave_select:U2|wave_sel[1]                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; wave_select:U2|wave_sel[0]                             ; wave_select:U2|wave_sel[0]                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; data_sel:U3|open_flag                                  ; data_sel:U3|open_flag                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; uart_top:U1|judge:U1_2|cnt_clr[8]                      ; uart_top:U1|judge:U1_2|cnt_clr[8]                      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_top:U1|judge:U1_2|cnt_clr[9]                      ; uart_top:U1|judge:U1_2|cnt_clr[9]                      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_top:U1|judge:U1_2|cnt_clr[10]                     ; uart_top:U1|judge:U1_2|cnt_clr[10]                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_top:U1|judge:U1_2|cnt_clr[11]                     ; uart_top:U1|judge:U1_2|cnt_clr[11]                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_top:U1|judge:U1_2|cnt_clr[12]                     ; uart_top:U1|judge:U1_2|cnt_clr[12]                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_top:U1|judge:U1_2|cnt_clr[13]                     ; uart_top:U1|judge:U1_2|cnt_clr[13]                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_top:U1|judge:U1_2|cnt_clr[14]                     ; uart_top:U1|judge:U1_2|cnt_clr[14]                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_top:U1|judge:U1_2|cnt_clr[15]                     ; uart_top:U1|judge:U1_2|cnt_clr[15]                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_top:U1|judge:U1_2|cnt_clr[20]                     ; uart_top:U1|judge:U1_2|cnt_clr[20]                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_top:U1|judge:U1_2|cnt_clr[21]                     ; uart_top:U1|judge:U1_2|cnt_clr[21]                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_top:U1|judge:U1_2|cnt_clr[22]                     ; uart_top:U1|judge:U1_2|cnt_clr[22]                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.453 ; uart_top:U1|rx_module_plus:U1_1|rx2                    ; uart_top:U1|rx_module_plus:U1_1|rx                     ; clk          ; clk         ; 0.000        ; 0.089      ; 0.737      ;
; 0.470 ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[3]             ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[3]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[1]             ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[1]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.473 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[0]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[0]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.739      ;
; 0.474 ; uart_top:U1|judge:U1_2|wave_r[10]                      ; uart_top:U1|judge:U1_2|wave[10]                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.740      ;
; 0.477 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[6]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[6]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.743      ;
; 0.478 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[4]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[4]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.744      ;
; 0.479 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[4]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[3]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.745      ;
; 0.479 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[3]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[2]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.745      ;
; 0.479 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[2]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[1]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.745      ;
; 0.479 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[2]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[2]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.745      ;
; 0.480 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[3]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[3]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.746      ;
; 0.480 ; uart_top:U1|judge:U1_2|wave[13]                        ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[13]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.746      ;
; 0.480 ; uart_top:U1|judge:U1_2|wave[15]                        ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[15]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.746      ;
; 0.481 ; uart_top:U1|judge:U1_2|wave[7]                         ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[7]                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.747      ;
; 0.482 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[6]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[5]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.748      ;
; 0.496 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[2]             ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[10]            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.761      ;
; 0.501 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[0]             ; uart_top:U1|rx_module_plus:U1_1|data_flag              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.767      ;
; 0.579 ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[0]             ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[0]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.581 ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[2]             ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[2]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[2]             ; uart_top:U1|rx_module_plus:U1_1|data_flag              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.871      ;
; 0.621 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[14]            ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[22]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.887      ;
; 0.621 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[13]            ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[21]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.887      ;
; 0.622 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[12]            ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[20]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.888      ;
; 0.624 ; dds_top:U4|squ_wave:U4_4|cnt[29]                       ; dds_top:U4|squ_wave:U4_4|cnt[29]                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.889      ;
; 0.626 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[9]             ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[17]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.892      ;
; 0.630 ; uart_top:U1|rx_module_plus:U1_1|rx_data[7]             ; uart_top:U1|judge:U1_2|wave_r[15]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.897      ;
; 0.642 ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[0]                  ; canshu_ctrl:U5|duty_ctrl:U5_4|is_duty                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.909      ;
; 0.647 ; uart_top:U1|judge:U1_2|wave_r[11]                      ; uart_top:U1|judge:U1_2|wave[11]                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; uart_top:U1|judge:U1_2|wave_r[12]                      ; uart_top:U1|judge:U1_2|wave[12]                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[0]           ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[0]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.912      ;
; 0.648 ; uart_top:U1|judge:U1_2|wave_r[9]                       ; uart_top:U1|judge:U1_2|wave[9]                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.914      ;
; 0.648 ; uart_top:U1|judge:U1_2|wave_r[8]                       ; uart_top:U1|judge:U1_2|wave[8]                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.914      ;
; 0.649 ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha_r[2]             ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[2]               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.914      ;
; 0.649 ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[1]           ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[1]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.914      ;
; 0.650 ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha_r[1]             ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[1]               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.915      ;
; 0.651 ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha_r[0]             ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[0]               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.916      ;
; 0.652 ; uart_top:U1|judge:U1_2|wave[2]                         ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[2]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.919      ;
; 0.653 ; uart_top:U1|judge:U1_2|wave[14]                        ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[14]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.919      ;
; 0.654 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[1]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[0]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.920      ;
; 0.655 ; uart_top:U1|judge:U1_2|wave[4]                         ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[4]                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.921      ;
; 0.656 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[5]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[5]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.922      ;
; 0.656 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[1]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[1]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.922      ;
; 0.659 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[5]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[4]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.925      ;
; 0.662 ; uart_top:U1|judge:U1_2|wave[3]                         ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[3]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.929      ;
; 0.670 ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[1]                  ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.937      ;
; 0.670 ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[1]                  ; canshu_ctrl:U5|frq_ctrl:U5_3|is_frq                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.937      ;
; 0.670 ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[1]                  ; canshu_ctrl:U5|pha_ctrl:U5_2|is_pha                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.937      ;
; 0.686 ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[6]  ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[6]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.951      ;
; 0.687 ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[15] ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[15] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.952      ;
; 0.688 ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp                    ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp_r                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.954      ;
; 0.688 ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[2]  ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[2]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.953      ;
; 0.688 ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[3]  ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[3]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.953      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[20]                                                                                                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[21]                                                                                                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[22]                                                                                                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[23]                                                                                                  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; dds_top:U4|delta_wave:U4_2|delta_rom:U4_2_2|altsyncram:altsyncram_component|altsyncram_p7c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; dds_top:U4|delta_wave:U4_2|delta_rom:U4_2_2|altsyncram:altsyncram_component|altsyncram_p7c1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; dds_top:U4|delta_wave:U4_2|delta_rom:U4_2_2|altsyncram:altsyncram_component|altsyncram_p7c1:auto_generated|ram_block1a5~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; dds_top:U4|delta_wave:U4_2|delta_rom:U4_2_2|altsyncram:altsyncram_component|altsyncram_p7c1:auto_generated|ram_block1a7~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; dds_top:U4|noise_wave:U4_7|noise_rom:U4_7_2|altsyncram:altsyncram_component|altsyncram_19c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; dds_top:U4|noise_wave:U4_7|noise_rom:U4_7_2|altsyncram:altsyncram_component|altsyncram_19c1:auto_generated|ram_block1a5~porta_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                        ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[4]                                                                                                 ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[5]                                                                                                 ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[6]                                                                                                 ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[7]                                                                                                 ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[4]                                                                                                   ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[5]                                                                                                   ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[6]                                                                                                   ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[7]                                                                                                   ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[4]                                                                                                   ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[5]                                                                                                   ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[6]                                                                                                   ;
; -2.846 ; 1.000        ; 3.846          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[7]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[0]                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[1]                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[2]                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[3]                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[4]                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[5]                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[6]                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[7]                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[0]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[10]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[1]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[2]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[3]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[4]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[5]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[6]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[7]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[8]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[9]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp_r                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[0]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[1]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[2]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[3]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[0]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[1]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[2]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[3]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|data_cnt[0]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|data_cnt[1]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|data_cnt[2]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|data_cnt[3]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|data_cnt[4]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|is_duty                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|is_duty_r                                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[0]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[10]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[11]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[12]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[13]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[14]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[15]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[1]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[2]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[3]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[4]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[5]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[6]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[7]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[8]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[9]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[0]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[1]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[2]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[3]                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[0]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[1]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[2]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[3]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[4]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[5]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[6]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[7]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|data_cnt[0]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|data_cnt[1]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|data_cnt[2]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|data_cnt[3]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|data_cnt[4]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|is_frq                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|is_frq_r                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[0]                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[10]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[11]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[12]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[13]                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14]                                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 0.350  ; 0.584  ; Rise       ; clk             ;
; rx_sig    ; clk        ; -0.904 ; -0.707 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; rst       ; clk        ; 0.023 ; -0.210 ; Rise       ; clk             ;
; rx_sig    ; clk        ; 1.264 ; 1.065  ; Rise       ; clk             ;
+-----------+------------+-------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DA_clk      ; clk        ; 6.082 ; 6.194 ; Rise       ; clk             ;
; da_data[*]  ; clk        ; 9.060 ; 8.802 ; Rise       ; clk             ;
;  da_data[0] ; clk        ; 7.611 ; 7.352 ; Rise       ; clk             ;
;  da_data[1] ; clk        ; 7.832 ; 7.627 ; Rise       ; clk             ;
;  da_data[2] ; clk        ; 7.805 ; 7.461 ; Rise       ; clk             ;
;  da_data[3] ; clk        ; 7.816 ; 7.488 ; Rise       ; clk             ;
;  da_data[4] ; clk        ; 8.298 ; 7.938 ; Rise       ; clk             ;
;  da_data[5] ; clk        ; 7.991 ; 7.787 ; Rise       ; clk             ;
;  da_data[6] ; clk        ; 9.060 ; 8.802 ; Rise       ; clk             ;
;  da_data[7] ; clk        ; 7.250 ; 7.523 ; Rise       ; clk             ;
; DA_clk      ; clk        ; 6.082 ; 6.194 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DA_clk      ; clk        ; 5.921 ; 6.030 ; Rise       ; clk             ;
; da_data[*]  ; clk        ; 6.983 ; 7.081 ; Rise       ; clk             ;
;  da_data[0] ; clk        ; 7.331 ; 7.081 ; Rise       ; clk             ;
;  da_data[1] ; clk        ; 7.545 ; 7.345 ; Rise       ; clk             ;
;  da_data[2] ; clk        ; 7.516 ; 7.182 ; Rise       ; clk             ;
;  da_data[3] ; clk        ; 7.529 ; 7.212 ; Rise       ; clk             ;
;  da_data[4] ; clk        ; 7.992 ; 7.644 ; Rise       ; clk             ;
;  da_data[5] ; clk        ; 7.696 ; 7.499 ; Rise       ; clk             ;
;  da_data[6] ; clk        ; 8.770 ; 8.523 ; Rise       ; clk             ;
;  da_data[7] ; clk        ; 6.983 ; 7.246 ; Rise       ; clk             ;
; DA_clk      ; clk        ; 5.921 ; 6.030 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; rx_sig     ; LED         ; 5.548 ;    ;    ; 5.842 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; rx_sig     ; LED         ; 5.362 ;    ;    ; 5.643 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -83.506 ; -2403.644        ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -371.819                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                ;
+---------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -83.506 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.147      ; 84.640     ;
; -83.281 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.147      ; 84.415     ;
; -83.248 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.154      ; 84.389     ;
; -83.189 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.145      ; 84.321     ;
; -83.165 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[4]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.182      ; 84.334     ;
; -83.165 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[5]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.182      ; 84.334     ;
; -83.165 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[6]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.182      ; 84.334     ;
; -83.165 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[7]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.182      ; 84.334     ;
; -83.151 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[12] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.144      ; 84.282     ;
; -83.086 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[15] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.145      ; 84.218     ;
; -83.083 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[13] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.145      ; 84.215     ;
; -83.023 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.154      ; 84.164     ;
; -83.001 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[11] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.148      ; 84.136     ;
; -82.964 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.145      ; 84.096     ;
; -82.945 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[10] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.148      ; 84.080     ;
; -82.940 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[4]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.182      ; 84.109     ;
; -82.940 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[5]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.182      ; 84.109     ;
; -82.940 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[6]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.182      ; 84.109     ;
; -82.940 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[7]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.182      ; 84.109     ;
; -82.926 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[12] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.144      ; 84.057     ;
; -82.861 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[15] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.145      ; 83.993     ;
; -82.858 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[13] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.145      ; 83.990     ;
; -82.793 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[17] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.153      ; 83.933     ;
; -82.776 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[11] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.148      ; 83.911     ;
; -82.720 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[10] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.148      ; 83.855     ;
; -82.594 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[19] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.153      ; 83.734     ;
; -82.568 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[17] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.153      ; 83.708     ;
; -82.473 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[16] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.152      ; 83.612     ;
; -82.469 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[18] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.153      ; 83.609     ;
; -82.369 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[19] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.153      ; 83.509     ;
; -82.310 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[20] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.193      ; 83.490     ;
; -82.310 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[21] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.193      ; 83.490     ;
; -82.310 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[22] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.193      ; 83.490     ;
; -82.310 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[23] ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.193      ; 83.490     ;
; -82.248 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[16] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.152      ; 83.387     ;
; -82.244 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[18] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.153      ; 83.384     ;
; -82.085 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[20] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.193      ; 83.265     ;
; -82.085 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[21] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.193      ; 83.265     ;
; -82.085 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[22] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.193      ; 83.265     ;
; -82.085 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[23] ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.193      ; 83.265     ;
; -81.675 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[3]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.143      ; 82.805     ;
; -81.612 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[1]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.143      ; 82.742     ;
; -81.487 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[0]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.143      ; 82.617     ;
; -81.450 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[3]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.143      ; 82.580     ;
; -81.419 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[2]  ; dds_top:U4|squ_wave:U4_4|squ_data[7] ; clk          ; clk         ; 1.000        ; 0.143      ; 82.549     ;
; -81.387 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[1]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.143      ; 82.517     ;
; -81.262 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[0]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.143      ; 82.392     ;
; -81.194 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[2]  ; dds_top:U4|squ_wave:U4_4|squ_data[0] ; clk          ; clk         ; 1.000        ; 0.143      ; 82.324     ;
; -51.252 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[1]      ; clk          ; clk         ; 1.000        ; -0.048     ; 52.191     ;
; -51.252 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[2]      ; clk          ; clk         ; 1.000        ; -0.048     ; 52.191     ;
; -51.252 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[3]      ; clk          ; clk         ; 1.000        ; -0.048     ; 52.191     ;
; -51.252 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[4]      ; clk          ; clk         ; 1.000        ; -0.048     ; 52.191     ;
; -51.252 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[5]      ; clk          ; clk         ; 1.000        ; -0.048     ; 52.191     ;
; -51.252 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[6]      ; clk          ; clk         ; 1.000        ; -0.048     ; 52.191     ;
; -51.252 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[7]      ; clk          ; clk         ; 1.000        ; -0.048     ; 52.191     ;
; -51.252 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[8]      ; clk          ; clk         ; 1.000        ; -0.048     ; 52.191     ;
; -51.252 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[9]      ; clk          ; clk         ; 1.000        ; -0.048     ; 52.191     ;
; -51.252 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[10]     ; clk          ; clk         ; 1.000        ; -0.048     ; 52.191     ;
; -51.252 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[11]     ; clk          ; clk         ; 1.000        ; -0.048     ; 52.191     ;
; -51.252 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[12]     ; clk          ; clk         ; 1.000        ; -0.048     ; 52.191     ;
; -51.252 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[13]     ; clk          ; clk         ; 1.000        ; -0.048     ; 52.191     ;
; -51.252 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[14]     ; clk          ; clk         ; 1.000        ; -0.048     ; 52.191     ;
; -51.252 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[0]      ; clk          ; clk         ; 1.000        ; -0.048     ; 52.191     ;
; -51.072 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[15]     ; clk          ; clk         ; 1.000        ; -0.049     ; 52.010     ;
; -51.072 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[16]     ; clk          ; clk         ; 1.000        ; -0.049     ; 52.010     ;
; -51.072 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[17]     ; clk          ; clk         ; 1.000        ; -0.049     ; 52.010     ;
; -51.072 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[18]     ; clk          ; clk         ; 1.000        ; -0.049     ; 52.010     ;
; -51.072 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[19]     ; clk          ; clk         ; 1.000        ; -0.049     ; 52.010     ;
; -51.072 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[20]     ; clk          ; clk         ; 1.000        ; -0.049     ; 52.010     ;
; -51.072 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[21]     ; clk          ; clk         ; 1.000        ; -0.049     ; 52.010     ;
; -51.072 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[22]     ; clk          ; clk         ; 1.000        ; -0.049     ; 52.010     ;
; -51.072 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[23]     ; clk          ; clk         ; 1.000        ; -0.049     ; 52.010     ;
; -51.072 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[24]     ; clk          ; clk         ; 1.000        ; -0.049     ; 52.010     ;
; -51.072 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[25]     ; clk          ; clk         ; 1.000        ; -0.049     ; 52.010     ;
; -51.072 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[26]     ; clk          ; clk         ; 1.000        ; -0.049     ; 52.010     ;
; -51.072 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[27]     ; clk          ; clk         ; 1.000        ; -0.049     ; 52.010     ;
; -51.072 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[28]     ; clk          ; clk         ; 1.000        ; -0.049     ; 52.010     ;
; -51.072 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]  ; dds_top:U4|squ_wave:U4_4|cnt[29]     ; clk          ; clk         ; 1.000        ; -0.049     ; 52.010     ;
; -50.994 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[1]      ; clk          ; clk         ; 1.000        ; -0.041     ; 51.940     ;
; -50.994 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[2]      ; clk          ; clk         ; 1.000        ; -0.041     ; 51.940     ;
; -50.994 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[3]      ; clk          ; clk         ; 1.000        ; -0.041     ; 51.940     ;
; -50.994 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[4]      ; clk          ; clk         ; 1.000        ; -0.041     ; 51.940     ;
; -50.994 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[5]      ; clk          ; clk         ; 1.000        ; -0.041     ; 51.940     ;
; -50.994 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[6]      ; clk          ; clk         ; 1.000        ; -0.041     ; 51.940     ;
; -50.994 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[7]      ; clk          ; clk         ; 1.000        ; -0.041     ; 51.940     ;
; -50.994 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[8]      ; clk          ; clk         ; 1.000        ; -0.041     ; 51.940     ;
; -50.994 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[9]      ; clk          ; clk         ; 1.000        ; -0.041     ; 51.940     ;
; -50.994 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[10]     ; clk          ; clk         ; 1.000        ; -0.041     ; 51.940     ;
; -50.994 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[11]     ; clk          ; clk         ; 1.000        ; -0.041     ; 51.940     ;
; -50.994 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[12]     ; clk          ; clk         ; 1.000        ; -0.041     ; 51.940     ;
; -50.994 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[13]     ; clk          ; clk         ; 1.000        ; -0.041     ; 51.940     ;
; -50.994 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[14]     ; clk          ; clk         ; 1.000        ; -0.041     ; 51.940     ;
; -50.994 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]  ; dds_top:U4|squ_wave:U4_4|cnt[0]      ; clk          ; clk         ; 1.000        ; -0.041     ; 51.940     ;
; -50.935 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[1]      ; clk          ; clk         ; 1.000        ; -0.050     ; 51.872     ;
; -50.935 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[2]      ; clk          ; clk         ; 1.000        ; -0.050     ; 51.872     ;
; -50.935 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[3]      ; clk          ; clk         ; 1.000        ; -0.050     ; 51.872     ;
; -50.935 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[4]      ; clk          ; clk         ; 1.000        ; -0.050     ; 51.872     ;
; -50.935 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[5]      ; clk          ; clk         ; 1.000        ; -0.050     ; 51.872     ;
; -50.935 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[6]      ; clk          ; clk         ; 1.000        ; -0.050     ; 51.872     ;
; -50.935 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14] ; dds_top:U4|squ_wave:U4_4|cnt[7]      ; clk          ; clk         ; 1.000        ; -0.050     ; 51.872     ;
+---------+-------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                              ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; uart_top:U1|rx_module_plus:U1_1|rx2                    ; uart_top:U1|rx_module_plus:U1_1|rx                     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.313      ;
; 0.187 ; uart_top:U1|judge:U1_2|cnt_clr[16]                     ; uart_top:U1|judge:U1_2|cnt_clr[16]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_top:U1|judge:U1_2|cnt_clr[17]                     ; uart_top:U1|judge:U1_2|cnt_clr[17]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_top:U1|judge:U1_2|cnt_clr[18]                     ; uart_top:U1|judge:U1_2|cnt_clr[18]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_top:U1|judge:U1_2|cnt_clr[19]                     ; uart_top:U1|judge:U1_2|cnt_clr[19]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_top:U1|judge:U1_2|cnt_clr[24]                     ; uart_top:U1|judge:U1_2|cnt_clr[24]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_top:U1|judge:U1_2|cnt_clr[25]                     ; uart_top:U1|judge:U1_2|cnt_clr[25]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_top:U1|judge:U1_2|cnt_clr[26]                     ; uart_top:U1|judge:U1_2|cnt_clr[26]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_top:U1|judge:U1_2|cnt_clr[27]                     ; uart_top:U1|judge:U1_2|cnt_clr[27]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_top:U1|judge:U1_2|cnt_clr[28]                     ; uart_top:U1|judge:U1_2|cnt_clr[28]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_top:U1|judge:U1_2|cnt_clr[29]                     ; uart_top:U1|judge:U1_2|cnt_clr[29]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_top:U1|judge:U1_2|cnt_clr[30]                     ; uart_top:U1|judge:U1_2|cnt_clr[30]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_top:U1|judge:U1_2|cnt_clr[31]                     ; uart_top:U1|judge:U1_2|cnt_clr[31]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_top:U1|rx_module_plus:U1_1|bps_flag               ; uart_top:U1|rx_module_plus:U1_1|bps_flag               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[0]             ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[2]             ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[3]             ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[1]             ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp                    ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; canshu_ctrl:U5|frq_ctrl:U5_3|is_frq                    ; canshu_ctrl:U5|frq_ctrl:U5_3|is_frq                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; canshu_ctrl:U5|pha_ctrl:U5_2|is_pha                    ; canshu_ctrl:U5|pha_ctrl:U5_2|is_pha                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[0]                      ; uart_top:U1|judge:U1_2|cnt_clr[0]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[1]                      ; uart_top:U1|judge:U1_2|cnt_clr[1]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[2]                      ; uart_top:U1|judge:U1_2|cnt_clr[2]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[3]                      ; uart_top:U1|judge:U1_2|cnt_clr[3]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[4]                      ; uart_top:U1|judge:U1_2|cnt_clr[4]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[5]                      ; uart_top:U1|judge:U1_2|cnt_clr[5]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[6]                      ; uart_top:U1|judge:U1_2|cnt_clr[6]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[7]                      ; uart_top:U1|judge:U1_2|cnt_clr[7]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[8]                      ; uart_top:U1|judge:U1_2|cnt_clr[8]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[9]                      ; uart_top:U1|judge:U1_2|cnt_clr[9]                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[10]                     ; uart_top:U1|judge:U1_2|cnt_clr[10]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[11]                     ; uart_top:U1|judge:U1_2|cnt_clr[11]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[12]                     ; uart_top:U1|judge:U1_2|cnt_clr[12]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[13]                     ; uart_top:U1|judge:U1_2|cnt_clr[13]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[14]                     ; uart_top:U1|judge:U1_2|cnt_clr[14]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[15]                     ; uart_top:U1|judge:U1_2|cnt_clr[15]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[20]                     ; uart_top:U1|judge:U1_2|cnt_clr[20]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[21]                     ; uart_top:U1|judge:U1_2|cnt_clr[21]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[22]                     ; uart_top:U1|judge:U1_2|cnt_clr[22]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|cnt_clr[23]                     ; uart_top:U1|judge:U1_2|cnt_clr[23]                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; uart_top:U1|judge:U1_2|iswave                          ; uart_top:U1|judge:U1_2|iswave                          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; wave_select:U2|wave_flag                               ; wave_select:U2|wave_flag                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; wave_select:U2|wave_sel[3]                             ; wave_select:U2|wave_sel[3]                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; wave_select:U2|wave_sel[2]                             ; wave_select:U2|wave_sel[2]                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; wave_select:U2|wave_sel[1]                             ; wave_select:U2|wave_sel[1]                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; wave_select:U2|wave_sel[0]                             ; wave_select:U2|wave_sel[0]                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; data_sel:U3|open_flag                                  ; data_sel:U3|open_flag                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.193 ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[3]             ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[3]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[1]             ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[1]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[0]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[0]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; uart_top:U1|judge:U1_2|wave_r[10]                      ; uart_top:U1|judge:U1_2|wave[10]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[6]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[6]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.316      ;
; 0.198 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[4]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[4]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[2]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[2]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; uart_top:U1|judge:U1_2|wave[13]                        ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[13]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[4]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[3]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[3]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[3]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[3]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[2]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[2]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[1]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; uart_top:U1|judge:U1_2|wave[15]                        ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[15]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; uart_top:U1|judge:U1_2|wave[7]                         ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[7]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.202 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[6]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[5]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.321      ;
; 0.208 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[2]             ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[10]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.327      ;
; 0.221 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[0]             ; uart_top:U1|rx_module_plus:U1_1|data_flag              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.341      ;
; 0.252 ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[0]             ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[0]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.372      ;
; 0.254 ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[2]             ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[2]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.374      ;
; 0.264 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[14]            ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[22]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.264 ; dds_top:U4|squ_wave:U4_4|cnt[29]                       ; dds_top:U4|squ_wave:U4_4|cnt[29]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.265 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[13]            ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[21]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.384      ;
; 0.265 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[9]             ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[17]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.384      ;
; 0.266 ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[12]            ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq_r[20]            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.385      ;
; 0.267 ; uart_top:U1|judge:U1_2|wave_r[11]                      ; uart_top:U1|judge:U1_2|wave[11]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; uart_top:U1|rx_module_plus:U1_1|rx_data[7]             ; uart_top:U1|judge:U1_2|wave_r[15]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; uart_top:U1|judge:U1_2|wave_r[12]                      ; uart_top:U1|judge:U1_2|wave[12]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; uart_top:U1|rx_module_plus:U1_1|bit_cnt[2]             ; uart_top:U1|rx_module_plus:U1_1|data_flag              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[0]           ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; uart_top:U1|judge:U1_2|wave_r[9]                       ; uart_top:U1|judge:U1_2|wave[9]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; uart_top:U1|judge:U1_2|wave_r[8]                       ; uart_top:U1|judge:U1_2|wave[8]                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[1]           ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha_r[2]             ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[2]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.388      ;
; 0.270 ; uart_top:U1|judge:U1_2|wave[2]                         ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[2]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; uart_top:U1|judge:U1_2|wave[14]                        ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[14]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha_r[1]             ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[1]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.389      ;
; 0.271 ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha_r[0]             ; canshu_ctrl:U5|pha_ctrl:U5_2|wave_pha[0]               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.390      ;
; 0.272 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[1]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[0]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.391      ;
; 0.272 ; uart_top:U1|judge:U1_2|wave[4]                         ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[4]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.274 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[5]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[5]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.393      ;
; 0.274 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[1]           ; uart_top:U1|rx_module_plus:U1_1|rx_data[1]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.393      ;
; 0.276 ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[5]           ; uart_top:U1|rx_module_plus:U1_1|rx_data_r[4]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.395      ;
; 0.276 ; uart_top:U1|judge:U1_2|wave[3]                         ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[3]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.396      ;
; 0.285 ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[1]                  ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.406      ;
; 0.285 ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[1]                  ; canshu_ctrl:U5|frq_ctrl:U5_3|is_frq                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.406      ;
; 0.285 ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[1]                  ; canshu_ctrl:U5|pha_ctrl:U5_2|is_pha                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.406      ;
; 0.287 ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[0]                  ; canshu_ctrl:U5|duty_ctrl:U5_4|is_duty                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.407      ;
; 0.291 ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp                    ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp_r                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.411      ;
; 0.294 ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[6]  ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[15] ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[15] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[16] ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[16] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.413      ;
; 0.295 ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[2]  ; dds_top:U4|delta_wave:U4_2|addr_gen:U4_2_1|frq_sum[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.414      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                         ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; amp_ctrl_module:U7|ad_data_amp_r[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|data_cnt[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|is_amp_r        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|amp_ctrl:U5_1|wave_amp_r[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|data_cnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|data_cnt[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|data_cnt[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|data_cnt[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|data_cnt[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|is_duty        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|is_duty_r      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|duty_ctrl:U5_4|wave_duty_r[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|data_cnt[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|data_cnt[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|data_cnt[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|data_cnt[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|data_cnt[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|is_frq          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|is_frq_r        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[20]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[21]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[22]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[23]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; canshu_ctrl:U5|frq_ctrl:U5_3|wave_frq[9]     ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 0.249  ; 0.494  ; Rise       ; clk             ;
; rx_sig    ; clk        ; -0.401 ; -0.091 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.064 ; -0.322 ; Rise       ; clk             ;
; rx_sig    ; clk        ; 0.574  ; 0.255  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DA_clk      ; clk        ; 3.562 ; 3.954 ; Rise       ; clk             ;
; da_data[*]  ; clk        ; 4.793 ; 5.045 ; Rise       ; clk             ;
;  da_data[0] ; clk        ; 3.903 ; 3.991 ; Rise       ; clk             ;
;  da_data[1] ; clk        ; 4.045 ; 4.172 ; Rise       ; clk             ;
;  da_data[2] ; clk        ; 3.903 ; 4.034 ; Rise       ; clk             ;
;  da_data[3] ; clk        ; 3.977 ; 4.061 ; Rise       ; clk             ;
;  da_data[4] ; clk        ; 4.205 ; 4.331 ; Rise       ; clk             ;
;  da_data[5] ; clk        ; 4.147 ; 4.290 ; Rise       ; clk             ;
;  da_data[6] ; clk        ; 4.793 ; 5.045 ; Rise       ; clk             ;
;  da_data[7] ; clk        ; 3.932 ; 3.847 ; Rise       ; clk             ;
; DA_clk      ; clk        ; 3.562 ; 3.954 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DA_clk      ; clk        ; 3.492 ; 3.889 ; Rise       ; clk             ;
; da_data[*]  ; clk        ; 3.777 ; 3.726 ; Rise       ; clk             ;
;  da_data[0] ; clk        ; 3.780 ; 3.864 ; Rise       ; clk             ;
;  da_data[1] ; clk        ; 3.918 ; 4.039 ; Rise       ; clk             ;
;  da_data[2] ; clk        ; 3.777 ; 3.903 ; Rise       ; clk             ;
;  da_data[3] ; clk        ; 3.852 ; 3.932 ; Rise       ; clk             ;
;  da_data[4] ; clk        ; 4.071 ; 4.191 ; Rise       ; clk             ;
;  da_data[5] ; clk        ; 4.015 ; 4.151 ; Rise       ; clk             ;
;  da_data[6] ; clk        ; 4.667 ; 4.914 ; Rise       ; clk             ;
;  da_data[7] ; clk        ; 3.807 ; 3.726 ; Rise       ; clk             ;
; DA_clk      ; clk        ; 3.492 ; 3.889 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; rx_sig     ; LED         ; 3.093 ;    ;    ; 3.349 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; rx_sig     ; LED         ; 3.010 ;    ;    ; 3.270 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -194.415  ; 0.186 ; N/A      ; N/A     ; -4.000              ;
;  clk             ; -194.415  ; 0.186 ; N/A      ; N/A     ; -4.000              ;
; Design-wide TNS  ; -5933.538 ; 0.0   ; 0.0      ; 0.0     ; -558.799            ;
;  clk             ; -5933.538 ; 0.000 ; N/A      ; N/A     ; -558.799            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 0.373  ; 0.584  ; Rise       ; clk             ;
; rx_sig    ; clk        ; -0.401 ; -0.091 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; rst       ; clk        ; 0.043 ; -0.086 ; Rise       ; clk             ;
; rx_sig    ; clk        ; 1.389 ; 1.248  ; Rise       ; clk             ;
+-----------+------------+-------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DA_clk      ; clk        ; 6.787 ; 6.879 ; Rise       ; clk             ;
; da_data[*]  ; clk        ; 9.931 ; 9.883 ; Rise       ; clk             ;
;  da_data[0] ; clk        ; 8.321 ; 8.189 ; Rise       ; clk             ;
;  da_data[1] ; clk        ; 8.564 ; 8.481 ; Rise       ; clk             ;
;  da_data[2] ; clk        ; 8.490 ; 8.300 ; Rise       ; clk             ;
;  da_data[3] ; clk        ; 8.545 ; 8.333 ; Rise       ; clk             ;
;  da_data[4] ; clk        ; 9.058 ; 8.828 ; Rise       ; clk             ;
;  da_data[5] ; clk        ; 8.749 ; 8.643 ; Rise       ; clk             ;
;  da_data[6] ; clk        ; 9.931 ; 9.883 ; Rise       ; clk             ;
;  da_data[7] ; clk        ; 8.072 ; 8.224 ; Rise       ; clk             ;
; DA_clk      ; clk        ; 6.787 ; 6.879 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DA_clk      ; clk        ; 3.492 ; 3.889 ; Rise       ; clk             ;
; da_data[*]  ; clk        ; 3.777 ; 3.726 ; Rise       ; clk             ;
;  da_data[0] ; clk        ; 3.780 ; 3.864 ; Rise       ; clk             ;
;  da_data[1] ; clk        ; 3.918 ; 4.039 ; Rise       ; clk             ;
;  da_data[2] ; clk        ; 3.777 ; 3.903 ; Rise       ; clk             ;
;  da_data[3] ; clk        ; 3.852 ; 3.932 ; Rise       ; clk             ;
;  da_data[4] ; clk        ; 4.071 ; 4.191 ; Rise       ; clk             ;
;  da_data[5] ; clk        ; 4.015 ; 4.151 ; Rise       ; clk             ;
;  da_data[6] ; clk        ; 4.667 ; 4.914 ; Rise       ; clk             ;
;  da_data[7] ; clk        ; 3.807 ; 3.726 ; Rise       ; clk             ;
; DA_clk      ; clk        ; 3.492 ; 3.889 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; rx_sig     ; LED         ; 6.178 ;    ;    ; 6.312 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; rx_sig     ; LED         ; 3.010 ;    ;    ; 3.270 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; da_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; da_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DA_clk        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rx_sig                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; da_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; da_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; da_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; da_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; da_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; da_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; da_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.33 V              ; -0.00386 V          ; 0.159 V                              ; 0.063 V                              ; 3.32e-09 s                  ; 3.1e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.33 V             ; -0.00386 V         ; 0.159 V                             ; 0.063 V                             ; 3.32e-09 s                 ; 3.1e-09 s                  ; Yes                       ; Yes                       ;
; da_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; LED           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; DA_clk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.33 V              ; -0.00386 V          ; 0.159 V                              ; 0.063 V                              ; 3.32e-09 s                  ; 3.1e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.33 V             ; -0.00386 V         ; 0.159 V                             ; 0.063 V                             ; 3.32e-09 s                 ; 3.1e-09 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; da_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; da_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; da_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; da_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; da_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; da_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; da_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00196 V          ; 0.092 V                              ; 0.052 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00196 V         ; 0.092 V                             ; 0.052 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; da_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; LED           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; DA_clk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00196 V          ; 0.092 V                              ; 0.052 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00196 V         ; 0.092 V                             ; 0.052 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; da_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; da_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; da_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; da_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; da_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; da_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; da_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; da_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; LED           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; DA_clk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 346   ; 346  ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Tue Jan 10 17:12:16 2017
Info: Command: quartus_sta KS -c KS
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'KS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -194.415
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -194.415     -5933.538 clk 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.454         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.000      -558.799 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -176.891
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -176.891     -5416.000 clk 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.403         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.000      -558.607 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -83.506
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -83.506     -2403.644 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -371.819 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 619 megabytes
    Info: Processing ended: Tue Jan 10 17:12:35 2017
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:18


