<!DOCTYPE html>
<html lang="" xml:lang="">
<head>

  <meta charset="utf-8" />
  <meta http-equiv="X-UA-Compatible" content="IE=edge" />
  <title>5.8 Modelado con xDEVS del ciclo de instrucción MOV AL, BL | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras</title>
  <meta name="description" content="5.8 Modelado con xDEVS del ciclo de instrucción MOV AL, BL | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras" />
  <meta name="generator" content="bookdown 0.45 and GitBook 2.6.7" />

  <meta property="og:title" content="5.8 Modelado con xDEVS del ciclo de instrucción MOV AL, BL | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras" />
  <meta property="og:type" content="book" />
  
  
  <meta name="github-repo" content="ruiz-jose/Sim-x86-Tesis" />

  <meta name="twitter:card" content="summary" />
  <meta name="twitter:title" content="5.8 Modelado con xDEVS del ciclo de instrucción MOV AL, BL | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras" />
  
  
  

<meta name="author" content="Ruiz Jose Maria" />


<meta name="date" content="2025-01-01" />

  <meta name="viewport" content="width=device-width, initial-scale=1" />
  <meta name="apple-mobile-web-app-capable" content="yes" />
  <meta name="apple-mobile-web-app-status-bar-style" content="black" />
  
  
<link rel="prev" href="ciclo-de-la-instrucción.html"/>
<link rel="next" href="módulo-de-entradasalida-e-interrupciones.html"/>
<script src="libs/jquery-3.6.0/jquery-3.6.0.min.js"></script>
<script src="https://cdn.jsdelivr.net/npm/fuse.js@6.4.6/dist/fuse.min.js"></script>
<link href="libs/gitbook-2.6.7/css/style.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-table.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-bookdown.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-highlight.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-search.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-fontsettings.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-clipboard.css" rel="stylesheet" />








<link href="libs/anchor-sections-1.1.0/anchor-sections.css" rel="stylesheet" />
<link href="libs/anchor-sections-1.1.0/anchor-sections-hash.css" rel="stylesheet" />
<script src="libs/anchor-sections-1.1.0/anchor-sections.js"></script>
<script src="libs/kePrint-0.0.1/kePrint.js"></script>
<link href="libs/lightable-0.0.1/lightable.css" rel="stylesheet" />
<link href="libs/bsTable-3.3.7/bootstrapTable.min.css" rel="stylesheet" />
<script src="libs/bsTable-3.3.7/bootstrapTable.js"></script>


<style type="text/css">
pre > code.sourceCode { white-space: pre; position: relative; }
pre > code.sourceCode > span { display: inline-block; line-height: 1.25; }
pre > code.sourceCode > span:empty { height: 1.2em; }
.sourceCode { overflow: visible; }
code.sourceCode > span { color: inherit; text-decoration: inherit; }
pre.sourceCode { margin: 0; }
@media screen {
div.sourceCode { overflow: auto; }
}
@media print {
pre > code.sourceCode { white-space: pre-wrap; }
pre > code.sourceCode > span { text-indent: -5em; padding-left: 5em; }
}
pre.numberSource code
  { counter-reset: source-line 0; }
pre.numberSource code > span
  { position: relative; left: -4em; counter-increment: source-line; }
pre.numberSource code > span > a:first-child::before
  { content: counter(source-line);
    position: relative; left: -1em; text-align: right; vertical-align: baseline;
    border: none; display: inline-block;
    -webkit-touch-callout: none; -webkit-user-select: none;
    -khtml-user-select: none; -moz-user-select: none;
    -ms-user-select: none; user-select: none;
    padding: 0 4px; width: 4em;
    color: #aaaaaa;
  }
pre.numberSource { margin-left: 3em; border-left: 1px solid #aaaaaa;  padding-left: 4px; }
div.sourceCode
  {   }
@media screen {
pre > code.sourceCode > span > a:first-child::before { text-decoration: underline; }
}
code span.al { color: #ff0000; font-weight: bold; } /* Alert */
code span.an { color: #60a0b0; font-weight: bold; font-style: italic; } /* Annotation */
code span.at { color: #7d9029; } /* Attribute */
code span.bn { color: #40a070; } /* BaseN */
code span.bu { color: #008000; } /* BuiltIn */
code span.cf { color: #007020; font-weight: bold; } /* ControlFlow */
code span.ch { color: #4070a0; } /* Char */
code span.cn { color: #880000; } /* Constant */
code span.co { color: #60a0b0; font-style: italic; } /* Comment */
code span.cv { color: #60a0b0; font-weight: bold; font-style: italic; } /* CommentVar */
code span.do { color: #ba2121; font-style: italic; } /* Documentation */
code span.dt { color: #902000; } /* DataType */
code span.dv { color: #40a070; } /* DecVal */
code span.er { color: #ff0000; font-weight: bold; } /* Error */
code span.ex { } /* Extension */
code span.fl { color: #40a070; } /* Float */
code span.fu { color: #06287e; } /* Function */
code span.im { color: #008000; font-weight: bold; } /* Import */
code span.in { color: #60a0b0; font-weight: bold; font-style: italic; } /* Information */
code span.kw { color: #007020; font-weight: bold; } /* Keyword */
code span.op { color: #666666; } /* Operator */
code span.ot { color: #007020; } /* Other */
code span.pp { color: #bc7a00; } /* Preprocessor */
code span.sc { color: #4070a0; } /* SpecialChar */
code span.ss { color: #bb6688; } /* SpecialString */
code span.st { color: #4070a0; } /* String */
code span.va { color: #19177c; } /* Variable */
code span.vs { color: #4070a0; } /* VerbatimString */
code span.wa { color: #60a0b0; font-weight: bold; font-style: italic; } /* Warning */
</style>

<style type="text/css">
  
  div.hanging-indent{margin-left: 1.5em; text-indent: -1.5em;}
</style>
<style type="text/css">
/* Used with Pandoc 2.11+ new --citeproc when CSL is used */
div.csl-bib-body { }
div.csl-entry {
  clear: both;
}
.hanging div.csl-entry {
  margin-left:2em;
  text-indent:-2em;
}
div.csl-left-margin {
  min-width:2em;
  float:left;
}
div.csl-right-inline {
  margin-left:2em;
  padding-left:1em;
}
div.csl-indent {
  margin-left: 2em;
}
</style>

<link rel="stylesheet" href="style.css" type="text/css" />
</head>

<body>



  <div class="book without-animation with-summary font-size-2 font-family-1" data-basepath=".">

    <div class="book-summary">
      <nav role="navigation">

<ul class="summary">
<li><a href="./">Sim-x86</a></li>

<li class="divider"></li>
<li class="chapter" data-level="" data-path="index.html"><a href="index.html"><i class="fa fa-check"></i>Resumen</a></li>
<li class="chapter" data-level="" data-path="agradecimientos.html"><a href="agradecimientos.html"><i class="fa fa-check"></i>Agradecimientos</a></li>
<li class="chapter" data-level="1" data-path="intro.html"><a href="intro.html"><i class="fa fa-check"></i><b>1</b> Introducción</a>
<ul>
<li class="chapter" data-level="1.1" data-path="justificación.html"><a href="justificación.html"><i class="fa fa-check"></i><b>1.1</b> Justificación</a></li>
<li class="chapter" data-level="1.2" data-path="objetivos.html"><a href="objetivos.html"><i class="fa fa-check"></i><b>1.2</b> Objetivos</a></li>
<li class="chapter" data-level="1.3" data-path="metodología-de-desarrollo.html"><a href="metodología-de-desarrollo.html"><i class="fa fa-check"></i><b>1.3</b> Metodología de desarrollo</a></li>
<li class="chapter" data-level="1.4" data-path="organización-del-documento.html"><a href="organización-del-documento.html"><i class="fa fa-check"></i><b>1.4</b> Organización del documento</a></li>
</ul></li>
<li class="chapter" data-level="2" data-path="arquitectura.html"><a href="arquitectura.html"><i class="fa fa-check"></i><b>2</b> Arquitectura de computadoras</a>
<ul>
<li class="chapter" data-level="2.1" data-path="introducción-a-la-arquitectura-de-computadoras.html"><a href="introducción-a-la-arquitectura-de-computadoras.html"><i class="fa fa-check"></i><b>2.1</b> Introducción a la arquitectura de computadoras</a></li>
<li class="chapter" data-level="2.2" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html"><i class="fa fa-check"></i><b>2.2</b> Arquitecturas Von Neumann y Harvard</a>
<ul>
<li class="chapter" data-level="2.2.1" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#arquitectura-von-neumann"><i class="fa fa-check"></i><b>2.2.1</b> Arquitectura Von Neumann</a></li>
<li class="chapter" data-level="2.2.2" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#arquitectura-harvard"><i class="fa fa-check"></i><b>2.2.2</b> Arquitectura Harvard</a></li>
<li class="chapter" data-level="2.2.3" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#comparativa-entre-von-neumann-y-harvard"><i class="fa fa-check"></i><b>2.2.3</b> Comparativa entre Von Neumann y Harvard</a></li>
<li class="chapter" data-level="2.2.4" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#arquitecturas-híbridas"><i class="fa fa-check"></i><b>2.2.4</b> Arquitecturas híbridas</a></li>
</ul></li>
<li class="chapter" data-level="2.3" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html"><i class="fa fa-check"></i><b>2.3</b> Tipos de arquitecturas</a>
<ul>
<li class="chapter" data-level="2.3.1" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#arquitectura-x86"><i class="fa fa-check"></i><b>2.3.1</b> Arquitectura x86</a></li>
<li class="chapter" data-level="2.3.2" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#arquitectura-arm"><i class="fa fa-check"></i><b>2.3.2</b> Arquitectura ARM</a></li>
<li class="chapter" data-level="2.3.3" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#arquitectura-risc-v"><i class="fa fa-check"></i><b>2.3.3</b> Arquitectura RISC-V</a></li>
<li class="chapter" data-level="2.3.4" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#comparativa-entre-arquitecturas"><i class="fa fa-check"></i><b>2.3.4</b> Comparativa entre arquitecturas</a></li>
</ul></li>
<li class="chapter" data-level="2.4" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html"><i class="fa fa-check"></i><b>2.4</b> Repertorio de instrucciones</a>
<ul>
<li class="chapter" data-level="2.4.1" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#características-clave-del-isa"><i class="fa fa-check"></i><b>2.4.1</b> Características clave del ISA</a></li>
<li class="chapter" data-level="2.4.2" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#modos-de-direccionamiento"><i class="fa fa-check"></i><b>2.4.2</b> Modos de direccionamiento</a></li>
<li class="chapter" data-level="2.4.3" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#formato-de-las-instrucciones"><i class="fa fa-check"></i><b>2.4.3</b> Formato de las instrucciones</a></li>
<li class="chapter" data-level="2.4.4" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#comparativa-de-repertorios-de-instrucciones"><i class="fa fa-check"></i><b>2.4.4</b> Comparativa de repertorios de instrucciones</a></li>
</ul></li>
<li class="chapter" data-level="2.5" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html"><i class="fa fa-check"></i><b>2.5</b> Filosofías CISC y RISC</a>
<ul>
<li class="chapter" data-level="2.5.1" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html#cisc"><i class="fa fa-check"></i><b>2.5.1</b> CISC</a></li>
<li class="chapter" data-level="2.5.2" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html#RISC"><i class="fa fa-check"></i><b>2.5.2</b> RISC</a></li>
<li class="chapter" data-level="2.5.3" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html#comparativa-entre-cisc-y-risc"><i class="fa fa-check"></i><b>2.5.3</b> Comparativa entre CISC y RISC</a></li>
</ul></li>
<li class="chapter" data-level="2.6" data-path="arquitectura-x86-1.html"><a href="arquitectura-x86-1.html"><i class="fa fa-check"></i><b>2.6</b> Arquitectura x86</a>
<ul>
<li class="chapter" data-level="2.6.1" data-path="arquitectura-x86-1.html"><a href="arquitectura-x86-1.html#evolución-de-la-arquitectura-x86"><i class="fa fa-check"></i><b>2.6.1</b> Evolución de la arquitectura x86</a></li>
<li class="chapter" data-level="2.6.2" data-path="arquitectura-x86-1.html"><a href="arquitectura-x86-1.html#repertorio-de-instrucciones-x86"><i class="fa fa-check"></i><b>2.6.2</b> Repertorio de instrucciones x86</a></li>
</ul></li>
<li class="chapter" data-level="2.7" data-path="lenguaje-máquina-y-lenguaje-ensamblador.html"><a href="lenguaje-máquina-y-lenguaje-ensamblador.html"><i class="fa fa-check"></i><b>2.7</b> Lenguaje máquina y lenguaje ensamblador</a>
<ul>
<li class="chapter" data-level="2.7.1" data-path="lenguaje-máquina-y-lenguaje-ensamblador.html"><a href="lenguaje-máquina-y-lenguaje-ensamblador.html#ensamblador"><i class="fa fa-check"></i><b>2.7.1</b> Ensamblador</a></li>
<li class="chapter" data-level="2.7.2" data-path="lenguaje-máquina-y-lenguaje-ensamblador.html"><a href="lenguaje-máquina-y-lenguaje-ensamblador.html#ensambladores-x86"><i class="fa fa-check"></i><b>2.7.2</b> Ensambladores x86</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="3" data-path="simulacion.html"><a href="simulacion.html"><i class="fa fa-check"></i><b>3</b> Simulación</a>
<ul>
<li class="chapter" data-level="3.1" data-path="introducción-a-la-simulación.html"><a href="introducción-a-la-simulación.html"><i class="fa fa-check"></i><b>3.1</b> Introducción a la simulación</a>
<ul>
<li class="chapter" data-level="3.1.1" data-path="introducción-a-la-simulación.html"><a href="introducción-a-la-simulación.html#aplicaciones-de-la-simulación-en-la-industria"><i class="fa fa-check"></i><b>3.1.1</b> Aplicaciones de la simulación en la industria</a></li>
</ul></li>
<li class="chapter" data-level="3.2" data-path="simulación-en-la-educación.html"><a href="simulación-en-la-educación.html"><i class="fa fa-check"></i><b>3.2</b> Simulación en la educación</a>
<ul>
<li class="chapter" data-level="3.2.1" data-path="simulación-en-la-educación.html"><a href="simulación-en-la-educación.html#el-rol-de-la-simulación-en-la-enseñanza-de-arquitectura-de-computadoras"><i class="fa fa-check"></i><b>3.2.1</b> El rol de la simulación en la enseñanza de Arquitectura de Computadoras</a></li>
</ul></li>
<li class="chapter" data-level="3.3" data-path="devs.html"><a href="devs.html"><i class="fa fa-check"></i><b>3.3</b> El Formalismo DEVS (Discrete Event System Specification)</a>
<ul>
<li class="chapter" data-level="3.3.1" data-path="devs.html"><a href="devs.html#estructura-del-formalismo-devs"><i class="fa fa-check"></i><b>3.3.1</b> Estructura del formalismo DEVS</a></li>
<li class="chapter" data-level="3.3.2" data-path="devs.html"><a href="devs.html#xdevs"><i class="fa fa-check"></i><b>3.3.2</b> xDEVS</a></li>
<li class="chapter" data-level="3.3.3" data-path="devs.html"><a href="devs.html#aplicaciones-del-formalismo-devs"><i class="fa fa-check"></i><b>3.3.3</b> Aplicaciones del formalismo DEVS</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="4" data-path="comparativa.html"><a href="comparativa.html"><i class="fa fa-check"></i><b>4</b> Comparativa de simuladores</a>
<ul>
<li class="chapter" data-level="4.1" data-path="estudios-similares.html"><a href="estudios-similares.html"><i class="fa fa-check"></i><b>4.1</b> Estudios similares</a></li>
<li class="chapter" data-level="4.2" data-path="simuladores-bajo-análisis.html"><a href="simuladores-bajo-análisis.html"><i class="fa fa-check"></i><b>4.2</b> Simuladores bajo análisis</a></li>
<li class="chapter" data-level="4.3" data-path="criterios-de-evaluación.html"><a href="criterios-de-evaluación.html"><i class="fa fa-check"></i><b>4.3</b> Criterios de evaluación</a></li>
<li class="chapter" data-level="4.4" data-path="selección-de-simuladores.html"><a href="selección-de-simuladores.html"><i class="fa fa-check"></i><b>4.4</b> Selección de simuladores</a></li>
<li class="chapter" data-level="4.5" data-path="participantes-en-la-evaluación.html"><a href="participantes-en-la-evaluación.html"><i class="fa fa-check"></i><b>4.5</b> Participantes en la evaluación</a></li>
<li class="chapter" data-level="4.6" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html"><i class="fa fa-check"></i><b>4.6</b> Análisis comparativo</a>
<ul>
<li class="chapter" data-level="4.6.1" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html#simple-8-bit-assembler-simulator"><i class="fa fa-check"></i><b>4.6.1</b> Simple 8-bit Assembler Simulator</a></li>
<li class="chapter" data-level="4.6.2" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html#vonsim"><i class="fa fa-check"></i><b>4.6.2</b> VonSim</a></li>
<li class="chapter" data-level="4.6.3" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html#emu8086"><i class="fa fa-check"></i><b>4.6.3</b> Emu8086</a></li>
</ul></li>
<li class="chapter" data-level="4.7" data-path="resultados.html"><a href="resultados.html"><i class="fa fa-check"></i><b>4.7</b> Resultados</a>
<ul>
<li class="chapter" data-level="4.7.1" data-path="resultados.html"><a href="resultados.html#publicación"><i class="fa fa-check"></i><b>4.7.1</b> Publicación</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="5" data-path="desarrollo.html"><a href="desarrollo.html"><i class="fa fa-check"></i><b>5</b> Diseño y construcción del simulador</a>
<ul>
<li class="chapter" data-level="5.1" data-path="requisitos-de-la-herramienta.html"><a href="requisitos-de-la-herramienta.html"><i class="fa fa-check"></i><b>5.1</b> Requisitos de la herramienta</a></li>
<li class="chapter" data-level="5.2" data-path="justificación-pedagógica-de-la-arquitectura-simplificada.html"><a href="justificación-pedagógica-de-la-arquitectura-simplificada.html"><i class="fa fa-check"></i><b>5.2</b> Justificación pedagógica de la arquitectura simplificada</a></li>
<li class="chapter" data-level="5.3" data-path="introducción-a-vonsim.html"><a href="introducción-a-vonsim.html"><i class="fa fa-check"></i><b>5.3</b> Introducción a VonSim</a>
<ul>
<li class="chapter" data-level="5.3.1" data-path="introducción-a-vonsim.html"><a href="introducción-a-vonsim.html#stack-tecnológico"><i class="fa fa-check"></i><b>5.3.1</b> Stack tecnológico</a></li>
</ul></li>
<li class="chapter" data-level="5.4" data-path="estructura-y-componentes-de-vonsim8.html"><a href="estructura-y-componentes-de-vonsim8.html"><i class="fa fa-check"></i><b>5.4</b> Estructura y componentes de VonSim8</a>
<ul>
<li class="chapter" data-level="5.4.1" data-path="estructura-y-componentes-de-vonsim8.html"><a href="estructura-y-componentes-de-vonsim8.html#unidad-de-control"><i class="fa fa-check"></i><b>5.4.1</b> Unidad de Control</a></li>
<li class="chapter" data-level="5.4.2" data-path="estructura-y-componentes-de-vonsim8.html"><a href="estructura-y-componentes-de-vonsim8.html#unidad-aritmético-lógica-alu"><i class="fa fa-check"></i><b>5.4.2</b> Unidad Aritmético-Lógica (ALU)</a></li>
<li class="chapter" data-level="5.4.3" data-path="estructura-y-componentes-de-vonsim8.html"><a href="estructura-y-componentes-de-vonsim8.html#memoria-principal"><i class="fa fa-check"></i><b>5.4.3</b> Memoria principal</a></li>
<li class="chapter" data-level="5.4.4" data-path="estructura-y-componentes-de-vonsim8.html"><a href="estructura-y-componentes-de-vonsim8.html#buses-y-multiplexores"><i class="fa fa-check"></i><b>5.4.4</b> Buses y multiplexores</a></li>
</ul></li>
<li class="chapter" data-level="5.5" data-path="adaptaciones-y-mejoras-en-vonsim8.html"><a href="adaptaciones-y-mejoras-en-vonsim8.html"><i class="fa fa-check"></i><b>5.5</b> Adaptaciones y mejoras en VonSim8</a></li>
<li class="chapter" data-level="5.6" data-path="repertorio-de-instrucciones-1.html"><a href="repertorio-de-instrucciones-1.html"><i class="fa fa-check"></i><b>5.6</b> Repertorio de instrucciones</a>
<ul>
<li class="chapter" data-level="5.6.1" data-path="repertorio-de-instrucciones-1.html"><a href="repertorio-de-instrucciones-1.html#modos-de-direccionamiento-1"><i class="fa fa-check"></i><b>5.6.1</b> Modos de direccionamiento</a></li>
<li class="chapter" data-level="5.6.2" data-path="repertorio-de-instrucciones-1.html"><a href="repertorio-de-instrucciones-1.html#formato-de-instrucciones"><i class="fa fa-check"></i><b>5.6.2</b> Formato de instrucciones</a></li>
</ul></li>
<li class="chapter" data-level="5.7" data-path="ciclo-de-la-instrucción.html"><a href="ciclo-de-la-instrucción.html"><i class="fa fa-check"></i><b>5.7</b> Ciclo de la instrucción</a>
<ul>
<li class="chapter" data-level="5.7.1" data-path="ciclo-de-la-instrucción.html"><a href="ciclo-de-la-instrucción.html#etapa-1-captación"><i class="fa fa-check"></i><b>5.7.1</b> Etapa 1: Captación</a></li>
<li class="chapter" data-level="5.7.2" data-path="ciclo-de-la-instrucción.html"><a href="ciclo-de-la-instrucción.html#etapa-2-ejecución"><i class="fa fa-check"></i><b>5.7.2</b> Etapa 2: Ejecución</a></li>
</ul></li>
<li class="chapter" data-level="5.8" data-path="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html"><a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html"><i class="fa fa-check"></i><b>5.8</b> Modelado con xDEVS del ciclo de instrucción MOV AL, BL</a>
<ul>
<li class="chapter" data-level="5.8.1" data-path="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html"><a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html#componentes-del-simulador-vonsim8"><i class="fa fa-check"></i><b>5.8.1</b> Componentes del simulador VonSim8</a></li>
<li class="chapter" data-level="5.8.2" data-path="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html"><a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html#fases-del-ciclo-de-instrucción"><i class="fa fa-check"></i><b>5.8.2</b> Fases del ciclo de instrucción</a></li>
<li class="chapter" data-level="5.8.3" data-path="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html"><a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html#fase-de-captación-fetch"><i class="fa fa-check"></i><b>5.8.3</b> Fase de captación (Fetch)</a></li>
<li class="chapter" data-level="5.8.4" data-path="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html"><a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html#fase-de-ejecución-execute-mov-al-bl"><i class="fa fa-check"></i><b>5.8.4</b> Fase de Ejecución (Execute): MOV AL, BL</a></li>
<li class="chapter" data-level="5.8.5" data-path="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html"><a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html#validación-experimental"><i class="fa fa-check"></i><b>5.8.5</b> Validación experimental</a></li>
<li class="chapter" data-level="5.8.6" data-path="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html"><a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html#conclusión"><i class="fa fa-check"></i><b>5.8.6</b> Conclusión</a></li>
</ul></li>
<li class="chapter" data-level="5.9" data-path="módulo-de-entradasalida-e-interrupciones.html"><a href="módulo-de-entradasalida-e-interrupciones.html"><i class="fa fa-check"></i><b>5.9</b> Módulo de entrada/salida e interrupciones</a>
<ul>
<li class="chapter" data-level="5.9.1" data-path="módulo-de-entradasalida-e-interrupciones.html"><a href="módulo-de-entradasalida-e-interrupciones.html#etapa-de-ejecución-de-instrucciones"><i class="fa fa-check"></i><b>5.9.1</b> Etapa de ejecución de instrucciones</a></li>
<li class="chapter" data-level="5.9.2" data-path="módulo-de-entradasalida-e-interrupciones.html"><a href="módulo-de-entradasalida-e-interrupciones.html#pila-y-subrutinas"><i class="fa fa-check"></i><b>5.9.2</b> Pila y subrutinas</a></li>
<li class="chapter" data-level="5.9.3" data-path="módulo-de-entradasalida-e-interrupciones.html"><a href="módulo-de-entradasalida-e-interrupciones.html#interrupciones-y-llamadas-al-sistema"><i class="fa fa-check"></i><b>5.9.3</b> Interrupciones y llamadas al sistema</a></li>
<li class="chapter" data-level="5.9.4" data-path="módulo-de-entradasalida-e-interrupciones.html"><a href="módulo-de-entradasalida-e-interrupciones.html#llamadas-al-sistema"><i class="fa fa-check"></i><b>5.9.4</b> Llamadas al sistema</a></li>
<li class="chapter" data-level="5.9.5" data-path="módulo-de-entradasalida-e-interrupciones.html"><a href="módulo-de-entradasalida-e-interrupciones.html#pantalla"><i class="fa fa-check"></i><b>5.9.5</b> Pantalla</a></li>
<li class="chapter" data-level="5.9.6" data-path="módulo-de-entradasalida-e-interrupciones.html"><a href="módulo-de-entradasalida-e-interrupciones.html#teclado"><i class="fa fa-check"></i><b>5.9.6</b> Teclado</a></li>
<li class="chapter" data-level="5.9.7" data-path="módulo-de-entradasalida-e-interrupciones.html"><a href="módulo-de-entradasalida-e-interrupciones.html#puertos-de-es"><i class="fa fa-check"></i><b>5.9.7</b> Puertos de E/S</a></li>
<li class="chapter" data-level="5.9.8" data-path="módulo-de-entradasalida-e-interrupciones.html"><a href="módulo-de-entradasalida-e-interrupciones.html#instrucciones-in-y-out"><i class="fa fa-check"></i><b>5.9.8</b> Instrucciones IN y OUT</a></li>
<li class="chapter" data-level="5.9.9" data-path="módulo-de-entradasalida-e-interrupciones.html"><a href="módulo-de-entradasalida-e-interrupciones.html#módulo-pio-leds-e-interruptores"><i class="fa fa-check"></i><b>5.9.9</b> Módulo PIO (Leds e Interruptores)</a></li>
<li class="chapter" data-level="5.9.10" data-path="módulo-de-entradasalida-e-interrupciones.html"><a href="módulo-de-entradasalida-e-interrupciones.html#módulo-handshake-impresora"><i class="fa fa-check"></i><b>5.9.10</b> Módulo handshake (Impresora)</a></li>
<li class="chapter" data-level="5.9.11" data-path="módulo-de-entradasalida-e-interrupciones.html"><a href="módulo-de-entradasalida-e-interrupciones.html#módulo-pic-controlador-de-interrupciones"><i class="fa fa-check"></i><b>5.9.11</b> Módulo PIC (Controlador de Interrupciones)</a></li>
<li class="chapter" data-level="5.9.12" data-path="módulo-de-entradasalida-e-interrupciones.html"><a href="módulo-de-entradasalida-e-interrupciones.html#módulo-timer"><i class="fa fa-check"></i><b>5.9.12</b> Módulo timer</a></li>
</ul></li>
<li class="chapter" data-level="5.10" data-path="validación-pedagógica-del-simulador.html"><a href="validación-pedagógica-del-simulador.html"><i class="fa fa-check"></i><b>5.10</b> Validación pedagógica del simulador</a>
<ul>
<li class="chapter" data-level="5.10.1" data-path="validación-pedagógica-del-simulador.html"><a href="validación-pedagógica-del-simulador.html#objetivos-de-la-validación"><i class="fa fa-check"></i><b>5.10.1</b> Objetivos de la validación</a></li>
<li class="chapter" data-level="5.10.2" data-path="validación-pedagógica-del-simulador.html"><a href="validación-pedagógica-del-simulador.html#población-de-estudio"><i class="fa fa-check"></i><b>5.10.2</b> Población de estudio</a></li>
<li class="chapter" data-level="5.10.3" data-path="validación-pedagógica-del-simulador.html"><a href="validación-pedagógica-del-simulador.html#instrumentos-de-recolección-de-datos-ver-apéndice-anexo-b-refanexob"><i class="fa fa-check"></i><b>5.10.3</b> Instrumentos de recolección de datos (ver Apéndice: Anexo B @ref(anexoB))</a></li>
<li class="chapter" data-level="5.10.4" data-path="validación-pedagógica-del-simulador.html"><a href="validación-pedagógica-del-simulador.html#análisis-de-resultados-ver-apéndice-anexo-c-refanexoc"><i class="fa fa-check"></i><b>5.10.4</b> Análisis de resultados (ver Apéndice: Anexo C @ref(anexoC))</a></li>
</ul></li>
<li class="chapter" data-level="5.11" data-path="aportes-y-contribuciones-del-simulador-vonsim8.html"><a href="aportes-y-contribuciones-del-simulador-vonsim8.html"><i class="fa fa-check"></i><b>5.11</b> Aportes y contribuciones del simulador VonSim8</a></li>
<li class="chapter" data-level="5.12" data-path="resumen-del-capítulo.html"><a href="resumen-del-capítulo.html"><i class="fa fa-check"></i><b>5.12</b> Resumen del capítulo</a></li>
</ul></li>
<li class="chapter" data-level="6" data-path="futuro.html"><a href="futuro.html"><i class="fa fa-check"></i><b>6</b> Trabajos Futuros</a>
<ul>
<li class="chapter" data-level="6.0.1" data-path="futuro.html"><a href="futuro.html#conclusión-1"><i class="fa fa-check"></i><b>6.0.1</b> Conclusión</a></li>
</ul></li>
<li class="divider"></li>
<li><a href="https://github.com/ruiz-jose/Sim-x86-Tesis" target="blank">Publicado con bookdown</a></li>

</ul>

      </nav>
    </div>

    <div class="book-body">
      <div class="body-inner">
        <div class="book-header" role="navigation">
          <h1>
            <i class="fa fa-circle-o-notch fa-spin"></i><a href="./">Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras</a>
          </h1>
        </div>

        <div class="page-wrapper" tabindex="-1" role="main">
          <div class="page-inner">

            <section class="normal" id="section-">
<div id="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl" class="section level2 hasAnchor" number="5.8">
<h2><span class="header-section-number">5.8</span> Modelado con xDEVS del ciclo de instrucción MOV AL, BL<a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html#modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl" class="anchor-section" aria-label="Anchor link to header"></a></h2>
<p>Con el propósito de validar la arquitectura del simulador VonSim8 y analizar su comportamiento interno, se modela la instrucción MOV AL, BL como un caso de estudio representativo del flujo básico de ejecución a nivel de hardware.</p>
<p>VonSim8 se fundamenta en la arquitectura de Von Neumann, caracterizada por la utilización de un bus único compartido para instrucciones y datos, lo cual introduce el clásico cuello de botella estructural. En este contexto, la Unidad de Control (UC) debe sincronizar con precisión los accesos concurrentes a memoria y al bus.</p>
<p>Este modelo aplica el formalismo DEVS (Discrete EVents System Specification) —introducido en el capítulo en el capítulo <a href="devs.html#devs">3.3</a>— para representar la ejecución a nivel de Transferencia entre Registros (RTL) como una secuencia de eventos discretos temporizados. La simulación se construye sobre la plataforma xDEVS, utilizando la biblioteca xdevs.py (Python), cuya elección se justificó en la sección <a href="devs.html#xdevs">3.3.2</a>.</p>
<p>De acuerdo con el formalismo DEVS, cada componente funcional del procesador —como los registros, la Unidad de Control (UC), la memoria y el bus— se modela como un modelo atómico, mientras que las interacciones entre ellos se describen mediante un modelo acoplado jerárquico. Esta estructura jerárquica permite capturar la concurrencia de eventos y la propagación temporal de señales entre componentes, manteniendo la trazabilidad de cada transición de estado.</p>
<div id="componentes-del-simulador-vonsim8" class="section level3 hasAnchor" number="5.8.1">
<h3><span class="header-section-number">5.8.1</span> Componentes del simulador VonSim8<a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html#componentes-del-simulador-vonsim8" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>Los componentes que intervienen en el ciclo completo de instrucción (Fases de Captación y Ejecución) se modelan como modelos atómicos o acoplados dentro de la plataforma xDEVS, cada uno con sus puertos de entrada, salida y retardos (tiempos de avance <span class="math inline">\(\tau\)</span>) definidos.</p>
<p>La tabla <a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html#tab:componentesvonsim8">5.12</a> resume los modelos y componentes principales del simulador VonSim8, detallando sus funciones, señales de entradas/salidas y retardos asociados.</p>
<table class="table table-striped table-hover table-condensed table-responsive" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:componentesvonsim8">Tabla 5.12: </span>Modelos y componentes principales del simulador VonSim8
</caption>
<thead>
<tr>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Modelo
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Descripción
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Entradas / Salidas
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Retardo
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
IP (Instruction Pointer)
</td>
<td style="text-align:left;width: 32em; ">
Contiene la dirección de la próxima instrucción a ejecutar. Envía su valor al MAR.
</td>
<td style="text-align:left;width: 24em; ">

</td>
<td style="text-align:left;width: 10em; font-weight: bold;">
<span class="math inline">\(\tau_{ip} = t_{ip}\)</span>
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
MAR (Memory Address Register)
</td>
<td style="text-align:left;width: 32em; ">
Almacena la dirección recibida desde el IP y la utiliza para acceder a la memoria unificada.
</td>
<td style="text-align:left;width: 24em; ">

</td>
<td style="text-align:left;width: 10em; font-weight: bold;">
<span class="math inline">\(\tau_{mar} = t_{mar}\)</span>
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
MEM (Memoria unificada)
</td>
<td style="text-align:left;width: 32em; ">
Memoria compartida que contiene instrucciones y datos. Devuelve o almacena la palabra solicitada.
</td>
<td style="text-align:left;width: 24em; ">

</td>
<td style="text-align:left;width: 10em; font-weight: bold;">
<span class="math inline">\(\tau_{mem} = t_{mem}\)</span>
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
MBR (Memory Buffer Register)
</td>
<td style="text-align:left;width: 32em; ">
Registro intermedio que conecta la memoria con los registros internos.
</td>
<td style="text-align:left;width: 24em; ">

</td>
<td style="text-align:left;width: 10em; font-weight: bold;">
<span class="math inline">\(\tau_{mbr} = t_{mbr}\)</span>
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
IR (Instruction Register)
</td>
<td style="text-align:left;width: 32em; ">
Registro de instrucción que recibe la palabra desde el MBR y la expone a la UC para su decodificación.
</td>
<td style="text-align:left;width: 24em; ">

</td>
<td style="text-align:left;width: 10em; font-weight: bold;">
<span class="math inline">\(\tau_{ir} = t_{ir}\)</span>
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
REG_BANK (Banco de Registros)
</td>
<td style="text-align:left;width: 32em; ">
Modelo acoplado que agrupa los registros AL, BL, CL y DL. Cada uno se modela como componente atómico capaz de leer o escribir datos a través del bus compartido. El banco administra las señales de control (, ) y coordina las operaciones entre los registros bajo las órdenes de la UC.
</td>
<td style="text-align:left;width: 24em; ">

</td>
<td style="text-align:left;width: 10em; font-weight: bold;">
<span class="math inline">\(\tau_{regbank} = t_{regbank}\)</span>
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
UC (Unidad de Control)
</td>
<td style="text-align:left;width: 32em; ">
Coordina el ciclo de captación y ejecución, generando las señales de control y arbitraje del bus.
</td>
<td style="text-align:left;width: 24em; ">

</td>
<td style="text-align:left;width: 10em; font-weight: bold;">
<span class="math inline">\(\tau_{control} = t_{control}\)</span>
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
BUS / Árbitro
</td>
<td style="text-align:left;width: 32em; ">
Canal compartido de comunicación entre IP, MAR, MEM y el banco de registros. Garantiza acceso exclusivo mediante señales de control.
</td>
<td style="text-align:left;width: 24em; ">

</td>
<td style="text-align:left;width: 10em; font-weight: bold;">
<span class="math inline">\(\tau_{bus} = t_{bus}\)</span>
</td>
</tr>
</tbody>
</table>
</div>
<div id="fases-del-ciclo-de-instrucción" class="section level3 hasAnchor" number="5.8.2">
<h3><span class="header-section-number">5.8.2</span> Fases del ciclo de instrucción<a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html#fases-del-ciclo-de-instrucción" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>El ciclo de instrucción se compone de dos fases principales, controladas por la Unidad de Control (UC) y modeladas mediante transiciones de estado y funciones temporizadas en el formalismo DEVS:</p>
<ol style="list-style-type: decimal">
<li><p>Fase de captación (Fetch): lectura de la instrucción desde la memoria unificada.</p></li>
<li><p>Fase de ejecución (Execute): transferencia del contenido del registro fuente BL al registro destino AL.</p></li>
</ol>
</div>
<div id="fase-de-captación-fetch" class="section level3 hasAnchor" number="5.8.3">
<h3><span class="header-section-number">5.8.3</span> Fase de captación (Fetch)<a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html#fase-de-captación-fetch" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>La fase de captación tiene como objetivo obtener la instrucción almacenada en la memoria unificada, utilizando el valor del Instruction Pointer (IP) como dirección base, y transferirla al Instruction Register (IR) para su posterior decodificación. Este proceso marca el inicio del ciclo de instrucción y establece la secuencia temporal de acceso a memoria en la arquitectura Von Neumann.</p>
<p>En el simulador VonSim8, esta fase reproduce la restricción estructural propia de la arquitectura Von Neumann, al modelar el uso exclusivo y secuencial del bus y de la memoria compartida durante la captación de la instrucción.</p>
<p>La tabla <a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html#tab:microcaptacionfetch">5.13</a> presenta la secuencia de microoperaciones y eventos DEVS que modelan esta fase.</p>
<table class="table table-striped table-hover table-condensed" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:microcaptacionfetch">Tabla 5.13: </span>Secuencia de microoperaciones y eventos DEVS para la Fase de Captación (Fetch)
</caption>
<thead>
<tr>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Paso
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Microoperación
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Descripción
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Funciones DEVS
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left;width: 4em; font-weight: bold;">
1
</td>
<td style="text-align:left;width: 10em; ">
UC <span class="math inline">\(\rightarrow\)</span> IP
</td>
<td style="text-align:left;width: 30em; ">
La UC genera una señal de lectura hacia el Instruction Pointer.
</td>
<td style="text-align:left;width: 24em; font-weight: bold;">
<span class="math inline">\(\lambda(UC) \rightarrow \delta_{ext}(IP)\)</span>
</td>
</tr>
<tr>
<td style="text-align:left;width: 4em; font-weight: bold;">
2
</td>
<td style="text-align:left;width: 10em; ">
IP <span class="math inline">\(\rightarrow\)</span> MAR
</td>
<td style="text-align:left;width: 30em; ">
El IP emite la dirección actual de instrucción hacia el MAR.
</td>
<td style="text-align:left;width: 24em; font-weight: bold;">
<span class="math inline">\(\lambda(IP) \rightarrow \delta_{ext}(MAR)\)</span>
</td>
</tr>
<tr>
<td style="text-align:left;width: 4em; font-weight: bold;">
3
</td>
<td style="text-align:left;width: 10em; ">
UC <span class="math inline">\(\rightarrow\)</span> MEM<span class="math inline">\(\,\)</span>; <span class="math inline">\(\,\)</span>IP <span class="math inline">\(\leftarrow\)</span> IP+1
</td>
<td style="text-align:left;width: 30em; ">
La UC activa la señal mem_read para iniciar la lectura de la instrucción y, de forma concurrente, incrementa el valor del IP en una unidad.
</td>
<td style="text-align:left;width: 24em; font-weight: bold;">
<span class="math inline">\(\lambda(UC) \rightarrow \delta_{ext}(MEM)\)</span>; <span class="math inline">\(\lambda_{UC} \rightarrow \delta_{ext}(IP)\)</span>
</td>
</tr>
<tr>
<td style="text-align:left;width: 4em; font-weight: bold;">
4
</td>
<td style="text-align:left;width: 10em; ">
MEM <span class="math inline">\(\rightarrow\)</span> MBR
</td>
<td style="text-align:left;width: 30em; ">
La memoria unificada devuelve la instrucción solicitada después de su retardo interno (<span class="math inline">\(\tau{mem}\)</span>).
</td>
<td style="text-align:left;width: 24em; font-weight: bold;">
<span class="math inline">\(\delta_{int}(MEM) \rightarrow \lambda(MEM) \rightarrow \delta_{ext}(MBR)\)</span>
</td>
</tr>
<tr>
<td style="text-align:left;width: 4em; font-weight: bold;">
5
</td>
<td style="text-align:left;width: 10em; ">
MBR <span class="math inline">\(\rightarrow\)</span> IR
</td>
<td style="text-align:left;width: 30em; ">
El MBR transfiere la instrucción recibida al registro IR.
</td>
<td style="text-align:left;width: 24em; font-weight: bold;">
<span class="math inline">\(\lambda(MBR) \rightarrow \delta_{ext}(IR)\)</span>
</td>
</tr>
<tr>
<td style="text-align:left;width: 4em; font-weight: bold;">
6
</td>
<td style="text-align:left;width: 10em; ">
IR <span class="math inline">\(\rightarrow\)</span> UC
</td>
<td style="text-align:left;width: 30em; ">
El IR genera un evento de salida notificando a la UC que la instrucción está lista para decodificación.
</td>
<td style="text-align:left;width: 24em; font-weight: bold;">
<span class="math inline">\(\lambda(IR) \rightarrow \delta_{ext}(UC)\)</span>
</td>
</tr>
</tbody>
</table>
<p>Durante esta fase, el bus permanece bloqueado para otros accesos hasta que finaliza la lectura completa de la instrucción, garantizando la exclusividad del recurso compartido.</p>
</div>
<div id="fase-de-ejecución-execute-mov-al-bl" class="section level3 hasAnchor" number="5.8.4">
<h3><span class="header-section-number">5.8.4</span> Fase de Ejecución (Execute): MOV AL, BL<a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html#fase-de-ejecución-execute-mov-al-bl" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>En la fase de ejecución, la UC decodifica el contenido del IR y activa las señales necesarias para que el Banco de Registros (REG_BANK) transfiera el dato desde el registro fuente BL hacia el registro destino AL a través del bus compartido.</p>
<p>El REG_BANK se modela como un componente acoplado que contiene cuatro modelos atómicos: AL, BL, CL y DL. Cada registro posee sus propias entradas (enable_in, enable_out, data_in, data_out), mientras que el banco actúa como mediador, gestionando la habilitación del registro fuente y destino según las señales emitidas por la UC.</p>
<p>La tabla <a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html#tab:microoperacioneseje">5.14</a> muestra la secuencia de microoperaciones que implementan esta instrucción.</p>
<table class="table table-striped table-hover table-condensed" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:microoperacioneseje">Tabla 5.14: </span>Secuencia de microoperaciones y eventos DEVS para la Fase de Ejecución (MOV AL, BL)
</caption>
<thead>
<tr>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Paso
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Microoperación
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Descripción
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Funciones DEVS
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left;width: 4em; font-weight: bold;">
1
</td>
<td style="text-align:left;width: 10em; ">
UC: decodifica(IR)
</td>
<td style="text-align:left;width: 30em; ">
La UC interpreta el opcode MOV y determina los operandos AL y BL.
</td>
<td style="text-align:left;width: 24em; font-weight: bold;">
<span class="math inline">\(\lambda(UC) \rightarrow \delta_{ext}(REG\_BANK)\)</span>
</td>
</tr>
<tr>
<td style="text-align:left;width: 4em; font-weight: bold;">
2
</td>
<td style="text-align:left;width: 10em; ">
UC <span class="math inline">\(\rightarrow\)</span> REG_BANK.enable_out(BL)
</td>
<td style="text-align:left;width: 30em; ">
La UC habilita la salida del registro BL en el Banco de Registros.
</td>
<td style="text-align:left;width: 24em; font-weight: bold;">
<span class="math inline">\(\lambda(REG\_BANK) \rightarrow \delta_{ext}(BL)\)</span>
</td>
</tr>
<tr>
<td style="text-align:left;width: 4em; font-weight: bold;">
3
</td>
<td style="text-align:left;width: 10em; ">
BUS <span class="math inline">\(\leftarrow\)</span> BL
</td>
<td style="text-align:left;width: 30em; ">
El valor de BL se transfiere al bus compartido.
</td>
<td style="text-align:left;width: 24em; font-weight: bold;">
<span class="math inline">\(\lambda(BL) \rightarrow \delta_{ext}(BUS)\)</span>
</td>
</tr>
<tr>
<td style="text-align:left;width: 4em; font-weight: bold;">
4
</td>
<td style="text-align:left;width: 10em; ">
UC <span class="math inline">\(\rightarrow\)</span> REG_BANK.enable_in(AL)
</td>
<td style="text-align:left;width: 30em; ">
La UC habilita la entrada del registro AL en el Banco de Registros.
</td>
<td style="text-align:left;width: 24em; font-weight: bold;">
<span class="math inline">\(\lambda(UC) \rightarrow \delta_{ext}(REG\_BANK)\)</span>
</td>
</tr>
<tr>
<td style="text-align:left;width: 4em; font-weight: bold;">
5
</td>
<td style="text-align:left;width: 10em; ">
AL <span class="math inline">\(\leftarrow\)</span> BUS
</td>
<td style="text-align:left;width: 30em; ">
El registro AL captura el dato presente en el bus y actualiza su valor interno.
</td>
<td style="text-align:left;width: 24em; font-weight: bold;">
<span class="math inline">\(\lambda(BUS) \rightarrow \delta_{ext}(AL)\)</span>
</td>
</tr>
</tbody>
</table>
<p>Las microoperaciones se ejecutan de manera secuencial y cronometrada conforme a las funciones de transición (<span class="math inline">\(\delta_{int}, \delta_{ext}\)</span>) y de salida (<span class="math inline">\(\lambda\)</span>) definidas en el formalismo DEVS, lo que posibilita representar con precisión el flujo de control y la sincronización de eventos entre los modelos atómicos.</p>
</div>
<div id="validación-experimental" class="section level3 hasAnchor" number="5.8.5">
<h3><span class="header-section-number">5.8.5</span> Validación experimental<a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html#validación-experimental" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>La implementación en xdevs.py reproduce fielmente las 11 microoperaciones del ciclo completo (6 en FETCH + 5 en EXECUTE), generando 45 transiciones DEVS y requiriendo 14 ciclos totales. Los resultados confirman:</p>
<ul>
<li><strong>Correctitud funcional</strong>: la transferencia AL ← BL se ejecuta correctamente (<code>AL: 0x01 → 0x0A</code>).</li>
<li><strong>Coherencia temporal</strong>: cada componente respeta sus retardos <span class="math inline">\(\tau\)</span> especificados.</li>
<li><strong>Sincronización del bus</strong>: el acceso exclusivo se garantiza mediante señales de control.</li>
</ul>
<p>La traza completa de ejecución, que incluye todos los eventos <span class="math inline">\(\lambda\)</span>, <span class="math inline">\(\delta_{int}\)</span> y <span class="math inline">\(\delta_{ext}\)</span> con sus marcas temporales, se presenta en el Anexo D (<a href="#anexoD"><strong>??</strong></a>), donde se evidencia la coordinación correcta entre la UC, el bus y los registros involucrados.</p>
</div>
<div id="conclusión" class="section level3 hasAnchor" number="5.8.6">
<h3><span class="header-section-number">5.8.6</span> Conclusión<a href="modelado-con-xdevs-del-ciclo-de-instrucción-mov-al-bl.html#conclusión" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>El modelado del ciclo de instrucción MOV AL, BL mediante el formalismo DEVS, implementado sobre la plataforma xDEVS con la biblioteca xdevs.py, demuestra la viabilidad de representar con rigor y precisión el comportamiento temporal de la arquitectura VonSim8 a nivel de transferencia entre registros (RTL). La descomposición del procesador en modelos atómicos (IP, MAR, MEM, MBR, IR, REG_BANK) y su orquestación mediante un modelo acoplado jerárquico permiten capturar tanto la concurrencia de eventos como las dependencias estructurales inherentes a la arquitectura de Von Neumann.</p>
<p>Los resultados experimentales validan la correctitud del modelo: la ejecución de la instrucción requiere 14 ciclos distribuidos en 6 microoperaciones de captación (FETCH) y 5 de ejecución (EXECUTE), generando un total de 45 transiciones DEVS (<span class="math inline">\(\lambda\)</span>, <span class="math inline">\(\delta_{int}\)</span>, <span class="math inline">\(\delta_{ext}\)</span>) con un tiempo real de simulación de 3.36 ms. La traza temporal evidencia cómo la Unidad de Control sincroniza el acceso exclusivo al bus compartido y a la memoria unificada, reproduciendo fielmente el cuello de botella estructural de Von Neumann.</p>
<p>Desde una perspectiva de validación arquitectural, este enfoque posibilita la instrumentación de métricas cuantitativas de rendimiento —CPI (Cycles Per Instruction), latencia de acceso a memoria, tiempo de ocupación del bus— que constituyen indicadores objetivos para evaluar el comportamiento del sistema y detectar inconsistencias en el diseño. La modularidad del modelo DEVS facilita, además, la extensión futura del simulador mediante la incorporación de nuevos componentes (ALU, pipeline, cache) sin comprometer la estructura existente.</p>
<p>Desde una perspectiva pedagógica, el modelo ofrece una representación explícita y observable de las dependencias funcionales entre componentes internos del procesador, permitiendo a los estudiantes comprender cómo las restricciones arquitecturales —bus único, acceso secuencial a memoria, coordinación mediante señales de control— impactan directamente en el rendimiento del sistema. La visualización de las transiciones de estado y la propagación temporal de eventos refuerza el aprendizaje de conceptos fundamentales como el ciclo de instrucción, la sincronización de componentes y las limitaciones estructurales de las arquitecturas clásicas.</p>
</div>
</div>
            </section>

          </div>
        </div>
      </div>
<a href="ciclo-de-la-instrucción.html" class="navigation navigation-prev " aria-label="Previous page"><i class="fa fa-angle-left"></i></a>
<a href="módulo-de-entradasalida-e-interrupciones.html" class="navigation navigation-next " aria-label="Next page"><i class="fa fa-angle-right"></i></a>
    </div>
  </div>
<script src="libs/gitbook-2.6.7/js/app.min.js"></script>
<script src="libs/gitbook-2.6.7/js/clipboard.min.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-search.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-sharing.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-fontsettings.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-bookdown.js"></script>
<script src="libs/gitbook-2.6.7/js/jquery.highlight.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-clipboard.js"></script>
<script>
gitbook.require(["gitbook"], function(gitbook) {
gitbook.start({
  "sharing": {
    "github": "https://github.com/ruiz-jose/Sim-x86-Tesis",
    "facebook": false,
    "twitter": false,
    "linkedin": false,
    "weibo": false,
    "instapaper": false,
    "vk": false,
    "whatsapp": false,
    "all": ["facebook", "twitter", "linkedin", "weibo", "instapaper"]
  },
  "fontsettings": {
    "theme": "white",
    "family": "sans",
    "size": 2
  },
  "edit": {
    "link": "https://github.com/ruiz-jose/Sim-x86-Tesis/edit/main/05-desarrollo.Rmd",
    "text": "Edit"
  },
  "history": {
    "link": null,
    "text": null
  },
  "view": {
    "link": "https://github.com/ruiz-jose/Sim-x86-Tesis/blob/main/05-desarrollo.Rmd",
    "text": null
  },
  "download": ["tesis.pdf"],
  "search": {
    "engine": "fuse",
    "options": null
  },
  "toc": {
    "collapse": "subsection"
  }
});
});
</script>

<!-- dynamically load mathjax for compatibility with self-contained -->
<script>
  (function () {
    var script = document.createElement("script");
    script.type = "text/javascript";
    var src = "true";
    if (src === "" || src === "true") src = "https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.9/latest.js?config=TeX-MML-AM_CHTML";
    if (location.protocol !== "file:")
      if (/^https?:/.test(src))
        src = src.replace(/^https?:/, '');
    script.src = src;
    document.getElementsByTagName("head")[0].appendChild(script);
  })();
</script>
</body>

</html>
