module selector41(
  input [3:0] iC0, //四位输入信号 c0
  input [3:0] iC1, //四位输入信号 c1
  input [3:0] iC2, //四位输入信号 c2
  input [3:0] iC3, //四位输入信号 c3
  input iS1,      //选择信号 s1
  input iS0,      //选择信号 s0
  output reg [3:0] oZ //四位输出信号 z
);

  always @* begin
    case({iS1, iS0})
      2'b00: oZ = iC0;
      2'b01: oZ = iC1;
      2'b10: oZ = iC2;
      2'b11: oZ = iC3;
      default: oZ = 4'bxxxx; // Undefined condition
    endcase
  end

endmodule
