TimeQuest Timing Analyzer report for Debug
Sun Nov 16 20:33:05 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock10'
 13. Slow Model Hold: 'Clock10'
 14. Slow Model Minimum Pulse Width: 'Clock10'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'Clock10'
 25. Fast Model Hold: 'Clock10'
 26. Fast Model Minimum Pulse Width: 'Clock10'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Debug                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Sun Nov 16 20:33:05 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock10    ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 181.03 MHz ; 181.03 MHz      ; Clock10    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock10 ; 47.238 ; 0.000         ;
+---------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; Clock10 ; 0.445 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock10 ; 48.889 ; 0.000               ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock10'                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 47.238 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0]          ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[0] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 2.799      ;
; 47.251 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[3]          ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[3] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 2.786      ;
; 47.252 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[3]          ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]    ; Clock10      ; Clock10     ; 50.000       ; -0.002     ; 2.784      ;
; 47.254 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[3]          ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 2.783      ;
; 47.258 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0]          ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]    ; Clock10      ; Clock10     ; 50.000       ; -0.002     ; 2.778      ;
; 47.319 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[1]          ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]    ; Clock10      ; Clock10     ; 50.000       ; -0.002     ; 2.717      ;
; 47.323 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[2]          ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]    ; Clock10      ; Clock10     ; 50.000       ; -0.002     ; 2.713      ;
; 47.355 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[2] ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]    ; Clock10      ; Clock10     ; 50.000       ; -0.002     ; 2.681      ;
; 47.377 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[0] ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[0] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 2.660      ;
; 47.397 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[0] ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]    ; Clock10      ; Clock10     ; 50.000       ; -0.002     ; 2.639      ;
; 47.495 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[1]          ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 2.542      ;
; 47.550 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[2]          ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[2] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 2.487      ;
; 47.551 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[3] ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[3] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 2.486      ;
; 47.552 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[3] ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]    ; Clock10      ; Clock10     ; 50.000       ; -0.002     ; 2.484      ;
; 47.554 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[3] ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 2.483      ;
; 47.582 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[2] ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[2] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 2.455      ;
; 47.620 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[1] ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]    ; Clock10      ; Clock10     ; 50.000       ; -0.002     ; 2.416      ;
; 47.796 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[1] ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 2.241      ;
; 48.113 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0]          ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 1.924      ;
; 48.122 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[1]          ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[1] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 1.915      ;
; 48.177 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[2]          ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[2] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 1.860      ;
; 48.209 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[2] ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[2] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 1.828      ;
; 48.252 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[0] ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 1.785      ;
; 48.423 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[1] ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[1] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 1.614      ;
; 94.552 ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                                ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 5.486      ;
; 95.311 ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                                ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]    ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.727      ;
; 95.454 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.583      ;
; 95.491 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 4.545      ;
; 95.491 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[0]                             ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.547      ;
; 95.511 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[0]                             ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]    ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.526      ;
; 95.534 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.503      ;
; 95.614 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.423      ;
; 95.636 ; ClkDivider:clkdi|counter[23]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.785     ; 3.617      ;
; 95.647 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3]                             ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.391      ;
; 95.648 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3]                             ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]    ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.389      ;
; 95.650 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3]                             ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.388      ;
; 95.694 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.343      ;
; 95.755 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.282      ;
; 95.774 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.263      ;
; 95.792 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 4.244      ;
; 95.811 ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                                ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]    ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.227      ;
; 95.835 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.202      ;
; 95.838 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.199      ;
; 95.851 ; ClkDivider:clkdi|counter[27]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.785     ; 3.402      ;
; 95.854 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.183      ;
; 95.854 ; ClkDivider:clkdi|counter[5]                                            ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.183      ;
; 95.875 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 4.161      ;
; 95.878 ; ClkDivider:clkdi|counter[3]                                            ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.159      ;
; 95.881 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 4.155      ;
; 95.891 ; ClkDivider:clkdi|counter[5]                                            ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 4.145      ;
; 95.915 ; ClkDivider:clkdi|counter[3]                                            ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 4.121      ;
; 95.915 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.122      ;
; 95.918 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.119      ;
; 95.934 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[25]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.103      ;
; 95.934 ; ClkDivider:clkdi|counter[5]                                            ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.103      ;
; 95.948 ; ClkDivider:clkdi|counter[24]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.785     ; 3.305      ;
; 95.951 ; ClkDivider:clkdi|counter[20]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.785     ; 3.302      ;
; 95.958 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[17]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 4.078      ;
; 95.958 ; ClkDivider:clkdi|counter[3]                                            ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.079      ;
; 95.964 ; ClkDivider:clkdi|counter[26]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.785     ; 3.289      ;
; 95.972 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[4]                             ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[4] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 4.066      ;
; 95.974 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[4]                             ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]    ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 4.065      ;
; 95.995 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.042      ;
; 95.998 ; ClkDivider:clkdi|counter[4]                                            ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.039      ;
; 95.998 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.039      ;
; 96.014 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[24]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.023      ;
; 96.014 ; ClkDivider:clkdi|counter[5]                                            ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.023      ;
; 96.018 ; ClkDivider:clkdi|counter[7]                                            ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 4.019      ;
; 96.019 ; ClkDivider:clkdi|counter[12]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.786     ; 3.233      ;
; 96.030 ; ClkDivider:clkdi|counter[23]                                           ; ClkDivider:clkdi|counter[0]                ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 4.009      ;
; 96.031 ; ClkDivider:clkdi|counter[23]                                           ; ClkDivider:clkdi|counter[5]                ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 4.008      ;
; 96.035 ; ClkDivider:clkdi|counter[4]                                            ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 4.001      ;
; 96.038 ; ClkDivider:clkdi|counter[3]                                            ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.999      ;
; 96.055 ; ClkDivider:clkdi|counter[7]                                            ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 3.981      ;
; 96.055 ; ClkDivider:clkdi|counter[22]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.785     ; 3.198      ;
; 96.066 ; ClkDivider:clkdi|counter[11]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.786     ; 3.186      ;
; 96.069 ; ClkDivider:clkdi|counter[23]                                           ; ClkDivider:clkdi|counter[10]               ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 3.970      ;
; 96.072 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0]                             ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.966      ;
; 96.075 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.962      ;
; 96.078 ; ClkDivider:clkdi|counter[4]                                            ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.959      ;
; 96.078 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.959      ;
; 96.092 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0]                             ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]    ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.945      ;
; 96.094 ; ClkDivider:clkdi|counter[5]                                            ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.943      ;
; 96.098 ; ClkDivider:clkdi|counter[7]                                            ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.939      ;
; 96.117 ; ClkDivider:clkdi|counter[6]                                            ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.920      ;
; 96.118 ; ClkDivider:clkdi|counter[3]                                            ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.919      ;
; 96.122 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[7]                             ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.916      ;
; 96.123 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1]                             ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]    ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.914      ;
; 96.124 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[7]                             ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[7] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 3.914      ;
; 96.127 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[2]                             ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]    ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.910      ;
; 96.128 ; ClkDivider:clkdi|counter[14]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.786     ; 3.124      ;
; 96.137 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[1]                             ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]    ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.900      ;
; 96.146 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[7]                             ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]    ; Clock10      ; Clock10     ; 100.000      ; 0.001      ; 3.893      ;
; 96.154 ; ClkDivider:clkdi|counter[6]                                            ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 3.882      ;
; 96.155 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.882      ;
; 96.158 ; ClkDivider:clkdi|counter[4]                                            ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.879      ;
; 96.158 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.879      ;
; 96.174 ; ClkDivider:clkdi|counter[5]                                            ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.863      ;
; 96.178 ; ClkDivider:clkdi|counter[7]                                            ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 3.859      ;
; 96.182 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 3.854      ;
+--------+------------------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock10'                                                                                                                                                                                     ;
+-------+---------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; ClkDivider:clkdi|clkReg                                 ; ClkDivider:clkdi|clkReg                                                ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; ClkDivider:clkdi|counter[31]                            ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.915      ;
; 0.916 ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[4]                             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.202      ;
; 0.972 ; ClkDivider:clkdi|counter[2]                             ; ClkDivider:clkdi|counter[2]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[4]                             ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[15]                            ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[14]                            ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[16]                            ; ClkDivider:clkdi|counter[16]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[20]                            ; ClkDivider:clkdi|counter[20]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[23]                            ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[27]                            ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; ClkDivider:clkdi|counter[1]                             ; ClkDivider:clkdi|counter[1]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; ClkDivider:clkdi|counter[9]                             ; ClkDivider:clkdi|counter[9]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; ClkDivider:clkdi|counter[11]                            ; ClkDivider:clkdi|counter[11]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[29]                            ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[30]                            ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 1.007 ; ClkDivider:clkdi|counter[12]                            ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.293      ;
; 1.011 ; ClkDivider:clkdi|counter[3]                             ; ClkDivider:clkdi|counter[3]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; ClkDivider:clkdi|counter[19]                            ; ClkDivider:clkdi|counter[19]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; ClkDivider:clkdi|counter[6]                             ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; ClkDivider:clkdi|counter[22]                            ; ClkDivider:clkdi|counter[22]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.015 ; ClkDivider:clkdi|counter[24]                            ; ClkDivider:clkdi|counter[24]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; ClkDivider:clkdi|counter[26]                            ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; ClkDivider:clkdi|counter[28]                            ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.266 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[9]              ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[9]                             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.552      ;
; 1.305 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[1] ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[1] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.591      ;
; 1.317 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[0] ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[0] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.603      ;
; 1.317 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[2] ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[2] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.603      ;
; 1.404 ; ClkDivider:clkdi|counter[14]                            ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; ClkDivider:clkdi|counter[2]                             ; ClkDivider:clkdi|counter[3]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; ClkDivider:clkdi|counter[27]                            ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.407 ; ClkDivider:clkdi|counter[1]                             ; ClkDivider:clkdi|counter[2]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.693      ;
; 1.409 ; ClkDivider:clkdi|counter[30]                            ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; ClkDivider:clkdi|counter[29]                            ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; ClkDivider:clkdi|counter[11]                            ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.695      ;
; 1.444 ; ClkDivider:clkdi|counter[3]                             ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.730      ;
; 1.444 ; ClkDivider:clkdi|counter[19]                            ; ClkDivider:clkdi|counter[20]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.730      ;
; 1.445 ; ClkDivider:clkdi|counter[22]                            ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.731      ;
; 1.448 ; ClkDivider:clkdi|counter[24]                            ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; ClkDivider:clkdi|counter[26]                            ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; ClkDivider:clkdi|counter[28]                            ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.735      ;
; 1.484 ; ClkDivider:clkdi|counter[4]                             ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[20]                            ; ClkDivider:clkdi|counter[22]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[2]                             ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; ClkDivider:clkdi|counter[27]                            ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.770      ;
; 1.487 ; ClkDivider:clkdi|counter[1]                             ; ClkDivider:clkdi|counter[3]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; ClkDivider:clkdi|counter[9]                             ; ClkDivider:clkdi|counter[11]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; ClkDivider:clkdi|counter[29]                            ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.775      ;
; 1.505 ; ClkDivider:clkdi|counter[15]                            ; ClkDivider:clkdi|counter[16]                                           ; Clock10      ; Clock10     ; 0.000        ; -0.001     ; 1.790      ;
; 1.505 ; ClkDivider:clkdi|counter[23]                            ; ClkDivider:clkdi|counter[24]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.791      ;
; 1.520 ; ClkDivider:clkdi|counter[12]                            ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.806      ;
; 1.528 ; ClkDivider:clkdi|counter[24]                            ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; ClkDivider:clkdi|counter[26]                            ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; ClkDivider:clkdi|counter[28]                            ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.815      ;
; 1.564 ; ClkDivider:clkdi|counter[16]                            ; ClkDivider:clkdi|counter[19]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.850      ;
; 1.564 ; ClkDivider:clkdi|counter[20]                            ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.850      ;
; 1.564 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.850      ;
; 1.564 ; ClkDivider:clkdi|counter[27]                            ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.850      ;
; 1.566 ; ClkDivider:clkdi|counter[14]                            ; ClkDivider:clkdi|counter[16]                                           ; Clock10      ; Clock10     ; 0.000        ; -0.001     ; 1.851      ;
; 1.567 ; ClkDivider:clkdi|counter[1]                             ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; ClkDivider:clkdi|counter[9]                             ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; ClkDivider:clkdi|counter[11]                            ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.855      ;
; 1.585 ; ClkDivider:clkdi|counter[23]                            ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.871      ;
; 1.600 ; ClkDivider:clkdi|counter[12]                            ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.886      ;
; 1.604 ; ClkDivider:clkdi|counter[3]                             ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.890      ;
; 1.604 ; ClkDivider:clkdi|counter[19]                            ; ClkDivider:clkdi|counter[22]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.890      ;
; 1.608 ; ClkDivider:clkdi|counter[24]                            ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.894      ;
; 1.609 ; ClkDivider:clkdi|counter[21]                            ; ClkDivider:clkdi|counter[22]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 1.896      ;
; 1.609 ; ClkDivider:clkdi|counter[26]                            ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; ClkDivider:clkdi|counter[28]                            ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.895      ;
; 1.610 ; ClkDivider:clkdi|counter[8]                             ; ClkDivider:clkdi|counter[9]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.896      ;
; 1.619 ; ClkDivider:clkdi|counter[22]                            ; ClkDivider:clkdi|counter[24]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.905      ;
; 1.624 ; ClkDivider:clkdi|counter[18]                            ; ClkDivider:clkdi|counter[19]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 1.911      ;
; 1.628 ; ClkDivider:clkdi|counter[0]                             ; ClkDivider:clkdi|counter[1]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.914      ;
; 1.628 ; ClkDivider:clkdi|counter[5]                             ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.914      ;
; 1.628 ; ClkDivider:clkdi|counter[10]                            ; ClkDivider:clkdi|counter[11]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.914      ;
; 1.644 ; ClkDivider:clkdi|counter[16]                            ; ClkDivider:clkdi|counter[20]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.930      ;
; 1.644 ; ClkDivider:clkdi|counter[2]                             ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.930      ;
; 1.644 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.930      ;
; 1.644 ; ClkDivider:clkdi|counter[27]                            ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.930      ;
; 1.649 ; ClkDivider:clkdi|counter[11]                            ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.935      ;
; 1.653 ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[1]                             ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 1.940      ;
; 1.665 ; ClkDivider:clkdi|counter[23]                            ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.951      ;
; 1.665 ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]                 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0]                             ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 1.952      ;
; 1.675 ; ClkDivider:clkdi|counter[13]                            ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.961      ;
; 1.684 ; ClkDivider:clkdi|counter[19]                            ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.970      ;
; 1.688 ; ClkDivider:clkdi|counter[24]                            ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.974      ;
; 1.689 ; ClkDivider:clkdi|counter[21]                            ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 1.976      ;
; 1.689 ; ClkDivider:clkdi|counter[26]                            ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.975      ;
; 1.699 ; ClkDivider:clkdi|counter[22]                            ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.985      ;
; 1.699 ; ClkDivider:clkdi|counter[6]                             ; ClkDivider:clkdi|counter[9]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.985      ;
; 1.704 ; ClkDivider:clkdi|counter[18]                            ; ClkDivider:clkdi|counter[20]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 1.991      ;
; 1.708 ; ClkDivider:clkdi|counter[0]                             ; ClkDivider:clkdi|counter[2]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.994      ;
; 1.708 ; ClkDivider:clkdi|counter[10]                            ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.994      ;
; 1.715 ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[2]                             ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 2.002      ;
; 1.716 ; ClkDivider:clkdi|counter[17]                            ; ClkDivider:clkdi|counter[19]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 2.003      ;
; 1.724 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 2.010      ;
+-------+---------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock10'                                                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                                  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                                  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                                   ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                                   ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[10]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[10]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[11]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[11]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[12]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[12]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[13]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[13]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[14]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[14]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[15]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[15]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[5]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[5]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[6]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[6]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0] ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 7.557 ; 7.557 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 7.160 ; 7.160 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 7.210 ; 7.210 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 7.557 ; 7.557 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 7.444 ; 7.444 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 3.844 ; 3.844 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 3.844 ; 3.844 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 2.535 ; 2.535 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 2.534 ; 2.534 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 2.458 ; 2.458 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 2.282 ; 2.282 ; Fall       ; Clock10         ;
;  SW[0]    ; Clock10    ; 2.282 ; 2.282 ; Fall       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -6.912 ; -6.912 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -6.912 ; -6.912 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -6.962 ; -6.962 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -7.309 ; -7.309 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -7.196 ; -7.196 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -2.179 ; -2.179 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -2.179 ; -2.179 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -2.287 ; -2.287 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -2.286 ; -2.286 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -2.210 ; -2.210 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 0.542  ; 0.542  ; Fall       ; Clock10         ;
;  SW[0]    ; Clock10    ; 0.542  ; 0.542  ; Fall       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 10.926 ; 10.926 ; Fall       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 9.720  ; 9.720  ; Fall       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 10.210 ; 10.210 ; Fall       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 10.684 ; 10.684 ; Fall       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 9.758  ; 9.758  ; Fall       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 10.926 ; 10.926 ; Fall       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 10.164 ; 10.164 ; Fall       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 10.091 ; 10.091 ; Fall       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 11.274 ; 11.274 ; Fall       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 10.429 ; 10.429 ; Fall       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 10.249 ; 10.249 ; Fall       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 9.746  ; 9.746  ; Fall       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 10.943 ; 10.943 ; Fall       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 11.274 ; 11.274 ; Fall       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 10.427 ; 10.427 ; Fall       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 10.465 ; 10.465 ; Fall       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 11.010 ; 11.010 ; Fall       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 10.714 ; 10.714 ; Fall       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 11.010 ; 11.010 ; Fall       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 9.562  ; 9.562  ; Fall       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 10.477 ; 10.477 ; Fall       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 10.458 ; 10.458 ; Fall       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 10.167 ; 10.167 ; Fall       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 10.210 ; 10.210 ; Fall       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 10.362 ; 10.362 ; Fall       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 9.760  ; 9.760  ; Fall       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 10.292 ; 10.292 ; Fall       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 10.344 ; 10.344 ; Fall       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 9.112  ; 9.112  ; Fall       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 9.132  ; 9.132  ; Fall       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 9.763  ; 9.763  ; Fall       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 10.362 ; 10.362 ; Fall       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 8.176  ; 8.176  ; Fall       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 7.801  ; 7.801  ; Fall       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 7.763  ; 7.763  ; Fall       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 7.827  ; 7.827  ; Fall       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 7.764  ; 7.764  ; Fall       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 8.176  ; 8.176  ; Fall       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 8.064  ; 8.064  ; Fall       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 7.831  ; 7.831  ; Fall       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 7.850  ; 7.850  ; Fall       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 8.440  ; 8.440  ; Fall       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 7.407  ; 7.407  ; Fall       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 7.752  ; 7.752  ; Fall       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 8.086  ; 8.086  ; Fall       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 8.119  ; 8.119  ; Fall       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 8.319  ; 8.319  ; Fall       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 8.373  ; 8.373  ; Fall       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 8.266  ; 8.266  ; Fall       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 8.440  ; 8.440  ; Fall       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 8.003  ; 8.003  ; Fall       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 8.071  ; 8.071  ; Fall       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 8.803  ; 8.803  ; Fall       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 8.803  ; 8.803  ; Fall       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 9.292  ; 9.292  ; Fall       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 9.770  ; 9.770  ; Fall       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 8.873  ; 8.873  ; Fall       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 10.012 ; 10.012 ; Fall       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 9.241  ; 9.241  ; Fall       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 9.168  ; 9.168  ; Fall       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 9.353  ; 9.353  ; Fall       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 10.035 ; 10.035 ; Fall       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 9.846  ; 9.846  ; Fall       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 9.353  ; 9.353  ; Fall       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 10.555 ; 10.555 ; Fall       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 10.882 ; 10.882 ; Fall       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 10.032 ; 10.032 ; Fall       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 10.058 ; 10.058 ; Fall       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 9.171  ; 9.171  ; Fall       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 10.327 ; 10.327 ; Fall       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 10.617 ; 10.617 ; Fall       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 9.171  ; 9.171  ; Fall       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 10.087 ; 10.087 ; Fall       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 10.065 ; 10.065 ; Fall       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 9.777  ; 9.777  ; Fall       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 9.819  ; 9.819  ; Fall       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 8.668  ; 8.668  ; Fall       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 9.319  ; 9.319  ; Fall       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 9.906  ; 9.906  ; Fall       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 9.961  ; 9.961  ; Fall       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 8.668  ; 8.668  ; Fall       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 8.689  ; 8.689  ; Fall       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 9.382  ; 9.382  ; Fall       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 9.914  ; 9.914  ; Fall       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 7.763  ; 7.763  ; Fall       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 7.801  ; 7.801  ; Fall       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 7.763  ; 7.763  ; Fall       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 7.827  ; 7.827  ; Fall       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 7.764  ; 7.764  ; Fall       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 8.176  ; 8.176  ; Fall       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 8.064  ; 8.064  ; Fall       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 7.831  ; 7.831  ; Fall       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 7.850  ; 7.850  ; Fall       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 7.407  ; 7.407  ; Fall       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 7.407  ; 7.407  ; Fall       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 7.752  ; 7.752  ; Fall       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 8.086  ; 8.086  ; Fall       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 8.119  ; 8.119  ; Fall       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 8.319  ; 8.319  ; Fall       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 8.373  ; 8.373  ; Fall       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 8.266  ; 8.266  ; Fall       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 8.440  ; 8.440  ; Fall       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 8.003  ; 8.003  ; Fall       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 8.071  ; 8.071  ; Fall       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock10 ; 48.891 ; 0.000         ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; Clock10 ; 0.215 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock10 ; 49.000 ; 0.000               ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock10'                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 48.891 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0]          ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[0] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 1.140      ;
; 48.896 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[3]          ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[3] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 1.135      ;
; 48.898 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[3]          ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]    ; Clock10      ; Clock10     ; 50.000       ; -0.002     ; 1.132      ;
; 48.899 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[3]          ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 1.132      ;
; 48.902 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0]          ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]    ; Clock10      ; Clock10     ; 50.000       ; -0.002     ; 1.128      ;
; 48.920 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[1]          ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]    ; Clock10      ; Clock10     ; 50.000       ; -0.002     ; 1.110      ;
; 48.920 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[2]          ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]    ; Clock10      ; Clock10     ; 50.000       ; -0.002     ; 1.110      ;
; 48.942 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[0] ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[0] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 1.089      ;
; 48.946 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[2] ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]    ; Clock10      ; Clock10     ; 50.000       ; -0.002     ; 1.084      ;
; 48.953 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[0] ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]    ; Clock10      ; Clock10     ; 50.000       ; -0.002     ; 1.077      ;
; 48.993 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[1]          ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 1.038      ;
; 49.001 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[3] ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[3] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 1.030      ;
; 49.003 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[2]          ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[2] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 1.028      ;
; 49.003 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[3] ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]    ; Clock10      ; Clock10     ; 50.000       ; -0.002     ; 1.027      ;
; 49.004 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[3] ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 1.027      ;
; 49.020 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[1] ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]    ; Clock10      ; Clock10     ; 50.000       ; -0.002     ; 1.010      ;
; 49.029 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[2] ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[2] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 1.002      ;
; 49.093 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[1] ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[1] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 0.938      ;
; 49.241 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0]          ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 0.790      ;
; 49.248 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[1]          ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[1] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 0.783      ;
; 49.257 ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[2]          ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[2] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 0.774      ;
; 49.283 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[2] ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[2] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 0.748      ;
; 49.292 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[0] ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[0] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 0.739      ;
; 49.348 ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[1] ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[1] ; Clock10      ; Clock10     ; 50.000       ; -0.001     ; 0.683      ;
; 97.894 ; ClkDivider:clkdi|counter[23]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.732     ; 1.406      ;
; 97.923 ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                                ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[8] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.109      ;
; 97.998 ; ClkDivider:clkdi|counter[27]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.732     ; 1.302      ;
; 97.999 ; ClkDivider:clkdi|counter[20]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.732     ; 1.301      ;
; 98.003 ; ClkDivider:clkdi|counter[24]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.732     ; 1.297      ;
; 98.013 ; ClkDivider:clkdi|counter[26]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.732     ; 1.287      ;
; 98.074 ; ClkDivider:clkdi|counter[22]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.732     ; 1.226      ;
; 98.075 ; ClkDivider:clkdi|counter[12]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.734     ; 1.223      ;
; 98.083 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.948      ;
; 98.090 ; ClkDivider:clkdi|counter[14]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.734     ; 1.208      ;
; 98.092 ; ClkDivider:clkdi|counter[11]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.734     ; 1.206      ;
; 98.118 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.913      ;
; 98.123 ; ClkDivider:clkdi|counter[16]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.732     ; 1.177      ;
; 98.125 ; ClkDivider:clkdi|counter[29]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.732     ; 1.175      ;
; 98.128 ; ClkDivider:clkdi|counter[18]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.731     ; 1.173      ;
; 98.132 ; ClkDivider:clkdi|counter[30]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.732     ; 1.168      ;
; 98.133 ; ClkDivider:clkdi|counter[28]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.732     ; 1.167      ;
; 98.135 ; ClkDivider:clkdi|counter[25]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.732     ; 1.165      ;
; 98.143 ; ClkDivider:clkdi|counter[3]                                            ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.734     ; 1.155      ;
; 98.143 ; ClkDivider:clkdi|counter[17]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.731     ; 1.158      ;
; 98.153 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.878      ;
; 98.156 ; ClkDivider:clkdi|counter[6]                                            ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.734     ; 1.142      ;
; 98.157 ; ClkDivider:clkdi|counter[7]                                            ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.733     ; 1.142      ;
; 98.158 ; ClkDivider:clkdi|counter[13]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.733     ; 1.141      ;
; 98.165 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.865      ;
; 98.176 ; ClkDivider:clkdi|counter[10]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.733     ; 1.123      ;
; 98.178 ; ClkDivider:clkdi|counter[19]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.732     ; 1.122      ;
; 98.188 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.843      ;
; 98.191 ; ClkDivider:clkdi|counter[8]                                            ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.733     ; 1.108      ;
; 98.194 ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                                ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]    ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.838      ;
; 98.196 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.834      ;
; 98.204 ; ClkDivider:clkdi|counter[21]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.731     ; 1.097      ;
; 98.216 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.734     ; 1.082      ;
; 98.220 ; ClkDivider:clkdi|counter[15]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.734     ; 1.078      ;
; 98.222 ; ClkDivider:clkdi|counter[4]                                            ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.734     ; 1.076      ;
; 98.223 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.808      ;
; 98.228 ; ClkDivider:clkdi|counter[9]                                            ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.734     ; 1.070      ;
; 98.231 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.799      ;
; 98.232 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.798      ;
; 98.254 ; ClkDivider:clkdi|counter[3]                                            ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.776      ;
; 98.258 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.773      ;
; 98.258 ; ClkDivider:clkdi|counter[5]                                            ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.773      ;
; 98.266 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.764      ;
; 98.267 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.763      ;
; 98.271 ; ClkDivider:clkdi|counter[31]                                           ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.732     ; 1.029      ;
; 98.277 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[0]                             ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[0] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.755      ;
; 98.278 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.751      ;
; 98.288 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[0]                             ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]    ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.743      ;
; 98.289 ; ClkDivider:clkdi|counter[3]                                            ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.741      ;
; 98.293 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[25]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.738      ;
; 98.293 ; ClkDivider:clkdi|counter[5]                                            ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.738      ;
; 98.301 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.729      ;
; 98.302 ; ClkDivider:clkdi|counter[4]                                            ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.728      ;
; 98.302 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.728      ;
; 98.314 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.715      ;
; 98.324 ; ClkDivider:clkdi|counter[3]                                            ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.706      ;
; 98.328 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[24]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.703      ;
; 98.328 ; ClkDivider:clkdi|counter[5]                                            ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.703      ;
; 98.329 ; ClkDivider:clkdi|counter[7]                                            ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.702      ;
; 98.336 ; ClkDivider:clkdi|counter[3]                                            ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 1.693      ;
; 98.336 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[27]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.694      ;
; 98.337 ; ClkDivider:clkdi|counter[4]                                            ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.693      ;
; 98.337 ; ClkDivider:clkdi|counter[2]                                            ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.693      ;
; 98.340 ; ClkDivider:clkdi|counter[5]                                            ; ClkDivider:clkdi|counter[21]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.690      ;
; 98.347 ; ClkDivider:clkdi|counter[0]                                            ; ClkDivider:clkdi|counter[18]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.683      ;
; 98.348 ; ClkDivider:clkdi|counter[5]                                            ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.733     ; 0.951      ;
; 98.351 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|clkReg                    ; Clock10      ; Clock10     ; 100.000      ; -0.734     ; 0.947      ;
; 98.359 ; ClkDivider:clkdi|counter[6]                                            ; ClkDivider:clkdi|counter[31]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.671      ;
; 98.359 ; ClkDivider:clkdi|counter[3]                                            ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.671      ;
; 98.359 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3]                             ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.673      ;
; 98.361 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3]                             ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]    ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.670      ;
; 98.362 ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3]                             ; IO_controller:ioCtrl|Ledg:ledG|rledgOut[3] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 1.670      ;
; 98.363 ; ClkDivider:clkdi|counter[5]                                            ; ClkDivider:clkdi|counter[28]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.668      ;
; 98.364 ; ClkDivider:clkdi|counter[7]                                            ; ClkDivider:clkdi|counter[30]               ; Clock10      ; Clock10     ; 100.000      ; -0.001     ; 1.667      ;
; 98.371 ; ClkDivider:clkdi|counter[1]                                            ; ClkDivider:clkdi|counter[26]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.659      ;
; 98.372 ; ClkDivider:clkdi|counter[4]                                            ; ClkDivider:clkdi|counter[29]               ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 1.658      ;
+--------+------------------------------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock10'                                                                                                                                                                                     ;
+-------+---------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ClkDivider:clkdi|clkReg                                 ; ClkDivider:clkdi|clkReg                                                ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; ClkDivider:clkdi|counter[31]                            ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.395      ;
; 0.317 ; SW[0]                                                   ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0]          ; Clock10      ; Clock10     ; 0.000        ; 1.804      ; 2.273      ;
; 0.354 ; SW[0]                                                   ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[1]          ; Clock10      ; Clock10     ; 0.000        ; 1.804      ; 2.310      ;
; 0.358 ; ClkDivider:clkdi|counter[2]                             ; ClkDivider:clkdi|counter[2]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[4]                             ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[15]                            ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[14]                            ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[16]                            ; ClkDivider:clkdi|counter[16]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[20]                            ; ClkDivider:clkdi|counter[20]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[23]                            ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[27]                            ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; ClkDivider:clkdi|counter[1]                             ; ClkDivider:clkdi|counter[1]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ClkDivider:clkdi|counter[9]                             ; ClkDivider:clkdi|counter[9]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ClkDivider:clkdi|counter[11]                            ; ClkDivider:clkdi|counter[11]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ClkDivider:clkdi|counter[29]                            ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ClkDivider:clkdi|counter[30]                            ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; SW[0]                                                   ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[2]          ; Clock10      ; Clock10     ; 0.000        ; 1.804      ; 2.319      ;
; 0.367 ; ClkDivider:clkdi|counter[12]                            ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; ClkDivider:clkdi|counter[3]                             ; ClkDivider:clkdi|counter[3]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[6]                             ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[19]                            ; ClkDivider:clkdi|counter[19]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[22]                            ; ClkDivider:clkdi|counter[22]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; ClkDivider:clkdi|counter[24]                            ; ClkDivider:clkdi|counter[24]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ClkDivider:clkdi|counter[26]                            ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ClkDivider:clkdi|counter[28]                            ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.378 ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[4]                             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.530      ;
; 0.432 ; SW[1]                                                   ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[1]                ; Clock10      ; Clock10     ; 0.000        ; 1.804      ; 2.388      ;
; 0.437 ; SW[2]                                                   ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[2]                ; Clock10      ; Clock10     ; 0.000        ; 1.804      ; 2.393      ;
; 0.445 ; SW[3]                                                   ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[3]                ; Clock10      ; Clock10     ; 0.000        ; 1.787      ; 2.384      ;
; 0.464 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[9]              ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[9]                             ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.616      ;
; 0.470 ; SW[0]                                                   ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[0]                ; Clock10      ; Clock10     ; 0.000        ; 1.804      ; 2.426      ;
; 0.496 ; ClkDivider:clkdi|counter[14]                            ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; ClkDivider:clkdi|counter[2]                             ; ClkDivider:clkdi|counter[3]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; ClkDivider:clkdi|counter[27]                            ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; ClkDivider:clkdi|counter[1]                             ; ClkDivider:clkdi|counter[2]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; ClkDivider:clkdi|counter[11]                            ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; ClkDivider:clkdi|counter[30]                            ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; ClkDivider:clkdi|counter[29]                            ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.651      ;
; 0.503 ; SW[0]                                                   ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[3]          ; Clock10      ; Clock10     ; 0.000        ; 1.804      ; 2.459      ;
; 0.509 ; ClkDivider:clkdi|counter[3]                             ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; ClkDivider:clkdi|counter[19]                            ; ClkDivider:clkdi|counter[20]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; ClkDivider:clkdi|counter[22]                            ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; ClkDivider:clkdi|counter[24]                            ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; ClkDivider:clkdi|counter[26]                            ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; ClkDivider:clkdi|counter[28]                            ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.664      ;
; 0.531 ; ClkDivider:clkdi|counter[4]                             ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[20]                            ; ClkDivider:clkdi|counter[22]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[2]                             ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; ClkDivider:clkdi|counter[27]                            ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; ClkDivider:clkdi|counter[1]                             ; ClkDivider:clkdi|counter[3]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; ClkDivider:clkdi|counter[9]                             ; ClkDivider:clkdi|counter[11]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; ClkDivider:clkdi|counter[29]                            ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.686      ;
; 0.542 ; ClkDivider:clkdi|counter[12]                            ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; ClkDivider:clkdi|counter[15]                            ; ClkDivider:clkdi|counter[16]                                           ; Clock10      ; Clock10     ; 0.000        ; -0.002     ; 0.695      ;
; 0.546 ; ClkDivider:clkdi|counter[24]                            ; ClkDivider:clkdi|counter[26]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; ClkDivider:clkdi|counter[26]                            ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; ClkDivider:clkdi|counter[28]                            ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; ClkDivider:clkdi|counter[23]                            ; ClkDivider:clkdi|counter[24]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.703      ;
; 0.558 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[1] ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[1] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.710      ;
; 0.560 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[2] ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[2] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.712      ;
; 0.562 ; IO_controller:ioCtrl|SwitchDevices:switches|swdataIn[0] ; IO_controller:ioCtrl|SwitchDevices:switches|Register:swdata|dataOut[0] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.714      ;
; 0.566 ; ClkDivider:clkdi|counter[16]                            ; ClkDivider:clkdi|counter[19]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; ClkDivider:clkdi|counter[20]                            ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[28]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; ClkDivider:clkdi|counter[27]                            ; ClkDivider:clkdi|counter[30]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; ClkDivider:clkdi|counter[1]                             ; ClkDivider:clkdi|counter[4]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; ClkDivider:clkdi|counter[9]                             ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; ClkDivider:clkdi|counter[11]                            ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.720      ;
; 0.573 ; ClkDivider:clkdi|counter[18]                            ; ClkDivider:clkdi|counter[19]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 0.726      ;
; 0.575 ; ClkDivider:clkdi|counter[0]                             ; ClkDivider:clkdi|counter[1]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 0.728      ;
; 0.575 ; ClkDivider:clkdi|counter[5]                             ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 0.728      ;
; 0.576 ; ClkDivider:clkdi|counter[10]                            ; ClkDivider:clkdi|counter[11]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 0.729      ;
; 0.577 ; ClkDivider:clkdi|counter[8]                             ; ClkDivider:clkdi|counter[9]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 0.730      ;
; 0.577 ; ClkDivider:clkdi|counter[12]                            ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.729      ;
; 0.577 ; ClkDivider:clkdi|counter[21]                            ; ClkDivider:clkdi|counter[22]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 0.730      ;
; 0.579 ; ClkDivider:clkdi|counter[3]                             ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; ClkDivider:clkdi|counter[19]                            ; ClkDivider:clkdi|counter[22]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; ClkDivider:clkdi|counter[24]                            ; ClkDivider:clkdi|counter[27]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; ClkDivider:clkdi|counter[26]                            ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; ClkDivider:clkdi|counter[28]                            ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.734      ;
; 0.585 ; ClkDivider:clkdi|counter[14]                            ; ClkDivider:clkdi|counter[16]                                           ; Clock10      ; Clock10     ; 0.000        ; -0.002     ; 0.735      ;
; 0.586 ; ClkDivider:clkdi|counter[23]                            ; ClkDivider:clkdi|counter[25]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.738      ;
; 0.591 ; ClkDivider:clkdi|counter[13]                            ; ClkDivider:clkdi|counter[14]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 0.744      ;
; 0.601 ; ClkDivider:clkdi|counter[16]                            ; ClkDivider:clkdi|counter[20]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; ClkDivider:clkdi|counter[2]                             ; ClkDivider:clkdi|counter[6]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; ClkDivider:clkdi|counter[25]                            ; ClkDivider:clkdi|counter[29]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; ClkDivider:clkdi|counter[27]                            ; ClkDivider:clkdi|counter[31]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.753      ;
; 0.603 ; ClkDivider:clkdi|counter[22]                            ; ClkDivider:clkdi|counter[24]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; ClkDivider:clkdi|counter[11]                            ; ClkDivider:clkdi|counter[15]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.755      ;
; 0.608 ; ClkDivider:clkdi|counter[18]                            ; ClkDivider:clkdi|counter[20]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 0.761      ;
; 0.610 ; ClkDivider:clkdi|counter[0]                             ; ClkDivider:clkdi|counter[2]                                            ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 0.763      ;
; 0.611 ; ClkDivider:clkdi|counter[10]                            ; ClkDivider:clkdi|counter[12]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 0.764      ;
; 0.612 ; ClkDivider:clkdi|counter[21]                            ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 0.765      ;
; 0.613 ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                 ; IO_controller:ioCtrl|Ledr:ledR|rledrOut[1]                             ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 0.766      ;
; 0.614 ; ClkDivider:clkdi|counter[17]                            ; ClkDivider:clkdi|counter[19]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.001      ; 0.767      ;
; 0.614 ; ClkDivider:clkdi|counter[19]                            ; ClkDivider:clkdi|counter[23]                                           ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.766      ;
+-------+---------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock10'                                                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                        ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                                  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                                  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                                   ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                                   ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[0]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[10]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[10]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[11]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[11]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[12]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[12]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[13]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[13]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[14]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[14]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[15]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[15]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[1]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[2]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[3]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[4]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[5]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[5]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[6]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[6]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[7]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[8]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Fall       ; IO_controller:ioCtrl|Hex:heX|rhexOut[9]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0] ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 3.283 ; 3.283 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 3.104 ; 3.104 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 3.138 ; 3.138 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 3.283 ; 3.283 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 3.219 ; 3.219 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 0.981 ; 0.981 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 0.981 ; 0.981 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 0.552 ; 0.552 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 0.557 ; 0.557 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 0.565 ; 0.565 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 0.349 ; 0.349 ; Fall       ; Clock10         ;
;  SW[0]    ; Clock10    ; 0.349 ; 0.349 ; Fall       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -2.984 ; -2.984 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -2.984 ; -2.984 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -3.018 ; -3.018 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -3.163 ; -3.163 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -3.099 ; -3.099 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -0.317 ; -0.317 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -0.317 ; -0.317 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -0.432 ; -0.432 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -0.437 ; -0.437 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -0.445 ; -0.445 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 0.789  ; 0.789  ; Fall       ; Clock10         ;
;  SW[0]    ; Clock10    ; 0.789  ; 0.789  ; Fall       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 5.324 ; 5.324 ; Fall       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 4.891 ; 4.891 ; Fall       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 5.062 ; 5.062 ; Fall       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 5.271 ; 5.271 ; Fall       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 4.933 ; 4.933 ; Fall       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 5.324 ; 5.324 ; Fall       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 5.094 ; 5.094 ; Fall       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 5.057 ; 5.057 ; Fall       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 5.400 ; 5.400 ; Fall       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 5.139 ; 5.139 ; Fall       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 5.059 ; 5.059 ; Fall       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 4.887 ; 4.887 ; Fall       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 5.302 ; 5.302 ; Fall       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 5.400 ; 5.400 ; Fall       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 5.141 ; 5.141 ; Fall       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 5.159 ; 5.159 ; Fall       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 5.270 ; 5.270 ; Fall       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 5.169 ; 5.169 ; Fall       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 5.270 ; 5.270 ; Fall       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 4.829 ; 4.829 ; Fall       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 5.142 ; 5.142 ; Fall       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 5.124 ; 5.124 ; Fall       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 5.028 ; 5.028 ; Fall       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 5.048 ; 5.048 ; Fall       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 5.094 ; 5.094 ; Fall       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 4.836 ; 4.836 ; Fall       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 5.067 ; 5.067 ; Fall       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 5.094 ; 5.094 ; Fall       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 4.572 ; 4.572 ; Fall       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 4.587 ; 4.587 ; Fall       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 4.792 ; 4.792 ; Fall       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 5.029 ; 5.029 ; Fall       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 4.252 ; 4.252 ; Fall       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.096 ; 4.096 ; Fall       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 4.072 ; 4.072 ; Fall       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 4.109 ; 4.109 ; Fall       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 4.075 ; 4.075 ; Fall       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 4.252 ; 4.252 ; Fall       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 4.226 ; 4.226 ; Fall       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 4.120 ; 4.120 ; Fall       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 4.135 ; 4.135 ; Fall       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 4.411 ; 4.411 ; Fall       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 3.924 ; 3.924 ; Fall       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 4.058 ; 4.058 ; Fall       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 4.196 ; 4.196 ; Fall       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 4.226 ; 4.226 ; Fall       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 4.347 ; 4.347 ; Fall       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 4.307 ; 4.307 ; Fall       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 4.305 ; 4.305 ; Fall       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.411 ; 4.411 ; Fall       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.184 ; 4.184 ; Fall       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 4.173 ; 4.173 ; Fall       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 4.540 ; 4.540 ; Fall       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 4.540 ; 4.540 ; Fall       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 4.717 ; 4.717 ; Fall       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 4.926 ; 4.926 ; Fall       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 4.589 ; 4.589 ; Fall       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 4.980 ; 4.980 ; Fall       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 4.743 ; 4.743 ; Fall       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 4.706 ; 4.706 ; Fall       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 4.746 ; 4.746 ; Fall       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 4.999 ; 4.999 ; Fall       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 4.913 ; 4.913 ; Fall       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 4.746 ; 4.746 ; Fall       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 5.162 ; 5.162 ; Fall       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 5.260 ; 5.260 ; Fall       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 4.998 ; 4.998 ; Fall       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 5.010 ; 5.010 ; Fall       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 4.699 ; 4.699 ; Fall       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 5.039 ; 5.039 ; Fall       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 5.140 ; 5.140 ; Fall       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 4.699 ; 4.699 ; Fall       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 5.012 ; 5.012 ; Fall       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 4.993 ; 4.993 ; Fall       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 4.891 ; 4.891 ; Fall       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 4.918 ; 4.918 ; Fall       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 4.432 ; 4.432 ; Fall       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 4.697 ; 4.697 ; Fall       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 4.939 ; 4.939 ; Fall       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 4.969 ; 4.969 ; Fall       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 4.432 ; 4.432 ; Fall       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 4.444 ; 4.444 ; Fall       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 4.668 ; 4.668 ; Fall       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 4.888 ; 4.888 ; Fall       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 4.072 ; 4.072 ; Fall       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.096 ; 4.096 ; Fall       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 4.072 ; 4.072 ; Fall       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 4.109 ; 4.109 ; Fall       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 4.075 ; 4.075 ; Fall       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 4.252 ; 4.252 ; Fall       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 4.226 ; 4.226 ; Fall       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 4.120 ; 4.120 ; Fall       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 4.135 ; 4.135 ; Fall       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 3.924 ; 3.924 ; Fall       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 3.924 ; 3.924 ; Fall       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 4.058 ; 4.058 ; Fall       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 4.196 ; 4.196 ; Fall       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 4.226 ; 4.226 ; Fall       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 4.347 ; 4.347 ; Fall       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 4.307 ; 4.307 ; Fall       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 4.305 ; 4.305 ; Fall       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.411 ; 4.411 ; Fall       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.184 ; 4.184 ; Fall       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 4.173 ; 4.173 ; Fall       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 47.238 ; 0.215 ; N/A      ; N/A     ; 48.889              ;
;  Clock10         ; 47.238 ; 0.215 ; N/A      ; N/A     ; 48.889              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock10         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 7.557 ; 7.557 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 7.160 ; 7.160 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 7.210 ; 7.210 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 7.557 ; 7.557 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 7.444 ; 7.444 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 3.844 ; 3.844 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 3.844 ; 3.844 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 2.535 ; 2.535 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 2.534 ; 2.534 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 2.458 ; 2.458 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 2.282 ; 2.282 ; Fall       ; Clock10         ;
;  SW[0]    ; Clock10    ; 2.282 ; 2.282 ; Fall       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -2.984 ; -2.984 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -2.984 ; -2.984 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -3.018 ; -3.018 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -3.163 ; -3.163 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -3.099 ; -3.099 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -0.317 ; -0.317 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -0.317 ; -0.317 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -0.432 ; -0.432 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -0.437 ; -0.437 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -0.445 ; -0.445 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 0.789  ; 0.789  ; Fall       ; Clock10         ;
;  SW[0]    ; Clock10    ; 0.789  ; 0.789  ; Fall       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 10.926 ; 10.926 ; Fall       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 9.720  ; 9.720  ; Fall       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 10.210 ; 10.210 ; Fall       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 10.684 ; 10.684 ; Fall       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 9.758  ; 9.758  ; Fall       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 10.926 ; 10.926 ; Fall       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 10.164 ; 10.164 ; Fall       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 10.091 ; 10.091 ; Fall       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 11.274 ; 11.274 ; Fall       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 10.429 ; 10.429 ; Fall       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 10.249 ; 10.249 ; Fall       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 9.746  ; 9.746  ; Fall       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 10.943 ; 10.943 ; Fall       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 11.274 ; 11.274 ; Fall       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 10.427 ; 10.427 ; Fall       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 10.465 ; 10.465 ; Fall       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 11.010 ; 11.010 ; Fall       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 10.714 ; 10.714 ; Fall       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 11.010 ; 11.010 ; Fall       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 9.562  ; 9.562  ; Fall       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 10.477 ; 10.477 ; Fall       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 10.458 ; 10.458 ; Fall       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 10.167 ; 10.167 ; Fall       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 10.210 ; 10.210 ; Fall       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 10.362 ; 10.362 ; Fall       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 9.760  ; 9.760  ; Fall       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 10.292 ; 10.292 ; Fall       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 10.344 ; 10.344 ; Fall       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 9.112  ; 9.112  ; Fall       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 9.132  ; 9.132  ; Fall       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 9.763  ; 9.763  ; Fall       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 10.362 ; 10.362 ; Fall       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 8.176  ; 8.176  ; Fall       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 7.801  ; 7.801  ; Fall       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 7.763  ; 7.763  ; Fall       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 7.827  ; 7.827  ; Fall       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 7.764  ; 7.764  ; Fall       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 8.176  ; 8.176  ; Fall       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 8.064  ; 8.064  ; Fall       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 7.831  ; 7.831  ; Fall       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 7.850  ; 7.850  ; Fall       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 8.440  ; 8.440  ; Fall       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 7.407  ; 7.407  ; Fall       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 7.752  ; 7.752  ; Fall       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 8.086  ; 8.086  ; Fall       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 8.119  ; 8.119  ; Fall       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 8.319  ; 8.319  ; Fall       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 8.373  ; 8.373  ; Fall       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 8.266  ; 8.266  ; Fall       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 8.440  ; 8.440  ; Fall       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 8.003  ; 8.003  ; Fall       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 8.071  ; 8.071  ; Fall       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 4.540 ; 4.540 ; Fall       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 4.540 ; 4.540 ; Fall       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 4.717 ; 4.717 ; Fall       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 4.926 ; 4.926 ; Fall       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 4.589 ; 4.589 ; Fall       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 4.980 ; 4.980 ; Fall       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 4.743 ; 4.743 ; Fall       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 4.706 ; 4.706 ; Fall       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 4.746 ; 4.746 ; Fall       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 4.999 ; 4.999 ; Fall       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 4.913 ; 4.913 ; Fall       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 4.746 ; 4.746 ; Fall       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 5.162 ; 5.162 ; Fall       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 5.260 ; 5.260 ; Fall       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 4.998 ; 4.998 ; Fall       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 5.010 ; 5.010 ; Fall       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 4.699 ; 4.699 ; Fall       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 5.039 ; 5.039 ; Fall       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 5.140 ; 5.140 ; Fall       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 4.699 ; 4.699 ; Fall       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 5.012 ; 5.012 ; Fall       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 4.993 ; 4.993 ; Fall       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 4.891 ; 4.891 ; Fall       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 4.918 ; 4.918 ; Fall       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 4.432 ; 4.432 ; Fall       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 4.697 ; 4.697 ; Fall       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 4.939 ; 4.939 ; Fall       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 4.969 ; 4.969 ; Fall       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 4.432 ; 4.432 ; Fall       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 4.444 ; 4.444 ; Fall       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 4.668 ; 4.668 ; Fall       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 4.888 ; 4.888 ; Fall       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 4.072 ; 4.072 ; Fall       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.096 ; 4.096 ; Fall       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 4.072 ; 4.072 ; Fall       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 4.109 ; 4.109 ; Fall       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 4.075 ; 4.075 ; Fall       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 4.252 ; 4.252 ; Fall       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 4.226 ; 4.226 ; Fall       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 4.120 ; 4.120 ; Fall       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 4.135 ; 4.135 ; Fall       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 3.924 ; 3.924 ; Fall       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 3.924 ; 3.924 ; Fall       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 4.058 ; 4.058 ; Fall       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 4.196 ; 4.196 ; Fall       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 4.226 ; 4.226 ; Fall       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 4.347 ; 4.347 ; Fall       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 4.307 ; 4.307 ; Fall       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 4.305 ; 4.305 ; Fall       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.411 ; 4.411 ; Fall       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.184 ; 4.184 ; Fall       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 4.173 ; 4.173 ; Fall       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock10    ; Clock10  ; 869      ; 130      ; 92       ; 86       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock10    ; Clock10  ; 869      ; 130      ; 92       ; 86       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 16 20:33:04 2014
Info: Command: quartus_sta Project4 -c Debug
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Timing.sdc'
Warning (332060): Node: ClkDivider:clkdi|clkReg was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 47.238
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    47.238         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 48.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.889         0.000 Clock10 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 47.238
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 47.238 
    Info (332115): ===================================================================
    Info (332115): From Node    : IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0]
    Info (332115): To Node      : IO_controller:ioCtrl|Ledr:ledR|rledrOut[0]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.870      2.870  R        clock network delay
    Info (332115):      3.147      0.277     uTco  IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0]
    Info (332115):      3.147      0.000 RR  CELL  ioCtrl|key|kdata|dataOut[0]|regout
    Info (332115):      3.147      0.000 RR    IC  ioCtrl|key|dBus[0]~14|datac
    Info (332115):      3.505      0.358 RR  CELL  ioCtrl|key|dBus[0]~14|combout
    Info (332115):      4.037      0.532 RR    IC  DBUS[0]~3|datad
    Info (332115):      4.215      0.178 RR  CELL  DBUS[0]~3|combout
    Info (332115):      4.520      0.305 RR    IC  ioCtrl|ledR|rledrOut~0|datad
    Info (332115):      4.698      0.178 RR  CELL  ioCtrl|ledR|rledrOut~0|combout
    Info (332115):      5.256      0.558 RR    IC  ioCtrl|ledR|rledrOut[0]|sdata
    Info (332115):      5.669      0.413 RR  CELL  IO_controller:ioCtrl|Ledr:ledR|rledrOut[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.869      2.869  F        clock network delay
    Info (332115):     52.907      0.038     uTsu  IO_controller:ioCtrl|Ledr:ledR|rledrOut[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.669
    Info (332115): Data Required Time :    52.907
    Info (332115): Slack              :    47.238 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.445
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.445 
    Info (332115): ===================================================================
    Info (332115): From Node    : ClkDivider:clkdi|clkReg
    Info (332115): To Node      : ClkDivider:clkdi|clkReg
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.076      2.076  R        clock network delay
    Info (332115):      2.353      0.277     uTco  ClkDivider:clkdi|clkReg
    Info (332115):      2.353      0.000 RR  CELL  clkdi|clkReg|regout
    Info (332115):      2.353      0.000 RR    IC  clkdi|clkReg~0|datac
    Info (332115):      2.711      0.358 RR  CELL  clkdi|clkReg~0|combout
    Info (332115):      2.711      0.000 RR    IC  clkdi|clkReg|datain
    Info (332115):      2.807      0.096 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.076      2.076  R        clock network delay
    Info (332115):      2.362      0.286      uTh  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.807
    Info (332115): Data Required Time :     2.362
    Info (332115): Slack              :     0.445 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.889
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 48.889 
    Info (332113): ===================================================================
    Info (332113): Node             : ClkDivider:clkdi|clkReg
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):      1.474      0.448 RR    IC  clkdi|clkReg|clk
    Info (332113):      2.076      0.602 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     51.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113):     51.474      0.448 FF    IC  clkdi|clkReg|clk
    Info (332113):     52.076      0.602 FF  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Required Width   :     1.111
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    48.889
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: ClkDivider:clkdi|clkReg was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 48.891
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.891         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 49.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.000         0.000 Clock10 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 48.891
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 48.891 
    Info (332115): ===================================================================
    Info (332115): From Node    : IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0]
    Info (332115): To Node      : IO_controller:ioCtrl|Ledr:ledR|rledrOut[0]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.804      1.804  R        clock network delay
    Info (332115):      1.945      0.141     uTco  IO_controller:ioCtrl|KeyDevices:key|Register:kdata|dataOut[0]
    Info (332115):      1.945      0.000 RR  CELL  ioCtrl|key|kdata|dataOut[0]|regout
    Info (332115):      1.945      0.000 RR    IC  ioCtrl|key|dBus[0]~14|datac
    Info (332115):      2.129      0.184 RR  CELL  ioCtrl|key|dBus[0]~14|combout
    Info (332115):      2.323      0.194 RR    IC  DBUS[0]~3|datad
    Info (332115):      2.382      0.059 RR  CELL  DBUS[0]~3|combout
    Info (332115):      2.493      0.111 RR    IC  ioCtrl|ledR|rledrOut~0|datad
    Info (332115):      2.552      0.059 RR  CELL  ioCtrl|ledR|rledrOut~0|combout
    Info (332115):      2.759      0.207 RR    IC  ioCtrl|ledR|rledrOut[0]|sdata
    Info (332115):      2.944      0.185 RR  CELL  IO_controller:ioCtrl|Ledr:ledR|rledrOut[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     51.803      1.803  F        clock network delay
    Info (332115):     51.835      0.032     uTsu  IO_controller:ioCtrl|Ledr:ledR|rledrOut[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.944
    Info (332115): Data Required Time :    51.835
    Info (332115): Slack              :    48.891 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : ClkDivider:clkdi|clkReg
    Info (332115): To Node      : ClkDivider:clkdi|clkReg
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.062      1.062  R        clock network delay
    Info (332115):      1.203      0.141     uTco  ClkDivider:clkdi|clkReg
    Info (332115):      1.203      0.000 RR  CELL  clkdi|clkReg|regout
    Info (332115):      1.203      0.000 RR    IC  clkdi|clkReg~0|datac
    Info (332115):      1.387      0.184 RR  CELL  clkdi|clkReg~0|combout
    Info (332115):      1.387      0.000 RR    IC  clkdi|clkReg|datain
    Info (332115):      1.429      0.042 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.062      1.062  R        clock network delay
    Info (332115):      1.214      0.152      uTh  ClkDivider:clkdi|clkReg
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.429
    Info (332115): Data Required Time :     1.214
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 49.000 
    Info (332113): ===================================================================
    Info (332113): Node             : ClkDivider:clkdi|clkReg
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):      0.740      0.169 RR    IC  clkdi|clkReg|clk
    Info (332113):      1.062      0.322 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     50.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113):     50.740      0.169 FF    IC  clkdi|clkReg|clk
    Info (332113):     51.062      0.322 FF  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    49.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 417 megabytes
    Info: Processing ended: Sun Nov 16 20:33:05 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


