### 1. CPU内部硬件并行机制
- CPU 有专门的中断检测电路（IRQ lines + IF/中断允许标志）。
- 当 CPU 正在执行指令时：
    - 指令流水线继续工作（ALU运算、寄存器操作等）。
    - 硬件中断逻辑 **并行监控中断请求信号**。
- 一旦中断请求有效且中断允许：
    - 硬件会在当前指令完成后触发中断。
    - CPU保存现场并跳转到 ISR。
**关键点**：
- 检查 IRQ 是硬件电路自动进行的，不占用正在执行指令的 CPU 执行周期。
- CPU执行和中断检测是 **并行发生**，不像软件轮询那样占用执行时间。
### 2. 时序示意
```
时间轴:  CPU执行指令  ->  指令流水线继续
          ^ 并行检测中断请求（硬件）
事件发生:                     IRQ有效 -> CPU触发ISR

```
- 响应延时仅为 **当前指令剩余时间 + ISR调度**。
- CPU不用停下来轮询或检查寄存器，硬件电路帮你做了。
### 3. 总结
- CPU 执行期间，硬件中断逻辑**持续监控 IRQ**，无需软件轮询。
- 这是中断效率高、延时低的核心原因。
- 软件轮询则需要 CPU 主动执行检查指令，占用执行周期且延时依赖轮询周期。

