<html>
   <head>
      <meta http-equiv="Content-Type" content="text/html; charset=UTF-8">
      <title>Параметры</title>
   </head>
   <body bgcolor="white" text="black" link="#0000FF" vlink="#840084" alink="#0000FF">
      <div class="article">
         <div class="titlepage">
            <h2 class="title">Параметры</h2>
         </div>
      </div>
      <p><b>ehl_ddr</b> имеет возможность быть настроенным под задачу пользователя. За настройку отвечают параметры, представленные далее. Параметры следует выбирать в соответствии с применяемым PHY.</p>
      <p></p>
      <table summary="ddr_cfg" cellpadding="4" width="100%" border="1" cellspacing="0" rules="all">
         <colgroup><col><col><col><col></colgroup>
         <thead>
            <tr bgcolor="#C0C0C0">
               <th>Название</th>
               <th>Значение по умолчанию</th>
               <th>Допустимые значения</th>
               <th>Описание</th>
            </tr>
         </thead>
         <tbody>
            <tr> <td>AXI_WIDTH</td> <td>32</td> <td>32, 64, 128</td> <td>Количество бит в интерфейсе данных AXI.</td> </tr>
            <tr> <td>AXI_ID_WIDTH</td> <td>4</td> <td>1-16</td> <td>Количество бит в поле идентификаторов транзакции AXI. Если не требуется использовать сигналы ID, следует задать любое корректное значение и подключить соответствующие порты AXI к константам (0).</td> </tr>
            <tr> <td>SDRAM_WIDTH</td> <td>16</td> <td>8, 16, 32, 64</td> <td>Ширина интерфейса SDRAM. Значение должно быть согласовано с <b>AXI_WIDTH</b>. Так чтобы <b>AXI_WIDTH</b> / <b>SDRAM_WIDTH</b> равно 2 или 4. В случае поддержки корректирующего кода (параметр <b>ECC_ENA</b>=1) ширина интерфейса к внешней памяти увеличивается на 1 байт. Ширина шины DFI увеличивается на 4 байта. Например, при <b>SDRAM_WIDTH</b> = 8 и <b>ECC_ENA</b> = 1, разрядность внешней шины данных будет 16 бит (8 бит при <b>ECC_ENA</b>=0). А разрядность шины DFI - 64 бита (32 бита при <b>ECC_ENA</b>=0). В случае <b>SDRAM_WIDTH</b>=32 значения будут 32 (<b>ECC_ENA</b>=0) и 40 (<b>ECC_ENA</b>=1) для внешней памяти, и 128 (<b>ECC_ENA</b>=0) и 160 (<b>ECC_ENA</b>=1) для DFI.</td> </tr>
            <tr> <td>ECC_ENA</td> <td>0</td> <td>0, 1</td> <td>Разрешение использования корректирующего кода.<li>0 - корректирующий код не используется</li><li>1 - корректирующий код может быть отключен программно</li></td> </tr>
            <tr> <td>RANK_CNT</td> <td>4</td> <td>1,2,4</td> <td>Количество чипов памяти параллельно подключаемых к контроллеру. Каждому блоку соответствует отдельный сигнал <b>sdram_cs_n</b> PHY.</td> </tr>
            <tr> <td>AXI_QUEUE_DEPTH</td> <td>2</td> <td>2, 4</td> <td>Глубина FIFO AXI интерфейса. Количество транзакций AXI, которые могут содержаться в буфере контроллера. Значения должны выбираться исходя из требований к тактовой частоте AXI и к имеющимся аппаратным ресурсам.</td> </tr>
            <tr> <td>ERROR_FIFO_DEPTH</td> <td>4</td> <td>0, 1, 2, 4, 8, 16</td> <td>Глубина FIFO для хранения адресов памяти, в которых корректирующий код обнаружил ошибки. При <b>ECC_ENA</b>=0 не используется.<li>0 - Буфер не используется</li><li>1, 2, 4, 8, 16 - заданное количество элементов в FIFO</li></td> </tr>
            <tr> <td>CDC_SYNC_STAGE</td> <td>3</td> <td>0-3</td> <td>Количество последовательно включенных триггеров в синхронизаторах контроллера. К синхронизаторам относятся FIFO интерфейса AXI и синхронизаторы команд интерфейса AHB.<li>0 - комбинаторный путь между данными (допускается только при использовании общего синхросигнала для тактирования AXI, AHB и DFI)</li><li>1, 2, 3 - заданное количество триггеров</li></td> </tr>
            <tr> <td>SYNCHRONIZE_RESETS</td> <td>0</td> <td>0, 1</td> <td>Использование синхронизаторов сброса внутри контроллера.<li>0 - не использовать.</li><li>1 - синхронизаторы добавляются для сигналов <b>aresetn</b>, <b>presetn</b>, <b>reset_n</b>.</li></td> </tr>
            <tr> <td>AXI_4K_LIMIT</td> <td>1</td> <td>0, 1</td> <td>Определяет поведение контроллера при пересечении транзакцией AXI границы 4К [5 4.1].<li>0 - граница игнорируется,</li><li>1 - при пересечении границы младшие 12 бит адреса обнуляются.</li><p>Если AXI мастер не генерирует транзакции, которые переходят адресную границу в 4К, то следует установить параметр <b>AXI_4K_LIMIT</b>. В этом случае часть логики, относящейся к декодеру адреса будет удалена.</p><p>Следует иметь в виду, что, если <b>AXI_4K_LIMIT</b> установлен и AXI мастер сгенерировал транзакцию, которая переходит указанную границу, <b>ehl_ddr</b> выполнит транзакцию по адресу с обнуленными младшими 12 разрядами, вместо инкремента 13-го бита и не выдаст диагностики о данной ошибке. Такое поведение может быть использовано как корректное функционирование контроллера.</p></td> </tr>
            <tr> <td>RAM_MODES</td> <td>3</td> <td>1-7</td> <td>Поддерживаемые стандарты памяти.<li>1 - DDR2</li><li>2 - DDR3</li><li>3 - DDR2 и DDR3</li><li>4 - DDR4</li><li>5 - DDR2 и DDR4</li><li>6 - DDR2 и DDR4</li><li>7 - DDR2, DDR3 и DDR4</li></td> </tr>
            <tr> <td>PHY_TYPE</td> <td>0</td> <td>0-6</td> <td>Тип PHY.<li>0 - DDR PHY Simulation Model</li><li>1 - Synopsys DDR multiPHY TSMC40LP25 (2.10) / DWC_DDR_PUBL (2.10)</li><li>2 - Altera UniPHY (IP_TOOL_VERSION 13.1 for Cyclone V / 18.0 for Arria V)</li> <li>3 - Synopsys LPDDR4 multiPHY TSMC 28 nm</li> <li>4 - Fujitsu (Angstrem-M) 65 nm</li> <li>5 - Xilinx</li><li>6 - Synopsys DDR3/2 SDRAM PHY TSMC40LP25 (3.10)</li></td> </tr>
            <tr> <td>RAM_TECHNOLOGY</td> <td>0</td> <td>см. Описание</td> <td>Тип памяти.<li>0 - триггеры</li><li>5 - TSMC 90 LP</li></td> </tr>
         </tbody>
      </table>
      <p></p>
   </body>
</html>
