Classic Timing Analyzer report for divider_NbyM
Thu Oct 26 16:29:16 2017
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                            ;
+------------------------------+-------+---------------+----------------------------------+----------------+----------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From           ; To                               ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+----------------+----------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 4.060 ns                         ; St             ; RegDVsor[1]                      ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.796 ns                         ; RegACC[8]      ; V                                ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.382 ns                         ; Dividend_in[6] ; RegACC[6]                        ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 245.88 MHz ( period = 4.067 ns ) ; RegACC[8]      ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                ;                                  ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+----------------+----------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+----------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                 ; To                               ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 245.88 MHz ( period = 4.067 ns )                    ; RegACC[8]            ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.871 ns                ;
; N/A                                     ; 245.88 MHz ( period = 4.067 ns )                    ; RegACC[8]            ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.871 ns                ;
; N/A                                     ; 248.82 MHz ( period = 4.019 ns )                    ; RegACC[10]           ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.823 ns                ;
; N/A                                     ; 248.82 MHz ( period = 4.019 ns )                    ; RegACC[10]           ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.823 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; state.S2             ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.677 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; state.S2             ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.677 ns                ;
; N/A                                     ; 261.23 MHz ( period = 3.828 ns )                    ; RegACC[11]           ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.630 ns                ;
; N/A                                     ; 261.23 MHz ( period = 3.828 ns )                    ; RegACC[11]           ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.630 ns                ;
; N/A                                     ; 263.37 MHz ( period = 3.797 ns )                    ; RegACC[9]            ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.599 ns                ;
; N/A                                     ; 263.37 MHz ( period = 3.797 ns )                    ; RegACC[9]            ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.599 ns                ;
; N/A                                     ; 264.48 MHz ( period = 3.781 ns )                    ; RegACC[15]~DUPLICATE ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; 264.48 MHz ( period = 3.781 ns )                    ; RegACC[15]~DUPLICATE ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.583 ns                ;
; N/A                                     ; 264.69 MHz ( period = 3.778 ns )                    ; RegACC[12]           ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.580 ns                ;
; N/A                                     ; 264.69 MHz ( period = 3.778 ns )                    ; RegACC[12]           ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.580 ns                ;
; N/A                                     ; 266.17 MHz ( period = 3.757 ns )                    ; RegACC[13]           ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.559 ns                ;
; N/A                                     ; 266.17 MHz ( period = 3.757 ns )                    ; RegACC[13]           ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.559 ns                ;
; N/A                                     ; 269.11 MHz ( period = 3.716 ns )                    ; RegACC[14]           ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.518 ns                ;
; N/A                                     ; 269.11 MHz ( period = 3.716 ns )                    ; RegACC[14]           ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.518 ns                ;
; N/A                                     ; 280.19 MHz ( period = 3.569 ns )                    ; RegDVsor[1]          ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.371 ns                ;
; N/A                                     ; 280.19 MHz ( period = 3.569 ns )                    ; RegDVsor[1]          ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.371 ns                ;
; N/A                                     ; 280.66 MHz ( period = 3.563 ns )                    ; RegDVsor[0]          ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.365 ns                ;
; N/A                                     ; 280.66 MHz ( period = 3.563 ns )                    ; RegDVsor[0]          ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.365 ns                ;
; N/A                                     ; 282.97 MHz ( period = 3.534 ns )                    ; RegDVsor[2]          ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 282.97 MHz ( period = 3.534 ns )                    ; RegDVsor[2]          ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.336 ns                ;
; N/A                                     ; 285.80 MHz ( period = 3.499 ns )                    ; RegDVsor[3]          ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.301 ns                ;
; N/A                                     ; 285.80 MHz ( period = 3.499 ns )                    ; RegDVsor[3]          ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.301 ns                ;
; N/A                                     ; 288.68 MHz ( period = 3.464 ns )                    ; RegDVsor[4]          ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.266 ns                ;
; N/A                                     ; 288.68 MHz ( period = 3.464 ns )                    ; RegDVsor[4]          ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.266 ns                ;
; N/A                                     ; 289.69 MHz ( period = 3.452 ns )                    ; RegACC[16]           ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.254 ns                ;
; N/A                                     ; 289.69 MHz ( period = 3.452 ns )                    ; RegACC[16]           ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.254 ns                ;
; N/A                                     ; 291.63 MHz ( period = 3.429 ns )                    ; RegDVsor[5]          ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.231 ns                ;
; N/A                                     ; 291.63 MHz ( period = 3.429 ns )                    ; RegDVsor[5]          ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.231 ns                ;
; N/A                                     ; 294.64 MHz ( period = 3.394 ns )                    ; RegDVsor[6]          ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.196 ns                ;
; N/A                                     ; 294.64 MHz ( period = 3.394 ns )                    ; RegDVsor[6]          ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.196 ns                ;
; N/A                                     ; 297.27 MHz ( period = 3.364 ns )                    ; RegACC[8]            ; RegACC[7]                        ; clk        ; clk      ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 297.27 MHz ( period = 3.364 ns )                    ; RegACC[8]            ; RegACC[6]                        ; clk        ; clk      ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 297.27 MHz ( period = 3.364 ns )                    ; RegACC[8]            ; RegACC[5]                        ; clk        ; clk      ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 297.27 MHz ( period = 3.364 ns )                    ; RegACC[8]            ; RegACC[4]                        ; clk        ; clk      ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 297.27 MHz ( period = 3.364 ns )                    ; RegACC[8]            ; RegACC[3]                        ; clk        ; clk      ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 297.27 MHz ( period = 3.364 ns )                    ; RegACC[8]            ; RegACC[10]                       ; clk        ; clk      ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 297.27 MHz ( period = 3.364 ns )                    ; RegACC[8]            ; RegACC[2]                        ; clk        ; clk      ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 297.27 MHz ( period = 3.364 ns )                    ; RegACC[8]            ; RegACC[1]                        ; clk        ; clk      ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 299.67 MHz ( period = 3.337 ns )                    ; RegDVsor[7]          ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 299.67 MHz ( period = 3.337 ns )                    ; RegDVsor[7]          ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 301.57 MHz ( period = 3.316 ns )                    ; RegACC[10]           ; RegACC[7]                        ; clk        ; clk      ; None                        ; None                      ; 3.132 ns                ;
; N/A                                     ; 301.57 MHz ( period = 3.316 ns )                    ; RegACC[10]           ; RegACC[6]                        ; clk        ; clk      ; None                        ; None                      ; 3.132 ns                ;
; N/A                                     ; 301.57 MHz ( period = 3.316 ns )                    ; RegACC[10]           ; RegACC[5]                        ; clk        ; clk      ; None                        ; None                      ; 3.132 ns                ;
; N/A                                     ; 301.57 MHz ( period = 3.316 ns )                    ; RegACC[10]           ; RegACC[4]                        ; clk        ; clk      ; None                        ; None                      ; 3.132 ns                ;
; N/A                                     ; 301.57 MHz ( period = 3.316 ns )                    ; RegACC[10]           ; RegACC[3]                        ; clk        ; clk      ; None                        ; None                      ; 3.132 ns                ;
; N/A                                     ; 301.57 MHz ( period = 3.316 ns )                    ; RegACC[10]           ; RegACC[10]                       ; clk        ; clk      ; None                        ; None                      ; 3.132 ns                ;
; N/A                                     ; 301.57 MHz ( period = 3.316 ns )                    ; RegACC[10]           ; RegACC[2]                        ; clk        ; clk      ; None                        ; None                      ; 3.132 ns                ;
; N/A                                     ; 301.57 MHz ( period = 3.316 ns )                    ; RegACC[10]           ; RegACC[1]                        ; clk        ; clk      ; None                        ; None                      ; 3.132 ns                ;
; N/A                                     ; 302.48 MHz ( period = 3.306 ns )                    ; RegACC[8]            ; state.S2                         ; clk        ; clk      ; None                        ; None                      ; 3.110 ns                ;
; N/A                                     ; 303.03 MHz ( period = 3.300 ns )                    ; RegACC[8]            ; upcounter_4bits:counter|Count[1] ; clk        ; clk      ; None                        ; None                      ; 3.104 ns                ;
; N/A                                     ; 303.21 MHz ( period = 3.298 ns )                    ; RegACC[8]            ; upcounter_4bits:counter|Count[2] ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 304.14 MHz ( period = 3.288 ns )                    ; state.S2             ; RegACC[7]                        ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 304.14 MHz ( period = 3.288 ns )                    ; state.S2             ; RegACC[6]                        ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 304.14 MHz ( period = 3.288 ns )                    ; state.S2             ; RegACC[5]                        ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 304.14 MHz ( period = 3.288 ns )                    ; state.S2             ; RegACC[4]                        ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 304.14 MHz ( period = 3.288 ns )                    ; state.S2             ; RegACC[3]                        ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 304.14 MHz ( period = 3.288 ns )                    ; state.S2             ; RegACC[10]                       ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 304.14 MHz ( period = 3.288 ns )                    ; state.S2             ; RegACC[2]                        ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 304.14 MHz ( period = 3.288 ns )                    ; state.S2             ; RegACC[1]                        ; clk        ; clk      ; None                        ; None                      ; 3.116 ns                ;
; N/A                                     ; 306.94 MHz ( period = 3.258 ns )                    ; RegACC[10]           ; state.S2                         ; clk        ; clk      ; None                        ; None                      ; 3.062 ns                ;
; N/A                                     ; 307.50 MHz ( period = 3.252 ns )                    ; RegACC[10]           ; upcounter_4bits:counter|Count[1] ; clk        ; clk      ; None                        ; None                      ; 3.056 ns                ;
; N/A                                     ; 307.69 MHz ( period = 3.250 ns )                    ; RegACC[10]           ; upcounter_4bits:counter|Count[2] ; clk        ; clk      ; None                        ; None                      ; 3.054 ns                ;
; N/A                                     ; 312.70 MHz ( period = 3.198 ns )                    ; RegACC[8]            ; RegACC[15]~DUPLICATE             ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 312.70 MHz ( period = 3.198 ns )                    ; RegACC[8]            ; RegACC[14]                       ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 312.70 MHz ( period = 3.198 ns )                    ; RegACC[8]            ; RegACC[15]                       ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 312.70 MHz ( period = 3.198 ns )                    ; RegACC[8]            ; RegACC[13]                       ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 312.70 MHz ( period = 3.198 ns )                    ; RegACC[8]            ; RegACC[12]                       ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 312.70 MHz ( period = 3.198 ns )                    ; RegACC[8]            ; RegACC[12]~DUPLICATE             ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 312.70 MHz ( period = 3.198 ns )                    ; RegACC[8]            ; RegACC[11]                       ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 317.46 MHz ( period = 3.150 ns )                    ; RegACC[10]           ; RegACC[15]~DUPLICATE             ; clk        ; clk      ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 317.46 MHz ( period = 3.150 ns )                    ; RegACC[10]           ; RegACC[14]                       ; clk        ; clk      ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 317.46 MHz ( period = 3.150 ns )                    ; RegACC[10]           ; RegACC[15]                       ; clk        ; clk      ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 317.46 MHz ( period = 3.150 ns )                    ; RegACC[10]           ; RegACC[13]                       ; clk        ; clk      ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 317.46 MHz ( period = 3.150 ns )                    ; RegACC[10]           ; RegACC[12]                       ; clk        ; clk      ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 317.46 MHz ( period = 3.150 ns )                    ; RegACC[10]           ; RegACC[12]~DUPLICATE             ; clk        ; clk      ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 317.46 MHz ( period = 3.150 ns )                    ; RegACC[10]           ; RegACC[11]                       ; clk        ; clk      ; None                        ; None                      ; 2.968 ns                ;
; N/A                                     ; 320.00 MHz ( period = 3.125 ns )                    ; RegACC[11]           ; RegACC[7]                        ; clk        ; clk      ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 320.00 MHz ( period = 3.125 ns )                    ; RegACC[11]           ; RegACC[6]                        ; clk        ; clk      ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 320.00 MHz ( period = 3.125 ns )                    ; RegACC[11]           ; RegACC[5]                        ; clk        ; clk      ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 320.00 MHz ( period = 3.125 ns )                    ; RegACC[11]           ; RegACC[4]                        ; clk        ; clk      ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 320.00 MHz ( period = 3.125 ns )                    ; RegACC[11]           ; RegACC[3]                        ; clk        ; clk      ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 320.00 MHz ( period = 3.125 ns )                    ; RegACC[11]           ; RegACC[10]                       ; clk        ; clk      ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 320.00 MHz ( period = 3.125 ns )                    ; RegACC[11]           ; RegACC[2]                        ; clk        ; clk      ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 320.00 MHz ( period = 3.125 ns )                    ; RegACC[11]           ; RegACC[1]                        ; clk        ; clk      ; None                        ; None                      ; 2.939 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; state.S2             ; RegACC[15]~DUPLICATE             ; clk        ; clk      ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; state.S2             ; RegACC[14]                       ; clk        ; clk      ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; state.S2             ; RegACC[15]                       ; clk        ; clk      ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; state.S2             ; RegACC[13]                       ; clk        ; clk      ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; state.S2             ; RegACC[12]                       ; clk        ; clk      ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; state.S2             ; RegACC[12]~DUPLICATE             ; clk        ; clk      ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 320.31 MHz ( period = 3.122 ns )                    ; state.S2             ; RegACC[11]                       ; clk        ; clk      ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 322.68 MHz ( period = 3.099 ns )                    ; RegACC[8]            ; RegACC[9]                        ; clk        ; clk      ; None                        ; None                      ; 2.917 ns                ;
; N/A                                     ; 323.21 MHz ( period = 3.094 ns )                    ; RegACC[9]            ; RegACC[7]                        ; clk        ; clk      ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 323.21 MHz ( period = 3.094 ns )                    ; RegACC[9]            ; RegACC[6]                        ; clk        ; clk      ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 323.21 MHz ( period = 3.094 ns )                    ; RegACC[9]            ; RegACC[5]                        ; clk        ; clk      ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 323.21 MHz ( period = 3.094 ns )                    ; RegACC[9]            ; RegACC[4]                        ; clk        ; clk      ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 323.21 MHz ( period = 3.094 ns )                    ; RegACC[9]            ; RegACC[3]                        ; clk        ; clk      ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 323.21 MHz ( period = 3.094 ns )                    ; RegACC[9]            ; RegACC[10]                       ; clk        ; clk      ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 323.21 MHz ( period = 3.094 ns )                    ; RegACC[9]            ; RegACC[2]                        ; clk        ; clk      ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 323.21 MHz ( period = 3.094 ns )                    ; RegACC[9]            ; RegACC[1]                        ; clk        ; clk      ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 324.89 MHz ( period = 3.078 ns )                    ; RegACC[15]~DUPLICATE ; RegACC[7]                        ; clk        ; clk      ; None                        ; None                      ; 2.892 ns                ;
; N/A                                     ; 324.89 MHz ( period = 3.078 ns )                    ; RegACC[15]~DUPLICATE ; RegACC[6]                        ; clk        ; clk      ; None                        ; None                      ; 2.892 ns                ;
; N/A                                     ; 324.89 MHz ( period = 3.078 ns )                    ; RegACC[15]~DUPLICATE ; RegACC[5]                        ; clk        ; clk      ; None                        ; None                      ; 2.892 ns                ;
; N/A                                     ; 324.89 MHz ( period = 3.078 ns )                    ; RegACC[15]~DUPLICATE ; RegACC[4]                        ; clk        ; clk      ; None                        ; None                      ; 2.892 ns                ;
; N/A                                     ; 324.89 MHz ( period = 3.078 ns )                    ; RegACC[15]~DUPLICATE ; RegACC[3]                        ; clk        ; clk      ; None                        ; None                      ; 2.892 ns                ;
; N/A                                     ; 324.89 MHz ( period = 3.078 ns )                    ; RegACC[15]~DUPLICATE ; RegACC[10]                       ; clk        ; clk      ; None                        ; None                      ; 2.892 ns                ;
; N/A                                     ; 324.89 MHz ( period = 3.078 ns )                    ; RegACC[15]~DUPLICATE ; RegACC[2]                        ; clk        ; clk      ; None                        ; None                      ; 2.892 ns                ;
; N/A                                     ; 324.89 MHz ( period = 3.078 ns )                    ; RegACC[15]~DUPLICATE ; RegACC[1]                        ; clk        ; clk      ; None                        ; None                      ; 2.892 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; RegACC[12]           ; RegACC[7]                        ; clk        ; clk      ; None                        ; None                      ; 2.889 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; RegACC[12]           ; RegACC[6]                        ; clk        ; clk      ; None                        ; None                      ; 2.889 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; RegACC[12]           ; RegACC[5]                        ; clk        ; clk      ; None                        ; None                      ; 2.889 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; RegACC[12]           ; RegACC[4]                        ; clk        ; clk      ; None                        ; None                      ; 2.889 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; RegACC[12]           ; RegACC[3]                        ; clk        ; clk      ; None                        ; None                      ; 2.889 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; RegACC[12]           ; RegACC[10]                       ; clk        ; clk      ; None                        ; None                      ; 2.889 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; RegACC[12]           ; RegACC[2]                        ; clk        ; clk      ; None                        ; None                      ; 2.889 ns                ;
; N/A                                     ; 325.20 MHz ( period = 3.075 ns )                    ; RegACC[12]           ; RegACC[1]                        ; clk        ; clk      ; None                        ; None                      ; 2.889 ns                ;
; N/A                                     ; 326.05 MHz ( period = 3.067 ns )                    ; RegACC[11]           ; state.S2                         ; clk        ; clk      ; None                        ; None                      ; 2.869 ns                ;
; N/A                                     ; 326.69 MHz ( period = 3.061 ns )                    ; RegACC[11]           ; upcounter_4bits:counter|Count[1] ; clk        ; clk      ; None                        ; None                      ; 2.863 ns                ;
; N/A                                     ; 326.90 MHz ( period = 3.059 ns )                    ; RegACC[11]           ; upcounter_4bits:counter|Count[2] ; clk        ; clk      ; None                        ; None                      ; 2.861 ns                ;
; N/A                                     ; 327.44 MHz ( period = 3.054 ns )                    ; RegACC[13]           ; RegACC[7]                        ; clk        ; clk      ; None                        ; None                      ; 2.868 ns                ;
; N/A                                     ; 327.44 MHz ( period = 3.054 ns )                    ; RegACC[13]           ; RegACC[6]                        ; clk        ; clk      ; None                        ; None                      ; 2.868 ns                ;
; N/A                                     ; 327.44 MHz ( period = 3.054 ns )                    ; RegACC[13]           ; RegACC[5]                        ; clk        ; clk      ; None                        ; None                      ; 2.868 ns                ;
; N/A                                     ; 327.44 MHz ( period = 3.054 ns )                    ; RegACC[13]           ; RegACC[4]                        ; clk        ; clk      ; None                        ; None                      ; 2.868 ns                ;
; N/A                                     ; 327.44 MHz ( period = 3.054 ns )                    ; RegACC[13]           ; RegACC[3]                        ; clk        ; clk      ; None                        ; None                      ; 2.868 ns                ;
; N/A                                     ; 327.44 MHz ( period = 3.054 ns )                    ; RegACC[13]           ; RegACC[10]                       ; clk        ; clk      ; None                        ; None                      ; 2.868 ns                ;
; N/A                                     ; 327.44 MHz ( period = 3.054 ns )                    ; RegACC[13]           ; RegACC[2]                        ; clk        ; clk      ; None                        ; None                      ; 2.868 ns                ;
; N/A                                     ; 327.44 MHz ( period = 3.054 ns )                    ; RegACC[13]           ; RegACC[1]                        ; clk        ; clk      ; None                        ; None                      ; 2.868 ns                ;
; N/A                                     ; 327.76 MHz ( period = 3.051 ns )                    ; RegACC[10]           ; RegACC[9]                        ; clk        ; clk      ; None                        ; None                      ; 2.869 ns                ;
; N/A                                     ; 329.38 MHz ( period = 3.036 ns )                    ; RegACC[9]            ; state.S2                         ; clk        ; clk      ; None                        ; None                      ; 2.838 ns                ;
; N/A                                     ; 330.03 MHz ( period = 3.030 ns )                    ; RegACC[9]            ; upcounter_4bits:counter|Count[1] ; clk        ; clk      ; None                        ; None                      ; 2.832 ns                ;
; N/A                                     ; 330.25 MHz ( period = 3.028 ns )                    ; RegACC[9]            ; upcounter_4bits:counter|Count[2] ; clk        ; clk      ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 330.80 MHz ( period = 3.023 ns )                    ; state.S2             ; RegACC[9]                        ; clk        ; clk      ; None                        ; None                      ; 2.853 ns                ;
; N/A                                     ; 331.13 MHz ( period = 3.020 ns )                    ; RegACC[15]~DUPLICATE ; state.S2                         ; clk        ; clk      ; None                        ; None                      ; 2.822 ns                ;
; N/A                                     ; 331.46 MHz ( period = 3.017 ns )                    ; RegACC[12]           ; state.S2                         ; clk        ; clk      ; None                        ; None                      ; 2.819 ns                ;
; N/A                                     ; 331.79 MHz ( period = 3.014 ns )                    ; RegACC[15]~DUPLICATE ; upcounter_4bits:counter|Count[1] ; clk        ; clk      ; None                        ; None                      ; 2.816 ns                ;
; N/A                                     ; 331.90 MHz ( period = 3.013 ns )                    ; RegACC[14]           ; RegACC[7]                        ; clk        ; clk      ; None                        ; None                      ; 2.827 ns                ;
; N/A                                     ; 331.90 MHz ( period = 3.013 ns )                    ; RegACC[14]           ; RegACC[6]                        ; clk        ; clk      ; None                        ; None                      ; 2.827 ns                ;
; N/A                                     ; 331.90 MHz ( period = 3.013 ns )                    ; RegACC[14]           ; RegACC[5]                        ; clk        ; clk      ; None                        ; None                      ; 2.827 ns                ;
; N/A                                     ; 331.90 MHz ( period = 3.013 ns )                    ; RegACC[14]           ; RegACC[4]                        ; clk        ; clk      ; None                        ; None                      ; 2.827 ns                ;
; N/A                                     ; 331.90 MHz ( period = 3.013 ns )                    ; RegACC[14]           ; RegACC[3]                        ; clk        ; clk      ; None                        ; None                      ; 2.827 ns                ;
; N/A                                     ; 331.90 MHz ( period = 3.013 ns )                    ; RegACC[14]           ; RegACC[10]                       ; clk        ; clk      ; None                        ; None                      ; 2.827 ns                ;
; N/A                                     ; 331.90 MHz ( period = 3.013 ns )                    ; RegACC[14]           ; RegACC[2]                        ; clk        ; clk      ; None                        ; None                      ; 2.827 ns                ;
; N/A                                     ; 331.90 MHz ( period = 3.013 ns )                    ; RegACC[14]           ; RegACC[1]                        ; clk        ; clk      ; None                        ; None                      ; 2.827 ns                ;
; N/A                                     ; 332.01 MHz ( period = 3.012 ns )                    ; RegACC[15]~DUPLICATE ; upcounter_4bits:counter|Count[2] ; clk        ; clk      ; None                        ; None                      ; 2.814 ns                ;
; N/A                                     ; 332.12 MHz ( period = 3.011 ns )                    ; RegACC[12]           ; upcounter_4bits:counter|Count[1] ; clk        ; clk      ; None                        ; None                      ; 2.813 ns                ;
; N/A                                     ; 332.34 MHz ( period = 3.009 ns )                    ; RegACC[12]           ; upcounter_4bits:counter|Count[2] ; clk        ; clk      ; None                        ; None                      ; 2.811 ns                ;
; N/A                                     ; 333.78 MHz ( period = 2.996 ns )                    ; RegACC[13]           ; state.S2                         ; clk        ; clk      ; None                        ; None                      ; 2.798 ns                ;
; N/A                                     ; 334.45 MHz ( period = 2.990 ns )                    ; RegACC[13]           ; upcounter_4bits:counter|Count[1] ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 334.67 MHz ( period = 2.988 ns )                    ; RegACC[13]           ; upcounter_4bits:counter|Count[2] ; clk        ; clk      ; None                        ; None                      ; 2.790 ns                ;
; N/A                                     ; 337.95 MHz ( period = 2.959 ns )                    ; RegACC[11]           ; RegACC[15]~DUPLICATE             ; clk        ; clk      ; None                        ; None                      ; 2.775 ns                ;
; N/A                                     ; 337.95 MHz ( period = 2.959 ns )                    ; RegACC[11]           ; RegACC[14]                       ; clk        ; clk      ; None                        ; None                      ; 2.775 ns                ;
; N/A                                     ; 337.95 MHz ( period = 2.959 ns )                    ; RegACC[11]           ; RegACC[15]                       ; clk        ; clk      ; None                        ; None                      ; 2.775 ns                ;
; N/A                                     ; 337.95 MHz ( period = 2.959 ns )                    ; RegACC[11]           ; RegACC[13]                       ; clk        ; clk      ; None                        ; None                      ; 2.775 ns                ;
; N/A                                     ; 337.95 MHz ( period = 2.959 ns )                    ; RegACC[11]           ; RegACC[12]                       ; clk        ; clk      ; None                        ; None                      ; 2.775 ns                ;
; N/A                                     ; 337.95 MHz ( period = 2.959 ns )                    ; RegACC[11]           ; RegACC[12]~DUPLICATE             ; clk        ; clk      ; None                        ; None                      ; 2.775 ns                ;
; N/A                                     ; 337.95 MHz ( period = 2.959 ns )                    ; RegACC[11]           ; RegACC[11]                       ; clk        ; clk      ; None                        ; None                      ; 2.775 ns                ;
; N/A                                     ; 338.29 MHz ( period = 2.956 ns )                    ; state.S0             ; upcounter_4bits:counter|Count[0] ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 338.29 MHz ( period = 2.956 ns )                    ; state.S0             ; upcounter_4bits:counter|Count[3] ; clk        ; clk      ; None                        ; None                      ; 2.760 ns                ;
; N/A                                     ; 338.41 MHz ( period = 2.955 ns )                    ; RegACC[14]           ; state.S2                         ; clk        ; clk      ; None                        ; None                      ; 2.757 ns                ;
; N/A                                     ; 339.10 MHz ( period = 2.949 ns )                    ; RegACC[14]           ; upcounter_4bits:counter|Count[1] ; clk        ; clk      ; None                        ; None                      ; 2.751 ns                ;
; N/A                                     ; 339.33 MHz ( period = 2.947 ns )                    ; RegACC[14]           ; upcounter_4bits:counter|Count[2] ; clk        ; clk      ; None                        ; None                      ; 2.749 ns                ;
; N/A                                     ; 341.53 MHz ( period = 2.928 ns )                    ; RegACC[9]            ; RegACC[15]~DUPLICATE             ; clk        ; clk      ; None                        ; None                      ; 2.744 ns                ;
; N/A                                     ; 341.53 MHz ( period = 2.928 ns )                    ; RegACC[9]            ; RegACC[14]                       ; clk        ; clk      ; None                        ; None                      ; 2.744 ns                ;
; N/A                                     ; 341.53 MHz ( period = 2.928 ns )                    ; RegACC[9]            ; RegACC[15]                       ; clk        ; clk      ; None                        ; None                      ; 2.744 ns                ;
; N/A                                     ; 341.53 MHz ( period = 2.928 ns )                    ; RegACC[9]            ; RegACC[13]                       ; clk        ; clk      ; None                        ; None                      ; 2.744 ns                ;
; N/A                                     ; 341.53 MHz ( period = 2.928 ns )                    ; RegACC[9]            ; RegACC[12]                       ; clk        ; clk      ; None                        ; None                      ; 2.744 ns                ;
; N/A                                     ; 341.53 MHz ( period = 2.928 ns )                    ; RegACC[9]            ; RegACC[12]~DUPLICATE             ; clk        ; clk      ; None                        ; None                      ; 2.744 ns                ;
; N/A                                     ; 341.53 MHz ( period = 2.928 ns )                    ; RegACC[9]            ; RegACC[11]                       ; clk        ; clk      ; None                        ; None                      ; 2.744 ns                ;
; N/A                                     ; 343.41 MHz ( period = 2.912 ns )                    ; RegACC[15]~DUPLICATE ; RegACC[15]~DUPLICATE             ; clk        ; clk      ; None                        ; None                      ; 2.728 ns                ;
; N/A                                     ; 343.41 MHz ( period = 2.912 ns )                    ; RegACC[15]~DUPLICATE ; RegACC[14]                       ; clk        ; clk      ; None                        ; None                      ; 2.728 ns                ;
; N/A                                     ; 343.41 MHz ( period = 2.912 ns )                    ; RegACC[15]~DUPLICATE ; RegACC[15]                       ; clk        ; clk      ; None                        ; None                      ; 2.728 ns                ;
; N/A                                     ; 343.41 MHz ( period = 2.912 ns )                    ; RegACC[15]~DUPLICATE ; RegACC[13]                       ; clk        ; clk      ; None                        ; None                      ; 2.728 ns                ;
; N/A                                     ; 343.41 MHz ( period = 2.912 ns )                    ; RegACC[15]~DUPLICATE ; RegACC[12]                       ; clk        ; clk      ; None                        ; None                      ; 2.728 ns                ;
; N/A                                     ; 343.41 MHz ( period = 2.912 ns )                    ; RegACC[15]~DUPLICATE ; RegACC[12]~DUPLICATE             ; clk        ; clk      ; None                        ; None                      ; 2.728 ns                ;
; N/A                                     ; 343.41 MHz ( period = 2.912 ns )                    ; RegACC[15]~DUPLICATE ; RegACC[11]                       ; clk        ; clk      ; None                        ; None                      ; 2.728 ns                ;
; N/A                                     ; 343.76 MHz ( period = 2.909 ns )                    ; RegACC[12]           ; RegACC[15]~DUPLICATE             ; clk        ; clk      ; None                        ; None                      ; 2.725 ns                ;
; N/A                                     ; 343.76 MHz ( period = 2.909 ns )                    ; RegACC[12]           ; RegACC[14]                       ; clk        ; clk      ; None                        ; None                      ; 2.725 ns                ;
; N/A                                     ; 343.76 MHz ( period = 2.909 ns )                    ; RegACC[12]           ; RegACC[15]                       ; clk        ; clk      ; None                        ; None                      ; 2.725 ns                ;
; N/A                                     ; 343.76 MHz ( period = 2.909 ns )                    ; RegACC[12]           ; RegACC[13]                       ; clk        ; clk      ; None                        ; None                      ; 2.725 ns                ;
; N/A                                     ; 343.76 MHz ( period = 2.909 ns )                    ; RegACC[12]           ; RegACC[12]                       ; clk        ; clk      ; None                        ; None                      ; 2.725 ns                ;
; N/A                                     ; 343.76 MHz ( period = 2.909 ns )                    ; RegACC[12]           ; RegACC[12]~DUPLICATE             ; clk        ; clk      ; None                        ; None                      ; 2.725 ns                ;
; N/A                                     ; 343.76 MHz ( period = 2.909 ns )                    ; RegACC[12]           ; RegACC[11]                       ; clk        ; clk      ; None                        ; None                      ; 2.725 ns                ;
; N/A                                     ; 346.26 MHz ( period = 2.888 ns )                    ; RegACC[13]           ; RegACC[15]~DUPLICATE             ; clk        ; clk      ; None                        ; None                      ; 2.704 ns                ;
; N/A                                     ; 346.26 MHz ( period = 2.888 ns )                    ; RegACC[13]           ; RegACC[14]                       ; clk        ; clk      ; None                        ; None                      ; 2.704 ns                ;
; N/A                                     ; 346.26 MHz ( period = 2.888 ns )                    ; RegACC[13]           ; RegACC[15]                       ; clk        ; clk      ; None                        ; None                      ; 2.704 ns                ;
; N/A                                     ; 346.26 MHz ( period = 2.888 ns )                    ; RegACC[13]           ; RegACC[13]                       ; clk        ; clk      ; None                        ; None                      ; 2.704 ns                ;
; N/A                                     ; 346.26 MHz ( period = 2.888 ns )                    ; RegACC[13]           ; RegACC[12]                       ; clk        ; clk      ; None                        ; None                      ; 2.704 ns                ;
; N/A                                     ; 346.26 MHz ( period = 2.888 ns )                    ; RegACC[13]           ; RegACC[12]~DUPLICATE             ; clk        ; clk      ; None                        ; None                      ; 2.704 ns                ;
; N/A                                     ; 346.26 MHz ( period = 2.888 ns )                    ; RegACC[13]           ; RegACC[11]                       ; clk        ; clk      ; None                        ; None                      ; 2.704 ns                ;
; N/A                                     ; 348.92 MHz ( period = 2.866 ns )                    ; RegDVsor[1]          ; RegACC[7]                        ; clk        ; clk      ; None                        ; None                      ; 2.680 ns                ;
; N/A                                     ; 348.92 MHz ( period = 2.866 ns )                    ; RegDVsor[1]          ; RegACC[6]                        ; clk        ; clk      ; None                        ; None                      ; 2.680 ns                ;
; N/A                                     ; 348.92 MHz ( period = 2.866 ns )                    ; RegDVsor[1]          ; RegACC[5]                        ; clk        ; clk      ; None                        ; None                      ; 2.680 ns                ;
; N/A                                     ; 348.92 MHz ( period = 2.866 ns )                    ; RegDVsor[1]          ; RegACC[4]                        ; clk        ; clk      ; None                        ; None                      ; 2.680 ns                ;
; N/A                                     ; 348.92 MHz ( period = 2.866 ns )                    ; RegDVsor[1]          ; RegACC[3]                        ; clk        ; clk      ; None                        ; None                      ; 2.680 ns                ;
; N/A                                     ; 348.92 MHz ( period = 2.866 ns )                    ; RegDVsor[1]          ; RegACC[10]                       ; clk        ; clk      ; None                        ; None                      ; 2.680 ns                ;
; N/A                                     ; 348.92 MHz ( period = 2.866 ns )                    ; RegDVsor[1]          ; RegACC[2]                        ; clk        ; clk      ; None                        ; None                      ; 2.680 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                      ;                                  ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------+
; tsu                                                                                   ;
+-------+--------------+------------+-----------------+----------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From            ; To                   ; To Clock ;
+-------+--------------+------------+-----------------+----------------------+----------+
; N/A   ; None         ; 4.060 ns   ; St              ; RegDVsor[0]          ; clk      ;
; N/A   ; None         ; 4.060 ns   ; St              ; RegDVsor[7]          ; clk      ;
; N/A   ; None         ; 4.060 ns   ; St              ; RegDVsor[6]          ; clk      ;
; N/A   ; None         ; 4.060 ns   ; St              ; RegDVsor[5]          ; clk      ;
; N/A   ; None         ; 4.060 ns   ; St              ; RegDVsor[4]          ; clk      ;
; N/A   ; None         ; 4.060 ns   ; St              ; RegDVsor[3]          ; clk      ;
; N/A   ; None         ; 4.060 ns   ; St              ; RegDVsor[2]          ; clk      ;
; N/A   ; None         ; 4.060 ns   ; St              ; RegDVsor[1]          ; clk      ;
; N/A   ; None         ; 3.965 ns   ; Dividend_in[8]  ; RegACC[8]            ; clk      ;
; N/A   ; None         ; 3.841 ns   ; St              ; RegACC[7]            ; clk      ;
; N/A   ; None         ; 3.841 ns   ; St              ; RegACC[6]            ; clk      ;
; N/A   ; None         ; 3.841 ns   ; St              ; RegACC[5]            ; clk      ;
; N/A   ; None         ; 3.841 ns   ; St              ; RegACC[4]            ; clk      ;
; N/A   ; None         ; 3.841 ns   ; St              ; RegACC[3]            ; clk      ;
; N/A   ; None         ; 3.841 ns   ; St              ; RegACC[10]           ; clk      ;
; N/A   ; None         ; 3.841 ns   ; St              ; RegACC[2]            ; clk      ;
; N/A   ; None         ; 3.841 ns   ; St              ; RegACC[1]            ; clk      ;
; N/A   ; None         ; 3.690 ns   ; Dividend_in[9]  ; RegACC[9]            ; clk      ;
; N/A   ; None         ; 3.675 ns   ; St              ; RegACC[15]~DUPLICATE ; clk      ;
; N/A   ; None         ; 3.675 ns   ; St              ; RegACC[14]           ; clk      ;
; N/A   ; None         ; 3.675 ns   ; St              ; RegACC[15]           ; clk      ;
; N/A   ; None         ; 3.675 ns   ; St              ; RegACC[13]           ; clk      ;
; N/A   ; None         ; 3.675 ns   ; St              ; RegACC[12]           ; clk      ;
; N/A   ; None         ; 3.675 ns   ; St              ; RegACC[12]~DUPLICATE ; clk      ;
; N/A   ; None         ; 3.675 ns   ; St              ; RegACC[11]           ; clk      ;
; N/A   ; None         ; 3.602 ns   ; Dividend_in[14] ; RegACC[14]           ; clk      ;
; N/A   ; None         ; 3.576 ns   ; St              ; RegACC[9]            ; clk      ;
; N/A   ; None         ; 3.507 ns   ; Dividend_in[4]  ; RegACC[4]            ; clk      ;
; N/A   ; None         ; 3.494 ns   ; Dividend_in[2]  ; RegACC[2]            ; clk      ;
; N/A   ; None         ; 3.383 ns   ; Divisor_in[4]   ; RegDVsor[4]          ; clk      ;
; N/A   ; None         ; 3.361 ns   ; Divisor_in[0]   ; RegDVsor[0]          ; clk      ;
; N/A   ; None         ; 3.304 ns   ; Dividend_in[7]  ; RegACC[7]            ; clk      ;
; N/A   ; None         ; 3.283 ns   ; Dividend_in[15] ; RegACC[15]~DUPLICATE ; clk      ;
; N/A   ; None         ; 3.283 ns   ; Dividend_in[15] ; RegACC[15]           ; clk      ;
; N/A   ; None         ; 3.274 ns   ; Divisor_in[6]   ; RegDVsor[6]          ; clk      ;
; N/A   ; None         ; 3.266 ns   ; Dividend_in[0]  ; RegACC[0]            ; clk      ;
; N/A   ; None         ; 3.215 ns   ; Dividend_in[1]  ; RegACC[1]            ; clk      ;
; N/A   ; None         ; 3.211 ns   ; Dividend_in[13] ; RegACC[13]           ; clk      ;
; N/A   ; None         ; 3.209 ns   ; Dividend_in[3]  ; RegACC[3]            ; clk      ;
; N/A   ; None         ; 3.195 ns   ; Dividend_in[12] ; RegACC[12]           ; clk      ;
; N/A   ; None         ; 3.195 ns   ; Dividend_in[12] ; RegACC[12]~DUPLICATE ; clk      ;
; N/A   ; None         ; 3.183 ns   ; St              ; RegACC[8]            ; clk      ;
; N/A   ; None         ; 3.163 ns   ; Dividend_in[10] ; RegACC[10]           ; clk      ;
; N/A   ; None         ; 3.126 ns   ; Divisor_in[7]   ; RegDVsor[7]          ; clk      ;
; N/A   ; None         ; 3.083 ns   ; Dividend_in[11] ; RegACC[11]           ; clk      ;
; N/A   ; None         ; 3.043 ns   ; Dividend_in[5]  ; RegACC[5]            ; clk      ;
; N/A   ; None         ; 3.017 ns   ; Divisor_in[1]   ; RegDVsor[1]          ; clk      ;
; N/A   ; None         ; 3.006 ns   ; St              ; RegACC[16]           ; clk      ;
; N/A   ; None         ; 2.951 ns   ; St              ; state.S0             ; clk      ;
; N/A   ; None         ; 2.951 ns   ; St              ; state.S1             ; clk      ;
; N/A   ; None         ; 2.933 ns   ; Divisor_in[2]   ; RegDVsor[2]          ; clk      ;
; N/A   ; None         ; 2.915 ns   ; Divisor_in[3]   ; RegDVsor[3]          ; clk      ;
; N/A   ; None         ; 2.909 ns   ; Divisor_in[5]   ; RegDVsor[5]          ; clk      ;
; N/A   ; None         ; 2.584 ns   ; St              ; RegACC[0]            ; clk      ;
; N/A   ; None         ; -0.143 ns  ; Dividend_in[6]  ; RegACC[6]            ; clk      ;
+-------+--------------+------------+-----------------+----------------------+----------+


+--------------------------------------------------------------------------------------+
; tco                                                                                  ;
+-------+--------------+------------+----------------------+--------------+------------+
; Slack ; Required tco ; Actual tco ; From                 ; To           ; From Clock ;
+-------+--------------+------------+----------------------+--------------+------------+
; N/A   ; None         ; 9.796 ns   ; RegACC[8]            ; V            ; clk        ;
; N/A   ; None         ; 9.748 ns   ; RegACC[10]           ; V            ; clk        ;
; N/A   ; None         ; 9.557 ns   ; RegACC[11]           ; V            ; clk        ;
; N/A   ; None         ; 9.526 ns   ; RegACC[9]            ; V            ; clk        ;
; N/A   ; None         ; 9.510 ns   ; RegACC[15]~DUPLICATE ; V            ; clk        ;
; N/A   ; None         ; 9.507 ns   ; RegACC[12]           ; V            ; clk        ;
; N/A   ; None         ; 9.486 ns   ; RegACC[13]           ; V            ; clk        ;
; N/A   ; None         ; 9.445 ns   ; RegACC[14]           ; V            ; clk        ;
; N/A   ; None         ; 9.298 ns   ; RegDVsor[1]          ; V            ; clk        ;
; N/A   ; None         ; 9.292 ns   ; RegDVsor[0]          ; V            ; clk        ;
; N/A   ; None         ; 9.263 ns   ; RegDVsor[2]          ; V            ; clk        ;
; N/A   ; None         ; 9.228 ns   ; RegDVsor[3]          ; V            ; clk        ;
; N/A   ; None         ; 9.193 ns   ; RegDVsor[4]          ; V            ; clk        ;
; N/A   ; None         ; 9.181 ns   ; RegACC[16]           ; V            ; clk        ;
; N/A   ; None         ; 9.158 ns   ; RegDVsor[5]          ; V            ; clk        ;
; N/A   ; None         ; 9.123 ns   ; RegDVsor[6]          ; V            ; clk        ;
; N/A   ; None         ; 9.066 ns   ; RegDVsor[7]          ; V            ; clk        ;
; N/A   ; None         ; 8.208 ns   ; state.S1             ; V            ; clk        ;
; N/A   ; None         ; 6.779 ns   ; RegACC[4]            ; Quotient[4]  ; clk        ;
; N/A   ; None         ; 6.746 ns   ; state.S0             ; Ready        ; clk        ;
; N/A   ; None         ; 6.485 ns   ; RegACC[11]           ; Remainder[3] ; clk        ;
; N/A   ; None         ; 6.220 ns   ; RegACC[1]            ; Quotient[1]  ; clk        ;
; N/A   ; None         ; 5.969 ns   ; RegACC[10]           ; Remainder[2] ; clk        ;
; N/A   ; None         ; 5.959 ns   ; RegACC[14]           ; Remainder[6] ; clk        ;
; N/A   ; None         ; 5.941 ns   ; RegACC[15]           ; Remainder[7] ; clk        ;
; N/A   ; None         ; 5.933 ns   ; RegACC[3]            ; Quotient[3]  ; clk        ;
; N/A   ; None         ; 5.930 ns   ; RegACC[0]            ; Quotient[0]  ; clk        ;
; N/A   ; None         ; 5.889 ns   ; RegACC[12]           ; Remainder[4] ; clk        ;
; N/A   ; None         ; 5.867 ns   ; RegACC[8]            ; Remainder[0] ; clk        ;
; N/A   ; None         ; 5.764 ns   ; RegACC[9]            ; Remainder[1] ; clk        ;
; N/A   ; None         ; 5.740 ns   ; RegACC[6]            ; Quotient[6]  ; clk        ;
; N/A   ; None         ; 5.704 ns   ; RegACC[7]            ; Quotient[7]  ; clk        ;
; N/A   ; None         ; 5.672 ns   ; RegACC[2]            ; Quotient[2]  ; clk        ;
; N/A   ; None         ; 5.653 ns   ; RegACC[5]            ; Quotient[5]  ; clk        ;
; N/A   ; None         ; 5.489 ns   ; RegACC[13]           ; Remainder[5] ; clk        ;
+-------+--------------+------------+----------------------+--------------+------------+


+---------------------------------------------------------------------------------------------+
; th                                                                                          ;
+---------------+-------------+-----------+-----------------+----------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From            ; To                   ; To Clock ;
+---------------+-------------+-----------+-----------------+----------------------+----------+
; N/A           ; None        ; 0.382 ns  ; Dividend_in[6]  ; RegACC[6]            ; clk      ;
; N/A           ; None        ; -2.345 ns ; St              ; RegACC[0]            ; clk      ;
; N/A           ; None        ; -2.670 ns ; Divisor_in[5]   ; RegDVsor[5]          ; clk      ;
; N/A           ; None        ; -2.676 ns ; Divisor_in[3]   ; RegDVsor[3]          ; clk      ;
; N/A           ; None        ; -2.694 ns ; Divisor_in[2]   ; RegDVsor[2]          ; clk      ;
; N/A           ; None        ; -2.712 ns ; St              ; state.S0             ; clk      ;
; N/A           ; None        ; -2.712 ns ; St              ; state.S1             ; clk      ;
; N/A           ; None        ; -2.767 ns ; St              ; RegACC[16]           ; clk      ;
; N/A           ; None        ; -2.778 ns ; Divisor_in[1]   ; RegDVsor[1]          ; clk      ;
; N/A           ; None        ; -2.804 ns ; Dividend_in[5]  ; RegACC[5]            ; clk      ;
; N/A           ; None        ; -2.844 ns ; Dividend_in[11] ; RegACC[11]           ; clk      ;
; N/A           ; None        ; -2.887 ns ; Divisor_in[7]   ; RegDVsor[7]          ; clk      ;
; N/A           ; None        ; -2.924 ns ; Dividend_in[10] ; RegACC[10]           ; clk      ;
; N/A           ; None        ; -2.944 ns ; St              ; RegACC[8]            ; clk      ;
; N/A           ; None        ; -2.956 ns ; Dividend_in[12] ; RegACC[12]           ; clk      ;
; N/A           ; None        ; -2.956 ns ; Dividend_in[12] ; RegACC[12]~DUPLICATE ; clk      ;
; N/A           ; None        ; -2.970 ns ; Dividend_in[3]  ; RegACC[3]            ; clk      ;
; N/A           ; None        ; -2.972 ns ; Dividend_in[13] ; RegACC[13]           ; clk      ;
; N/A           ; None        ; -2.976 ns ; Dividend_in[1]  ; RegACC[1]            ; clk      ;
; N/A           ; None        ; -3.027 ns ; Dividend_in[0]  ; RegACC[0]            ; clk      ;
; N/A           ; None        ; -3.035 ns ; Divisor_in[6]   ; RegDVsor[6]          ; clk      ;
; N/A           ; None        ; -3.044 ns ; Dividend_in[15] ; RegACC[15]~DUPLICATE ; clk      ;
; N/A           ; None        ; -3.044 ns ; Dividend_in[15] ; RegACC[15]           ; clk      ;
; N/A           ; None        ; -3.065 ns ; Dividend_in[7]  ; RegACC[7]            ; clk      ;
; N/A           ; None        ; -3.122 ns ; Divisor_in[0]   ; RegDVsor[0]          ; clk      ;
; N/A           ; None        ; -3.144 ns ; Divisor_in[4]   ; RegDVsor[4]          ; clk      ;
; N/A           ; None        ; -3.255 ns ; Dividend_in[2]  ; RegACC[2]            ; clk      ;
; N/A           ; None        ; -3.268 ns ; Dividend_in[4]  ; RegACC[4]            ; clk      ;
; N/A           ; None        ; -3.337 ns ; St              ; RegACC[9]            ; clk      ;
; N/A           ; None        ; -3.363 ns ; Dividend_in[14] ; RegACC[14]           ; clk      ;
; N/A           ; None        ; -3.436 ns ; St              ; RegACC[15]~DUPLICATE ; clk      ;
; N/A           ; None        ; -3.436 ns ; St              ; RegACC[14]           ; clk      ;
; N/A           ; None        ; -3.436 ns ; St              ; RegACC[15]           ; clk      ;
; N/A           ; None        ; -3.436 ns ; St              ; RegACC[13]           ; clk      ;
; N/A           ; None        ; -3.436 ns ; St              ; RegACC[12]           ; clk      ;
; N/A           ; None        ; -3.436 ns ; St              ; RegACC[12]~DUPLICATE ; clk      ;
; N/A           ; None        ; -3.436 ns ; St              ; RegACC[11]           ; clk      ;
; N/A           ; None        ; -3.451 ns ; Dividend_in[9]  ; RegACC[9]            ; clk      ;
; N/A           ; None        ; -3.602 ns ; St              ; RegACC[7]            ; clk      ;
; N/A           ; None        ; -3.602 ns ; St              ; RegACC[6]            ; clk      ;
; N/A           ; None        ; -3.602 ns ; St              ; RegACC[5]            ; clk      ;
; N/A           ; None        ; -3.602 ns ; St              ; RegACC[4]            ; clk      ;
; N/A           ; None        ; -3.602 ns ; St              ; RegACC[3]            ; clk      ;
; N/A           ; None        ; -3.602 ns ; St              ; RegACC[10]           ; clk      ;
; N/A           ; None        ; -3.602 ns ; St              ; RegACC[2]            ; clk      ;
; N/A           ; None        ; -3.602 ns ; St              ; RegACC[1]            ; clk      ;
; N/A           ; None        ; -3.726 ns ; Dividend_in[8]  ; RegACC[8]            ; clk      ;
; N/A           ; None        ; -3.821 ns ; St              ; RegDVsor[0]          ; clk      ;
; N/A           ; None        ; -3.821 ns ; St              ; RegDVsor[7]          ; clk      ;
; N/A           ; None        ; -3.821 ns ; St              ; RegDVsor[6]          ; clk      ;
; N/A           ; None        ; -3.821 ns ; St              ; RegDVsor[5]          ; clk      ;
; N/A           ; None        ; -3.821 ns ; St              ; RegDVsor[4]          ; clk      ;
; N/A           ; None        ; -3.821 ns ; St              ; RegDVsor[3]          ; clk      ;
; N/A           ; None        ; -3.821 ns ; St              ; RegDVsor[2]          ; clk      ;
; N/A           ; None        ; -3.821 ns ; St              ; RegDVsor[1]          ; clk      ;
+---------------+-------------+-----------+-----------------+----------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Thu Oct 26 16:29:15 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off divider_NbyM -c divider_NbyM --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 245.88 MHz between source register "RegACC[8]" and destination register "upcounter_4bits:counter|Count[0]" (period= 4.067 ns)
    Info: + Longest register to register delay is 3.871 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X35_Y11_N17; Fanout = 5; REG Node = 'RegACC[8]'
        Info: 2: + IC(0.523 ns) + CELL(0.263 ns) = 0.786 ns; Loc. = LCCOMB_X37_Y11_N0; Fanout = 2; COMB Node = 'SubComp[0]~3'
        Info: 3: + IC(0.000 ns) + CELL(0.172 ns) = 0.958 ns; Loc. = LCCOMB_X37_Y11_N2; Fanout = 2; COMB Node = 'SubComp[1]~6'
        Info: 4: + IC(0.000 ns) + CELL(0.035 ns) = 0.993 ns; Loc. = LCCOMB_X37_Y11_N4; Fanout = 2; COMB Node = 'SubComp[2]~10'
        Info: 5: + IC(0.000 ns) + CELL(0.035 ns) = 1.028 ns; Loc. = LCCOMB_X37_Y11_N6; Fanout = 2; COMB Node = 'SubComp[3]~14'
        Info: 6: + IC(0.000 ns) + CELL(0.035 ns) = 1.063 ns; Loc. = LCCOMB_X37_Y11_N8; Fanout = 2; COMB Node = 'SubComp[4]~18'
        Info: 7: + IC(0.000 ns) + CELL(0.035 ns) = 1.098 ns; Loc. = LCCOMB_X37_Y11_N10; Fanout = 2; COMB Node = 'SubComp[5]~22'
        Info: 8: + IC(0.000 ns) + CELL(0.035 ns) = 1.133 ns; Loc. = LCCOMB_X37_Y11_N12; Fanout = 2; COMB Node = 'SubComp[6]~26'
        Info: 9: + IC(0.000 ns) + CELL(0.124 ns) = 1.257 ns; Loc. = LCCOMB_X37_Y11_N14; Fanout = 1; COMB Node = 'SubComp[7]~30'
        Info: 10: + IC(0.000 ns) + CELL(0.035 ns) = 1.292 ns; Loc. = LCCOMB_X37_Y11_N16; Fanout = 1; COMB Node = 'Add0~2'
        Info: 11: + IC(0.000 ns) + CELL(0.125 ns) = 1.417 ns; Loc. = LCCOMB_X37_Y11_N18; Fanout = 23; COMB Node = 'Add0~5'
        Info: 12: + IC(0.430 ns) + CELL(0.053 ns) = 1.900 ns; Loc. = LCCOMB_X37_Y11_N28; Fanout = 2; COMB Node = 'RegACC[1]~20'
        Info: 13: + IC(1.225 ns) + CELL(0.746 ns) = 3.871 ns; Loc. = LCFF_X21_Y14_N29; Fanout = 5; REG Node = 'upcounter_4bits:counter|Count[0]'
        Info: Total cell delay = 1.693 ns ( 43.74 % )
        Info: Total interconnect delay = 2.178 ns ( 56.26 % )
    Info: - Smallest clock skew is -0.012 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.480 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 35; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.665 ns) + CELL(0.618 ns) = 2.480 ns; Loc. = LCFF_X21_Y14_N29; Fanout = 5; REG Node = 'upcounter_4bits:counter|Count[0]'
            Info: Total cell delay = 1.472 ns ( 59.35 % )
            Info: Total interconnect delay = 1.008 ns ( 40.65 % )
        Info: - Longest clock path from clock "clk" to source register is 2.492 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 35; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.677 ns) + CELL(0.618 ns) = 2.492 ns; Loc. = LCFF_X35_Y11_N17; Fanout = 5; REG Node = 'RegACC[8]'
            Info: Total cell delay = 1.472 ns ( 59.07 % )
            Info: Total interconnect delay = 1.020 ns ( 40.93 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Micro setup delay of destination is 0.090 ns
Info: tsu for register "RegDVsor[0]" (data pin = "St", clock pin = "clk") is 4.060 ns
    Info: + Longest pin to register delay is 6.464 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N4; Fanout = 6; PIN Node = 'St'
        Info: 2: + IC(3.978 ns) + CELL(0.366 ns) = 5.198 ns; Loc. = LCCOMB_X35_Y11_N28; Fanout = 9; COMB Node = 'nxt_state.S1~0'
        Info: 3: + IC(0.520 ns) + CELL(0.746 ns) = 6.464 ns; Loc. = LCFF_X37_Y11_N1; Fanout = 2; REG Node = 'RegDVsor[0]'
        Info: Total cell delay = 1.966 ns ( 30.41 % )
        Info: Total interconnect delay = 4.498 ns ( 69.59 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.494 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 35; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.679 ns) + CELL(0.618 ns) = 2.494 ns; Loc. = LCFF_X37_Y11_N1; Fanout = 2; REG Node = 'RegDVsor[0]'
        Info: Total cell delay = 1.472 ns ( 59.02 % )
        Info: Total interconnect delay = 1.022 ns ( 40.98 % )
Info: tco from clock "clk" to destination pin "V" through register "RegACC[8]" is 9.796 ns
    Info: + Longest clock path from clock "clk" to source register is 2.492 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 35; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.677 ns) + CELL(0.618 ns) = 2.492 ns; Loc. = LCFF_X35_Y11_N17; Fanout = 5; REG Node = 'RegACC[8]'
        Info: Total cell delay = 1.472 ns ( 59.07 % )
        Info: Total interconnect delay = 1.020 ns ( 40.93 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 7.210 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X35_Y11_N17; Fanout = 5; REG Node = 'RegACC[8]'
        Info: 2: + IC(0.523 ns) + CELL(0.263 ns) = 0.786 ns; Loc. = LCCOMB_X37_Y11_N0; Fanout = 2; COMB Node = 'SubComp[0]~3'
        Info: 3: + IC(0.000 ns) + CELL(0.172 ns) = 0.958 ns; Loc. = LCCOMB_X37_Y11_N2; Fanout = 2; COMB Node = 'SubComp[1]~6'
        Info: 4: + IC(0.000 ns) + CELL(0.035 ns) = 0.993 ns; Loc. = LCCOMB_X37_Y11_N4; Fanout = 2; COMB Node = 'SubComp[2]~10'
        Info: 5: + IC(0.000 ns) + CELL(0.035 ns) = 1.028 ns; Loc. = LCCOMB_X37_Y11_N6; Fanout = 2; COMB Node = 'SubComp[3]~14'
        Info: 6: + IC(0.000 ns) + CELL(0.035 ns) = 1.063 ns; Loc. = LCCOMB_X37_Y11_N8; Fanout = 2; COMB Node = 'SubComp[4]~18'
        Info: 7: + IC(0.000 ns) + CELL(0.035 ns) = 1.098 ns; Loc. = LCCOMB_X37_Y11_N10; Fanout = 2; COMB Node = 'SubComp[5]~22'
        Info: 8: + IC(0.000 ns) + CELL(0.035 ns) = 1.133 ns; Loc. = LCCOMB_X37_Y11_N12; Fanout = 2; COMB Node = 'SubComp[6]~26'
        Info: 9: + IC(0.000 ns) + CELL(0.124 ns) = 1.257 ns; Loc. = LCCOMB_X37_Y11_N14; Fanout = 1; COMB Node = 'SubComp[7]~30'
        Info: 10: + IC(0.000 ns) + CELL(0.035 ns) = 1.292 ns; Loc. = LCCOMB_X37_Y11_N16; Fanout = 1; COMB Node = 'Add0~2'
        Info: 11: + IC(0.000 ns) + CELL(0.125 ns) = 1.417 ns; Loc. = LCCOMB_X37_Y11_N18; Fanout = 23; COMB Node = 'Add0~5'
        Info: 12: + IC(1.541 ns) + CELL(0.366 ns) = 3.324 ns; Loc. = LCCOMB_X21_Y14_N2; Fanout = 1; COMB Node = 'V~0'
        Info: 13: + IC(1.934 ns) + CELL(1.952 ns) = 7.210 ns; Loc. = PIN_U12; Fanout = 0; PIN Node = 'V'
        Info: Total cell delay = 3.212 ns ( 44.55 % )
        Info: Total interconnect delay = 3.998 ns ( 55.45 % )
Info: th for register "RegACC[6]" (data pin = "Dividend_in[6]", clock pin = "clk") is 0.382 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.492 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 35; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.677 ns) + CELL(0.618 ns) = 2.492 ns; Loc. = LCFF_X35_Y11_N13; Fanout = 2; REG Node = 'RegACC[6]'
        Info: Total cell delay = 1.472 ns ( 59.07 % )
        Info: Total interconnect delay = 1.020 ns ( 40.93 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 2.259 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N3; Fanout = 1; PIN Node = 'Dividend_in[6]'
        Info: 2: + IC(1.025 ns) + CELL(0.225 ns) = 2.104 ns; Loc. = LCCOMB_X35_Y11_N12; Fanout = 1; COMB Node = 'RegACC~7'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 2.259 ns; Loc. = LCFF_X35_Y11_N13; Fanout = 2; REG Node = 'RegACC[6]'
        Info: Total cell delay = 1.234 ns ( 54.63 % )
        Info: Total interconnect delay = 1.025 ns ( 45.37 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 195 megabytes
    Info: Processing ended: Thu Oct 26 16:29:16 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


