<?xml version="1.0" ?>
<ipxact:component xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:lattice="http://www.latticesemi.com/lattice" xmlns:lsccip="http://www.latticesemi.com/XMLSchema/Radiant/ip">
    <ipxact:vendor>latticesemi.com</ipxact:vendor>
    <ipxact:library>module</ipxact:library>
    <ipxact:name>ZPLL</ipxact:name>
    <ipxact:version>1.9.0</ipxact:version>
    <ipxact:model>
        <ipxact:instantiations>
            <ipxact:componentInstantiation>
                <ipxact:name>ZPLL</ipxact:name>
            </ipxact:componentInstantiation>
            <ipxact:designInstantiation>
                <ipxact:name>ZPLL_design</ipxact:name>
                <ipxact:designRef library="module" name="ZPLL" vendor="latticesemi.com" version="1.9.0"/>
            </ipxact:designInstantiation>
        </ipxact:instantiations>
        <ipxact:ports>
            <ipxact:port>
                <ipxact:name>clki_i</ipxact:name>
                <ipxact:displayName>clki_i</ipxact:displayName>
                <ipxact:wire>
                    <ipxact:direction>in</ipxact:direction>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>clkop_o</ipxact:name>
                <ipxact:displayName>clkop_o</ipxact:displayName>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>clkos_o</ipxact:name>
                <ipxact:displayName>clkos_o</ipxact:displayName>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                </ipxact:wire>
            </ipxact:port>
            <ipxact:port>
                <ipxact:name>lock_o</ipxact:name>
                <ipxact:displayName>lock_o</ipxact:displayName>
                <ipxact:wire>
                    <ipxact:direction>out</ipxact:direction>
                </ipxact:wire>
            </ipxact:port>
        </ipxact:ports>
    </ipxact:model>
    <ipxact:fileSets>
        <ipxact:fileSet>
            <ipxact:name>ipx_file_list</ipxact:name>
            <ipxact:file>
                <ipxact:name>rtl/ZPLL_bb.v</ipxact:name>
                <ipxact:fileType user="black_box_verilog">user</ipxact:fileType>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>ZPLL.cfg</ipxact:name>
                <ipxact:fileType user="cfg">user</ipxact:fileType>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>misc/ZPLL_tmpl.v</ipxact:name>
                <ipxact:fileType user="template_verilog">user</ipxact:fileType>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>misc/ZPLL_tmpl.vhd</ipxact:name>
                <ipxact:fileType user="template_vhdl">user</ipxact:fileType>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>rtl/ZPLL.v</ipxact:name>
                <ipxact:fileType user="top_level_verilog">user</ipxact:fileType>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>constraints/ZPLL.ldc</ipxact:name>
                <ipxact:fileType user="timing_constraints">user</ipxact:fileType>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>testbench/dut_params.v</ipxact:name>
                <ipxact:fileType user="dependency_file">user</ipxact:fileType>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>testbench/dut_inst.v</ipxact:name>
                <ipxact:fileType user="dependency_file">user</ipxact:fileType>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>design.xml</ipxact:name>
                <ipxact:fileType user="IP-XACT_design">user</ipxact:fileType>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>testbench/gpll_cfg_upd.py</ipxact:name>
                <ipxact:fileType user="testbench">user</ipxact:fileType>
            </ipxact:file>
            <ipxact:file>
                <ipxact:name>testbench/tb_top.v</ipxact:name>
                <ipxact:fileType user="testbench_verilog">user</ipxact:fileType>
            </ipxact:file>
        </ipxact:fileSet>
    </ipxact:fileSets>
    <ipxact:vendorExtensions>
        <lsccip:moduleRef lsccip:display_name="PLL" lsccip:display_vendor="latticesemi.com" lsccip:library="module" lsccip:name="pll" lsccip:vendor="latticesemi.com" lsccip:version="1.9.0"/>
        <lsccip:deviceInfo>
            <lsccip:device>LIFCL-40</lsccip:device>
            <lsccip:device_int>je5d30</lsccip:device_int>
            <lsccip:package>CABGA256</lsccip:package>
            <lsccip:package_int>CABGA256</lsccip:package_int>
            <lsccip:performanceGrade>7_High-Performance_1.0V</lsccip:performanceGrade>
            <lsccip:speed_int>10</lsccip:speed_int>
            <lsccip:operation>Industrial</lsccip:operation>
            <lsccip:family>LIFCL</lsccip:family>
            <lsccip:architecture>je5d00</lsccip:architecture>
            <lsccip:partnumber>LIFCL-40-7BG256I</lsccip:partnumber>
        </lsccip:deviceInfo>
        <lsccip:generationInfo>
            <lsccip:fileVersion>20180929</lsccip:fileVersion>
            <lsccip:createdTimestamp>2025 07 14 16:36:33</lsccip:createdTimestamp>
            <lsccip:radiantBuild>&quot;Lattice Radiant Software&quot; (64-bit) 2024.2.0.3.0</lsccip:radiantBuild>
        </lsccip:generationInfo>
    </ipxact:vendorExtensions>
</ipxact:component>
