00110111 // lui sp,4096  ; main
00000001
00000000
00000001
10110111 // lui x5,1 
00010010
00000000
00000000
00110011 // or sp,sp,x5
01100001
01010001
00000000
00010011 // addi sp,sp,-32
00000001
00000001
11111110
00010011 // addi s0,sp,32
00000100
00000001
00000010
10010011 // addi t0,x0,172            ; BASE address for interrupt handling
00000010
11000000
00001010
01110011 // csrrw x0,mtvec,t0
10010000
01010010
00110000
01110011 // csrrw x0,stvec,t0
10010000
01010010
00010000
10110111 // lui t0,-1
11110010
11111111
11111111
00110111 // lui t1,262143             ; mtimecmp base address
11110011
11111111
00111111
00010011 // addi t1, t1, 48
00000011
00000011
00000011
00100011 // sw t0,0(t1)
00100000
01010011
00000000
00010011 // addi a2,x0,0b1            ; SSI
00000110
00010000
00000000
10010011 // addi a3,x0,0b11           ; MSI
00000110
00110000
00000000
00010011 // addi a4,x0,0b101          ; STI
00000111
01010000
00000000
10010011 // addi a5,x0,0b111          ; MTI
00000111
01110000
00000000
00010011 // addi a6,x0,0b1001         ; SEI
00001000
10010000
00000000
10010011 // addi a7,x0,0b1011         ; MEI
00001000
10110000
00000000
10010011 // ori t0,x0,0b101010101010
01100010
10100000
10101010
01110011 // csrrw x0,mie,t0           ; enables every interrupt
10010000
01000010
00110000
00010011 // ori t1,x0,0b10101010
01100011
10100000
00001010
01110011 // csrrw x0,mstatus,t0       ; enables global interrupts
10010000
00000010
00110000
01110011 // ecall
00000000
00000000
00000000
10110011 // add t0,x0,x0
00000010
00000000
00000000
00110111 // lui t1,262143             ; mtimecmp base address
11110011
11111111
00111111
00010011 // addi t1, t1, 48
00000011
00000011
00000011
00100011 // sw t0,0(t1)
00100000
01010011
00000000
00010011 // addi s2,x0,0b1
00001001
00010000
00000000
00010011 // slli s2,s2,5             ; STIP bit in mip
00011001
01011001
00000000
01110011 // csrrs x0,mip,s2
00100000
01001001
00110100
11101111 // jal ra,304
00000000
00000000
00010011
01111111 // mul x0,x0,x0
00000000
00000000
00000010
01110011 // csrrc x0,6,x0
00110000
01100000
00000000
10010011 // addi t0,x0,-1
00000010
11110000
11111111
00110111 // lui s2,262143             ; msip base address
11111001
11111111
00111111
00100011 // sw t0,0(s2)
00100000
01011001
00000000
00010011 // addi s2,x0,0b10
00001001
00100000
00000000
01110011 // csrrs x0,mip,s2
00100000
01001001
00110100
11101111 // jal ra,332
00000000
11000000
00010100
00010011 // addi sp,sp,28
00000001
11000001
00000001
00010011 // addi sp,sp,-28
00000001
01000001
11111110
10010011 // addi x1,x0,1
00000000
00010000
00000000
00100011 // sw t6,0(sp)
00100000
11110001
00000001
00010011 // addi sp,sp,4
00000001
01000001
00000000
00110011 // add x0,x0,x0
00000000
00000000
00000000
01110011 // csrrci x0,mstatus,0b1010
01110000
00000101
00110000
10010011 // addi t6,t6,1
10001111
00011111
00000000
11110011 // csrrs t2,mepc,x0          ; does not write to mepc
00100011
00010000
00110100
01110011 // csrrw x0,mepc,t2
10010000
00010011
00110100
11110011 // csrrs t0,mcause,x0        ; does not write to mcause
00100010
00100000
00110100
01110011 // csrrw x0,mcause,x0        ; does not writes to mcause
00010000
00100000
00110100
10010011 // slli t0,t0,1
10010010
00010010
00000000
10010011 // srli t0,t0,1
11010010
00010010
00000000
00110011 // sub t1,t0,a7
10000011
00010010
01000001
01100011 // beq t1,x0,60
00001110
00000011
00000010
00110011 // sub t1,t0,a6
10000011
00000010
01000001
01100011 // beq t1,x0,76
00000110
00000011
00000100
00110011 // sub t1,t0,a5
10000011
11110010
01000000
01100011 // beq t1,x0,80
00001000
00000011
00000100
00110011 // sub t1,t0,a4
10000011
11100010
01000000
01100011 // beq t1,x0,100
00000010
00000011
00000110
00110011 // sub t1,t0,a3
10000011
11010010
01000000
01100011 // beq t1,x0,120
00001100
00000011
00000110
00110011 // sub t1,t0,a2
10000011
11000010
01000000
01100011 // beq t1,x0,140
00000110
00000011
00001000
11110011 // csrrs t2,mepc,x0          ; Illegal Instruction
00100011
00010000
00110100
10010011 // addi t2,t2,4
10000011
01000011
00000000
01110011 // csrrw x0,mepc,t2          ; mepc += 4
10010000
00010011
00110100
01110011 // mret
00000000
00100000
00110000
10010011 // ori t0,x0,0b10            ; MEI ISR/ECALL
01100010
00100000
00000000
10100011 // sb t0,5(s0)
00000010
01010100
00000000
11110011 // csrrs t2,mepc,x0
00100011
00010000
00110100
10010011 // addi t2,t2,4
10000011
01000011
00000000
01110011 // csrrw x0,mepc,t2          ; mepc += 4
10010000
00010011
00110100
01110011 // mret
00000000
00100000
00110000
10010011 // ori t0,x0,0b1000          ; SEI ISR
01100010
10000000
00000000
00100011 // sb t0,4(s0)
00000010
01010100
00000000
01101111 // jal x0,132
00000000
01000000
00001000
10010011 // ori t0,x0,0b100000        ; MTI ISR
01100010
00000000
00000010
10110111 // lui t0,-1
11110010
11111111
11111111
00110111 // lui t1,262143             ; mtimecmp base address
11110011
11111111
00111111
00010011 // addi t1, t1, 48
00000011
00000011
00000011
00100011 // sw t0,0(t1)
00100000
01010011
00000000
10100011 // sb t0,3(s0)
00000001
01010100
00000000
01110011 // mret
00000000
00100000
00110000
10010011 // ori t0,x0,0b10000000      ; STI ISR
01100010
00000000
00001000
00100011 // sb t0,2(s0)
00000001
01010100
00000000
00010011 // ori t5,x0,0b100000
01101111
00000000
00000010
01110011 // csrrc x0,mip,t5
00110000
01001111
00110100
11110011 // csrrs t2,mepc,x0          ; does not write to mepc
00100011
00010000
00110100
01110011 // csrrw x0,mepc,t2
10010000
00010011
00110100
01101111 // jal x0,60
00000000
11000000
00000011
10010011 // ori t0,x0,0b1000000000    ; MSI ISR
01100010
00000000
00100000
10100011 // sb t0,1(s0)
00000000
01010100
00000000
10110011 // add s3, x0, s2
00001001
00100000
00000001
00110111 // lui s2,262143             ; msip base address
11111001
11111111
00111111
00100011 // sw x0,0(s2)
00100000
00001001
00000000
00110011 // add s2, x0, s3
00001001
00110000
00000001
01110011 // mret
00000000
00100000
00110000
10010011 // ori t0,x0,0b100000000000  ; SSI ISR
01100010
00000000
10000000
00100011 // sb t0,0(s0)
00000000
01010100
00000000
00010011 // ori t5,x0,0b10
01101111
00100000
00000000
01110011 // csrrc x0,mip,t5
00110000
01001111
00110100
10010011 // addi t2,x0,156
00000011
11000000
00001001
01110011 // csrrw x0,mepc,t2
10010000
00010011
00110100
01101111 // jal x0,36
00000000
01000000
00000010
10010011 // addi t0,x0,0b1
00000010
00010000
00000000
00010011 // slli t1,t0,12             ; MPP[1]
10010011
11000010
00000000
10010011 // slli t0,t0,11             ; MPP[0]
10010010
10110010
00000000
01110011 // csrrs x0,mstatus,t0       ; set MPP[0]
10100000
00000010
00110000
01110011 // csrrc x0,mstatus,t1       ; clear MPP[1]
00110000
00000011
00110000
01110011 // csrrw x0,mepc,ra
10010000
00010000
00110100
01110011 // csrrsi x0,mstatus,0b1010
01100000
00000101
00110000
01110011 // mret
00000000
00100000
00110000
10010011 // addi t0,x0,0b1
00000010
00010000
00000000
00010011 // slli t1,t0,12             ; MPP[1]
10010011
11000010
00000000
10010011 // slli t0,t0,11             ; MPP[0]
10010010
10110010
00000000
01110011 // csrrs x0,mstatus,t0       ; set MPP[0]
10100000
00000010
00110000
01110011 // csrrs x0,mstatus,t1       ; set MPP[1]
00100000
00000011
00110000
01110011 // csrrsi x0,mstatus,0b1010
01100000
00000101
00110000
01110011 // mret
00000000
00100000
00110000
10010011 // addi t0,x0,0b1
00000010
00010000
00000000
00010011 // slli t1,t0,12             ; MPP[1]
10010011
11000010
00000000
10010011 // slli t0,t0,11             ; MPP[0]
10010010
10110010
00000000
01110011 // csrrc x0,mstatus,t0       ; set MPP[0]
10110000
00000010
00110000
01110011 // csrrc x0,mstatus,t1       ; set MPP[1]
00110000
00000011
00110000
01110011 // csrrsi x0,mstatus,0b1010000
01100000
00001000
00110000
01110011 // sret
00000000
00100000
00010000
00001111 // fence
00000000
11110000
00001111
00001111 // fence
00000000
11110000
00001111
00001111 // fence
00000000
11110000
00001111
