Проектируемое устройство - перестраиваемый фильтр (интегрирование, дифференцирование). Требования к устройству: рабочая частота 20 МГц, входная/выходная задержка составляет половину периода тактового сигнала, критический путь не должен превышать по длине критический путь исходной математической модели, неопределенность тактового сигнала не более 10%, разработку вести с помощью системы контроля версий Git.

Архитектурным решением для реализации адаптивного фильтра является переключение импульсных характеристик интегратора и дифференциатора по сигналу управления.

В директории лежит проект "Перестраиваемый фильтр" (дифференцирование, интегрирование)

Требование:
Выполнить разработку цифровой интегральной схемы (ASIC), выполняющую функцию блока, разработанного в предыдущем семестре, с использование пакета программ Cadence. В частности:

1. Разработать описание блока цифровой обработки сигналов на языке Verilog HDL (синтезируемое подмножество конструкций языка) согласно выданной теме работы, а также создать все файлы,
   требуемые для успешного выполнения последующих этапов курсовой работы;
2. Провести компьютерное моделирование (Cadence Incisive), логический синтез (Cadence RTL Compiler), генерацию топологии (Cadence Encounter) устройства и выполнить импорт устройства
   в среду разработки аналоговых ИС (Cadence Virtuoso) с последующей верификацией (Cadence Assura/PVS).

Структура директории:

	-Source
	
		-rtl
			-adaptive_filter.sv
			-adaptive_filter_constr.sdc
			-adaptive_filter_pkg.sv
		-tbn
			-data
			-model
				-estimate_resolution.m
				-models_diff_integr.slx
				-README(model).txt
				-RTL_verification.m
				-Start.m
			-adaptive_filter_tb.sv
		-README.md
	
	-Scripts
		-adaptive_filter_PaR.tcl
		-fab_fast.tcl
		-fab_slow.tcl
		-MMMC.tcl
		-synth.tcl
	
	-Reports
		-Place_and_Route
			-*.summary
		-Synthesis
			-area_report
			-timing_report
	
	-Outputs
		-Place_and_Route
			-adaptive_filter.def
			-adaptive_filter.sdf
			-adaptive_filter_logic
			-asic_filter.v
			-Module_pins
		-Synthesis
			-synth_hdl.v


Назначение файлов:

1) adaptive_filter.sv         - RTL-код фильтра, также дополнительно в директорию ..\tbn\data\ записываются данные с выходов умножителей и блоков вычитания (не синтезируемая часть)

2) adaptive_filter_pkg.sv     - файл содержит в себе информацию о разрядности вычислительных модулей, коэффициенты фильтра, их разрядности; файл подгружается RTL-файлом

3) adaptive_filter_constr.sdc - файл содержит констрейны для синтеза схемы.

4) estimate_resolution.m      - скрипт для расчета оптимальной разрядности коэффициентов фильтра и для генерации коэффициентов Simulink-модели. Управляющие параметры: MAKE_PLOT

5) models_diff_integr.slx     - Simulink-модель фильтра

6) README(model).txt  	      - инструкция по тестированию исключительно Simulink-модели

7) Start.m 		      - скрипт тестирования Simulink-модели. В начале файла можно задать режим фильтра, построение графиков, режим тестирования (SINGLE_TONE_TEST), вектор частот,
				вектор амплитуд, количество данных. В директорию ..\data\ производится запись входного воздействия (только для режима SINGLE_TONE_TEST) и данных модели

8) RTL_verification.m 	      - скрипт для верификации RTL. В качестве параметров можно задать режим работы фильтра, способ получения данных, включения режима проверки, количество
				генерируемых/считываемых данных, частота дискретизации, амплитуда сигнала. В директорию ..\data\ записываются данные с выходов умножителей и блоков
				вычитания Simulink-модели.

9) adaptive_filter_tb.sv      - тестбенч фильтра, внутри подается реализуется чтение файла воздействий, сгенерированный RTL_verification.m; после того, как количество данных на выходе совпадет
				с количеством данных выходного воздействия, будет записан файл отклика фильтра в директорию ..\data\. Регулируемый параметр - FILTER_MODE

10) adaptive_filter_PaR.tcl   - скрипт используется для автоматизации проектирования в Encounter.

11) fab_fast.tcl 	      - подключение библиотек для синтеза "быстрого" корнера

12) fab_slow.tcl 	      - подключение библиотек для синтеза "быстрого" корнера

13) MMMC.tcl 		      - "Multy-mode Multy-corner", подключение библиотек для этапа создания топологии для различных корнеров

14) synth.tcl 		      - скрипт для запуска процесса логического синтеза

15) .*summary 		      - информация о таймингах на каждом этапе построения топологии

16) area_report		      - предварительная оценка занимаемой площади на этапе логического синтеза

17) timing_report 	      - оценка STA на этапе логического синтеза

18) adaptive_filter.def       - топология фильтра

19) adaptive_filter.sdf       - модель паразитных компонент (используется при повторном прохождении маршрута проектирования)

20) adaptive_filter_logic     - netlist на логическом уровне после получения топологии

21) asic_filter.v 	      - "физический" нетлист

22) Module_pins 	      - карта портов фильтра

23) synth_hdl.v 	      - HDL сгенерированный после логического синтеза


Очередность запуска функционального моделирования:

1) Настройка скрипта RTL_verification.m. Далее, когда все будет сгенерировано/прочитано, программа выдаст сообщение в консоль о необходимости запуска симуляции

2) Настройка adaptive_filter_tb.sv (выбор режима работы фильтра)

3) Нажать на любую кнопку в консоли Matlab. По окончании программа выдаст в консоль текстовые сообщения об успешности/неуспешности проверки RTL + график отклика модели и симуляции RTL

Очередность запуска скриптов для получения топологии

1) Создать папки RTL_Compiler и Encounter

2) Зайти в папку RTL_Compiler, открыть консоль и записать: RTL_Compiler ../Scripts/synth.tcl

3) Зайти в папку RTL_Compiler, открыть консоль и записать: Encounter ../Scripts/adaptive_filter_PaR.tcl