2 
 
同步寬頻域操作之半延遲線工作週期校正器研製 
Design of a de-skewed wide-range half-delay-line duty cycle corrector 
計畫編號：NSC 96－2218－E－260－002－ 
執行期間：96 年 09 月 01 日 至 97 年 09 月 30 日 
主持人：王義明 國立暨南國際大學 電機工程系 助理教授 
 
一、 中文摘要 
本研究提出一個新型的全數位式同步寬
頻域操作之工作週期校正器。利用全數位式的
電路設計能有良好的製程、電源電壓、溫度等
變異抑制能力，對於提升電路可靠度與電路性
能具關鍵性的影響。新型的工作週期校正器具
有下列技術特徵：可接受寬廣的輸入訊號工作
週期與時脈頻率、快速的工作週期校正速度，
低功率消耗與相位同步的時脈輸出等。 
本研究提出的工作週期校正器在 0.18-µm 
CMOS 製程技術下，電路可操作之輸入頻率
範圍為 68-450MHz，可輸入之訊號工作週期為
3-73% ，輸出訊號工作週期變異範圍為
50±0.5%，且當電路操作在 200MHz 時，功率
消耗為 0.53mW。 
關鍵詞: 工作週期校正器、相位同步、寬頻域 
英文摘要 
A new 50% duty-cycle corrector (DCC), 
designed with a purely digital technique, is 
presented in this project. The features of the 
proposed DCC includes a higher reliability due 
to the use of the all-digital technique, a larger 
operating frequency range, a wider acceptable 
duty-cycle range for the input clock, a faster 
duty cycle correction speed, a lower power 
dissipation, and a de-skewed output clock, 
compared to conventional DCC’s. The output 
clock has a de-skewed phase, which makes the 
new DCC more easily to merge with other 
function unit in SoC. 
When designed with a 0.18-μm CMOS 
technology, the acceptable duty-cycle of the 
input signal ranges from 3% to 73% when the 
clock frequency ranges from 68 MHz to 
450MHz and the correction operation spends 
less than 10 clock cycles with the corrected 
duty-cycle varying from 49.5% to 50.5%. 
Keywords: duty-cycle corrector, de-skewed 
phase, Soc 
二、 計畫的緣由與目的 
時脈工作週期校正電路(DCC)與脈波寬度
控制迴路(PWCL)近年來被大量設計與實現，
期望藉以解決因系統單晶片複雜時脈分佈導
致時脈訊號品質急遽惡化的問題。其中包括有
工作週期失真、相位扭曲(clock skew) 與時脈
抖動 (clock jitter)等主要問題。信號完整性
(signal integrity) 的改善，對於提升電路可靠度
與電路性能具關鍵性的影響。工作週期校正/
脈波寬度控制這類時脈電路過去的研究指出
[1]-[8]，其因應應用所衍生的設計需求條列如
下： 
■接受寬廣的輸入訊號工作週期 
■快速的校正速度 
■高速操作 
■低功率低電壓操作 
■容易和其他電路整合 
■良好的製程、電源電壓、溫度等變異抑制能
力 
線對輸入時脈週期做量化的動作，進而找出延
遲線中半週期所在的延遲細胞元位置；轉換則
是利用輸入時脈正緣與先前量測輸出的半週
期時脈正緣兩訊號觸發儲存元件(如拴鎖器)，
而產生接近 50%工作週期的時脈輸出訊號。 
由表二中文獻整理歸納結果可以發現，
[9][10][17][18]皆沿用[6]中所提的量測-轉換架
構。反觀[14]則是另一種時脈工作週期校正架
構，其校正方式僅靠半條延遲線即可完成，無
須先量測、量化輸入時脈週期。 
表二、傳統時脈工作週期校正電路特性比較表 
 
量測-轉換架構，由於須要先對輸入時脈
週期進行量測、量化，故其預置的延遲線長度
限制了電路所能操作的最低頻率。換句話說，
若欲讓可工作之輸入時脈週期範圍變大兩
倍，則預置之延遲線也需有兩倍的增長。預置
的延遲線長度限制了可操作頻率之範圍大
小，這樣的架構對寬頻域操作設下限制。另一
方面，在量測-轉換架構中其轉換之處理單元
位元寬度須要與延遲細胞元位元數等寬，故一
旦擴增操作頻率範圍則硬體複雜度將增大，同
時導致消耗功率也變大。 
由定性的分析可以瞭解，將量測-轉換架
構應用於寬頻域操作，將因對應增加的位元處
理電路而造成硬體複雜度與功率消耗增加的
缺點。反之，[14]中延遲線長度永遠僅需量測-
轉換架構的一半，故其在硬體複雜度與功率消
耗兩方面皆具有優勢。 
由定量的分析可知，表二中[14]雖已非量
測-轉換架構且僅具 0.5 條延遲線，然而功率頻
率比 (0.05mW/MHz) 非最低且其晶片面積 
(2.25mm2)卻是當中最大。表二數據同時顯
示，全數位的實現方式[9][10]普遍具有較佳的
功率頻率比。 
再一次，上述[14]的定量分析與定性分析
結果兩者恰好相反。我們依然認為造成主因為
[14]類比設計特有的佈局考量與使用了過度的
電源電容(decoupling capacitor)。再者將 I/O 
Pads 併入晶片面積計算都干擾了相關數據比
較的客觀性。 
傳統量測-轉換架構的時脈工作週期校正
電路設計，不利於寬頻域操作的應用。根據先
前分析與初步評估的結果顯示，[14]架構若改
以數位電路方式實現，則在功率消耗與晶片面
積方面仍具有相當發展潛力與研究價值。 
本計畫將發展一個嶄新的工作週期校正
電路，以符合現有應用的所有需求。 
三、 研究方法及成果 
綜合近幾年時脈工作週期校正電路的研
究可以發現，傳統電路對於解決相位同步和工
作週期校正問題絕大多數使用兩個功能單元
(工作週期校正電路  DCC 與延遲鎖定迴路
DLL)直接串接的架構，對於低成本的相位同
步功能與低功率的寬頻域( wide-range )操作的
設計需求，國內外尚無兩者兼顧的解決方案發
表。 
從定性的架構分析結果，我們知道 2006 
ASSCC [14]之架構在新衍生的設計需求上具
有發展潛力與研究價值。 
全數位式的設計相對地較混合模式
(Mixed-Mode)或類比設計有容易操作於低電
源電壓、功率消耗低與忍受製程、電源電壓、
4 
 
b.解決方案為執行二元搜尋演算法前，先
加入“先深後廣＂的搜尋觀念。即先決定搜尋
起始值之最佳階層(100、010、001)後，搜尋程
序控制權才交還給的 SAR 控制單元。 
c.執行“先深後廣＂搜尋時，加入額外的
偵測器。其目的是協助決定搜尋程序的走向，
並產生“先深後廣＂搜尋的終止條件。 
本研究的電路設計概念如圖二所示，其中
包 含 了 一 個 雙 緣 觸 發 正 反 器
Double-Edge-Triggered FF(DETFF)和半條延遲
線。當 DETFF 接收輸入時脈訊號 CK_ext 的正
緣時，節點 dl_in 的電位會從 1 轉態為 0，而
dl_in 經過半週期的延遲時間會將訊號傳遞到
CK_int，此時 CK_int 的負緣透過 DEDFF 再讓
節點 dl_in 的電位由 0 轉態為 1。因此，我們
只要讓 Delay-Line 的長度維持半個週期的長
度，即可確保輸出時脈訊號 CK_int 的工作週
期為 50%，同時輸入與輸出的相位能同步。 
(a) 
 
(b) 
圖二: 電路設計概念圖與時序圖 
本研究提出的全數位同步寬頻域操作之
半延遲線工作週期校正器的系統方塊圖如圖
三 所 示 ， 其 中 Double-Edge-Triggered 
FF(DETFF)利用 CK_ext 的正緣及 CK_int 的負
緣產生時脈訊號，如圖四所示。 Phase 
Detector(PD)為相位偵測器，Binary-Weighted 
Delay-Line(BWDL)用作調整輸出頻率及相
位 ， Time-to-Digital Converter(TDC) 和
Thermometer Circuit(TC) 為編碼電路，控制單
元為 SAR-Controller，Timing Control Unit 
(TCU)為時序控制單元，Mux 為延遲線控制碼
選擇器。 
關於電路的操作原理如下所述，首先我們
預設 Mux 的 select signal (CK_tdc)為 0，Mux
選擇 6 個 bit 1 做為控制延遲線的控制碼
(ctrl[5:0])，並將延遲線中的延遲細胞全數打
開。接著當 Mux 的 select signal 由 0 轉態為 1
時，TDC 會量測輸入頻率一個週期的時間長度
並編碼為 tdc[6:0]，tdc[6:0]再透過 TC 轉換為
代表半週期的半週期碼 therm[5:0]，當 Load 訊
號 為 high 時 再 將 therm[5:0] 載 入
SAR-Controller，並設定 SAR-Controller 的輸
出訊號 b[5:0] 的初始值為半週期控制碼。完成
SAR-Controller 初始化設定後，TCU 會產生時
脈訊號 CK_sar 讓 SAR-Controller 開始動作。
此即為“先深後廣＂的搜尋觀念。 
PD 產生的 U/D 則控制 SAR-Controller 
去調整延遲線的控制字組 ctrl[5:0]，使輸出時
脈 CK_int 的頻率加快或減慢，並同時調整
CK_ext 與 CK_int 的相位差。當完成相位同
步，PD中的LD會由 0轉態為 1，即告知CK_int
的工作週期校正完畢。 
圖三: 全數位同步寬頻域操作之半延遲線工
作週期校正器的系統方塊圖。 
6 
 
由模擬結果可知，電路可操作之輸入頻率
範圍為 68-450MHz，可輸入之訊號工作週期為
3-73%，輸出訊號工作週期為 50±0.5%，且當
電路操作在 200MHz 時，功率消耗為 0.53mW。 
四、 結論與討論 
本研究計畫擬藉由對全數位式時脈工作
週期校正器之設計，改善因系統單晶片複雜時
脈分部導致時脈訊號品質急遽惡化的問題。在
本研究中，我們所提出的電路架構不但能夠改
善時脈訊號品質惡化的問題，其中低成本的相
位同步功能與低功率的寬頻域操作設計，更利
於未來系統單晶片的大量應用與整合，相信具
有一定的實用價值。 
本計畫相關的研究結果，預計於 98 年 2
月於 IEEE 投稿一篇期刊論文。同時，將延續
並改良此次研究所提出的電路架構，將於同年
再投稿 IEEE 期刊論文 1 篇。 
五、 參考文獻 
[1] Toru Ogawa and Kenji Taniguchi, “A 50% 
duty-cycle correction circuit for PLL output,” in 
Proceeding of IEEE International Symposium on 
Circuits and Systems 2002, pp. 21-24. 
[2] Seong-Jin Jang, et al., “ASMD with duty cycle 
correction scheme for high-speed DRAM,” 
Electronics Letters, vol. 37, no. 16, pp. 1004-1006, 
Aug. 2001. 
[3] Kyu-hyoun Kim, et al., “Built-in duty cycle corrector 
using coded phase blending scheme for DDR/DDR2 
synchronous DRAM applications,” in IEEE 
International Symposium on VLSI Circuits 2003, pp. 
287-288. 
[4] Tatsuya Matano et al., “A 1-Gb/s/pin 512-Mb DDRII 
SDRAM using a digital DLL and a 
slew-rate-controlled output buffer,” IEEE J. 
Solid-State Circuits, vol. 38, no.5, pp. 762-768, May 
2003. 
[5] Yasuhiro Takai et al., “A 250-Mb/s/pin, 1-Gb 
Double-Data-Rate SDRAM with a Bidirectional 
Delay and an Interbank Shared Redundancy 
Scheme,” IEEE J. Solid-State Circuits, vol. 35, no.2, 
pp. 149-162, Feb. 2000. 
[6] Yi-Ming Wang and Jinn-Shyan Wang, “An 
all-digital 50% duty-cycle corrector,” in Proceedings 
of IEEE International Symposium on Circuits and 
Systems, vol. 2, pp. 23-26, May 2004. 
[7] Young-Chan Jang, Jun-Hyun Bae, and Hong-June 
Park, “A digital CMOS PWCL with fixed-delay 
rising edge and digital stability control,” IEEE 
Transactions on Circuits and Systems II: Express 
Briefs, vol. 53, pp. 1063-1067, Oct. 2006. 
[8] Po-Hui Yang and Jinn-Shyan Wang, “Low-voltage 
pulsewidth control loop for SOC application,” IEEE 
J. Solid-State Circuits, vol. 37, no.10, pp. 1348-1351, 
Oct. 2002. 
[9] Shao-Ku Kao and Shen-Iuan Liu, “All-digital 
fast-locked synchronous duty-cycle corrector,” IEEE 
Transactions on Circuits and Systems II: Express 
Briefs, vol. 53, pp. 1363-1367, Dec. 2006. 
[10] Bo-Jiun Chen, Shao-Ku Kao, and Shen-Iuan Liu, 
“An all-digital duty-cycle corrector,” in Proceedings 
of International Symposium on VLSI Design 
Automation and Test, pp. 1-4, April 2006. 
[11] Kanak Agarwal, Robert Montoye, “A duty-cycle 
correction circuit for high-frequency clocks,” 2006 
Symposium on VLSI Circuits Digest of Technical 
Papers, pp. 106-107. 
[12] Yeon-Jae Jung, Seung-Wook Lee, Daeyun Shim, 
Wonchan Kim, Chang-Hyun Kim, and Soo-In Cho, 
“A low jitter dual loop DLL using multiple VCDLs 
with a duty cycle corrector,” 2000 Symposium on 
VLSI Circuits Digest of Technical Papers, pp. 50-51. 
[13] L. Li, J. Hou-Ming Chen, and R. Chen-Hao Chang, 
“A low jitter delay-locked loop with a realignment 
duty cycle corrector,” in Proceedings of 
International SOC Conference, pp. 73-76, Sep. 2005. 
[14] Tsung-Hsien Lin and Chao-Ching Chi, “A 
70-490MHz 50% duty-cycle correction circuit in 
0.35-um CMOS,” in Proceedings of IEEE Asian 
Solid-State Circuits Conference, pp. 91-94, Nov. 
2006. 
[15] C. Yoo, C. Jeong, and J. Kih, “Open-loop full-digital 
duty cycle correction circuit,” Electronics Letters, 
vol. 41, no. 11, pp. 635-636, May 2005. 
[16] C. Jeong, C. Yoo, J. Lee, and J. Kih, “Digital delay 
locked loop with open-loop digital duty cycle 
corrector for 1.2Gb/s/pin double data-rate SDRAM,” 
in Proceedings of the 30th European Solid-State 
Circuits Conference, pp. 379-382, Sep. 2004. 
[17] Shao-Ku Kao and Shen-Iuan Liu, “All-digital clock 
deskew buffer with variable duty cycles,” IEICE 
Transactions on Electron, vol. E89-C, pp. 753-760, 
June 2006. 
[18] You-Jen Wang, Shao-Ku Kao, and Shen-Iuan Liu, 
“All-digital delay-locked loop/pulsewidth-control 
loop with adjustable duty cycles,” IEEE J. 
Solid-State Circuits, vol. 41, pp. 1262-1274, June 
2006. 
[19] Kuo-Hsing Cheng, Chia-Wei Su, Chen-Ling Wu, and 
Yu-Lung Lo, “A phase-locked pulsedwidth control 
loop with programmable duty cycle,” in Proceedings 
of IEEE Asia-Pacific Conference on Advanced 
System Integrated Circuits, pp. 84-87, Aug. 2004. 
8 
 
1 
 
出席國際學術會議心得報告 
                                                             
計畫編號 NSC 96-2218-E-260-002- 
計畫名稱 同步寬頻域操作之半延遲線工作週期校正器研製 
出國人員姓名 
服務機關及職稱 
國立暨南國際大學電機工程系 
王義明 助理教授 
會議時間地點 中國大陸北京, 2008/05/20 – 2008/05/22 
會議名稱 2008 IEEE International Conference on Communications, ICC 2008 
發表論文題目 無 
 
一、參加會議經過 
International Conference on Communications (ICC)是國際電子電機工程師協會 
(IEEE)通訊協會中的具有指標性的會議之一。每年吸引全球各地的研究與從業人員競
相投稿以展現其最新的研究成果。 
今年會議在中國大陸北京舉辦，會議舉辦期間由五月十九日開始至五月二十三日結
束，全程共計五天。此次會議計有來自世界各國之3135篇論文投稿，並由大會Technical 
Program Committee (TPC)中1053位通訊專家們交互審稿。最後接受來自3135投稿的1102
篇論文。其中，有886篇做口頭發表(Oral Session)，216篇為海報發表(Oral Session)，接受
率約為35.15%。所有論文被區分為150個口頭報告議程，及32個海報發表議程進行。 
除了上述的論文研討發表議程  (Technical Session)，會議中尚有技術教學課程 
(Tutorial)、設計開發論壇 (Design and Developers Forum) 以及未來通訊趨勢研討會 
(Workshop)。但是由於其他的議程與論壇皆需要額外付費，礙於有限的經費，故本次主
要以參加論文研討 (Technical Session) 為主。 
 
二、與會心得 
論文研討 (Technical Session) 議程分成了眾多細項主題。個人比較感興趣的是通訊
系統或電路實現方面的主題，藉以了解個人研究專長在切入通訊領域之門檻與相異的設
計考量。 
今年的技術研究重點依舊為正交分頻多工系統  (OFDM)、多重輸入輸出系統 
(MIMO)和時空碼 (Space-Time Code)等工業界與學術界最熱門研究與討論的技術，也是
未來第四代行動通訊的主流技術。此外，架構中低密度位元檢查碼 (Low Density Parity 
Check Code, LDPC)的相關研究也非常多，由於此種新編碼方式可以使系統效能逼近
Shannon Capacity，可以預期未來通訊系統標準中將會採用此種技術，並進而成為渦輪碼 
(Turbo Code)的替代技術。 
