`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 11.05.2023 10:56:11
// Design Name: 
// Module Name: Band_De_Registre
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module Band_De_Registre(
    input Addr_A,
    input Addr_B,
    input Addr_w,
    input w,
    input Data,
    input Rst,
    input Clk,
    output QA,
    output QB
    );
endmodule
