<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>🍐 🥑 🙋🏻 开发自己的内核以嵌入基于FPGA的处理器系统 🏌️ 🏁 🆑</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="因此，在本周期的第一篇文章中，据说最好使用处理器系统来控制我们的设备，该设备使用针对Redd复合体的FPGA实现，然后在第一篇和第二篇文章中将介绍如何制作此系统。 好的，完成了，我们甚至可以从列表中选择一些现成的内核以将其包括在其中，但是最终目标是管理我们自己的自定义内核。 现在该考虑如何在处理器系...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>开发自己的内核以嵌入基于FPGA的处理器系统</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/454938/"><img src="https://habrastorage.org/webt/ze/eo/9f/zeeo9fw5rmqp8pk7lsmr0cytbve.jpeg"><br><br> 因此，在本<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">周期</a>的<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">第一篇文章中，</a>据说最好使用处理器系统来控制我们的设备，该设备使用针对Redd复合体的FPGA实现，然后在第一篇和第二篇文章中将介绍如何制作此系统。 好的，完成了，我们甚至可以从列表中选择一些现成的内核以将其包括在其中，但是最终目标是管理我们自己的自定义内核。 现在该考虑如何在处理器系统中包含任意内核了。 <br><a name="habracut"></a><br> 该周期的所有文章： <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">为Redd中安装的FPGA开发最简单的“固件”，并以内存测试为例进行调试</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">为Redd中安装的FPGA开发最简单的“固件”。</a>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">第2部分。程序代码</a> <br><br> 为了理解当今的理论，您应该找到并下载<b>Avalon接口规范</b>文档，因为<b>Avalon</b>总线是NIOS II系统的基础总线。 我将参考章节，表格和数据来修订2018年9月26日的文档。 <br><br> 我们打开第3节专门讨论内存映射接口，或者说-3.2。 表9列出了总线信号。 请注意，所有这些信号都是可选的。 我在“必填”列中找不到单个信号为“是”的信号。 我们可能不会将此信号转发给我们的设备。 因此，在最简单的情况下，总线的实现极其简单。 该表的开头如下所示： <br><br><img src="https://habrastorage.org/webt/qj/et/kn/qjetkngv8gubiwwtqtx8atvab7c.png"><br><br> 如您所见，所有信号都被很好地描述了（除了用英语完成）。 以下是各种情况下的时序图。 最简单的情况不会引起任何问题。 现在，我将从文档中获取时间表，并用半透明的填充内容覆盖某些行（它们都是可选的，我们有权排除任何考虑因素）。 <br><br><img src="https://habrastorage.org/webt/q4/oz/w_/q4ozw_efgf6v6adbdhnkdeacply.png"><br><br> 吓人的 但是一切都很简单：给我们地址和<b>读</b>选通脉冲，我们必须在readdata总线上设置数据。 反之亦然：给我们地址，写数据总线上的数据和写选通脉冲，我们必须对数据进行捕捉。 典型的同步总线一点也不可怕。 <br><br> 当存储器访问不是32位字时，需要隐蔽的一行。 当我们设计通用内核时，这非常重要。 但是，当我们设计一个一天的核心时，我们只需在文档中编写有关该核心的内容（我是脑中反对商标的人，但是有人可以将其限制在此范围内），我们需要使用32位字，仅此而已。 好了， <b>响应</b>信号非常特殊，原则上我们不感兴趣。 <br><br> 有时很重要的一点是，当设备未就绪时，可以将总线的运行延迟几个时钟周期。 在这种情况下，应添加<b>WaitRequest</b>信号。 时序图将更改如下： <br><br><img src="https://habrastorage.org/webt/sy/hr/lf/syhrlf64dvm-zrr262xvveicea4.png"><br><br> 当<b>WaitRequest被挂起时</b> ，向导会知道我们的设备正忙。 如果未重置此信号，请小心，整个系统在处理后将“冻结”，因此只有重启FPGA才能重置它。  JTAG随系统挂起。 我上次观察到这种现象是在撰写本文时，因此记忆仍然生动。 <br><br> 在公司文档中进一步考虑了更高效的数据流水线和批处理事务案例，但是本文的任务不是考虑所有可能的选择，而是向读者展示工作方式，强调所有这些都不是令人恐惧的，因此我们将自己局限于这两个简单的选择。 <br><br> 让我们设计一些简单的设备，该设备会定期在总线上不可用。 首先想到的是串行接口。 在传输过程中，我们将等待系统。 在生活中，我强烈建议您不要这样做：处理器将一直停止直到忙碌的事务结束，但这对于本文来说是一个理想的情况，因为实现代码将是可以理解的，并且不会很麻烦。 通常，我们将制造一个串行发送器，该发送器可以将数据和芯片选择信号发送到两个设备。 <br><br><img src="https://habrastorage.org/webt/fr/uj/_u/fruj_ufw0phhzgbovupezinxo6c.png"><br><br> 让我们从最简单的轮胎选项开始。 让我们制作一个并行输出端口，该端口形成选择晶体的信号。 <br><br><img src="https://habrastorage.org/webt/rc/z6/yg/rcz6ygig6s3yz-bxsjwsbonygp4.png"><br><br> 为此，我将采用上一篇文章中获得的项目，但是为了避免混淆，我将其放在AVALON_DEMO目录中。 我不会更改其他文件的名称。 在此目录中，创建<b>my_cores</b>目录。 目录名称可以是任何名称。 我们将在其中存储我们的核心。 没错，今天将是其中之一。 创建具有以下内容的<b>CrazySerial.sv</b>文件： <br><pre><code class="plaintext hljs">module CrazySerial ( input clk, input reset, input [1:0] address, input write, input [31:0] writedata, output reg [1:0] cs ); always @(posedge clk, posedge reset) begin if (reset == 1) begin cs &lt;= 0; end else begin if (write) case (address) 2'h00: cs &lt;= writedata [1:0]; default:; endcase end end endmodule</code> </pre> <br> 让我们做对。 首先，接口线。  <b>clk</b>和<b>reset</b>是时钟线和复位线。  <b>地址</b> ， <b>写</b>和<b>写</b> <b>数据行</b>的名称来自带有“ <b>内存映射接口”</b>文档的信号列表的表。 <br><br><img src="https://habrastorage.org/webt/lz/q9/rv/lzq9rvmj8mekwwiqqene5mvbu7i.png"><br><br><img src="https://habrastorage.org/webt/pe/xz/a-/pexza-dsswt01-shzs4sy0pkjay.png"><br><br> 实际上，我可以给任何名字。 逻辑线与物理线的链接将在稍后进行。 但是，如果您提供表中的名称，则开发环境将自行连接它们。 因此，最好从表中获取名称。 <br><br> 嗯， <b>cs</b>是从芯片出来的晶体选择线。 <br><br> 实现本身是微不足道的。 复位时，输出清零。 如此-在每种情况下，我们都会检查是否存在<b>写入</b>信号。 如果地址等于零，则单击数据。 当然，可以在此处添加一个解码器，这将阻止一次选择两个设备，但是生活中的美好时光会使文章超负荷。 本文仅提供最必要的步骤，但是，请注意，生活中所有事情都可以做得更复杂。 <br><br> 太好了 我们准备将这些代码引入处理器系统。 我们转到<b>Platform Designer</b> ，选择我们在过去的实验中构建的系统作为输入文件： <br><br><img src="https://habrastorage.org/webt/vd/a3/mp/vda3mpnhkbmfl9gj037h7kyefs8.png"><br><br> 我们提请注意左上角的“ <b>新组件”</b>项： <br><br><img src="https://habrastorage.org/webt/iz/xq/hw/izxqhw8wg6jshahucg0ardu7ukg.png"><br><br> 要添加组件，请单击此项目。 在打开的对话框中，填写字段。 对于本文，仅填写组件名称： <br><br><img src="https://habrastorage.org/webt/nn/l8/mt/nnl8mtcsdxmqyp6cjnkrcr-qlc0.png"><br><br> 现在转到“ <b>文件”</b>选项卡，然后单击“ <b>添加文件”</b> ： <br><br><img src="https://habrastorage.org/webt/fo/rw/jx/forwjxin05orcsaaw7uuuiw1mra.png"><br><br> 添加先前创建的文件，在列表中选择它，然后单击<b>分析综合文件</b> ： <br><br><img src="https://habrastorage.org/webt/a_/-i/g0/a_-ig0-b-v--safmwwco-gcblvi.png"><br><br> 解析<b>SystemVerilog</b>没有错误，但是有一些概念上的错误。 它们是由于开发环境错误地连接了某些线路而造成的。 我们转到“ <b>信号和接口”</b>选项卡，并在此处注意： <br><br><img src="https://habrastorage.org/webt/be/7s/nb/be7snb0yjnqj8qn-ku_dboeirjs.png"><br><br>  <b>CS</b>行被错误地分配给<b>avalon_slave0</b>接口<b>readdata</b>信号。 但是，由于我们从文档表中给它们起了名字，因此所有其他行都被正确识别。 但是问题线怎么办？ 应该将它们分配给类似<b>导管</b>的接口。 为此，请单击“添加界面”项 <br><br><img src="https://habrastorage.org/webt/ur/ce/je/urcejebzbrayxcoyvs16vorleik.png"><br><br> 在下拉菜单中，选择<b>管道</b> ： <br><br><img src="https://habrastorage.org/webt/2-/l-/45/2-l-45h1b_8jnat3uazcscgcpt0.png"><br><br> 我们得到一个新的界面： <br><br><img src="https://habrastorage.org/webt/g_/r4/j0/g_r4j0acbfvawp7plewjmsolw1e.png"><br><br> 如果需要，可以重命名。 的确，如果我们要创建多个外部接口，这肯定是必要的。 作为文章的一部分，我们将其保留为<b>导管</b>名。 现在，我们用鼠标钩住<b>cs</b>线并将其拖动到此界面中。 我们必须设法在<b>导管_end</b>线下抛出一个信号，然后我们才能这样做。 在其他地方，光标将显示为划线的圆圈。 最后，我们应该有： <br><br><img src="https://habrastorage.org/webt/gb/2e/lw/gb2elw6dvx2iw11y28uq0qlye5q.png"><br><br> 用<b>chipdata</b>将信号类型替换为<b>readdata</b> 。 最终图片： <br><br><img src="https://habrastorage.org/webt/6o/ur/gq/6ourgq054tn85rth2nixk33_pvs.png"><br><br> 但是错误仍然存​​在。 没有为<b>阿瓦隆总线</b>分配复位信号。 我们从列表中选择<b>avalon_slave_0</b>并查看其属性。 <br><br><img src="https://habrastorage.org/webt/s6/0i/--/s60i--4ijigk6exutkovd5zlwi0.png"><br><br> 用<b>reset</b>替换<b>任何内容</b> 。 同时，我们将检查其他接口属性。 <br><br><img src="https://habrastorage.org/webt/xn/4d/kf/xn4dkf5jpxsi-6ujubxeuptddo4.png"><br><br> 可以看出，寻址是用语言表达的。 好了，这里还配置了文档中的许多其他内容。 在这种情况下获得的时间图将绘制在属性的最底部： <br><br><img src="https://habrastorage.org/webt/xc/nw/xq/xcnwxqjxkz7y4qgxtcmn6ulb5eu.png"><br><br> 实际上，没有更多的错误了。 您可以单击“ <b>完成”</b> 。 我们创建的模块出现在设备树中： <br><br><img src="https://habrastorage.org/webt/rt/qe/bz/rtqebza22wictmnw0cpgvw_uu3g.png"><br><br> 将其添加到处理器系统，连接时钟信号并重置。 我们将数据总线连接到<b>Data Master</b>处理器。 双击<b>Conduit_end</b>并为外部信号命名，例如<b>lines</b> 。 原来是这样的： <br><br><img src="https://habrastorage.org/webt/ob/mm/al/obmmalo6x1jytho2mzkvy4emdbu.png"><br><br> 重要的是不要忘记，由于我们在系统中添加了一个块，因此必须确保该块不与地址空间中的任何人冲突。 在这种特殊情况下，图中没有冲突，但是无论如何，我将选择菜单项<b>System-&gt; Assign Base Addresses</b> 。 <br><br> 仅此而已。 该块已创建，配置并添加到系统中。 点击<b>生成HDL</b>按钮，然后点击<b>完成</b> 。 <br><br> 我们对该项目进行草拟，然后转到<b>Pin Planner</b>并分配分支。 原来是这样的： <br><br><img src="https://habrastorage.org/webt/mn/fs/39/mnfs39ezihwpwese2tsdto4ialc.png"><br><br> 对应于接口连接器的触点B22和C22。 <br><br> 我们进行最终组装，将处理器系统加载到FPGA中。 现在我们需要优化程序代码。 启动Eclipse。 <br><br> 让我提醒您，我目前正在使用一个项目，该项目与我上次使用Redd时所处的目录不同。 为了避免混淆，我将从树中删除旧项目（但仅从树中删除，而不删除文件本身）。 <br><br><img src="https://habrastorage.org/webt/xm/jv/ch/xmjvchikm8_ukin_evoqdw28op8.png"><br><br> 接下来，我在空白树上单击鼠标右键，然后从菜单中选择“ <b>导入</b> ”： <br><br><img src="https://habrastorage.org/webt/yp/kt/sf/ypktsfboxaxgfhqcubjnlwogoxq.png"><br><br>  Next- <b>General-&gt;现有项目进入工作区</b> ： <br><br><img src="https://habrastorage.org/webt/rb/dw/me/rbdwmebel6yu6hjmvyxn7hik0q8.png"><br><br> 只需选择存储项目文件的目录： <br><br><img src="https://habrastorage.org/webt/nd/3t/6h/nd3t6hwmddm9pfrwr4cjd4iw4hy.png"><br><br><img src="https://habrastorage.org/webt/ei/qg/de/eiqgdehf_klzhkyyleod_opnlgq.png"><br><br> 从过去的实验继承的两个项目都将连接到开发环境。 <br><br><img src="https://habrastorage.org/webt/qq/vw/jk/qqvwjkfgoli7vu3wedt3qhbnsf0.png"><br><br> 我将突出显示框架中的下一项： <br><blockquote> 每次更改硬件配置后，再次为BSP项目选择<b>Nios II-&gt; Generate BSP</b>菜单项。 </blockquote><br><br><img src="https://habrastorage.org/webt/ks/jn/mt/ksjnmtcdfbf2p0vej4qeeltlkxk.png"><br><br> 实际上，此操作之后，一个新的块出现在<b>\ AVALON_DEMO \ software \ SDRAMtest_bsp \ system.h文件中</b> ： <br><pre> <code class="plaintext hljs">/* * CrazySerial_0 configuration * */ #define ALT_MODULE_CLASS_CrazySerial_0 CrazySerial #define CRAZYSERIAL_0_BASE 0x4011020 #define CRAZYSERIAL_0_IRQ -1 #define CRAZYSERIAL_0_IRQ_INTERRUPT_CONTROLLER_ID -1 #define CRAZYSERIAL_0_NAME "/dev/CrazySerial_0" #define CRAZYSERIAL_0_SPAN 16 #define CRAZYSERIAL_0_TYPE "CrazySerial"</code> </pre><br> 首先，我们对常量<b>CRAZYSERIAL_0_BASE感兴趣</b> 。 <br><br> 将以下代码添加到<b>main（）</b>函数中： <br><pre> <code class="plaintext hljs"> while (true) { IOWR_ALTERA_AVALON_PIO_DATA (CRAZYSERIAL_0_BASE,0x00); IOWR_ALTERA_AVALON_PIO_DATA (CRAZYSERIAL_0_BASE,0x01); IOWR_ALTERA_AVALON_PIO_DATA (CRAZYSERIAL_0_BASE,0x02); IOWR_ALTERA_AVALON_PIO_DATA (CRAZYSERIAL_0_BASE,0x03); }</code> </pre><br> 我们开始调试，并用示波器查看各行的内容。 必须有增量二进制代码。 他在那里。 <br><br><img src="https://habrastorage.org/webt/fm/xp/0z/fmxp0z5mactvzv-vdv2cahbvj1i.png"><br><br> 此外，访问端口的频率非常好： <br><br><img src="https://habrastorage.org/webt/cm/rd/of/cmrdofrh6yzmo2xwdkjynz6gwwm.png"><br><br> 大约25 MHz是总线频率的一半（2个时钟周期）。 有时访问时间不是2个周期，而是更长。 这是由于在程序中执行了分支操作。 通常，最简单的总线访问方式是可行的。 <br><br> 现在是时候添加例如串行端口的功能了。 为此，添加与总线相关的<b>waitrequest</b>接口信号以及一对串行端口信号<b>sck</b>和<b>sdo</b> 。 总计，我们在<b>systemverilog</b>上获得以下代码片段： <br><br><img src="https://habrastorage.org/webt/dy/wc/vt/dywcvtwz6_h4ccubotauamcnnju.png"><br><br><div class="spoiler">  <b class="spoiler_title">相同的文字：</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module CrazySerial ( input clk, input reset, input [1:0] address, input write, input [31:0] writedata, output waitrequest, output reg [1:0] cs, output reg sck, output sdo );</code> </pre><br></div></div><br> 根据良好格式的规则，您需要制造一台用于传输数据的简单机器。 不幸的是，本文中最简单的机器看起来非常困难。 但是实际上，如果我不增加机器的功能（并且我不会在本文的框架内进行此操作），那么它将只有两种状态：传输正在进行中，传输正在进行中。 因此，我可以用一个信号对状态进行编码： <br>  reg发送= 0; <br><br> 在传输过程中，我需要一个位计数器，一个时钟分频器（我正在做一个故意慢的设备）和一个用于传输数据的移位寄存器。 添加适当的寄存器： <br><pre> <code class="plaintext hljs"> reg [2:0] bit_cnt = 0; reg [3:0] clk_div = 0; reg [7:0] shifter = 0;</code> </pre><br> 我将频率除以10（遵循“为什么不呢？”的原则）。 因此，在第五步中，我将塞住SCK，在第十步中，放下该行，然后转到下一个数据位。 在所有其他措施上，只需增加分频器计数器即可。 重要的是不要忘记，在第四个小节上，您还需要增加计数器，在第九个上，将其清零。 如果我们省略到下一位的转换，则指定的逻辑如下所示： <br><pre> <code class="plaintext hljs"> if (sending) begin case (clk_div) 4: begin sck &lt;= 1; clk_div &lt;= clk_div + 1; end 9: begin sck &lt;= 0; clk_div &lt;= 0; // &lt;   &gt; end default: clk_div &lt;= clk_div + 1; endcase end else</code> </pre><br> 转到下一页很容易。 他们对移位寄存器进行了移位，然后，如果当前位是第七位，则通过切换机器的状态来停止工作，否则它们将增加位计数器。 <br><pre> <code class="plaintext hljs"> shifter &lt;= {shifter[6:0],1'b0}; if (bit_cnt == 7) begin sending &lt;= 0; end else begin bit_cnt &lt;= bit_cnt + 1; end</code> </pre><br> 实际上，仅此而已。 输出位始终取自移位寄存器的高位： <br><pre> <code class="plaintext hljs"> assign sdo = shifter [7];</code> </pre><br> 并且是当前修订版中最重要的一行。 传输串行数据时， <b>waitrequest</b>信号始终<b>会</b>翘起为一。 也就是说，它是<b>发送</b>信号的副本，用于设置机器的状态： <br><pre> <code class="plaintext hljs"> assign waitrequest = sending;</code> </pre><br> 好了，当写入地址1时（回想一下，这里我们用32位字寻址），我们将数据捕捉到移位寄存器中，将计数器清零并开始传输过程： <br><pre> <code class="plaintext hljs"> if (write) //... 2'h01: begin bit_cnt &lt;= 0; clk_div &lt;= 0; sending &lt;= 1; shifter &lt;= writedata [7:0]; end default:; endcase end</code> </pre><br><div class="spoiler">  <b class="spoiler_title">现在，我将所有片段描述为单个文本：</b> <div class="spoiler_text"><pre> <code class="plaintext hljs">module CrazySerial ( input clk, input reset, input [1:0] address, input write, input [31:0] writedata, output waitrequest, output reg [1:0] cs, output reg sck, output sdo ); reg sending = 0; reg [2:0] bit_cnt = 0; reg [3:0] clk_div = 0; reg [7:0] shifter = 0; always @(posedge clk, posedge reset) begin if (reset == 1) begin cs &lt;= 0; sck &lt;= 0; sending &lt;= 0; end else begin if (sending) begin case (clk_div) 4: begin sck &lt;= 1; clk_div &lt;= clk_div + 1; end 9: begin clk_div &lt;= 0; shifter &lt;= {shifter[6:0],1'b0}; sck &lt;= 0; if (bit_cnt == 7) begin sending &lt;= 0; end else begin bit_cnt &lt;= bit_cnt + 1; end end default: clk_div &lt;= clk_div + 1; endcase end else if (write) case (address) 2'h00: cs &lt;= writedata [1:0]; 2'h01: begin bit_cnt &lt;= 0; clk_div &lt;= 0; sending &lt;= 1; shifter &lt;= writedata [7:0]; end default:; endcase end end assign sdo = shifter [7]; assign waitrequest = sending; endmodule</code> </pre><br></div></div><br> 我们开始将新代码引入系统。 实际上，该路径与创建组件时的路径相同，但是某些步骤已经可以省略。 现在，我们将熟悉优化过程。 转到<b>平台设计器</b> 。 如果仅更改Verilog代码，则对完成的系统执行<b>Generate HDL</b>操作将非常简单。 但是，由于模块有新行（即接口已更改），因此需要重做。 为此，请在树中将其选中，按鼠标右键，然后选择“ <b>编辑”</b> 。 <br><br><img src="https://habrastorage.org/webt/sg/el/hx/sgelhxlzgzwjz81z6q7xhkhbxzs.png"><br><br> 我们正在编辑现有系统。 因此，只需转到“ <b>文件”</b>选项卡，然后单击“ <b>分析合成文件”</b> ： <br><br><img src="https://habrastorage.org/webt/qy/nw/0q/qynw0q5tul7k26yaygdyzsigouu.png"><br><br> 可以预见的是发生了错误。 但是我们已经知道，错误的路线应该受到谴责。 因此，我们转到<b>Signals＆Interfaces</b>选项卡，将<b>sck</b>和<b>sdo</b>沿着同一行从<b>avalon_slave_0</b>接口<b>拖动</b>到<b>导管_end</b>接口： <br><br><img src="https://habrastorage.org/webt/z_/rz/jj/z_rzjjaaiaqzey6gczf6ptt0vfa.png"><br><br> 还要为其重命名“ <b>信号类型”</b>字段。 结果应如下所示： <br><br><img src="https://habrastorage.org/webt/ng/3_/t_/ng3_t_kiebqf_jw3wwljh0aqsig.png"><br><br> 实际上，仅此而已。 单击<b>Finish</b> ，为处理器系统调用<b>Generate HDL File</b> ，在Quartus中起草项目，分配新的支路： <br><br><img src="https://habrastorage.org/webt/ul/hg/rh/ulhgrhytzp1y9149j8x11apyvcy.png"><br><br> 这些是接口连接器的触点A21和A22，我们进行最终组装，并填写FPGA中的“固件”。 <br><br> 铁更新。 现在的程序。 让我们去Eclipse。 我们记得在那里做什么？ 没错，不要忘记选择<b>Generate BSP</b> 。 <br><br> 实际上，仅此而已。 仍然需要向程序添加功能。 我们将一对字节传输到串行端口，但是将第一个字节发送到由<b>cs [0]</b>行选择的设备，并将第二个字节发送到<b>cs [1]行</b> 。 <br><pre> <code class="plaintext hljs"> IOWR_ALTERA_AVALON_PIO_DATA (CRAZYSERIAL_0_BASE,0x01); IOWR_ALTERA_AVALON_PIO_DATA (CRAZYSERIAL_0_BASE+4,0x12); IOWR_ALTERA_AVALON_PIO_DATA (CRAZYSERIAL_0_BASE,0x02); IOWR_ALTERA_AVALON_PIO_DATA (CRAZYSERIAL_0_BASE+4,0x34); IOWR_ALTERA_AVALON_PIO_DATA (CRAZYSERIAL_0_BASE,0x00);</code> </pre><br> 请注意，那里没有可用性检查。 包裹一个接一个地走。 但是，在示波器上，所有结果都非常一致 <br><br><img src="https://habrastorage.org/webt/vh/qm/ig/vhqmigcblrnmmcizbs11jwdgsig.png"><br><br> 黄色射线为<b>cs [0]</b> ，绿色<b>射线</b>为<b>sdo</b> ，紫色<b>射线</b>为<b>sck</b> ，蓝色<b>射线</b>为<b>cs [1]</b> 。 可以看出，0x12代码分配给第一个设备，0x34代码分配给第二个设备。 <br><br> 读取方法与此类似，但是除了无法正常读取连接器底脚的内容外，我只是想出一个漂亮的例子。 但是那个例子太简陋了，以至于做起来都不有趣。 但是在这里值得注意的是，在读取此总线设置时可能非常重要： <br><br><img src="https://habrastorage.org/webt/m4/7g/i6/m47gi6xbkat-jct5iuuffqmyya8.png"><br><br> 如果有<b>读取</b>行，则读取时序图将出现在设置对话框中。 它将显示此参数的影响。 当读取连接器的支脚时，它仍然不会被注意到，但是当完全从相同的FIFO或RAM中读取时。 可以将RAM配置为在提交地址后立即发布数据，也可以同步发布数据。 在第二种情况下，增加了延迟。 毕竟，总线设置了地址，设置了选通脉冲。但是在时钟信号的最近沿没有数据。 它们将出现在此前沿之后。也就是说，系统具有单延迟延迟。 只需设置此参数即可将其考虑在内。 简而言之，如果您没有阅读预期的内容，请首先检查是否需要配置延迟。 其余的-阅读和写作没有什么不同。 <br><br> 好吧，让我再次提醒您，最好不要为了长期运行而取消总线就绪状态，否则很有可能会大大降低系统性能。 就绪信号可以将事务保持几个时钟周期，而不是最多80个时钟周期，如我的示例所示。 但是首先，对于本文而言，任何其他示例都不方便；其次，对于一日内核，这是完全可以接受的。 您将充分了解自己的行为，并避免总线阻塞的情况。 的确，如果核心能够在分配给它的时间中幸存下来，那么这种假设可能会破坏未来的生活，因为每个人都会忘记它，并使一切变慢。 但是会晚一些。 <br><br> 尽管如此，我们已经学会了使处理器内核控制我们的内核。 在这个可寻址的世界中，一切都是清楚的，现在是时候应对流媒体世界了。 但是我们将在下一篇文章中，甚至在几篇文章中进行介绍。 <br><br><h3> 结论 </h3><br> 本文展示了如何连接任意Verilog内核来控制Nios II处理器系统。 显示了与Avalon总线最简单的连接以及总线可以处于繁忙状态的连接的选项。 提供了到文献的链接，您可以从中找到内存映射模式下Avalon总线的其他工作模式。 <br><br> 生成的项目可以在<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=zh-CN&amp;u=">此处</a>下载。 </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/zh-CN454938/">https://habr.com/ru/post/zh-CN454938/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../zh-CN454924/index.html">Veeam Backup for Microsoft Office 365 v3中的身份验证设置</a></li>
<li><a href="../zh-CN454926/index.html">您对word2vec的了解都不是真的</a></li>
<li><a href="../zh-CN454928/index.html">在RDP会话上绕过Windows锁定屏幕的方法</a></li>
<li><a href="../zh-CN454930/index.html">V8中的垃圾收集：新的Orinoco GC如何工作</a></li>
<li><a href="../zh-CN454932/index.html">投资和软件：5个用于在交易所进行交易的交易终端</a></li>
<li><a href="../zh-CN454940/index.html">旅游健康保险：详细说明</a></li>
<li><a href="../zh-CN454946/index.html">全球国家：为什么以及如何避免它们</a></li>
<li><a href="../zh-CN454958/index.html">内幕：EPFL研究生院。 第4.1部分：日常生活</a></li>
<li><a href="../zh-CN454960/index.html">微生物群。 药物如何影响肠道细菌</a></li>
<li><a href="../zh-CN454962/index.html">全球的IT公司如何面对前雇员面对竞争者提供保护？</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>