
---
title: '传台积电3nm良品率出现问题，或影响相关厂商的芯片计划'
categories: 
 - 新媒体
 - ZAKER
 - channel
headimg: 'https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202202/62147f3f8e9f096f4033ff14_1024.jpg'
author: ZAKER
comments: false
date: Mon, 21 Feb 2022 23:01:00 GMT
thumbnail: 'https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202202/62147f3f8e9f096f4033ff14_1024.jpg'
---

<div>   
<p>此前报道指，台积电（TSMC）将在 2022 年下半年量产 N3 制程节点，并计划推出名为 N3E 的增强型 3nm 工艺，将拥有更好的性能和功耗表现，量产时间为 2023 年下半年。此外，还可能推出成本和设计有所差异的 N3B 等方案。在去年末，台积电已经在 Fab 18 中启动了 3nm 芯片的试生产。</p><p>据 DigiTimes 报道，台积电的 N3 制程节点方案未能顺利推进，已不断进行修正，但良品率等整体效能的提升进度仍低于预期，甚至在某些部分出现困难，需要重新安排，导致苹果等多家客户近期下单均以 N5 制程节点及其衍生的工艺为主，扩大了 N4、N4P 和 N4X 等工艺的使用。台积电 N3 制程节点专为智能手机和高性能计算（HPC）芯片而设计，在 N5 制程节点上进一步应用极紫外光刻（EUV）技术，光罩层数将超过 20 层。台积电承诺 N3 工艺相比 N5 工艺，性能可提高 10%-15%，或者降低 25%-30% 的功耗。</p><p></p><div class="img_box" id="id_imagebox_0" onclick><div class="content_img_div perview_img_div"><img class="lazy opacity_0 " id="img_0" data-original="http://zkres2.myzaker.com/202202/62147f3f8e9f096f4033ff14_1024.jpg" data-height="341" data-width="650" src="https://cors.zfour.workers.dev/?http://zkres2.myzaker.com/202202/62147f3f8e9f096f4033ff14_1024.jpg" referrerpolicy="no-referrer"></div></div>台积电总裁魏哲家曾表示，N3 制程节点仍使用 FinFET 晶体管的结构，是为客户提供最佳的技术成熟度、性能和成本。在台积电 3nm 工艺技术推出的时候，将成为业界最先进的 PPA 和晶体管技术，N3 制程节点将成为台积电另一个大规模量产且持久的制程节点。早有传闻指，英特尔和苹果已率先获得台积电 N3 制程节点的产能。前者计划将该工艺使用在 2023 年发布的 Meteor Lake 上，制造 GPU 模块；后者则首先用在 2023 年新款 iPad 搭载的芯片上，目前在时间上也非常勉强。<p></p><p>台积电的 3nm 计划推进缓慢，甚至催生备用方案，本是三星追赶的好时机。不过三星在 7nm 及以下工艺上的研发也一直不顺利，使得 5nm 客户寥寥无几，近期 4nm 工艺因效能问题也备受争议。虽然三星在 3nm 制程节点引入了全新的 GAAFET 全环绕栅极晶体管工艺，并计划在 2022 年上半年量产第一代 3nm 工艺，不过外界并不看好。毕竟台积电在 N3 制程节点只是沿用 FinFET 晶体管，目前也遭遇了不小的困难，三星想越级使用，只会难上加难。尽管三星报价优惠，估计厂商普遍也不敢冒险使用。三星已在 3nm 计划里投下巨资，如果不达预期，或许难以收回成本导致项目亏损。</p><div id="recommend_bottom"></div><div id="article_bottom"></div>  
</div>
            