v 20010304
B 300 300 3000 5400 3 0 0 0 -1 -1 0 0 -1 -1 -1 -1
T 300 6400 8 10 0 0 0 0
device=CS5396-KS
T 300 6600 8 10 0 0 0 0
class=IC
T 300 6000 2 10 1 1 0 0
uref=U?
T 300 5750 3 10 1 0 0 0
CS5396-KS
P 300 4200 0 4200 1
{
T 136 4250 5 8 1 1 0 0
pin1=1
T 375 4150 3 8 1 0 0 0
Vref
}
P 300 2700 0 2700 1
{
T 96 2750 5 8 1 1 0 0
pin2=2
T 375 2650 3 8 1 0 0 0
Vcom
}
P 600 300 600 0 1
{
T 675 150 5 8 1 1 0 0
pin3=3
T 322 350 3 8 1 0 0 0
AGND0
}
P 300 5400 0 5400 1
{
T 96 5450 5 8 1 1 0 0
pin4=4
T 375 5350 3 8 1 0 0 0
AinL+
}
P 300 4800 0 4800 1
{
T 120 4850 5 8 1 1 0 0
pin5=5
T 375 4750 3 8 1 0 0 0
AinL-
}
P 3300 4200 3600 4200 1
{
T 3400 4250 5 8 1 1 0 0
pin6=6
T 2738 4150 3 8 1 0 0 0
ADCTL
}
P 3300 2100 3600 2100 1
{
T 3400 2150 5 8 1 1 0 0
pin7=7
T 2623 2050 3 8 1 0 0 0
MCLKA
}
L 3300 2200 3200 2100 3 0 0 0 -1 -1
L 3300 2000 3200 2100 3 0 0 0 -1 -1
P 300 3600 0 3600 1
{
T 112 3650 5 8 1 1 0 0
pin8=8
T 375 3550 3 8 1 0 0 0
TST01
}
P 3300 4500 3600 4500 1
{
T 3400 4550 5 8 1 1 0 0
pin9=9
T 2738 4450 3 8 1 0 0 0
DACTL
}
P 3300 5100 3600 5100 1
{
T 3400 5150 5 8 1 1 0 0
pin10=10
T 2934 5050 3 8 1 0 0 0
CAL
}
P 3000 5700 3000 6000 1
{
T 3075 5775 5 8 1 1 0 0
pin11=11
T 2894 5550 3 8 1 0 0 0
VD
}
P 3000 300 3000 0 1
{
T 3075 150 5 8 1 1 0 0
pin12=12
T 2780 350 3 8 1 0 0 0
DGND
}
P 3300 3000 3600 3000 1
{
T 3400 3050 5 8 1 1 0 0
pin13=13
T 2838 2950 3 8 1 0 0 0
LRCK
}
P 3300 2700 3600 2700 1
{
T 3400 2750 5 8 1 1 0 0
pin14=14
T 2842 2650 3 8 1 0 0 0
SCLK
}
P 3300 3600 3600 3600 1
{
T 3400 3650 5 8 1 1 0 0
pin15=15
T 2618 3550 3 8 1 0 0 0
SDATA2
}
P 3300 3300 3600 3300 1
{
T 3400 3350 5 8 1 1 0 0
pin16=16
T 2658 3250 3 8 1 0 0 0
SDATA1
}
P 3300 900 3600 900 1
{
T 3400 950 5 8 1 1 0 0
pin17=17
T 2530 850 3 8 1 0 0 0
CCLK/SM
}
P 3300 5400 3600 5400 1
{
T 3400 5450 5 8 1 1 0 0
pin18=18
T 2526 5350 3 8 1 0 0 0
CDIN/DFS
}
P 3300 1200 3600 1200 1
{
T 3400 1250 5 8 1 1 0 0
pin19=19
T 2650 1150 3 8 1 0 0 0
CS/PDN
}
P 3300 1800 3600 1800 1
{
T 3400 1850 5 8 1 1 0 0
pin20=20
T 2635 1750 3 8 1 0 0 0
MCLKD
}
L 3300 1900 3200 1800 3 0 0 0 -1 -1
L 3300 1700 3200 1800 3 0 0 0 -1 -1
P 300 3300 0 3300 1
{
T 32 3350 5 8 1 1 0 0
pin21=21
T 375 3250 3 8 1 0 0 0
TST02
}
P 2400 300 2400 0 1
{
T 2475 150 5 8 1 1 0 0
pin22=22
T 2188 350 3 8 1 0 0 0
LGND
}
P 2400 5700 2400 6000 1
{
T 2475 5775 5 8 1 1 0 0
pin23=23
T 2302 5550 3 8 1 0 0 0
VL
}
P 1800 5700 1800 6000 1
{
T 1875 5775 5 8 1 1 0 0
pin24=24
T 1688 5550 3 8 1 0 0 0
VA
}
P 1800 300 1800 0 1
{
T 1875 150 5 8 1 1 0 0
pin25=25
T 1522 350 3 8 1 0 0 0
AGND2
}
P 300 1500 0 1500 1
{
T 0 1550 5 8 1 1 0 0
pin26=26
T 375 1450 3 8 1 0 0 0
AinR-
}
P 300 2100 0 2100 1
{
T 16 2150 5 8 1 1 0 0
pin27=27
T 375 2050 3 8 1 0 0 0
AinR+
}
P 1200 300 1200 0 1
{
T 1275 150 5 8 1 1 0 0
pin28=28
T 942 350 3 8 1 0 0 0
AGND1
}
