DDI0_SELECT,VAR_0
DDI_MASK,VAR_1
DPLL_A,VAR_2
DPLL_B,VAR_3
DPLL_SYNCLOCK_ENABLE,VAR_4
DPLL_VGA_MODE_DIS,VAR_5
DP_MASK,VAR_6
DRM_DEBUG_KMS,FUNC_0
DRM_ERROR,FUNC_1
EINVAL,VAR_7
LANE_PLL_ENABLE,VAR_8
LANE_PLL_MASK,VAR_9
LANE_PLL_PIPE,FUNC_2
PSB_LANE0,VAR_10
PSB_LANE1,VAR_11
PSB_LANE2,VAR_12
PSB_LANE3,VAR_13
REF_CLK_DPLL,VAR_14
REF_CLK_DPLLA,VAR_15
REF_CLK_MASK,VAR_16
REG_WRITE,FUNC_3
SB_M,FUNC_4
SB_M_DIVIDER_MASK,VAR_17
SB_M_DIVIDER_SHIFT,VAR_18
SB_N_CB_TUNE_MASK,VAR_19
SB_N_CB_TUNE_SHIFT,VAR_20
SB_N_DIVIDER_MASK,VAR_21
SB_N_DIVIDER_SHIFT,VAR_22
SB_N_VCO,FUNC_5
SB_N_VCO_SEL_MASK,VAR_23
SB_N_VCO_SEL_SHIFT,VAR_24
SB_P,FUNC_6
SB_P1_DIVIDER,VAR_25
SB_P1_DIVIDER_MASK,VAR_26
SB_P2_10,VAR_27
SB_P2_14,VAR_28
SB_P2_5,VAR_29
SB_P2_7,VAR_30
SB_P2_DIVIDER,VAR_31
SB_P2_DIVIDER_MASK,VAR_32
SB_REF_DPLLA,VAR_33
SB_REF_DPLLB,VAR_34
SB_REF_SFR,FUNC_7
SET_FIELD,FUNC_8
cdv_sb_read,FUNC_9
cdv_sb_reset,FUNC_10
cdv_sb_write,FUNC_11
to_gma_crtc,FUNC_12
udelay,FUNC_13
cdv_dpll_set_clock_cdv,FUNC_14
dev,VAR_35
crtc,VAR_36
clock,VAR_37
is_lvds,VAR_38
ddi_select,VAR_39
gma_crtc,VAR_40
pipe,VAR_41
m,VAR_42
n_vco,VAR_43
p,VAR_44
ret,VAR_45
dpll_reg,VAR_46
ref_sfr,VAR_47
ref_value,VAR_48
lane_reg,VAR_49
lane_value,VAR_50
