Classic Timing Analyzer report for leds_pwm
Thu May 14 22:54:21 2015
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clk'
  6. Clock Hold: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                     ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From       ; To         ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 5.696 ns                         ; blue_b     ; stat1      ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 13.261 ns                        ; green~reg0 ; green      ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -1.933 ns                        ; reset      ; prepin0[3] ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 161.45 MHz ( period = 6.194 ns ) ; prepin2[5] ; prepin2[7] ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; prepin2[7] ; green~reg0 ; clk        ; clk      ; 5            ;
; Total number of failed paths ;                                          ;               ;                                  ;            ;            ;            ;          ; 5            ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From       ; To         ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 161.45 MHz ( period = 6.194 ns )                    ; prepin2[5] ; prepin2[7] ; clk        ; clk      ; None                        ; None                      ; 5.930 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; stat0c     ; cervena[7] ; clk        ; clk      ; None                        ; None                      ; 3.078 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; stat0c     ; cervena[6] ; clk        ; clk      ; None                        ; None                      ; 3.078 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; stat0c     ; cervena[5] ; clk        ; clk      ; None                        ; None                      ; 3.078 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; stat0c     ; cervena[4] ; clk        ; clk      ; None                        ; None                      ; 3.078 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; stat0c     ; cervena[3] ; clk        ; clk      ; None                        ; None                      ; 3.078 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; stat0c     ; cervena[2] ; clk        ; clk      ; None                        ; None                      ; 3.078 ns                ;
; N/A                                     ; 161.66 MHz ( period = 6.186 ns )                    ; stat0c     ; cervena[1] ; clk        ; clk      ; None                        ; None                      ; 3.078 ns                ;
; N/A                                     ; 163.40 MHz ( period = 6.120 ns )                    ; prepin2[4] ; prepin2[7] ; clk        ; clk      ; None                        ; None                      ; 5.856 ns                ;
; N/A                                     ; 163.72 MHz ( period = 6.108 ns )                    ; prepin2[5] ; prepin2[6] ; clk        ; clk      ; None                        ; None                      ; 5.844 ns                ;
; N/A                                     ; 165.21 MHz ( period = 6.053 ns )                    ; prepin2[5] ; prepin2[5] ; clk        ; clk      ; None                        ; None                      ; 5.789 ns                ;
; N/A                                     ; 165.21 MHz ( period = 6.053 ns )                    ; prepin2[5] ; prepin2[4] ; clk        ; clk      ; None                        ; None                      ; 5.789 ns                ;
; N/A                                     ; 165.21 MHz ( period = 6.053 ns )                    ; prepin2[5] ; prepin2[3] ; clk        ; clk      ; None                        ; None                      ; 5.789 ns                ;
; N/A                                     ; 165.21 MHz ( period = 6.053 ns )                    ; prepin2[5] ; prepin2[2] ; clk        ; clk      ; None                        ; None                      ; 5.789 ns                ;
; N/A                                     ; 165.21 MHz ( period = 6.053 ns )                    ; prepin2[5] ; prepin2[1] ; clk        ; clk      ; None                        ; None                      ; 5.789 ns                ;
; N/A                                     ; 165.21 MHz ( period = 6.053 ns )                    ; prepin2[5] ; prepin2[0] ; clk        ; clk      ; None                        ; None                      ; 5.789 ns                ;
; N/A                                     ; 165.73 MHz ( period = 6.034 ns )                    ; prepin2[4] ; prepin2[6] ; clk        ; clk      ; None                        ; None                      ; 5.770 ns                ;
; N/A                                     ; 166.42 MHz ( period = 6.009 ns )                    ; prepin2[1] ; prepin2[7] ; clk        ; clk      ; None                        ; None                      ; 5.745 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; prepin2[4] ; prepin2[5] ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; prepin2[4] ; prepin2[4] ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; prepin2[4] ; prepin2[3] ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; prepin2[4] ; prepin2[2] ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; prepin2[4] ; prepin2[1] ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; prepin2[4] ; prepin2[0] ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.90 MHz ( period = 5.956 ns )                    ; prepin2[2] ; prepin2[7] ; clk        ; clk      ; None                        ; None                      ; 5.692 ns                ;
; N/A                                     ; 167.90 MHz ( period = 5.956 ns )                    ; prepin2[2] ; prepin2[6] ; clk        ; clk      ; None                        ; None                      ; 5.692 ns                ;
; N/A                                     ; 167.90 MHz ( period = 5.956 ns )                    ; prepin2[2] ; prepin2[5] ; clk        ; clk      ; None                        ; None                      ; 5.692 ns                ;
; N/A                                     ; 167.90 MHz ( period = 5.956 ns )                    ; prepin2[2] ; prepin2[4] ; clk        ; clk      ; None                        ; None                      ; 5.692 ns                ;
; N/A                                     ; 167.90 MHz ( period = 5.956 ns )                    ; prepin2[2] ; prepin2[3] ; clk        ; clk      ; None                        ; None                      ; 5.692 ns                ;
; N/A                                     ; 167.90 MHz ( period = 5.956 ns )                    ; prepin2[2] ; prepin2[2] ; clk        ; clk      ; None                        ; None                      ; 5.692 ns                ;
; N/A                                     ; 167.90 MHz ( period = 5.956 ns )                    ; prepin2[2] ; prepin2[1] ; clk        ; clk      ; None                        ; None                      ; 5.692 ns                ;
; N/A                                     ; 167.90 MHz ( period = 5.956 ns )                    ; prepin2[2] ; prepin2[0] ; clk        ; clk      ; None                        ; None                      ; 5.692 ns                ;
; N/A                                     ; 168.83 MHz ( period = 5.923 ns )                    ; prepin2[1] ; prepin2[6] ; clk        ; clk      ; None                        ; None                      ; 5.659 ns                ;
; N/A                                     ; 169.87 MHz ( period = 5.887 ns )                    ; prepin2[1] ; prepin2[5] ; clk        ; clk      ; None                        ; None                      ; 5.623 ns                ;
; N/A                                     ; 169.87 MHz ( period = 5.887 ns )                    ; prepin2[1] ; prepin2[4] ; clk        ; clk      ; None                        ; None                      ; 5.623 ns                ;
; N/A                                     ; 169.87 MHz ( period = 5.887 ns )                    ; prepin2[1] ; prepin2[3] ; clk        ; clk      ; None                        ; None                      ; 5.623 ns                ;
; N/A                                     ; 169.87 MHz ( period = 5.887 ns )                    ; prepin2[1] ; prepin2[2] ; clk        ; clk      ; None                        ; None                      ; 5.623 ns                ;
; N/A                                     ; 169.87 MHz ( period = 5.887 ns )                    ; prepin2[1] ; prepin2[1] ; clk        ; clk      ; None                        ; None                      ; 5.623 ns                ;
; N/A                                     ; 169.87 MHz ( period = 5.887 ns )                    ; prepin2[1] ; prepin2[0] ; clk        ; clk      ; None                        ; None                      ; 5.623 ns                ;
; N/A                                     ; 170.10 MHz ( period = 5.879 ns )                    ; prepin2[3] ; prepin2[7] ; clk        ; clk      ; None                        ; None                      ; 5.615 ns                ;
; N/A                                     ; 172.62 MHz ( period = 5.793 ns )                    ; prepin2[3] ; prepin2[6] ; clk        ; clk      ; None                        ; None                      ; 5.529 ns                ;
; N/A                                     ; 173.28 MHz ( period = 5.771 ns )                    ; prepin2[0] ; prepin2[7] ; clk        ; clk      ; None                        ; None                      ; 5.507 ns                ;
; N/A                                     ; 173.94 MHz ( period = 5.749 ns )                    ; stat2      ; prepin2[7] ; clk        ; clk      ; None                        ; None                      ; 5.475 ns                ;
; N/A                                     ; 175.22 MHz ( period = 5.707 ns )                    ; prepin2[3] ; prepin2[5] ; clk        ; clk      ; None                        ; None                      ; 5.443 ns                ;
; N/A                                     ; 175.28 MHz ( period = 5.705 ns )                    ; prepin2[6] ; prepin2[7] ; clk        ; clk      ; None                        ; None                      ; 5.441 ns                ;
; N/A                                     ; 175.28 MHz ( period = 5.705 ns )                    ; prepin2[6] ; prepin2[6] ; clk        ; clk      ; None                        ; None                      ; 5.441 ns                ;
; N/A                                     ; 175.28 MHz ( period = 5.705 ns )                    ; prepin2[6] ; prepin2[5] ; clk        ; clk      ; None                        ; None                      ; 5.441 ns                ;
; N/A                                     ; 175.28 MHz ( period = 5.705 ns )                    ; prepin2[6] ; prepin2[4] ; clk        ; clk      ; None                        ; None                      ; 5.441 ns                ;
; N/A                                     ; 175.28 MHz ( period = 5.705 ns )                    ; prepin2[6] ; prepin2[3] ; clk        ; clk      ; None                        ; None                      ; 5.441 ns                ;
; N/A                                     ; 175.28 MHz ( period = 5.705 ns )                    ; prepin2[6] ; prepin2[2] ; clk        ; clk      ; None                        ; None                      ; 5.441 ns                ;
; N/A                                     ; 175.28 MHz ( period = 5.705 ns )                    ; prepin2[6] ; prepin2[1] ; clk        ; clk      ; None                        ; None                      ; 5.441 ns                ;
; N/A                                     ; 175.28 MHz ( period = 5.705 ns )                    ; prepin2[6] ; prepin2[0] ; clk        ; clk      ; None                        ; None                      ; 5.441 ns                ;
; N/A                                     ; 175.90 MHz ( period = 5.685 ns )                    ; stat0c     ; cervena[8] ; clk        ; clk      ; None                        ; None                      ; 3.080 ns                ;
; N/A                                     ; 175.90 MHz ( period = 5.685 ns )                    ; prepin2[0] ; prepin2[6] ; clk        ; clk      ; None                        ; None                      ; 5.421 ns                ;
; N/A                                     ; 176.58 MHz ( period = 5.663 ns )                    ; stat2      ; prepin2[6] ; clk        ; clk      ; None                        ; None                      ; 5.389 ns                ;
; N/A                                     ; 177.90 MHz ( period = 5.621 ns )                    ; prepin2[3] ; prepin2[4] ; clk        ; clk      ; None                        ; None                      ; 5.357 ns                ;
; N/A                                     ; 178.13 MHz ( period = 5.614 ns )                    ; prepin2[7] ; prepin2[7] ; clk        ; clk      ; None                        ; None                      ; 5.350 ns                ;
; N/A                                     ; 178.60 MHz ( period = 5.599 ns )                    ; prepin2[0] ; prepin2[5] ; clk        ; clk      ; None                        ; None                      ; 5.335 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; prepin2[0] ; prepin2[4] ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; prepin2[0] ; prepin2[3] ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; prepin2[0] ; prepin2[2] ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; prepin2[0] ; prepin2[1] ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.12 MHz ( period = 5.583 ns )                    ; prepin2[0] ; prepin2[0] ; clk        ; clk      ; None                        ; None                      ; 5.319 ns                ;
; N/A                                     ; 179.31 MHz ( period = 5.577 ns )                    ; stat2      ; prepin2[5] ; clk        ; clk      ; None                        ; None                      ; 5.303 ns                ;
; N/A                                     ; 179.53 MHz ( period = 5.570 ns )                    ; prepin2[3] ; prepin2[3] ; clk        ; clk      ; None                        ; None                      ; 5.306 ns                ;
; N/A                                     ; 179.53 MHz ( period = 5.570 ns )                    ; prepin2[3] ; prepin2[2] ; clk        ; clk      ; None                        ; None                      ; 5.306 ns                ;
; N/A                                     ; 179.53 MHz ( period = 5.570 ns )                    ; prepin2[3] ; prepin2[1] ; clk        ; clk      ; None                        ; None                      ; 5.306 ns                ;
; N/A                                     ; 179.53 MHz ( period = 5.570 ns )                    ; prepin2[3] ; prepin2[0] ; clk        ; clk      ; None                        ; None                      ; 5.306 ns                ;
; N/A                                     ; 180.90 MHz ( period = 5.528 ns )                    ; prepin2[7] ; prepin2[6] ; clk        ; clk      ; None                        ; None                      ; 5.264 ns                ;
; N/A                                     ; 182.12 MHz ( period = 5.491 ns )                    ; stat2      ; prepin2[4] ; clk        ; clk      ; None                        ; None                      ; 5.217 ns                ;
; N/A                                     ; 182.65 MHz ( period = 5.475 ns )                    ; prepin2[7] ; prepin2[5] ; clk        ; clk      ; None                        ; None                      ; 5.211 ns                ;
; N/A                                     ; 182.65 MHz ( period = 5.475 ns )                    ; prepin2[7] ; prepin2[4] ; clk        ; clk      ; None                        ; None                      ; 5.211 ns                ;
; N/A                                     ; 182.65 MHz ( period = 5.475 ns )                    ; prepin2[7] ; prepin2[3] ; clk        ; clk      ; None                        ; None                      ; 5.211 ns                ;
; N/A                                     ; 182.65 MHz ( period = 5.475 ns )                    ; prepin2[7] ; prepin2[2] ; clk        ; clk      ; None                        ; None                      ; 5.211 ns                ;
; N/A                                     ; 182.65 MHz ( period = 5.475 ns )                    ; prepin2[7] ; prepin2[1] ; clk        ; clk      ; None                        ; None                      ; 5.211 ns                ;
; N/A                                     ; 182.65 MHz ( period = 5.475 ns )                    ; prepin2[7] ; prepin2[0] ; clk        ; clk      ; None                        ; None                      ; 5.211 ns                ;
; N/A                                     ; 185.01 MHz ( period = 5.405 ns )                    ; stat2      ; prepin2[3] ; clk        ; clk      ; None                        ; None                      ; 5.131 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; stat1c     ; modra[7]   ; clk        ; clk      ; None                        ; None                      ; 2.309 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; stat1c     ; modra[6]   ; clk        ; clk      ; None                        ; None                      ; 2.309 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; stat1c     ; modra[5]   ; clk        ; clk      ; None                        ; None                      ; 2.309 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; stat1c     ; modra[4]   ; clk        ; clk      ; None                        ; None                      ; 2.309 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; stat1c     ; modra[3]   ; clk        ; clk      ; None                        ; None                      ; 2.309 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; stat1c     ; modra[2]   ; clk        ; clk      ; None                        ; None                      ; 2.309 ns                ;
; N/A                                     ; 185.74 MHz ( period = 5.384 ns )                    ; stat1c     ; modra[1]   ; clk        ; clk      ; None                        ; None                      ; 2.309 ns                ;
; N/A                                     ; 188.01 MHz ( period = 5.319 ns )                    ; stat2      ; prepin2[2] ; clk        ; clk      ; None                        ; None                      ; 5.045 ns                ;
; N/A                                     ; 191.09 MHz ( period = 5.233 ns )                    ; stat2      ; prepin2[1] ; clk        ; clk      ; None                        ; None                      ; 4.959 ns                ;
; N/A                                     ; 194.93 MHz ( period = 5.130 ns )                    ; count[0]   ; count[31]  ; clk        ; clk      ; None                        ; None                      ; 4.871 ns                ;
; N/A                                     ; 195.58 MHz ( period = 5.113 ns )                    ; count[0]   ; count[18]  ; clk        ; clk      ; None                        ; None                      ; 4.852 ns                ;
; N/A                                     ; 196.27 MHz ( period = 5.095 ns )                    ; count[0]   ; count[17]  ; clk        ; clk      ; None                        ; None                      ; 4.834 ns                ;
; N/A                                     ; 198.26 MHz ( period = 5.044 ns )                    ; count[0]   ; count[30]  ; clk        ; clk      ; None                        ; None                      ; 4.785 ns                ;
; N/A                                     ; 198.65 MHz ( period = 5.034 ns )                    ; stat2c     ; zelena[7]  ; clk        ; clk      ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 198.65 MHz ( period = 5.034 ns )                    ; stat2c     ; zelena[6]  ; clk        ; clk      ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 198.65 MHz ( period = 5.034 ns )                    ; stat2c     ; zelena[5]  ; clk        ; clk      ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 198.65 MHz ( period = 5.034 ns )                    ; stat2c     ; zelena[4]  ; clk        ; clk      ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 198.65 MHz ( period = 5.034 ns )                    ; stat2c     ; zelena[3]  ; clk        ; clk      ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 198.65 MHz ( period = 5.034 ns )                    ; stat2c     ; zelena[2]  ; clk        ; clk      ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 198.65 MHz ( period = 5.034 ns )                    ; stat2c     ; zelena[1]  ; clk        ; clk      ; None                        ; None                      ; 1.953 ns                ;
; N/A                                     ; 201.69 MHz ( period = 4.958 ns )                    ; count[0]   ; count[29]  ; clk        ; clk      ; None                        ; None                      ; 4.699 ns                ;
; N/A                                     ; 201.69 MHz ( period = 4.958 ns )                    ; count[0]   ; count[16]  ; clk        ; clk      ; None                        ; None                      ; 4.697 ns                ;
; N/A                                     ; 203.33 MHz ( period = 4.918 ns )                    ; count[26]  ; hz         ; clk        ; clk      ; None                        ; None                      ; 4.537 ns                ;
; N/A                                     ; 205.25 MHz ( period = 4.872 ns )                    ; count[0]   ; count[28]  ; clk        ; clk      ; None                        ; None                      ; 4.613 ns                ;
; N/A                                     ; 205.85 MHz ( period = 4.858 ns )                    ; count[29]  ; hz         ; clk        ; clk      ; None                        ; None                      ; 4.477 ns                ;
; N/A                                     ; 206.02 MHz ( period = 4.854 ns )                    ; count[9]   ; hz         ; clk        ; clk      ; None                        ; None                      ; 4.475 ns                ;
; N/A                                     ; 206.40 MHz ( period = 4.845 ns )                    ; count[14]  ; hz         ; clk        ; clk      ; None                        ; None                      ; 4.466 ns                ;
; N/A                                     ; 208.94 MHz ( period = 4.786 ns )                    ; count[0]   ; count[27]  ; clk        ; clk      ; None                        ; None                      ; 4.527 ns                ;
; N/A                                     ; 208.99 MHz ( period = 4.785 ns )                    ; count[24]  ; hz         ; clk        ; clk      ; None                        ; None                      ; 4.404 ns                ;
; N/A                                     ; 210.30 MHz ( period = 4.755 ns )                    ; stat2      ; prepin2[0] ; clk        ; clk      ; None                        ; None                      ; 4.481 ns                ;
; N/A                                     ; 212.36 MHz ( period = 4.709 ns )                    ; count[1]   ; count[31]  ; clk        ; clk      ; None                        ; None                      ; 4.447 ns                ;
; N/A                                     ; 212.36 MHz ( period = 4.709 ns )                    ; stat1c     ; modra[8]   ; clk        ; clk      ; None                        ; None                      ; 2.310 ns                ;
; N/A                                     ; 212.77 MHz ( period = 4.700 ns )                    ; count[0]   ; count[26]  ; clk        ; clk      ; None                        ; None                      ; 4.441 ns                ;
; N/A                                     ; 213.13 MHz ( period = 4.692 ns )                    ; count[1]   ; count[18]  ; clk        ; clk      ; None                        ; None                      ; 4.428 ns                ;
; N/A                                     ; 213.86 MHz ( period = 4.676 ns )                    ; count[10]  ; hz         ; clk        ; clk      ; None                        ; None                      ; 4.297 ns                ;
; N/A                                     ; 213.95 MHz ( period = 4.674 ns )                    ; count[1]   ; count[17]  ; clk        ; clk      ; None                        ; None                      ; 4.410 ns                ;
; N/A                                     ; 214.50 MHz ( period = 4.662 ns )                    ; cervena[0] ; cervena[7] ; clk        ; clk      ; None                        ; None                      ; 4.368 ns                ;
; N/A                                     ; 214.68 MHz ( period = 4.658 ns )                    ; count[5]   ; count[31]  ; clk        ; clk      ; None                        ; None                      ; 4.396 ns                ;
; N/A                                     ; 215.47 MHz ( period = 4.641 ns )                    ; count[5]   ; count[18]  ; clk        ; clk      ; None                        ; None                      ; 4.377 ns                ;
; N/A                                     ; 216.12 MHz ( period = 4.627 ns )                    ; count[12]  ; hz         ; clk        ; clk      ; None                        ; None                      ; 4.248 ns                ;
; N/A                                     ; 216.17 MHz ( period = 4.626 ns )                    ; count[0]   ; count[15]  ; clk        ; clk      ; None                        ; None                      ; 4.365 ns                ;
; N/A                                     ; 216.26 MHz ( period = 4.624 ns )                    ; count[2]   ; count[31]  ; clk        ; clk      ; None                        ; None                      ; 4.362 ns                ;
; N/A                                     ; 216.31 MHz ( period = 4.623 ns )                    ; count[1]   ; count[30]  ; clk        ; clk      ; None                        ; None                      ; 4.361 ns                ;
; N/A                                     ; 216.31 MHz ( period = 4.623 ns )                    ; count[5]   ; count[17]  ; clk        ; clk      ; None                        ; None                      ; 4.359 ns                ;
; N/A                                     ; 216.73 MHz ( period = 4.614 ns )                    ; count[0]   ; count[25]  ; clk        ; clk      ; None                        ; None                      ; 4.355 ns                ;
; N/A                                     ; 217.06 MHz ( period = 4.607 ns )                    ; count[2]   ; count[18]  ; clk        ; clk      ; None                        ; None                      ; 4.343 ns                ;
; N/A                                     ; 217.91 MHz ( period = 4.589 ns )                    ; count[2]   ; count[17]  ; clk        ; clk      ; None                        ; None                      ; 4.325 ns                ;
; N/A                                     ; 218.15 MHz ( period = 4.584 ns )                    ; count[3]   ; count[31]  ; clk        ; clk      ; None                        ; None                      ; 4.322 ns                ;
; N/A                                     ; 218.53 MHz ( period = 4.576 ns )                    ; cervena[0] ; cervena[6] ; clk        ; clk      ; None                        ; None                      ; 4.282 ns                ;
; N/A                                     ; 218.72 MHz ( period = 4.572 ns )                    ; count[5]   ; count[30]  ; clk        ; clk      ; None                        ; None                      ; 4.310 ns                ;
; N/A                                     ; 218.82 MHz ( period = 4.570 ns )                    ; count[26]  ; count[5]   ; clk        ; clk      ; None                        ; None                      ; 4.304 ns                ;
; N/A                                     ; 218.82 MHz ( period = 4.570 ns )                    ; count[26]  ; count[17]  ; clk        ; clk      ; None                        ; None                      ; 4.304 ns                ;
; N/A                                     ; 218.87 MHz ( period = 4.569 ns )                    ; count[26]  ; count[18]  ; clk        ; clk      ; None                        ; None                      ; 4.303 ns                ;
; N/A                                     ; 218.96 MHz ( period = 4.567 ns )                    ; count[3]   ; count[18]  ; clk        ; clk      ; None                        ; None                      ; 4.303 ns                ;
; N/A                                     ; 219.06 MHz ( period = 4.565 ns )                    ; count[26]  ; count[8]   ; clk        ; clk      ; None                        ; None                      ; 4.299 ns                ;
; N/A                                     ; 219.15 MHz ( period = 4.563 ns )                    ; count[26]  ; count[13]  ; clk        ; clk      ; None                        ; None                      ; 4.297 ns                ;
; N/A                                     ; 219.25 MHz ( period = 4.561 ns )                    ; count[26]  ; count[16]  ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 219.83 MHz ( period = 4.549 ns )                    ; count[3]   ; count[17]  ; clk        ; clk      ; None                        ; None                      ; 4.285 ns                ;
; N/A                                     ; 220.36 MHz ( period = 4.538 ns )                    ; count[2]   ; count[30]  ; clk        ; clk      ; None                        ; None                      ; 4.276 ns                ;
; N/A                                     ; 220.41 MHz ( period = 4.537 ns )                    ; count[1]   ; count[29]  ; clk        ; clk      ; None                        ; None                      ; 4.275 ns                ;
; N/A                                     ; 220.41 MHz ( period = 4.537 ns )                    ; count[1]   ; count[16]  ; clk        ; clk      ; None                        ; None                      ; 4.273 ns                ;
; N/A                                     ; 220.85 MHz ( period = 4.528 ns )                    ; count[0]   ; count[24]  ; clk        ; clk      ; None                        ; None                      ; 4.269 ns                ;
; N/A                                     ; 221.73 MHz ( period = 4.510 ns )                    ; count[11]  ; hz         ; clk        ; clk      ; None                        ; None                      ; 4.131 ns                ;
; N/A                                     ; 221.73 MHz ( period = 4.510 ns )                    ; count[29]  ; count[5]   ; clk        ; clk      ; None                        ; None                      ; 4.244 ns                ;
; N/A                                     ; 221.73 MHz ( period = 4.510 ns )                    ; count[29]  ; count[17]  ; clk        ; clk      ; None                        ; None                      ; 4.244 ns                ;
; N/A                                     ; 221.78 MHz ( period = 4.509 ns )                    ; count[29]  ; count[18]  ; clk        ; clk      ; None                        ; None                      ; 4.243 ns                ;
; N/A                                     ; 221.98 MHz ( period = 4.505 ns )                    ; count[29]  ; count[8]   ; clk        ; clk      ; None                        ; None                      ; 4.239 ns                ;
; N/A                                     ; 222.07 MHz ( period = 4.503 ns )                    ; count[29]  ; count[13]  ; clk        ; clk      ; None                        ; None                      ; 4.237 ns                ;
; N/A                                     ; 222.12 MHz ( period = 4.502 ns )                    ; stat0      ; prepin0[7] ; clk        ; clk      ; None                        ; None                      ; 4.238 ns                ;
; N/A                                     ; 222.17 MHz ( period = 4.501 ns )                    ; count[30]  ; hz         ; clk        ; clk      ; None                        ; None                      ; 4.120 ns                ;
; N/A                                     ; 222.17 MHz ( period = 4.501 ns )                    ; count[29]  ; count[16]  ; clk        ; clk      ; None                        ; None                      ; 4.235 ns                ;
; N/A                                     ; 222.32 MHz ( period = 4.498 ns )                    ; count[3]   ; count[30]  ; clk        ; clk      ; None                        ; None                      ; 4.236 ns                ;
; N/A                                     ; 222.72 MHz ( period = 4.490 ns )                    ; cervena[0] ; cervena[5] ; clk        ; clk      ; None                        ; None                      ; 4.196 ns                ;
; N/A                                     ; 222.92 MHz ( period = 4.486 ns )                    ; count[5]   ; count[29]  ; clk        ; clk      ; None                        ; None                      ; 4.224 ns                ;
; N/A                                     ; 222.92 MHz ( period = 4.486 ns )                    ; count[5]   ; count[16]  ; clk        ; clk      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 224.22 MHz ( period = 4.460 ns )                    ; count[27]  ; hz         ; clk        ; clk      ; None                        ; None                      ; 4.079 ns                ;
; N/A                                     ; 224.47 MHz ( period = 4.455 ns )                    ; stat2c     ; zelena[8]  ; clk        ; clk      ; None                        ; None                      ; 1.950 ns                ;
; N/A                                     ; 224.57 MHz ( period = 4.453 ns )                    ; count[4]   ; count[31]  ; clk        ; clk      ; None                        ; None                      ; 4.191 ns                ;
; N/A                                     ; 224.62 MHz ( period = 4.452 ns )                    ; count[2]   ; count[29]  ; clk        ; clk      ; None                        ; None                      ; 4.190 ns                ;
; N/A                                     ; 224.62 MHz ( period = 4.452 ns )                    ; count[2]   ; count[16]  ; clk        ; clk      ; None                        ; None                      ; 4.188 ns                ;
; N/A                                     ; 224.67 MHz ( period = 4.451 ns )                    ; count[1]   ; count[28]  ; clk        ; clk      ; None                        ; None                      ; 4.189 ns                ;
; N/A                                     ; 225.38 MHz ( period = 4.437 ns )                    ; count[24]  ; count[5]   ; clk        ; clk      ; None                        ; None                      ; 4.171 ns                ;
; N/A                                     ; 225.38 MHz ( period = 4.437 ns )                    ; count[24]  ; count[17]  ; clk        ; clk      ; None                        ; None                      ; 4.171 ns                ;
; N/A                                     ; 225.43 MHz ( period = 4.436 ns )                    ; count[4]   ; count[18]  ; clk        ; clk      ; None                        ; None                      ; 4.172 ns                ;
; N/A                                     ; 225.43 MHz ( period = 4.436 ns )                    ; count[24]  ; count[18]  ; clk        ; clk      ; None                        ; None                      ; 4.170 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; count[0]   ; hz         ; clk        ; clk      ; None                        ; None                      ; 4.058 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; prepin1[7] ; prepin1[7] ; clk        ; clk      ; None                        ; None                      ; 4.170 ns                ;
; N/A                                     ; 225.63 MHz ( period = 4.432 ns )                    ; count[24]  ; count[8]   ; clk        ; clk      ; None                        ; None                      ; 4.166 ns                ;
; N/A                                     ; 225.73 MHz ( period = 4.430 ns )                    ; count[24]  ; count[13]  ; clk        ; clk      ; None                        ; None                      ; 4.164 ns                ;
; N/A                                     ; 225.84 MHz ( period = 4.428 ns )                    ; count[24]  ; count[16]  ; clk        ; clk      ; None                        ; None                      ; 4.162 ns                ;
; N/A                                     ; 226.04 MHz ( period = 4.424 ns )                    ; count[4]   ; hz         ; clk        ; clk      ; None                        ; None                      ; 4.045 ns                ;
; N/A                                     ; 226.35 MHz ( period = 4.418 ns )                    ; count[4]   ; count[17]  ; clk        ; clk      ; None                        ; None                      ; 4.154 ns                ;
; N/A                                     ; 226.45 MHz ( period = 4.416 ns )                    ; stat0      ; prepin0[6] ; clk        ; clk      ; None                        ; None                      ; 4.152 ns                ;
; N/A                                     ; 226.65 MHz ( period = 4.412 ns )                    ; count[3]   ; count[29]  ; clk        ; clk      ; None                        ; None                      ; 4.150 ns                ;
; N/A                                     ; 226.65 MHz ( period = 4.412 ns )                    ; count[3]   ; count[16]  ; clk        ; clk      ; None                        ; None                      ; 4.148 ns                ;
; N/A                                     ; 227.07 MHz ( period = 4.404 ns )                    ; cervena[0] ; cervena[4] ; clk        ; clk      ; None                        ; None                      ; 4.110 ns                ;
; N/A                                     ; 227.27 MHz ( period = 4.400 ns )                    ; count[5]   ; count[28]  ; clk        ; clk      ; None                        ; None                      ; 4.138 ns                ;
; N/A                                     ; 228.99 MHz ( period = 4.367 ns )                    ; count[4]   ; count[30]  ; clk        ; clk      ; None                        ; None                      ; 4.105 ns                ;
; N/A                                     ; 229.04 MHz ( period = 4.366 ns )                    ; count[2]   ; count[28]  ; clk        ; clk      ; None                        ; None                      ; 4.104 ns                ;
; N/A                                     ; 229.10 MHz ( period = 4.365 ns )                    ; count[1]   ; count[27]  ; clk        ; clk      ; None                        ; None                      ; 4.103 ns                ;
; N/A                                     ; 229.67 MHz ( period = 4.354 ns )                    ; prepin1[4] ; prepin1[7] ; clk        ; clk      ; None                        ; None                      ; 4.090 ns                ;
; N/A                                     ; 229.99 MHz ( period = 4.348 ns )                    ; prepin1[7] ; prepin1[6] ; clk        ; clk      ; None                        ; None                      ; 4.084 ns                ;
; N/A                                     ; 230.04 MHz ( period = 4.347 ns )                    ; count[28]  ; hz         ; clk        ; clk      ; None                        ; None                      ; 3.966 ns                ;
; N/A                                     ; 230.20 MHz ( period = 4.344 ns )                    ; count[2]   ; hz         ; clk        ; clk      ; None                        ; None                      ; 3.965 ns                ;
; N/A                                     ; 230.36 MHz ( period = 4.341 ns )                    ; prepin0[2] ; prepin0[7] ; clk        ; clk      ; None                        ; None                      ; 4.077 ns                ;
; N/A                                     ; 230.52 MHz ( period = 4.338 ns )                    ; count[0]   ; count[23]  ; clk        ; clk      ; None                        ; None                      ; 4.079 ns                ;
; N/A                                     ; 230.95 MHz ( period = 4.330 ns )                    ; stat0      ; prepin0[5] ; clk        ; clk      ; None                        ; None                      ; 4.066 ns                ;
; N/A                                     ; 231.16 MHz ( period = 4.326 ns )                    ; count[3]   ; count[28]  ; clk        ; clk      ; None                        ; None                      ; 4.064 ns                ;
; N/A                                     ; 231.16 MHz ( period = 4.326 ns )                    ; count[6]   ; count[31]  ; clk        ; clk      ; None                        ; None                      ; 4.064 ns                ;
; N/A                                     ; 231.59 MHz ( period = 4.318 ns )                    ; cervena[0] ; cervena[3] ; clk        ; clk      ; None                        ; None                      ; 4.024 ns                ;
; N/A                                     ; 231.80 MHz ( period = 4.314 ns )                    ; count[5]   ; count[27]  ; clk        ; clk      ; None                        ; None                      ; 4.052 ns                ;
; N/A                                     ; 231.96 MHz ( period = 4.311 ns )                    ; count[8]   ; hz         ; clk        ; clk      ; None                        ; None                      ; 3.932 ns                ;
; N/A                                     ; 231.96 MHz ( period = 4.311 ns )                    ; count[13]  ; hz         ; clk        ; clk      ; None                        ; None                      ; 3.932 ns                ;
; N/A                                     ; 232.07 MHz ( period = 4.309 ns )                    ; count[6]   ; count[18]  ; clk        ; clk      ; None                        ; None                      ; 4.045 ns                ;
; N/A                                     ; 233.05 MHz ( period = 4.291 ns )                    ; count[6]   ; count[17]  ; clk        ; clk      ; None                        ; None                      ; 4.027 ns                ;
; N/A                                     ; 233.05 MHz ( period = 4.291 ns )                    ; prepin1[5] ; prepin1[7] ; clk        ; clk      ; None                        ; None                      ; 4.027 ns                ;
; N/A                                     ; 233.21 MHz ( period = 4.288 ns )                    ; count[6]   ; hz         ; clk        ; clk      ; None                        ; None                      ; 3.909 ns                ;
; N/A                                     ; 233.21 MHz ( period = 4.288 ns )                    ; count[25]  ; hz         ; clk        ; clk      ; None                        ; None                      ; 3.907 ns                ;
; N/A                                     ; 233.48 MHz ( period = 4.283 ns )                    ; count[7]   ; hz         ; clk        ; clk      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 233.54 MHz ( period = 4.282 ns )                    ; count[23]  ; hz         ; clk        ; clk      ; None                        ; None                      ; 3.901 ns                ;
; N/A                                     ; 233.59 MHz ( period = 4.281 ns )                    ; count[4]   ; count[29]  ; clk        ; clk      ; None                        ; None                      ; 4.019 ns                ;
; N/A                                     ; 233.59 MHz ( period = 4.281 ns )                    ; count[4]   ; count[16]  ; clk        ; clk      ; None                        ; None                      ; 4.017 ns                ;
; N/A                                     ; 233.64 MHz ( period = 4.280 ns )                    ; count[2]   ; count[27]  ; clk        ; clk      ; None                        ; None                      ; 4.018 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;            ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                               ;
+------------------------------------------+------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From       ; To         ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; prepin2[7] ; green~reg0 ; clk        ; clk      ; None                       ; None                       ; 1.199 ns                 ;
; Not operational: Clock Skew > Data Delay ; prepin2[6] ; green~reg0 ; clk        ; clk      ; None                       ; None                       ; 1.678 ns                 ;
; Not operational: Clock Skew > Data Delay ; prepin2[5] ; green~reg0 ; clk        ; clk      ; None                       ; None                       ; 1.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; prepin2[4] ; green~reg0 ; clk        ; clk      ; None                       ; None                       ; 1.900 ns                 ;
; Not operational: Clock Skew > Data Delay ; prepin2[3] ; green~reg0 ; clk        ; clk      ; None                       ; None                       ; 1.928 ns                 ;
+------------------------------------------+------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------+
; tsu                                                                 ;
+-------+--------------+------------+---------+------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To         ; To Clock ;
+-------+--------------+------------+---------+------------+----------+
; N/A   ; None         ; 5.696 ns   ; blue_b  ; stat1      ; clk      ;
; N/A   ; None         ; 5.423 ns   ; blue_b  ; prepin1[7] ; clk      ;
; N/A   ; None         ; 5.423 ns   ; blue_b  ; prepin1[6] ; clk      ;
; N/A   ; None         ; 5.423 ns   ; blue_b  ; prepin1[5] ; clk      ;
; N/A   ; None         ; 5.423 ns   ; blue_b  ; prepin1[4] ; clk      ;
; N/A   ; None         ; 5.423 ns   ; blue_b  ; prepin1[3] ; clk      ;
; N/A   ; None         ; 5.423 ns   ; blue_b  ; prepin1[1] ; clk      ;
; N/A   ; None         ; 5.423 ns   ; blue_b  ; prepin1[0] ; clk      ;
; N/A   ; None         ; 5.423 ns   ; blue_b  ; prepin1[2] ; clk      ;
; N/A   ; None         ; 5.137 ns   ; red_b   ; stat0      ; clk      ;
; N/A   ; None         ; 5.043 ns   ; green_b ; prepin2[7] ; clk      ;
; N/A   ; None         ; 5.043 ns   ; green_b ; prepin2[6] ; clk      ;
; N/A   ; None         ; 5.043 ns   ; green_b ; prepin2[5] ; clk      ;
; N/A   ; None         ; 5.043 ns   ; green_b ; prepin2[4] ; clk      ;
; N/A   ; None         ; 5.043 ns   ; green_b ; prepin2[3] ; clk      ;
; N/A   ; None         ; 5.043 ns   ; green_b ; prepin2[2] ; clk      ;
; N/A   ; None         ; 5.043 ns   ; green_b ; prepin2[1] ; clk      ;
; N/A   ; None         ; 5.043 ns   ; green_b ; prepin2[0] ; clk      ;
; N/A   ; None         ; 4.949 ns   ; reset   ; stat0      ; clk      ;
; N/A   ; None         ; 4.516 ns   ; reset   ; prepin2[7] ; clk      ;
; N/A   ; None         ; 4.516 ns   ; reset   ; prepin2[6] ; clk      ;
; N/A   ; None         ; 4.516 ns   ; reset   ; prepin2[5] ; clk      ;
; N/A   ; None         ; 4.516 ns   ; reset   ; prepin2[4] ; clk      ;
; N/A   ; None         ; 4.516 ns   ; reset   ; prepin2[3] ; clk      ;
; N/A   ; None         ; 4.516 ns   ; reset   ; prepin2[2] ; clk      ;
; N/A   ; None         ; 4.516 ns   ; reset   ; prepin2[1] ; clk      ;
; N/A   ; None         ; 4.516 ns   ; reset   ; prepin2[0] ; clk      ;
; N/A   ; None         ; 3.979 ns   ; red_b   ; prepin0[7] ; clk      ;
; N/A   ; None         ; 3.979 ns   ; red_b   ; prepin0[6] ; clk      ;
; N/A   ; None         ; 3.979 ns   ; red_b   ; prepin0[5] ; clk      ;
; N/A   ; None         ; 3.979 ns   ; red_b   ; prepin0[0] ; clk      ;
; N/A   ; None         ; 3.979 ns   ; red_b   ; prepin0[1] ; clk      ;
; N/A   ; None         ; 3.979 ns   ; red_b   ; prepin0[2] ; clk      ;
; N/A   ; None         ; 3.979 ns   ; red_b   ; prepin0[4] ; clk      ;
; N/A   ; None         ; 3.979 ns   ; red_b   ; prepin0[3] ; clk      ;
; N/A   ; None         ; 3.872 ns   ; green_b ; stat2      ; clk      ;
; N/A   ; None         ; 3.597 ns   ; reset   ; prepin1[7] ; clk      ;
; N/A   ; None         ; 3.597 ns   ; reset   ; prepin1[6] ; clk      ;
; N/A   ; None         ; 3.597 ns   ; reset   ; prepin1[5] ; clk      ;
; N/A   ; None         ; 3.597 ns   ; reset   ; prepin1[4] ; clk      ;
; N/A   ; None         ; 3.597 ns   ; reset   ; prepin1[3] ; clk      ;
; N/A   ; None         ; 3.597 ns   ; reset   ; prepin1[1] ; clk      ;
; N/A   ; None         ; 3.597 ns   ; reset   ; prepin1[0] ; clk      ;
; N/A   ; None         ; 3.597 ns   ; reset   ; prepin1[2] ; clk      ;
; N/A   ; None         ; 3.396 ns   ; reset   ; prepin0[7] ; clk      ;
; N/A   ; None         ; 3.396 ns   ; reset   ; prepin0[6] ; clk      ;
; N/A   ; None         ; 3.396 ns   ; reset   ; prepin0[5] ; clk      ;
; N/A   ; None         ; 3.396 ns   ; reset   ; prepin0[0] ; clk      ;
; N/A   ; None         ; 3.396 ns   ; reset   ; prepin0[1] ; clk      ;
; N/A   ; None         ; 3.396 ns   ; reset   ; prepin0[2] ; clk      ;
; N/A   ; None         ; 3.396 ns   ; reset   ; prepin0[4] ; clk      ;
; N/A   ; None         ; 3.396 ns   ; reset   ; prepin0[3] ; clk      ;
; N/A   ; None         ; 3.275 ns   ; reset   ; stat2      ; clk      ;
; N/A   ; None         ; 2.912 ns   ; red_b   ; stat0c     ; clk      ;
; N/A   ; None         ; 2.902 ns   ; green_b ; stat2c     ; clk      ;
; N/A   ; None         ; 2.884 ns   ; reset   ; stat1      ; clk      ;
; N/A   ; None         ; 2.491 ns   ; blue_b  ; stat1c     ; clk      ;
; N/A   ; None         ; 2.408 ns   ; reset   ; stat0c     ; clk      ;
; N/A   ; None         ; 2.408 ns   ; reset   ; stat2c     ; clk      ;
; N/A   ; None         ; 2.306 ns   ; reset   ; stat1c     ; clk      ;
+-------+--------------+------------+---------+------------+----------+


+---------------------------------------------------------------------+
; tco                                                                 ;
+-------+--------------+------------+------------+-------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To    ; From Clock ;
+-------+--------------+------------+------------+-------+------------+
; N/A   ; None         ; 13.261 ns  ; green~reg0 ; green ; clk        ;
; N/A   ; None         ; 12.708 ns  ; blue~reg0  ; blue  ; clk        ;
; N/A   ; None         ; 12.538 ns  ; red~reg0   ; red   ; clk        ;
+-------+--------------+------------+------------+-------+------------+


+---------------------------------------------------------------------------+
; th                                                                        ;
+---------------+-------------+-----------+---------+------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To         ; To Clock ;
+---------------+-------------+-----------+---------+------------+----------+
; N/A           ; None        ; -1.933 ns ; reset   ; prepin0[7] ; clk      ;
; N/A           ; None        ; -1.933 ns ; reset   ; prepin0[6] ; clk      ;
; N/A           ; None        ; -1.933 ns ; reset   ; prepin0[5] ; clk      ;
; N/A           ; None        ; -1.933 ns ; reset   ; prepin0[0] ; clk      ;
; N/A           ; None        ; -1.933 ns ; reset   ; prepin0[1] ; clk      ;
; N/A           ; None        ; -1.933 ns ; reset   ; prepin0[2] ; clk      ;
; N/A           ; None        ; -1.933 ns ; reset   ; prepin0[4] ; clk      ;
; N/A           ; None        ; -1.933 ns ; reset   ; prepin0[3] ; clk      ;
; N/A           ; None        ; -2.040 ns ; reset   ; stat1c     ; clk      ;
; N/A           ; None        ; -2.056 ns ; reset   ; prepin2[7] ; clk      ;
; N/A           ; None        ; -2.056 ns ; reset   ; prepin2[6] ; clk      ;
; N/A           ; None        ; -2.056 ns ; reset   ; prepin2[5] ; clk      ;
; N/A           ; None        ; -2.056 ns ; reset   ; prepin2[4] ; clk      ;
; N/A           ; None        ; -2.056 ns ; reset   ; prepin2[3] ; clk      ;
; N/A           ; None        ; -2.056 ns ; reset   ; prepin2[2] ; clk      ;
; N/A           ; None        ; -2.056 ns ; reset   ; prepin2[1] ; clk      ;
; N/A           ; None        ; -2.056 ns ; reset   ; prepin2[0] ; clk      ;
; N/A           ; None        ; -2.085 ns ; reset   ; prepin1[7] ; clk      ;
; N/A           ; None        ; -2.085 ns ; reset   ; prepin1[6] ; clk      ;
; N/A           ; None        ; -2.085 ns ; reset   ; prepin1[5] ; clk      ;
; N/A           ; None        ; -2.085 ns ; reset   ; prepin1[4] ; clk      ;
; N/A           ; None        ; -2.085 ns ; reset   ; prepin1[3] ; clk      ;
; N/A           ; None        ; -2.085 ns ; reset   ; prepin1[1] ; clk      ;
; N/A           ; None        ; -2.085 ns ; reset   ; prepin1[0] ; clk      ;
; N/A           ; None        ; -2.085 ns ; reset   ; prepin1[2] ; clk      ;
; N/A           ; None        ; -2.142 ns ; reset   ; stat0c     ; clk      ;
; N/A           ; None        ; -2.142 ns ; reset   ; stat2c     ; clk      ;
; N/A           ; None        ; -2.225 ns ; blue_b  ; stat1c     ; clk      ;
; N/A           ; None        ; -2.618 ns ; reset   ; stat1      ; clk      ;
; N/A           ; None        ; -2.636 ns ; green_b ; stat2c     ; clk      ;
; N/A           ; None        ; -2.646 ns ; red_b   ; stat0c     ; clk      ;
; N/A           ; None        ; -3.009 ns ; reset   ; stat2      ; clk      ;
; N/A           ; None        ; -3.606 ns ; green_b ; stat2      ; clk      ;
; N/A           ; None        ; -3.713 ns ; red_b   ; prepin0[7] ; clk      ;
; N/A           ; None        ; -3.713 ns ; red_b   ; prepin0[6] ; clk      ;
; N/A           ; None        ; -3.713 ns ; red_b   ; prepin0[5] ; clk      ;
; N/A           ; None        ; -3.713 ns ; red_b   ; prepin0[0] ; clk      ;
; N/A           ; None        ; -3.713 ns ; red_b   ; prepin0[1] ; clk      ;
; N/A           ; None        ; -3.713 ns ; red_b   ; prepin0[2] ; clk      ;
; N/A           ; None        ; -3.713 ns ; red_b   ; prepin0[4] ; clk      ;
; N/A           ; None        ; -3.713 ns ; red_b   ; prepin0[3] ; clk      ;
; N/A           ; None        ; -4.683 ns ; reset   ; stat0      ; clk      ;
; N/A           ; None        ; -4.777 ns ; green_b ; prepin2[7] ; clk      ;
; N/A           ; None        ; -4.777 ns ; green_b ; prepin2[6] ; clk      ;
; N/A           ; None        ; -4.777 ns ; green_b ; prepin2[5] ; clk      ;
; N/A           ; None        ; -4.777 ns ; green_b ; prepin2[4] ; clk      ;
; N/A           ; None        ; -4.777 ns ; green_b ; prepin2[3] ; clk      ;
; N/A           ; None        ; -4.777 ns ; green_b ; prepin2[2] ; clk      ;
; N/A           ; None        ; -4.777 ns ; green_b ; prepin2[1] ; clk      ;
; N/A           ; None        ; -4.777 ns ; green_b ; prepin2[0] ; clk      ;
; N/A           ; None        ; -4.871 ns ; red_b   ; stat0      ; clk      ;
; N/A           ; None        ; -5.157 ns ; blue_b  ; prepin1[7] ; clk      ;
; N/A           ; None        ; -5.157 ns ; blue_b  ; prepin1[6] ; clk      ;
; N/A           ; None        ; -5.157 ns ; blue_b  ; prepin1[5] ; clk      ;
; N/A           ; None        ; -5.157 ns ; blue_b  ; prepin1[4] ; clk      ;
; N/A           ; None        ; -5.157 ns ; blue_b  ; prepin1[3] ; clk      ;
; N/A           ; None        ; -5.157 ns ; blue_b  ; prepin1[1] ; clk      ;
; N/A           ; None        ; -5.157 ns ; blue_b  ; prepin1[0] ; clk      ;
; N/A           ; None        ; -5.157 ns ; blue_b  ; prepin1[2] ; clk      ;
; N/A           ; None        ; -5.430 ns ; blue_b  ; stat1      ; clk      ;
+---------------+-------------+-----------+---------+------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu May 14 22:54:19 2015
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off leds_pwm -c leds_pwm --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 4 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "modra[8]" as buffer
    Info: Detected ripple clock "zelena[8]" as buffer
    Info: Detected ripple clock "hz" as buffer
    Info: Detected ripple clock "cervena[8]" as buffer
Info: Clock "clk" has Internal fmax of 161.45 MHz between source register "prepin2[5]" and destination register "prepin2[7]" (period= 6.194 ns)
    Info: + Longest register to register delay is 5.930 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X15_Y11_N27; Fanout = 5; REG Node = 'prepin2[5]'
        Info: 2: + IC(1.476 ns) + CELL(0.651 ns) = 2.127 ns; Loc. = LCCOMB_X20_Y11_N8; Fanout = 1; COMB Node = 'Add8~2'
        Info: 3: + IC(0.376 ns) + CELL(0.319 ns) = 2.822 ns; Loc. = LCCOMB_X20_Y11_N26; Fanout = 3; COMB Node = 'Add8~3'
        Info: 4: + IC(1.382 ns) + CELL(0.596 ns) = 4.800 ns; Loc. = LCCOMB_X15_Y11_N16; Fanout = 2; COMB Node = 'prepin2[0]~9'
        Info: 5: + IC(0.000 ns) + CELL(0.086 ns) = 4.886 ns; Loc. = LCCOMB_X15_Y11_N18; Fanout = 2; COMB Node = 'prepin2[1]~11'
        Info: 6: + IC(0.000 ns) + CELL(0.086 ns) = 4.972 ns; Loc. = LCCOMB_X15_Y11_N20; Fanout = 2; COMB Node = 'prepin2[2]~13'
        Info: 7: + IC(0.000 ns) + CELL(0.086 ns) = 5.058 ns; Loc. = LCCOMB_X15_Y11_N22; Fanout = 2; COMB Node = 'prepin2[3]~15'
        Info: 8: + IC(0.000 ns) + CELL(0.086 ns) = 5.144 ns; Loc. = LCCOMB_X15_Y11_N24; Fanout = 2; COMB Node = 'prepin2[4]~17'
        Info: 9: + IC(0.000 ns) + CELL(0.086 ns) = 5.230 ns; Loc. = LCCOMB_X15_Y11_N26; Fanout = 2; COMB Node = 'prepin2[5]~19'
        Info: 10: + IC(0.000 ns) + CELL(0.086 ns) = 5.316 ns; Loc. = LCCOMB_X15_Y11_N28; Fanout = 1; COMB Node = 'prepin2[6]~21'
        Info: 11: + IC(0.000 ns) + CELL(0.506 ns) = 5.822 ns; Loc. = LCCOMB_X15_Y11_N30; Fanout = 1; COMB Node = 'prepin2[7]~22'
        Info: 12: + IC(0.000 ns) + CELL(0.108 ns) = 5.930 ns; Loc. = LCFF_X15_Y11_N31; Fanout = 4; REG Node = 'prepin2[7]'
        Info: Total cell delay = 2.696 ns ( 45.46 % )
        Info: Total interconnect delay = 3.234 ns ( 54.54 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 5.565 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
            Info: 2: + IC(0.861 ns) + CELL(0.970 ns) = 2.931 ns; Loc. = LCFF_X3_Y6_N21; Fanout = 2; REG Node = 'hz'
            Info: 3: + IC(1.126 ns) + CELL(0.000 ns) = 4.057 ns; Loc. = CLKCTRL_G0; Fanout = 30; COMB Node = 'hz~clkctrl'
            Info: 4: + IC(0.842 ns) + CELL(0.666 ns) = 5.565 ns; Loc. = LCFF_X15_Y11_N31; Fanout = 4; REG Node = 'prepin2[7]'
            Info: Total cell delay = 2.736 ns ( 49.16 % )
            Info: Total interconnect delay = 2.829 ns ( 50.84 % )
        Info: - Longest clock path from clock "clk" to source register is 5.565 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
            Info: 2: + IC(0.861 ns) + CELL(0.970 ns) = 2.931 ns; Loc. = LCFF_X3_Y6_N21; Fanout = 2; REG Node = 'hz'
            Info: 3: + IC(1.126 ns) + CELL(0.000 ns) = 4.057 ns; Loc. = CLKCTRL_G0; Fanout = 30; COMB Node = 'hz~clkctrl'
            Info: 4: + IC(0.842 ns) + CELL(0.666 ns) = 5.565 ns; Loc. = LCFF_X15_Y11_N27; Fanout = 5; REG Node = 'prepin2[5]'
            Info: Total cell delay = 2.736 ns ( 49.16 % )
            Info: Total interconnect delay = 2.829 ns ( 50.84 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Warning: Circuit may not operate. Detected 5 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "prepin2[7]" and destination pin or register "green~reg0" for clock "clk" (Hold time is 832 ps)
    Info: + Largest clock skew is 2.029 ns
        Info: + Longest clock path from clock "clk" to destination register is 7.594 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
            Info: 2: + IC(1.568 ns) + CELL(0.970 ns) = 3.638 ns; Loc. = LCFF_X20_Y10_N15; Fanout = 2; REG Node = 'zelena[8]'
            Info: 3: + IC(2.444 ns) + CELL(0.000 ns) = 6.082 ns; Loc. = CLKCTRL_G6; Fanout = 9; COMB Node = 'zelena[8]~clkctrl'
            Info: 4: + IC(0.846 ns) + CELL(0.666 ns) = 7.594 ns; Loc. = LCFF_X15_Y11_N15; Fanout = 1; REG Node = 'green~reg0'
            Info: Total cell delay = 2.736 ns ( 36.03 % )
            Info: Total interconnect delay = 4.858 ns ( 63.97 % )
        Info: - Shortest clock path from clock "clk" to source register is 5.565 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
            Info: 2: + IC(0.861 ns) + CELL(0.970 ns) = 2.931 ns; Loc. = LCFF_X3_Y6_N21; Fanout = 2; REG Node = 'hz'
            Info: 3: + IC(1.126 ns) + CELL(0.000 ns) = 4.057 ns; Loc. = CLKCTRL_G0; Fanout = 30; COMB Node = 'hz~clkctrl'
            Info: 4: + IC(0.842 ns) + CELL(0.666 ns) = 5.565 ns; Loc. = LCFF_X15_Y11_N31; Fanout = 4; REG Node = 'prepin2[7]'
            Info: Total cell delay = 2.736 ns ( 49.16 % )
            Info: Total interconnect delay = 2.829 ns ( 50.84 % )
    Info: - Micro clock to output delay of source is 0.304 ns
    Info: - Shortest register to register delay is 1.199 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X15_Y11_N31; Fanout = 4; REG Node = 'prepin2[7]'
        Info: 2: + IC(0.467 ns) + CELL(0.624 ns) = 1.091 ns; Loc. = LCCOMB_X15_Y11_N14; Fanout = 1; COMB Node = 'LessThan2~14'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 1.199 ns; Loc. = LCFF_X15_Y11_N15; Fanout = 1; REG Node = 'green~reg0'
        Info: Total cell delay = 0.732 ns ( 61.05 % )
        Info: Total interconnect delay = 0.467 ns ( 38.95 % )
    Info: + Micro hold delay of destination is 0.306 ns
Info: tsu for register "stat1" (data pin = "blue_b", clock pin = "clk") is 5.696 ns
    Info: + Longest pin to register delay is 11.311 ns
        Info: 1: + IC(0.000 ns) + CELL(0.954 ns) = 0.954 ns; Loc. = PIN_142; Fanout = 3; PIN Node = 'blue_b'
        Info: 2: + IC(9.030 ns) + CELL(0.651 ns) = 10.635 ns; Loc. = LCCOMB_X20_Y11_N6; Fanout = 1; COMB Node = 'stat1~0'
        Info: 3: + IC(0.362 ns) + CELL(0.206 ns) = 11.203 ns; Loc. = LCCOMB_X20_Y11_N24; Fanout = 1; COMB Node = 'stat1~1'
        Info: 4: + IC(0.000 ns) + CELL(0.108 ns) = 11.311 ns; Loc. = LCFF_X20_Y11_N25; Fanout = 18; REG Node = 'stat1'
        Info: Total cell delay = 1.919 ns ( 16.97 % )
        Info: Total interconnect delay = 9.392 ns ( 83.03 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "clk" to destination register is 5.575 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
        Info: 2: + IC(0.861 ns) + CELL(0.970 ns) = 2.931 ns; Loc. = LCFF_X3_Y6_N21; Fanout = 2; REG Node = 'hz'
        Info: 3: + IC(1.126 ns) + CELL(0.000 ns) = 4.057 ns; Loc. = CLKCTRL_G0; Fanout = 30; COMB Node = 'hz~clkctrl'
        Info: 4: + IC(0.852 ns) + CELL(0.666 ns) = 5.575 ns; Loc. = LCFF_X20_Y11_N25; Fanout = 18; REG Node = 'stat1'
        Info: Total cell delay = 2.736 ns ( 49.08 % )
        Info: Total interconnect delay = 2.839 ns ( 50.92 % )
Info: tco from clock "clk" to destination pin "green" through register "green~reg0" is 13.261 ns
    Info: + Longest clock path from clock "clk" to source register is 7.594 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
        Info: 2: + IC(1.568 ns) + CELL(0.970 ns) = 3.638 ns; Loc. = LCFF_X20_Y10_N15; Fanout = 2; REG Node = 'zelena[8]'
        Info: 3: + IC(2.444 ns) + CELL(0.000 ns) = 6.082 ns; Loc. = CLKCTRL_G6; Fanout = 9; COMB Node = 'zelena[8]~clkctrl'
        Info: 4: + IC(0.846 ns) + CELL(0.666 ns) = 7.594 ns; Loc. = LCFF_X15_Y11_N15; Fanout = 1; REG Node = 'green~reg0'
        Info: Total cell delay = 2.736 ns ( 36.03 % )
        Info: Total interconnect delay = 4.858 ns ( 63.97 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 5.363 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X15_Y11_N15; Fanout = 1; REG Node = 'green~reg0'
        Info: 2: + IC(2.127 ns) + CELL(3.236 ns) = 5.363 ns; Loc. = PIN_139; Fanout = 0; PIN Node = 'green'
        Info: Total cell delay = 3.236 ns ( 60.34 % )
        Info: Total interconnect delay = 2.127 ns ( 39.66 % )
Info: th for register "prepin0[7]" (data pin = "reset", clock pin = "clk") is -1.933 ns
    Info: + Longest clock path from clock "clk" to destination register is 5.573 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 5; CLK Node = 'clk'
        Info: 2: + IC(0.861 ns) + CELL(0.970 ns) = 2.931 ns; Loc. = LCFF_X3_Y6_N21; Fanout = 2; REG Node = 'hz'
        Info: 3: + IC(1.126 ns) + CELL(0.000 ns) = 4.057 ns; Loc. = CLKCTRL_G0; Fanout = 30; COMB Node = 'hz~clkctrl'
        Info: 4: + IC(0.850 ns) + CELL(0.666 ns) = 5.573 ns; Loc. = LCFF_X9_Y11_N27; Fanout = 4; REG Node = 'prepin0[7]'
        Info: Total cell delay = 2.736 ns ( 49.09 % )
        Info: Total interconnect delay = 2.837 ns ( 50.91 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 7.812 ns
        Info: 1: + IC(0.000 ns) + CELL(0.965 ns) = 0.965 ns; Loc. = PIN_3; Fanout = 60; PIN Node = 'reset'
        Info: 2: + IC(6.187 ns) + CELL(0.660 ns) = 7.812 ns; Loc. = LCFF_X9_Y11_N27; Fanout = 4; REG Node = 'prepin0[7]'
        Info: Total cell delay = 1.625 ns ( 20.80 % )
        Info: Total interconnect delay = 6.187 ns ( 79.20 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 128 megabytes
    Info: Processing ended: Thu May 14 22:54:21 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


