<!doctype html>
<!--
  Material Design Lite
  Copyright 2015 Google Inc. All rights reserved.

  Licensed under the Apache License, Version 2.0 (the "License");
  you may not use this file except in compliance with the License.
  You may obtain a copy of the License at

    https://www.apache.org/licenses/LICENSE-2.0

  Unless required by applicable law or agreed to in writing, software
  distributed under the License is distributed on an "AS IS" BASIS,
  WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
  See the License for the specific language governing permissions and
  limitations under the License
-->
<html lang="ja">
  <head>
    <meta charset="utf-8">
    <meta http-equiv="X-UA-Compatible" content="IE=edge">
    <meta name="viewport" content="width=device-width, initial-scale=1.0, minimum-scale=1.0">
    <meta name="description" content="KeitetsuWorks - Quartus IIの使用方法 - 加算器の作成">
    <title>KeitetsuWorks - Quartus IIの使用方法 - 加算器の作成</title>

    <link rel="shortcut icon" href="img/favicon.ico">

    <link rel="stylesheet" href="https://fonts.googleapis.com/icon?family=Material+Icons">
    <link rel="stylesheet" href="css/material.min.css">
    <link rel="stylesheet" href="css/styles.css">

    <link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/lightbox2/2.11.3/css/lightbox.css">

    <link rel="stylesheet" href="css/monokai.css">

    <script src="js/common.js"></script>

    <!-- Global site tag (gtag.js) - Google Analytics -->
    <script async src="https://www.googletagmanager.com/gtag/js?id=G-PSLDBJZ3HB"></script>
    <script>
      window.dataLayer = window.dataLayer || [];
      function gtag(){dataLayer.push(arguments);}
      gtag('js', new Date());

      gtag('config', 'G-PSLDBJZ3HB');
    </script>
  </head>
  <body class="mdl-keitetsu mdl-color--grey-100 mdl-color-text--grey-700">
    <div class="mdl-layout mdl-js-layout">
      <header class="mdl-layout__header mdl-layout__header--waterfall">
        <!-- Top row, always visible -->
        <div class="mdl-layout__header-row">
          <!-- Title -->
          <span class="mdl-layout-title">KeitetsuWorks</span>
        </div>

        <!-- Tabs -->
        <div class="mdl-layout__tab-bar mdl-js-ripple-effect">
          <a class="mdl-layout__tab" href="index.html">トップページ</a>
          <a class="mdl-layout__tab" href="https://keitetsu.blogspot.com/" target="_blank">BLOG</a>
          <a class="mdl-layout__tab" href="mokei.html">鉄道模型</a>
          <a class="mdl-layout__tab is-active" href="circuit.html">電子工作</a>
          <a class="mdl-layout__tab" href="notebook.html">雑記</a>
        </div>
      </header>
      <div class="mdl-layout__drawer">
        <span class="mdl-layout-title">KeitetsuWorks</span>
        <nav class="mdl-navigation">
          <a class="mdl-navigation__link" href="index.html">トップページ</a>
          <a class="mdl-navigation__link" href="https://keitetsu.blogspot.com/" target="_blank">BLOG</a>
          <a class="mdl-navigation__link" href="mokei.html">鉄道模型</a>
          <a class="mdl-navigation__link is-active" href="circuit.html">電子工作</a>
          <a class="mdl-navigation__link" href="notebook.html">雑記</a>
        </nav>
      </div>
      <main class="mdl-layout__content">
        <div class="contents mdl-grid mdl-grid--no-spacing">
          <div class="mdl-cell mdl-cell--10-col-desktop mdl-cell--6-col-tablet mdl-cell--4-col-phone">
            <div class="mdl-grid">
              <section class="mdl-cell mdl-cell--12-col mdl-shadow--4dp article">
                <h3>Quartus IIの使用方法 - 加算器の作成</h3>
                <h4>はじめに</h4>
                <p>
                  ここでは，Quartus IIを用いたFPGA開発の手順について解説していきます．
                  組合せ回路の基本である桁上げ伝搬加算器をVHDLで記述し，RTLシミュレーションで動作を確認した後にTerasic DE0に実装してみます．
                  VHDLでの回路設計に関する解説は割愛しますが，記述例を掲載しますのでご覧ください．
                  FPGA開発ボードが手元になくても，RTLシミュレーションでHDL記述の動作を確認できるので，HDLの勉強の参考にもなるのではないでしょうか．
                </p>
                <p>
                  以降で掲載するスクリーンショットは下記の環境のものです．
                  Quartus IIのインストール方法については，<a href="fpga_quartus2_install.html">こちら</a>をご覧ください．
                </p>
                <div class="table-wrap">
                  <table class="mdl-data-table mdl-js-data-table">
                    <tr>
                      <th class="mdl-data-table__cell--non-numeric">OS</th>
                      <td class="mdl-data-table__cell--non-numeric">Microsoft Windows 7 Professional x64 Service Pack 1</td>
                    </tr>
                    <tr>
                      <th class="mdl-data-table__cell--non-numeric">Quartus II</th>
                      <td class="mdl-data-table__cell--non-numeric">Altera Quartus II 12.0sp2 Web Edition</td>
                    </tr>
                    <tr>
                      <th class="mdl-data-table__cell--non-numeric">ModelSim</th>
                      <td class="mdl-data-table__cell--non-numeric">Mentor Graphics ModelSim-Altera Starter Edition v10.0d Service Pack 2</td>
                    </tr>
                  </table>
                </div>

                <h4>桁上げ伝搬加算器（準備中）</h4>
                <p>
                  今回記述する桁上げ伝搬加算器について簡単に説明します．
                  FPGAを触る方のほとんどは少なからず論理回路について学んだ経験があると思いますので，不要かもしれませんが…．
                  この回路について詳しく知りたい方は，Wikipediaなどをご利用ください．
                </p>

                <h4>プロジェクトの新規作成</h4>
                <p>
                  Quartus IIを起動し，左上の「File」から「New Project Wizard...」を選択します．
                </p>
                <a href="img/fpga_tutorial_adder/syn01.png" data-lightbox="syn" data-title="Quartus II">
                  <img src="img/fpga_tutorial_adder/syn01.png" alt="Quartus II" />
                </a>
                <p>
                  New Project Wizardが開くので，「Next」を選択します．
                </p>
                <a href="img/fpga_tutorial_adder/syn02.png" data-lightbox="syn" data-title="Quartus II">
                  <img src="img/fpga_tutorial_adder/syn02.png" alt="Quartus II" />
                </a>
                <p>
                  プロジェクトに関連するファイルを格納するフォルダ（working directory）を選択します．
                  プロジェクトごとに異なったフォルダを準備しましょう．
                  次に，任意のプロジェクト名を入力します．今回は「adder」としました．
                  また，設計する回路の最上位エンティティ名前の入力が求められますが，後で変更可能ですので，未定の場合はプロジェクト名と同一で問題ありません．
                  今回は「ADDER」としました．
                </p>
                <a href="img/fpga_tutorial_adder/syn03.png" data-lightbox="syn" data-title="Quartus II">
                  <img src="img/fpga_tutorial_adder/syn03.png" alt="Quartus II" />
                </a>
                <p>
                  プロジェクトにインポートしたい既存のファイルがあれば，ここで追加できます．ない場合は「Next」を選択しましょう．
                  既存ファイルは，追加する前に，1つ前で作成したworking directoryにコピーまたは移動しておきましょう．
                </p>
                <a href="img/fpga_tutorial_adder/syn04.png" data-lightbox="syn" data-title="Quartus II">
                  <img src="img/fpga_tutorial_adder/syn04.png" alt="Quartus II" />
                </a>
                <p>
                  設計・記述した回路を実装するFPGAを選択します．
                  デバイスの種類が多くて一覧から探すのに時間がかかる場合は，「Device family」などの項目を使って絞込みをかけてみましょう．
                  今回はTerasic DE0に実装したいと思いますので，DE0に搭載されているCyclone IIIの「EP3C16F484C6」を選択しました．
                  FPGA開発ボードが手元にない場合は，未選択のままでもOKです．
                </p>
                <p>
                  FPGAの選択が終わったら，以降のページは設定を変更する必要はないので「Next」を繰り返し選択するか，
                  「Finish」を選択してNew Project Wizardを終了し，プロジェクト作成を完了しましょう．
                </p>
                <a href="img/fpga_tutorial_adder/syn05.png" data-lightbox="syn" data-title="Quartus II">
                  <img src="img/fpga_tutorial_adder/syn05.png" alt="Quartus II" />
                </a>

                <h4>VHDLによる回路記述</h4>
                <p>
                  HDLを記述するファイルを新規作成します．左上の「File」から「New...」を選択します．
                </p>
                <a href="img/fpga_tutorial_adder/syn06.png" data-lightbox="syn" data-title="Quartus II">
                  <img src="img/fpga_tutorial_adder/syn06.png" alt="Quartus II" />
                </a>
                <p>
                  ウィンドウが開くので，VHDLで記述する場合は「VHDL File」を，Verilog-HDLで記述する場合は「Verilog HDL File」を選択します．
                  回路が複雑・大規模になると1つの回路を複数のファイルで構成することになります．
                  そのときは同様の操作でファイルを新規作成しましょう．
                </p>
                <p>
                  なお，今回私が設計した加算器は3つのファイルで構成されています．
                </p>
                <a href="img/fpga_tutorial_adder/syn07.png" data-lightbox="syn" data-title="Quartus II">
                  <img src="img/fpga_tutorial_adder/syn07.png" alt="Quartus II" />
                </a>
                <p>
                  回路をHDLで記述します．
                  本ページはQuartus IIの使用方法の解説を主な目的としていますので，回路記述に関する解説は省略します．
                  VHDLによる4bit桁上げ伝搬加算器の記述例を掲載しますので，参考にしてください．
                </p>
                <p>
                  以下は，半加算器の記述（half_adder.vhd）です．
                </p>
<pre><code class="language-vhdl">
library IEEE;
use IEEE.std_logic_1164.all;


-- half adder module
entity half_adder is port(
  a: in std_logic;
  b: in std_logic;
  s: out std_logic;
  co: out std_logic);
end half_adder;

architecture rtl of half_adder is
  signal wire_or: std_logic;
  signal wire_nand: std_logic;
  
  begin
    wire_or <= a or b;
    wire_nand <= a nand b;
    co <= not wire_nand;
    s <= wire_or and wire_nand;

end rtl;
</code></pre>
                <p>
                  以下は，全加算器の記述（FULL_ADDER.vhd）です．
                </p>
<pre><code class="language-vhdl">
library IEEE;
use IEEE.std_logic_1164.all;


-- full adder module
entity FULL_ADDER is port(
  A: in std_logic;
  B: in std_logic;
  CI: in std_logic;
  S: out std_logic;
  CO: out std_logic);
end FULL_ADDER;

architecture rtl of FULL_ADDER is
  signal wire_u0_s: std_logic;
  signal wire_u0_co: std_logic;
  signal wire_u1_co: std_logic;
  
  component half_adder port(
    a: in std_logic;
    b: in std_logic;
    s: out std_logic;
    co: out std_logic);
  end component;
  
  begin
    CO <= wire_u0_co or wire_u1_co;
    
    u0: half_adder port map(
      a => A,
      b => B,
      s => wire_u0_s,
      co => wire_u0_co);
    
    u1: half_adder port map(
      a => wire_u0_s,
      b => CI,
      s => S,
      co => wire_u1_co);

end rtl;
</code></pre>
                <p>
                  以下は，全加算器を4つ使用して4bit桁上げ伝搬加算器を構成する，最上位エンティティの記述（ADDER.vhd）です．
                </p>
<pre><code class="language-vhdl">
library IEEE;
use IEEE.std_logic_1164.all;


-- 4bit adder module
entity ADDER is port(
  A: in std_logic_vector(3 downto 0);
  B: in std_logic_vector(3 downto 0);
  CI: in std_logic;
  S: out std_logic_vector(3 downto 0);
  CO: out std_logic);
end ADDER;

architecture rtl of ADDER is
  signal wire_u0_CO: std_logic;
  signal wire_u1_CO: std_logic;
  signal wire_u2_CO: std_logic;
  
  component FULL_ADDER port(
    A: in std_logic;
    B: in std_logic;
    CI: in std_logic;
    S: out std_logic;
    CO: out std_logic);
  end component;
  
  begin
    u0: FULL_ADDER port map( -- bit 0
      A => A(0),
      B => B(0),
      CI => CI,
      S => S(0),
      CO => wire_u0_CO);
    
    u1: FULL_ADDER port map( -- bit 1
      A => A(1),
      B => B(1),
      CI => wire_u0_CO,
      S => S(1),
      CO => wire_u1_CO);
    
    u2: FULL_ADDER port map( -- bit 2
      A => A(2),
      B => B(2),
      CI => wire_u1_CO,
      S => S(2),
      CO => wire_u2_CO);
    
    u3: FULL_ADDER port map( -- bit 3
      A => A(3),
      B => B(3),
      CI => wire_u2_CO,
      S => S(3),
      CO => CO);

end rtl;
</code></pre>

                <h4>コンパイル</h4>
                <p>
                  一通り記述が終わったら，再生ボタンのようなボタンを選択してコンパイルをしてみましょう．
                </p>
                <a href="img/fpga_tutorial_adder/syn08.png" data-lightbox="syn" data-title="Quartus II">
                  <img src="img/fpga_tutorial_adder/syn08.png" alt="Quartus II" />
                </a>
                <p>
                  コンパイル前に，変更のあるファイルを上書きするかどうか聞いてくる場合があります．
                </p>
                <a href="img/fpga_tutorial_adder/syn09.png" data-lightbox="syn" data-title="Quartus II">
                  <img src="img/fpga_tutorial_adder/syn09.png" alt="Quartus II" />
                </a>
                <p>
                  HDLの記述にエラーがある場合は，「Analysis &amp; Synthesis」でコンパイルが止まってしまいます．
                </p>
                <a href="img/fpga_tutorial_adder/syn10.png" data-lightbox="syn" data-title="Quartus II">
                  <img src="img/fpga_tutorial_adder/syn10.png" alt="Quartus II" />
                </a>
                <p>
                  警告が十数個出るかもしれませんが無視してください．
                  エラーがある場合は，該当箇所を修正して，エラーが消えるまでコンパイルを繰り返しましょう．
                </p>
                <a href="img/fpga_tutorial_adder/syn11.png" data-lightbox="syn" data-title="Quartus II">
                  <img src="img/fpga_tutorial_adder/syn11.png" alt="Quartus II" />
                </a>
                <p>
                  ひとまず回路の記述が終わりました．
                  次は，記述した回路が意図した動作をするかどうか，RTLシミュレーションを実行して確認してみましょう．
                </p>

                <h4>次のステップ: ModelSimの使用方法 - 加算器のRTLシミュレーション</h4>
                <p>
                  <a href="fpga_tutorial_adder_sim.html">ModelSimの使用方法 - 加算器のRTLシミュレーション</a>では，
                  Quartus IIとModelSimの連携と，ModelSimを用いたRTLシミュレーションの実行について解説します．
                  よろしければご覧ください．
                </p>
              </section>
            </div>
            <div class="mdl-grid">
              <div class="mdl-cell mdl-cell--6-col">
                <div class="mdl-cell--ad">
                  <div class="ad-300x250">
                    <!-- github.io_300x250_1 -->
                    <ins class="adsbygoogle"
                         style="display:inline-block;width:300px;height:250px"
                         data-ad-client="ca-pub-8284710410017563"
                         data-ad-slot="9030402271"></ins>
                    <script>
                      (adsbygoogle = window.adsbygoogle || []).push({});
                    </script>
                  </div>
                </div>
              </div>
              <div class="mdl-cell mdl-cell--6-col">
                <div class="mdl-cell--ad">
                  <div class="ad-300x250">
                    <!-- github.io_300x250_2 -->
                    <ins class="adsbygoogle"
                         style="display:inline-block;width:300px;height:250px"
                         data-ad-client="ca-pub-8284710410017563"
                         data-ad-slot="5002639302"></ins>
                    <script>
                      (adsbygoogle = window.adsbygoogle || []).push({});
                    </script>
                  </div>
                </div>
              </div>
            </div>
          </div>
          <div class="mdl-cell mdl-cell--2-col-desktop mdl-cell--2-col-tablet mdl-cell--hide-phone">
            <div class="mdl-cell--ad">
              <div class="ad-160x600">
                <!-- github.io_160x600_1 -->
                <ins class="adsbygoogle"
                     style="display:inline-block;width:160px;height:600px"
                     data-ad-client="ca-pub-8284710410017563"
                     data-ad-slot="6801185562"></ins>
                <script>
                  (adsbygoogle = window.adsbygoogle || []).push({});
                </script>
              </div>
            </div>
          </div>
        </div>
        <footer class="mdl-mini-footer">
          <div class="mdl-mini-footer__left-section">
            <div class="mdl-logo">&copy; 2004-<span id="year"></span> Keitetsu</div>
            <script>document.getElementById("year").innerHTML = new Date().getFullYear();</script>
          </div>
          <div class="mdl-mini-footer__right-section">
            <ul class="mdl-mini-footer__link-list">
              <li><a href="index.html#help">Help</a></li>
            </ul>
          </div>
        </footer>
      </main>
    </div>
    <script defer src="js/material.min.js"></script>
    <script src="https://code.jquery.com/jquery-3.5.1.min.js"></script>
    <script src="https://cdnjs.cloudflare.com/ajax/libs/lightbox2/2.11.3/js/lightbox.min.js"></script>
    <script src="js/highlight.pack.js"></script>
    <script>hljs.highlightAll();</script>
  </body>
</html>
