# Register Files

RV32I å¯ä»¥ä½¿ç”¨çš„æ•´å‹å¯„å­˜å™¨å…±æœ‰32ä¸ªï¼Œæœ¬èŠ‚å°†å®ç°ä¸€ä¸ªæœ‰32ä¸ª32-bit å¯„å­˜å™¨çš„å¯„å­˜å™¨ç»„ã€‚

## æ¨¡å—å®ç°

ğŸ“„ æŠ¥å‘Šä¸­éœ€è¦ç»™å‡ºä½ å†™å‡ºçš„å®Œæ•´ä»£ç ã€‚

åœ¨é™„ä»¶`Regs/Regs.v`ç»™å‡ºç«¯å£çš„åŸºç¡€ä¸Šï¼Œä½ éœ€è¦æ·»åŠ 32ä¸ªå›ºå®šçš„åœ°å€è¯»å£ä»¥ä¾¿Lab4ä¸­ç›´æ¥ä½¿ç”¨ï¼Œä½ çš„ç«¯å£åº”ç±»ä¼¼äºï¼š

```verilog
module Regs(
	input clk,
	input rst,
	input [4:0] Rs1_addr, 
	input [4:0] Rs2_addr, 
	input [4:0] Wt_addr, 
	input [31:0]Wt_data, 
	input RegWrite, 
	output [31:0] Rs1_data, 
	output [31:0] Rs2_data,
	output [31:0] Reg00,
	output [31:0] Reg01,
	...,
	output [31:0] Reg31
);
```

## ä»¿çœŸæµ‹è¯•

ğŸ“„ æŠ¥å‘Šä¸­éœ€è¦ç»™å‡ºtestbenchä»£ç ï¼Œæµ‹è¯•æ³¢å½¢ä¸è§£é‡Šï¼ˆæ³¢å½¢æˆªå›¾éœ€è¦ä¿è¯ç¼©æ”¾ä¸å˜é‡æ•°åˆ¶åˆé€‚ï¼‰ã€‚

é™„ä»¶`Regs/Regs_tb.v`ç»™å‡ºäº†åŸºæœ¬çš„æµ‹è¯•ä»£ç ï¼Œä½ éœ€è¦è¡¥å……å®Œå–„æµ‹è¯•æ›´å¤šæƒ…å†µã€‚

## å°è£…IP Core

å‚è€ƒslides p22-27 è§£å†³å°è£…è¿‡ç¨‹ä¸­`clk, rst`ä¸¤ä¸ªä¿¡å·çš„é—®é¢˜ã€‚
