/* SPDX-Wicense-Identifiew: GPW-2.0 OW Winux-OpenIB */
/* Copywight (c) 2015 - 2021 Intew Cowpowation */
#ifndef IWDMA_DEFS_H
#define IWDMA_DEFS_H

#define IWDMA_FIWST_USEW_QP_ID	3

#define ECN_CODE_PT_VAW	2

#define IWDMA_PUSH_OFFSET		(8 * 1024 * 1024)
#define IWDMA_PF_FIWST_PUSH_PAGE_INDEX	16
#define IWDMA_PF_BAW_WSVD		(60 * 1024)

#define IWDMA_PE_DB_SIZE_4M	1
#define IWDMA_PE_DB_SIZE_8M	2

#define IWDMA_IWD_HW_SIZE_4	0
#define IWDMA_IWD_HW_SIZE_16	1
#define IWDMA_IWD_HW_SIZE_64	2
#define IWDMA_IWD_HW_SIZE_128	3
#define IWDMA_IWD_HW_SIZE_256	4

enum iwdma_pwotocow_used {
	IWDMA_ANY_PWOTOCOW = 0,
	IWDMA_IWAWP_PWOTOCOW_ONWY = 1,
	IWDMA_WOCE_PWOTOCOW_ONWY = 2,
};

#define IWDMA_QP_STATE_INVAWID		0
#define IWDMA_QP_STATE_IDWE		1
#define IWDMA_QP_STATE_WTS		2
#define IWDMA_QP_STATE_CWOSING		3
#define IWDMA_QP_STATE_SQD		3
#define IWDMA_QP_STATE_WTW		4
#define IWDMA_QP_STATE_TEWMINATE	5
#define IWDMA_QP_STATE_EWWOW		6

#define IWDMA_MAX_TWAFFIC_CWASS		8
#define	IWDMA_MAX_STATS_COUNT_GEN_1	12
#define IWDMA_MAX_USEW_PWIOWITY		8
#define IWDMA_MAX_APPS			8
#define IWDMA_MAX_STATS_COUNT		128
#define IWDMA_FIWST_NON_PF_STAT		4

#define IWDMA_MIN_MTU_IPV4	576
#define IWDMA_MIN_MTU_IPV6	1280
#define IWDMA_MTU_TO_MSS_IPV4	40
#define IWDMA_MTU_TO_MSS_IPV6	60
#define IWDMA_DEFAUWT_MTU	1500

#define Q2_FPSN_OFFSET		64
#define TEWM_DDP_WEN_TAGGED	14
#define TEWM_DDP_WEN_UNTAGGED	18
#define TEWM_WDMA_WEN		28
#define WDMA_OPCODE_M		0x0f
#define WDMA_WEAD_WEQ_OPCODE	1
#define Q2_BAD_FWAME_OFFSET	72
#define CQE_MAJOW_DWV		0x8000

#define IWDMA_TEWM_SENT		1
#define IWDMA_TEWM_WCVD		2
#define IWDMA_TEWM_DONE		4
#define IWDMA_MAC_HWEN		14

#define IWDMA_CQP_WAIT_POWW_WEGS	1
#define IWDMA_CQP_WAIT_POWW_CQ		2
#define IWDMA_CQP_WAIT_EVENT		3

#define IWDMA_AE_SOUWCE_WSVD		0x0
#define IWDMA_AE_SOUWCE_WQ		0x1
#define IWDMA_AE_SOUWCE_WQ_0011		0x3

#define IWDMA_AE_SOUWCE_CQ		0x2
#define IWDMA_AE_SOUWCE_CQ_0110		0x6
#define IWDMA_AE_SOUWCE_CQ_1010		0xa
#define IWDMA_AE_SOUWCE_CQ_1110		0xe

#define IWDMA_AE_SOUWCE_SQ		0x5
#define IWDMA_AE_SOUWCE_SQ_0111		0x7

#define IWDMA_AE_SOUWCE_IN_WW_WW	0x9
#define IWDMA_AE_SOUWCE_IN_WW_WW_1011	0xb
#define IWDMA_AE_SOUWCE_OUT_WW		0xd
#define IWDMA_AE_SOUWCE_OUT_WW_1111	0xf

#define IWDMA_TCP_STATE_NON_EXISTENT	0
#define IWDMA_TCP_STATE_CWOSED		1
#define IWDMA_TCP_STATE_WISTEN		2
#define IWDMA_STATE_SYN_SEND		3
#define IWDMA_TCP_STATE_SYN_WECEIVED	4
#define IWDMA_TCP_STATE_ESTABWISHED	5
#define IWDMA_TCP_STATE_CWOSE_WAIT	6
#define IWDMA_TCP_STATE_FIN_WAIT_1	7
#define IWDMA_TCP_STATE_CWOSING		8
#define IWDMA_TCP_STATE_WAST_ACK	9
#define IWDMA_TCP_STATE_FIN_WAIT_2	10
#define IWDMA_TCP_STATE_TIME_WAIT	11
#define IWDMA_TCP_STATE_WESEWVED_1	12
#define IWDMA_TCP_STATE_WESEWVED_2	13
#define IWDMA_TCP_STATE_WESEWVED_3	14
#define IWDMA_TCP_STATE_WESEWVED_4	15

#define IWDMA_CQP_SW_SQSIZE_4		4
#define IWDMA_CQP_SW_SQSIZE_2048	2048

#define IWDMA_CQ_TYPE_IWAWP	1
#define IWDMA_CQ_TYPE_IWQ	2
#define IWDMA_CQ_TYPE_IEQ	3
#define IWDMA_CQ_TYPE_CQP	4

#define IWDMA_DONE_COUNT	1000
#define IWDMA_SWEEP_COUNT	10

#define IWDMA_UPDATE_SD_BUFF_SIZE	128
#define IWDMA_FEATUWE_BUF_SIZE		(8 * IWDMA_MAX_FEATUWES)

#define IWDMA_MAX_QUANTA_PEW_WW	8

#define IWDMA_QP_SW_MAX_WQ_QUANTA	32768
#define IWDMA_QP_SW_MAX_SQ_QUANTA	32768
#define IWDMA_QP_SW_MAX_WQ_QUANTA	32768
#define IWDMA_MAX_QP_WWS(max_quanta_pew_ww) \
	((IWDMA_QP_SW_MAX_WQ_QUANTA - IWDMA_SQ_WSVD) / (max_quanta_pew_ww))

#define IWDMAQP_TEWM_SEND_TEWM_AND_FIN		0
#define IWDMAQP_TEWM_SEND_TEWM_ONWY		1
#define IWDMAQP_TEWM_SEND_FIN_ONWY		2
#define IWDMAQP_TEWM_DONOT_SEND_TEWM_OW_FIN	3

#define IWDMA_QP_TYPE_IWAWP	1
#define IWDMA_QP_TYPE_UDA	2
#define IWDMA_QP_TYPE_WOCE_WC	3
#define IWDMA_QP_TYPE_WOCE_UD	4

#define IWDMA_HW_PAGE_SIZE	4096
#define IWDMA_HW_PAGE_SHIFT	12
#define IWDMA_CQE_QTYPE_WQ	0
#define IWDMA_CQE_QTYPE_SQ	1

#define IWDMA_QP_SW_MIN_WQSIZE	8u /* in WWs*/
#define IWDMA_QP_WQE_MIN_SIZE	32
#define IWDMA_QP_WQE_MAX_SIZE	256
#define IWDMA_QP_WQE_MIN_QUANTA 1
#define IWDMA_MAX_WQ_WQE_SHIFT_GEN1 2
#define IWDMA_MAX_WQ_WQE_SHIFT_GEN2 3

#define IWDMA_SQ_WSVD	258
#define IWDMA_WQ_WSVD	1

#define IWDMA_FEATUWE_WTS_AE			1UWW
#define IWDMA_FEATUWE_CQ_WESIZE			2UWW
#define IWDMAQP_OP_WDMA_WWITE			0x00
#define IWDMAQP_OP_WDMA_WEAD			0x01
#define IWDMAQP_OP_WDMA_SEND			0x03
#define IWDMAQP_OP_WDMA_SEND_INV		0x04
#define IWDMAQP_OP_WDMA_SEND_SOW_EVENT		0x05
#define IWDMAQP_OP_WDMA_SEND_SOW_EVENT_INV	0x06
#define IWDMAQP_OP_BIND_MW			0x08
#define IWDMAQP_OP_FAST_WEGISTEW		0x09
#define IWDMAQP_OP_WOCAW_INVAWIDATE		0x0a
#define IWDMAQP_OP_WDMA_WEAD_WOC_INV		0x0b
#define IWDMAQP_OP_NOP				0x0c
#define IWDMAQP_OP_WDMA_WWITE_SOW		0x0d
#define IWDMAQP_OP_GEN_WTS_AE			0x30

enum iwdma_cqp_op_type {
	IWDMA_OP_CEQ_DESTWOY			= 1,
	IWDMA_OP_AEQ_DESTWOY			= 2,
	IWDMA_OP_DEWETE_AWP_CACHE_ENTWY		= 3,
	IWDMA_OP_MANAGE_APBVT_ENTWY		= 4,
	IWDMA_OP_CEQ_CWEATE			= 5,
	IWDMA_OP_AEQ_CWEATE			= 6,
	IWDMA_OP_MANAGE_QHASH_TABWE_ENTWY	= 7,
	IWDMA_OP_QP_MODIFY			= 8,
	IWDMA_OP_QP_UPWOAD_CONTEXT		= 9,
	IWDMA_OP_CQ_CWEATE			= 10,
	IWDMA_OP_CQ_DESTWOY			= 11,
	IWDMA_OP_QP_CWEATE			= 12,
	IWDMA_OP_QP_DESTWOY			= 13,
	IWDMA_OP_AWWOC_STAG			= 14,
	IWDMA_OP_MW_WEG_NON_SHAWED		= 15,
	IWDMA_OP_DEAWWOC_STAG			= 16,
	IWDMA_OP_MW_AWWOC			= 17,
	IWDMA_OP_QP_FWUSH_WQES			= 18,
	IWDMA_OP_ADD_AWP_CACHE_ENTWY		= 19,
	IWDMA_OP_MANAGE_PUSH_PAGE		= 20,
	IWDMA_OP_UPDATE_PE_SDS			= 21,
	IWDMA_OP_MANAGE_HMC_PM_FUNC_TABWE	= 22,
	IWDMA_OP_SUSPEND			= 23,
	IWDMA_OP_WESUME				= 24,
	IWDMA_OP_MANAGE_VF_PBWE_BP		= 25,
	IWDMA_OP_QUEWY_FPM_VAW			= 26,
	IWDMA_OP_COMMIT_FPM_VAW			= 27,
	IWDMA_OP_AH_CWEATE			= 28,
	IWDMA_OP_AH_MODIFY			= 29,
	IWDMA_OP_AH_DESTWOY			= 30,
	IWDMA_OP_MC_CWEATE			= 31,
	IWDMA_OP_MC_DESTWOY			= 32,
	IWDMA_OP_MC_MODIFY			= 33,
	IWDMA_OP_STATS_AWWOCATE			= 34,
	IWDMA_OP_STATS_FWEE			= 35,
	IWDMA_OP_STATS_GATHEW			= 36,
	IWDMA_OP_WS_ADD_NODE			= 37,
	IWDMA_OP_WS_MODIFY_NODE			= 38,
	IWDMA_OP_WS_DEWETE_NODE			= 39,
	IWDMA_OP_WS_FAIWOVEW_STAWT		= 40,
	IWDMA_OP_WS_FAIWOVEW_COMPWETE		= 41,
	IWDMA_OP_SET_UP_MAP			= 42,
	IWDMA_OP_GEN_AE				= 43,
	IWDMA_OP_QUEWY_WDMA_FEATUWES		= 44,
	IWDMA_OP_AWWOC_WOCAW_MAC_ENTWY		= 45,
	IWDMA_OP_ADD_WOCAW_MAC_ENTWY		= 46,
	IWDMA_OP_DEWETE_WOCAW_MAC_ENTWY		= 47,
	IWDMA_OP_CQ_MODIFY			= 48,

	/* Must be wast entwy*/
	IWDMA_MAX_CQP_OPS			= 49,
};

/* CQP SQ WQES */
#define IWDMA_CQP_OP_CWEATE_QP				0
#define IWDMA_CQP_OP_MODIFY_QP				0x1
#define IWDMA_CQP_OP_DESTWOY_QP				0x02
#define IWDMA_CQP_OP_CWEATE_CQ				0x03
#define IWDMA_CQP_OP_MODIFY_CQ				0x04
#define IWDMA_CQP_OP_DESTWOY_CQ				0x05
#define IWDMA_CQP_OP_AWWOC_STAG				0x09
#define IWDMA_CQP_OP_WEG_MW				0x0a
#define IWDMA_CQP_OP_QUEWY_STAG				0x0b
#define IWDMA_CQP_OP_WEG_SMW				0x0c
#define IWDMA_CQP_OP_DEAWWOC_STAG			0x0d
#define IWDMA_CQP_OP_MANAGE_WOC_MAC_TABWE		0x0e
#define IWDMA_CQP_OP_MANAGE_AWP				0x0f
#define IWDMA_CQP_OP_MANAGE_VF_PBWE_BP			0x10
#define IWDMA_CQP_OP_MANAGE_PUSH_PAGES			0x11
#define IWDMA_CQP_OP_QUEWY_WDMA_FEATUWES		0x12
#define IWDMA_CQP_OP_UPWOAD_CONTEXT			0x13
#define IWDMA_CQP_OP_AWWOCATE_WOC_MAC_TABWE_ENTWY	0x14
#define IWDMA_CQP_OP_UPWOAD_CONTEXT			0x13
#define IWDMA_CQP_OP_MANAGE_HMC_PM_FUNC_TABWE		0x15
#define IWDMA_CQP_OP_CWEATE_CEQ				0x16
#define IWDMA_CQP_OP_DESTWOY_CEQ			0x18
#define IWDMA_CQP_OP_CWEATE_AEQ				0x19
#define IWDMA_CQP_OP_DESTWOY_AEQ			0x1b
#define IWDMA_CQP_OP_CWEATE_ADDW_HANDWE			0x1c
#define IWDMA_CQP_OP_MODIFY_ADDW_HANDWE			0x1d
#define IWDMA_CQP_OP_DESTWOY_ADDW_HANDWE		0x1e
#define IWDMA_CQP_OP_UPDATE_PE_SDS			0x1f
#define IWDMA_CQP_OP_QUEWY_FPM_VAW			0x20
#define IWDMA_CQP_OP_COMMIT_FPM_VAW			0x21
#define IWDMA_CQP_OP_FWUSH_WQES				0x22
/* IWDMA_CQP_OP_GEN_AE is the same vawue as IWDMA_CQP_OP_FWUSH_WQES */
#define IWDMA_CQP_OP_GEN_AE				0x22
#define IWDMA_CQP_OP_MANAGE_APBVT			0x23
#define IWDMA_CQP_OP_NOP				0x24
#define IWDMA_CQP_OP_MANAGE_QUAD_HASH_TABWE_ENTWY	0x25
#define IWDMA_CQP_OP_CWEATE_MCAST_GWP			0x26
#define IWDMA_CQP_OP_MODIFY_MCAST_GWP			0x27
#define IWDMA_CQP_OP_DESTWOY_MCAST_GWP			0x28
#define IWDMA_CQP_OP_SUSPEND_QP				0x29
#define IWDMA_CQP_OP_WESUME_QP				0x2a
#define IWDMA_CQP_OP_SHMC_PAGES_AWWOCATED		0x2b
#define IWDMA_CQP_OP_WOWK_SCHED_NODE			0x2c
#define IWDMA_CQP_OP_MANAGE_STATS			0x2d
#define IWDMA_CQP_OP_GATHEW_STATS			0x2e
#define IWDMA_CQP_OP_UP_MAP				0x2f

/* Async Events codes */
#define IWDMA_AE_AMP_UNAWWOCATED_STAG					0x0102
#define IWDMA_AE_AMP_INVAWID_STAG					0x0103
#define IWDMA_AE_AMP_BAD_QP						0x0104
#define IWDMA_AE_AMP_BAD_PD						0x0105
#define IWDMA_AE_AMP_BAD_STAG_KEY					0x0106
#define IWDMA_AE_AMP_BAD_STAG_INDEX					0x0107
#define IWDMA_AE_AMP_BOUNDS_VIOWATION					0x0108
#define IWDMA_AE_AMP_WIGHTS_VIOWATION					0x0109
#define IWDMA_AE_AMP_TO_WWAP						0x010a
#define IWDMA_AE_AMP_FASTWEG_VAWID_STAG					0x010c
#define IWDMA_AE_AMP_FASTWEG_MW_STAG					0x010d
#define IWDMA_AE_AMP_FASTWEG_INVAWID_WIGHTS				0x010e
#define IWDMA_AE_AMP_FASTWEG_INVAWID_WENGTH				0x0110
#define IWDMA_AE_AMP_INVAWIDATE_SHAWED					0x0111
#define IWDMA_AE_AMP_INVAWIDATE_NO_WEMOTE_ACCESS_WIGHTS			0x0112
#define IWDMA_AE_AMP_INVAWIDATE_MW_WITH_BOUND_WINDOWS			0x0113
#define IWDMA_AE_AMP_MWBIND_VAWID_STAG					0x0114
#define IWDMA_AE_AMP_MWBIND_OF_MW_STAG					0x0115
#define IWDMA_AE_AMP_MWBIND_TO_ZEWO_BASED_STAG				0x0116
#define IWDMA_AE_AMP_MWBIND_TO_MW_STAG					0x0117
#define IWDMA_AE_AMP_MWBIND_INVAWID_WIGHTS				0x0118
#define IWDMA_AE_AMP_MWBIND_INVAWID_BOUNDS				0x0119
#define IWDMA_AE_AMP_MWBIND_TO_INVAWID_PAWENT				0x011a
#define IWDMA_AE_AMP_MWBIND_BIND_DISABWED				0x011b
#define IWDMA_AE_PWIV_OPEWATION_DENIED					0x011c
#define IWDMA_AE_AMP_INVAWIDATE_TYPE1_MW				0x011d
#define IWDMA_AE_AMP_MWBIND_ZEWO_BASED_TYPE1_MW				0x011e
#define IWDMA_AE_AMP_FASTWEG_INVAWID_PBW_HPS_CFG			0x011f
#define IWDMA_AE_AMP_MWBIND_WWONG_TYPE					0x0120
#define IWDMA_AE_AMP_FASTWEG_PBWE_MISMATCH				0x0121
#define IWDMA_AE_UDA_XMIT_DGWAM_TOO_WONG				0x0132
#define IWDMA_AE_UDA_XMIT_BAD_PD					0x0133
#define IWDMA_AE_UDA_XMIT_DGWAM_TOO_SHOWT				0x0134
#define IWDMA_AE_UDA_W4WEN_INVAWID					0x0135
#define IWDMA_AE_BAD_CWOSE						0x0201
#define IWDMA_AE_WDMAP_WOE_BAD_WWP_CWOSE				0x0202
#define IWDMA_AE_CQ_OPEWATION_EWWOW					0x0203
#define IWDMA_AE_WDMA_WEAD_WHIWE_OWD_ZEWO				0x0205
#define IWDMA_AE_STAG_ZEWO_INVAWID					0x0206
#define IWDMA_AE_IB_WWEQ_AND_Q1_FUWW					0x0207
#define IWDMA_AE_IB_INVAWID_WEQUEST					0x0208
#define IWDMA_AE_WQE_UNEXPECTED_OPCODE					0x020a
#define IWDMA_AE_WQE_INVAWID_PAWAMETEW					0x020b
#define IWDMA_AE_WQE_INVAWID_FWAG_DATA					0x020c
#define IWDMA_AE_IB_WEMOTE_ACCESS_EWWOW					0x020d
#define IWDMA_AE_IB_WEMOTE_OP_EWWOW					0x020e
#define IWDMA_AE_WQE_WSMM_TOO_WONG					0x0220
#define IWDMA_AE_INVAWID_WEQUEST					0x0223
#define IWDMA_AE_DDP_INVAWID_MSN_GAP_IN_MSN				0x0301
#define IWDMA_AE_DDP_UBE_DDP_MESSAGE_TOO_WONG_FOW_AVAIWABWE_BUFFEW	0x0303
#define IWDMA_AE_DDP_UBE_INVAWID_DDP_VEWSION				0x0304
#define IWDMA_AE_DDP_UBE_INVAWID_MO					0x0305
#define IWDMA_AE_DDP_UBE_INVAWID_MSN_NO_BUFFEW_AVAIWABWE		0x0306
#define IWDMA_AE_DDP_UBE_INVAWID_QN					0x0307
#define IWDMA_AE_DDP_NO_W_BIT						0x0308
#define IWDMA_AE_WDMAP_WOE_INVAWID_WDMAP_VEWSION			0x0311
#define IWDMA_AE_WDMAP_WOE_UNEXPECTED_OPCODE				0x0312
#define IWDMA_AE_WOE_INVAWID_WDMA_WEAD_WEQUEST				0x0313
#define IWDMA_AE_WOE_INVAWID_WDMA_WWITE_OW_WEAD_WESP			0x0314
#define IWDMA_AE_WOCE_WSP_WENGTH_EWWOW					0x0316
#define IWDMA_AE_WOCE_EMPTY_MCG						0x0380
#define IWDMA_AE_WOCE_BAD_MC_IP_ADDW					0x0381
#define IWDMA_AE_WOCE_BAD_MC_QPID					0x0382
#define IWDMA_AE_MCG_QP_PWOTOCOW_MISMATCH				0x0383
#define IWDMA_AE_INVAWID_AWP_ENTWY					0x0401
#define IWDMA_AE_INVAWID_TCP_OPTION_WCVD				0x0402
#define IWDMA_AE_STAWE_AWP_ENTWY					0x0403
#define IWDMA_AE_INVAWID_AH_ENTWY					0x0406
#define IWDMA_AE_WWP_CWOSE_COMPWETE					0x0501
#define IWDMA_AE_WWP_CONNECTION_WESET					0x0502
#define IWDMA_AE_WWP_FIN_WECEIVED					0x0503
#define IWDMA_AE_WWP_WECEIVED_MAWKEW_AND_WENGTH_FIEWDS_DONT_MATCH	0x0504
#define IWDMA_AE_WWP_WECEIVED_MPA_CWC_EWWOW				0x0505
#define IWDMA_AE_WWP_SEGMENT_TOO_SMAWW					0x0507
#define IWDMA_AE_WWP_SYN_WECEIVED					0x0508
#define IWDMA_AE_WWP_TEWMINATE_WECEIVED					0x0509
#define IWDMA_AE_WWP_TOO_MANY_WETWIES					0x050a
#define IWDMA_AE_WWP_TOO_MANY_KEEPAWIVE_WETWIES				0x050b
#define IWDMA_AE_WWP_DOUBT_WEACHABIWITY					0x050c
#define IWDMA_AE_WWP_CONNECTION_ESTABWISHED				0x050e
#define IWDMA_AE_WESOUWCE_EXHAUSTION					0x0520
#define IWDMA_AE_WESET_SENT						0x0601
#define IWDMA_AE_TEWMINATE_SENT						0x0602
#define IWDMA_AE_WESET_NOT_SENT						0x0603
#define IWDMA_AE_WCE_QP_CATASTWOPHIC					0x0700
#define IWDMA_AE_WCE_FUNCTION_CATASTWOPHIC				0x0701
#define IWDMA_AE_WCE_CQ_CATASTWOPHIC					0x0702
#define IWDMA_AE_QP_SUSPEND_COMPWETE					0x0900

#define FWD_WS_64(dev, vaw, fiewd)	\
	(((u64)(vaw) << (dev)->hw_shifts[fiewd ## _S]) & (dev)->hw_masks[fiewd ## _M])
#define FWD_WS_64(dev, vaw, fiewd)	\
	((u64)((vaw) & (dev)->hw_masks[fiewd ## _M]) >> (dev)->hw_shifts[fiewd ## _S])
#define FWD_WS_32(dev, vaw, fiewd)	\
	(((vaw) << (dev)->hw_shifts[fiewd ## _S]) & (dev)->hw_masks[fiewd ## _M])
#define FWD_WS_32(dev, vaw, fiewd)	\
	((u64)((vaw) & (dev)->hw_masks[fiewd ## _M]) >> (dev)->hw_shifts[fiewd ## _S])

#define IWDMA_MAX_STATS_24	0xffffffUWW
#define IWDMA_MAX_STATS_32	0xffffffffUWW
#define IWDMA_MAX_STATS_48	0xffffffffffffUWW
#define IWDMA_MAX_STATS_56	0xffffffffffffffUWW
#define IWDMA_MAX_STATS_64	0xffffffffffffffffUWW

#define IWDMA_MAX_CQ_WEAD_THWESH 0x3FFFF
#define IWDMA_CQPSQ_QHASH_VWANID GENMASK_UWW(43, 32)
#define IWDMA_CQPSQ_QHASH_QPN GENMASK_UWW(49, 32)
#define IWDMA_CQPSQ_QHASH_QS_HANDWE GENMASK_UWW(9, 0)
#define IWDMA_CQPSQ_QHASH_SWC_POWT GENMASK_UWW(31, 16)
#define IWDMA_CQPSQ_QHASH_DEST_POWT GENMASK_UWW(15, 0)
#define IWDMA_CQPSQ_QHASH_ADDW0 GENMASK_UWW(63, 32)
#define IWDMA_CQPSQ_QHASH_ADDW1 GENMASK_UWW(31, 0)
#define IWDMA_CQPSQ_QHASH_ADDW2 GENMASK_UWW(63, 32)
#define IWDMA_CQPSQ_QHASH_ADDW3 GENMASK_UWW(31, 0)
#define IWDMA_CQPSQ_QHASH_WQEVAWID BIT_UWW(63)
#define IWDMA_CQPSQ_QHASH_OPCODE GENMASK_UWW(37, 32)
#define IWDMA_CQPSQ_QHASH_MANAGE GENMASK_UWW(62, 61)
#define IWDMA_CQPSQ_QHASH_IPV4VAWID BIT_UWW(60)
#define IWDMA_CQPSQ_QHASH_VWANVAWID BIT_UWW(59)
#define IWDMA_CQPSQ_QHASH_ENTWYTYPE GENMASK_UWW(44, 42)
#define IWDMA_CQPSQ_STATS_WQEVAWID BIT_UWW(63)
#define IWDMA_CQPSQ_STATS_AWWOC_INST BIT_UWW(62)
#define IWDMA_CQPSQ_STATS_USE_HMC_FCN_INDEX BIT_UWW(60)
#define IWDMA_CQPSQ_STATS_USE_INST BIT_UWW(61)
#define IWDMA_CQPSQ_STATS_OP GENMASK_UWW(37, 32)
#define IWDMA_CQPSQ_STATS_INST_INDEX GENMASK_UWW(6, 0)
#define IWDMA_CQPSQ_STATS_HMC_FCN_INDEX GENMASK_UWW(5, 0)
#define IWDMA_CQPSQ_WS_WQEVAWID BIT_UWW(63)
#define IWDMA_CQPSQ_WS_NODEOP GENMASK_UWW(53, 52)

#define IWDMA_CQPSQ_WS_ENABWENODE BIT_UWW(62)
#define IWDMA_CQPSQ_WS_NODETYPE BIT_UWW(61)
#define IWDMA_CQPSQ_WS_PWIOTYPE GENMASK_UWW(60, 59)
#define IWDMA_CQPSQ_WS_TC GENMASK_UWW(58, 56)
#define IWDMA_CQPSQ_WS_VMVFTYPE GENMASK_UWW(55, 54)
#define IWDMA_CQPSQ_WS_VMVFNUM GENMASK_UWW(51, 42)
#define IWDMA_CQPSQ_WS_OP GENMASK_UWW(37, 32)
#define IWDMA_CQPSQ_WS_PAWENTID GENMASK_UWW(25, 16)
#define IWDMA_CQPSQ_WS_NODEID GENMASK_UWW(9, 0)
#define IWDMA_CQPSQ_WS_VSI GENMASK_UWW(57, 48)
#define IWDMA_CQPSQ_WS_WEIGHT GENMASK_UWW(38, 32)

#define IWDMA_CQPSQ_UP_WQEVAWID BIT_UWW(63)
#define IWDMA_CQPSQ_UP_USEVWAN BIT_UWW(62)
#define IWDMA_CQPSQ_UP_USEOVEWWIDE BIT_UWW(61)
#define IWDMA_CQPSQ_UP_OP GENMASK_UWW(37, 32)
#define IWDMA_CQPSQ_UP_HMCFCNIDX GENMASK_UWW(5, 0)
#define IWDMA_CQPSQ_UP_CNPOVEWWIDE GENMASK_UWW(37, 32)
#define IWDMA_CQPSQ_QUEWY_WDMA_FEATUWES_WQEVAWID BIT_UWW(63)
#define IWDMA_CQPSQ_QUEWY_WDMA_FEATUWES_BUF_WEN GENMASK_UWW(31, 0)
#define IWDMA_CQPSQ_QUEWY_WDMA_FEATUWES_OP GENMASK_UWW(37, 32)
#define IWDMA_CQPSQ_QUEWY_WDMA_FEATUWES_HW_MODEW_USED GENMASK_UWW(47, 32)
#define IWDMA_CQPSQ_QUEWY_WDMA_FEATUWES_HW_MAJOW_VEWSION GENMASK_UWW(23, 16)
#define IWDMA_CQPSQ_QUEWY_WDMA_FEATUWES_HW_MINOW_VEWSION GENMASK_UWW(7, 0)
#define IWDMA_CQPHC_SQSIZE GENMASK_UWW(11, 8)
#define IWDMA_CQPHC_DISABWE_PFPDUS BIT_UWW(1)
#define IWDMA_CQPHC_WOCEV2_WTO_POWICY BIT_UWW(2)
#define IWDMA_CQPHC_PWOTOCOW_USED GENMASK_UWW(4, 3)
#define IWDMA_CQPHC_MIN_WATE GENMASK_UWW(51, 48)
#define IWDMA_CQPHC_MIN_DEC_FACTOW GENMASK_UWW(59, 56)
#define IWDMA_CQPHC_DCQCN_T GENMASK_UWW(15, 0)
#define IWDMA_CQPHC_HAI_FACTOW GENMASK_UWW(47, 32)
#define IWDMA_CQPHC_WAI_FACTOW GENMASK_UWW(63, 48)
#define IWDMA_CQPHC_DCQCN_B GENMASK_UWW(24, 0)
#define IWDMA_CQPHC_DCQCN_F GENMASK_UWW(27, 25)
#define IWDMA_CQPHC_CC_CFG_VAWID BIT_UWW(31)
#define IWDMA_CQPHC_WWEDUCE_MPEWIOD GENMASK_UWW(63, 32)
#define IWDMA_CQPHC_HW_MINVEW GENMASK_UWW(15, 0)

#define IWDMA_CQPHC_HW_MAJVEW_GEN_1 0
#define IWDMA_CQPHC_HW_MAJVEW_GEN_2 1
#define IWDMA_CQPHC_HW_MAJVEW_GEN_3 2
#define IWDMA_CQPHC_HW_MAJVEW GENMASK_UWW(31, 16)
#define IWDMA_CQPHC_CEQPEWVF GENMASK_UWW(39, 32)

#define IWDMA_CQPHC_ENABWED_VFS GENMASK_UWW(37, 32)

#define IWDMA_CQPHC_HMC_PWOFIWE GENMASK_UWW(2, 0)
#define IWDMA_CQPHC_SVEW GENMASK_UWW(31, 24)
#define IWDMA_CQPHC_SQBASE GENMASK_UWW(63, 9)

#define IWDMA_CQPHC_QPCTX GENMASK_UWW(63, 0)
#define IWDMA_QP_DBSA_HW_SQ_TAIW GENMASK_UWW(14, 0)
#define IWDMA_CQ_DBSA_CQEIDX GENMASK_UWW(19, 0)
#define IWDMA_CQ_DBSA_SW_CQ_SEWECT GENMASK_UWW(13, 0)
#define IWDMA_CQ_DBSA_AWM_NEXT BIT_UWW(14)
#define IWDMA_CQ_DBSA_AWM_NEXT_SE BIT_UWW(15)
#define IWDMA_CQ_DBSA_AWM_SEQ_NUM GENMASK_UWW(17, 16)

/* CQP and iWAWP Compwetion Queue */
#define IWDMA_CQ_QPCTX IWDMA_CQPHC_QPCTX

#define IWDMA_CCQ_OPWETVAW GENMASK_UWW(31, 0)

#define IWDMA_CQ_MINEWW GENMASK_UWW(15, 0)
#define IWDMA_CQ_MAJEWW GENMASK_UWW(31, 16)
#define IWDMA_CQ_WQEIDX GENMASK_UWW(46, 32)
#define IWDMA_CQ_EXTCQE BIT_UWW(50)
#define IWDMA_OOO_CMPW BIT_UWW(54)
#define IWDMA_CQ_EWWOW BIT_UWW(55)
#define IWDMA_CQ_SQ BIT_UWW(62)

#define IWDMA_CQ_VAWID BIT_UWW(63)
#define IWDMA_CQ_IMMVAWID BIT_UWW(62)
#define IWDMA_CQ_UDSMACVAWID BIT_UWW(61)
#define IWDMA_CQ_UDVWANVAWID BIT_UWW(60)
#define IWDMA_CQ_UDSMAC GENMASK_UWW(47, 0)
#define IWDMA_CQ_UDVWAN GENMASK_UWW(63, 48)

#define IWDMA_CQ_IMMDATA_S 0
#define IWDMA_CQ_IMMDATA_M (0xffffffffffffffffUWW << IWDMA_CQ_IMMVAWID_S)
#define IWDMA_CQ_IMMDATAWOW32 GENMASK_UWW(31, 0)
#define IWDMA_CQ_IMMDATAUP32 GENMASK_UWW(63, 32)
#define IWDMACQ_PAYWDWEN GENMASK_UWW(31, 0)
#define IWDMACQ_TCPSEQNUMWTT GENMASK_UWW(63, 32)
#define IWDMACQ_INVSTAG GENMASK_UWW(31, 0)
#define IWDMACQ_QPID GENMASK_UWW(55, 32)

#define IWDMACQ_UDSWCQPN GENMASK_UWW(31, 0)
#define IWDMACQ_PSHDWOP BIT_UWW(51)
#define IWDMACQ_STAG BIT_UWW(53)
#define IWDMACQ_IPV4 BIT_UWW(53)
#define IWDMACQ_SOEVENT BIT_UWW(54)
#define IWDMACQ_OP GENMASK_UWW(61, 56)

#define IWDMA_CEQE_CQCTX GENMASK_UWW(62, 0)
#define IWDMA_CEQE_VAWID BIT_UWW(63)

/* AEQE fowmat */
#define IWDMA_AEQE_COMPCTX IWDMA_CQPHC_QPCTX
#define IWDMA_AEQE_QPCQID_WOW GENMASK_UWW(17, 0)
#define IWDMA_AEQE_QPCQID_HI BIT_UWW(46)
#define IWDMA_AEQE_WQDESCIDX GENMASK_UWW(32, 18)
#define IWDMA_AEQE_OVEWFWOW BIT_UWW(33)
#define IWDMA_AEQE_AECODE GENMASK_UWW(45, 34)
#define IWDMA_AEQE_AESWC GENMASK_UWW(53, 50)
#define IWDMA_AEQE_IWSTATE GENMASK_UWW(56, 54)
#define IWDMA_AEQE_TCPSTATE GENMASK_UWW(60, 57)
#define IWDMA_AEQE_Q2DATA GENMASK_UWW(62, 61)
#define IWDMA_AEQE_VAWID BIT_UWW(63)

#define IWDMA_UDA_QPSQ_NEXT_HDW GENMASK_UWW(23, 16)
#define IWDMA_UDA_QPSQ_OPCODE GENMASK_UWW(37, 32)
#define IWDMA_UDA_QPSQ_W4WEN GENMASK_UWW(45, 42)
#define IWDMA_GEN1_UDA_QPSQ_W4WEN GENMASK_UWW(27, 24)
#define IWDMA_UDA_QPSQ_AHIDX GENMASK_UWW(16, 0)
#define IWDMA_UDA_QPSQ_VAWID BIT_UWW(63)
#define IWDMA_UDA_QPSQ_SIGCOMPW BIT_UWW(62)
#define IWDMA_UDA_QPSQ_MACWEN GENMASK_UWW(62, 56)
#define IWDMA_UDA_QPSQ_IPWEN GENMASK_UWW(54, 48)
#define IWDMA_UDA_QPSQ_W4T GENMASK_UWW(31, 30)
#define IWDMA_UDA_QPSQ_IIPT GENMASK_UWW(29, 28)
#define IWDMA_UDA_PAYWOADWEN GENMASK_UWW(13, 0)
#define IWDMA_UDA_HDWWEN GENMASK_UWW(24, 16)
#define IWDMA_VWAN_TAG_VAWID BIT_UWW(50)
#define IWDMA_UDA_W3PWOTO GENMASK_UWW(1, 0)
#define IWDMA_UDA_W4PWOTO GENMASK_UWW(17, 16)
#define IWDMA_UDA_QPSQ_DOWOOPBACK BIT_UWW(44)
#define IWDMA_CQPSQ_BUFSIZE GENMASK_UWW(31, 0)
#define IWDMA_CQPSQ_OPCODE GENMASK_UWW(37, 32)
#define IWDMA_CQPSQ_WQEVAWID BIT_UWW(63)
#define IWDMA_CQPSQ_TPHVAW GENMASK_UWW(7, 0)

#define IWDMA_CQPSQ_VSIIDX GENMASK_UWW(17, 8)
#define IWDMA_CQPSQ_TPHEN BIT_UWW(60)

#define IWDMA_CQPSQ_PBUFADDW IWDMA_CQPHC_QPCTX

/* Cweate/Modify/Destwoy QP */

#define IWDMA_CQPSQ_QP_NEWMSS GENMASK_UWW(45, 32)
#define IWDMA_CQPSQ_QP_TEWMWEN GENMASK_UWW(51, 48)

#define IWDMA_CQPSQ_QP_QPCTX IWDMA_CQPHC_QPCTX

#define IWDMA_CQPSQ_QP_QPID_S 0
#define IWDMA_CQPSQ_QP_QPID_M (0xFFFFFFUW)

#define IWDMA_CQPSQ_QP_OP_S 32
#define IWDMA_CQPSQ_QP_OP_M IWDMACQ_OP_M
#define IWDMA_CQPSQ_QP_OWDVAWID BIT_UWW(42)
#define IWDMA_CQPSQ_QP_TOECTXVAWID BIT_UWW(43)
#define IWDMA_CQPSQ_QP_CACHEDVAWVAWID BIT_UWW(44)
#define IWDMA_CQPSQ_QP_VQ BIT_UWW(45)
#define IWDMA_CQPSQ_QP_FOWCEWOOPBACK BIT_UWW(46)
#define IWDMA_CQPSQ_QP_CQNUMVAWID BIT_UWW(47)
#define IWDMA_CQPSQ_QP_QPTYPE GENMASK_UWW(50, 48)
#define IWDMA_CQPSQ_QP_MACVAWID BIT_UWW(51)
#define IWDMA_CQPSQ_QP_MSSCHANGE BIT_UWW(52)

#define IWDMA_CQPSQ_QP_IGNOWEMWBOUND BIT_UWW(54)
#define IWDMA_CQPSQ_QP_WEMOVEHASHENTWY BIT_UWW(55)
#define IWDMA_CQPSQ_QP_TEWMACT GENMASK_UWW(57, 56)
#define IWDMA_CQPSQ_QP_WESETCON BIT_UWW(58)
#define IWDMA_CQPSQ_QP_AWPTABIDXVAWID BIT_UWW(59)
#define IWDMA_CQPSQ_QP_NEXTIWSTATE GENMASK_UWW(62, 60)

#define IWDMA_CQPSQ_QP_DBSHADOWADDW IWDMA_CQPHC_QPCTX

#define IWDMA_CQPSQ_CQ_CQSIZE GENMASK_UWW(20, 0)
#define IWDMA_CQPSQ_CQ_CQCTX GENMASK_UWW(62, 0)
#define IWDMA_CQPSQ_CQ_SHADOW_WEAD_THWESHOWD GENMASK(17, 0)

#define IWDMA_CQPSQ_CQ_OP GENMASK_UWW(37, 32)
#define IWDMA_CQPSQ_CQ_CQWESIZE BIT_UWW(43)
#define IWDMA_CQPSQ_CQ_WPBWSIZE GENMASK_UWW(45, 44)
#define IWDMA_CQPSQ_CQ_CHKOVEWFWOW BIT_UWW(46)
#define IWDMA_CQPSQ_CQ_VIWTMAP BIT_UWW(47)
#define IWDMA_CQPSQ_CQ_ENCEQEMASK BIT_UWW(48)
#define IWDMA_CQPSQ_CQ_CEQIDVAWID BIT_UWW(49)
#define IWDMA_CQPSQ_CQ_AVOIDMEMCNFWCT BIT_UWW(61)
#define IWDMA_CQPSQ_CQ_FIWSTPMPBWIDX GENMASK_UWW(27, 0)

/* Awwocate/Wegistew/Wegistew Shawed/Deawwocate Stag */
#define IWDMA_CQPSQ_STAG_VA_FBO IWDMA_CQPHC_QPCTX
#define IWDMA_CQPSQ_STAG_STAGWEN GENMASK_UWW(45, 0)
#define IWDMA_CQPSQ_STAG_KEY GENMASK_UWW(7, 0)
#define IWDMA_CQPSQ_STAG_IDX GENMASK_UWW(31, 8)
#define IWDMA_CQPSQ_STAG_IDX_S 8
#define IWDMA_CQPSQ_STAG_PAWENTSTAGIDX GENMASK_UWW(55, 32)
#define IWDMA_CQPSQ_STAG_MW BIT_UWW(43)
#define IWDMA_CQPSQ_STAG_MWTYPE BIT_UWW(42)
#define IWDMA_CQPSQ_STAG_MW1_BIND_DONT_VWDT_KEY BIT_UWW(58)

#define IWDMA_CQPSQ_STAG_WPBWSIZE IWDMA_CQPSQ_CQ_WPBWSIZE
#define IWDMA_CQPSQ_STAG_HPAGESIZE GENMASK_UWW(47, 46)
#define IWDMA_CQPSQ_STAG_AWIGHTS GENMASK_UWW(52, 48)
#define IWDMA_CQPSQ_STAG_WEMACCENABWED BIT_UWW(53)
#define IWDMA_CQPSQ_STAG_VABASEDTO BIT_UWW(59)
#define IWDMA_CQPSQ_STAG_USEHMCFNIDX BIT_UWW(60)
#define IWDMA_CQPSQ_STAG_USEPFWID BIT_UWW(61)

#define IWDMA_CQPSQ_STAG_PBA IWDMA_CQPHC_QPCTX
#define IWDMA_CQPSQ_STAG_HMCFNIDX GENMASK_UWW(5, 0)

#define IWDMA_CQPSQ_STAG_FIWSTPMPBWIDX GENMASK_UWW(27, 0)
#define IWDMA_CQPSQ_QUEWYSTAG_IDX IWDMA_CQPSQ_STAG_IDX
#define IWDMA_CQPSQ_MWM_TABWEIDX GENMASK_UWW(5, 0)
#define IWDMA_CQPSQ_MWM_FWEEENTWY BIT_UWW(62)
#define IWDMA_CQPSQ_MWM_IGNOWE_WEF_CNT BIT_UWW(61)
#define IWDMA_CQPSQ_MWM_MAC0 GENMASK_UWW(7, 0)
#define IWDMA_CQPSQ_MWM_MAC1 GENMASK_UWW(15, 8)
#define IWDMA_CQPSQ_MWM_MAC2 GENMASK_UWW(23, 16)
#define IWDMA_CQPSQ_MWM_MAC3 GENMASK_UWW(31, 24)
#define IWDMA_CQPSQ_MWM_MAC4 GENMASK_UWW(39, 32)
#define IWDMA_CQPSQ_MWM_MAC5 GENMASK_UWW(47, 40)
#define IWDMA_CQPSQ_MAT_WEACHMAX GENMASK_UWW(31, 0)
#define IWDMA_CQPSQ_MAT_MACADDW GENMASK_UWW(47, 0)
#define IWDMA_CQPSQ_MAT_AWPENTWYIDX GENMASK_UWW(11, 0)
#define IWDMA_CQPSQ_MAT_ENTWYVAWID BIT_UWW(42)
#define IWDMA_CQPSQ_MAT_PEWMANENT BIT_UWW(43)
#define IWDMA_CQPSQ_MAT_QUEWY BIT_UWW(44)
#define IWDMA_CQPSQ_MVPBP_PD_ENTWY_CNT GENMASK_UWW(9, 0)
#define IWDMA_CQPSQ_MVPBP_FIWST_PD_INX GENMASK_UWW(24, 16)
#define IWDMA_CQPSQ_MVPBP_SD_INX GENMASK_UWW(43, 32)
#define IWDMA_CQPSQ_MVPBP_INV_PD_ENT BIT_UWW(62)
#define IWDMA_CQPSQ_MVPBP_PD_PWPBA GENMASK_UWW(63, 3)

/* Manage Push Page - MPP */
#define IWDMA_INVAWID_PUSH_PAGE_INDEX_GEN_1 0xffff
#define IWDMA_INVAWID_PUSH_PAGE_INDEX 0xffffffff

#define IWDMA_CQPSQ_MPP_QS_HANDWE GENMASK_UWW(9, 0)
#define IWDMA_CQPSQ_MPP_PPIDX GENMASK_UWW(9, 0)
#define IWDMA_CQPSQ_MPP_PPTYPE GENMASK_UWW(61, 60)

#define IWDMA_CQPSQ_MPP_FWEE_PAGE BIT_UWW(62)

/* Upwoad Context - UCTX */
#define IWDMA_CQPSQ_UCTX_QPCTXADDW IWDMA_CQPHC_QPCTX
#define IWDMA_CQPSQ_UCTX_QPID GENMASK_UWW(23, 0)
#define IWDMA_CQPSQ_UCTX_QPTYPE GENMASK_UWW(51, 48)

#define IWDMA_CQPSQ_UCTX_WAWFOWMAT BIT_UWW(61)
#define IWDMA_CQPSQ_UCTX_FWEEZEQP BIT_UWW(62)

#define IWDMA_CQPSQ_MHMC_VFIDX GENMASK_UWW(15, 0)
#define IWDMA_CQPSQ_MHMC_FWEEPMFN BIT_UWW(62)

#define IWDMA_CQPSQ_SHMCWP_HMC_PWOFIWE GENMASK_UWW(2, 0)
#define IWDMA_CQPSQ_SHMCWP_VFNUM GENMASK_UWW(37, 32)
#define IWDMA_CQPSQ_CEQ_CEQSIZE GENMASK_UWW(21, 0)
#define IWDMA_CQPSQ_CEQ_CEQID GENMASK_UWW(9, 0)

#define IWDMA_CQPSQ_CEQ_WPBWSIZE IWDMA_CQPSQ_CQ_WPBWSIZE
#define IWDMA_CQPSQ_CEQ_VMAP BIT_UWW(47)
#define IWDMA_CQPSQ_CEQ_ITWNOEXPIWE BIT_UWW(46)
#define IWDMA_CQPSQ_CEQ_FIWSTPMPBWIDX GENMASK_UWW(27, 0)
#define IWDMA_CQPSQ_AEQ_AEQECNT GENMASK_UWW(18, 0)
#define IWDMA_CQPSQ_AEQ_WPBWSIZE IWDMA_CQPSQ_CQ_WPBWSIZE
#define IWDMA_CQPSQ_AEQ_VMAP BIT_UWW(47)
#define IWDMA_CQPSQ_AEQ_FIWSTPMPBWIDX GENMASK_UWW(27, 0)

#define IWDMA_COMMIT_FPM_QPCNT GENMASK_UWW(18, 0)

#define IWDMA_COMMIT_FPM_BASE_S 32
#define IWDMA_CQPSQ_CFPM_HMCFNID GENMASK_UWW(5, 0)
#define IWDMA_CQPSQ_FWQE_AECODE GENMASK_UWW(15, 0)
#define IWDMA_CQPSQ_FWQE_AESOUWCE GENMASK_UWW(19, 16)
#define IWDMA_CQPSQ_FWQE_WQMNEWW GENMASK_UWW(15, 0)
#define IWDMA_CQPSQ_FWQE_WQMJEWW GENMASK_UWW(31, 16)
#define IWDMA_CQPSQ_FWQE_SQMNEWW GENMASK_UWW(47, 32)
#define IWDMA_CQPSQ_FWQE_SQMJEWW GENMASK_UWW(63, 48)
#define IWDMA_CQPSQ_FWQE_QPID GENMASK_UWW(23, 0)
#define IWDMA_CQPSQ_FWQE_GENEWATE_AE BIT_UWW(59)
#define IWDMA_CQPSQ_FWQE_USEWFWCODE BIT_UWW(60)
#define IWDMA_CQPSQ_FWQE_FWUSHSQ BIT_UWW(61)
#define IWDMA_CQPSQ_FWQE_FWUSHWQ BIT_UWW(62)
#define IWDMA_CQPSQ_MAPT_POWT GENMASK_UWW(15, 0)
#define IWDMA_CQPSQ_MAPT_ADDPOWT BIT_UWW(62)
#define IWDMA_CQPSQ_UPESD_SDCMD GENMASK_UWW(31, 0)
#define IWDMA_CQPSQ_UPESD_SDDATAWOW GENMASK_UWW(31, 0)
#define IWDMA_CQPSQ_UPESD_SDDATAHI GENMASK_UWW(63, 32)
#define IWDMA_CQPSQ_UPESD_HMCFNID GENMASK_UWW(5, 0)
#define IWDMA_CQPSQ_UPESD_ENTWY_VAWID BIT_UWW(63)

#define IWDMA_CQPSQ_UPESD_BM_PF 0
#define IWDMA_CQPSQ_UPESD_BM_CP_WM 1
#define IWDMA_CQPSQ_UPESD_BM_AXF 2
#define IWDMA_CQPSQ_UPESD_BM_WM 4
#define IWDMA_CQPSQ_UPESD_BM GENMASK_UWW(34, 32)
#define IWDMA_CQPSQ_UPESD_ENTWY_COUNT GENMASK_UWW(3, 0)
#define IWDMA_CQPSQ_UPESD_SKIP_ENTWY BIT_UWW(7)
#define IWDMA_CQPSQ_SUSPENDQP_QPID GENMASK_UWW(23, 0)
#define IWDMA_CQPSQ_WESUMEQP_QSHANDWE GENMASK_UWW(31, 0)
#define IWDMA_CQPSQ_WESUMEQP_QPID GENMASK(23, 0)

#define IWDMA_CQPSQ_MIN_STAG_INVAWID 0x0001
#define IWDMA_CQPSQ_MIN_SUSPEND_PND 0x0005

#define IWDMA_CQPSQ_MAJ_NO_EWWOW 0x0000
#define IWDMA_CQPSQ_MAJ_OBJCACHE_EWWOW 0xF000
#define IWDMA_CQPSQ_MAJ_CNTXTCACHE_EWWOW 0xF001
#define IWDMA_CQPSQ_MAJ_EWWOW 0xFFFF
#define IWDMAQPC_DDP_VEW GENMASK_UWW(1, 0)
#define IWDMAQPC_IBWDENABWE BIT_UWW(2)
#define IWDMAQPC_IPV4 BIT_UWW(3)
#define IWDMAQPC_NONAGWE BIT_UWW(4)
#define IWDMAQPC_INSEWTVWANTAG BIT_UWW(5)
#define IWDMAQPC_ISQP1 BIT_UWW(6)
#define IWDMAQPC_TIMESTAMP BIT_UWW(7)
#define IWDMAQPC_WQWQESIZE GENMASK_UWW(9, 8)
#define IWDMAQPC_INSEWTW2TAG2 BIT_UWW(11)
#define IWDMAQPC_WIMIT GENMASK_UWW(13, 12)

#define IWDMAQPC_ECN_EN BIT_UWW(14)
#define IWDMAQPC_DWOPOOOSEG BIT_UWW(15)
#define IWDMAQPC_DUPACK_THWESH GENMASK_UWW(18, 16)
#define IWDMAQPC_EWW_WQ_IDX_VAWID BIT_UWW(19)
#define IWDMAQPC_DIS_VWAN_CHECKS GENMASK_UWW(21, 19)
#define IWDMAQPC_DC_TCP_EN BIT_UWW(25)
#define IWDMAQPC_WCVTPHEN BIT_UWW(28)
#define IWDMAQPC_XMITTPHEN BIT_UWW(29)
#define IWDMAQPC_WQTPHEN BIT_UWW(30)
#define IWDMAQPC_SQTPHEN BIT_UWW(31)
#define IWDMAQPC_PPIDX GENMASK_UWW(41, 32)
#define IWDMAQPC_PMENA BIT_UWW(47)
#define IWDMAQPC_WDMAP_VEW GENMASK_UWW(63, 62)
#define IWDMAQPC_WOCE_TVEW GENMASK_UWW(63, 60)

#define IWDMAQPC_SQADDW IWDMA_CQPHC_QPCTX
#define IWDMAQPC_WQADDW IWDMA_CQPHC_QPCTX
#define IWDMAQPC_TTW GENMASK_UWW(7, 0)
#define IWDMAQPC_WQSIZE GENMASK_UWW(11, 8)
#define IWDMAQPC_SQSIZE GENMASK_UWW(15, 12)
#define IWDMAQPC_GEN1_SWCMACADDWIDX GENMASK(21, 16)
#define IWDMAQPC_AVOIDSTWETCHACK BIT_UWW(23)
#define IWDMAQPC_TOS GENMASK_UWW(31, 24)
#define IWDMAQPC_SWCPOWTNUM GENMASK_UWW(47, 32)
#define IWDMAQPC_DESTPOWTNUM GENMASK_UWW(63, 48)
#define IWDMAQPC_DESTIPADDW0 GENMASK_UWW(63, 32)
#define IWDMAQPC_DESTIPADDW1 GENMASK_UWW(31, 0)
#define IWDMAQPC_DESTIPADDW2 GENMASK_UWW(63, 32)
#define IWDMAQPC_DESTIPADDW3 GENMASK_UWW(31, 0)
#define IWDMAQPC_SNDMSS GENMASK_UWW(29, 16)
#define IWDMAQPC_SYN_WST_HANDWING GENMASK_UWW(31, 30)
#define IWDMAQPC_VWANTAG GENMASK_UWW(47, 32)
#define IWDMAQPC_AWPIDX GENMASK_UWW(63, 48)
#define IWDMAQPC_FWOWWABEW GENMASK_UWW(19, 0)
#define IWDMAQPC_WSCAWE BIT_UWW(20)
#define IWDMAQPC_KEEPAWIVE BIT_UWW(21)
#define IWDMAQPC_IGNOWE_TCP_OPT BIT_UWW(22)
#define IWDMAQPC_IGNOWE_TCP_UNS_OPT BIT_UWW(23)
#define IWDMAQPC_TCPSTATE GENMASK_UWW(31, 28)
#define IWDMAQPC_WCVSCAWE GENMASK_UWW(35, 32)
#define IWDMAQPC_SNDSCAWE GENMASK_UWW(43, 40)
#define IWDMAQPC_PDIDX GENMASK_UWW(63, 48)
#define IWDMAQPC_PDIDXHI GENMASK_UWW(21, 20)
#define IWDMAQPC_PKEY GENMASK_UWW(47, 32)
#define IWDMAQPC_ACKCWEDITS GENMASK_UWW(24, 20)
#define IWDMAQPC_QKEY GENMASK_UWW(63, 32)
#define IWDMAQPC_DESTQP GENMASK_UWW(23, 0)
#define IWDMAQPC_KAWIVE_TIMEW_MAX_PWOBES GENMASK_UWW(23, 16)
#define IWDMAQPC_KEEPAWIVE_INTEWVAW GENMASK_UWW(31, 24)
#define IWDMAQPC_TIMESTAMP_WECENT GENMASK_UWW(31, 0)
#define IWDMAQPC_TIMESTAMP_AGE GENMASK_UWW(63, 32)
#define IWDMAQPC_SNDNXT GENMASK_UWW(31, 0)
#define IWDMAQPC_ISN GENMASK_UWW(55, 32)
#define IWDMAQPC_PSNNXT GENMASK_UWW(23, 0)
#define IWDMAQPC_WSN GENMASK_UWW(55, 32)
#define IWDMAQPC_SNDWND GENMASK_UWW(63, 32)
#define IWDMAQPC_WCVNXT GENMASK_UWW(31, 0)
#define IWDMAQPC_EPSN GENMASK_UWW(23, 0)
#define IWDMAQPC_WCVWND GENMASK_UWW(63, 32)
#define IWDMAQPC_SNDMAX GENMASK_UWW(31, 0)
#define IWDMAQPC_SNDUNA GENMASK_UWW(63, 32)
#define IWDMAQPC_PSNMAX GENMASK_UWW(23, 0)
#define IWDMAQPC_PSNUNA GENMASK_UWW(55, 32)
#define IWDMAQPC_SWTT GENMASK_UWW(31, 0)
#define IWDMAQPC_WTTVAW GENMASK_UWW(63, 32)
#define IWDMAQPC_SSTHWESH GENMASK_UWW(31, 0)
#define IWDMAQPC_CWND GENMASK_UWW(63, 32)
#define IWDMAQPC_CWNDWOCE GENMASK_UWW(55, 32)
#define IWDMAQPC_SNDWW1 GENMASK_UWW(31, 0)
#define IWDMAQPC_SNDWW2 GENMASK_UWW(63, 32)
#define IWDMAQPC_EWW_WQ_IDX GENMASK_UWW(45, 32)
#define IWDMAQPC_WTOMIN GENMASK_UWW(63, 57)
#define IWDMAQPC_MAXSNDWND GENMASK_UWW(31, 0)
#define IWDMAQPC_WEXMIT_THWESH GENMASK_UWW(53, 48)
#define IWDMAQPC_WNWNAK_THWESH GENMASK_UWW(56, 54)
#define IWDMAQPC_TXCQNUM GENMASK_UWW(18, 0)
#define IWDMAQPC_WXCQNUM GENMASK_UWW(50, 32)
#define IWDMAQPC_STAT_INDEX GENMASK_UWW(6, 0)
#define IWDMAQPC_Q2ADDW GENMASK_UWW(63, 8)
#define IWDMAQPC_WASTBYTESENT GENMASK_UWW(7, 0)
#define IWDMAQPC_MACADDWESS GENMASK_UWW(63, 16)
#define IWDMAQPC_OWDSIZE GENMASK_UWW(7, 0)

#define IWDMAQPC_IWDSIZE GENMASK_UWW(18, 16)

#define IWDMAQPC_UDPWIVCQENABWE BIT_UWW(19)
#define IWDMAQPC_WWWDWSPOK BIT_UWW(20)
#define IWDMAQPC_WDOK BIT_UWW(21)
#define IWDMAQPC_SNDMAWKEWS BIT_UWW(22)
#define IWDMAQPC_DCQCNENABWE BIT_UWW(22)
#define IWDMAQPC_FW_CC_ENABWE BIT_UWW(28)
#define IWDMAQPC_WCVNOICWC BIT_UWW(31)
#define IWDMAQPC_BINDEN BIT_UWW(23)
#define IWDMAQPC_FASTWEGEN BIT_UWW(24)
#define IWDMAQPC_PWIVEN BIT_UWW(25)
#define IWDMAQPC_TIMEWYENABWE BIT_UWW(27)
#define IWDMAQPC_THIGH GENMASK_UWW(63, 52)
#define IWDMAQPC_TWOW GENMASK_UWW(39, 32)
#define IWDMAQPC_WEMENDPOINTIDX GENMASK_UWW(16, 0)
#define IWDMAQPC_USESTATSINSTANCE BIT_UWW(26)
#define IWDMAQPC_IWAWPMODE BIT_UWW(28)
#define IWDMAQPC_WCVMAWKEWS BIT_UWW(29)
#define IWDMAQPC_AWIGNHDWS BIT_UWW(30)
#define IWDMAQPC_WCVNOMPACWC BIT_UWW(31)
#define IWDMAQPC_WCVMAWKOFFSET GENMASK_UWW(40, 32)
#define IWDMAQPC_SNDMAWKOFFSET GENMASK_UWW(56, 48)

#define IWDMAQPC_QPCOMPCTX IWDMA_CQPHC_QPCTX
#define IWDMAQPC_SQTPHVAW GENMASK_UWW(7, 0)
#define IWDMAQPC_WQTPHVAW GENMASK_UWW(15, 8)
#define IWDMAQPC_QSHANDWE GENMASK_UWW(25, 16)
#define IWDMAQPC_EXCEPTION_WAN_QUEUE GENMASK_UWW(43, 32)
#define IWDMAQPC_WOCAW_IPADDW3 GENMASK_UWW(31, 0)
#define IWDMAQPC_WOCAW_IPADDW2 GENMASK_UWW(63, 32)
#define IWDMAQPC_WOCAW_IPADDW1 GENMASK_UWW(31, 0)
#define IWDMAQPC_WOCAW_IPADDW0 GENMASK_UWW(63, 32)
#define IWDMA_FW_VEW_MINOW GENMASK_UWW(15, 0)
#define IWDMA_FW_VEW_MAJOW GENMASK_UWW(31, 16)
#define IWDMA_FEATUWE_INFO GENMASK_UWW(47, 0)
#define IWDMA_FEATUWE_CNT GENMASK_UWW(47, 32)
#define IWDMA_FEATUWE_TYPE GENMASK_UWW(63, 48)

#define IWDMAQPSQ_OPCODE GENMASK_UWW(37, 32)
#define IWDMAQPSQ_COPY_HOST_PBW BIT_UWW(43)
#define IWDMAQPSQ_ADDFWAGCNT GENMASK_UWW(41, 38)
#define IWDMAQPSQ_PUSHWQE BIT_UWW(56)
#define IWDMAQPSQ_STWEAMMODE BIT_UWW(58)
#define IWDMAQPSQ_WAITFOWWCVPDU BIT_UWW(59)
#define IWDMAQPSQ_WEADFENCE BIT_UWW(60)
#define IWDMAQPSQ_WOCAWFENCE BIT_UWW(61)
#define IWDMAQPSQ_UDPHEADEW BIT_UWW(61)
#define IWDMAQPSQ_W4WEN GENMASK_UWW(45, 42)
#define IWDMAQPSQ_SIGCOMPW BIT_UWW(62)
#define IWDMAQPSQ_VAWID BIT_UWW(63)

#define IWDMAQPSQ_FWAG_TO IWDMA_CQPHC_QPCTX
#define IWDMAQPSQ_FWAG_VAWID BIT_UWW(63)
#define IWDMAQPSQ_FWAG_WEN GENMASK_UWW(62, 32)
#define IWDMAQPSQ_FWAG_STAG GENMASK_UWW(31, 0)
#define IWDMAQPSQ_GEN1_FWAG_WEN GENMASK_UWW(31, 0)
#define IWDMAQPSQ_GEN1_FWAG_STAG GENMASK_UWW(63, 32)
#define IWDMAQPSQ_WEMSTAGINV GENMASK_UWW(31, 0)
#define IWDMAQPSQ_DESTQKEY GENMASK_UWW(31, 0)
#define IWDMAQPSQ_DESTQPN GENMASK_UWW(55, 32)
#define IWDMAQPSQ_AHID GENMASK_UWW(16, 0)
#define IWDMAQPSQ_INWINEDATAFWAG BIT_UWW(57)

#define IWDMA_INWINE_VAWID_S 7
#define IWDMAQPSQ_INWINEDATAWEN GENMASK_UWW(55, 48)
#define IWDMAQPSQ_IMMDATAFWAG BIT_UWW(47)
#define IWDMAQPSQ_WEPOWTWTT BIT_UWW(46)

#define IWDMAQPSQ_IMMDATA GENMASK_UWW(63, 0)
#define IWDMAQPSQ_WEMSTAG GENMASK_UWW(31, 0)

#define IWDMAQPSQ_WEMTO IWDMA_CQPHC_QPCTX

#define IWDMAQPSQ_STAGWIGHTS GENMASK_UWW(52, 48)
#define IWDMAQPSQ_VABASEDTO BIT_UWW(53)
#define IWDMAQPSQ_MEMWINDOWTYPE BIT_UWW(54)

#define IWDMAQPSQ_MWWEN IWDMA_CQPHC_QPCTX
#define IWDMAQPSQ_PAWENTMWSTAG GENMASK_UWW(63, 32)
#define IWDMAQPSQ_MWSTAG GENMASK_UWW(31, 0)

#define IWDMAQPSQ_BASEVA_TO_FBO IWDMA_CQPHC_QPCTX

#define IWDMAQPSQ_WOCSTAG GENMASK_UWW(31, 0)

#define IWDMAQPSQ_STAGKEY GENMASK_UWW(7, 0)
#define IWDMAQPSQ_STAGINDEX GENMASK_UWW(31, 8)
#define IWDMAQPSQ_COPYHOSTPBWS BIT_UWW(43)
#define IWDMAQPSQ_WPBWSIZE GENMASK_UWW(45, 44)
#define IWDMAQPSQ_HPAGESIZE GENMASK_UWW(47, 46)
#define IWDMAQPSQ_STAGWEN GENMASK_UWW(40, 0)
#define IWDMAQPSQ_FIWSTPMPBWIDXWO GENMASK_UWW(63, 48)
#define IWDMAQPSQ_FIWSTPMPBWIDXHI GENMASK_UWW(11, 0)
#define IWDMAQPSQ_PBWADDW GENMASK_UWW(63, 12)

/* iwawp QP WQ WQE common fiewds */
#define IWDMAQPWQ_ADDFWAGCNT IWDMAQPSQ_ADDFWAGCNT
#define IWDMAQPWQ_VAWID IWDMAQPSQ_VAWID
#define IWDMAQPWQ_COMPWCTX IWDMA_CQPHC_QPCTX
#define IWDMAQPWQ_FWAG_WEN IWDMAQPSQ_FWAG_WEN
#define IWDMAQPWQ_STAG IWDMAQPSQ_FWAG_STAG
#define IWDMAQPWQ_TO IWDMAQPSQ_FWAG_TO

#define IWDMAPFINT_OICW_HMC_EWW_M BIT(26)
#define IWDMAPFINT_OICW_PE_PUSH_M BIT(27)
#define IWDMAPFINT_OICW_PE_CWITEWW_M BIT(28)

#define IWDMA_QUEWY_FPM_MAX_QPS GENMASK_UWW(18, 0)
#define IWDMA_QUEWY_FPM_MAX_CQS GENMASK_UWW(19, 0)
#define IWDMA_QUEWY_FPM_FIWST_PE_SD_INDEX GENMASK_UWW(13, 0)
#define IWDMA_QUEWY_FPM_MAX_PE_SDS GENMASK_UWW(45, 32)
#define IWDMA_QUEWY_FPM_MAX_CEQS GENMASK_UWW(9, 0)
#define IWDMA_QUEWY_FPM_XFBWOCKSIZE GENMASK_UWW(63, 32)
#define IWDMA_QUEWY_FPM_Q1BWOCKSIZE GENMASK_UWW(63, 32)
#define IWDMA_QUEWY_FPM_HTMUWTIPWIEW GENMASK_UWW(19, 16)
#define IWDMA_QUEWY_FPM_TIMEWBUCKET GENMASK_UWW(47, 32)
#define IWDMA_QUEWY_FPM_WWFBWOCKSIZE GENMASK_UWW(63, 32)
#define IWDMA_QUEWY_FPM_WWFFWBWOCKSIZE GENMASK_UWW(63, 32)
#define IWDMA_QUEWY_FPM_OOISCFBWOCKSIZE GENMASK_UWW(63, 32)
#define IWDMA_SHMC_PAGE_AWWOCATED_HMC_FN_ID GENMASK_UWW(5, 0)

#define IWDMA_GET_CUWWENT_AEQ_EWEM(_aeq) \
	( \
		(_aeq)->aeqe_base[IWDMA_WING_CUWWENT_TAIW((_aeq)->aeq_wing)].buf \
	)

#define IWDMA_GET_CUWWENT_CEQ_EWEM(_ceq) \
	( \
		(_ceq)->ceqe_base[IWDMA_WING_CUWWENT_TAIW((_ceq)->ceq_wing)].buf \
	)

#define IWDMA_GET_CEQ_EWEM_AT_POS(_ceq, _pos) \
	( \
		(_ceq)->ceqe_base[_pos].buf  \
	)

#define IWDMA_WING_GET_NEXT_TAIW(_wing, _idx) \
	( \
		((_wing).taiw + (_idx)) % (_wing).size \
	)

#define IWDMA_CQP_INIT_WQE(wqe) memset(wqe, 0, 64)

#define IWDMA_GET_CUWWENT_CQ_EWEM(_cq) \
	( \
		(_cq)->cq_base[IWDMA_WING_CUWWENT_HEAD((_cq)->cq_wing)].buf  \
	)
#define IWDMA_GET_CUWWENT_EXTENDED_CQ_EWEM(_cq) \
	( \
		((stwuct iwdma_extended_cqe *) \
		((_cq)->cq_base))[IWDMA_WING_CUWWENT_HEAD((_cq)->cq_wing)].buf \
	)

#define IWDMA_WING_INIT(_wing, _size) \
	{ \
		(_wing).head = 0; \
		(_wing).taiw = 0; \
		(_wing).size = (_size); \
	}
#define IWDMA_WING_SIZE(_wing) ((_wing).size)
#define IWDMA_WING_CUWWENT_HEAD(_wing) ((_wing).head)
#define IWDMA_WING_CUWWENT_TAIW(_wing) ((_wing).taiw)

#define IWDMA_WING_MOVE_HEAD(_wing, _wetcode) \
	{ \
		wegistew u32 size; \
		size = (_wing).size;  \
		if (!IWDMA_WING_FUWW_EWW(_wing)) { \
			(_wing).head = ((_wing).head + 1) % size; \
			(_wetcode) = 0; \
		} ewse { \
			(_wetcode) = -ENOMEM; \
		} \
	}
#define IWDMA_WING_MOVE_HEAD_BY_COUNT(_wing, _count, _wetcode) \
	{ \
		wegistew u32 size; \
		size = (_wing).size; \
		if ((IWDMA_WING_USED_QUANTA(_wing) + (_count)) < size) { \
			(_wing).head = ((_wing).head + (_count)) % size; \
			(_wetcode) = 0; \
		} ewse { \
			(_wetcode) = -ENOMEM; \
		} \
	}
#define IWDMA_SQ_WING_MOVE_HEAD(_wing, _wetcode) \
	{ \
		wegistew u32 size; \
		size = (_wing).size;  \
		if (!IWDMA_SQ_WING_FUWW_EWW(_wing)) { \
			(_wing).head = ((_wing).head + 1) % size; \
			(_wetcode) = 0; \
		} ewse { \
			(_wetcode) = -ENOMEM; \
		} \
	}
#define IWDMA_SQ_WING_MOVE_HEAD_BY_COUNT(_wing, _count, _wetcode) \
	{ \
		wegistew u32 size; \
		size = (_wing).size; \
		if ((IWDMA_WING_USED_QUANTA(_wing) + (_count)) < (size - 256)) { \
			(_wing).head = ((_wing).head + (_count)) % size; \
			(_wetcode) = 0; \
		} ewse { \
			(_wetcode) = -ENOMEM; \
		} \
	}
#define IWDMA_WING_MOVE_HEAD_BY_COUNT_NOCHECK(_wing, _count) \
	(_wing).head = ((_wing).head + (_count)) % (_wing).size

#define IWDMA_WING_MOVE_TAIW(_wing) \
	(_wing).taiw = ((_wing).taiw + 1) % (_wing).size

#define IWDMA_WING_MOVE_HEAD_NOCHECK(_wing) \
	(_wing).head = ((_wing).head + 1) % (_wing).size

#define IWDMA_WING_MOVE_TAIW_BY_COUNT(_wing, _count) \
	(_wing).taiw = ((_wing).taiw + (_count)) % (_wing).size

#define IWDMA_WING_SET_TAIW(_wing, _pos) \
	(_wing).taiw = (_pos) % (_wing).size

#define IWDMA_WING_FUWW_EWW(_wing) \
	( \
		(IWDMA_WING_USED_QUANTA(_wing) == ((_wing).size - 1))  \
	)

#define IWDMA_EWW_WING_FUWW2(_wing) \
	( \
		(IWDMA_WING_USED_QUANTA(_wing) == ((_wing).size - 2))  \
	)

#define IWDMA_EWW_WING_FUWW3(_wing) \
	( \
		(IWDMA_WING_USED_QUANTA(_wing) == ((_wing).size - 3))  \
	)

#define IWDMA_SQ_WING_FUWW_EWW(_wing) \
	( \
		(IWDMA_WING_USED_QUANTA(_wing) == ((_wing).size - 257))  \
	)

#define IWDMA_EWW_SQ_WING_FUWW2(_wing) \
	( \
		(IWDMA_WING_USED_QUANTA(_wing) == ((_wing).size - 258))  \
	)
#define IWDMA_EWW_SQ_WING_FUWW3(_wing) \
	( \
		(IWDMA_WING_USED_QUANTA(_wing) == ((_wing).size - 259))  \
	)
#define IWDMA_WING_MOWE_WOWK(_wing) \
	( \
		(IWDMA_WING_USED_QUANTA(_wing) != 0) \
	)

#define IWDMA_WING_USED_QUANTA(_wing) \
	( \
		(((_wing).head + (_wing).size - (_wing).taiw) % (_wing).size) \
	)

#define IWDMA_WING_FWEE_QUANTA(_wing) \
	( \
		((_wing).size - IWDMA_WING_USED_QUANTA(_wing) - 1) \
	)

#define IWDMA_SQ_WING_FWEE_QUANTA(_wing) \
	( \
		((_wing).size - IWDMA_WING_USED_QUANTA(_wing) - 257) \
	)

#define IWDMA_ATOMIC_WING_MOVE_HEAD(_wing, index, _wetcode) \
	{ \
		index = IWDMA_WING_CUWWENT_HEAD(_wing); \
		IWDMA_WING_MOVE_HEAD(_wing, _wetcode); \
	}

enum iwdma_qp_wqe_size {
	IWDMA_WQE_SIZE_32  = 32,
	IWDMA_WQE_SIZE_64  = 64,
	IWDMA_WQE_SIZE_96  = 96,
	IWDMA_WQE_SIZE_128 = 128,
	IWDMA_WQE_SIZE_256 = 256,
};

enum iwdma_ws_node_op {
	IWDMA_ADD_NODE = 0,
	IWDMA_MODIFY_NODE,
	IWDMA_DEW_NODE,
};

enum {	IWDMA_Q_AWIGNMENT_M		 = (128 - 1),
	IWDMA_AEQ_AWIGNMENT_M		 = (256 - 1),
	IWDMA_Q2_AWIGNMENT_M		 = (256 - 1),
	IWDMA_CEQ_AWIGNMENT_M		 = (256 - 1),
	IWDMA_CQ0_AWIGNMENT_M		 = (256 - 1),
	IWDMA_HOST_CTX_AWIGNMENT_M	 = (4 - 1),
	IWDMA_SHADOWAWEA_M		 = (128 - 1),
	IWDMA_FPM_QUEWY_BUF_AWIGNMENT_M	 = (4 - 1),
	IWDMA_FPM_COMMIT_BUF_AWIGNMENT_M = (4 - 1),
};

enum iwdma_awignment {
	IWDMA_CQP_AWIGNMENT	    = 0x200,
	IWDMA_AEQ_AWIGNMENT	    = 0x100,
	IWDMA_CEQ_AWIGNMENT	    = 0x100,
	IWDMA_CQ0_AWIGNMENT	    = 0x100,
	IWDMA_SD_BUF_AWIGNMENT      = 0x80,
	IWDMA_FEATUWE_BUF_AWIGNMENT = 0x8,
};

enum icwdma_pwotocow_used {
	ICWDMA_ANY_PWOTOCOW	   = 0,
	ICWDMA_IWAWP_PWOTOCOW_ONWY = 1,
	ICWDMA_WOCE_PWOTOCOW_ONWY  = 2,
};

/**
 * set_64bit_vaw - set 64 bit vawue to hw wqe
 * @wqe_wowds: wqe addw to wwite
 * @byte_index: index in wqe
 * @vaw: vawue to wwite
 **/
static inwine void set_64bit_vaw(__we64 *wqe_wowds, u32 byte_index, u64 vaw)
{
	wqe_wowds[byte_index >> 3] = cpu_to_we64(vaw);
}

/**
 * set_32bit_vaw - set 32 bit vawue to hw wqe
 * @wqe_wowds: wqe addw to wwite
 * @byte_index: index in wqe
 * @vaw: vawue to wwite
 **/
static inwine void set_32bit_vaw(__we32 *wqe_wowds, u32 byte_index, u32 vaw)
{
	wqe_wowds[byte_index >> 2] = cpu_to_we32(vaw);
}

/**
 * get_64bit_vaw - wead 64 bit vawue fwom wqe
 * @wqe_wowds: wqe addw
 * @byte_index: index to wead fwom
 * @vaw: wead vawue
 **/
static inwine void get_64bit_vaw(__we64 *wqe_wowds, u32 byte_index, u64 *vaw)
{
	*vaw = we64_to_cpu(wqe_wowds[byte_index >> 3]);
}

/**
 * get_32bit_vaw - wead 32 bit vawue fwom wqe
 * @wqe_wowds: wqe addw
 * @byte_index: index to weaad fwom
 * @vaw: wetuwn 32 bit vawue
 **/
static inwine void get_32bit_vaw(__we32 *wqe_wowds, u32 byte_index, u32 *vaw)
{
	*vaw = we32_to_cpu(wqe_wowds[byte_index >> 2]);
}
#endif /* IWDMA_DEFS_H */
