
//=======================================================
//  This code is generated by Terasic System Builder
//=======================================================

module TP_Xylos_TB(

	//////////// LED //////////
	LEDG,
	LEDR,

	//////////// SW //////////
	SW 
);

//=======================================================
//  PARAMETER declarations
//=======================================================


//=======================================================
//  PORT declarations
//=======================================================

//////////// LED //////////
output		     [8:0]		LEDG;
output		    [17:0]		LEDR;

//////////// SW //////////
input 		    [17:0]		SW;


//=======================================================
//  REG/WIRE declarations
//=======================================================


//=======================================================
//  Structural coding
//=======================================================

TP_Xylos TP_Xylos_0 (.a(SW[17]),.b(SW[16]),.c(SW[15]),.d(SW[14]),.s0(LEDG[7]),.s1(LEDG[6]),.s2(LEDG[5]),.s3(LEDG[4]),.s4(LEDG[3]),.s5(LEDG[2]),.s6(LEDG[1]));


endmodule