TimeQuest Timing Analyzer report for ad706_test
Thu May 05 14:51:27 2016
Quartus II 64-Bit Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'uart:u3|clkdiv:u0|clkout'
 13. Slow 1200mV 85C Model Setup: 'uart:u3|uart_stat.000'
 14. Slow 1200mV 85C Model Hold: 'uart:u3|clkdiv:u0|clkout'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'uart:u3|uart_stat.000'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'uart:u3|clkdiv:u0|clkout'
 33. Slow 1200mV 0C Model Setup: 'uart:u3|uart_stat.000'
 34. Slow 1200mV 0C Model Hold: 'uart:u3|clkdiv:u0|clkout'
 35. Slow 1200mV 0C Model Hold: 'uart:u3|uart_stat.000'
 36. Slow 1200mV 0C Model Hold: 'clk'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Slow 1200mV 0C Model Metastability Report
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'clk'
 51. Fast 1200mV 0C Model Setup: 'uart:u3|clkdiv:u0|clkout'
 52. Fast 1200mV 0C Model Setup: 'uart:u3|uart_stat.000'
 53. Fast 1200mV 0C Model Hold: 'uart:u3|clkdiv:u0|clkout'
 54. Fast 1200mV 0C Model Hold: 'clk'
 55. Fast 1200mV 0C Model Hold: 'uart:u3|uart_stat.000'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Fast 1200mV 0C Model Metastability Report
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; ad706_test                                                       ;
; Device Family      ; Cyclone IV E                                                     ;
; Device Name        ; EP4CE6F17C8                                                      ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.57        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  40.0%      ;
;     3-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clk                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                      ;
; uart:u3|clkdiv:u0|clkout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u3|clkdiv:u0|clkout } ;
; uart:u3|uart_stat.000    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:u3|uart_stat.000 }    ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                             ;
+------------+-----------------+--------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note ;
+------------+-----------------+--------------------------+------+
; 33.5 MHz   ; 33.5 MHz        ; clk                      ;      ;
; 122.55 MHz ; 122.55 MHz      ; uart:u3|clkdiv:u0|clkout ;      ;
+------------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                ;
+--------------------------+---------+---------------+
; Clock                    ; Slack   ; End Point TNS ;
+--------------------------+---------+---------------+
; clk                      ; -28.850 ; -6301.425     ;
; uart:u3|clkdiv:u0|clkout ; -7.160  ; -219.196      ;
; uart:u3|uart_stat.000    ; -2.414  ; -156.913      ;
+--------------------------+---------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; uart:u3|clkdiv:u0|clkout ; -0.438 ; -4.250        ;
; clk                      ; 0.078  ; 0.000         ;
; uart:u3|uart_stat.000    ; 0.162  ; 0.000         ;
+--------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.201 ; -1726.943     ;
; uart:u3|clkdiv:u0|clkout ; -1.487 ; -98.142       ;
; uart:u3|uart_stat.000    ; 0.463  ; 0.000         ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                 ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -28.850 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.438     ; 29.413     ;
; -28.720 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.438     ; 29.283     ;
; -28.704 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.438     ; 29.267     ;
; -28.674 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.438     ; 29.237     ;
; -28.574 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.438     ; 29.137     ;
; -28.544 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.438     ; 29.107     ;
; -28.433 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.451     ; 28.983     ;
; -28.403 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.451     ; 28.953     ;
; -28.337 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.456     ; 28.882     ;
; -28.223 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.438     ; 28.786     ;
; -28.197 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.456     ; 28.742     ;
; -28.191 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.456     ; 28.736     ;
; -28.077 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.438     ; 28.640     ;
; -28.076 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.438     ; 28.639     ;
; -28.047 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.438     ; 28.610     ;
; -27.988 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.463     ; 28.526     ;
; -27.946 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.438     ; 28.509     ;
; -27.897 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.451     ; 28.447     ;
; -27.895 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.463     ; 28.433     ;
; -27.849 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.451     ; 28.399     ;
; -27.846 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.456     ; 28.391     ;
; -27.843 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.442     ; 28.402     ;
; -27.819 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.451     ; 28.369     ;
; -27.770 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.440     ; 28.331     ;
; -27.767 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.440     ; 28.328     ;
; -27.755 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.440     ; 28.316     ;
; -27.746 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.442     ; 28.305     ;
; -27.743 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.453     ; 28.291     ;
; -27.706 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.456     ; 28.251     ;
; -27.703 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.450     ; 28.254     ;
; -27.700 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.456     ; 28.245     ;
; -27.697 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.442     ; 28.256     ;
; -27.673 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.450     ; 28.224     ;
; -27.640 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.440     ; 28.201     ;
; -27.640 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.456     ; 28.185     ;
; -27.637 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.440     ; 28.198     ;
; -27.625 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.440     ; 28.186     ;
; -27.597 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.453     ; 28.145     ;
; -27.567 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.453     ; 28.115     ;
; -27.540 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.456     ; 28.085     ;
; -27.500 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.456     ; 28.045     ;
; -27.497 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.450     ; 28.048     ;
; -27.494 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.456     ; 28.039     ;
; -27.451 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.463     ; 27.989     ;
; -27.449 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.438     ; 28.012     ;
; -27.431 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.453     ; 27.979     ;
; -27.399 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.463     ; 27.937     ;
; -27.392 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.453     ; 27.940     ;
; -27.390 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.450     ; 27.941     ;
; -27.360 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.450     ; 27.911     ;
; -27.358 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.453     ; 27.906     ;
; -27.358 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.463     ; 27.896     ;
; -27.349 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.453     ; 27.897     ;
; -27.313 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.451     ; 27.863     ;
; -27.291 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.451     ; 27.841     ;
; -27.285 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.453     ; 27.833     ;
; -27.279 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.442     ; 27.838     ;
; -27.255 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.455     ; 27.801     ;
; -27.255 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.453     ; 27.803     ;
; -27.245 ; volt_cal:u2|bcd:bcd3_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.109     ; 28.137     ;
; -27.218 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.091     ; 28.128     ;
; -27.188 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.455     ; 27.734     ;
; -27.184 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.450     ; 27.735     ;
; -27.182 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.442     ; 27.741     ;
; -27.181 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.107     ; 28.075     ;
; -27.151 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.107     ; 28.045     ;
; -27.143 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.440     ; 27.704     ;
; -27.140 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.440     ; 27.701     ;
; -27.133 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.442     ; 27.692     ;
; -27.128 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.440     ; 27.689     ;
; -27.106 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.451     ; 27.656     ;
; -27.099 ; volt_cal:u2|bcd:bcd3_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.109     ; 27.991     ;
; -27.088 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.442     ; 27.647     ;
; -27.076 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.451     ; 27.626     ;
; -27.072 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.091     ; 27.982     ;
; -27.069 ; volt_cal:u2|bcd:bcd3_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.109     ; 27.961     ;
; -27.049 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.456     ; 27.594     ;
; -27.047 ; volt_cal:u2|bcd:bcd8_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.107     ; 27.941     ;
; -27.042 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.091     ; 27.952     ;
; -27.017 ; volt_cal:u2|bcd:bcd8_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.107     ; 27.911     ;
; -27.015 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.442     ; 27.574     ;
; -27.011 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.442     ; 27.570     ;
; -27.006 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.442     ; 27.565     ;
; -26.947 ; volt_cal:u2|bcd:bcd5_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.091     ; 27.857     ;
; -26.929 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.450     ; 27.480     ;
; -26.918 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.453     ; 27.466     ;
; -26.917 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.453     ; 27.465     ;
; -26.915 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.463     ; 27.453     ;
; -26.901 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.453     ; 27.449     ;
; -26.883 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.453     ; 27.431     ;
; -26.876 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.453     ; 27.424     ;
; -26.867 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.453     ; 27.415     ;
; -26.862 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.463     ; 27.400     ;
; -26.858 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.453     ; 27.406     ;
; -26.852 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.455     ; 27.398     ;
; -26.843 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.456     ; 27.388     ;
; -26.838 ; volt_cal:u2|bcd:bcd2_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 27.757     ;
; -26.823 ; volt_cal:u2|bcd:bcd6_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.087     ; 27.737     ;
; -26.822 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.463     ; 27.360     ;
; -26.801 ; volt_cal:u2|bcd:bcd5_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.091     ; 27.711     ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:u3|clkdiv:u0|clkout'                                                                                                      ;
+--------+--------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -7.160 ; uart:u3|k[4]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 8.082      ;
; -7.019 ; uart:u3|k[4]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 7.938      ;
; -7.019 ; uart:u3|k[2]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 7.938      ;
; -6.951 ; uart:u3|k[1]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 7.873      ;
; -6.949 ; uart:u3|k[2]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 7.871      ;
; -6.887 ; uart:u3|k[1]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 7.806      ;
; -6.812 ; uart:u3|k[3]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 7.734      ;
; -6.800 ; uart:u3|k[5]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 7.722      ;
; -6.768 ; uart:u3|k[5]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 7.688      ;
; -6.752 ; uart:u3|k[5]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 7.671      ;
; -6.697 ; uart:u3|k[4]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 7.616      ;
; -6.668 ; uart:u3|k[3]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 7.588      ;
; -6.535 ; uart:u3|k[1]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 7.455      ;
; -6.511 ; uart:u3|k[4]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 7.431      ;
; -6.508 ; uart:u3|k[1]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 7.427      ;
; -6.489 ; uart:u3|k[6]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 7.408      ;
; -6.368 ; uart:u3|k[5]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 7.287      ;
; -6.294 ; uart:u3|k[6]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 7.213      ;
; -6.202 ; uart:u3|k[2]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 7.121      ;
; -6.141 ; uart:u3|k[2]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 7.061      ;
; -6.134 ; uart:u3|k[3]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 7.053      ;
; -6.011 ; uart:u3|uart_ad[36][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.383     ; 6.629      ;
; -5.966 ; uart:u3|k[3]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.082     ; 6.885      ;
; -5.935 ; uart:u3|k[6]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 6.855      ;
; -5.877 ; uart:u3|uart_ad[33][0]   ; uart:u3|txdata[0]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.271     ; 6.607      ;
; -5.708 ; uart:u3|uart_cnt[6]      ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.615      ;
; -5.696 ; uart:u3|k[6]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.079     ; 6.618      ;
; -5.673 ; uart:u3|uart_cnt[0]      ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.580      ;
; -5.641 ; uart:u3|uart_ad[36][0]   ; uart:u3|txdata[0]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.242     ; 6.400      ;
; -5.638 ; uart:u3|uarttx:u1|cnt[5] ; uart:u3|uarttx:u1|tx      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 6.558      ;
; -5.609 ; uart:u3|uart_ad[37][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.283     ; 6.327      ;
; -5.585 ; uart:u3|uart_ad[38][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.139     ; 6.447      ;
; -5.562 ; uart:u3|uart_cnt[6]      ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.469      ;
; -5.559 ; uart:u3|uart_cnt[6]      ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.466      ;
; -5.557 ; uart:u3|uart_ad[35][0]   ; uart:u3|txdata[0]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 6.459      ;
; -5.557 ; uart:u3|uart_ad[33][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.222     ; 6.336      ;
; -5.546 ; uart:u3|k[6]             ; uart:u3|k[3]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.467      ;
; -5.546 ; uart:u3|k[6]             ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.467      ;
; -5.546 ; uart:u3|k[6]             ; uart:u3|k[2]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.467      ;
; -5.546 ; uart:u3|k[6]             ; uart:u3|k[5]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.467      ;
; -5.546 ; uart:u3|k[6]             ; uart:u3|k[0]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.467      ;
; -5.546 ; uart:u3|k[6]             ; uart:u3|k[1]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.467      ;
; -5.546 ; uart:u3|k[6]             ; uart:u3|k[4]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.467      ;
; -5.546 ; uart:u3|k[6]             ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.467      ;
; -5.546 ; uart:u3|k[6]             ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.467      ;
; -5.539 ; uart:u3|uarttx:u1|cnt[4] ; uart:u3|uarttx:u1|tx      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.081     ; 6.459      ;
; -5.534 ; uart:u3|uart_ad[32][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.280     ; 6.255      ;
; -5.527 ; uart:u3|uart_cnt[0]      ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.434      ;
; -5.521 ; uart:u3|uart_cnt[0]      ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.428      ;
; -5.519 ; uart:u3|uart_cnt[10]     ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.426      ;
; -5.518 ; uart:u3|uart_ad[106][2]  ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.240     ; 6.279      ;
; -5.517 ; uart:u3|uart_ad[36][3]   ; uart:u3|txdata[3]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.396     ; 6.122      ;
; -5.517 ; uart:u3|uart_cnt[8]      ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.424      ;
; -5.506 ; uart:u3|uart_cnt[5]      ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.413      ;
; -5.494 ; uart:u3|uart_ad[49][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.298     ; 6.197      ;
; -5.489 ; uart:u3|uart_ad[51][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.249     ; 6.241      ;
; -5.486 ; uart:u3|uarttx:u1|cnt[5] ; uart:u3|uarttx:u1|presult ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.092     ; 6.395      ;
; -5.476 ; uart:u3|uart_cnt[13]     ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.383      ;
; -5.472 ; uart:u3|uart_ad[78][0]   ; uart:u3|txdata[0]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.274     ; 6.199      ;
; -5.443 ; uart:u3|k[5]             ; uart:u3|k[3]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.364      ;
; -5.443 ; uart:u3|k[5]             ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.364      ;
; -5.443 ; uart:u3|k[5]             ; uart:u3|k[2]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.364      ;
; -5.443 ; uart:u3|k[5]             ; uart:u3|k[5]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.364      ;
; -5.443 ; uart:u3|k[5]             ; uart:u3|k[0]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.364      ;
; -5.443 ; uart:u3|k[5]             ; uart:u3|k[1]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.364      ;
; -5.443 ; uart:u3|k[5]             ; uart:u3|k[4]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.364      ;
; -5.443 ; uart:u3|k[5]             ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.364      ;
; -5.443 ; uart:u3|k[5]             ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.364      ;
; -5.428 ; uart:u3|k[4]             ; uart:u3|k[3]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.349      ;
; -5.428 ; uart:u3|k[4]             ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.349      ;
; -5.428 ; uart:u3|k[4]             ; uart:u3|k[2]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.349      ;
; -5.428 ; uart:u3|k[4]             ; uart:u3|k[5]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.349      ;
; -5.428 ; uart:u3|k[4]             ; uart:u3|k[0]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.349      ;
; -5.428 ; uart:u3|k[4]             ; uart:u3|k[1]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.349      ;
; -5.428 ; uart:u3|k[4]             ; uart:u3|k[4]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.349      ;
; -5.428 ; uart:u3|k[4]             ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.349      ;
; -5.428 ; uart:u3|k[4]             ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.080     ; 6.349      ;
; -5.422 ; uart:u3|uart_ad[78][3]   ; uart:u3|txdata[3]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.309     ; 6.114      ;
; -5.416 ; uart:u3|uart_cnt[6]      ; uart:u3|k[4]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.323      ;
; -5.413 ; uart:u3|uart_cnt[6]      ; uart:u3|k[5]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.320      ;
; -5.395 ; uart:u3|uart_cnt[10]     ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.302      ;
; -5.387 ; uart:u3|uarttx:u1|cnt[4] ; uart:u3|uarttx:u1|presult ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.092     ; 6.296      ;
; -5.384 ; uart:u3|uart_cnt[8]      ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.291      ;
; -5.381 ; uart:u3|uart_cnt[0]      ; uart:u3|k[4]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.288      ;
; -5.378 ; uart:u3|uart_cnt[7]      ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.285      ;
; -5.375 ; uart:u3|uart_cnt[0]      ; uart:u3|k[5]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.282      ;
; -5.373 ; uart:u3|uart_cnt[10]     ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.280      ;
; -5.372 ; uart:u3|uart_ad[18][1]   ; uart:u3|txdata[1]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.260     ; 6.113      ;
; -5.371 ; uart:u3|uart_cnt[8]      ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.278      ;
; -5.369 ; uart:u3|uart_cnt[0]      ; uart:u3|txdata[4]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 6.271      ;
; -5.360 ; uart:u3|uart_cnt[5]      ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.267      ;
; -5.356 ; uart:u3|uart_cnt[5]      ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.263      ;
; -5.353 ; uart:u3|uart_ad[7][1]    ; uart:u3|txdata[1]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.297     ; 6.057      ;
; -5.346 ; uart:u3|uart_ad[105][1]  ; uart:u3|txdata[1]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.245     ; 6.102      ;
; -5.333 ; uart:u3|uart_cnt[6]      ; uart:u3|txdata[4]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.099     ; 6.235      ;
; -5.332 ; uart:u3|uart_cnt[14]     ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.239      ;
; -5.330 ; uart:u3|uart_cnt[13]     ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.237      ;
; -5.328 ; uart:u3|uart_cnt[13]     ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.094     ; 6.235      ;
; -5.313 ; uart:u3|uart_ad[36][1]   ; uart:u3|txdata[1]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.240     ; 6.074      ;
; -5.307 ; uart:u3|uart_ad[38][1]   ; uart:u3|txdata[1]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.134     ; 6.174      ;
+--------+--------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:u3|uart_stat.000'                                                                                                ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; -2.414 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; uart:u3|uart_ad[19][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.034     ; 2.445      ;
; -1.933 ; volt_cal:u2|bcd:bcd7_ist|resd[0] ; uart:u3|uart_ad[91][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.060      ; 1.857      ;
; -1.914 ; volt_cal:u2|bcd:bcd3_ist|resc[3] ; uart:u3|uart_ad[36][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.209      ; 0.765      ;
; -1.779 ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; uart:u3|uart_ad[103][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.091      ; 1.737      ;
; -1.763 ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; uart:u3|uart_ad[103][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.071      ; 1.701      ;
; -1.727 ; volt_cal:u2|bcd:bcd4_ist|resd[0] ; uart:u3|uart_ad[49][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.090      ; 1.688      ;
; -1.715 ; volt_cal:u2|bcd:bcd7_ist|resc[0] ; uart:u3|uart_ad[92][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.116      ; 1.698      ;
; -1.641 ; volt_cal:u2|bcd:bcd5_ist|resd[0] ; uart:u3|uart_ad[63][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.204      ; 1.758      ;
; -1.560 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; uart:u3|uart_ad[5][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.072     ; 1.544      ;
; -1.441 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; uart:u3|uart_ad[33][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.041      ; 1.346      ;
; -1.425 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; uart:u3|uart_ad[33][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.087      ; 1.376      ;
; -1.411 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; uart:u3|uart_ad[19][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.058      ; 1.338      ;
; -1.361 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; uart:u3|uart_ad[5][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.116      ; 1.344      ;
; -1.356 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; uart:u3|uart_ad[19][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.098      ; 1.327      ;
; -1.330 ; volt_cal:u2|bcd:bcd7_ist|resb[2] ; uart:u3|uart_ad[93][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.078      ; 1.283      ;
; -1.329 ; volt_cal:u2|bcd:bcd1_ist|rese[0] ; uart:u3|uart_ad[5][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.081      ; 1.273      ;
; -1.162 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; uart:u3|uart_ad[5][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.092     ; 1.138      ;
; -1.117 ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; uart:u3|uart_ad[103][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.060      ; 1.052      ;
; -1.109 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; uart:u3|uart_ad[19][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.065     ; 1.110      ;
; -1.061 ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; uart:u3|uart_ad[103][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.053      ; 0.976      ;
; -1.034 ; volt_cal:u2|bcd:bcd6_ist|resd[0] ; uart:u3|uart_ad[77][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.053      ; 0.950      ;
; -1.007 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; uart:u3|uart_ad[63][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.227      ; 0.947      ;
; -0.985 ; volt_cal:u2|bcd:bcd5_ist|resc[0] ; uart:u3|uart_ad[64][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.091     ; 0.947      ;
; -0.981 ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.085      ; 0.767      ;
; -0.962 ; volt_cal:u2|bcd:bcd1_ist|resd[0] ; uart:u3|uart_ad[7][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.067     ; 0.947      ;
; -0.961 ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; uart:u3|uart_ad[91][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.071     ; 0.947      ;
; -0.958 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; uart:u3|uart_ad[47][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.068     ; 0.946      ;
; -0.958 ; volt_cal:u2|bcd:bcd2_ist|resd[0] ; uart:u3|uart_ad[21][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.064     ; 0.947      ;
; -0.957 ; volt_cal:u2|bcd:bcd3_ist|resd[0] ; uart:u3|uart_ad[35][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.062     ; 0.947      ;
; -0.951 ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; uart:u3|uart_ad[89][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.062     ; 0.945      ;
; -0.950 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; uart:u3|uart_ad[61][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.055     ; 0.947      ;
; -0.947 ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; uart:u3|uart_ad[89][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.061     ; 0.944      ;
; -0.944 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; uart:u3|uart_ad[75][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.055     ; 0.945      ;
; -0.940 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; uart:u3|uart_ad[75][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.054     ; 0.944      ;
; -0.939 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; uart:u3|uart_ad[61][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.053     ; 0.944      ;
; -0.900 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.044      ; 0.802      ;
; -0.897 ; volt_cal:u2|bcd:bcd8_ist|resb[2] ; uart:u3|uart_ad[107][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.169      ; 0.764      ;
; -0.894 ; volt_cal:u2|bcd:bcd1_ist|resc[3] ; uart:u3|uart_ad[8][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.015     ; 0.949      ;
; -0.875 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.258      ; 0.806      ;
; -0.875 ; volt_cal:u2|bcd:bcd2_ist|resb[3] ; uart:u3|uart_ad[23][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.036      ; 0.767      ;
; -0.873 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.047      ; 0.774      ;
; -0.870 ; volt_cal:u2|bcd:bcd3_ist|resc[2] ; uart:u3|uart_ad[36][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.205      ; 0.766      ;
; -0.869 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.079      ; 0.807      ;
; -0.869 ; volt_cal:u2|bcd:bcd2_ist|resc[3] ; uart:u3|uart_ad[22][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.036      ; 0.761      ;
; -0.866 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.082      ; 0.807      ;
; -0.865 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.254      ; 0.805      ;
; -0.864 ; volt_cal:u2|bcd:bcd2_ist|resc[0] ; uart:u3|uart_ad[22][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.045      ; 0.765      ;
; -0.863 ; volt_cal:u2|bcd:bcd8_ist|resb[1] ; uart:u3|uart_ad[107][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.039      ; 0.763      ;
; -0.863 ; volt_cal:u2|bcd:bcd8_ist|resb[3] ; uart:u3|uart_ad[107][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.039      ; 0.763      ;
; -0.861 ; volt_cal:u2|bcd:bcd8_ist|resc[0] ; uart:u3|uart_ad[106][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.048      ; 0.765      ;
; -0.858 ; volt_cal:u2|bcd:bcd5_ist|resb[3] ; uart:u3|uart_ad[65][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.054      ; 0.767      ;
; -0.858 ; volt_cal:u2|bcd:bcd2_ist|resc[2] ; uart:u3|uart_ad[22][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.045      ; 0.766      ;
; -0.858 ; volt_cal:u2|bcd:bcd7_ist|resb[3] ; uart:u3|uart_ad[93][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.051      ; 0.764      ;
; -0.857 ; volt_cal:u2|bcd:bcd3_ist|resc[1] ; uart:u3|uart_ad[36][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.051      ; 0.762      ;
; -0.855 ; volt_cal:u2|bcd:bcd8_ist|resc[2] ; uart:u3|uart_ad[106][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.048      ; 0.766      ;
; -0.855 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.083      ; 0.808      ;
; -0.851 ; volt_cal:u2|bcd:bcd3_ist|resc[0] ; uart:u3|uart_ad[36][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.051      ; 0.763      ;
; -0.845 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.069      ; 0.775      ;
; -0.845 ; volt_cal:u2|bcd:bcd3_ist|resb[3] ; uart:u3|uart_ad[37][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.053      ; 0.761      ;
; -0.844 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.077      ; 0.776      ;
; -0.843 ; volt_cal:u2|bcd:bcd4_ist|resb[2] ; uart:u3|uart_ad[51][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.065      ; 0.762      ;
; -0.842 ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; uart:u3|uart_ad[105][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.059      ; 0.763      ;
; -0.841 ; volt_cal:u2|bcd:bcd8_ist|resd[0] ; uart:u3|uart_ad[105][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.060      ; 0.762      ;
; -0.839 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.090      ; 0.804      ;
; -0.839 ; volt_cal:u2|bcd:bcd2_ist|resb[2] ; uart:u3|uart_ad[23][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.063      ; 0.764      ;
; -0.838 ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.088      ; 0.805      ;
; -0.836 ; volt_cal:u2|bcd:bcd4_ist|resb[1] ; uart:u3|uart_ad[51][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.065      ; 0.762      ;
; -0.835 ; volt_cal:u2|bcd:bcd6_ist|resb[3] ; uart:u3|uart_ad[79][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.076      ; 0.765      ;
; -0.834 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.086      ; 0.774      ;
; -0.834 ; volt_cal:u2|bcd:bcd4_ist|resc[3] ; uart:u3|uart_ad[50][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.077      ; 0.767      ;
; -0.832 ; volt_cal:u2|bcd:bcd6_ist|resc[2] ; uart:u3|uart_ad[78][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.074      ; 0.761      ;
; -0.832 ; volt_cal:u2|bcd:bcd1_ist|resb[2] ; uart:u3|uart_ad[9][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.079      ; 0.767      ;
; -0.831 ; volt_cal:u2|bcd:bcd7_ist|resc[1] ; uart:u3|uart_ad[92][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.077      ; 0.763      ;
; -0.829 ; volt_cal:u2|bcd:bcd3_ist|resb[2] ; uart:u3|uart_ad[37][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.082      ; 0.767      ;
; -0.828 ; volt_cal:u2|bcd:bcd8_ist|resd[1] ; uart:u3|uart_ad[105][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.081      ; 0.763      ;
; -0.827 ; volt_cal:u2|bcd:bcd6_ist|resc[0] ; uart:u3|uart_ad[78][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.074      ; 0.763      ;
; -0.826 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; uart:u3|uart_ad[7][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.075      ; 0.763      ;
; -0.825 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.084      ; 0.772      ;
; -0.825 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.084      ; 0.763      ;
; -0.823 ; volt_cal:u2|bcd:bcd4_ist|resc[1] ; uart:u3|uart_ad[50][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.086      ; 0.765      ;
; -0.822 ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; uart:u3|uart_ad[91][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.079      ; 0.762      ;
; -0.822 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.085      ; 0.774      ;
; -0.822 ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; uart:u3|uart_ad[35][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.080      ; 0.764      ;
; -0.821 ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; uart:u3|uart_ad[89][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.080      ; 0.762      ;
; -0.821 ; volt_cal:u2|bcd:bcd3_ist|resd[1] ; uart:u3|uart_ad[35][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.085      ; 0.761      ;
; -0.820 ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; uart:u3|uart_ad[89][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.082      ; 0.763      ;
; -0.819 ; volt_cal:u2|bcd:bcd1_ist|resc[1] ; uart:u3|uart_ad[8][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.087      ; 0.761      ;
; -0.819 ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; uart:u3|uart_ad[91][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.080      ; 0.767      ;
; -0.818 ; volt_cal:u2|bcd:bcd7_ist|resc[2] ; uart:u3|uart_ad[92][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.080      ; 0.761      ;
; -0.818 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.088      ; 0.762      ;
; -0.817 ; volt_cal:u2|bcd:bcd1_ist|resb[1] ; uart:u3|uart_ad[9][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.076      ; 0.761      ;
; -0.817 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; uart:u3|uart_ad[77][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.084      ; 0.762      ;
; -0.817 ; volt_cal:u2|bcd:bcd3_ist|resd[2] ; uart:u3|uart_ad[35][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.083      ; 0.762      ;
; -0.816 ; volt_cal:u2|bcd:bcd5_ist|resb[1] ; uart:u3|uart_ad[65][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.083      ; 0.766      ;
; -0.816 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; uart:u3|uart_ad[77][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.084      ; 0.766      ;
; -0.816 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; uart:u3|uart_ad[47][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.093      ; 0.765      ;
; -0.816 ; volt_cal:u2|bcd:bcd4_ist|resc[0] ; uart:u3|uart_ad[50][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.078      ; 0.763      ;
; -0.815 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; uart:u3|uart_ad[63][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.093      ; 0.762      ;
; -0.813 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.093      ; 0.774      ;
; -0.813 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; uart:u3|uart_ad[75][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.087      ; 0.762      ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:u3|clkdiv:u0|clkout'                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.438 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.717      ;
; -0.388 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.767      ;
; -0.214 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.941      ;
; -0.214 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.941      ;
; -0.214 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.941      ;
; -0.214 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.941      ;
; -0.214 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.941      ;
; -0.214 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.941      ;
; -0.214 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.941      ;
; -0.214 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.941      ;
; -0.214 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.941      ;
; -0.214 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.941      ;
; -0.214 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.941      ;
; -0.214 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.941      ;
; -0.214 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.941      ;
; -0.214 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.941      ;
; -0.214 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.941      ;
; -0.214 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.662      ; 2.941      ;
; 0.064  ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.719      ;
; 0.131  ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.786      ;
; 0.176  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.831      ;
; 0.176  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.831      ;
; 0.176  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.831      ;
; 0.176  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.831      ;
; 0.176  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.831      ;
; 0.176  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.831      ;
; 0.176  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.831      ;
; 0.176  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.831      ;
; 0.176  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.831      ;
; 0.176  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.831      ;
; 0.176  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.831      ;
; 0.176  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.831      ;
; 0.176  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.831      ;
; 0.176  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.831      ;
; 0.176  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.831      ;
; 0.176  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.662      ; 2.831      ;
; 0.452  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.001       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:u3|uarttx:u1|tx        ; uart:u3|uarttx:u1|tx        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:u3|uarttx:u1|presult   ; uart:u3|uarttx:u1|presult   ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 0.746      ;
; 0.483  ; uart:u3|uarttx:u1|wrsigbuf  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 0.777      ;
; 0.483  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 0.777      ;
; 0.541  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 0.835      ;
; 0.761  ; uart:u3|Time_wait[3]        ; uart:u3|Time_wait[3]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.054      ;
; 0.762  ; uart:u3|uart_cnt[13]        ; uart:u3|uart_cnt[13]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; uart:u3|uart_cnt[11]        ; uart:u3|uart_cnt[11]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; uart:u3|Time_wait[11]       ; uart:u3|Time_wait[11]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; uart:u3|Time_wait[5]        ; uart:u3|Time_wait[5]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; uart:u3|Time_wait[13]       ; uart:u3|Time_wait[13]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; uart:u3|Time_wait[1]        ; uart:u3|Time_wait[1]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.055      ;
; 0.763  ; uart:u3|uart_cnt[15]        ; uart:u3|uart_cnt[15]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; uart:u3|Time_wait[15]       ; uart:u3|Time_wait[15]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.056      ;
; 0.764  ; uart:u3|uart_cnt[9]         ; uart:u3|uart_cnt[9]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; uart:u3|Time_wait[9]        ; uart:u3|Time_wait[9]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; uart:u3|Time_wait[6]        ; uart:u3|Time_wait[6]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; uart:u3|Time_wait[7]        ; uart:u3|Time_wait[7]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; uart:u3|Time_wait[2]        ; uart:u3|Time_wait[2]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.057      ;
; 0.765  ; uart:u3|k[7]                ; uart:u3|k[7]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; uart:u3|uart_cnt[14]        ; uart:u3|uart_cnt[14]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.058      ;
; 0.765  ; uart:u3|Time_wait[4]        ; uart:u3|Time_wait[4]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.058      ;
; 0.765  ; uart:u3|Time_wait[14]       ; uart:u3|Time_wait[14]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.058      ;
; 0.766  ; uart:u3|uart_cnt[10]        ; uart:u3|uart_cnt[10]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; uart:u3|uart_cnt[8]         ; uart:u3|uart_cnt[8]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; uart:u3|uart_cnt[12]        ; uart:u3|uart_cnt[12]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; uart:u3|Time_wait[8]        ; uart:u3|Time_wait[8]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; uart:u3|Time_wait[10]       ; uart:u3|Time_wait[10]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; uart:u3|Time_wait[12]       ; uart:u3|Time_wait[12]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.059      ;
; 0.767  ; uart:u3|k[8]                ; uart:u3|k[8]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.059      ;
; 0.780  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[0]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.074      ;
; 0.786  ; uart:u3|Time_wait[0]        ; uart:u3|Time_wait[0]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.079      ;
; 0.787  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.082      ; 1.081      ;
; 0.789  ; uart:u3|k[3]                ; uart:u3|k[3]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.081      ;
; 0.789  ; uart:u3|k[6]                ; uart:u3|k[6]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.081      ;
; 0.811  ; uart:u3|uart_ad[108][1]     ; uart:u3|txdata[1]           ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.119      ; 1.162      ;
; 0.814  ; uart:u3|k[5]                ; uart:u3|k[5]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.106      ;
; 0.831  ; uart:u3|k[2]                ; uart:u3|k[2]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.123      ;
; 0.836  ; uart:u3|k[1]                ; uart:u3|k[1]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.128      ;
; 0.838  ; uart:u3|k[4]                ; uart:u3|k[4]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.130      ;
; 0.839  ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.010       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.132      ;
; 0.978  ; uart:u3|k[0]                ; uart:u3|k[0]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.270      ;
; 1.066  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|tx        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.359      ;
; 1.116  ; uart:u3|Time_wait[1]        ; uart:u3|Time_wait[2]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.409      ;
; 1.116  ; uart:u3|Time_wait[3]        ; uart:u3|Time_wait[4]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.409      ;
; 1.117  ; uart:u3|Time_wait[5]        ; uart:u3|Time_wait[6]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.410      ;
; 1.117  ; uart:u3|uart_cnt[13]        ; uart:u3|uart_cnt[14]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.410      ;
; 1.117  ; uart:u3|Time_wait[13]       ; uart:u3|Time_wait[14]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.410      ;
; 1.117  ; uart:u3|uart_cnt[11]        ; uart:u3|uart_cnt[12]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.410      ;
; 1.117  ; uart:u3|Time_wait[11]       ; uart:u3|Time_wait[12]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.410      ;
; 1.118  ; uart:u3|uart_cnt[9]         ; uart:u3|uart_cnt[10]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.411      ;
; 1.118  ; uart:u3|Time_wait[7]        ; uart:u3|Time_wait[8]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.411      ;
; 1.118  ; uart:u3|Time_wait[9]        ; uart:u3|Time_wait[10]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.411      ;
; 1.119  ; uart:u3|k[7]                ; uart:u3|k[8]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.080      ; 1.411      ;
; 1.124  ; uart:u3|Time_wait[0]        ; uart:u3|Time_wait[1]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.417      ;
; 1.125  ; uart:u3|Time_wait[2]        ; uart:u3|Time_wait[3]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.418      ;
; 1.125  ; uart:u3|Time_wait[6]        ; uart:u3|Time_wait[7]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.418      ;
; 1.126  ; uart:u3|Time_wait[4]        ; uart:u3|Time_wait[5]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.419      ;
; 1.126  ; uart:u3|uart_cnt[14]        ; uart:u3|uart_cnt[15]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.419      ;
; 1.126  ; uart:u3|Time_wait[14]       ; uart:u3|Time_wait[15]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.081      ; 1.419      ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                     ;
+-------+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                                           ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.078 ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout                                                                                                          ; uart:u3|clkdiv:u0|clkout ; clk         ; 0.000        ; 2.598      ; 3.179      ;
; 0.344 ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout                                                                                                          ; uart:u3|clkdiv:u0|clkout ; clk         ; -0.500       ; 2.598      ; 2.945      ;
; 0.452 ; ad7606:u1|state.Wait_busy                                                                               ; ad7606:u1|state.Wait_busy                                                                                                         ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ad7606:u1|state.AD_CONV                                                                                 ; ad7606:u1|state.AD_CONV                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                           ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; ad7606:u1|ad_cs                                                                                         ; ad7606:u1|ad_cs                                                                                                                   ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ad7606:u1|state.READ_CH1                                                                                ; ad7606:u1|state.READ_CH1                                                                                                          ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ad7606:u1|state.IDLE                                                                                    ; ad7606:u1|state.IDLE                                                                                                              ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ad7606:u1|cnt[0]                                                                                        ; ad7606:u1|cnt[0]                                                                                                                  ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ad7606:u1|state.Wait_1                                                                                  ; ad7606:u1|state.Wait_1                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ad7606:u1|ad_convstab                                                                                   ; ad7606:u1|ad_convstab                                                                                                             ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.464 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                           ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.500 ; volt_cal:u2|ch6_data_reg[30]                                                                            ; volt_cal:u2|ch6_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; volt_cal:u2|ch2_data_reg[30]                                                                            ; volt_cal:u2|ch2_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.501 ; volt_cal:u2|ch7_data_reg[29]                                                                            ; volt_cal:u2|ch7_vol[14]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; volt_cal:u2|ch7_data_reg[30]                                                                            ; volt_cal:u2|ch7_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; volt_cal:u2|ch4_data_reg[29]                                                                            ; volt_cal:u2|ch4_vol[14]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; volt_cal:u2|ch4_data_reg[30]                                                                            ; volt_cal:u2|ch4_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; volt_cal:u2|ch3_data_reg[30]                                                                            ; volt_cal:u2|ch3_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; volt_cal:u2|ch1_data_reg[30]                                                                            ; volt_cal:u2|ch1_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; volt_cal:u2|ch8_data_reg[30]                                                                            ; volt_cal:u2|ch8_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; volt_cal:u2|ch6_data_reg[29]                                                                            ; volt_cal:u2|ch6_vol[14]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; volt_cal:u2|ch6_data_reg[26]                                                                            ; volt_cal:u2|ch6_vol[11]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; volt_cal:u2|ch5_data_reg[27]                                                                            ; volt_cal:u2|ch5_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; volt_cal:u2|ch2_data_reg[29]                                                                            ; volt_cal:u2|ch2_vol[14]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; volt_cal:u2|ch2_data_reg[26]                                                                            ; volt_cal:u2|ch2_vol[11]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.502 ; volt_cal:u2|ch7_data_reg[27]                                                                            ; volt_cal:u2|ch7_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; volt_cal:u2|ch4_data_reg[27]                                                                            ; volt_cal:u2|ch4_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; volt_cal:u2|ch1_data_reg[27]                                                                            ; volt_cal:u2|ch1_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; volt_cal:u2|ch8_data_reg[22]                                                                            ; volt_cal:u2|ch8_vol[7]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; volt_cal:u2|ch6_data_reg[24]                                                                            ; volt_cal:u2|ch6_vol[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; volt_cal:u2|ch5_data_reg[26]                                                                            ; volt_cal:u2|ch5_vol[11]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; volt_cal:u2|ch5_data_reg[24]                                                                            ; volt_cal:u2|ch5_vol[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; volt_cal:u2|ch2_data_reg[21]                                                                            ; volt_cal:u2|ch2_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.796      ;
; 0.503 ; volt_cal:u2|ch7_data_reg[24]                                                                            ; volt_cal:u2|ch7_vol[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; volt_cal:u2|ch4_data_reg[24]                                                                            ; volt_cal:u2|ch4_vol[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; volt_cal:u2|ch3_data_reg[27]                                                                            ; volt_cal:u2|ch3_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; volt_cal:u2|ch3_data_reg[24]                                                                            ; volt_cal:u2|ch3_vol[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; volt_cal:u2|ch3_data_reg[21]                                                                            ; volt_cal:u2|ch3_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; volt_cal:u2|ch1_data_reg[21]                                                                            ; volt_cal:u2|ch1_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; volt_cal:u2|ch8_data_reg[27]                                                                            ; volt_cal:u2|ch8_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; volt_cal:u2|ch5_data_reg[21]                                                                            ; volt_cal:u2|ch5_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.797      ;
; 0.503 ; volt_cal:u2|ch5_data_reg[22]                                                                            ; volt_cal:u2|ch5_vol[7]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.797      ;
; 0.504 ; volt_cal:u2|ch7_data_reg[22]                                                                            ; volt_cal:u2|ch7_vol[7]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.504 ; volt_cal:u2|ch4_data_reg[22]                                                                            ; volt_cal:u2|ch4_vol[7]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.504 ; volt_cal:u2|ch1_data_reg[22]                                                                            ; volt_cal:u2|ch1_vol[7]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.504 ; volt_cal:u2|ch8_data_reg[21]                                                                            ; volt_cal:u2|ch8_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.504 ; volt_cal:u2|ch6_data_reg[21]                                                                            ; volt_cal:u2|ch6_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.798      ;
; 0.508 ; ad7606:u1|cnt[15]                                                                                       ; ad7606:u1|cnt[15]                                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.509 ; ad7606:u1|state.READ_DONE                                                                               ; ad7606:u1|state.IDLE                                                                                                              ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.522 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~porta_address_reg0 ; clk                      ; clk         ; 0.000        ; 0.476      ; 1.252      ;
; 0.526 ; ad7606:u1|state.READ_DONE                                                                               ; ad7606:u1|ad_cs                                                                                                                   ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; ad7606:u1|state.READ_CH6                                                                                ; ad7606:u1|state.READ_CH7                                                                                                          ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.820      ;
; 0.527 ; ad7606:u1|state.READ_CH7                                                                                ; ad7606:u1|state.READ_CH8                                                                                                          ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.821      ;
; 0.527 ; ad7606:u1|ad_ch2[10]                                                                                    ; volt_cal:u2|ch2_reg[10]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; ad7606:u1|ad_ch2[9]                                                                                     ; volt_cal:u2|ch2_reg[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; ad7606:u1|ad_ch2[14]                                                                                    ; volt_cal:u2|ch2_reg[14]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.529 ; volt_cal:u2|bcd:bcd1_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.823      ;
; 0.530 ; volt_cal:u2|bcd:bcd8_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.824      ;
; 0.530 ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.824      ;
; 0.530 ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.824      ;
; 0.530 ; volt_cal:u2|bcd:bcd1_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.824      ;
; 0.531 ; volt_cal:u2|bcd:bcd8_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.825      ;
; 0.531 ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.824      ;
; 0.531 ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.825      ;
; 0.532 ; volt_cal:u2|bcd:bcd8_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.826      ;
; 0.532 ; volt_cal:u2|bcd:bcd8_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.826      ;
; 0.532 ; ad7606:u1|state.READ_CH5                                                                                ; ad7606:u1|state.READ_CH6                                                                                                          ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.826      ;
; 0.532 ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[4]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.826      ;
; 0.532 ; volt_cal:u2|bcd:bcd2_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.825      ;
; 0.533 ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.827      ;
; 0.533 ; volt_cal:u2|bcd:bcd2_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.826      ;
; 0.534 ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.827      ;
; 0.534 ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.827      ;
; 0.534 ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.827      ;
; 0.534 ; volt_cal:u2|bcd:bcd2_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.827      ;
; 0.535 ; ad7606:u1|state.READ_CH3                                                                                ; ad7606:u1|state.READ_CH4                                                                                                          ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.828      ;
; 0.535 ; volt_cal:u2|bcd:bcd2_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.828      ;
; 0.537 ; volt_cal:u2|bcd:bcd4_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.830      ;
; 0.537 ; volt_cal:u2|bcd:bcd4_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.830      ;
; 0.537 ; volt_cal:u2|bcd:bcd1_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.831      ;
; 0.538 ; volt_cal:u2|bcd:bcd3_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.832      ;
; 0.538 ; volt_cal:u2|bcd:bcd3_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.832      ;
; 0.538 ; volt_cal:u2|bcd:bcd1_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.832      ;
; 0.539 ; volt_cal:u2|bcd:bcd3_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.833      ;
; 0.540 ; volt_cal:u2|bcd:bcd3_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.834      ;
; 0.544 ; volt_cal:u2|bcd:bcd3_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[9]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.837      ;
; 0.544 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.838      ;
; 0.545 ; volt_cal:u2|bcd:bcd3_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.838      ;
; 0.545 ; volt_cal:u2|bcd:bcd5_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.839      ;
; 0.546 ; volt_cal:u2|bcd:bcd4_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexc[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.839      ;
; 0.546 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[10]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.840      ;
; 0.546 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.840      ;
; 0.547 ; volt_cal:u2|bcd:bcd3_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.840      ;
; 0.547 ; volt_cal:u2|bcd:bcd5_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.841      ;
; 0.548 ; volt_cal:u2|bcd:bcd3_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.841      ;
; 0.548 ; volt_cal:u2|bcd:bcd8_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexb[9]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.842      ;
; 0.548 ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexb[9]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.081      ; 0.841      ;
; 0.548 ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[9]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.842      ;
; 0.548 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.082      ; 0.842      ;
+-------+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:u3|uart_stat.000'                                                                                                ;
+-------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.162 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.509      ; 0.701      ;
; 0.169 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.502      ; 0.701      ;
; 0.222 ; volt_cal:u2|bcd:bcd7_ist|resc[3] ; uart:u3|uart_ad[92][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.462      ; 0.714      ;
; 0.250 ; volt_cal:u2|bcd:bcd3_ist|resc[3] ; uart:u3|uart_ad[36][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.434      ; 0.714      ;
; 0.264 ; volt_cal:u2|bcd:bcd3_ist|resc[2] ; uart:u3|uart_ad[36][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.422      ; 0.716      ;
; 0.292 ; volt_cal:u2|bcd:bcd8_ist|resb[2] ; uart:u3|uart_ad[107][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.392      ; 0.714      ;
; 0.331 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; uart:u3|uart_ad[63][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.492      ; 0.853      ;
; 0.342 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; uart:u3|uart_ad[61][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.340      ; 0.712      ;
; 0.343 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; uart:u3|uart_ad[61][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.341      ; 0.714      ;
; 0.346 ; volt_cal:u2|bcd:bcd5_ist|resc[1] ; uart:u3|uart_ad[64][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.338      ; 0.714      ;
; 0.347 ; volt_cal:u2|bcd:bcd5_ist|resc[2] ; uart:u3|uart_ad[64][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.337      ; 0.714      ;
; 0.351 ; volt_cal:u2|bcd:bcd1_ist|resb[3] ; uart:u3|uart_ad[9][3]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.333      ; 0.714      ;
; 0.353 ; volt_cal:u2|bcd:bcd6_ist|resb[1] ; uart:u3|uart_ad[79][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.329      ; 0.712      ;
; 0.353 ; volt_cal:u2|bcd:bcd2_ist|resd[2] ; uart:u3|uart_ad[21][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.330      ; 0.713      ;
; 0.353 ; volt_cal:u2|bcd:bcd1_ist|resd[1] ; uart:u3|uart_ad[7][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.329      ; 0.712      ;
; 0.353 ; volt_cal:u2|bcd:bcd2_ist|resd[3] ; uart:u3|uart_ad[21][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.332      ; 0.715      ;
; 0.354 ; volt_cal:u2|bcd:bcd2_ist|resd[1] ; uart:u3|uart_ad[21][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.329      ; 0.713      ;
; 0.354 ; volt_cal:u2|bcd:bcd1_ist|resd[2] ; uart:u3|uart_ad[7][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.328      ; 0.712      ;
; 0.358 ; volt_cal:u2|bcd:bcd2_ist|resb[1] ; uart:u3|uart_ad[23][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.326      ; 0.714      ;
; 0.358 ; volt_cal:u2|bcd:bcd4_ist|resb[3] ; uart:u3|uart_ad[51][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.324      ; 0.712      ;
; 0.359 ; volt_cal:u2|bcd:bcd4_ist|resd[3] ; uart:u3|uart_ad[49][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.324      ; 0.713      ;
; 0.359 ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; uart:u3|uart_ad[49][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.323      ; 0.712      ;
; 0.360 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; uart:u3|uart_ad[33][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.322      ; 0.712      ;
; 0.361 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; uart:u3|uart_ad[33][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.322      ; 0.713      ;
; 0.364 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; uart:u3|uart_ad[49][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.321      ; 0.715      ;
; 0.367 ; volt_cal:u2|bcd:bcd6_ist|resc[3] ; uart:u3|uart_ad[78][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.319      ; 0.716      ;
; 0.373 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.297      ; 0.700      ;
; 0.375 ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.296      ; 0.701      ;
; 0.377 ; volt_cal:u2|bcd:bcd5_ist|resb[2] ; uart:u3|uart_ad[65][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.305      ; 0.712      ;
; 0.377 ; volt_cal:u2|bcd:bcd5_ist|resc[3] ; uart:u3|uart_ad[64][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.305      ; 0.712      ;
; 0.379 ; volt_cal:u2|bcd:bcd2_ist|resc[1] ; uart:u3|uart_ad[22][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.303      ; 0.712      ;
; 0.380 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; uart:u3|uart_ad[63][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.302      ; 0.712      ;
; 0.380 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; uart:u3|uart_ad[63][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.305      ; 0.715      ;
; 0.380 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; uart:u3|uart_ad[47][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.302      ; 0.712      ;
; 0.381 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.292      ; 0.703      ;
; 0.382 ; volt_cal:u2|bcd:bcd8_ist|resc[1] ; uart:u3|uart_ad[106][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.301      ; 0.713      ;
; 0.383 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; uart:u3|uart_ad[47][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.302      ; 0.715      ;
; 0.383 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; uart:u3|uart_ad[47][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.300      ; 0.713      ;
; 0.383 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.290      ; 0.703      ;
; 0.384 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.298      ; 0.712      ;
; 0.385 ; volt_cal:u2|bcd:bcd6_ist|resc[1] ; uart:u3|uart_ad[78][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.299      ; 0.714      ;
; 0.385 ; volt_cal:u2|bcd:bcd1_ist|resc[1] ; uart:u3|uart_ad[8][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.296      ; 0.711      ;
; 0.386 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.287      ; 0.703      ;
; 0.386 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; uart:u3|uart_ad[75][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.296      ; 0.712      ;
; 0.386 ; volt_cal:u2|bcd:bcd3_ist|resd[1] ; uart:u3|uart_ad[35][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.295      ; 0.711      ;
; 0.387 ; volt_cal:u2|bcd:bcd1_ist|resc[2] ; uart:u3|uart_ad[8][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.296      ; 0.713      ;
; 0.388 ; volt_cal:u2|bcd:bcd4_ist|resc[2] ; uart:u3|uart_ad[50][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.294      ; 0.712      ;
; 0.390 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.300      ; 0.720      ;
; 0.390 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; uart:u3|uart_ad[77][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.292      ; 0.712      ;
; 0.390 ; volt_cal:u2|bcd:bcd4_ist|resc[1] ; uart:u3|uart_ad[50][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.294      ; 0.714      ;
; 0.390 ; volt_cal:u2|bcd:bcd3_ist|resd[2] ; uart:u3|uart_ad[35][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.292      ; 0.712      ;
; 0.391 ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.299      ; 0.720      ;
; 0.391 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.292      ; 0.713      ;
; 0.392 ; volt_cal:u2|bcd:bcd5_ist|resb[1] ; uart:u3|uart_ad[65][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.293      ; 0.715      ;
; 0.392 ; volt_cal:u2|bcd:bcd6_ist|resb[2] ; uart:u3|uart_ad[79][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.292      ; 0.714      ;
; 0.392 ; volt_cal:u2|bcd:bcd3_ist|resb[1] ; uart:u3|uart_ad[37][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.291      ; 0.713      ;
; 0.393 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; uart:u3|uart_ad[77][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.292      ; 0.715      ;
; 0.393 ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.293      ; 0.716      ;
; 0.394 ; volt_cal:u2|bcd:bcd7_ist|resc[2] ; uart:u3|uart_ad[92][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.287      ; 0.711      ;
; 0.394 ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; uart:u3|uart_ad[89][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.289      ; 0.713      ;
; 0.394 ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; uart:u3|uart_ad[91][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.288      ; 0.712      ;
; 0.394 ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; uart:u3|uart_ad[89][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.288      ; 0.712      ;
; 0.394 ; volt_cal:u2|bcd:bcd7_ist|resb[1] ; uart:u3|uart_ad[93][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.292      ; 0.716      ;
; 0.394 ; volt_cal:u2|bcd:bcd3_ist|resb[2] ; uart:u3|uart_ad[37][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.292      ; 0.716      ;
; 0.394 ; volt_cal:u2|bcd:bcd8_ist|resd[2] ; uart:u3|uart_ad[105][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.290      ; 0.714      ;
; 0.395 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.295      ; 0.720      ;
; 0.396 ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; uart:u3|uart_ad[91][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.290      ; 0.716      ;
; 0.396 ; volt_cal:u2|bcd:bcd8_ist|resd[1] ; uart:u3|uart_ad[105][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.287      ; 0.713      ;
; 0.397 ; volt_cal:u2|bcd:bcd1_ist|resb[1] ; uart:u3|uart_ad[9][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.285      ; 0.712      ;
; 0.397 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.293      ; 0.720      ;
; 0.397 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.291      ; 0.718      ;
; 0.397 ; volt_cal:u2|bcd:bcd1_ist|resb[2] ; uart:u3|uart_ad[9][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.289      ; 0.716      ;
; 0.397 ; volt_cal:u2|bcd:bcd4_ist|resc[0] ; uart:u3|uart_ad[50][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.286      ; 0.713      ;
; 0.398 ; volt_cal:u2|bcd:bcd6_ist|resc[2] ; uart:u3|uart_ad[78][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.283      ; 0.711      ;
; 0.398 ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; uart:u3|uart_ad[35][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.286      ; 0.714      ;
; 0.399 ; volt_cal:u2|bcd:bcd7_ist|resc[1] ; uart:u3|uart_ad[92][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.284      ; 0.713      ;
; 0.399 ; volt_cal:u2|bcd:bcd6_ist|resb[3] ; uart:u3|uart_ad[79][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.285      ; 0.714      ;
; 0.399 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; uart:u3|uart_ad[7][3]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.283      ; 0.712      ;
; 0.400 ; volt_cal:u2|bcd:bcd6_ist|resc[0] ; uart:u3|uart_ad[78][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.283      ; 0.713      ;
; 0.402 ; volt_cal:u2|bcd:bcd4_ist|resc[3] ; uart:u3|uart_ad[50][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.284      ; 0.716      ;
; 0.406 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.286      ; 0.722      ;
; 0.409 ; volt_cal:u2|bcd:bcd4_ist|resb[1] ; uart:u3|uart_ad[51][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.273      ; 0.712      ;
; 0.410 ; volt_cal:u2|bcd:bcd4_ist|resb[2] ; uart:u3|uart_ad[51][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.272      ; 0.712      ;
; 0.412 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.278      ; 0.720      ;
; 0.413 ; volt_cal:u2|bcd:bcd2_ist|resb[2] ; uart:u3|uart_ad[23][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.270      ; 0.713      ;
; 0.414 ; volt_cal:u2|bcd:bcd8_ist|resd[0] ; uart:u3|uart_ad[105][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.268      ; 0.712      ;
; 0.417 ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; uart:u3|uart_ad[105][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.266      ; 0.713      ;
; 0.419 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.249      ; 0.698      ;
; 0.420 ; volt_cal:u2|bcd:bcd3_ist|resb[3] ; uart:u3|uart_ad[37][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.261      ; 0.711      ;
; 0.423 ; volt_cal:u2|bcd:bcd3_ist|resc[0] ; uart:u3|uart_ad[36][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.259      ; 0.712      ;
; 0.424 ; volt_cal:u2|bcd:bcd3_ist|resc[1] ; uart:u3|uart_ad[36][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.258      ; 0.712      ;
; 0.426 ; volt_cal:u2|bcd:bcd5_ist|resb[3] ; uart:u3|uart_ad[65][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.260      ; 0.716      ;
; 0.427 ; volt_cal:u2|bcd:bcd7_ist|resb[3] ; uart:u3|uart_ad[93][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.257      ; 0.714      ;
; 0.430 ; volt_cal:u2|bcd:bcd8_ist|resc[2] ; uart:u3|uart_ad[106][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.255      ; 0.715      ;
; 0.430 ; volt_cal:u2|bcd:bcd8_ist|resc[0] ; uart:u3|uart_ad[106][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.255      ; 0.715      ;
; 0.434 ; volt_cal:u2|bcd:bcd2_ist|resc[2] ; uart:u3|uart_ad[22][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.251      ; 0.715      ;
; 0.434 ; volt_cal:u2|bcd:bcd2_ist|resc[0] ; uart:u3|uart_ad[22][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.251      ; 0.715      ;
; 0.437 ; volt_cal:u2|bcd:bcd8_ist|resb[3] ; uart:u3|uart_ad[107][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.246      ; 0.713      ;
; 0.438 ; volt_cal:u2|bcd:bcd8_ist|resb[1] ; uart:u3|uart_ad[107][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.245      ; 0.713      ;
; 0.438 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.252      ; 0.720      ;
+-------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a12                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a16                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a20                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a24                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a28                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a29                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a4                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a5                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a8                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9                    ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[9]                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'                                                           ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[15]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[9]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.000       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.001       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.010       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|idle      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|presult   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|send      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|tx        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigbuf  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigrise ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|wrsig               ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[3]    ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[4]    ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[5]    ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[6]    ;
; 0.231  ; 0.451        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[7]    ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[0]    ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[1]    ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|idle      ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|send      ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|tx        ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigbuf  ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigrise ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[0]         ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[1]         ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[2]         ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[3]         ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[4]         ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[5]         ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[6]         ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[7]         ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.000       ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.001       ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.010       ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[2]    ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|wrsig               ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[0]        ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[10]       ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[11]       ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[12]       ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[13]       ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[14]       ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[15]       ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[1]        ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[2]        ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'                                                       ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------------+
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[33][1]|datac  ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[33][3]|datac  ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[49][1]|datac  ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[49][2]|datac  ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[49][3]|datac  ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[51][3]|datac  ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[4][1]    ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[21][1]|datac  ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[21][2]|datac  ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[7][1]|datac   ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[23][1]|datac  ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[5][1]|datac   ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[7][2]|datac   ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[33][1]   ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[33][3]   ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[49][1]   ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[49][2]   ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[49][3]   ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[51][3]   ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[63][2]|dataa  ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[106][1]|datac ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[74][1]|datac  ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[74][2]|datac  ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[106][3]  ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][3]   ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[52][3]   ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[89][1]   ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[89][3]   ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[94][2]   ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[102][1]|datac ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[102][2]|datac ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[103][2]|datac ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[77][1]|datac  ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[77][2]|datac  ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[77][3]|datac  ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[78][1]|datac  ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[79][2]|datac  ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[93][2]|datac  ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[63][0]   ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[47][0]|datac  ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[47][2]|datac  ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[47][3]|datac  ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[63][3]|datac  ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[108][0]  ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[66][1]   ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[66][3]   ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[80][2]   ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[91][2]   ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[63][1]|datac  ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[89][0]|datac  ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[91][1]|datac  ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[91][3]|datac  ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[10][0]   ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[21][1]   ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[21][2]   ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[47][1]   ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[66][0]   ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[66][2]   ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[7][1]    ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[94][0]   ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[22][1]|datac  ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[46][1]|datac  ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[46][2]|datac  ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[49][0]|datac  ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[63][0]|dataa  ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[89][2]|datac  ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[108][1]  ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[108][2]  ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[19][3]   ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[23][1]   ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[24][0]   ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[51][0]   ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[52][1]   ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[5][1]    ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[5][2]    ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[63][2]   ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[64][3]   ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[79][0]   ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[7][0]    ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[7][2]    ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[18][1]|datac  ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[18][2]|datac  ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[19][0]|datac  ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[60][1]|dataa  ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[24][1]   ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[24][2]   ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[38][0]   ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[52][0]   ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[80][3]   ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[103][0]|datac ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[35][1]|datac  ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[35][2]|datac  ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[93][1]|datac  ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[10][2]   ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[10][3]   ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[24][3]   ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[80][1]   ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[8][3]    ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[94][3]   ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[105][2]|datac ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ad_busy      ; clk        ; 7.691 ; 8.408 ; Rise       ; clk             ;
; ad_data[*]   ; clk        ; 7.497 ; 7.414 ; Rise       ; clk             ;
;  ad_data[0]  ; clk        ; 5.654 ; 5.865 ; Rise       ; clk             ;
;  ad_data[1]  ; clk        ; 7.067 ; 7.349 ; Rise       ; clk             ;
;  ad_data[2]  ; clk        ; 5.943 ; 5.912 ; Rise       ; clk             ;
;  ad_data[3]  ; clk        ; 5.404 ; 5.563 ; Rise       ; clk             ;
;  ad_data[4]  ; clk        ; 4.939 ; 5.088 ; Rise       ; clk             ;
;  ad_data[5]  ; clk        ; 7.249 ; 7.133 ; Rise       ; clk             ;
;  ad_data[6]  ; clk        ; 7.312 ; 7.287 ; Rise       ; clk             ;
;  ad_data[7]  ; clk        ; 6.754 ; 6.902 ; Rise       ; clk             ;
;  ad_data[8]  ; clk        ; 6.735 ; 6.701 ; Rise       ; clk             ;
;  ad_data[9]  ; clk        ; 6.604 ; 6.629 ; Rise       ; clk             ;
;  ad_data[10] ; clk        ; 5.895 ; 5.978 ; Rise       ; clk             ;
;  ad_data[11] ; clk        ; 7.045 ; 7.107 ; Rise       ; clk             ;
;  ad_data[12] ; clk        ; 6.337 ; 6.351 ; Rise       ; clk             ;
;  ad_data[13] ; clk        ; 7.497 ; 7.414 ; Rise       ; clk             ;
;  ad_data[14] ; clk        ; 6.488 ; 6.662 ; Rise       ; clk             ;
;  ad_data[15] ; clk        ; 6.743 ; 6.710 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ad_busy      ; clk        ; -2.201 ; -2.560 ; Rise       ; clk             ;
; ad_data[*]   ; clk        ; -1.617 ; -1.876 ; Rise       ; clk             ;
;  ad_data[0]  ; clk        ; -2.193 ; -2.551 ; Rise       ; clk             ;
;  ad_data[1]  ; clk        ; -2.234 ; -2.593 ; Rise       ; clk             ;
;  ad_data[2]  ; clk        ; -1.659 ; -1.912 ; Rise       ; clk             ;
;  ad_data[3]  ; clk        ; -2.078 ; -2.395 ; Rise       ; clk             ;
;  ad_data[4]  ; clk        ; -1.617 ; -1.876 ; Rise       ; clk             ;
;  ad_data[5]  ; clk        ; -1.783 ; -2.041 ; Rise       ; clk             ;
;  ad_data[6]  ; clk        ; -2.280 ; -2.585 ; Rise       ; clk             ;
;  ad_data[7]  ; clk        ; -2.230 ; -2.517 ; Rise       ; clk             ;
;  ad_data[8]  ; clk        ; -2.075 ; -2.347 ; Rise       ; clk             ;
;  ad_data[9]  ; clk        ; -2.330 ; -2.579 ; Rise       ; clk             ;
;  ad_data[10] ; clk        ; -2.136 ; -2.443 ; Rise       ; clk             ;
;  ad_data[11] ; clk        ; -2.306 ; -2.609 ; Rise       ; clk             ;
;  ad_data[12] ; clk        ; -2.136 ; -2.396 ; Rise       ; clk             ;
;  ad_data[13] ; clk        ; -2.357 ; -2.632 ; Rise       ; clk             ;
;  ad_data[14] ; clk        ; -2.357 ; -2.643 ; Rise       ; clk             ;
;  ad_data[15] ; clk        ; -2.168 ; -2.443 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+-------------+--------------------------+--------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise   ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+--------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 7.762  ; 7.599 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 8.156  ; 7.895 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 6.974  ; 6.783 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 10.105 ; 9.819 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 7.509  ; 7.321 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+--------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 7.487 ; 7.326 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 7.864 ; 7.609 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 6.731 ; 6.542 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 9.736 ; 9.457 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 7.216 ; 7.030 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                              ;
+------------+-----------------+--------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note ;
+------------+-----------------+--------------------------+------+
; 36.09 MHz  ; 36.09 MHz       ; clk                      ;      ;
; 130.57 MHz ; 130.57 MHz      ; uart:u3|clkdiv:u0|clkout ;      ;
+------------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+--------------------------+---------+---------------+
; Clock                    ; Slack   ; End Point TNS ;
+--------------------------+---------+---------------+
; clk                      ; -26.707 ; -5786.027     ;
; uart:u3|clkdiv:u0|clkout ; -6.659  ; -200.345      ;
; uart:u3|uart_stat.000    ; -2.232  ; -130.320      ;
+--------------------------+---------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                 ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; uart:u3|clkdiv:u0|clkout ; -0.398 ; -2.283        ;
; uart:u3|uart_stat.000    ; 0.149  ; 0.000         ;
; clk                      ; 0.209  ; 0.000         ;
+--------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.201 ; -1726.943     ;
; uart:u3|clkdiv:u0|clkout ; -1.487 ; -98.142       ;
; uart:u3|uart_stat.000    ; 0.390  ; 0.000         ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                  ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -26.707 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.388     ; 27.321     ;
; -26.633 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.388     ; 27.247     ;
; -26.581 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.388     ; 27.195     ;
; -26.542 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.388     ; 27.156     ;
; -26.507 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.388     ; 27.121     ;
; -26.468 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.388     ; 27.082     ;
; -26.368 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.400     ; 26.970     ;
; -26.305 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.400     ; 26.907     ;
; -26.289 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.388     ; 26.903     ;
; -26.163 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.388     ; 26.777     ;
; -26.124 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.388     ; 26.738     ;
; -26.026 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.404     ; 26.624     ;
; -25.983 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.388     ; 26.597     ;
; -25.909 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.388     ; 26.523     ;
; -25.900 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.404     ; 26.498     ;
; -25.873 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.404     ; 26.471     ;
; -25.861 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.404     ; 26.459     ;
; -25.860 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.400     ; 26.462     ;
; -25.850 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.412     ; 26.440     ;
; -25.849 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.400     ; 26.451     ;
; -25.786 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.400     ; 26.388     ;
; -25.767 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.391     ; 26.378     ;
; -25.767 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.391     ; 26.378     ;
; -25.755 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.391     ; 26.366     ;
; -25.747 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.404     ; 26.345     ;
; -25.708 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.404     ; 26.306     ;
; -25.693 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.391     ; 26.304     ;
; -25.693 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.391     ; 26.304     ;
; -25.685 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.412     ; 26.275     ;
; -25.681 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.391     ; 26.292     ;
; -25.627 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.404     ; 26.225     ;
; -25.589 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.404     ; 26.187     ;
; -25.565 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.388     ; 26.179     ;
; -25.501 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.404     ; 26.099     ;
; -25.484 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.393     ; 26.093     ;
; -25.478 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.404     ; 26.076     ;
; -25.475 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.401     ; 26.076     ;
; -25.463 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.404     ; 26.061     ;
; -25.462 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.404     ; 26.060     ;
; -25.438 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.401     ; 26.039     ;
; -25.424 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.404     ; 26.022     ;
; -25.423 ; volt_cal:u2|bcd:bcd3_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.102     ; 26.323     ;
; -25.380 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.412     ; 25.970     ;
; -25.376 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.393     ; 25.985     ;
; -25.358 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.393     ; 25.967     ;
; -25.352 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.404     ; 25.950     ;
; -25.349 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.391     ; 25.960     ;
; -25.349 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.391     ; 25.960     ;
; -25.341 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.400     ; 25.943     ;
; -25.337 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.391     ; 25.948     ;
; -25.328 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.400     ; 25.930     ;
; -25.323 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.412     ; 25.913     ;
; -25.313 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.404     ; 25.911     ;
; -25.312 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.401     ; 25.913     ;
; -25.297 ; volt_cal:u2|bcd:bcd3_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.102     ; 26.197     ;
; -25.293 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.404     ; 25.891     ;
; -25.258 ; volt_cal:u2|bcd:bcd3_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.102     ; 26.158     ;
; -25.252 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.404     ; 25.850     ;
; -25.228 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.404     ; 25.826     ;
; -25.222 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.404     ; 25.820     ;
; -25.215 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.412     ; 25.805     ;
; -25.209 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.401     ; 25.810     ;
; -25.188 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.400     ; 25.790     ;
; -25.172 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.401     ; 25.773     ;
; -25.172 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.098     ; 26.076     ;
; -25.167 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.083     ; 26.086     ;
; -25.161 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.403     ; 25.760     ;
; -25.140 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.404     ; 25.738     ;
; -25.125 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.400     ; 25.727     ;
; -25.115 ; volt_cal:u2|bcd:bcd8_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.098     ; 26.019     ;
; -25.109 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.098     ; 26.013     ;
; -25.052 ; volt_cal:u2|bcd:bcd8_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.098     ; 25.956     ;
; -25.046 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.401     ; 25.647     ;
; -25.041 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 25.960     ;
; -25.002 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.083     ; 25.921     ;
; -24.996 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.403     ; 25.595     ;
; -24.994 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.393     ; 25.603     ;
; -24.973 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.393     ; 25.582     ;
; -24.969 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.393     ; 25.578     ;
; -24.968 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.393     ; 25.577     ;
; -24.965 ; volt_cal:u2|bcd:bcd5_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.083     ; 25.884     ;
; -24.952 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.412     ; 25.542     ;
; -24.927 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.404     ; 25.525     ;
; -24.911 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.422     ; 25.491     ;
; -24.898 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.422     ; 25.478     ;
; -24.894 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.404     ; 25.492     ;
; -24.886 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.393     ; 25.495     ;
; -24.868 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.393     ; 25.477     ;
; -24.858 ; volt_cal:u2|bcd:bcd8_ist|rhexc[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.098     ; 25.762     ;
; -24.856 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.404     ; 25.454     ;
; -24.853 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.412     ; 25.443     ;
; -24.839 ; volt_cal:u2|bcd:bcd5_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 25.758     ;
; -24.815 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.404     ; 25.413     ;
; -24.809 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.400     ; 25.411     ;
; -24.801 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.404     ; 25.399     ;
; -24.800 ; volt_cal:u2|bcd:bcd5_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.083     ; 25.719     ;
; -24.795 ; volt_cal:u2|bcd:bcd8_ist|rhexc[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.098     ; 25.699     ;
; -24.791 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.404     ; 25.389     ;
; -24.790 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.393     ; 25.399     ;
; -24.787 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.412     ; 25.377     ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:u3|clkdiv:u0|clkout'                                                                                                       ;
+--------+--------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -6.659 ; uart:u3|k[2]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.072     ; 7.589      ;
; -6.607 ; uart:u3|k[4]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.072     ; 7.537      ;
; -6.578 ; uart:u3|k[4]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.070     ; 7.510      ;
; -6.484 ; uart:u3|k[1]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.070     ; 7.416      ;
; -6.472 ; uart:u3|k[2]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.070     ; 7.404      ;
; -6.464 ; uart:u3|k[1]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.072     ; 7.394      ;
; -6.433 ; uart:u3|k[5]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.070     ; 7.365      ;
; -6.414 ; uart:u3|k[5]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.072     ; 7.344      ;
; -6.361 ; uart:u3|k[5]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 7.289      ;
; -6.325 ; uart:u3|k[3]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 7.253      ;
; -6.286 ; uart:u3|k[4]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 7.214      ;
; -6.274 ; uart:u3|k[3]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.070     ; 7.206      ;
; -6.159 ; uart:u3|k[1]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 7.087      ;
; -6.126 ; uart:u3|k[4]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 7.054      ;
; -6.117 ; uart:u3|k[6]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 7.045      ;
; -6.097 ; uart:u3|k[1]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 7.025      ;
; -5.994 ; uart:u3|k[5]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 6.922      ;
; -5.856 ; uart:u3|k[6]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.072     ; 6.786      ;
; -5.831 ; uart:u3|k[2]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 6.759      ;
; -5.761 ; uart:u3|k[3]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.072     ; 6.691      ;
; -5.677 ; uart:u3|k[2]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 6.605      ;
; -5.666 ; uart:u3|uart_ad[36][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.364     ; 6.304      ;
; -5.589 ; uart:u3|uart_ad[33][0]   ; uart:u3|txdata[0]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.248     ; 6.343      ;
; -5.577 ; uart:u3|k[3]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 6.505      ;
; -5.569 ; uart:u3|k[6]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.074     ; 6.497      ;
; -5.410 ; uart:u3|k[6]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.070     ; 6.342      ;
; -5.374 ; uart:u3|uarttx:u1|cnt[5] ; uart:u3|uarttx:u1|tx      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 6.305      ;
; -5.342 ; uart:u3|uart_ad[36][0]   ; uart:u3|txdata[0]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.222     ; 6.122      ;
; -5.284 ; uart:u3|uart_ad[37][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.261     ; 6.025      ;
; -5.276 ; uart:u3|uart_ad[35][0]   ; uart:u3|txdata[0]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.087     ; 6.191      ;
; -5.275 ; uart:u3|uarttx:u1|cnt[4] ; uart:u3|uarttx:u1|tx      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 6.206      ;
; -5.264 ; uart:u3|uart_cnt[6]      ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 6.183      ;
; -5.252 ; uart:u3|uart_ad[38][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.124     ; 6.130      ;
; -5.243 ; uart:u3|uart_ad[33][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.202     ; 6.043      ;
; -5.242 ; uart:u3|uart_ad[106][2]  ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.222     ; 6.022      ;
; -5.229 ; uart:u3|uart_cnt[0]      ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 6.148      ;
; -5.203 ; uart:u3|uarttx:u1|cnt[5] ; uart:u3|uarttx:u1|presult ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.078     ; 6.127      ;
; -5.198 ; uart:u3|uart_ad[51][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.233     ; 5.967      ;
; -5.187 ; uart:u3|uart_ad[32][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.256     ; 5.933      ;
; -5.177 ; uart:u3|uart_ad[49][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.283     ; 5.896      ;
; -5.170 ; uart:u3|uart_ad[36][3]   ; uart:u3|txdata[3]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.370     ; 5.802      ;
; -5.160 ; uart:u3|k[6]             ; uart:u3|k[3]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 6.091      ;
; -5.160 ; uart:u3|k[6]             ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 6.091      ;
; -5.160 ; uart:u3|k[6]             ; uart:u3|k[2]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 6.091      ;
; -5.160 ; uart:u3|k[6]             ; uart:u3|k[5]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 6.091      ;
; -5.160 ; uart:u3|k[6]             ; uart:u3|k[0]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 6.091      ;
; -5.160 ; uart:u3|k[6]             ; uart:u3|k[1]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 6.091      ;
; -5.160 ; uart:u3|k[6]             ; uart:u3|k[4]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 6.091      ;
; -5.160 ; uart:u3|k[6]             ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 6.091      ;
; -5.160 ; uart:u3|k[6]             ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 6.091      ;
; -5.152 ; uart:u3|uart_ad[78][0]   ; uart:u3|txdata[0]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.251     ; 5.903      ;
; -5.145 ; uart:u3|uart_ad[78][3]   ; uart:u3|txdata[3]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.291     ; 5.856      ;
; -5.138 ; uart:u3|uart_cnt[6]      ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 6.057      ;
; -5.118 ; uart:u3|uart_ad[18][1]   ; uart:u3|txdata[1]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.239     ; 5.881      ;
; -5.104 ; uart:u3|uarttx:u1|cnt[4] ; uart:u3|uarttx:u1|presult ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.078     ; 6.028      ;
; -5.103 ; uart:u3|uart_cnt[0]      ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 6.022      ;
; -5.099 ; uart:u3|uart_cnt[6]      ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 6.018      ;
; -5.094 ; uart:u3|uart_cnt[5]      ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 6.013      ;
; -5.074 ; uart:u3|uart_ad[7][1]    ; uart:u3|txdata[1]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.275     ; 5.801      ;
; -5.071 ; uart:u3|uart_cnt[10]     ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 5.990      ;
; -5.070 ; uart:u3|uart_cnt[8]      ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 5.989      ;
; -5.064 ; uart:u3|uart_cnt[0]      ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 5.983      ;
; -5.058 ; uart:u3|uart_cnt[13]     ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 5.977      ;
; -5.050 ; uart:u3|k[5]             ; uart:u3|k[3]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.981      ;
; -5.050 ; uart:u3|k[5]             ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.981      ;
; -5.050 ; uart:u3|k[5]             ; uart:u3|k[2]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.981      ;
; -5.050 ; uart:u3|k[5]             ; uart:u3|k[5]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.981      ;
; -5.050 ; uart:u3|k[5]             ; uart:u3|k[0]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.981      ;
; -5.050 ; uart:u3|k[5]             ; uart:u3|k[1]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.981      ;
; -5.050 ; uart:u3|k[5]             ; uart:u3|k[4]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.981      ;
; -5.050 ; uart:u3|k[5]             ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.981      ;
; -5.050 ; uart:u3|k[5]             ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.981      ;
; -5.020 ; uart:u3|uart_cnt[0]      ; uart:u3|txdata[4]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.090     ; 5.932      ;
; -5.019 ; uart:u3|uart_ad[89][1]   ; uart:u3|txdata[1]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.101     ; 5.920      ;
; -5.017 ; uart:u3|uart_ad[105][1]  ; uart:u3|txdata[1]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.225     ; 5.794      ;
; -5.012 ; uart:u3|uart_cnt[6]      ; uart:u3|k[4]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 5.931      ;
; -5.008 ; uart:u3|uart_ad[36][1]   ; uart:u3|txdata[1]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.221     ; 5.789      ;
; -5.006 ; uart:u3|k[4]             ; uart:u3|k[3]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.937      ;
; -5.006 ; uart:u3|k[4]             ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.937      ;
; -5.006 ; uart:u3|k[4]             ; uart:u3|k[2]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.937      ;
; -5.006 ; uart:u3|k[4]             ; uart:u3|k[5]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.937      ;
; -5.006 ; uart:u3|k[4]             ; uart:u3|k[0]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.937      ;
; -5.006 ; uart:u3|k[4]             ; uart:u3|k[1]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.937      ;
; -5.006 ; uart:u3|k[4]             ; uart:u3|k[4]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.937      ;
; -5.006 ; uart:u3|k[4]             ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.937      ;
; -5.006 ; uart:u3|k[4]             ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.071     ; 5.937      ;
; -4.995 ; uart:u3|uart_ad[38][1]   ; uart:u3|txdata[1]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.118     ; 5.879      ;
; -4.977 ; uart:u3|uart_cnt[0]      ; uart:u3|k[4]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 5.896      ;
; -4.976 ; uart:u3|uart_cnt[7]      ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 5.895      ;
; -4.973 ; uart:u3|uart_cnt[6]      ; uart:u3|k[5]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 5.892      ;
; -4.968 ; uart:u3|uart_cnt[5]      ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 5.887      ;
; -4.956 ; uart:u3|uart_cnt[6]      ; uart:u3|txdata[4]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.090     ; 5.868      ;
; -4.946 ; uart:u3|uart_ad[50][3]   ; uart:u3|txdata[3]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.237     ; 5.711      ;
; -4.945 ; uart:u3|uart_cnt[10]     ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 5.864      ;
; -4.944 ; uart:u3|uart_cnt[8]      ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 5.863      ;
; -4.938 ; uart:u3|uart_cnt[0]      ; uart:u3|k[5]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 5.857      ;
; -4.932 ; uart:u3|uart_cnt[13]     ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 5.851      ;
; -4.929 ; uart:u3|uart_cnt[5]      ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 5.848      ;
; -4.927 ; uart:u3|uart_cnt[14]     ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.083     ; 5.846      ;
; -4.920 ; uart:u3|uart_ad[19][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.213     ; 5.709      ;
+--------+--------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:u3|uart_stat.000'                                                                                                 ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; -2.232 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; uart:u3|uart_ad[19][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.030     ; 2.336      ;
; -1.783 ; volt_cal:u2|bcd:bcd7_ist|resd[0] ; uart:u3|uart_ad[91][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.060      ; 1.793      ;
; -1.744 ; volt_cal:u2|bcd:bcd3_ist|resc[3] ; uart:u3|uart_ad[36][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.205      ; 0.693      ;
; -1.617 ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; uart:u3|uart_ad[103][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.089      ; 1.659      ;
; -1.610 ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; uart:u3|uart_ad[103][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.063      ; 1.627      ;
; -1.585 ; volt_cal:u2|bcd:bcd4_ist|resd[0] ; uart:u3|uart_ad[49][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.082      ; 1.622      ;
; -1.576 ; volt_cal:u2|bcd:bcd7_ist|resc[0] ; uart:u3|uart_ad[92][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.110      ; 1.639      ;
; -1.479 ; volt_cal:u2|bcd:bcd5_ist|resd[0] ; uart:u3|uart_ad[63][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.186      ; 1.658      ;
; -1.412 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; uart:u3|uart_ad[5][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.064     ; 1.474      ;
; -1.299 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; uart:u3|uart_ad[33][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.039      ; 1.285      ;
; -1.295 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; uart:u3|uart_ad[33][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.084      ; 1.326      ;
; -1.269 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; uart:u3|uart_ad[19][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.058      ; 1.282      ;
; -1.223 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; uart:u3|uart_ad[5][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.111      ; 1.287      ;
; -1.223 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; uart:u3|uart_ad[19][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.090      ; 1.270      ;
; -1.210 ; volt_cal:u2|bcd:bcd7_ist|resb[2] ; uart:u3|uart_ad[93][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.076      ; 1.244      ;
; -1.206 ; volt_cal:u2|bcd:bcd1_ist|rese[0] ; uart:u3|uart_ad[5][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.071      ; 1.224      ;
; -1.023 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; uart:u3|uart_ad[5][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.086     ; 1.074      ;
; -0.976 ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; uart:u3|uart_ad[103][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.058      ; 0.993      ;
; -0.963 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; uart:u3|uart_ad[19][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.064     ; 1.034      ;
; -0.934 ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; uart:u3|uart_ad[103][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.052      ; 0.932      ;
; -0.903 ; volt_cal:u2|bcd:bcd6_ist|resd[0] ; uart:u3|uart_ad[77][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.052      ; 0.902      ;
; -0.851 ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.085      ; 0.695      ;
; -0.820 ; volt_cal:u2|bcd:bcd5_ist|resc[0] ; uart:u3|uart_ad[64][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.083     ; 0.861      ;
; -0.806 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; uart:u3|uart_ad[63][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.219      ; 0.862      ;
; -0.801 ; volt_cal:u2|bcd:bcd2_ist|resd[0] ; uart:u3|uart_ad[21][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.064     ; 0.861      ;
; -0.799 ; volt_cal:u2|bcd:bcd1_ist|resd[0] ; uart:u3|uart_ad[7][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.060     ; 0.861      ;
; -0.796 ; volt_cal:u2|bcd:bcd3_ist|resd[0] ; uart:u3|uart_ad[35][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.057     ; 0.861      ;
; -0.795 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; uart:u3|uart_ad[47][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.061     ; 0.860      ;
; -0.795 ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; uart:u3|uart_ad[91][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.061     ; 0.861      ;
; -0.793 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; uart:u3|uart_ad[61][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.054     ; 0.861      ;
; -0.792 ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; uart:u3|uart_ad[89][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.059     ; 0.859      ;
; -0.789 ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; uart:u3|uart_ad[89][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.058     ; 0.859      ;
; -0.783 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; uart:u3|uart_ad[75][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.050     ; 0.859      ;
; -0.782 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; uart:u3|uart_ad[61][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.052     ; 0.858      ;
; -0.780 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; uart:u3|uart_ad[75][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.049     ; 0.859      ;
; -0.743 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.041      ; 0.730      ;
; -0.739 ; volt_cal:u2|bcd:bcd1_ist|resc[3] ; uart:u3|uart_ad[8][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.016     ; 0.863      ;
; -0.717 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.043      ; 0.701      ;
; -0.715 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.073      ; 0.735      ;
; -0.713 ; volt_cal:u2|bcd:bcd2_ist|resb[3] ; uart:u3|uart_ad[23][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.039      ; 0.695      ;
; -0.711 ; volt_cal:u2|bcd:bcd2_ist|resc[3] ; uart:u3|uart_ad[22][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.036      ; 0.690      ;
; -0.709 ; volt_cal:u2|bcd:bcd8_ist|resb[1] ; uart:u3|uart_ad[107][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.038      ; 0.692      ;
; -0.709 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.079      ; 0.735      ;
; -0.708 ; volt_cal:u2|bcd:bcd8_ist|resb[3] ; uart:u3|uart_ad[107][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.038      ; 0.691      ;
; -0.703 ; volt_cal:u2|bcd:bcd8_ist|resb[2] ; uart:u3|uart_ad[107][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.166      ; 0.692      ;
; -0.703 ; volt_cal:u2|bcd:bcd8_ist|resc[0] ; uart:u3|uart_ad[106][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.048      ; 0.694      ;
; -0.703 ; volt_cal:u2|bcd:bcd7_ist|resb[3] ; uart:u3|uart_ad[93][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.047      ; 0.692      ;
; -0.702 ; volt_cal:u2|bcd:bcd2_ist|resc[0] ; uart:u3|uart_ad[22][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.049      ; 0.694      ;
; -0.702 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.077      ; 0.736      ;
; -0.700 ; volt_cal:u2|bcd:bcd5_ist|resb[3] ; uart:u3|uart_ad[65][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.052      ; 0.695      ;
; -0.700 ; volt_cal:u2|bcd:bcd8_ist|resc[2] ; uart:u3|uart_ad[106][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.047      ; 0.694      ;
; -0.699 ; volt_cal:u2|bcd:bcd2_ist|resc[2] ; uart:u3|uart_ad[22][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.049      ; 0.695      ;
; -0.699 ; volt_cal:u2|bcd:bcd3_ist|resc[1] ; uart:u3|uart_ad[36][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.050      ; 0.690      ;
; -0.697 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.249      ; 0.734      ;
; -0.696 ; volt_cal:u2|bcd:bcd3_ist|resc[0] ; uart:u3|uart_ad[36][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.050      ; 0.691      ;
; -0.692 ; volt_cal:u2|bcd:bcd3_ist|resb[3] ; uart:u3|uart_ad[37][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.051      ; 0.689      ;
; -0.691 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.066      ; 0.702      ;
; -0.690 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.071      ; 0.703      ;
; -0.689 ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; uart:u3|uart_ad[105][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.058      ; 0.692      ;
; -0.689 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.244      ; 0.733      ;
; -0.688 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.082      ; 0.731      ;
; -0.687 ; volt_cal:u2|bcd:bcd8_ist|resd[0] ; uart:u3|uart_ad[105][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.059      ; 0.691      ;
; -0.687 ; volt_cal:u2|bcd:bcd4_ist|resb[2] ; uart:u3|uart_ad[51][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.062      ; 0.691      ;
; -0.686 ; volt_cal:u2|bcd:bcd2_ist|resb[2] ; uart:u3|uart_ad[23][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.061      ; 0.692      ;
; -0.685 ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.085      ; 0.733      ;
; -0.683 ; volt_cal:u2|bcd:bcd4_ist|resb[1] ; uart:u3|uart_ad[51][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.063      ; 0.691      ;
; -0.682 ; volt_cal:u2|bcd:bcd7_ist|resc[1] ; uart:u3|uart_ad[92][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.067      ; 0.692      ;
; -0.681 ; volt_cal:u2|bcd:bcd6_ist|resb[3] ; uart:u3|uart_ad[79][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.071      ; 0.693      ;
; -0.680 ; volt_cal:u2|bcd:bcd1_ist|resb[2] ; uart:u3|uart_ad[9][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.072      ; 0.695      ;
; -0.680 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.080      ; 0.701      ;
; -0.680 ; volt_cal:u2|bcd:bcd4_ist|resc[3] ; uart:u3|uart_ad[50][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.072      ; 0.695      ;
; -0.677 ; volt_cal:u2|bcd:bcd6_ist|resc[2] ; uart:u3|uart_ad[78][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.070      ; 0.689      ;
; -0.676 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.077      ; 0.699      ;
; -0.676 ; volt_cal:u2|bcd:bcd6_ist|resc[0] ; uart:u3|uart_ad[78][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.069      ; 0.691      ;
; -0.675 ; volt_cal:u2|bcd:bcd7_ist|resc[2] ; uart:u3|uart_ad[92][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.068      ; 0.689      ;
; -0.675 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; uart:u3|uart_ad[7][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.071      ; 0.691      ;
; -0.674 ; volt_cal:u2|bcd:bcd3_ist|resb[2] ; uart:u3|uart_ad[37][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.078      ; 0.695      ;
; -0.674 ; volt_cal:u2|bcd:bcd4_ist|resc[1] ; uart:u3|uart_ad[50][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.076      ; 0.693      ;
; -0.672 ; volt_cal:u2|bcd:bcd8_ist|resd[1] ; uart:u3|uart_ad[105][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.078      ; 0.691      ;
; -0.672 ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; uart:u3|uart_ad[35][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.075      ; 0.692      ;
; -0.672 ; volt_cal:u2|bcd:bcd3_ist|resc[2] ; uart:u3|uart_ad[36][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.205      ; 0.695      ;
; -0.670 ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; uart:u3|uart_ad[89][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.076      ; 0.691      ;
; -0.670 ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; uart:u3|uart_ad[89][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.075      ; 0.690      ;
; -0.670 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.081      ; 0.692      ;
; -0.668 ; volt_cal:u2|bcd:bcd3_ist|resd[1] ; uart:u3|uart_ad[35][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.080      ; 0.690      ;
; -0.668 ; volt_cal:u2|bcd:bcd4_ist|resc[0] ; uart:u3|uart_ad[50][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.068      ; 0.691      ;
; -0.667 ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; uart:u3|uart_ad[91][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.079      ; 0.691      ;
; -0.667 ; volt_cal:u2|bcd:bcd4_ist|resc[2] ; uart:u3|uart_ad[50][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.076      ; 0.690      ;
; -0.667 ; volt_cal:u2|bcd:bcd3_ist|resd[2] ; uart:u3|uart_ad[35][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.078      ; 0.690      ;
; -0.666 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; uart:u3|uart_ad[77][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.080      ; 0.691      ;
; -0.666 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.082      ; 0.701      ;
; -0.664 ; volt_cal:u2|bcd:bcd5_ist|resb[1] ; uart:u3|uart_ad[65][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.077      ; 0.694      ;
; -0.663 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.085      ; 0.691      ;
; -0.662 ; volt_cal:u2|bcd:bcd1_ist|resb[1] ; uart:u3|uart_ad[9][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.073      ; 0.690      ;
; -0.661 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; uart:u3|uart_ad[75][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.084      ; 0.690      ;
; -0.661 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; uart:u3|uart_ad[47][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.090      ; 0.694      ;
; -0.660 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; uart:u3|uart_ad[63][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.089      ; 0.690      ;
; -0.660 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.086      ; 0.701      ;
; -0.660 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; uart:u3|uart_ad[77][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.081      ; 0.694      ;
; -0.660 ; volt_cal:u2|bcd:bcd7_ist|resb[1] ; uart:u3|uart_ad[93][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.075      ; 0.695      ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:u3|clkdiv:u0|clkout'                                                                                                             ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.398 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.501      ;
; -0.269 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.630      ;
; -0.101 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.798      ;
; -0.101 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.798      ;
; -0.101 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.798      ;
; -0.101 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.798      ;
; -0.101 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.798      ;
; -0.101 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.798      ;
; -0.101 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.798      ;
; -0.101 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.798      ;
; -0.101 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.798      ;
; -0.101 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.798      ;
; -0.101 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.798      ;
; -0.101 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.798      ;
; -0.101 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.798      ;
; -0.101 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.798      ;
; -0.101 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.798      ;
; -0.101 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 2.444      ; 2.798      ;
; 0.018  ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.417      ;
; 0.151  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.550      ;
; 0.151  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.550      ;
; 0.151  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.550      ;
; 0.151  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.550      ;
; 0.151  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.550      ;
; 0.151  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.550      ;
; 0.151  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.550      ;
; 0.151  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.550      ;
; 0.151  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.550      ;
; 0.151  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.550      ;
; 0.151  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.550      ;
; 0.151  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.550      ;
; 0.151  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.550      ;
; 0.151  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.550      ;
; 0.151  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.550      ;
; 0.151  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.550      ;
; 0.174  ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 2.444      ; 2.573      ;
; 0.402  ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.001       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart:u3|uarttx:u1|tx        ; uart:u3|uarttx:u1|tx        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart:u3|uarttx:u1|presult   ; uart:u3|uarttx:u1|presult   ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.669      ;
; 0.449  ; uart:u3|uarttx:u1|wrsigbuf  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.716      ;
; 0.449  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.716      ;
; 0.510  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.777      ;
; 0.707  ; uart:u3|uart_cnt[13]        ; uart:u3|uart_cnt[13]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.973      ;
; 0.707  ; uart:u3|Time_wait[5]        ; uart:u3|Time_wait[5]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.973      ;
; 0.707  ; uart:u3|Time_wait[13]       ; uart:u3|Time_wait[13]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.973      ;
; 0.707  ; uart:u3|Time_wait[3]        ; uart:u3|Time_wait[3]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.973      ;
; 0.708  ; uart:u3|uart_cnt[11]        ; uart:u3|uart_cnt[11]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.974      ;
; 0.708  ; uart:u3|Time_wait[11]       ; uart:u3|Time_wait[11]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.974      ;
; 0.708  ; uart:u3|Time_wait[1]        ; uart:u3|Time_wait[1]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.974      ;
; 0.709  ; uart:u3|uart_cnt[15]        ; uart:u3|uart_cnt[15]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.975      ;
; 0.709  ; uart:u3|Time_wait[6]        ; uart:u3|Time_wait[6]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.975      ;
; 0.709  ; uart:u3|Time_wait[15]       ; uart:u3|Time_wait[15]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.975      ;
; 0.710  ; uart:u3|uart_cnt[9]         ; uart:u3|uart_cnt[9]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.976      ;
; 0.710  ; uart:u3|Time_wait[9]        ; uart:u3|Time_wait[9]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.976      ;
; 0.710  ; uart:u3|Time_wait[7]        ; uart:u3|Time_wait[7]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.976      ;
; 0.711  ; uart:u3|k[8]                ; uart:u3|k[8]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.977      ;
; 0.711  ; uart:u3|k[7]                ; uart:u3|k[7]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.977      ;
; 0.712  ; uart:u3|Time_wait[2]        ; uart:u3|Time_wait[2]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.978      ;
; 0.713  ; uart:u3|uart_cnt[10]        ; uart:u3|uart_cnt[10]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.979      ;
; 0.713  ; uart:u3|uart_cnt[14]        ; uart:u3|uart_cnt[14]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.979      ;
; 0.713  ; uart:u3|uart_cnt[12]        ; uart:u3|uart_cnt[12]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.979      ;
; 0.713  ; uart:u3|Time_wait[10]       ; uart:u3|Time_wait[10]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.979      ;
; 0.713  ; uart:u3|Time_wait[4]        ; uart:u3|Time_wait[4]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.979      ;
; 0.713  ; uart:u3|Time_wait[12]       ; uart:u3|Time_wait[12]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.979      ;
; 0.713  ; uart:u3|Time_wait[14]       ; uart:u3|Time_wait[14]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.979      ;
; 0.714  ; uart:u3|uart_cnt[8]         ; uart:u3|uart_cnt[8]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.980      ;
; 0.714  ; uart:u3|Time_wait[8]        ; uart:u3|Time_wait[8]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.980      ;
; 0.725  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[0]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.992      ;
; 0.732  ; uart:u3|k[6]                ; uart:u3|k[6]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.998      ;
; 0.732  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 0.999      ;
; 0.733  ; uart:u3|k[3]                ; uart:u3|k[3]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 0.999      ;
; 0.735  ; uart:u3|Time_wait[0]        ; uart:u3|Time_wait[0]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.001      ;
; 0.754  ; uart:u3|k[5]                ; uart:u3|k[5]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.020      ;
; 0.764  ; uart:u3|uart_ad[108][1]     ; uart:u3|txdata[1]           ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.110      ; 1.089      ;
; 0.777  ; uart:u3|k[2]                ; uart:u3|k[2]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.043      ;
; 0.781  ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.010       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.072      ; 1.048      ;
; 0.784  ; uart:u3|k[4]                ; uart:u3|k[4]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.050      ;
; 0.785  ; uart:u3|k[1]                ; uart:u3|k[1]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.051      ;
; 0.893  ; uart:u3|k[0]                ; uart:u3|k[0]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.159      ;
; 0.952  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|tx        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.069      ; 1.216      ;
; 1.028  ; uart:u3|Time_wait[6]        ; uart:u3|Time_wait[7]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.294      ;
; 1.029  ; uart:u3|Time_wait[0]        ; uart:u3|Time_wait[1]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.295      ;
; 1.029  ; uart:u3|Time_wait[5]        ; uart:u3|Time_wait[6]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.295      ;
; 1.029  ; uart:u3|uart_cnt[13]        ; uart:u3|uart_cnt[14]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.295      ;
; 1.029  ; uart:u3|Time_wait[3]        ; uart:u3|Time_wait[4]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.295      ;
; 1.029  ; uart:u3|Time_wait[13]       ; uart:u3|Time_wait[14]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.295      ;
; 1.030  ; uart:u3|Time_wait[4]        ; uart:u3|Time_wait[5]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.296      ;
; 1.030  ; uart:u3|Time_wait[2]        ; uart:u3|Time_wait[3]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.296      ;
; 1.030  ; uart:u3|uart_cnt[11]        ; uart:u3|uart_cnt[12]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.296      ;
; 1.030  ; uart:u3|Time_wait[11]       ; uart:u3|Time_wait[12]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.296      ;
; 1.031  ; uart:u3|uart_cnt[12]        ; uart:u3|uart_cnt[13]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.297      ;
; 1.031  ; uart:u3|Time_wait[12]       ; uart:u3|Time_wait[13]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.297      ;
; 1.031  ; uart:u3|uart_cnt[10]        ; uart:u3|uart_cnt[11]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.297      ;
; 1.031  ; uart:u3|Time_wait[10]       ; uart:u3|Time_wait[11]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.297      ;
; 1.031  ; uart:u3|uart_cnt[14]        ; uart:u3|uart_cnt[15]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.297      ;
; 1.031  ; uart:u3|Time_wait[14]       ; uart:u3|Time_wait[15]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.297      ;
; 1.032  ; uart:u3|uart_cnt[8]         ; uart:u3|uart_cnt[9]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.071      ; 1.298      ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:u3|uart_stat.000'                                                                                                 ;
+-------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.149 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.471      ; 0.650      ;
; 0.154 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.466      ; 0.650      ;
; 0.216 ; volt_cal:u2|bcd:bcd7_ist|resc[3] ; uart:u3|uart_ad[92][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.421      ; 0.667      ;
; 0.235 ; volt_cal:u2|bcd:bcd3_ist|resc[3] ; uart:u3|uart_ad[36][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.402      ; 0.667      ;
; 0.242 ; volt_cal:u2|bcd:bcd3_ist|resc[2] ; uart:u3|uart_ad[36][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.396      ; 0.668      ;
; 0.271 ; volt_cal:u2|bcd:bcd8_ist|resb[2] ; uart:u3|uart_ad[107][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.365      ; 0.666      ;
; 0.302 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; uart:u3|uart_ad[63][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.461      ; 0.793      ;
; 0.322 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; uart:u3|uart_ad[61][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.313      ; 0.665      ;
; 0.323 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; uart:u3|uart_ad[61][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.314      ; 0.667      ;
; 0.324 ; volt_cal:u2|bcd:bcd5_ist|resc[2] ; uart:u3|uart_ad[64][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.313      ; 0.667      ;
; 0.324 ; volt_cal:u2|bcd:bcd5_ist|resc[1] ; uart:u3|uart_ad[64][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.313      ; 0.667      ;
; 0.329 ; volt_cal:u2|bcd:bcd6_ist|resb[1] ; uart:u3|uart_ad[79][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.306      ; 0.665      ;
; 0.329 ; volt_cal:u2|bcd:bcd4_ist|resd[3] ; uart:u3|uart_ad[49][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.306      ; 0.665      ;
; 0.329 ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; uart:u3|uart_ad[49][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.305      ; 0.664      ;
; 0.330 ; volt_cal:u2|bcd:bcd2_ist|resd[2] ; uart:u3|uart_ad[21][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.306      ; 0.666      ;
; 0.330 ; volt_cal:u2|bcd:bcd1_ist|resd[1] ; uart:u3|uart_ad[7][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.305      ; 0.665      ;
; 0.330 ; volt_cal:u2|bcd:bcd4_ist|resb[3] ; uart:u3|uart_ad[51][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.305      ; 0.665      ;
; 0.330 ; volt_cal:u2|bcd:bcd1_ist|resb[3] ; uart:u3|uart_ad[9][3]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.307      ; 0.667      ;
; 0.331 ; volt_cal:u2|bcd:bcd2_ist|resd[1] ; uart:u3|uart_ad[21][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.305      ; 0.666      ;
; 0.331 ; volt_cal:u2|bcd:bcd1_ist|resd[2] ; uart:u3|uart_ad[7][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.304      ; 0.665      ;
; 0.332 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; uart:u3|uart_ad[33][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.303      ; 0.665      ;
; 0.333 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; uart:u3|uart_ad[33][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.303      ; 0.666      ;
; 0.336 ; volt_cal:u2|bcd:bcd2_ist|resb[1] ; uart:u3|uart_ad[23][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.301      ; 0.667      ;
; 0.336 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; uart:u3|uart_ad[49][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.302      ; 0.668      ;
; 0.336 ; volt_cal:u2|bcd:bcd2_ist|resd[3] ; uart:u3|uart_ad[21][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.302      ; 0.668      ;
; 0.341 ; volt_cal:u2|bcd:bcd6_ist|resc[3] ; uart:u3|uart_ad[78][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.298      ; 0.669      ;
; 0.345 ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.274      ; 0.649      ;
; 0.349 ; volt_cal:u2|bcd:bcd5_ist|resb[2] ; uart:u3|uart_ad[65][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.286      ; 0.665      ;
; 0.350 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.268      ; 0.648      ;
; 0.350 ; volt_cal:u2|bcd:bcd5_ist|resc[3] ; uart:u3|uart_ad[64][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.285      ; 0.665      ;
; 0.356 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.265      ; 0.651      ;
; 0.357 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; uart:u3|uart_ad[63][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.281      ; 0.668      ;
; 0.358 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; uart:u3|uart_ad[63][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.277      ; 0.665      ;
; 0.358 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.264      ; 0.652      ;
; 0.358 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; uart:u3|uart_ad[47][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.277      ; 0.665      ;
; 0.359 ; volt_cal:u2|bcd:bcd1_ist|resc[2] ; uart:u3|uart_ad[8][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.276      ; 0.665      ;
; 0.359 ; volt_cal:u2|bcd:bcd1_ist|resc[1] ; uart:u3|uart_ad[8][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.275      ; 0.664      ;
; 0.360 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; uart:u3|uart_ad[47][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.276      ; 0.666      ;
; 0.361 ; volt_cal:u2|bcd:bcd6_ist|resc[1] ; uart:u3|uart_ad[78][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.276      ; 0.667      ;
; 0.361 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; uart:u3|uart_ad[47][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.277      ; 0.668      ;
; 0.362 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.273      ; 0.665      ;
; 0.363 ; volt_cal:u2|bcd:bcd2_ist|resc[1] ; uart:u3|uart_ad[22][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.272      ; 0.665      ;
; 0.363 ; volt_cal:u2|bcd:bcd8_ist|resc[1] ; uart:u3|uart_ad[106][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.273      ; 0.666      ;
; 0.363 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.259      ; 0.652      ;
; 0.364 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; uart:u3|uart_ad[75][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.271      ; 0.665      ;
; 0.365 ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.276      ; 0.671      ;
; 0.366 ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.273      ; 0.669      ;
; 0.366 ; volt_cal:u2|bcd:bcd3_ist|resd[1] ; uart:u3|uart_ad[35][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.268      ; 0.664      ;
; 0.367 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; uart:u3|uart_ad[77][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.268      ; 0.665      ;
; 0.368 ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; uart:u3|uart_ad[91][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.267      ; 0.665      ;
; 0.368 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.268      ; 0.666      ;
; 0.369 ; volt_cal:u2|bcd:bcd6_ist|resb[2] ; uart:u3|uart_ad[79][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.268      ; 0.667      ;
; 0.369 ; volt_cal:u2|bcd:bcd3_ist|resd[2] ; uart:u3|uart_ad[35][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.266      ; 0.665      ;
; 0.370 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.272      ; 0.672      ;
; 0.370 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; uart:u3|uart_ad[77][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.268      ; 0.668      ;
; 0.370 ; volt_cal:u2|bcd:bcd3_ist|resb[1] ; uart:u3|uart_ad[37][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.266      ; 0.666      ;
; 0.371 ; volt_cal:u2|bcd:bcd8_ist|resd[2] ; uart:u3|uart_ad[105][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.266      ; 0.667      ;
; 0.371 ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; uart:u3|uart_ad[91][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.268      ; 0.669      ;
; 0.372 ; volt_cal:u2|bcd:bcd5_ist|resb[1] ; uart:u3|uart_ad[65][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.266      ; 0.668      ;
; 0.372 ; volt_cal:u2|bcd:bcd3_ist|resb[2] ; uart:u3|uart_ad[37][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.266      ; 0.668      ;
; 0.372 ; volt_cal:u2|bcd:bcd4_ist|resc[2] ; uart:u3|uart_ad[50][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.263      ; 0.665      ;
; 0.372 ; volt_cal:u2|bcd:bcd8_ist|resd[1] ; uart:u3|uart_ad[105][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.264      ; 0.666      ;
; 0.373 ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; uart:u3|uart_ad[89][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.263      ; 0.666      ;
; 0.373 ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; uart:u3|uart_ad[89][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.262      ; 0.665      ;
; 0.373 ; volt_cal:u2|bcd:bcd1_ist|resb[1] ; uart:u3|uart_ad[9][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.261      ; 0.664      ;
; 0.373 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.268      ; 0.671      ;
; 0.374 ; volt_cal:u2|bcd:bcd4_ist|resc[1] ; uart:u3|uart_ad[50][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.263      ; 0.667      ;
; 0.374 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.267      ; 0.671      ;
; 0.376 ; volt_cal:u2|bcd:bcd7_ist|resb[1] ; uart:u3|uart_ad[93][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.262      ; 0.668      ;
; 0.376 ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; uart:u3|uart_ad[35][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.261      ; 0.667      ;
; 0.377 ; volt_cal:u2|bcd:bcd6_ist|resc[2] ; uart:u3|uart_ad[78][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.257      ; 0.664      ;
; 0.377 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.263      ; 0.670      ;
; 0.378 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; uart:u3|uart_ad[7][3]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.257      ; 0.665      ;
; 0.379 ; volt_cal:u2|bcd:bcd7_ist|resc[2] ; uart:u3|uart_ad[92][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.255      ; 0.664      ;
; 0.379 ; volt_cal:u2|bcd:bcd1_ist|resb[2] ; uart:u3|uart_ad[9][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.260      ; 0.669      ;
; 0.379 ; volt_cal:u2|bcd:bcd6_ist|resc[0] ; uart:u3|uart_ad[78][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.257      ; 0.666      ;
; 0.379 ; volt_cal:u2|bcd:bcd6_ist|resb[3] ; uart:u3|uart_ad[79][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.258      ; 0.667      ;
; 0.380 ; volt_cal:u2|bcd:bcd4_ist|resc[3] ; uart:u3|uart_ad[50][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.259      ; 0.669      ;
; 0.382 ; volt_cal:u2|bcd:bcd7_ist|resc[1] ; uart:u3|uart_ad[92][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.254      ; 0.666      ;
; 0.382 ; volt_cal:u2|bcd:bcd4_ist|resc[0] ; uart:u3|uart_ad[50][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.254      ; 0.666      ;
; 0.384 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.259      ; 0.673      ;
; 0.385 ; volt_cal:u2|bcd:bcd4_ist|resb[1] ; uart:u3|uart_ad[51][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.250      ; 0.665      ;
; 0.386 ; volt_cal:u2|bcd:bcd4_ist|resb[2] ; uart:u3|uart_ad[51][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.249      ; 0.665      ;
; 0.388 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.254      ; 0.672      ;
; 0.388 ; volt_cal:u2|bcd:bcd2_ist|resb[2] ; uart:u3|uart_ad[23][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.248      ; 0.666      ;
; 0.389 ; volt_cal:u2|bcd:bcd8_ist|resd[0] ; uart:u3|uart_ad[105][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.246      ; 0.665      ;
; 0.391 ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; uart:u3|uart_ad[105][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.245      ; 0.666      ;
; 0.392 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.225      ; 0.647      ;
; 0.396 ; volt_cal:u2|bcd:bcd3_ist|resb[3] ; uart:u3|uart_ad[37][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.238      ; 0.664      ;
; 0.398 ; volt_cal:u2|bcd:bcd3_ist|resc[1] ; uart:u3|uart_ad[36][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.237      ; 0.665      ;
; 0.398 ; volt_cal:u2|bcd:bcd3_ist|resc[0] ; uart:u3|uart_ad[36][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.237      ; 0.665      ;
; 0.402 ; volt_cal:u2|bcd:bcd5_ist|resb[3] ; uart:u3|uart_ad[65][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.237      ; 0.669      ;
; 0.403 ; volt_cal:u2|bcd:bcd7_ist|resa[3] ; uart:u3|uart_ad[94][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.164      ; 0.597      ;
; 0.403 ; volt_cal:u2|bcd:bcd7_ist|resb[3] ; uart:u3|uart_ad[93][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.233      ; 0.666      ;
; 0.404 ; volt_cal:u2|bcd:bcd8_ist|resc[2] ; uart:u3|uart_ad[106][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.234      ; 0.668      ;
; 0.404 ; volt_cal:u2|bcd:bcd2_ist|resc[2] ; uart:u3|uart_ad[22][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.234      ; 0.668      ;
; 0.404 ; volt_cal:u2|bcd:bcd2_ist|resa[3] ; uart:u3|uart_ad[24][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.163      ; 0.597      ;
; 0.404 ; volt_cal:u2|bcd:bcd1_ist|resa[3] ; uart:u3|uart_ad[10][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.163      ; 0.597      ;
; 0.404 ; volt_cal:u2|bcd:bcd8_ist|resc[0] ; uart:u3|uart_ad[106][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.234      ; 0.668      ;
; 0.405 ; volt_cal:u2|bcd:bcd2_ist|resc[0] ; uart:u3|uart_ad[22][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.233      ; 0.668      ;
+-------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                                           ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.209 ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout                                                                                                          ; uart:u3|clkdiv:u0|clkout ; clk         ; 0.000        ; 2.386      ; 3.060      ;
; 0.270 ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout                                                                                                          ; uart:u3|clkdiv:u0|clkout ; clk         ; -0.500       ; 2.386      ; 2.621      ;
; 0.401 ; ad7606:u1|state.Wait_busy                                                                               ; ad7606:u1|state.Wait_busy                                                                                                         ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ad7606:u1|state.AD_CONV                                                                                 ; ad7606:u1|state.AD_CONV                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                           ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; ad7606:u1|ad_cs                                                                                         ; ad7606:u1|ad_cs                                                                                                                   ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad7606:u1|state.READ_CH1                                                                                ; ad7606:u1|state.READ_CH1                                                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad7606:u1|state.IDLE                                                                                    ; ad7606:u1|state.IDLE                                                                                                              ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad7606:u1|cnt[0]                                                                                        ; ad7606:u1|cnt[0]                                                                                                                  ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad7606:u1|state.Wait_1                                                                                  ; ad7606:u1|state.Wait_1                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ad7606:u1|ad_convstab                                                                                   ; ad7606:u1|ad_convstab                                                                                                             ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                           ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.468 ; ad7606:u1|cnt[15]                                                                                       ; ad7606:u1|cnt[15]                                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.469 ; volt_cal:u2|ch2_data_reg[29]                                                                            ; volt_cal:u2|ch2_vol[14]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; volt_cal:u2|ch2_data_reg[30]                                                                            ; volt_cal:u2|ch2_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.470 ; volt_cal:u2|ch4_data_reg[29]                                                                            ; volt_cal:u2|ch4_vol[14]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; volt_cal:u2|ch4_data_reg[30]                                                                            ; volt_cal:u2|ch4_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; volt_cal:u2|ch1_data_reg[30]                                                                            ; volt_cal:u2|ch1_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; volt_cal:u2|ch8_data_reg[30]                                                                            ; volt_cal:u2|ch8_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; ad7606:u1|state.READ_DONE                                                                               ; ad7606:u1|state.IDLE                                                                                                              ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; volt_cal:u2|ch5_data_reg[27]                                                                            ; volt_cal:u2|ch5_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; volt_cal:u2|ch5_data_reg[26]                                                                            ; volt_cal:u2|ch5_vol[11]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; volt_cal:u2|ch5_data_reg[24]                                                                            ; volt_cal:u2|ch5_vol[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; volt_cal:u2|ch2_data_reg[26]                                                                            ; volt_cal:u2|ch2_vol[11]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; volt_cal:u2|ch2_data_reg[21]                                                                            ; volt_cal:u2|ch2_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.471 ; volt_cal:u2|ch7_data_reg[29]                                                                            ; volt_cal:u2|ch7_vol[14]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; volt_cal:u2|ch7_data_reg[30]                                                                            ; volt_cal:u2|ch7_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; volt_cal:u2|ch4_data_reg[27]                                                                            ; volt_cal:u2|ch4_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; volt_cal:u2|ch3_data_reg[30]                                                                            ; volt_cal:u2|ch3_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; volt_cal:u2|ch1_data_reg[27]                                                                            ; volt_cal:u2|ch1_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; volt_cal:u2|ch1_data_reg[21]                                                                            ; volt_cal:u2|ch1_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; volt_cal:u2|ch8_data_reg[27]                                                                            ; volt_cal:u2|ch8_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; volt_cal:u2|ch8_data_reg[22]                                                                            ; volt_cal:u2|ch8_vol[7]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; volt_cal:u2|ch6_data_reg[29]                                                                            ; volt_cal:u2|ch6_vol[14]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; volt_cal:u2|ch6_data_reg[30]                                                                            ; volt_cal:u2|ch6_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; volt_cal:u2|ch7_data_reg[27]                                                                            ; volt_cal:u2|ch7_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; volt_cal:u2|ch4_data_reg[24]                                                                            ; volt_cal:u2|ch4_vol[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.472 ; volt_cal:u2|ch3_data_reg[27]                                                                            ; volt_cal:u2|ch3_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; volt_cal:u2|ch3_data_reg[24]                                                                            ; volt_cal:u2|ch3_vol[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; volt_cal:u2|ch3_data_reg[21]                                                                            ; volt_cal:u2|ch3_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; volt_cal:u2|ch6_data_reg[26]                                                                            ; volt_cal:u2|ch6_vol[11]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; volt_cal:u2|ch5_data_reg[21]                                                                            ; volt_cal:u2|ch5_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.741      ;
; 0.472 ; volt_cal:u2|ch5_data_reg[22]                                                                            ; volt_cal:u2|ch5_vol[7]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.741      ;
; 0.473 ; volt_cal:u2|ch7_data_reg[24]                                                                            ; volt_cal:u2|ch7_vol[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.473 ; volt_cal:u2|ch4_data_reg[22]                                                                            ; volt_cal:u2|ch4_vol[7]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.741      ;
; 0.473 ; volt_cal:u2|ch1_data_reg[22]                                                                            ; volt_cal:u2|ch1_vol[7]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.741      ;
; 0.473 ; volt_cal:u2|ch8_data_reg[21]                                                                            ; volt_cal:u2|ch8_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.741      ;
; 0.473 ; volt_cal:u2|ch6_data_reg[24]                                                                            ; volt_cal:u2|ch6_vol[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.474 ; volt_cal:u2|ch7_data_reg[22]                                                                            ; volt_cal:u2|ch7_vol[7]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.741      ;
; 0.474 ; volt_cal:u2|ch6_data_reg[21]                                                                            ; volt_cal:u2|ch6_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.741      ;
; 0.489 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~porta_address_reg0 ; clk                      ; clk         ; 0.000        ; 0.422      ; 1.141      ;
; 0.489 ; volt_cal:u2|bcd:bcd2_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.757      ;
; 0.490 ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.758      ;
; 0.491 ; volt_cal:u2|bcd:bcd8_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; volt_cal:u2|bcd:bcd8_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; ad7606:u1|state.READ_DONE                                                                               ; ad7606:u1|ad_cs                                                                                                                   ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.758      ;
; 0.491 ; ad7606:u1|ad_ch2[9]                                                                                     ; volt_cal:u2|ch2_reg[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; volt_cal:u2|bcd:bcd2_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.492 ; volt_cal:u2|bcd:bcd8_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.760      ;
; 0.492 ; ad7606:u1|state.READ_CH6                                                                                ; ad7606:u1|state.READ_CH7                                                                                                          ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.760      ;
; 0.492 ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; ad7606:u1|ad_ch2[10]                                                                                    ; volt_cal:u2|ch2_reg[10]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.760      ;
; 0.492 ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[4]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.760      ;
; 0.492 ; volt_cal:u2|bcd:bcd2_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.760      ;
; 0.493 ; volt_cal:u2|bcd:bcd8_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.761      ;
; 0.493 ; ad7606:u1|state.READ_CH7                                                                                ; ad7606:u1|state.READ_CH8                                                                                                          ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.761      ;
; 0.493 ; ad7606:u1|ad_ch2[14]                                                                                    ; volt_cal:u2|ch2_reg[14]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.761      ;
; 0.493 ; volt_cal:u2|bcd:bcd4_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.761      ;
; 0.493 ; volt_cal:u2|bcd:bcd4_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.761      ;
; 0.493 ; volt_cal:u2|bcd:bcd2_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.761      ;
; 0.495 ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.762      ;
; 0.495 ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.762      ;
; 0.495 ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.762      ;
; 0.497 ; volt_cal:u2|bcd:bcd3_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.765      ;
; 0.497 ; volt_cal:u2|bcd:bcd1_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.766      ;
; 0.498 ; volt_cal:u2|bcd:bcd3_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.766      ;
; 0.498 ; volt_cal:u2|bcd:bcd3_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.766      ;
; 0.499 ; ad7606:u1|state.READ_CH3                                                                                ; ad7606:u1|state.READ_CH4                                                                                                          ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.766      ;
; 0.499 ; volt_cal:u2|bcd:bcd3_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.767      ;
; 0.499 ; ad7606:u1|state.READ_CH5                                                                                ; ad7606:u1|state.READ_CH6                                                                                                          ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.767      ;
; 0.499 ; volt_cal:u2|bcd:bcd1_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.768      ;
; 0.499 ; volt_cal:u2|bcd:bcd1_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.768      ;
; 0.499 ; volt_cal:u2|bcd:bcd1_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.768      ;
; 0.500 ; volt_cal:u2|bcd:bcd3_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[9]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.768      ;
; 0.500 ; volt_cal:u2|bcd:bcd3_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.768      ;
; 0.501 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.769      ;
; 0.502 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.770      ;
; 0.503 ; volt_cal:u2|bcd:bcd4_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexc[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.770      ;
; 0.503 ; volt_cal:u2|bcd:bcd3_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.771      ;
; 0.503 ; volt_cal:u2|bcd:bcd3_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.771      ;
; 0.503 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[10]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.771      ;
; 0.504 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.772      ;
; 0.506 ; volt_cal:u2|bcd:bcd1_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.774      ;
; 0.507 ; volt_cal:u2|bcd:bcd5_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexc[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.074      ; 0.776      ;
; 0.508 ; volt_cal:u2|bcd:bcd4_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexc[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.775      ;
; 0.509 ; volt_cal:u2|bcd:bcd4_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexc[9]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.072      ; 0.776      ;
; 0.509 ; volt_cal:u2|bcd:bcd5_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd5_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.073      ; 0.777      ;
+-------+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a12                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a16                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a20                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a21                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a24                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a28                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a29                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31                   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a4                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a5                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a8                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a9                    ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[9]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[10]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[11]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[12]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[13]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[14]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[15]                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[2]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[3]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[4]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[5]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[6]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[7]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[8]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[9]                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'                                                            ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[15]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[9]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[10]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[11]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[12]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[13]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[14]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[15]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[8]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[9]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.000       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.001       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.010       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|idle      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|presult   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|send      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|tx        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigbuf  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigrise ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|wrsig               ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[0]    ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[1]    ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|idle      ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|send      ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigbuf  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigrise ;
; 0.193  ; 0.409        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[2]    ;
; 0.193  ; 0.409        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|presult   ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[0]                ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[1]                ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[2]                ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[3]                ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[4]                ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[5]                ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[6]                ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[7]                ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[8]                ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[0]           ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[1]           ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[2]           ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[3]           ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[3]         ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[4]         ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[3]    ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[4]    ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[5]    ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[6]    ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[7]    ;
; 0.195  ; 0.411        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|tx        ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[0]        ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[10]       ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[11]       ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[12]       ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[13]       ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'                                                        ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------------+
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[4][1]    ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[60][1]   ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[65][2]   ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][2]   ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[64][3]   ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][3]   ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[106][3]  ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[107][2]  ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[78][3]   ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[79][1]   ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[92][3]   ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[9][3]    ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[65][2]|datac  ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[61][1]   ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[61][3]   ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[64][2]   ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[92][0]   ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[21][3]   ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[64][1]   ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][3]|datac  ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[106][3]|datac ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[63][0]   ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[63][2]   ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[19][2]   ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[23][3]   ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[78][3]|datac  ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[79][1]|datac  ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[9][3]|datac   ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[107][1]  ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[107][3]  ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[65][1]   ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][0]   ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[37][1]   ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[37][2]   ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[4][2]    ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[65][3]   ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[103][1]  ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[22][3]   ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[23][2]   ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][1]   ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[75][0]   ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[8][1]    ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[8][2]    ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[61][1]|datac  ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[61][3]|datac  ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[105][0]  ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[105][3]  ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[106][0]  ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[106][2]  ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[22][2]   ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[75][2]   ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[77][0]   ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][2]|datac  ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[92][0]|datac  ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[22][0]   ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[37][3]   ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[51][1]   ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[51][2]   ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[21][3]|datac  ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][1]|datac  ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[35][3]   ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[93][3]   ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[52][2]|datad  ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][0]|datad  ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[33][0]   ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[88][2]   ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[9][1]    ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[107][0]|datad ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[36][2]|datab  ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[36][3]|datab  ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[37][0]|datad  ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[4][1]|datab   ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[65][0]|datad  ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[102][2]  ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[103][2]  ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[103][3]  ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[105][1]  ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[105][2]  ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[91][0]   ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[10][1]|datad  ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[10][2]|datad  ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[19][1]|datad  ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[9][0]|datad   ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[35][1]   ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[35][2]   ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[78][0]   ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[78][1]   ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[78][2]   ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[79][3]   ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[7][3]    ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[91][1]   ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[91][3]   ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[9][2]    ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[23][0]|datad  ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[52][3]|datad  ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[75][1]|datad  ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[75][3]|datad  ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[33][2]   ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[50][3]   ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[60][2]   ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ad_busy      ; clk        ; 6.846 ; 7.792 ; Rise       ; clk             ;
; ad_data[*]   ; clk        ; 7.029 ; 6.497 ; Rise       ; clk             ;
;  ad_data[0]  ; clk        ; 5.242 ; 5.129 ; Rise       ; clk             ;
;  ad_data[1]  ; clk        ; 6.542 ; 6.493 ; Rise       ; clk             ;
;  ad_data[2]  ; clk        ; 5.533 ; 5.160 ; Rise       ; clk             ;
;  ad_data[3]  ; clk        ; 5.015 ; 4.866 ; Rise       ; clk             ;
;  ad_data[4]  ; clk        ; 4.591 ; 4.428 ; Rise       ; clk             ;
;  ad_data[5]  ; clk        ; 6.763 ; 6.263 ; Rise       ; clk             ;
;  ad_data[6]  ; clk        ; 6.811 ; 6.416 ; Rise       ; clk             ;
;  ad_data[7]  ; clk        ; 6.238 ; 6.123 ; Rise       ; clk             ;
;  ad_data[8]  ; clk        ; 6.313 ; 5.884 ; Rise       ; clk             ;
;  ad_data[9]  ; clk        ; 6.198 ; 5.814 ; Rise       ; clk             ;
;  ad_data[10] ; clk        ; 5.479 ; 5.229 ; Rise       ; clk             ;
;  ad_data[11] ; clk        ; 6.589 ; 6.255 ; Rise       ; clk             ;
;  ad_data[12] ; clk        ; 5.938 ; 5.564 ; Rise       ; clk             ;
;  ad_data[13] ; clk        ; 7.029 ; 6.497 ; Rise       ; clk             ;
;  ad_data[14] ; clk        ; 6.079 ; 5.826 ; Rise       ; clk             ;
;  ad_data[15] ; clk        ; 6.309 ; 5.889 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ad_busy      ; clk        ; -1.934 ; -2.188 ; Rise       ; clk             ;
; ad_data[*]   ; clk        ; -1.423 ; -1.537 ; Rise       ; clk             ;
;  ad_data[0]  ; clk        ; -1.964 ; -2.142 ; Rise       ; clk             ;
;  ad_data[1]  ; clk        ; -2.004 ; -2.185 ; Rise       ; clk             ;
;  ad_data[2]  ; clk        ; -1.465 ; -1.569 ; Rise       ; clk             ;
;  ad_data[3]  ; clk        ; -1.852 ; -2.005 ; Rise       ; clk             ;
;  ad_data[4]  ; clk        ; -1.423 ; -1.537 ; Rise       ; clk             ;
;  ad_data[5]  ; clk        ; -1.572 ; -1.688 ; Rise       ; clk             ;
;  ad_data[6]  ; clk        ; -2.022 ; -2.198 ; Rise       ; clk             ;
;  ad_data[7]  ; clk        ; -1.981 ; -2.135 ; Rise       ; clk             ;
;  ad_data[8]  ; clk        ; -1.857 ; -1.960 ; Rise       ; clk             ;
;  ad_data[9]  ; clk        ; -2.124 ; -2.167 ; Rise       ; clk             ;
;  ad_data[10] ; clk        ; -1.896 ; -2.054 ; Rise       ; clk             ;
;  ad_data[11] ; clk        ; -2.063 ; -2.199 ; Rise       ; clk             ;
;  ad_data[12] ; clk        ; -1.922 ; -2.007 ; Rise       ; clk             ;
;  ad_data[13] ; clk        ; -2.115 ; -2.207 ; Rise       ; clk             ;
;  ad_data[14] ; clk        ; -2.119 ; -2.223 ; Rise       ; clk             ;
;  ad_data[15] ; clk        ; -1.940 ; -2.044 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 7.164 ; 6.872 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 7.534 ; 7.142 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 6.400 ; 6.142 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 9.330 ; 8.907 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 6.875 ; 6.552 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 6.892 ; 6.608 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 7.247 ; 6.866 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 6.158 ; 5.905 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 8.971 ; 8.561 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 6.587 ; 6.272 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+--------------------------+---------+---------------+
; Clock                    ; Slack   ; End Point TNS ;
+--------------------------+---------+---------------+
; clk                      ; -11.949 ; -2219.492     ;
; uart:u3|clkdiv:u0|clkout ; -2.540  ; -60.364       ;
; uart:u3|uart_stat.000    ; -0.550  ; -2.355        ;
+--------------------------+---------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                 ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; uart:u3|clkdiv:u0|clkout ; -0.310 ; -3.753        ;
; clk                      ; -0.110 ; -0.110        ;
; uart:u3|uart_stat.000    ; 0.015  ; 0.000         ;
+--------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -1452.264     ;
; uart:u3|clkdiv:u0|clkout ; -1.000 ; -66.000       ;
; uart:u3|uart_stat.000    ; 0.388  ; 0.000         ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                  ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -11.949 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.210     ; 12.726     ;
; -11.944 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.210     ; 12.721     ;
; -11.929 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.210     ; 12.706     ;
; -11.924 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.210     ; 12.701     ;
; -11.886 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.210     ; 12.663     ;
; -11.881 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.210     ; 12.658     ;
; -11.731 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.501     ;
; -11.712 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.482     ;
; -11.694 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.210     ; 12.471     ;
; -11.689 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.210     ; 12.466     ;
; -11.686 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.210     ; 12.463     ;
; -11.668 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.438     ;
; -11.666 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.210     ; 12.443     ;
; -11.623 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.210     ; 12.400     ;
; -11.610 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.216     ; 12.381     ;
; -11.606 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.376     ;
; -11.606 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.216     ; 12.377     ;
; -11.587 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.357     ;
; -11.569 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.213     ; 12.343     ;
; -11.569 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.213     ; 12.343     ;
; -11.568 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a14 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.213     ; 12.342     ;
; -11.564 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.213     ; 12.338     ;
; -11.564 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.213     ; 12.338     ;
; -11.563 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a15 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.213     ; 12.337     ;
; -11.561 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.331     ;
; -11.543 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.313     ;
; -11.542 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.312     ;
; -11.498 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.268     ;
; -11.431 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.210     ; 12.208     ;
; -11.427 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.197     ;
; -11.415 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.216     ; 12.186     ;
; -11.411 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.216     ; 12.182     ;
; -11.396 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.166     ;
; -11.391 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.161     ;
; -11.375 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a19 ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.145     ;
; -11.345 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.224     ; 12.108     ;
; -11.341 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.224     ; 12.104     ;
; -11.322 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.216     ; 12.093     ;
; -11.306 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.213     ; 12.080     ;
; -11.306 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.213     ; 12.080     ;
; -11.305 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a13 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.213     ; 12.079     ;
; -11.302 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.072     ;
; -11.274 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.211     ; 12.050     ;
; -11.271 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.041     ;
; -11.266 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.036     ;
; -11.259 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.211     ; 12.035     ;
; -11.257 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.027     ;
; -11.254 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.216     ; 12.025     ;
; -11.250 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.216     ; 12.021     ;
; -11.250 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a18 ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.217     ; 12.020     ;
; -11.230 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.213     ; 12.004     ;
; -11.226 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.213     ; 12.000     ;
; -11.226 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.996     ;
; -11.221 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.991     ;
; -11.211 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.987     ;
; -11.207 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.978     ;
; -11.205 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a17 ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.975     ;
; -11.205 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.213     ; 11.979     ;
; -11.203 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.974     ;
; -11.201 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.213     ; 11.975     ;
; -11.192 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.224     ; 11.955     ;
; -11.188 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a26 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.224     ; 11.951     ;
; -11.185 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.048     ; 12.124     ;
; -11.165 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.048     ; 12.104     ;
; -11.127 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a2  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.898     ;
; -11.122 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.048     ; 12.061     ;
; -11.114 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.213     ; 11.888     ;
; -11.099 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.870     ;
; -11.095 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a1  ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.866     ;
; -11.091 ; volt_cal:u2|bcd:bcd5_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.048     ; 12.030     ;
; -11.089 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.213     ; 11.863     ;
; -11.078 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.848     ;
; -11.077 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 12.010     ;
; -11.074 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.844     ;
; -11.073 ; volt_cal:u2|bcd:bcd8_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 12.006     ;
; -11.071 ; volt_cal:u2|bcd:bcd5_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.048     ; 12.010     ;
; -11.057 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a27 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.224     ; 11.820     ;
; -11.056 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.832     ;
; -11.041 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.817     ;
; -11.040 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a3  ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.811     ;
; -11.030 ; volt_cal:u2|bcd:bcd8_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 11.963     ;
; -11.028 ; volt_cal:u2|bcd:bcd5_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.048     ; 11.967     ;
; -11.026 ; volt_cal:u2|bcd:bcd8_ist|rhexb[2]                                                                               ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 11.959     ;
; -10.995 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a23 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.765     ;
; -10.993 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a10 ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.769     ;
; -10.991 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.761     ;
; -10.987 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a22 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.757     ;
; -10.985 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.761     ;
; -10.972 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a31 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.743     ;
; -10.970 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.746     ;
; -10.968 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; clk          ; clk         ; 1.000        ; -0.224     ; 11.731     ;
; -10.964 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a25 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; clk          ; clk         ; 1.000        ; -0.224     ; 11.727     ;
; -10.959 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.735     ;
; -10.949 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a7  ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.725     ;
; -10.945 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.721     ;
; -10.934 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a6  ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.211     ; 11.710     ;
; -10.932 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.702     ;
; -10.930 ; volt_cal:u2|bcd:bcd5_ist|rhexb[4]                                                                               ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; clk          ; clk         ; 1.000        ; -0.048     ; 11.869     ;
; -10.925 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a11 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; clk          ; clk         ; 1.000        ; -0.217     ; 11.695     ;
; -10.925 ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a30 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; clk          ; clk         ; 1.000        ; -0.216     ; 11.696     ;
+---------+-----------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:u3|clkdiv:u0|clkout'                                                                                                       ;
+--------+--------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.540 ; uart:u3|k[1]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.037     ; 3.490      ;
; -2.521 ; uart:u3|k[3]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.037     ; 3.471      ;
; -2.508 ; uart:u3|k[2]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 3.459      ;
; -2.498 ; uart:u3|k[5]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.037     ; 3.448      ;
; -2.496 ; uart:u3|k[4]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 3.447      ;
; -2.480 ; uart:u3|k[4]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.033     ; 3.434      ;
; -2.476 ; uart:u3|k[5]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.033     ; 3.430      ;
; -2.457 ; uart:u3|k[1]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.033     ; 3.411      ;
; -2.448 ; uart:u3|k[1]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 3.399      ;
; -2.448 ; uart:u3|k[2]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.033     ; 3.402      ;
; -2.446 ; uart:u3|k[4]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.037     ; 3.396      ;
; -2.376 ; uart:u3|k[5]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 3.327      ;
; -2.363 ; uart:u3|k[4]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.037     ; 3.313      ;
; -2.321 ; uart:u3|k[6]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.037     ; 3.271      ;
; -2.318 ; uart:u3|k[3]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.033     ; 3.272      ;
; -2.308 ; uart:u3|k[6]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 3.259      ;
; -2.280 ; uart:u3|k[1]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.037     ; 3.230      ;
; -2.277 ; uart:u3|k[6]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.037     ; 3.227      ;
; -2.231 ; uart:u3|k[2]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.037     ; 3.181      ;
; -2.207 ; uart:u3|k[5]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.037     ; 3.157      ;
; -2.173 ; uart:u3|k[2]             ; uart:u3|txdata[2]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.037     ; 3.123      ;
; -2.090 ; uart:u3|k[3]             ; uart:u3|txdata[0]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 3.041      ;
; -2.057 ; uart:u3|uart_ad[33][0]   ; uart:u3|txdata[0]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.107     ; 2.937      ;
; -2.047 ; uart:u3|uarttx:u1|cnt[5] ; uart:u3|uarttx:u1|tx      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.998      ;
; -2.041 ; uart:u3|k[6]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.033     ; 2.995      ;
; -2.031 ; uart:u3|k[3]             ; uart:u3|txdata[3]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.037     ; 2.981      ;
; -2.022 ; uart:u3|uart_ad[37][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.115     ; 2.894      ;
; -1.983 ; uart:u3|uarttx:u1|cnt[4] ; uart:u3|uarttx:u1|tx      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.934      ;
; -1.978 ; uart:u3|uart_ad[36][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.144     ; 2.821      ;
; -1.978 ; uart:u3|uarttx:u1|cnt[5] ; uart:u3|uarttx:u1|presult ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.041     ; 2.924      ;
; -1.967 ; uart:u3|uart_ad[106][2]  ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.091     ; 2.863      ;
; -1.958 ; uart:u3|uart_cnt[6]      ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.896      ;
; -1.954 ; uart:u3|uart_cnt[6]      ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.892      ;
; -1.941 ; uart:u3|uart_ad[49][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.125     ; 2.803      ;
; -1.936 ; uart:u3|uart_ad[33][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.084     ; 2.839      ;
; -1.930 ; uart:u3|uart_ad[35][0]   ; uart:u3|txdata[0]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.031     ; 2.886      ;
; -1.922 ; uart:u3|uart_cnt[0]      ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.860      ;
; -1.918 ; uart:u3|uart_cnt[0]      ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.856      ;
; -1.914 ; uart:u3|uarttx:u1|cnt[4] ; uart:u3|uarttx:u1|presult ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.041     ; 2.860      ;
; -1.899 ; uart:u3|uart_ad[51][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.098     ; 2.788      ;
; -1.899 ; uart:u3|k[6]             ; uart:u3|k[3]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.850      ;
; -1.899 ; uart:u3|k[6]             ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.850      ;
; -1.899 ; uart:u3|k[6]             ; uart:u3|k[2]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.850      ;
; -1.899 ; uart:u3|k[6]             ; uart:u3|k[5]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.850      ;
; -1.899 ; uart:u3|k[6]             ; uart:u3|k[0]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.850      ;
; -1.899 ; uart:u3|k[6]             ; uart:u3|k[1]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.850      ;
; -1.899 ; uart:u3|k[6]             ; uart:u3|k[4]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.850      ;
; -1.899 ; uart:u3|k[6]             ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.850      ;
; -1.899 ; uart:u3|k[6]             ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.850      ;
; -1.890 ; uart:u3|uart_cnt[6]      ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.828      ;
; -1.888 ; uart:u3|k[5]             ; uart:u3|k[3]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.839      ;
; -1.888 ; uart:u3|k[5]             ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.839      ;
; -1.888 ; uart:u3|k[5]             ; uart:u3|k[2]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.839      ;
; -1.888 ; uart:u3|k[5]             ; uart:u3|k[5]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.839      ;
; -1.888 ; uart:u3|k[5]             ; uart:u3|k[0]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.839      ;
; -1.888 ; uart:u3|k[5]             ; uart:u3|k[1]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.839      ;
; -1.888 ; uart:u3|k[5]             ; uart:u3|k[4]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.839      ;
; -1.888 ; uart:u3|k[5]             ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.839      ;
; -1.888 ; uart:u3|k[5]             ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.839      ;
; -1.886 ; uart:u3|uart_cnt[6]      ; uart:u3|k[5]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.824      ;
; -1.878 ; uart:u3|uart_cnt[5]      ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.816      ;
; -1.874 ; uart:u3|uart_cnt[5]      ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.812      ;
; -1.874 ; uart:u3|k[4]             ; uart:u3|k[3]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.825      ;
; -1.874 ; uart:u3|k[4]             ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.825      ;
; -1.874 ; uart:u3|k[4]             ; uart:u3|k[2]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.825      ;
; -1.874 ; uart:u3|k[4]             ; uart:u3|k[5]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.825      ;
; -1.874 ; uart:u3|k[4]             ; uart:u3|k[0]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.825      ;
; -1.874 ; uart:u3|k[4]             ; uart:u3|k[1]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.825      ;
; -1.874 ; uart:u3|k[4]             ; uart:u3|k[4]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.825      ;
; -1.874 ; uart:u3|k[4]             ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.825      ;
; -1.874 ; uart:u3|k[4]             ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.036     ; 2.825      ;
; -1.867 ; uart:u3|uart_ad[38][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.062     ; 2.792      ;
; -1.866 ; uart:u3|uart_ad[36][0]   ; uart:u3|txdata[0]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.090     ; 2.763      ;
; -1.863 ; uart:u3|uart_ad[105][1]  ; uart:u3|txdata[1]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.088     ; 2.762      ;
; -1.856 ; uart:u3|uart_cnt[0]      ; uart:u3|txdata[4]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.053     ; 2.790      ;
; -1.854 ; uart:u3|uart_cnt[0]      ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.792      ;
; -1.853 ; uart:u3|uart_cnt[10]     ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.791      ;
; -1.850 ; uart:u3|uart_cnt[0]      ; uart:u3|k[5]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.788      ;
; -1.849 ; uart:u3|uart_cnt[10]     ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.787      ;
; -1.846 ; uart:u3|uart_cnt[8]      ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.784      ;
; -1.843 ; uart:u3|uart_ad[78][0]   ; uart:u3|txdata[0]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.110     ; 2.720      ;
; -1.842 ; uart:u3|uart_cnt[8]      ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.780      ;
; -1.841 ; uart:u3|uart_cnt[13]     ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.779      ;
; -1.837 ; uart:u3|uart_cnt[13]     ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.775      ;
; -1.830 ; uart:u3|uart_ad[80][1]   ; uart:u3|txdata[1]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.050     ; 2.767      ;
; -1.822 ; uart:u3|uart_cnt[6]      ; uart:u3|k[4]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.760      ;
; -1.820 ; uart:u3|uart_ad[36][3]   ; uart:u3|txdata[3]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.154     ; 2.653      ;
; -1.818 ; uart:u3|uart_cnt[6]      ; uart:u3|k[3]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.756      ;
; -1.818 ; uart:u3|k[0]             ; uart:u3|txdata[1]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.033     ; 2.772      ;
; -1.817 ; uart:u3|uart_cnt[7]      ; uart:u3|k[8]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.755      ;
; -1.814 ; uart:u3|uart_ad[32][2]   ; uart:u3|txdata[2]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.112     ; 2.689      ;
; -1.813 ; uart:u3|uart_cnt[7]      ; uart:u3|k[7]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.751      ;
; -1.811 ; uart:u3|uart_cnt[6]      ; uart:u3|txdata[4]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.053     ; 2.745      ;
; -1.810 ; uart:u3|uart_cnt[5]      ; uart:u3|k[6]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.748      ;
; -1.806 ; uart:u3|uart_cnt[5]      ; uart:u3|k[5]              ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.049     ; 2.744      ;
; -1.798 ; uart:u3|uart_ad[78][3]   ; uart:u3|txdata[3]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.118     ; 2.667      ;
; -1.792 ; uart:u3|uart_ad[7][1]    ; uart:u3|txdata[1]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.116     ; 2.663      ;
; -1.791 ; uart:u3|uart_cnt[10]     ; uart:u3|txdata[4]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.053     ; 2.725      ;
; -1.790 ; uart:u3|uart_ad[75][1]   ; uart:u3|txdata[1]         ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.047     ; 2.730      ;
; -1.790 ; uart:u3|uart_cnt[8]      ; uart:u3|txdata[4]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 1.000        ; -0.053     ; 2.724      ;
+--------+--------------------------+---------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:u3|uart_stat.000'                                                                                                 ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; -0.550 ; volt_cal:u2|bcd:bcd2_ist|rese[1] ; uart:u3|uart_ad[19][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.026      ; 1.161      ;
; -0.267 ; volt_cal:u2|bcd:bcd7_ist|resd[0] ; uart:u3|uart_ad[91][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.047      ; 0.816      ;
; -0.256 ; volt_cal:u2|bcd:bcd5_ist|resd[0] ; uart:u3|uart_ad[63][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.105      ; 0.888      ;
; -0.245 ; volt_cal:u2|bcd:bcd3_ist|resc[3] ; uart:u3|uart_ad[36][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.110      ; 0.324      ;
; -0.232 ; volt_cal:u2|bcd:bcd8_ist|rese[2] ; uart:u3|uart_ad[103][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.067      ; 0.801      ;
; -0.208 ; volt_cal:u2|bcd:bcd8_ist|rese[0] ; uart:u3|uart_ad[103][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.058      ; 0.770      ;
; -0.170 ; volt_cal:u2|bcd:bcd7_ist|resc[0] ; uart:u3|uart_ad[92][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.070      ; 0.743      ;
; -0.161 ; volt_cal:u2|bcd:bcd4_ist|resd[0] ; uart:u3|uart_ad[49][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.067      ; 0.734      ;
; -0.112 ; volt_cal:u2|bcd:bcd1_ist|rese[2] ; uart:u3|uart_ad[5][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.001     ; 0.690      ;
; -0.045 ; volt_cal:u2|bcd:bcd3_ist|rese[2] ; uart:u3|uart_ad[33][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.046      ; 0.594      ;
; -0.044 ; volt_cal:u2|bcd:bcd3_ist|rese[0] ; uart:u3|uart_ad[33][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.069      ; 0.616      ;
; -0.041 ; volt_cal:u2|bcd:bcd2_ist|rese[2] ; uart:u3|uart_ad[19][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.051      ; 0.596      ;
; -0.019 ; volt_cal:u2|bcd:bcd1_ist|rese[1] ; uart:u3|uart_ad[5][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.077      ; 0.601      ;
; -0.005 ; volt_cal:u2|bcd:bcd2_ist|rese[0] ; uart:u3|uart_ad[19][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.075      ; 0.586      ;
; 0.028  ; volt_cal:u2|bcd:bcd7_ist|resb[2] ; uart:u3|uart_ad[93][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.060      ; 0.540      ;
; 0.032  ; volt_cal:u2|bcd:bcd1_ist|rese[0] ; uart:u3|uart_ad[5][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.062      ; 0.532      ;
; 0.083  ; volt_cal:u2|bcd:bcd8_ist|rese[3] ; uart:u3|uart_ad[103][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.051      ; 0.476      ;
; 0.086  ; volt_cal:u2|bcd:bcd1_ist|rese[3] ; uart:u3|uart_ad[5][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.009     ; 0.489      ;
; 0.113  ; volt_cal:u2|bcd:bcd2_ist|rese[3] ; uart:u3|uart_ad[19][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.004      ; 0.476      ;
; 0.133  ; volt_cal:u2|bcd:bcd8_ist|rese[1] ; uart:u3|uart_ad[103][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.050      ; 0.418      ;
; 0.144  ; volt_cal:u2|bcd:bcd6_ist|resd[0] ; uart:u3|uart_ad[77][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.050      ; 0.408      ;
; 0.150  ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; uart:u3|uart_ad[63][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.123      ; 0.395      ;
; 0.153  ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.053      ; 0.326      ;
; 0.177  ; volt_cal:u2|bcd:bcd5_ist|resc[0] ; uart:u3|uart_ad[64][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; -0.007     ; 0.396      ;
; 0.185  ; volt_cal:u2|bcd:bcd8_ist|resb[2] ; uart:u3|uart_ad[107][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.093      ; 0.324      ;
; 0.186  ; volt_cal:u2|bcd:bcd1_ist|resd[0] ; uart:u3|uart_ad[7][0]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.003      ; 0.397      ;
; 0.187  ; volt_cal:u2|bcd:bcd4_ist|rese[1] ; uart:u3|uart_ad[47][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.003      ; 0.395      ;
; 0.188  ; volt_cal:u2|bcd:bcd7_ist|resd[2] ; uart:u3|uart_ad[91][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.006      ; 0.397      ;
; 0.188  ; volt_cal:u2|bcd:bcd3_ist|resd[0] ; uart:u3|uart_ad[35][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.005      ; 0.397      ;
; 0.189  ; volt_cal:u2|bcd:bcd2_ist|resd[0] ; uart:u3|uart_ad[21][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.005      ; 0.396      ;
; 0.191  ; volt_cal:u2|bcd:bcd7_ist|rese[3] ; uart:u3|uart_ad[89][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.007      ; 0.395      ;
; 0.192  ; volt_cal:u2|bcd:bcd6_ist|rese[3] ; uart:u3|uart_ad[75][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.008      ; 0.395      ;
; 0.194  ; volt_cal:u2|bcd:bcd5_ist|rese[0] ; uart:u3|uart_ad[61][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.011      ; 0.397      ;
; 0.194  ; volt_cal:u2|bcd:bcd7_ist|rese[1] ; uart:u3|uart_ad[89][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.008      ; 0.394      ;
; 0.195  ; volt_cal:u2|bcd:bcd6_ist|rese[1] ; uart:u3|uart_ad[75][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.009      ; 0.394      ;
; 0.198  ; volt_cal:u2|bcd:bcd3_ist|resc[2] ; uart:u3|uart_ad[36][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.110      ; 0.326      ;
; 0.199  ; volt_cal:u2|bcd:bcd5_ist|rese[2] ; uart:u3|uart_ad[61][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.013      ; 0.394      ;
; 0.207  ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.045      ; 0.336      ;
; 0.209  ; volt_cal:u2|bcd:bcd1_ist|resc[3] ; uart:u3|uart_ad[8][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.024      ; 0.399      ;
; 0.211  ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.127      ; 0.340      ;
; 0.213  ; volt_cal:u2|bcd:bcd2_ist|resb[3] ; uart:u3|uart_ad[23][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.040      ; 0.326      ;
; 0.216  ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.046      ; 0.329      ;
; 0.218  ; volt_cal:u2|bcd:bcd8_ist|resb[1] ; uart:u3|uart_ad[107][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.041      ; 0.324      ;
; 0.218  ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.133      ; 0.338      ;
; 0.219  ; volt_cal:u2|bcd:bcd2_ist|resc[3] ; uart:u3|uart_ad[22][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.041      ; 0.321      ;
; 0.220  ; volt_cal:u2|bcd:bcd5_ist|resb[3] ; uart:u3|uart_ad[65][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.047      ; 0.326      ;
; 0.220  ; volt_cal:u2|bcd:bcd8_ist|resc[0] ; uart:u3|uart_ad[106][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.046      ; 0.325      ;
; 0.221  ; volt_cal:u2|bcd:bcd2_ist|resc[0] ; uart:u3|uart_ad[22][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.047      ; 0.325      ;
; 0.222  ; volt_cal:u2|bcd:bcd8_ist|resb[3] ; uart:u3|uart_ad[107][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.041      ; 0.321      ;
; 0.222  ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.064      ; 0.341      ;
; 0.222  ; volt_cal:u2|bcd:bcd7_ist|resb[3] ; uart:u3|uart_ad[93][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.048      ; 0.324      ;
; 0.223  ; volt_cal:u2|bcd:bcd8_ist|resc[2] ; uart:u3|uart_ad[106][2] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.046      ; 0.325      ;
; 0.223  ; volt_cal:u2|bcd:bcd2_ist|resc[2] ; uart:u3|uart_ad[22][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.047      ; 0.326      ;
; 0.224  ; volt_cal:u2|bcd:bcd3_ist|resc[1] ; uart:u3|uart_ad[36][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.048      ; 0.323      ;
; 0.224  ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.065      ; 0.340      ;
; 0.226  ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.054      ; 0.329      ;
; 0.228  ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.066      ; 0.341      ;
; 0.228  ; volt_cal:u2|bcd:bcd3_ist|resc[0] ; uart:u3|uart_ad[36][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.048      ; 0.321      ;
; 0.229  ; volt_cal:u2|bcd:bcd3_ist|resb[3] ; uart:u3|uart_ad[37][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.049      ; 0.321      ;
; 0.230  ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; uart:u3|uart_ad[105][3] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.051      ; 0.323      ;
; 0.230  ; volt_cal:u2|bcd:bcd2_ist|resb[2] ; uart:u3|uart_ad[23][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.053      ; 0.324      ;
; 0.230  ; volt_cal:u2|bcd:bcd4_ist|resb[2] ; uart:u3|uart_ad[51][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.052      ; 0.321      ;
; 0.231  ; volt_cal:u2|bcd:bcd8_ist|resd[0] ; uart:u3|uart_ad[105][0] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.053      ; 0.323      ;
; 0.231  ; volt_cal:u2|bcd:bcd4_ist|resb[1] ; uart:u3|uart_ad[51][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.053      ; 0.323      ;
; 0.232  ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.063      ; 0.329      ;
; 0.233  ; volt_cal:u2|bcd:bcd5_ist|resb[2] ; uart:u3|uart_ad[65][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.058      ; 0.323      ;
; 0.233  ; volt_cal:u2|bcd:bcd3_ist|resb[2] ; uart:u3|uart_ad[37][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.060      ; 0.326      ;
; 0.234  ; volt_cal:u2|bcd:bcd4_ist|resc[3] ; uart:u3|uart_ad[50][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.061      ; 0.326      ;
; 0.235  ; volt_cal:u2|bcd:bcd6_ist|resb[3] ; uart:u3|uart_ad[79][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.060      ; 0.324      ;
; 0.236  ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.067      ; 0.338      ;
; 0.236  ; volt_cal:u2|bcd:bcd1_ist|resb[2] ; uart:u3|uart_ad[9][2]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.063      ; 0.326      ;
; 0.237  ; volt_cal:u2|bcd:bcd6_ist|resc[2] ; uart:u3|uart_ad[78][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.060      ; 0.321      ;
; 0.237  ; volt_cal:u2|bcd:bcd8_ist|resd[1] ; uart:u3|uart_ad[105][1] ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.062      ; 0.324      ;
; 0.237  ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; uart:u3|uart_ad[35][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.059      ; 0.324      ;
; 0.238  ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.067      ; 0.336      ;
; 0.238  ; volt_cal:u2|bcd:bcd6_ist|resc[0] ; uart:u3|uart_ad[78][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.060      ; 0.323      ;
; 0.238  ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.067      ; 0.328      ;
; 0.239  ; volt_cal:u2|bcd:bcd7_ist|resc[1] ; uart:u3|uart_ad[92][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.062      ; 0.322      ;
; 0.239  ; volt_cal:u2|bcd:bcd5_ist|resc[3] ; uart:u3|uart_ad[64][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.061      ; 0.321      ;
; 0.239  ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; uart:u3|uart_ad[7][3]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.058      ; 0.321      ;
; 0.240  ; volt_cal:u2|bcd:bcd5_ist|resb[1] ; uart:u3|uart_ad[65][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.061      ; 0.325      ;
; 0.240  ; volt_cal:u2|bcd:bcd6_ist|resc[3] ; uart:u3|uart_ad[78][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.067      ; 0.326      ;
; 0.241  ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.066      ; 0.326      ;
; 0.242  ; volt_cal:u2|bcd:bcd4_ist|resc[1] ; uart:u3|uart_ad[50][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.067      ; 0.324      ;
; 0.242  ; volt_cal:u2|bcd:bcd1_ist|resc[1] ; uart:u3|uart_ad[8][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.065      ; 0.321      ;
; 0.242  ; volt_cal:u2|bcd:bcd3_ist|resd[1] ; uart:u3|uart_ad[35][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.065      ; 0.321      ;
; 0.243  ; volt_cal:u2|bcd:bcd7_ist|resc[2] ; uart:u3|uart_ad[92][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.063      ; 0.321      ;
; 0.243  ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; uart:u3|uart_ad[89][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.064      ; 0.322      ;
; 0.243  ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; uart:u3|uart_ad[89][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.063      ; 0.321      ;
; 0.243  ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.065      ; 0.321      ;
; 0.243  ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.066      ; 0.328      ;
; 0.243  ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; uart:u3|uart_ad[47][0]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.069      ; 0.325      ;
; 0.244  ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; uart:u3|uart_ad[91][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.064      ; 0.321      ;
; 0.244  ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; uart:u3|uart_ad[77][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.067      ; 0.325      ;
; 0.244  ; volt_cal:u2|bcd:bcd1_ist|resb[1] ; uart:u3|uart_ad[9][1]   ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.061      ; 0.321      ;
; 0.244  ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; uart:u3|uart_ad[77][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.066      ; 0.323      ;
; 0.244  ; volt_cal:u2|bcd:bcd3_ist|resb[1] ; uart:u3|uart_ad[37][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.060      ; 0.322      ;
; 0.244  ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; uart:u3|uart_ad[75][2]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.064      ; 0.321      ;
; 0.244  ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; uart:u3|uart_ad[91][1]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.066      ; 0.326      ;
; 0.244  ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 1.000        ; 0.067      ; 0.322      ;
+--------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:u3|clkdiv:u0|clkout'                                                                                                             ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.310 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.072      ;
; -0.259 ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.123      ;
; -0.199 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.183      ;
; -0.199 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.183      ;
; -0.199 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.183      ;
; -0.199 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.183      ;
; -0.199 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.183      ;
; -0.199 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.183      ;
; -0.199 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.183      ;
; -0.199 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.183      ;
; -0.199 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.183      ;
; -0.199 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.183      ;
; -0.199 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.183      ;
; -0.199 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.183      ;
; -0.199 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.183      ;
; -0.199 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.183      ;
; -0.199 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.183      ;
; -0.199 ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 1.173      ; 1.183      ;
; 0.186  ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.001       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|uarttx:u1|cnt[3]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart:u3|uarttx:u1|tx        ; uart:u3|uarttx:u1|tx        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; uart:u3|uarttx:u1|presult   ; uart:u3|uarttx:u1|presult   ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.307      ;
; 0.197  ; uart:u3|uarttx:u1|wrsigbuf  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.318      ;
; 0.197  ; uart:u3|uarttx:u1|idle      ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.318      ;
; 0.214  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|idle      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.335      ;
; 0.274  ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.156      ;
; 0.294  ; uart:u3|uart_ad[108][1]     ; uart:u3|txdata[1]           ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.059      ; 0.457      ;
; 0.303  ; uart:u3|uart_cnt[15]        ; uart:u3|uart_cnt[15]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; uart:u3|uart_cnt[13]        ; uart:u3|uart_cnt[13]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart:u3|uart_cnt[11]        ; uart:u3|uart_cnt[11]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; uart:u3|Time_wait[15]       ; uart:u3|Time_wait[15]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; uart:u3|uart_cnt[9]         ; uart:u3|uart_cnt[9]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; uart:u3|Time_wait[11]       ; uart:u3|Time_wait[11]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; uart:u3|Time_wait[5]        ; uart:u3|Time_wait[5]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; uart:u3|Time_wait[13]       ; uart:u3|Time_wait[13]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; uart:u3|Time_wait[3]        ; uart:u3|Time_wait[3]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; uart:u3|Time_wait[1]        ; uart:u3|Time_wait[1]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; uart:u3|k[8]                ; uart:u3|k[8]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; uart:u3|uart_cnt[8]         ; uart:u3|uart_cnt[8]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; uart:u3|uart_cnt[14]        ; uart:u3|uart_cnt[14]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; uart:u3|Time_wait[9]        ; uart:u3|Time_wait[9]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; uart:u3|Time_wait[6]        ; uart:u3|Time_wait[6]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; uart:u3|Time_wait[7]        ; uart:u3|Time_wait[7]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; uart:u3|k[7]                ; uart:u3|k[7]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; uart:u3|uart_cnt[10]        ; uart:u3|uart_cnt[10]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; uart:u3|uart_cnt[12]        ; uart:u3|uart_cnt[12]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; uart:u3|Time_wait[8]        ; uart:u3|Time_wait[8]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; uart:u3|Time_wait[4]        ; uart:u3|Time_wait[4]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; uart:u3|Time_wait[14]       ; uart:u3|Time_wait[14]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; uart:u3|Time_wait[2]        ; uart:u3|Time_wait[2]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; uart:u3|Time_wait[10]       ; uart:u3|Time_wait[10]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; uart:u3|Time_wait[12]       ; uart:u3|Time_wait[12]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.428      ;
; 0.314  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|cnt[0]    ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.435      ;
; 0.316  ; uart:u3|uarttx:u1|wrsigrise ; uart:u3|uarttx:u1|send      ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.437      ;
; 0.317  ; uart:u3|Time_wait[0]        ; uart:u3|Time_wait[0]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.437      ;
; 0.318  ; uart:u3|k[3]                ; uart:u3|k[3]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.438      ;
; 0.318  ; uart:u3|k[6]                ; uart:u3|k[6]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.438      ;
; 0.327  ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.209      ;
; 0.331  ; uart:u3|k[5]                ; uart:u3|k[5]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.451      ;
; 0.343  ; uart:u3|k[2]                ; uart:u3|k[2]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.463      ;
; 0.343  ; uart:u3|uart_stat.001       ; uart:u3|uart_stat.010       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.464      ;
; 0.346  ; uart:u3|k[4]                ; uart:u3|k[4]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.466      ;
; 0.348  ; uart:u3|k[1]                ; uart:u3|k[1]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.468      ;
; 0.378  ; uart:u3|k[0]                ; uart:u3|k[0]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.498      ;
; 0.410  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[8]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.292      ;
; 0.410  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[10]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.292      ;
; 0.410  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[9]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.292      ;
; 0.410  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[11]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.292      ;
; 0.410  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[5]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.292      ;
; 0.410  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[6]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.292      ;
; 0.410  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[4]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.292      ;
; 0.410  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[7]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.292      ;
; 0.410  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[13]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.292      ;
; 0.410  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[15]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.292      ;
; 0.410  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[12]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.292      ;
; 0.410  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[14]       ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.292      ;
; 0.410  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[3]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.292      ;
; 0.410  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[2]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.292      ;
; 0.410  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[0]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.292      ;
; 0.410  ; uart:u3|uart_stat.000       ; uart:u3|Time_wait[1]        ; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; -0.500       ; 1.173      ; 1.292      ;
; 0.413  ; uart:u3|uarttx:u1|send      ; uart:u3|uarttx:u1|tx        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.533      ;
; 0.453  ; uart:u3|uart_cnt[13]        ; uart:u3|uart_cnt[14]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; uart:u3|uart_cnt[11]        ; uart:u3|uart_cnt[12]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; uart:u3|Time_wait[5]        ; uart:u3|Time_wait[6]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; uart:u3|uart_cnt[9]         ; uart:u3|uart_cnt[10]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; uart:u3|Time_wait[3]        ; uart:u3|Time_wait[4]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; uart:u3|Time_wait[13]       ; uart:u3|Time_wait[14]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; uart:u3|Time_wait[1]        ; uart:u3|Time_wait[2]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; uart:u3|Time_wait[11]       ; uart:u3|Time_wait[12]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; uart:u3|Time_wait[7]        ; uart:u3|Time_wait[8]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; uart:u3|Time_wait[9]        ; uart:u3|Time_wait[10]       ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; uart:u3|k[7]                ; uart:u3|k[8]                ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.576      ;
; 0.464  ; uart:u3|uart_cnt[14]        ; uart:u3|uart_cnt[15]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; uart:u3|uart_cnt[8]         ; uart:u3|uart_cnt[9]         ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; uart:u3|Time_wait[0]        ; uart:u3|Time_wait[1]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; uart:u3|Time_wait[6]        ; uart:u3|Time_wait[7]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; uart:u3|uart_cnt[12]        ; uart:u3|uart_cnt[13]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.586      ;
; 0.465  ; uart:u3|uart_cnt[10]        ; uart:u3|uart_cnt[11]        ; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 0.000        ; 0.037      ; 0.586      ;
+--------+-----------------------------+-----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                                           ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+
; -0.110 ; uart:u3|clkdiv:u0|clkout                                                                                ; uart:u3|clkdiv:u0|clkout                                                                                                          ; uart:u3|clkdiv:u0|clkout ; clk         ; 0.000        ; 1.103      ; 1.212      ;
; 0.186  ; ad7606:u1|cnt[0]                                                                                        ; ad7606:u1|cnt[0]                                                                                                                  ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ad7606:u1|state.Wait_busy                                                                               ; ad7606:u1|state.Wait_busy                                                                                                         ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ad7606:u1|state.AD_CONV                                                                                 ; ad7606:u1|state.AD_CONV                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|altsyncram_vk31:altsyncram4|ram_block5a0~porta_address_reg0 ; clk                      ; clk         ; 0.000        ; 0.222      ; 0.512      ;
; 0.186  ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                           ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; ad7606:u1|ad_cs                                                                                         ; ad7606:u1|ad_cs                                                                                                                   ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ad7606:u1|state.READ_CH1                                                                                ; ad7606:u1|state.READ_CH1                                                                                                          ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ad7606:u1|state.IDLE                                                                                    ; ad7606:u1|state.IDLE                                                                                                              ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ad7606:u1|state.Wait_1                                                                                  ; ad7606:u1|state.Wait_1                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ad7606:u1|ad_convstab                                                                                   ; ad7606:u1|ad_convstab                                                                                                             ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193  ; volt_cal:u2|ch4_data_reg[29]                                                                            ; volt_cal:u2|ch4_vol[14]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; volt_cal:u2|ch4_data_reg[30]                                                                            ; volt_cal:u2|ch4_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; volt_cal:u2|ch1_data_reg[30]                                                                            ; volt_cal:u2|ch1_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; volt_cal:u2|altshift_taps:ch8_vol_rtl_0|shift_taps_a6m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                           ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; volt_cal:u2|ch5_data_reg[27]                                                                            ; volt_cal:u2|ch5_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch7_data_reg[29]                                                                            ; volt_cal:u2|ch7_vol[14]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch7_data_reg[30]                                                                            ; volt_cal:u2|ch7_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch4_data_reg[27]                                                                            ; volt_cal:u2|ch4_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194  ; volt_cal:u2|ch3_data_reg[30]                                                                            ; volt_cal:u2|ch3_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch1_data_reg[27]                                                                            ; volt_cal:u2|ch1_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194  ; volt_cal:u2|ch8_data_reg[30]                                                                            ; volt_cal:u2|ch8_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch6_data_reg[29]                                                                            ; volt_cal:u2|ch6_vol[14]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch6_data_reg[30]                                                                            ; volt_cal:u2|ch6_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch5_data_reg[26]                                                                            ; volt_cal:u2|ch5_vol[11]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194  ; volt_cal:u2|ch2_data_reg[29]                                                                            ; volt_cal:u2|ch2_vol[14]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; volt_cal:u2|ch2_data_reg[30]                                                                            ; volt_cal:u2|ch2_vol[15]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195  ; volt_cal:u2|ch7_data_reg[27]                                                                            ; volt_cal:u2|ch7_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195  ; volt_cal:u2|ch4_data_reg[24]                                                                            ; volt_cal:u2|ch4_vol[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195  ; volt_cal:u2|ch3_data_reg[27]                                                                            ; volt_cal:u2|ch3_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195  ; volt_cal:u2|ch1_data_reg[21]                                                                            ; volt_cal:u2|ch1_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195  ; volt_cal:u2|ch8_data_reg[27]                                                                            ; volt_cal:u2|ch8_vol[12]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195  ; volt_cal:u2|ch6_data_reg[26]                                                                            ; volt_cal:u2|ch6_vol[11]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195  ; volt_cal:u2|ch5_data_reg[24]                                                                            ; volt_cal:u2|ch5_vol[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195  ; volt_cal:u2|ch2_data_reg[26]                                                                            ; volt_cal:u2|ch2_vol[11]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196  ; volt_cal:u2|ch7_data_reg[24]                                                                            ; volt_cal:u2|ch7_vol[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; volt_cal:u2|ch4_data_reg[22]                                                                            ; volt_cal:u2|ch4_vol[7]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196  ; volt_cal:u2|ch3_data_reg[24]                                                                            ; volt_cal:u2|ch3_vol[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; volt_cal:u2|ch3_data_reg[21]                                                                            ; volt_cal:u2|ch3_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; volt_cal:u2|ch1_data_reg[22]                                                                            ; volt_cal:u2|ch1_vol[7]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196  ; volt_cal:u2|ch8_data_reg[22]                                                                            ; volt_cal:u2|ch8_vol[7]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; volt_cal:u2|ch6_data_reg[24]                                                                            ; volt_cal:u2|ch6_vol[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196  ; volt_cal:u2|ch5_data_reg[21]                                                                            ; volt_cal:u2|ch5_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196  ; volt_cal:u2|ch5_data_reg[22]                                                                            ; volt_cal:u2|ch5_vol[7]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196  ; volt_cal:u2|ch2_data_reg[21]                                                                            ; volt_cal:u2|ch2_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197  ; volt_cal:u2|ch7_data_reg[22]                                                                            ; volt_cal:u2|ch7_vol[7]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197  ; volt_cal:u2|ch8_data_reg[21]                                                                            ; volt_cal:u2|ch8_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197  ; volt_cal:u2|ch6_data_reg[21]                                                                            ; volt_cal:u2|ch6_vol[6]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.204  ; ad7606:u1|cnt[15]                                                                                       ; ad7606:u1|cnt[15]                                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.204  ; ad7606:u1|state.READ_CH6                                                                                ; ad7606:u1|state.READ_CH7                                                                                                          ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204  ; ad7606:u1|ad_ch2[9]                                                                                     ; volt_cal:u2|ch2_reg[9]                                                                                                            ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205  ; ad7606:u1|state.READ_DONE                                                                               ; ad7606:u1|ad_cs                                                                                                                   ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205  ; ad7606:u1|ad_ch2[10]                                                                                    ; volt_cal:u2|ch2_reg[10]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.206  ; ad7606:u1|state.READ_CH7                                                                                ; ad7606:u1|state.READ_CH8                                                                                                          ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.327      ;
; 0.206  ; ad7606:u1|ad_ch2[14]                                                                                    ; volt_cal:u2|ch2_reg[14]                                                                                                           ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.209  ; ad7606:u1|state.READ_CH3                                                                                ; ad7606:u1|state.READ_CH4                                                                                                          ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.209  ; ad7606:u1|state.READ_DONE                                                                               ; ad7606:u1|state.IDLE                                                                                                              ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.209  ; ad7606:u1|state.READ_CH5                                                                                ; ad7606:u1|state.READ_CH6                                                                                                          ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.216  ; volt_cal:u2|bcd:bcd8_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.337      ;
; 0.217  ; volt_cal:u2|bcd:bcd8_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexb[9]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.338      ;
; 0.217  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexb[9]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.217  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.217  ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[9]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.217  ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.217  ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.217  ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.217  ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[4]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.217  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[9]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.338      ;
; 0.217  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.338      ;
; 0.217  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.218  ; volt_cal:u2|bcd:bcd8_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.339      ;
; 0.218  ; volt_cal:u2|bcd:bcd8_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.339      ;
; 0.218  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.339      ;
; 0.218  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.338      ;
; 0.219  ; volt_cal:u2|bcd:bcd4_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexc[11]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.339      ;
; 0.219  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.339      ;
; 0.219  ; volt_cal:u2|bcd:bcd4_ist|rhex[1][2]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.340      ;
; 0.220  ; volt_cal:u2|bcd:bcd3_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.341      ;
; 0.220  ; volt_cal:u2|bcd:bcd3_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexb[9]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.341      ;
; 0.220  ; volt_cal:u2|bcd:bcd3_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.341      ;
; 0.220  ; volt_cal:u2|bcd:bcd3_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.341      ;
; 0.220  ; volt_cal:u2|bcd:bcd3_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.341      ;
; 0.220  ; volt_cal:u2|bcd:bcd8_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexc[11]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.341      ;
; 0.220  ; volt_cal:u2|bcd:bcd8_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd8_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.341      ;
; 0.220  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.220  ; volt_cal:u2|bcd:bcd7_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd7_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.220  ; volt_cal:u2|bcd:bcd6_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd6_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.220  ; volt_cal:u2|bcd:bcd1_ist|rhex[1][0]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[8]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.341      ;
; 0.220  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[9]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.220  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.220  ; volt_cal:u2|bcd:bcd2_ist|rhex[1][1]                                                                     ; volt_cal:u2|bcd:bcd2_ist|rhexb[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.221  ; volt_cal:u2|bcd:bcd4_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexc[10]                                                                                                ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.341      ;
; 0.221  ; volt_cal:u2|bcd:bcd3_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.342      ;
; 0.221  ; volt_cal:u2|bcd:bcd1_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[9]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.342      ;
; 0.221  ; volt_cal:u2|bcd:bcd1_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[7]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.342      ;
; 0.221  ; volt_cal:u2|bcd:bcd1_ist|rhex[2][0]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexc[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.342      ;
; 0.221  ; volt_cal:u2|bcd:bcd1_ist|rhex[1][3]                                                                     ; volt_cal:u2|bcd:bcd1_ist|rhexb[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.342      ;
; 0.223  ; volt_cal:u2|bcd:bcd4_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd4_ist|rhexc[5]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.036      ; 0.343      ;
; 0.223  ; volt_cal:u2|bcd:bcd3_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[9]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.344      ;
; 0.223  ; volt_cal:u2|bcd:bcd3_ist|rhex[2][1]                                                                     ; volt_cal:u2|bcd:bcd3_ist|rhexc[6]                                                                                                 ; clk                      ; clk         ; 0.000        ; 0.037      ; 0.344      ;
+--------+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:u3|uart_stat.000'                                                                                                 ;
+-------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.015 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.241      ; 0.286      ;
; 0.027 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.231      ; 0.288      ;
; 0.030 ; volt_cal:u2|bcd:bcd7_ist|resc[3] ; uart:u3|uart_ad[92][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.223      ; 0.283      ;
; 0.041 ; volt_cal:u2|bcd:bcd3_ist|resc[3] ; uart:u3|uart_ad[36][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.213      ; 0.284      ;
; 0.052 ; volt_cal:u2|bcd:bcd3_ist|resc[2] ; uart:u3|uart_ad[36][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.203      ; 0.285      ;
; 0.066 ; volt_cal:u2|bcd:bcd8_ist|resb[2] ; uart:u3|uart_ad[107][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.188      ; 0.284      ;
; 0.073 ; volt_cal:u2|bcd:bcd4_ist|resd[3] ; uart:u3|uart_ad[49][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.179      ; 0.282      ;
; 0.074 ; volt_cal:u2|bcd:bcd5_ist|resd[2] ; uart:u3|uart_ad[63][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.238      ; 0.342      ;
; 0.074 ; volt_cal:u2|bcd:bcd4_ist|resb[3] ; uart:u3|uart_ad[51][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.178      ; 0.282      ;
; 0.074 ; volt_cal:u2|bcd:bcd4_ist|resd[2] ; uart:u3|uart_ad[49][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.178      ; 0.282      ;
; 0.075 ; volt_cal:u2|bcd:bcd2_ist|resd[2] ; uart:u3|uart_ad[21][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.178      ; 0.283      ;
; 0.075 ; volt_cal:u2|bcd:bcd1_ist|resd[1] ; uart:u3|uart_ad[7][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.177      ; 0.282      ;
; 0.076 ; volt_cal:u2|bcd:bcd2_ist|resd[1] ; uart:u3|uart_ad[21][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.177      ; 0.283      ;
; 0.076 ; volt_cal:u2|bcd:bcd3_ist|rese[1] ; uart:u3|uart_ad[33][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.176      ; 0.282      ;
; 0.076 ; volt_cal:u2|bcd:bcd3_ist|rese[3] ; uart:u3|uart_ad[33][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.176      ; 0.282      ;
; 0.077 ; volt_cal:u2|bcd:bcd1_ist|resd[2] ; uart:u3|uart_ad[7][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.176      ; 0.283      ;
; 0.079 ; volt_cal:u2|bcd:bcd5_ist|resc[1] ; uart:u3|uart_ad[64][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.175      ; 0.284      ;
; 0.079 ; volt_cal:u2|bcd:bcd5_ist|rese[3] ; uart:u3|uart_ad[61][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.173      ; 0.282      ;
; 0.079 ; volt_cal:u2|bcd:bcd4_ist|resd[1] ; uart:u3|uart_ad[49][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.176      ; 0.285      ;
; 0.080 ; volt_cal:u2|bcd:bcd5_ist|resc[2] ; uart:u3|uart_ad[64][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.174      ; 0.284      ;
; 0.080 ; volt_cal:u2|bcd:bcd5_ist|rese[1] ; uart:u3|uart_ad[61][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.174      ; 0.284      ;
; 0.081 ; volt_cal:u2|bcd:bcd2_ist|resb[1] ; uart:u3|uart_ad[23][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.173      ; 0.284      ;
; 0.085 ; volt_cal:u2|bcd:bcd1_ist|resb[3] ; uart:u3|uart_ad[9][3]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.169      ; 0.284      ;
; 0.089 ; volt_cal:u2|bcd:bcd2_ist|resc[1] ; uart:u3|uart_ad[22][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.163      ; 0.282      ;
; 0.089 ; volt_cal:u2|bcd:bcd6_ist|resb[1] ; uart:u3|uart_ad[79][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.164      ; 0.283      ;
; 0.090 ; volt_cal:u2|bcd:bcd8_ist|resc[1] ; uart:u3|uart_ad[106][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.162      ; 0.282      ;
; 0.090 ; volt_cal:u2|bcd:bcd5_ist|resd[3] ; uart:u3|uart_ad[63][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.165      ; 0.285      ;
; 0.090 ; volt_cal:u2|bcd:bcd2_ist|resd[3] ; uart:u3|uart_ad[21][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.165      ; 0.285      ;
; 0.091 ; volt_cal:u2|bcd:bcd5_ist|resd[1] ; uart:u3|uart_ad[63][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.161      ; 0.282      ;
; 0.091 ; volt_cal:u2|bcd:bcd4_ist|rese[3] ; uart:u3|uart_ad[47][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.161      ; 0.282      ;
; 0.092 ; volt_cal:u2|bcd:bcd4_ist|rese[2] ; uart:u3|uart_ad[47][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.160      ; 0.282      ;
; 0.093 ; volt_cal:u2|bcd:bcd6_ist|resc[1] ; uart:u3|uart_ad[78][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.161      ; 0.284      ;
; 0.093 ; volt_cal:u2|bcd:bcd4_ist|resc[2] ; uart:u3|uart_ad[50][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.159      ; 0.282      ;
; 0.094 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.162      ; 0.286      ;
; 0.094 ; volt_cal:u2|bcd:bcd6_ist|resd[1] ; uart:u3|uart_ad[77][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.159      ; 0.283      ;
; 0.094 ; volt_cal:u2|bcd:bcd1_ist|resc[2] ; uart:u3|uart_ad[8][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.158      ; 0.282      ;
; 0.094 ; volt_cal:u2|bcd:bcd4_ist|rese[0] ; uart:u3|uart_ad[47][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.161      ; 0.285      ;
; 0.094 ; volt_cal:u2|bcd:bcd3_ist|resd[1] ; uart:u3|uart_ad[35][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.158      ; 0.282      ;
; 0.094 ; volt_cal:u2|bcd:bcd6_ist|resd[3] ; uart:u3|uart_ad[77][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.159      ; 0.283      ;
; 0.095 ; volt_cal:u2|bcd:bcd7_ist|resc[2] ; uart:u3|uart_ad[92][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.156      ; 0.281      ;
; 0.095 ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.161      ; 0.286      ;
; 0.095 ; volt_cal:u2|bcd:bcd7_ist|rese[0] ; uart:u3|uart_ad[89][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.157      ; 0.282      ;
; 0.095 ; volt_cal:u2|bcd:bcd7_ist|resd[3] ; uart:u3|uart_ad[91][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.157      ; 0.282      ;
; 0.095 ; volt_cal:u2|bcd:bcd6_ist|resb[2] ; uart:u3|uart_ad[79][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.159      ; 0.284      ;
; 0.095 ; volt_cal:u2|ch6_sig[2]           ; uart:u3|uart_ad[74][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.160      ; 0.285      ;
; 0.095 ; volt_cal:u2|bcd:bcd6_ist|rese[0] ; uart:u3|uart_ad[75][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.157      ; 0.282      ;
; 0.095 ; volt_cal:u2|bcd:bcd4_ist|resc[1] ; uart:u3|uart_ad[50][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.159      ; 0.284      ;
; 0.095 ; volt_cal:u2|bcd:bcd1_ist|resc[1] ; uart:u3|uart_ad[8][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.157      ; 0.282      ;
; 0.095 ; volt_cal:u2|bcd:bcd6_ist|resc[3] ; uart:u3|uart_ad[78][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.160      ; 0.285      ;
; 0.096 ; volt_cal:u2|ch8_sig[2]           ; uart:u3|uart_ad[102][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.160      ; 0.286      ;
; 0.096 ; volt_cal:u2|bcd:bcd6_ist|resd[2] ; uart:u3|uart_ad[77][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.159      ; 0.285      ;
; 0.096 ; volt_cal:u2|bcd:bcd7_ist|rese[2] ; uart:u3|uart_ad[89][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.156      ; 0.282      ;
; 0.096 ; volt_cal:u2|bcd:bcd6_ist|rese[2] ; uart:u3|uart_ad[75][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.156      ; 0.282      ;
; 0.096 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.158      ; 0.284      ;
; 0.096 ; volt_cal:u2|bcd:bcd3_ist|resd[2] ; uart:u3|uart_ad[35][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.156      ; 0.282      ;
; 0.096 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.160      ; 0.286      ;
; 0.097 ; volt_cal:u2|bcd:bcd7_ist|resb[1] ; uart:u3|uart_ad[93][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.158      ; 0.285      ;
; 0.097 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.159      ; 0.286      ;
; 0.098 ; volt_cal:u2|bcd:bcd1_ist|resb[1] ; uart:u3|uart_ad[9][1]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.154      ; 0.282      ;
; 0.098 ; volt_cal:u2|bcd:bcd3_ist|resb[1] ; uart:u3|uart_ad[37][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.154      ; 0.282      ;
; 0.098 ; volt_cal:u2|bcd:bcd8_ist|resd[2] ; uart:u3|uart_ad[105][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.156      ; 0.284      ;
; 0.098 ; volt_cal:u2|bcd:bcd7_ist|resd[1] ; uart:u3|uart_ad[91][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.158      ; 0.286      ;
; 0.098 ; volt_cal:u2|bcd:bcd4_ist|resc[0] ; uart:u3|uart_ad[50][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.155      ; 0.283      ;
; 0.099 ; volt_cal:u2|bcd:bcd7_ist|resc[1] ; uart:u3|uart_ad[92][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.154      ; 0.283      ;
; 0.099 ; volt_cal:u2|bcd:bcd6_ist|resc[2] ; uart:u3|uart_ad[78][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.153      ; 0.282      ;
; 0.099 ; volt_cal:u2|bcd:bcd1_ist|resb[2] ; uart:u3|uart_ad[9][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.156      ; 0.285      ;
; 0.099 ; volt_cal:u2|bcd:bcd5_ist|resc[3] ; uart:u3|uart_ad[64][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.153      ; 0.282      ;
; 0.100 ; volt_cal:u2|bcd:bcd5_ist|resb[1] ; uart:u3|uart_ad[65][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.155      ; 0.285      ;
; 0.100 ; volt_cal:u2|ch5_sig[2]           ; uart:u3|uart_ad[60][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.157      ; 0.287      ;
; 0.100 ; volt_cal:u2|ch2_sig[2]           ; uart:u3|uart_ad[18][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.158      ; 0.288      ;
; 0.100 ; volt_cal:u2|bcd:bcd6_ist|resc[0] ; uart:u3|uart_ad[78][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.153      ; 0.283      ;
; 0.100 ; volt_cal:u2|ch3_sig[2]           ; uart:u3|uart_ad[32][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.159      ; 0.289      ;
; 0.101 ; volt_cal:u2|bcd:bcd3_ist|resb[2] ; uart:u3|uart_ad[37][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.154      ; 0.285      ;
; 0.101 ; volt_cal:u2|bcd:bcd8_ist|resd[1] ; uart:u3|uart_ad[105][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.153      ; 0.284      ;
; 0.101 ; volt_cal:u2|bcd:bcd6_ist|resb[3] ; uart:u3|uart_ad[79][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.153      ; 0.284      ;
; 0.102 ; volt_cal:u2|ch4_sig[2]           ; uart:u3|uart_ad[46][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.156      ; 0.288      ;
; 0.102 ; volt_cal:u2|bcd:bcd1_ist|resd[3] ; uart:u3|uart_ad[7][3]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.150      ; 0.282      ;
; 0.102 ; volt_cal:u2|bcd:bcd4_ist|resc[3] ; uart:u3|uart_ad[50][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.153      ; 0.285      ;
; 0.103 ; volt_cal:u2|bcd:bcd5_ist|resb[2] ; uart:u3|uart_ad[65][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.150      ; 0.283      ;
; 0.103 ; volt_cal:u2|bcd:bcd3_ist|resd[3] ; uart:u3|uart_ad[35][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.151      ; 0.284      ;
; 0.107 ; volt_cal:u2|bcd:bcd4_ist|resb[1] ; uart:u3|uart_ad[51][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.146      ; 0.283      ;
; 0.107 ; volt_cal:u2|bcd:bcd4_ist|resb[2] ; uart:u3|uart_ad[51][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.145      ; 0.282      ;
; 0.108 ; volt_cal:u2|bcd:bcd8_ist|resd[0] ; uart:u3|uart_ad[105][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.145      ; 0.283      ;
; 0.108 ; volt_cal:u2|bcd:bcd2_ist|resb[2] ; uart:u3|uart_ad[23][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.146      ; 0.284      ;
; 0.109 ; volt_cal:u2|bcd:bcd8_ist|resc[3] ; uart:u3|uart_ad[106][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.146      ; 0.285      ;
; 0.110 ; volt_cal:u2|bcd:bcd8_ist|resd[3] ; uart:u3|uart_ad[105][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.143      ; 0.283      ;
; 0.110 ; volt_cal:u2|bcd:bcd3_ist|resb[3] ; uart:u3|uart_ad[37][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.141      ; 0.281      ;
; 0.111 ; volt_cal:u2|ch1_sig[2]           ; uart:u3|uart_ad[4][2]   ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.146      ; 0.287      ;
; 0.113 ; volt_cal:u2|bcd:bcd3_ist|resc[1] ; uart:u3|uart_ad[36][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.140      ; 0.283      ;
; 0.113 ; volt_cal:u2|bcd:bcd3_ist|resc[0] ; uart:u3|uart_ad[36][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.139      ; 0.282      ;
; 0.115 ; volt_cal:u2|bcd:bcd7_ist|resb[3] ; uart:u3|uart_ad[93][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.139      ; 0.284      ;
; 0.117 ; volt_cal:u2|bcd:bcd8_ist|resc[2] ; uart:u3|uart_ad[106][2] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.138      ; 0.285      ;
; 0.117 ; volt_cal:u2|bcd:bcd2_ist|resc[2] ; uart:u3|uart_ad[22][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.138      ; 0.285      ;
; 0.117 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][1]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.137      ; 0.284      ;
; 0.117 ; volt_cal:u2|bcd:bcd8_ist|resc[0] ; uart:u3|uart_ad[106][0] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.138      ; 0.285      ;
; 0.117 ; volt_cal:u2|bcd:bcd2_ist|resc[0] ; uart:u3|uart_ad[22][0]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.138      ; 0.285      ;
; 0.118 ; volt_cal:u2|bcd:bcd5_ist|resb[3] ; uart:u3|uart_ad[65][3]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.138      ; 0.286      ;
; 0.118 ; volt_cal:u2|bcd:bcd8_ist|resb[3] ; uart:u3|uart_ad[107][3] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.134      ; 0.282      ;
; 0.120 ; volt_cal:u2|bcd:bcd8_ist|resb[1] ; uart:u3|uart_ad[107][1] ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.134      ; 0.284      ;
; 0.120 ; volt_cal:u2|ch7_sig[2]           ; uart:u3|uart_ad[88][2]  ; clk          ; uart:u3|uart_stat.000 ; 0.000        ; 0.137      ; 0.287      ;
+-------+----------------------------------+-------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                 ;
+--------+--------------+----------------+------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch2[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch3[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch4[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch5[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch6[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch7[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch7[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ad7606:u1|ad_ch7[11] ;
+--------+--------------+----------------+------------+-------+------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u3|clkdiv:u0|clkout'                                                           ;
+--------+--------------+----------------+-----------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+-----------------+--------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.000       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.001       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_stat.010       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|cnt[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|idle      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|presult   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|send      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|tx        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigbuf  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uarttx:u1|wrsigrise ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|wrsig               ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[0]        ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[10]       ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[11]       ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[12]       ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[13]       ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[14]       ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[15]       ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[1]        ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[2]        ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[3]        ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[4]        ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[5]        ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[6]        ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[7]        ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[8]        ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|Time_wait[9]        ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[0]                ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[1]                ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[2]                ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[3]                ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[4]                ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[5]                ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[6]                ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[7]                ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|k[8]                ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[1]           ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[2]           ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[3]           ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[4]           ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[5]           ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|txdata[6]           ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[0]         ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[10]        ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width ; uart:u3|clkdiv:u0|clkout ; Rise       ; uart:u3|uart_cnt[11]        ;
+--------+--------------+----------------+-----------------+--------------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:u3|uart_stat.000'                                                       ;
+-------+--------------+----------------+-----------------+-----------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock                 ; Clock Edge ; Target                   ;
+-------+--------------+----------------+-----------------+-----------------------+------------+--------------------------+
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][3]   ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[63][2]   ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[63][0]   ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[92][3]   ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[63][2]|dataa  ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[107][2]  ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[33][1]|datac  ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[60][1]   ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[21][1]|datac  ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[21][2]|datac  ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[23][1]|datac  ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[33][3]|datac  ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[49][1]|datac  ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[49][2]|datac  ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[49][3]|datac  ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[51][3]|datac  ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[5][1]|datac   ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[7][1]|datac   ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[7][2]|datac   ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[63][0]|dataa  ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[92][3]|dataa  ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[36][2]   ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[60][1]|dataa  ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[36][2]|datab  ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[36][3]|datab  ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[107][2]|dataa ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[102][1]|datac ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[102][2]|datac ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[103][2]|datac ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[47][0]|datac  ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[47][3]|datac  ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[78][1]|datac  ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[10][3]   ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[24][3]   ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[33][1]   ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[8][3]    ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[94][3]   ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[106][1]|datac ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[47][2]|datac  ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[4][1]|datab   ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[74][1]|datac  ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[74][2]|datac  ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[77][2]|datac  ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[79][2]|datac  ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[93][2]|datac  ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[21][1]   ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[21][2]   ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[23][1]   ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[33][3]   ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[49][1]   ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[49][2]   ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[49][3]   ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[51][3]   ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[5][1]    ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[7][1]    ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[7][2]    ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[103][3]|datac ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[105][1]|datac ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[19][0]|datac  ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[21][3]|datac  ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[22][1]|datac  ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[35][1]|datac  ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[49][0]|datac  ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[63][1]|datac  ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[63][3]|datac  ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[77][1]|datac  ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[77][3]|datac  ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[79][1]|datac  ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[108][0]  ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[10][0]   ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[19][3]   ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[38][0]   ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[47][1]   ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[4][1]    ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[52][3]   ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[66][0]   ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[66][3]   ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[7][0]    ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[89][3]   ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[94][0]   ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[105][2]|datac ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[35][2]|datac  ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][1]|datac  ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[64][2]|datac  ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[89][0]|datac  ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[91][0]|datac  ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[108][1]  ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[108][2]  ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[21][0]   ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[66][1]   ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[79][0]   ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[80][2]   ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[89][1]   ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[91][2]   ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; uart:u3|uart_ad[94][2]   ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[103][0]|datac ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[18][2]|datac  ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[46][1]|datac  ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[46][2]|datac  ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width ; uart:u3|uart_stat.000 ; Rise       ; u3|uart_ad[5][0]|datac   ;
+-------+--------------+----------------+-----------------+-----------------------+------------+--------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ad_busy      ; clk        ; 3.705 ; 4.194 ; Rise       ; clk             ;
; ad_data[*]   ; clk        ; 3.235 ; 4.371 ; Rise       ; clk             ;
;  ad_data[0]  ; clk        ; 2.506 ; 3.510 ; Rise       ; clk             ;
;  ad_data[1]  ; clk        ; 3.235 ; 4.371 ; Rise       ; clk             ;
;  ad_data[2]  ; clk        ; 2.525 ; 3.477 ; Rise       ; clk             ;
;  ad_data[3]  ; clk        ; 2.350 ; 3.325 ; Rise       ; clk             ;
;  ad_data[4]  ; clk        ; 2.168 ; 3.088 ; Rise       ; clk             ;
;  ad_data[5]  ; clk        ; 3.092 ; 4.107 ; Rise       ; clk             ;
;  ad_data[6]  ; clk        ; 3.144 ; 4.179 ; Rise       ; clk             ;
;  ad_data[7]  ; clk        ; 3.099 ; 4.187 ; Rise       ; clk             ;
;  ad_data[8]  ; clk        ; 2.914 ; 3.932 ; Rise       ; clk             ;
;  ad_data[9]  ; clk        ; 2.855 ; 3.875 ; Rise       ; clk             ;
;  ad_data[10] ; clk        ; 2.543 ; 3.504 ; Rise       ; clk             ;
;  ad_data[11] ; clk        ; 3.078 ; 4.111 ; Rise       ; clk             ;
;  ad_data[12] ; clk        ; 2.728 ; 3.701 ; Rise       ; clk             ;
;  ad_data[13] ; clk        ; 3.155 ; 4.187 ; Rise       ; clk             ;
;  ad_data[14] ; clk        ; 2.777 ; 3.802 ; Rise       ; clk             ;
;  ad_data[15] ; clk        ; 2.908 ; 3.907 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ad_busy      ; clk        ; -1.046 ; -1.795 ; Rise       ; clk             ;
; ad_data[*]   ; clk        ; -0.767 ; -1.525 ; Rise       ; clk             ;
;  ad_data[0]  ; clk        ; -1.044 ; -1.864 ; Rise       ; clk             ;
;  ad_data[1]  ; clk        ; -1.078 ; -1.903 ; Rise       ; clk             ;
;  ad_data[2]  ; clk        ; -0.767 ; -1.525 ; Rise       ; clk             ;
;  ad_data[3]  ; clk        ; -0.971 ; -1.774 ; Rise       ; clk             ;
;  ad_data[4]  ; clk        ; -0.790 ; -1.526 ; Rise       ; clk             ;
;  ad_data[5]  ; clk        ; -0.834 ; -1.588 ; Rise       ; clk             ;
;  ad_data[6]  ; clk        ; -1.082 ; -1.886 ; Rise       ; clk             ;
;  ad_data[7]  ; clk        ; -1.087 ; -1.896 ; Rise       ; clk             ;
;  ad_data[8]  ; clk        ; -0.969 ; -1.754 ; Rise       ; clk             ;
;  ad_data[9]  ; clk        ; -1.056 ; -1.867 ; Rise       ; clk             ;
;  ad_data[10] ; clk        ; -0.999 ; -1.785 ; Rise       ; clk             ;
;  ad_data[11] ; clk        ; -1.069 ; -1.859 ; Rise       ; clk             ;
;  ad_data[12] ; clk        ; -0.963 ; -1.739 ; Rise       ; clk             ;
;  ad_data[13] ; clk        ; -1.061 ; -1.848 ; Rise       ; clk             ;
;  ad_data[14] ; clk        ; -1.070 ; -1.860 ; Rise       ; clk             ;
;  ad_data[15] ; clk        ; -1.001 ; -1.790 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 3.617 ; 3.690 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 3.769 ; 3.850 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 3.256 ; 3.257 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 4.715 ; 4.977 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 3.530 ; 3.547 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 3.497 ; 3.565 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 3.642 ; 3.718 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 3.150 ; 3.148 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 4.550 ; 4.799 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 3.407 ; 3.421 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+---------------------------+-----------+--------+----------+---------+---------------------+
; Clock                     ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack          ; -28.850   ; -0.438 ; N/A      ; N/A     ; -3.201              ;
;  clk                      ; -28.850   ; -0.110 ; N/A      ; N/A     ; -3.201              ;
;  uart:u3|clkdiv:u0|clkout ; -7.160    ; -0.438 ; N/A      ; N/A     ; -1.487              ;
;  uart:u3|uart_stat.000    ; -2.414    ; 0.015  ; N/A      ; N/A     ; 0.388               ;
; Design-wide TNS           ; -6677.534 ; -4.25  ; 0.0      ; 0.0     ; -1825.085           ;
;  clk                      ; -6301.425 ; -0.110 ; N/A      ; N/A     ; -1726.943           ;
;  uart:u3|clkdiv:u0|clkout ; -219.196  ; -4.250 ; N/A      ; N/A     ; -98.142             ;
;  uart:u3|uart_stat.000    ; -156.913  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+---------------------------+-----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ad_busy      ; clk        ; 7.691 ; 8.408 ; Rise       ; clk             ;
; ad_data[*]   ; clk        ; 7.497 ; 7.414 ; Rise       ; clk             ;
;  ad_data[0]  ; clk        ; 5.654 ; 5.865 ; Rise       ; clk             ;
;  ad_data[1]  ; clk        ; 7.067 ; 7.349 ; Rise       ; clk             ;
;  ad_data[2]  ; clk        ; 5.943 ; 5.912 ; Rise       ; clk             ;
;  ad_data[3]  ; clk        ; 5.404 ; 5.563 ; Rise       ; clk             ;
;  ad_data[4]  ; clk        ; 4.939 ; 5.088 ; Rise       ; clk             ;
;  ad_data[5]  ; clk        ; 7.249 ; 7.133 ; Rise       ; clk             ;
;  ad_data[6]  ; clk        ; 7.312 ; 7.287 ; Rise       ; clk             ;
;  ad_data[7]  ; clk        ; 6.754 ; 6.902 ; Rise       ; clk             ;
;  ad_data[8]  ; clk        ; 6.735 ; 6.701 ; Rise       ; clk             ;
;  ad_data[9]  ; clk        ; 6.604 ; 6.629 ; Rise       ; clk             ;
;  ad_data[10] ; clk        ; 5.895 ; 5.978 ; Rise       ; clk             ;
;  ad_data[11] ; clk        ; 7.045 ; 7.107 ; Rise       ; clk             ;
;  ad_data[12] ; clk        ; 6.337 ; 6.351 ; Rise       ; clk             ;
;  ad_data[13] ; clk        ; 7.497 ; 7.414 ; Rise       ; clk             ;
;  ad_data[14] ; clk        ; 6.488 ; 6.662 ; Rise       ; clk             ;
;  ad_data[15] ; clk        ; 6.743 ; 6.710 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ad_busy      ; clk        ; -1.046 ; -1.795 ; Rise       ; clk             ;
; ad_data[*]   ; clk        ; -0.767 ; -1.525 ; Rise       ; clk             ;
;  ad_data[0]  ; clk        ; -1.044 ; -1.864 ; Rise       ; clk             ;
;  ad_data[1]  ; clk        ; -1.078 ; -1.903 ; Rise       ; clk             ;
;  ad_data[2]  ; clk        ; -0.767 ; -1.525 ; Rise       ; clk             ;
;  ad_data[3]  ; clk        ; -0.971 ; -1.774 ; Rise       ; clk             ;
;  ad_data[4]  ; clk        ; -0.790 ; -1.526 ; Rise       ; clk             ;
;  ad_data[5]  ; clk        ; -0.834 ; -1.588 ; Rise       ; clk             ;
;  ad_data[6]  ; clk        ; -1.082 ; -1.886 ; Rise       ; clk             ;
;  ad_data[7]  ; clk        ; -1.087 ; -1.896 ; Rise       ; clk             ;
;  ad_data[8]  ; clk        ; -0.969 ; -1.754 ; Rise       ; clk             ;
;  ad_data[9]  ; clk        ; -1.056 ; -1.867 ; Rise       ; clk             ;
;  ad_data[10] ; clk        ; -0.999 ; -1.785 ; Rise       ; clk             ;
;  ad_data[11] ; clk        ; -1.069 ; -1.859 ; Rise       ; clk             ;
;  ad_data[12] ; clk        ; -0.963 ; -1.739 ; Rise       ; clk             ;
;  ad_data[13] ; clk        ; -1.061 ; -1.848 ; Rise       ; clk             ;
;  ad_data[14] ; clk        ; -1.070 ; -1.860 ; Rise       ; clk             ;
;  ad_data[15] ; clk        ; -1.001 ; -1.790 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+-------------+--------------------------+--------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise   ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+--------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 7.762  ; 7.599 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 8.156  ; 7.895 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 6.974  ; 6.783 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 10.105 ; 9.819 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 7.509  ; 7.321 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+--------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; ad_convstab ; clk                      ; 3.497 ; 3.565 ; Rise       ; clk                      ;
; ad_cs       ; clk                      ; 3.642 ; 3.718 ; Rise       ; clk                      ;
; ad_rd       ; clk                      ; 3.150 ; 3.148 ; Rise       ; clk                      ;
; ad_reset    ; clk                      ; 4.550 ; 4.799 ; Rise       ; clk                      ;
; tx          ; uart:u3|clkdiv:u0|clkout ; 3.407 ; 3.421 ; Rise       ; uart:u3|clkdiv:u0|clkout ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ad_os[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_os[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_os[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_cs         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_rd         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_reset      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_convstab   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; first_data              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rx                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_busy                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[15]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[14]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[13]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[12]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[11]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[10]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[9]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ad_data[8]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad_os[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ad_os[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ad_os[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ad_cs         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ad_rd         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ad_reset      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ad_convstab   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad_os[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ad_os[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ad_os[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ad_cs         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ad_rd         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ad_reset      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ad_convstab   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.165 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.165 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad_os[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ad_os[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ad_os[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ad_cs         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ad_rd         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ad_reset      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ad_convstab   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.257 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.257 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
; clk                      ; clk                      ; > 2147483647 ; 0        ; 0        ; 0        ;
; uart:u3|clkdiv:u0|clkout ; clk                      ; 1            ; 1        ; 0        ; 0        ;
; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 2380         ; 0        ; 0        ; 0        ;
; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 206          ; 18       ; 0        ; 0        ;
; clk                      ; uart:u3|uart_stat.000    ; 176          ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
; clk                      ; clk                      ; > 2147483647 ; 0        ; 0        ; 0        ;
; uart:u3|clkdiv:u0|clkout ; clk                      ; 1            ; 1        ; 0        ; 0        ;
; uart:u3|clkdiv:u0|clkout ; uart:u3|clkdiv:u0|clkout ; 2380         ; 0        ; 0        ; 0        ;
; uart:u3|uart_stat.000    ; uart:u3|clkdiv:u0|clkout ; 206          ; 18       ; 0        ; 0        ;
; clk                      ; uart:u3|uart_stat.000    ; 176          ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 139   ; 139  ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Thu May 05 14:51:22 2016
Info: Command: quartus_sta ad706_test -c ad706_test
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "u3|uart_ad[108][2]|combout" is a latch
    Warning: Node "u3|uart_ad[108][1]|combout" is a latch
    Warning: Node "u3|uart_ad[103][2]|combout" is a latch
    Warning: Node "u3|uart_ad[65][2]|combout" is a latch
    Warning: Node "u3|uart_ad[66][1]|combout" is a latch
    Warning: Node "u3|uart_ad[103][1]|combout" is a latch
    Warning: Node "u3|uart_ad[107][1]|combout" is a latch
    Warning: Node "u3|uart_ad[103][0]|combout" is a latch
    Warning: Node "u3|uart_ad[107][0]|combout" is a latch
    Warning: Node "u3|uart_ad[103][3]|combout" is a latch
    Warning: Node "u3|uart_ad[65][3]|combout" is a latch
    Warning: Node "u3|uart_ad[66][2]|combout" is a latch
    Warning: Node "u3|uart_ad[64][2]|combout" is a latch
    Warning: Node "u3|uart_ad[92][2]|combout" is a latch
    Warning: Node "u3|uart_ad[94][2]|combout" is a latch
    Warning: Node "u3|uart_ad[88][2]|combout" is a latch
    Warning: Node "u3|uart_ad[4][2]|combout" is a latch
    Warning: Node "u3|uart_ad[107][2]|combout" is a latch
    Warning: Node "u3|uart_ad[92][1]|combout" is a latch
    Warning: Node "u3|uart_ad[94][1]|combout" is a latch
    Warning: Node "u3|uart_ad[64][1]|combout" is a latch
    Warning: Node "u3|uart_ad[65][1]|combout" is a latch
    Warning: Node "u3|uart_ad[4][1]|combout" is a latch
    Warning: Node "u3|uart_ad[63][1]|combout" is a latch
    Warning: Node "u3|uart_ad[63][0]|combout" is a latch
    Warning: Node "u3|uart_ad[65][0]|combout" is a latch
    Warning: Node "u3|uart_ad[108][0]|combout" is a latch
    Warning: Node "u3|uart_ad[107][3]|combout" is a latch
    Warning: Node "u3|uart_ad[108][3]|combout" is a latch
    Warning: Node "u3|uart_ad[102][2]|combout" is a latch
    Warning: Node "u3|uart_ad[106][2]|combout" is a latch
    Warning: Node "u3|uart_ad[74][2]|combout" is a latch
    Warning: Node "u3|uart_ad[22][2]|combout" is a latch
    Warning: Node "u3|uart_ad[102][1]|combout" is a latch
    Warning: Node "u3|uart_ad[22][1]|combout" is a latch
    Warning: Node "u3|uart_ad[47][1]|combout" is a latch
    Warning: Node "u3|uart_ad[61][1]|combout" is a latch
    Warning: Node "u3|uart_ad[79][1]|combout" is a latch
    Warning: Node "u3|uart_ad[61][0]|combout" is a latch
    Warning: Node "u3|uart_ad[79][0]|combout" is a latch
    Warning: Node "u3|uart_ad[77][0]|combout" is a latch
    Warning: Node "u3|uart_ad[91][0]|combout" is a latch
    Warning: Node "u3|uart_ad[89][0]|combout" is a latch
    Warning: Node "u3|uart_ad[37][0]|combout" is a latch
    Warning: Node "u3|uart_ad[10][0]|combout" is a latch
    Warning: Node "u3|uart_ad[89][3]|combout" is a latch
    Warning: Node "u3|uart_ad[91][3]|combout" is a latch
    Warning: Node "u3|uart_ad[78][2]|combout" is a latch
    Warning: Node "u3|uart_ad[80][2]|combout" is a latch
    Warning: Node "u3|uart_ad[61][2]|combout" is a latch
    Warning: Node "u3|uart_ad[63][2]|combout" is a latch
    Warning: Node "u3|uart_ad[93][2]|combout" is a latch
    Warning: Node "u3|uart_ad[79][2]|combout" is a latch
    Warning: Node "u3|uart_ad[77][2]|combout" is a latch
    Warning: Node "u3|uart_ad[89][2]|combout" is a latch
    Warning: Node "u3|uart_ad[91][2]|combout" is a latch
    Warning: Node "u3|uart_ad[78][1]|combout" is a latch
    Warning: Node "u3|uart_ad[106][1]|combout" is a latch
    Warning: Node "u3|uart_ad[74][1]|combout" is a latch
    Warning: Node "u3|uart_ad[88][1]|combout" is a latch
    Warning: Node "u3|uart_ad[46][1]|combout" is a latch
    Warning: Node "u3|uart_ad[10][1]|combout" is a latch
    Warning: Node "u3|uart_ad[9][1]|combout" is a latch
    Warning: Node "u3|uart_ad[93][1]|combout" is a latch
    Warning: Node "u3|uart_ad[77][1]|combout" is a latch
    Warning: Node "u3|uart_ad[37][1]|combout" is a latch
    Warning: Node "u3|uart_ad[21][1]|combout" is a latch
    Warning: Node "u3|uart_ad[23][1]|combout" is a latch
    Warning: Node "u3|uart_ad[9][0]|combout" is a latch
    Warning: Node "u3|uart_ad[93][0]|combout" is a latch
    Warning: Node "u3|uart_ad[75][0]|combout" is a latch
    Warning: Node "u3|uart_ad[105][0]|combout" is a latch
    Warning: Node "u3|uart_ad[49][0]|combout" is a latch
    Warning: Node "u3|uart_ad[51][0]|combout" is a latch
    Warning: Node "u3|uart_ad[8][0]|combout" is a latch
    Warning: Node "u3|uart_ad[92][0]|combout" is a latch
    Warning: Node "u3|uart_ad[94][0]|combout" is a latch
    Warning: Node "u3|uart_ad[80][0]|combout" is a latch
    Warning: Node "u3|uart_ad[105][3]|combout" is a latch
    Warning: Node "u3|uart_ad[75][3]|combout" is a latch
    Warning: Node "u3|uart_ad[63][3]|combout" is a latch
    Warning: Node "u3|uart_ad[61][3]|combout" is a latch
    Warning: Node "u3|uart_ad[37][3]|combout" is a latch
    Warning: Node "u3|uart_ad[38][3]|combout" is a latch
    Warning: Node "u3|uart_ad[24][3]|combout" is a latch
    Warning: Node "u3|uart_ad[10][3]|combout" is a latch
    Warning: Node "u3|uart_ad[8][3]|combout" is a latch
    Warning: Node "u3|uart_ad[94][3]|combout" is a latch
    Warning: Node "u3|uart_ad[92][3]|combout" is a latch
    Warning: Node "u3|uart_ad[24][2]|combout" is a latch
    Warning: Node "u3|uart_ad[18][2]|combout" is a latch
    Warning: Node "u3|uart_ad[8][2]|combout" is a latch
    Warning: Node "u3|uart_ad[10][2]|combout" is a latch
    Warning: Node "u3|uart_ad[60][2]|combout" is a latch
    Warning: Node "u3|uart_ad[21][2]|combout" is a latch
    Warning: Node "u3|uart_ad[23][2]|combout" is a latch
    Warning: Node "u3|uart_ad[37][2]|combout" is a latch
    Warning: Node "u3|uart_ad[75][2]|combout" is a latch
    Warning: Node "u3|uart_ad[105][2]|combout" is a latch
    Warning: Node "u3|uart_ad[80][1]|combout" is a latch
    Warning: Node "u3|uart_ad[50][1]|combout" is a latch
    Warning: Node "u3|uart_ad[60][1]|combout" is a latch
    Warning: Node "u3|uart_ad[24][1]|combout" is a latch
    Warning: Node "u3|uart_ad[8][1]|combout" is a latch
    Warning: Node "u3|uart_ad[89][1]|combout" is a latch
    Warning: Node "u3|uart_ad[91][1]|combout" is a latch
    Warning: Node "u3|uart_ad[7][1]|combout" is a latch
    Warning: Node "u3|uart_ad[5][1]|combout" is a latch
    Warning: Node "u3|uart_ad[19][1]|combout" is a latch
    Warning: Node "u3|uart_ad[49][1]|combout" is a latch
    Warning: Node "u3|uart_ad[51][1]|combout" is a latch
    Warning: Node "u3|uart_ad[47][0]|combout" is a latch
    Warning: Node "u3|uart_ad[19][0]|combout" is a latch
    Warning: Node "u3|uart_ad[21][0]|combout" is a latch
    Warning: Node "u3|uart_ad[23][0]|combout" is a latch
    Warning: Node "u3|uart_ad[35][0]|combout" is a latch
    Warning: Node "u3|uart_ad[33][0]|combout" is a latch
    Warning: Node "u3|uart_ad[24][0]|combout" is a latch
    Warning: Node "u3|uart_ad[106][0]|combout" is a latch
    Warning: Node "u3|uart_ad[38][0]|combout" is a latch
    Warning: Node "u3|uart_ad[64][0]|combout" is a latch
    Warning: Node "u3|uart_ad[51][3]|combout" is a latch
    Warning: Node "u3|uart_ad[49][3]|combout" is a latch
    Warning: Node "u3|uart_ad[80][3]|combout" is a latch
    Warning: Node "u3|uart_ad[106][3]|combout" is a latch
    Warning: Node "u3|uart_ad[50][2]|combout" is a latch
    Warning: Node "u3|uart_ad[46][2]|combout" is a latch
    Warning: Node "u3|uart_ad[9][2]|combout" is a latch
    Warning: Node "u3|uart_ad[47][2]|combout" is a latch
    Warning: Node "u3|uart_ad[7][2]|combout" is a latch
    Warning: Node "u3|uart_ad[5][2]|combout" is a latch
    Warning: Node "u3|uart_ad[19][2]|combout" is a latch
    Warning: Node "u3|uart_ad[49][2]|combout" is a latch
    Warning: Node "u3|uart_ad[51][2]|combout" is a latch
    Warning: Node "u3|uart_ad[38][1]|combout" is a latch
    Warning: Node "u3|uart_ad[36][1]|combout" is a latch
    Warning: Node "u3|uart_ad[18][1]|combout" is a latch
    Warning: Node "u3|uart_ad[105][1]|combout" is a latch
    Warning: Node "u3|uart_ad[75][1]|combout" is a latch
    Warning: Node "u3|uart_ad[33][1]|combout" is a latch
    Warning: Node "u3|uart_ad[35][1]|combout" is a latch
    Warning: Node "u3|uart_ad[7][0]|combout" is a latch
    Warning: Node "u3|uart_ad[5][0]|combout" is a latch
    Warning: Node "u3|uart_ad[78][0]|combout" is a latch
    Warning: Node "u3|uart_ad[66][0]|combout" is a latch
    Warning: Node "u3|uart_ad[22][0]|combout" is a latch
    Warning: Node "u3|uart_ad[9][3]|combout" is a latch
    Warning: Node "u3|uart_ad[79][3]|combout" is a latch
    Warning: Node "u3|uart_ad[77][3]|combout" is a latch
    Warning: Node "u3|uart_ad[33][3]|combout" is a latch
    Warning: Node "u3|uart_ad[35][3]|combout" is a latch
    Warning: Node "u3|uart_ad[19][3]|combout" is a latch
    Warning: Node "u3|uart_ad[21][3]|combout" is a latch
    Warning: Node "u3|uart_ad[23][3]|combout" is a latch
    Warning: Node "u3|uart_ad[64][3]|combout" is a latch
    Warning: Node "u3|uart_ad[78][3]|combout" is a latch
    Warning: Node "u3|uart_ad[36][2]|combout" is a latch
    Warning: Node "u3|uart_ad[38][2]|combout" is a latch
    Warning: Node "u3|uart_ad[35][2]|combout" is a latch
    Warning: Node "u3|uart_ad[33][2]|combout" is a latch
    Warning: Node "u3|uart_ad[32][1]|combout" is a latch
    Warning: Node "u3|uart_ad[52][1]|combout" is a latch
    Warning: Node "u3|uart_ad[50][0]|combout" is a latch
    Warning: Node "u3|uart_ad[36][0]|combout" is a latch
    Warning: Node "u3|uart_ad[52][0]|combout" is a latch
    Warning: Node "u3|uart_ad[93][3]|combout" is a latch
    Warning: Node "u3|uart_ad[5][3]|combout" is a latch
    Warning: Node "u3|uart_ad[7][3]|combout" is a latch
    Warning: Node "u3|uart_ad[66][3]|combout" is a latch
    Warning: Node "u3|uart_ad[22][3]|combout" is a latch
    Warning: Node "u3|uart_ad[32][2]|combout" is a latch
    Warning: Node "u3|uart_ad[47][3]|combout" is a latch
    Warning: Node "u3|uart_ad[50][3]|combout" is a latch
    Warning: Node "u3|uart_ad[52][2]|combout" is a latch
    Warning: Node "u3|uart_ad[36][3]|combout" is a latch
    Warning: Node "u3|uart_ad[52][3]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'ad706_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name uart:u3|clkdiv:u0|clkout uart:u3|clkdiv:u0|clkout
    Info: create_clock -period 1.000 -name uart:u3|uart_stat.000 uart:u3|uart_stat.000
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -28.850
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -28.850     -6301.425 clk 
    Info:    -7.160      -219.196 uart:u3|clkdiv:u0|clkout 
    Info:    -2.414      -156.913 uart:u3|uart_stat.000 
Info: Worst-case hold slack is -0.438
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.438        -4.250 uart:u3|clkdiv:u0|clkout 
    Info:     0.078         0.000 clk 
    Info:     0.162         0.000 uart:u3|uart_stat.000 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201     -1726.943 clk 
    Info:    -1.487       -98.142 uart:u3|clkdiv:u0|clkout 
    Info:     0.463         0.000 uart:u3|uart_stat.000 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -26.707
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -26.707     -5786.027 clk 
    Info:    -6.659      -200.345 uart:u3|clkdiv:u0|clkout 
    Info:    -2.232      -130.320 uart:u3|uart_stat.000 
Info: Worst-case hold slack is -0.398
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.398        -2.283 uart:u3|clkdiv:u0|clkout 
    Info:     0.149         0.000 uart:u3|uart_stat.000 
    Info:     0.209         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.201
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.201     -1726.943 clk 
    Info:    -1.487       -98.142 uart:u3|clkdiv:u0|clkout 
    Info:     0.390         0.000 uart:u3|uart_stat.000 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|uart_stat.000}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {uart:u3|clkdiv:u0|clkout}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|uart_stat.000}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {uart:u3|clkdiv:u0|clkout}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -11.949
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -11.949     -2219.492 clk 
    Info:    -2.540       -60.364 uart:u3|clkdiv:u0|clkout 
    Info:    -0.550        -2.355 uart:u3|uart_stat.000 
Info: Worst-case hold slack is -0.310
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.310        -3.753 uart:u3|clkdiv:u0|clkout 
    Info:    -0.110        -0.110 clk 
    Info:     0.015         0.000 uart:u3|uart_stat.000 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000     -1452.264 clk 
    Info:    -1.000       -66.000 uart:u3|clkdiv:u0|clkout 
    Info:     0.388         0.000 uart:u3|uart_stat.000 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 181 warnings
    Info: Peak virtual memory: 415 megabytes
    Info: Processing ended: Thu May 05 14:51:27 2016
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:07


