# MATRIKS: Biblioteca para coprocessador aritm√©tico de matrizes

**Matriks** √© uma biblioteca em Assembly desenvolvida para facilitar a comunica√ß√£o entre o processador ARM Cortex-A9 (rodando Linux) da plataforma DE1-SoC e um coprocessador aritm√©tico para matrizes implementado na Intel FPGA em Verilog.

O coprocessador √© capaz de performar opera√ß√µes b√°sicas entre matrizes quadradas de n <= 5 (opera√ß√µes como soma, subtra√ß√£o, multiplica√ß√£o por escalar ou outra matriz, determinante, oposta e transposta). A biblioteca possui um conjunto de fun√ß√µes em Assembly que permitem ao usu√°rio enviar dados, realizar opera√ß√µes e receber os resultados por meio de um mapeamento de mem√≥ria.

Para obter mais informa√ß√µes sobre o coprocessador aritm√©tico, acesse o [reposit√≥rio](https://github.com/riancmd/matrix-coprocessor-arm-cortex-a9).

> ‚ö† Caso tenha interesse exclusivo em usar a biblioteca Assembly para criar seu pr√≥prio programa utilizando o coprocessador, as informa√ß√µes necess√°rias est√£o em [Biblioteca](#-biblioteca). Entretanto, a l√≥gica de tratamento das matrizes no envio foi implementada parcialmente no programa em C.

## üöÄ Sum√°rio

* [Sobre o coprocessador](#-sobre-o-coprocessador)
* [Pr√©-requisitos](#-pr√©-requisitos)
* [Como instalar?](#-como-instalar)
* [Recursos utilizados](#-recursos-utilizados)
* [Metodologia](#-metodologia)
  * [Comunica√ß√£o HPS-FPGA](#-comunica√ß√£o-HPS-FPGA)
  * [Remo√ß√£o de m√≥dulos desnecess√°rios](#-remo√ß√£o-de-m√≥dulos-desnecess√°rios)
  * [Cria√ß√£o de novas instru√ß√µes na FPGA](#-as-novas-instru√ß√µes)
  * [Biblioteca](#-biblioteca)
  * [Programa principal](#-programa-principal)
* [Testes](#testes)
* [Como utilizar a biblioteca?](#como-utilizar-o-coprocessador)
* [Conclus√£o](#conclus√£o)
* [Refer√™ncias](#-refer√™ncias)
* [Colaboradores](#-colaboradores)

## üë®‚Äçüíª Sobre o coprocessador
Para utilizar a biblioteca Matriks, √© necess√°rio ter o coprocessador aritm√©tico para matrizes implementado na FPGA do kit DE1-SoC. Caso contr√°rio, n√£o ser√° poss√≠vel utiliz√°-la, pois a biblioteca depende do processamento das instru√ß√µes pelo coprocessador.

O [coprocessador aritm√©tico de matrizes](https://github.com/riancmd/matrix-coprocessor-arm-cortex-a9), desenvolvido para trabalhar em conjunto com o processador ARM Cortex A9, foi implementado em Verilog e possui toda sua documenta√ß√£o dispon√≠vel no reposit√≥rio linkado. Entretanto, junto a este reposit√≥rio, h√° uma vers√£o atualizada do coprocessador para trabalhar em conjunto com a biblioteca. Portanto, **a biblioteca deve ser usada junto √† nova vers√£o do coprocessador**. A vers√£o 2.0 do coprocessador possui modifica√ß√µes para conserto de alguns bugs, al√©m da adi√ß√£o de novos m√≥dulos para a l√≥gica de comunica√ß√£o entre o HPS (o processador) e o coprocessador na FPGA e, por fim, inser√ß√£o do clock pr√≥prio da placa.

## üìÑ Pr√©-requisitos
Para que o projeto funcione corretamente, √© necess√°rio que voc√™ tenha:

- Um **kit de desenvolvimento DE1-SoC** com FPGA Cyclone V.
- O software **Quartus Prime Lite Edition 23.1.1** instalado no seu computador.
- Uma distribui **Linux instalado e funcional no HPS** (Hard Processor System) do kit DE1-SoC.
- Conex√£o entre o HPS e o computador via **cabo Ethernet**.
- O **compilador GCC** j√° instalado no Linux do HPS (geralmente vem por padr√£o).

> ‚ö†Ô∏è Estes requisitos **devem** ser seguidos. O projeto foi desenvolvido exclusivamente para o kit DE1-SoC, cuja pinagem e arquitetura s√£o espec√≠ficas. Ele **n√£o funciona** com outros kits ou configura√ß√µes diferentes.


## üîß Como instalar?
### 1. Preparar o projeto

- Fa√ßa o download do projeto como arquivo `.zip` no GitHub.
- Extraia a pasta `matrix-coprocessor-arm-cortex-a9-2.0`.

### 2. Compilar no Quartus Prime

- Abra o **Quartus Prime Lite Edition**.
- V√° em **File > Open Project**.
- Navegue at√© a pasta extra√≠da do projeto.
- Selecione o arquivo `soc_system.qpf` e clique em **Abrir**.
- Clique na **seta azul para a direita** ou v√° em **Processing > Start Compilation** para iniciar a compila√ß√£o.
- Ap√≥s a compila√ß√£o, v√° em **Tools > Programmer**.
- Clique em **Hardware Setup** e verifique se a placa foi reconhecida.
- Carregue o arquivo `.sof` gerado.
- Clique em **Start** para programar a FPGA.

### 3. Conectar ao HPS via SSH

- Conecte o HPS ao seu computador via **cabo Ethernet**.
- Verifique o IP da placa (dispon√≠vel na sua placa).
- Abra o terminal no seu computador.
- Utilize o comando SSH para acessar o HPS:
  - `ssh <seu_usuario>@<ip_do_hps>`

### 4. Transferir os arquivos para o HPS

- Certifique-se de que a pasta `src` (com `main.c` e `makefile`) e a pasta `lib` est√£o organizadas corretamente.
- Use um dos m√©todos abaixo para transferir os arquivos para o HPS:

#### Op√ß√£o 1: Pelo terminal (Linux/macOS/WSL)

- Acesse o terminal no seu computador.
- Use o comando `scp` para copiar os arquivos:
  - `scp -r src lib <seu_usuario>@<ip_do_hps>:~/`

#### Op√ß√£o 2: Pelo gerenciador de arquivos

- No **Linux**:
  - Abra o gerenciador de arquivos.
  - Acesse `sftp://<seu_usuario>@<ip_do_hps>` e copie os arquivos.
- No **Windows**:
  - Use programas como **WinSCP** ou **FileZilla** para realizar a transfer√™ncia via SFTP.

### 5. Compilar e rodar no HPS

- Acesse o terminal do HPS via SSH.
- Navegue at√© a pasta `src` onde est√° o `makefile`.
- Compile o projeto com o comando `make compile`.
- Execute o programa com o comando `make run`.
- Siga as instru√ß√µes do terminal para escolher a opera√ß√£o, o tamanho da matriz e digitar seus elementos.


## üì¶ Recursos utilizados
### üß© Placa DE1-SoC

A placa DE1-SoC, baseada no SoC Cyclone V, integra um sistema de processador (HPS) com uma FPGA, permitindo projetos embarcados que combinam software e hardware dedicados.

[Manual da placa - Intel](https://www.intel.com/content/www/us/en/developer/articles/technical/fpga-academic-boards.html)

### üõ†Ô∏è Quartus Prime Lite (vers√µes 20.1 e 23.1)

Ferramenta oficial da Intel para desenvolvimento com FPGAs. Permite a cria√ß√£o de circuitos digitais usando linguagens como Verilog e VHDL, com suporte a simula√ß√£o, an√°lise e programa√ß√£o das placas.

[Site Oficial do Software](https://www.intel.com.br/content/www/br/pt/products/details/fpga/development-tools/quartus-prime.html)

### üêß DE1-SoC-UP Linux

O sistema operacional DE1-SoC-UP Linux √© a distribui√ß√£o espec√≠fica do HPS da DE1-SoC, respons√°vel por rodar o programa que interage com o coprocessador implementado na FPGA atrav√©s da biblioteca Assembly.

---

## üî® Metodologia
A atualiza√ß√£o do projeto consistiu em realizar 3 etapas b√°sicas: I - Modifica√ß√µes nos m√≥dulos criados no projeto 1 para acomodar os novos requisitos; II - Cria√ß√£o da biblioteca assembly para o processador enviar instru√ß√µes ao coprocessador; III - Interface em C entre a biblioteca e o usu√°rio.
Os subt√≥picos "Comunica√ß√£o HPS-FPGA", "Remo√ß√£o de m√≥dulos desnecess√°rios" e "Cria√ß√£o de novas instru√ß√µes na FPGA" elencam os passos feitos na primeira etapa, j√° o subt√≥pico "Biblioteca" explica a realiza√ß√£o da segunda etapa e por fim, o subt√≥pico "Programa principal" corresponde a terceira etapa.

## üó£ Comunica√ß√£o HPS-FPGA
Na placa DE1-SoC existem 2 escopos principais, o HPS, contendo o processador ARMv7 e o sistema operacional Linux, e a parte do FPGA, a parte program√°vel via Quartus. Contudo, entre essas 2 partes da placa, h√° uma conex√£o que permite enviar e receber dados, conhecida como ponte AXI, e por meio de cria√ß√£o de interfaces de comunica√ß√£o, que correspondem a perif√©ricos criados na FPGA, pode-se ent√£o ter controle de forma os quais dados s√£o enviados para FPGA e lidos da FPGA atrav√©s do HPS.
A cria√ß√£o desses perif√©ricos ocorre atrav√©s da ferramenta do Quartus *Platform Designer*, tamb√©m conhecido como *QSYS*, uma ferramenta que permite criar sistemas robustos a partir da conex√£o personalizada de componentes de processadores, mem√≥ria, perif√©ricos, barramentos, entre outros, a partir da adi√ß√£o deles no ambiente de design e a configura√ß√£o de como eles devem se relacionar. Dessa forma, pode criar o componente HPS referente ao processador e os perif√©ricos de comunica√ß√£o que usar√£o a interface AXI.
O perif√©rico usado para essa nova etapa do projeto foi o *PIO*, *Parallel Input/Output*, que cont√©m largura de dados de 1 at√© 32 bits para serem enviados do HPS para FPGA ou lidos da FPGA para o HPS. Elas ficam conectadas ao barramento AXI de interconex√£o, em espec√≠fico, conecatado ao *LightWeight Brigde*, uma ponte AXI mais simples que permite transferir dados de 32 bits.

Para o projeto, foram usados 3 PIOs, um configurado como *Output* de 32 bits, logo o HPS envia dados para esse PIO e na FPGA, via Verilog, a sa√≠da do m√≥dulo contendo esse perif√©rico √© tratado como um sinal de entrada (Input) para os m√≥dulos criados (Control Unit), o segundo PIO foi um de 32 bits de *Input*, logo o m√≥dulo de controle possui a sa√≠da de largura de 32 bits h√° a conex√£o dos fios que saem desse m√≥dulo e entram na conex√£o do m√≥dulo que possuem esse segundo PIO, e por fim o terceiro PIO possui apenas 2 bits de largura, sendo configurado como *Input* e serve como bit de controle do FPGA para o HPS e bit de overflow de uma opera√ß√£o. Abaixo, h√° uma tabela contendo mais detalhes do funcionamento desses PIOs:


| **PIOs**       | **Largura** | **Endere√ßo (offset)** | **Dire√ß√£o** | **Funcionalidade**                    |
|----------------|-------------|------------------------|-------------|---------------------------------------|
| `PIO_Coprocessor_Instruction`        | 32 bits      | `0x0000`                 | Output (HPS->FPGA)       | Recebe instru√ß√£o da HPS contendo 16 bits para 2 n√∫meros de 8 bits cada, Opcode de 4 bits, tamanho de matriz de 2 bits, posi√ß√£o para armazenar e ler de 4 bits e 1 bit de sinal (Os outros 5 bits s√£o ignorados)             |
| `PIO_Data_Out`        | 32 bits      | `0x0010`                 | Input(FPGA->HPS)       | Cont√©m 4 n√∫meros de 8 bits cada que ser√° retornados da FPGA para o HPS para serem armazenados como resultado da opera√ß√£o             |
| `PIO_Ready_Signals`   | 2 bits      | `0x0020`                 | Input(FPGA->HPS)         | Possui um bit de *ready* (pront0) da FPGA indicando a finaliza√ß√£o de uma opera√ß√£o solicitada pela HPS e um bit indicando *overflow* da opera√ß√£o.      |

Uma vez configurado os PIOs no *QSYS*, gera-se ent√£o o Verilog correspondente, que √© instanciado no *Top-Level* do projeto e os fios dos PIOs do m√≥dulo s√£o conectados ao m√≥dulo de controle (Control Unit). A seguir, uma imagem da ferramenta aberta e como est√° configurada para o projeto:
![Qsys_imagem](img/Qsys_img.png)

Em "1" h√° a aba de ***Ip Catalog***, onde busca-se por um componente para adicionar no sistema. Uma vez adicionado, ele aparece na aba a direita, onde configura-se as conex√µes do componente. Em "2" h√° a configura√ß√£o dos 3 PIOs usados para o projeto. Uma vez configurado o sistema, clica-se no menu ***Generate*** no topo da ferramenta para gerar o Verilog.

## üöÆ Remo√ß√£o de m√≥dulos desnecess√°rios
Uma vez criado os perif√©ricos de interconex√£o, o pr√≥ximo passo foi atualizar a unidade de controle criado no projeto 1 para acomodar as novas implementa√ß√µes e descartar componentes e configura√ß√µes antigas.
### Remo√ß√µes:
  - Foram removidos os m√≥dulos de *Interface* (Top-Level) e de mem√≥ria (*Memory*) junto com os arquivos de configura√ß√£o do *On-Chip-Memory* usado no projeto 1;
  - Foi removido o uso do clock sendo uma simula√ß√£o atrav√©s do aperto sequencial do bot√£o na placa;
  - Alguns sinais de entrada e sa√≠da do *control_unit* foram removidas;
  - Remo√ß√£o do estado de limpeza *CLN* da m√°quina de estados e de algumas funcionalidades n√£o mais necess√°rias dentro de um estado.

### Adi√ß√µes
- Foi adicionado o clock de 50 Mhz da placa como sendo o clock da m√°quina de estados da unidade de controle - Objetivo inicial n√£o implementado no problema 1;
- A unidade de controle recebe uma instru√ß√£o de 32 bits e retorna 32 bits de dados, al√©m dos sinais de ready e overflow j√° existentes;
- Acr√©scimo de bits na instru√ß√£o: 16 bits para 2 n√∫meros, 1 bit a mais para Opcode, uma vez que agora h√° mais 3 opera√ß√µes poss√≠veis de serem realizadas, 4 bits de posi√ß√£o e 1 bit de start da opera√ß√£o;
- Adi√ß√£o de 3 novas opera√ß√µes que podem ser realizadas pelo coprocessador, que ser√£o explicadas no pr√≥ximo subt√≥pico.

## üë©‚Äçüíª Cria√ß√£o de novas instru√ß√µes na FPGA
Como j√° mencionado a instru√ß√£o agora do coprocessador possui 32 bits, 5 sendo ignorados e 27 funcionais com significado na decodifica√ß√£o, a nova estrutura ficou da seguinte forma:

| **Posi√ß√£o dos Bits** | **Significado**                      |
|----------------------|--------------------------------------|
| [0]                  | Sinal de start da opera√ß√£o           |
| [4:1]                  | Posi√ß√£o para escrever ou ler no buffer(registrador)|
| [6:5]                  | Tamanho da matriz       |
| [10:7]                  | Opcode da opera√ß√£o                 |
| [26:11]                  | N√∫meros A e B (8 bits cada)            |

Al√©m disso, foi adicionado 3 novas opera√ß√µes: **STORE_MATRIX1**, **STORE_MATRIX2** e **LOAD_MATRIXR**. Sendo as 2 primeiras respons√°veis de armazenar 2 n√∫meros contidos no campo de n√∫meros da instru√ß√£o na posi√ß√£o dada pelo campo *Position* da instru√ß√£o dentro do buffer, que √© um registrador de 200 bits, um registrador para matrizA e um para matriz B. J√° a instru√ß√£o de load usa a posi√ß√£o para ler de um buffer/registrador de 200 bits que armazena o resultado da opera√ß√£o, e com base na posi√ß√£o retorna 32 bits (4 n√∫meros de 1 byte) para o HPS atrav√©s do PIO correspondente. A tabela a seguir apresenta como cada Opcode trabalha com os outros campos da instru√ß√£o.


| **OPCODE** | **Opera√ß√£o**                | **N√∫meros A e B**                                   | **Tamanho da Matriz**                                                             | **Posi√ß√£o**                                                | **Funcionalidade**                                                                                  |
|------------|-----------------------------|-----------------------------------------------------|------------------------------------------------------------------------------------|-------------------------------------------------------------|------------------------------------------------------------------------------------------------------|
| `0000`     | Soma                        | N√£o usa esse campo                                  | N√£o usa esse campo                                                                 | N√£o usa esse campo                                           | Soma de duas matrizes                                                                                |
| `0001`     | Subtra√ß√£o                   | N√£o usa esse campo                                  | N√£o usa esse campo                                                                 | N√£o usa esse campo                                           | Subtrai matriz A da matriz B                                                                        |
| `0010`     | Multiplica√ß√£o de matrizes   | N√£o usa esse campo                                  | N√£o usa esse campo                                                                 | N√£o usa esse campo                                           | Multiplica matrizes A e B                                                                           |
| `0011`     | Multiplica√ß√£o por inteiro   | N√£o usa esse campo                                  | N√£o usa esse campo                                                                 | N√£o usa esse campo                                           | Multiplica matriz A por um inteiro                                                                  |
| `0100`     | Determinante                | N√£o usa esse campo                                  | Usa para decidir qual determinante usar (Det2x2, Det3x3, Det4x4 ou Det5x5)         | N√£o usa esse campo                                           | Calcula a determinante da matriz com base no tamanho                                                |
| `0101`     | Transposta                  | N√£o usa esse campo                                  | N√£o usa esse campo                                                                 | N√£o usa esse campo                                           | Calcula transposta da matriz A                                                                      |
| `0110`     | Oposta                      | N√£o usa esse campo                                  | N√£o usa esse campo                                                                 | N√£o usa esse campo                                           | Calcula oposta da matriz A                                                                          |
| `0111`     | Store_matrix1               | Usa para guardar 2 valores                          | N√£o usa esse campo                                                                 | Usado para guardar os n√∫meros em certo offset do buffer/registrador     | Salva os 2 n√∫meros no campo da instru√ß√£o em certo offset dado pelo campo da posi√ß√£o dentro do registrador da matriz A |
| `1000`     | Store_matrix2               | Usa para guardar 2 valores                          | N√£o usa esse campo                                                                 | Usado para guardar os n√∫meros em certo offset do buffer/registrador     | Salva os 2 n√∫meros no campo da instru√ß√£o em certo offset dado pelo campo da posi√ß√£o dentro do registrador da matriz B |
| `1001`     | Load_matrixR                | N√£o usa esse campo                                  | N√£o usa esse campo                                                                 | Usado para ler os bits armazenados no buffer/registrador com base no offset da posi√ß√£o       | Retorna para HPS 32 bits presentes no registrador de resultado com base no offset dado pelo campo da posi√ß√£o          |


## üìö Biblioteca
A biblioteca `Matriks` foi escrita em Assembly para ARMv7 e serve como interface entre o processador (HPS) da DE1-SoC e o coprocessador de opera√ß√µes com matrizes implementado em Verilog na FPGA . Ela abstrai os detalhes da comunica√ß√£o com a FPGA e fornece um conjunto de fun√ß√µes que facilitam o envio e o recebimento de dados, bem como o controle das opera√ß√µes aritm√©ticas.

A cria√ß√£o da biblioteca foi baseada nas PIOs presentes no projeto do coprocessador no Quartus, explicadas alguns [t√≥picos acima](#-comunica√ß√£o-HPS-FPGA), mapeando os registradores da FPGA na mem√≥ria virtual do Linux atrav√©s do /dev/mem.

### üîß Como funciona a biblioteca?

A biblioteca realiza, em geral, 6 a√ß√µes, incluindo: inicializar o mapeamento de mem√≥ria, enviar instru√ß√µes, enviar um sinal de in√≠cio de opera√ß√£o, receber os dados do coprocessador, verificar situa√ß√µes de overflow e desmapear a mem√≥ria. Abaixo, uma breve descri√ß√£o de cada etapa:

1. **Inicializa√ß√£o**: Mapeia os registradores da FPGA na mem√≥ria virtual do Linux, atrav√©s de `/dev/mem` (utilizando a fun√ß√£o start_program).
2. **Envio de dados**: Envia pares de valores inteiros (elementos da matriz ou dados intermedi√°rios) para a FPGA.
3. **In√≠cio da opera√ß√£o**: Aciona o coprocessador para realizar a opera√ß√£o desejada (soma, subtra√ß√£o, multiplica√ß√£o, etc.).
4. **Recebimento dos resultados**: L√™ os dados processados de volta para o HPS.
5. **Verifica√ß√£o de overflow**: Verifica se houve overflow durante o processamento.
6. **Finaliza√ß√£o**: Desfaz o mapeamento de mem√≥ria e encerra o uso da biblioteca.

---

### üìå Fun√ß√µes dispon√≠veis

- **`start_program`**  
  Faz o mapeamento de mem√≥ria necess√°ria para acessar os registradores da FPGA. Deve ser chamada antes de qualquer outra fun√ß√£o. Sem mapear a mem√≥ria, n√£o √© poss√≠vel enviar instru√ß√µes.

- **`exit_program`**  
  Libera os recursos alocados e encerra o uso da biblioteca. √â utilizada apenas ao encerrar o programa. 

> :warning: √â importante desmapear a mem√≥ria para n√£o obter comportamentos inesperados na execu√ß√£o da biblioteca.

- **`operate_buffer_send(opcode, size, pos, buffer_ptr)`**  
  Envia uma instru√ß√£o ao coprocessador junto com dois operandos de 8 bits, que devem estar armazenados consecutivamente no endere√ßo apontado por `buffer_ptr`, al√©m do tamanho da matriz nxn e a posi√ß√£o no array de dados (no endere√ßo apontado). Essa fun√ß√£o √© usada para preencher o buffer interno com dados das matrizes.

> :warning: As matrizes s√£o calculadas sempre como sendo 5x5. Entretanto, a fun√ß√£o envia apenas 32bits por limita√ß√µes f√≠sicas da placa. Dessa forma, qualquer tratamento para envio de matrizes, caso n√£o utilize o programa conjunto, deve realizar o tratamento adequado. Mais informa√ß√µes est√£o dispon√≠veis no [programa principal](#-programa-principal).

- **`calculate_matriz(opcode, size, pos)`**  
  Inicia a opera√ß√£o no coprocessador com base nos par√¢metros informados anteriormente em operate_buffer_send. Essa fun√ß√£o **n√£o** envia dados, apenas envia um sinal de in√≠cio de opera√ß√£o.

- **`operate_buffer_receive(opcode, size, pos, buffer_ptr)`**  
  Solicita ao coprocessador o resultado de uma opera√ß√£o. O resultado (32 bits) ser√° armazenado nos 4 bytes a partir do endere√ßo indicado por `buffer_ptr`, seguindo a posi√ß√£o apontada. Como o resultado sempre √© enviado como matriz 5x5, o tratamento do recebimento de dados tamb√©m deve ser tratado adequadamente no programa em C.

- **`signal_overflow()`**  
  Verifica se houve overflow na √∫ltima opera√ß√£o. Retorna 1 em caso de overflow e 0 caso contr√°rio.

### Tabela compacta de fun√ß√µes
| Fun√ß√£o                    | Argumentos                          | Bits por Argumento (Total) | Descri√ß√£o                                                                 |
|---------------------------|-------------------------------------|----------------------------|---------------------------------------------------------------------------|
| `start_program`           | `void`                              | -                          | Inicializa o programa e mapeia os endere√ßos dos PIOs                      |
| `exit_program`            | `void`                              | -                          | Finaliza o programa e desmapeia a mem√≥ria                                 |
| `operate_buffer_send`     | `(opcode, size, position, matriz)` | **Instru√ß√£o (32 bits):**<br>- 8 bits N1<br>- 8 bits N2<br>- 4 bits Opcode<br>- 2 bits Size<br>- 3 bits Position<br>- 1 bit Start<br>- 6 bits n√£o utilizados | Envia 2 elementos da matriz por vez para o coprocessador                  |
| `calculate_matriz`        | `(opcode, size, position)`         | **Instru√ß√£o (32 bits):**<br>- 4 bits Opcode<br>- 2 bits Size<br>- 3 bits Position<br>- 1 bit Start<br>- 22 bits n√£o utilizados | Inicia uma opera√ß√£o matricial no coprocessador                            |
| `operate_buffer_receive`  | `(opcode, size, position, matriz)` | **Retorno (32 bits):**<br>- 4 valores de 8 bits cada (total 32 bits)       | Recebe 4 elementos da matriz resultante por vez do coprocessador          |
| `signal_overflow`         | `void`                              | **Sinal (1 bit):**<br>- 1 bit Overflow (bit 0 do PIO3)                    | Verifica se ocorreu overflow na √∫ltima opera√ß√£o                           |

---

### ‚úèÔ∏è Exemplo de uso

```C
    // envia os dados com o opcode
    temp_pos = matrixA;
    for (i=0;i<13;i++){
        flagOK1 = operate_buffer_send(storeMatrixA, (size-2), i, temp_pos);
        temp_pos += 2;
    }
```


## üíª Programa principal
### Vis√£o Geral
O programa principal (`main.c`) atua como a interface de usu√°rio para a biblioteca Matriks, permitindo opera√ß√µes matriciais atrav√©s do coprocessador aritm√©tico implementado em Verilog. O c√≥digo √© escrito em C e faz chamadas para a biblioteca em Assembly que, por sua vez, serve como ponte entre o HPS (Hard Processor System) e o coprocessador.

A l√≥gica aqui implementada trata os dados das matrizes antes de envi√°-los √†s fun√ß√µes em Assembly. 

> :warning: As matrizes s√£o nxn com **apenas** n√∫meros de 1 byte com sinal (ou seja, entre -128 e 127). Isso se d√° pela arquitetura do coprocessador, que tem um limite de 8 bits.

### `Fun√ß√£o main()`
* Inicializa o programa chamando showMenu(), que exibe informa√ß√µes visuais sobre a biblioteca e permite entrada de dados do usu√°rio. As fun√ß√µes showMenu() e as demais foram implementadas na biblioteca functions.c e prototipadas em functions.h.

### `Fun√ß√£o showMenu()`
* Aloca mem√≥ria suficiente para as matrizes e demais vari√°veis tempor√°rias;
* Cria um loop de menu, exibindo op√ß√µes e permitindo entrada do usu√°rio.

### `Fun√ß√£o menuOperation()`
* Fun√ß√£o cr√≠tica no processamento dos dados das matrizes. Ela recebe os ponteiros para as matrizes e matriz resultante e seleciona entre as 7 opera√ß√µes dispon√≠veis;
* O tratamento de dados utiliza uma l√≥gica que preenche a matriz 5x5 correspondente √†s matrizes menores com 0s onde n√£o haveria dados. Dessa forma, os dados s√£o uniformizados e apenas um tipo de loop √© criado no programa;
* Assim, o envio e recebimento de dados utiliza for loops que iteram, respectivamente, 13 e 7 vezes para enviar e receber matrizes. O envio √© de 2 em 2 bytes. O recebimento √© de 4 em 4 bytes.

## Testes
Inicialmente, os testes realizados buscaram verificar o mapeamento de mem√≥ria utilizando as PIOs. Para isso, um m√≥dulo somador de teste foi utilizado. Esse m√≥dulo buscava abstrair o coprocessador aritm√©tico numa simples unidade l√≥gico-aritm√©tica que realizava a opera√ß√£o √∫nica de soma. Eram utilizadas menos PIOs do que no projeto atual, no total de 2: Um PIO de 17 bits contendo os 2 n√∫meros de 8 bits cada e um sinal de start que o HPS mandava e um PIO de 9 bits lido pelo HPS contendo o resultado da soma e o sinal de ready. O objetivo desse teste foi testar e entender o funcionamento dos PIOs e do mapeamento dos endere√ßos do AXI e dos PIOs em assembly, assim foi criado um c√≥digo apenas em assembly que lia do teclado 2 valores, fazia o mapeamento, mandava para a FPGA e mostrava no terminal o resultado. Esse teste foi importante para dar seguimento ao projeto e o c√≥digo em assembly pode ser visto na pasta *src/testbench*.

Os testes procederam-se com as fun√ß√µes start_program, exit_program e uma vers√£o inicial das fun√ß√µes de envio e recebimento. Primeiro foi feito um c√≥digo em C simples sem a interface para o usu√°rio, realizando a chamada do procedimento de start_program e verificando se ocorria com √™xito. Uma vez testado esse procedimento, foram testados os de envio e recebimento inicial apenas com uma matriz 2x2, onde os valores da matriz eram predefinidos no pr√≥prio c√≥digo em C e usada um c√≥digo assembly simples inicial dos procedimentos de envio e recebimento de dados apenas considerando matriz 2x2. Com o √™xito desse teste, foram feitas as modifica√ß√µes para usar sempre matrizes 5x5 para envio e recebimento e foi usado a interface em C para o usu√°rio para os testes finais. 

## Como utilizar a biblioteca?
Para utilizar a biblioteca `matriksLib.s` no seu projeto, siga estes passos: 
* **1) Monte** o c√≥digo Assembly com `as -c lib/matriksLib.s -o lib/matriksLib.o`
* **2) Compile** seu c√≥digo C (e `functions.c` se necess√°rio) com a flag `-I./lib` para incluir o diret√≥rio da header (`gcc -c main.c -o main.o -I./lib`)
* **3) Linke** todos os objetos (`matriksLib.o`, `functions.o` e `main.o`) com `gcc -o main`.

A header `matriksLib.h` fornece os prot√≥tipos das fun√ß√µes Assembly (como `operate_buffer_send()` e `calculate_matriz()`), permitindo cham√°-las diretamente do C ap√≥s a vincula√ß√£o. O Makefile do projeto j√° automatiza esse processo com os targets `compile` e `run`, ent√£o √© poss√≠vel, tamb√©m, apenas modificar o makefile para incluir seu projeto ao inv√©s da "main.c". Ou, tamb√©m, criar um novo makefile.

## Conclus√£o
A biblioteca `Matriks` tem um alto potencial de uso junto ao coprocessador aritm√©tico de matrizes, especialmente em aplica√ß√µes para computa√ß√£o visual ou intelig√™ncia artificial, al√©m de muitas outras possibilidades. Ela permite que o processamento de dados seja feito num coprocessador exclusivo que, futuramente, pode ser expandido para abarcar uma maior capacidade no aspecto do hardware.

## üìö Refer√™ncias
* Patterson, D. A. ; Hennessy, J. L. 2016. Morgan Kaufmann Publishers. Computer organization and design: ARM edition. 5¬™ edi√ß√£o.

* INTEL CORPORATION. Intel 8087 Numeric Data Processor: User‚Äôs Manual. Dispon√≠vel em: https://datasheets.chipdb.org/Intel/x86/808x/datashts/8087/205835-007.pdf. 

* INTEL CORPORATION. Qsys System Design Tutorial. Dispon√≠vel em: https://www.intel.com/content/www/us/en/docs/programmable/683378/current/qsys-system-design-tutorial.html

* ARMV7 Quick Reference. Dispon√≠vel em: https://courses.cs.washington.edu/courses/cse469/20wi/armv7.pdf

## üë• Colaboradores
* **Rian da Silva Santos** -  [Rian](https://github.com/riancmd)
* **Victor Ariel Matos Menezes** - [Victor](https://github.com/VitrolaVT)
