<table>
<tr><td>
    <img src="https://media4.giphy.com/media/v1.Y2lkPTc5MGI3NjExNW5yb2F6endmMHhlN2J2ZWpuZXNxZGxobmtndXZtbDY1cW14MHEzciZlcD12MV9pbnRlcm5hbF9naWZfYnlfaWQmY3Q9Zw/SW9rnRp2URhFmR9tWX/giphy.gif" width="250" height="300" />
</td><td>

<h2>Merhaba! Ben Furkan</h2>
<p>
  Süleyman Demirel Üniversitesi Bilgisayar Mühendisliği bölümünde öğrenim gören bir öğrenciyim.
  Donanım tasarımı, dijital sistemler ve bilgisayar mimarisi ile ilgileniyorum.
  FPGA üzerinde SystemVerilog ile çalışarak RISC-V mimarisinde donanım tasarımı yapıyorum.
  C, Java ve SystemVerilog dillerini aktif olarak kullanıyorum.
  <br><br>
  Hedefim, dijital tasarım ve bilgisayar mimarisi konularında kendimi geliştirerek ileri seviye
  donanım projeleri üretmek ve sektörde güçlü bir altyapıya sahip olmak. Bu senin ne kadar umrunda onu bilemem. Belki burayı bile okumadın. Bu da benim pek umrumda değil.
</p>

</td>
</tr>
</table>

![](https://github-readme-stats.vercel.app/api/top-langs/?username=FurcanY&theme=dark&hide_border=false&include_all_commits=true&count_private=true&layout=compact)




