/*******************************(C) COPYRIGHT 2016 Wind（谢玉伸）*********************************/
/**============================================================================
* @FileName    : Main.v
* @Description : None
* @Date        : 2016/10/27
* @By          : Wind（谢玉伸）
* @Email       : 1659567673@ qq.com
* @Platform    : Quartus II 15.0 (64-bit) (EP4CE15F23C8)
* @Explain     : None
*=============================================================================*/
module Main(clk_50M);
input clk_50M; 

reg[64:1] clock_ns;//ns级的时钟 

always @(posedge clk_50M)
begin 





end 

 
endmodule
/*******************************(C) COPYRIGHT 2016 Wind（谢玉伸）*********************************/














