TimeQuest Timing Analyzer report for control_subsystem
Thu Jan 12 21:27:29 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; control_subsystem                                                 ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5AT144A7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 264.13 MHz ; 264.13 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.786 ; -22.293       ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.296 ; -0.880        ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -1.631                ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                       ; To Node                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.786 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.014     ; 2.526      ;
; -2.783 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.013     ; 2.525      ;
; -2.749 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.018     ; 2.534      ;
; -2.737 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.019     ; 2.521      ;
; -2.729 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.013     ; 2.524      ;
; -2.683 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.905      ;
; -2.673 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.015     ; 2.412      ;
; -2.670 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.014     ; 2.411      ;
; -2.636 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.019     ; 2.420      ;
; -2.624 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.020     ; 2.407      ;
; -2.616 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.014     ; 2.410      ;
; -2.559 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.011     ; 2.302      ;
; -2.556 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.010     ; 2.301      ;
; -2.522 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.015     ; 2.310      ;
; -2.510 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.016     ; 2.297      ;
; -2.502 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.010     ; 2.300      ;
; -2.394 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.895      ;
; -1.999 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.774      ;
; -1.555 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.363      ;
; -1.433 ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.005      ;
; -1.415 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.169      ;
; -1.414 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.169      ;
; -1.376 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.179      ;
; -1.354 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.157      ;
; -1.254 ; clk                                                                                                                                             ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ; clk          ; clk         ; 0.500        ; 2.756      ; 3.082      ;
; -1.164 ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.500        ; 2.747      ; 3.165      ;
; -1.161 ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.500        ; 2.748      ; 3.164      ;
; -1.127 ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.500        ; 2.743      ; 3.173      ;
; -1.115 ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.500        ; 2.742      ; 3.160      ;
; -1.107 ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.500        ; 2.748      ; 3.163      ;
; -0.982 ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.500        ; 2.762      ; 2.466      ;
; -0.754 ; clk                                                                                                                                             ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ; clk          ; clk         ; 1.000        ; 2.756      ; 3.082      ;
; -0.706 ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.500        ; 2.761      ; 2.468      ;
; -0.664 ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 2.747      ; 3.165      ;
; -0.661 ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 2.748      ; 3.164      ;
; -0.627 ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 2.743      ; 3.173      ;
; -0.615 ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 2.742      ; 3.160      ;
; -0.607 ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 2.748      ; 3.163      ;
; -0.482 ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 2.762      ; 2.466      ;
; -0.434 ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.500        ; 2.758      ; 2.467      ;
; -0.206 ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 2.761      ; 2.468      ;
; 0.066  ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 2.758      ; 2.467      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                       ; To Node                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.296 ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 2.762      ; 2.466      ;
; -0.293 ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 2.761      ; 2.468      ;
; -0.291 ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 2.758      ; 2.467      ;
; 0.204  ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; clk          ; clk         ; -0.500       ; 2.762      ; 2.466      ;
; 0.207  ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; clk          ; clk         ; -0.500       ; 2.761      ; 2.468      ;
; 0.209  ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; -0.500       ; 2.758      ; 2.467      ;
; 0.326  ; clk                                                                                                                                             ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ; clk          ; clk         ; 0.000        ; 2.756      ; 3.082      ;
; 0.415  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 2.748      ; 3.163      ;
; 0.416  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 2.748      ; 3.164      ;
; 0.418  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 2.742      ; 3.160      ;
; 0.418  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 2.747      ; 3.165      ;
; 0.430  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 2.743      ; 3.173      ;
; 0.826  ; clk                                                                                                                                             ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ; clk          ; clk         ; -0.500       ; 2.756      ; 3.082      ;
; 0.915  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; -0.500       ; 2.748      ; 3.163      ;
; 0.916  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; -0.500       ; 2.748      ; 3.164      ;
; 0.918  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; -0.500       ; 2.742      ; 3.160      ;
; 0.918  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; -0.500       ; 2.747      ; 3.165      ;
; 0.930  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; -0.500       ; 2.743      ; 3.173      ;
; 1.005  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.005      ;
; 1.157  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.157      ;
; 1.169  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.169      ;
; 1.169  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.169      ;
; 1.179  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.179      ;
; 1.363  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.363      ;
; 1.774  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.895  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.905  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.905      ;
; 2.310  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.010     ; 2.300      ;
; 2.311  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.010     ; 2.301      ;
; 2.313  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.016     ; 2.297      ;
; 2.313  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.011     ; 2.302      ;
; 2.325  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.015     ; 2.310      ;
; 2.424  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.014     ; 2.410      ;
; 2.425  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.014     ; 2.411      ;
; 2.427  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.020     ; 2.407      ;
; 2.427  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.015     ; 2.412      ;
; 2.439  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.019     ; 2.420      ;
; 2.537  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.013     ; 2.524      ;
; 2.538  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.013     ; 2.525      ;
; 2.540  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.019     ; 2.521      ;
; 2.540  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.014     ; 2.526      ;
; 2.552  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.018     ; 2.534      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                                                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                                                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_0|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_0|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_1|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_1|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_2|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_2|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_3|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_3|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_4|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_4|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|ms_jk_ff_1|nand_5|output~1|datac                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|ms_jk_ff_1|nand_5|output~1|datac                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|datac                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|datac                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|datac                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|datac                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|datac                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|datac                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; MD_BUS[*]  ; clk        ; 6.181 ; 6.181 ; Rise       ; clk             ;
;  MD_BUS[0] ; clk        ; 6.066 ; 6.066 ; Rise       ; clk             ;
;  MD_BUS[1] ; clk        ; 5.726 ; 5.726 ; Rise       ; clk             ;
;  MD_BUS[2] ; clk        ; 6.181 ; 6.181 ; Rise       ; clk             ;
;  MD_BUS[3] ; clk        ; 5.769 ; 5.769 ; Rise       ; clk             ;
;  MD_BUS[4] ; clk        ; 6.140 ; 6.140 ; Rise       ; clk             ;
; clk        ; clk        ; 1.754 ; 1.754 ; Rise       ; clk             ;
; not_reset  ; clk        ; 8.684 ; 8.684 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; MD_BUS[*]  ; clk        ; -4.529 ; -4.529 ; Rise       ; clk             ;
;  MD_BUS[0] ; clk        ; -4.869 ; -4.869 ; Rise       ; clk             ;
;  MD_BUS[1] ; clk        ; -4.529 ; -4.529 ; Rise       ; clk             ;
;  MD_BUS[2] ; clk        ; -4.935 ; -4.935 ; Rise       ; clk             ;
;  MD_BUS[3] ; clk        ; -4.577 ; -4.577 ; Rise       ; clk             ;
;  MD_BUS[4] ; clk        ; -4.895 ; -4.895 ; Rise       ; clk             ;
; clk        ; clk        ; 0.296  ; 0.296  ; Rise       ; clk             ;
; not_reset  ; clk        ; -4.564 ; -4.564 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; AC_LOAD        ; clk        ; 13.153 ; 13.153 ; Rise       ; clk             ;
; ALU_CLEAR      ; clk        ; 12.552 ; 12.552 ; Rise       ; clk             ;
; ALU_COMP       ; clk        ; 10.424 ; 10.424 ; Rise       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 9.714  ; 9.714  ; Rise       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 10.656 ; 10.656 ; Rise       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 12.717 ; 12.717 ; Rise       ; clk             ;
; ALU_INC        ; clk        ; 12.012 ; 12.012 ; Rise       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 11.505 ; 11.505 ; Rise       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 12.826 ; 12.826 ; Rise       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 12.025 ; 12.025 ; Rise       ; clk             ;
; ALU_ROT_1      ; clk        ; 12.085 ; 12.085 ; Rise       ; clk             ;
; ALU_ROT_2      ; clk        ; 11.800 ; 11.800 ; Rise       ; clk             ;
; HLT_indicator  ; clk        ; 7.580  ; 7.580  ; Rise       ; clk             ;
; LINK_COMP      ; clk        ; 10.571 ; 10.571 ; Rise       ; clk             ;
; LINK_LOAD      ; clk        ; 11.240 ; 11.240 ; Rise       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 10.799 ; 10.799 ; Rise       ; clk             ;
; MA_CLR_HI      ; clk        ; 11.002 ; 11.002 ; Rise       ; clk             ;
; MA_CLR_LO      ; clk        ; 9.146  ; 9.146  ; Rise       ; clk             ;
; MA_LOAD_HI     ; clk        ; 10.886 ; 10.886 ; Rise       ; clk             ;
; MA_LOAD_LO     ; clk        ; 10.441 ; 10.441 ; Rise       ; clk             ;
; MD_BUS_SEL     ; clk        ; 11.585 ; 11.585 ; Rise       ; clk             ;
; MD_IN_SEL      ; clk        ; 11.313 ; 11.313 ; Rise       ; clk             ;
; MD_LOAD        ; clk        ; 12.120 ; 12.120 ; Rise       ; clk             ;
; MEM_READ       ; clk        ; 11.362 ; 11.362 ; Rise       ; clk             ;
; MEM_WRITE      ; clk        ; 11.699 ; 11.699 ; Rise       ; clk             ;
; PC_BUS_SEL     ; clk        ; 12.874 ; 12.874 ; Rise       ; clk             ;
; PC_CLR_HI      ; clk        ; 10.103 ; 10.103 ; Rise       ; clk             ;
; PC_LOAD_HI     ; clk        ; 12.864 ; 12.864 ; Rise       ; clk             ;
; PC_LOAD_LO     ; clk        ; 13.157 ; 13.157 ; Rise       ; clk             ;
; SR_BUS_SEL     ; clk        ; 12.717 ; 12.717 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; AC_LOAD        ; clk        ; 8.591  ; 8.591  ; Rise       ; clk             ;
; ALU_CLEAR      ; clk        ; 9.916  ; 9.916  ; Rise       ; clk             ;
; ALU_COMP       ; clk        ; 9.857  ; 9.857  ; Rise       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 8.361  ; 8.361  ; Rise       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 9.298  ; 9.298  ; Rise       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 10.451 ; 10.451 ; Rise       ; clk             ;
; ALU_INC        ; clk        ; 9.337  ; 9.337  ; Rise       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 8.237  ; 8.237  ; Rise       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 8.578  ; 8.578  ; Rise       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 9.401  ; 9.401  ; Rise       ; clk             ;
; ALU_ROT_1      ; clk        ; 9.684  ; 9.684  ; Rise       ; clk             ;
; ALU_ROT_2      ; clk        ; 9.399  ; 9.399  ; Rise       ; clk             ;
; HLT_indicator  ; clk        ; 7.580  ; 7.580  ; Rise       ; clk             ;
; LINK_COMP      ; clk        ; 9.142  ; 9.142  ; Rise       ; clk             ;
; LINK_LOAD      ; clk        ; 9.284  ; 9.284  ; Rise       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 10.232 ; 10.232 ; Rise       ; clk             ;
; MA_CLR_HI      ; clk        ; 8.285  ; 8.285  ; Rise       ; clk             ;
; MA_CLR_LO      ; clk        ; 8.782  ; 8.782  ; Rise       ; clk             ;
; MA_LOAD_HI     ; clk        ; 8.418  ; 8.418  ; Rise       ; clk             ;
; MA_LOAD_LO     ; clk        ; 9.404  ; 9.404  ; Rise       ; clk             ;
; MD_BUS_SEL     ; clk        ; 9.105  ; 9.105  ; Rise       ; clk             ;
; MD_IN_SEL      ; clk        ; 7.522  ; 7.522  ; Rise       ; clk             ;
; MD_LOAD        ; clk        ; 9.272  ; 9.272  ; Rise       ; clk             ;
; MEM_READ       ; clk        ; 7.541  ; 7.541  ; Rise       ; clk             ;
; MEM_WRITE      ; clk        ; 9.257  ; 9.257  ; Rise       ; clk             ;
; PC_BUS_SEL     ; clk        ; 8.824  ; 8.824  ; Rise       ; clk             ;
; PC_CLR_HI      ; clk        ; 8.262  ; 8.262  ; Rise       ; clk             ;
; PC_LOAD_HI     ; clk        ; 9.381  ; 9.381  ; Rise       ; clk             ;
; PC_LOAD_LO     ; clk        ; 9.900  ; 9.900  ; Rise       ; clk             ;
; SR_BUS_SEL     ; clk        ; 10.451 ; 10.451 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------+
; Propagation Delay                                                  ;
+---------------+----------------+--------+--------+--------+--------+
; Input Port    ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+---------------+----------------+--------+--------+--------+--------+
; ADD_CARRY     ; LINK_COMP      ; 11.470 ;        ;        ; 11.470 ;
; INC_CARRY     ; LINK_COMP      ; 12.748 ;        ;        ; 12.748 ;
; IRQ           ; ALU_INC        ; 14.238 ;        ;        ; 14.238 ;
; IRQ           ; ALU_OUT_SEL_0  ; 13.687 ;        ;        ; 13.687 ;
; IRQ           ; MA_CLR_HI      ; 12.719 ;        ;        ; 12.719 ;
; IRQ           ; MA_CLR_LO      ; 12.221 ;        ;        ; 12.221 ;
; IRQ           ; MD_BUS_SEL     ; 14.046 ;        ;        ; 14.046 ;
; IRQ           ; MD_LOAD        ; 13.381 ;        ;        ; 13.381 ;
; IRQ           ; MEM_WRITE      ; 12.937 ;        ;        ; 12.937 ;
; IRQ           ; PC_LOAD_HI     ; 13.693 ;        ;        ; 13.693 ;
; IRQ           ; PC_LOAD_LO     ; 13.987 ;        ;        ; 13.987 ;
; IRQ_ON        ; ALU_INC        ; 14.078 ;        ;        ; 14.078 ;
; IRQ_ON        ; ALU_OUT_SEL_0  ; 13.527 ;        ;        ; 13.527 ;
; IRQ_ON        ; MA_CLR_HI      ; 12.559 ;        ;        ; 12.559 ;
; IRQ_ON        ; MA_CLR_LO      ; 12.061 ;        ;        ; 12.061 ;
; IRQ_ON        ; MD_BUS_SEL     ; 13.886 ;        ;        ; 13.886 ;
; IRQ_ON        ; MD_LOAD        ; 13.221 ;        ;        ; 13.221 ;
; IRQ_ON        ; MEM_WRITE      ; 12.777 ;        ;        ; 12.777 ;
; IRQ_ON        ; PC_LOAD_HI     ; 13.533 ;        ;        ; 13.533 ;
; IRQ_ON        ; PC_LOAD_LO     ; 13.827 ;        ;        ; 13.827 ;
; IS_AUTO_INDEX ; ALU_INC        ; 13.035 ;        ;        ; 13.035 ;
; IS_AUTO_INDEX ; ALU_OUT_SEL_0  ; 13.641 ;        ;        ; 13.641 ;
; IS_AUTO_INDEX ; MD_BUS_SEL     ; 13.349 ;        ;        ; 13.349 ;
; IS_AUTO_INDEX ; MD_LOAD        ; 13.476 ;        ;        ; 13.476 ;
; IS_ZERO_LAST  ; ALU_INC        ; 12.908 ;        ;        ; 12.908 ;
; IS_ZERO_LAST  ; ALU_OUT_SEL_0  ; 13.632 ;        ;        ; 13.632 ;
; IS_ZERO_LAST  ; PC_LOAD_HI     ; 13.894 ;        ;        ; 13.894 ;
; IS_ZERO_LAST  ; PC_LOAD_LO     ; 14.188 ;        ;        ; 14.188 ;
; LINK_VALUE    ; PC_BUS_SEL     ; 13.580 ;        ;        ; 13.580 ;
; LINK_VALUE    ; PC_LOAD_HI     ; 13.570 ;        ;        ; 13.570 ;
; LINK_VALUE    ; PC_LOAD_LO     ; 13.863 ;        ;        ; 13.863 ;
; MD_BUS[5]     ; LINK_LOAD      ; 13.484 ;        ;        ; 13.484 ;
; MD_BUS[5]     ; LINK_OUT_SEL   ; 12.234 ;        ;        ; 12.234 ;
; MD_BUS[5]     ; PC_BUS_SEL     ; 13.391 ;        ;        ; 13.391 ;
; MD_BUS[5]     ; PC_LOAD_HI     ; 13.381 ;        ;        ; 13.381 ;
; MD_BUS[5]     ; PC_LOAD_LO     ; 13.674 ;        ;        ; 13.674 ;
; MD_BUS[6]     ; AC_LOAD        ; 14.265 ;        ;        ; 14.265 ;
; MD_BUS[6]     ; ALU_COMP       ; 11.504 ;        ;        ; 11.504 ;
; MD_BUS[6]     ; ALU_OUT_SEL_2  ; 13.135 ;        ;        ; 13.135 ;
; MD_BUS[6]     ; PC_BUS_SEL     ; 12.673 ;        ;        ; 12.673 ;
; MD_BUS[6]     ; PC_LOAD_HI     ; 12.663 ;        ;        ; 12.663 ;
; MD_BUS[6]     ; PC_LOAD_LO     ; 12.956 ;        ;        ; 12.956 ;
; MD_BUS[7]     ; LINK_COMP      ; 13.145 ;        ;        ; 13.145 ;
; MD_BUS[7]     ; LINK_LOAD      ; 13.213 ;        ;        ; 13.213 ;
; MD_BUS[7]     ; PC_BUS_SEL     ; 13.349 ;        ;        ; 13.349 ;
; MD_BUS[7]     ; PC_LOAD_HI     ; 13.339 ;        ;        ; 13.339 ;
; MD_BUS[7]     ; PC_LOAD_LO     ; 13.632 ;        ;        ; 13.632 ;
; MD_BUS[8]     ; AC_LOAD        ; 15.626 ;        ;        ; 15.626 ;
; MD_BUS[8]     ; ALU_FUNC_SEL_2 ; 12.646 ;        ;        ; 12.646 ;
; MD_BUS[8]     ; ALU_OUT_SEL_1  ; 12.755 ;        ;        ; 12.755 ;
; MD_BUS[8]     ; ALU_OUT_SEL_2  ; 14.496 ;        ;        ; 14.496 ;
; MD_BUS[8]     ; ALU_ROT_1      ; 12.093 ;        ;        ; 12.093 ;
; MD_BUS[8]     ; LINK_LOAD      ; 13.378 ;        ;        ; 13.378 ;
; MD_BUS[8]     ; PC_BUS_SEL     ;        ; 13.173 ; 13.173 ;        ;
; MD_BUS[8]     ; PC_LOAD_HI     ;        ; 13.163 ; 13.163 ;        ;
; MD_BUS[8]     ; PC_LOAD_LO     ;        ; 13.456 ; 13.456 ;        ;
; MD_BUS[8]     ; SR_BUS_SEL     ; 12.646 ;        ;        ; 12.646 ;
; MD_BUS[9]     ; AC_LOAD        ; 15.366 ;        ;        ; 15.366 ;
; MD_BUS[9]     ; ALU_FUNC_SEL_2 ; 12.382 ;        ;        ; 12.382 ;
; MD_BUS[9]     ; ALU_OUT_SEL_1  ; 12.491 ;        ;        ; 12.491 ;
; MD_BUS[9]     ; ALU_OUT_SEL_2  ; 14.236 ;        ;        ; 14.236 ;
; MD_BUS[9]     ; ALU_ROT_2      ; 11.178 ;        ;        ; 11.178 ;
; MD_BUS[9]     ; LINK_LOAD      ; 13.147 ;        ;        ; 13.147 ;
; MD_BUS[9]     ; SR_BUS_SEL     ; 12.382 ;        ;        ; 12.382 ;
; MD_BUS[10]    ; AC_LOAD        ; 15.053 ;        ;        ; 15.053 ;
; MD_BUS[10]    ; ALU_OUT_SEL_2  ; 13.923 ;        ;        ; 13.923 ;
; MD_BUS[10]    ; ALU_ROT_1      ; 13.574 ;        ;        ; 13.574 ;
; MD_BUS[10]    ; ALU_ROT_2      ; 13.289 ;        ;        ; 13.289 ;
; MD_BUS[10]    ; LINK_LOAD      ; 13.983 ;        ;        ; 13.983 ;
; MD_BUS[11]    ; AC_LOAD        ; 14.102 ; 14.469 ; 14.469 ; 14.102 ;
; MD_BUS[11]    ; ALU_CLEAR      ;        ; 12.991 ; 12.991 ;        ;
; MD_BUS[11]    ; ALU_FUNC_SEL_2 ;        ; 13.483 ; 13.483 ;        ;
; MD_BUS[11]    ; ALU_INC        ; 13.983 ;        ;        ; 13.983 ;
; MD_BUS[11]    ; ALU_OUT_SEL_1  ;        ; 13.592 ; 13.592 ;        ;
; MD_BUS[11]    ; ALU_OUT_SEL_2  ; 12.972 ; 13.339 ; 13.339 ; 12.972 ;
; MD_BUS[11]    ; LINK_COMP      ; 12.655 ;        ;        ; 12.655 ;
; MD_BUS[11]    ; LINK_LOAD      ; 12.960 ;        ;        ; 12.960 ;
; MD_BUS[11]    ; PC_BUS_SEL     ;        ; 13.661 ; 13.661 ;        ;
; MD_BUS[11]    ; PC_LOAD_HI     ;        ; 13.651 ; 13.651 ;        ;
; MD_BUS[11]    ; PC_LOAD_LO     ;        ; 13.944 ; 13.944 ;        ;
; MD_BUS[11]    ; SR_BUS_SEL     ;        ; 13.483 ; 13.483 ;        ;
; not_reset     ; AC_LOAD        ; 13.175 ; 15.040 ; 15.040 ; 13.175 ;
; not_reset     ; ALU_CLEAR      ; 14.295 ; 14.701 ; 14.701 ; 14.295 ;
; not_reset     ; ALU_COMP       ;        ; 14.117 ; 14.117 ;        ;
; not_reset     ; ALU_FUNC_SEL_0 ; 13.493 ; 13.667 ; 13.667 ; 13.493 ;
; not_reset     ; ALU_FUNC_SEL_1 ; 14.430 ; 14.604 ; 14.604 ; 14.430 ;
; not_reset     ; ALU_FUNC_SEL_2 ;        ; 14.604 ; 14.604 ;        ;
; not_reset     ; ALU_INC        ; 15.040 ; 16.318 ; 16.318 ; 15.040 ;
; not_reset     ; ALU_OUT_SEL_0  ; 14.489 ; 14.523 ; 14.523 ; 14.489 ;
; not_reset     ; ALU_OUT_SEL_1  ; 13.519 ; 14.713 ; 14.713 ; 13.519 ;
; not_reset     ; ALU_OUT_SEL_2  ;        ; 13.912 ; 13.912 ;        ;
; not_reset     ; ALU_ROT_1      ;        ; 14.187 ; 14.187 ;        ;
; not_reset     ; ALU_ROT_2      ;        ; 13.902 ; 13.902 ;        ;
; not_reset     ; LINK_COMP      ; 14.345 ; 14.519 ; 14.519 ; 14.345 ;
; not_reset     ; LINK_LOAD      ; 14.416 ; 14.590 ; 14.590 ; 14.416 ;
; not_reset     ; LINK_OUT_SEL   ;        ; 14.479 ; 14.479 ;        ;
; not_reset     ; MA_CLR_HI      ; 13.992 ; 14.166 ; 14.166 ; 13.992 ;
; not_reset     ; MA_CLR_LO      ; 13.023 ; 13.057 ; 13.057 ; 13.023 ;
; not_reset     ; MA_LOAD_HI     ; 13.876 ; 14.050 ; 14.050 ; 13.876 ;
; not_reset     ; MA_LOAD_LO     ; 13.418 ; 13.592 ; 13.592 ; 13.418 ;
; not_reset     ; MD_BUS_SEL     ; 14.848 ; 14.994 ; 14.994 ; 14.848 ;
; not_reset     ; MD_IN_SEL      ; 13.934 ; 14.472 ; 14.472 ; 13.934 ;
; not_reset     ; MD_LOAD        ; 14.183 ; 14.236 ; 14.236 ; 14.183 ;
; not_reset     ; MEM_READ       ; 13.983 ; 14.521 ; 14.521 ; 13.983 ;
; not_reset     ; MEM_WRITE      ; 14.212 ; 14.386 ; 14.386 ; 14.212 ;
; not_reset     ; PC_BUS_SEL     ; 14.448 ; 14.761 ; 14.761 ; 14.448 ;
; not_reset     ; PC_CLR_HI      ; 12.914 ; 13.427 ; 13.427 ; 12.914 ;
; not_reset     ; PC_LOAD_HI     ; 15.380 ; 15.554 ; 15.554 ; 15.380 ;
; not_reset     ; PC_LOAD_LO     ; 15.674 ; 15.848 ; 15.848 ; 15.674 ;
; not_reset     ; SR_BUS_SEL     ;        ; 14.604 ; 14.604 ;        ;
+---------------+----------------+--------+--------+--------+--------+


+--------------------------------------------------------------------+
; Minimum Propagation Delay                                          ;
+---------------+----------------+--------+--------+--------+--------+
; Input Port    ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+---------------+----------------+--------+--------+--------+--------+
; ADD_CARRY     ; LINK_COMP      ; 11.470 ;        ;        ; 11.470 ;
; INC_CARRY     ; LINK_COMP      ; 12.748 ;        ;        ; 12.748 ;
; IRQ           ; ALU_INC        ; 14.238 ;        ;        ; 14.238 ;
; IRQ           ; ALU_OUT_SEL_0  ; 13.687 ;        ;        ; 13.687 ;
; IRQ           ; MA_CLR_HI      ; 12.719 ;        ;        ; 12.719 ;
; IRQ           ; MA_CLR_LO      ; 12.221 ;        ;        ; 12.221 ;
; IRQ           ; MD_BUS_SEL     ; 14.046 ;        ;        ; 14.046 ;
; IRQ           ; MD_LOAD        ; 13.381 ;        ;        ; 13.381 ;
; IRQ           ; MEM_WRITE      ; 12.937 ;        ;        ; 12.937 ;
; IRQ           ; PC_LOAD_HI     ; 13.693 ;        ;        ; 13.693 ;
; IRQ           ; PC_LOAD_LO     ; 13.987 ;        ;        ; 13.987 ;
; IRQ_ON        ; ALU_INC        ; 14.078 ;        ;        ; 14.078 ;
; IRQ_ON        ; ALU_OUT_SEL_0  ; 13.527 ;        ;        ; 13.527 ;
; IRQ_ON        ; MA_CLR_HI      ; 12.559 ;        ;        ; 12.559 ;
; IRQ_ON        ; MA_CLR_LO      ; 12.061 ;        ;        ; 12.061 ;
; IRQ_ON        ; MD_BUS_SEL     ; 13.886 ;        ;        ; 13.886 ;
; IRQ_ON        ; MD_LOAD        ; 13.221 ;        ;        ; 13.221 ;
; IRQ_ON        ; MEM_WRITE      ; 12.777 ;        ;        ; 12.777 ;
; IRQ_ON        ; PC_LOAD_HI     ; 13.533 ;        ;        ; 13.533 ;
; IRQ_ON        ; PC_LOAD_LO     ; 13.827 ;        ;        ; 13.827 ;
; IS_AUTO_INDEX ; ALU_INC        ; 13.035 ;        ;        ; 13.035 ;
; IS_AUTO_INDEX ; ALU_OUT_SEL_0  ; 13.641 ;        ;        ; 13.641 ;
; IS_AUTO_INDEX ; MD_BUS_SEL     ; 13.349 ;        ;        ; 13.349 ;
; IS_AUTO_INDEX ; MD_LOAD        ; 13.476 ;        ;        ; 13.476 ;
; IS_ZERO_LAST  ; ALU_INC        ; 12.908 ;        ;        ; 12.908 ;
; IS_ZERO_LAST  ; ALU_OUT_SEL_0  ; 13.632 ;        ;        ; 13.632 ;
; IS_ZERO_LAST  ; PC_LOAD_HI     ; 13.894 ;        ;        ; 13.894 ;
; IS_ZERO_LAST  ; PC_LOAD_LO     ; 14.188 ;        ;        ; 14.188 ;
; LINK_VALUE    ; PC_BUS_SEL     ; 13.580 ;        ;        ; 13.580 ;
; LINK_VALUE    ; PC_LOAD_HI     ; 13.570 ;        ;        ; 13.570 ;
; LINK_VALUE    ; PC_LOAD_LO     ; 13.863 ;        ;        ; 13.863 ;
; MD_BUS[5]     ; LINK_LOAD      ; 13.484 ;        ;        ; 13.484 ;
; MD_BUS[5]     ; LINK_OUT_SEL   ; 12.234 ;        ;        ; 12.234 ;
; MD_BUS[5]     ; PC_BUS_SEL     ; 13.391 ;        ;        ; 13.391 ;
; MD_BUS[5]     ; PC_LOAD_HI     ; 13.381 ;        ;        ; 13.381 ;
; MD_BUS[5]     ; PC_LOAD_LO     ; 13.674 ;        ;        ; 13.674 ;
; MD_BUS[6]     ; AC_LOAD        ; 14.265 ;        ;        ; 14.265 ;
; MD_BUS[6]     ; ALU_COMP       ; 11.504 ;        ;        ; 11.504 ;
; MD_BUS[6]     ; ALU_OUT_SEL_2  ; 13.135 ;        ;        ; 13.135 ;
; MD_BUS[6]     ; PC_BUS_SEL     ; 12.673 ;        ;        ; 12.673 ;
; MD_BUS[6]     ; PC_LOAD_HI     ; 12.663 ;        ;        ; 12.663 ;
; MD_BUS[6]     ; PC_LOAD_LO     ; 12.956 ;        ;        ; 12.956 ;
; MD_BUS[7]     ; LINK_COMP      ; 13.145 ;        ;        ; 13.145 ;
; MD_BUS[7]     ; LINK_LOAD      ; 13.213 ;        ;        ; 13.213 ;
; MD_BUS[7]     ; PC_BUS_SEL     ; 13.349 ;        ;        ; 13.349 ;
; MD_BUS[7]     ; PC_LOAD_HI     ; 13.339 ;        ;        ; 13.339 ;
; MD_BUS[7]     ; PC_LOAD_LO     ; 13.632 ;        ;        ; 13.632 ;
; MD_BUS[8]     ; AC_LOAD        ; 13.578 ;        ;        ; 13.578 ;
; MD_BUS[8]     ; ALU_FUNC_SEL_2 ; 12.646 ;        ;        ; 12.646 ;
; MD_BUS[8]     ; ALU_OUT_SEL_1  ; 12.755 ;        ;        ; 12.755 ;
; MD_BUS[8]     ; ALU_OUT_SEL_2  ; 12.448 ;        ;        ; 12.448 ;
; MD_BUS[8]     ; ALU_ROT_1      ; 12.093 ;        ;        ; 12.093 ;
; MD_BUS[8]     ; LINK_LOAD      ; 12.508 ;        ;        ; 12.508 ;
; MD_BUS[8]     ; PC_BUS_SEL     ;        ; 13.173 ; 13.173 ;        ;
; MD_BUS[8]     ; PC_LOAD_HI     ;        ; 13.163 ; 13.163 ;        ;
; MD_BUS[8]     ; PC_LOAD_LO     ;        ; 13.456 ; 13.456 ;        ;
; MD_BUS[8]     ; SR_BUS_SEL     ; 12.646 ;        ;        ; 12.646 ;
; MD_BUS[9]     ; AC_LOAD        ; 13.344 ;        ;        ; 13.344 ;
; MD_BUS[9]     ; ALU_FUNC_SEL_2 ; 12.382 ;        ;        ; 12.382 ;
; MD_BUS[9]     ; ALU_OUT_SEL_1  ; 12.491 ;        ;        ; 12.491 ;
; MD_BUS[9]     ; ALU_OUT_SEL_2  ; 12.214 ;        ;        ; 12.214 ;
; MD_BUS[9]     ; ALU_ROT_2      ; 11.178 ;        ;        ; 11.178 ;
; MD_BUS[9]     ; LINK_LOAD      ; 12.274 ;        ;        ; 12.274 ;
; MD_BUS[9]     ; SR_BUS_SEL     ; 12.382 ;        ;        ; 12.382 ;
; MD_BUS[10]    ; AC_LOAD        ; 15.053 ;        ;        ; 15.053 ;
; MD_BUS[10]    ; ALU_OUT_SEL_2  ; 13.923 ;        ;        ; 13.923 ;
; MD_BUS[10]    ; ALU_ROT_1      ; 13.574 ;        ;        ; 13.574 ;
; MD_BUS[10]    ; ALU_ROT_2      ; 13.289 ;        ;        ; 13.289 ;
; MD_BUS[10]    ; LINK_LOAD      ; 13.983 ;        ;        ; 13.983 ;
; MD_BUS[11]    ; AC_LOAD        ; 14.102 ; 14.469 ; 14.469 ; 14.102 ;
; MD_BUS[11]    ; ALU_CLEAR      ;        ; 12.991 ; 12.991 ;        ;
; MD_BUS[11]    ; ALU_FUNC_SEL_2 ;        ; 13.483 ; 13.483 ;        ;
; MD_BUS[11]    ; ALU_INC        ; 13.983 ;        ;        ; 13.983 ;
; MD_BUS[11]    ; ALU_OUT_SEL_1  ;        ; 13.592 ; 13.592 ;        ;
; MD_BUS[11]    ; ALU_OUT_SEL_2  ; 12.972 ; 13.339 ; 13.339 ; 12.972 ;
; MD_BUS[11]    ; LINK_COMP      ; 12.655 ;        ;        ; 12.655 ;
; MD_BUS[11]    ; LINK_LOAD      ; 12.960 ;        ;        ; 12.960 ;
; MD_BUS[11]    ; PC_BUS_SEL     ;        ; 13.661 ; 13.661 ;        ;
; MD_BUS[11]    ; PC_LOAD_HI     ;        ; 13.651 ; 13.651 ;        ;
; MD_BUS[11]    ; PC_LOAD_LO     ;        ; 13.944 ; 13.944 ;        ;
; MD_BUS[11]    ; SR_BUS_SEL     ;        ; 13.483 ; 13.483 ;        ;
; not_reset     ; AC_LOAD        ; 13.175 ; 12.914 ; 12.914 ; 13.175 ;
; not_reset     ; ALU_CLEAR      ; 14.295 ; 14.034 ; 14.034 ; 14.295 ;
; not_reset     ; ALU_COMP       ;        ; 13.745 ; 13.745 ;        ;
; not_reset     ; ALU_FUNC_SEL_0 ; 13.493 ; 13.337 ; 13.337 ; 13.493 ;
; not_reset     ; ALU_FUNC_SEL_1 ; 14.430 ; 14.274 ; 14.274 ; 14.430 ;
; not_reset     ; ALU_FUNC_SEL_2 ;        ; 14.264 ; 14.264 ;        ;
; not_reset     ; ALU_INC        ; 13.887 ; 13.925 ; 13.925 ; 13.887 ;
; not_reset     ; ALU_OUT_SEL_0  ; 13.902 ; 13.729 ; 13.729 ; 13.902 ;
; not_reset     ; ALU_OUT_SEL_1  ; 13.519 ; 13.258 ; 13.258 ; 13.519 ;
; not_reset     ; ALU_OUT_SEL_2  ;        ; 13.173 ; 13.173 ;        ;
; not_reset     ; ALU_ROT_1      ;        ; 13.847 ; 13.847 ;        ;
; not_reset     ; ALU_ROT_2      ;        ; 13.562 ; 13.562 ;        ;
; not_reset     ; LINK_COMP      ; 14.345 ; 14.000 ; 14.000 ; 14.345 ;
; not_reset     ; LINK_LOAD      ; 14.416 ; 13.231 ; 13.231 ; 14.416 ;
; not_reset     ; LINK_OUT_SEL   ;        ; 14.107 ; 14.107 ;        ;
; not_reset     ; MA_CLR_HI      ; 12.558 ; 13.368 ; 13.368 ; 12.558 ;
; not_reset     ; MA_CLR_LO      ; 12.060 ; 13.057 ; 13.057 ; 12.060 ;
; not_reset     ; MA_LOAD_HI     ; 12.837 ; 13.105 ; 13.105 ; 12.837 ;
; not_reset     ; MA_LOAD_LO     ; 13.418 ; 12.715 ; 12.715 ; 13.418 ;
; not_reset     ; MD_BUS_SEL     ; 13.210 ; 13.054 ; 13.054 ; 13.210 ;
; not_reset     ; MD_IN_SEL      ; 13.934 ; 13.778 ; 13.778 ; 13.934 ;
; not_reset     ; MD_LOAD        ; 12.785 ; 12.629 ; 12.629 ; 12.785 ;
; not_reset     ; MEM_READ       ; 13.983 ; 13.827 ; 13.827 ; 13.983 ;
; not_reset     ; MEM_WRITE      ; 13.038 ; 13.773 ; 13.773 ; 13.038 ;
; not_reset     ; PC_BUS_SEL     ; 13.677 ; 13.521 ; 13.521 ; 13.677 ;
; not_reset     ; PC_CLR_HI      ; 12.914 ; 13.089 ; 13.089 ; 12.914 ;
; not_reset     ; PC_LOAD_HI     ; 13.908 ; 13.987 ; 13.987 ; 13.908 ;
; not_reset     ; PC_LOAD_LO     ; 14.202 ; 14.198 ; 14.198 ; 14.202 ;
; not_reset     ; SR_BUS_SEL     ;        ; 14.264 ; 14.264 ;        ;
+---------------+----------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.246 ; -1.458        ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.313 ; -1.265        ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -1.380                ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                       ; To Node                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.246 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.007     ; 0.849      ;
; -0.245 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.006     ; 0.849      ;
; -0.239 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.010     ; 0.852      ;
; -0.235 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.011     ; 0.847      ;
; -0.227 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.006     ; 0.848      ;
; -0.203 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.007     ; 0.806      ;
; -0.202 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.006     ; 0.806      ;
; -0.196 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.010     ; 0.809      ;
; -0.192 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.011     ; 0.804      ;
; -0.184 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.006     ; 0.805      ;
; -0.180 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.611      ;
; -0.150 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.004     ; 0.756      ;
; -0.149 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.003     ; 0.756      ;
; -0.143 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.007     ; 0.759      ;
; -0.139 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.008     ; 0.754      ;
; -0.131 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; -0.003     ; 0.755      ;
; -0.086 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.611      ;
; 0.033  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.577      ;
; 0.128  ; clk                                                                                                                                             ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ; clk          ; clk         ; 0.500        ; 1.311      ; 1.232      ;
; 0.162  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.500        ; 1.308      ; 1.256      ;
; 0.163  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.500        ; 1.309      ; 1.256      ;
; 0.169  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.500        ; 1.305      ; 1.259      ;
; 0.173  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.500        ; 1.304      ; 1.254      ;
; 0.181  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.500        ; 1.309      ; 1.255      ;
; 0.189  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.438      ;
; 0.223  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.326      ;
; 0.232  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.378      ;
; 0.233  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.377      ;
; 0.241  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.382      ;
; 0.244  ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.500        ; 1.315      ; 1.002      ;
; 0.252  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.371      ;
; 0.335  ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.500        ; 1.315      ; 1.005      ;
; 0.418  ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.500        ; 1.312      ; 1.004      ;
; 0.628  ; clk                                                                                                                                             ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ; clk          ; clk         ; 1.000        ; 1.311      ; 1.232      ;
; 0.662  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 1.308      ; 1.256      ;
; 0.663  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 1.309      ; 1.256      ;
; 0.669  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 1.305      ; 1.259      ;
; 0.673  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 1.304      ; 1.254      ;
; 0.681  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 1.000        ; 1.309      ; 1.255      ;
; 0.744  ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 1.315      ; 1.002      ;
; 0.835  ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 1.315      ; 1.005      ;
; 0.918  ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 1.000        ; 1.312      ; 1.004      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                       ; To Node                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.313 ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 1.315      ; 1.002      ;
; -0.310 ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 1.315      ; 1.005      ;
; -0.308 ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 1.312      ; 1.004      ;
; -0.079 ; clk                                                                                                                                             ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ; clk          ; clk         ; 0.000        ; 1.311      ; 1.232      ;
; -0.054 ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 1.309      ; 1.255      ;
; -0.053 ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 1.309      ; 1.256      ;
; -0.052 ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 1.308      ; 1.256      ;
; -0.050 ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 1.304      ; 1.254      ;
; -0.046 ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 1.305      ; 1.259      ;
; 0.187  ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; clk          ; clk         ; -0.500       ; 1.315      ; 1.002      ;
; 0.190  ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; clk          ; clk         ; -0.500       ; 1.315      ; 1.005      ;
; 0.192  ; clk                                                                                                                                             ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; -0.500       ; 1.312      ; 1.004      ;
; 0.326  ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.326      ;
; 0.371  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.371      ;
; 0.377  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.377      ;
; 0.378  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.382  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.382      ;
; 0.421  ; clk                                                                                                                                             ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ; clk          ; clk         ; -0.500       ; 1.311      ; 1.232      ;
; 0.438  ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.438      ;
; 0.446  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; -0.500       ; 1.309      ; 1.255      ;
; 0.447  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; -0.500       ; 1.309      ; 1.256      ;
; 0.448  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; -0.500       ; 1.308      ; 1.256      ;
; 0.450  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; -0.500       ; 1.304      ; 1.254      ;
; 0.454  ; clk                                                                                                                                             ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; -0.500       ; 1.305      ; 1.259      ;
; 0.577  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.577      ;
; 0.611  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.611  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.758  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.003     ; 0.755      ;
; 0.759  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.003     ; 0.756      ;
; 0.760  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 0.756      ;
; 0.762  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.008     ; 0.754      ;
; 0.766  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.007     ; 0.759      ;
; 0.811  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.805      ;
; 0.812  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.806      ;
; 0.813  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.007     ; 0.806      ;
; 0.815  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.011     ; 0.804      ;
; 0.819  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.010     ; 0.809      ;
; 0.854  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.848      ;
; 0.855  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.849      ;
; 0.856  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.007     ; 0.849      ;
; 0.858  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.011     ; 0.847      ;
; 0.862  ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ; clk          ; clk         ; 0.000        ; -0.010     ; 0.852      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                                                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                                                                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_3|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit:register_5_bit_0|ms_jk_ff:ms_jk_ff_4|NAND_gate:nand_5|output~1                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_0|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_0|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_1|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_1|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_2|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_2|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_3|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_3|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_4|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; register_5_bit_0|ms_jk_ff_4|nand_5|output~1|datac                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator:state_generator_0|s_state_generator:s_state_generator_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_1|NAND_gate:nand_5|output~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator:state_generator_0|t_state_generator:t_state_generator_0|counter_3_bit:counter_3_0|ms_jk_ff:ms_jk_ff_2|NAND_gate:nand_5|output~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|s_state_generator_0|ms_jk_ff_1|nand_5|output~1|datac                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|s_state_generator_0|ms_jk_ff_1|nand_5|output~1|datac                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|datac                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|datac                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|datac                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|datac                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|datac                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|datac                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; MD_BUS[*]  ; clk        ; 2.769 ; 2.769 ; Rise       ; clk             ;
;  MD_BUS[0] ; clk        ; 2.729 ; 2.729 ; Rise       ; clk             ;
;  MD_BUS[1] ; clk        ; 2.546 ; 2.546 ; Rise       ; clk             ;
;  MD_BUS[2] ; clk        ; 2.769 ; 2.769 ; Rise       ; clk             ;
;  MD_BUS[3] ; clk        ; 2.558 ; 2.558 ; Rise       ; clk             ;
;  MD_BUS[4] ; clk        ; 2.749 ; 2.749 ; Rise       ; clk             ;
; clk        ; clk        ; 0.372 ; 0.372 ; Rise       ; clk             ;
; not_reset  ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; MD_BUS[*]  ; clk        ; -2.169 ; -2.169 ; Rise       ; clk             ;
;  MD_BUS[0] ; clk        ; -2.352 ; -2.352 ; Rise       ; clk             ;
;  MD_BUS[1] ; clk        ; -2.169 ; -2.169 ; Rise       ; clk             ;
;  MD_BUS[2] ; clk        ; -2.379 ; -2.379 ; Rise       ; clk             ;
;  MD_BUS[3] ; clk        ; -2.185 ; -2.185 ; Rise       ; clk             ;
;  MD_BUS[4] ; clk        ; -2.359 ; -2.359 ; Rise       ; clk             ;
; clk        ; clk        ; 0.313  ; 0.313  ; Rise       ; clk             ;
; not_reset  ; clk        ; -2.178 ; -2.178 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; AC_LOAD        ; clk        ; 5.273 ; 5.273 ; Rise       ; clk             ;
; ALU_CLEAR      ; clk        ; 5.136 ; 5.136 ; Rise       ; clk             ;
; ALU_COMP       ; clk        ; 4.404 ; 4.404 ; Rise       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 4.159 ; 4.159 ; Rise       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 5.234 ; 5.234 ; Rise       ; clk             ;
; ALU_INC        ; clk        ; 4.917 ; 4.917 ; Rise       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 4.722 ; 4.722 ; Rise       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 5.201 ; 5.201 ; Rise       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 4.911 ; 4.911 ; Rise       ; clk             ;
; ALU_ROT_1      ; clk        ; 4.975 ; 4.975 ; Rise       ; clk             ;
; ALU_ROT_2      ; clk        ; 4.890 ; 4.890 ; Rise       ; clk             ;
; HLT_indicator  ; clk        ; 3.459 ; 3.459 ; Rise       ; clk             ;
; LINK_COMP      ; clk        ; 4.411 ; 4.411 ; Rise       ; clk             ;
; LINK_LOAD      ; clk        ; 4.656 ; 4.656 ; Rise       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 4.474 ; 4.474 ; Rise       ; clk             ;
; MA_CLR_HI      ; clk        ; 4.498 ; 4.498 ; Rise       ; clk             ;
; MA_CLR_LO      ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
; MA_LOAD_HI     ; clk        ; 4.515 ; 4.515 ; Rise       ; clk             ;
; MA_LOAD_LO     ; clk        ; 4.356 ; 4.356 ; Rise       ; clk             ;
; MD_BUS_SEL     ; clk        ; 4.727 ; 4.727 ; Rise       ; clk             ;
; MD_IN_SEL      ; clk        ; 4.643 ; 4.643 ; Rise       ; clk             ;
; MD_LOAD        ; clk        ; 4.909 ; 4.909 ; Rise       ; clk             ;
; MEM_READ       ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
; MEM_WRITE      ; clk        ; 4.825 ; 4.825 ; Rise       ; clk             ;
; PC_BUS_SEL     ; clk        ; 5.232 ; 5.232 ; Rise       ; clk             ;
; PC_CLR_HI      ; clk        ; 4.310 ; 4.310 ; Rise       ; clk             ;
; PC_LOAD_HI     ; clk        ; 5.285 ; 5.285 ; Rise       ; clk             ;
; PC_LOAD_LO     ; clk        ; 5.392 ; 5.392 ; Rise       ; clk             ;
; SR_BUS_SEL     ; clk        ; 5.234 ; 5.234 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; AC_LOAD        ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
; ALU_CLEAR      ; clk        ; 4.222 ; 4.222 ; Rise       ; clk             ;
; ALU_COMP       ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 3.999 ; 3.999 ; Rise       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 4.412 ; 4.412 ; Rise       ; clk             ;
; ALU_INC        ; clk        ; 3.980 ; 3.980 ; Rise       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 3.745 ; 3.745 ; Rise       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 3.986 ; 3.986 ; Rise       ; clk             ;
; ALU_ROT_1      ; clk        ; 4.096 ; 4.096 ; Rise       ; clk             ;
; ALU_ROT_2      ; clk        ; 4.012 ; 4.012 ; Rise       ; clk             ;
; HLT_indicator  ; clk        ; 3.459 ; 3.459 ; Rise       ; clk             ;
; LINK_COMP      ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
; LINK_LOAD      ; clk        ; 3.958 ; 3.958 ; Rise       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 4.246 ; 4.246 ; Rise       ; clk             ;
; MA_CLR_HI      ; clk        ; 3.564 ; 3.564 ; Rise       ; clk             ;
; MA_CLR_LO      ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
; MA_LOAD_HI     ; clk        ; 3.671 ; 3.671 ; Rise       ; clk             ;
; MA_LOAD_LO     ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
; MD_BUS_SEL     ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
; MD_IN_SEL      ; clk        ; 3.372 ; 3.372 ; Rise       ; clk             ;
; MD_LOAD        ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
; MEM_READ       ; clk        ; 3.442 ; 3.442 ; Rise       ; clk             ;
; MEM_WRITE      ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
; PC_BUS_SEL     ; clk        ; 3.825 ; 3.825 ; Rise       ; clk             ;
; PC_CLR_HI      ; clk        ; 3.699 ; 3.699 ; Rise       ; clk             ;
; PC_LOAD_HI     ; clk        ; 4.071 ; 4.071 ; Rise       ; clk             ;
; PC_LOAD_LO     ; clk        ; 4.223 ; 4.223 ; Rise       ; clk             ;
; SR_BUS_SEL     ; clk        ; 4.412 ; 4.412 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+---------------+----------------+-------+-------+-------+-------+
; Input Port    ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+---------------+----------------+-------+-------+-------+-------+
; ADD_CARRY     ; LINK_COMP      ; 5.379 ;       ;       ; 5.379 ;
; INC_CARRY     ; LINK_COMP      ; 5.797 ;       ;       ; 5.797 ;
; IRQ           ; ALU_INC        ; 6.351 ;       ;       ; 6.351 ;
; IRQ           ; ALU_OUT_SEL_0  ; 6.200 ;       ;       ; 6.200 ;
; IRQ           ; MA_CLR_HI      ; 5.769 ;       ;       ; 5.769 ;
; IRQ           ; MA_CLR_LO      ; 5.602 ;       ;       ; 5.602 ;
; IRQ           ; MD_BUS_SEL     ; 6.254 ;       ;       ; 6.254 ;
; IRQ           ; MD_LOAD        ; 6.027 ;       ;       ; 6.027 ;
; IRQ           ; MEM_WRITE      ; 5.899 ;       ;       ; 5.899 ;
; IRQ           ; PC_LOAD_HI     ; 6.202 ;       ;       ; 6.202 ;
; IRQ           ; PC_LOAD_LO     ; 6.309 ;       ;       ; 6.309 ;
; IRQ_ON        ; ALU_INC        ; 6.299 ;       ;       ; 6.299 ;
; IRQ_ON        ; ALU_OUT_SEL_0  ; 6.148 ;       ;       ; 6.148 ;
; IRQ_ON        ; MA_CLR_HI      ; 5.717 ;       ;       ; 5.717 ;
; IRQ_ON        ; MA_CLR_LO      ; 5.550 ;       ;       ; 5.550 ;
; IRQ_ON        ; MD_BUS_SEL     ; 6.202 ;       ;       ; 6.202 ;
; IRQ_ON        ; MD_LOAD        ; 5.975 ;       ;       ; 5.975 ;
; IRQ_ON        ; MEM_WRITE      ; 5.847 ;       ;       ; 5.847 ;
; IRQ_ON        ; PC_LOAD_HI     ; 6.150 ;       ;       ; 6.150 ;
; IRQ_ON        ; PC_LOAD_LO     ; 6.257 ;       ;       ; 6.257 ;
; IS_AUTO_INDEX ; ALU_INC        ; 5.906 ;       ;       ; 5.906 ;
; IS_AUTO_INDEX ; ALU_OUT_SEL_0  ; 6.126 ;       ;       ; 6.126 ;
; IS_AUTO_INDEX ; MD_BUS_SEL     ; 5.993 ;       ;       ; 5.993 ;
; IS_AUTO_INDEX ; MD_LOAD        ; 6.005 ;       ;       ; 6.005 ;
; IS_ZERO_LAST  ; ALU_INC        ; 5.864 ;       ;       ; 5.864 ;
; IS_ZERO_LAST  ; ALU_OUT_SEL_0  ; 6.133 ;       ;       ; 6.133 ;
; IS_ZERO_LAST  ; PC_LOAD_HI     ; 6.239 ;       ;       ; 6.239 ;
; IS_ZERO_LAST  ; PC_LOAD_LO     ; 6.346 ;       ;       ; 6.346 ;
; LINK_VALUE    ; PC_BUS_SEL     ; 6.102 ;       ;       ; 6.102 ;
; LINK_VALUE    ; PC_LOAD_HI     ; 6.155 ;       ;       ; 6.155 ;
; LINK_VALUE    ; PC_LOAD_LO     ; 6.262 ;       ;       ; 6.262 ;
; MD_BUS[5]     ; LINK_LOAD      ; 6.045 ;       ;       ; 6.045 ;
; MD_BUS[5]     ; LINK_OUT_SEL   ; 5.595 ;       ;       ; 5.595 ;
; MD_BUS[5]     ; PC_BUS_SEL     ; 6.014 ;       ;       ; 6.014 ;
; MD_BUS[5]     ; PC_LOAD_HI     ; 6.067 ;       ;       ; 6.067 ;
; MD_BUS[5]     ; PC_LOAD_LO     ; 6.174 ;       ;       ; 6.174 ;
; MD_BUS[6]     ; AC_LOAD        ; 6.259 ;       ;       ; 6.259 ;
; MD_BUS[6]     ; ALU_COMP       ; 5.394 ;       ;       ; 5.394 ;
; MD_BUS[6]     ; ALU_OUT_SEL_2  ; 5.894 ;       ;       ; 5.894 ;
; MD_BUS[6]     ; PC_BUS_SEL     ; 5.767 ;       ;       ; 5.767 ;
; MD_BUS[6]     ; PC_LOAD_HI     ; 5.820 ;       ;       ; 5.820 ;
; MD_BUS[6]     ; PC_LOAD_LO     ; 5.927 ;       ;       ; 5.927 ;
; MD_BUS[7]     ; LINK_COMP      ; 5.941 ;       ;       ; 5.941 ;
; MD_BUS[7]     ; LINK_LOAD      ; 5.981 ;       ;       ; 5.981 ;
; MD_BUS[7]     ; PC_BUS_SEL     ; 6.027 ;       ;       ; 6.027 ;
; MD_BUS[7]     ; PC_LOAD_HI     ; 6.080 ;       ;       ; 6.080 ;
; MD_BUS[7]     ; PC_LOAD_LO     ; 6.187 ;       ;       ; 6.187 ;
; MD_BUS[8]     ; AC_LOAD        ; 6.791 ;       ;       ; 6.791 ;
; MD_BUS[8]     ; ALU_FUNC_SEL_2 ; 5.906 ;       ;       ; 5.906 ;
; MD_BUS[8]     ; ALU_OUT_SEL_1  ; 5.873 ;       ;       ; 5.873 ;
; MD_BUS[8]     ; ALU_OUT_SEL_2  ; 6.426 ;       ;       ; 6.426 ;
; MD_BUS[8]     ; ALU_ROT_1      ; 5.670 ;       ;       ; 5.670 ;
; MD_BUS[8]     ; LINK_LOAD      ; 6.089 ;       ;       ; 6.089 ;
; MD_BUS[8]     ; PC_BUS_SEL     ;       ; 6.025 ; 6.025 ;       ;
; MD_BUS[8]     ; PC_LOAD_HI     ;       ; 6.078 ; 6.078 ;       ;
; MD_BUS[8]     ; PC_LOAD_LO     ;       ; 6.185 ; 6.185 ;       ;
; MD_BUS[8]     ; SR_BUS_SEL     ; 5.906 ;       ;       ; 5.906 ;
; MD_BUS[9]     ; AC_LOAD        ; 6.632 ;       ;       ; 6.632 ;
; MD_BUS[9]     ; ALU_FUNC_SEL_2 ; 5.744 ;       ;       ; 5.744 ;
; MD_BUS[9]     ; ALU_OUT_SEL_1  ; 5.711 ;       ;       ; 5.711 ;
; MD_BUS[9]     ; ALU_OUT_SEL_2  ; 6.267 ;       ;       ; 6.267 ;
; MD_BUS[9]     ; ALU_ROT_2      ; 5.295 ;       ;       ; 5.295 ;
; MD_BUS[9]     ; LINK_LOAD      ; 5.920 ;       ;       ; 5.920 ;
; MD_BUS[9]     ; SR_BUS_SEL     ; 5.744 ;       ;       ; 5.744 ;
; MD_BUS[10]    ; AC_LOAD        ; 6.592 ;       ;       ; 6.592 ;
; MD_BUS[10]    ; ALU_OUT_SEL_2  ; 6.227 ;       ;       ; 6.227 ;
; MD_BUS[10]    ; ALU_ROT_1      ; 6.088 ;       ;       ; 6.088 ;
; MD_BUS[10]    ; ALU_ROT_2      ; 6.004 ;       ;       ; 6.004 ;
; MD_BUS[10]    ; LINK_LOAD      ; 6.269 ;       ;       ; 6.269 ;
; MD_BUS[11]    ; AC_LOAD        ; 6.284 ; 6.385 ; 6.385 ; 6.284 ;
; MD_BUS[11]    ; ALU_CLEAR      ;       ; 5.999 ; 5.999 ;       ;
; MD_BUS[11]    ; ALU_FUNC_SEL_2 ;       ; 6.180 ; 6.180 ;       ;
; MD_BUS[11]    ; ALU_INC        ; 6.272 ;       ;       ; 6.272 ;
; MD_BUS[11]    ; ALU_OUT_SEL_1  ;       ; 6.147 ; 6.147 ;       ;
; MD_BUS[11]    ; ALU_OUT_SEL_2  ; 5.919 ; 6.020 ; 6.020 ; 5.919 ;
; MD_BUS[11]    ; LINK_COMP      ; 5.805 ;       ;       ; 5.805 ;
; MD_BUS[11]    ; LINK_LOAD      ; 5.936 ;       ;       ; 5.936 ;
; MD_BUS[11]    ; PC_BUS_SEL     ;       ; 6.174 ; 6.174 ;       ;
; MD_BUS[11]    ; PC_LOAD_HI     ;       ; 6.227 ; 6.227 ;       ;
; MD_BUS[11]    ; PC_LOAD_LO     ;       ; 6.334 ; 6.334 ;       ;
; MD_BUS[11]    ; SR_BUS_SEL     ;       ; 6.180 ; 6.180 ;       ;
; not_reset     ; AC_LOAD        ; 5.973 ; 6.552 ; 6.552 ; 5.973 ;
; not_reset     ; ALU_CLEAR      ; 6.390 ; 6.503 ; 6.503 ; 6.390 ;
; not_reset     ; ALU_COMP       ;       ; 6.292 ; 6.292 ;       ;
; not_reset     ; ALU_FUNC_SEL_0 ; 6.076 ; 6.148 ; 6.148 ; 6.076 ;
; not_reset     ; ALU_FUNC_SEL_1 ; 6.415 ; 6.487 ; 6.487 ; 6.415 ;
; not_reset     ; ALU_FUNC_SEL_2 ;       ; 6.513 ; 6.513 ;       ;
; not_reset     ; ALU_INC        ; 6.621 ; 6.998 ; 6.998 ; 6.621 ;
; not_reset     ; ALU_OUT_SEL_0  ; 6.470 ; 6.473 ; 6.473 ; 6.470 ;
; not_reset     ; ALU_OUT_SEL_1  ; 6.075 ; 6.480 ; 6.480 ; 6.075 ;
; not_reset     ; ALU_OUT_SEL_2  ;       ; 6.190 ; 6.190 ;       ;
; not_reset     ; ALU_ROT_1      ;       ; 6.307 ; 6.307 ;       ;
; not_reset     ; ALU_ROT_2      ;       ; 6.222 ; 6.222 ;       ;
; not_reset     ; LINK_COMP      ; 6.327 ; 6.399 ; 6.399 ; 6.327 ;
; not_reset     ; LINK_LOAD      ; 6.374 ; 6.446 ; 6.446 ; 6.374 ;
; not_reset     ; LINK_OUT_SEL   ;       ; 6.350 ; 6.350 ;       ;
; not_reset     ; MA_CLR_HI      ; 6.152 ; 6.224 ; 6.224 ; 6.152 ;
; not_reset     ; MA_CLR_LO      ; 5.872 ; 5.875 ; 5.875 ; 5.872 ;
; not_reset     ; MA_LOAD_HI     ; 6.169 ; 6.241 ; 6.241 ; 6.169 ;
; not_reset     ; MA_LOAD_LO     ; 6.005 ; 6.077 ; 6.077 ; 6.005 ;
; not_reset     ; MD_BUS_SEL     ; 6.524 ; 6.586 ; 6.586 ; 6.524 ;
; not_reset     ; MD_IN_SEL      ; 6.193 ; 6.365 ; 6.365 ; 6.193 ;
; not_reset     ; MD_LOAD        ; 6.297 ; 6.300 ; 6.300 ; 6.297 ;
; not_reset     ; MEM_READ       ; 6.261 ; 6.433 ; 6.433 ; 6.261 ;
; not_reset     ; MEM_WRITE      ; 6.308 ; 6.380 ; 6.380 ; 6.308 ;
; not_reset     ; PC_BUS_SEL     ; 6.383 ; 6.511 ; 6.511 ; 6.383 ;
; not_reset     ; PC_CLR_HI      ; 5.918 ; 6.106 ; 6.106 ; 5.918 ;
; not_reset     ; PC_LOAD_HI     ; 6.758 ; 6.830 ; 6.830 ; 6.758 ;
; not_reset     ; PC_LOAD_LO     ; 6.865 ; 6.937 ; 6.937 ; 6.865 ;
; not_reset     ; SR_BUS_SEL     ;       ; 6.513 ; 6.513 ;       ;
+---------------+----------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+---------------+----------------+-------+-------+-------+-------+
; Input Port    ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+---------------+----------------+-------+-------+-------+-------+
; ADD_CARRY     ; LINK_COMP      ; 5.379 ;       ;       ; 5.379 ;
; INC_CARRY     ; LINK_COMP      ; 5.797 ;       ;       ; 5.797 ;
; IRQ           ; ALU_INC        ; 6.351 ;       ;       ; 6.351 ;
; IRQ           ; ALU_OUT_SEL_0  ; 6.200 ;       ;       ; 6.200 ;
; IRQ           ; MA_CLR_HI      ; 5.769 ;       ;       ; 5.769 ;
; IRQ           ; MA_CLR_LO      ; 5.602 ;       ;       ; 5.602 ;
; IRQ           ; MD_BUS_SEL     ; 6.254 ;       ;       ; 6.254 ;
; IRQ           ; MD_LOAD        ; 6.027 ;       ;       ; 6.027 ;
; IRQ           ; MEM_WRITE      ; 5.899 ;       ;       ; 5.899 ;
; IRQ           ; PC_LOAD_HI     ; 6.202 ;       ;       ; 6.202 ;
; IRQ           ; PC_LOAD_LO     ; 6.309 ;       ;       ; 6.309 ;
; IRQ_ON        ; ALU_INC        ; 6.299 ;       ;       ; 6.299 ;
; IRQ_ON        ; ALU_OUT_SEL_0  ; 6.148 ;       ;       ; 6.148 ;
; IRQ_ON        ; MA_CLR_HI      ; 5.717 ;       ;       ; 5.717 ;
; IRQ_ON        ; MA_CLR_LO      ; 5.550 ;       ;       ; 5.550 ;
; IRQ_ON        ; MD_BUS_SEL     ; 6.202 ;       ;       ; 6.202 ;
; IRQ_ON        ; MD_LOAD        ; 5.975 ;       ;       ; 5.975 ;
; IRQ_ON        ; MEM_WRITE      ; 5.847 ;       ;       ; 5.847 ;
; IRQ_ON        ; PC_LOAD_HI     ; 6.150 ;       ;       ; 6.150 ;
; IRQ_ON        ; PC_LOAD_LO     ; 6.257 ;       ;       ; 6.257 ;
; IS_AUTO_INDEX ; ALU_INC        ; 5.906 ;       ;       ; 5.906 ;
; IS_AUTO_INDEX ; ALU_OUT_SEL_0  ; 6.126 ;       ;       ; 6.126 ;
; IS_AUTO_INDEX ; MD_BUS_SEL     ; 5.993 ;       ;       ; 5.993 ;
; IS_AUTO_INDEX ; MD_LOAD        ; 6.005 ;       ;       ; 6.005 ;
; IS_ZERO_LAST  ; ALU_INC        ; 5.864 ;       ;       ; 5.864 ;
; IS_ZERO_LAST  ; ALU_OUT_SEL_0  ; 6.133 ;       ;       ; 6.133 ;
; IS_ZERO_LAST  ; PC_LOAD_HI     ; 6.239 ;       ;       ; 6.239 ;
; IS_ZERO_LAST  ; PC_LOAD_LO     ; 6.346 ;       ;       ; 6.346 ;
; LINK_VALUE    ; PC_BUS_SEL     ; 6.102 ;       ;       ; 6.102 ;
; LINK_VALUE    ; PC_LOAD_HI     ; 6.155 ;       ;       ; 6.155 ;
; LINK_VALUE    ; PC_LOAD_LO     ; 6.262 ;       ;       ; 6.262 ;
; MD_BUS[5]     ; LINK_LOAD      ; 6.045 ;       ;       ; 6.045 ;
; MD_BUS[5]     ; LINK_OUT_SEL   ; 5.595 ;       ;       ; 5.595 ;
; MD_BUS[5]     ; PC_BUS_SEL     ; 6.014 ;       ;       ; 6.014 ;
; MD_BUS[5]     ; PC_LOAD_HI     ; 6.067 ;       ;       ; 6.067 ;
; MD_BUS[5]     ; PC_LOAD_LO     ; 6.174 ;       ;       ; 6.174 ;
; MD_BUS[6]     ; AC_LOAD        ; 6.259 ;       ;       ; 6.259 ;
; MD_BUS[6]     ; ALU_COMP       ; 5.394 ;       ;       ; 5.394 ;
; MD_BUS[6]     ; ALU_OUT_SEL_2  ; 5.894 ;       ;       ; 5.894 ;
; MD_BUS[6]     ; PC_BUS_SEL     ; 5.767 ;       ;       ; 5.767 ;
; MD_BUS[6]     ; PC_LOAD_HI     ; 5.820 ;       ;       ; 5.820 ;
; MD_BUS[6]     ; PC_LOAD_LO     ; 5.927 ;       ;       ; 5.927 ;
; MD_BUS[7]     ; LINK_COMP      ; 5.941 ;       ;       ; 5.941 ;
; MD_BUS[7]     ; LINK_LOAD      ; 5.981 ;       ;       ; 5.981 ;
; MD_BUS[7]     ; PC_BUS_SEL     ; 6.027 ;       ;       ; 6.027 ;
; MD_BUS[7]     ; PC_LOAD_HI     ; 6.080 ;       ;       ; 6.080 ;
; MD_BUS[7]     ; PC_LOAD_LO     ; 6.187 ;       ;       ; 6.187 ;
; MD_BUS[8]     ; AC_LOAD        ; 6.152 ;       ;       ; 6.152 ;
; MD_BUS[8]     ; ALU_FUNC_SEL_2 ; 5.906 ;       ;       ; 5.906 ;
; MD_BUS[8]     ; ALU_OUT_SEL_1  ; 5.873 ;       ;       ; 5.873 ;
; MD_BUS[8]     ; ALU_OUT_SEL_2  ; 5.787 ;       ;       ; 5.787 ;
; MD_BUS[8]     ; ALU_ROT_1      ; 5.670 ;       ;       ; 5.670 ;
; MD_BUS[8]     ; LINK_LOAD      ; 5.829 ;       ;       ; 5.829 ;
; MD_BUS[8]     ; PC_BUS_SEL     ;       ; 6.025 ; 6.025 ;       ;
; MD_BUS[8]     ; PC_LOAD_HI     ;       ; 6.078 ; 6.078 ;       ;
; MD_BUS[8]     ; PC_LOAD_LO     ;       ; 6.185 ; 6.185 ;       ;
; MD_BUS[8]     ; SR_BUS_SEL     ; 5.906 ;       ;       ; 5.906 ;
; MD_BUS[9]     ; AC_LOAD        ; 5.981 ;       ;       ; 5.981 ;
; MD_BUS[9]     ; ALU_FUNC_SEL_2 ; 5.744 ;       ;       ; 5.744 ;
; MD_BUS[9]     ; ALU_OUT_SEL_1  ; 5.711 ;       ;       ; 5.711 ;
; MD_BUS[9]     ; ALU_OUT_SEL_2  ; 5.616 ;       ;       ; 5.616 ;
; MD_BUS[9]     ; ALU_ROT_2      ; 5.295 ;       ;       ; 5.295 ;
; MD_BUS[9]     ; LINK_LOAD      ; 5.658 ;       ;       ; 5.658 ;
; MD_BUS[9]     ; SR_BUS_SEL     ; 5.744 ;       ;       ; 5.744 ;
; MD_BUS[10]    ; AC_LOAD        ; 6.592 ;       ;       ; 6.592 ;
; MD_BUS[10]    ; ALU_OUT_SEL_2  ; 6.227 ;       ;       ; 6.227 ;
; MD_BUS[10]    ; ALU_ROT_1      ; 6.088 ;       ;       ; 6.088 ;
; MD_BUS[10]    ; ALU_ROT_2      ; 6.004 ;       ;       ; 6.004 ;
; MD_BUS[10]    ; LINK_LOAD      ; 6.269 ;       ;       ; 6.269 ;
; MD_BUS[11]    ; AC_LOAD        ; 6.284 ; 6.385 ; 6.385 ; 6.284 ;
; MD_BUS[11]    ; ALU_CLEAR      ;       ; 5.999 ; 5.999 ;       ;
; MD_BUS[11]    ; ALU_FUNC_SEL_2 ;       ; 6.180 ; 6.180 ;       ;
; MD_BUS[11]    ; ALU_INC        ; 6.272 ;       ;       ; 6.272 ;
; MD_BUS[11]    ; ALU_OUT_SEL_1  ;       ; 6.147 ; 6.147 ;       ;
; MD_BUS[11]    ; ALU_OUT_SEL_2  ; 5.919 ; 6.020 ; 6.020 ; 5.919 ;
; MD_BUS[11]    ; LINK_COMP      ; 5.805 ;       ;       ; 5.805 ;
; MD_BUS[11]    ; LINK_LOAD      ; 5.936 ;       ;       ; 5.936 ;
; MD_BUS[11]    ; PC_BUS_SEL     ;       ; 6.174 ; 6.174 ;       ;
; MD_BUS[11]    ; PC_LOAD_HI     ;       ; 6.227 ; 6.227 ;       ;
; MD_BUS[11]    ; PC_LOAD_LO     ;       ; 6.334 ; 6.334 ;       ;
; MD_BUS[11]    ; SR_BUS_SEL     ;       ; 6.180 ; 6.180 ;       ;
; not_reset     ; AC_LOAD        ; 5.973 ; 5.853 ; 5.853 ; 5.973 ;
; not_reset     ; ALU_CLEAR      ; 6.390 ; 6.270 ; 6.270 ; 6.390 ;
; not_reset     ; ALU_COMP       ;       ; 6.166 ; 6.166 ;       ;
; not_reset     ; ALU_FUNC_SEL_0 ; 6.076 ; 6.025 ; 6.025 ; 6.076 ;
; not_reset     ; ALU_FUNC_SEL_1 ; 6.415 ; 6.364 ; 6.364 ; 6.415 ;
; not_reset     ; ALU_FUNC_SEL_2 ;       ; 6.390 ; 6.390 ;       ;
; not_reset     ; ALU_INC        ; 6.180 ; 6.224 ; 6.224 ; 6.180 ;
; not_reset     ; ALU_OUT_SEL_0  ; 6.257 ; 6.186 ; 6.186 ; 6.257 ;
; not_reset     ; ALU_OUT_SEL_1  ; 6.075 ; 5.955 ; 5.955 ; 6.075 ;
; not_reset     ; ALU_OUT_SEL_2  ;       ; 5.949 ; 5.949 ;       ;
; not_reset     ; ALU_ROT_1      ;       ; 6.185 ; 6.185 ;       ;
; not_reset     ; ALU_ROT_2      ;       ; 6.100 ; 6.100 ;       ;
; not_reset     ; LINK_COMP      ; 6.327 ; 6.228 ; 6.228 ; 6.327 ;
; not_reset     ; LINK_LOAD      ; 6.374 ; 5.989 ; 5.989 ; 6.374 ;
; not_reset     ; LINK_OUT_SEL   ;       ; 6.224 ; 6.224 ;       ;
; not_reset     ; MA_CLR_HI      ; 5.707 ; 5.989 ; 5.989 ; 5.707 ;
; not_reset     ; MA_CLR_LO      ; 5.540 ; 5.875 ; 5.875 ; 5.540 ;
; not_reset     ; MA_LOAD_HI     ; 5.820 ; 5.906 ; 5.906 ; 5.820 ;
; not_reset     ; MA_LOAD_LO     ; 6.005 ; 5.802 ; 5.802 ; 6.005 ;
; not_reset     ; MD_BUS_SEL     ; 5.942 ; 5.891 ; 5.891 ; 5.942 ;
; not_reset     ; MD_IN_SEL      ; 6.193 ; 6.142 ; 6.142 ; 6.193 ;
; not_reset     ; MD_LOAD        ; 5.807 ; 5.756 ; 5.756 ; 5.807 ;
; not_reset     ; MEM_READ       ; 6.261 ; 6.210 ; 6.210 ; 6.261 ;
; not_reset     ; MEM_WRITE      ; 5.924 ; 6.172 ; 6.172 ; 5.924 ;
; not_reset     ; PC_BUS_SEL     ; 6.100 ; 6.049 ; 6.049 ; 6.100 ;
; not_reset     ; PC_CLR_HI      ; 5.918 ; 5.991 ; 5.991 ; 5.918 ;
; not_reset     ; PC_LOAD_HI     ; 6.269 ; 6.311 ; 6.311 ; 6.269 ;
; not_reset     ; PC_LOAD_LO     ; 6.376 ; 6.338 ; 6.338 ; 6.376 ;
; not_reset     ; SR_BUS_SEL     ;       ; 6.390 ; 6.390 ;       ;
+---------------+----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.786  ; -0.313 ; N/A      ; N/A     ; -1.631              ;
;  clk             ; -2.786  ; -0.313 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -22.293 ; -1.265 ; 0.0      ; 0.0     ; -1.631              ;
;  clk             ; -22.293 ; -1.265 ; N/A      ; N/A     ; -1.631              ;
+------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; MD_BUS[*]  ; clk        ; 6.181 ; 6.181 ; Rise       ; clk             ;
;  MD_BUS[0] ; clk        ; 6.066 ; 6.066 ; Rise       ; clk             ;
;  MD_BUS[1] ; clk        ; 5.726 ; 5.726 ; Rise       ; clk             ;
;  MD_BUS[2] ; clk        ; 6.181 ; 6.181 ; Rise       ; clk             ;
;  MD_BUS[3] ; clk        ; 5.769 ; 5.769 ; Rise       ; clk             ;
;  MD_BUS[4] ; clk        ; 6.140 ; 6.140 ; Rise       ; clk             ;
; clk        ; clk        ; 1.754 ; 1.754 ; Rise       ; clk             ;
; not_reset  ; clk        ; 8.684 ; 8.684 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; MD_BUS[*]  ; clk        ; -2.169 ; -2.169 ; Rise       ; clk             ;
;  MD_BUS[0] ; clk        ; -2.352 ; -2.352 ; Rise       ; clk             ;
;  MD_BUS[1] ; clk        ; -2.169 ; -2.169 ; Rise       ; clk             ;
;  MD_BUS[2] ; clk        ; -2.379 ; -2.379 ; Rise       ; clk             ;
;  MD_BUS[3] ; clk        ; -2.185 ; -2.185 ; Rise       ; clk             ;
;  MD_BUS[4] ; clk        ; -2.359 ; -2.359 ; Rise       ; clk             ;
; clk        ; clk        ; 0.313  ; 0.313  ; Rise       ; clk             ;
; not_reset  ; clk        ; -2.178 ; -2.178 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; AC_LOAD        ; clk        ; 13.153 ; 13.153 ; Rise       ; clk             ;
; ALU_CLEAR      ; clk        ; 12.552 ; 12.552 ; Rise       ; clk             ;
; ALU_COMP       ; clk        ; 10.424 ; 10.424 ; Rise       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 9.714  ; 9.714  ; Rise       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 10.656 ; 10.656 ; Rise       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 12.717 ; 12.717 ; Rise       ; clk             ;
; ALU_INC        ; clk        ; 12.012 ; 12.012 ; Rise       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 11.505 ; 11.505 ; Rise       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 12.826 ; 12.826 ; Rise       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 12.025 ; 12.025 ; Rise       ; clk             ;
; ALU_ROT_1      ; clk        ; 12.085 ; 12.085 ; Rise       ; clk             ;
; ALU_ROT_2      ; clk        ; 11.800 ; 11.800 ; Rise       ; clk             ;
; HLT_indicator  ; clk        ; 7.580  ; 7.580  ; Rise       ; clk             ;
; LINK_COMP      ; clk        ; 10.571 ; 10.571 ; Rise       ; clk             ;
; LINK_LOAD      ; clk        ; 11.240 ; 11.240 ; Rise       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 10.799 ; 10.799 ; Rise       ; clk             ;
; MA_CLR_HI      ; clk        ; 11.002 ; 11.002 ; Rise       ; clk             ;
; MA_CLR_LO      ; clk        ; 9.146  ; 9.146  ; Rise       ; clk             ;
; MA_LOAD_HI     ; clk        ; 10.886 ; 10.886 ; Rise       ; clk             ;
; MA_LOAD_LO     ; clk        ; 10.441 ; 10.441 ; Rise       ; clk             ;
; MD_BUS_SEL     ; clk        ; 11.585 ; 11.585 ; Rise       ; clk             ;
; MD_IN_SEL      ; clk        ; 11.313 ; 11.313 ; Rise       ; clk             ;
; MD_LOAD        ; clk        ; 12.120 ; 12.120 ; Rise       ; clk             ;
; MEM_READ       ; clk        ; 11.362 ; 11.362 ; Rise       ; clk             ;
; MEM_WRITE      ; clk        ; 11.699 ; 11.699 ; Rise       ; clk             ;
; PC_BUS_SEL     ; clk        ; 12.874 ; 12.874 ; Rise       ; clk             ;
; PC_CLR_HI      ; clk        ; 10.103 ; 10.103 ; Rise       ; clk             ;
; PC_LOAD_HI     ; clk        ; 12.864 ; 12.864 ; Rise       ; clk             ;
; PC_LOAD_LO     ; clk        ; 13.157 ; 13.157 ; Rise       ; clk             ;
; SR_BUS_SEL     ; clk        ; 12.717 ; 12.717 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; AC_LOAD        ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
; ALU_CLEAR      ; clk        ; 4.222 ; 4.222 ; Rise       ; clk             ;
; ALU_COMP       ; clk        ; 4.177 ; 4.177 ; Rise       ; clk             ;
; ALU_FUNC_SEL_0 ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
; ALU_FUNC_SEL_1 ; clk        ; 3.999 ; 3.999 ; Rise       ; clk             ;
; ALU_FUNC_SEL_2 ; clk        ; 4.412 ; 4.412 ; Rise       ; clk             ;
; ALU_INC        ; clk        ; 3.980 ; 3.980 ; Rise       ; clk             ;
; ALU_OUT_SEL_0  ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
; ALU_OUT_SEL_1  ; clk        ; 3.745 ; 3.745 ; Rise       ; clk             ;
; ALU_OUT_SEL_2  ; clk        ; 3.986 ; 3.986 ; Rise       ; clk             ;
; ALU_ROT_1      ; clk        ; 4.096 ; 4.096 ; Rise       ; clk             ;
; ALU_ROT_2      ; clk        ; 4.012 ; 4.012 ; Rise       ; clk             ;
; HLT_indicator  ; clk        ; 3.459 ; 3.459 ; Rise       ; clk             ;
; LINK_COMP      ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
; LINK_LOAD      ; clk        ; 3.958 ; 3.958 ; Rise       ; clk             ;
; LINK_OUT_SEL   ; clk        ; 4.246 ; 4.246 ; Rise       ; clk             ;
; MA_CLR_HI      ; clk        ; 3.564 ; 3.564 ; Rise       ; clk             ;
; MA_CLR_LO      ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
; MA_LOAD_HI     ; clk        ; 3.671 ; 3.671 ; Rise       ; clk             ;
; MA_LOAD_LO     ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
; MD_BUS_SEL     ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
; MD_IN_SEL      ; clk        ; 3.372 ; 3.372 ; Rise       ; clk             ;
; MD_LOAD        ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
; MEM_READ       ; clk        ; 3.442 ; 3.442 ; Rise       ; clk             ;
; MEM_WRITE      ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
; PC_BUS_SEL     ; clk        ; 3.825 ; 3.825 ; Rise       ; clk             ;
; PC_CLR_HI      ; clk        ; 3.699 ; 3.699 ; Rise       ; clk             ;
; PC_LOAD_HI     ; clk        ; 4.071 ; 4.071 ; Rise       ; clk             ;
; PC_LOAD_LO     ; clk        ; 4.223 ; 4.223 ; Rise       ; clk             ;
; SR_BUS_SEL     ; clk        ; 4.412 ; 4.412 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Progagation Delay                                                  ;
+---------------+----------------+--------+--------+--------+--------+
; Input Port    ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+---------------+----------------+--------+--------+--------+--------+
; ADD_CARRY     ; LINK_COMP      ; 11.470 ;        ;        ; 11.470 ;
; INC_CARRY     ; LINK_COMP      ; 12.748 ;        ;        ; 12.748 ;
; IRQ           ; ALU_INC        ; 14.238 ;        ;        ; 14.238 ;
; IRQ           ; ALU_OUT_SEL_0  ; 13.687 ;        ;        ; 13.687 ;
; IRQ           ; MA_CLR_HI      ; 12.719 ;        ;        ; 12.719 ;
; IRQ           ; MA_CLR_LO      ; 12.221 ;        ;        ; 12.221 ;
; IRQ           ; MD_BUS_SEL     ; 14.046 ;        ;        ; 14.046 ;
; IRQ           ; MD_LOAD        ; 13.381 ;        ;        ; 13.381 ;
; IRQ           ; MEM_WRITE      ; 12.937 ;        ;        ; 12.937 ;
; IRQ           ; PC_LOAD_HI     ; 13.693 ;        ;        ; 13.693 ;
; IRQ           ; PC_LOAD_LO     ; 13.987 ;        ;        ; 13.987 ;
; IRQ_ON        ; ALU_INC        ; 14.078 ;        ;        ; 14.078 ;
; IRQ_ON        ; ALU_OUT_SEL_0  ; 13.527 ;        ;        ; 13.527 ;
; IRQ_ON        ; MA_CLR_HI      ; 12.559 ;        ;        ; 12.559 ;
; IRQ_ON        ; MA_CLR_LO      ; 12.061 ;        ;        ; 12.061 ;
; IRQ_ON        ; MD_BUS_SEL     ; 13.886 ;        ;        ; 13.886 ;
; IRQ_ON        ; MD_LOAD        ; 13.221 ;        ;        ; 13.221 ;
; IRQ_ON        ; MEM_WRITE      ; 12.777 ;        ;        ; 12.777 ;
; IRQ_ON        ; PC_LOAD_HI     ; 13.533 ;        ;        ; 13.533 ;
; IRQ_ON        ; PC_LOAD_LO     ; 13.827 ;        ;        ; 13.827 ;
; IS_AUTO_INDEX ; ALU_INC        ; 13.035 ;        ;        ; 13.035 ;
; IS_AUTO_INDEX ; ALU_OUT_SEL_0  ; 13.641 ;        ;        ; 13.641 ;
; IS_AUTO_INDEX ; MD_BUS_SEL     ; 13.349 ;        ;        ; 13.349 ;
; IS_AUTO_INDEX ; MD_LOAD        ; 13.476 ;        ;        ; 13.476 ;
; IS_ZERO_LAST  ; ALU_INC        ; 12.908 ;        ;        ; 12.908 ;
; IS_ZERO_LAST  ; ALU_OUT_SEL_0  ; 13.632 ;        ;        ; 13.632 ;
; IS_ZERO_LAST  ; PC_LOAD_HI     ; 13.894 ;        ;        ; 13.894 ;
; IS_ZERO_LAST  ; PC_LOAD_LO     ; 14.188 ;        ;        ; 14.188 ;
; LINK_VALUE    ; PC_BUS_SEL     ; 13.580 ;        ;        ; 13.580 ;
; LINK_VALUE    ; PC_LOAD_HI     ; 13.570 ;        ;        ; 13.570 ;
; LINK_VALUE    ; PC_LOAD_LO     ; 13.863 ;        ;        ; 13.863 ;
; MD_BUS[5]     ; LINK_LOAD      ; 13.484 ;        ;        ; 13.484 ;
; MD_BUS[5]     ; LINK_OUT_SEL   ; 12.234 ;        ;        ; 12.234 ;
; MD_BUS[5]     ; PC_BUS_SEL     ; 13.391 ;        ;        ; 13.391 ;
; MD_BUS[5]     ; PC_LOAD_HI     ; 13.381 ;        ;        ; 13.381 ;
; MD_BUS[5]     ; PC_LOAD_LO     ; 13.674 ;        ;        ; 13.674 ;
; MD_BUS[6]     ; AC_LOAD        ; 14.265 ;        ;        ; 14.265 ;
; MD_BUS[6]     ; ALU_COMP       ; 11.504 ;        ;        ; 11.504 ;
; MD_BUS[6]     ; ALU_OUT_SEL_2  ; 13.135 ;        ;        ; 13.135 ;
; MD_BUS[6]     ; PC_BUS_SEL     ; 12.673 ;        ;        ; 12.673 ;
; MD_BUS[6]     ; PC_LOAD_HI     ; 12.663 ;        ;        ; 12.663 ;
; MD_BUS[6]     ; PC_LOAD_LO     ; 12.956 ;        ;        ; 12.956 ;
; MD_BUS[7]     ; LINK_COMP      ; 13.145 ;        ;        ; 13.145 ;
; MD_BUS[7]     ; LINK_LOAD      ; 13.213 ;        ;        ; 13.213 ;
; MD_BUS[7]     ; PC_BUS_SEL     ; 13.349 ;        ;        ; 13.349 ;
; MD_BUS[7]     ; PC_LOAD_HI     ; 13.339 ;        ;        ; 13.339 ;
; MD_BUS[7]     ; PC_LOAD_LO     ; 13.632 ;        ;        ; 13.632 ;
; MD_BUS[8]     ; AC_LOAD        ; 15.626 ;        ;        ; 15.626 ;
; MD_BUS[8]     ; ALU_FUNC_SEL_2 ; 12.646 ;        ;        ; 12.646 ;
; MD_BUS[8]     ; ALU_OUT_SEL_1  ; 12.755 ;        ;        ; 12.755 ;
; MD_BUS[8]     ; ALU_OUT_SEL_2  ; 14.496 ;        ;        ; 14.496 ;
; MD_BUS[8]     ; ALU_ROT_1      ; 12.093 ;        ;        ; 12.093 ;
; MD_BUS[8]     ; LINK_LOAD      ; 13.378 ;        ;        ; 13.378 ;
; MD_BUS[8]     ; PC_BUS_SEL     ;        ; 13.173 ; 13.173 ;        ;
; MD_BUS[8]     ; PC_LOAD_HI     ;        ; 13.163 ; 13.163 ;        ;
; MD_BUS[8]     ; PC_LOAD_LO     ;        ; 13.456 ; 13.456 ;        ;
; MD_BUS[8]     ; SR_BUS_SEL     ; 12.646 ;        ;        ; 12.646 ;
; MD_BUS[9]     ; AC_LOAD        ; 15.366 ;        ;        ; 15.366 ;
; MD_BUS[9]     ; ALU_FUNC_SEL_2 ; 12.382 ;        ;        ; 12.382 ;
; MD_BUS[9]     ; ALU_OUT_SEL_1  ; 12.491 ;        ;        ; 12.491 ;
; MD_BUS[9]     ; ALU_OUT_SEL_2  ; 14.236 ;        ;        ; 14.236 ;
; MD_BUS[9]     ; ALU_ROT_2      ; 11.178 ;        ;        ; 11.178 ;
; MD_BUS[9]     ; LINK_LOAD      ; 13.147 ;        ;        ; 13.147 ;
; MD_BUS[9]     ; SR_BUS_SEL     ; 12.382 ;        ;        ; 12.382 ;
; MD_BUS[10]    ; AC_LOAD        ; 15.053 ;        ;        ; 15.053 ;
; MD_BUS[10]    ; ALU_OUT_SEL_2  ; 13.923 ;        ;        ; 13.923 ;
; MD_BUS[10]    ; ALU_ROT_1      ; 13.574 ;        ;        ; 13.574 ;
; MD_BUS[10]    ; ALU_ROT_2      ; 13.289 ;        ;        ; 13.289 ;
; MD_BUS[10]    ; LINK_LOAD      ; 13.983 ;        ;        ; 13.983 ;
; MD_BUS[11]    ; AC_LOAD        ; 14.102 ; 14.469 ; 14.469 ; 14.102 ;
; MD_BUS[11]    ; ALU_CLEAR      ;        ; 12.991 ; 12.991 ;        ;
; MD_BUS[11]    ; ALU_FUNC_SEL_2 ;        ; 13.483 ; 13.483 ;        ;
; MD_BUS[11]    ; ALU_INC        ; 13.983 ;        ;        ; 13.983 ;
; MD_BUS[11]    ; ALU_OUT_SEL_1  ;        ; 13.592 ; 13.592 ;        ;
; MD_BUS[11]    ; ALU_OUT_SEL_2  ; 12.972 ; 13.339 ; 13.339 ; 12.972 ;
; MD_BUS[11]    ; LINK_COMP      ; 12.655 ;        ;        ; 12.655 ;
; MD_BUS[11]    ; LINK_LOAD      ; 12.960 ;        ;        ; 12.960 ;
; MD_BUS[11]    ; PC_BUS_SEL     ;        ; 13.661 ; 13.661 ;        ;
; MD_BUS[11]    ; PC_LOAD_HI     ;        ; 13.651 ; 13.651 ;        ;
; MD_BUS[11]    ; PC_LOAD_LO     ;        ; 13.944 ; 13.944 ;        ;
; MD_BUS[11]    ; SR_BUS_SEL     ;        ; 13.483 ; 13.483 ;        ;
; not_reset     ; AC_LOAD        ; 13.175 ; 15.040 ; 15.040 ; 13.175 ;
; not_reset     ; ALU_CLEAR      ; 14.295 ; 14.701 ; 14.701 ; 14.295 ;
; not_reset     ; ALU_COMP       ;        ; 14.117 ; 14.117 ;        ;
; not_reset     ; ALU_FUNC_SEL_0 ; 13.493 ; 13.667 ; 13.667 ; 13.493 ;
; not_reset     ; ALU_FUNC_SEL_1 ; 14.430 ; 14.604 ; 14.604 ; 14.430 ;
; not_reset     ; ALU_FUNC_SEL_2 ;        ; 14.604 ; 14.604 ;        ;
; not_reset     ; ALU_INC        ; 15.040 ; 16.318 ; 16.318 ; 15.040 ;
; not_reset     ; ALU_OUT_SEL_0  ; 14.489 ; 14.523 ; 14.523 ; 14.489 ;
; not_reset     ; ALU_OUT_SEL_1  ; 13.519 ; 14.713 ; 14.713 ; 13.519 ;
; not_reset     ; ALU_OUT_SEL_2  ;        ; 13.912 ; 13.912 ;        ;
; not_reset     ; ALU_ROT_1      ;        ; 14.187 ; 14.187 ;        ;
; not_reset     ; ALU_ROT_2      ;        ; 13.902 ; 13.902 ;        ;
; not_reset     ; LINK_COMP      ; 14.345 ; 14.519 ; 14.519 ; 14.345 ;
; not_reset     ; LINK_LOAD      ; 14.416 ; 14.590 ; 14.590 ; 14.416 ;
; not_reset     ; LINK_OUT_SEL   ;        ; 14.479 ; 14.479 ;        ;
; not_reset     ; MA_CLR_HI      ; 13.992 ; 14.166 ; 14.166 ; 13.992 ;
; not_reset     ; MA_CLR_LO      ; 13.023 ; 13.057 ; 13.057 ; 13.023 ;
; not_reset     ; MA_LOAD_HI     ; 13.876 ; 14.050 ; 14.050 ; 13.876 ;
; not_reset     ; MA_LOAD_LO     ; 13.418 ; 13.592 ; 13.592 ; 13.418 ;
; not_reset     ; MD_BUS_SEL     ; 14.848 ; 14.994 ; 14.994 ; 14.848 ;
; not_reset     ; MD_IN_SEL      ; 13.934 ; 14.472 ; 14.472 ; 13.934 ;
; not_reset     ; MD_LOAD        ; 14.183 ; 14.236 ; 14.236 ; 14.183 ;
; not_reset     ; MEM_READ       ; 13.983 ; 14.521 ; 14.521 ; 13.983 ;
; not_reset     ; MEM_WRITE      ; 14.212 ; 14.386 ; 14.386 ; 14.212 ;
; not_reset     ; PC_BUS_SEL     ; 14.448 ; 14.761 ; 14.761 ; 14.448 ;
; not_reset     ; PC_CLR_HI      ; 12.914 ; 13.427 ; 13.427 ; 12.914 ;
; not_reset     ; PC_LOAD_HI     ; 15.380 ; 15.554 ; 15.554 ; 15.380 ;
; not_reset     ; PC_LOAD_LO     ; 15.674 ; 15.848 ; 15.848 ; 15.674 ;
; not_reset     ; SR_BUS_SEL     ;        ; 14.604 ; 14.604 ;        ;
+---------------+----------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Progagation Delay                                      ;
+---------------+----------------+-------+-------+-------+-------+
; Input Port    ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+---------------+----------------+-------+-------+-------+-------+
; ADD_CARRY     ; LINK_COMP      ; 5.379 ;       ;       ; 5.379 ;
; INC_CARRY     ; LINK_COMP      ; 5.797 ;       ;       ; 5.797 ;
; IRQ           ; ALU_INC        ; 6.351 ;       ;       ; 6.351 ;
; IRQ           ; ALU_OUT_SEL_0  ; 6.200 ;       ;       ; 6.200 ;
; IRQ           ; MA_CLR_HI      ; 5.769 ;       ;       ; 5.769 ;
; IRQ           ; MA_CLR_LO      ; 5.602 ;       ;       ; 5.602 ;
; IRQ           ; MD_BUS_SEL     ; 6.254 ;       ;       ; 6.254 ;
; IRQ           ; MD_LOAD        ; 6.027 ;       ;       ; 6.027 ;
; IRQ           ; MEM_WRITE      ; 5.899 ;       ;       ; 5.899 ;
; IRQ           ; PC_LOAD_HI     ; 6.202 ;       ;       ; 6.202 ;
; IRQ           ; PC_LOAD_LO     ; 6.309 ;       ;       ; 6.309 ;
; IRQ_ON        ; ALU_INC        ; 6.299 ;       ;       ; 6.299 ;
; IRQ_ON        ; ALU_OUT_SEL_0  ; 6.148 ;       ;       ; 6.148 ;
; IRQ_ON        ; MA_CLR_HI      ; 5.717 ;       ;       ; 5.717 ;
; IRQ_ON        ; MA_CLR_LO      ; 5.550 ;       ;       ; 5.550 ;
; IRQ_ON        ; MD_BUS_SEL     ; 6.202 ;       ;       ; 6.202 ;
; IRQ_ON        ; MD_LOAD        ; 5.975 ;       ;       ; 5.975 ;
; IRQ_ON        ; MEM_WRITE      ; 5.847 ;       ;       ; 5.847 ;
; IRQ_ON        ; PC_LOAD_HI     ; 6.150 ;       ;       ; 6.150 ;
; IRQ_ON        ; PC_LOAD_LO     ; 6.257 ;       ;       ; 6.257 ;
; IS_AUTO_INDEX ; ALU_INC        ; 5.906 ;       ;       ; 5.906 ;
; IS_AUTO_INDEX ; ALU_OUT_SEL_0  ; 6.126 ;       ;       ; 6.126 ;
; IS_AUTO_INDEX ; MD_BUS_SEL     ; 5.993 ;       ;       ; 5.993 ;
; IS_AUTO_INDEX ; MD_LOAD        ; 6.005 ;       ;       ; 6.005 ;
; IS_ZERO_LAST  ; ALU_INC        ; 5.864 ;       ;       ; 5.864 ;
; IS_ZERO_LAST  ; ALU_OUT_SEL_0  ; 6.133 ;       ;       ; 6.133 ;
; IS_ZERO_LAST  ; PC_LOAD_HI     ; 6.239 ;       ;       ; 6.239 ;
; IS_ZERO_LAST  ; PC_LOAD_LO     ; 6.346 ;       ;       ; 6.346 ;
; LINK_VALUE    ; PC_BUS_SEL     ; 6.102 ;       ;       ; 6.102 ;
; LINK_VALUE    ; PC_LOAD_HI     ; 6.155 ;       ;       ; 6.155 ;
; LINK_VALUE    ; PC_LOAD_LO     ; 6.262 ;       ;       ; 6.262 ;
; MD_BUS[5]     ; LINK_LOAD      ; 6.045 ;       ;       ; 6.045 ;
; MD_BUS[5]     ; LINK_OUT_SEL   ; 5.595 ;       ;       ; 5.595 ;
; MD_BUS[5]     ; PC_BUS_SEL     ; 6.014 ;       ;       ; 6.014 ;
; MD_BUS[5]     ; PC_LOAD_HI     ; 6.067 ;       ;       ; 6.067 ;
; MD_BUS[5]     ; PC_LOAD_LO     ; 6.174 ;       ;       ; 6.174 ;
; MD_BUS[6]     ; AC_LOAD        ; 6.259 ;       ;       ; 6.259 ;
; MD_BUS[6]     ; ALU_COMP       ; 5.394 ;       ;       ; 5.394 ;
; MD_BUS[6]     ; ALU_OUT_SEL_2  ; 5.894 ;       ;       ; 5.894 ;
; MD_BUS[6]     ; PC_BUS_SEL     ; 5.767 ;       ;       ; 5.767 ;
; MD_BUS[6]     ; PC_LOAD_HI     ; 5.820 ;       ;       ; 5.820 ;
; MD_BUS[6]     ; PC_LOAD_LO     ; 5.927 ;       ;       ; 5.927 ;
; MD_BUS[7]     ; LINK_COMP      ; 5.941 ;       ;       ; 5.941 ;
; MD_BUS[7]     ; LINK_LOAD      ; 5.981 ;       ;       ; 5.981 ;
; MD_BUS[7]     ; PC_BUS_SEL     ; 6.027 ;       ;       ; 6.027 ;
; MD_BUS[7]     ; PC_LOAD_HI     ; 6.080 ;       ;       ; 6.080 ;
; MD_BUS[7]     ; PC_LOAD_LO     ; 6.187 ;       ;       ; 6.187 ;
; MD_BUS[8]     ; AC_LOAD        ; 6.152 ;       ;       ; 6.152 ;
; MD_BUS[8]     ; ALU_FUNC_SEL_2 ; 5.906 ;       ;       ; 5.906 ;
; MD_BUS[8]     ; ALU_OUT_SEL_1  ; 5.873 ;       ;       ; 5.873 ;
; MD_BUS[8]     ; ALU_OUT_SEL_2  ; 5.787 ;       ;       ; 5.787 ;
; MD_BUS[8]     ; ALU_ROT_1      ; 5.670 ;       ;       ; 5.670 ;
; MD_BUS[8]     ; LINK_LOAD      ; 5.829 ;       ;       ; 5.829 ;
; MD_BUS[8]     ; PC_BUS_SEL     ;       ; 6.025 ; 6.025 ;       ;
; MD_BUS[8]     ; PC_LOAD_HI     ;       ; 6.078 ; 6.078 ;       ;
; MD_BUS[8]     ; PC_LOAD_LO     ;       ; 6.185 ; 6.185 ;       ;
; MD_BUS[8]     ; SR_BUS_SEL     ; 5.906 ;       ;       ; 5.906 ;
; MD_BUS[9]     ; AC_LOAD        ; 5.981 ;       ;       ; 5.981 ;
; MD_BUS[9]     ; ALU_FUNC_SEL_2 ; 5.744 ;       ;       ; 5.744 ;
; MD_BUS[9]     ; ALU_OUT_SEL_1  ; 5.711 ;       ;       ; 5.711 ;
; MD_BUS[9]     ; ALU_OUT_SEL_2  ; 5.616 ;       ;       ; 5.616 ;
; MD_BUS[9]     ; ALU_ROT_2      ; 5.295 ;       ;       ; 5.295 ;
; MD_BUS[9]     ; LINK_LOAD      ; 5.658 ;       ;       ; 5.658 ;
; MD_BUS[9]     ; SR_BUS_SEL     ; 5.744 ;       ;       ; 5.744 ;
; MD_BUS[10]    ; AC_LOAD        ; 6.592 ;       ;       ; 6.592 ;
; MD_BUS[10]    ; ALU_OUT_SEL_2  ; 6.227 ;       ;       ; 6.227 ;
; MD_BUS[10]    ; ALU_ROT_1      ; 6.088 ;       ;       ; 6.088 ;
; MD_BUS[10]    ; ALU_ROT_2      ; 6.004 ;       ;       ; 6.004 ;
; MD_BUS[10]    ; LINK_LOAD      ; 6.269 ;       ;       ; 6.269 ;
; MD_BUS[11]    ; AC_LOAD        ; 6.284 ; 6.385 ; 6.385 ; 6.284 ;
; MD_BUS[11]    ; ALU_CLEAR      ;       ; 5.999 ; 5.999 ;       ;
; MD_BUS[11]    ; ALU_FUNC_SEL_2 ;       ; 6.180 ; 6.180 ;       ;
; MD_BUS[11]    ; ALU_INC        ; 6.272 ;       ;       ; 6.272 ;
; MD_BUS[11]    ; ALU_OUT_SEL_1  ;       ; 6.147 ; 6.147 ;       ;
; MD_BUS[11]    ; ALU_OUT_SEL_2  ; 5.919 ; 6.020 ; 6.020 ; 5.919 ;
; MD_BUS[11]    ; LINK_COMP      ; 5.805 ;       ;       ; 5.805 ;
; MD_BUS[11]    ; LINK_LOAD      ; 5.936 ;       ;       ; 5.936 ;
; MD_BUS[11]    ; PC_BUS_SEL     ;       ; 6.174 ; 6.174 ;       ;
; MD_BUS[11]    ; PC_LOAD_HI     ;       ; 6.227 ; 6.227 ;       ;
; MD_BUS[11]    ; PC_LOAD_LO     ;       ; 6.334 ; 6.334 ;       ;
; MD_BUS[11]    ; SR_BUS_SEL     ;       ; 6.180 ; 6.180 ;       ;
; not_reset     ; AC_LOAD        ; 5.973 ; 5.853 ; 5.853 ; 5.973 ;
; not_reset     ; ALU_CLEAR      ; 6.390 ; 6.270 ; 6.270 ; 6.390 ;
; not_reset     ; ALU_COMP       ;       ; 6.166 ; 6.166 ;       ;
; not_reset     ; ALU_FUNC_SEL_0 ; 6.076 ; 6.025 ; 6.025 ; 6.076 ;
; not_reset     ; ALU_FUNC_SEL_1 ; 6.415 ; 6.364 ; 6.364 ; 6.415 ;
; not_reset     ; ALU_FUNC_SEL_2 ;       ; 6.390 ; 6.390 ;       ;
; not_reset     ; ALU_INC        ; 6.180 ; 6.224 ; 6.224 ; 6.180 ;
; not_reset     ; ALU_OUT_SEL_0  ; 6.257 ; 6.186 ; 6.186 ; 6.257 ;
; not_reset     ; ALU_OUT_SEL_1  ; 6.075 ; 5.955 ; 5.955 ; 6.075 ;
; not_reset     ; ALU_OUT_SEL_2  ;       ; 5.949 ; 5.949 ;       ;
; not_reset     ; ALU_ROT_1      ;       ; 6.185 ; 6.185 ;       ;
; not_reset     ; ALU_ROT_2      ;       ; 6.100 ; 6.100 ;       ;
; not_reset     ; LINK_COMP      ; 6.327 ; 6.228 ; 6.228 ; 6.327 ;
; not_reset     ; LINK_LOAD      ; 6.374 ; 5.989 ; 5.989 ; 6.374 ;
; not_reset     ; LINK_OUT_SEL   ;       ; 6.224 ; 6.224 ;       ;
; not_reset     ; MA_CLR_HI      ; 5.707 ; 5.989 ; 5.989 ; 5.707 ;
; not_reset     ; MA_CLR_LO      ; 5.540 ; 5.875 ; 5.875 ; 5.540 ;
; not_reset     ; MA_LOAD_HI     ; 5.820 ; 5.906 ; 5.906 ; 5.820 ;
; not_reset     ; MA_LOAD_LO     ; 6.005 ; 5.802 ; 5.802 ; 6.005 ;
; not_reset     ; MD_BUS_SEL     ; 5.942 ; 5.891 ; 5.891 ; 5.942 ;
; not_reset     ; MD_IN_SEL      ; 6.193 ; 6.142 ; 6.142 ; 6.193 ;
; not_reset     ; MD_LOAD        ; 5.807 ; 5.756 ; 5.756 ; 5.807 ;
; not_reset     ; MEM_READ       ; 6.261 ; 6.210 ; 6.210 ; 6.261 ;
; not_reset     ; MEM_WRITE      ; 5.924 ; 6.172 ; 6.172 ; 5.924 ;
; not_reset     ; PC_BUS_SEL     ; 6.100 ; 6.049 ; 6.049 ; 6.100 ;
; not_reset     ; PC_CLR_HI      ; 5.918 ; 5.991 ; 5.991 ; 5.918 ;
; not_reset     ; PC_LOAD_HI     ; 6.269 ; 6.311 ; 6.311 ; 6.269 ;
; not_reset     ; PC_LOAD_LO     ; 6.376 ; 6.338 ; 6.338 ; 6.376 ;
; not_reset     ; SR_BUS_SEL     ;       ; 6.390 ; 6.390 ;       ;
+---------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 33       ; 9        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 33       ; 9        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 124   ; 124  ;
; Unconstrained Output Ports      ; 30    ; 30   ;
; Unconstrained Output Port Paths ; 305   ; 305  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jan 12 21:27:28 2017
Info: Command: quartus_sta control_subsystem -c control_subsystem
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'control_subsystem.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "state_generator_0|s_state_generator_0|ms_jk_ff_1|nand_3_3|output~1|combout"
    Warning (332126): Node "state_generator_0|s_state_generator_0|ms_jk_ff_1|nand_3_3|output~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_4|nand_1|output~2|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_4|nand_1|output~1|datad"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_4|nand_1|output~1|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_4|nand_1|output~2|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_3|nand_1|output~2|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_3|nand_1|output~1|datac"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_3|nand_1|output~1|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_3|nand_1|output~2|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_2|nand_1|output~2|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_2|nand_1|output~1|datac"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_2|nand_1|output~1|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_2|nand_1|output~2|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_0|nand_1|output~2|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_0|nand_1|output~1|datad"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_0|nand_1|output~1|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_0|nand_1|output~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_3_3|output~0|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_3_3|output~0|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_3_3|output~0|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_3_3|output~0|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_1|nand_1|output~2|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_1|nand_1|output~1|dataa"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_1|nand_1|output~1|combout"
    Warning (332126): Node "register_5_bit_0|ms_jk_ff_1|nand_1|output~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_3_3|output~0|combout"
    Warning (332126): Node "state_generator_0|t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_3_3|output~0|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "state_generator_0|s_state_generator_0|counter|ff_2|nand_3_3|output~0|combout"
    Warning (332126): Node "state_generator_0|s_state_generator_0|counter|ff_2|nand_3_3|output~0|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "state_generator_0|s_state_generator_0|counter|ff_1|nand_3_3|output~0|combout"
    Warning (332126): Node "state_generator_0|s_state_generator_0|counter|ff_1|nand_3_3|output~0|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "state_generator_0|s_state_generator_0|counter|ff_0|nand_3_3|output~0|combout"
    Warning (332126): Node "state_generator_0|s_state_generator_0|counter|ff_0|nand_3_3|output~0|datad"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.786
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.786       -22.293 clk 
Info (332146): Worst-case hold slack is -0.296
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.296        -0.880 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -1.631 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.246
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.246        -1.458 clk 
Info (332146): Worst-case hold slack is -0.313
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.313        -1.265 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 51 warnings
    Info: Peak virtual memory: 588 megabytes
    Info: Processing ended: Thu Jan 12 21:27:29 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


