
Se plantea, ahora, el siguiente código en verilog que describe el comportamiento buscado con el diseño:

![](Imagenes/codigo_verilog.png)

Este código es un módulo en si, con sus entradas y salidas. Se declaran las mismas, con los nombres correspondientes, en esa primera parte:

![](Imagenes/cod_inptoupt.png)

Luego, ya en el código, se declaran variables intermedias "wire" (cables). Estas servirán para resumir el código y plantear las salidas de forma más sencilla. Luego, se plantea la lógica combinacional propiamente:

![](Imagenes/cod_assign.png)

Como se ve, en estas asignaciones se reflejan las ecuaciones booleanas propias dada la sintaxis de verilog. Luego, estas se asignan a las variables de salida del módulo. Con esto se completa el código y su funcionalidad.