---
layout: single
title:  "CPU"
---

# CPU의 구조 이해


**CPU (Central Processing Unit)**
	입력장치로부터 자료를 받아 연산하고 그 결과를 출력장치로 보내는 일련의 과정을 제어 및 조정하는 핵심장치로 사람의 두뇌에 해당한다.

![[Pasted image 20230919212515.png]]

### CPU의 구성요소

- ALU(연장장치) - 각종 산술연산들과 논리연산들을 수행하는 회로

- Register(레지스터) - CPU 내부의 소규모 데이터나 중간 결과를 일시적으로 기억해둔다. 컴퓨터의 기억장치 중 Access 속도가 가장 빠르다.

- Control Unit(제어장치) - 프로그램 코드(명령어)를 해석하고, 그것을 실행하기 위한 제어 신호들을 발생시킨다.

- 내부 CPU 버스 - ALU와 레지스터 간의 데이터 이동을 위한 경로

### 레지스터의 종류

- PC(Program Counter) - 다음에 수행할 명령어가 저장된 주기억장치의 번지를 지정

- MAR(Memory Address Register) - 주기억장치에 접근하기 위한 주기억장치의 번지를 기억

- MBR(Memory Buffer Register) - 주기억장치에 입/출력할 자료를 기억하는 레지스터

- IR(Instruction Register) - 주기억장치에서 인출한 명령코드를 기억하는 레지스터


---

## 버스 시스템

### 버스의 정의

버스는 시스템에 많은 장치를 공유하여 데이터, 주소, 제어 정보를 전달하는 전송 라인이다. 한정된 자원이므로 버스를 획득하기 위한 경합이 많이 발생하는 장치이기 때문에 사용하는 방식에 따라 입출력 성능에 영향을 준다.

### 버스의 종류

- 데이터 버스(Data Bus) - 시스템 컴포넌트 간 처리 데이터를 전송하기 위한 용도

- 주소 버스(Address Bus) - 기억장소의 위치 또는 장치 식별을 지정하기 위한 라인, 라인의 비트 수 에 따라 접속될 수 있는 장치의 용량이 결정됨

- 제어 버스(Control Bus) - CPU와 기억장치 또는 I/O 장치 사이의 제어 신호를 전송하는 라인

### CPU의 명령 실행 주기 (Instruction Cycle)

CPU의 명령어 처리 (Instruction Cycle)는 하나의 명령어 실행이 끝난 후, 다음 명령어의 수행이 시작되어 끝날때까지 걸리는 시간을 말한다.

Instruction Cycle은 Fetch, Indirect, Execution, Interrupt 로 구성된다.

- Fetch(인출) - 메모리에서 데이터를 로드하여 CPU에 있는 레지스터에 적재하는 과정

- Indirect(간접) - 메모리를 참조할 때 간접주소 방식을 사용하는 경우에 실행
*간접주소란 CPU가 메모리를 참조했을 때 데이터가 존재하는 것이 아닌 메모리에 주소가 존재하여 메모리 내에서 한 번 더 조회해서 데이터를 얻는 것이다.*

- Execution(실행) - 명령과 데이터로 CPU가 산술 및 논리연산을 수행하는 것

- Interrupt(인터럽트) - 컴퓨터 작동 중 문제가 발생한 경우 업무 처리가 계속될 수 있도록 하는 운영체제의 기능
	SVC 하드웨어 인터럽트 : 기계착오 , 외부, 입출력, 프로그램 검사 인터럽트
	소프트웨어 인터럽트 : CPU 내부에서 자신이 실행한 명령이나 CPU의 명령 실행에 관련된 모듈이 변화하는 경우 발생한다.


___
