5 9 1 * 0
8 /ptmp/cvs/covered/diags/verilog -t main -vcd hier3.4.vcd -o hier3.4.cdd -v hier3.4.v
3 0 $root $root NA 0 0
3 0 main main hier3.4.v 1 20
2 1 6 e0011 1 0 20004 0 0 1 4 0
2 2 6 1000a 0 1 400 0 0 main.a.a.y
2 3 6 10011 1 37 1006 1 2
2 4 7 20002 1 0 20008 0 0 32 64 11 0 0 0 0 0 0 0
2 5 7 10002 2 2c 2000a 4 0 32 2 aa aa aa aa aa aa aa aa
2 6 8 e0011 1 0 20008 0 0 1 4 1
2 7 8 1000a 0 1 400 0 0 main.a.a.y
2 8 8 10011 1 37 a 6 7
4 8 0 0
4 5 8 0
4 3 5 5
3 0 foo main.a hier3.4.v 24 32
3 0 bar main.a.a hier3.4.v 36 40
1 y 38 830004 1 0 0 0 1 1 102
3 0 bar main.a.b hier3.4.v 36 40
1 y 38 830004 1 0 0 0 1 1 2
3 0 bar main.a.c hier3.4.v 36 40
1 y 38 830004 1 0 0 0 1 1 2
3 0 test main.a.t hier3.4.v 44 54
2 9 47 9000c 1 0 20008 0 0 1 4 1
2 10 47 10005 0 1 400 0 0 t.a.y
2 11 47 1000c 1 37 100a 9 10
2 12 48 20002 1 0 20008 0 0 32 64 11 0 0 0 0 0 0 0
2 13 48 10002 2 2c 2000a 12 0 32 2 aa aa aa aa aa aa aa aa
2 14 49 9000c 1 0 20004 0 0 1 4 0
2 15 49 10005 0 1 400 0 0 t.a.y
2 16 49 1000c 1 37 6 14 15
4 16 0 0
4 13 16 0
4 11 13 13
3 0 boo main.a.t.a hier3.4.v 58 62
1 y 60 830004 1 0 0 0 1 1 1002
