TimeQuest Timing Analyzer report for Lab_1
Fri Sep 25 16:54:53 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLR'
 13. Slow 1200mV 85C Model Hold: 'CLR'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLR'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'CLR'
 25. Slow 1200mV 0C Model Hold: 'CLR'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'CLR'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Setup: 'CLR'
 36. Fast 1200mV 0C Model Hold: 'CLR'
 37. Fast 1200mV 0C Model Minimum Pulse Width: 'CLR'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Signal Integrity Metrics (Slow 1200mv 0c Model)
 47. Signal Integrity Metrics (Slow 1200mv 85c Model)
 48. Signal Integrity Metrics (Fast 1200mv 0c Model)
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Lab_1                                                              ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE6E22C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLR        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLR } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 95.11 MHz ; 95.11 MHz       ; CLR        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLR   ; -4.757 ; -111.440           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLR   ; -0.347 ; -3.369            ;
+-------+--------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLR   ; -3.201 ; -79.064                          ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLR'                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.757 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|17             ; CLR          ; CLR         ; 0.500        ; -0.429     ; 4.829      ;
; -4.749 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|18             ; CLR          ; CLR         ; 0.500        ; -0.429     ; 4.821      ;
; -4.722 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|16             ; CLR          ; CLR         ; 0.500        ; -0.429     ; 4.794      ;
; -4.702 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|19             ; CLR          ; CLR         ; 0.500        ; -0.429     ; 4.774      ;
; -4.675 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|15             ; CLR          ; CLR         ; 0.500        ; -0.429     ; 4.747      ;
; -4.570 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 5.354      ;
; -4.562 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|12            ; CLR          ; CLR         ; 0.500        ; -0.429     ; 4.634      ;
; -4.559 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 5.343      ;
; -4.555 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 5.339      ;
; -4.535 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 5.319      ;
; -4.365 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|14            ; CLR          ; CLR         ; 0.500        ; -0.429     ; 4.437      ;
; -4.326 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|18            ; CLR          ; CLR         ; 0.500        ; -0.429     ; 4.398      ;
; -4.206 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|15            ; CLR          ; CLR         ; 0.500        ; -0.429     ; 4.278      ;
; -4.205 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|17            ; CLR          ; CLR         ; 0.500        ; -0.429     ; 4.277      ;
; -4.204 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|19            ; CLR          ; CLR         ; 0.500        ; -0.429     ; 4.276      ;
; -4.190 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|14             ; CLR          ; CLR         ; 0.500        ; 0.052      ; 4.743      ;
; -4.171 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst1|19            ; CLR          ; CLR         ; 0.500        ; -0.429     ; 4.243      ;
; -4.140 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 4.924      ;
; -4.082 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|16            ; CLR          ; CLR         ; 0.500        ; 0.033      ; 4.616      ;
; -4.046 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|13            ; CLR          ; CLR         ; 0.500        ; 0.033      ; 4.580      ;
; -3.934 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|13             ; CLR          ; CLR         ; 0.500        ; 0.052      ; 4.487      ;
; -3.933 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|12             ; CLR          ; CLR         ; 0.500        ; 0.052      ; 4.486      ;
; -3.675 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 4.459      ;
; -3.664 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 4.448      ;
; -3.660 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 4.444      ;
; -3.640 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 4.424      ;
; -3.597 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.163      ; 4.761      ;
; -3.586 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; 0.163      ; 4.750      ;
; -3.582 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; 0.163      ; 4.746      ;
; -3.562 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; 0.163      ; 4.726      ;
; -3.450 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 4.234      ;
; -3.439 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 4.223      ;
; -3.435 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 4.219      ;
; -3.415 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 4.199      ;
; -3.393 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.163      ; 4.557      ;
; -3.382 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; 0.163      ; 4.546      ;
; -3.378 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; 0.163      ; 4.542      ;
; -3.358 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; 0.163      ; 4.522      ;
; -3.293 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; -0.218     ; 4.076      ;
; -3.261 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; -0.218     ; 4.044      ;
; -3.245 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 4.029      ;
; -3.167 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; 0.163      ; 4.331      ;
; -3.161 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|18 ; CLR          ; CLR         ; 1.000        ; -0.218     ; 3.944      ;
; -3.106 ; 8_Bit_Register:inst6|74273:inst1|12                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 3.890      ;
; -3.020 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 3.804      ;
; -3.011 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 4.174      ;
; -2.963 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; 0.163      ; 4.127      ;
; -2.938 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|18 ; CLR          ; CLR         ; 1.000        ; -0.218     ; 3.721      ;
; -2.782 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.163      ; 3.946      ;
; -2.771 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; 0.163      ; 3.935      ;
; -2.767 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; 0.163      ; 3.931      ;
; -2.747 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; 0.163      ; 3.911      ;
; -2.716 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|19 ; CLR          ; CLR         ; 1.000        ; -0.218     ; 3.499      ;
; -2.658 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|18 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 3.821      ;
; -2.569 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; -0.218     ; 3.352      ;
; -2.488 ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 3.272      ;
; -2.485 ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 3.269      ;
; -2.416 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|19 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 3.579      ;
; -2.352 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; 0.163      ; 3.516      ;
; -2.347 ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 3.131      ;
; -2.338 ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 3.122      ;
; -2.322 ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 3.106      ;
; -2.295 ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 3.079      ;
; -2.284 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 3.447      ;
; -2.277 ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 3.061      ;
; -2.272 ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 3.056      ;
; -2.263 ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 3.047      ;
; -2.184 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|18 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 3.347      ;
; -2.163 ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 3.326      ;
; -2.159 ; 8_Bit_Register:inst5|74273:inst1|12                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.163      ; 3.323      ;
; -2.154 ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 3.317      ;
; -2.127 ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 2.911      ;
; -2.080 ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 2.864      ;
; -2.026 ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 2.810      ;
; -1.967 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 3.130      ;
; -1.866 ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 3.029      ;
; -1.750 ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 2.913      ;
; -1.748 ; 8_Bit_Register:inst5|74273:inst1|14                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 2.911      ;
; -1.745 ; 8_Bit_Register:inst5|74273:inst1|14                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 2.908      ;
; -1.729 ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 2.892      ;
; -1.705 ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 2.868      ;
; -1.704 ; 8_Bit_Register:inst6|74273:inst1|13                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 2.488      ;
; -1.700 ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 2.863      ;
; -1.691 ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 2.854      ;
; -1.645 ; 8_Bit_Register:inst6|74273:inst1|13                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.217     ; 2.429      ;
; -1.570 ; uIR:inst3|74273:inst|19                                                                                  ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 0.500        ; 3.044      ; 5.115      ;
; -1.568 ; uIR:inst3|74273:inst|17                                                                                  ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 0.500        ; 3.044      ; 5.113      ;
; -1.559 ; uIR:inst3|74273:inst|19                                                                                  ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 0.500        ; 3.044      ; 5.104      ;
; -1.557 ; uIR:inst3|74273:inst|17                                                                                  ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 0.500        ; 3.044      ; 5.102      ;
; -1.555 ; 8_Bit_Register:inst5|74273:inst1|14                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 2.718      ;
; -1.555 ; uIR:inst3|74273:inst|19                                                                                  ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 0.500        ; 3.044      ; 5.100      ;
; -1.553 ; uIR:inst3|74273:inst|17                                                                                  ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 0.500        ; 3.044      ; 5.098      ;
; -1.535 ; uIR:inst3|74273:inst|19                                                                                  ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 0.500        ; 3.044      ; 5.080      ;
; -1.533 ; uIR:inst3|74273:inst|17                                                                                  ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 0.500        ; 3.044      ; 5.078      ;
; -1.529 ; uIR:inst3|74273:inst|16                                                                                  ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 0.500        ; 3.044      ; 5.074      ;
; -1.518 ; uIR:inst3|74273:inst|16                                                                                  ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 0.500        ; 3.044      ; 5.063      ;
; -1.514 ; uIR:inst3|74273:inst|16                                                                                  ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 0.500        ; 3.044      ; 5.059      ;
; -1.494 ; uIR:inst3|74273:inst|16                                                                                  ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 0.500        ; 3.044      ; 5.039      ;
; -1.462 ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 2.625      ;
; -1.341 ; 8_Bit_Register:inst5|74273:inst1|13                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.162      ; 2.504      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLR'                                                                                                                                                                                              ;
+--------+--------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.347 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 2.754      ;
; -0.301 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 2.799      ;
; -0.284 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 2.816      ;
; -0.251 ; uIR:inst3|74273:inst2|17             ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 3.357      ; 2.838      ;
; -0.241 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 2.860      ;
; -0.239 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 2.861      ;
; -0.231 ; uIR:inst3|74273:inst2|14             ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 3.357      ; 2.858      ;
; -0.230 ; uIR:inst3|74273:inst2|15             ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 3.357      ; 2.859      ;
; -0.222 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 2.879      ;
; -0.221 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 2.880      ;
; -0.218 ; uIR:inst3|74273:inst2|19             ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 3.357      ; 2.871      ;
; -0.216 ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 2.885      ;
; -0.213 ; uIR:inst3|74273:inst2|12             ; 8_Bit_Register:inst6|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 3.357      ; 2.876      ;
; -0.210 ; uIR:inst3|74273:inst2|18             ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 3.357      ; 2.879      ;
; -0.206 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 2.895      ;
; -0.204 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 2.897      ;
; -0.191 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 2.910      ;
; -0.184 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 2.916      ;
; -0.176 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 2.924      ;
; -0.171 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 2.930      ;
; -0.171 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 2.929      ;
; -0.167 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 2.934      ;
; -0.130 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 2.971      ;
; -0.113 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 2.987      ;
; -0.111 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 2.990      ;
; -0.109 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 2.992      ;
; -0.104 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 2.997      ;
; -0.100 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 3.001      ;
; -0.099 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 3.002      ;
; -0.090 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 3.011      ;
; -0.085 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 3.016      ;
; -0.070 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 3.031      ;
; -0.068 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 3.033      ;
; -0.033 ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 3.068      ;
; -0.022 ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 3.078      ;
; -0.013 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 3.087      ;
; -0.002 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 3.098      ;
; 0.023  ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 3.123      ;
; 0.028  ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 3.129      ;
; 0.032  ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 3.133      ;
; 0.032  ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 3.132      ;
; 0.055  ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 3.155      ;
; 0.069  ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 3.170      ;
; 0.086  ; uIR:inst3|74273:inst2|17             ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 2.977      ; 2.795      ;
; 0.096  ; uIR:inst3|74273:inst2|13             ; 8_Bit_Register:inst6|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 2.895      ; 2.723      ;
; 0.109  ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 3.209      ;
; 0.118  ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 3.218      ;
; 0.120  ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 3.220      ;
; 0.122  ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 3.223      ;
; 0.142  ; uIR:inst3|74273:inst2|19             ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 2.977      ; 2.851      ;
; 0.148  ; uIR:inst3|74273:inst2|15             ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 2.978      ; 2.858      ;
; 0.149  ; uIR:inst3|74273:inst2|14             ; 8_Bit_Register:inst5|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 2.978      ; 2.859      ;
; 0.150  ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 3.250      ;
; 0.177  ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 3.368      ; 3.277      ;
; 0.210  ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 3.311      ;
; 0.302  ; uIR:inst3|74273:inst2|16             ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 2.895      ; 2.929      ;
; 0.416  ; uIR:inst3|74273:inst2|18             ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 2.977      ; 3.125      ;
; 0.432  ; uPC:inst1|74161:inst|f74161:sub|99   ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.478      ; 1.164      ;
; 0.432  ; uPC:inst1|74161:inst|f74161:sub|110  ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.478      ; 1.164      ;
; 0.440  ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 3.541      ;
; 0.447  ; uPC:inst1|74161:inst1|f74161:sub|99  ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.478      ; 1.179      ;
; 0.450  ; uPC:inst1|74161:inst|f74161:sub|87   ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.478      ; 1.182      ;
; 0.453  ; uPC:inst1|74161:inst1|f74161:sub|87  ; uPC:inst1|74161:inst1|f74161:sub|87                                                                      ; CLR          ; CLR         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst1|f74161:sub|99                                                                      ; CLR          ; CLR         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uPC:inst1|74161:inst1|f74161:sub|110 ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ; CLR          ; CLR         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uPC:inst1|74161:inst|f74161:sub|9    ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ; CLR          ; CLR         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uPC:inst1|74161:inst|f74161:sub|87   ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ; CLR          ; CLR         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uPC:inst1|74161:inst|f74161:sub|99   ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uPC:inst1|74161:inst|f74161:sub|110  ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.081      ; 0.746      ;
; 0.465  ; uPC:inst1|74161:inst1|f74161:sub|9   ; uPC:inst1|74161:inst1|f74161:sub|9                                                                       ; CLR          ; CLR         ; 0.000        ; 0.081      ; 0.758      ;
; 0.467  ; uIR:inst3|74273:inst2|12             ; 8_Bit_Register:inst5|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 2.977      ; 3.176      ;
; 0.471  ; uPC:inst1|74161:inst1|f74161:sub|87  ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.478      ; 1.203      ;
; 0.473  ; uPC:inst1|74161:inst1|f74161:sub|9   ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.478      ; 1.205      ;
; 0.484  ; uPC:inst1|74161:inst|f74161:sub|9    ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.478      ; 1.216      ;
; 0.514  ; uIR:inst3|74273:inst2|13             ; 8_Bit_Register:inst5|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 2.516      ; 2.762      ;
; 0.531  ; uPC:inst1|74161:inst1|f74161:sub|9   ; uPC:inst1|74161:inst1|f74161:sub|87                                                                      ; CLR          ; CLR         ; 0.000        ; 0.081      ; 0.824      ;
; 0.534  ; uPC:inst1|74161:inst1|f74161:sub|9   ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ; CLR          ; CLR         ; 0.000        ; 0.081      ; 0.827      ;
; 0.581  ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 3.682      ;
; 0.582  ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 3.683      ;
; 0.585  ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 3.369      ; 3.686      ;
; 0.680  ; uIR:inst3|74273:inst2|16             ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 2.516      ; 2.928      ;
; 0.706  ; uPC:inst1|74161:inst1|f74161:sub|110 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.478      ; 1.438      ;
; 0.772  ; uPC:inst1|74161:inst|f74161:sub|87   ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.065      ;
; 0.774  ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.067      ;
; 0.782  ; uPC:inst1|74161:inst1|f74161:sub|87  ; uPC:inst1|74161:inst1|f74161:sub|99                                                                      ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.075      ;
; 0.782  ; uPC:inst1|74161:inst1|f74161:sub|87  ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.075      ;
; 0.782  ; uPC:inst1|74161:inst|f74161:sub|9    ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.075      ;
; 0.782  ; uPC:inst1|74161:inst|f74161:sub|9    ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.075      ;
; 0.792  ; uPC:inst1|74161:inst1|f74161:sub|9   ; uPC:inst1|74161:inst1|f74161:sub|99                                                                      ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.085      ;
; 0.796  ; uPC:inst1|74161:inst|f74161:sub|87   ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.089      ;
; 0.933  ; uPC:inst1|74161:inst1|f74161:sub|110 ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.226      ;
; 0.935  ; uPC:inst1|74161:inst1|f74161:sub|110 ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.228      ;
; 0.936  ; uPC:inst1|74161:inst1|f74161:sub|110 ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.229      ;
; 0.936  ; uPC:inst1|74161:inst1|f74161:sub|110 ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.229      ;
; 1.080  ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.373      ;
; 1.082  ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.375      ;
; 1.083  ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.376      ;
; 1.083  ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.376      ;
; 1.187  ; uPC:inst1|74161:inst1|f74161:sub|87  ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.480      ;
; 1.189  ; uPC:inst1|74161:inst1|f74161:sub|87  ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ; CLR          ; CLR         ; 0.000        ; 0.081      ; 1.482      ;
+--------+--------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLR'                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLR   ; Rise       ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLR   ; Rise       ; CLR                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|12                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|13                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|14                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|12                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|13                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst1|19                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|12                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|13                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|14                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|15                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|16                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|17                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|18                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|19                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|12                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|13                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|14                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|15                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|16                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|17                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|18                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|19                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|87                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|9                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|99                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ;
; 0.167  ; 0.402        ; 0.235          ; Low Pulse Width  ; CLR   ; Rise       ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.175  ; 0.395        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|12                                                                                  ;
; 0.175  ; 0.395        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|13                                                                                  ;
; 0.175  ; 0.395        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|14                                                                                  ;
; 0.200  ; 0.420        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|12                                                                      ;
; 0.200  ; 0.420        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|13                                                                      ;
; 0.200  ; 0.420        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ;
; 0.200  ; 0.420        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ;
; 0.200  ; 0.420        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ;
; 0.200  ; 0.420        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ;
; 0.200  ; 0.420        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ;
; 0.200  ; 0.420        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|12                                                                      ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|13                                                                      ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|14                                                                      ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst1|19                                                                                 ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|12                                                                                 ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|14                                                                                 ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|15                                                                                 ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|17                                                                                 ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|18                                                                                 ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|19                                                                                 ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|15                                                                                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|16                                                                                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|17                                                                                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|18                                                                                  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|19                                                                                  ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|13                                                                                 ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|16                                                                                 ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|87                                                                      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|9                                                                       ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|99                                                                      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; OUT[*]    ; CLR        ; 10.823 ; 10.696 ; Rise       ; CLR             ;
;  OUT[0]   ; CLR        ; 10.459 ; 10.376 ; Rise       ; CLR             ;
;  OUT[1]   ; CLR        ; 10.466 ; 10.380 ; Rise       ; CLR             ;
;  OUT[2]   ; CLR        ; 10.469 ; 10.389 ; Rise       ; CLR             ;
;  OUT[3]   ; CLR        ; 10.391 ; 10.303 ; Rise       ; CLR             ;
;  OUT[4]   ; CLR        ; 10.348 ; 10.245 ; Rise       ; CLR             ;
;  OUT[5]   ; CLR        ; 10.460 ; 10.377 ; Rise       ; CLR             ;
;  OUT[6]   ; CLR        ; 10.823 ; 10.696 ; Rise       ; CLR             ;
;  OUT[7]   ; CLR        ; 10.398 ; 10.298 ; Rise       ; CLR             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; OUT[*]    ; CLR        ; 9.969  ; 9.868  ; Rise       ; CLR             ;
;  OUT[0]   ; CLR        ; 10.079 ; 9.999  ; Rise       ; CLR             ;
;  OUT[1]   ; CLR        ; 10.086 ; 10.002 ; Rise       ; CLR             ;
;  OUT[2]   ; CLR        ; 10.089 ; 10.011 ; Rise       ; CLR             ;
;  OUT[3]   ; CLR        ; 10.011 ; 9.924  ; Rise       ; CLR             ;
;  OUT[4]   ; CLR        ; 9.969  ; 9.868  ; Rise       ; CLR             ;
;  OUT[5]   ; CLR        ; 10.080 ; 10.000 ; Rise       ; CLR             ;
;  OUT[6]   ; CLR        ; 10.429 ; 10.305 ; Rise       ; CLR             ;
;  OUT[7]   ; CLR        ; 10.017 ; 9.920  ; Rise       ; CLR             ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 103.41 MHz ; 103.41 MHz      ; CLR        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLR   ; -4.335 ; -101.575          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; CLR   ; -0.373 ; -3.907           ;
+-------+--------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLR   ; -3.201 ; -79.064                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLR'                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.335 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|17             ; CLR          ; CLR         ; 0.500        ; -0.395     ; 4.442      ;
; -4.329 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|18             ; CLR          ; CLR         ; 0.500        ; -0.395     ; 4.436      ;
; -4.297 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|16             ; CLR          ; CLR         ; 0.500        ; -0.395     ; 4.404      ;
; -4.279 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|19             ; CLR          ; CLR         ; 0.500        ; -0.395     ; 4.386      ;
; -4.261 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 5.075      ;
; -4.261 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|15             ; CLR          ; CLR         ; 0.500        ; -0.395     ; 4.368      ;
; -4.239 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 5.053      ;
; -4.234 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 5.048      ;
; -4.211 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 5.025      ;
; -4.161 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|12            ; CLR          ; CLR         ; 0.500        ; -0.395     ; 4.268      ;
; -3.975 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|14            ; CLR          ; CLR         ; 0.500        ; -0.395     ; 4.082      ;
; -3.933 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|18            ; CLR          ; CLR         ; 0.500        ; -0.395     ; 4.040      ;
; -3.913 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 4.727      ;
; -3.827 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|15            ; CLR          ; CLR         ; 0.500        ; -0.395     ; 3.934      ;
; -3.825 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|17            ; CLR          ; CLR         ; 0.500        ; -0.395     ; 3.932      ;
; -3.824 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|19            ; CLR          ; CLR         ; 0.500        ; -0.395     ; 3.931      ;
; -3.789 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst1|19            ; CLR          ; CLR         ; 0.500        ; -0.395     ; 3.896      ;
; -3.750 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|16            ; CLR          ; CLR         ; 0.500        ; 0.010      ; 4.262      ;
; -3.725 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|14             ; CLR          ; CLR         ; 0.500        ; 0.150      ; 4.377      ;
; -3.713 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|13            ; CLR          ; CLR         ; 0.500        ; 0.010      ; 4.225      ;
; -3.465 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|13             ; CLR          ; CLR         ; 0.500        ; 0.150      ; 4.117      ;
; -3.464 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|12             ; CLR          ; CLR         ; 0.500        ; 0.150      ; 4.116      ;
; -3.398 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 4.212      ;
; -3.376 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 4.190      ;
; -3.371 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 4.185      ;
; -3.348 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 4.162      ;
; -3.331 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 4.505      ;
; -3.309 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 4.483      ;
; -3.304 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 4.478      ;
; -3.281 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 4.455      ;
; -3.199 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 4.013      ;
; -3.177 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 3.991      ;
; -3.172 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 3.986      ;
; -3.149 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 3.963      ;
; -3.129 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 4.303      ;
; -3.107 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 4.281      ;
; -3.102 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 4.276      ;
; -3.079 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 4.253      ;
; -3.050 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 3.864      ;
; -3.004 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; -0.189     ; 3.817      ;
; -2.983 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 4.157      ;
; -2.982 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; -0.189     ; 3.795      ;
; -2.960 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|18 ; CLR          ; CLR         ; 1.000        ; -0.189     ; 3.773      ;
; -2.883 ; 8_Bit_Register:inst6|74273:inst1|12                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 3.697      ;
; -2.851 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 3.665      ;
; -2.781 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 3.955      ;
; -2.735 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; 0.171      ; 3.908      ;
; -2.653 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|18 ; CLR          ; CLR         ; 1.000        ; -0.189     ; 3.466      ;
; -2.541 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 3.715      ;
; -2.533 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|19 ; CLR          ; CLR         ; 1.000        ; -0.189     ; 3.346      ;
; -2.519 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 3.693      ;
; -2.514 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 3.688      ;
; -2.491 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 3.665      ;
; -2.389 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; -0.189     ; 3.202      ;
; -2.370 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|18 ; CLR          ; CLR         ; 1.000        ; 0.171      ; 3.543      ;
; -2.250 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|19 ; CLR          ; CLR         ; 1.000        ; 0.171      ; 3.423      ;
; -2.202 ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 3.016      ;
; -2.198 ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 3.012      ;
; -2.193 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 3.367      ;
; -2.113 ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 2.927      ;
; -2.096 ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 2.910      ;
; -2.080 ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 2.894      ;
; -2.052 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; 0.171      ; 3.225      ;
; -2.030 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|18 ; CLR          ; CLR         ; 1.000        ; 0.171      ; 3.203      ;
; -2.023 ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 2.837      ;
; -2.000 ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 2.814      ;
; -1.995 ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 2.809      ;
; -1.973 ; 8_Bit_Register:inst5|74273:inst1|12                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 3.147      ;
; -1.973 ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 2.787      ;
; -1.946 ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 2.760      ;
; -1.924 ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 3.098      ;
; -1.907 ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 3.081      ;
; -1.872 ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 2.686      ;
; -1.815 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; 0.171      ; 2.988      ;
; -1.815 ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 2.629      ;
; -1.706 ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 2.880      ;
; -1.572 ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 2.746      ;
; -1.539 ; 8_Bit_Register:inst5|74273:inst1|14                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 2.713      ;
; -1.535 ; 8_Bit_Register:inst5|74273:inst1|14                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 2.709      ;
; -1.513 ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 2.687      ;
; -1.508 ; 8_Bit_Register:inst6|74273:inst1|13                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 2.322      ;
; -1.490 ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 2.664      ;
; -1.486 ; uIR:inst3|74273:inst|19                                                                                  ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 0.500        ; 2.844      ; 4.832      ;
; -1.485 ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 2.659      ;
; -1.485 ; uIR:inst3|74273:inst|17                                                                                  ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 0.500        ; 2.844      ; 4.831      ;
; -1.478 ; 8_Bit_Register:inst6|74273:inst1|13                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.188     ; 2.292      ;
; -1.464 ; uIR:inst3|74273:inst|19                                                                                  ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 0.500        ; 2.844      ; 4.810      ;
; -1.463 ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 2.637      ;
; -1.463 ; uIR:inst3|74273:inst|17                                                                                  ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 0.500        ; 2.844      ; 4.809      ;
; -1.459 ; uIR:inst3|74273:inst|19                                                                                  ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 0.500        ; 2.844      ; 4.805      ;
; -1.458 ; uIR:inst3|74273:inst|17                                                                                  ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 0.500        ; 2.844      ; 4.804      ;
; -1.451 ; uIR:inst3|74273:inst|16                                                                                  ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 0.500        ; 2.844      ; 4.797      ;
; -1.436 ; uIR:inst3|74273:inst|19                                                                                  ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 0.500        ; 2.844      ; 4.782      ;
; -1.435 ; uIR:inst3|74273:inst|17                                                                                  ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 0.500        ; 2.844      ; 4.781      ;
; -1.429 ; uIR:inst3|74273:inst|16                                                                                  ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 0.500        ; 2.844      ; 4.775      ;
; -1.424 ; uIR:inst3|74273:inst|16                                                                                  ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 0.500        ; 2.844      ; 4.770      ;
; -1.417 ; 8_Bit_Register:inst5|74273:inst1|14                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 2.591      ;
; -1.401 ; uIR:inst3|74273:inst|16                                                                                  ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 0.500        ; 2.844      ; 4.747      ;
; -1.305 ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 2.479      ;
; -1.183 ; 8_Bit_Register:inst5|74273:inst1|13                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.172      ; 2.357      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLR'                                                                                                                                                                                               ;
+--------+--------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.373 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.477      ;
; -0.312 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.538      ;
; -0.304 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.546      ;
; -0.302 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.548      ;
; -0.288 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.562      ;
; -0.288 ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.562      ;
; -0.285 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.565      ;
; -0.282 ; uIR:inst3|74273:inst2|17             ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 3.116      ; 2.549      ;
; -0.270 ; uIR:inst3|74273:inst2|14             ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 3.116      ; 2.561      ;
; -0.267 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.583      ;
; -0.261 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.589      ;
; -0.260 ; uIR:inst3|74273:inst2|19             ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 3.116      ; 2.571      ;
; -0.259 ; uIR:inst3|74273:inst2|15             ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 3.116      ; 2.572      ;
; -0.256 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.594      ;
; -0.255 ; uIR:inst3|74273:inst2|12             ; 8_Bit_Register:inst6|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 3.116      ; 2.576      ;
; -0.252 ; uIR:inst3|74273:inst2|18             ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 3.116      ; 2.579      ;
; -0.248 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.602      ;
; -0.244 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.606      ;
; -0.237 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.613      ;
; -0.223 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.627      ;
; -0.223 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.627      ;
; -0.209 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.641      ;
; -0.188 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.662      ;
; -0.186 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.664      ;
; -0.177 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.673      ;
; -0.174 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.676      ;
; -0.166 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.684      ;
; -0.165 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.685      ;
; -0.159 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.691      ;
; -0.120 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.730      ;
; -0.118 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.732      ;
; -0.115 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.735      ;
; -0.104 ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.746      ;
; -0.096 ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.754      ;
; -0.063 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.787      ;
; -0.059 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.791      ;
; -0.048 ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.802      ;
; -0.047 ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.803      ;
; -0.035 ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.815      ;
; -0.031 ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.819      ;
; -0.030 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.820      ;
; -0.025 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.825      ;
; 0.023  ; uIR:inst3|74273:inst2|13             ; 8_Bit_Register:inst6|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 2.711      ; 2.449      ;
; 0.028  ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.878      ;
; 0.031  ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.881      ;
; 0.052  ; uIR:inst3|74273:inst2|17             ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 2.756      ; 2.523      ;
; 0.056  ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.906      ;
; 0.063  ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.913      ;
; 0.074  ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.924      ;
; 0.078  ; uIR:inst3|74273:inst2|19             ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 2.756      ; 2.549      ;
; 0.078  ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.928      ;
; 0.083  ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.933      ;
; 0.090  ; uIR:inst3|74273:inst2|14             ; 8_Bit_Register:inst5|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 2.756      ; 2.561      ;
; 0.100  ; uIR:inst3|74273:inst2|15             ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 2.756      ; 2.571      ;
; 0.145  ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 2.995      ;
; 0.198  ; uIR:inst3|74273:inst2|16             ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 2.711      ; 2.624      ;
; 0.348  ; uIR:inst3|74273:inst2|18             ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 2.756      ; 2.819      ;
; 0.385  ; uIR:inst3|74273:inst2|12             ; 8_Bit_Register:inst5|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 2.756      ; 2.856      ;
; 0.399  ; uIR:inst3|74273:inst2|13             ; 8_Bit_Register:inst5|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 2.351      ; 2.465      ;
; 0.401  ; uPC:inst1|74161:inst1|f74161:sub|87  ; uPC:inst1|74161:inst1|f74161:sub|87                                                                      ; CLR          ; CLR         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst1|f74161:sub|99                                                                      ; CLR          ; CLR         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uPC:inst1|74161:inst1|f74161:sub|110 ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ; CLR          ; CLR         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uPC:inst1|74161:inst|f74161:sub|9    ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ; CLR          ; CLR         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uPC:inst1|74161:inst|f74161:sub|87   ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ; CLR          ; CLR         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uPC:inst1|74161:inst|f74161:sub|99   ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uPC:inst1|74161:inst|f74161:sub|110  ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.073      ; 0.669      ;
; 0.407  ; uPC:inst1|74161:inst|f74161:sub|99   ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.424      ; 1.061      ;
; 0.409  ; uPC:inst1|74161:inst|f74161:sub|110  ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.424      ; 1.063      ;
; 0.416  ; uPC:inst1|74161:inst1|f74161:sub|9   ; uPC:inst1|74161:inst1|f74161:sub|9                                                                       ; CLR          ; CLR         ; 0.000        ; 0.073      ; 0.684      ;
; 0.424  ; uPC:inst1|74161:inst1|f74161:sub|99  ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.424      ; 1.078      ;
; 0.425  ; uPC:inst1|74161:inst|f74161:sub|87   ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.424      ; 1.079      ;
; 0.436  ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 3.286      ;
; 0.445  ; uPC:inst1|74161:inst1|f74161:sub|9   ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.424      ; 1.099      ;
; 0.445  ; uPC:inst1|74161:inst1|f74161:sub|87  ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.424      ; 1.099      ;
; 0.458  ; uPC:inst1|74161:inst|f74161:sub|9    ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.424      ; 1.112      ;
; 0.490  ; uPC:inst1|74161:inst1|f74161:sub|9   ; uPC:inst1|74161:inst1|f74161:sub|87                                                                      ; CLR          ; CLR         ; 0.000        ; 0.073      ; 0.758      ;
; 0.493  ; uPC:inst1|74161:inst1|f74161:sub|9   ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ; CLR          ; CLR         ; 0.000        ; 0.073      ; 0.761      ;
; 0.558  ; uIR:inst3|74273:inst2|16             ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 2.351      ; 2.624      ;
; 0.564  ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 3.414      ;
; 0.577  ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 3.427      ;
; 0.578  ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 3.135      ; 3.428      ;
; 0.644  ; uPC:inst1|74161:inst1|f74161:sub|110 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.424      ; 1.298      ;
; 0.717  ; uPC:inst1|74161:inst|f74161:sub|87   ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.073      ; 0.985      ;
; 0.718  ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ; CLR          ; CLR         ; 0.000        ; 0.073      ; 0.986      ;
; 0.725  ; uPC:inst1|74161:inst|f74161:sub|9    ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ; CLR          ; CLR         ; 0.000        ; 0.073      ; 0.993      ;
; 0.725  ; uPC:inst1|74161:inst|f74161:sub|9    ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.073      ; 0.993      ;
; 0.727  ; uPC:inst1|74161:inst1|f74161:sub|87  ; uPC:inst1|74161:inst1|f74161:sub|99                                                                      ; CLR          ; CLR         ; 0.000        ; 0.073      ; 0.995      ;
; 0.727  ; uPC:inst1|74161:inst1|f74161:sub|87  ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ; CLR          ; CLR         ; 0.000        ; 0.073      ; 0.995      ;
; 0.735  ; uPC:inst1|74161:inst1|f74161:sub|9   ; uPC:inst1|74161:inst1|f74161:sub|99                                                                      ; CLR          ; CLR         ; 0.000        ; 0.073      ; 1.003      ;
; 0.743  ; uPC:inst1|74161:inst|f74161:sub|87   ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.073      ; 1.011      ;
; 0.870  ; uPC:inst1|74161:inst1|f74161:sub|110 ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.073      ; 1.138      ;
; 0.872  ; uPC:inst1|74161:inst1|f74161:sub|110 ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ; CLR          ; CLR         ; 0.000        ; 0.073      ; 1.140      ;
; 0.872  ; uPC:inst1|74161:inst1|f74161:sub|110 ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.073      ; 1.140      ;
; 0.873  ; uPC:inst1|74161:inst1|f74161:sub|110 ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ; CLR          ; CLR         ; 0.000        ; 0.073      ; 1.141      ;
; 1.005  ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.073      ; 1.273      ;
; 1.007  ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ; CLR          ; CLR         ; 0.000        ; 0.073      ; 1.275      ;
; 1.007  ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.073      ; 1.275      ;
; 1.008  ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ; CLR          ; CLR         ; 0.000        ; 0.073      ; 1.276      ;
; 1.097  ; uPC:inst1|74161:inst|f74161:sub|9    ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.073      ; 1.365      ;
; 1.103  ; uPC:inst1|74161:inst1|f74161:sub|87  ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.073      ; 1.371      ;
+--------+--------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLR'                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; CLR   ; Rise       ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLR   ; Rise       ; CLR                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|12                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|13                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|14                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|12                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|13                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst1|19                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|12                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|13                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|14                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|15                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|16                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|17                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|18                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|19                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|12                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|13                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|14                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|15                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|16                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|17                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|18                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|19                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|87                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|9                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|99                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|12                                                                                  ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|13                                                                                  ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|14                                                                                  ;
; 0.171  ; 0.401        ; 0.230          ; Low Pulse Width  ; CLR   ; Rise       ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|12                                                                      ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|13                                                                      ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ;
; 0.270  ; 0.270        ; 0.000          ; Low Pulse Width  ; CLR   ; Rise       ; inst11|datad                                                                                             ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width  ; CLR   ; Rise       ; inst10|datad                                                                                             ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width  ; CLR   ; Rise       ; inst12|datad                                                                                             ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; CLR   ; Fall       ; uIR:inst3|74273:inst2|13                                                                                 ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; CLR   ; Fall       ; uIR:inst3|74273:inst2|16                                                                                 ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|87                                                                      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|9                                                                       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|99                                                                      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; CLR   ; Rise       ; inst3|inst|12|clk                                                                                        ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; CLR   ; Rise       ; inst3|inst|13|clk                                                                                        ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; CLR   ; Rise       ; inst3|inst|14|clk                                                                                        ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst1|19                                                                                 ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|12                                                                                 ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|14                                                                                 ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|15                                                                                 ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|17                                                                                 ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|18                                                                                 ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|19                                                                                 ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|15                                                                                  ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|16                                                                                  ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|17                                                                                  ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|18                                                                                  ;
; 0.278  ; 0.494        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|19                                                                                  ;
; 0.294  ; 0.510        ; 0.216          ; High Pulse Width ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|12                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OUT[*]    ; CLR        ; 9.956 ; 9.721 ; Rise       ; CLR             ;
;  OUT[0]   ; CLR        ; 9.604 ; 9.435 ; Rise       ; CLR             ;
;  OUT[1]   ; CLR        ; 9.610 ; 9.439 ; Rise       ; CLR             ;
;  OUT[2]   ; CLR        ; 9.614 ; 9.448 ; Rise       ; CLR             ;
;  OUT[3]   ; CLR        ; 9.524 ; 9.377 ; Rise       ; CLR             ;
;  OUT[4]   ; CLR        ; 9.485 ; 9.326 ; Rise       ; CLR             ;
;  OUT[5]   ; CLR        ; 9.606 ; 9.438 ; Rise       ; CLR             ;
;  OUT[6]   ; CLR        ; 9.956 ; 9.721 ; Rise       ; CLR             ;
;  OUT[7]   ; CLR        ; 9.530 ; 9.376 ; Rise       ; CLR             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OUT[*]    ; CLR        ; 9.122 ; 8.968 ; Rise       ; CLR             ;
;  OUT[0]   ; CLR        ; 9.239 ; 9.075 ; Rise       ; CLR             ;
;  OUT[1]   ; CLR        ; 9.244 ; 9.079 ; Rise       ; CLR             ;
;  OUT[2]   ; CLR        ; 9.249 ; 9.088 ; Rise       ; CLR             ;
;  OUT[3]   ; CLR        ; 9.159 ; 9.017 ; Rise       ; CLR             ;
;  OUT[4]   ; CLR        ; 9.122 ; 8.968 ; Rise       ; CLR             ;
;  OUT[5]   ; CLR        ; 9.242 ; 9.079 ; Rise       ; CLR             ;
;  OUT[6]   ; CLR        ; 9.578 ; 9.351 ; Rise       ; CLR             ;
;  OUT[7]   ; CLR        ; 9.165 ; 9.016 ; Rise       ; CLR             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLR   ; -1.396 ; -28.539           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLR   ; 0.151 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLR   ; -3.000 ; -55.905                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLR'                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.396 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 2.292      ;
; -1.392 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 2.288      ;
; -1.389 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 2.285      ;
; -1.383 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 2.279      ;
; -1.222 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 2.118      ;
; -1.171 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|17             ; CLR          ; CLR         ; 0.500        ; 0.178      ; 1.836      ;
; -1.166 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|18             ; CLR          ; CLR         ; 0.500        ; 0.178      ; 1.831      ;
; -1.156 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|15             ; CLR          ; CLR         ; 0.500        ; 0.178      ; 1.821      ;
; -1.151 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|16             ; CLR          ; CLR         ; 0.500        ; 0.178      ; 1.816      ;
; -1.140 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|19             ; CLR          ; CLR         ; 0.500        ; 0.178      ; 1.805      ;
; -1.105 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|12            ; CLR          ; CLR         ; 0.500        ; 0.178      ; 1.770      ;
; -1.014 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|14            ; CLR          ; CLR         ; 0.500        ; 0.178      ; 1.679      ;
; -1.003 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|18            ; CLR          ; CLR         ; 0.500        ; 0.178      ; 1.668      ;
; -0.983 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 2.020      ;
; -0.979 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 2.016      ;
; -0.976 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 2.013      ;
; -0.970 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 2.007      ;
; -0.966 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|14             ; CLR          ; CLR         ; 0.500        ; 0.315      ; 1.768      ;
; -0.959 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.855      ;
; -0.955 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.851      ;
; -0.952 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.848      ;
; -0.946 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.842      ;
; -0.938 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|15            ; CLR          ; CLR         ; 0.500        ; 0.178      ; 1.603      ;
; -0.937 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|17            ; CLR          ; CLR         ; 0.500        ; 0.178      ; 1.602      ;
; -0.935 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|19            ; CLR          ; CLR         ; 0.500        ; 0.178      ; 1.600      ;
; -0.924 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst1|19            ; CLR          ; CLR         ; 0.500        ; 0.178      ; 1.589      ;
; -0.894 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|18 ; CLR          ; CLR         ; 1.000        ; -0.092     ; 1.789      ;
; -0.889 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|16            ; CLR          ; CLR         ; 0.500        ; 0.392      ; 1.768      ;
; -0.886 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 1.923      ;
; -0.884 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.780      ;
; -0.882 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 1.919      ;
; -0.880 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.776      ;
; -0.879 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 1.916      ;
; -0.877 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.773      ;
; -0.875 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|13             ; CLR          ; CLR         ; 0.500        ; 0.315      ; 1.677      ;
; -0.874 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst2|13            ; CLR          ; CLR         ; 0.500        ; 0.392      ; 1.753      ;
; -0.873 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 1.910      ;
; -0.872 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; uIR:inst3|74273:inst|12             ; CLR          ; CLR         ; 0.500        ; 0.315      ; 1.674      ;
; -0.871 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.767      ;
; -0.823 ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; -0.092     ; 1.718      ;
; -0.810 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; -0.092     ; 1.705      ;
; -0.809 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 1.846      ;
; -0.787 ; 8_Bit_Register:inst6|74273:inst1|12                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.683      ;
; -0.785 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.681      ;
; -0.737 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; 0.049      ; 1.773      ;
; -0.737 ; uIR:inst3|74273:inst|19                                                                                  ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 2.214      ;
; -0.733 ; uIR:inst3|74273:inst|19                                                                                  ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 2.210      ;
; -0.730 ; uIR:inst3|74273:inst|19                                                                                  ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 2.207      ;
; -0.724 ; uIR:inst3|74273:inst|19                                                                                  ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 2.201      ;
; -0.712 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 1.749      ;
; -0.710 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.606      ;
; -0.707 ; uIR:inst3|74273:inst|17                                                                                  ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 2.184      ;
; -0.703 ; uIR:inst3|74273:inst|17                                                                                  ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 2.180      ;
; -0.700 ; uIR:inst3|74273:inst|17                                                                                  ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 2.177      ;
; -0.699 ; uIR:inst3|74273:inst|16                                                                                  ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 2.176      ;
; -0.695 ; uIR:inst3|74273:inst|16                                                                                  ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 2.172      ;
; -0.694 ; uIR:inst3|74273:inst|17                                                                                  ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 2.171      ;
; -0.692 ; uIR:inst3|74273:inst|16                                                                                  ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 2.169      ;
; -0.686 ; uIR:inst3|74273:inst|16                                                                                  ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 2.163      ;
; -0.656 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|19 ; CLR          ; CLR         ; 1.000        ; -0.092     ; 1.551      ;
; -0.652 ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|18 ; CLR          ; CLR         ; 1.000        ; -0.092     ; 1.547      ;
; -0.616 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 1.653      ;
; -0.612 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 1.649      ;
; -0.609 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 1.646      ;
; -0.603 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 1.640      ;
; -0.587 ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; -0.092     ; 1.482      ;
; -0.585 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|19 ; CLR          ; CLR         ; 1.000        ; 0.049      ; 1.621      ;
; -0.581 ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ; 8_Bit_Register:inst7|74273:inst1|18 ; CLR          ; CLR         ; 1.000        ; 0.049      ; 1.617      ;
; -0.563 ; uIR:inst3|74273:inst|19                                                                                  ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 2.040      ;
; -0.533 ; uIR:inst3|74273:inst|17                                                                                  ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 2.010      ;
; -0.525 ; uIR:inst3|74273:inst|16                                                                                  ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 2.002      ;
; -0.521 ; uIR:inst3|74273:inst|18                                                                                  ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 1.998      ;
; -0.517 ; uIR:inst3|74273:inst|18                                                                                  ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 1.994      ;
; -0.514 ; uIR:inst3|74273:inst|18                                                                                  ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 1.991      ;
; -0.508 ; uIR:inst3|74273:inst|18                                                                                  ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 1.985      ;
; -0.481 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|18 ; CLR          ; CLR         ; 1.000        ; 0.049      ; 1.517      ;
; -0.465 ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.361      ;
; -0.464 ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.360      ;
; -0.442 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 1.479      ;
; -0.442 ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.338      ;
; -0.427 ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.323      ;
; -0.423 ; uIR:inst3|74273:inst2|16                                                                                 ; 8_Bit_Register:inst5|74273:inst1|16 ; CLR          ; CLR         ; 0.500        ; 0.618      ; 1.528      ;
; -0.421 ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.317      ;
; -0.412 ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.308      ;
; -0.410 ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; 0.049      ; 1.446      ;
; -0.408 ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.304      ;
; -0.391 ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.287      ;
; -0.382 ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.278      ;
; -0.374 ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.270      ;
; -0.373 ; 8_Bit_Register:inst5|74273:inst1|12                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 1.410      ;
; -0.354 ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.250      ;
; -0.347 ; uIR:inst3|74273:inst|18                                                                                  ; 8_Bit_Register:inst7|74273:inst1|16 ; CLR          ; CLR         ; 0.500        ; 0.990      ; 1.824      ;
; -0.342 ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 1.000        ; 0.049      ; 1.378      ;
; -0.341 ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|15 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 1.378      ;
; -0.318 ; uIR:inst3|74273:inst2|13                                                                                 ; 8_Bit_Register:inst5|74273:inst1|13 ; CLR          ; CLR         ; 0.500        ; 0.618      ; 1.423      ;
; -0.315 ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|12 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 1.352      ;
; -0.315 ; uIR:inst3|74273:inst|18                                                                                  ; 8_Bit_Register:inst7|74273:inst1|17 ; CLR          ; CLR         ; 0.500        ; 0.989      ; 1.791      ;
; -0.311 ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|13 ; CLR          ; CLR         ; 1.000        ; 0.050      ; 1.348      ;
; -0.291 ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ; 8_Bit_Register:inst7|74273:inst1|14 ; CLR          ; CLR         ; 1.000        ; -0.091     ; 1.187      ;
; -0.286 ; uIR:inst3|74273:inst2|16                                                                                 ; 8_Bit_Register:inst6|74273:inst1|16 ; CLR          ; CLR         ; 0.500        ; 0.755      ; 1.528      ;
+--------+----------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLR'                                                                                                                                                                                              ;
+-------+--------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.151 ; uPC:inst1|74161:inst|f74161:sub|99   ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.223      ; 0.478      ;
; 0.152 ; uPC:inst1|74161:inst|f74161:sub|110  ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.223      ; 0.479      ;
; 0.160 ; uPC:inst1|74161:inst1|f74161:sub|99  ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.223      ; 0.487      ;
; 0.161 ; uPC:inst1|74161:inst|f74161:sub|87   ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.223      ; 0.488      ;
; 0.165 ; uPC:inst1|74161:inst1|f74161:sub|87  ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.223      ; 0.492      ;
; 0.174 ; uPC:inst1|74161:inst|f74161:sub|9    ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.223      ; 0.501      ;
; 0.175 ; uPC:inst1|74161:inst1|f74161:sub|9   ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.223      ; 0.502      ;
; 0.186 ; uPC:inst1|74161:inst1|f74161:sub|87  ; uPC:inst1|74161:inst1|f74161:sub|87                                                                      ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst1|f74161:sub|99                                                                      ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uPC:inst1|74161:inst1|f74161:sub|110 ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uPC:inst1|74161:inst|f74161:sub|9    ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uPC:inst1|74161:inst|f74161:sub|87   ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uPC:inst1|74161:inst|f74161:sub|99   ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uPC:inst1|74161:inst|f74161:sub|110  ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; uPC:inst1|74161:inst1|f74161:sub|9   ; uPC:inst1|74161:inst1|f74161:sub|9                                                                       ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.314      ;
; 0.216 ; uPC:inst1|74161:inst1|f74161:sub|9   ; uPC:inst1|74161:inst1|f74161:sub|87                                                                      ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.337      ;
; 0.219 ; uPC:inst1|74161:inst1|f74161:sub|9   ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.340      ;
; 0.267 ; uPC:inst1|74161:inst1|f74161:sub|110 ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ; CLR          ; CLR         ; 0.000        ; 0.223      ; 0.594      ;
; 0.309 ; uPC:inst1|74161:inst|f74161:sub|87   ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.431      ;
; 0.315 ; uPC:inst1|74161:inst|f74161:sub|9    ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; uPC:inst1|74161:inst|f74161:sub|9    ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.436      ;
; 0.317 ; uPC:inst1|74161:inst1|f74161:sub|87  ; uPC:inst1|74161:inst1|f74161:sub|99                                                                      ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; uPC:inst1|74161:inst1|f74161:sub|87  ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.438      ;
; 0.319 ; uPC:inst1|74161:inst|f74161:sub|87   ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.440      ;
; 0.321 ; uPC:inst1|74161:inst1|f74161:sub|9   ; uPC:inst1|74161:inst1|f74161:sub|99                                                                      ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.442      ;
; 0.368 ; uPC:inst1|74161:inst1|f74161:sub|110 ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.489      ;
; 0.369 ; uPC:inst1|74161:inst1|f74161:sub|110 ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.490      ;
; 0.371 ; uPC:inst1|74161:inst1|f74161:sub|110 ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.492      ;
; 0.371 ; uPC:inst1|74161:inst1|f74161:sub|110 ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.492      ;
; 0.396 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.141      ;
; 0.412 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.157      ;
; 0.415 ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.160      ;
; 0.429 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.174      ;
; 0.432 ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.553      ;
; 0.432 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.177      ;
; 0.433 ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.554      ;
; 0.435 ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.556      ;
; 0.435 ; uPC:inst1|74161:inst1|f74161:sub|99  ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.556      ;
; 0.438 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.183      ;
; 0.438 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.183      ;
; 0.451 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.196      ;
; 0.460 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.205      ;
; 0.464 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.209      ;
; 0.467 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.212      ;
; 0.475 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.220      ;
; 0.476 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.221      ;
; 0.478 ; uPC:inst1|74161:inst1|f74161:sub|87  ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.599      ;
; 0.479 ; uPC:inst1|74161:inst1|f74161:sub|87  ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.600      ;
; 0.479 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.224      ;
; 0.480 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.225      ;
; 0.481 ; uPC:inst1|74161:inst1|f74161:sub|87  ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.602      ;
; 0.481 ; uPC:inst1|74161:inst1|f74161:sub|87  ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.602      ;
; 0.482 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.227      ;
; 0.482 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.227      ;
; 0.483 ; uPC:inst1|74161:inst1|f74161:sub|9   ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.604      ;
; 0.484 ; uPC:inst1|74161:inst1|f74161:sub|9   ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.605      ;
; 0.484 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.229      ;
; 0.485 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.230      ;
; 0.486 ; uPC:inst1|74161:inst1|f74161:sub|9   ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.607      ;
; 0.486 ; uPC:inst1|74161:inst1|f74161:sub|9   ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.607      ;
; 0.489 ; uIR:inst3|74273:inst2|17             ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 1.128      ; 1.221      ;
; 0.497 ; uIR:inst3|74273:inst2|14             ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 1.128      ; 1.229      ;
; 0.497 ; uIR:inst3|74273:inst2|19             ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 1.128      ; 1.229      ;
; 0.499 ; uIR:inst3|74273:inst2|18             ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 1.128      ; 1.231      ;
; 0.499 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.244      ;
; 0.501 ; uIR:inst3|74273:inst2|12             ; 8_Bit_Register:inst6|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 1.128      ; 1.233      ;
; 0.505 ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.250      ;
; 0.507 ; uIR:inst3|74273:inst2|15             ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 1.128      ; 1.239      ;
; 0.508 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.253      ;
; 0.508 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.253      ;
; 0.512 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.257      ;
; 0.513 ; uPC:inst1|74161:inst|f74161:sub|9    ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.634      ;
; 0.513 ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.258      ;
; 0.522 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.267      ;
; 0.529 ; 8_Bit_Register:inst5|74273:inst1|13  ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; 0.000        ; 0.253      ; 0.866      ;
; 0.532 ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.277      ;
; 0.542 ; 8_Bit_Register:inst5|74273:inst1|14  ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ; CLR          ; CLR         ; 0.000        ; 0.253      ; 0.879      ;
; 0.544 ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.289      ;
; 0.544 ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.289      ;
; 0.546 ; 8_Bit_Register:inst5|74273:inst1|13  ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; 0.000        ; 0.253      ; 0.883      ;
; 0.546 ; uIR:inst3|74273:inst|18              ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.291      ;
; 0.547 ; uPC:inst1|74161:inst|f74161:sub|99   ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ; CLR          ; CLR         ; 0.000        ; 0.037      ; 0.668      ;
; 0.547 ; uIR:inst3|74273:inst|19              ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.292      ;
; 0.550 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.295      ;
; 0.554 ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.299      ;
; 0.563 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.308      ;
; 0.566 ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.311      ;
; 0.568 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.313      ;
; 0.570 ; uIR:inst3|74273:inst|15              ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.315      ;
; 0.575 ; uIR:inst3|74273:inst|17              ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.320      ;
; 0.581 ; 8_Bit_Register:inst5|74273:inst1|16  ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; 0.000        ; 0.253      ; 0.918      ;
; 0.591 ; uIR:inst3|74273:inst2|17             ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ; CLR          ; CLR         ; -0.500       ; 0.987      ; 1.182      ;
; 0.591 ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.336      ;
; 0.608 ; uIR:inst3|74273:inst|16              ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.353      ;
; 0.608 ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.353      ;
; 0.611 ; uIR:inst3|74273:inst1|19             ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ; CLR          ; CLR         ; -0.500       ; 1.141      ; 1.356      ;
; 0.613 ; 8_Bit_Register:inst6|74273:inst1|13  ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ; CLR          ; CLR         ; 0.000        ; 0.116      ; 0.813      ;
; 0.617 ; uIR:inst3|74273:inst2|13             ; 8_Bit_Register:inst6|74273:inst1|13                                                                      ; CLR          ; CLR         ; -0.500       ; 0.914      ; 1.135      ;
; 0.630 ; 8_Bit_Register:inst6|74273:inst1|13  ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ; CLR          ; CLR         ; 0.000        ; 0.116      ; 0.830      ;
+-------+--------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLR'                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLR   ; Rise       ; CLR                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|12                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|13                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|14                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|12                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|13                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst1|19                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|12                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|13                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|14                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|15                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|16                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|17                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|18                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst2|19                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|12                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|13                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|14                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|15                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|16                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|17                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|18                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Fall       ; uIR:inst3|74273:inst|19                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|87                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|9                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|99                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ;
; -0.133 ; 0.083        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|13                                                                                 ;
; -0.133 ; 0.083        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|16                                                                                 ;
; -0.128 ; 0.102        ; 0.230          ; Low Pulse Width  ; CLR   ; Rise       ; ROM1:inst|altsyncram:altsyncram_component|altsyncram_sna1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst1|19                                                                                 ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|12                                                                                 ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|14                                                                                 ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|15                                                                                 ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|17                                                                                 ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|18                                                                                 ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst2|19                                                                                 ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|15                                                                                  ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|16                                                                                  ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|17                                                                                  ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|18                                                                                  ;
; -0.107 ; 0.109        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|19                                                                                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|110                                                                     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|87                                                                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|9                                                                       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; uPC:inst1|74161:inst1|f74161:sub|99                                                                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|110                                                                      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|87                                                                       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|9                                                                        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; uPC:inst1|74161:inst|f74161:sub|99                                                                       ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|12                                                                      ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|13                                                                      ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|14                                                                      ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|15                                                                      ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|16                                                                      ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|17                                                                      ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|18                                                                      ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst6|74273:inst1|19                                                                      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|12                                                                      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|13                                                                      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|14                                                                      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|15                                                                      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|16                                                                      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|17                                                                      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|18                                                                      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst7|74273:inst1|19                                                                      ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|12                                                                      ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|17                                                                      ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|18                                                                      ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|19                                                                      ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|13                                                                      ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|14                                                                      ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|15                                                                      ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width  ; CLR   ; Rise       ; 8_Bit_Register:inst5|74273:inst1|16                                                                      ;
; -0.013 ; 0.203        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|12                                                                                  ;
; -0.013 ; 0.203        ; 0.216          ; High Pulse Width ; CLR   ; Fall       ; uIR:inst3|74273:inst|13                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OUT[*]    ; CLR        ; 4.981 ; 5.088 ; Rise       ; CLR             ;
;  OUT[0]   ; CLR        ; 4.838 ; 4.930 ; Rise       ; CLR             ;
;  OUT[1]   ; CLR        ; 4.840 ; 4.933 ; Rise       ; CLR             ;
;  OUT[2]   ; CLR        ; 4.846 ; 4.939 ; Rise       ; CLR             ;
;  OUT[3]   ; CLR        ; 4.799 ; 4.873 ; Rise       ; CLR             ;
;  OUT[4]   ; CLR        ; 4.772 ; 4.837 ; Rise       ; CLR             ;
;  OUT[5]   ; CLR        ; 4.839 ; 4.928 ; Rise       ; CLR             ;
;  OUT[6]   ; CLR        ; 4.981 ; 5.088 ; Rise       ; CLR             ;
;  OUT[7]   ; CLR        ; 4.798 ; 4.868 ; Rise       ; CLR             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OUT[*]    ; CLR        ; 4.609 ; 4.672 ; Rise       ; CLR             ;
;  OUT[0]   ; CLR        ; 4.673 ; 4.763 ; Rise       ; CLR             ;
;  OUT[1]   ; CLR        ; 4.675 ; 4.766 ; Rise       ; CLR             ;
;  OUT[2]   ; CLR        ; 4.681 ; 4.771 ; Rise       ; CLR             ;
;  OUT[3]   ; CLR        ; 4.634 ; 4.706 ; Rise       ; CLR             ;
;  OUT[4]   ; CLR        ; 4.609 ; 4.672 ; Rise       ; CLR             ;
;  OUT[5]   ; CLR        ; 4.675 ; 4.762 ; Rise       ; CLR             ;
;  OUT[6]   ; CLR        ; 4.812 ; 4.915 ; Rise       ; CLR             ;
;  OUT[7]   ; CLR        ; 4.634 ; 4.701 ; Rise       ; CLR             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.757   ; -0.373 ; N/A      ; N/A     ; -3.201              ;
;  CLR             ; -4.757   ; -0.373 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -111.44  ; -3.907 ; 0.0      ; 0.0     ; -79.064             ;
;  CLR             ; -111.440 ; -3.907 ; N/A      ; N/A     ; -79.064             ;
+------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; OUT[*]    ; CLR        ; 10.823 ; 10.696 ; Rise       ; CLR             ;
;  OUT[0]   ; CLR        ; 10.459 ; 10.376 ; Rise       ; CLR             ;
;  OUT[1]   ; CLR        ; 10.466 ; 10.380 ; Rise       ; CLR             ;
;  OUT[2]   ; CLR        ; 10.469 ; 10.389 ; Rise       ; CLR             ;
;  OUT[3]   ; CLR        ; 10.391 ; 10.303 ; Rise       ; CLR             ;
;  OUT[4]   ; CLR        ; 10.348 ; 10.245 ; Rise       ; CLR             ;
;  OUT[5]   ; CLR        ; 10.460 ; 10.377 ; Rise       ; CLR             ;
;  OUT[6]   ; CLR        ; 10.823 ; 10.696 ; Rise       ; CLR             ;
;  OUT[7]   ; CLR        ; 10.398 ; 10.298 ; Rise       ; CLR             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; OUT[*]    ; CLR        ; 4.609 ; 4.672 ; Rise       ; CLR             ;
;  OUT[0]   ; CLR        ; 4.673 ; 4.763 ; Rise       ; CLR             ;
;  OUT[1]   ; CLR        ; 4.675 ; 4.766 ; Rise       ; CLR             ;
;  OUT[2]   ; CLR        ; 4.681 ; 4.771 ; Rise       ; CLR             ;
;  OUT[3]   ; CLR        ; 4.634 ; 4.706 ; Rise       ; CLR             ;
;  OUT[4]   ; CLR        ; 4.609 ; 4.672 ; Rise       ; CLR             ;
;  OUT[5]   ; CLR        ; 4.675 ; 4.762 ; Rise       ; CLR             ;
;  OUT[6]   ; CLR        ; 4.812 ; 4.915 ; Rise       ; CLR             ;
;  OUT[7]   ; CLR        ; 4.634 ; 4.701 ; Rise       ; CLR             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OUT[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUT[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLR                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; OUT[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; OUT[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; OUT[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OUT[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; OUT[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; OUT[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; OUT[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OUT[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUT[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUT[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUT[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUT[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLR        ; CLR      ; 206      ; 197      ; 17       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLR        ; CLR      ; 206      ; 197      ; 17       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Sep 25 16:54:51 2020
Info: Command: quartus_sta Lab_1 -c Lab_1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab_1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLR CLR
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.757
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.757      -111.440 CLR 
Info (332146): Worst-case hold slack is -0.347
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.347        -3.369 CLR 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201       -79.064 CLR 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.335
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.335      -101.575 CLR 
Info (332146): Worst-case hold slack is -0.373
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.373        -3.907 CLR 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201       -79.064 CLR 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.396
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.396       -28.539 CLR 
Info (332146): Worst-case hold slack is 0.151
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.151         0.000 CLR 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -55.905 CLR 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4648 megabytes
    Info: Processing ended: Fri Sep 25 16:54:53 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


