TimeQuest Timing Analyzer report for M6800_MIKBUG
Sat Jun 26 22:49:06 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'w_cpuClock'
 12. Slow Model Setup: 'i_CLOCK_50'
 13. Slow Model Hold: 'w_cpuClock'
 14. Slow Model Hold: 'i_CLOCK_50'
 15. Slow Model Recovery: 'i_CLOCK_50'
 16. Slow Model Recovery: 'w_cpuClock'
 17. Slow Model Removal: 'w_cpuClock'
 18. Slow Model Removal: 'i_CLOCK_50'
 19. Slow Model Minimum Pulse Width: 'i_CLOCK_50'
 20. Slow Model Minimum Pulse Width: 'w_cpuClock'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'w_cpuClock'
 35. Fast Model Setup: 'i_CLOCK_50'
 36. Fast Model Hold: 'i_CLOCK_50'
 37. Fast Model Hold: 'w_cpuClock'
 38. Fast Model Recovery: 'i_CLOCK_50'
 39. Fast Model Recovery: 'w_cpuClock'
 40. Fast Model Removal: 'w_cpuClock'
 41. Fast Model Removal: 'i_CLOCK_50'
 42. Fast Model Minimum Pulse Width: 'i_CLOCK_50'
 43. Fast Model Minimum Pulse Width: 'w_cpuClock'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Output Enable Times
 49. Minimum Output Enable Times
 50. Output Disable Times
 51. Minimum Output Disable Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; M6800_MIKBUG                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; i_CLOCK_50 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLOCK_50 } ;
; w_cpuClock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 46.58 MHz ; 46.58 MHz       ; w_cpuClock ;      ;
; 53.42 MHz ; 53.42 MHz       ; i_CLOCK_50 ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; w_cpuClock ; -17.755 ; -2317.150     ;
; i_CLOCK_50 ; -17.721 ; -7645.630     ;
+------------+---------+---------------+


+-------------------------------------+
; Slow Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; w_cpuClock ; -2.081 ; -6.204        ;
; i_CLOCK_50 ; -0.340 ; -0.340        ;
+------------+--------+---------------+


+-------------------------------------+
; Slow Model Recovery Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -3.681 ; -138.769      ;
; w_cpuClock ; 0.623  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Slow Model Removal Summary          ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; w_cpuClock ; -0.037 ; -0.177        ;
; i_CLOCK_50 ; 1.367  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; i_CLOCK_50 ; -2.567 ; -2789.777        ;
; w_cpuClock ; -0.742 ; -362.096         ;
+------------+--------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w_cpuClock'                                                                                                         ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -17.755 ; cpu68:cpu1|state.int_pcl_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 18.342     ;
; -17.736 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 18.323     ;
; -17.669 ; cpu68:cpu1|state.int_pcl_state     ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 18.256     ;
; -17.663 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 18.287     ;
; -17.650 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 18.237     ;
; -17.648 ; cpu68:cpu1|state.rti_accb_state    ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 18.272     ;
; -17.609 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 18.196     ;
; -17.583 ; cpu68:cpu1|state.int_pcl_state     ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 18.170     ;
; -17.580 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 18.167     ;
; -17.577 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 18.201     ;
; -17.564 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 18.151     ;
; -17.562 ; cpu68:cpu1|state.rti_accb_state    ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 18.186     ;
; -17.523 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 18.110     ;
; -17.506 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.036     ; 18.510     ;
; -17.497 ; cpu68:cpu1|state.int_pcl_state     ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 18.084     ;
; -17.494 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 18.081     ;
; -17.491 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 18.115     ;
; -17.479 ; cpu68:cpu1|state.rti_ixl_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 18.103     ;
; -17.478 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.462     ; 18.056     ;
; -17.478 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 18.065     ;
; -17.476 ; cpu68:cpu1|state.rti_accb_state    ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 18.100     ;
; -17.452 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.462     ; 18.030     ;
; -17.448 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.034     ; 18.454     ;
; -17.437 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 18.024     ;
; -17.435 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.034     ; 18.441     ;
; -17.411 ; cpu68:cpu1|state.int_pcl_state     ; cpu68:cpu1|ea[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.998     ;
; -17.408 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.995     ;
; -17.406 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.034     ; 18.412     ;
; -17.405 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 18.029     ;
; -17.393 ; cpu68:cpu1|state.rti_ixl_state     ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 18.017     ;
; -17.392 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.462     ; 17.970     ;
; -17.392 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.979     ;
; -17.390 ; cpu68:cpu1|state.bsr_state         ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.977     ;
; -17.390 ; cpu68:cpu1|state.rti_accb_state    ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 18.014     ;
; -17.366 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.462     ; 17.944     ;
; -17.356 ; cpu68:cpu1|state.mul6_state        ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.460     ; 17.936     ;
; -17.356 ; cpu68:cpu1|state.mul3_state        ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.460     ; 17.936     ;
; -17.351 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.938     ;
; -17.338 ; cpu68:cpu1|state.pulx_lo_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.425     ; 17.953     ;
; -17.336 ; cpu68:cpu1|state.int_pcl_state     ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.419     ; 17.957     ;
; -17.332 ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.460     ; 17.912     ;
; -17.325 ; cpu68:cpu1|state.int_pcl_state     ; cpu68:cpu1|ea[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.912     ;
; -17.322 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.909     ;
; -17.319 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|ea[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 17.943     ;
; -17.317 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.419     ; 17.938     ;
; -17.316 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.034     ; 18.322     ;
; -17.313 ; cpu68:cpu1|state.rti_pcl_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.425     ; 17.928     ;
; -17.310 ; cpu68:cpu1|state.rti_ixh_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 17.934     ;
; -17.307 ; cpu68:cpu1|state.rti_ixl_state     ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 17.931     ;
; -17.306 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.462     ; 17.884     ;
; -17.306 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.893     ;
; -17.304 ; cpu68:cpu1|state.bsr_state         ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.891     ;
; -17.304 ; cpu68:cpu1|state.rti_accb_state    ; cpu68:cpu1|ea[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 17.928     ;
; -17.296 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.462     ; 17.874     ;
; -17.295 ; cpu68:cpu1|state.rti_cc_state      ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 17.919     ;
; -17.280 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.462     ; 17.858     ;
; -17.270 ; cpu68:cpu1|state.mul6_state        ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.460     ; 17.850     ;
; -17.270 ; cpu68:cpu1|state.mul3_state        ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.460     ; 17.850     ;
; -17.265 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|ea[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.852     ;
; -17.261 ; cpu68:cpu1|state.int_ixl_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.019     ; 18.282     ;
; -17.257 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.036     ; 18.261     ;
; -17.254 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.679      ; 19.973     ;
; -17.252 ; cpu68:cpu1|state.pulx_lo_state     ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.425     ; 17.867     ;
; -17.250 ; cpu68:cpu1|state.int_pcl_state     ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.419     ; 17.871     ;
; -17.246 ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.460     ; 17.826     ;
; -17.244 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.382     ; 17.902     ;
; -17.239 ; cpu68:cpu1|state.int_pcl_state     ; cpu68:cpu1|ea[9]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.826     ;
; -17.239 ; cpu68:cpu1|state.int_acca_state    ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.826     ;
; -17.236 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.823     ;
; -17.233 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.019     ; 18.254     ;
; -17.233 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|ea[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 17.857     ;
; -17.231 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.419     ; 17.852     ;
; -17.229 ; cpu68:cpu1|state.rti_accb_state    ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.382     ; 17.887     ;
; -17.227 ; cpu68:cpu1|state.rti_pcl_state     ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.425     ; 17.842     ;
; -17.224 ; cpu68:cpu1|state.rti_ixh_state     ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 17.848     ;
; -17.221 ; cpu68:cpu1|state.rti_ixl_state     ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 17.845     ;
; -17.220 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.462     ; 17.798     ;
; -17.220 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[9]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.807     ;
; -17.218 ; cpu68:cpu1|state.bsr_state         ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.805     ;
; -17.218 ; cpu68:cpu1|state.rti_accb_state    ; cpu68:cpu1|ea[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 17.842     ;
; -17.210 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.462     ; 17.788     ;
; -17.209 ; cpu68:cpu1|state.rti_cc_state      ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.416     ; 17.833     ;
; -17.208 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.019     ; 18.229     ;
; -17.194 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.462     ; 17.772     ;
; -17.190 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.419     ; 17.811     ;
; -17.184 ; cpu68:cpu1|state.mul6_state        ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.460     ; 17.764     ;
; -17.184 ; cpu68:cpu1|state.mul3_state        ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.460     ; 17.764     ;
; -17.179 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|ea[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.766     ;
; -17.176 ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.460     ; 17.756     ;
; -17.175 ; cpu68:cpu1|state.int_ixl_state     ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.019     ; 18.196     ;
; -17.174 ; cpu68:cpu1|state.jmp_state         ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.688      ; 19.902     ;
; -17.173 ; cpu68:cpu1|state.read8_state       ; cpu68:cpu1|cc[2]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 1.676      ; 19.889     ;
; -17.166 ; cpu68:cpu1|state.pulx_lo_state     ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.425     ; 17.781     ;
; -17.164 ; cpu68:cpu1|state.int_pcl_state     ; cpu68:cpu1|pc[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.419     ; 17.785     ;
; -17.161 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.419     ; 17.782     ;
; -17.160 ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.460     ; 17.740     ;
; -17.158 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.382     ; 17.816     ;
; -17.153 ; cpu68:cpu1|state.int_pcl_state     ; cpu68:cpu1|ea[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.740     ;
; -17.153 ; cpu68:cpu1|state.int_acca_state    ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.740     ;
; -17.150 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.453     ; 17.737     ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                                     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.721 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg4    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.772     ;
; -17.605 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg4    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.656     ;
; -17.602 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.651     ;
; -17.600 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.103      ; 18.657     ;
; -17.599 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.103      ; 18.656     ;
; -17.599 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.650     ;
; -17.598 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.652     ;
; -17.597 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.651     ;
; -17.592 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.646     ;
; -17.591 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.642     ;
; -17.589 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.089      ; 18.632     ;
; -17.588 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.637     ;
; -17.588 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.637     ;
; -17.587 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.093      ; 18.634     ;
; -17.586 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.635     ;
; -17.585 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.103      ; 18.642     ;
; -17.585 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.089      ; 18.628     ;
; -17.584 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.613     ;
; -17.584 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.635     ;
; -17.584 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.089      ; 18.627     ;
; -17.583 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.103      ; 18.640     ;
; -17.582 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.633     ;
; -17.582 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.089      ; 18.625     ;
; -17.581 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.610     ;
; -17.580 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.609     ;
; -17.578 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.093      ; 18.625     ;
; -17.574 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.603     ;
; -17.572 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.093      ; 18.619     ;
; -17.569 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.623     ;
; -17.569 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.093      ; 18.616     ;
; -17.486 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.535     ;
; -17.484 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.103      ; 18.541     ;
; -17.483 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.103      ; 18.540     ;
; -17.483 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.534     ;
; -17.482 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.536     ;
; -17.481 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.535     ;
; -17.476 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.530     ;
; -17.475 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.526     ;
; -17.473 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.089      ; 18.516     ;
; -17.472 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.521     ;
; -17.472 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.521     ;
; -17.471 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.093      ; 18.518     ;
; -17.470 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.519     ;
; -17.469 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.103      ; 18.526     ;
; -17.469 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.089      ; 18.512     ;
; -17.468 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.497     ;
; -17.468 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.519     ;
; -17.468 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.089      ; 18.511     ;
; -17.467 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.103      ; 18.524     ;
; -17.466 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.517     ;
; -17.466 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.089      ; 18.509     ;
; -17.465 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.494     ;
; -17.464 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.493     ;
; -17.462 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.093      ; 18.509     ;
; -17.458 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.487     ;
; -17.456 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.093      ; 18.503     ;
; -17.453 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.507     ;
; -17.453 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.093      ; 18.500     ;
; -17.410 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.103      ; 18.467     ;
; -17.407 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.461     ;
; -17.385 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.414     ;
; -17.385 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.093      ; 18.432     ;
; -17.384 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.089      ; 18.427     ;
; -17.381 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.430     ;
; -17.378 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.429     ;
; -17.367 ; SBCTextDisplayRGB:vdu|charHoriz[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg4    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.418     ;
; -17.352 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg4    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.102      ; 18.408     ;
; -17.329 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.126      ; 18.409     ;
; -17.317 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.134      ; 18.405     ;
; -17.315 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.140      ; 18.409     ;
; -17.311 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.145      ; 18.410     ;
; -17.310 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.120      ; 18.384     ;
; -17.305 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.354     ;
; -17.294 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.103      ; 18.351     ;
; -17.292 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.089      ; 18.335     ;
; -17.291 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.320     ;
; -17.291 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.345     ;
; -17.281 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.335     ;
; -17.277 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg4    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.306     ;
; -17.275 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 18.377     ;
; -17.273 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.324     ;
; -17.269 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.298     ;
; -17.269 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.093      ; 18.316     ;
; -17.268 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.142      ; 18.364     ;
; -17.268 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.089      ; 18.311     ;
; -17.267 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg4  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.089      ; 18.310     ;
; -17.265 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.314     ;
; -17.264 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.129      ; 18.347     ;
; -17.263 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.312     ;
; -17.262 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.103      ; 18.319     ;
; -17.262 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.311     ;
; -17.262 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 18.313     ;
; -17.259 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.308     ;
; -17.252 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg4    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.306     ;
; -17.252 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.137      ; 18.343     ;
; -17.251 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.093      ; 18.298     ;
; -17.250 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.143      ; 18.347     ;
; -17.248 ; SBCTextDisplayRGB:vdu|charHoriz[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.297     ;
; -17.246 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.089      ; 18.289     ;
; -17.246 ; SBCTextDisplayRGB:vdu|charHoriz[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.103      ; 18.303     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w_cpuClock'                                                                                                                                              ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.081 ; bufferedUART:acia|txByteSent                 ; bufferedUART:acia|txByteWritten              ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 4.331      ; 2.056      ;
; -0.607 ; SBCTextDisplayRGB:vdu|kbBuffer~64            ; SBCTextDisplayRGB:vdu|dataOut[4]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.326      ; 2.025      ;
; -0.563 ; cpu68:cpu1|state.psha_state                  ; bufferedUART:acia|txByteLatch[0]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.339      ; 5.082      ;
; -0.545 ; cpu68:cpu1|state.int_acca_state              ; bufferedUART:acia|txByteLatch[0]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.905      ; 4.666      ;
; -0.399 ; SBCTextDisplayRGB:vdu|kbBuffer~52            ; SBCTextDisplayRGB:vdu|dataOut[6]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.326      ; 2.233      ;
; -0.390 ; SBCTextDisplayRGB:vdu|kbBuffer~27            ; SBCTextDisplayRGB:vdu|dataOut[2]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.330      ; 2.246      ;
; -0.356 ; cpu68:cpu1|state.psha_state                  ; bufferedUART:acia|txByteLatch[6]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.339      ; 5.289      ;
; -0.343 ; cpu68:cpu1|state.psha_state                  ; bufferedUART:acia|controlReg[6]              ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.344      ; 5.307      ;
; -0.338 ; cpu68:cpu1|state.int_acca_state              ; bufferedUART:acia|txByteLatch[6]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.905      ; 4.873      ;
; -0.327 ; SBCTextDisplayRGB:vdu|kbBuffer~62            ; SBCTextDisplayRGB:vdu|dataOut[2]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.327      ; 2.306      ;
; -0.325 ; cpu68:cpu1|state.int_acca_state              ; bufferedUART:acia|controlReg[6]              ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.910      ; 4.891      ;
; -0.219 ; cpu68:cpu1|state.int_wai_state               ; bufferedUART:acia|txByteLatch[0]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.933      ; 5.020      ;
; -0.219 ; cpu68:cpu1|state.int_wai_state               ; bufferedUART:acia|txByteLatch[2]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.933      ; 5.020      ;
; -0.219 ; cpu68:cpu1|state.int_wai_state               ; bufferedUART:acia|txByteLatch[6]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.933      ; 5.020      ;
; -0.210 ; cpu68:cpu1|state.jmp_state                   ; bufferedUART:acia|txByteLatch[2]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.905      ; 5.001      ;
; -0.194 ; SBCTextDisplayRGB:vdu|dispByteSent           ; SBCTextDisplayRGB:vdu|dispByteWritten        ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.000      ; 2.612      ;
; -0.188 ; cpu68:cpu1|state.psha_state                  ; bufferedUART:acia|txByteLatch[2]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.339      ; 5.457      ;
; -0.181 ; cpu68:cpu1|state.psha_state                  ; bufferedUART:acia|txByteLatch[5]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.331      ; 5.456      ;
; -0.179 ; SBCTextDisplayRGB:vdu|kbBuffer~33            ; SBCTextDisplayRGB:vdu|dataOut[1]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.329      ; 2.456      ;
; -0.175 ; SBCTextDisplayRGB:vdu|kbBuffer~25            ; SBCTextDisplayRGB:vdu|dataOut[0]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.329      ; 2.460      ;
; -0.172 ; cpu68:cpu1|pc[8]                             ; bufferedUART:acia|txByteLatch[0]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.324      ; 5.458      ;
; -0.171 ; SBCTextDisplayRGB:vdu|kbBuffer~30            ; SBCTextDisplayRGB:vdu|dataOut[5]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.329      ; 2.464      ;
; -0.169 ; cpu68:cpu1|state.int_acca_state              ; bufferedUART:acia|txByteLatch[2]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.905      ; 5.042      ;
; -0.167 ; SBCTextDisplayRGB:vdu|kbBuffer~48            ; SBCTextDisplayRGB:vdu|dataOut[2]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.331      ; 2.470      ;
; -0.161 ; SBCTextDisplayRGB:vdu|kbBuffer~28            ; SBCTextDisplayRGB:vdu|dataOut[3]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.329      ; 2.474      ;
; -0.158 ; SBCTextDisplayRGB:vdu|kbBuffer~31            ; SBCTextDisplayRGB:vdu|dataOut[6]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.329      ; 2.477      ;
; -0.122 ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[1]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.092      ; 2.276      ;
; -0.106 ; SBCTextDisplayRGB:vdu|kbBuffer~60            ; SBCTextDisplayRGB:vdu|dataOut[0]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.326      ; 2.526      ;
; -0.103 ; SBCTextDisplayRGB:vdu|kbBuffer~51            ; SBCTextDisplayRGB:vdu|dataOut[5]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.326      ; 2.529      ;
; -0.063 ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[6]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.088      ; 2.331      ;
; -0.052 ; SBCTextDisplayRGB:vdu|kbBuffer~47            ; SBCTextDisplayRGB:vdu|dataOut[1]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.326      ; 2.580      ;
; -0.050 ; bufferedUART:acia|rxBuffer~107               ; bufferedUART:acia|dataOut[6]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.090      ; 2.346      ;
; -0.010 ; SBCTextDisplayRGB:vdu|kbBuffer~41            ; SBCTextDisplayRGB:vdu|dataOut[2]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.340      ; 2.636      ;
; -0.001 ; SBCTextDisplayRGB:vdu|kbBuffer~29            ; SBCTextDisplayRGB:vdu|dataOut[4]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.329      ; 2.634      ;
; 0.066  ; SBCTextDisplayRGB:vdu|func_reset             ; SBCTextDisplayRGB:vdu|dataOut[2]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.308      ; 2.680      ;
; 0.066  ; SBCTextDisplayRGB:vdu|func_reset             ; SBCTextDisplayRGB:vdu|dataOut[1]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.307      ; 2.679      ;
; 0.066  ; SBCTextDisplayRGB:vdu|func_reset             ; SBCTextDisplayRGB:vdu|dataOut[6]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.307      ; 2.679      ;
; 0.066  ; SBCTextDisplayRGB:vdu|func_reset             ; SBCTextDisplayRGB:vdu|dataOut[3]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.307      ; 2.679      ;
; 0.066  ; SBCTextDisplayRGB:vdu|func_reset             ; SBCTextDisplayRGB:vdu|dataOut[5]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.307      ; 2.679      ;
; 0.066  ; SBCTextDisplayRGB:vdu|func_reset             ; SBCTextDisplayRGB:vdu|dataOut[4]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.307      ; 2.679      ;
; 0.066  ; SBCTextDisplayRGB:vdu|func_reset             ; SBCTextDisplayRGB:vdu|dataOut[0]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.307      ; 2.679      ;
; 0.066  ; SBCTextDisplayRGB:vdu|func_reset             ; SBCTextDisplayRGB:vdu|dataOut[7]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.307      ; 2.679      ;
; 0.130  ; cpu68:cpu1|state.jmp_state                   ; bufferedUART:acia|txByteLatch[0]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.905      ; 5.341      ;
; 0.130  ; cpu68:cpu1|state.jmp_state                   ; bufferedUART:acia|txByteLatch[6]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.905      ; 5.341      ;
; 0.168  ; cpu68:cpu1|state.psha_state                  ; bufferedUART:acia|controlReg[5]              ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.344      ; 5.818      ;
; 0.194  ; cpu68:cpu1|state.psha_state                  ; bufferedUART:acia|txByteLatch[1]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.331      ; 5.831      ;
; 0.205  ; cpu68:cpu1|state.rti_state                   ; bufferedUART:acia|txByteLatch[0]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.933      ; 5.444      ;
; 0.205  ; cpu68:cpu1|state.rti_state                   ; bufferedUART:acia|txByteLatch[2]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.933      ; 5.444      ;
; 0.205  ; cpu68:cpu1|state.rti_state                   ; bufferedUART:acia|txByteLatch[6]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.933      ; 5.444      ;
; 0.212  ; cpu68:cpu1|state.int_acca_state              ; bufferedUART:acia|txByteLatch[1]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.897      ; 5.415      ;
; 0.221  ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|txByteLatch[0]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.933      ; 5.460      ;
; 0.221  ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|txByteLatch[2]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.933      ; 5.460      ;
; 0.221  ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|txByteLatch[6]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.933      ; 5.460      ;
; 0.222  ; cpu68:cpu1|state.reset_state                 ; bufferedUART:acia|txByteLatch[0]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.933      ; 5.461      ;
; 0.222  ; cpu68:cpu1|state.reset_state                 ; bufferedUART:acia|txByteLatch[2]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.933      ; 5.461      ;
; 0.222  ; cpu68:cpu1|state.reset_state                 ; bufferedUART:acia|txByteLatch[6]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.933      ; 5.461      ;
; 0.259  ; cpu68:cpu1|state.read8_state                 ; bufferedUART:acia|txByteLatch[2]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.893      ; 5.458      ;
; 0.262  ; SBCTextDisplayRGB:vdu|kbBuffer~63            ; SBCTextDisplayRGB:vdu|dataOut[3]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.326      ; 2.894      ;
; 0.323  ; SBCTextDisplayRGB:vdu|kbBuffer~66            ; SBCTextDisplayRGB:vdu|dataOut[6]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.326      ; 2.955      ;
; 0.326  ; cpu68:cpu1|state.int_acca_state              ; bufferedUART:acia|controlReg[7]              ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.910      ; 5.542      ;
; 0.333  ; bufferedUART:acia|rxBuffer~115               ; bufferedUART:acia|dataOut[6]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.089      ; 2.728      ;
; 0.336  ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[2]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.075      ; 2.717      ;
; 0.339  ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[4]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.070      ; 2.715      ;
; 0.361  ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[3]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.075      ; 2.742      ;
; 0.361  ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[5]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.075      ; 2.742      ;
; 0.361  ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[0]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.075      ; 2.742      ;
; 0.361  ; bufferedUART:acia|func_reset                 ; bufferedUART:acia|dataOut[7]                 ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.075      ; 2.742      ;
; 0.408  ; cpu68:cpu1|pc[2]                             ; bufferedUART:acia|txByteLatch[2]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.324      ; 6.038      ;
; 0.409  ; SBCTextDisplayRGB:vdu|kbInPointer[2]         ; SBCTextDisplayRGB:vdu|dataOut[0]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.330      ; 3.045      ;
; 0.420  ; cpu68:cpu1|state.jmp_state                   ; bufferedUART:acia|controlReg[6]              ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.910      ; 5.636      ;
; 0.438  ; cpu68:cpu1|state.extended_state              ; bufferedUART:acia|txByteLatch[2]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.896      ; 5.640      ;
; 0.452  ; cpu68:cpu1|pc[10]                            ; bufferedUART:acia|txByteLatch[2]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.324      ; 6.082      ;
; 0.469  ; cpu68:cpu1|pc[13]                            ; bufferedUART:acia|txByteLatch[5]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.316      ; 6.091      ;
; 0.488  ; cpu68:cpu1|state.write16_state               ; bufferedUART:acia|txByteLatch[2]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.893      ; 5.687      ;
; 0.489  ; SBCTextDisplayRGB:vdu|kbBuffer~26            ; SBCTextDisplayRGB:vdu|dataOut[1]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.329      ; 3.124      ;
; 0.490  ; SBCTextDisplayRGB:vdu|kbBuffer~32            ; SBCTextDisplayRGB:vdu|dataOut[0]             ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.329      ; 3.125      ;
; 0.493  ; cpu68:cpu1|pc[6]                             ; bufferedUART:acia|txByteLatch[6]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.324      ; 6.123      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbReadPointer[3]       ; SBCTextDisplayRGB:vdu|kbReadPointer[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbReadPointer[1]       ; SBCTextDisplayRGB:vdu|kbReadPointer[1]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbReadPointer[2]       ; SBCTextDisplayRGB:vdu|kbReadPointer[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbReadPointer[0]       ; SBCTextDisplayRGB:vdu|kbReadPointer[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; Debouncer:DebounceResetSwitch|dig_counter[0] ; Debouncer:DebounceResetSwitch|dig_counter[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|state.int_wai_state               ; cpu68:cpu1|state.int_wai_state               ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[2]                             ; cpu68:cpu1|sp[2]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[4]                             ; cpu68:cpu1|sp[4]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[12]                            ; cpu68:cpu1|sp[12]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[1]                             ; cpu68:cpu1|sp[1]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[3]                             ; cpu68:cpu1|sp[3]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[5]                             ; cpu68:cpu1|sp[5]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[11]                            ; cpu68:cpu1|sp[11]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[6]                             ; cpu68:cpu1|sp[6]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[7]                             ; cpu68:cpu1|sp[7]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[15]                            ; cpu68:cpu1|sp[15]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[13]                            ; cpu68:cpu1|sp[13]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[9]                             ; cpu68:cpu1|sp[9]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[8]                             ; cpu68:cpu1|sp[8]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[14]                            ; cpu68:cpu1|sp[14]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[10]                            ; cpu68:cpu1|sp[10]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|cc[6]                             ; cpu68:cpu1|cc[6]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[0]                             ; cpu68:cpu1|sp[0]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_CLOCK_50'                                                                                                                                        ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.340 ; w_cpuClock                                ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.756      ; 3.026      ;
; 0.160  ; w_cpuClock                                ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.756      ; 3.026      ;
; 0.499  ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|vActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|hActive             ; SBCTextDisplayRGB:vdu|hActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; BaudRate6850:BaudRateGen|w_serialCount[4] ; BaudRate6850:BaudRateGen|w_serialCount[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxdFiltered             ; bufferedUART:acia|rxdFiltered             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[2]           ; bufferedUART:acia|rxBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[3]           ; bufferedUART:acia|rxBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Caps             ; SBCTextDisplayRGB:vdu|ps2Caps             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Scroll           ; SBCTextDisplayRGB:vdu|ps2Scroll           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Num              ; SBCTextDisplayRGB:vdu|ps2Num              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWRParity          ; SBCTextDisplayRGB:vdu|kbWRParity          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Shift            ; SBCTextDisplayRGB:vdu|ps2Shift            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|n_kbWR              ; SBCTextDisplayRGB:vdu|n_kbWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[0]           ; bufferedUART:acia|txBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[1]           ; bufferedUART:acia|txBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[2]           ; bufferedUART:acia|txBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[3]           ; bufferedUART:acia|txBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txByteSent              ; bufferedUART:acia|txByteSent              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param4[0]           ; SBCTextDisplayRGB:vdu|param4[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param3[0]           ; SBCTextDisplayRGB:vdu|param3[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param2[0]           ; SBCTextDisplayRGB:vdu|param2[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param1[0]           ; SBCTextDisplayRGB:vdu|param1[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|pixelCount[0]       ; SBCTextDisplayRGB:vdu|pixelCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispWR              ; SBCTextDisplayRGB:vdu|dispWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispState.idle      ; SBCTextDisplayRGB:vdu|dispState.idle      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[2]       ; SBCTextDisplayRGB:vdu|paramCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[0]       ; SBCTextDisplayRGB:vdu|paramCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[1]       ; SBCTextDisplayRGB:vdu|paramCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|attInverse          ; SBCTextDisplayRGB:vdu|attInverse          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBuffer[7]             ; bufferedUART:acia|txBuffer[7]             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txd                     ; bufferedUART:acia|txd                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.647  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.756      ; 4.013      ;
; 0.744  ; bufferedUART:acia|rxCurrentByteBuffer[3]  ; bufferedUART:acia|rxCurrentByteBuffer[2]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.050      ;
; 0.752  ; SBCTextDisplayRGB:vdu|charHoriz[6]        ; SBCTextDisplayRGB:vdu|charHoriz[6]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.058      ;
; 0.754  ; bufferedUART:acia|rxCurrentByteBuffer[1]  ; bufferedUART:acia|rxCurrentByteBuffer[0]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.060      ;
; 0.755  ; bufferedUART:acia|rxState.stopBit         ; bufferedUART:acia|rxState.idle            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.061      ;
; 0.756  ; bufferedUART:acia|rxCurrentByteBuffer[7]  ; bufferedUART:acia|rxCurrentByteBuffer[6]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.062      ;
; 0.756  ; bufferedUART:acia|rxCurrentByteBuffer[4]  ; bufferedUART:acia|rxCurrentByteBuffer[3]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.062      ;
; 0.758  ; bufferedUART:acia|rxInPointer[5]          ; bufferedUART:acia|rxInPointer[5]          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.064      ;
; 0.758  ; bufferedUART:acia|rxCurrentByteBuffer[5]  ; bufferedUART:acia|rxCurrentByteBuffer[4]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.064      ;
; 0.763  ; bufferedUART:acia|rxState.idle            ; bufferedUART:acia|rxState.dataBit         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.069      ;
; 0.764  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte[4]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.070      ;
; 0.766  ; bufferedUART:acia|txClockCount[5]         ; bufferedUART:acia|txClockCount[5]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.072      ;
; 0.767  ; SBCTextDisplayRGB:vdu|vertLineCount[9]    ; SBCTextDisplayRGB:vdu|vertLineCount[9]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.073      ;
; 0.767  ; bufferedUART:acia|rxState.dataBit         ; bufferedUART:acia|rxState.stopBit         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.073      ;
; 0.767  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.073      ;
; 0.768  ; SBCTextDisplayRGB:vdu|dispState.del2      ; SBCTextDisplayRGB:vdu|dispState.del3      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.074      ;
; 0.768  ; SBCTextDisplayRGB:vdu|horizCount[8]       ; SBCTextDisplayRGB:vdu|hSync               ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.074      ;
; 0.769  ; SBCTextDisplayRGB:vdu|ps2ClkFilter[5]     ; SBCTextDisplayRGB:vdu|ps2ClkFilter[5]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.075      ;
; 0.771  ; q_cpuClkCount[5]                          ; q_cpuClkCount[5]                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.077      ;
; 0.781  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2PrevClk          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.087      ;
; 0.788  ; SBCTextDisplayRGB:vdu|ps2WriteClkCount[4] ; SBCTextDisplayRGB:vdu|ps2WriteClkCount[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.094      ;
; 0.794  ; SBCTextDisplayRGB:vdu|vertLineCount[2]    ; SBCTextDisplayRGB:vdu|vSync               ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.100      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_CLOCK_50'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.681 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.126     ; 3.595      ;
; -3.681 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.153     ; 3.568      ;
; -3.681 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.153     ; 3.568      ;
; -3.671 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.140     ; 3.571      ;
; -3.671 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.140     ; 3.571      ;
; -3.669 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.135     ; 3.574      ;
; -3.667 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.137     ; 3.570      ;
; -3.667 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.137     ; 3.570      ;
; -3.344 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.131     ; 3.253      ;
; -3.335 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.133     ; 3.242      ;
; -3.325 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.133     ; 3.232      ;
; -3.266 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.142     ; 3.164      ;
; -3.266 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.142     ; 3.164      ;
; -3.266 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.142     ; 3.164      ;
; -3.257 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.143     ; 3.154      ;
; -3.257 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.143     ; 3.154      ;
; -3.257 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.143     ; 3.154      ;
; -3.257 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.143     ; 3.154      ;
; -2.987 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.129     ; 2.898      ;
; -2.987 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.129     ; 2.898      ;
; -2.982 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.130     ; 2.892      ;
; -2.982 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.130     ; 2.892      ;
; -2.982 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.130     ; 2.892      ;
; -2.982 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.130     ; 2.892      ;
; -2.917 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.141     ; 2.816      ;
; -2.917 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.141     ; 2.816      ;
; -2.904 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.147     ; 2.797      ;
; -2.904 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.147     ; 2.797      ;
; -2.897 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.149     ; 2.788      ;
; -2.863 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.140     ; 2.763      ;
; -2.856 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.143     ; 2.753      ;
; -2.856 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.143     ; 2.753      ;
; -1.359 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.011     ; 2.388      ;
; -1.359 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.011     ; 2.388      ;
; -1.359 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.011     ; 2.388      ;
; -1.324 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 2.368      ;
; -1.324 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 2.368      ;
; -1.324 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 2.368      ;
; -1.324 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 2.368      ;
; -1.324 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 2.368      ;
; -1.324 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 2.368      ;
; -1.310 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 2.349      ;
; -1.310 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 2.349      ;
; -1.310 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 2.349      ;
; -1.310 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 2.349      ;
; -1.285 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 2.323      ;
; -1.285 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 2.323      ;
; -1.285 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 2.323      ;
; -1.285 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 2.323      ;
; -1.285 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 2.323      ;
; -1.285 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 2.323      ;
; -1.285 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 2.323      ;
; -0.983 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 2.023      ;
; -0.983 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 2.023      ;
; -0.983 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 2.023      ;
; -0.633 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.673      ;
; -0.633 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.673      ;
; -0.633 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.673      ;
; -0.633 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.673      ;
; -0.633 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.673      ;
; -0.633 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.673      ;
; -0.633 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.673      ;
; -0.633 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.673      ;
; -0.633 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.673      ;
; -0.633 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.673      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'w_cpuClock'                                                                                                                       ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.623 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.307      ; 2.724      ;
; 0.623 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.307      ; 2.724      ;
; 0.623 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.307      ; 2.724      ;
; 0.623 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.307      ; 2.724      ;
; 0.756 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.093      ; 2.377      ;
; 0.756 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.093      ; 2.377      ;
; 0.756 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.093      ; 2.377      ;
; 0.771 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.092      ; 2.361      ;
; 0.771 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.092      ; 2.361      ;
; 0.771 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 2.092      ; 2.361      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'w_cpuClock'                                                                                                                         ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.037 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.092      ; 2.361      ;
; -0.037 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.092      ; 2.361      ;
; -0.037 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.092      ; 2.361      ;
; -0.022 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.093      ; 2.377      ;
; -0.022 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.093      ; 2.377      ;
; -0.022 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.093      ; 2.377      ;
; 0.111  ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.307      ; 2.724      ;
; 0.111  ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.307      ; 2.724      ;
; 0.111  ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.307      ; 2.724      ;
; 0.111  ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 2.307      ; 2.724      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_CLOCK_50'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.367 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.673      ;
; 1.367 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.673      ;
; 1.367 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.673      ;
; 1.367 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.673      ;
; 1.367 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.673      ;
; 1.367 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.673      ;
; 1.367 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.673      ;
; 1.367 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.673      ;
; 1.367 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.673      ;
; 1.367 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.673      ;
; 1.717 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 2.023      ;
; 1.717 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 2.023      ;
; 1.717 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 2.023      ;
; 2.019 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 2.323      ;
; 2.019 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 2.323      ;
; 2.019 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 2.323      ;
; 2.019 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 2.323      ;
; 2.019 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 2.323      ;
; 2.019 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 2.323      ;
; 2.019 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 2.323      ;
; 2.044 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 2.349      ;
; 2.044 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 2.349      ;
; 2.044 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 2.349      ;
; 2.044 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 2.349      ;
; 2.058 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 2.368      ;
; 2.058 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 2.368      ;
; 2.058 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 2.368      ;
; 2.058 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 2.368      ;
; 2.058 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 2.368      ;
; 2.058 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 2.368      ;
; 2.093 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.011     ; 2.388      ;
; 2.093 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.011     ; 2.388      ;
; 2.093 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.011     ; 2.388      ;
; 3.590 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.143     ; 2.753      ;
; 3.590 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.143     ; 2.753      ;
; 3.597 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.140     ; 2.763      ;
; 3.631 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.149     ; 2.788      ;
; 3.638 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.147     ; 2.797      ;
; 3.638 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.147     ; 2.797      ;
; 3.651 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.141     ; 2.816      ;
; 3.651 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.141     ; 2.816      ;
; 3.716 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.130     ; 2.892      ;
; 3.716 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.130     ; 2.892      ;
; 3.716 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.130     ; 2.892      ;
; 3.716 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.130     ; 2.892      ;
; 3.721 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.129     ; 2.898      ;
; 3.721 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.129     ; 2.898      ;
; 3.991 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.143     ; 3.154      ;
; 3.991 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.143     ; 3.154      ;
; 3.991 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.143     ; 3.154      ;
; 3.991 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.143     ; 3.154      ;
; 4.000 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.142     ; 3.164      ;
; 4.000 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.142     ; 3.164      ;
; 4.000 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.142     ; 3.164      ;
; 4.059 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.133     ; 3.232      ;
; 4.069 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.133     ; 3.242      ;
; 4.078 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.131     ; 3.253      ;
; 4.401 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.137     ; 3.570      ;
; 4.401 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.137     ; 3.570      ;
; 4.403 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.135     ; 3.574      ;
; 4.405 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.140     ; 3.571      ;
; 4.405 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.140     ; 3.571      ;
; 4.415 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.126     ; 3.595      ;
; 4.415 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.153     ; 3.568      ;
; 4.415 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.153     ; 3.568      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w_cpuClock'                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]               ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; 9.077  ; 9.077  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; 9.077  ; 9.077  ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; 7.135  ; 7.135  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 7.898  ; 7.898  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 6.616  ; 6.616  ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 3.669  ; 3.669  ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; 16.889 ; 16.889 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; 16.889 ; 16.889 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 11.659 ; 11.659 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 11.303 ; 11.303 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 10.998 ; 10.998 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 11.659 ; 11.659 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 10.853 ; 10.853 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 11.431 ; 11.431 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 10.176 ; 10.176 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 10.690 ; 10.690 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 9.660  ; 9.660  ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; -8.530 ; -8.530 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; -8.530 ; -8.530 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; -4.966 ; -4.966 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -4.528 ; -4.528 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -6.350 ; -6.350 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -3.403 ; -3.403 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; -9.812 ; -9.812 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; -9.812 ; -9.812 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -4.130 ; -4.130 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -6.291 ; -6.291 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -5.799 ; -5.799 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -6.391 ; -6.391 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -6.578 ; -6.578 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -5.967 ; -5.967 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -4.272 ; -4.272 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -5.601 ; -5.601 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -4.130 ; -4.130 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; J6IO8[*]              ; i_CLOCK_50 ; 10.182 ; 10.182 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[0]             ; i_CLOCK_50 ; 8.622  ; 8.622  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[1]             ; i_CLOCK_50 ; 9.976  ; 9.976  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[2]             ; i_CLOCK_50 ; 9.700  ; 9.700  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[3]             ; i_CLOCK_50 ; 9.648  ; 9.648  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[4]             ; i_CLOCK_50 ; 8.718  ; 8.718  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[5]             ; i_CLOCK_50 ; 10.182 ; 10.182 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[6]             ; i_CLOCK_50 ; 9.591  ; 9.591  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[7]             ; i_CLOCK_50 ; 9.994  ; 9.994  ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; i_CLOCK_50 ; 9.660  ; 9.660  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[0]             ; i_CLOCK_50 ; 8.866  ; 8.866  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[1]             ; i_CLOCK_50 ; 9.357  ; 9.357  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[2]             ; i_CLOCK_50 ; 8.860  ; 8.860  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[3]             ; i_CLOCK_50 ; 9.660  ; 9.660  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[4]             ; i_CLOCK_50 ; 8.518  ; 8.518  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[5]             ; i_CLOCK_50 ; 9.313  ; 9.313  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[6]             ; i_CLOCK_50 ; 9.212  ; 9.212  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk             ; i_CLOCK_50 ; 8.497  ; 8.497  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 8.949  ; 8.949  ; Rise       ; i_CLOCK_50      ;
; ledD2                 ; i_CLOCK_50 ; 8.662  ; 8.662  ; Rise       ; i_CLOCK_50      ;
; ledD4                 ; i_CLOCK_50 ; 9.045  ; 9.045  ; Rise       ; i_CLOCK_50      ;
; ledD5                 ; i_CLOCK_50 ; 8.942  ; 8.942  ; Rise       ; i_CLOCK_50      ;
; ledDS1                ; i_CLOCK_50 ; 8.518  ; 8.518  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 7.261  ; 7.261  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 8.905  ; 8.905  ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 8.349  ; 8.349  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 7.278  ; 7.278  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 7.626  ; 7.626  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 7.645  ; 7.645  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 7.228  ; 7.228  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 7.633  ; 7.633  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 7.552  ; 7.552  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 7.597  ; 7.597  ; Rise       ; i_CLOCK_50      ;
; o_n_extSRamOE         ; w_cpuClock ;        ; 7.610  ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;        ; 8.649  ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 16.278 ; 16.278 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 13.873 ; 13.873 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 15.262 ; 15.262 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 14.918 ; 14.918 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 16.067 ; 16.067 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 15.431 ; 15.431 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 14.840 ; 14.840 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 14.382 ; 14.382 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 16.278 ; 16.278 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 13.809 ; 13.809 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 12.351 ; 12.351 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 11.916 ; 11.916 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 12.098 ; 12.098 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 12.620 ; 12.620 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 12.448 ; 12.448 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 13.439 ; 13.439 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 13.741 ; 13.741 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 13.777 ; 13.777 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 12.910 ; 12.910 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 13.809 ; 13.809 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 12.911 ; 12.911 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 13.044 ; 13.044 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 12.555 ; 12.555 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 13.202 ; 13.202 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 13.519 ; 13.519 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 14.749 ; 14.749 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 15.162 ; 15.162 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 15.714 ; 15.714 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; J6IO8[*]              ; i_CLOCK_50 ; 8.622  ; 8.622  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[0]             ; i_CLOCK_50 ; 8.622  ; 8.622  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[1]             ; i_CLOCK_50 ; 9.976  ; 9.976  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[2]             ; i_CLOCK_50 ; 9.700  ; 9.700  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[3]             ; i_CLOCK_50 ; 9.648  ; 9.648  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[4]             ; i_CLOCK_50 ; 8.718  ; 8.718  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[5]             ; i_CLOCK_50 ; 10.182 ; 10.182 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[6]             ; i_CLOCK_50 ; 9.591  ; 9.591  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[7]             ; i_CLOCK_50 ; 9.994  ; 9.994  ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; i_CLOCK_50 ; 8.518  ; 8.518  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[0]             ; i_CLOCK_50 ; 8.866  ; 8.866  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[1]             ; i_CLOCK_50 ; 9.357  ; 9.357  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[2]             ; i_CLOCK_50 ; 8.860  ; 8.860  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[3]             ; i_CLOCK_50 ; 9.660  ; 9.660  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[4]             ; i_CLOCK_50 ; 8.518  ; 8.518  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[5]             ; i_CLOCK_50 ; 9.313  ; 9.313  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[6]             ; i_CLOCK_50 ; 9.212  ; 9.212  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk             ; i_CLOCK_50 ; 8.497  ; 8.497  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 8.949  ; 8.949  ; Rise       ; i_CLOCK_50      ;
; ledD2                 ; i_CLOCK_50 ; 8.662  ; 8.662  ; Rise       ; i_CLOCK_50      ;
; ledD4                 ; i_CLOCK_50 ; 9.045  ; 9.045  ; Rise       ; i_CLOCK_50      ;
; ledD5                 ; i_CLOCK_50 ; 8.942  ; 8.942  ; Rise       ; i_CLOCK_50      ;
; ledDS1                ; i_CLOCK_50 ; 8.518  ; 8.518  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 7.261  ; 7.261  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 8.905  ; 8.905  ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 8.349  ; 8.349  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 7.278  ; 7.278  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 7.626  ; 7.626  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 7.645  ; 7.645  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 7.228  ; 7.228  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 7.633  ; 7.633  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 7.552  ; 7.552  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 7.597  ; 7.597  ; Rise       ; i_CLOCK_50      ;
; o_n_extSRamOE         ; w_cpuClock ;        ; 7.610  ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;        ; 8.649  ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 9.782  ; 9.782  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 9.782  ; 9.782  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 10.592 ; 10.592 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 10.877 ; 10.877 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 11.740 ; 11.740 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 11.087 ; 11.087 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 10.260 ; 10.260 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 10.149 ; 10.149 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 11.147 ; 11.147 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 8.220  ; 8.220  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 9.461  ; 9.461  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 8.252  ; 8.252  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 8.804  ; 8.804  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 8.220  ; 8.220  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 9.874  ; 9.874  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 9.377  ; 9.377  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 9.590  ; 9.590  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 10.340 ; 10.340 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 9.678  ; 9.678  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 9.737  ; 9.737  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 9.556  ; 9.556  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 10.401 ; 10.401 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 9.813  ; 9.813  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 9.932  ; 9.932  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 11.072 ; 11.072 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 10.819 ; 10.819 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 7.610  ; 10.474 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 8.649  ; 11.366 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Enable Times                                                            ;
+--------------------+------------+--------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 13.911 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 14.277 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 14.660 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 14.661 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 14.661 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 14.667 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 14.267 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 13.911 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 13.911 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 7.237 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 7.603 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 7.986 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 7.987 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 7.987 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 7.993 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 7.593 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 7.237 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 7.237 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 13.911    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 14.277    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 14.660    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 14.661    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 14.661    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 14.667    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 14.267    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 13.911    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 13.911    ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 7.237     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 7.603     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 7.986     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 7.987     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 7.987     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 7.993     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 7.593     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 7.237     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 7.237     ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; w_cpuClock ; -5.059 ; -608.039      ;
; i_CLOCK_50 ; -4.910 ; -1875.046     ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -0.748 ; -4.287        ;
; w_cpuClock ; -0.571 ; -4.388        ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Recovery Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; i_CLOCK_50 ; -0.547 ; -13.095       ;
; w_cpuClock ; 0.543  ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Fast Model Removal Summary         ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; w_cpuClock ; 0.309 ; 0.000         ;
; i_CLOCK_50 ; 0.599 ; 0.000         ;
+------------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; i_CLOCK_50 ; -2.000 ; -1982.820        ;
; w_cpuClock ; -0.500 ; -244.000         ;
+------------+--------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w_cpuClock'                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.059 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg0  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.771      ;
; -5.059 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg1  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.771      ;
; -5.059 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg2  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.771      ;
; -5.059 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg3  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.771      ;
; -5.059 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg4  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.771      ;
; -5.059 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg5  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.771      ;
; -5.059 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg6  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.771      ;
; -5.059 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg7  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.771      ;
; -5.059 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg8  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.771      ;
; -5.059 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg9  ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.771      ;
; -5.059 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg10 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.771      ;
; -5.059 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg11 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.771      ;
; -5.024 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg0  ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.736      ;
; -5.024 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg1  ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.736      ;
; -5.024 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg2  ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.736      ;
; -5.024 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg3  ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.736      ;
; -5.024 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg4  ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.736      ;
; -5.024 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg5  ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.736      ;
; -5.024 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg6  ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.736      ;
; -5.024 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg7  ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.736      ;
; -5.024 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg8  ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.736      ;
; -5.024 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg9  ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.736      ;
; -5.024 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg10 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.736      ;
; -5.024 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg11 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.736      ;
; -4.989 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg0  ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.701      ;
; -4.989 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg1  ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.701      ;
; -4.989 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg2  ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.701      ;
; -4.989 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg3  ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.701      ;
; -4.989 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg4  ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.701      ;
; -4.989 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg5  ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.701      ;
; -4.989 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg6  ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.701      ;
; -4.989 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg7  ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.701      ;
; -4.989 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg8  ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.701      ;
; -4.989 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg9  ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.701      ;
; -4.989 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg10 ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.701      ;
; -4.989 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg11 ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.701      ;
; -4.971 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg0  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.666      ;
; -4.971 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg1  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.666      ;
; -4.971 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg2  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.666      ;
; -4.971 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg3  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.666      ;
; -4.971 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg4  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.666      ;
; -4.971 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg5  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.666      ;
; -4.971 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg6  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.666      ;
; -4.971 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg7  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.666      ;
; -4.971 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg8  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.666      ;
; -4.971 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg9  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.666      ;
; -4.971 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg10 ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.666      ;
; -4.971 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg11 ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.666      ;
; -4.954 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg0  ; cpu68:cpu1|pc[12] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.666      ;
; -4.954 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg1  ; cpu68:cpu1|pc[12] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.666      ;
; -4.954 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg2  ; cpu68:cpu1|pc[12] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.666      ;
; -4.954 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg3  ; cpu68:cpu1|pc[12] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.666      ;
; -4.954 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg4  ; cpu68:cpu1|pc[12] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.666      ;
; -4.954 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg5  ; cpu68:cpu1|pc[12] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.666      ;
; -4.954 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg6  ; cpu68:cpu1|pc[12] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.666      ;
; -4.954 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg7  ; cpu68:cpu1|pc[12] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.666      ;
; -4.954 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg8  ; cpu68:cpu1|pc[12] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.666      ;
; -4.954 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg9  ; cpu68:cpu1|pc[12] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.666      ;
; -4.954 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg10 ; cpu68:cpu1|pc[12] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.666      ;
; -4.954 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg11 ; cpu68:cpu1|pc[12] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.666      ;
; -4.936 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg0  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.631      ;
; -4.936 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg1  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.631      ;
; -4.936 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg2  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.631      ;
; -4.936 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg3  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.631      ;
; -4.936 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg4  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.631      ;
; -4.936 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg5  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.631      ;
; -4.936 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg6  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.631      ;
; -4.936 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg7  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.631      ;
; -4.936 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg8  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.631      ;
; -4.936 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg9  ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.631      ;
; -4.936 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg10 ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.631      ;
; -4.936 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg11 ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.631      ;
; -4.933 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a0~porta_address_reg0  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.829     ; 4.636      ;
; -4.933 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a0~porta_address_reg1  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.829     ; 4.636      ;
; -4.933 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a0~porta_address_reg2  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.829     ; 4.636      ;
; -4.933 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a0~porta_address_reg3  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.829     ; 4.636      ;
; -4.933 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a0~porta_address_reg4  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.829     ; 4.636      ;
; -4.933 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a0~porta_address_reg5  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.829     ; 4.636      ;
; -4.933 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a0~porta_address_reg6  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.829     ; 4.636      ;
; -4.933 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a0~porta_address_reg7  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.829     ; 4.636      ;
; -4.933 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a0~porta_address_reg8  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.829     ; 4.636      ;
; -4.933 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a0~porta_address_reg9  ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.829     ; 4.636      ;
; -4.933 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a0~porta_address_reg10 ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.829     ; 4.636      ;
; -4.933 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a0~porta_address_reg11 ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.829     ; 4.636      ;
; -4.921 ; cpu68:cpu1|op_code[5]                                                                                                  ; cpu68:cpu1|sp[9]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.861     ; 5.092      ;
; -4.919 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg0  ; cpu68:cpu1|pc[11] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.631      ;
; -4.919 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg1  ; cpu68:cpu1|pc[11] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.631      ;
; -4.919 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg2  ; cpu68:cpu1|pc[11] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.631      ;
; -4.919 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg3  ; cpu68:cpu1|pc[11] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.631      ;
; -4.919 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg4  ; cpu68:cpu1|pc[11] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.631      ;
; -4.919 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg5  ; cpu68:cpu1|pc[11] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.631      ;
; -4.919 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg6  ; cpu68:cpu1|pc[11] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.631      ;
; -4.919 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg7  ; cpu68:cpu1|pc[11] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.631      ;
; -4.919 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg8  ; cpu68:cpu1|pc[11] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.631      ;
; -4.919 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg9  ; cpu68:cpu1|pc[11] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.631      ;
; -4.919 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg10 ; cpu68:cpu1|pc[11] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.631      ;
; -4.919 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg11 ; cpu68:cpu1|pc[11] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.820     ; 4.631      ;
; -4.904 ; cpu68:cpu1|op_code[5]                                                                                                  ; cpu68:cpu1|sp[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.959     ; 4.977      ;
; -4.901 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg0  ; cpu68:cpu1|ea[13] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.596      ;
; -4.901 ; M6800_MIKBUG_32KB:rom1|altsyncram:altsyncram_component|altsyncram_gud1:auto_generated|ram_block1a4~porta_address_reg1  ; cpu68:cpu1|ea[13] ; i_CLOCK_50   ; w_cpuClock  ; 0.500        ; -0.837     ; 4.596      ;
+--------+------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                                    ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.910 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg4    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.968      ;
; -4.851 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.908      ;
; -4.848 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.064      ; 5.911      ;
; -4.846 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.064      ; 5.909      ;
; -4.845 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.906      ;
; -4.844 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.905      ;
; -4.844 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.052      ; 5.895      ;
; -4.843 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.038      ; 5.880      ;
; -4.843 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.900      ;
; -4.842 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.900      ;
; -4.842 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.899      ;
; -4.841 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.038      ; 5.878      ;
; -4.841 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.902      ;
; -4.840 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.038      ; 5.877      ;
; -4.840 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.064      ; 5.903      ;
; -4.840 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.052      ; 5.891      ;
; -4.840 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.052      ; 5.891      ;
; -4.839 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.897      ;
; -4.837 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.894      ;
; -4.836 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.038      ; 5.873      ;
; -4.836 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg4    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.894      ;
; -4.835 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.893      ;
; -4.835 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.052      ; 5.886      ;
; -4.834 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.064      ; 5.897      ;
; -4.832 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.054      ; 5.885      ;
; -4.829 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.054      ; 5.882      ;
; -4.828 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.886      ;
; -4.826 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.887      ;
; -4.825 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.054      ; 5.878      ;
; -4.818 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.054      ; 5.871      ;
; -4.790 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg4    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.064      ; 5.853      ;
; -4.780 ; SBCTextDisplayRGB:vdu|charHoriz[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg4    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.838      ;
; -4.777 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.834      ;
; -4.774 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.818      ;
; -4.774 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.049      ; 5.822      ;
; -4.774 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.064      ; 5.837      ;
; -4.773 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.817      ;
; -4.773 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.831      ;
; -4.772 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.829      ;
; -4.772 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.064      ; 5.835      ;
; -4.771 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.832      ;
; -4.770 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.831      ;
; -4.770 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.052      ; 5.821      ;
; -4.769 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.038      ; 5.806      ;
; -4.769 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.826      ;
; -4.768 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.832      ;
; -4.768 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.826      ;
; -4.768 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.825      ;
; -4.767 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.038      ; 5.804      ;
; -4.767 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.828      ;
; -4.766 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.038      ; 5.803      ;
; -4.766 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.038      ; 5.803      ;
; -4.766 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.064      ; 5.829      ;
; -4.766 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.052      ; 5.817      ;
; -4.766 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.052      ; 5.817      ;
; -4.765 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.052      ; 5.816      ;
; -4.765 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.823      ;
; -4.763 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.820      ;
; -4.762 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.064      ; 5.825      ;
; -4.762 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.038      ; 5.799      ;
; -4.761 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.819      ;
; -4.761 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.052      ; 5.812      ;
; -4.760 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.824      ;
; -4.760 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.818      ;
; -4.760 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.064      ; 5.823      ;
; -4.758 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 5.826      ;
; -4.758 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.819      ;
; -4.758 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.054      ; 5.811      ;
; -4.756 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg4    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.038      ; 5.793      ;
; -4.756 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.817      ;
; -4.755 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.799      ;
; -4.755 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.054      ; 5.808      ;
; -4.754 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg2    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.798      ;
; -4.754 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.818      ;
; -4.754 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.812      ;
; -4.753 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.811      ;
; -4.753 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.047      ; 5.799      ;
; -4.753 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.051      ; 5.803      ;
; -4.752 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.038      ; 5.789      ;
; -4.752 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.816      ;
; -4.752 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.813      ;
; -4.752 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.047      ; 5.798      ;
; -4.752 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.061      ; 5.812      ;
; -4.751 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.054      ; 5.804      ;
; -4.750 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.808      ;
; -4.750 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.808      ;
; -4.749 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.052      ; 5.800      ;
; -4.747 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.804      ;
; -4.747 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.804      ;
; -4.747 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg4  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.052      ; 5.798      ;
; -4.747 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 5.813      ;
; -4.746 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg4    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.790      ;
; -4.746 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.803      ;
; -4.745 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.071      ; 5.815      ;
; -4.745 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.064      ; 5.808      ;
; -4.744 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.054      ; 5.797      ;
; -4.743 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg1    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.787      ;
; -4.741 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.799      ;
; -4.740 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.038      ; 5.777      ;
; -4.740 ; SBCTextDisplayRGB:vdu|charHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.054      ; 5.793      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_CLOCK_50'                                                                                                                                        ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.748 ; w_cpuClock                                ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.439      ; 0.984      ;
; -0.337 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.439      ; 1.395      ;
; -0.303 ; w_cpuClock                                ; bufferedUART:acia|func_reset              ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.446      ; 1.436      ;
; -0.248 ; w_cpuClock                                ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.439      ; 0.984      ;
; -0.231 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.443      ; 1.505      ;
; -0.231 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.443      ; 1.505      ;
; -0.231 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.443      ; 1.505      ;
; -0.218 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.436      ; 1.511      ;
; -0.217 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.444      ; 1.520      ;
; -0.210 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.436      ; 1.519      ;
; -0.190 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.432      ; 1.535      ;
; -0.190 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.432      ; 1.535      ;
; -0.186 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.533      ;
; -0.184 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.433      ; 1.542      ;
; -0.176 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.425      ; 1.542      ;
; -0.164 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.555      ;
; -0.132 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.444      ; 1.605      ;
; -0.130 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[7]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.448      ; 1.611      ;
; -0.103 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.430      ; 1.620      ;
; -0.103 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.430      ; 1.620      ;
; -0.003 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[7]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.440      ; 1.730      ;
; 0.058  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.443      ; 1.794      ;
; 0.060  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.440      ; 1.793      ;
; 0.163  ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.439      ; 1.395      ;
; 0.165  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.430      ; 1.888      ;
; 0.165  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.430      ; 1.888      ;
; 0.182  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.432      ; 1.907      ;
; 0.197  ; w_cpuClock                                ; bufferedUART:acia|func_reset              ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.446      ; 1.436      ;
; 0.201  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[7]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.438      ; 1.932      ;
; 0.215  ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|vActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|hActive             ; SBCTextDisplayRGB:vdu|hActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; BaudRate6850:BaudRateGen|w_serialCount[4] ; BaudRate6850:BaudRateGen|w_serialCount[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxdFiltered             ; bufferedUART:acia|rxdFiltered             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[2]           ; bufferedUART:acia|rxBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[3]           ; bufferedUART:acia|rxBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Caps             ; SBCTextDisplayRGB:vdu|ps2Caps             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Scroll           ; SBCTextDisplayRGB:vdu|ps2Scroll           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Num              ; SBCTextDisplayRGB:vdu|ps2Num              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWRParity          ; SBCTextDisplayRGB:vdu|kbWRParity          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Shift            ; SBCTextDisplayRGB:vdu|ps2Shift            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|n_kbWR              ; SBCTextDisplayRGB:vdu|n_kbWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[0]           ; bufferedUART:acia|txBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[1]           ; bufferedUART:acia|txBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[2]           ; bufferedUART:acia|txBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[3]           ; bufferedUART:acia|txBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txByteSent              ; bufferedUART:acia|txByteSent              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param4[0]           ; SBCTextDisplayRGB:vdu|param4[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param3[0]           ; SBCTextDisplayRGB:vdu|param3[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param2[0]           ; SBCTextDisplayRGB:vdu|param2[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param1[0]           ; SBCTextDisplayRGB:vdu|param1[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|pixelCount[0]       ; SBCTextDisplayRGB:vdu|pixelCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispWR              ; SBCTextDisplayRGB:vdu|dispWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispState.idle      ; SBCTextDisplayRGB:vdu|dispState.idle      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|paramCount[2]       ; SBCTextDisplayRGB:vdu|paramCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w_cpuClock'                                                                                                                       ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.571 ; cpu68:cpu1|state.psha_state       ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.041      ; 1.622      ;
; -0.552 ; cpu68:cpu1|state.psha_state       ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.041      ; 1.641      ;
; -0.549 ; cpu68:cpu1|state.int_acca_state   ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.903      ; 1.506      ;
; -0.543 ; cpu68:cpu1|state.psha_state       ; bufferedUART:acia|controlReg[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.046      ; 1.655      ;
; -0.529 ; cpu68:cpu1|state.int_acca_state   ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.903      ; 1.526      ;
; -0.520 ; cpu68:cpu1|state.int_acca_state   ; bufferedUART:acia|controlReg[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.908      ; 1.540      ;
; -0.482 ; cpu68:cpu1|state.psha_state       ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.041      ; 1.711      ;
; -0.467 ; cpu68:cpu1|pc[8]                  ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.037      ; 1.722      ;
; -0.460 ; cpu68:cpu1|state.int_acca_state   ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.903      ; 1.595      ;
; -0.445 ; cpu68:cpu1|state.psha_state       ; bufferedUART:acia|txByteLatch[5] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.033      ; 1.740      ;
; -0.420 ; cpu68:cpu1|state.jmp_state        ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.903      ; 1.635      ;
; -0.366 ; cpu68:cpu1|state.int_wai_state    ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.909      ; 1.695      ;
; -0.366 ; cpu68:cpu1|state.int_wai_state    ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.909      ; 1.695      ;
; -0.366 ; cpu68:cpu1|state.int_wai_state    ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.909      ; 1.695      ;
; -0.361 ; cpu68:cpu1|state.psha_state       ; bufferedUART:acia|txByteLatch[1] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.033      ; 1.824      ;
; -0.350 ; cpu68:cpu1|state.psha_state       ; bufferedUART:acia|controlReg[5]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.046      ; 1.848      ;
; -0.339 ; cpu68:cpu1|state.int_acca_state   ; bufferedUART:acia|txByteLatch[1] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.895      ; 1.708      ;
; -0.324 ; cpu68:cpu1|pc[6]                  ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.037      ; 1.865      ;
; -0.315 ; cpu68:cpu1|pc[6]                  ; bufferedUART:acia|controlReg[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.042      ; 1.879      ;
; -0.308 ; cpu68:cpu1|state.jmp_state        ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.903      ; 1.747      ;
; -0.298 ; cpu68:cpu1|state.read8_state      ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.889      ; 1.743      ;
; -0.289 ; cpu68:cpu1|state.jmp_state        ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.903      ; 1.766      ;
; -0.288 ; cpu68:cpu1|pc[2]                  ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.037      ; 1.901      ;
; -0.286 ; cpu68:cpu1|pc[10]                 ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.037      ; 1.903      ;
; -0.280 ; cpu68:cpu1|state.jmp_state        ; bufferedUART:acia|controlReg[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.908      ; 1.780      ;
; -0.272 ; cpu68:cpu1|state.write16_state    ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.889      ; 1.769      ;
; -0.263 ; cpu68:cpu1|state.write16_state    ; bufferedUART:acia|controlReg[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.894      ; 1.783      ;
; -0.250 ; cpu68:cpu1|state.rti_state        ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.909      ; 1.811      ;
; -0.250 ; cpu68:cpu1|state.rti_state        ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.909      ; 1.811      ;
; -0.250 ; cpu68:cpu1|state.rti_state        ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.909      ; 1.811      ;
; -0.243 ; cpu68:cpu1|state.extended_state   ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.892      ; 1.801      ;
; -0.235 ; cpu68:cpu1|pc[13]                 ; bufferedUART:acia|txByteLatch[5] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.029      ; 1.946      ;
; -0.227 ; cpu68:cpu1|state.reset_state      ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.911      ; 1.836      ;
; -0.227 ; cpu68:cpu1|state.reset_state      ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.911      ; 1.836      ;
; -0.227 ; cpu68:cpu1|state.reset_state      ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.911      ; 1.836      ;
; -0.220 ; cpu68:cpu1|state.write16_state    ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.889      ; 1.821      ;
; -0.207 ; cpu68:cpu1|state.int_acca_state   ; bufferedUART:acia|txByteLatch[5] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.895      ; 1.840      ;
; -0.206 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.911      ; 1.857      ;
; -0.206 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.911      ; 1.857      ;
; -0.206 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.911      ; 1.857      ;
; -0.201 ; cpu68:cpu1|state.bsr1_state       ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.041      ; 1.992      ;
; -0.199 ; cpu68:cpu1|pc[14]                 ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.037      ; 1.990      ;
; -0.192 ; cpu68:cpu1|state.mul_state        ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.897      ; 1.857      ;
; -0.191 ; cpu68:cpu1|pc[12]                 ; bufferedUART:acia|txByteLatch[4] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.029      ; 1.990      ;
; -0.190 ; cpu68:cpu1|pc[14]                 ; bufferedUART:acia|controlReg[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.042      ; 2.004      ;
; -0.186 ; cpu68:cpu1|state.read8_state      ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.889      ; 1.855      ;
; -0.183 ; bufferedUART:acia|txByteSent      ; bufferedUART:acia|txByteWritten  ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 1.268      ; 0.737      ;
; -0.169 ; cpu68:cpu1|pc[9]                  ; bufferedUART:acia|txByteLatch[1] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.029      ; 2.012      ;
; -0.167 ; cpu68:cpu1|state.jmp_state        ; bufferedUART:acia|txByteLatch[1] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.895      ; 1.880      ;
; -0.167 ; cpu68:cpu1|state.read8_state      ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.889      ; 1.874      ;
; -0.167 ; cpu68:cpu1|state.bsr1_state       ; bufferedUART:acia|txByteLatch[1] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.033      ; 2.018      ;
; -0.164 ; cpu68:cpu1|state.int_acca_state   ; bufferedUART:acia|controlReg[7]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.908      ; 1.896      ;
; -0.164 ; cpu68:cpu1|state.bsr1_state       ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.041      ; 2.029      ;
; -0.158 ; cpu68:cpu1|state.pulx_lo_state    ; cpu68:cpu1|xreg[5]               ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.865      ; 0.859      ;
; -0.158 ; cpu68:cpu1|state.read8_state      ; bufferedUART:acia|controlReg[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.894      ; 1.888      ;
; -0.155 ; cpu68:cpu1|state.bsr1_state       ; bufferedUART:acia|controlReg[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.046      ; 2.043      ;
; -0.145 ; cpu68:cpu1|state.rti_cc_state     ; cpu68:cpu1|cc[1]                 ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.877      ; 0.884      ;
; -0.144 ; cpu68:cpu1|state.muld_state       ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.897      ; 1.905      ;
; -0.140 ; cpu68:cpu1|pc[13]                 ; bufferedUART:acia|controlReg[5]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.042      ; 2.054      ;
; -0.134 ; cpu68:cpu1|state.int_acca_state   ; bufferedUART:acia|txByteLatch[7] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.895      ; 1.913      ;
; -0.131 ; cpu68:cpu1|state.extended_state   ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.892      ; 1.913      ;
; -0.112 ; cpu68:cpu1|state.int_acca_state   ; bufferedUART:acia|controlReg[5]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.908      ; 1.948      ;
; -0.112 ; cpu68:cpu1|state.extended_state   ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.892      ; 1.932      ;
; -0.109 ; cpu68:cpu1|state.bsr_state        ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.903      ; 1.946      ;
; -0.109 ; cpu68:cpu1|state.bsr1_state       ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.041      ; 2.084      ;
; -0.109 ; cpu68:cpu1|state.bsr1_state       ; bufferedUART:acia|txByteLatch[4] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.033      ; 2.076      ;
; -0.106 ; cpu68:cpu1|state.psha_state       ; bufferedUART:acia|txByteLatch[4] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.033      ; 2.079      ;
; -0.103 ; cpu68:cpu1|state.extended_state   ; bufferedUART:acia|controlReg[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.897      ; 1.946      ;
; -0.100 ; cpu68:cpu1|state.bsr_state        ; bufferedUART:acia|controlReg[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.908      ; 1.960      ;
; -0.088 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|controlReg[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.916      ; 1.980      ;
; -0.081 ; cpu68:cpu1|state.write16_state    ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.889      ; 1.960      ;
; -0.080 ; cpu68:cpu1|state.mul_state        ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.897      ; 1.969      ;
; -0.079 ; cpu68:cpu1|state.mulea_state      ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.897      ; 1.970      ;
; -0.072 ; cpu68:cpu1|state.indexed_state    ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.897      ; 1.977      ;
; -0.061 ; cpu68:cpu1|state.mul_state        ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.897      ; 1.988      ;
; -0.058 ; cpu68:cpu1|state.branch_state     ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.897      ; 1.991      ;
; -0.056 ; cpu68:cpu1|state.bsr_state        ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.903      ; 1.999      ;
; -0.052 ; cpu68:cpu1|state.mul_state        ; bufferedUART:acia|controlReg[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.902      ; 2.002      ;
; -0.048 ; cpu68:cpu1|state.jsr_state        ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.903      ; 2.007      ;
; -0.045 ; cpu68:cpu1|state.read8_state      ; bufferedUART:acia|txByteLatch[1] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.881      ; 1.988      ;
; -0.045 ; cpu68:cpu1|state.psha_state       ; bufferedUART:acia|controlReg[7]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.046      ; 2.153      ;
; -0.044 ; cpu68:cpu1|state.int_pch_state    ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.041      ; 2.149      ;
; -0.040 ; cpu68:cpu1|state.jsr1_state       ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.041      ; 2.153      ;
; -0.039 ; cpu68:cpu1|state.fetch_state      ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.892      ; 2.005      ;
; -0.039 ; cpu68:cpu1|state.jsr_state        ; bufferedUART:acia|controlReg[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.908      ; 2.021      ;
; -0.032 ; cpu68:cpu1|state.reset_state      ; cpu68:cpu1|op_code[0]            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.874      ; 0.994      ;
; -0.032 ; cpu68:cpu1|state.muld_state       ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.897      ; 2.017      ;
; -0.031 ; cpu68:cpu1|state.execute_state    ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.891      ; 2.012      ;
; -0.030 ; cpu68:cpu1|state.pulx_lo_state    ; cpu68:cpu1|xreg[7]               ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.865      ; 0.987      ;
; -0.027 ; cpu68:cpu1|state.int_wai_state    ; bufferedUART:acia|controlReg[7]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.914      ; 2.039      ;
; -0.027 ; cpu68:cpu1|state.int_wai_state    ; bufferedUART:acia|controlReg[5]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.914      ; 2.039      ;
; -0.027 ; cpu68:cpu1|state.int_wai_state    ; bufferedUART:acia|controlReg[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.914      ; 2.039      ;
; -0.024 ; SBCTextDisplayRGB:vdu|kbBuffer~64 ; SBCTextDisplayRGB:vdu|dataOut[4] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.621      ; 0.749      ;
; -0.024 ; cpu68:cpu1|state.bsr_state        ; bufferedUART:acia|txByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.903      ; 2.031      ;
; -0.023 ; SBCTextDisplayRGB:vdu|kbBuffer~62 ; SBCTextDisplayRGB:vdu|dataOut[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.627      ; 0.756      ;
; -0.023 ; cpu68:cpu1|pc[4]                  ; bufferedUART:acia|txByteLatch[4] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.029      ; 2.158      ;
; -0.022 ; cpu68:cpu1|pc[5]                  ; bufferedUART:acia|txByteLatch[5] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.029      ; 2.159      ;
; -0.015 ; cpu68:cpu1|state.psha_state       ; bufferedUART:acia|txByteLatch[7] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.033      ; 2.170      ;
; -0.013 ; cpu68:cpu1|state.decode_state     ; bufferedUART:acia|txByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.892      ; 2.031      ;
; -0.013 ; cpu68:cpu1|state.muld_state       ; bufferedUART:acia|txByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.897      ; 2.036      ;
+--------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_CLOCK_50'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.547 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.211     ; 1.368      ;
; -0.544 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.223     ; 1.353      ;
; -0.544 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.223     ; 1.353      ;
; -0.541 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.220     ; 1.353      ;
; -0.540 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.223     ; 1.349      ;
; -0.540 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.223     ; 1.349      ;
; -0.539 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.235     ; 1.336      ;
; -0.539 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.235     ; 1.336      ;
; -0.451 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.219     ; 1.264      ;
; -0.445 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.219     ; 1.258      ;
; -0.445 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.221     ; 1.256      ;
; -0.414 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.227     ; 1.219      ;
; -0.414 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.227     ; 1.219      ;
; -0.414 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.227     ; 1.219      ;
; -0.413 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.229     ; 1.216      ;
; -0.413 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.229     ; 1.216      ;
; -0.413 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.229     ; 1.216      ;
; -0.413 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.229     ; 1.216      ;
; -0.358 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.215     ; 1.175      ;
; -0.358 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.215     ; 1.175      ;
; -0.354 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.216     ; 1.170      ;
; -0.354 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.216     ; 1.170      ;
; -0.354 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.216     ; 1.170      ;
; -0.354 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.216     ; 1.170      ;
; -0.314 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.225     ; 1.121      ;
; -0.314 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.225     ; 1.121      ;
; -0.308 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.233     ; 1.107      ;
; -0.308 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.233     ; 1.107      ;
; -0.305 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.234     ; 1.103      ;
; -0.287 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.226     ; 1.093      ;
; -0.279 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.228     ; 1.083      ;
; -0.279 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.228     ; 1.083      ;
; 0.047  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.011     ; 0.974      ;
; 0.047  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.011     ; 0.974      ;
; 0.047  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.011     ; 0.974      ;
; 0.073  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.003      ; 0.962      ;
; 0.073  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.003      ; 0.962      ;
; 0.073  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.003      ; 0.962      ;
; 0.073  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.003      ; 0.962      ;
; 0.073  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.003      ; 0.962      ;
; 0.073  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.003      ; 0.962      ;
; 0.083  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 0.947      ;
; 0.083  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 0.947      ;
; 0.083  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 0.947      ;
; 0.083  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 0.947      ;
; 0.095  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.003     ; 0.934      ;
; 0.095  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.003     ; 0.934      ;
; 0.095  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.003     ; 0.934      ;
; 0.095  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.003     ; 0.934      ;
; 0.095  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.003     ; 0.934      ;
; 0.095  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.003     ; 0.934      ;
; 0.095  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.003     ; 0.934      ;
; 0.172  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.859      ;
; 0.172  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.859      ;
; 0.172  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.859      ;
; 0.281  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.751      ;
; 0.281  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.751      ;
; 0.281  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.751      ;
; 0.281  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.751      ;
; 0.281  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.751      ;
; 0.281  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.751      ;
; 0.281  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.751      ;
; 0.281  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.751      ;
; 0.281  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.751      ;
; 0.281  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.751      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'w_cpuClock'                                                                                                                       ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.543 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.478      ; 0.967      ;
; 0.543 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.478      ; 0.967      ;
; 0.543 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.478      ; 0.967      ;
; 0.554 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.477      ; 0.955      ;
; 0.554 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.477      ; 0.955      ;
; 0.554 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.477      ; 0.955      ;
; 0.571 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.608      ; 1.069      ;
; 0.571 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.608      ; 1.069      ;
; 0.571 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.608      ; 1.069      ;
; 0.571 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 1.000        ; 0.608      ; 1.069      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'w_cpuClock'                                                                                                                        ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.309 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.608      ; 1.069      ;
; 0.309 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.608      ; 1.069      ;
; 0.309 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.608      ; 1.069      ;
; 0.309 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.608      ; 1.069      ;
; 0.326 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.477      ; 0.955      ;
; 0.326 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.477      ; 0.955      ;
; 0.326 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.477      ; 0.955      ;
; 0.337 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.478      ; 0.967      ;
; 0.337 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.478      ; 0.967      ;
; 0.337 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; w_cpuClock  ; 0.000        ; 0.478      ; 0.967      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_CLOCK_50'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.599 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.751      ;
; 0.708 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.859      ;
; 0.708 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.859      ;
; 0.708 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.859      ;
; 0.785 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.003     ; 0.934      ;
; 0.785 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.003     ; 0.934      ;
; 0.785 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.003     ; 0.934      ;
; 0.785 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.003     ; 0.934      ;
; 0.785 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.003     ; 0.934      ;
; 0.785 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.003     ; 0.934      ;
; 0.785 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.003     ; 0.934      ;
; 0.797 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 0.947      ;
; 0.797 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 0.947      ;
; 0.797 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 0.947      ;
; 0.797 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 0.947      ;
; 0.807 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.003      ; 0.962      ;
; 0.807 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.003      ; 0.962      ;
; 0.807 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.003      ; 0.962      ;
; 0.807 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.003      ; 0.962      ;
; 0.807 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.003      ; 0.962      ;
; 0.807 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.003      ; 0.962      ;
; 0.833 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.011     ; 0.974      ;
; 0.833 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.011     ; 0.974      ;
; 0.833 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.011     ; 0.974      ;
; 1.159 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.228     ; 1.083      ;
; 1.159 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.228     ; 1.083      ;
; 1.167 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.226     ; 1.093      ;
; 1.185 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.234     ; 1.103      ;
; 1.188 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.233     ; 1.107      ;
; 1.188 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.233     ; 1.107      ;
; 1.194 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.225     ; 1.121      ;
; 1.194 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.225     ; 1.121      ;
; 1.234 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.216     ; 1.170      ;
; 1.234 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.216     ; 1.170      ;
; 1.234 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.216     ; 1.170      ;
; 1.234 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.216     ; 1.170      ;
; 1.238 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.215     ; 1.175      ;
; 1.238 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.215     ; 1.175      ;
; 1.293 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.229     ; 1.216      ;
; 1.293 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.229     ; 1.216      ;
; 1.293 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.229     ; 1.216      ;
; 1.293 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.229     ; 1.216      ;
; 1.294 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.227     ; 1.219      ;
; 1.294 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.227     ; 1.219      ;
; 1.294 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.227     ; 1.219      ;
; 1.325 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.219     ; 1.258      ;
; 1.325 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.221     ; 1.256      ;
; 1.331 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.219     ; 1.264      ;
; 1.419 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.235     ; 1.336      ;
; 1.419 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.235     ; 1.336      ;
; 1.420 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.223     ; 1.349      ;
; 1.420 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.223     ; 1.349      ;
; 1.421 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.220     ; 1.353      ;
; 1.424 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.223     ; 1.353      ;
; 1.424 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.223     ; 1.353      ;
; 1.427 ; Debouncer:DebounceResetSwitch|o_PinOut ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.211     ; 1.368      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w_cpuClock'                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]               ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; 3.516 ; 3.516 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; 3.516 ; 3.516 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; 3.054 ; 3.054 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 3.301 ; 3.301 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 2.822 ; 2.822 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 2.004 ; 2.004 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; 6.326 ; 6.326 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; 6.326 ; 6.326 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 4.843 ; 4.843 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 4.714 ; 4.714 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 4.575 ; 4.575 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 4.843 ; 4.843 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 4.511 ; 4.511 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 4.726 ; 4.726 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 4.272 ; 4.272 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 4.531 ; 4.531 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 4.110 ; 4.110 ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; -3.236 ; -3.236 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; -3.236 ; -3.236 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; -2.220 ; -2.220 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -2.120 ; -2.120 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -2.702 ; -2.702 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -1.884 ; -1.884 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; -3.740 ; -3.740 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; -3.740 ; -3.740 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -1.995 ; -1.995 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -2.688 ; -2.688 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -2.478 ; -2.478 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -2.746 ; -2.746 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -2.796 ; -2.796 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -2.597 ; -2.597 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -2.020 ; -2.020 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -2.502 ; -2.502 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -1.995 ; -1.995 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; J6IO8[*]              ; i_CLOCK_50 ; 4.465 ; 4.465 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[0]             ; i_CLOCK_50 ; 3.861 ; 3.861 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[1]             ; i_CLOCK_50 ; 4.385 ; 4.385 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[2]             ; i_CLOCK_50 ; 4.244 ; 4.244 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[3]             ; i_CLOCK_50 ; 4.236 ; 4.236 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[4]             ; i_CLOCK_50 ; 3.979 ; 3.979 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[5]             ; i_CLOCK_50 ; 4.465 ; 4.465 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[6]             ; i_CLOCK_50 ; 4.200 ; 4.200 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[7]             ; i_CLOCK_50 ; 4.342 ; 4.342 ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; i_CLOCK_50 ; 4.246 ; 4.246 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[0]             ; i_CLOCK_50 ; 3.982 ; 3.982 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[1]             ; i_CLOCK_50 ; 4.186 ; 4.186 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[2]             ; i_CLOCK_50 ; 3.978 ; 3.978 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[3]             ; i_CLOCK_50 ; 4.246 ; 4.246 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[4]             ; i_CLOCK_50 ; 3.873 ; 3.873 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[5]             ; i_CLOCK_50 ; 4.131 ; 4.131 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[6]             ; i_CLOCK_50 ; 4.046 ; 4.046 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk             ; i_CLOCK_50 ; 3.816 ; 3.816 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.951 ; 3.951 ; Rise       ; i_CLOCK_50      ;
; ledD2                 ; i_CLOCK_50 ; 3.829 ; 3.829 ; Rise       ; i_CLOCK_50      ;
; ledD4                 ; i_CLOCK_50 ; 3.933 ; 3.933 ; Rise       ; i_CLOCK_50      ;
; ledD5                 ; i_CLOCK_50 ; 3.940 ; 3.940 ; Rise       ; i_CLOCK_50      ;
; ledDS1                ; i_CLOCK_50 ; 3.881 ; 3.881 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.464 ; 3.464 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 3.977 ; 3.977 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 3.764 ; 3.764 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 3.469 ; 3.469 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.565 ; 3.565 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 3.575 ; 3.575 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 3.431 ; 3.431 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 3.567 ; 3.567 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 3.527 ; 3.527 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 3.546 ; 3.546 ; Rise       ; i_CLOCK_50      ;
; o_n_extSRamOE         ; w_cpuClock ;       ; 2.946 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;       ; 3.137 ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 6.002 ; 6.002 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 4.977 ; 4.977 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 5.479 ; 5.479 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 5.299 ; 5.299 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 5.793 ; 5.793 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 5.522 ; 5.522 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 5.428 ; 5.428 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 5.231 ; 5.231 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 6.002 ; 6.002 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 5.055 ; 5.055 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 4.827 ; 4.827 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 4.425 ; 4.425 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 4.550 ; 4.550 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 4.668 ; 4.668 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 4.646 ; 4.646 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 4.945 ; 4.945 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 5.004 ; 5.004 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 5.036 ; 5.036 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 4.772 ; 4.772 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 5.055 ; 5.055 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 4.791 ; 4.791 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 4.792 ; 4.792 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 4.673 ; 4.673 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 4.818 ; 4.818 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 4.946 ; 4.946 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 5.271 ; 5.271 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 5.438 ; 5.438 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 5.528 ; 5.528 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; J6IO8[*]              ; i_CLOCK_50 ; 3.861 ; 3.861 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[0]             ; i_CLOCK_50 ; 3.861 ; 3.861 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[1]             ; i_CLOCK_50 ; 4.385 ; 4.385 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[2]             ; i_CLOCK_50 ; 4.244 ; 4.244 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[3]             ; i_CLOCK_50 ; 4.236 ; 4.236 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[4]             ; i_CLOCK_50 ; 3.979 ; 3.979 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[5]             ; i_CLOCK_50 ; 4.465 ; 4.465 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[6]             ; i_CLOCK_50 ; 4.200 ; 4.200 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[7]             ; i_CLOCK_50 ; 4.342 ; 4.342 ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; i_CLOCK_50 ; 3.873 ; 3.873 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[0]             ; i_CLOCK_50 ; 3.982 ; 3.982 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[1]             ; i_CLOCK_50 ; 4.186 ; 4.186 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[2]             ; i_CLOCK_50 ; 3.978 ; 3.978 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[3]             ; i_CLOCK_50 ; 4.246 ; 4.246 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[4]             ; i_CLOCK_50 ; 3.873 ; 3.873 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[5]             ; i_CLOCK_50 ; 4.131 ; 4.131 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[6]             ; i_CLOCK_50 ; 4.046 ; 4.046 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk             ; i_CLOCK_50 ; 3.816 ; 3.816 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.951 ; 3.951 ; Rise       ; i_CLOCK_50      ;
; ledD2                 ; i_CLOCK_50 ; 3.829 ; 3.829 ; Rise       ; i_CLOCK_50      ;
; ledD4                 ; i_CLOCK_50 ; 3.933 ; 3.933 ; Rise       ; i_CLOCK_50      ;
; ledD5                 ; i_CLOCK_50 ; 3.940 ; 3.940 ; Rise       ; i_CLOCK_50      ;
; ledDS1                ; i_CLOCK_50 ; 3.881 ; 3.881 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.464 ; 3.464 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 3.977 ; 3.977 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 3.764 ; 3.764 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 3.469 ; 3.469 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.565 ; 3.565 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 3.575 ; 3.575 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 3.431 ; 3.431 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 3.567 ; 3.567 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 3.527 ; 3.527 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 3.546 ; 3.546 ; Rise       ; i_CLOCK_50      ;
; o_n_extSRamOE         ; w_cpuClock ;       ; 2.946 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;       ; 3.137 ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 3.721 ; 3.721 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 3.721 ; 3.721 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 3.962 ; 3.962 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 4.040 ; 4.040 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 4.377 ; 4.377 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 4.163 ; 4.163 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 3.898 ; 3.898 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 3.830 ; 3.830 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 4.230 ; 4.230 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 3.297 ; 3.297 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 3.654 ; 3.654 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 3.336 ; 3.336 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 3.597 ; 3.597 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 3.297 ; 3.297 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 3.870 ; 3.870 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 3.676 ; 3.676 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 3.718 ; 3.718 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 4.006 ; 4.006 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 3.798 ; 3.798 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 3.782 ; 3.782 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 3.744 ; 3.744 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 4.011 ; 4.011 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 3.830 ; 3.830 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 3.825 ; 3.825 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 4.136 ; 4.136 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 4.057 ; 4.057 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 2.946 ; 4.051 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 3.137 ; 4.186 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 5.006 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 5.113 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 5.236 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 5.237 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 5.237 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 5.240 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 5.103 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 5.006 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 5.006 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 2.985 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 3.092 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 3.215 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 3.216 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 3.216 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 3.219 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 3.082 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 2.985 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 2.985 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 5.006     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 5.113     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 5.236     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 5.237     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 5.237     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 5.240     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 5.103     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 5.006     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 5.006     ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 2.985     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 3.092     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 3.215     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 3.216     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 3.216     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 3.219     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 3.082     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 2.985     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 2.985     ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -17.755   ; -2.081 ; -3.681   ; -0.037  ; -2.567              ;
;  i_CLOCK_50      ; -17.721   ; -0.748 ; -3.681   ; 0.599   ; -2.567              ;
;  w_cpuClock      ; -17.755   ; -2.081 ; 0.543    ; -0.037  ; -0.742              ;
; Design-wide TNS  ; -9962.78  ; -8.675 ; -138.769 ; -0.177  ; -3151.873           ;
;  i_CLOCK_50      ; -7645.630 ; -4.287 ; -138.769 ; 0.000   ; -2789.777           ;
;  w_cpuClock      ; -2317.150 ; -6.204 ; 0.000    ; -0.177  ; -362.096            ;
+------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; 9.077  ; 9.077  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; 9.077  ; 9.077  ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; 7.135  ; 7.135  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 7.898  ; 7.898  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 6.616  ; 6.616  ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 3.669  ; 3.669  ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; 16.889 ; 16.889 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; 16.889 ; 16.889 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 11.659 ; 11.659 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 11.303 ; 11.303 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 10.998 ; 10.998 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 11.659 ; 11.659 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 10.853 ; 10.853 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 11.431 ; 11.431 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 10.176 ; 10.176 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 10.690 ; 10.690 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 9.660  ; 9.660  ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; J8IO8[*]           ; i_CLOCK_50 ; -3.236 ; -3.236 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[7]          ; i_CLOCK_50 ; -3.236 ; -3.236 ; Rise       ; i_CLOCK_50      ;
; i_rxd1             ; i_CLOCK_50 ; -2.220 ; -2.220 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -2.120 ; -2.120 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -2.702 ; -2.702 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -1.884 ; -1.884 ; Rise       ; w_cpuClock      ;
; J8IO8[*]           ; w_cpuClock ; -3.740 ; -3.740 ; Fall       ; w_cpuClock      ;
;  J8IO8[7]          ; w_cpuClock ; -3.740 ; -3.740 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -1.995 ; -1.995 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -2.688 ; -2.688 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -2.478 ; -2.478 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -2.746 ; -2.746 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -2.796 ; -2.796 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -2.597 ; -2.597 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -2.020 ; -2.020 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -2.502 ; -2.502 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -1.995 ; -1.995 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; J6IO8[*]              ; i_CLOCK_50 ; 10.182 ; 10.182 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[0]             ; i_CLOCK_50 ; 8.622  ; 8.622  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[1]             ; i_CLOCK_50 ; 9.976  ; 9.976  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[2]             ; i_CLOCK_50 ; 9.700  ; 9.700  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[3]             ; i_CLOCK_50 ; 9.648  ; 9.648  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[4]             ; i_CLOCK_50 ; 8.718  ; 8.718  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[5]             ; i_CLOCK_50 ; 10.182 ; 10.182 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[6]             ; i_CLOCK_50 ; 9.591  ; 9.591  ; Rise       ; i_CLOCK_50      ;
;  J6IO8[7]             ; i_CLOCK_50 ; 9.994  ; 9.994  ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; i_CLOCK_50 ; 9.660  ; 9.660  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[0]             ; i_CLOCK_50 ; 8.866  ; 8.866  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[1]             ; i_CLOCK_50 ; 9.357  ; 9.357  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[2]             ; i_CLOCK_50 ; 8.860  ; 8.860  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[3]             ; i_CLOCK_50 ; 9.660  ; 9.660  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[4]             ; i_CLOCK_50 ; 8.518  ; 8.518  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[5]             ; i_CLOCK_50 ; 9.313  ; 9.313  ; Rise       ; i_CLOCK_50      ;
;  J8IO8[6]             ; i_CLOCK_50 ; 9.212  ; 9.212  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk             ; i_CLOCK_50 ; 8.497  ; 8.497  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 8.949  ; 8.949  ; Rise       ; i_CLOCK_50      ;
; ledD2                 ; i_CLOCK_50 ; 8.662  ; 8.662  ; Rise       ; i_CLOCK_50      ;
; ledD4                 ; i_CLOCK_50 ; 9.045  ; 9.045  ; Rise       ; i_CLOCK_50      ;
; ledD5                 ; i_CLOCK_50 ; 8.942  ; 8.942  ; Rise       ; i_CLOCK_50      ;
; ledDS1                ; i_CLOCK_50 ; 8.518  ; 8.518  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 7.261  ; 7.261  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 8.905  ; 8.905  ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 8.349  ; 8.349  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 7.278  ; 7.278  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 7.626  ; 7.626  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 7.645  ; 7.645  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 7.228  ; 7.228  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 7.633  ; 7.633  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 7.552  ; 7.552  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 7.597  ; 7.597  ; Rise       ; i_CLOCK_50      ;
; o_n_extSRamOE         ; w_cpuClock ;        ; 7.610  ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;        ; 8.649  ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 16.278 ; 16.278 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 13.873 ; 13.873 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 15.262 ; 15.262 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 14.918 ; 14.918 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 16.067 ; 16.067 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 15.431 ; 15.431 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 14.840 ; 14.840 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 14.382 ; 14.382 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 16.278 ; 16.278 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 13.809 ; 13.809 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 12.351 ; 12.351 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 11.916 ; 11.916 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 12.098 ; 12.098 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 12.620 ; 12.620 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 12.448 ; 12.448 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 13.439 ; 13.439 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 13.741 ; 13.741 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 13.777 ; 13.777 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 12.910 ; 12.910 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 13.809 ; 13.809 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 12.911 ; 12.911 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 13.044 ; 13.044 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 12.555 ; 12.555 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 13.202 ; 13.202 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 13.519 ; 13.519 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 14.749 ; 14.749 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 15.162 ; 15.162 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 15.714 ; 15.714 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; J6IO8[*]              ; i_CLOCK_50 ; 3.861 ; 3.861 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[0]             ; i_CLOCK_50 ; 3.861 ; 3.861 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[1]             ; i_CLOCK_50 ; 4.385 ; 4.385 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[2]             ; i_CLOCK_50 ; 4.244 ; 4.244 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[3]             ; i_CLOCK_50 ; 4.236 ; 4.236 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[4]             ; i_CLOCK_50 ; 3.979 ; 3.979 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[5]             ; i_CLOCK_50 ; 4.465 ; 4.465 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[6]             ; i_CLOCK_50 ; 4.200 ; 4.200 ; Rise       ; i_CLOCK_50      ;
;  J6IO8[7]             ; i_CLOCK_50 ; 4.342 ; 4.342 ; Rise       ; i_CLOCK_50      ;
; J8IO8[*]              ; i_CLOCK_50 ; 3.873 ; 3.873 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[0]             ; i_CLOCK_50 ; 3.982 ; 3.982 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[1]             ; i_CLOCK_50 ; 4.186 ; 4.186 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[2]             ; i_CLOCK_50 ; 3.978 ; 3.978 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[3]             ; i_CLOCK_50 ; 4.246 ; 4.246 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[4]             ; i_CLOCK_50 ; 3.873 ; 3.873 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[5]             ; i_CLOCK_50 ; 4.131 ; 4.131 ; Rise       ; i_CLOCK_50      ;
;  J8IO8[6]             ; i_CLOCK_50 ; 4.046 ; 4.046 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk             ; i_CLOCK_50 ; 3.816 ; 3.816 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.951 ; 3.951 ; Rise       ; i_CLOCK_50      ;
; ledD2                 ; i_CLOCK_50 ; 3.829 ; 3.829 ; Rise       ; i_CLOCK_50      ;
; ledD4                 ; i_CLOCK_50 ; 3.933 ; 3.933 ; Rise       ; i_CLOCK_50      ;
; ledD5                 ; i_CLOCK_50 ; 3.940 ; 3.940 ; Rise       ; i_CLOCK_50      ;
; ledDS1                ; i_CLOCK_50 ; 3.881 ; 3.881 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.464 ; 3.464 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 3.977 ; 3.977 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 3.764 ; 3.764 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 3.469 ; 3.469 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.565 ; 3.565 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 3.575 ; 3.575 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 3.431 ; 3.431 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 3.567 ; 3.567 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 3.527 ; 3.527 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 3.546 ; 3.546 ; Rise       ; i_CLOCK_50      ;
; o_n_extSRamOE         ; w_cpuClock ;       ; 2.946 ; Rise       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ;       ; 3.137 ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 3.721 ; 3.721 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 3.721 ; 3.721 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 3.962 ; 3.962 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 4.040 ; 4.040 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 4.377 ; 4.377 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 4.163 ; 4.163 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 3.898 ; 3.898 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 3.830 ; 3.830 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 4.230 ; 4.230 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 3.297 ; 3.297 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 3.654 ; 3.654 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 3.336 ; 3.336 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 3.597 ; 3.597 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 3.297 ; 3.297 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 3.870 ; 3.870 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 3.676 ; 3.676 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 3.718 ; 3.718 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 4.006 ; 4.006 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 3.798 ; 3.798 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 3.782 ; 3.782 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 3.744 ; 3.744 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 4.011 ; 4.011 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 3.830 ; 3.830 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 3.825 ; 3.825 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 4.136 ; 4.136 ; Fall       ; w_cpuClock      ;
; o_n_extSRamCS         ; w_cpuClock ; 4.057 ; 4.057 ; Fall       ; w_cpuClock      ;
; o_n_extSRamOE         ; w_cpuClock ; 2.946 ; 4.051 ; Fall       ; w_cpuClock      ;
; o_n_extSRamWE         ; w_cpuClock ; 3.137 ; 4.186 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 41141734 ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 185      ; 36849    ; 0        ; 0        ;
; i_CLOCK_50 ; w_cpuClock ; 273      ; 0        ; 4390     ; 0        ;
; w_cpuClock ; w_cpuClock ; 512      ; 1576     ; 640      ; 3082597  ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 41141734 ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 185      ; 36849    ; 0        ; 0        ;
; i_CLOCK_50 ; w_cpuClock ; 273      ; 0        ; 4390     ; 0        ;
; w_cpuClock ; w_cpuClock ; 512      ; 1576     ; 640      ; 3082597  ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 32       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; w_cpuClock ; 10       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50 ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50 ; 32       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; w_cpuClock ; 10       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 362   ; 362  ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 1354  ; 1354 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jun 26 22:49:03 2021
Info: Command: quartus_sta M6800_MIKBUG -c M6800_MIKBUG
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6800_MIKBUG.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLOCK_50 i_CLOCK_50
    Info (332105): create_clock -period 1.000 -name w_cpuClock w_cpuClock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.755
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.755     -2317.150 w_cpuClock 
    Info (332119):   -17.721     -7645.630 i_CLOCK_50 
Info (332146): Worst-case hold slack is -2.081
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.081        -6.204 w_cpuClock 
    Info (332119):    -0.340        -0.340 i_CLOCK_50 
Info (332146): Worst-case recovery slack is -3.681
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.681      -138.769 i_CLOCK_50 
    Info (332119):     0.623         0.000 w_cpuClock 
Info (332146): Worst-case removal slack is -0.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.037        -0.177 w_cpuClock 
    Info (332119):     1.367         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2789.777 i_CLOCK_50 
    Info (332119):    -0.742      -362.096 w_cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.059
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.059      -608.039 w_cpuClock 
    Info (332119):    -4.910     -1875.046 i_CLOCK_50 
Info (332146): Worst-case hold slack is -0.748
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.748        -4.287 i_CLOCK_50 
    Info (332119):    -0.571        -4.388 w_cpuClock 
Info (332146): Worst-case recovery slack is -0.547
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.547       -13.095 i_CLOCK_50 
    Info (332119):     0.543         0.000 w_cpuClock 
Info (332146): Worst-case removal slack is 0.309
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.309         0.000 w_cpuClock 
    Info (332119):     0.599         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1982.820 i_CLOCK_50 
    Info (332119):    -0.500      -244.000 w_cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4569 megabytes
    Info: Processing ended: Sat Jun 26 22:49:06 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


