# 论文提纲
## 基于Chisel语言与RISC-V实现的CPU</br>
**一、 绪论**</br>
&nbsp;&nbsp;1.1 Chisel背景和研究意义</br>
&nbsp;&nbsp;&nbsp;&nbsp;(为什么选择Chisel？Chisel所处的地位如何；研究他的人干了些什么)</br>
&nbsp;&nbsp;1.2 国外研究现状</br>
&nbsp;&nbsp;&nbsp;&nbsp;(伯克利的工作)</br>
&nbsp;&nbsp;1.3 本文研究内容</br>
&nbsp;&nbsp;1.4 论文组织结构</br>
**二、 相关理论与技术基础**</br>
&nbsp;&nbsp;2.1 FPGA简介</br>
&nbsp;&nbsp;&nbsp;&nbsp;(介绍FPGA开发板对实验的支持)</br>
&nbsp;&nbsp;2.2 综合实验系统</br>
&nbsp;&nbsp;&nbsp;&nbsp;(范和刘的工作)</br>
&nbsp;&nbsp;2.3 本章小结</br>
**三、 Chisel CPU的实现**</br>
&nbsp;&nbsp;3.1	CPU总体功能</br>
&nbsp;&nbsp;&nbsp;&nbsp;(五级流水架构图、CPU实现的功能、指令集)</br>
&nbsp;&nbsp;3.2 部分模块设计与实现</br>
&nbsp;&nbsp;&nbsp;&nbsp;(译码模块、执行模块、状态控制寄存器、MMU)</br>
&nbsp;&nbsp;3.3 实现结果展示</br>
&nbsp;&nbsp;&nbsp;&nbsp;(仿真、上板结果；测试代码的介绍)</br>
&nbsp;&nbsp;3.4 本章小结</br>
**四、 综合试验系统的改进**</br>
&nbsp;&nbsp;4.1 SDRAM</br>
&nbsp;&nbsp;&nbsp;&nbsp;(介绍SDRAM)</br>
&nbsp;&nbsp;4.2 SDRAM交互转换桥</br>
&nbsp;&nbsp;4.3 系统中与SDRAM的交互问题及改进</br>
&nbsp;&nbsp;&nbsp;&nbsp;(问题说明，改进方法)</br>
&nbsp;&nbsp;4.4 本章小结</br>
**五、 Chisel实现与Verilog实现的对比**</br>
&nbsp;&nbsp;5.1 前期操作对比</br>
&nbsp;&nbsp;&nbsp;&nbsp;(了解Chisel和Verilog后对代码的上手速度；学习Verilog后开始Chisel编写的)</br>
&nbsp;&nbsp;5.2 设计思路对比</br>
&nbsp;&nbsp;5.3 Chisel实现与Verilog实现的优劣</br>
&nbsp;&nbsp;&nbsp;&nbsp;(上手速度、维护难度、代码量)</br>
&nbsp;&nbsp;5.4 本章小结</br>
**总结**</br>
**参考文献**</br>


