module prop_1_bit(in1,in2,out);
input in1, in2;
output out;
or or1(out,in1,in2);
endmodule