module computer(
    input wire clock,
    input wire reset
);

    // Master 读地址通道
    wire [31:0] io_master_araddr /* verilator public */;
    wire        io_master_arvalid;
    wire [3:0]  io_master_arid;
    wire [7:0]  io_master_arlen;
    wire [2:0]  io_master_arsize;
    wire [1:0]  io_master_arburst;
    wire        io_master_arready;

    // Master 读数据通道
    wire [31:0] io_master_rdata;
    wire        io_master_rvalid;
    wire [3:0]  io_master_rid;
    wire [1:0]  io_master_rresp;
    wire        io_master_rlast;
    wire        io_master_rready;

    // Master 写地址通道
    wire [31:0] io_master_awaddr;
    wire        io_master_awvalid;
    wire [3:0]  io_master_awid;
    wire [7:0]  io_master_awlen;
    wire [2:0]  io_master_awsize;
    wire [1:0]  io_master_awburst;
    wire        io_master_awready;

    // Master 写数据通道
    wire [31:0] io_master_wdata;
    wire [3:0]  io_master_wstrb;
    wire        io_master_wvalid;
    wire        io_master_wlast;
    wire        io_master_wready;

    // Master 写响应通道
    wire [1:0]  io_master_bresp;
    wire        io_master_bvalid;
    wire        io_master_bready;

ysyx_25010003 #(
    .RESET_VECTOR       (32'h80000000)
) cpu(
    .clock              (clock),
    .reset              (reset),
    .io_interrupt       (     ), 

    // Master 读地址通道
    .io_master_arready  (io_master_arready),
    .io_master_arvalid  (io_master_arvalid),
    .io_master_araddr   (io_master_araddr),
    .io_master_arid     (io_master_arid),
    .io_master_arlen    (io_master_arlen),
    .io_master_arsize   (io_master_arsize),
    .io_master_arburst  (io_master_arburst),

    // Master 读数据通道
    .io_master_rvalid   (io_master_rvalid),
    .io_master_rdata    (io_master_rdata),
    .io_master_rlast    (io_master_rlast),
    .io_master_rid      (io_master_rid),
    .io_master_rresp    (io_master_rresp),
    .io_master_rready   (io_master_rready),

    // Master 写地址通道
    .io_master_awready  (io_master_awready),
    .io_master_awvalid  (io_master_awvalid),
    .io_master_awaddr   (io_master_awaddr),
    .io_master_awid     (io_master_awid),
    .io_master_awlen    (io_master_awlen),
    .io_master_awsize   (io_master_awsize),
    .io_master_awburst  (io_master_awburst),

    // Master 写数据通道
    .io_master_wready   (io_master_wready),
    .io_master_wvalid   (io_master_wvalid),
    .io_master_wdata    (io_master_wdata),
    .io_master_wstrb    (io_master_wstrb),
    .io_master_wlast    (io_master_wlast),

    // Master 写响应通道
    .io_master_bvalid   (io_master_bvalid),
    .io_master_bresp    (io_master_bresp),
    .io_master_bid      (),
    .io_master_bready   (io_master_bready),

    // Slave 接口
    .io_slave_arready   (),
    .io_slave_rvalid    (),
    .io_slave_rdata     (),
    .io_slave_rlast     (),
    .io_slave_rid       (),
    .io_slave_rresp     (),
    .io_slave_arvalid   (),
    .io_slave_araddr    (),
    .io_slave_arid      (),
    .io_slave_arlen     (),
    .io_slave_arsize    (),
    .io_slave_arburst   (),
    .io_slave_rready    (),
    .io_slave_awready   (),
    .io_slave_wready    (),
    .io_slave_bvalid    (),
    .io_slave_bresp     (),
    .io_slave_bid       (),
    .io_slave_awvalid   (),
    .io_slave_awaddr    (),
    .io_slave_awid      (),
    .io_slave_awlen     (),
    .io_slave_awsize    (),
    .io_slave_awburst   (),
    .io_slave_wvalid    (),
    .io_slave_wdata     (),
    .io_slave_wstrb     (),
    .io_slave_wlast     (),
    .io_slave_bready    ()
);

Memory sdram(
    .clock              (clock),
    .reset              (reset),

    // 读地址/数据通道
    .io_slave_araddr    (io_master_araddr),
    .io_slave_arvalid   (io_master_arvalid),
    .io_slave_rready    (io_master_rready),
    .io_slave_arready   (io_master_arready),
    .io_slave_rdata     (io_master_rdata),
    .io_slave_rlast     (io_master_rlast),
    .io_slave_rresp     (io_master_rresp),
    .io_slave_rvalid    (io_master_rvalid),

    // 写地址/数据通道
    .io_slave_size      (io_master_awsize[1:0]),

    .io_slave_awaddr    (io_master_awaddr),
    .io_slave_awvalid   (io_master_awvalid),
    .io_slave_wdata     (io_master_wdata),
    .io_slave_wstrb     (io_master_wstrb),
    .io_slave_wvalid    (io_master_wvalid),
    .io_slave_bready    (io_master_bready),

    .io_slave_awready   (io_master_awready),
    .io_slave_wready    (io_master_wready),
    .io_slave_bresp     (io_master_bresp),
    .io_slave_bvalid    (io_master_bvalid)
);

endmodule
