# Clock-Network-Designer
提出了一种可自动综合且可多扇出配置的均衡型时钟树的设计优化方法。

该研究内容旨在解决传统的均衡树需要手工全定制设计的现状。该设计解决了多扇出均衡型时钟树的拓扑规划问题，可充分利用时钟缓冲器的多驱动能力配置扇出选择；针对多扇出时钟树的设计要求，基于贪心算法和平面划分策略解决了节点簇的匹配聚类问题，因此可以灵活解决不同时钟树层次的节点簇的不同数目要求的情况，并针对多节点簇的父节点生成问题建立了多曼哈顿区域合成方法，从而建立了自底向上的均衡树拓扑节点组成结构；基于动态规划思想设计了低功耗缓冲器插入策略，该缓冲器插入策略充分考虑了版图中标准单元布局的诸多情况，并考虑了版图复杂障碍单元存在条件下的缓冲器的布线规划问题，保证了布线后的均衡树设计仍然具有均衡性。该均衡型时钟树既可以作为顶层驱动级时钟树设计方案，同时也可以作为时序要求苛刻的局部电路的时钟网络解决方案。
该工具方法学可以解决工艺波动条件下树形时钟结构时序结果不可控且不易优化的难点，使其具备独立驱动多级子时钟树的能力，同时也可以作为子时钟树的方案。


工具核心程序基于C++代码开发，并提供了面向ISPD和ISCAS基准程序的解析接口。

