2.4网卡总体架构研究分析
241总体设计框图
高速智能网卡逻辑架构主要分为物理接口、PCS模块、MAC地址卸载加速模块、 FIFO缓冲、PCIEDMA模块，总体设计框图如图2-12所示。其中对PCS模块、MAC 地址卸载加速模块、PCIE DMA模块进行重点研究设计。下面对各部分功能进行详 细阐述。
