
# README - 带AXIS接口的自定义减法器IP核

## **概述**

该自定义IP核是基于 **Vivado** 的减法器 IP 核（`Subtracter IP`）开发的，使用 **Verilog HDL** 编写，支持 **AXI4-Stream（AXIS）接口**。该减法器采用全流水设计，输入数据经过一个时钟周期后即可在输出端获得计算结果。

---

## **功能描述**

- **功能**：  
  实现两个32位输入的减法运算，并通过 **AXIS 接口**输出计算结果。
- **时序**：  
  完全流水设计，保证高效数据流处理；输出延迟为 **1 个时钟周期**。
- **接口兼容性**：  
  接口设计与 **Vivado 的 Float Point IP 核** 的 AXIS 接口时序一致。

---

## **设计工具**

- **开发工具**：Vivado  
- **语言**：Verilog HDL  
- **接口协议**：AXI4-Stream（AXIS）  

---

## **接口说明**

| **端口名**               | **方向** | **位宽** | **描述**                                   |
| ------------------------ | -------- | -------- | ------------------------------------------ |
| **clk**                  | 输入     | 1        | 时钟信号，控制所有操作。                   |
| **rst_n**                | 输入     | 1        | 复位信号，低电平有效。                     |
| **s_axis_a_tdata**       | 输入     | 32       | 输入数据流 A 的有效数据。                  |
| **s_axis_a_tvalid**      | 输入     | 1        | A 数据流的有效信号，`1` 表示有效数据传输。 |
| **s_axis_a_tready**      | 输出     | 1        | 表示减法器准备好接收 A 数据流。            |
| **s_axis_a_tlast**       | 输入     | 1        | A 数据流的结束信号。                       |
| **s_axis_b_tdata**       | 输入     | 32       | 输入数据流 B 的有效数据。                  |
| **s_axis_b_tvalid**      | 输入     | 1        | B 数据流的有效信号，`1` 表示有效数据传输。 |
| **s_axis_b_tready**      | 输出     | 1        | 表示减法器准备好接收 B 数据流。            |
| **s_axis_b_tlast**       | 输入     | 1        | B 数据流的结束信号。                       |
| **m_axis_result_tdata**  | 输出     | 32       | 输出数据流结果的有效数据（A + B 的结果）。 |
| **m_axis_result_tvalid** | 输出     | 1        | 输出结果的有效信号，`1` 表示结果有效。     |
| **m_axis_result_tlast**  | 输出     | 1        | 输出数据流的结束信号。                     |
| **m_axis_result_tready** | 输入     | 1        | 表示下游模块准备接收结果数据。             |

---

## **模块特点**

1. **基于 AXIS 接口**：  
   - 符合 AXIS 协议，支持高效数据流传输。
   - 与 Vivado 的标准 IP 核（如 Float Point IP）接口一致，易于集成到现有设计中。

2. **全流水线设计**：  
   - 支持连续数据流处理，无需等待。
   - 输入与输出之间的延迟为 **1 个时钟周期**。

3. **简单易用**：  
   - 只需按照 AXIS 协议连接上游和下游模块即可，数据自动完成传输和计算。

---

## **开发者信息**

- **作者**：胡新宇  
- **日期**：2025-01-13  
- **功能**：基于 Vivado 的 AXIS 接口减法器 IP 核。  

---

## **版本信息**

- **当前版本**：v1.0  
- **更新内容**：
  - 初始版本，支持 AXIS 接口的 32 位减法器设计。
  - 全流水线支持，单周期延时输出。
