# Simple DRAM Controller Task

## ðŸ“Œ ê°œìš”
DRAM ë ˆì´ì•„ì›ƒ ì„¤ê³„(7.5ë…„) ê²½í—˜ì„ ë°”íƒ•ìœ¼ë¡œ, ë©”ëª¨ë¦¬ ì…€ì˜ ë™ìž‘ì„ ë…¼ë¦¬ì (Logical) ê´€ì ì—ì„œ ì²˜ìŒìœ¼ë¡œ ëª¨ë¸ë§í•˜ê³  ê²€ì¦í•œ í”„ë¡œì íŠ¸ìž…ë‹ˆë‹¤. Physical Designì˜ ì´í•´ë¥¼ ë°”íƒ•ìœ¼ë¡œ DV(Design Verification)ë¡œ ì „í™˜í•˜ëŠ” ì²« ë‹¨ê³„ìž…ë‹ˆë‹¤.

## ðŸŽ¯ ê²€ì¦ ëª©í‘œ
- **Single Port Read/Write:** íŠ¹ì • ì–´ë“œë ˆìŠ¤ì— ë°ì´í„°ë¥¼ ì“°ê³  ë‹¤ì‹œ ì½ì—ˆì„ ë•Œ ë°ì´í„° ë¬´ê²°ì„±(Data Integrity) í™•ì¸.
- **Timing Check:** Reset ì§í›„ ë™ìž‘ê³¼ Clock Edgeì— ë”°ë¥¸ ì‹ í˜¸ ì „ì´ í™•ì¸.

## ðŸ’» ì‚¬ìš© íˆ´ ë° í™˜ê²½
- **Simulator:** Cadence Xcelium 25.03 (EDA Playground í™˜ê²½)
- **Language:** SystemVerilog

## ðŸ” í•µì‹¬ ë¡œì§ ì„¤ëª…
- **Memory Array:** `reg [7:0] mem_array [0:15]` (ì‹¤ì œ Physicalí•œ Cell Arrayì˜ ë…¼ë¦¬ì  ì¶”ìƒí™”)
- **Control:** `write_en` ì‹ í˜¸ë¥¼ ì´ìš©í•œ ë°ì´í„° ì“°ê¸°/ì½ê¸° ì œì–´ ë¡œì§ êµ¬í˜„.

## ðŸ“Š ì‹œë®¬ë ˆì´ì…˜ ê²°ê³¼ (Console)
```text
[WRITE] Addr: 8, Data: ab
[READ]  Searching Addr: 8...
>>> SUCCESS: Data matched! (ab)
