<stg><name>log<67, 17></name>


<trans_list>

<trans id="943" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="944" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="945" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="946" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="947" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="948" from="6" to="7">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="949" from="7" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="950" from="8" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="951" from="9" to="10">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="952" from="10" to="11">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="953" from="11" to="12">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="954" from="12" to="13">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="955" from="13" to="14">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="956" from="14" to="15">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="957" from="15" to="16">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="958" from="16" to="17">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="959" from="17" to="18">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="960" from="18" to="19">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="961" from="19" to="20">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="962" from="20" to="21">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="963" from="21" to="22">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="964" from="22" to="23">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="965" from="23" to="24">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="966" from="24" to="25">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="967" from="25" to="26">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="968" from="26" to="27">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="969" from="27" to="28">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="970" from="28" to="29">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="971" from="29" to="30">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="972" from="30" to="31">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="973" from="31" to="32">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="67" op_0_bw="67" op_1_bw="67">
<![CDATA[
_ZN8ap_fixedILi67ELi17EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:1  %x_V_read = call i67 @_ssdm_op_Read.ap_auto.i67(i67 %x_V)

]]></Node>
<StgValue><ssdm name="x_V_read"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="1" op_0_bw="67" op_1_bw="67">
<![CDATA[
_ZN8ap_fixedILi67ELi17EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:2  %icmp_ln1497 = icmp slt i67 %x_V_read, 1

]]></Node>
<StgValue><ssdm name="icmp_ln1497"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN8ap_fixedILi67ELi17EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:3  br i1 %icmp_ln1497, label %2, label %_ZN9ap_ufixedILi81ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit

]]></Node>
<StgValue><ssdm name="br_ln702"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="19" bw="66" op_0_bw="67">
<![CDATA[
_ZN9ap_ufixedILi81ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:0  %trunc_ln612 = trunc i67 %x_V_read to i66

]]></Node>
<StgValue><ssdm name="trunc_ln612"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="20" bw="81" op_0_bw="81" op_1_bw="1" op_2_bw="66" op_3_bw="14">
<![CDATA[
_ZN9ap_ufixedILi81ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:1  %p_Result_16 = call i81 @_ssdm_op_BitConcatenate.i81.i1.i66.i14(i1 false, i66 %trunc_ln612, i14 0)

]]></Node>
<StgValue><ssdm name="p_Result_16"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="21" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN9ap_ufixedILi81ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:2  %tmp = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 65)

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="22" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN9ap_ufixedILi81ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:3  %tmp_66 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 64)

]]></Node>
<StgValue><ssdm name="tmp_66"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="23" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN9ap_ufixedILi81ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:4  %and_ln730 = and i1 %tmp, %tmp_66

]]></Node>
<StgValue><ssdm name="and_ln730"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN9ap_ufixedILi81ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:5  %xor_ln730 = xor i1 %tmp, true

]]></Node>
<StgValue><ssdm name="xor_ln730"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="25" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN9ap_ufixedILi81ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:6  br i1 %and_ln730, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="81" op_0_bw="81" op_1_bw="66" op_2_bw="15">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0:0  %shl_ln = call i81 @_ssdm_op_BitConcatenate.i81.i66.i15(i66 %trunc_ln612, i15 0)

]]></Node>
<StgValue><ssdm name="shl_ln"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0:1  %tmp_67 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 63)

]]></Node>
<StgValue><ssdm name="tmp_67"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0:2  %and_ln730_1 = and i1 %tmp_66, %xor_ln730

]]></Node>
<StgValue><ssdm name="and_ln730_1"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0:3  %and_ln730_2 = and i1 %and_ln730_1, %tmp_67

]]></Node>
<StgValue><ssdm name="and_ln730_2"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0:4  %xor_ln730_1 = xor i1 %tmp_66, true

]]></Node>
<StgValue><ssdm name="xor_ln730_1"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0:5  %and_ln730_3 = and i1 %tmp, %xor_ln730_1

]]></Node>
<StgValue><ssdm name="and_ln730_3"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0:6  %or_ln730 = or i1 %and_ln730_2, %and_ln730_3

]]></Node>
<StgValue><ssdm name="or_ln730"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0:7  br i1 %or_ln730, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="65" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:0  %trunc_ln1299 = trunc i67 %x_V_read to i65

]]></Node>
<StgValue><ssdm name="trunc_ln1299"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="81" op_0_bw="81" op_1_bw="65" op_2_bw="16">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:1  %shl_ln1299_1 = call i81 @_ssdm_op_BitConcatenate.i81.i65.i16(i65 %trunc_ln1299, i16 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_1"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:2  %tmp_68 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 62)

]]></Node>
<StgValue><ssdm name="tmp_68"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:3  %and_ln730_4 = and i1 %tmp_67, %xor_ln730_1

]]></Node>
<StgValue><ssdm name="and_ln730_4"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:4  %and_ln730_5 = and i1 %and_ln730_4, %tmp_68

]]></Node>
<StgValue><ssdm name="and_ln730_5"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:5  %xor_ln730_2 = xor i1 %tmp_67, true

]]></Node>
<StgValue><ssdm name="xor_ln730_2"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:6  %and_ln730_6 = and i1 %tmp_66, %xor_ln730_2

]]></Node>
<StgValue><ssdm name="and_ln730_6"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:7  %or_ln730_1 = or i1 %and_ln730_5, %and_ln730_6

]]></Node>
<StgValue><ssdm name="or_ln730_1"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1:8  br i1 %or_ln730_1, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="64" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:0  %trunc_ln1299_1 = trunc i67 %x_V_read to i64

]]></Node>
<StgValue><ssdm name="trunc_ln1299_1"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="81" op_0_bw="81" op_1_bw="64" op_2_bw="17">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:1  %shl_ln1299_2 = call i81 @_ssdm_op_BitConcatenate.i81.i64.i17(i64 %trunc_ln1299_1, i17 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_2"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:2  %tmp_69 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 61)

]]></Node>
<StgValue><ssdm name="tmp_69"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:3  %and_ln730_7 = and i1 %tmp_68, %xor_ln730_2

]]></Node>
<StgValue><ssdm name="and_ln730_7"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:4  %and_ln730_8 = and i1 %and_ln730_7, %tmp_69

]]></Node>
<StgValue><ssdm name="and_ln730_8"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:5  %xor_ln730_3 = xor i1 %tmp_68, true

]]></Node>
<StgValue><ssdm name="xor_ln730_3"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:6  %and_ln730_9 = and i1 %tmp_67, %xor_ln730_3

]]></Node>
<StgValue><ssdm name="and_ln730_9"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:7  %or_ln730_2 = or i1 %and_ln730_8, %and_ln730_9

]]></Node>
<StgValue><ssdm name="or_ln730_2"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2:8  br i1 %or_ln730_2, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="63" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:0  %trunc_ln1299_2 = trunc i67 %x_V_read to i63

]]></Node>
<StgValue><ssdm name="trunc_ln1299_2"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="81" op_0_bw="81" op_1_bw="63" op_2_bw="18">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:1  %shl_ln1299_3 = call i81 @_ssdm_op_BitConcatenate.i81.i63.i18(i63 %trunc_ln1299_2, i18 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_3"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:2  %tmp_70 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 60)

]]></Node>
<StgValue><ssdm name="tmp_70"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:3  %and_ln730_10 = and i1 %tmp_69, %xor_ln730_3

]]></Node>
<StgValue><ssdm name="and_ln730_10"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:4  %and_ln730_11 = and i1 %and_ln730_10, %tmp_70

]]></Node>
<StgValue><ssdm name="and_ln730_11"/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:5  %xor_ln730_4 = xor i1 %tmp_69, true

]]></Node>
<StgValue><ssdm name="xor_ln730_4"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:6  %and_ln730_12 = and i1 %tmp_68, %xor_ln730_4

]]></Node>
<StgValue><ssdm name="and_ln730_12"/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:7  %or_ln730_3 = or i1 %and_ln730_11, %and_ln730_12

]]></Node>
<StgValue><ssdm name="or_ln730_3"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3:8  br i1 %or_ln730_3, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="62" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:0  %trunc_ln1299_3 = trunc i67 %x_V_read to i62

]]></Node>
<StgValue><ssdm name="trunc_ln1299_3"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="81" op_0_bw="81" op_1_bw="62" op_2_bw="19">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:1  %shl_ln1299_4 = call i81 @_ssdm_op_BitConcatenate.i81.i62.i19(i62 %trunc_ln1299_3, i19 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_4"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:2  %tmp_71 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 59)

]]></Node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:3  %and_ln730_13 = and i1 %tmp_70, %xor_ln730_4

]]></Node>
<StgValue><ssdm name="and_ln730_13"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:4  %and_ln730_14 = and i1 %and_ln730_13, %tmp_71

]]></Node>
<StgValue><ssdm name="and_ln730_14"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:5  %xor_ln730_5 = xor i1 %tmp_70, true

]]></Node>
<StgValue><ssdm name="xor_ln730_5"/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:6  %and_ln730_15 = and i1 %tmp_69, %xor_ln730_5

]]></Node>
<StgValue><ssdm name="and_ln730_15"/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:7  %or_ln730_4 = or i1 %and_ln730_14, %and_ln730_15

]]></Node>
<StgValue><ssdm name="or_ln730_4"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4:8  br i1 %or_ln730_4, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="61" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:0  %trunc_ln1299_4 = trunc i67 %x_V_read to i61

]]></Node>
<StgValue><ssdm name="trunc_ln1299_4"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="81" op_0_bw="81" op_1_bw="61" op_2_bw="20">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:1  %shl_ln1299_5 = call i81 @_ssdm_op_BitConcatenate.i81.i61.i20(i61 %trunc_ln1299_4, i20 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_5"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:2  %tmp_72 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 58)

]]></Node>
<StgValue><ssdm name="tmp_72"/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:3  %and_ln730_16 = and i1 %tmp_71, %xor_ln730_5

]]></Node>
<StgValue><ssdm name="and_ln730_16"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:4  %and_ln730_17 = and i1 %and_ln730_16, %tmp_72

]]></Node>
<StgValue><ssdm name="and_ln730_17"/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:5  %xor_ln730_6 = xor i1 %tmp_71, true

]]></Node>
<StgValue><ssdm name="xor_ln730_6"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:6  %and_ln730_18 = and i1 %tmp_70, %xor_ln730_6

]]></Node>
<StgValue><ssdm name="and_ln730_18"/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:7  %or_ln730_5 = or i1 %and_ln730_17, %and_ln730_18

]]></Node>
<StgValue><ssdm name="or_ln730_5"/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5:8  br i1 %or_ln730_5, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="60" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:0  %trunc_ln1299_5 = trunc i67 %x_V_read to i60

]]></Node>
<StgValue><ssdm name="trunc_ln1299_5"/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="81" op_0_bw="81" op_1_bw="60" op_2_bw="21">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:1  %shl_ln1299_6 = call i81 @_ssdm_op_BitConcatenate.i81.i60.i21(i60 %trunc_ln1299_5, i21 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_6"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:2  %tmp_73 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 57)

]]></Node>
<StgValue><ssdm name="tmp_73"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:3  %and_ln730_19 = and i1 %tmp_72, %xor_ln730_6

]]></Node>
<StgValue><ssdm name="and_ln730_19"/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:4  %and_ln730_20 = and i1 %and_ln730_19, %tmp_73

]]></Node>
<StgValue><ssdm name="and_ln730_20"/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:5  %xor_ln730_7 = xor i1 %tmp_72, true

]]></Node>
<StgValue><ssdm name="xor_ln730_7"/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:6  %and_ln730_21 = and i1 %tmp_71, %xor_ln730_7

]]></Node>
<StgValue><ssdm name="and_ln730_21"/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:7  %or_ln730_6 = or i1 %and_ln730_20, %and_ln730_21

]]></Node>
<StgValue><ssdm name="or_ln730_6"/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6:8  br i1 %or_ln730_6, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="59" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:0  %trunc_ln1299_6 = trunc i67 %x_V_read to i59

]]></Node>
<StgValue><ssdm name="trunc_ln1299_6"/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="81" op_0_bw="81" op_1_bw="59" op_2_bw="22">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:1  %shl_ln1299_7 = call i81 @_ssdm_op_BitConcatenate.i81.i59.i22(i59 %trunc_ln1299_6, i22 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_7"/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:2  %tmp_74 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 56)

]]></Node>
<StgValue><ssdm name="tmp_74"/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:3  %and_ln730_22 = and i1 %tmp_73, %xor_ln730_7

]]></Node>
<StgValue><ssdm name="and_ln730_22"/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:4  %and_ln730_23 = and i1 %and_ln730_22, %tmp_74

]]></Node>
<StgValue><ssdm name="and_ln730_23"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:5  %xor_ln730_8 = xor i1 %tmp_73, true

]]></Node>
<StgValue><ssdm name="xor_ln730_8"/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:6  %and_ln730_24 = and i1 %tmp_72, %xor_ln730_8

]]></Node>
<StgValue><ssdm name="and_ln730_24"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:7  %or_ln730_7 = or i1 %and_ln730_23, %and_ln730_24

]]></Node>
<StgValue><ssdm name="or_ln730_7"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7:8  br i1 %or_ln730_7, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="58" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:0  %trunc_ln1299_7 = trunc i67 %x_V_read to i58

]]></Node>
<StgValue><ssdm name="trunc_ln1299_7"/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="81" op_0_bw="81" op_1_bw="58" op_2_bw="23">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:1  %shl_ln1299_8 = call i81 @_ssdm_op_BitConcatenate.i81.i58.i23(i58 %trunc_ln1299_7, i23 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_8"/></StgValue>
</operation>

<operation id="116" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:2  %tmp_75 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 55)

]]></Node>
<StgValue><ssdm name="tmp_75"/></StgValue>
</operation>

<operation id="117" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:3  %and_ln730_25 = and i1 %tmp_74, %xor_ln730_8

]]></Node>
<StgValue><ssdm name="and_ln730_25"/></StgValue>
</operation>

<operation id="118" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:4  %and_ln730_26 = and i1 %and_ln730_25, %tmp_75

]]></Node>
<StgValue><ssdm name="and_ln730_26"/></StgValue>
</operation>

<operation id="119" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:5  %xor_ln730_9 = xor i1 %tmp_74, true

]]></Node>
<StgValue><ssdm name="xor_ln730_9"/></StgValue>
</operation>

<operation id="120" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:6  %and_ln730_27 = and i1 %tmp_73, %xor_ln730_9

]]></Node>
<StgValue><ssdm name="and_ln730_27"/></StgValue>
</operation>

<operation id="121" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:7  %or_ln730_8 = or i1 %and_ln730_26, %and_ln730_27

]]></Node>
<StgValue><ssdm name="or_ln730_8"/></StgValue>
</operation>

<operation id="122" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8:8  br i1 %or_ln730_8, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="123" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="57" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:0  %trunc_ln1299_8 = trunc i67 %x_V_read to i57

]]></Node>
<StgValue><ssdm name="trunc_ln1299_8"/></StgValue>
</operation>

<operation id="124" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="81" op_0_bw="81" op_1_bw="57" op_2_bw="24">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:1  %shl_ln1299_9 = call i81 @_ssdm_op_BitConcatenate.i81.i57.i24(i57 %trunc_ln1299_8, i24 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_9"/></StgValue>
</operation>

<operation id="125" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:2  %tmp_76 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 54)

]]></Node>
<StgValue><ssdm name="tmp_76"/></StgValue>
</operation>

<operation id="126" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:3  %and_ln730_28 = and i1 %tmp_75, %xor_ln730_9

]]></Node>
<StgValue><ssdm name="and_ln730_28"/></StgValue>
</operation>

<operation id="127" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:4  %and_ln730_29 = and i1 %and_ln730_28, %tmp_76

]]></Node>
<StgValue><ssdm name="and_ln730_29"/></StgValue>
</operation>

<operation id="128" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:5  %xor_ln730_10 = xor i1 %tmp_75, true

]]></Node>
<StgValue><ssdm name="xor_ln730_10"/></StgValue>
</operation>

<operation id="129" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:6  %and_ln730_30 = and i1 %tmp_74, %xor_ln730_10

]]></Node>
<StgValue><ssdm name="and_ln730_30"/></StgValue>
</operation>

<operation id="130" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:7  %or_ln730_9 = or i1 %and_ln730_29, %and_ln730_30

]]></Node>
<StgValue><ssdm name="or_ln730_9"/></StgValue>
</operation>

<operation id="131" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9:8  br i1 %or_ln730_9, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="132" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="56" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:0  %trunc_ln1299_9 = trunc i67 %x_V_read to i56

]]></Node>
<StgValue><ssdm name="trunc_ln1299_9"/></StgValue>
</operation>

<operation id="133" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="81" op_0_bw="81" op_1_bw="56" op_2_bw="25">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:1  %shl_ln1299_s = call i81 @_ssdm_op_BitConcatenate.i81.i56.i25(i56 %trunc_ln1299_9, i25 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_s"/></StgValue>
</operation>

<operation id="134" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:2  %tmp_77 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 53)

]]></Node>
<StgValue><ssdm name="tmp_77"/></StgValue>
</operation>

<operation id="135" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:3  %and_ln730_31 = and i1 %tmp_76, %xor_ln730_10

]]></Node>
<StgValue><ssdm name="and_ln730_31"/></StgValue>
</operation>

<operation id="136" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:4  %and_ln730_32 = and i1 %and_ln730_31, %tmp_77

]]></Node>
<StgValue><ssdm name="and_ln730_32"/></StgValue>
</operation>

<operation id="137" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:5  %xor_ln730_11 = xor i1 %tmp_76, true

]]></Node>
<StgValue><ssdm name="xor_ln730_11"/></StgValue>
</operation>

<operation id="138" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:6  %and_ln730_33 = and i1 %tmp_75, %xor_ln730_11

]]></Node>
<StgValue><ssdm name="and_ln730_33"/></StgValue>
</operation>

<operation id="139" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:7  %or_ln730_10 = or i1 %and_ln730_32, %and_ln730_33

]]></Node>
<StgValue><ssdm name="or_ln730_10"/></StgValue>
</operation>

<operation id="140" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10:8  br i1 %or_ln730_10, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="141" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="55" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:0  %trunc_ln1299_10 = trunc i67 %x_V_read to i55

]]></Node>
<StgValue><ssdm name="trunc_ln1299_10"/></StgValue>
</operation>

<operation id="142" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="81" op_0_bw="81" op_1_bw="55" op_2_bw="26">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:1  %shl_ln1299_10 = call i81 @_ssdm_op_BitConcatenate.i81.i55.i26(i55 %trunc_ln1299_10, i26 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_10"/></StgValue>
</operation>

<operation id="143" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:2  %tmp_78 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 52)

]]></Node>
<StgValue><ssdm name="tmp_78"/></StgValue>
</operation>

<operation id="144" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:3  %and_ln730_34 = and i1 %tmp_77, %xor_ln730_11

]]></Node>
<StgValue><ssdm name="and_ln730_34"/></StgValue>
</operation>

<operation id="145" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:4  %and_ln730_35 = and i1 %and_ln730_34, %tmp_78

]]></Node>
<StgValue><ssdm name="and_ln730_35"/></StgValue>
</operation>

<operation id="146" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:5  %xor_ln730_12 = xor i1 %tmp_77, true

]]></Node>
<StgValue><ssdm name="xor_ln730_12"/></StgValue>
</operation>

<operation id="147" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:6  %and_ln730_36 = and i1 %tmp_76, %xor_ln730_12

]]></Node>
<StgValue><ssdm name="and_ln730_36"/></StgValue>
</operation>

<operation id="148" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:7  %or_ln730_11 = or i1 %and_ln730_35, %and_ln730_36

]]></Node>
<StgValue><ssdm name="or_ln730_11"/></StgValue>
</operation>

<operation id="149" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11:8  br i1 %or_ln730_11, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="150" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="54" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:0  %trunc_ln1299_11 = trunc i67 %x_V_read to i54

]]></Node>
<StgValue><ssdm name="trunc_ln1299_11"/></StgValue>
</operation>

<operation id="151" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="81" op_0_bw="81" op_1_bw="54" op_2_bw="27">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:1  %shl_ln1299_11 = call i81 @_ssdm_op_BitConcatenate.i81.i54.i27(i54 %trunc_ln1299_11, i27 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_11"/></StgValue>
</operation>

<operation id="152" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:2  %tmp_79 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 51)

]]></Node>
<StgValue><ssdm name="tmp_79"/></StgValue>
</operation>

<operation id="153" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:3  %and_ln730_37 = and i1 %tmp_78, %xor_ln730_12

]]></Node>
<StgValue><ssdm name="and_ln730_37"/></StgValue>
</operation>

<operation id="154" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:4  %and_ln730_38 = and i1 %and_ln730_37, %tmp_79

]]></Node>
<StgValue><ssdm name="and_ln730_38"/></StgValue>
</operation>

<operation id="155" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:5  %xor_ln730_13 = xor i1 %tmp_78, true

]]></Node>
<StgValue><ssdm name="xor_ln730_13"/></StgValue>
</operation>

<operation id="156" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:6  %and_ln730_39 = and i1 %tmp_77, %xor_ln730_13

]]></Node>
<StgValue><ssdm name="and_ln730_39"/></StgValue>
</operation>

<operation id="157" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:7  %or_ln730_12 = or i1 %and_ln730_38, %and_ln730_39

]]></Node>
<StgValue><ssdm name="or_ln730_12"/></StgValue>
</operation>

<operation id="158" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12:8  br i1 %or_ln730_12, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="159" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="53" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:0  %trunc_ln1299_12 = trunc i67 %x_V_read to i53

]]></Node>
<StgValue><ssdm name="trunc_ln1299_12"/></StgValue>
</operation>

<operation id="160" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="81" op_0_bw="81" op_1_bw="53" op_2_bw="28">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:1  %shl_ln1299_12 = call i81 @_ssdm_op_BitConcatenate.i81.i53.i28(i53 %trunc_ln1299_12, i28 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_12"/></StgValue>
</operation>

<operation id="161" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:2  %tmp_80 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 50)

]]></Node>
<StgValue><ssdm name="tmp_80"/></StgValue>
</operation>

<operation id="162" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:3  %and_ln730_40 = and i1 %tmp_79, %xor_ln730_13

]]></Node>
<StgValue><ssdm name="and_ln730_40"/></StgValue>
</operation>

<operation id="163" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:4  %and_ln730_41 = and i1 %and_ln730_40, %tmp_80

]]></Node>
<StgValue><ssdm name="and_ln730_41"/></StgValue>
</operation>

<operation id="164" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:5  %xor_ln730_14 = xor i1 %tmp_79, true

]]></Node>
<StgValue><ssdm name="xor_ln730_14"/></StgValue>
</operation>

<operation id="165" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:6  %and_ln730_42 = and i1 %tmp_78, %xor_ln730_14

]]></Node>
<StgValue><ssdm name="and_ln730_42"/></StgValue>
</operation>

<operation id="166" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:7  %or_ln730_13 = or i1 %and_ln730_41, %and_ln730_42

]]></Node>
<StgValue><ssdm name="or_ln730_13"/></StgValue>
</operation>

<operation id="167" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13:8  br i1 %or_ln730_13, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="168" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="52" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:0  %trunc_ln1299_13 = trunc i67 %x_V_read to i52

]]></Node>
<StgValue><ssdm name="trunc_ln1299_13"/></StgValue>
</operation>

<operation id="169" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="81" op_0_bw="81" op_1_bw="52" op_2_bw="29">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:1  %shl_ln1299_13 = call i81 @_ssdm_op_BitConcatenate.i81.i52.i29(i52 %trunc_ln1299_13, i29 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_13"/></StgValue>
</operation>

<operation id="170" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:2  %tmp_81 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 49)

]]></Node>
<StgValue><ssdm name="tmp_81"/></StgValue>
</operation>

<operation id="171" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:3  %and_ln730_43 = and i1 %tmp_80, %xor_ln730_14

]]></Node>
<StgValue><ssdm name="and_ln730_43"/></StgValue>
</operation>

<operation id="172" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:4  %and_ln730_44 = and i1 %and_ln730_43, %tmp_81

]]></Node>
<StgValue><ssdm name="and_ln730_44"/></StgValue>
</operation>

<operation id="173" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:5  %xor_ln730_15 = xor i1 %tmp_80, true

]]></Node>
<StgValue><ssdm name="xor_ln730_15"/></StgValue>
</operation>

<operation id="174" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:6  %and_ln730_45 = and i1 %tmp_79, %xor_ln730_15

]]></Node>
<StgValue><ssdm name="and_ln730_45"/></StgValue>
</operation>

<operation id="175" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:7  %or_ln730_14 = or i1 %and_ln730_44, %and_ln730_45

]]></Node>
<StgValue><ssdm name="or_ln730_14"/></StgValue>
</operation>

<operation id="176" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14:8  br i1 %or_ln730_14, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="177" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="51" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:0  %trunc_ln1299_14 = trunc i67 %x_V_read to i51

]]></Node>
<StgValue><ssdm name="trunc_ln1299_14"/></StgValue>
</operation>

<operation id="178" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="81" op_0_bw="81" op_1_bw="51" op_2_bw="30">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:1  %shl_ln1299_14 = call i81 @_ssdm_op_BitConcatenate.i81.i51.i30(i51 %trunc_ln1299_14, i30 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_14"/></StgValue>
</operation>

<operation id="179" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:2  %tmp_82 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 48)

]]></Node>
<StgValue><ssdm name="tmp_82"/></StgValue>
</operation>

<operation id="180" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:3  %and_ln730_46 = and i1 %tmp_81, %xor_ln730_15

]]></Node>
<StgValue><ssdm name="and_ln730_46"/></StgValue>
</operation>

<operation id="181" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:4  %and_ln730_47 = and i1 %and_ln730_46, %tmp_82

]]></Node>
<StgValue><ssdm name="and_ln730_47"/></StgValue>
</operation>

<operation id="182" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:5  %xor_ln730_16 = xor i1 %tmp_81, true

]]></Node>
<StgValue><ssdm name="xor_ln730_16"/></StgValue>
</operation>

<operation id="183" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:6  %and_ln730_48 = and i1 %tmp_80, %xor_ln730_16

]]></Node>
<StgValue><ssdm name="and_ln730_48"/></StgValue>
</operation>

<operation id="184" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:7  %or_ln730_15 = or i1 %and_ln730_47, %and_ln730_48

]]></Node>
<StgValue><ssdm name="or_ln730_15"/></StgValue>
</operation>

<operation id="185" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15:8  br i1 %or_ln730_15, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="186" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="50" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:0  %trunc_ln1299_15 = trunc i67 %x_V_read to i50

]]></Node>
<StgValue><ssdm name="trunc_ln1299_15"/></StgValue>
</operation>

<operation id="187" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="81" op_0_bw="81" op_1_bw="50" op_2_bw="31">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:1  %shl_ln1299_15 = call i81 @_ssdm_op_BitConcatenate.i81.i50.i31(i50 %trunc_ln1299_15, i31 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_15"/></StgValue>
</operation>

<operation id="188" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:2  %tmp_83 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 47)

]]></Node>
<StgValue><ssdm name="tmp_83"/></StgValue>
</operation>

<operation id="189" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:3  %and_ln730_49 = and i1 %tmp_82, %xor_ln730_16

]]></Node>
<StgValue><ssdm name="and_ln730_49"/></StgValue>
</operation>

<operation id="190" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:4  %and_ln730_50 = and i1 %and_ln730_49, %tmp_83

]]></Node>
<StgValue><ssdm name="and_ln730_50"/></StgValue>
</operation>

<operation id="191" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:5  %xor_ln730_17 = xor i1 %tmp_82, true

]]></Node>
<StgValue><ssdm name="xor_ln730_17"/></StgValue>
</operation>

<operation id="192" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:6  %and_ln730_51 = and i1 %tmp_81, %xor_ln730_17

]]></Node>
<StgValue><ssdm name="and_ln730_51"/></StgValue>
</operation>

<operation id="193" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:7  %or_ln730_16 = or i1 %and_ln730_50, %and_ln730_51

]]></Node>
<StgValue><ssdm name="or_ln730_16"/></StgValue>
</operation>

<operation id="194" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16:8  br i1 %or_ln730_16, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="195" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="49" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:0  %trunc_ln1299_16 = trunc i67 %x_V_read to i49

]]></Node>
<StgValue><ssdm name="trunc_ln1299_16"/></StgValue>
</operation>

<operation id="196" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="81" op_0_bw="81" op_1_bw="49" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:1  %shl_ln1299_16 = call i81 @_ssdm_op_BitConcatenate.i81.i49.i32(i49 %trunc_ln1299_16, i32 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_16"/></StgValue>
</operation>

<operation id="197" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:2  %tmp_84 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 46)

]]></Node>
<StgValue><ssdm name="tmp_84"/></StgValue>
</operation>

<operation id="198" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:3  %and_ln730_52 = and i1 %tmp_83, %xor_ln730_17

]]></Node>
<StgValue><ssdm name="and_ln730_52"/></StgValue>
</operation>

<operation id="199" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:4  %and_ln730_53 = and i1 %and_ln730_52, %tmp_84

]]></Node>
<StgValue><ssdm name="and_ln730_53"/></StgValue>
</operation>

<operation id="200" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:5  %xor_ln730_18 = xor i1 %tmp_83, true

]]></Node>
<StgValue><ssdm name="xor_ln730_18"/></StgValue>
</operation>

<operation id="201" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:6  %and_ln730_54 = and i1 %tmp_82, %xor_ln730_18

]]></Node>
<StgValue><ssdm name="and_ln730_54"/></StgValue>
</operation>

<operation id="202" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="203" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:7  %or_ln730_17 = or i1 %and_ln730_53, %and_ln730_54

]]></Node>
<StgValue><ssdm name="or_ln730_17"/></StgValue>
</operation>

<operation id="203" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="204" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17:8  br i1 %or_ln730_17, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="204" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="48" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:0  %trunc_ln1299_17 = trunc i67 %x_V_read to i48

]]></Node>
<StgValue><ssdm name="trunc_ln1299_17"/></StgValue>
</operation>

<operation id="205" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="81" op_0_bw="81" op_1_bw="48" op_2_bw="33">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:1  %shl_ln1299_17 = call i81 @_ssdm_op_BitConcatenate.i81.i48.i33(i48 %trunc_ln1299_17, i33 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_17"/></StgValue>
</operation>

<operation id="206" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:2  %tmp_85 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 45)

]]></Node>
<StgValue><ssdm name="tmp_85"/></StgValue>
</operation>

<operation id="207" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:3  %and_ln730_55 = and i1 %tmp_84, %xor_ln730_18

]]></Node>
<StgValue><ssdm name="and_ln730_55"/></StgValue>
</operation>

<operation id="208" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="210" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:4  %and_ln730_56 = and i1 %and_ln730_55, %tmp_85

]]></Node>
<StgValue><ssdm name="and_ln730_56"/></StgValue>
</operation>

<operation id="209" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="211" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:5  %xor_ln730_19 = xor i1 %tmp_84, true

]]></Node>
<StgValue><ssdm name="xor_ln730_19"/></StgValue>
</operation>

<operation id="210" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:6  %and_ln730_57 = and i1 %tmp_83, %xor_ln730_19

]]></Node>
<StgValue><ssdm name="and_ln730_57"/></StgValue>
</operation>

<operation id="211" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:7  %or_ln730_18 = or i1 %and_ln730_56, %and_ln730_57

]]></Node>
<StgValue><ssdm name="or_ln730_18"/></StgValue>
</operation>

<operation id="212" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="214" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18:8  br i1 %or_ln730_18, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="213" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="47" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:0  %trunc_ln1299_18 = trunc i67 %x_V_read to i47

]]></Node>
<StgValue><ssdm name="trunc_ln1299_18"/></StgValue>
</operation>

<operation id="214" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="217" bw="81" op_0_bw="81" op_1_bw="47" op_2_bw="34">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:1  %shl_ln1299_18 = call i81 @_ssdm_op_BitConcatenate.i81.i47.i34(i47 %trunc_ln1299_18, i34 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_18"/></StgValue>
</operation>

<operation id="215" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:2  %tmp_86 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 44)

]]></Node>
<StgValue><ssdm name="tmp_86"/></StgValue>
</operation>

<operation id="216" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:3  %and_ln730_58 = and i1 %tmp_85, %xor_ln730_19

]]></Node>
<StgValue><ssdm name="and_ln730_58"/></StgValue>
</operation>

<operation id="217" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:4  %and_ln730_59 = and i1 %and_ln730_58, %tmp_86

]]></Node>
<StgValue><ssdm name="and_ln730_59"/></StgValue>
</operation>

<operation id="218" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:5  %xor_ln730_20 = xor i1 %tmp_85, true

]]></Node>
<StgValue><ssdm name="xor_ln730_20"/></StgValue>
</operation>

<operation id="219" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="222" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:6  %and_ln730_60 = and i1 %tmp_84, %xor_ln730_20

]]></Node>
<StgValue><ssdm name="and_ln730_60"/></StgValue>
</operation>

<operation id="220" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="223" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:7  %or_ln730_19 = or i1 %and_ln730_59, %and_ln730_60

]]></Node>
<StgValue><ssdm name="or_ln730_19"/></StgValue>
</operation>

<operation id="221" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19:8  br i1 %or_ln730_19, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="222" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="226" bw="46" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:0  %trunc_ln1299_19 = trunc i67 %x_V_read to i46

]]></Node>
<StgValue><ssdm name="trunc_ln1299_19"/></StgValue>
</operation>

<operation id="223" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="227" bw="81" op_0_bw="81" op_1_bw="46" op_2_bw="35">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:1  %shl_ln1299_19 = call i81 @_ssdm_op_BitConcatenate.i81.i46.i35(i46 %trunc_ln1299_19, i35 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_19"/></StgValue>
</operation>

<operation id="224" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="228" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:2  %tmp_87 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 43)

]]></Node>
<StgValue><ssdm name="tmp_87"/></StgValue>
</operation>

<operation id="225" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="229" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:3  %and_ln730_61 = and i1 %tmp_86, %xor_ln730_20

]]></Node>
<StgValue><ssdm name="and_ln730_61"/></StgValue>
</operation>

<operation id="226" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="230" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:4  %and_ln730_62 = and i1 %and_ln730_61, %tmp_87

]]></Node>
<StgValue><ssdm name="and_ln730_62"/></StgValue>
</operation>

<operation id="227" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:5  %xor_ln730_21 = xor i1 %tmp_86, true

]]></Node>
<StgValue><ssdm name="xor_ln730_21"/></StgValue>
</operation>

<operation id="228" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="232" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:6  %and_ln730_63 = and i1 %tmp_85, %xor_ln730_21

]]></Node>
<StgValue><ssdm name="and_ln730_63"/></StgValue>
</operation>

<operation id="229" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="233" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:7  %or_ln730_20 = or i1 %and_ln730_62, %and_ln730_63

]]></Node>
<StgValue><ssdm name="or_ln730_20"/></StgValue>
</operation>

<operation id="230" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20:8  br i1 %or_ln730_20, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="231" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="236" bw="45" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:0  %trunc_ln1299_20 = trunc i67 %x_V_read to i45

]]></Node>
<StgValue><ssdm name="trunc_ln1299_20"/></StgValue>
</operation>

<operation id="232" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="81" op_0_bw="81" op_1_bw="45" op_2_bw="36">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:1  %shl_ln1299_20 = call i81 @_ssdm_op_BitConcatenate.i81.i45.i36(i45 %trunc_ln1299_20, i36 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_20"/></StgValue>
</operation>

<operation id="233" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:2  %tmp_88 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 42)

]]></Node>
<StgValue><ssdm name="tmp_88"/></StgValue>
</operation>

<operation id="234" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="239" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:3  %and_ln730_64 = and i1 %tmp_87, %xor_ln730_21

]]></Node>
<StgValue><ssdm name="and_ln730_64"/></StgValue>
</operation>

<operation id="235" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:4  %and_ln730_65 = and i1 %and_ln730_64, %tmp_88

]]></Node>
<StgValue><ssdm name="and_ln730_65"/></StgValue>
</operation>

<operation id="236" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:5  %xor_ln730_22 = xor i1 %tmp_87, true

]]></Node>
<StgValue><ssdm name="xor_ln730_22"/></StgValue>
</operation>

<operation id="237" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:6  %and_ln730_66 = and i1 %tmp_86, %xor_ln730_22

]]></Node>
<StgValue><ssdm name="and_ln730_66"/></StgValue>
</operation>

<operation id="238" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:7  %or_ln730_21 = or i1 %and_ln730_65, %and_ln730_66

]]></Node>
<StgValue><ssdm name="or_ln730_21"/></StgValue>
</operation>

<operation id="239" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21:8  br i1 %or_ln730_21, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="240" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="44" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:0  %trunc_ln1299_21 = trunc i67 %x_V_read to i44

]]></Node>
<StgValue><ssdm name="trunc_ln1299_21"/></StgValue>
</operation>

<operation id="241" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="81" op_0_bw="81" op_1_bw="44" op_2_bw="37">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:1  %shl_ln1299_21 = call i81 @_ssdm_op_BitConcatenate.i81.i44.i37(i44 %trunc_ln1299_21, i37 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_21"/></StgValue>
</operation>

<operation id="242" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:2  %tmp_89 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 41)

]]></Node>
<StgValue><ssdm name="tmp_89"/></StgValue>
</operation>

<operation id="243" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="249" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:3  %and_ln730_67 = and i1 %tmp_88, %xor_ln730_22

]]></Node>
<StgValue><ssdm name="and_ln730_67"/></StgValue>
</operation>

<operation id="244" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:4  %and_ln730_68 = and i1 %and_ln730_67, %tmp_89

]]></Node>
<StgValue><ssdm name="and_ln730_68"/></StgValue>
</operation>

<operation id="245" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:5  %xor_ln730_23 = xor i1 %tmp_88, true

]]></Node>
<StgValue><ssdm name="xor_ln730_23"/></StgValue>
</operation>

<operation id="246" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="252" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:6  %and_ln730_69 = and i1 %tmp_87, %xor_ln730_23

]]></Node>
<StgValue><ssdm name="and_ln730_69"/></StgValue>
</operation>

<operation id="247" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:7  %or_ln730_22 = or i1 %and_ln730_68, %and_ln730_69

]]></Node>
<StgValue><ssdm name="or_ln730_22"/></StgValue>
</operation>

<operation id="248" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22:8  br i1 %or_ln730_22, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="249" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="43" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:0  %trunc_ln1299_22 = trunc i67 %x_V_read to i43

]]></Node>
<StgValue><ssdm name="trunc_ln1299_22"/></StgValue>
</operation>

<operation id="250" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="81" op_0_bw="81" op_1_bw="43" op_2_bw="38">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:1  %shl_ln1299_22 = call i81 @_ssdm_op_BitConcatenate.i81.i43.i38(i43 %trunc_ln1299_22, i38 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_22"/></StgValue>
</operation>

<operation id="251" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="258" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:2  %tmp_90 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 40)

]]></Node>
<StgValue><ssdm name="tmp_90"/></StgValue>
</operation>

<operation id="252" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="259" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:3  %and_ln730_70 = and i1 %tmp_89, %xor_ln730_23

]]></Node>
<StgValue><ssdm name="and_ln730_70"/></StgValue>
</operation>

<operation id="253" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:4  %and_ln730_71 = and i1 %and_ln730_70, %tmp_90

]]></Node>
<StgValue><ssdm name="and_ln730_71"/></StgValue>
</operation>

<operation id="254" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:5  %xor_ln730_24 = xor i1 %tmp_89, true

]]></Node>
<StgValue><ssdm name="xor_ln730_24"/></StgValue>
</operation>

<operation id="255" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:6  %and_ln730_72 = and i1 %tmp_88, %xor_ln730_24

]]></Node>
<StgValue><ssdm name="and_ln730_72"/></StgValue>
</operation>

<operation id="256" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:7  %or_ln730_23 = or i1 %and_ln730_71, %and_ln730_72

]]></Node>
<StgValue><ssdm name="or_ln730_23"/></StgValue>
</operation>

<operation id="257" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23:8  br i1 %or_ln730_23, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="258" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="42" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:0  %trunc_ln1299_23 = trunc i67 %x_V_read to i42

]]></Node>
<StgValue><ssdm name="trunc_ln1299_23"/></StgValue>
</operation>

<operation id="259" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="81" op_0_bw="81" op_1_bw="42" op_2_bw="39">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:1  %shl_ln1299_23 = call i81 @_ssdm_op_BitConcatenate.i81.i42.i39(i42 %trunc_ln1299_23, i39 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_23"/></StgValue>
</operation>

<operation id="260" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:2  %tmp_91 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 39)

]]></Node>
<StgValue><ssdm name="tmp_91"/></StgValue>
</operation>

<operation id="261" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:3  %and_ln730_73 = and i1 %tmp_90, %xor_ln730_24

]]></Node>
<StgValue><ssdm name="and_ln730_73"/></StgValue>
</operation>

<operation id="262" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:4  %and_ln730_74 = and i1 %and_ln730_73, %tmp_91

]]></Node>
<StgValue><ssdm name="and_ln730_74"/></StgValue>
</operation>

<operation id="263" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:5  %xor_ln730_25 = xor i1 %tmp_90, true

]]></Node>
<StgValue><ssdm name="xor_ln730_25"/></StgValue>
</operation>

<operation id="264" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:6  %and_ln730_75 = and i1 %tmp_89, %xor_ln730_25

]]></Node>
<StgValue><ssdm name="and_ln730_75"/></StgValue>
</operation>

<operation id="265" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:7  %or_ln730_24 = or i1 %and_ln730_74, %and_ln730_75

]]></Node>
<StgValue><ssdm name="or_ln730_24"/></StgValue>
</operation>

<operation id="266" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24:8  br i1 %or_ln730_24, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="267" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="41" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25:0  %trunc_ln1299_24 = trunc i67 %x_V_read to i41

]]></Node>
<StgValue><ssdm name="trunc_ln1299_24"/></StgValue>
</operation>

<operation id="268" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="277" bw="81" op_0_bw="81" op_1_bw="41" op_2_bw="40">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25:1  %shl_ln1299_24 = call i81 @_ssdm_op_BitConcatenate.i81.i41.i40(i41 %trunc_ln1299_24, i40 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_24"/></StgValue>
</operation>

<operation id="269" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25:2  %tmp_92 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 38)

]]></Node>
<StgValue><ssdm name="tmp_92"/></StgValue>
</operation>

<operation id="270" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25:3  %and_ln730_76 = and i1 %tmp_91, %xor_ln730_25

]]></Node>
<StgValue><ssdm name="and_ln730_76"/></StgValue>
</operation>

<operation id="271" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25:4  %and_ln730_77 = and i1 %and_ln730_76, %tmp_92

]]></Node>
<StgValue><ssdm name="and_ln730_77"/></StgValue>
</operation>

<operation id="272" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25:5  %xor_ln730_26 = xor i1 %tmp_91, true

]]></Node>
<StgValue><ssdm name="xor_ln730_26"/></StgValue>
</operation>

<operation id="273" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25:6  %and_ln730_78 = and i1 %tmp_90, %xor_ln730_26

]]></Node>
<StgValue><ssdm name="and_ln730_78"/></StgValue>
</operation>

<operation id="274" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25:7  %or_ln730_25 = or i1 %and_ln730_77, %and_ln730_78

]]></Node>
<StgValue><ssdm name="or_ln730_25"/></StgValue>
</operation>

<operation id="275" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25:8  br i1 %or_ln730_25, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="276" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="40" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26:0  %trunc_ln1299_25 = trunc i67 %x_V_read to i40

]]></Node>
<StgValue><ssdm name="trunc_ln1299_25"/></StgValue>
</operation>

<operation id="277" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="81" op_0_bw="81" op_1_bw="40" op_2_bw="41">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26:1  %shl_ln1299_25 = call i81 @_ssdm_op_BitConcatenate.i81.i40.i41(i40 %trunc_ln1299_25, i41 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_25"/></StgValue>
</operation>

<operation id="278" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26:2  %tmp_93 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 37)

]]></Node>
<StgValue><ssdm name="tmp_93"/></StgValue>
</operation>

<operation id="279" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="289" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26:3  %and_ln730_79 = and i1 %tmp_92, %xor_ln730_26

]]></Node>
<StgValue><ssdm name="and_ln730_79"/></StgValue>
</operation>

<operation id="280" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26:4  %and_ln730_80 = and i1 %and_ln730_79, %tmp_93

]]></Node>
<StgValue><ssdm name="and_ln730_80"/></StgValue>
</operation>

<operation id="281" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="291" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26:5  %xor_ln730_27 = xor i1 %tmp_92, true

]]></Node>
<StgValue><ssdm name="xor_ln730_27"/></StgValue>
</operation>

<operation id="282" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26:6  %and_ln730_81 = and i1 %tmp_91, %xor_ln730_27

]]></Node>
<StgValue><ssdm name="and_ln730_81"/></StgValue>
</operation>

<operation id="283" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26:7  %or_ln730_26 = or i1 %and_ln730_80, %and_ln730_81

]]></Node>
<StgValue><ssdm name="or_ln730_26"/></StgValue>
</operation>

<operation id="284" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26:8  br i1 %or_ln730_26, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.27

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="285" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="296" bw="39" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.27:0  %trunc_ln1299_26 = trunc i67 %x_V_read to i39

]]></Node>
<StgValue><ssdm name="trunc_ln1299_26"/></StgValue>
</operation>

<operation id="286" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="297" bw="81" op_0_bw="81" op_1_bw="39" op_2_bw="42">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.27:1  %shl_ln1299_26 = call i81 @_ssdm_op_BitConcatenate.i81.i39.i42(i39 %trunc_ln1299_26, i42 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_26"/></StgValue>
</operation>

<operation id="287" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="298" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.27:2  %tmp_94 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 36)

]]></Node>
<StgValue><ssdm name="tmp_94"/></StgValue>
</operation>

<operation id="288" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="299" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.27:3  %and_ln730_82 = and i1 %tmp_93, %xor_ln730_27

]]></Node>
<StgValue><ssdm name="and_ln730_82"/></StgValue>
</operation>

<operation id="289" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="300" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.27:4  %and_ln730_83 = and i1 %and_ln730_82, %tmp_94

]]></Node>
<StgValue><ssdm name="and_ln730_83"/></StgValue>
</operation>

<operation id="290" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="301" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.27:5  %xor_ln730_28 = xor i1 %tmp_93, true

]]></Node>
<StgValue><ssdm name="xor_ln730_28"/></StgValue>
</operation>

<operation id="291" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="302" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.27:6  %and_ln730_84 = and i1 %tmp_92, %xor_ln730_28

]]></Node>
<StgValue><ssdm name="and_ln730_84"/></StgValue>
</operation>

<operation id="292" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="303" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.27:7  %or_ln730_27 = or i1 %and_ln730_83, %and_ln730_84

]]></Node>
<StgValue><ssdm name="or_ln730_27"/></StgValue>
</operation>

<operation id="293" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="304" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.27:8  br i1 %or_ln730_27, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.28

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="294" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="306" bw="38" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.28:0  %trunc_ln1299_27 = trunc i67 %x_V_read to i38

]]></Node>
<StgValue><ssdm name="trunc_ln1299_27"/></StgValue>
</operation>

<operation id="295" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="307" bw="81" op_0_bw="81" op_1_bw="38" op_2_bw="43">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.28:1  %shl_ln1299_27 = call i81 @_ssdm_op_BitConcatenate.i81.i38.i43(i38 %trunc_ln1299_27, i43 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_27"/></StgValue>
</operation>

<operation id="296" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.28:2  %tmp_95 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 35)

]]></Node>
<StgValue><ssdm name="tmp_95"/></StgValue>
</operation>

<operation id="297" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="309" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.28:3  %and_ln730_85 = and i1 %tmp_94, %xor_ln730_28

]]></Node>
<StgValue><ssdm name="and_ln730_85"/></StgValue>
</operation>

<operation id="298" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="310" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.28:4  %and_ln730_86 = and i1 %and_ln730_85, %tmp_95

]]></Node>
<StgValue><ssdm name="and_ln730_86"/></StgValue>
</operation>

<operation id="299" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="311" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.28:5  %xor_ln730_29 = xor i1 %tmp_94, true

]]></Node>
<StgValue><ssdm name="xor_ln730_29"/></StgValue>
</operation>

<operation id="300" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.28:6  %and_ln730_87 = and i1 %tmp_93, %xor_ln730_29

]]></Node>
<StgValue><ssdm name="and_ln730_87"/></StgValue>
</operation>

<operation id="301" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="313" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.28:7  %or_ln730_28 = or i1 %and_ln730_86, %and_ln730_87

]]></Node>
<StgValue><ssdm name="or_ln730_28"/></StgValue>
</operation>

<operation id="302" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="314" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.28:8  br i1 %or_ln730_28, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.29

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="303" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="316" bw="37" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.29:0  %trunc_ln1299_28 = trunc i67 %x_V_read to i37

]]></Node>
<StgValue><ssdm name="trunc_ln1299_28"/></StgValue>
</operation>

<operation id="304" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="317" bw="81" op_0_bw="81" op_1_bw="37" op_2_bw="44">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.29:1  %shl_ln1299_28 = call i81 @_ssdm_op_BitConcatenate.i81.i37.i44(i37 %trunc_ln1299_28, i44 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_28"/></StgValue>
</operation>

<operation id="305" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="318" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.29:2  %tmp_96 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 34)

]]></Node>
<StgValue><ssdm name="tmp_96"/></StgValue>
</operation>

<operation id="306" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.29:3  %and_ln730_88 = and i1 %tmp_95, %xor_ln730_29

]]></Node>
<StgValue><ssdm name="and_ln730_88"/></StgValue>
</operation>

<operation id="307" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.29:4  %and_ln730_89 = and i1 %and_ln730_88, %tmp_96

]]></Node>
<StgValue><ssdm name="and_ln730_89"/></StgValue>
</operation>

<operation id="308" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="321" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.29:5  %xor_ln730_30 = xor i1 %tmp_95, true

]]></Node>
<StgValue><ssdm name="xor_ln730_30"/></StgValue>
</operation>

<operation id="309" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="322" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.29:6  %and_ln730_90 = and i1 %tmp_94, %xor_ln730_30

]]></Node>
<StgValue><ssdm name="and_ln730_90"/></StgValue>
</operation>

<operation id="310" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="323" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.29:7  %or_ln730_29 = or i1 %and_ln730_89, %and_ln730_90

]]></Node>
<StgValue><ssdm name="or_ln730_29"/></StgValue>
</operation>

<operation id="311" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="324" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.29:8  br i1 %or_ln730_29, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.30

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="312" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="326" bw="36" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.30:0  %trunc_ln1299_29 = trunc i67 %x_V_read to i36

]]></Node>
<StgValue><ssdm name="trunc_ln1299_29"/></StgValue>
</operation>

<operation id="313" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="327" bw="81" op_0_bw="81" op_1_bw="36" op_2_bw="45">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.30:1  %shl_ln1299_29 = call i81 @_ssdm_op_BitConcatenate.i81.i36.i45(i36 %trunc_ln1299_29, i45 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_29"/></StgValue>
</operation>

<operation id="314" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="328" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.30:2  %tmp_97 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 33)

]]></Node>
<StgValue><ssdm name="tmp_97"/></StgValue>
</operation>

<operation id="315" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.30:3  %and_ln730_91 = and i1 %tmp_96, %xor_ln730_30

]]></Node>
<StgValue><ssdm name="and_ln730_91"/></StgValue>
</operation>

<operation id="316" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.30:4  %and_ln730_92 = and i1 %and_ln730_91, %tmp_97

]]></Node>
<StgValue><ssdm name="and_ln730_92"/></StgValue>
</operation>

<operation id="317" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="331" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.30:5  %xor_ln730_31 = xor i1 %tmp_96, true

]]></Node>
<StgValue><ssdm name="xor_ln730_31"/></StgValue>
</operation>

<operation id="318" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="332" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.30:6  %and_ln730_93 = and i1 %tmp_95, %xor_ln730_31

]]></Node>
<StgValue><ssdm name="and_ln730_93"/></StgValue>
</operation>

<operation id="319" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.30:7  %or_ln730_30 = or i1 %and_ln730_92, %and_ln730_93

]]></Node>
<StgValue><ssdm name="or_ln730_30"/></StgValue>
</operation>

<operation id="320" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.30:8  br i1 %or_ln730_30, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.31

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="321" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="336" bw="35" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.31:0  %trunc_ln1299_30 = trunc i67 %x_V_read to i35

]]></Node>
<StgValue><ssdm name="trunc_ln1299_30"/></StgValue>
</operation>

<operation id="322" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="337" bw="81" op_0_bw="81" op_1_bw="35" op_2_bw="46">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.31:1  %shl_ln1299_30 = call i81 @_ssdm_op_BitConcatenate.i81.i35.i46(i35 %trunc_ln1299_30, i46 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_30"/></StgValue>
</operation>

<operation id="323" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="338" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.31:2  %tmp_98 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 32)

]]></Node>
<StgValue><ssdm name="tmp_98"/></StgValue>
</operation>

<operation id="324" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.31:3  %and_ln730_94 = and i1 %tmp_97, %xor_ln730_31

]]></Node>
<StgValue><ssdm name="and_ln730_94"/></StgValue>
</operation>

<operation id="325" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="340" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.31:4  %and_ln730_95 = and i1 %and_ln730_94, %tmp_98

]]></Node>
<StgValue><ssdm name="and_ln730_95"/></StgValue>
</operation>

<operation id="326" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.31:5  %xor_ln730_32 = xor i1 %tmp_97, true

]]></Node>
<StgValue><ssdm name="xor_ln730_32"/></StgValue>
</operation>

<operation id="327" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="342" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.31:6  %and_ln730_96 = and i1 %tmp_96, %xor_ln730_32

]]></Node>
<StgValue><ssdm name="and_ln730_96"/></StgValue>
</operation>

<operation id="328" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="343" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.31:7  %or_ln730_31 = or i1 %and_ln730_95, %and_ln730_96

]]></Node>
<StgValue><ssdm name="or_ln730_31"/></StgValue>
</operation>

<operation id="329" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="344" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.31:8  br i1 %or_ln730_31, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.32

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="330" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="346" bw="34" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.32:0  %trunc_ln1299_31 = trunc i67 %x_V_read to i34

]]></Node>
<StgValue><ssdm name="trunc_ln1299_31"/></StgValue>
</operation>

<operation id="331" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="347" bw="81" op_0_bw="81" op_1_bw="34" op_2_bw="47">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.32:1  %shl_ln1299_31 = call i81 @_ssdm_op_BitConcatenate.i81.i34.i47(i34 %trunc_ln1299_31, i47 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_31"/></StgValue>
</operation>

<operation id="332" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="348" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.32:2  %tmp_99 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 31)

]]></Node>
<StgValue><ssdm name="tmp_99"/></StgValue>
</operation>

<operation id="333" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="349" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.32:3  %and_ln730_97 = and i1 %tmp_98, %xor_ln730_32

]]></Node>
<StgValue><ssdm name="and_ln730_97"/></StgValue>
</operation>

<operation id="334" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="350" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.32:4  %and_ln730_98 = and i1 %and_ln730_97, %tmp_99

]]></Node>
<StgValue><ssdm name="and_ln730_98"/></StgValue>
</operation>

<operation id="335" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="351" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.32:5  %xor_ln730_33 = xor i1 %tmp_98, true

]]></Node>
<StgValue><ssdm name="xor_ln730_33"/></StgValue>
</operation>

<operation id="336" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.32:6  %and_ln730_99 = and i1 %tmp_97, %xor_ln730_33

]]></Node>
<StgValue><ssdm name="and_ln730_99"/></StgValue>
</operation>

<operation id="337" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="353" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.32:7  %or_ln730_32 = or i1 %and_ln730_98, %and_ln730_99

]]></Node>
<StgValue><ssdm name="or_ln730_32"/></StgValue>
</operation>

<operation id="338" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="354" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.32:8  br i1 %or_ln730_32, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.33

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="339" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="356" bw="33" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.33:0  %trunc_ln1299_32 = trunc i67 %x_V_read to i33

]]></Node>
<StgValue><ssdm name="trunc_ln1299_32"/></StgValue>
</operation>

<operation id="340" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="357" bw="81" op_0_bw="81" op_1_bw="33" op_2_bw="48">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.33:1  %shl_ln1299_32 = call i81 @_ssdm_op_BitConcatenate.i81.i33.i48(i33 %trunc_ln1299_32, i48 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_32"/></StgValue>
</operation>

<operation id="341" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="358" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.33:2  %tmp_100 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 30)

]]></Node>
<StgValue><ssdm name="tmp_100"/></StgValue>
</operation>

<operation id="342" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="359" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.33:3  %and_ln730_100 = and i1 %tmp_99, %xor_ln730_33

]]></Node>
<StgValue><ssdm name="and_ln730_100"/></StgValue>
</operation>

<operation id="343" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="360" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.33:4  %and_ln730_101 = and i1 %and_ln730_100, %tmp_100

]]></Node>
<StgValue><ssdm name="and_ln730_101"/></StgValue>
</operation>

<operation id="344" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="361" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.33:5  %xor_ln730_34 = xor i1 %tmp_99, true

]]></Node>
<StgValue><ssdm name="xor_ln730_34"/></StgValue>
</operation>

<operation id="345" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="362" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.33:6  %and_ln730_102 = and i1 %tmp_98, %xor_ln730_34

]]></Node>
<StgValue><ssdm name="and_ln730_102"/></StgValue>
</operation>

<operation id="346" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="363" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.33:7  %or_ln730_33 = or i1 %and_ln730_101, %and_ln730_102

]]></Node>
<StgValue><ssdm name="or_ln730_33"/></StgValue>
</operation>

<operation id="347" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="364" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.33:8  br i1 %or_ln730_33, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.34

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="348" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="366" bw="32" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.34:0  %trunc_ln1299_33 = trunc i67 %x_V_read to i32

]]></Node>
<StgValue><ssdm name="trunc_ln1299_33"/></StgValue>
</operation>

<operation id="349" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="367" bw="81" op_0_bw="81" op_1_bw="32" op_2_bw="49">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.34:1  %shl_ln1299_33 = call i81 @_ssdm_op_BitConcatenate.i81.i32.i49(i32 %trunc_ln1299_33, i49 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_33"/></StgValue>
</operation>

<operation id="350" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="368" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.34:2  %tmp_101 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 29)

]]></Node>
<StgValue><ssdm name="tmp_101"/></StgValue>
</operation>

<operation id="351" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="369" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.34:3  %and_ln730_103 = and i1 %tmp_100, %xor_ln730_34

]]></Node>
<StgValue><ssdm name="and_ln730_103"/></StgValue>
</operation>

<operation id="352" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="370" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.34:4  %and_ln730_104 = and i1 %and_ln730_103, %tmp_101

]]></Node>
<StgValue><ssdm name="and_ln730_104"/></StgValue>
</operation>

<operation id="353" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="371" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.34:5  %xor_ln730_35 = xor i1 %tmp_100, true

]]></Node>
<StgValue><ssdm name="xor_ln730_35"/></StgValue>
</operation>

<operation id="354" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="372" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.34:6  %and_ln730_105 = and i1 %tmp_99, %xor_ln730_35

]]></Node>
<StgValue><ssdm name="and_ln730_105"/></StgValue>
</operation>

<operation id="355" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="373" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.34:7  %or_ln730_34 = or i1 %and_ln730_104, %and_ln730_105

]]></Node>
<StgValue><ssdm name="or_ln730_34"/></StgValue>
</operation>

<operation id="356" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="374" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.34:8  br i1 %or_ln730_34, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.35

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="357" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="376" bw="31" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.35:0  %trunc_ln1299_34 = trunc i67 %x_V_read to i31

]]></Node>
<StgValue><ssdm name="trunc_ln1299_34"/></StgValue>
</operation>

<operation id="358" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="377" bw="81" op_0_bw="81" op_1_bw="31" op_2_bw="50">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.35:1  %shl_ln1299_34 = call i81 @_ssdm_op_BitConcatenate.i81.i31.i50(i31 %trunc_ln1299_34, i50 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_34"/></StgValue>
</operation>

<operation id="359" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="378" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.35:2  %tmp_102 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 28)

]]></Node>
<StgValue><ssdm name="tmp_102"/></StgValue>
</operation>

<operation id="360" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="379" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.35:3  %and_ln730_106 = and i1 %tmp_101, %xor_ln730_35

]]></Node>
<StgValue><ssdm name="and_ln730_106"/></StgValue>
</operation>

<operation id="361" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="380" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.35:4  %and_ln730_107 = and i1 %and_ln730_106, %tmp_102

]]></Node>
<StgValue><ssdm name="and_ln730_107"/></StgValue>
</operation>

<operation id="362" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="381" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.35:5  %xor_ln730_36 = xor i1 %tmp_101, true

]]></Node>
<StgValue><ssdm name="xor_ln730_36"/></StgValue>
</operation>

<operation id="363" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="382" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.35:6  %and_ln730_108 = and i1 %tmp_100, %xor_ln730_36

]]></Node>
<StgValue><ssdm name="and_ln730_108"/></StgValue>
</operation>

<operation id="364" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="383" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.35:7  %or_ln730_35 = or i1 %and_ln730_107, %and_ln730_108

]]></Node>
<StgValue><ssdm name="or_ln730_35"/></StgValue>
</operation>

<operation id="365" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="384" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.35:8  br i1 %or_ln730_35, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.36

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="366" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="386" bw="30" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.36:0  %trunc_ln1299_35 = trunc i67 %x_V_read to i30

]]></Node>
<StgValue><ssdm name="trunc_ln1299_35"/></StgValue>
</operation>

<operation id="367" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="387" bw="81" op_0_bw="81" op_1_bw="30" op_2_bw="51">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.36:1  %shl_ln1299_35 = call i81 @_ssdm_op_BitConcatenate.i81.i30.i51(i30 %trunc_ln1299_35, i51 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_35"/></StgValue>
</operation>

<operation id="368" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="388" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.36:2  %tmp_103 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 27)

]]></Node>
<StgValue><ssdm name="tmp_103"/></StgValue>
</operation>

<operation id="369" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="389" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.36:3  %and_ln730_109 = and i1 %tmp_102, %xor_ln730_36

]]></Node>
<StgValue><ssdm name="and_ln730_109"/></StgValue>
</operation>

<operation id="370" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.36:4  %and_ln730_110 = and i1 %and_ln730_109, %tmp_103

]]></Node>
<StgValue><ssdm name="and_ln730_110"/></StgValue>
</operation>

<operation id="371" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="391" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.36:5  %xor_ln730_37 = xor i1 %tmp_102, true

]]></Node>
<StgValue><ssdm name="xor_ln730_37"/></StgValue>
</operation>

<operation id="372" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="392" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.36:6  %and_ln730_111 = and i1 %tmp_101, %xor_ln730_37

]]></Node>
<StgValue><ssdm name="and_ln730_111"/></StgValue>
</operation>

<operation id="373" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="393" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.36:7  %or_ln730_36 = or i1 %and_ln730_110, %and_ln730_111

]]></Node>
<StgValue><ssdm name="or_ln730_36"/></StgValue>
</operation>

<operation id="374" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="394" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.36:8  br i1 %or_ln730_36, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.37

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="375" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="29" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.37:0  %trunc_ln1299_36 = trunc i67 %x_V_read to i29

]]></Node>
<StgValue><ssdm name="trunc_ln1299_36"/></StgValue>
</operation>

<operation id="376" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="397" bw="81" op_0_bw="81" op_1_bw="29" op_2_bw="52">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.37:1  %shl_ln1299_36 = call i81 @_ssdm_op_BitConcatenate.i81.i29.i52(i29 %trunc_ln1299_36, i52 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_36"/></StgValue>
</operation>

<operation id="377" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="398" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.37:2  %tmp_112 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 26)

]]></Node>
<StgValue><ssdm name="tmp_112"/></StgValue>
</operation>

<operation id="378" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="399" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.37:3  %and_ln730_112 = and i1 %tmp_103, %xor_ln730_37

]]></Node>
<StgValue><ssdm name="and_ln730_112"/></StgValue>
</operation>

<operation id="379" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="400" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.37:4  %and_ln730_113 = and i1 %and_ln730_112, %tmp_112

]]></Node>
<StgValue><ssdm name="and_ln730_113"/></StgValue>
</operation>

<operation id="380" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="401" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.37:5  %xor_ln730_38 = xor i1 %tmp_103, true

]]></Node>
<StgValue><ssdm name="xor_ln730_38"/></StgValue>
</operation>

<operation id="381" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="402" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.37:6  %and_ln730_114 = and i1 %tmp_102, %xor_ln730_38

]]></Node>
<StgValue><ssdm name="and_ln730_114"/></StgValue>
</operation>

<operation id="382" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="403" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.37:7  %or_ln730_37 = or i1 %and_ln730_113, %and_ln730_114

]]></Node>
<StgValue><ssdm name="or_ln730_37"/></StgValue>
</operation>

<operation id="383" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="404" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.37:8  br i1 %or_ln730_37, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.38

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="384" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="406" bw="28" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.38:0  %trunc_ln1299_37 = trunc i67 %x_V_read to i28

]]></Node>
<StgValue><ssdm name="trunc_ln1299_37"/></StgValue>
</operation>

<operation id="385" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="81" op_0_bw="81" op_1_bw="28" op_2_bw="53">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.38:1  %shl_ln1299_37 = call i81 @_ssdm_op_BitConcatenate.i81.i28.i53(i28 %trunc_ln1299_37, i53 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_37"/></StgValue>
</operation>

<operation id="386" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="408" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.38:2  %tmp_113 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 25)

]]></Node>
<StgValue><ssdm name="tmp_113"/></StgValue>
</operation>

<operation id="387" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="409" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.38:3  %and_ln730_115 = and i1 %tmp_112, %xor_ln730_38

]]></Node>
<StgValue><ssdm name="and_ln730_115"/></StgValue>
</operation>

<operation id="388" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="410" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.38:4  %and_ln730_116 = and i1 %and_ln730_115, %tmp_113

]]></Node>
<StgValue><ssdm name="and_ln730_116"/></StgValue>
</operation>

<operation id="389" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.38:5  %xor_ln730_39 = xor i1 %tmp_112, true

]]></Node>
<StgValue><ssdm name="xor_ln730_39"/></StgValue>
</operation>

<operation id="390" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="412" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.38:6  %and_ln730_117 = and i1 %tmp_103, %xor_ln730_39

]]></Node>
<StgValue><ssdm name="and_ln730_117"/></StgValue>
</operation>

<operation id="391" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="413" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.38:7  %or_ln730_38 = or i1 %and_ln730_116, %and_ln730_117

]]></Node>
<StgValue><ssdm name="or_ln730_38"/></StgValue>
</operation>

<operation id="392" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="414" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.38:8  br i1 %or_ln730_38, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.39

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="393" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="416" bw="27" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.39:0  %trunc_ln1299_38 = trunc i67 %x_V_read to i27

]]></Node>
<StgValue><ssdm name="trunc_ln1299_38"/></StgValue>
</operation>

<operation id="394" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="417" bw="81" op_0_bw="81" op_1_bw="27" op_2_bw="54">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.39:1  %shl_ln1299_38 = call i81 @_ssdm_op_BitConcatenate.i81.i27.i54(i27 %trunc_ln1299_38, i54 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_38"/></StgValue>
</operation>

<operation id="395" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.39:2  %tmp_114 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 24)

]]></Node>
<StgValue><ssdm name="tmp_114"/></StgValue>
</operation>

<operation id="396" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.39:3  %and_ln730_118 = and i1 %tmp_113, %xor_ln730_39

]]></Node>
<StgValue><ssdm name="and_ln730_118"/></StgValue>
</operation>

<operation id="397" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="420" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.39:4  %and_ln730_119 = and i1 %and_ln730_118, %tmp_114

]]></Node>
<StgValue><ssdm name="and_ln730_119"/></StgValue>
</operation>

<operation id="398" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.39:5  %xor_ln730_40 = xor i1 %tmp_113, true

]]></Node>
<StgValue><ssdm name="xor_ln730_40"/></StgValue>
</operation>

<operation id="399" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="422" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.39:6  %and_ln730_120 = and i1 %tmp_112, %xor_ln730_40

]]></Node>
<StgValue><ssdm name="and_ln730_120"/></StgValue>
</operation>

<operation id="400" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="423" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.39:7  %or_ln730_39 = or i1 %and_ln730_119, %and_ln730_120

]]></Node>
<StgValue><ssdm name="or_ln730_39"/></StgValue>
</operation>

<operation id="401" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="424" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.39:8  br i1 %or_ln730_39, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.40

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="402" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="426" bw="26" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.40:0  %trunc_ln1299_39 = trunc i67 %x_V_read to i26

]]></Node>
<StgValue><ssdm name="trunc_ln1299_39"/></StgValue>
</operation>

<operation id="403" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="427" bw="81" op_0_bw="81" op_1_bw="26" op_2_bw="55">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.40:1  %shl_ln1299_39 = call i81 @_ssdm_op_BitConcatenate.i81.i26.i55(i26 %trunc_ln1299_39, i55 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_39"/></StgValue>
</operation>

<operation id="404" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="428" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.40:2  %tmp_115 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 23)

]]></Node>
<StgValue><ssdm name="tmp_115"/></StgValue>
</operation>

<operation id="405" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.40:3  %and_ln730_121 = and i1 %tmp_114, %xor_ln730_40

]]></Node>
<StgValue><ssdm name="and_ln730_121"/></StgValue>
</operation>

<operation id="406" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="430" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.40:4  %and_ln730_122 = and i1 %and_ln730_121, %tmp_115

]]></Node>
<StgValue><ssdm name="and_ln730_122"/></StgValue>
</operation>

<operation id="407" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.40:5  %xor_ln730_41 = xor i1 %tmp_114, true

]]></Node>
<StgValue><ssdm name="xor_ln730_41"/></StgValue>
</operation>

<operation id="408" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="432" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.40:6  %and_ln730_123 = and i1 %tmp_113, %xor_ln730_41

]]></Node>
<StgValue><ssdm name="and_ln730_123"/></StgValue>
</operation>

<operation id="409" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="433" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.40:7  %or_ln730_40 = or i1 %and_ln730_122, %and_ln730_123

]]></Node>
<StgValue><ssdm name="or_ln730_40"/></StgValue>
</operation>

<operation id="410" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="434" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.40:8  br i1 %or_ln730_40, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.41

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="411" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="436" bw="25" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.41:0  %trunc_ln1299_40 = trunc i67 %x_V_read to i25

]]></Node>
<StgValue><ssdm name="trunc_ln1299_40"/></StgValue>
</operation>

<operation id="412" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="437" bw="81" op_0_bw="81" op_1_bw="25" op_2_bw="56">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.41:1  %shl_ln1299_40 = call i81 @_ssdm_op_BitConcatenate.i81.i25.i56(i25 %trunc_ln1299_40, i56 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_40"/></StgValue>
</operation>

<operation id="413" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="438" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.41:2  %tmp_116 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 22)

]]></Node>
<StgValue><ssdm name="tmp_116"/></StgValue>
</operation>

<operation id="414" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="439" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.41:3  %and_ln730_124 = and i1 %tmp_115, %xor_ln730_41

]]></Node>
<StgValue><ssdm name="and_ln730_124"/></StgValue>
</operation>

<operation id="415" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.41:4  %and_ln730_125 = and i1 %and_ln730_124, %tmp_116

]]></Node>
<StgValue><ssdm name="and_ln730_125"/></StgValue>
</operation>

<operation id="416" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="441" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.41:5  %xor_ln730_42 = xor i1 %tmp_115, true

]]></Node>
<StgValue><ssdm name="xor_ln730_42"/></StgValue>
</operation>

<operation id="417" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="442" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.41:6  %and_ln730_126 = and i1 %tmp_114, %xor_ln730_42

]]></Node>
<StgValue><ssdm name="and_ln730_126"/></StgValue>
</operation>

<operation id="418" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="443" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.41:7  %or_ln730_41 = or i1 %and_ln730_125, %and_ln730_126

]]></Node>
<StgValue><ssdm name="or_ln730_41"/></StgValue>
</operation>

<operation id="419" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="444" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.41:8  br i1 %or_ln730_41, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.42

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="420" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="24" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.42:0  %trunc_ln1299_41 = trunc i67 %x_V_read to i24

]]></Node>
<StgValue><ssdm name="trunc_ln1299_41"/></StgValue>
</operation>

<operation id="421" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="447" bw="81" op_0_bw="81" op_1_bw="24" op_2_bw="57">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.42:1  %shl_ln1299_41 = call i81 @_ssdm_op_BitConcatenate.i81.i24.i57(i24 %trunc_ln1299_41, i57 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_41"/></StgValue>
</operation>

<operation id="422" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="448" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.42:2  %tmp_117 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 21)

]]></Node>
<StgValue><ssdm name="tmp_117"/></StgValue>
</operation>

<operation id="423" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="449" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.42:3  %and_ln730_127 = and i1 %tmp_116, %xor_ln730_42

]]></Node>
<StgValue><ssdm name="and_ln730_127"/></StgValue>
</operation>

<operation id="424" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="450" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.42:4  %and_ln730_128 = and i1 %and_ln730_127, %tmp_117

]]></Node>
<StgValue><ssdm name="and_ln730_128"/></StgValue>
</operation>

<operation id="425" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.42:5  %xor_ln730_43 = xor i1 %tmp_116, true

]]></Node>
<StgValue><ssdm name="xor_ln730_43"/></StgValue>
</operation>

<operation id="426" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.42:6  %and_ln730_129 = and i1 %tmp_115, %xor_ln730_43

]]></Node>
<StgValue><ssdm name="and_ln730_129"/></StgValue>
</operation>

<operation id="427" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="453" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.42:7  %or_ln730_42 = or i1 %and_ln730_128, %and_ln730_129

]]></Node>
<StgValue><ssdm name="or_ln730_42"/></StgValue>
</operation>

<operation id="428" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="454" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.42:8  br i1 %or_ln730_42, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.43

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="429" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="456" bw="23" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.43:0  %trunc_ln1299_42 = trunc i67 %x_V_read to i23

]]></Node>
<StgValue><ssdm name="trunc_ln1299_42"/></StgValue>
</operation>

<operation id="430" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="457" bw="81" op_0_bw="81" op_1_bw="23" op_2_bw="58">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.43:1  %shl_ln1299_42 = call i81 @_ssdm_op_BitConcatenate.i81.i23.i58(i23 %trunc_ln1299_42, i58 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_42"/></StgValue>
</operation>

<operation id="431" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.43:2  %tmp_118 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 20)

]]></Node>
<StgValue><ssdm name="tmp_118"/></StgValue>
</operation>

<operation id="432" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="459" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.43:3  %and_ln730_130 = and i1 %tmp_117, %xor_ln730_43

]]></Node>
<StgValue><ssdm name="and_ln730_130"/></StgValue>
</operation>

<operation id="433" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.43:4  %and_ln730_131 = and i1 %and_ln730_130, %tmp_118

]]></Node>
<StgValue><ssdm name="and_ln730_131"/></StgValue>
</operation>

<operation id="434" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="461" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.43:5  %xor_ln730_44 = xor i1 %tmp_117, true

]]></Node>
<StgValue><ssdm name="xor_ln730_44"/></StgValue>
</operation>

<operation id="435" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.43:6  %and_ln730_132 = and i1 %tmp_116, %xor_ln730_44

]]></Node>
<StgValue><ssdm name="and_ln730_132"/></StgValue>
</operation>

<operation id="436" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="463" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.43:7  %or_ln730_43 = or i1 %and_ln730_131, %and_ln730_132

]]></Node>
<StgValue><ssdm name="or_ln730_43"/></StgValue>
</operation>

<operation id="437" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="464" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.43:8  br i1 %or_ln730_43, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.44

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="438" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="22" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.44:0  %trunc_ln1299_43 = trunc i67 %x_V_read to i22

]]></Node>
<StgValue><ssdm name="trunc_ln1299_43"/></StgValue>
</operation>

<operation id="439" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="81" op_0_bw="81" op_1_bw="22" op_2_bw="59">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.44:1  %shl_ln1299_43 = call i81 @_ssdm_op_BitConcatenate.i81.i22.i59(i22 %trunc_ln1299_43, i59 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_43"/></StgValue>
</operation>

<operation id="440" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="468" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.44:2  %tmp_119 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 19)

]]></Node>
<StgValue><ssdm name="tmp_119"/></StgValue>
</operation>

<operation id="441" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="469" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.44:3  %and_ln730_133 = and i1 %tmp_118, %xor_ln730_44

]]></Node>
<StgValue><ssdm name="and_ln730_133"/></StgValue>
</operation>

<operation id="442" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="470" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.44:4  %and_ln730_134 = and i1 %and_ln730_133, %tmp_119

]]></Node>
<StgValue><ssdm name="and_ln730_134"/></StgValue>
</operation>

<operation id="443" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="471" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.44:5  %xor_ln730_45 = xor i1 %tmp_118, true

]]></Node>
<StgValue><ssdm name="xor_ln730_45"/></StgValue>
</operation>

<operation id="444" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="472" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.44:6  %and_ln730_135 = and i1 %tmp_117, %xor_ln730_45

]]></Node>
<StgValue><ssdm name="and_ln730_135"/></StgValue>
</operation>

<operation id="445" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.44:7  %or_ln730_44 = or i1 %and_ln730_134, %and_ln730_135

]]></Node>
<StgValue><ssdm name="or_ln730_44"/></StgValue>
</operation>

<operation id="446" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="474" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.44:8  br i1 %or_ln730_44, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.45

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="447" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="476" bw="21" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.45:0  %trunc_ln1299_44 = trunc i67 %x_V_read to i21

]]></Node>
<StgValue><ssdm name="trunc_ln1299_44"/></StgValue>
</operation>

<operation id="448" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="477" bw="81" op_0_bw="81" op_1_bw="21" op_2_bw="60">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.45:1  %shl_ln1299_44 = call i81 @_ssdm_op_BitConcatenate.i81.i21.i60(i21 %trunc_ln1299_44, i60 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_44"/></StgValue>
</operation>

<operation id="449" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="478" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.45:2  %tmp_120 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 18)

]]></Node>
<StgValue><ssdm name="tmp_120"/></StgValue>
</operation>

<operation id="450" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="479" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.45:3  %and_ln730_136 = and i1 %tmp_119, %xor_ln730_45

]]></Node>
<StgValue><ssdm name="and_ln730_136"/></StgValue>
</operation>

<operation id="451" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="480" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.45:4  %and_ln730_137 = and i1 %and_ln730_136, %tmp_120

]]></Node>
<StgValue><ssdm name="and_ln730_137"/></StgValue>
</operation>

<operation id="452" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="481" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.45:5  %xor_ln730_46 = xor i1 %tmp_119, true

]]></Node>
<StgValue><ssdm name="xor_ln730_46"/></StgValue>
</operation>

<operation id="453" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="482" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.45:6  %and_ln730_138 = and i1 %tmp_118, %xor_ln730_46

]]></Node>
<StgValue><ssdm name="and_ln730_138"/></StgValue>
</operation>

<operation id="454" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="483" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.45:7  %or_ln730_45 = or i1 %and_ln730_137, %and_ln730_138

]]></Node>
<StgValue><ssdm name="or_ln730_45"/></StgValue>
</operation>

<operation id="455" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.45:8  br i1 %or_ln730_45, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.46

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="456" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="486" bw="20" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.46:0  %trunc_ln1299_45 = trunc i67 %x_V_read to i20

]]></Node>
<StgValue><ssdm name="trunc_ln1299_45"/></StgValue>
</operation>

<operation id="457" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="487" bw="81" op_0_bw="81" op_1_bw="20" op_2_bw="61">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.46:1  %shl_ln1299_45 = call i81 @_ssdm_op_BitConcatenate.i81.i20.i61(i20 %trunc_ln1299_45, i61 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_45"/></StgValue>
</operation>

<operation id="458" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.46:2  %tmp_121 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 17)

]]></Node>
<StgValue><ssdm name="tmp_121"/></StgValue>
</operation>

<operation id="459" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="489" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.46:3  %and_ln730_139 = and i1 %tmp_120, %xor_ln730_46

]]></Node>
<StgValue><ssdm name="and_ln730_139"/></StgValue>
</operation>

<operation id="460" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="490" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.46:4  %and_ln730_140 = and i1 %and_ln730_139, %tmp_121

]]></Node>
<StgValue><ssdm name="and_ln730_140"/></StgValue>
</operation>

<operation id="461" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="491" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.46:5  %xor_ln730_47 = xor i1 %tmp_120, true

]]></Node>
<StgValue><ssdm name="xor_ln730_47"/></StgValue>
</operation>

<operation id="462" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="492" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.46:6  %and_ln730_141 = and i1 %tmp_119, %xor_ln730_47

]]></Node>
<StgValue><ssdm name="and_ln730_141"/></StgValue>
</operation>

<operation id="463" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="493" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.46:7  %or_ln730_46 = or i1 %and_ln730_140, %and_ln730_141

]]></Node>
<StgValue><ssdm name="or_ln730_46"/></StgValue>
</operation>

<operation id="464" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="494" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.46:8  br i1 %or_ln730_46, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.47

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="465" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="496" bw="19" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.47:0  %trunc_ln1299_46 = trunc i67 %x_V_read to i19

]]></Node>
<StgValue><ssdm name="trunc_ln1299_46"/></StgValue>
</operation>

<operation id="466" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="497" bw="81" op_0_bw="81" op_1_bw="19" op_2_bw="62">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.47:1  %shl_ln1299_46 = call i81 @_ssdm_op_BitConcatenate.i81.i19.i62(i19 %trunc_ln1299_46, i62 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_46"/></StgValue>
</operation>

<operation id="467" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="498" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.47:2  %tmp_122 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 16)

]]></Node>
<StgValue><ssdm name="tmp_122"/></StgValue>
</operation>

<operation id="468" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="499" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.47:3  %and_ln730_142 = and i1 %tmp_121, %xor_ln730_47

]]></Node>
<StgValue><ssdm name="and_ln730_142"/></StgValue>
</operation>

<operation id="469" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="500" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.47:4  %and_ln730_143 = and i1 %and_ln730_142, %tmp_122

]]></Node>
<StgValue><ssdm name="and_ln730_143"/></StgValue>
</operation>

<operation id="470" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="501" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.47:5  %xor_ln730_48 = xor i1 %tmp_121, true

]]></Node>
<StgValue><ssdm name="xor_ln730_48"/></StgValue>
</operation>

<operation id="471" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="502" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.47:6  %and_ln730_144 = and i1 %tmp_120, %xor_ln730_48

]]></Node>
<StgValue><ssdm name="and_ln730_144"/></StgValue>
</operation>

<operation id="472" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="503" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.47:7  %or_ln730_47 = or i1 %and_ln730_143, %and_ln730_144

]]></Node>
<StgValue><ssdm name="or_ln730_47"/></StgValue>
</operation>

<operation id="473" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="504" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.47:8  br i1 %or_ln730_47, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.48

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="474" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="18" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.48:0  %trunc_ln1299_47 = trunc i67 %x_V_read to i18

]]></Node>
<StgValue><ssdm name="trunc_ln1299_47"/></StgValue>
</operation>

<operation id="475" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="507" bw="81" op_0_bw="81" op_1_bw="18" op_2_bw="63">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.48:1  %shl_ln1299_47 = call i81 @_ssdm_op_BitConcatenate.i81.i18.i63(i18 %trunc_ln1299_47, i63 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_47"/></StgValue>
</operation>

<operation id="476" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="508" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.48:2  %tmp_123 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 15)

]]></Node>
<StgValue><ssdm name="tmp_123"/></StgValue>
</operation>

<operation id="477" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="509" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.48:3  %and_ln730_145 = and i1 %tmp_122, %xor_ln730_48

]]></Node>
<StgValue><ssdm name="and_ln730_145"/></StgValue>
</operation>

<operation id="478" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="510" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.48:4  %and_ln730_146 = and i1 %and_ln730_145, %tmp_123

]]></Node>
<StgValue><ssdm name="and_ln730_146"/></StgValue>
</operation>

<operation id="479" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="511" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.48:5  %xor_ln730_49 = xor i1 %tmp_122, true

]]></Node>
<StgValue><ssdm name="xor_ln730_49"/></StgValue>
</operation>

<operation id="480" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="512" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.48:6  %and_ln730_147 = and i1 %tmp_121, %xor_ln730_49

]]></Node>
<StgValue><ssdm name="and_ln730_147"/></StgValue>
</operation>

<operation id="481" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="513" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.48:7  %or_ln730_48 = or i1 %and_ln730_146, %and_ln730_147

]]></Node>
<StgValue><ssdm name="or_ln730_48"/></StgValue>
</operation>

<operation id="482" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="514" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.48:8  br i1 %or_ln730_48, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.49

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="483" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="516" bw="17" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.49:0  %trunc_ln1299_48 = trunc i67 %x_V_read to i17

]]></Node>
<StgValue><ssdm name="trunc_ln1299_48"/></StgValue>
</operation>

<operation id="484" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="81" op_0_bw="81" op_1_bw="17" op_2_bw="64">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.49:1  %shl_ln1299_48 = call i81 @_ssdm_op_BitConcatenate.i81.i17.i64(i17 %trunc_ln1299_48, i64 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_48"/></StgValue>
</operation>

<operation id="485" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="518" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.49:2  %tmp_124 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 14)

]]></Node>
<StgValue><ssdm name="tmp_124"/></StgValue>
</operation>

<operation id="486" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="519" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.49:3  %and_ln730_148 = and i1 %tmp_123, %xor_ln730_49

]]></Node>
<StgValue><ssdm name="and_ln730_148"/></StgValue>
</operation>

<operation id="487" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="520" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.49:4  %and_ln730_149 = and i1 %and_ln730_148, %tmp_124

]]></Node>
<StgValue><ssdm name="and_ln730_149"/></StgValue>
</operation>

<operation id="488" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="521" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.49:5  %xor_ln730_50 = xor i1 %tmp_123, true

]]></Node>
<StgValue><ssdm name="xor_ln730_50"/></StgValue>
</operation>

<operation id="489" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="522" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.49:6  %and_ln730_150 = and i1 %tmp_122, %xor_ln730_50

]]></Node>
<StgValue><ssdm name="and_ln730_150"/></StgValue>
</operation>

<operation id="490" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="523" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.49:7  %or_ln730_49 = or i1 %and_ln730_149, %and_ln730_150

]]></Node>
<StgValue><ssdm name="or_ln730_49"/></StgValue>
</operation>

<operation id="491" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="524" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.49:8  br i1 %or_ln730_49, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.50

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="492" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="526" bw="16" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.50:0  %trunc_ln1299_49 = trunc i67 %x_V_read to i16

]]></Node>
<StgValue><ssdm name="trunc_ln1299_49"/></StgValue>
</operation>

<operation id="493" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="527" bw="81" op_0_bw="81" op_1_bw="16" op_2_bw="65">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.50:1  %shl_ln1299_49 = call i81 @_ssdm_op_BitConcatenate.i81.i16.i65(i16 %trunc_ln1299_49, i65 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_49"/></StgValue>
</operation>

<operation id="494" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.50:2  %tmp_125 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 13)

]]></Node>
<StgValue><ssdm name="tmp_125"/></StgValue>
</operation>

<operation id="495" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="529" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.50:3  %and_ln730_151 = and i1 %tmp_124, %xor_ln730_50

]]></Node>
<StgValue><ssdm name="and_ln730_151"/></StgValue>
</operation>

<operation id="496" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="530" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.50:4  %and_ln730_152 = and i1 %and_ln730_151, %tmp_125

]]></Node>
<StgValue><ssdm name="and_ln730_152"/></StgValue>
</operation>

<operation id="497" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="531" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.50:5  %xor_ln730_51 = xor i1 %tmp_124, true

]]></Node>
<StgValue><ssdm name="xor_ln730_51"/></StgValue>
</operation>

<operation id="498" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="532" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.50:6  %and_ln730_153 = and i1 %tmp_123, %xor_ln730_51

]]></Node>
<StgValue><ssdm name="and_ln730_153"/></StgValue>
</operation>

<operation id="499" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="533" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.50:7  %or_ln730_50 = or i1 %and_ln730_152, %and_ln730_153

]]></Node>
<StgValue><ssdm name="or_ln730_50"/></StgValue>
</operation>

<operation id="500" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="534" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.50:8  br i1 %or_ln730_50, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.51

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="501" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="536" bw="15" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.51:0  %trunc_ln1299_50 = trunc i67 %x_V_read to i15

]]></Node>
<StgValue><ssdm name="trunc_ln1299_50"/></StgValue>
</operation>

<operation id="502" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="537" bw="81" op_0_bw="81" op_1_bw="15" op_2_bw="66">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.51:1  %shl_ln1299_50 = call i81 @_ssdm_op_BitConcatenate.i81.i15.i66(i15 %trunc_ln1299_50, i66 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_50"/></StgValue>
</operation>

<operation id="503" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="538" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.51:2  %tmp_126 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 12)

]]></Node>
<StgValue><ssdm name="tmp_126"/></StgValue>
</operation>

<operation id="504" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="539" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.51:3  %and_ln730_154 = and i1 %tmp_125, %xor_ln730_51

]]></Node>
<StgValue><ssdm name="and_ln730_154"/></StgValue>
</operation>

<operation id="505" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="540" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.51:4  %and_ln730_155 = and i1 %and_ln730_154, %tmp_126

]]></Node>
<StgValue><ssdm name="and_ln730_155"/></StgValue>
</operation>

<operation id="506" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="541" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.51:5  %xor_ln730_52 = xor i1 %tmp_125, true

]]></Node>
<StgValue><ssdm name="xor_ln730_52"/></StgValue>
</operation>

<operation id="507" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="542" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.51:6  %and_ln730_156 = and i1 %tmp_124, %xor_ln730_52

]]></Node>
<StgValue><ssdm name="and_ln730_156"/></StgValue>
</operation>

<operation id="508" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="543" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.51:7  %or_ln730_51 = or i1 %and_ln730_155, %and_ln730_156

]]></Node>
<StgValue><ssdm name="or_ln730_51"/></StgValue>
</operation>

<operation id="509" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="544" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.51:8  br i1 %or_ln730_51, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.52

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="510" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="546" bw="14" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.52:0  %trunc_ln1299_51 = trunc i67 %x_V_read to i14

]]></Node>
<StgValue><ssdm name="trunc_ln1299_51"/></StgValue>
</operation>

<operation id="511" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="547" bw="81" op_0_bw="81" op_1_bw="14" op_2_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.52:1  %shl_ln1299_51 = call i81 @_ssdm_op_BitConcatenate.i81.i14.i67(i14 %trunc_ln1299_51, i67 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_51"/></StgValue>
</operation>

<operation id="512" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="548" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.52:2  %tmp_127 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 11)

]]></Node>
<StgValue><ssdm name="tmp_127"/></StgValue>
</operation>

<operation id="513" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="549" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.52:3  %and_ln730_157 = and i1 %tmp_126, %xor_ln730_52

]]></Node>
<StgValue><ssdm name="and_ln730_157"/></StgValue>
</operation>

<operation id="514" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="550" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.52:4  %and_ln730_158 = and i1 %and_ln730_157, %tmp_127

]]></Node>
<StgValue><ssdm name="and_ln730_158"/></StgValue>
</operation>

<operation id="515" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="551" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.52:5  %xor_ln730_53 = xor i1 %tmp_126, true

]]></Node>
<StgValue><ssdm name="xor_ln730_53"/></StgValue>
</operation>

<operation id="516" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="552" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.52:6  %and_ln730_159 = and i1 %tmp_125, %xor_ln730_53

]]></Node>
<StgValue><ssdm name="and_ln730_159"/></StgValue>
</operation>

<operation id="517" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="553" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.52:7  %or_ln730_52 = or i1 %and_ln730_158, %and_ln730_159

]]></Node>
<StgValue><ssdm name="or_ln730_52"/></StgValue>
</operation>

<operation id="518" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="554" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.52:8  br i1 %or_ln730_52, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.53

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="519" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="556" bw="13" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.53:0  %trunc_ln1299_52 = trunc i67 %x_V_read to i13

]]></Node>
<StgValue><ssdm name="trunc_ln1299_52"/></StgValue>
</operation>

<operation id="520" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="557" bw="81" op_0_bw="81" op_1_bw="13" op_2_bw="68">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.53:1  %shl_ln1299_52 = call i81 @_ssdm_op_BitConcatenate.i81.i13.i68(i13 %trunc_ln1299_52, i68 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_52"/></StgValue>
</operation>

<operation id="521" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="558" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.53:2  %tmp_128 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 10)

]]></Node>
<StgValue><ssdm name="tmp_128"/></StgValue>
</operation>

<operation id="522" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="559" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.53:3  %and_ln730_160 = and i1 %tmp_127, %xor_ln730_53

]]></Node>
<StgValue><ssdm name="and_ln730_160"/></StgValue>
</operation>

<operation id="523" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="560" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.53:4  %and_ln730_161 = and i1 %and_ln730_160, %tmp_128

]]></Node>
<StgValue><ssdm name="and_ln730_161"/></StgValue>
</operation>

<operation id="524" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="561" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.53:5  %xor_ln730_54 = xor i1 %tmp_127, true

]]></Node>
<StgValue><ssdm name="xor_ln730_54"/></StgValue>
</operation>

<operation id="525" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="562" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.53:6  %and_ln730_162 = and i1 %tmp_126, %xor_ln730_54

]]></Node>
<StgValue><ssdm name="and_ln730_162"/></StgValue>
</operation>

<operation id="526" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="563" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.53:7  %or_ln730_53 = or i1 %and_ln730_161, %and_ln730_162

]]></Node>
<StgValue><ssdm name="or_ln730_53"/></StgValue>
</operation>

<operation id="527" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="564" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.53:8  br i1 %or_ln730_53, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.54

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="528" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="12" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.54:0  %trunc_ln1299_53 = trunc i67 %x_V_read to i12

]]></Node>
<StgValue><ssdm name="trunc_ln1299_53"/></StgValue>
</operation>

<operation id="529" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="567" bw="81" op_0_bw="81" op_1_bw="12" op_2_bw="69">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.54:1  %shl_ln1299_53 = call i81 @_ssdm_op_BitConcatenate.i81.i12.i69(i12 %trunc_ln1299_53, i69 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_53"/></StgValue>
</operation>

<operation id="530" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="568" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.54:2  %tmp_129 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 9)

]]></Node>
<StgValue><ssdm name="tmp_129"/></StgValue>
</operation>

<operation id="531" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="569" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.54:3  %and_ln730_163 = and i1 %tmp_128, %xor_ln730_54

]]></Node>
<StgValue><ssdm name="and_ln730_163"/></StgValue>
</operation>

<operation id="532" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="570" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.54:4  %and_ln730_164 = and i1 %and_ln730_163, %tmp_129

]]></Node>
<StgValue><ssdm name="and_ln730_164"/></StgValue>
</operation>

<operation id="533" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="571" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.54:5  %xor_ln730_55 = xor i1 %tmp_128, true

]]></Node>
<StgValue><ssdm name="xor_ln730_55"/></StgValue>
</operation>

<operation id="534" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="572" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.54:6  %and_ln730_165 = and i1 %tmp_127, %xor_ln730_55

]]></Node>
<StgValue><ssdm name="and_ln730_165"/></StgValue>
</operation>

<operation id="535" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="573" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.54:7  %or_ln730_54 = or i1 %and_ln730_164, %and_ln730_165

]]></Node>
<StgValue><ssdm name="or_ln730_54"/></StgValue>
</operation>

<operation id="536" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="574" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.54:8  br i1 %or_ln730_54, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.55

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="537" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="576" bw="11" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.55:0  %trunc_ln1299_54 = trunc i67 %x_V_read to i11

]]></Node>
<StgValue><ssdm name="trunc_ln1299_54"/></StgValue>
</operation>

<operation id="538" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="81" op_0_bw="81" op_1_bw="11" op_2_bw="70">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.55:1  %shl_ln1299_54 = call i81 @_ssdm_op_BitConcatenate.i81.i11.i70(i11 %trunc_ln1299_54, i70 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_54"/></StgValue>
</operation>

<operation id="539" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="578" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.55:2  %tmp_130 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 8)

]]></Node>
<StgValue><ssdm name="tmp_130"/></StgValue>
</operation>

<operation id="540" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="579" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.55:3  %and_ln730_166 = and i1 %tmp_129, %xor_ln730_55

]]></Node>
<StgValue><ssdm name="and_ln730_166"/></StgValue>
</operation>

<operation id="541" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.55:4  %and_ln730_167 = and i1 %and_ln730_166, %tmp_130

]]></Node>
<StgValue><ssdm name="and_ln730_167"/></StgValue>
</operation>

<operation id="542" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="581" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.55:5  %xor_ln730_56 = xor i1 %tmp_129, true

]]></Node>
<StgValue><ssdm name="xor_ln730_56"/></StgValue>
</operation>

<operation id="543" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="582" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.55:6  %and_ln730_168 = and i1 %tmp_128, %xor_ln730_56

]]></Node>
<StgValue><ssdm name="and_ln730_168"/></StgValue>
</operation>

<operation id="544" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="583" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.55:7  %or_ln730_55 = or i1 %and_ln730_167, %and_ln730_168

]]></Node>
<StgValue><ssdm name="or_ln730_55"/></StgValue>
</operation>

<operation id="545" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="584" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.55:8  br i1 %or_ln730_55, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.56

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="546" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="586" bw="10" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.56:0  %trunc_ln1299_55 = trunc i67 %x_V_read to i10

]]></Node>
<StgValue><ssdm name="trunc_ln1299_55"/></StgValue>
</operation>

<operation id="547" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="587" bw="81" op_0_bw="81" op_1_bw="10" op_2_bw="71">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.56:1  %shl_ln1299_55 = call i81 @_ssdm_op_BitConcatenate.i81.i10.i71(i10 %trunc_ln1299_55, i71 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_55"/></StgValue>
</operation>

<operation id="548" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="588" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.56:2  %tmp_131 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 7)

]]></Node>
<StgValue><ssdm name="tmp_131"/></StgValue>
</operation>

<operation id="549" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="589" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.56:3  %and_ln730_169 = and i1 %tmp_130, %xor_ln730_56

]]></Node>
<StgValue><ssdm name="and_ln730_169"/></StgValue>
</operation>

<operation id="550" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="590" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.56:4  %and_ln730_170 = and i1 %and_ln730_169, %tmp_131

]]></Node>
<StgValue><ssdm name="and_ln730_170"/></StgValue>
</operation>

<operation id="551" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="591" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.56:5  %xor_ln730_57 = xor i1 %tmp_130, true

]]></Node>
<StgValue><ssdm name="xor_ln730_57"/></StgValue>
</operation>

<operation id="552" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="592" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.56:6  %and_ln730_171 = and i1 %tmp_129, %xor_ln730_57

]]></Node>
<StgValue><ssdm name="and_ln730_171"/></StgValue>
</operation>

<operation id="553" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="593" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.56:7  %or_ln730_56 = or i1 %and_ln730_170, %and_ln730_171

]]></Node>
<StgValue><ssdm name="or_ln730_56"/></StgValue>
</operation>

<operation id="554" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="594" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.56:8  br i1 %or_ln730_56, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.57

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="555" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="596" bw="9" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.57:0  %trunc_ln1299_56 = trunc i67 %x_V_read to i9

]]></Node>
<StgValue><ssdm name="trunc_ln1299_56"/></StgValue>
</operation>

<operation id="556" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="597" bw="81" op_0_bw="81" op_1_bw="9" op_2_bw="72">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.57:1  %shl_ln1299_56 = call i81 @_ssdm_op_BitConcatenate.i81.i9.i72(i9 %trunc_ln1299_56, i72 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_56"/></StgValue>
</operation>

<operation id="557" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="598" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.57:2  %tmp_132 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 6)

]]></Node>
<StgValue><ssdm name="tmp_132"/></StgValue>
</operation>

<operation id="558" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="599" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.57:3  %and_ln730_172 = and i1 %tmp_131, %xor_ln730_57

]]></Node>
<StgValue><ssdm name="and_ln730_172"/></StgValue>
</operation>

<operation id="559" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="600" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.57:4  %and_ln730_173 = and i1 %and_ln730_172, %tmp_132

]]></Node>
<StgValue><ssdm name="and_ln730_173"/></StgValue>
</operation>

<operation id="560" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="601" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.57:5  %xor_ln730_58 = xor i1 %tmp_131, true

]]></Node>
<StgValue><ssdm name="xor_ln730_58"/></StgValue>
</operation>

<operation id="561" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="602" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.57:6  %and_ln730_174 = and i1 %tmp_130, %xor_ln730_58

]]></Node>
<StgValue><ssdm name="and_ln730_174"/></StgValue>
</operation>

<operation id="562" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="603" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.57:7  %or_ln730_57 = or i1 %and_ln730_173, %and_ln730_174

]]></Node>
<StgValue><ssdm name="or_ln730_57"/></StgValue>
</operation>

<operation id="563" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="604" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.57:8  br i1 %or_ln730_57, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.58

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="564" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="606" bw="8" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.58:0  %trunc_ln1299_57 = trunc i67 %x_V_read to i8

]]></Node>
<StgValue><ssdm name="trunc_ln1299_57"/></StgValue>
</operation>

<operation id="565" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="607" bw="81" op_0_bw="81" op_1_bw="8" op_2_bw="73">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.58:1  %shl_ln1299_57 = call i81 @_ssdm_op_BitConcatenate.i81.i8.i73(i8 %trunc_ln1299_57, i73 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_57"/></StgValue>
</operation>

<operation id="566" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="608" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.58:2  %tmp_133 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 5)

]]></Node>
<StgValue><ssdm name="tmp_133"/></StgValue>
</operation>

<operation id="567" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="609" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.58:3  %and_ln730_175 = and i1 %tmp_132, %xor_ln730_58

]]></Node>
<StgValue><ssdm name="and_ln730_175"/></StgValue>
</operation>

<operation id="568" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="610" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.58:4  %and_ln730_176 = and i1 %and_ln730_175, %tmp_133

]]></Node>
<StgValue><ssdm name="and_ln730_176"/></StgValue>
</operation>

<operation id="569" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="611" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.58:5  %xor_ln730_59 = xor i1 %tmp_132, true

]]></Node>
<StgValue><ssdm name="xor_ln730_59"/></StgValue>
</operation>

<operation id="570" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="612" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.58:6  %and_ln730_177 = and i1 %tmp_131, %xor_ln730_59

]]></Node>
<StgValue><ssdm name="and_ln730_177"/></StgValue>
</operation>

<operation id="571" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="613" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.58:7  %or_ln730_58 = or i1 %and_ln730_176, %and_ln730_177

]]></Node>
<StgValue><ssdm name="or_ln730_58"/></StgValue>
</operation>

<operation id="572" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="614" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.58:8  br i1 %or_ln730_58, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.59

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="573" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="616" bw="7" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.59:0  %trunc_ln1299_58 = trunc i67 %x_V_read to i7

]]></Node>
<StgValue><ssdm name="trunc_ln1299_58"/></StgValue>
</operation>

<operation id="574" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="617" bw="81" op_0_bw="81" op_1_bw="7" op_2_bw="74">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.59:1  %shl_ln1299_58 = call i81 @_ssdm_op_BitConcatenate.i81.i7.i74(i7 %trunc_ln1299_58, i74 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_58"/></StgValue>
</operation>

<operation id="575" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="618" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.59:2  %tmp_134 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 4)

]]></Node>
<StgValue><ssdm name="tmp_134"/></StgValue>
</operation>

<operation id="576" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="619" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.59:3  %and_ln730_178 = and i1 %tmp_133, %xor_ln730_59

]]></Node>
<StgValue><ssdm name="and_ln730_178"/></StgValue>
</operation>

<operation id="577" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="620" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.59:4  %and_ln730_179 = and i1 %and_ln730_178, %tmp_134

]]></Node>
<StgValue><ssdm name="and_ln730_179"/></StgValue>
</operation>

<operation id="578" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="621" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.59:5  %xor_ln730_60 = xor i1 %tmp_133, true

]]></Node>
<StgValue><ssdm name="xor_ln730_60"/></StgValue>
</operation>

<operation id="579" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="622" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.59:6  %and_ln730_180 = and i1 %tmp_132, %xor_ln730_60

]]></Node>
<StgValue><ssdm name="and_ln730_180"/></StgValue>
</operation>

<operation id="580" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="623" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.59:7  %or_ln730_59 = or i1 %and_ln730_179, %and_ln730_180

]]></Node>
<StgValue><ssdm name="or_ln730_59"/></StgValue>
</operation>

<operation id="581" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="624" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.59:8  br i1 %or_ln730_59, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.60

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="582" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="626" bw="6" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.60:0  %trunc_ln1299_59 = trunc i67 %x_V_read to i6

]]></Node>
<StgValue><ssdm name="trunc_ln1299_59"/></StgValue>
</operation>

<operation id="583" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="627" bw="81" op_0_bw="81" op_1_bw="6" op_2_bw="75">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.60:1  %shl_ln1299_59 = call i81 @_ssdm_op_BitConcatenate.i81.i6.i75(i6 %trunc_ln1299_59, i75 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_59"/></StgValue>
</operation>

<operation id="584" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="628" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.60:2  %tmp_135 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 3)

]]></Node>
<StgValue><ssdm name="tmp_135"/></StgValue>
</operation>

<operation id="585" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="629" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.60:3  %and_ln730_181 = and i1 %tmp_134, %xor_ln730_60

]]></Node>
<StgValue><ssdm name="and_ln730_181"/></StgValue>
</operation>

<operation id="586" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="630" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.60:4  %and_ln730_182 = and i1 %and_ln730_181, %tmp_135

]]></Node>
<StgValue><ssdm name="and_ln730_182"/></StgValue>
</operation>

<operation id="587" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="631" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.60:5  %xor_ln730_61 = xor i1 %tmp_134, true

]]></Node>
<StgValue><ssdm name="xor_ln730_61"/></StgValue>
</operation>

<operation id="588" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="632" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.60:6  %and_ln730_183 = and i1 %tmp_133, %xor_ln730_61

]]></Node>
<StgValue><ssdm name="and_ln730_183"/></StgValue>
</operation>

<operation id="589" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="633" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.60:7  %or_ln730_60 = or i1 %and_ln730_182, %and_ln730_183

]]></Node>
<StgValue><ssdm name="or_ln730_60"/></StgValue>
</operation>

<operation id="590" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="634" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.60:8  br i1 %or_ln730_60, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.61

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="591" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="636" bw="5" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.61:0  %trunc_ln1299_60 = trunc i67 %x_V_read to i5

]]></Node>
<StgValue><ssdm name="trunc_ln1299_60"/></StgValue>
</operation>

<operation id="592" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="637" bw="81" op_0_bw="81" op_1_bw="5" op_2_bw="76">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.61:1  %shl_ln1299_60 = call i81 @_ssdm_op_BitConcatenate.i81.i5.i76(i5 %trunc_ln1299_60, i76 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_60"/></StgValue>
</operation>

<operation id="593" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="638" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.61:2  %tmp_136 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 2)

]]></Node>
<StgValue><ssdm name="tmp_136"/></StgValue>
</operation>

<operation id="594" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="639" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.61:3  %and_ln730_184 = and i1 %tmp_135, %xor_ln730_61

]]></Node>
<StgValue><ssdm name="and_ln730_184"/></StgValue>
</operation>

<operation id="595" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="640" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.61:4  %and_ln730_185 = and i1 %and_ln730_184, %tmp_136

]]></Node>
<StgValue><ssdm name="and_ln730_185"/></StgValue>
</operation>

<operation id="596" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="641" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.61:5  %xor_ln730_62 = xor i1 %tmp_135, true

]]></Node>
<StgValue><ssdm name="xor_ln730_62"/></StgValue>
</operation>

<operation id="597" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="642" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.61:6  %and_ln730_186 = and i1 %tmp_134, %xor_ln730_62

]]></Node>
<StgValue><ssdm name="and_ln730_186"/></StgValue>
</operation>

<operation id="598" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.61:7  %or_ln730_61 = or i1 %and_ln730_185, %and_ln730_186

]]></Node>
<StgValue><ssdm name="or_ln730_61"/></StgValue>
</operation>

<operation id="599" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="644" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.61:8  br i1 %or_ln730_61, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.62

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="600" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="646" bw="4" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.62:0  %trunc_ln1299_61 = trunc i67 %x_V_read to i4

]]></Node>
<StgValue><ssdm name="trunc_ln1299_61"/></StgValue>
</operation>

<operation id="601" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="647" bw="81" op_0_bw="81" op_1_bw="4" op_2_bw="77">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.62:1  %shl_ln1299_61 = call i81 @_ssdm_op_BitConcatenate.i81.i4.i77(i4 %trunc_ln1299_61, i77 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_61"/></StgValue>
</operation>

<operation id="602" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="648" bw="1" op_0_bw="1" op_1_bw="67" op_2_bw="32">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.62:2  %tmp_137 = call i1 @_ssdm_op_BitSelect.i1.i67.i32(i67 %x_V_read, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_137"/></StgValue>
</operation>

<operation id="603" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="649" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.62:3  %and_ln730_187 = and i1 %tmp_136, %xor_ln730_62

]]></Node>
<StgValue><ssdm name="and_ln730_187"/></StgValue>
</operation>

<operation id="604" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="650" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.62:4  %and_ln730_188 = and i1 %and_ln730_187, %tmp_137

]]></Node>
<StgValue><ssdm name="and_ln730_188"/></StgValue>
</operation>

<operation id="605" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="651" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.62:5  %xor_ln730_63 = xor i1 %tmp_136, true

]]></Node>
<StgValue><ssdm name="xor_ln730_63"/></StgValue>
</operation>

<operation id="606" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="652" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.62:6  %and_ln730_189 = and i1 %tmp_135, %xor_ln730_63

]]></Node>
<StgValue><ssdm name="and_ln730_189"/></StgValue>
</operation>

<operation id="607" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="653" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.62:7  %or_ln730_62 = or i1 %and_ln730_188, %and_ln730_189

]]></Node>
<StgValue><ssdm name="or_ln730_62"/></StgValue>
</operation>

<operation id="608" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="654" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.62:8  br i1 %or_ln730_62, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.63

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="609" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="656" bw="3" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.63:0  %trunc_ln1299_62 = trunc i67 %x_V_read to i3

]]></Node>
<StgValue><ssdm name="trunc_ln1299_62"/></StgValue>
</operation>

<operation id="610" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="657" bw="81" op_0_bw="81" op_1_bw="3" op_2_bw="78">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.63:1  %shl_ln1299_62 = call i81 @_ssdm_op_BitConcatenate.i81.i3.i78(i3 %trunc_ln1299_62, i78 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_62"/></StgValue>
</operation>

<operation id="611" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="658" bw="1" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.63:2  %trunc_ln730 = trunc i67 %x_V_read to i1

]]></Node>
<StgValue><ssdm name="trunc_ln730"/></StgValue>
</operation>

<operation id="612" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="659" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.63:3  %and_ln730_190 = and i1 %tmp_137, %xor_ln730_63

]]></Node>
<StgValue><ssdm name="and_ln730_190"/></StgValue>
</operation>

<operation id="613" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="660" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.63:4  %and_ln730_191 = and i1 %and_ln730_190, %trunc_ln730

]]></Node>
<StgValue><ssdm name="and_ln730_191"/></StgValue>
</operation>

<operation id="614" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="661" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.63:5  %xor_ln730_64 = xor i1 %tmp_137, true

]]></Node>
<StgValue><ssdm name="xor_ln730_64"/></StgValue>
</operation>

<operation id="615" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="662" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.63:6  %and_ln730_192 = and i1 %tmp_136, %xor_ln730_64

]]></Node>
<StgValue><ssdm name="and_ln730_192"/></StgValue>
</operation>

<operation id="616" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="663" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.63:7  %or_ln730_63 = or i1 %and_ln730_191, %and_ln730_192

]]></Node>
<StgValue><ssdm name="or_ln730_63"/></StgValue>
</operation>

<operation id="617" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="664" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.63:8  br i1 %or_ln730_63, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.64

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="618" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
<literal name="or_ln730_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="666" bw="2" op_0_bw="67">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.64:0  %trunc_ln1299_63 = trunc i67 %x_V_read to i2

]]></Node>
<StgValue><ssdm name="trunc_ln1299_63"/></StgValue>
</operation>

<operation id="619" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
<literal name="or_ln730_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="667" bw="81" op_0_bw="81" op_1_bw="2" op_2_bw="79">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.64:1  %shl_ln1299_63 = call i81 @_ssdm_op_BitConcatenate.i81.i2.i79(i2 %trunc_ln1299_63, i79 0)

]]></Node>
<StgValue><ssdm name="shl_ln1299_63"/></StgValue>
</operation>

<operation id="620" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
<literal name="or_ln730_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="668" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.64:2  %xor_ln730_65 = xor i1 %trunc_ln730, true

]]></Node>
<StgValue><ssdm name="xor_ln730_65"/></StgValue>
</operation>

<operation id="621" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
<literal name="or_ln730_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="669" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.64:3  %and_ln730_193 = and i1 %tmp_137, %xor_ln730_65

]]></Node>
<StgValue><ssdm name="and_ln730_193"/></StgValue>
</operation>

<operation id="622" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
<literal name="or_ln730_63" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="670" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.64:4  br i1 %and_ln730_193, label %.loopexit, label %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.65

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>

<operation id="623" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
<literal name="or_ln730_63" val="0"/>
<literal name="and_ln730_193" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="672" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.65:0  %select_ln730 = select i1 %trunc_ln730, i7 -50, i7 -51

]]></Node>
<StgValue><ssdm name="select_ln730"/></StgValue>
</operation>

<operation id="624" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
<literal name="or_ln730_63" val="0"/>
<literal name="and_ln730_193" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="673" bw="81" op_0_bw="81" op_1_bw="1" op_2_bw="80">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.65:1  %st = call i81 @_ssdm_op_BitConcatenate.i81.i1.i80(i1 %trunc_ln730, i80 0)

]]></Node>
<StgValue><ssdm name="st"/></StgValue>
</operation>

<operation id="625" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
<literal name="or_ln730_63" val="0"/>
<literal name="and_ln730_193" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="674" bw="81" op_0_bw="1" op_1_bw="81" op_2_bw="81">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.65:2  %select_ln730_1 = select i1 %trunc_ln730, i81 %st, i81 0

]]></Node>
<StgValue><ssdm name="select_ln730_1"/></StgValue>
</operation>

<operation id="626" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="and_ln730" val="0"/>
<literal name="or_ln730" val="0"/>
<literal name="or_ln730_1" val="0"/>
<literal name="or_ln730_2" val="0"/>
<literal name="or_ln730_3" val="0"/>
<literal name="or_ln730_4" val="0"/>
<literal name="or_ln730_5" val="0"/>
<literal name="or_ln730_6" val="0"/>
<literal name="or_ln730_7" val="0"/>
<literal name="or_ln730_8" val="0"/>
<literal name="or_ln730_9" val="0"/>
<literal name="or_ln730_10" val="0"/>
<literal name="or_ln730_11" val="0"/>
<literal name="or_ln730_12" val="0"/>
<literal name="or_ln730_13" val="0"/>
<literal name="or_ln730_14" val="0"/>
<literal name="or_ln730_15" val="0"/>
<literal name="or_ln730_16" val="0"/>
<literal name="or_ln730_17" val="0"/>
<literal name="or_ln730_18" val="0"/>
<literal name="or_ln730_19" val="0"/>
<literal name="or_ln730_20" val="0"/>
<literal name="or_ln730_21" val="0"/>
<literal name="or_ln730_22" val="0"/>
<literal name="or_ln730_23" val="0"/>
<literal name="or_ln730_24" val="0"/>
<literal name="or_ln730_25" val="0"/>
<literal name="or_ln730_26" val="0"/>
<literal name="or_ln730_27" val="0"/>
<literal name="or_ln730_28" val="0"/>
<literal name="or_ln730_29" val="0"/>
<literal name="or_ln730_30" val="0"/>
<literal name="or_ln730_31" val="0"/>
<literal name="or_ln730_32" val="0"/>
<literal name="or_ln730_33" val="0"/>
<literal name="or_ln730_34" val="0"/>
<literal name="or_ln730_35" val="0"/>
<literal name="or_ln730_36" val="0"/>
<literal name="or_ln730_37" val="0"/>
<literal name="or_ln730_38" val="0"/>
<literal name="or_ln730_39" val="0"/>
<literal name="or_ln730_40" val="0"/>
<literal name="or_ln730_41" val="0"/>
<literal name="or_ln730_42" val="0"/>
<literal name="or_ln730_43" val="0"/>
<literal name="or_ln730_44" val="0"/>
<literal name="or_ln730_45" val="0"/>
<literal name="or_ln730_46" val="0"/>
<literal name="or_ln730_47" val="0"/>
<literal name="or_ln730_48" val="0"/>
<literal name="or_ln730_49" val="0"/>
<literal name="or_ln730_50" val="0"/>
<literal name="or_ln730_51" val="0"/>
<literal name="or_ln730_52" val="0"/>
<literal name="or_ln730_53" val="0"/>
<literal name="or_ln730_54" val="0"/>
<literal name="or_ln730_55" val="0"/>
<literal name="or_ln730_56" val="0"/>
<literal name="or_ln730_57" val="0"/>
<literal name="or_ln730_58" val="0"/>
<literal name="or_ln730_59" val="0"/>
<literal name="or_ln730_60" val="0"/>
<literal name="or_ln730_61" val="0"/>
<literal name="or_ln730_62" val="0"/>
<literal name="or_ln730_63" val="0"/>
<literal name="and_ln730_193" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="675" bw="0" op_0_bw="0">
<![CDATA[
_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.65:3  br label %.loopexit

]]></Node>
<StgValue><ssdm name="br_ln730"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="627" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="678" bw="81" op_0_bw="81" op_1_bw="0" op_2_bw="81" op_3_bw="0" op_4_bw="81" op_5_bw="0" op_6_bw="81" op_7_bw="0" op_8_bw="81" op_9_bw="0" op_10_bw="81" op_11_bw="0" op_12_bw="81" op_13_bw="0" op_14_bw="81" op_15_bw="0" op_16_bw="81" op_17_bw="0" op_18_bw="81" op_19_bw="0" op_20_bw="81" op_21_bw="0" op_22_bw="81" op_23_bw="0" op_24_bw="81" op_25_bw="0" op_26_bw="81" op_27_bw="0" op_28_bw="81" op_29_bw="0" op_30_bw="81" op_31_bw="0" op_32_bw="81" op_33_bw="0" op_34_bw="81" op_35_bw="0" op_36_bw="81" op_37_bw="0" op_38_bw="81" op_39_bw="0" op_40_bw="81" op_41_bw="0" op_42_bw="81" op_43_bw="0" op_44_bw="81" op_45_bw="0" op_46_bw="81" op_47_bw="0" op_48_bw="81" op_49_bw="0" op_50_bw="81" op_51_bw="0" op_52_bw="81" op_53_bw="0" op_54_bw="81" op_55_bw="0" op_56_bw="81" op_57_bw="0" op_58_bw="81" op_59_bw="0" op_60_bw="81" op_61_bw="0" op_62_bw="81" op_63_bw="0" op_64_bw="81" op_65_bw="0" op_66_bw="81" op_67_bw="0" op_68_bw="81" op_69_bw="0" op_70_bw="81" op_71_bw="0" op_72_bw="81" op_73_bw="0" op_74_bw="81" op_75_bw="0" op_76_bw="81" op_77_bw="0" op_78_bw="81" op_79_bw="0" op_80_bw="81" op_81_bw="0" op_82_bw="81" op_83_bw="0" op_84_bw="81" op_85_bw="0" op_86_bw="81" op_87_bw="0" op_88_bw="81" op_89_bw="0" op_90_bw="81" op_91_bw="0" op_92_bw="81" op_93_bw="0" op_94_bw="81" op_95_bw="0" op_96_bw="81" op_97_bw="0" op_98_bw="81" op_99_bw="0" op_100_bw="81" op_101_bw="0" op_102_bw="81" op_103_bw="0" op_104_bw="81" op_105_bw="0" op_106_bw="81" op_107_bw="0" op_108_bw="81" op_109_bw="0" op_110_bw="81" op_111_bw="0" op_112_bw="81" op_113_bw="0" op_114_bw="81" op_115_bw="0" op_116_bw="81" op_117_bw="0" op_118_bw="81" op_119_bw="0" op_120_bw="81" op_121_bw="0" op_122_bw="81" op_123_bw="0" op_124_bw="81" op_125_bw="0" op_126_bw="81" op_127_bw="0" op_128_bw="81" op_129_bw="0" op_130_bw="81" op_131_bw="0" op_132_bw="81" op_133_bw="0">
<![CDATA[
.loopexit:1  %p_Val2_98_lcssa = phi i81 [ %p_Result_16, %_ZN9ap_ufixedILi81ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit ], [ %shl_ln, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0 ], [ %shl_ln1299_1, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1 ], [ %shl_ln1299_2, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2 ], [ %shl_ln1299_3, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3 ], [ %shl_ln1299_4, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4 ], [ %shl_ln1299_5, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5 ], [ %shl_ln1299_6, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6 ], [ %shl_ln1299_7, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7 ], [ %shl_ln1299_8, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8 ], [ %shl_ln1299_9, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9 ], [ %shl_ln1299_s, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10 ], [ %shl_ln1299_10, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11 ], [ %shl_ln1299_11, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12 ], [ %shl_ln1299_12, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13 ], [ %shl_ln1299_13, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14 ], [ %shl_ln1299_14, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15 ], [ %shl_ln1299_15, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16 ], [ %shl_ln1299_16, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17 ], [ %shl_ln1299_17, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18 ], [ %shl_ln1299_18, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19 ], [ %shl_ln1299_19, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20 ], [ %shl_ln1299_20, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21 ], [ %shl_ln1299_21, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22 ], [ %shl_ln1299_22, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23 ], [ %shl_ln1299_23, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24 ], [ %shl_ln1299_24, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25 ], [ %shl_ln1299_25, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26 ], [ %shl_ln1299_26, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.27 ], [ %shl_ln1299_27, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.28 ], [ %shl_ln1299_28, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.29 ], [ %shl_ln1299_29, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.30 ], [ %shl_ln1299_30, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.31 ], [ %shl_ln1299_31, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.32 ], [ %shl_ln1299_32, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.33 ], [ %shl_ln1299_33, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.34 ], [ %shl_ln1299_34, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.35 ], [ %shl_ln1299_35, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.36 ], [ %shl_ln1299_36, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.37 ], [ %shl_ln1299_37, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.38 ], [ %shl_ln1299_38, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.39 ], [ %shl_ln1299_39, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.40 ], [ %shl_ln1299_40, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.41 ], [ %shl_ln1299_41, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.42 ], [ %shl_ln1299_42, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.43 ], [ %shl_ln1299_43, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.44 ], [ %shl_ln1299_44, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.45 ], [ %shl_ln1299_45, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.46 ], [ %shl_ln1299_46, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.47 ], [ %shl_ln1299_47, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.48 ], [ %shl_ln1299_48, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.49 ], [ %shl_ln1299_49, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.50 ], [ %shl_ln1299_50, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.51 ], [ %shl_ln1299_51, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.52 ], [ %shl_ln1299_52, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.53 ], [ %shl_ln1299_53, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.54 ], [ %shl_ln1299_54, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.55 ], [ %shl_ln1299_55, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.56 ], [ %shl_ln1299_56, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.57 ], [ %shl_ln1299_57, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.58 ], [ %shl_ln1299_58, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.59 ], [ %shl_ln1299_59, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.60 ], [ %shl_ln1299_60, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.61 ], [ %shl_ln1299_61, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.62 ], [ %shl_ln1299_62, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.63 ], [ %shl_ln1299_63, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.64 ], [ %select_ln730_1, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.65 ]

]]></Node>
<StgValue><ssdm name="p_Val2_98_lcssa"/></StgValue>
</operation>

<operation id="628" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="681" bw="1" op_0_bw="1" op_1_bw="81" op_2_bw="32">
<![CDATA[
.loopexit:4  %p_Result_s = call i1 @_ssdm_op_BitSelect.i1.i81.i32(i81 %p_Val2_98_lcssa, i32 80)

]]></Node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="629" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="682" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.loopexit:5  br i1 %p_Result_s, label %0, label %1

]]></Node>
<StgValue><ssdm name="br_ln747"/></StgValue>
</operation>

<operation id="630" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="p_Result_s" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="684" bw="6" op_0_bw="6" op_1_bw="81" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_9 = call i6 @_ssdm_op_PartSelect.i6.i81.i32.i32(i81 %p_Val2_98_lcssa, i32 73, i32 78)

]]></Node>
<StgValue><ssdm name="p_Result_9"/></StgValue>
</operation>

<operation id="631" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="p_Result_s" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="685" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="632" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="p_Result_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="687" bw="6" op_0_bw="6" op_1_bw="81" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %p_Result_8 = call i6 @_ssdm_op_PartSelect.i6.i81.i32.i32(i81 %p_Val2_98_lcssa, i32 74, i32 79)

]]></Node>
<StgValue><ssdm name="p_Result_8"/></StgValue>
</operation>

<operation id="633" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
<literal name="p_Result_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="688" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit

]]></Node>
<StgValue><ssdm name="br_ln747"/></StgValue>
</operation>

<operation id="634" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="690" bw="6" op_0_bw="6" op_1_bw="0" op_2_bw="6" op_3_bw="0">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:0  %index0_V = phi i6 [ %p_Result_8, %0 ], [ %p_Result_9, %1 ]

]]></Node>
<StgValue><ssdm name="index0_V"/></StgValue>
</operation>

<operation id="635" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="691" bw="64" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:1  %zext_ln544 = zext i6 %index0_V to i64

]]></Node>
<StgValue><ssdm name="zext_ln544"/></StgValue>
</operation>

<operation id="636" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="692" bw="6" op_0_bw="6" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:2  %log_apfixed_reduce_log_inverse_lut_table_array_V_addr = getelementptr [64 x i6]* @log_apfixed_reduce_log_inverse_lut_table_array_V, i64 0, i64 %zext_ln544

]]></Node>
<StgValue><ssdm name="log_apfixed_reduce_log_inverse_lut_table_array_V_addr"/></StgValue>
</operation>

<operation id="637" st_id="2" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="693" bw="6" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:3  %b_frac_tilde_inverse_V = load i6* %log_apfixed_reduce_log_inverse_lut_table_array_V_addr, align 1

]]></Node>
<StgValue><ssdm name="b_frac_tilde_inverse_V"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="638" st_id="3" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="693" bw="6" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:3  %b_frac_tilde_inverse_V = load i6* %log_apfixed_reduce_log_inverse_lut_table_array_V_addr, align 1

]]></Node>
<StgValue><ssdm name="b_frac_tilde_inverse_V"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="639" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="696" bw="87" op_0_bw="81">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:6  %r_V = zext i81 %p_Val2_98_lcssa to i87

]]></Node>
<StgValue><ssdm name="r_V"/></StgValue>
</operation>

<operation id="640" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="697" bw="87" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:7  %zext_ln1118 = zext i6 %b_frac_tilde_inverse_V to i87

]]></Node>
<StgValue><ssdm name="zext_ln1118"/></StgValue>
</operation>

<operation id="641" st_id="4" stage="5" lat="5">
<core>MulnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="698" bw="87" op_0_bw="87" op_1_bw="87">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:8  %r_V_34 = mul i87 %r_V, %zext_ln1118

]]></Node>
<StgValue><ssdm name="r_V_34"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="642" st_id="5" stage="4" lat="5">
<core>MulnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="698" bw="87" op_0_bw="87" op_1_bw="87">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:8  %r_V_34 = mul i87 %r_V, %zext_ln1118

]]></Node>
<StgValue><ssdm name="r_V_34"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="643" st_id="6" stage="3" lat="5">
<core>MulnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="698" bw="87" op_0_bw="87" op_1_bw="87">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:8  %r_V_34 = mul i87 %r_V, %zext_ln1118

]]></Node>
<StgValue><ssdm name="r_V_34"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="644" st_id="7" stage="2" lat="5">
<core>MulnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="698" bw="87" op_0_bw="87" op_1_bw="87">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:8  %r_V_34 = mul i87 %r_V, %zext_ln1118

]]></Node>
<StgValue><ssdm name="r_V_34"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="645" st_id="8" stage="1" lat="5">
<core>MulnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="698" bw="87" op_0_bw="87" op_1_bw="87">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:8  %r_V_34 = mul i87 %r_V, %zext_ln1118

]]></Node>
<StgValue><ssdm name="r_V_34"/></StgValue>
</operation>

<operation id="646" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="699" bw="68" op_0_bw="68" op_1_bw="87" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:9  %z1_V = call i68 @_ssdm_op_PartSelect.i68.i87.i32.i32(i87 %r_V_34, i32 13, i32 80)

]]></Node>
<StgValue><ssdm name="z1_V"/></StgValue>
</operation>

<operation id="647" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="700" bw="4" op_0_bw="4" op_1_bw="87" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:10  %a_V = call i4 @_ssdm_op_PartSelect.i4.i87.i32.i32(i87 %r_V_34, i32 77, i32 80)

]]></Node>
<StgValue><ssdm name="a_V"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="648" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="701" bw="1" op_0_bw="1" op_1_bw="87" op_2_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:11  %tmp_139 = call i1 @_ssdm_op_BitSelect.i1.i87.i32(i87 %r_V_34, i32 80)

]]></Node>
<StgValue><ssdm name="tmp_139"/></StgValue>
</operation>

<operation id="649" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="702" bw="67" op_0_bw="67" op_1_bw="87" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:12  %tmp_s = call i67 @_ssdm_op_PartSelect.i67.i87.i32.i32(i87 %r_V_34, i32 14, i32 80)

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="650" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="703" bw="72" op_0_bw="72" op_1_bw="5" op_2_bw="67">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:13  %sf = call i72 @_ssdm_op_BitConcatenate.i72.i5.i67(i5 -16, i67 %tmp_s)

]]></Node>
<StgValue><ssdm name="sf"/></StgValue>
</operation>

<operation id="651" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="704" bw="73" op_0_bw="73" op_1_bw="5" op_2_bw="68">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:14  %tmp_37 = call i73 @_ssdm_op_BitConcatenate.i73.i5.i68(i5 -16, i68 %z1_V)

]]></Node>
<StgValue><ssdm name="tmp_37"/></StgValue>
</operation>

<operation id="652" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="705" bw="73" op_0_bw="72">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:15  %zext_ln1333 = zext i72 %sf to i73

]]></Node>
<StgValue><ssdm name="zext_ln1333"/></StgValue>
</operation>

<operation id="653" st_id="9" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="706" bw="73" op_0_bw="1" op_1_bw="73" op_2_bw="73">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:16  %eZ_V = select i1 %tmp_139, i73 %tmp_37, i73 %zext_ln1333

]]></Node>
<StgValue><ssdm name="eZ_V"/></StgValue>
</operation>

<operation id="654" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="707" bw="64" op_0_bw="64" op_1_bw="87" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:17  %tmp_38 = call i64 @_ssdm_op_PartSelect.i64.i87.i32.i32(i87 %r_V_34, i32 13, i32 76)

]]></Node>
<StgValue><ssdm name="tmp_38"/></StgValue>
</operation>

<operation id="655" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="708" bw="72" op_0_bw="72" op_1_bw="64" op_2_bw="8">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:18  %lhs_V = call i72 @_ssdm_op_BitConcatenate.i72.i64.i8(i64 %tmp_38, i8 0)

]]></Node>
<StgValue><ssdm name="lhs_V"/></StgValue>
</operation>

<operation id="656" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="709" bw="74" op_0_bw="72">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:19  %zext_ln728 = zext i72 %lhs_V to i74

]]></Node>
<StgValue><ssdm name="zext_ln728"/></StgValue>
</operation>

<operation id="657" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="710" bw="74" op_0_bw="73">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:20  %rhs_V = zext i73 %eZ_V to i74

]]></Node>
<StgValue><ssdm name="rhs_V"/></StgValue>
</operation>

<operation id="658" st_id="9" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="711" bw="74" op_0_bw="74" op_1_bw="74">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:21  %ret_V = add i74 %zext_ln728, %rhs_V

]]></Node>
<StgValue><ssdm name="ret_V"/></StgValue>
</operation>

<operation id="659" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="712" bw="72" op_0_bw="4">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:22  %r_V_23 = zext i4 %a_V to i72

]]></Node>
<StgValue><ssdm name="r_V_23"/></StgValue>
</operation>

<operation id="660" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="713" bw="72" op_0_bw="68">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:23  %zext_ln1118_1 = zext i68 %z1_V to i72

]]></Node>
<StgValue><ssdm name="zext_ln1118_1"/></StgValue>
</operation>

<operation id="661" st_id="9" stage="5" lat="5">
<core>MulnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="714" bw="72" op_0_bw="72" op_1_bw="72">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:24  %r_V_35 = mul i72 %zext_ln1118_1, %r_V_23

]]></Node>
<StgValue><ssdm name="r_V_35"/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="662" st_id="10" stage="4" lat="5">
<core>MulnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="714" bw="72" op_0_bw="72" op_1_bw="72">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:24  %r_V_35 = mul i72 %zext_ln1118_1, %r_V_23

]]></Node>
<StgValue><ssdm name="r_V_35"/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="663" st_id="11" stage="3" lat="5">
<core>MulnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="714" bw="72" op_0_bw="72" op_1_bw="72">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:24  %r_V_35 = mul i72 %zext_ln1118_1, %r_V_23

]]></Node>
<StgValue><ssdm name="r_V_35"/></StgValue>
</operation>
</state>

<state id="12" st_id="12">

<operation id="664" st_id="12" stage="2" lat="5">
<core>MulnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="714" bw="72" op_0_bw="72" op_1_bw="72">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:24  %r_V_35 = mul i72 %zext_ln1118_1, %r_V_23

]]></Node>
<StgValue><ssdm name="r_V_35"/></StgValue>
</operation>
</state>

<state id="13" st_id="13">

<operation id="665" st_id="13" stage="1" lat="5">
<core>MulnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="714" bw="72" op_0_bw="72" op_1_bw="72">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:24  %r_V_35 = mul i72 %zext_ln1118_1, %r_V_23

]]></Node>
<StgValue><ssdm name="r_V_35"/></StgValue>
</operation>
</state>

<state id="14" st_id="14">

<operation id="666" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="715" bw="75" op_0_bw="74">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:25  %lhs_V_2 = zext i74 %ret_V to i75

]]></Node>
<StgValue><ssdm name="lhs_V_2"/></StgValue>
</operation>

<operation id="667" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="716" bw="75" op_0_bw="72">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:26  %rhs_V_1 = zext i72 %r_V_35 to i75

]]></Node>
<StgValue><ssdm name="rhs_V_1"/></StgValue>
</operation>

<operation id="668" st_id="14" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="717" bw="75" op_0_bw="75" op_1_bw="75">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:27  %ret_V_2 = sub nsw i75 %lhs_V_2, %rhs_V_1

]]></Node>
<StgValue><ssdm name="ret_V_2"/></StgValue>
</operation>

<operation id="669" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="718" bw="60" op_0_bw="60" op_1_bw="75" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:28  %p_Val2_29 = call i60 @_ssdm_op_PartSelect.i60.i75.i32.i32(i75 %ret_V_2, i32 13, i32 72)

]]></Node>
<StgValue><ssdm name="p_Val2_29"/></StgValue>
</operation>

<operation id="670" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="722" bw="6" op_0_bw="6" op_1_bw="75" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:32  %a_V_1 = call i6 @_ssdm_op_PartSelect.i6.i75.i32.i32(i75 %ret_V_2, i32 67, i32 72)

]]></Node>
<StgValue><ssdm name="a_V_1"/></StgValue>
</operation>

<operation id="671" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="724" bw="54" op_0_bw="54" op_1_bw="75" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:34  %tmp_39 = call i54 @_ssdm_op_PartSelect.i54.i75.i32.i32(i75 %ret_V_2, i32 13, i32 66)

]]></Node>
<StgValue><ssdm name="tmp_39"/></StgValue>
</operation>
</state>

<state id="15" st_id="15">

<operation id="672" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="694" bw="6" op_0_bw="67" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:4  %log_apfixed_reduce_log0_lut_table_ap_fixed_0_5_64_array_V_addr = getelementptr [64 x i67]* @log_apfixed_reduce_log0_lut_table_ap_fixed_0_5_64_array_V, i64 0, i64 %zext_ln544

]]></Node>
<StgValue><ssdm name="log_apfixed_reduce_log0_lut_table_ap_fixed_0_5_64_array_V_addr"/></StgValue>
</operation>

<operation id="673" st_id="15" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="695" bw="67" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:5  %log_sum_V = load i67* %log_apfixed_reduce_log0_lut_table_ap_fixed_0_5_64_array_V_addr, align 16

]]></Node>
<StgValue><ssdm name="log_sum_V"/></StgValue>
</operation>

<operation id="674" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="723" bw="68" op_0_bw="68" op_1_bw="8" op_2_bw="60">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:33  %eZ_V_1 = call i68 @_ssdm_op_BitConcatenate.i68.i8.i60(i8 -128, i60 %p_Val2_29)

]]></Node>
<StgValue><ssdm name="eZ_V_1"/></StgValue>
</operation>

<operation id="675" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="725" bw="68" op_0_bw="68" op_1_bw="54" op_2_bw="14">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:35  %lhs_V_3 = call i68 @_ssdm_op_BitConcatenate.i68.i54.i14(i54 %tmp_39, i14 0)

]]></Node>
<StgValue><ssdm name="lhs_V_3"/></StgValue>
</operation>

<operation id="676" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="726" bw="69" op_0_bw="68">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:36  %zext_ln728_1 = zext i68 %lhs_V_3 to i69

]]></Node>
<StgValue><ssdm name="zext_ln728_1"/></StgValue>
</operation>

<operation id="677" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="727" bw="69" op_0_bw="68">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:37  %rhs_V_2 = zext i68 %eZ_V_1 to i69

]]></Node>
<StgValue><ssdm name="rhs_V_2"/></StgValue>
</operation>

<operation id="678" st_id="15" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="728" bw="69" op_0_bw="69" op_1_bw="69">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:38  %ret_V_3 = add i69 %zext_ln728_1, %rhs_V_2

]]></Node>
<StgValue><ssdm name="ret_V_3"/></StgValue>
</operation>

<operation id="679" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="729" bw="66" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:39  %r_V_25 = zext i6 %a_V_1 to i66

]]></Node>
<StgValue><ssdm name="r_V_25"/></StgValue>
</operation>

<operation id="680" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="730" bw="66" op_0_bw="60">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:40  %zext_ln1118_2 = zext i60 %p_Val2_29 to i66

]]></Node>
<StgValue><ssdm name="zext_ln1118_2"/></StgValue>
</operation>

<operation id="681" st_id="15" stage="4" lat="4">
<core>Mul4S</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="731" bw="66" op_0_bw="66" op_1_bw="66">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:41  %r_V_36 = mul i66 %zext_ln1118_2, %r_V_25

]]></Node>
<StgValue><ssdm name="r_V_36"/></StgValue>
</operation>

<operation id="682" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="737" bw="64" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:47  %zext_ln544_2 = zext i6 %a_V_1 to i64

]]></Node>
<StgValue><ssdm name="zext_ln544_2"/></StgValue>
</operation>

<operation id="683" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="738" bw="6" op_0_bw="60" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:48  %log_apfixed_reduce_log_lut_table_ap_fixed_7_6_64_array_V_addr = getelementptr [64 x i60]* @log_apfixed_reduce_log_lut_table_ap_fixed_7_6_64_array_V, i64 0, i64 %zext_ln544_2

]]></Node>
<StgValue><ssdm name="log_apfixed_reduce_log_lut_table_ap_fixed_7_6_64_array_V_addr"/></StgValue>
</operation>

<operation id="684" st_id="15" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="739" bw="60" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:49  %p_Val2_36 = load i60* %log_apfixed_reduce_log_lut_table_ap_fixed_7_6_64_array_V_addr, align 8

]]></Node>
<StgValue><ssdm name="p_Val2_36"/></StgValue>
</operation>
</state>

<state id="16" st_id="16">

<operation id="685" st_id="16" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="695" bw="67" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:5  %log_sum_V = load i67* %log_apfixed_reduce_log0_lut_table_ap_fixed_0_5_64_array_V_addr, align 16

]]></Node>
<StgValue><ssdm name="log_sum_V"/></StgValue>
</operation>

<operation id="686" st_id="16" stage="3" lat="4">
<core>Mul4S</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="731" bw="66" op_0_bw="66" op_1_bw="66">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:41  %r_V_36 = mul i66 %zext_ln1118_2, %r_V_25

]]></Node>
<StgValue><ssdm name="r_V_36"/></StgValue>
</operation>

<operation id="687" st_id="16" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="739" bw="60" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:49  %p_Val2_36 = load i60* %log_apfixed_reduce_log_lut_table_ap_fixed_7_6_64_array_V_addr, align 8

]]></Node>
<StgValue><ssdm name="p_Val2_36"/></StgValue>
</operation>

<operation id="688" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="740" bw="67" op_0_bw="60">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:50  %zext_ln203 = zext i60 %p_Val2_36 to i67

]]></Node>
<StgValue><ssdm name="zext_ln203"/></StgValue>
</operation>

<operation id="689" st_id="16" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="794" bw="67" op_0_bw="67" op_1_bw="67">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:104  %add_ln703_28 = add i67 %zext_ln203, %log_sum_V

]]></Node>
<StgValue><ssdm name="add_ln703_28"/></StgValue>
</operation>
</state>

<state id="17" st_id="17">

<operation id="690" st_id="17" stage="2" lat="4">
<core>Mul4S</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="731" bw="66" op_0_bw="66" op_1_bw="66">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:41  %r_V_36 = mul i66 %zext_ln1118_2, %r_V_25

]]></Node>
<StgValue><ssdm name="r_V_36"/></StgValue>
</operation>
</state>

<state id="18" st_id="18">

<operation id="691" st_id="18" stage="1" lat="4">
<core>Mul4S</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="731" bw="66" op_0_bw="66" op_1_bw="66">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:41  %r_V_36 = mul i66 %zext_ln1118_2, %r_V_25

]]></Node>
<StgValue><ssdm name="r_V_36"/></StgValue>
</operation>
</state>

<state id="19" st_id="19">

<operation id="692" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="732" bw="70" op_0_bw="69">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:42  %lhs_V_4 = zext i69 %ret_V_3 to i70

]]></Node>
<StgValue><ssdm name="lhs_V_4"/></StgValue>
</operation>

<operation id="693" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="733" bw="67" op_0_bw="67" op_1_bw="66" op_2_bw="1">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:43  %rhs_V_3 = call i67 @_ssdm_op_BitConcatenate.i67.i66.i1(i66 %r_V_36, i1 false)

]]></Node>
<StgValue><ssdm name="rhs_V_3"/></StgValue>
</operation>

<operation id="694" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="734" bw="70" op_0_bw="67">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:44  %zext_ln728_2 = zext i67 %rhs_V_3 to i70

]]></Node>
<StgValue><ssdm name="zext_ln728_2"/></StgValue>
</operation>

<operation id="695" st_id="19" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="735" bw="70" op_0_bw="70" op_1_bw="70">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:45  %ret_V_4 = sub nsw i70 %lhs_V_4, %zext_ln728_2

]]></Node>
<StgValue><ssdm name="ret_V_4"/></StgValue>
</operation>

<operation id="696" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="736" bw="55" op_0_bw="55" op_1_bw="70" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:46  %p_Val2_37 = call i55 @_ssdm_op_PartSelect.i55.i70.i32.i32(i70 %ret_V_4, i32 14, i32 68)

]]></Node>
<StgValue><ssdm name="p_Val2_37"/></StgValue>
</operation>

<operation id="697" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="741" bw="6" op_0_bw="6" op_1_bw="70" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:51  %a_V_2 = call i6 @_ssdm_op_PartSelect.i6.i70.i32.i32(i70 %ret_V_4, i32 63, i32 68)

]]></Node>
<StgValue><ssdm name="a_V_2"/></StgValue>
</operation>

<operation id="698" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="743" bw="49" op_0_bw="49" op_1_bw="70" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:53  %tmp_40 = call i49 @_ssdm_op_PartSelect.i49.i70.i32.i32(i70 %ret_V_4, i32 14, i32 62)

]]></Node>
<StgValue><ssdm name="tmp_40"/></StgValue>
</operation>
</state>

<state id="20" st_id="20">

<operation id="699" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="742" bw="68" op_0_bw="68" op_1_bw="13" op_2_bw="55">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:52  %eZ_V_2 = call i68 @_ssdm_op_BitConcatenate.i68.i13.i55(i13 -4096, i55 %p_Val2_37)

]]></Node>
<StgValue><ssdm name="eZ_V_2"/></StgValue>
</operation>

<operation id="700" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="744" bw="73" op_0_bw="73" op_1_bw="49" op_2_bw="24">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:54  %lhs_V_5 = call i73 @_ssdm_op_BitConcatenate.i73.i49.i24(i49 %tmp_40, i24 0)

]]></Node>
<StgValue><ssdm name="lhs_V_5"/></StgValue>
</operation>

<operation id="701" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="745" bw="74" op_0_bw="73">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:55  %zext_ln728_3 = zext i73 %lhs_V_5 to i74

]]></Node>
<StgValue><ssdm name="zext_ln728_3"/></StgValue>
</operation>

<operation id="702" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="746" bw="74" op_0_bw="68">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:56  %rhs_V_4 = zext i68 %eZ_V_2 to i74

]]></Node>
<StgValue><ssdm name="rhs_V_4"/></StgValue>
</operation>

<operation id="703" st_id="20" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="747" bw="74" op_0_bw="74" op_1_bw="74">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:57  %ret_V_5 = add i74 %zext_ln728_3, %rhs_V_4

]]></Node>
<StgValue><ssdm name="ret_V_5"/></StgValue>
</operation>

<operation id="704" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="748" bw="61" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:58  %r_V_27 = zext i6 %a_V_2 to i61

]]></Node>
<StgValue><ssdm name="r_V_27"/></StgValue>
</operation>

<operation id="705" st_id="20" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="749" bw="61" op_0_bw="55">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:59  %zext_ln1118_3 = zext i55 %p_Val2_37 to i61

]]></Node>
<StgValue><ssdm name="zext_ln1118_3"/></StgValue>
</operation>

<operation id="706" st_id="20" stage="4" lat="4">
<core>Mul4S</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="750" bw="61" op_0_bw="61" op_1_bw="61">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:60  %r_V_37 = mul i61 %zext_ln1118_3, %r_V_27

]]></Node>
<StgValue><ssdm name="r_V_37"/></StgValue>
</operation>
</state>

<state id="21" st_id="21">

<operation id="707" st_id="21" stage="3" lat="4">
<core>Mul4S</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="750" bw="61" op_0_bw="61" op_1_bw="61">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:60  %r_V_37 = mul i61 %zext_ln1118_3, %r_V_27

]]></Node>
<StgValue><ssdm name="r_V_37"/></StgValue>
</operation>
</state>

<state id="22" st_id="22">

<operation id="708" st_id="22" stage="2" lat="4">
<core>Mul4S</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="750" bw="61" op_0_bw="61" op_1_bw="61">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:60  %r_V_37 = mul i61 %zext_ln1118_3, %r_V_27

]]></Node>
<StgValue><ssdm name="r_V_37"/></StgValue>
</operation>
</state>

<state id="23" st_id="23">

<operation id="709" st_id="23" stage="1" lat="4">
<core>Mul4S</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="750" bw="61" op_0_bw="61" op_1_bw="61">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:60  %r_V_37 = mul i61 %zext_ln1118_3, %r_V_27

]]></Node>
<StgValue><ssdm name="r_V_37"/></StgValue>
</operation>
</state>

<state id="24" st_id="24">

<operation id="710" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="751" bw="75" op_0_bw="74">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:61  %lhs_V_6 = zext i74 %ret_V_5 to i75

]]></Node>
<StgValue><ssdm name="lhs_V_6"/></StgValue>
</operation>

<operation id="711" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="752" bw="67" op_0_bw="67" op_1_bw="61" op_2_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:62  %rhs_V_5 = call i67 @_ssdm_op_BitConcatenate.i67.i61.i6(i61 %r_V_37, i6 0)

]]></Node>
<StgValue><ssdm name="rhs_V_5"/></StgValue>
</operation>

<operation id="712" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="753" bw="75" op_0_bw="67">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:63  %zext_ln728_4 = zext i67 %rhs_V_5 to i75

]]></Node>
<StgValue><ssdm name="zext_ln728_4"/></StgValue>
</operation>

<operation id="713" st_id="24" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="754" bw="75" op_0_bw="75" op_1_bw="75">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:64  %ret_V_6 = sub nsw i75 %lhs_V_6, %zext_ln728_4

]]></Node>
<StgValue><ssdm name="ret_V_6"/></StgValue>
</operation>

<operation id="714" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="755" bw="50" op_0_bw="50" op_1_bw="75" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:65  %p_Val2_46 = call i50 @_ssdm_op_PartSelect.i50.i75.i32.i32(i75 %ret_V_6, i32 24, i32 73)

]]></Node>
<StgValue><ssdm name="p_Val2_46"/></StgValue>
</operation>

<operation id="715" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="760" bw="6" op_0_bw="6" op_1_bw="75" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:70  %a_V_3 = call i6 @_ssdm_op_PartSelect.i6.i75.i32.i32(i75 %ret_V_6, i32 68, i32 73)

]]></Node>
<StgValue><ssdm name="a_V_3"/></StgValue>
</operation>

<operation id="716" st_id="24" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="762" bw="44" op_0_bw="44" op_1_bw="75" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:72  %tmp_41 = call i44 @_ssdm_op_PartSelect.i44.i75.i32.i32(i75 %ret_V_6, i32 24, i32 67)

]]></Node>
<StgValue><ssdm name="tmp_41"/></StgValue>
</operation>
</state>

<state id="25" st_id="25">

<operation id="717" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="767" bw="56" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:77  %r_V_29 = zext i6 %a_V_3 to i56

]]></Node>
<StgValue><ssdm name="r_V_29"/></StgValue>
</operation>

<operation id="718" st_id="25" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="768" bw="56" op_0_bw="50">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:78  %zext_ln1118_4 = zext i50 %p_Val2_46 to i56

]]></Node>
<StgValue><ssdm name="zext_ln1118_4"/></StgValue>
</operation>

<operation id="719" st_id="25" stage="4" lat="4">
<core>Mul4S</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="769" bw="56" op_0_bw="56" op_1_bw="56">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:79  %r_V_38 = mul i56 %zext_ln1118_4, %r_V_29

]]></Node>
<StgValue><ssdm name="r_V_38"/></StgValue>
</operation>
</state>

<state id="26" st_id="26">

<operation id="720" st_id="26" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="677" bw="7" op_0_bw="7" op_1_bw="0" op_2_bw="7" op_3_bw="0" op_4_bw="7" op_5_bw="0" op_6_bw="7" op_7_bw="0" op_8_bw="7" op_9_bw="0" op_10_bw="7" op_11_bw="0" op_12_bw="7" op_13_bw="0" op_14_bw="7" op_15_bw="0" op_16_bw="7" op_17_bw="0" op_18_bw="7" op_19_bw="0" op_20_bw="7" op_21_bw="0" op_22_bw="7" op_23_bw="0" op_24_bw="7" op_25_bw="0" op_26_bw="7" op_27_bw="0" op_28_bw="7" op_29_bw="0" op_30_bw="7" op_31_bw="0" op_32_bw="7" op_33_bw="0" op_34_bw="7" op_35_bw="0" op_36_bw="7" op_37_bw="0" op_38_bw="7" op_39_bw="0" op_40_bw="7" op_41_bw="0" op_42_bw="7" op_43_bw="0" op_44_bw="7" op_45_bw="0" op_46_bw="7" op_47_bw="0" op_48_bw="7" op_49_bw="0" op_50_bw="7" op_51_bw="0" op_52_bw="7" op_53_bw="0" op_54_bw="7" op_55_bw="0" op_56_bw="7" op_57_bw="0" op_58_bw="7" op_59_bw="0" op_60_bw="7" op_61_bw="0" op_62_bw="7" op_63_bw="0" op_64_bw="7" op_65_bw="0" op_66_bw="7" op_67_bw="0" op_68_bw="7" op_69_bw="0" op_70_bw="7" op_71_bw="0" op_72_bw="7" op_73_bw="0" op_74_bw="7" op_75_bw="0" op_76_bw="7" op_77_bw="0" op_78_bw="7" op_79_bw="0" op_80_bw="7" op_81_bw="0" op_82_bw="7" op_83_bw="0" op_84_bw="7" op_85_bw="0" op_86_bw="7" op_87_bw="0" op_88_bw="7" op_89_bw="0" op_90_bw="7" op_91_bw="0" op_92_bw="7" op_93_bw="0" op_94_bw="7" op_95_bw="0" op_96_bw="7" op_97_bw="0" op_98_bw="7" op_99_bw="0" op_100_bw="7" op_101_bw="0" op_102_bw="7" op_103_bw="0" op_104_bw="7" op_105_bw="0" op_106_bw="7" op_107_bw="0" op_108_bw="7" op_109_bw="0" op_110_bw="7" op_111_bw="0" op_112_bw="7" op_113_bw="0" op_114_bw="7" op_115_bw="0" op_116_bw="7" op_117_bw="0" op_118_bw="7" op_119_bw="0" op_120_bw="7" op_121_bw="0" op_122_bw="7" op_123_bw="0" op_124_bw="7" op_125_bw="0" op_126_bw="7" op_127_bw="0" op_128_bw="7" op_129_bw="0" op_130_bw="7" op_131_bw="0" op_132_bw="7" op_133_bw="0">
<![CDATA[
.loopexit:0  %t_V_lcssa = phi i7 [ 16, %_ZN9ap_ufixedILi81ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit ], [ 15, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.0 ], [ 14, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.1 ], [ 13, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.2 ], [ 12, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.3 ], [ 11, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.4 ], [ 10, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.5 ], [ 9, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.6 ], [ 8, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.7 ], [ 7, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.8 ], [ 6, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.9 ], [ 5, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.10 ], [ 4, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.11 ], [ 3, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.12 ], [ 2, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.13 ], [ 1, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.14 ], [ 0, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.15 ], [ -1, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.16 ], [ -2, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.17 ], [ -3, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.18 ], [ -4, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.19 ], [ -5, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.20 ], [ -6, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.21 ], [ -7, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.22 ], [ -8, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.23 ], [ -9, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.24 ], [ -10, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.25 ], [ -11, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.26 ], [ -12, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.27 ], [ -13, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.28 ], [ -14, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.29 ], [ -15, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.30 ], [ -16, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.31 ], [ -17, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.32 ], [ -18, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.33 ], [ -19, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.34 ], [ -20, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.35 ], [ -21, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.36 ], [ -22, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.37 ], [ -23, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.38 ], [ -24, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.39 ], [ -25, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.40 ], [ -26, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.41 ], [ -27, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.42 ], [ -28, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.43 ], [ -29, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.44 ], [ -30, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.45 ], [ -31, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.46 ], [ -32, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.47 ], [ -33, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.48 ], [ -34, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.49 ], [ -35, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.50 ], [ -36, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.51 ], [ -37, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.52 ], [ -38, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.53 ], [ -39, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.54 ], [ -40, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.55 ], [ -41, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.56 ], [ -42, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.57 ], [ -43, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.58 ], [ -44, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.59 ], [ -45, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.60 ], [ -46, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.61 ], [ -47, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.62 ], [ -48, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.63 ], [ -49, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.64 ], [ %select_ln730, %_ZN13ap_fixed_baseILi81ELi1ELb0EL9ap_q_mode5EL9ap_o_mode3ELi0EElSEi.exit.65 ]

]]></Node>
<StgValue><ssdm name="t_V_lcssa"/></StgValue>
</operation>

<operation id="721" st_id="26" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="679" bw="73" op_0_bw="7">
<![CDATA[
.loopexit:2  %sext_ln1118 = sext i7 %t_V_lcssa to i73

]]></Node>
<StgValue><ssdm name="sext_ln1118"/></StgValue>
</operation>

<operation id="722" st_id="26" stage="5" lat="5">
<core>MulnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="680" bw="73" op_0_bw="73" op_1_bw="73">
<![CDATA[
.loopexit:3  %r_V_33 = mul i73 %sext_ln1118, 102290469161621245278

]]></Node>
<StgValue><ssdm name="r_V_33"/></StgValue>
</operation>

<operation id="723" st_id="26" stage="3" lat="4">
<core>Mul4S</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="769" bw="56" op_0_bw="56" op_1_bw="56">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:79  %r_V_38 = mul i56 %zext_ln1118_4, %r_V_29

]]></Node>
<StgValue><ssdm name="r_V_38"/></StgValue>
</operation>
</state>

<state id="27" st_id="27">

<operation id="724" st_id="27" stage="4" lat="5">
<core>MulnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="680" bw="73" op_0_bw="73" op_1_bw="73">
<![CDATA[
.loopexit:3  %r_V_33 = mul i73 %sext_ln1118, 102290469161621245278

]]></Node>
<StgValue><ssdm name="r_V_33"/></StgValue>
</operation>

<operation id="725" st_id="27" stage="2" lat="4">
<core>Mul4S</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="769" bw="56" op_0_bw="56" op_1_bw="56">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:79  %r_V_38 = mul i56 %zext_ln1118_4, %r_V_29

]]></Node>
<StgValue><ssdm name="r_V_38"/></StgValue>
</operation>
</state>

<state id="28" st_id="28">

<operation id="726" st_id="28" stage="3" lat="5">
<core>MulnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="680" bw="73" op_0_bw="73" op_1_bw="73">
<![CDATA[
.loopexit:3  %r_V_33 = mul i73 %sext_ln1118, 102290469161621245278

]]></Node>
<StgValue><ssdm name="r_V_33"/></StgValue>
</operation>

<operation id="727" st_id="28" stage="1" lat="4">
<core>Mul4S</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="769" bw="56" op_0_bw="56" op_1_bw="56">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:79  %r_V_38 = mul i56 %zext_ln1118_4, %r_V_29

]]></Node>
<StgValue><ssdm name="r_V_38"/></StgValue>
</operation>
</state>

<state id="29" st_id="29">

<operation id="728" st_id="29" stage="2" lat="5">
<core>MulnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="680" bw="73" op_0_bw="73" op_1_bw="73">
<![CDATA[
.loopexit:3  %r_V_33 = mul i73 %sext_ln1118, 102290469161621245278

]]></Node>
<StgValue><ssdm name="r_V_33"/></StgValue>
</operation>

<operation id="729" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="761" bw="68" op_0_bw="68" op_1_bw="18" op_2_bw="50">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:71  %eZ_V_3 = call i68 @_ssdm_op_BitConcatenate.i68.i18.i50(i18 -131072, i50 %p_Val2_46)

]]></Node>
<StgValue><ssdm name="eZ_V_3"/></StgValue>
</operation>

<operation id="730" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="763" bw="78" op_0_bw="78" op_1_bw="44" op_2_bw="34">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:73  %lhs_V_7 = call i78 @_ssdm_op_BitConcatenate.i78.i44.i34(i44 %tmp_41, i34 0)

]]></Node>
<StgValue><ssdm name="lhs_V_7"/></StgValue>
</operation>

<operation id="731" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="764" bw="79" op_0_bw="78">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:74  %zext_ln728_5 = zext i78 %lhs_V_7 to i79

]]></Node>
<StgValue><ssdm name="zext_ln728_5"/></StgValue>
</operation>

<operation id="732" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="765" bw="79" op_0_bw="68">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:75  %rhs_V_6 = zext i68 %eZ_V_3 to i79

]]></Node>
<StgValue><ssdm name="rhs_V_6"/></StgValue>
</operation>

<operation id="733" st_id="29" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="766" bw="79" op_0_bw="79" op_1_bw="79">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:76  %ret_V_7 = add i79 %zext_ln728_5, %rhs_V_6

]]></Node>
<StgValue><ssdm name="ret_V_7"/></StgValue>
</operation>

<operation id="734" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="770" bw="67" op_0_bw="67" op_1_bw="56" op_2_bw="11">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:80  %rhs_V_7 = call i67 @_ssdm_op_BitConcatenate.i67.i56.i11(i56 %r_V_38, i11 0)

]]></Node>
<StgValue><ssdm name="rhs_V_7"/></StgValue>
</operation>

<operation id="735" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="771" bw="79" op_0_bw="67">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:81  %zext_ln728_6 = zext i67 %rhs_V_7 to i79

]]></Node>
<StgValue><ssdm name="zext_ln728_6"/></StgValue>
</operation>

<operation id="736" st_id="29" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="772" bw="79" op_0_bw="79" op_1_bw="79">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:82  %ret_V_8 = sub i79 %ret_V_7, %zext_ln728_6

]]></Node>
<StgValue><ssdm name="ret_V_8"/></StgValue>
</operation>

<operation id="737" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="777" bw="45" op_0_bw="45" op_1_bw="79" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:87  %tmp_42 = call i45 @_ssdm_op_PartSelect.i45.i79.i32.i32(i79 %ret_V_8, i32 34, i32 78)

]]></Node>
<StgValue><ssdm name="tmp_42"/></StgValue>
</operation>

<operation id="738" st_id="29" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="778" bw="24" op_0_bw="24" op_1_bw="79" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:88  %trunc_ln = call i24 @_ssdm_op_PartSelect.i24.i79.i32.i32(i79 %ret_V_8, i32 55, i32 78)

]]></Node>
<StgValue><ssdm name="trunc_ln"/></StgValue>
</operation>
</state>

<state id="30" st_id="30">

<operation id="739" st_id="30" stage="1" lat="5">
<core>MulnS</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="680" bw="73" op_0_bw="73" op_1_bw="73">
<![CDATA[
.loopexit:3  %r_V_33 = mul i73 %sext_ln1118, 102290469161621245278

]]></Node>
<StgValue><ssdm name="r_V_33"/></StgValue>
</operation>

<operation id="740" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="719" bw="64" op_0_bw="4">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:29  %zext_ln544_1 = zext i4 %a_V to i64

]]></Node>
<StgValue><ssdm name="zext_ln544_1"/></StgValue>
</operation>

<operation id="741" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="720" bw="4" op_0_bw="63" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:30  %log_apfixed_reduce_log_lut_table_ap_fixed_4_4_16_array_V_addr = getelementptr [16 x i63]* @log_apfixed_reduce_log_lut_table_ap_fixed_4_4_16_array_V, i64 0, i64 %zext_ln544_1

]]></Node>
<StgValue><ssdm name="log_apfixed_reduce_log_lut_table_ap_fixed_4_4_16_array_V_addr"/></StgValue>
</operation>

<operation id="742" st_id="30" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="721" bw="63" op_0_bw="4">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:31  %p_Val2_28 = load i63* %log_apfixed_reduce_log_lut_table_ap_fixed_4_4_16_array_V_addr, align 8

]]></Node>
<StgValue><ssdm name="p_Val2_28"/></StgValue>
</operation>

<operation id="743" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="756" bw="64" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:66  %zext_ln544_3 = zext i6 %a_V_2 to i64

]]></Node>
<StgValue><ssdm name="zext_ln544_3"/></StgValue>
</operation>

<operation id="744" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="757" bw="6" op_0_bw="55" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:67  %log_apfixed_reduce_log_lut_table_ap_fixed_12_6_64_array_V_addr = getelementptr [64 x i55]* @log_apfixed_reduce_log_lut_table_ap_fixed_12_6_64_array_V, i64 0, i64 %zext_ln544_3

]]></Node>
<StgValue><ssdm name="log_apfixed_reduce_log_lut_table_ap_fixed_12_6_64_array_V_addr"/></StgValue>
</operation>

<operation id="745" st_id="30" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="758" bw="55" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:68  %p_Val2_45 = load i55* %log_apfixed_reduce_log_lut_table_ap_fixed_12_6_64_array_V_addr, align 8

]]></Node>
<StgValue><ssdm name="p_Val2_45"/></StgValue>
</operation>

<operation id="746" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="773" bw="64" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:83  %zext_ln544_4 = zext i6 %a_V_3 to i64

]]></Node>
<StgValue><ssdm name="zext_ln544_4"/></StgValue>
</operation>

<operation id="747" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="774" bw="6" op_0_bw="50" op_1_bw="64" op_2_bw="64">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:84  %log_apfixed_reduce_log_lut_table_ap_fixed_17_6_64_array_V_addr = getelementptr [64 x i50]* @log_apfixed_reduce_log_lut_table_ap_fixed_17_6_64_array_V, i64 0, i64 %zext_ln544_4

]]></Node>
<StgValue><ssdm name="log_apfixed_reduce_log_lut_table_ap_fixed_17_6_64_array_V_addr"/></StgValue>
</operation>

<operation id="748" st_id="30" stage="2" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="775" bw="50" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:85  %p_Val2_53 = load i50* %log_apfixed_reduce_log_lut_table_ap_fixed_17_6_64_array_V_addr, align 8

]]></Node>
<StgValue><ssdm name="p_Val2_53"/></StgValue>
</operation>

<operation id="749" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="779" bw="48" op_0_bw="24">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:89  %zext_ln1116 = zext i24 %trunc_ln to i48

]]></Node>
<StgValue><ssdm name="zext_ln1116"/></StgValue>
</operation>

<operation id="750" st_id="30" stage="1" lat="1">
<core>Mul</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="780" bw="48" op_0_bw="48" op_1_bw="48">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:90  %r_V_39 = mul i48 %zext_ln1116, %zext_ln1116

]]></Node>
<StgValue><ssdm name="r_V_39"/></StgValue>
</operation>

<operation id="751" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="781" bw="47" op_0_bw="47" op_1_bw="48" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:91  %lshr_ln = call i47 @_ssdm_op_PartSelect.i47.i48.i32.i32(i48 %r_V_39, i32 1, i32 47)

]]></Node>
<StgValue><ssdm name="lshr_ln"/></StgValue>
</operation>

<operation id="752" st_id="30" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="788" bw="67" op_0_bw="67" op_1_bw="73" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:98  %tmp_43 = call i67 @_ssdm_op_PartSelect.i67.i73.i32.i32(i73 %r_V_33, i32 6, i32 72)

]]></Node>
<StgValue><ssdm name="tmp_43"/></StgValue>
</operation>
</state>

<state id="31" st_id="31">

<operation id="753" st_id="31" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="721" bw="63" op_0_bw="4">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:31  %p_Val2_28 = load i63* %log_apfixed_reduce_log_lut_table_ap_fixed_4_4_16_array_V_addr, align 8

]]></Node>
<StgValue><ssdm name="p_Val2_28"/></StgValue>
</operation>

<operation id="754" st_id="31" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="758" bw="55" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:68  %p_Val2_45 = load i55* %log_apfixed_reduce_log_lut_table_ap_fixed_12_6_64_array_V_addr, align 8

]]></Node>
<StgValue><ssdm name="p_Val2_45"/></StgValue>
</operation>

<operation id="755" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="759" bw="63" op_0_bw="55">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:69  %zext_ln203_1 = zext i55 %p_Val2_45 to i63

]]></Node>
<StgValue><ssdm name="zext_ln203_1"/></StgValue>
</operation>

<operation id="756" st_id="31" stage="1" lat="2">
<core>ROM_nP</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="775" bw="50" op_0_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:85  %p_Val2_53 = load i50* %log_apfixed_reduce_log_lut_table_ap_fixed_17_6_64_array_V_addr, align 8

]]></Node>
<StgValue><ssdm name="p_Val2_53"/></StgValue>
</operation>

<operation id="757" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="776" bw="63" op_0_bw="50">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:86  %zext_ln203_2 = zext i50 %p_Val2_53 to i63

]]></Node>
<StgValue><ssdm name="zext_ln203_2"/></StgValue>
</operation>

<operation id="758" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="782" bw="70" op_0_bw="70" op_1_bw="45" op_2_bw="25">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:92  %lhs_V_8 = call i70 @_ssdm_op_BitConcatenate.i70.i45.i25(i45 %tmp_42, i25 0)

]]></Node>
<StgValue><ssdm name="lhs_V_8"/></StgValue>
</operation>

<operation id="759" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="783" bw="71" op_0_bw="70">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:93  %zext_ln728_7 = zext i70 %lhs_V_8 to i71

]]></Node>
<StgValue><ssdm name="zext_ln728_7"/></StgValue>
</operation>

<operation id="760" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="784" bw="71" op_0_bw="47">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:94  %zext_ln703 = zext i47 %lshr_ln to i71

]]></Node>
<StgValue><ssdm name="zext_ln703"/></StgValue>
</operation>

<operation id="761" st_id="31" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="785" bw="71" op_0_bw="71" op_1_bw="71">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:95  %ret_V_9 = sub i71 %zext_ln728_7, %zext_ln703

]]></Node>
<StgValue><ssdm name="ret_V_9"/></StgValue>
</operation>

<operation id="762" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="786" bw="46" op_0_bw="46" op_1_bw="71" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:96  %trunc_ln708_s = call i46 @_ssdm_op_PartSelect.i46.i71.i32.i32(i71 %ret_V_9, i32 25, i32 70)

]]></Node>
<StgValue><ssdm name="trunc_ln708_s"/></StgValue>
</operation>

<operation id="763" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="787" bw="74" op_0_bw="46">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:97  %sum_V = sext i46 %trunc_ln708_s to i74

]]></Node>
<StgValue><ssdm name="sum_V"/></StgValue>
</operation>

<operation id="764" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="789" bw="73" op_0_bw="73" op_1_bw="67" op_2_bw="6">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:99  %shl_ln1 = call i73 @_ssdm_op_BitConcatenate.i73.i67.i6(i67 %tmp_43, i6 0)

]]></Node>
<StgValue><ssdm name="shl_ln1"/></StgValue>
</operation>

<operation id="765" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="790" bw="74" op_0_bw="73">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:100  %sext_ln703 = sext i73 %shl_ln1 to i74

]]></Node>
<StgValue><ssdm name="sext_ln703"/></StgValue>
</operation>

<operation id="766" st_id="31" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="791" bw="63" op_0_bw="63" op_1_bw="63">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:101  %add_ln703 = add i63 %zext_ln203_1, %p_Val2_28

]]></Node>
<StgValue><ssdm name="add_ln703"/></StgValue>
</operation>

<operation id="767" st_id="31" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="792" bw="63" op_0_bw="63" op_1_bw="63">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:102  %add_ln703_27 = add i63 %add_ln703, %zext_ln203_2

]]></Node>
<StgValue><ssdm name="add_ln703_27"/></StgValue>
</operation>

<operation id="768" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="793" bw="74" op_0_bw="63">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:103  %zext_ln703_1 = zext i63 %add_ln703_27 to i74

]]></Node>
<StgValue><ssdm name="zext_ln703_1"/></StgValue>
</operation>

<operation id="769" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="795" bw="74" op_0_bw="67">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:105  %sext_ln703_1 = sext i67 %add_ln703_28 to i74

]]></Node>
<StgValue><ssdm name="sext_ln703_1"/></StgValue>
</operation>

<operation id="770" st_id="31" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="796" bw="74" op_0_bw="74" op_1_bw="74">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:106  %add_ln703_29 = add i74 %sext_ln703, %sum_V

]]></Node>
<StgValue><ssdm name="add_ln703_29"/></StgValue>
</operation>

<operation id="771" st_id="31" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="797" bw="74" op_0_bw="74" op_1_bw="74">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:107  %add_ln703_30 = add i74 %add_ln703_29, %sext_ln703_1

]]></Node>
<StgValue><ssdm name="add_ln703_30"/></StgValue>
</operation>

<operation id="772" st_id="31" stage="1" lat="1">
<core>TAddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="798" bw="74" op_0_bw="74" op_1_bw="74">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:108  %log_base_V = add i74 %add_ln703_30, %zext_ln703_1

]]></Node>
<StgValue><ssdm name="log_base_V"/></StgValue>
</operation>

<operation id="773" st_id="31" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="799" bw="1" op_0_bw="1" op_1_bw="74" op_2_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:109  %p_Result_17 = call i1 @_ssdm_op_BitSelect.i1.i74.i32(i74 %log_base_V, i32 73)

]]></Node>
<StgValue><ssdm name="p_Result_17"/></StgValue>
</operation>
</state>

<state id="32" st_id="32">

<operation id="774" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
_ZN8ap_fixedILi67ELi17EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit:0  call void (...)* @_ssdm_op_SpecPipeline(i32 -1, i32 1, i32 1, i32 0, [1 x i8]* @p_str6) nounwind

]]></Node>
<StgValue><ssdm name="specpipeline_ln500"/></StgValue>
</operation>

<operation id="775" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="800" bw="18" op_0_bw="18" op_1_bw="1" op_2_bw="17">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:110  %shl_ln703_1 = call i18 @_ssdm_op_BitConcatenate.i18.i1.i17(i1 %p_Result_17, i17 -65536)

]]></Node>
<StgValue><ssdm name="shl_ln703_1"/></StgValue>
</operation>

<operation id="776" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="801" bw="74" op_0_bw="18">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:111  %sext_ln703_2 = sext i18 %shl_ln703_1 to i74

]]></Node>
<StgValue><ssdm name="sext_ln703_2"/></StgValue>
</operation>

<operation id="777" st_id="32" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="802" bw="74" op_0_bw="74" op_1_bw="74">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:112  %log_base_V_1 = add i74 %sext_ln703_2, %log_base_V

]]></Node>
<StgValue><ssdm name="log_base_V_1"/></StgValue>
</operation>

<operation id="778" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="803" bw="57" op_0_bw="57" op_1_bw="74" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:113  %trunc_ln708_24 = call i57 @_ssdm_op_PartSelect.i57.i74.i32.i32(i74 %log_base_V_1, i32 17, i32 73)

]]></Node>
<StgValue><ssdm name="trunc_ln708_24"/></StgValue>
</operation>

<operation id="779" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="804" bw="67" op_0_bw="57">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:114  %r_V_32 = sext i57 %trunc_ln708_24 to i67

]]></Node>
<StgValue><ssdm name="r_V_32"/></StgValue>
</operation>

<operation id="780" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln1497" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="805" bw="0" op_0_bw="0">
<![CDATA[
_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit:115  br label %2

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="781" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="807" bw="67" op_0_bw="67" op_1_bw="0" op_2_bw="67" op_3_bw="0">
<![CDATA[
:0  %agg_result_V_0 = phi i67 [ %r_V_32, %_ZN9ap_ufixedILi88ELi1EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1ILi87ELi2ELb0ELS0_5ELS1_3ELi0EEERK13ap_fixed_baseIXT_EXT0_EXT1_EXT2_EXT3_EXT4_EE.exit ], [ -73786976294838206464, %_ZN8ap_fixedILi67ELi17EL9ap_q_mode5EL9ap_o_mode3ELi0EEC1Ei.exit ]

]]></Node>
<StgValue><ssdm name="agg_result_V_0"/></StgValue>
</operation>

<operation id="782" st_id="32" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="808" bw="0" op_0_bw="67">
<![CDATA[
:1  ret i67 %agg_result_V_0

]]></Node>
<StgValue><ssdm name="ret_ln792"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
