// Generated by CIRCT firtool-1.62.0
module ALU(
  input         clock,
                reset,
  input  [63:0] io_src1,
                io_src2,
  output [63:0] io_out,
  input  [3:0]  io_op
);

  wire [126:0] _io_out_T_8 = {63'h0, io_src1} << io_src2[5:0];
  assign io_out =
    io_op == 4'h0
      ? io_src1 + io_src2
      : io_op == 4'h1
          ? io_src1 - io_src2
          : io_op == 4'h2
              ? io_src1 & io_src2
              : io_op == 4'h3
                  ? io_src1 | io_src2
                  : io_op == 4'h4
                      ? io_src1 ^ io_src2
                      : io_op == 4'h5
                          ? _io_out_T_8[63:0]
                          : io_op == 4'h6
                              ? io_src1 >> io_src2[5:0]
                              : io_op == 4'h7
                                  ? $signed($signed(io_src1) >>> io_src2[5:0])
                                  : 64'h0;
endmodule

