# Virtualizaci√≥n en ARM y Nuevos Modelos de C√≥mputo

---

> **Materia:** Lenguajes de Interfaz  
> **Tema:** Virtualizaci√≥n en ARM y nuevos modelos de c√≥mputo  
> **Nombre:** Stephanie Ariana Medrano Vargas  
> **No. Control:** 23212013  
> **Grupo:** ISC-6C  
> **Docente:** M.C. Ren√© Solis Reyes  
> **Fecha:** 17/02/2026  
> **Instituto Tecnol√≥gico de Tijuana**

---

## Tabla de Contenidos

1. [Introducci√≥n](#1-introducci√≥n)
2. [Conceptos base: virtualizaci√≥n y tipos de hipervisores](#2-conceptos-base-virtualizaci√≥n-y-tipos-de-hipervisores)
3. [¬øQu√© hace especial a la virtualizaci√≥n en ARM?](#3-qu√©-hace-especial-a-la-virtualizaci√≥n-en-arm)
4. [Extensiones clave de virtualizaci√≥n en ARM](#4-extensiones-clave-de-virtualizaci√≥n-en-arm)
5. [Software real: KVM y Xen en ARM](#5-software-real-kvm-y-xen-en-arm)
6. [ARM en la nube y en el borde](#6-arm-en-la-nube-y-en-el-borde)
7. [Nuevos modelos de c√≥mputo](#7-nuevos-modelos-de-c√≥mputo)
8. [Ejemplo pr√°ctico en ensamblador AArch64](#8-ejemplo-pr√°ctico-en-ensamblador-aarch64)
9. [Tabla comparativa: virtualizaci√≥n ARM vs x86](#9-tabla-comparativa-virtualizaci√≥n-arm-vs-x86)
10. [Conclusiones](#10-conclusiones)
11. [Referencias](#11-referencias)

---

## 1. Introducci√≥n

Cuando pensamos en virtualizaci√≥n, lo primero que viene a la mente son las m√°quinas virtuales para probar sistemas operativos o los servidores en la nube. B√°sicamente, se trata de que un **hipervisor** reparta los recursos de una sola m√°quina f√≠sica entre varios sistemas que conviven aislados entre s√≠ (IBM, s.f.; AWS, s.f.).

Lo interesante es que ARM ya no es solo "el procesador del celular". Hoy, arquitecturas como ARMv8-A y ARMv9 est√°n en centros de datos, dispositivos de edge computing y hasta veh√≠culos aut√≥nomos, as√≠ que la virtualizaci√≥n en ARM tiene que ser eficiente, segura y capaz de correr desde Linux hasta microVMs.

Aparte de eso, est√°n apareciendo modelos de c√≥mputo que van m√°s all√° de la VM cl√°sica: microVMs que arrancan en milisegundos, WebAssembly como sandbox ultraligero, y **confidential computing** que protege datos incluso del propio hipervisor. En este documento se analiza c√≥mo ARM maneja todo esto a nivel de hardware y por qu√© resulta clave en estos nuevos paradigmas.

---

## 2. Conceptos base: virtualizaci√≥n y tipos de hipervisores

La virtualizaci√≥n, en t√©rminos simples, consiste en tomar los recursos f√≠sicos de una m√°quina (CPU, memoria, E/S) y repartirlos entre varios sistemas operativos que corren al mismo tiempo sin enterarse unos de otros. El encargado de hacer esto posible es el **hipervisor**, y existen dos tipos principales (AWS, s.f.; IBM, s.f.):

**Hipervisor Tipo 1 (bare-metal):** Va directo sobre el hardware, sin un sistema operativo de por medio. Esto le da mejor rendimiento porque no hay capas extra. Ejemplos conocidos: Xen, KVM, Microsoft Hyper-V.

**Hipervisor Tipo 2 (hosted):** Corre como una aplicaci√≥n m√°s dentro de un sistema operativo. Es m√°s f√°cil de instalar y usar, pero al tener esa capa adicional, pierde algo de rendimiento. Ejemplos: VirtualBox, VMware Workstation.

```mermaid
graph TD
    subgraph "Hipervisor Tipo 1 (Bare-metal)"
        A1["VM 1<br/>Guest OS"] --> H1["Hipervisor"]
        A2["VM 2<br/>Guest OS"] --> H1
        H1 --> HW1["Hardware F√≠sico"]
    end

    subgraph "Hipervisor Tipo 2 (Hosted)"
        B1["VM 1<br/>Guest OS"] --> H2["Hipervisor"]
        B2["VM 2<br/>Guest OS"] --> H2
        H2 --> OS2["Sistema Operativo Host"]
        OS2 --> HW2["Hardware F√≠sico"]
    end
```

En el mundo Linux, la opci√≥n m√°s popular es **KVM (Kernel-based Virtual Machine)**, que b√°sicamente convierte al propio kernel en un hipervisor. Se controla desde espacio de usuario con herramientas como QEMU, usando llamadas `ioctl()` (kernel.org, s.f.).

---

## 3. ¬øQu√© hace especial a la virtualizaci√≥n en ARM?

### 3.1 Niveles de Excepci√≥n (Exception Levels) y el rol de EL2

Mientras que x86 maneja la virtualizaci√≥n con modos root/non-root (VMX), ARM tiene su propio enfoque: los **Exception Levels (EL)**, que funcionan como una jerarqu√≠a de privilegios. En ARMv8-A AArch64 hay cuatro niveles, y cada uno tiene un rol bien definido (Arm Developer, s.f.; openEuler, 2020):

```mermaid
graph BT
    EL0["üü¢ EL0 ‚Äî Aplicaciones de usuario<br/>(Sin instrucciones privilegiadas)"]
    EL1["üîµ EL1 ‚Äî Kernel del SO<br/>Instrucci√≥n: SVC (Supervisor Call)"]
    EL2["üü† EL2 ‚Äî Hipervisor<br/>Instrucci√≥n: HVC (Hypervisor Call)"]
    EL3["üî¥ EL3 ‚Äî Monitor Seguro / TrustZone<br/>Instrucci√≥n: SMC (Secure Monitor Call)"]

    EL0 -->|"SVC"| EL1
    EL1 -->|"HVC"| EL2
    EL2 -->|"SMC"| EL3

    style EL0 fill:#d4edda,stroke:#155724
    style EL1 fill:#cce5ff,stroke:#004085
    style EL2 fill:#fff3cd,stroke:#856404
    style EL3 fill:#f8d7da,stroke:#721c24
```

El nivel clave para virtualizaci√≥n es **EL2**: ah√≠ es donde vive el hipervisor y desde donde se decide qu√© instrucciones del guest se ejecutan directo en hardware y cu√°les necesitan ser interceptadas. Cuando una VM intenta hacer algo privilegiado que no le corresponde, el procesador genera una excepci√≥n y le pasa el control al hipervisor en EL2 (openEuler, 2020).

Las instrucciones para moverse entre niveles son estas:

| Instrucci√≥n | Transici√≥n | Prop√≥sito |
|---|---|---|
| `SVC` | EL0 ‚Üí EL1 | System call (equivalente a `syscall` en x86) |
| `HVC` | EL1 ‚Üí EL2 | Hypercall (solicitar servicios al hipervisor) |
| `SMC` | EL1/EL2 ‚Üí EL3 | Secure Monitor Call (acceso a firmware seguro) |

### 3.2 Traducci√≥n de memoria en dos etapas (Stage-2)

Otro pilar fundamental es el manejo de memoria. Para que cada VM est√© realmente aislada, ARM usa una **traducci√≥n de direcciones en dos etapas** (Arm Developer, s.f.):

```mermaid
flowchart LR
    VA["Direcci√≥n Virtual<br/>(VA)"]
    IPA["Direcci√≥n F√≠sica<br/>Intermedia (IPA)"]
    PA["Direcci√≥n F√≠sica<br/>Real (PA)"]

    VA -->|"Stage 1<br/>Guest OS (EL1)<br/>TTBR0/1_EL1"| IPA
    IPA -->|"Stage 2<br/>Hipervisor (EL2)<br/>VTTBR_EL2"| PA

    style VA fill:#cce5ff,stroke:#004085
    style IPA fill:#fff3cd,stroke:#856404
    style PA fill:#d4edda,stroke:#155724
```

¬øQu√© significa esto en la pr√°ctica? El guest hace su propia traducci√≥n de direcciones virtuales a "f√≠sicas", pero esas direcciones "f√≠sicas" en realidad son intermedias (IPA). Despu√©s, el hipervisor en EL2 aplica otra traducci√≥n para llegar a la direcci√≥n f√≠sica real. As√≠, aunque el guest crea que tiene acceso a cierta memoria, Stage-2 puede bloquearla o redirigirla. Es un mecanismo comparable a las Extended Page Tables (EPT) de Intel o las Nested Page Tables (NPT) de AMD.

Para evitar conflictos, cada VM recibe un **VMID (Virtual Machine Identifier)** que etiqueta las entradas del TLB, lo que permite que traducciones de varias VMs convivan en la cach√© sin pisarse unas a otras (Arm Developer, s.f.).

### 3.3 Virtualizaci√≥n de interrupciones (GIC)

No basta con virtualizar CPU y memoria, tambi√©n hay que encargarse de las interrupciones. ARM utiliza el **Generic Interrupt Controller (GIC)**, que tiene extensiones para reducir la cantidad de veces que el guest tiene que "salir" hacia el hipervisor al manejar IRQs. En Linux/KVM se implementa un controlador virtual llamado **vGIC** que presenta interrupciones virtuales al guest (vIRQs, vFIQs y vSErrors), lo cual mejora bastante el rendimiento (Arm Developer, s.f.).

---

## 4. Extensiones clave de virtualizaci√≥n en ARM

### 4.1 Virtualization Host Extensions (VHE) ‚Äì ARMv8.1-A

En la primera versi√≥n de ARMv8.0, EL2 estaba pensado para hipervisores Tipo 1 peque√±os como Xen. El problema surgi√≥ con hipervisores Tipo 2 como **KVM**, que corren dentro del kernel Linux en EL1: cada vez que hab√≠a una transici√≥n entre la VM y el hipervisor, tocaba hacer un cambio completo de contexto entre EL1 y EL2, lo cual era bastante costoso.

Las **Virtualization Host Extensions (VHE)**, que llegaron con ARMv8.1-A, resuelven esto de una forma elegante: permiten que el kernel del host corra directamente en EL2 (Arm Community, 2014; Dall et al., 2017):

```mermaid
graph TD
    subgraph "SIN VHE ‚Äî ARMv8.0"
        S_EL0A["Apps Host (EL0)"]
        S_EL1["Linux Host (EL1)"]
        S_EL2["KVM / HYP peque√±o (EL2)"]
        S_EL0A --> S_EL1
        S_EL1 -->|"‚ö†Ô∏è Cambio de contexto<br/>costoso en cada<br/>transici√≥n VM‚ÜîHost"| S_EL2
    end

    subgraph "CON VHE ‚Äî ARMv8.1+"
        C_EL0A["Apps Host (EL0)"]
        C_EL1["Solo Guest Kernels (EL1)"]
        C_EL2["Linux Host + KVM completo (EL2)"]
        C_EL0A --> C_EL2
        C_EL1 -->|"‚úÖ EL1 reservado<br/>solo para guests"| C_EL2
    end

    style S_EL2 fill:#f8d7da,stroke:#721c24
    style C_EL2 fill:#d4edda,stroke:#155724
```

Para activar VHE se configuran dos bits en el registro `HCR_EL2`:

- **`E2H = 1`**: Redirige los accesos a registros de EL1 hacia sus equivalentes en EL2 a nivel de hardware.
- **`TGE = 1`**: Redirige las excepciones de EL0 directamente a EL2.

En las mediciones realizadas, VHE logra reducir la sobrecarga de virtualizaci√≥n de KVM en ARM hasta dejarla en niveles comparables con KVM en x86, sobre todo en cargas con mucho I/O (Dall et al., 2017).

### 4.2 Virtualizaci√≥n Anidada ‚Äì ARMv8.3-A

A veces se necesita correr un hipervisor dentro de una VM (s√≠, virtualizaci√≥n dentro de virtualizaci√≥n). ARMv8.3-A agreg√≥ soporte para esto, porque antes las instrucciones de hipervisor ejecutadas desde EL1 simplemente causaban excepciones fatales en vez de redirigirse a EL2.

El proyecto **NEVE** (Nested Virtualization Extensions) mostr√≥ que sin optimizaci√≥n, la virtualizaci√≥n anidada en ARM pod√≠a ser hasta 155 veces m√°s lenta que una VM normal. Sin embargo, con t√©cnicas de reducci√≥n de traps lograron llevarla a niveles aceptables (Mi et al., 2017).

```mermaid
flowchart TD
    NVM["Nested VM<br/>(VM dentro de VM)"]
    GH["Guest Hypervisor<br/>(ejecuta en EL1)"]
    HH["Host Hypervisor<br/>(ejecuta en EL2)"]
    HW["Hardware ARM"]

    NVM -->|"Instrucci√≥n privilegiada"| GH
    GH -->|"Trap a EL2<br/>(ARMv8.3 habilita esto)"| HH
    HH -->|"Emula o ejecuta"| HW

    style NVM fill:#e2d9f3,stroke:#6f42c1
    style GH fill:#fff3cd,stroke:#856404
    style HH fill:#cce5ff,stroke:#004085
```

### 4.3 ARM Confidential Compute Architecture (CCA) ‚Äì ARMv9-A

Con ARMv9-A lleg√≥ un cambio importante en seguridad. La **Realm Management Extension (RME)** ampli√≥ el modelo que antes solo ten√≠a dos mundos (Normal y Secure/TrustZone) a **cuatro mundos** completos (Arm, s.f.; Linux Kernel Documentation, s.f.):

```mermaid
graph TD
    subgraph "Normal World"
        NW_EL0["Apps (EL0)"]
        NW_EL1["Guest OS (EL1)"]
        NW_EL2["Hypervisor (EL2)"]
        NW_EL0 --> NW_EL1 --> NW_EL2
    end

    subgraph "Secure World (TrustZone)"
        SW_EL0["Trusted Apps (EL0)"]
        SW_EL1["Trusted OS (EL1)"]
        SW_EL0 --> SW_EL1
    end

    subgraph "Realm World üîí"
        RW_EL0["Realm App (EL0)"]
        RW_EL1["Realm Guest (EL1)"]
        RW_EL2["RMM - Realm Mgmt Monitor (EL2)"]
        RW_EL0 --> RW_EL1 --> RW_EL2
    end

    ROOT["Root World ‚Äî Monitor EL3<br/>(ARM Trusted Firmware)<br/>Gestiona transiciones entre mundos"]

    NW_EL2 --> ROOT
    SW_EL1 --> ROOT
    RW_EL2 --> ROOT

    style ROOT fill:#f8d7da,stroke:#721c24
    style RW_EL2 fill:#d4edda,stroke:#155724
    style RW_EL1 fill:#d4edda,stroke:#155724
    style RW_EL0 fill:#d4edda,stroke:#155724
```

Lo interesante de los **Realms** es que protegen el c√≥digo y los datos de una VM incluso del hipervisor que la administra. El hipervisor sigue pudiendo gestionar recursos como CPU y memoria, pero no puede leer ni modificar lo que hay dentro del Realm. Esto funciona gracias a tres componentes:

- **Realm Management Monitor (RMM):** Un firmware dentro del Realm world que gestiona el ciclo de vida de cada Realm.
- **Granule Protection Tables (GPT):** Tablas controladas desde el Root world que definen a qu√© mundo pertenece cada p√°gina de memoria.
- **Attestation remota:** Tokens criptogr√°ficos firmados que sirven para verificar que el Realm y la plataforma no han sido alterados.

---

## 5. Software real: KVM y Xen en ARM

### 5.1 KVM en ARM

**KVM** es la soluci√≥n de virtualizaci√≥n que viene integrada directamente en el kernel Linux. Funciona exponiendo una API basada en `ioctl()` con la que se pueden crear VMs, asignar vCPUs, configurar memoria y dispositivos virtuales. Desde espacio de usuario, normalmente se controla con **QEMU** (kernel.org, s.f.).

En ARM/arm64, KVM usa EL2 para interceptar las operaciones privilegiadas del guest. Con VHE habilitado, todo el kernel Linux (incluyendo KVM) corre en EL2, y EL1 queda exclusivamente para los guests. Esto simplifica bastante la arquitectura y se nota en el rendimiento.

```mermaid
flowchart LR
    USER["Espacio de usuario<br/>(QEMU)"] -->|"ioctl()"| KVM["KVM<br/>(dentro del kernel)"]
    KVM -->|"Configura EL2<br/>Stage-2, vGIC"| HW["Hardware ARM<br/>(EL2 + Stage-2)"]
    HW -->|"Ejecuta"| VM["VM Guest<br/>(EL0 + EL1)"]
    VM -->|"Trap en instrucci√≥n<br/>privilegiada"| KVM

    style KVM fill:#cce5ff,stroke:#004085
    style VM fill:#d4edda,stroke:#155724
```

### 5.2 Xen en ARM

**Xen** es un hipervisor Tipo 1 que se usa mucho en la industria, incluyendo sistemas embebidos y automotriz, por su enfoque en aislamiento estricto con dominios (Dom0/DomU). En ARM, aprovecha las extensiones de virtualizaci√≥n del hardware desde ARMv7-A y ARMv8-A. Antes de VHE, Xen ten√≠a ventaja sobre KVM en ARM porque su dise√±o como hipervisor bare-metal le permit√≠a transiciones m√°s r√°pidas. Con la llegada de VHE, KVM cerr√≥ esa brecha de rendimiento de forma significativa (Xen Project, s.f.; Dall et al., 2017).

---

## 6. ARM en la nube y en el borde

### 6.1 Cloud sobre ARM

ARM ya no es ajeno a los centros de datos. Procesadores como **AWS Graviton** (basado en ARM Neoverse) ofrecen instancias EC2 con hasta un 40% mejor relaci√≥n precio-rendimiento comparado con las equivalentes en x86 (AWS, s.f.). No son los √∫nicos: **Ampere Altra**, **NVIDIA Grace** y **Huawei Kunpeng** tambi√©n compiten fuerte en el mercado de servidores.

Google Cloud (s.f.) tambi√©n ofrece instancias ARM, destacando las ventajas en eficiencia energ√©tica y costos operativos, especialmente para aplicaciones containerizadas y nativas en la nube.

![AWS Graviton](https://assets.aboutamazon.com/dims4/default/3efeedc/2147483647/strip/true/crop/1597x900+2+0/resize/1320x744!/quality/90/?url=https%3A%2F%2Famazon-blogs-brightspot.s3.amazonaws.com%2Fa4%2F88%2F0a976a694d4ebd03c1520db97de1%2Faa-jul2024-aws-graviton4-standard-inline-v7-1600x900.jpg)
*Figura 1. Procesador AWS Graviton4, dise√±ado por Amazon sobre arquitectura ARM para instancias en la nube (Fuente: Amazon).*

### 6.2 Edge Computing

El **edge computing** consiste en procesar datos lo m√°s cerca posible de donde se generan: sensores, gateways, redes 5G, etc. La idea es reducir la latencia y no depender tanto del ancho de banda hacia la nube. Seg√∫n Computer Weekly (2026), entre las tendencias clave para 2026 est√°n la inferencia de IA en el borde, la convergencia IT/OT, y el uso de procesadores ARM por su bajo consumo en nodos distribuidos.

```mermaid
flowchart LR
    IOT["üå°Ô∏è Sensores / IoT"] --> EDGE["‚ö° Nodo Edge<br/>(Procesador ARM)<br/>Baja latencia"]
    EDGE --> CLOUD["‚òÅÔ∏è Cloud<br/>(ARM Graviton / x86)<br/>Procesamiento pesado"]
    EDGE -->|"Respuesta local<br/>en milisegundos"| IOT

    style IOT fill:#e2d9f3,stroke:#6f42c1
    style EDGE fill:#fff3cd,stroke:#856404
    style CLOUD fill:#cce5ff,stroke:#004085
```

ARM domina en estos escenarios porque permite correr contenedores y microservicios con aislamiento mediante virtualizaci√≥n ligera, sin el consumo energ√©tico de un procesador x86. Las aplicaciones van desde ciudades inteligentes y manufactura predictiva hasta veh√≠culos aut√≥nomos y agricultura de precisi√≥n (IBM Developer, 2025).

---

## 7. Nuevos modelos de c√≥mputo

La industria ya no se limita a la VM tradicional. Est√°n surgiendo unidades de c√≥mputo m√°s peque√±as, m√°s r√°pidas de iniciar, m√°s portables y con mejor seguridad (Computing.es, 2024):

### 7.1 MicroVMs y Serverless

**Firecracker** (open source, creado por AWS) naci√≥ para resolver un problema espec√≠fico: dar el aislamiento de una VM pero con la velocidad de un contenedor. El resultado son microVMs que arrancan en **~125 milisegundos**, ocupan apenas unos MB de RAM y permiten correr miles de instancias en un solo servidor (AWS, 2018).

```mermaid
graph LR
    subgraph "VM Tradicional"
        T_APP["Aplicaci√≥n + Libs"]
        T_OS["Guest OS completo"]
        T_HYP["Hipervisor pesado"]
        T_APP --> T_OS --> T_HYP
    end

    subgraph "MicroVM (Firecracker)"
        F_APP["Aplicaci√≥n + Libs"]
        F_OS["Kernel m√≠nimo"]
        F_HYP["Firecracker VMM ligero"]
        F_APP --> F_OS --> F_HYP
    end

    T_HYP -.-|"‚è±Ô∏è Boot: ~30 seg<br/>üíæ RAM: ~512 MB+<br/>üì¶ ~50 VMs/host"| COMP[" "]
    F_HYP -.-|"‚è±Ô∏è Boot: ~125 ms<br/>üíæ RAM: ~5 MB m√≠n<br/>üì¶ ~4000+ VMs/host"| COMP

    style T_HYP fill:#f8d7da,stroke:#721c24
    style F_HYP fill:#d4edda,stroke:#155724
    style COMP fill:#ffffff,stroke:#ffffff
```

### 7.2 WebAssembly (Wasm)

WebAssembly ofrece un entorno de ejecuci√≥n **memory-safe** y **sandboxed**: los m√≥dulos no tienen acceso al sistema salvo que se les otorgue expl√≠citamente mediante *capabilities*. No viene a reemplazar la virtualizaci√≥n tradicional, pero s√≠ se est√° posicionando como una alternativa ligera para ejecutar componentes peque√±os con aislamiento fuerte y portabilidad entre plataformas, incluyendo ARM (WebAssembly.org, s.f.).

### 7.3 Confidential Computing con ARM CCA

Como se explic√≥ en la secci√≥n 4.3, ARM CCA/RME/Realms lleva el concepto de aislamiento un paso m√°s all√°: protege los datos incluso si el hipervisor del host est√° comprometido. Esto resulta especialmente relevante cuando se trabaja con **modelos de IA** o datos sensibles en centros de datos de terceros donde no se tiene control total del host (Arm, 2023).

### 7.4 C√≥mputo heterog√©neo: CPU + aceleradores

Hoy el c√≥mputo ya no es solo CPU. La tendencia es integrar m√∫ltiples tipos de procesadores (CPU ARM, GPU, NPU, DPU) en un mismo SoC o conectarlos mediante **chiplets**. ARM permite que las VMs, Realms y aplicaciones accedan a estos aceleradores sin romper el aislamiento. Los dise√±os de referencia ARM Helios y Atlas (2025) apuntan precisamente a esto: escalabilidad de interconexi√≥n para escenarios de IA tanto en edge como en datacenter (Arm, 2024).

![SoC moderno](https://www.redseguridad.com/wp-content/uploads/sites/2/2023/01/beneficios-de-un-soc-moderno.jpg)
*Figura 2. Representaci√≥n de un System on Chip (SoC) moderno con m√∫ltiples componentes integrados (Fuente: Red Seguridad).*

```mermaid
graph TD
    SoC["System on Chip (SoC) ARM"]
    CPU["CPU ARM<br/>Neoverse / Cortex"]
    GPU["GPU<br/>Acelerador gr√°fico"]
    NPU["NPU<br/>IA / ML"]
    DPU["DPU<br/>Procesamiento de datos"]

    SoC --> CPU
    SoC --> GPU
    SoC --> NPU
    SoC --> DPU

    VM["VM / Realm"] -->|"Acceso aislado<br/>v√≠a SMMU + Stage-2"| SoC

    style SoC fill:#fff3cd,stroke:#856404
    style VM fill:#d4edda,stroke:#155724
    style NPU fill:#e2d9f3,stroke:#6f42c1
```

---

## 8. Ejemplo pr√°ctico en ensamblador AArch64

El siguiente fragmento de ensamblador ARMv8 (AArch64) muestra c√≥mo el kernel Linux verifica si el procesador soporta VHE durante el arranque y, de ser as√≠, la activa configurando `HCR_EL2`. Es un buen ejemplo de c√≥mo se interact√∫a con la arquitectura a nivel de instrucciones:

```asm
// ============================================================
// Verificaci√≥n y activaci√≥n de VHE en el arranque del kernel
// Basado en el c√≥digo de arch/arm64/kernel/head.S (Linux)
// ============================================================

    // Leer el registro de features de memoria (MMU Features Register 1)
    mrs     x2, id_aa64mmfr1_el1    // Move from System Register
    
    // Extraer campo VH (bits [11:8]) que indica soporte VHE
    ubfx    x2, x2, #8, #4          // Unsigned Bit Field Extract
    
    // Si VH == 0, no hay soporte VHE ‚Üí saltar
    cbz     x2, sin_vhe             // Compare and Branch if Zero

// --- Ruta CON soporte VHE ---
con_vhe:
    mov     x0, #(1 << 31)          // HCR_RW: EL1 en modo AArch64
    orr     x0, x0, #(1 << 34)      // HCR_E2H: Habilitar VHE
    orr     x0, x0, #(1 << 27)      // HCR_TGE: Trap excepciones EL0‚ÜíEL2
    msr     hcr_el2, x0             // Move to System Register (EL2)
    isb                              // Instruction Sync Barrier
    b       continuar_boot           // Branch incondicional

// --- Ruta SIN soporte VHE ---
sin_vhe:
    mov     x0, #(1 << 31)          // Solo HCR_RW (64-bit EL1)
    msr     hcr_el2, x0             // Escribir configuraci√≥n b√°sica
    isb                              // Sincronizar pipeline

continuar_boot:
    // El kernel contin√∫a su inicializaci√≥n...
```

### Instrucciones clave utilizadas

| Instrucci√≥n | Descripci√≥n |
|---|---|
| `mrs Xd, <sysreg>` | Lee un registro del sistema hacia un registro general |
| `ubfx Xd, Xn, #lsb, #width` | Extrae un campo de bits sin signo |
| `cbz Xn, label` | Salta a `label` si `Xn` es cero |
| `orr Xd, Xn, #imm` | OR l√≥gico: combina flags de configuraci√≥n |
| `msr <sysreg>, Xn` | Escribe un registro general hacia un registro del sistema |
| `isb` | Barrera de sincronizaci√≥n de instrucciones |

---

## 9. Tabla comparativa: virtualizaci√≥n ARM vs x86

| Caracter√≠stica | ARM (ARMv8/v9) | x86 (Intel VT-x / AMD-V) |
|---|---|---|
| **Modelo de privilegios** | Exception Levels (EL0‚ÄìEL3) | Ring 0-3 + Root/Non-root mode |
| **Estructura de contexto** | Sin estructura hardware; el hipervisor decide qu√© guardar/restaurar | VMCS (Intel) / VMCB (AMD) en memoria |
| **Transici√≥n VM‚ÜîHyp** | Trap a EL2 (ligera con VHE) | VM-Exit / VM-Entry (costoso) |
| **Traducci√≥n de memoria** | Stage-1 + Stage-2 (VA ‚Üí IPA ‚Üí PA) | EPT (Intel) / NPT (AMD) |
| **Extensi√≥n para host** | VHE (ARMv8.1) | No necesaria (dise√±o diferente) |
| **Virtualizaci√≥n anidada** | ARMv8.3 + NEVE | Soporte nativo en VMX/SVM |
| **Computaci√≥n confidencial** | CCA / Realms (ARMv9) | Intel TDX / AMD SEV-SNP |
| **Eficiencia energ√©tica** | Alta (dise√±o RISC, bajo consumo) | Menor (dise√±o CISC, mayor consumo) |
| **Ecosistema cloud** | AWS Graviton, Ampere, NVIDIA Grace | Intel Xeon, AMD EPYC |

---

## 10. Conclusiones

La virtualizaci√≥n en ARM ha recorrido un camino largo: desde un soporte b√°sico en ARMv8.0 hasta contar con VHE para hipervisores eficientes, virtualizaci√≥n anidada en ARMv8.3, y computaci√≥n confidencial con CCA/Realms en ARMv9. Ya no se trata de una tecnolog√≠a exclusiva de x86.

En el lado del software, **KVM y Xen** hacen posible todo esto dentro de Linux, y el √©xito de servicios como AWS Graviton demuestra que ARM en la nube es una realidad consolidada, no solo una promesa.

Los nuevos modelos de c√≥mputo tambi√©n encajan de forma natural con ARM: microVMs como Firecracker que arrancan en milisegundos, WebAssembly como alternativa ligera y portable, y ARM CCA que protege datos incluso frente a un hipervisor comprometido. Todo indica que ARM seguir√° expandi√©ndose tanto en cloud como en edge, permitiendo ejecutar m√°s cargas con mejor aislamiento, menor costo y mayor eficiencia energ√©tica.

---

## 11. Referencias

1. Amazon Web Services. (s.f.). *¬øQu√© es la virtualizaci√≥n?* AWS. https://aws.amazon.com/es/what-is/virtualization/

2. Amazon Web Services. (2018, 26 noviembre). *Firecracker ‚Äì Lightweight Virtualization for Serverless Computing.* AWS Blog. https://aws.amazon.com/blogs/aws/firecracker-lightweight-virtualization-for-serverless-computing/

3. Amazon Web Services. (s.f.). *AWS Graviton Processors.* AWS. https://aws.amazon.com/ec2/graviton/

4. Arm. (s.f.). *Arm Confidential Compute Architecture.* Arm Developer. https://www.arm.com/architecture/security-features/arm-confidential-compute-architecture

5. Arm. (s.f.). *Armv8-A Virtualization (Learn the Architecture).* Arm Developer. https://developer.arm.com/documentation/102142/0100

6. Arm. (s.f.). *Stage 2 Translation (Learn the Architecture).* Arm Developer. https://developer.arm.com/documentation/101811/latest

7. Arm. (2023, 28 abril). *Arm and Confidential Computing.* Arm Community Blog. https://community.arm.com/

8. Arm. (2024, 1 octubre). *Arm A-profile Architecture Developments 2024.* Arm Community Blog. https://community.arm.com/

9. Arm Community. (2014, 2 diciembre). *The ARMv8-A Architecture and its Ongoing Development.* Arm Developer. https://developer.arm.com/community/arm-community-blogs/

10. Computer Weekly. (2026). *10 tendencias de c√≥mputo de borde a tomar en cuenta en 2026 y a futuro.* https://www.computerweekly.com/es/cronica/10-tendencias-de-computo-de-borde-a-tomar-en-cuenta-en-2026-y-a-futuro

11. Computing.es. (2024, 17 abril). *¬øCu√°les son los nuevos modelos de computaci√≥n?* Computing Espa√±a. https://www.computing.es/analytics/cuales-son-los-nuevos-modelos-de-computacion/

12. Dall, C., Li, S.-W., Lim, J. T., Nieh, J. & Koloventzos, G. (2017). ARM Virtualization: Performance and Architectural Implications. *ISCA '17.* https://par.nsf.gov/servlets/purl/10310788

13. Google Cloud. (s.f.). *Instancias de ARM en Compute Engine.* https://docs.cloud.google.com/compute/docs/instances/arm-on-compute?hl=es

14. IBM. (s.f.). *¬øQu√© es una m√°quina virtual (VM)?* IBM Think. https://www.ibm.com/mx-es/think/topics/virtual-machines

15. IBM Developer. (2025, 27 marzo). *Edge Computing Architecture and Use Cases.* https://developer.ibm.com/

16. Kernel.org. (s.f.). *The Definitive KVM API.* Linux Kernel Documentation. https://docs.kernel.org/virt/kvm/api.html

17. Linux Kernel Documentation. (s.f.). *Arm Confidential Compute Architecture.* https://docs.kernel.org/arch/arm64/arm-cca.html

18. Mi, Z., Li, D., Yang, Z., Wang, X. & Chen, H. (2017). NEVE: Nested Virtualization Extensions for ARM. *SOSP '17.* https://www.cs.columbia.edu/~nieh/pubs/sosp2017_neve.pdf

19. openEuler Community. (2020). *Introduction to the ARMv8 Virtualization System.* https://www.openeuler.org/en/blog/yorifang/2020-10-24-arm-virtualization-overview.html

20. Oracle. (s.f.). *Tecnolog√≠as de virtualizaci√≥n.* Oracle Documentation. https://docs.oracle.com/cd/E56339_01/html/E54000/virttechnologies.html

21. Valebyte. (2025, 17 marzo). *¬øVirtualizaci√≥n en ARM? ¬øEs posible ejecutar m√°quinas virtuales?* Valebyte Blog. https://valebyte.com/blog/es/virtualizacion-en-arm-es-posible-ejecutar-maquinas-virtuales/

22. WebAssembly. (s.f.). *WebAssembly: Safe, sandboxed execution environment.* https://webassembly.org/

23. Xen Project. (s.f.). *Xen ARM with Virtualization Extensions.* Xen Wiki. https://wiki.xenproject.org/wiki/Xen_ARM_with_Virtualization_Extensions

---

> **Declaraci√≥n de uso de IA:**  
> Este documento fue elaborado como investigaci√≥n documental para la materia de Lenguajes de Interfaz. Se utiliz√≥ inteligencia artificial (Claude, Anthropic) como herramienta de apoyo para la recopilaci√≥n y estructuraci√≥n inicial de informaci√≥n. Posteriormente, la autora revis√≥, modific√≥ y ajust√≥ el contenido del documento para asegurar la coherencia, relevancia y calidad de la investigaci√≥n presentada. La selecci√≥n de fuentes, la verificaci√≥n de datos y la redacci√≥n final son responsabilidad de la estudiante. Este uso se declara conforme a la gu√≠a `AI_GUIDANCE.md` del repositorio del curso.

