`timescale 1ns / 1ns
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2020/09/12 13:03:08
// Design Name: 
// Module Name: qduc_top
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module qduc_top(
    input reset_n,
    input clk_data_in,
    input [15:0] data_in,
    output [15:0] data_out_scrambler,
    output [15:0] data_out_descrambler
    );
endmodule
