<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2014.1 (64-bit)              -->
<!--                                                         -->
<!-- Copyright (c) 2001-2013 Xilinx Inc, All rights reserved -->

<Project Version="7" Minor="0" Path="/home/niek/workspace/fpga-image-example/hdl_nodes/adder_2_to_1/adder_2_to_1.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="1bc810acc76041f8895d7a85e7602b75"/>
    <Option Name="Part" Val="xc7z015clg485-1"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="TargetLanguage" Val="VHDL"/>
    <Option Name="BoardPart" Val=""/>
    <Option Name="SourceMgmtMode" Val="DisplayOnly"/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/dyplo_hdl_node_user_params.vhd">
        <FileInfo>
          <Attr Name="Library" Val="dyplo_hdl_node_lib"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../dyplo/hdl_node_template.srcs/sources_1/dyplo_hdl_node_user_params.vhd"/>
          <Attr Name="ImportTime" Val="1415809237"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/dyplo_hdl_node_package.vhd">
        <FileInfo>
          <Attr Name="Library" Val="dyplo_hdl_node_lib"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../dyplo/hdl_node_template.srcs/sources_1/dyplo_hdl_node_package.vhd"/>
          <Attr Name="ImportTime" Val="1415809237"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/dyplo_fifo.vhd">
        <FileInfo>
          <Attr Name="Library" Val="dyplo_hdl_node_lib"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../hdl_nodes/adder_2_to_1/adder_2_to_1.srcs/sources_1/dyplo_fifo.vhd"/>
          <Attr Name="ImportTime" Val="1380620275"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/dyplo_hdl_node.vhd">
        <FileInfo>
          <Attr Name="Library" Val="dyplo"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../hdl_nodes/adder_2_to_1/adder_2_to_1.srcs/sources_1/dyplo_hdl_node.vhd"/>
          <Attr Name="ImportTime" Val="1382958734"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/dyplo_priority_decoder.vhd">
        <FileInfo>
          <Attr Name="Library" Val="dyplo_hdl_node_lib"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../dyplo/hdl_node_template.srcs/sources_1/dyplo_priority_decoder.vhd"/>
          <Attr Name="ImportTime" Val="1415809237"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/dyplo_hdl_node_logic.vhd">
        <FileInfo>
          <Attr Name="Library" Val="dyplo_hdl_node_lib"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../dyplo/hdl_node_template.srcs/sources_1/dyplo_hdl_node_logic.vhd"/>
          <Attr Name="ImportTime" Val="1415809237"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/dyplo_user_logic_adder_2_to_1.vhd">
        <FileInfo>
          <Attr Name="Library" Val="dyplo_hdl_node_lib"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="dyplo_hdl_node"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <Config>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sim_1/tb_env_pkg.m.vhd">
        <FileInfo>
          <Attr Name="Library" Val="tb_lib"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../hdl_nodes/adder_2_to_1/adder_2_to_1.srcs/sim_1/tb_env_pkg.m.vhd"/>
          <Attr Name="ImportTime" Val="1380715185"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/tb_stim_reader.vhd">
        <FileInfo>
          <Attr Name="Library" Val="tb_lib"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../hdl_nodes/adder_2_to_1/adder_2_to_1.srcs/sim_1/tb_stim_reader.vhd"/>
          <Attr Name="ImportTime" Val="1382013145"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sim_1/backplane_simulator.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../dyplo/hdl_node_template.srcs/sim_1/backplane_simulator.vhd"/>
          <Attr Name="ImportTime" Val="1416390817"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="backplane_simulator"/>
        <Option Name="SrcSet" Val="sources_1"/>
        <Option Name="XelabUnifast" Val="1"/>
        <Option Name="XSimMoreOptions" Val="-view ../../../user_logic.wcfg"/>
        <Option Name="NLNetlistMode" Val="funcsim"/>
      </Config>
    </FileSet>
  </FileSets>
  <Runs Version="1" Minor="9">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7z015clg485-1" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" State="current">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2014"/>
        <Step Id="synth_design"/>
      </Strategy>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7z015clg485-1" ConstrsSet="constrs_1" Description="Vivado Implementation Defaults" State="current" SynthRun="synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2014"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
  </Runs>
</Project>
