TimeQuest Timing Analyzer report for MIPS
Thu Dec 31 10:32:06 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'clock'
 28. Fast Model Hold: 'clock'
 29. Fast Model Minimum Pulse Width: 'clock'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MIPS                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 58.71 MHz ; 58.71 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -12.578 ; -5992.693     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.866 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.627 ; -763.430              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                 ;
+---------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.578 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~189 ; clock        ; clock       ; 1.000        ; -0.019     ; 13.595     ;
; -12.576 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~29  ; clock        ; clock       ; 1.000        ; -0.019     ; 13.593     ;
; -12.568 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~157 ; clock        ; clock       ; 1.000        ; -0.019     ; 13.585     ;
; -12.555 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~190 ; clock        ; clock       ; 1.000        ; -0.047     ; 13.544     ;
; -12.536 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~189 ; clock        ; clock       ; 1.000        ; -0.019     ; 13.553     ;
; -12.534 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~29  ; clock        ; clock       ; 1.000        ; -0.019     ; 13.551     ;
; -12.526 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~157 ; clock        ; clock       ; 1.000        ; -0.019     ; 13.543     ;
; -12.520 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~91  ; clock        ; clock       ; 1.000        ; -0.027     ; 13.529     ;
; -12.520 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~189 ; clock        ; clock       ; 1.000        ; -0.019     ; 13.537     ;
; -12.518 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~29  ; clock        ; clock       ; 1.000        ; -0.019     ; 13.535     ;
; -12.510 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~157 ; clock        ; clock       ; 1.000        ; -0.019     ; 13.527     ;
; -12.509 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~190 ; clock        ; clock       ; 1.000        ; -0.047     ; 13.498     ;
; -12.501 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~27  ; clock        ; clock       ; 1.000        ; -0.028     ; 13.509     ;
; -12.501 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~190 ; clock        ; clock       ; 1.000        ; -0.047     ; 13.490     ;
; -12.494 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~478 ; clock        ; clock       ; 1.000        ; -0.026     ; 13.504     ;
; -12.474 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~91  ; clock        ; clock       ; 1.000        ; -0.027     ; 13.483     ;
; -12.464 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~158 ; clock        ; clock       ; 1.000        ; -0.018     ; 13.482     ;
; -12.463 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~382 ; clock        ; clock       ; 1.000        ; -0.039     ; 13.460     ;
; -12.462 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~318 ; clock        ; clock       ; 1.000        ; -0.039     ; 13.459     ;
; -12.455 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~27  ; clock        ; clock       ; 1.000        ; -0.028     ; 13.463     ;
; -12.451 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~62  ; clock        ; clock       ; 1.000        ; 0.001      ; 13.488     ;
; -12.448 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~30  ; clock        ; clock       ; 1.000        ; 0.001      ; 13.485     ;
; -12.448 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~478 ; clock        ; clock       ; 1.000        ; -0.026     ; 13.458     ;
; -12.440 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~478 ; clock        ; clock       ; 1.000        ; -0.026     ; 13.450     ;
; -12.418 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~158 ; clock        ; clock       ; 1.000        ; -0.018     ; 13.436     ;
; -12.417 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~382 ; clock        ; clock       ; 1.000        ; -0.039     ; 13.414     ;
; -12.416 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~318 ; clock        ; clock       ; 1.000        ; -0.039     ; 13.413     ;
; -12.410 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~158 ; clock        ; clock       ; 1.000        ; -0.018     ; 13.428     ;
; -12.409 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~382 ; clock        ; clock       ; 1.000        ; -0.039     ; 13.406     ;
; -12.408 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~318 ; clock        ; clock       ; 1.000        ; -0.039     ; 13.405     ;
; -12.405 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~62  ; clock        ; clock       ; 1.000        ; 0.001      ; 13.442     ;
; -12.402 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~30  ; clock        ; clock       ; 1.000        ; 0.001      ; 13.439     ;
; -12.397 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~123 ; clock        ; clock       ; 1.000        ; -0.025     ; 13.408     ;
; -12.397 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~62  ; clock        ; clock       ; 1.000        ; 0.001      ; 13.434     ;
; -12.394 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~30  ; clock        ; clock       ; 1.000        ; 0.001      ; 13.431     ;
; -12.370 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~347 ; clock        ; clock       ; 1.000        ; -0.034     ; 13.372     ;
; -12.356 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~222 ; clock        ; clock       ; 1.000        ; -0.018     ; 13.374     ;
; -12.352 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~283 ; clock        ; clock       ; 1.000        ; -0.024     ; 13.364     ;
; -12.352 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~315 ; clock        ; clock       ; 1.000        ; -0.024     ; 13.364     ;
; -12.352 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~443 ; clock        ; clock       ; 1.000        ; -0.024     ; 13.364     ;
; -12.351 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~123 ; clock        ; clock       ; 1.000        ; -0.025     ; 13.362     ;
; -12.350 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~411 ; clock        ; clock       ; 1.000        ; -0.024     ; 13.362     ;
; -12.348 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~91  ; clock        ; clock       ; 1.000        ; -0.027     ; 13.357     ;
; -12.347 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~414 ; clock        ; clock       ; 1.000        ; -0.026     ; 13.357     ;
; -12.347 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~446 ; clock        ; clock       ; 1.000        ; -0.026     ; 13.357     ;
; -12.339 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~56  ; clock        ; clock       ; 1.000        ; -0.040     ; 13.335     ;
; -12.339 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~24  ; clock        ; clock       ; 1.000        ; -0.040     ; 13.335     ;
; -12.329 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~27  ; clock        ; clock       ; 1.000        ; -0.028     ; 13.337     ;
; -12.325 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~251 ; clock        ; clock       ; 1.000        ; -0.026     ; 13.335     ;
; -12.324 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~347 ; clock        ; clock       ; 1.000        ; -0.034     ; 13.326     ;
; -12.316 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~253 ; clock        ; clock       ; 1.000        ; -0.045     ; 13.307     ;
; -12.310 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~222 ; clock        ; clock       ; 1.000        ; -0.018     ; 13.328     ;
; -12.306 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~283 ; clock        ; clock       ; 1.000        ; -0.024     ; 13.318     ;
; -12.306 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~315 ; clock        ; clock       ; 1.000        ; -0.024     ; 13.318     ;
; -12.306 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~443 ; clock        ; clock       ; 1.000        ; -0.024     ; 13.318     ;
; -12.304 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~411 ; clock        ; clock       ; 1.000        ; -0.024     ; 13.316     ;
; -12.303 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~59  ; clock        ; clock       ; 1.000        ; -0.028     ; 13.311     ;
; -12.303 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~187 ; clock        ; clock       ; 1.000        ; -0.028     ; 13.311     ;
; -12.302 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~222 ; clock        ; clock       ; 1.000        ; -0.018     ; 13.320     ;
; -12.301 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~414 ; clock        ; clock       ; 1.000        ; -0.026     ; 13.311     ;
; -12.301 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~446 ; clock        ; clock       ; 1.000        ; -0.026     ; 13.311     ;
; -12.297 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~56  ; clock        ; clock       ; 1.000        ; -0.040     ; 13.293     ;
; -12.297 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~24  ; clock        ; clock       ; 1.000        ; -0.040     ; 13.293     ;
; -12.293 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~414 ; clock        ; clock       ; 1.000        ; -0.026     ; 13.303     ;
; -12.293 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~446 ; clock        ; clock       ; 1.000        ; -0.026     ; 13.303     ;
; -12.284 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~379 ; clock        ; clock       ; 1.000        ; -0.035     ; 13.285     ;
; -12.283 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~507 ; clock        ; clock       ; 1.000        ; -0.035     ; 13.284     ;
; -12.279 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~251 ; clock        ; clock       ; 1.000        ; -0.026     ; 13.289     ;
; -12.274 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~253 ; clock        ; clock       ; 1.000        ; -0.045     ; 13.265     ;
; -12.273 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~58  ; clock        ; clock       ; 1.000        ; -0.040     ; 13.269     ;
; -12.272 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~26  ; clock        ; clock       ; 1.000        ; -0.040     ; 13.268     ;
; -12.271 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~31  ; clock        ; clock       ; 1.000        ; -0.019     ; 13.288     ;
; -12.268 ; DataPath:D|PCmem:PC_MEM|PC[5] ; DataPath:D|RegisterFile:REG|array_reg~189 ; clock        ; clock       ; 1.000        ; -0.019     ; 13.285     ;
; -12.266 ; DataPath:D|PCmem:PC_MEM|PC[5] ; DataPath:D|RegisterFile:REG|array_reg~29  ; clock        ; clock       ; 1.000        ; -0.019     ; 13.283     ;
; -12.258 ; DataPath:D|PCmem:PC_MEM|PC[5] ; DataPath:D|RegisterFile:REG|array_reg~157 ; clock        ; clock       ; 1.000        ; -0.019     ; 13.275     ;
; -12.258 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~253 ; clock        ; clock       ; 1.000        ; -0.045     ; 13.249     ;
; -12.257 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~59  ; clock        ; clock       ; 1.000        ; -0.028     ; 13.265     ;
; -12.257 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~187 ; clock        ; clock       ; 1.000        ; -0.028     ; 13.265     ;
; -12.253 ; DataPath:D|PCmem:PC_MEM|PC[6] ; DataPath:D|RegisterFile:REG|array_reg~91  ; clock        ; clock       ; 1.000        ; -0.027     ; 13.262     ;
; -12.250 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~254 ; clock        ; clock       ; 1.000        ; -0.045     ; 13.241     ;
; -12.250 ; DataPath:D|PCmem:PC_MEM|PC[5] ; DataPath:D|RegisterFile:REG|array_reg~190 ; clock        ; clock       ; 1.000        ; -0.047     ; 13.239     ;
; -12.247 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~94  ; clock        ; clock       ; 1.000        ; -0.031     ; 13.252     ;
; -12.243 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~286 ; clock        ; clock       ; 1.000        ; -0.031     ; 13.248     ;
; -12.240 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~317 ; clock        ; clock       ; 1.000        ; -0.054     ; 13.222     ;
; -12.238 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~379 ; clock        ; clock       ; 1.000        ; -0.035     ; 13.239     ;
; -12.237 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~507 ; clock        ; clock       ; 1.000        ; -0.035     ; 13.238     ;
; -12.236 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~445 ; clock        ; clock       ; 1.000        ; -0.054     ; 13.218     ;
; -12.234 ; DataPath:D|PCmem:PC_MEM|PC[6] ; DataPath:D|RegisterFile:REG|array_reg~27  ; clock        ; clock       ; 1.000        ; -0.028     ; 13.242     ;
; -12.231 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~58  ; clock        ; clock       ; 1.000        ; -0.040     ; 13.227     ;
; -12.231 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~31  ; clock        ; clock       ; 1.000        ; -0.019     ; 13.248     ;
; -12.230 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~26  ; clock        ; clock       ; 1.000        ; -0.040     ; 13.226     ;
; -12.225 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~123 ; clock        ; clock       ; 1.000        ; -0.025     ; 13.236     ;
; -12.223 ; DataPath:D|PCmem:PC_MEM|PC[6] ; DataPath:D|RegisterFile:REG|array_reg~189 ; clock        ; clock       ; 1.000        ; -0.019     ; 13.240     ;
; -12.221 ; DataPath:D|PCmem:PC_MEM|PC[6] ; DataPath:D|RegisterFile:REG|array_reg~29  ; clock        ; clock       ; 1.000        ; -0.019     ; 13.238     ;
; -12.219 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~31  ; clock        ; clock       ; 1.000        ; -0.019     ; 13.236     ;
; -12.215 ; DataPath:D|PCmem:PC_MEM|PC[5] ; DataPath:D|RegisterFile:REG|array_reg~91  ; clock        ; clock       ; 1.000        ; -0.027     ; 13.224     ;
; -12.213 ; DataPath:D|PCmem:PC_MEM|PC[6] ; DataPath:D|RegisterFile:REG|array_reg~157 ; clock        ; clock       ; 1.000        ; -0.019     ; 13.230     ;
; -12.212 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~378 ; clock        ; clock       ; 1.000        ; -0.039     ; 13.209     ;
; -12.206 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~126 ; clock        ; clock       ; 1.000        ; -0.027     ; 13.215     ;
; -12.206 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~58  ; clock        ; clock       ; 1.000        ; -0.040     ; 13.202     ;
+---------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.866 ; DataPath:D|PCmem:PC_MEM|PC[6]                                                                                 ; DataPath:D|PCmem:PC_MEM|PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.132      ;
; 1.660 ; DataPath:D|PCmem:PC_MEM|PC[3]                                                                                 ; DataPath:D|PCmem:PC_MEM|PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.926      ;
; 1.669 ; DataPath:D|PCmem:PC_MEM|PC[5]                                                                                 ; DataPath:D|PCmem:PC_MEM|PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.935      ;
; 1.727 ; DataPath:D|PCmem:PC_MEM|PC[2]                                                                                 ; DataPath:D|PCmem:PC_MEM|PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.993      ;
; 1.927 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~270                                                                     ; clock        ; clock       ; -0.500       ; 0.016      ; 1.709      ;
; 1.971 ; DataPath:D|PCmem:PC_MEM|PC[3]                                                                                 ; DataPath:D|PCmem:PC_MEM|PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.237      ;
; 2.208 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~420                                                                     ; clock        ; clock       ; -0.500       ; 0.020      ; 1.994      ;
; 2.232 ; DataPath:D|PCmem:PC_MEM|PC[5]                                                                                 ; DataPath:D|PCmem:PC_MEM|PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.498      ;
; 2.262 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~230                                                                     ; clock        ; clock       ; -0.500       ; 0.021      ; 2.049      ;
; 2.287 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~128                                                                     ; clock        ; clock       ; -0.500       ; 0.016      ; 2.069      ;
; 2.308 ; DataPath:D|RegisterFile:REG|array_reg~384                                                                     ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.049      ; 2.091      ;
; 2.319 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~475                                                                     ; clock        ; clock       ; -0.500       ; -0.004     ; 2.081      ;
; 2.324 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~477                                                                     ; clock        ; clock       ; -0.500       ; -0.004     ; 2.086      ;
; 2.338 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~383                                                                     ; clock        ; clock       ; -0.500       ; -0.008     ; 2.096      ;
; 2.340 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~412                                                                     ; clock        ; clock       ; -0.500       ; -0.008     ; 2.098      ;
; 2.341 ; DataPath:D|RegisterFile:REG|array_reg~395                                                                     ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ; clock        ; clock       ; -0.500       ; 0.066      ; 2.141      ;
; 2.352 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~237                                                                     ; clock        ; clock       ; -0.500       ; 0.032      ; 2.150      ;
; 2.355 ; DataPath:D|PCmem:PC_MEM|PC[2]                                                                                 ; DataPath:D|PCmem:PC_MEM|PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.621      ;
; 2.357 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~453                                                                     ; clock        ; clock       ; -0.500       ; 0.020      ; 2.143      ;
; 2.444 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~468                                                                     ; clock        ; clock       ; -0.500       ; 0.032      ; 2.242      ;
; 2.502 ; DataPath:D|RegisterFile:REG|array_reg~195                                                                     ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ; clock        ; clock       ; -0.500       ; 0.050      ; 2.286      ;
; 2.535 ; DataPath:D|PCmem:PC_MEM|PC[3]                                                                                 ; DataPath:D|PCmem:PC_MEM|PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.801      ;
; 2.535 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~88                                                                      ; clock        ; clock       ; -0.500       ; 0.009      ; 2.310      ;
; 2.536 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~206                                                                     ; clock        ; clock       ; -0.500       ; 0.015      ; 2.317      ;
; 2.537 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~398                                                                     ; clock        ; clock       ; -0.500       ; 0.015      ; 2.318      ;
; 2.569 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~258                                                                     ; clock        ; clock       ; -0.500       ; 0.016      ; 2.351      ;
; 2.570 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~130                                                                     ; clock        ; clock       ; -0.500       ; 0.016      ; 2.352      ;
; 2.602 ; DataPath:D|PCmem:PC_MEM|PC[2]                                                                                 ; DataPath:D|PCmem:PC_MEM|PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 2.868      ;
; 2.608 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~423                                                                     ; clock        ; clock       ; -0.500       ; 0.024      ; 2.398      ;
; 2.612 ; DataPath:D|PCmem:PC_MEM|PC[5]                                                                                 ; DataPath:D|RegisterFile:REG|array_reg~185                                                                     ; clock        ; clock       ; 0.000        ; -0.026     ; 2.852      ;
; 2.616 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~171                                                                     ; clock        ; clock       ; -0.500       ; 0.024      ; 2.406      ;
; 2.618 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~427                                                                     ; clock        ; clock       ; -0.500       ; 0.024      ; 2.408      ;
; 2.633 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~431                                                                     ; clock        ; clock       ; -0.500       ; 0.003      ; 2.402      ;
; 2.636 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~185                                                                     ; clock        ; clock       ; -0.500       ; 0.001      ; 2.403      ;
; 2.645 ; DataPath:D|PCmem:PC_MEM|PC[2]                                                                                 ; DataPath:D|RegisterFile:REG|array_reg~185                                                                     ; clock        ; clock       ; 0.000        ; -0.026     ; 2.885      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a1~porta_memory_reg0  ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a2~porta_memory_reg0  ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a3~porta_memory_reg0  ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a4~porta_memory_reg0  ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a5~porta_memory_reg0  ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a6~porta_memory_reg0  ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a7~porta_memory_reg0  ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a8~porta_memory_reg0  ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a9~porta_memory_reg0  ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a16~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a17~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a18~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a19~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a20~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a21~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a22~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a23~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a24~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a25~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a26~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a27~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a28~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a29~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a30~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a31~porta_memory_reg0 ; clock        ; clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.648 ; DataPath:D|PCmem:PC_MEM|PC[3]                                                                                 ; DataPath:D|RegisterFile:REG|array_reg~185                                                                     ; clock        ; clock       ; 0.000        ; -0.026     ; 2.888      ;
; 2.670 ; DataPath:D|RegisterFile:REG|array_reg~360                                                                     ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ; clock        ; clock       ; -0.500       ; 0.061      ; 2.465      ;
; 2.687 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~256                                                                     ; clock        ; clock       ; -0.500       ; 0.016      ; 2.469      ;
; 2.692 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~388                                                                     ; clock        ; clock       ; -0.500       ; 0.021      ; 2.479      ;
; 2.693 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~260                                                                     ; clock        ; clock       ; -0.500       ; 0.021      ; 2.480      ;
; 2.693 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~138                                                                     ; clock        ; clock       ; -0.500       ; 0.016      ; 2.475      ;
; 2.694 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~266                                                                     ; clock        ; clock       ; -0.500       ; 0.016      ; 2.476      ;
; 2.727 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~149                                                                     ; clock        ; clock       ; -0.500       ; -0.001     ; 2.492      ;
; 2.732 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~361                                                                     ; clock        ; clock       ; -0.500       ; 0.026      ; 2.524      ;
; 2.733 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~457                                                                     ; clock        ; clock       ; -0.500       ; 0.026      ; 2.525      ;
; 2.742 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~284                                                                     ; clock        ; clock       ; -0.500       ; -0.008     ; 2.500      ;
; 2.742 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~510                                                                     ; clock        ; clock       ; -0.500       ; -0.008     ; 2.500      ;
; 2.755 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~502                                                                     ; clock        ; clock       ; -0.500       ; -0.008     ; 2.513      ;
; 2.756 ; DataPath:D|RegisterFile:REG|array_reg~96                                                                      ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.055      ; 2.545      ;
; 2.758 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~425                                                                     ; clock        ; clock       ; -0.500       ; 0.000      ; 2.524      ;
; 2.771 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~81                                                                      ; clock        ; clock       ; -0.500       ; 0.025      ; 2.562      ;
; 2.773 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~337                                                                     ; clock        ; clock       ; -0.500       ; 0.025      ; 2.564      ;
; 2.810 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~265                                                                     ; clock        ; clock       ; -0.500       ; 0.016      ; 2.592      ;
; 2.813 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~227                                                                     ; clock        ; clock       ; -0.500       ; 0.021      ; 2.600      ;
; 2.814 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~131                                                                     ; clock        ; clock       ; -0.500       ; 0.021      ; 2.601      ;
; 2.815 ; DataPath:D|RegisterFile:REG|array_reg~229                                                                     ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ; clock        ; clock       ; -0.500       ; 0.042      ; 2.591      ;
; 2.818 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~462                                                                     ; clock        ; clock       ; -0.500       ; 0.019      ; 2.603      ;
; 2.823 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~324                                                                     ; clock        ; clock       ; -0.500       ; 0.009      ; 2.598      ;
; 2.828 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~289                                                                     ; clock        ; clock       ; -0.500       ; 0.027      ; 2.621      ;
; 2.830 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~455                                                                     ; clock        ; clock       ; -0.500       ; 0.026      ; 2.622      ;
; 2.833 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~359                                                                     ; clock        ; clock       ; -0.500       ; 0.026      ; 2.625      ;
; 2.842 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~500                                                                     ; clock        ; clock       ; -0.500       ; 0.032      ; 2.640      ;
; 2.845 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~129                                                                     ; clock        ; clock       ; -0.500       ; 0.029      ; 2.640      ;
; 2.852 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~9                                                                       ; clock        ; clock       ; -0.500       ; 0.008      ; 2.626      ;
; 2.864 ; DataPath:D|PCmem:PC_MEM|PC[2]                                                                                 ; DataPath:D|PCmem:PC_MEM|PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 3.130      ;
; 2.864 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~221                                                                     ; clock        ; clock       ; -0.500       ; -0.004     ; 2.626      ;
; 2.866 ; DataPath:D|SRAM:MEM|ReadData[0]~en                                                                            ; DataPath:D|RegisterFile:REG|array_reg~452                                                                     ; clock        ; clock       ; -0.500       ; 0.031      ; 2.663      ;
; 2.875 ; DataPath:D|RegisterFile:REG|array_reg~388                                                                     ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ; clock        ; clock       ; -0.500       ; 0.049      ; 2.658      ;
+-------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Reset     ; clock      ; 0.207 ; 0.207 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Reset     ; clock      ; 0.028 ; 0.028 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; ALUControl[*]    ; clock      ; 11.566 ; 11.566 ; Rise       ; clock           ;
;  ALUControl[0]   ; clock      ; 11.566 ; 11.566 ; Rise       ; clock           ;
; ALUSrc           ; clock      ; 10.741 ; 10.741 ; Rise       ; clock           ;
; Addr1[*]         ; clock      ; 11.017 ; 11.017 ; Rise       ; clock           ;
;  Addr1[0]        ; clock      ; 9.721  ; 9.721  ; Rise       ; clock           ;
;  Addr1[1]        ; clock      ; 9.927  ; 9.927  ; Rise       ; clock           ;
;  Addr1[2]        ; clock      ; 11.017 ; 11.017 ; Rise       ; clock           ;
;  Addr1[3]        ; clock      ; 9.646  ; 9.646  ; Rise       ; clock           ;
; Addr2[*]         ; clock      ; 10.179 ; 10.179 ; Rise       ; clock           ;
;  Addr2[0]        ; clock      ; 10.179 ; 10.179 ; Rise       ; clock           ;
;  Addr2[1]        ; clock      ; 9.966  ; 9.966  ; Rise       ; clock           ;
;  Addr2[2]        ; clock      ; 9.589  ; 9.589  ; Rise       ; clock           ;
;  Addr2[3]        ; clock      ; 9.922  ; 9.922  ; Rise       ; clock           ;
; MemRead          ; clock      ; 11.176 ; 11.176 ; Rise       ; clock           ;
; MemWrite         ; clock      ; 10.713 ; 10.713 ; Rise       ; clock           ;
; MemtoReg         ; clock      ; 11.186 ; 11.186 ; Rise       ; clock           ;
; O_ALU[*]         ; clock      ; 19.899 ; 19.899 ; Rise       ; clock           ;
;  O_ALU[0]        ; clock      ; 14.774 ; 14.774 ; Rise       ; clock           ;
;  O_ALU[1]        ; clock      ; 15.444 ; 15.444 ; Rise       ; clock           ;
;  O_ALU[2]        ; clock      ; 14.791 ; 14.791 ; Rise       ; clock           ;
;  O_ALU[3]        ; clock      ; 14.792 ; 14.792 ; Rise       ; clock           ;
;  O_ALU[4]        ; clock      ; 15.312 ; 15.312 ; Rise       ; clock           ;
;  O_ALU[5]        ; clock      ; 17.001 ; 17.001 ; Rise       ; clock           ;
;  O_ALU[6]        ; clock      ; 16.379 ; 16.379 ; Rise       ; clock           ;
;  O_ALU[7]        ; clock      ; 17.184 ; 17.184 ; Rise       ; clock           ;
;  O_ALU[8]        ; clock      ; 17.633 ; 17.633 ; Rise       ; clock           ;
;  O_ALU[9]        ; clock      ; 18.262 ; 18.262 ; Rise       ; clock           ;
;  O_ALU[10]       ; clock      ; 18.232 ; 18.232 ; Rise       ; clock           ;
;  O_ALU[11]       ; clock      ; 18.455 ; 18.455 ; Rise       ; clock           ;
;  O_ALU[12]       ; clock      ; 17.656 ; 17.656 ; Rise       ; clock           ;
;  O_ALU[13]       ; clock      ; 18.192 ; 18.192 ; Rise       ; clock           ;
;  O_ALU[14]       ; clock      ; 17.138 ; 17.138 ; Rise       ; clock           ;
;  O_ALU[15]       ; clock      ; 17.843 ; 17.843 ; Rise       ; clock           ;
;  O_ALU[16]       ; clock      ; 18.447 ; 18.447 ; Rise       ; clock           ;
;  O_ALU[17]       ; clock      ; 17.457 ; 17.457 ; Rise       ; clock           ;
;  O_ALU[18]       ; clock      ; 19.144 ; 19.144 ; Rise       ; clock           ;
;  O_ALU[19]       ; clock      ; 18.419 ; 18.419 ; Rise       ; clock           ;
;  O_ALU[20]       ; clock      ; 17.971 ; 17.971 ; Rise       ; clock           ;
;  O_ALU[21]       ; clock      ; 18.410 ; 18.410 ; Rise       ; clock           ;
;  O_ALU[22]       ; clock      ; 17.139 ; 17.139 ; Rise       ; clock           ;
;  O_ALU[23]       ; clock      ; 18.345 ; 18.345 ; Rise       ; clock           ;
;  O_ALU[24]       ; clock      ; 19.899 ; 19.899 ; Rise       ; clock           ;
;  O_ALU[25]       ; clock      ; 18.701 ; 18.701 ; Rise       ; clock           ;
;  O_ALU[26]       ; clock      ; 19.057 ; 19.057 ; Rise       ; clock           ;
;  O_ALU[27]       ; clock      ; 18.781 ; 18.781 ; Rise       ; clock           ;
;  O_ALU[28]       ; clock      ; 19.424 ; 19.424 ; Rise       ; clock           ;
;  O_ALU[29]       ; clock      ; 18.941 ; 18.941 ; Rise       ; clock           ;
;  O_ALU[30]       ; clock      ; 18.782 ; 18.782 ; Rise       ; clock           ;
;  O_ALU[31]       ; clock      ; 19.342 ; 19.342 ; Rise       ; clock           ;
; O_INST[*]        ; clock      ; 11.366 ; 11.366 ; Rise       ; clock           ;
;  O_INST[0]       ; clock      ; 10.460 ; 10.460 ; Rise       ; clock           ;
;  O_INST[1]       ; clock      ; 11.098 ; 11.098 ; Rise       ; clock           ;
;  O_INST[2]       ; clock      ; 10.489 ; 10.489 ; Rise       ; clock           ;
;  O_INST[3]       ; clock      ; 11.078 ; 11.078 ; Rise       ; clock           ;
;  O_INST[4]       ; clock      ; 10.504 ; 10.504 ; Rise       ; clock           ;
;  O_INST[5]       ; clock      ; 11.337 ; 11.337 ; Rise       ; clock           ;
;  O_INST[11]      ; clock      ; 11.077 ; 11.077 ; Rise       ; clock           ;
;  O_INST[14]      ; clock      ; 11.027 ; 11.027 ; Rise       ; clock           ;
;  O_INST[16]      ; clock      ; 10.179 ; 10.179 ; Rise       ; clock           ;
;  O_INST[17]      ; clock      ; 9.966  ; 9.966  ; Rise       ; clock           ;
;  O_INST[18]      ; clock      ; 9.589  ; 9.589  ; Rise       ; clock           ;
;  O_INST[19]      ; clock      ; 9.932  ; 9.932  ; Rise       ; clock           ;
;  O_INST[21]      ; clock      ; 9.721  ; 9.721  ; Rise       ; clock           ;
;  O_INST[22]      ; clock      ; 9.927  ; 9.927  ; Rise       ; clock           ;
;  O_INST[23]      ; clock      ; 11.027 ; 11.027 ; Rise       ; clock           ;
;  O_INST[24]      ; clock      ; 9.646  ; 9.646  ; Rise       ; clock           ;
;  O_INST[26]      ; clock      ; 11.209 ; 11.209 ; Rise       ; clock           ;
;  O_INST[27]      ; clock      ; 11.209 ; 11.209 ; Rise       ; clock           ;
;  O_INST[29]      ; clock      ; 11.020 ; 11.020 ; Rise       ; clock           ;
;  O_INST[31]      ; clock      ; 11.366 ; 11.366 ; Rise       ; clock           ;
; O_MemToReg[*]    ; clock      ; 19.898 ; 19.898 ; Rise       ; clock           ;
;  O_MemToReg[0]   ; clock      ; 15.918 ; 15.918 ; Rise       ; clock           ;
;  O_MemToReg[1]   ; clock      ; 15.151 ; 15.151 ; Rise       ; clock           ;
;  O_MemToReg[2]   ; clock      ; 16.881 ; 16.881 ; Rise       ; clock           ;
;  O_MemToReg[3]   ; clock      ; 17.800 ; 17.800 ; Rise       ; clock           ;
;  O_MemToReg[4]   ; clock      ; 17.648 ; 17.648 ; Rise       ; clock           ;
;  O_MemToReg[5]   ; clock      ; 17.383 ; 17.383 ; Rise       ; clock           ;
;  O_MemToReg[6]   ; clock      ; 17.343 ; 17.343 ; Rise       ; clock           ;
;  O_MemToReg[7]   ; clock      ; 16.761 ; 16.761 ; Rise       ; clock           ;
;  O_MemToReg[8]   ; clock      ; 17.226 ; 17.226 ; Rise       ; clock           ;
;  O_MemToReg[9]   ; clock      ; 18.135 ; 18.135 ; Rise       ; clock           ;
;  O_MemToReg[10]  ; clock      ; 17.870 ; 17.870 ; Rise       ; clock           ;
;  O_MemToReg[11]  ; clock      ; 18.975 ; 18.975 ; Rise       ; clock           ;
;  O_MemToReg[12]  ; clock      ; 18.478 ; 18.478 ; Rise       ; clock           ;
;  O_MemToReg[13]  ; clock      ; 19.124 ; 19.124 ; Rise       ; clock           ;
;  O_MemToReg[14]  ; clock      ; 18.653 ; 18.653 ; Rise       ; clock           ;
;  O_MemToReg[15]  ; clock      ; 18.927 ; 18.927 ; Rise       ; clock           ;
;  O_MemToReg[16]  ; clock      ; 18.152 ; 18.152 ; Rise       ; clock           ;
;  O_MemToReg[17]  ; clock      ; 18.675 ; 18.675 ; Rise       ; clock           ;
;  O_MemToReg[18]  ; clock      ; 18.349 ; 18.349 ; Rise       ; clock           ;
;  O_MemToReg[19]  ; clock      ; 18.130 ; 18.130 ; Rise       ; clock           ;
;  O_MemToReg[20]  ; clock      ; 19.251 ; 19.251 ; Rise       ; clock           ;
;  O_MemToReg[21]  ; clock      ; 19.471 ; 19.471 ; Rise       ; clock           ;
;  O_MemToReg[22]  ; clock      ; 19.163 ; 19.163 ; Rise       ; clock           ;
;  O_MemToReg[23]  ; clock      ; 18.644 ; 18.644 ; Rise       ; clock           ;
;  O_MemToReg[24]  ; clock      ; 19.280 ; 19.280 ; Rise       ; clock           ;
;  O_MemToReg[25]  ; clock      ; 19.006 ; 19.006 ; Rise       ; clock           ;
;  O_MemToReg[26]  ; clock      ; 18.840 ; 18.840 ; Rise       ; clock           ;
;  O_MemToReg[27]  ; clock      ; 19.684 ; 19.684 ; Rise       ; clock           ;
;  O_MemToReg[28]  ; clock      ; 18.988 ; 18.988 ; Rise       ; clock           ;
;  O_MemToReg[29]  ; clock      ; 19.898 ; 19.898 ; Rise       ; clock           ;
;  O_MemToReg[30]  ; clock      ; 19.375 ; 19.375 ; Rise       ; clock           ;
;  O_MemToReg[31]  ; clock      ; 18.924 ; 18.924 ; Rise       ; clock           ;
; O_Mux_32bit[*]   ; clock      ; 15.138 ; 15.138 ; Rise       ; clock           ;
;  O_Mux_32bit[0]  ; clock      ; 13.081 ; 13.081 ; Rise       ; clock           ;
;  O_Mux_32bit[1]  ; clock      ; 12.868 ; 12.868 ; Rise       ; clock           ;
;  O_Mux_32bit[2]  ; clock      ; 13.200 ; 13.200 ; Rise       ; clock           ;
;  O_Mux_32bit[3]  ; clock      ; 13.349 ; 13.349 ; Rise       ; clock           ;
;  O_Mux_32bit[4]  ; clock      ; 13.783 ; 13.783 ; Rise       ; clock           ;
;  O_Mux_32bit[5]  ; clock      ; 14.675 ; 14.675 ; Rise       ; clock           ;
;  O_Mux_32bit[6]  ; clock      ; 13.989 ; 13.989 ; Rise       ; clock           ;
;  O_Mux_32bit[7]  ; clock      ; 12.927 ; 12.927 ; Rise       ; clock           ;
;  O_Mux_32bit[8]  ; clock      ; 13.500 ; 13.500 ; Rise       ; clock           ;
;  O_Mux_32bit[9]  ; clock      ; 14.171 ; 14.171 ; Rise       ; clock           ;
;  O_Mux_32bit[10] ; clock      ; 13.093 ; 13.093 ; Rise       ; clock           ;
;  O_Mux_32bit[11] ; clock      ; 12.986 ; 12.986 ; Rise       ; clock           ;
;  O_Mux_32bit[12] ; clock      ; 13.011 ; 13.011 ; Rise       ; clock           ;
;  O_Mux_32bit[13] ; clock      ; 13.215 ; 13.215 ; Rise       ; clock           ;
;  O_Mux_32bit[14] ; clock      ; 13.736 ; 13.736 ; Rise       ; clock           ;
;  O_Mux_32bit[15] ; clock      ; 14.219 ; 14.219 ; Rise       ; clock           ;
;  O_Mux_32bit[16] ; clock      ; 13.824 ; 13.824 ; Rise       ; clock           ;
;  O_Mux_32bit[17] ; clock      ; 13.377 ; 13.377 ; Rise       ; clock           ;
;  O_Mux_32bit[18] ; clock      ; 14.342 ; 14.342 ; Rise       ; clock           ;
;  O_Mux_32bit[19] ; clock      ; 14.624 ; 14.624 ; Rise       ; clock           ;
;  O_Mux_32bit[20] ; clock      ; 14.798 ; 14.798 ; Rise       ; clock           ;
;  O_Mux_32bit[21] ; clock      ; 14.657 ; 14.657 ; Rise       ; clock           ;
;  O_Mux_32bit[22] ; clock      ; 14.033 ; 14.033 ; Rise       ; clock           ;
;  O_Mux_32bit[23] ; clock      ; 14.761 ; 14.761 ; Rise       ; clock           ;
;  O_Mux_32bit[24] ; clock      ; 14.183 ; 14.183 ; Rise       ; clock           ;
;  O_Mux_32bit[25] ; clock      ; 13.827 ; 13.827 ; Rise       ; clock           ;
;  O_Mux_32bit[26] ; clock      ; 13.897 ; 13.897 ; Rise       ; clock           ;
;  O_Mux_32bit[27] ; clock      ; 15.138 ; 15.138 ; Rise       ; clock           ;
;  O_Mux_32bit[28] ; clock      ; 13.139 ; 13.139 ; Rise       ; clock           ;
;  O_Mux_32bit[29] ; clock      ; 13.303 ; 13.303 ; Rise       ; clock           ;
;  O_Mux_32bit[30] ; clock      ; 14.042 ; 14.042 ; Rise       ; clock           ;
;  O_Mux_32bit[31] ; clock      ; 14.573 ; 14.573 ; Rise       ; clock           ;
; O_RegDst[*]      ; clock      ; 11.099 ; 11.099 ; Rise       ; clock           ;
;  O_RegDst[0]     ; clock      ; 10.809 ; 10.809 ; Rise       ; clock           ;
;  O_RegDst[1]     ; clock      ; 11.099 ; 11.099 ; Rise       ; clock           ;
;  O_RegDst[2]     ; clock      ; 10.732 ; 10.732 ; Rise       ; clock           ;
;  O_RegDst[3]     ; clock      ; 9.657  ; 9.657  ; Rise       ; clock           ;
; RD1[*]           ; clock      ; 14.555 ; 14.555 ; Rise       ; clock           ;
;  RD1[0]          ; clock      ; 12.491 ; 12.491 ; Rise       ; clock           ;
;  RD1[1]          ; clock      ; 11.885 ; 11.885 ; Rise       ; clock           ;
;  RD1[2]          ; clock      ; 11.771 ; 11.771 ; Rise       ; clock           ;
;  RD1[3]          ; clock      ; 12.053 ; 12.053 ; Rise       ; clock           ;
;  RD1[4]          ; clock      ; 13.787 ; 13.787 ; Rise       ; clock           ;
;  RD1[5]          ; clock      ; 13.919 ; 13.919 ; Rise       ; clock           ;
;  RD1[6]          ; clock      ; 13.010 ; 13.010 ; Rise       ; clock           ;
;  RD1[7]          ; clock      ; 12.365 ; 12.365 ; Rise       ; clock           ;
;  RD1[8]          ; clock      ; 13.200 ; 13.200 ; Rise       ; clock           ;
;  RD1[9]          ; clock      ; 12.554 ; 12.554 ; Rise       ; clock           ;
;  RD1[10]         ; clock      ; 13.173 ; 13.173 ; Rise       ; clock           ;
;  RD1[11]         ; clock      ; 13.415 ; 13.415 ; Rise       ; clock           ;
;  RD1[12]         ; clock      ; 13.834 ; 13.834 ; Rise       ; clock           ;
;  RD1[13]         ; clock      ; 13.253 ; 13.253 ; Rise       ; clock           ;
;  RD1[14]         ; clock      ; 13.087 ; 13.087 ; Rise       ; clock           ;
;  RD1[15]         ; clock      ; 13.681 ; 13.681 ; Rise       ; clock           ;
;  RD1[16]         ; clock      ; 13.851 ; 13.851 ; Rise       ; clock           ;
;  RD1[17]         ; clock      ; 14.397 ; 14.397 ; Rise       ; clock           ;
;  RD1[18]         ; clock      ; 13.211 ; 13.211 ; Rise       ; clock           ;
;  RD1[19]         ; clock      ; 13.104 ; 13.104 ; Rise       ; clock           ;
;  RD1[20]         ; clock      ; 13.911 ; 13.911 ; Rise       ; clock           ;
;  RD1[21]         ; clock      ; 14.070 ; 14.070 ; Rise       ; clock           ;
;  RD1[22]         ; clock      ; 14.555 ; 14.555 ; Rise       ; clock           ;
;  RD1[23]         ; clock      ; 13.643 ; 13.643 ; Rise       ; clock           ;
;  RD1[24]         ; clock      ; 12.383 ; 12.383 ; Rise       ; clock           ;
;  RD1[25]         ; clock      ; 13.162 ; 13.162 ; Rise       ; clock           ;
;  RD1[26]         ; clock      ; 13.079 ; 13.079 ; Rise       ; clock           ;
;  RD1[27]         ; clock      ; 12.657 ; 12.657 ; Rise       ; clock           ;
;  RD1[28]         ; clock      ; 13.372 ; 13.372 ; Rise       ; clock           ;
;  RD1[29]         ; clock      ; 14.078 ; 14.078 ; Rise       ; clock           ;
;  RD1[30]         ; clock      ; 13.800 ; 13.800 ; Rise       ; clock           ;
;  RD1[31]         ; clock      ; 14.461 ; 14.461 ; Rise       ; clock           ;
; RD2[*]           ; clock      ; 14.302 ; 14.302 ; Rise       ; clock           ;
;  RD2[0]          ; clock      ; 12.117 ; 12.117 ; Rise       ; clock           ;
;  RD2[1]          ; clock      ; 13.255 ; 13.255 ; Rise       ; clock           ;
;  RD2[2]          ; clock      ; 13.134 ; 13.134 ; Rise       ; clock           ;
;  RD2[3]          ; clock      ; 12.875 ; 12.875 ; Rise       ; clock           ;
;  RD2[4]          ; clock      ; 13.317 ; 13.317 ; Rise       ; clock           ;
;  RD2[5]          ; clock      ; 12.915 ; 12.915 ; Rise       ; clock           ;
;  RD2[6]          ; clock      ; 13.408 ; 13.408 ; Rise       ; clock           ;
;  RD2[7]          ; clock      ; 12.648 ; 12.648 ; Rise       ; clock           ;
;  RD2[8]          ; clock      ; 12.949 ; 12.949 ; Rise       ; clock           ;
;  RD2[9]          ; clock      ; 12.819 ; 12.819 ; Rise       ; clock           ;
;  RD2[10]         ; clock      ; 12.116 ; 12.116 ; Rise       ; clock           ;
;  RD2[11]         ; clock      ; 13.184 ; 13.184 ; Rise       ; clock           ;
;  RD2[12]         ; clock      ; 13.152 ; 13.152 ; Rise       ; clock           ;
;  RD2[13]         ; clock      ; 12.851 ; 12.851 ; Rise       ; clock           ;
;  RD2[14]         ; clock      ; 13.336 ; 13.336 ; Rise       ; clock           ;
;  RD2[15]         ; clock      ; 13.972 ; 13.972 ; Rise       ; clock           ;
;  RD2[16]         ; clock      ; 12.544 ; 12.544 ; Rise       ; clock           ;
;  RD2[17]         ; clock      ; 13.940 ; 13.940 ; Rise       ; clock           ;
;  RD2[18]         ; clock      ; 14.302 ; 14.302 ; Rise       ; clock           ;
;  RD2[19]         ; clock      ; 13.060 ; 13.060 ; Rise       ; clock           ;
;  RD2[20]         ; clock      ; 13.689 ; 13.689 ; Rise       ; clock           ;
;  RD2[21]         ; clock      ; 14.024 ; 14.024 ; Rise       ; clock           ;
;  RD2[22]         ; clock      ; 13.985 ; 13.985 ; Rise       ; clock           ;
;  RD2[23]         ; clock      ; 12.232 ; 12.232 ; Rise       ; clock           ;
;  RD2[24]         ; clock      ; 13.858 ; 13.858 ; Rise       ; clock           ;
;  RD2[25]         ; clock      ; 13.737 ; 13.737 ; Rise       ; clock           ;
;  RD2[26]         ; clock      ; 13.511 ; 13.511 ; Rise       ; clock           ;
;  RD2[27]         ; clock      ; 14.147 ; 14.147 ; Rise       ; clock           ;
;  RD2[28]         ; clock      ; 12.907 ; 12.907 ; Rise       ; clock           ;
;  RD2[29]         ; clock      ; 13.633 ; 13.633 ; Rise       ; clock           ;
;  RD2[30]         ; clock      ; 14.040 ; 14.040 ; Rise       ; clock           ;
;  RD2[31]         ; clock      ; 13.496 ; 13.496 ; Rise       ; clock           ;
; RegDst           ; clock      ; 10.731 ; 10.731 ; Rise       ; clock           ;
; RegWrite         ; clock      ; 10.713 ; 10.713 ; Rise       ; clock           ;
; O_Mem[*]         ; clock      ; 11.712 ; 11.712 ; Fall       ; clock           ;
;  O_Mem[0]        ; clock      ; 10.425 ; 10.425 ; Fall       ; clock           ;
;  O_Mem[1]        ; clock      ; 11.328 ; 11.328 ; Fall       ; clock           ;
;  O_Mem[2]        ; clock      ; 10.187 ; 10.187 ; Fall       ; clock           ;
;  O_Mem[3]        ; clock      ; 10.366 ; 10.366 ; Fall       ; clock           ;
;  O_Mem[4]        ; clock      ; 11.451 ; 11.451 ; Fall       ; clock           ;
;  O_Mem[5]        ; clock      ; 10.929 ; 10.929 ; Fall       ; clock           ;
;  O_Mem[6]        ; clock      ; 10.832 ; 10.832 ; Fall       ; clock           ;
;  O_Mem[7]        ; clock      ; 10.739 ; 10.739 ; Fall       ; clock           ;
;  O_Mem[8]        ; clock      ; 11.258 ; 11.258 ; Fall       ; clock           ;
;  O_Mem[9]        ; clock      ; 11.433 ; 11.433 ; Fall       ; clock           ;
;  O_Mem[10]       ; clock      ; 11.315 ; 11.315 ; Fall       ; clock           ;
;  O_Mem[11]       ; clock      ; 10.950 ; 10.950 ; Fall       ; clock           ;
;  O_Mem[12]       ; clock      ; 11.308 ; 11.308 ; Fall       ; clock           ;
;  O_Mem[13]       ; clock      ; 11.645 ; 11.645 ; Fall       ; clock           ;
;  O_Mem[14]       ; clock      ; 10.853 ; 10.853 ; Fall       ; clock           ;
;  O_Mem[15]       ; clock      ; 11.416 ; 11.416 ; Fall       ; clock           ;
;  O_Mem[16]       ; clock      ; 11.198 ; 11.198 ; Fall       ; clock           ;
;  O_Mem[17]       ; clock      ; 11.254 ; 11.254 ; Fall       ; clock           ;
;  O_Mem[18]       ; clock      ; 11.368 ; 11.368 ; Fall       ; clock           ;
;  O_Mem[19]       ; clock      ; 11.712 ; 11.712 ; Fall       ; clock           ;
;  O_Mem[20]       ; clock      ; 10.684 ; 10.684 ; Fall       ; clock           ;
;  O_Mem[21]       ; clock      ; 11.479 ; 11.479 ; Fall       ; clock           ;
;  O_Mem[22]       ; clock      ; 10.729 ; 10.729 ; Fall       ; clock           ;
;  O_Mem[23]       ; clock      ; 10.435 ; 10.435 ; Fall       ; clock           ;
;  O_Mem[24]       ; clock      ; 11.198 ; 11.198 ; Fall       ; clock           ;
;  O_Mem[25]       ; clock      ; 10.877 ; 10.877 ; Fall       ; clock           ;
;  O_Mem[26]       ; clock      ; 10.940 ; 10.940 ; Fall       ; clock           ;
;  O_Mem[27]       ; clock      ; 11.063 ; 11.063 ; Fall       ; clock           ;
;  O_Mem[28]       ; clock      ; 11.193 ; 11.193 ; Fall       ; clock           ;
;  O_Mem[29]       ; clock      ; 11.358 ; 11.358 ; Fall       ; clock           ;
;  O_Mem[30]       ; clock      ; 11.522 ; 11.522 ; Fall       ; clock           ;
;  O_Mem[31]       ; clock      ; 10.973 ; 10.973 ; Fall       ; clock           ;
; O_MemToReg[*]    ; clock      ; 13.047 ; 13.047 ; Fall       ; clock           ;
;  O_MemToReg[0]   ; clock      ; 11.860 ; 11.860 ; Fall       ; clock           ;
;  O_MemToReg[1]   ; clock      ; 12.227 ; 12.227 ; Fall       ; clock           ;
;  O_MemToReg[2]   ; clock      ; 11.765 ; 11.765 ; Fall       ; clock           ;
;  O_MemToReg[3]   ; clock      ; 12.443 ; 12.443 ; Fall       ; clock           ;
;  O_MemToReg[4]   ; clock      ; 12.470 ; 12.470 ; Fall       ; clock           ;
;  O_MemToReg[5]   ; clock      ; 11.958 ; 11.958 ; Fall       ; clock           ;
;  O_MemToReg[6]   ; clock      ; 12.277 ; 12.277 ; Fall       ; clock           ;
;  O_MemToReg[7]   ; clock      ; 11.649 ; 11.649 ; Fall       ; clock           ;
;  O_MemToReg[8]   ; clock      ; 11.489 ; 11.489 ; Fall       ; clock           ;
;  O_MemToReg[9]   ; clock      ; 11.961 ; 11.961 ; Fall       ; clock           ;
;  O_MemToReg[10]  ; clock      ; 12.010 ; 12.010 ; Fall       ; clock           ;
;  O_MemToReg[11]  ; clock      ; 12.688 ; 12.688 ; Fall       ; clock           ;
;  O_MemToReg[12]  ; clock      ; 12.754 ; 12.754 ; Fall       ; clock           ;
;  O_MemToReg[13]  ; clock      ; 12.406 ; 12.406 ; Fall       ; clock           ;
;  O_MemToReg[14]  ; clock      ; 12.321 ; 12.321 ; Fall       ; clock           ;
;  O_MemToReg[15]  ; clock      ; 12.611 ; 12.611 ; Fall       ; clock           ;
;  O_MemToReg[16]  ; clock      ; 11.650 ; 11.650 ; Fall       ; clock           ;
;  O_MemToReg[17]  ; clock      ; 11.874 ; 11.874 ; Fall       ; clock           ;
;  O_MemToReg[18]  ; clock      ; 12.046 ; 12.046 ; Fall       ; clock           ;
;  O_MemToReg[19]  ; clock      ; 12.000 ; 12.000 ; Fall       ; clock           ;
;  O_MemToReg[20]  ; clock      ; 13.035 ; 13.035 ; Fall       ; clock           ;
;  O_MemToReg[21]  ; clock      ; 13.047 ; 13.047 ; Fall       ; clock           ;
;  O_MemToReg[22]  ; clock      ; 12.536 ; 12.536 ; Fall       ; clock           ;
;  O_MemToReg[23]  ; clock      ; 12.115 ; 12.115 ; Fall       ; clock           ;
;  O_MemToReg[24]  ; clock      ; 12.222 ; 12.222 ; Fall       ; clock           ;
;  O_MemToReg[25]  ; clock      ; 12.298 ; 12.298 ; Fall       ; clock           ;
;  O_MemToReg[26]  ; clock      ; 12.267 ; 12.267 ; Fall       ; clock           ;
;  O_MemToReg[27]  ; clock      ; 12.158 ; 12.158 ; Fall       ; clock           ;
;  O_MemToReg[28]  ; clock      ; 12.167 ; 12.167 ; Fall       ; clock           ;
;  O_MemToReg[29]  ; clock      ; 12.750 ; 12.750 ; Fall       ; clock           ;
;  O_MemToReg[30]  ; clock      ; 12.131 ; 12.131 ; Fall       ; clock           ;
;  O_MemToReg[31]  ; clock      ; 12.391 ; 12.391 ; Fall       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; ALUControl[*]    ; clock      ; 9.537  ; 9.537  ; Rise       ; clock           ;
;  ALUControl[0]   ; clock      ; 9.537  ; 9.537  ; Rise       ; clock           ;
; ALUSrc           ; clock      ; 10.646 ; 10.646 ; Rise       ; clock           ;
; Addr1[*]         ; clock      ; 8.876  ; 8.876  ; Rise       ; clock           ;
;  Addr1[0]        ; clock      ; 8.876  ; 8.876  ; Rise       ; clock           ;
;  Addr1[1]        ; clock      ; 9.147  ; 9.147  ; Rise       ; clock           ;
;  Addr1[2]        ; clock      ; 10.511 ; 10.511 ; Rise       ; clock           ;
;  Addr1[3]        ; clock      ; 9.337  ; 9.337  ; Rise       ; clock           ;
; Addr2[*]         ; clock      ; 9.155  ; 9.155  ; Rise       ; clock           ;
;  Addr2[0]        ; clock      ; 9.869  ; 9.869  ; Rise       ; clock           ;
;  Addr2[1]        ; clock      ; 9.659  ; 9.659  ; Rise       ; clock           ;
;  Addr2[2]        ; clock      ; 9.155  ; 9.155  ; Rise       ; clock           ;
;  Addr2[3]        ; clock      ; 9.402  ; 9.402  ; Rise       ; clock           ;
; MemRead          ; clock      ; 10.594 ; 10.594 ; Rise       ; clock           ;
; MemWrite         ; clock      ; 10.182 ; 10.182 ; Rise       ; clock           ;
; MemtoReg         ; clock      ; 10.604 ; 10.604 ; Rise       ; clock           ;
; O_ALU[*]         ; clock      ; 9.775  ; 9.775  ; Rise       ; clock           ;
;  O_ALU[0]        ; clock      ; 10.182 ; 10.182 ; Rise       ; clock           ;
;  O_ALU[1]        ; clock      ; 11.175 ; 11.175 ; Rise       ; clock           ;
;  O_ALU[2]        ; clock      ; 9.775  ; 9.775  ; Rise       ; clock           ;
;  O_ALU[3]        ; clock      ; 10.365 ; 10.365 ; Rise       ; clock           ;
;  O_ALU[4]        ; clock      ; 10.189 ; 10.189 ; Rise       ; clock           ;
;  O_ALU[5]        ; clock      ; 10.365 ; 10.365 ; Rise       ; clock           ;
;  O_ALU[6]        ; clock      ; 10.054 ; 10.054 ; Rise       ; clock           ;
;  O_ALU[7]        ; clock      ; 11.332 ; 11.332 ; Rise       ; clock           ;
;  O_ALU[8]        ; clock      ; 11.188 ; 11.188 ; Rise       ; clock           ;
;  O_ALU[9]        ; clock      ; 12.115 ; 12.115 ; Rise       ; clock           ;
;  O_ALU[10]       ; clock      ; 12.058 ; 12.058 ; Rise       ; clock           ;
;  O_ALU[11]       ; clock      ; 11.327 ; 11.327 ; Rise       ; clock           ;
;  O_ALU[12]       ; clock      ; 11.901 ; 11.901 ; Rise       ; clock           ;
;  O_ALU[13]       ; clock      ; 10.936 ; 10.936 ; Rise       ; clock           ;
;  O_ALU[14]       ; clock      ; 10.876 ; 10.876 ; Rise       ; clock           ;
;  O_ALU[15]       ; clock      ; 11.350 ; 11.350 ; Rise       ; clock           ;
;  O_ALU[16]       ; clock      ; 11.892 ; 11.892 ; Rise       ; clock           ;
;  O_ALU[17]       ; clock      ; 11.051 ; 11.051 ; Rise       ; clock           ;
;  O_ALU[18]       ; clock      ; 11.936 ; 11.936 ; Rise       ; clock           ;
;  O_ALU[19]       ; clock      ; 11.201 ; 11.201 ; Rise       ; clock           ;
;  O_ALU[20]       ; clock      ; 11.021 ; 11.021 ; Rise       ; clock           ;
;  O_ALU[21]       ; clock      ; 11.298 ; 11.298 ; Rise       ; clock           ;
;  O_ALU[22]       ; clock      ; 10.461 ; 10.461 ; Rise       ; clock           ;
;  O_ALU[23]       ; clock      ; 10.820 ; 10.820 ; Rise       ; clock           ;
;  O_ALU[24]       ; clock      ; 11.527 ; 11.527 ; Rise       ; clock           ;
;  O_ALU[25]       ; clock      ; 10.010 ; 10.010 ; Rise       ; clock           ;
;  O_ALU[26]       ; clock      ; 10.633 ; 10.633 ; Rise       ; clock           ;
;  O_ALU[27]       ; clock      ; 10.299 ; 10.299 ; Rise       ; clock           ;
;  O_ALU[28]       ; clock      ; 11.291 ; 11.291 ; Rise       ; clock           ;
;  O_ALU[29]       ; clock      ; 10.863 ; 10.863 ; Rise       ; clock           ;
;  O_ALU[30]       ; clock      ; 11.885 ; 11.885 ; Rise       ; clock           ;
;  O_ALU[31]       ; clock      ; 11.590 ; 11.590 ; Rise       ; clock           ;
; O_INST[*]        ; clock      ; 8.876  ; 8.876  ; Rise       ; clock           ;
;  O_INST[0]       ; clock      ; 9.779  ; 9.779  ; Rise       ; clock           ;
;  O_INST[1]       ; clock      ; 10.418 ; 10.418 ; Rise       ; clock           ;
;  O_INST[2]       ; clock      ; 9.791  ; 9.791  ; Rise       ; clock           ;
;  O_INST[3]       ; clock      ; 10.398 ; 10.398 ; Rise       ; clock           ;
;  O_INST[4]       ; clock      ; 9.806  ; 9.806  ; Rise       ; clock           ;
;  O_INST[5]       ; clock      ; 10.831 ; 10.831 ; Rise       ; clock           ;
;  O_INST[11]      ; clock      ; 10.571 ; 10.571 ; Rise       ; clock           ;
;  O_INST[14]      ; clock      ; 10.521 ; 10.521 ; Rise       ; clock           ;
;  O_INST[16]      ; clock      ; 9.869  ; 9.869  ; Rise       ; clock           ;
;  O_INST[17]      ; clock      ; 9.659  ; 9.659  ; Rise       ; clock           ;
;  O_INST[18]      ; clock      ; 9.155  ; 9.155  ; Rise       ; clock           ;
;  O_INST[19]      ; clock      ; 9.412  ; 9.412  ; Rise       ; clock           ;
;  O_INST[21]      ; clock      ; 8.876  ; 8.876  ; Rise       ; clock           ;
;  O_INST[22]      ; clock      ; 9.147  ; 9.147  ; Rise       ; clock           ;
;  O_INST[23]      ; clock      ; 10.521 ; 10.521 ; Rise       ; clock           ;
;  O_INST[24]      ; clock      ; 9.337  ; 9.337  ; Rise       ; clock           ;
;  O_INST[26]      ; clock      ; 10.748 ; 10.748 ; Rise       ; clock           ;
;  O_INST[27]      ; clock      ; 10.748 ; 10.748 ; Rise       ; clock           ;
;  O_INST[29]      ; clock      ; 10.403 ; 10.403 ; Rise       ; clock           ;
;  O_INST[31]      ; clock      ; 10.905 ; 10.905 ; Rise       ; clock           ;
; O_MemToReg[*]    ; clock      ; 10.315 ; 10.315 ; Rise       ; clock           ;
;  O_MemToReg[0]   ; clock      ; 11.326 ; 11.326 ; Rise       ; clock           ;
;  O_MemToReg[1]   ; clock      ; 10.734 ; 10.734 ; Rise       ; clock           ;
;  O_MemToReg[2]   ; clock      ; 11.865 ; 11.865 ; Rise       ; clock           ;
;  O_MemToReg[3]   ; clock      ; 12.855 ; 12.855 ; Rise       ; clock           ;
;  O_MemToReg[4]   ; clock      ; 11.813 ; 11.813 ; Rise       ; clock           ;
;  O_MemToReg[5]   ; clock      ; 10.602 ; 10.602 ; Rise       ; clock           ;
;  O_MemToReg[6]   ; clock      ; 11.018 ; 11.018 ; Rise       ; clock           ;
;  O_MemToReg[7]   ; clock      ; 10.909 ; 10.909 ; Rise       ; clock           ;
;  O_MemToReg[8]   ; clock      ; 10.781 ; 10.781 ; Rise       ; clock           ;
;  O_MemToReg[9]   ; clock      ; 10.589 ; 10.589 ; Rise       ; clock           ;
;  O_MemToReg[10]  ; clock      ; 11.696 ; 11.696 ; Rise       ; clock           ;
;  O_MemToReg[11]  ; clock      ; 11.592 ; 11.592 ; Rise       ; clock           ;
;  O_MemToReg[12]  ; clock      ; 12.103 ; 12.103 ; Rise       ; clock           ;
;  O_MemToReg[13]  ; clock      ; 11.868 ; 11.868 ; Rise       ; clock           ;
;  O_MemToReg[14]  ; clock      ; 12.391 ; 12.391 ; Rise       ; clock           ;
;  O_MemToReg[15]  ; clock      ; 11.999 ; 11.999 ; Rise       ; clock           ;
;  O_MemToReg[16]  ; clock      ; 10.949 ; 10.949 ; Rise       ; clock           ;
;  O_MemToReg[17]  ; clock      ; 11.649 ; 11.649 ; Rise       ; clock           ;
;  O_MemToReg[18]  ; clock      ; 11.141 ; 11.141 ; Rise       ; clock           ;
;  O_MemToReg[19]  ; clock      ; 10.912 ; 10.912 ; Rise       ; clock           ;
;  O_MemToReg[20]  ; clock      ; 12.301 ; 12.301 ; Rise       ; clock           ;
;  O_MemToReg[21]  ; clock      ; 12.359 ; 12.359 ; Rise       ; clock           ;
;  O_MemToReg[22]  ; clock      ; 12.111 ; 12.111 ; Rise       ; clock           ;
;  O_MemToReg[23]  ; clock      ; 11.119 ; 11.119 ; Rise       ; clock           ;
;  O_MemToReg[24]  ; clock      ; 10.908 ; 10.908 ; Rise       ; clock           ;
;  O_MemToReg[25]  ; clock      ; 10.315 ; 10.315 ; Rise       ; clock           ;
;  O_MemToReg[26]  ; clock      ; 10.416 ; 10.416 ; Rise       ; clock           ;
;  O_MemToReg[27]  ; clock      ; 11.202 ; 11.202 ; Rise       ; clock           ;
;  O_MemToReg[28]  ; clock      ; 10.855 ; 10.855 ; Rise       ; clock           ;
;  O_MemToReg[29]  ; clock      ; 11.820 ; 11.820 ; Rise       ; clock           ;
;  O_MemToReg[30]  ; clock      ; 11.839 ; 11.839 ; Rise       ; clock           ;
;  O_MemToReg[31]  ; clock      ; 11.172 ; 11.172 ; Rise       ; clock           ;
; O_Mux_32bit[*]   ; clock      ; 8.462  ; 8.462  ; Rise       ; clock           ;
;  O_Mux_32bit[0]  ; clock      ; 9.845  ; 9.845  ; Rise       ; clock           ;
;  O_Mux_32bit[1]  ; clock      ; 9.494  ; 9.494  ; Rise       ; clock           ;
;  O_Mux_32bit[2]  ; clock      ; 10.457 ; 10.457 ; Rise       ; clock           ;
;  O_Mux_32bit[3]  ; clock      ; 9.875  ; 9.875  ; Rise       ; clock           ;
;  O_Mux_32bit[4]  ; clock      ; 10.456 ; 10.456 ; Rise       ; clock           ;
;  O_Mux_32bit[5]  ; clock      ; 9.023  ; 9.023  ; Rise       ; clock           ;
;  O_Mux_32bit[6]  ; clock      ; 10.697 ; 10.697 ; Rise       ; clock           ;
;  O_Mux_32bit[7]  ; clock      ; 9.570  ; 9.570  ; Rise       ; clock           ;
;  O_Mux_32bit[8]  ; clock      ; 9.259  ; 9.259  ; Rise       ; clock           ;
;  O_Mux_32bit[9]  ; clock      ; 11.189 ; 11.189 ; Rise       ; clock           ;
;  O_Mux_32bit[10] ; clock      ; 9.998  ; 9.998  ; Rise       ; clock           ;
;  O_Mux_32bit[11] ; clock      ; 8.792  ; 8.792  ; Rise       ; clock           ;
;  O_Mux_32bit[12] ; clock      ; 9.462  ; 9.462  ; Rise       ; clock           ;
;  O_Mux_32bit[13] ; clock      ; 8.482  ; 8.482  ; Rise       ; clock           ;
;  O_Mux_32bit[14] ; clock      ; 9.578  ; 9.578  ; Rise       ; clock           ;
;  O_Mux_32bit[15] ; clock      ; 9.357  ; 9.357  ; Rise       ; clock           ;
;  O_Mux_32bit[16] ; clock      ; 9.531  ; 9.531  ; Rise       ; clock           ;
;  O_Mux_32bit[17] ; clock      ; 9.305  ; 9.305  ; Rise       ; clock           ;
;  O_Mux_32bit[18] ; clock      ; 8.462  ; 8.462  ; Rise       ; clock           ;
;  O_Mux_32bit[19] ; clock      ; 10.392 ; 10.392 ; Rise       ; clock           ;
;  O_Mux_32bit[20] ; clock      ; 10.665 ; 10.665 ; Rise       ; clock           ;
;  O_Mux_32bit[21] ; clock      ; 10.100 ; 10.100 ; Rise       ; clock           ;
;  O_Mux_32bit[22] ; clock      ; 10.084 ; 10.084 ; Rise       ; clock           ;
;  O_Mux_32bit[23] ; clock      ; 10.649 ; 10.649 ; Rise       ; clock           ;
;  O_Mux_32bit[24] ; clock      ; 9.533  ; 9.533  ; Rise       ; clock           ;
;  O_Mux_32bit[25] ; clock      ; 10.345 ; 10.345 ; Rise       ; clock           ;
;  O_Mux_32bit[26] ; clock      ; 9.768  ; 9.768  ; Rise       ; clock           ;
;  O_Mux_32bit[27] ; clock      ; 10.514 ; 10.514 ; Rise       ; clock           ;
;  O_Mux_32bit[28] ; clock      ; 9.198  ; 9.198  ; Rise       ; clock           ;
;  O_Mux_32bit[29] ; clock      ; 10.065 ; 10.065 ; Rise       ; clock           ;
;  O_Mux_32bit[30] ; clock      ; 9.711  ; 9.711  ; Rise       ; clock           ;
;  O_Mux_32bit[31] ; clock      ; 10.347 ; 10.347 ; Rise       ; clock           ;
; O_RegDst[*]      ; clock      ; 8.973  ; 8.973  ; Rise       ; clock           ;
;  O_RegDst[0]     ; clock      ; 9.732  ; 9.732  ; Rise       ; clock           ;
;  O_RegDst[1]     ; clock      ; 9.800  ; 9.800  ; Rise       ; clock           ;
;  O_RegDst[2]     ; clock      ; 9.471  ; 9.471  ; Rise       ; clock           ;
;  O_RegDst[3]     ; clock      ; 8.973  ; 8.973  ; Rise       ; clock           ;
; RD1[*]           ; clock      ; 8.476  ; 8.476  ; Rise       ; clock           ;
;  RD1[0]          ; clock      ; 9.315  ; 9.315  ; Rise       ; clock           ;
;  RD1[1]          ; clock      ; 9.011  ; 9.011  ; Rise       ; clock           ;
;  RD1[2]          ; clock      ; 8.476  ; 8.476  ; Rise       ; clock           ;
;  RD1[3]          ; clock      ; 9.091  ; 9.091  ; Rise       ; clock           ;
;  RD1[4]          ; clock      ; 10.127 ; 10.127 ; Rise       ; clock           ;
;  RD1[5]          ; clock      ; 9.584  ; 9.584  ; Rise       ; clock           ;
;  RD1[6]          ; clock      ; 9.408  ; 9.408  ; Rise       ; clock           ;
;  RD1[7]          ; clock      ; 9.019  ; 9.019  ; Rise       ; clock           ;
;  RD1[8]          ; clock      ; 9.723  ; 9.723  ; Rise       ; clock           ;
;  RD1[9]          ; clock      ; 8.936  ; 8.936  ; Rise       ; clock           ;
;  RD1[10]         ; clock      ; 9.384  ; 9.384  ; Rise       ; clock           ;
;  RD1[11]         ; clock      ; 9.186  ; 9.186  ; Rise       ; clock           ;
;  RD1[12]         ; clock      ; 9.680  ; 9.680  ; Rise       ; clock           ;
;  RD1[13]         ; clock      ; 10.076 ; 10.076 ; Rise       ; clock           ;
;  RD1[14]         ; clock      ; 9.319  ; 9.319  ; Rise       ; clock           ;
;  RD1[15]         ; clock      ; 9.179  ; 9.179  ; Rise       ; clock           ;
;  RD1[16]         ; clock      ; 9.579  ; 9.579  ; Rise       ; clock           ;
;  RD1[17]         ; clock      ; 9.505  ; 9.505  ; Rise       ; clock           ;
;  RD1[18]         ; clock      ; 9.723  ; 9.723  ; Rise       ; clock           ;
;  RD1[19]         ; clock      ; 9.225  ; 9.225  ; Rise       ; clock           ;
;  RD1[20]         ; clock      ; 9.685  ; 9.685  ; Rise       ; clock           ;
;  RD1[21]         ; clock      ; 9.883  ; 9.883  ; Rise       ; clock           ;
;  RD1[22]         ; clock      ; 10.531 ; 10.531 ; Rise       ; clock           ;
;  RD1[23]         ; clock      ; 10.248 ; 10.248 ; Rise       ; clock           ;
;  RD1[24]         ; clock      ; 8.640  ; 8.640  ; Rise       ; clock           ;
;  RD1[25]         ; clock      ; 9.110  ; 9.110  ; Rise       ; clock           ;
;  RD1[26]         ; clock      ; 8.994  ; 8.994  ; Rise       ; clock           ;
;  RD1[27]         ; clock      ; 9.062  ; 9.062  ; Rise       ; clock           ;
;  RD1[28]         ; clock      ; 9.320  ; 9.320  ; Rise       ; clock           ;
;  RD1[29]         ; clock      ; 9.970  ; 9.970  ; Rise       ; clock           ;
;  RD1[30]         ; clock      ; 9.296  ; 9.296  ; Rise       ; clock           ;
;  RD1[31]         ; clock      ; 9.698  ; 9.698  ; Rise       ; clock           ;
; RD2[*]           ; clock      ; 8.643  ; 8.643  ; Rise       ; clock           ;
;  RD2[0]          ; clock      ; 8.883  ; 8.883  ; Rise       ; clock           ;
;  RD2[1]          ; clock      ; 9.881  ; 9.881  ; Rise       ; clock           ;
;  RD2[2]          ; clock      ; 10.391 ; 10.391 ; Rise       ; clock           ;
;  RD2[3]          ; clock      ; 9.401  ; 9.401  ; Rise       ; clock           ;
;  RD2[4]          ; clock      ; 9.990  ; 9.990  ; Rise       ; clock           ;
;  RD2[5]          ; clock      ; 8.643  ; 8.643  ; Rise       ; clock           ;
;  RD2[6]          ; clock      ; 10.116 ; 10.116 ; Rise       ; clock           ;
;  RD2[7]          ; clock      ; 9.291  ; 9.291  ; Rise       ; clock           ;
;  RD2[8]          ; clock      ; 8.708  ; 8.708  ; Rise       ; clock           ;
;  RD2[9]          ; clock      ; 9.837  ; 9.837  ; Rise       ; clock           ;
;  RD2[10]         ; clock      ; 9.021  ; 9.021  ; Rise       ; clock           ;
;  RD2[11]         ; clock      ; 8.990  ; 8.990  ; Rise       ; clock           ;
;  RD2[12]         ; clock      ; 9.783  ; 9.783  ; Rise       ; clock           ;
;  RD2[13]         ; clock      ; 9.679  ; 9.679  ; Rise       ; clock           ;
;  RD2[14]         ; clock      ; 9.572  ; 9.572  ; Rise       ; clock           ;
;  RD2[15]         ; clock      ; 9.877  ; 9.877  ; Rise       ; clock           ;
;  RD2[16]         ; clock      ; 8.805  ; 8.805  ; Rise       ; clock           ;
;  RD2[17]         ; clock      ; 10.262 ; 10.262 ; Rise       ; clock           ;
;  RD2[18]         ; clock      ; 10.116 ; 10.116 ; Rise       ; clock           ;
;  RD2[19]         ; clock      ; 9.120  ; 9.120  ; Rise       ; clock           ;
;  RD2[20]         ; clock      ; 9.556  ; 9.556  ; Rise       ; clock           ;
;  RD2[21]         ; clock      ; 10.010 ; 10.010 ; Rise       ; clock           ;
;  RD2[22]         ; clock      ; 10.036 ; 10.036 ; Rise       ; clock           ;
;  RD2[23]         ; clock      ; 8.717  ; 8.717  ; Rise       ; clock           ;
;  RD2[24]         ; clock      ; 9.451  ; 9.451  ; Rise       ; clock           ;
;  RD2[25]         ; clock      ; 10.255 ; 10.255 ; Rise       ; clock           ;
;  RD2[26]         ; clock      ; 9.389  ; 9.389  ; Rise       ; clock           ;
;  RD2[27]         ; clock      ; 9.523  ; 9.523  ; Rise       ; clock           ;
;  RD2[28]         ; clock      ; 8.966  ; 8.966  ; Rise       ; clock           ;
;  RD2[29]         ; clock      ; 10.395 ; 10.395 ; Rise       ; clock           ;
;  RD2[30]         ; clock      ; 9.709  ; 9.709  ; Rise       ; clock           ;
;  RD2[31]         ; clock      ; 9.270  ; 9.270  ; Rise       ; clock           ;
; RegDst           ; clock      ; 10.636 ; 10.636 ; Rise       ; clock           ;
; RegWrite         ; clock      ; 10.182 ; 10.182 ; Rise       ; clock           ;
; O_Mem[*]         ; clock      ; 10.187 ; 10.187 ; Fall       ; clock           ;
;  O_Mem[0]        ; clock      ; 10.425 ; 10.425 ; Fall       ; clock           ;
;  O_Mem[1]        ; clock      ; 11.328 ; 11.328 ; Fall       ; clock           ;
;  O_Mem[2]        ; clock      ; 10.187 ; 10.187 ; Fall       ; clock           ;
;  O_Mem[3]        ; clock      ; 10.366 ; 10.366 ; Fall       ; clock           ;
;  O_Mem[4]        ; clock      ; 11.451 ; 11.451 ; Fall       ; clock           ;
;  O_Mem[5]        ; clock      ; 10.929 ; 10.929 ; Fall       ; clock           ;
;  O_Mem[6]        ; clock      ; 10.832 ; 10.832 ; Fall       ; clock           ;
;  O_Mem[7]        ; clock      ; 10.739 ; 10.739 ; Fall       ; clock           ;
;  O_Mem[8]        ; clock      ; 11.258 ; 11.258 ; Fall       ; clock           ;
;  O_Mem[9]        ; clock      ; 11.433 ; 11.433 ; Fall       ; clock           ;
;  O_Mem[10]       ; clock      ; 11.315 ; 11.315 ; Fall       ; clock           ;
;  O_Mem[11]       ; clock      ; 10.950 ; 10.950 ; Fall       ; clock           ;
;  O_Mem[12]       ; clock      ; 11.308 ; 11.308 ; Fall       ; clock           ;
;  O_Mem[13]       ; clock      ; 11.645 ; 11.645 ; Fall       ; clock           ;
;  O_Mem[14]       ; clock      ; 10.853 ; 10.853 ; Fall       ; clock           ;
;  O_Mem[15]       ; clock      ; 11.416 ; 11.416 ; Fall       ; clock           ;
;  O_Mem[16]       ; clock      ; 11.198 ; 11.198 ; Fall       ; clock           ;
;  O_Mem[17]       ; clock      ; 11.254 ; 11.254 ; Fall       ; clock           ;
;  O_Mem[18]       ; clock      ; 11.368 ; 11.368 ; Fall       ; clock           ;
;  O_Mem[19]       ; clock      ; 11.712 ; 11.712 ; Fall       ; clock           ;
;  O_Mem[20]       ; clock      ; 10.684 ; 10.684 ; Fall       ; clock           ;
;  O_Mem[21]       ; clock      ; 11.479 ; 11.479 ; Fall       ; clock           ;
;  O_Mem[22]       ; clock      ; 10.729 ; 10.729 ; Fall       ; clock           ;
;  O_Mem[23]       ; clock      ; 10.435 ; 10.435 ; Fall       ; clock           ;
;  O_Mem[24]       ; clock      ; 11.198 ; 11.198 ; Fall       ; clock           ;
;  O_Mem[25]       ; clock      ; 10.877 ; 10.877 ; Fall       ; clock           ;
;  O_Mem[26]       ; clock      ; 10.940 ; 10.940 ; Fall       ; clock           ;
;  O_Mem[27]       ; clock      ; 11.063 ; 11.063 ; Fall       ; clock           ;
;  O_Mem[28]       ; clock      ; 11.193 ; 11.193 ; Fall       ; clock           ;
;  O_Mem[29]       ; clock      ; 11.358 ; 11.358 ; Fall       ; clock           ;
;  O_Mem[30]       ; clock      ; 11.522 ; 11.522 ; Fall       ; clock           ;
;  O_Mem[31]       ; clock      ; 10.973 ; 10.973 ; Fall       ; clock           ;
; O_MemToReg[*]    ; clock      ; 8.733  ; 8.733  ; Fall       ; clock           ;
;  O_MemToReg[0]   ; clock      ; 9.444  ; 9.444  ; Fall       ; clock           ;
;  O_MemToReg[1]   ; clock      ; 8.842  ; 8.842  ; Fall       ; clock           ;
;  O_MemToReg[2]   ; clock      ; 8.997  ; 8.997  ; Fall       ; clock           ;
;  O_MemToReg[3]   ; clock      ; 9.776  ; 9.776  ; Fall       ; clock           ;
;  O_MemToReg[4]   ; clock      ; 9.673  ; 9.673  ; Fall       ; clock           ;
;  O_MemToReg[5]   ; clock      ; 8.746  ; 8.746  ; Fall       ; clock           ;
;  O_MemToReg[6]   ; clock      ; 9.229  ; 9.229  ; Fall       ; clock           ;
;  O_MemToReg[7]   ; clock      ; 9.117  ; 9.117  ; Fall       ; clock           ;
;  O_MemToReg[8]   ; clock      ; 8.903  ; 8.903  ; Fall       ; clock           ;
;  O_MemToReg[9]   ; clock      ; 8.733  ; 8.733  ; Fall       ; clock           ;
;  O_MemToReg[10]  ; clock      ; 9.313  ; 9.313  ; Fall       ; clock           ;
;  O_MemToReg[11]  ; clock      ; 9.982  ; 9.982  ; Fall       ; clock           ;
;  O_MemToReg[12]  ; clock      ; 9.948  ; 9.948  ; Fall       ; clock           ;
;  O_MemToReg[13]  ; clock      ; 9.925  ; 9.925  ; Fall       ; clock           ;
;  O_MemToReg[14]  ; clock      ; 9.750  ; 9.750  ; Fall       ; clock           ;
;  O_MemToReg[15]  ; clock      ; 9.949  ; 9.949  ; Fall       ; clock           ;
;  O_MemToReg[16]  ; clock      ; 9.202  ; 9.202  ; Fall       ; clock           ;
;  O_MemToReg[17]  ; clock      ; 9.630  ; 9.630  ; Fall       ; clock           ;
;  O_MemToReg[18]  ; clock      ; 9.302  ; 9.302  ; Fall       ; clock           ;
;  O_MemToReg[19]  ; clock      ; 9.436  ; 9.436  ; Fall       ; clock           ;
;  O_MemToReg[20]  ; clock      ; 10.210 ; 10.210 ; Fall       ; clock           ;
;  O_MemToReg[21]  ; clock      ; 10.293 ; 10.293 ; Fall       ; clock           ;
;  O_MemToReg[22]  ; clock      ; 9.531  ; 9.531  ; Fall       ; clock           ;
;  O_MemToReg[23]  ; clock      ; 9.285  ; 9.285  ; Fall       ; clock           ;
;  O_MemToReg[24]  ; clock      ; 9.666  ; 9.666  ; Fall       ; clock           ;
;  O_MemToReg[25]  ; clock      ; 9.839  ; 9.839  ; Fall       ; clock           ;
;  O_MemToReg[26]  ; clock      ; 9.203  ; 9.203  ; Fall       ; clock           ;
;  O_MemToReg[27]  ; clock      ; 9.506  ; 9.506  ; Fall       ; clock           ;
;  O_MemToReg[28]  ; clock      ; 9.363  ; 9.363  ; Fall       ; clock           ;
;  O_MemToReg[29]  ; clock      ; 9.960  ; 9.960  ; Fall       ; clock           ;
;  O_MemToReg[30]  ; clock      ; 9.265  ; 9.265  ; Fall       ; clock           ;
;  O_MemToReg[31]  ; clock      ; 9.224  ; 9.224  ; Fall       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+--------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+--------+------+------------+-----------------+
; O_Mem[*]   ; clock      ; 8.769  ;      ; Fall       ; clock           ;
;  O_Mem[0]  ; clock      ; 9.831  ;      ; Fall       ; clock           ;
;  O_Mem[1]  ; clock      ; 10.131 ;      ; Fall       ; clock           ;
;  O_Mem[2]  ; clock      ; 9.801  ;      ; Fall       ; clock           ;
;  O_Mem[3]  ; clock      ; 9.824  ;      ; Fall       ; clock           ;
;  O_Mem[4]  ; clock      ; 10.172 ;      ; Fall       ; clock           ;
;  O_Mem[5]  ; clock      ; 10.182 ;      ; Fall       ; clock           ;
;  O_Mem[6]  ; clock      ; 10.127 ;      ; Fall       ; clock           ;
;  O_Mem[7]  ; clock      ; 10.710 ;      ; Fall       ; clock           ;
;  O_Mem[8]  ; clock      ; 9.840  ;      ; Fall       ; clock           ;
;  O_Mem[9]  ; clock      ; 9.814  ;      ; Fall       ; clock           ;
;  O_Mem[10] ; clock      ; 9.860  ;      ; Fall       ; clock           ;
;  O_Mem[11] ; clock      ; 10.710 ;      ; Fall       ; clock           ;
;  O_Mem[12] ; clock      ; 8.949  ;      ; Fall       ; clock           ;
;  O_Mem[13] ; clock      ; 8.998  ;      ; Fall       ; clock           ;
;  O_Mem[14] ; clock      ; 8.969  ;      ; Fall       ; clock           ;
;  O_Mem[15] ; clock      ; 8.789  ;      ; Fall       ; clock           ;
;  O_Mem[16] ; clock      ; 10.181 ;      ; Fall       ; clock           ;
;  O_Mem[17] ; clock      ; 8.949  ;      ; Fall       ; clock           ;
;  O_Mem[18] ; clock      ; 10.171 ;      ; Fall       ; clock           ;
;  O_Mem[19] ; clock      ; 8.769  ;      ; Fall       ; clock           ;
;  O_Mem[20] ; clock      ; 8.969  ;      ; Fall       ; clock           ;
;  O_Mem[21] ; clock      ; 10.127 ;      ; Fall       ; clock           ;
;  O_Mem[22] ; clock      ; 10.182 ;      ; Fall       ; clock           ;
;  O_Mem[23] ; clock      ; 10.182 ;      ; Fall       ; clock           ;
;  O_Mem[24] ; clock      ; 10.181 ;      ; Fall       ; clock           ;
;  O_Mem[25] ; clock      ; 10.448 ;      ; Fall       ; clock           ;
;  O_Mem[26] ; clock      ; 10.448 ;      ; Fall       ; clock           ;
;  O_Mem[27] ; clock      ; 10.385 ;      ; Fall       ; clock           ;
;  O_Mem[28] ; clock      ; 10.162 ;      ; Fall       ; clock           ;
;  O_Mem[29] ; clock      ; 10.157 ;      ; Fall       ; clock           ;
;  O_Mem[30] ; clock      ; 10.171 ;      ; Fall       ; clock           ;
;  O_Mem[31] ; clock      ; 9.814  ;      ; Fall       ; clock           ;
+------------+------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+--------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+--------+------+------------+-----------------+
; O_Mem[*]   ; clock      ; 8.769  ;      ; Fall       ; clock           ;
;  O_Mem[0]  ; clock      ; 9.831  ;      ; Fall       ; clock           ;
;  O_Mem[1]  ; clock      ; 10.131 ;      ; Fall       ; clock           ;
;  O_Mem[2]  ; clock      ; 9.801  ;      ; Fall       ; clock           ;
;  O_Mem[3]  ; clock      ; 9.824  ;      ; Fall       ; clock           ;
;  O_Mem[4]  ; clock      ; 10.172 ;      ; Fall       ; clock           ;
;  O_Mem[5]  ; clock      ; 10.182 ;      ; Fall       ; clock           ;
;  O_Mem[6]  ; clock      ; 10.127 ;      ; Fall       ; clock           ;
;  O_Mem[7]  ; clock      ; 10.710 ;      ; Fall       ; clock           ;
;  O_Mem[8]  ; clock      ; 9.840  ;      ; Fall       ; clock           ;
;  O_Mem[9]  ; clock      ; 9.814  ;      ; Fall       ; clock           ;
;  O_Mem[10] ; clock      ; 9.860  ;      ; Fall       ; clock           ;
;  O_Mem[11] ; clock      ; 10.710 ;      ; Fall       ; clock           ;
;  O_Mem[12] ; clock      ; 8.949  ;      ; Fall       ; clock           ;
;  O_Mem[13] ; clock      ; 8.998  ;      ; Fall       ; clock           ;
;  O_Mem[14] ; clock      ; 8.969  ;      ; Fall       ; clock           ;
;  O_Mem[15] ; clock      ; 8.789  ;      ; Fall       ; clock           ;
;  O_Mem[16] ; clock      ; 10.181 ;      ; Fall       ; clock           ;
;  O_Mem[17] ; clock      ; 8.949  ;      ; Fall       ; clock           ;
;  O_Mem[18] ; clock      ; 10.171 ;      ; Fall       ; clock           ;
;  O_Mem[19] ; clock      ; 8.769  ;      ; Fall       ; clock           ;
;  O_Mem[20] ; clock      ; 8.969  ;      ; Fall       ; clock           ;
;  O_Mem[21] ; clock      ; 10.127 ;      ; Fall       ; clock           ;
;  O_Mem[22] ; clock      ; 10.182 ;      ; Fall       ; clock           ;
;  O_Mem[23] ; clock      ; 10.182 ;      ; Fall       ; clock           ;
;  O_Mem[24] ; clock      ; 10.181 ;      ; Fall       ; clock           ;
;  O_Mem[25] ; clock      ; 10.448 ;      ; Fall       ; clock           ;
;  O_Mem[26] ; clock      ; 10.448 ;      ; Fall       ; clock           ;
;  O_Mem[27] ; clock      ; 10.385 ;      ; Fall       ; clock           ;
;  O_Mem[28] ; clock      ; 10.162 ;      ; Fall       ; clock           ;
;  O_Mem[29] ; clock      ; 10.157 ;      ; Fall       ; clock           ;
;  O_Mem[30] ; clock      ; 10.171 ;      ; Fall       ; clock           ;
;  O_Mem[31] ; clock      ; 9.814  ;      ; Fall       ; clock           ;
+------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; O_Mem[*]   ; clock      ; 8.769     ;           ; Fall       ; clock           ;
;  O_Mem[0]  ; clock      ; 9.831     ;           ; Fall       ; clock           ;
;  O_Mem[1]  ; clock      ; 10.131    ;           ; Fall       ; clock           ;
;  O_Mem[2]  ; clock      ; 9.801     ;           ; Fall       ; clock           ;
;  O_Mem[3]  ; clock      ; 9.824     ;           ; Fall       ; clock           ;
;  O_Mem[4]  ; clock      ; 10.172    ;           ; Fall       ; clock           ;
;  O_Mem[5]  ; clock      ; 10.182    ;           ; Fall       ; clock           ;
;  O_Mem[6]  ; clock      ; 10.127    ;           ; Fall       ; clock           ;
;  O_Mem[7]  ; clock      ; 10.710    ;           ; Fall       ; clock           ;
;  O_Mem[8]  ; clock      ; 9.840     ;           ; Fall       ; clock           ;
;  O_Mem[9]  ; clock      ; 9.814     ;           ; Fall       ; clock           ;
;  O_Mem[10] ; clock      ; 9.860     ;           ; Fall       ; clock           ;
;  O_Mem[11] ; clock      ; 10.710    ;           ; Fall       ; clock           ;
;  O_Mem[12] ; clock      ; 8.949     ;           ; Fall       ; clock           ;
;  O_Mem[13] ; clock      ; 8.998     ;           ; Fall       ; clock           ;
;  O_Mem[14] ; clock      ; 8.969     ;           ; Fall       ; clock           ;
;  O_Mem[15] ; clock      ; 8.789     ;           ; Fall       ; clock           ;
;  O_Mem[16] ; clock      ; 10.181    ;           ; Fall       ; clock           ;
;  O_Mem[17] ; clock      ; 8.949     ;           ; Fall       ; clock           ;
;  O_Mem[18] ; clock      ; 10.171    ;           ; Fall       ; clock           ;
;  O_Mem[19] ; clock      ; 8.769     ;           ; Fall       ; clock           ;
;  O_Mem[20] ; clock      ; 8.969     ;           ; Fall       ; clock           ;
;  O_Mem[21] ; clock      ; 10.127    ;           ; Fall       ; clock           ;
;  O_Mem[22] ; clock      ; 10.182    ;           ; Fall       ; clock           ;
;  O_Mem[23] ; clock      ; 10.182    ;           ; Fall       ; clock           ;
;  O_Mem[24] ; clock      ; 10.181    ;           ; Fall       ; clock           ;
;  O_Mem[25] ; clock      ; 10.448    ;           ; Fall       ; clock           ;
;  O_Mem[26] ; clock      ; 10.448    ;           ; Fall       ; clock           ;
;  O_Mem[27] ; clock      ; 10.385    ;           ; Fall       ; clock           ;
;  O_Mem[28] ; clock      ; 10.162    ;           ; Fall       ; clock           ;
;  O_Mem[29] ; clock      ; 10.157    ;           ; Fall       ; clock           ;
;  O_Mem[30] ; clock      ; 10.171    ;           ; Fall       ; clock           ;
;  O_Mem[31] ; clock      ; 9.814     ;           ; Fall       ; clock           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; O_Mem[*]   ; clock      ; 8.769     ;           ; Fall       ; clock           ;
;  O_Mem[0]  ; clock      ; 9.831     ;           ; Fall       ; clock           ;
;  O_Mem[1]  ; clock      ; 10.131    ;           ; Fall       ; clock           ;
;  O_Mem[2]  ; clock      ; 9.801     ;           ; Fall       ; clock           ;
;  O_Mem[3]  ; clock      ; 9.824     ;           ; Fall       ; clock           ;
;  O_Mem[4]  ; clock      ; 10.172    ;           ; Fall       ; clock           ;
;  O_Mem[5]  ; clock      ; 10.182    ;           ; Fall       ; clock           ;
;  O_Mem[6]  ; clock      ; 10.127    ;           ; Fall       ; clock           ;
;  O_Mem[7]  ; clock      ; 10.710    ;           ; Fall       ; clock           ;
;  O_Mem[8]  ; clock      ; 9.840     ;           ; Fall       ; clock           ;
;  O_Mem[9]  ; clock      ; 9.814     ;           ; Fall       ; clock           ;
;  O_Mem[10] ; clock      ; 9.860     ;           ; Fall       ; clock           ;
;  O_Mem[11] ; clock      ; 10.710    ;           ; Fall       ; clock           ;
;  O_Mem[12] ; clock      ; 8.949     ;           ; Fall       ; clock           ;
;  O_Mem[13] ; clock      ; 8.998     ;           ; Fall       ; clock           ;
;  O_Mem[14] ; clock      ; 8.969     ;           ; Fall       ; clock           ;
;  O_Mem[15] ; clock      ; 8.789     ;           ; Fall       ; clock           ;
;  O_Mem[16] ; clock      ; 10.181    ;           ; Fall       ; clock           ;
;  O_Mem[17] ; clock      ; 8.949     ;           ; Fall       ; clock           ;
;  O_Mem[18] ; clock      ; 10.171    ;           ; Fall       ; clock           ;
;  O_Mem[19] ; clock      ; 8.769     ;           ; Fall       ; clock           ;
;  O_Mem[20] ; clock      ; 8.969     ;           ; Fall       ; clock           ;
;  O_Mem[21] ; clock      ; 10.127    ;           ; Fall       ; clock           ;
;  O_Mem[22] ; clock      ; 10.182    ;           ; Fall       ; clock           ;
;  O_Mem[23] ; clock      ; 10.182    ;           ; Fall       ; clock           ;
;  O_Mem[24] ; clock      ; 10.181    ;           ; Fall       ; clock           ;
;  O_Mem[25] ; clock      ; 10.448    ;           ; Fall       ; clock           ;
;  O_Mem[26] ; clock      ; 10.448    ;           ; Fall       ; clock           ;
;  O_Mem[27] ; clock      ; 10.385    ;           ; Fall       ; clock           ;
;  O_Mem[28] ; clock      ; 10.162    ;           ; Fall       ; clock           ;
;  O_Mem[29] ; clock      ; 10.157    ;           ; Fall       ; clock           ;
;  O_Mem[30] ; clock      ; 10.171    ;           ; Fall       ; clock           ;
;  O_Mem[31] ; clock      ; 9.814     ;           ; Fall       ; clock           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -5.228 ; -2405.646     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.388 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.627 ; -763.430              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                ;
+--------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.228 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~189 ; clock        ; clock       ; 1.000        ; -0.018     ; 6.242      ;
; -5.227 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~29  ; clock        ; clock       ; 1.000        ; -0.018     ; 6.241      ;
; -5.221 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~189 ; clock        ; clock       ; 1.000        ; -0.018     ; 6.235      ;
; -5.220 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~29  ; clock        ; clock       ; 1.000        ; -0.018     ; 6.234      ;
; -5.219 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~157 ; clock        ; clock       ; 1.000        ; -0.017     ; 6.234      ;
; -5.212 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~157 ; clock        ; clock       ; 1.000        ; -0.017     ; 6.227      ;
; -5.202 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~189 ; clock        ; clock       ; 1.000        ; -0.018     ; 6.216      ;
; -5.201 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~29  ; clock        ; clock       ; 1.000        ; -0.018     ; 6.215      ;
; -5.193 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~157 ; clock        ; clock       ; 1.000        ; -0.017     ; 6.208      ;
; -5.144 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~190 ; clock        ; clock       ; 1.000        ; -0.041     ; 6.135      ;
; -5.137 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~190 ; clock        ; clock       ; 1.000        ; -0.041     ; 6.128      ;
; -5.124 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~253 ; clock        ; clock       ; 1.000        ; -0.039     ; 6.117      ;
; -5.118 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~190 ; clock        ; clock       ; 1.000        ; -0.041     ; 6.109      ;
; -5.117 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~253 ; clock        ; clock       ; 1.000        ; -0.039     ; 6.110      ;
; -5.114 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~317 ; clock        ; clock       ; 1.000        ; -0.048     ; 6.098      ;
; -5.111 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~478 ; clock        ; clock       ; 1.000        ; -0.024     ; 6.119      ;
; -5.110 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~445 ; clock        ; clock       ; 1.000        ; -0.048     ; 6.094      ;
; -5.107 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~317 ; clock        ; clock       ; 1.000        ; -0.048     ; 6.091      ;
; -5.104 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~478 ; clock        ; clock       ; 1.000        ; -0.024     ; 6.112      ;
; -5.103 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~445 ; clock        ; clock       ; 1.000        ; -0.048     ; 6.087      ;
; -5.100 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~158 ; clock        ; clock       ; 1.000        ; -0.017     ; 6.115      ;
; -5.098 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~253 ; clock        ; clock       ; 1.000        ; -0.039     ; 6.091      ;
; -5.097 ; DataPath:D|PCmem:PC_MEM|PC[5] ; DataPath:D|RegisterFile:REG|array_reg~189 ; clock        ; clock       ; 1.000        ; -0.018     ; 6.111      ;
; -5.096 ; DataPath:D|PCmem:PC_MEM|PC[5] ; DataPath:D|RegisterFile:REG|array_reg~29  ; clock        ; clock       ; 1.000        ; -0.018     ; 6.110      ;
; -5.093 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~158 ; clock        ; clock       ; 1.000        ; -0.017     ; 6.108      ;
; -5.088 ; DataPath:D|PCmem:PC_MEM|PC[5] ; DataPath:D|RegisterFile:REG|array_reg~157 ; clock        ; clock       ; 1.000        ; -0.017     ; 6.103      ;
; -5.088 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~317 ; clock        ; clock       ; 1.000        ; -0.048     ; 6.072      ;
; -5.086 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~382 ; clock        ; clock       ; 1.000        ; -0.033     ; 6.085      ;
; -5.085 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~318 ; clock        ; clock       ; 1.000        ; -0.033     ; 6.084      ;
; -5.085 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~478 ; clock        ; clock       ; 1.000        ; -0.024     ; 6.093      ;
; -5.084 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~445 ; clock        ; clock       ; 1.000        ; -0.048     ; 6.068      ;
; -5.079 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~382 ; clock        ; clock       ; 1.000        ; -0.033     ; 6.078      ;
; -5.078 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~318 ; clock        ; clock       ; 1.000        ; -0.033     ; 6.077      ;
; -5.074 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~158 ; clock        ; clock       ; 1.000        ; -0.017     ; 6.089      ;
; -5.072 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~62  ; clock        ; clock       ; 1.000        ; 0.001      ; 6.105      ;
; -5.069 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~30  ; clock        ; clock       ; 1.000        ; 0.001      ; 6.102      ;
; -5.065 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~62  ; clock        ; clock       ; 1.000        ; 0.001      ; 6.098      ;
; -5.062 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~30  ; clock        ; clock       ; 1.000        ; 0.001      ; 6.095      ;
; -5.060 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~382 ; clock        ; clock       ; 1.000        ; -0.033     ; 6.059      ;
; -5.060 ; DataPath:D|PCmem:PC_MEM|PC[6] ; DataPath:D|RegisterFile:REG|array_reg~189 ; clock        ; clock       ; 1.000        ; -0.018     ; 6.074      ;
; -5.059 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~318 ; clock        ; clock       ; 1.000        ; -0.033     ; 6.058      ;
; -5.059 ; DataPath:D|PCmem:PC_MEM|PC[6] ; DataPath:D|RegisterFile:REG|array_reg~29  ; clock        ; clock       ; 1.000        ; -0.018     ; 6.073      ;
; -5.051 ; DataPath:D|PCmem:PC_MEM|PC[6] ; DataPath:D|RegisterFile:REG|array_reg~157 ; clock        ; clock       ; 1.000        ; -0.017     ; 6.066      ;
; -5.046 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~62  ; clock        ; clock       ; 1.000        ; 0.001      ; 6.079      ;
; -5.043 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~30  ; clock        ; clock       ; 1.000        ; 0.001      ; 6.076      ;
; -5.030 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~413 ; clock        ; clock       ; 1.000        ; -0.024     ; 6.038      ;
; -5.029 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~61  ; clock        ; clock       ; 1.000        ; -0.024     ; 6.037      ;
; -5.023 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~413 ; clock        ; clock       ; 1.000        ; -0.024     ; 6.031      ;
; -5.022 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~61  ; clock        ; clock       ; 1.000        ; -0.024     ; 6.030      ;
; -5.020 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~222 ; clock        ; clock       ; 1.000        ; -0.017     ; 6.035      ;
; -5.018 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~414 ; clock        ; clock       ; 1.000        ; -0.024     ; 6.026      ;
; -5.018 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~446 ; clock        ; clock       ; 1.000        ; -0.024     ; 6.026      ;
; -5.016 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~91  ; clock        ; clock       ; 1.000        ; -0.022     ; 6.026      ;
; -5.014 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~31  ; clock        ; clock       ; 1.000        ; -0.018     ; 6.028      ;
; -5.013 ; DataPath:D|PCmem:PC_MEM|PC[5] ; DataPath:D|RegisterFile:REG|array_reg~190 ; clock        ; clock       ; 1.000        ; -0.041     ; 6.004      ;
; -5.013 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~222 ; clock        ; clock       ; 1.000        ; -0.017     ; 6.028      ;
; -5.011 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~414 ; clock        ; clock       ; 1.000        ; -0.024     ; 6.019      ;
; -5.011 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~446 ; clock        ; clock       ; 1.000        ; -0.024     ; 6.019      ;
; -5.009 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~27  ; clock        ; clock       ; 1.000        ; -0.024     ; 6.017      ;
; -5.007 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~31  ; clock        ; clock       ; 1.000        ; -0.018     ; 6.021      ;
; -5.004 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~413 ; clock        ; clock       ; 1.000        ; -0.024     ; 6.012      ;
; -5.003 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~61  ; clock        ; clock       ; 1.000        ; -0.024     ; 6.011      ;
; -4.999 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~254 ; clock        ; clock       ; 1.000        ; -0.039     ; 5.992      ;
; -4.994 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~222 ; clock        ; clock       ; 1.000        ; -0.017     ; 6.009      ;
; -4.993 ; DataPath:D|PCmem:PC_MEM|PC[5] ; DataPath:D|RegisterFile:REG|array_reg~253 ; clock        ; clock       ; 1.000        ; -0.039     ; 5.986      ;
; -4.992 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~414 ; clock        ; clock       ; 1.000        ; -0.024     ; 6.000      ;
; -4.992 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~446 ; clock        ; clock       ; 1.000        ; -0.024     ; 6.000      ;
; -4.992 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~254 ; clock        ; clock       ; 1.000        ; -0.039     ; 5.985      ;
; -4.990 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~91  ; clock        ; clock       ; 1.000        ; -0.022     ; 6.000      ;
; -4.989 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~94  ; clock        ; clock       ; 1.000        ; -0.026     ; 5.995      ;
; -4.988 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~31  ; clock        ; clock       ; 1.000        ; -0.018     ; 6.002      ;
; -4.988 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~91  ; clock        ; clock       ; 1.000        ; -0.022     ; 5.998      ;
; -4.986 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~286 ; clock        ; clock       ; 1.000        ; -0.026     ; 5.992      ;
; -4.983 ; DataPath:D|PCmem:PC_MEM|PC[5] ; DataPath:D|RegisterFile:REG|array_reg~317 ; clock        ; clock       ; 1.000        ; -0.048     ; 5.967      ;
; -4.983 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~27  ; clock        ; clock       ; 1.000        ; -0.024     ; 5.991      ;
; -4.982 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~94  ; clock        ; clock       ; 1.000        ; -0.026     ; 5.988      ;
; -4.981 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~27  ; clock        ; clock       ; 1.000        ; -0.024     ; 5.989      ;
; -4.980 ; DataPath:D|PCmem:PC_MEM|PC[5] ; DataPath:D|RegisterFile:REG|array_reg~478 ; clock        ; clock       ; 1.000        ; -0.024     ; 5.988      ;
; -4.979 ; DataPath:D|PCmem:PC_MEM|PC[5] ; DataPath:D|RegisterFile:REG|array_reg~445 ; clock        ; clock       ; 1.000        ; -0.048     ; 5.963      ;
; -4.979 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~286 ; clock        ; clock       ; 1.000        ; -0.026     ; 5.985      ;
; -4.978 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~126 ; clock        ; clock       ; 1.000        ; -0.022     ; 5.988      ;
; -4.976 ; DataPath:D|PCmem:PC_MEM|PC[6] ; DataPath:D|RegisterFile:REG|array_reg~190 ; clock        ; clock       ; 1.000        ; -0.041     ; 5.967      ;
; -4.975 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~509 ; clock        ; clock       ; 1.000        ; -0.025     ; 5.982      ;
; -4.974 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~349 ; clock        ; clock       ; 1.000        ; -0.025     ; 5.981      ;
; -4.973 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~223 ; clock        ; clock       ; 1.000        ; -0.026     ; 5.979      ;
; -4.973 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~254 ; clock        ; clock       ; 1.000        ; -0.039     ; 5.966      ;
; -4.971 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~126 ; clock        ; clock       ; 1.000        ; -0.022     ; 5.981      ;
; -4.969 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~381 ; clock        ; clock       ; 1.000        ; -0.023     ; 5.978      ;
; -4.969 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~125 ; clock        ; clock       ; 1.000        ; -0.023     ; 5.978      ;
; -4.969 ; DataPath:D|PCmem:PC_MEM|PC[5] ; DataPath:D|RegisterFile:REG|array_reg~158 ; clock        ; clock       ; 1.000        ; -0.017     ; 5.984      ;
; -4.968 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~93  ; clock        ; clock       ; 1.000        ; -0.026     ; 5.974      ;
; -4.968 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~509 ; clock        ; clock       ; 1.000        ; -0.025     ; 5.975      ;
; -4.967 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~349 ; clock        ; clock       ; 1.000        ; -0.025     ; 5.974      ;
; -4.966 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~58  ; clock        ; clock       ; 1.000        ; -0.035     ; 5.963      ;
; -4.966 ; DataPath:D|PCmem:PC_MEM|PC[4] ; DataPath:D|RegisterFile:REG|array_reg~285 ; clock        ; clock       ; 1.000        ; -0.026     ; 5.972      ;
; -4.966 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~223 ; clock        ; clock       ; 1.000        ; -0.026     ; 5.972      ;
; -4.964 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~26  ; clock        ; clock       ; 1.000        ; -0.035     ; 5.961      ;
; -4.963 ; DataPath:D|PCmem:PC_MEM|PC[3] ; DataPath:D|RegisterFile:REG|array_reg~94  ; clock        ; clock       ; 1.000        ; -0.026     ; 5.969      ;
; -4.962 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~381 ; clock        ; clock       ; 1.000        ; -0.023     ; 5.971      ;
; -4.962 ; DataPath:D|PCmem:PC_MEM|PC[2] ; DataPath:D|RegisterFile:REG|array_reg~125 ; clock        ; clock       ; 1.000        ; -0.023     ; 5.971      ;
+--------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.388 ; DataPath:D|PCmem:PC_MEM|PC[6]             ; DataPath:D|PCmem:PC_MEM|PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.540      ;
; 0.718 ; DataPath:D|PCmem:PC_MEM|PC[5]             ; DataPath:D|PCmem:PC_MEM|PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.870      ;
; 0.729 ; DataPath:D|PCmem:PC_MEM|PC[3]             ; DataPath:D|PCmem:PC_MEM|PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.881      ;
; 0.768 ; DataPath:D|PCmem:PC_MEM|PC[2]             ; DataPath:D|PCmem:PC_MEM|PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.920      ;
; 0.899 ; DataPath:D|PCmem:PC_MEM|PC[3]             ; DataPath:D|PCmem:PC_MEM|PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.051      ;
; 1.011 ; DataPath:D|PCmem:PC_MEM|PC[5]             ; DataPath:D|PCmem:PC_MEM|PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.163      ;
; 1.038 ; DataPath:D|PCmem:PC_MEM|PC[2]             ; DataPath:D|PCmem:PC_MEM|PC[3]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.190      ;
; 1.125 ; DataPath:D|PCmem:PC_MEM|PC[3]             ; DataPath:D|PCmem:PC_MEM|PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.277      ;
; 1.155 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~270                                                                     ; clock        ; clock       ; -0.500       ; 0.014      ; 0.821      ;
; 1.164 ; DataPath:D|PCmem:PC_MEM|PC[2]             ; DataPath:D|PCmem:PC_MEM|PC[5]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.316      ;
; 1.176 ; DataPath:D|PCmem:PC_MEM|PC[3]             ; DataPath:D|RegisterFile:REG|array_reg~185                                                                     ; clock        ; clock       ; 0.000        ; -0.022     ; 1.306      ;
; 1.188 ; DataPath:D|PCmem:PC_MEM|PC[5]             ; DataPath:D|RegisterFile:REG|array_reg~185                                                                     ; clock        ; clock       ; 0.000        ; -0.022     ; 1.318      ;
; 1.198 ; DataPath:D|PCmem:PC_MEM|PC[2]             ; DataPath:D|RegisterFile:REG|array_reg~185                                                                     ; clock        ; clock       ; 0.000        ; -0.022     ; 1.328      ;
; 1.251 ; DataPath:D|RegisterFile:REG|array_reg~395 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ; clock        ; clock       ; -0.500       ; 0.071      ; 0.960      ;
; 1.277 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~420                                                                     ; clock        ; clock       ; -0.500       ; 0.018      ; 0.947      ;
; 1.292 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~230                                                                     ; clock        ; clock       ; -0.500       ; 0.019      ; 0.963      ;
; 1.306 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~128                                                                     ; clock        ; clock       ; -0.500       ; 0.014      ; 0.972      ;
; 1.307 ; DataPath:D|RegisterFile:REG|array_reg~384 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.055      ; 1.000      ;
; 1.314 ; DataPath:D|PCmem:PC_MEM|PC[2]             ; DataPath:D|PCmem:PC_MEM|PC[2]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.466      ;
; 1.338 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~477                                                                     ; clock        ; clock       ; -0.500       ; -0.001     ; 0.989      ;
; 1.339 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~475                                                                     ; clock        ; clock       ; -0.500       ; -0.001     ; 0.990      ;
; 1.345 ; DataPath:D|PCmem:PC_MEM|PC[3]             ; DataPath:D|RegisterFile:REG|array_reg~153                                                                     ; clock        ; clock       ; 0.000        ; -0.022     ; 1.475      ;
; 1.348 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~453                                                                     ; clock        ; clock       ; -0.500       ; 0.018      ; 1.018      ;
; 1.348 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~237                                                                     ; clock        ; clock       ; -0.500       ; 0.029      ; 1.029      ;
; 1.349 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~412                                                                     ; clock        ; clock       ; -0.500       ; -0.005     ; 0.996      ;
; 1.350 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~383                                                                     ; clock        ; clock       ; -0.500       ; -0.005     ; 0.997      ;
; 1.357 ; DataPath:D|PCmem:PC_MEM|PC[5]             ; DataPath:D|RegisterFile:REG|array_reg~153                                                                     ; clock        ; clock       ; 0.000        ; -0.022     ; 1.487      ;
; 1.367 ; DataPath:D|PCmem:PC_MEM|PC[2]             ; DataPath:D|RegisterFile:REG|array_reg~153                                                                     ; clock        ; clock       ; 0.000        ; -0.022     ; 1.497      ;
; 1.374 ; DataPath:D|RegisterFile:REG|array_reg~195 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ; clock        ; clock       ; -0.500       ; 0.055      ; 1.067      ;
; 1.378 ; DataPath:D|PCmem:PC_MEM|PC[6]             ; DataPath:D|RegisterFile:REG|array_reg~185                                                                     ; clock        ; clock       ; 0.000        ; -0.022     ; 1.508      ;
; 1.382 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~468                                                                     ; clock        ; clock       ; -0.500       ; 0.029      ; 1.063      ;
; 1.390 ; DataPath:D|PCmem:PC_MEM|PC[4]             ; DataPath:D|RegisterFile:REG|array_reg~185                                                                     ; clock        ; clock       ; 0.000        ; -0.022     ; 1.520      ;
; 1.419 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~206                                                                     ; clock        ; clock       ; -0.500       ; 0.013      ; 1.084      ;
; 1.420 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~398                                                                     ; clock        ; clock       ; -0.500       ; 0.013      ; 1.085      ;
; 1.420 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~88                                                                      ; clock        ; clock       ; -0.500       ; 0.008      ; 1.080      ;
; 1.448 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~258                                                                     ; clock        ; clock       ; -0.500       ; 0.014      ; 1.114      ;
; 1.448 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~130                                                                     ; clock        ; clock       ; -0.500       ; 0.014      ; 1.114      ;
; 1.454 ; DataPath:D|RegisterFile:REG|array_reg~360 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ; clock        ; clock       ; -0.500       ; 0.066      ; 1.158      ;
; 1.458 ; DataPath:D|PCmem:PC_MEM|PC[3]             ; DataPath:D|RegisterFile:REG|array_reg~217                                                                     ; clock        ; clock       ; 0.000        ; -0.022     ; 1.588      ;
; 1.461 ; DataPath:D|PCmem:PC_MEM|PC[3]             ; DataPath:D|RegisterFile:REG|array_reg~249                                                                     ; clock        ; clock       ; 0.000        ; -0.022     ; 1.591      ;
; 1.467 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~423                                                                     ; clock        ; clock       ; -0.500       ; 0.022      ; 1.141      ;
; 1.468 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~171                                                                     ; clock        ; clock       ; -0.500       ; 0.022      ; 1.142      ;
; 1.469 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~427                                                                     ; clock        ; clock       ; -0.500       ; 0.022      ; 1.143      ;
; 1.470 ; DataPath:D|PCmem:PC_MEM|PC[5]             ; DataPath:D|RegisterFile:REG|array_reg~217                                                                     ; clock        ; clock       ; 0.000        ; -0.022     ; 1.600      ;
; 1.472 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~256                                                                     ; clock        ; clock       ; -0.500       ; 0.014      ; 1.138      ;
; 1.473 ; DataPath:D|PCmem:PC_MEM|PC[5]             ; DataPath:D|RegisterFile:REG|array_reg~249                                                                     ; clock        ; clock       ; 0.000        ; -0.022     ; 1.603      ;
; 1.474 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~266                                                                     ; clock        ; clock       ; -0.500       ; 0.014      ; 1.140      ;
; 1.474 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~138                                                                     ; clock        ; clock       ; -0.500       ; 0.014      ; 1.140      ;
; 1.474 ; DataPath:D|RegisterFile:REG|array_reg~96  ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.060      ; 1.172      ;
; 1.480 ; DataPath:D|PCmem:PC_MEM|PC[2]             ; DataPath:D|RegisterFile:REG|array_reg~217                                                                     ; clock        ; clock       ; 0.000        ; -0.022     ; 1.610      ;
; 1.483 ; DataPath:D|PCmem:PC_MEM|PC[2]             ; DataPath:D|RegisterFile:REG|array_reg~249                                                                     ; clock        ; clock       ; 0.000        ; -0.022     ; 1.613      ;
; 1.488 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~185                                                                     ; clock        ; clock       ; -0.500       ; 0.003      ; 1.143      ;
; 1.488 ; DataPath:D|RegisterFile:REG|array_reg~229 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ; clock        ; clock       ; -0.500       ; 0.048      ; 1.174      ;
; 1.492 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~431                                                                     ; clock        ; clock       ; -0.500       ; 0.005      ; 1.149      ;
; 1.500 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~361                                                                     ; clock        ; clock       ; -0.500       ; 0.025      ; 1.177      ;
; 1.501 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~457                                                                     ; clock        ; clock       ; -0.500       ; 0.025      ; 1.178      ;
; 1.502 ; DataPath:D|PCmem:PC_MEM|PC[3]             ; DataPath:D|RegisterFile:REG|array_reg~88                                                                      ; clock        ; clock       ; 0.000        ; -0.017     ; 1.637      ;
; 1.503 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~388                                                                     ; clock        ; clock       ; -0.500       ; 0.019      ; 1.174      ;
; 1.504 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~260                                                                     ; clock        ; clock       ; -0.500       ; 0.019      ; 1.175      ;
; 1.514 ; DataPath:D|PCmem:PC_MEM|PC[5]             ; DataPath:D|RegisterFile:REG|array_reg~88                                                                      ; clock        ; clock       ; 0.000        ; -0.017     ; 1.649      ;
; 1.515 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~510                                                                     ; clock        ; clock       ; -0.500       ; -0.005     ; 1.162      ;
; 1.516 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~284                                                                     ; clock        ; clock       ; -0.500       ; -0.005     ; 1.163      ;
; 1.520 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~149                                                                     ; clock        ; clock       ; -0.500       ; 0.001      ; 1.173      ;
; 1.524 ; DataPath:D|PCmem:PC_MEM|PC[3]             ; DataPath:D|RegisterFile:REG|array_reg~412                                                                     ; clock        ; clock       ; 0.000        ; -0.030     ; 1.646      ;
; 1.524 ; DataPath:D|PCmem:PC_MEM|PC[2]             ; DataPath:D|RegisterFile:REG|array_reg~88                                                                      ; clock        ; clock       ; 0.000        ; -0.017     ; 1.659      ;
; 1.526 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~502                                                                     ; clock        ; clock       ; -0.500       ; -0.005     ; 1.173      ;
; 1.528 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~425                                                                     ; clock        ; clock       ; -0.500       ; 0.000      ; 1.180      ;
; 1.529 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~81                                                                      ; clock        ; clock       ; -0.500       ; 0.022      ; 1.203      ;
; 1.531 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~337                                                                     ; clock        ; clock       ; -0.500       ; 0.022      ; 1.205      ;
; 1.536 ; DataPath:D|PCmem:PC_MEM|PC[5]             ; DataPath:D|RegisterFile:REG|array_reg~412                                                                     ; clock        ; clock       ; 0.000        ; -0.030     ; 1.658      ;
; 1.536 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~289                                                                     ; clock        ; clock       ; -0.500       ; 0.025      ; 1.213      ;
; 1.541 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~462                                                                     ; clock        ; clock       ; -0.500       ; 0.017      ; 1.210      ;
; 1.542 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~324                                                                     ; clock        ; clock       ; -0.500       ; 0.008      ; 1.202      ;
; 1.546 ; DataPath:D|PCmem:PC_MEM|PC[2]             ; DataPath:D|RegisterFile:REG|array_reg~412                                                                     ; clock        ; clock       ; 0.000        ; -0.030     ; 1.668      ;
; 1.546 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~500                                                                     ; clock        ; clock       ; -0.500       ; 0.029      ; 1.227      ;
; 1.547 ; DataPath:D|PCmem:PC_MEM|PC[6]             ; DataPath:D|RegisterFile:REG|array_reg~153                                                                     ; clock        ; clock       ; 0.000        ; -0.022     ; 1.677      ;
; 1.550 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~129                                                                     ; clock        ; clock       ; -0.500       ; 0.027      ; 1.229      ;
; 1.550 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~227                                                                     ; clock        ; clock       ; -0.500       ; 0.019      ; 1.221      ;
; 1.550 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~131                                                                     ; clock        ; clock       ; -0.500       ; 0.019      ; 1.221      ;
; 1.558 ; DataPath:D|RegisterFile:REG|array_reg~202 ; DataPath:D|RegisterFile:REG|array_reg~230                                                                     ; clock        ; clock       ; 0.000        ; 0.005      ; 1.715      ;
; 1.559 ; DataPath:D|PCmem:PC_MEM|PC[4]             ; DataPath:D|RegisterFile:REG|array_reg~153                                                                     ; clock        ; clock       ; 0.000        ; -0.022     ; 1.689      ;
; 1.559 ; DataPath:D|RegisterFile:REG|array_reg~68  ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ; clock        ; clock       ; -0.500       ; 0.052      ; 1.249      ;
; 1.559 ; DataPath:D|RegisterFile:REG|array_reg~388 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ; clock        ; clock       ; -0.500       ; 0.055      ; 1.252      ;
; 1.562 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~265                                                                     ; clock        ; clock       ; -0.500       ; 0.014      ; 1.228      ;
; 1.567 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~455                                                                     ; clock        ; clock       ; -0.500       ; 0.025      ; 1.244      ;
; 1.570 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~359                                                                     ; clock        ; clock       ; -0.500       ; 0.025      ; 1.247      ;
; 1.572 ; DataPath:D|RegisterFile:REG|array_reg~79  ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ; clock        ; clock       ; -0.500       ; 0.053      ; 1.263      ;
; 1.574 ; DataPath:D|RegisterFile:REG|array_reg~462 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ; clock        ; clock       ; -0.500       ; 0.057      ; 1.269      ;
; 1.576 ; DataPath:D|RegisterFile:REG|array_reg~403 ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ; clock        ; clock       ; -0.500       ; 0.047      ; 1.261      ;
; 1.580 ; DataPath:D|PCmem:PC_MEM|PC[4]             ; DataPath:D|PCmem:PC_MEM|PC[6]                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.732      ;
; 1.582 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~9                                                                       ; clock        ; clock       ; -0.500       ; 0.007      ; 1.241      ;
; 1.582 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~452                                                                     ; clock        ; clock       ; -0.500       ; 0.028      ; 1.262      ;
; 1.586 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~169                                                                     ; clock        ; clock       ; -0.500       ; 0.022      ; 1.260      ;
; 1.588 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~221                                                                     ; clock        ; clock       ; -0.500       ; -0.001     ; 1.239      ;
; 1.589 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~80                                                                      ; clock        ; clock       ; -0.500       ; 0.008      ; 1.249      ;
; 1.589 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~112                                                                     ; clock        ; clock       ; -0.500       ; 0.008      ; 1.249      ;
; 1.594 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~393                                                                     ; clock        ; clock       ; -0.500       ; 0.026      ; 1.272      ;
; 1.597 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~90                                                                      ; clock        ; clock       ; -0.500       ; 0.008      ; 1.257      ;
; 1.598 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~297                                                                     ; clock        ; clock       ; -0.500       ; 0.026      ; 1.276      ;
; 1.599 ; DataPath:D|SRAM:MEM|ReadData[0]~en        ; DataPath:D|RegisterFile:REG|array_reg~41                                                                      ; clock        ; clock       ; -0.500       ; 0.008      ; 1.259      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clock ; Fall       ; DataPath:D|SRAM:MEM|altsyncram:array_reg_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clock      ; -0.113 ; -0.113 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Reset     ; clock      ; 0.236 ; 0.236 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ALUControl[*]    ; clock      ; 6.004 ; 6.004 ; Rise       ; clock           ;
;  ALUControl[0]   ; clock      ; 6.004 ; 6.004 ; Rise       ; clock           ;
; ALUSrc           ; clock      ; 5.707 ; 5.707 ; Rise       ; clock           ;
; Addr1[*]         ; clock      ; 5.837 ; 5.837 ; Rise       ; clock           ;
;  Addr1[0]        ; clock      ; 5.181 ; 5.181 ; Rise       ; clock           ;
;  Addr1[1]        ; clock      ; 5.313 ; 5.313 ; Rise       ; clock           ;
;  Addr1[2]        ; clock      ; 5.837 ; 5.837 ; Rise       ; clock           ;
;  Addr1[3]        ; clock      ; 5.165 ; 5.165 ; Rise       ; clock           ;
; Addr2[*]         ; clock      ; 5.405 ; 5.405 ; Rise       ; clock           ;
;  Addr2[0]        ; clock      ; 5.405 ; 5.405 ; Rise       ; clock           ;
;  Addr2[1]        ; clock      ; 5.284 ; 5.284 ; Rise       ; clock           ;
;  Addr2[2]        ; clock      ; 5.137 ; 5.137 ; Rise       ; clock           ;
;  Addr2[3]        ; clock      ; 5.287 ; 5.287 ; Rise       ; clock           ;
; MemRead          ; clock      ; 5.961 ; 5.961 ; Rise       ; clock           ;
; MemWrite         ; clock      ; 5.664 ; 5.664 ; Rise       ; clock           ;
; MemtoReg         ; clock      ; 5.971 ; 5.971 ; Rise       ; clock           ;
; O_ALU[*]         ; clock      ; 9.673 ; 9.673 ; Rise       ; clock           ;
;  O_ALU[0]        ; clock      ; 7.335 ; 7.335 ; Rise       ; clock           ;
;  O_ALU[1]        ; clock      ; 7.679 ; 7.679 ; Rise       ; clock           ;
;  O_ALU[2]        ; clock      ; 7.282 ; 7.282 ; Rise       ; clock           ;
;  O_ALU[3]        ; clock      ; 7.303 ; 7.303 ; Rise       ; clock           ;
;  O_ALU[4]        ; clock      ; 7.615 ; 7.615 ; Rise       ; clock           ;
;  O_ALU[5]        ; clock      ; 8.440 ; 8.440 ; Rise       ; clock           ;
;  O_ALU[6]        ; clock      ; 8.100 ; 8.100 ; Rise       ; clock           ;
;  O_ALU[7]        ; clock      ; 8.585 ; 8.585 ; Rise       ; clock           ;
;  O_ALU[8]        ; clock      ; 8.651 ; 8.651 ; Rise       ; clock           ;
;  O_ALU[9]        ; clock      ; 9.063 ; 9.063 ; Rise       ; clock           ;
;  O_ALU[10]       ; clock      ; 9.074 ; 9.074 ; Rise       ; clock           ;
;  O_ALU[11]       ; clock      ; 9.005 ; 9.005 ; Rise       ; clock           ;
;  O_ALU[12]       ; clock      ; 8.756 ; 8.756 ; Rise       ; clock           ;
;  O_ALU[13]       ; clock      ; 8.920 ; 8.920 ; Rise       ; clock           ;
;  O_ALU[14]       ; clock      ; 8.299 ; 8.299 ; Rise       ; clock           ;
;  O_ALU[15]       ; clock      ; 8.827 ; 8.827 ; Rise       ; clock           ;
;  O_ALU[16]       ; clock      ; 8.964 ; 8.964 ; Rise       ; clock           ;
;  O_ALU[17]       ; clock      ; 8.629 ; 8.629 ; Rise       ; clock           ;
;  O_ALU[18]       ; clock      ; 9.407 ; 9.407 ; Rise       ; clock           ;
;  O_ALU[19]       ; clock      ; 9.036 ; 9.036 ; Rise       ; clock           ;
;  O_ALU[20]       ; clock      ; 8.883 ; 8.883 ; Rise       ; clock           ;
;  O_ALU[21]       ; clock      ; 9.066 ; 9.066 ; Rise       ; clock           ;
;  O_ALU[22]       ; clock      ; 8.444 ; 8.444 ; Rise       ; clock           ;
;  O_ALU[23]       ; clock      ; 8.913 ; 8.913 ; Rise       ; clock           ;
;  O_ALU[24]       ; clock      ; 9.673 ; 9.673 ; Rise       ; clock           ;
;  O_ALU[25]       ; clock      ; 9.150 ; 9.150 ; Rise       ; clock           ;
;  O_ALU[26]       ; clock      ; 9.284 ; 9.284 ; Rise       ; clock           ;
;  O_ALU[27]       ; clock      ; 9.119 ; 9.119 ; Rise       ; clock           ;
;  O_ALU[28]       ; clock      ; 9.571 ; 9.571 ; Rise       ; clock           ;
;  O_ALU[29]       ; clock      ; 9.356 ; 9.356 ; Rise       ; clock           ;
;  O_ALU[30]       ; clock      ; 9.182 ; 9.182 ; Rise       ; clock           ;
;  O_ALU[31]       ; clock      ; 9.523 ; 9.523 ; Rise       ; clock           ;
; O_INST[*]        ; clock      ; 6.063 ; 6.063 ; Rise       ; clock           ;
;  O_INST[0]       ; clock      ; 5.592 ; 5.592 ; Rise       ; clock           ;
;  O_INST[1]       ; clock      ; 5.802 ; 5.802 ; Rise       ; clock           ;
;  O_INST[2]       ; clock      ; 5.614 ; 5.614 ; Rise       ; clock           ;
;  O_INST[3]       ; clock      ; 5.782 ; 5.782 ; Rise       ; clock           ;
;  O_INST[4]       ; clock      ; 5.629 ; 5.629 ; Rise       ; clock           ;
;  O_INST[5]       ; clock      ; 5.999 ; 5.999 ; Rise       ; clock           ;
;  O_INST[11]      ; clock      ; 5.897 ; 5.897 ; Rise       ; clock           ;
;  O_INST[14]      ; clock      ; 5.847 ; 5.847 ; Rise       ; clock           ;
;  O_INST[16]      ; clock      ; 5.405 ; 5.405 ; Rise       ; clock           ;
;  O_INST[17]      ; clock      ; 5.284 ; 5.284 ; Rise       ; clock           ;
;  O_INST[18]      ; clock      ; 5.137 ; 5.137 ; Rise       ; clock           ;
;  O_INST[19]      ; clock      ; 5.297 ; 5.297 ; Rise       ; clock           ;
;  O_INST[21]      ; clock      ; 5.181 ; 5.181 ; Rise       ; clock           ;
;  O_INST[22]      ; clock      ; 5.313 ; 5.313 ; Rise       ; clock           ;
;  O_INST[23]      ; clock      ; 5.847 ; 5.847 ; Rise       ; clock           ;
;  O_INST[24]      ; clock      ; 5.165 ; 5.165 ; Rise       ; clock           ;
;  O_INST[26]      ; clock      ; 5.943 ; 5.943 ; Rise       ; clock           ;
;  O_INST[27]      ; clock      ; 5.943 ; 5.943 ; Rise       ; clock           ;
;  O_INST[29]      ; clock      ; 5.774 ; 5.774 ; Rise       ; clock           ;
;  O_INST[31]      ; clock      ; 6.063 ; 6.063 ; Rise       ; clock           ;
; O_MemToReg[*]    ; clock      ; 9.854 ; 9.854 ; Rise       ; clock           ;
;  O_MemToReg[0]   ; clock      ; 7.897 ; 7.897 ; Rise       ; clock           ;
;  O_MemToReg[1]   ; clock      ; 7.497 ; 7.497 ; Rise       ; clock           ;
;  O_MemToReg[2]   ; clock      ; 8.227 ; 8.227 ; Rise       ; clock           ;
;  O_MemToReg[3]   ; clock      ; 8.683 ; 8.683 ; Rise       ; clock           ;
;  O_MemToReg[4]   ; clock      ; 8.676 ; 8.676 ; Rise       ; clock           ;
;  O_MemToReg[5]   ; clock      ; 8.630 ; 8.630 ; Rise       ; clock           ;
;  O_MemToReg[6]   ; clock      ; 8.548 ; 8.548 ; Rise       ; clock           ;
;  O_MemToReg[7]   ; clock      ; 8.282 ; 8.282 ; Rise       ; clock           ;
;  O_MemToReg[8]   ; clock      ; 8.484 ; 8.484 ; Rise       ; clock           ;
;  O_MemToReg[9]   ; clock      ; 8.910 ; 8.910 ; Rise       ; clock           ;
;  O_MemToReg[10]  ; clock      ; 8.729 ; 8.729 ; Rise       ; clock           ;
;  O_MemToReg[11]  ; clock      ; 9.279 ; 9.279 ; Rise       ; clock           ;
;  O_MemToReg[12]  ; clock      ; 9.067 ; 9.067 ; Rise       ; clock           ;
;  O_MemToReg[13]  ; clock      ; 9.292 ; 9.292 ; Rise       ; clock           ;
;  O_MemToReg[14]  ; clock      ; 9.088 ; 9.088 ; Rise       ; clock           ;
;  O_MemToReg[15]  ; clock      ; 9.267 ; 9.267 ; Rise       ; clock           ;
;  O_MemToReg[16]  ; clock      ; 8.894 ; 8.894 ; Rise       ; clock           ;
;  O_MemToReg[17]  ; clock      ; 9.169 ; 9.169 ; Rise       ; clock           ;
;  O_MemToReg[18]  ; clock      ; 9.003 ; 9.003 ; Rise       ; clock           ;
;  O_MemToReg[19]  ; clock      ; 8.886 ; 8.886 ; Rise       ; clock           ;
;  O_MemToReg[20]  ; clock      ; 9.454 ; 9.454 ; Rise       ; clock           ;
;  O_MemToReg[21]  ; clock      ; 9.547 ; 9.547 ; Rise       ; clock           ;
;  O_MemToReg[22]  ; clock      ; 9.420 ; 9.420 ; Rise       ; clock           ;
;  O_MemToReg[23]  ; clock      ; 9.088 ; 9.088 ; Rise       ; clock           ;
;  O_MemToReg[24]  ; clock      ; 9.351 ; 9.351 ; Rise       ; clock           ;
;  O_MemToReg[25]  ; clock      ; 9.360 ; 9.360 ; Rise       ; clock           ;
;  O_MemToReg[26]  ; clock      ; 9.199 ; 9.199 ; Rise       ; clock           ;
;  O_MemToReg[27]  ; clock      ; 9.538 ; 9.538 ; Rise       ; clock           ;
;  O_MemToReg[28]  ; clock      ; 9.298 ; 9.298 ; Rise       ; clock           ;
;  O_MemToReg[29]  ; clock      ; 9.854 ; 9.854 ; Rise       ; clock           ;
;  O_MemToReg[30]  ; clock      ; 9.509 ; 9.509 ; Rise       ; clock           ;
;  O_MemToReg[31]  ; clock      ; 9.305 ; 9.305 ; Rise       ; clock           ;
; O_Mux_32bit[*]   ; clock      ; 7.612 ; 7.612 ; Rise       ; clock           ;
;  O_Mux_32bit[0]  ; clock      ; 6.662 ; 6.662 ; Rise       ; clock           ;
;  O_Mux_32bit[1]  ; clock      ; 6.519 ; 6.519 ; Rise       ; clock           ;
;  O_Mux_32bit[2]  ; clock      ; 6.720 ; 6.720 ; Rise       ; clock           ;
;  O_Mux_32bit[3]  ; clock      ; 6.795 ; 6.795 ; Rise       ; clock           ;
;  O_Mux_32bit[4]  ; clock      ; 6.933 ; 6.933 ; Rise       ; clock           ;
;  O_Mux_32bit[5]  ; clock      ; 7.396 ; 7.396 ; Rise       ; clock           ;
;  O_Mux_32bit[6]  ; clock      ; 6.961 ; 6.961 ; Rise       ; clock           ;
;  O_Mux_32bit[7]  ; clock      ; 6.563 ; 6.563 ; Rise       ; clock           ;
;  O_Mux_32bit[8]  ; clock      ; 6.840 ; 6.840 ; Rise       ; clock           ;
;  O_Mux_32bit[9]  ; clock      ; 7.201 ; 7.201 ; Rise       ; clock           ;
;  O_Mux_32bit[10] ; clock      ; 6.694 ; 6.694 ; Rise       ; clock           ;
;  O_Mux_32bit[11] ; clock      ; 6.633 ; 6.633 ; Rise       ; clock           ;
;  O_Mux_32bit[12] ; clock      ; 6.644 ; 6.644 ; Rise       ; clock           ;
;  O_Mux_32bit[13] ; clock      ; 6.746 ; 6.746 ; Rise       ; clock           ;
;  O_Mux_32bit[14] ; clock      ; 6.988 ; 6.988 ; Rise       ; clock           ;
;  O_Mux_32bit[15] ; clock      ; 7.185 ; 7.185 ; Rise       ; clock           ;
;  O_Mux_32bit[16] ; clock      ; 6.945 ; 6.945 ; Rise       ; clock           ;
;  O_Mux_32bit[17] ; clock      ; 6.794 ; 6.794 ; Rise       ; clock           ;
;  O_Mux_32bit[18] ; clock      ; 7.257 ; 7.257 ; Rise       ; clock           ;
;  O_Mux_32bit[19] ; clock      ; 7.397 ; 7.397 ; Rise       ; clock           ;
;  O_Mux_32bit[20] ; clock      ; 7.463 ; 7.463 ; Rise       ; clock           ;
;  O_Mux_32bit[21] ; clock      ; 7.304 ; 7.304 ; Rise       ; clock           ;
;  O_Mux_32bit[22] ; clock      ; 7.062 ; 7.062 ; Rise       ; clock           ;
;  O_Mux_32bit[23] ; clock      ; 7.436 ; 7.436 ; Rise       ; clock           ;
;  O_Mux_32bit[24] ; clock      ; 7.104 ; 7.104 ; Rise       ; clock           ;
;  O_Mux_32bit[25] ; clock      ; 7.016 ; 7.016 ; Rise       ; clock           ;
;  O_Mux_32bit[26] ; clock      ; 7.003 ; 7.003 ; Rise       ; clock           ;
;  O_Mux_32bit[27] ; clock      ; 7.612 ; 7.612 ; Rise       ; clock           ;
;  O_Mux_32bit[28] ; clock      ; 6.650 ; 6.650 ; Rise       ; clock           ;
;  O_Mux_32bit[29] ; clock      ; 6.708 ; 6.708 ; Rise       ; clock           ;
;  O_Mux_32bit[30] ; clock      ; 7.155 ; 7.155 ; Rise       ; clock           ;
;  O_Mux_32bit[31] ; clock      ; 7.222 ; 7.222 ; Rise       ; clock           ;
; O_RegDst[*]      ; clock      ; 5.808 ; 5.808 ; Rise       ; clock           ;
;  O_RegDst[0]     ; clock      ; 5.650 ; 5.650 ; Rise       ; clock           ;
;  O_RegDst[1]     ; clock      ; 5.808 ; 5.808 ; Rise       ; clock           ;
;  O_RegDst[2]     ; clock      ; 5.610 ; 5.610 ; Rise       ; clock           ;
;  O_RegDst[3]     ; clock      ; 5.129 ; 5.129 ; Rise       ; clock           ;
; RD1[*]           ; clock      ; 7.393 ; 7.393 ; Rise       ; clock           ;
;  RD1[0]          ; clock      ; 6.392 ; 6.392 ; Rise       ; clock           ;
;  RD1[1]          ; clock      ; 6.112 ; 6.112 ; Rise       ; clock           ;
;  RD1[2]          ; clock      ; 6.073 ; 6.073 ; Rise       ; clock           ;
;  RD1[3]          ; clock      ; 6.199 ; 6.199 ; Rise       ; clock           ;
;  RD1[4]          ; clock      ; 6.967 ; 6.967 ; Rise       ; clock           ;
;  RD1[5]          ; clock      ; 7.060 ; 7.060 ; Rise       ; clock           ;
;  RD1[6]          ; clock      ; 6.633 ; 6.633 ; Rise       ; clock           ;
;  RD1[7]          ; clock      ; 6.319 ; 6.319 ; Rise       ; clock           ;
;  RD1[8]          ; clock      ; 6.737 ; 6.737 ; Rise       ; clock           ;
;  RD1[9]          ; clock      ; 6.423 ; 6.423 ; Rise       ; clock           ;
;  RD1[10]         ; clock      ; 6.708 ; 6.708 ; Rise       ; clock           ;
;  RD1[11]         ; clock      ; 6.759 ; 6.759 ; Rise       ; clock           ;
;  RD1[12]         ; clock      ; 7.083 ; 7.083 ; Rise       ; clock           ;
;  RD1[13]         ; clock      ; 6.806 ; 6.806 ; Rise       ; clock           ;
;  RD1[14]         ; clock      ; 6.639 ; 6.639 ; Rise       ; clock           ;
;  RD1[15]         ; clock      ; 6.892 ; 6.892 ; Rise       ; clock           ;
;  RD1[16]         ; clock      ; 6.964 ; 6.964 ; Rise       ; clock           ;
;  RD1[17]         ; clock      ; 7.220 ; 7.220 ; Rise       ; clock           ;
;  RD1[18]         ; clock      ; 6.769 ; 6.769 ; Rise       ; clock           ;
;  RD1[19]         ; clock      ; 6.659 ; 6.659 ; Rise       ; clock           ;
;  RD1[20]         ; clock      ; 7.060 ; 7.060 ; Rise       ; clock           ;
;  RD1[21]         ; clock      ; 7.114 ; 7.114 ; Rise       ; clock           ;
;  RD1[22]         ; clock      ; 7.393 ; 7.393 ; Rise       ; clock           ;
;  RD1[23]         ; clock      ; 6.917 ; 6.917 ; Rise       ; clock           ;
;  RD1[24]         ; clock      ; 6.286 ; 6.286 ; Rise       ; clock           ;
;  RD1[25]         ; clock      ; 6.699 ; 6.699 ; Rise       ; clock           ;
;  RD1[26]         ; clock      ; 6.573 ; 6.573 ; Rise       ; clock           ;
;  RD1[27]         ; clock      ; 6.417 ; 6.417 ; Rise       ; clock           ;
;  RD1[28]         ; clock      ; 6.906 ; 6.906 ; Rise       ; clock           ;
;  RD1[29]         ; clock      ; 7.078 ; 7.078 ; Rise       ; clock           ;
;  RD1[30]         ; clock      ; 7.046 ; 7.046 ; Rise       ; clock           ;
;  RD1[31]         ; clock      ; 7.260 ; 7.260 ; Rise       ; clock           ;
; RD2[*]           ; clock      ; 7.291 ; 7.291 ; Rise       ; clock           ;
;  RD2[0]          ; clock      ; 6.148 ; 6.148 ; Rise       ; clock           ;
;  RD2[1]          ; clock      ; 6.746 ; 6.746 ; Rise       ; clock           ;
;  RD2[2]          ; clock      ; 6.756 ; 6.756 ; Rise       ; clock           ;
;  RD2[3]          ; clock      ; 6.541 ; 6.541 ; Rise       ; clock           ;
;  RD2[4]          ; clock      ; 6.850 ; 6.850 ; Rise       ; clock           ;
;  RD2[5]          ; clock      ; 6.585 ; 6.585 ; Rise       ; clock           ;
;  RD2[6]          ; clock      ; 6.775 ; 6.775 ; Rise       ; clock           ;
;  RD2[7]          ; clock      ; 6.451 ; 6.451 ; Rise       ; clock           ;
;  RD2[8]          ; clock      ; 6.605 ; 6.605 ; Rise       ; clock           ;
;  RD2[9]          ; clock      ; 6.552 ; 6.552 ; Rise       ; clock           ;
;  RD2[10]         ; clock      ; 6.168 ; 6.168 ; Rise       ; clock           ;
;  RD2[11]         ; clock      ; 6.688 ; 6.688 ; Rise       ; clock           ;
;  RD2[12]         ; clock      ; 6.656 ; 6.656 ; Rise       ; clock           ;
;  RD2[13]         ; clock      ; 6.480 ; 6.480 ; Rise       ; clock           ;
;  RD2[14]         ; clock      ; 6.755 ; 6.755 ; Rise       ; clock           ;
;  RD2[15]         ; clock      ; 7.029 ; 7.029 ; Rise       ; clock           ;
;  RD2[16]         ; clock      ; 6.452 ; 6.452 ; Rise       ; clock           ;
;  RD2[17]         ; clock      ; 7.003 ; 7.003 ; Rise       ; clock           ;
;  RD2[18]         ; clock      ; 7.291 ; 7.291 ; Rise       ; clock           ;
;  RD2[19]         ; clock      ; 6.659 ; 6.659 ; Rise       ; clock           ;
;  RD2[20]         ; clock      ; 6.943 ; 6.943 ; Rise       ; clock           ;
;  RD2[21]         ; clock      ; 7.061 ; 7.061 ; Rise       ; clock           ;
;  RD2[22]         ; clock      ; 7.083 ; 7.083 ; Rise       ; clock           ;
;  RD2[23]         ; clock      ; 6.311 ; 6.311 ; Rise       ; clock           ;
;  RD2[24]         ; clock      ; 6.967 ; 6.967 ; Rise       ; clock           ;
;  RD2[25]         ; clock      ; 6.958 ; 6.958 ; Rise       ; clock           ;
;  RD2[26]         ; clock      ; 6.960 ; 6.960 ; Rise       ; clock           ;
;  RD2[27]         ; clock      ; 7.190 ; 7.190 ; Rise       ; clock           ;
;  RD2[28]         ; clock      ; 6.570 ; 6.570 ; Rise       ; clock           ;
;  RD2[29]         ; clock      ; 6.942 ; 6.942 ; Rise       ; clock           ;
;  RD2[30]         ; clock      ; 7.097 ; 7.097 ; Rise       ; clock           ;
;  RD2[31]         ; clock      ; 6.866 ; 6.866 ; Rise       ; clock           ;
; RegDst           ; clock      ; 5.697 ; 5.697 ; Rise       ; clock           ;
; RegWrite         ; clock      ; 5.664 ; 5.664 ; Rise       ; clock           ;
; O_Mem[*]         ; clock      ; 6.715 ; 6.715 ; Fall       ; clock           ;
;  O_Mem[0]        ; clock      ; 6.055 ; 6.055 ; Fall       ; clock           ;
;  O_Mem[1]        ; clock      ; 6.454 ; 6.454 ; Fall       ; clock           ;
;  O_Mem[2]        ; clock      ; 5.938 ; 5.938 ; Fall       ; clock           ;
;  O_Mem[3]        ; clock      ; 6.043 ; 6.043 ; Fall       ; clock           ;
;  O_Mem[4]        ; clock      ; 6.537 ; 6.537 ; Fall       ; clock           ;
;  O_Mem[5]        ; clock      ; 6.254 ; 6.254 ; Fall       ; clock           ;
;  O_Mem[6]        ; clock      ; 6.252 ; 6.252 ; Fall       ; clock           ;
;  O_Mem[7]        ; clock      ; 6.245 ; 6.245 ; Fall       ; clock           ;
;  O_Mem[8]        ; clock      ; 6.414 ; 6.414 ; Fall       ; clock           ;
;  O_Mem[9]        ; clock      ; 6.499 ; 6.499 ; Fall       ; clock           ;
;  O_Mem[10]       ; clock      ; 6.456 ; 6.456 ; Fall       ; clock           ;
;  O_Mem[11]       ; clock      ; 6.335 ; 6.335 ; Fall       ; clock           ;
;  O_Mem[12]       ; clock      ; 6.442 ; 6.442 ; Fall       ; clock           ;
;  O_Mem[13]       ; clock      ; 6.686 ; 6.686 ; Fall       ; clock           ;
;  O_Mem[14]       ; clock      ; 6.314 ; 6.314 ; Fall       ; clock           ;
;  O_Mem[15]       ; clock      ; 6.574 ; 6.574 ; Fall       ; clock           ;
;  O_Mem[16]       ; clock      ; 6.449 ; 6.449 ; Fall       ; clock           ;
;  O_Mem[17]       ; clock      ; 6.410 ; 6.410 ; Fall       ; clock           ;
;  O_Mem[18]       ; clock      ; 6.494 ; 6.494 ; Fall       ; clock           ;
;  O_Mem[19]       ; clock      ; 6.715 ; 6.715 ; Fall       ; clock           ;
;  O_Mem[20]       ; clock      ; 6.235 ; 6.235 ; Fall       ; clock           ;
;  O_Mem[21]       ; clock      ; 6.526 ; 6.526 ; Fall       ; clock           ;
;  O_Mem[22]       ; clock      ; 6.200 ; 6.200 ; Fall       ; clock           ;
;  O_Mem[23]       ; clock      ; 6.093 ; 6.093 ; Fall       ; clock           ;
;  O_Mem[24]       ; clock      ; 6.448 ; 6.448 ; Fall       ; clock           ;
;  O_Mem[25]       ; clock      ; 6.329 ; 6.329 ; Fall       ; clock           ;
;  O_Mem[26]       ; clock      ; 6.325 ; 6.325 ; Fall       ; clock           ;
;  O_Mem[27]       ; clock      ; 6.437 ; 6.437 ; Fall       ; clock           ;
;  O_Mem[28]       ; clock      ; 6.418 ; 6.418 ; Fall       ; clock           ;
;  O_Mem[29]       ; clock      ; 6.585 ; 6.585 ; Fall       ; clock           ;
;  O_Mem[30]       ; clock      ; 6.545 ; 6.545 ; Fall       ; clock           ;
;  O_Mem[31]       ; clock      ; 6.293 ; 6.293 ; Fall       ; clock           ;
; O_MemToReg[*]    ; clock      ; 7.296 ; 7.296 ; Fall       ; clock           ;
;  O_MemToReg[0]   ; clock      ; 6.735 ; 6.735 ; Fall       ; clock           ;
;  O_MemToReg[1]   ; clock      ; 6.888 ; 6.888 ; Fall       ; clock           ;
;  O_MemToReg[2]   ; clock      ; 6.674 ; 6.674 ; Fall       ; clock           ;
;  O_MemToReg[3]   ; clock      ; 6.997 ; 6.997 ; Fall       ; clock           ;
;  O_MemToReg[4]   ; clock      ; 7.002 ; 7.002 ; Fall       ; clock           ;
;  O_MemToReg[5]   ; clock      ; 6.804 ; 6.804 ; Fall       ; clock           ;
;  O_MemToReg[6]   ; clock      ; 6.942 ; 6.942 ; Fall       ; clock           ;
;  O_MemToReg[7]   ; clock      ; 6.645 ; 6.645 ; Fall       ; clock           ;
;  O_MemToReg[8]   ; clock      ; 6.575 ; 6.575 ; Fall       ; clock           ;
;  O_MemToReg[9]   ; clock      ; 6.757 ; 6.757 ; Fall       ; clock           ;
;  O_MemToReg[10]  ; clock      ; 6.758 ; 6.758 ; Fall       ; clock           ;
;  O_MemToReg[11]  ; clock      ; 7.116 ; 7.116 ; Fall       ; clock           ;
;  O_MemToReg[12]  ; clock      ; 7.164 ; 7.164 ; Fall       ; clock           ;
;  O_MemToReg[13]  ; clock      ; 6.930 ; 6.930 ; Fall       ; clock           ;
;  O_MemToReg[14]  ; clock      ; 6.967 ; 6.967 ; Fall       ; clock           ;
;  O_MemToReg[15]  ; clock      ; 7.086 ; 7.086 ; Fall       ; clock           ;
;  O_MemToReg[16]  ; clock      ; 6.653 ; 6.653 ; Fall       ; clock           ;
;  O_MemToReg[17]  ; clock      ; 6.741 ; 6.741 ; Fall       ; clock           ;
;  O_MemToReg[18]  ; clock      ; 6.792 ; 6.792 ; Fall       ; clock           ;
;  O_MemToReg[19]  ; clock      ; 6.816 ; 6.816 ; Fall       ; clock           ;
;  O_MemToReg[20]  ; clock      ; 7.296 ; 7.296 ; Fall       ; clock           ;
;  O_MemToReg[21]  ; clock      ; 7.279 ; 7.279 ; Fall       ; clock           ;
;  O_MemToReg[22]  ; clock      ; 7.028 ; 7.028 ; Fall       ; clock           ;
;  O_MemToReg[23]  ; clock      ; 6.850 ; 6.850 ; Fall       ; clock           ;
;  O_MemToReg[24]  ; clock      ; 6.884 ; 6.884 ; Fall       ; clock           ;
;  O_MemToReg[25]  ; clock      ; 6.941 ; 6.941 ; Fall       ; clock           ;
;  O_MemToReg[26]  ; clock      ; 6.923 ; 6.923 ; Fall       ; clock           ;
;  O_MemToReg[27]  ; clock      ; 6.867 ; 6.867 ; Fall       ; clock           ;
;  O_MemToReg[28]  ; clock      ; 6.872 ; 6.872 ; Fall       ; clock           ;
;  O_MemToReg[29]  ; clock      ; 7.173 ; 7.173 ; Fall       ; clock           ;
;  O_MemToReg[30]  ; clock      ; 6.850 ; 6.850 ; Fall       ; clock           ;
;  O_MemToReg[31]  ; clock      ; 6.971 ; 6.971 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ALUControl[*]    ; clock      ; 5.080 ; 5.080 ; Rise       ; clock           ;
;  ALUControl[0]   ; clock      ; 5.080 ; 5.080 ; Rise       ; clock           ;
; ALUSrc           ; clock      ; 5.674 ; 5.674 ; Rise       ; clock           ;
; Addr1[*]         ; clock      ; 4.819 ; 4.819 ; Rise       ; clock           ;
;  Addr1[0]        ; clock      ; 4.819 ; 4.819 ; Rise       ; clock           ;
;  Addr1[1]        ; clock      ; 4.961 ; 4.961 ; Rise       ; clock           ;
;  Addr1[2]        ; clock      ; 5.623 ; 5.623 ; Rise       ; clock           ;
;  Addr1[3]        ; clock      ; 5.025 ; 5.025 ; Rise       ; clock           ;
; Addr2[*]         ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
;  Addr2[0]        ; clock      ; 5.272 ; 5.272 ; Rise       ; clock           ;
;  Addr2[1]        ; clock      ; 5.152 ; 5.152 ; Rise       ; clock           ;
;  Addr2[2]        ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
;  Addr2[3]        ; clock      ; 5.083 ; 5.083 ; Rise       ; clock           ;
; MemRead          ; clock      ; 5.717 ; 5.717 ; Rise       ; clock           ;
; MemWrite         ; clock      ; 5.425 ; 5.425 ; Rise       ; clock           ;
; MemtoReg         ; clock      ; 5.727 ; 5.727 ; Rise       ; clock           ;
; O_ALU[*]         ; clock      ; 5.189 ; 5.189 ; Rise       ; clock           ;
;  O_ALU[0]        ; clock      ; 5.316 ; 5.316 ; Rise       ; clock           ;
;  O_ALU[1]        ; clock      ; 5.863 ; 5.863 ; Rise       ; clock           ;
;  O_ALU[2]        ; clock      ; 5.189 ; 5.189 ; Rise       ; clock           ;
;  O_ALU[3]        ; clock      ; 5.427 ; 5.427 ; Rise       ; clock           ;
;  O_ALU[4]        ; clock      ; 5.373 ; 5.373 ; Rise       ; clock           ;
;  O_ALU[5]        ; clock      ; 5.443 ; 5.443 ; Rise       ; clock           ;
;  O_ALU[6]        ; clock      ; 5.270 ; 5.270 ; Rise       ; clock           ;
;  O_ALU[7]        ; clock      ; 6.004 ; 6.004 ; Rise       ; clock           ;
;  O_ALU[8]        ; clock      ; 5.808 ; 5.808 ; Rise       ; clock           ;
;  O_ALU[9]        ; clock      ; 6.346 ; 6.346 ; Rise       ; clock           ;
;  O_ALU[10]       ; clock      ; 6.326 ; 6.326 ; Rise       ; clock           ;
;  O_ALU[11]       ; clock      ; 5.875 ; 5.875 ; Rise       ; clock           ;
;  O_ALU[12]       ; clock      ; 6.172 ; 6.172 ; Rise       ; clock           ;
;  O_ALU[13]       ; clock      ; 5.687 ; 5.687 ; Rise       ; clock           ;
;  O_ALU[14]       ; clock      ; 5.548 ; 5.548 ; Rise       ; clock           ;
;  O_ALU[15]       ; clock      ; 5.921 ; 5.921 ; Rise       ; clock           ;
;  O_ALU[16]       ; clock      ; 6.027 ; 6.027 ; Rise       ; clock           ;
;  O_ALU[17]       ; clock      ; 5.783 ; 5.783 ; Rise       ; clock           ;
;  O_ALU[18]       ; clock      ; 6.160 ; 6.160 ; Rise       ; clock           ;
;  O_ALU[19]       ; clock      ; 5.846 ; 5.846 ; Rise       ; clock           ;
;  O_ALU[20]       ; clock      ; 5.759 ; 5.759 ; Rise       ; clock           ;
;  O_ALU[21]       ; clock      ; 5.897 ; 5.897 ; Rise       ; clock           ;
;  O_ALU[22]       ; clock      ; 5.460 ; 5.460 ; Rise       ; clock           ;
;  O_ALU[23]       ; clock      ; 5.628 ; 5.628 ; Rise       ; clock           ;
;  O_ALU[24]       ; clock      ; 6.046 ; 6.046 ; Rise       ; clock           ;
;  O_ALU[25]       ; clock      ; 5.236 ; 5.236 ; Rise       ; clock           ;
;  O_ALU[26]       ; clock      ; 5.589 ; 5.589 ; Rise       ; clock           ;
;  O_ALU[27]       ; clock      ; 5.470 ; 5.470 ; Rise       ; clock           ;
;  O_ALU[28]       ; clock      ; 5.970 ; 5.970 ; Rise       ; clock           ;
;  O_ALU[29]       ; clock      ; 5.699 ; 5.699 ; Rise       ; clock           ;
;  O_ALU[30]       ; clock      ; 6.093 ; 6.093 ; Rise       ; clock           ;
;  O_ALU[31]       ; clock      ; 6.024 ; 6.024 ; Rise       ; clock           ;
; O_INST[*]        ; clock      ; 4.819 ; 4.819 ; Rise       ; clock           ;
;  O_INST[0]       ; clock      ; 5.274 ; 5.274 ; Rise       ; clock           ;
;  O_INST[1]       ; clock      ; 5.460 ; 5.460 ; Rise       ; clock           ;
;  O_INST[2]       ; clock      ; 5.262 ; 5.262 ; Rise       ; clock           ;
;  O_INST[3]       ; clock      ; 5.440 ; 5.440 ; Rise       ; clock           ;
;  O_INST[4]       ; clock      ; 5.277 ; 5.277 ; Rise       ; clock           ;
;  O_INST[5]       ; clock      ; 5.785 ; 5.785 ; Rise       ; clock           ;
;  O_INST[11]      ; clock      ; 5.683 ; 5.683 ; Rise       ; clock           ;
;  O_INST[14]      ; clock      ; 5.633 ; 5.633 ; Rise       ; clock           ;
;  O_INST[16]      ; clock      ; 5.272 ; 5.272 ; Rise       ; clock           ;
;  O_INST[17]      ; clock      ; 5.152 ; 5.152 ; Rise       ; clock           ;
;  O_INST[18]      ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
;  O_INST[19]      ; clock      ; 5.093 ; 5.093 ; Rise       ; clock           ;
;  O_INST[21]      ; clock      ; 4.819 ; 4.819 ; Rise       ; clock           ;
;  O_INST[22]      ; clock      ; 4.961 ; 4.961 ; Rise       ; clock           ;
;  O_INST[23]      ; clock      ; 5.633 ; 5.633 ; Rise       ; clock           ;
;  O_INST[24]      ; clock      ; 5.025 ; 5.025 ; Rise       ; clock           ;
;  O_INST[26]      ; clock      ; 5.732 ; 5.732 ; Rise       ; clock           ;
;  O_INST[27]      ; clock      ; 5.732 ; 5.732 ; Rise       ; clock           ;
;  O_INST[29]      ; clock      ; 5.533 ; 5.533 ; Rise       ; clock           ;
;  O_INST[31]      ; clock      ; 5.852 ; 5.852 ; Rise       ; clock           ;
; O_MemToReg[*]    ; clock      ; 5.446 ; 5.446 ; Rise       ; clock           ;
;  O_MemToReg[0]   ; clock      ; 5.878 ; 5.878 ; Rise       ; clock           ;
;  O_MemToReg[1]   ; clock      ; 5.678 ; 5.678 ; Rise       ; clock           ;
;  O_MemToReg[2]   ; clock      ; 6.134 ; 6.134 ; Rise       ; clock           ;
;  O_MemToReg[3]   ; clock      ; 6.703 ; 6.703 ; Rise       ; clock           ;
;  O_MemToReg[4]   ; clock      ; 6.169 ; 6.169 ; Rise       ; clock           ;
;  O_MemToReg[5]   ; clock      ; 5.633 ; 5.633 ; Rise       ; clock           ;
;  O_MemToReg[6]   ; clock      ; 5.718 ; 5.718 ; Rise       ; clock           ;
;  O_MemToReg[7]   ; clock      ; 5.701 ; 5.701 ; Rise       ; clock           ;
;  O_MemToReg[8]   ; clock      ; 5.641 ; 5.641 ; Rise       ; clock           ;
;  O_MemToReg[9]   ; clock      ; 5.598 ; 5.598 ; Rise       ; clock           ;
;  O_MemToReg[10]  ; clock      ; 5.981 ; 5.981 ; Rise       ; clock           ;
;  O_MemToReg[11]  ; clock      ; 6.086 ; 6.086 ; Rise       ; clock           ;
;  O_MemToReg[12]  ; clock      ; 6.326 ; 6.326 ; Rise       ; clock           ;
;  O_MemToReg[13]  ; clock      ; 6.059 ; 6.059 ; Rise       ; clock           ;
;  O_MemToReg[14]  ; clock      ; 6.337 ; 6.337 ; Rise       ; clock           ;
;  O_MemToReg[15]  ; clock      ; 6.262 ; 6.262 ; Rise       ; clock           ;
;  O_MemToReg[16]  ; clock      ; 5.752 ; 5.752 ; Rise       ; clock           ;
;  O_MemToReg[17]  ; clock      ; 6.104 ; 6.104 ; Rise       ; clock           ;
;  O_MemToReg[18]  ; clock      ; 5.756 ; 5.756 ; Rise       ; clock           ;
;  O_MemToReg[19]  ; clock      ; 5.696 ; 5.696 ; Rise       ; clock           ;
;  O_MemToReg[20]  ; clock      ; 6.330 ; 6.330 ; Rise       ; clock           ;
;  O_MemToReg[21]  ; clock      ; 6.378 ; 6.378 ; Rise       ; clock           ;
;  O_MemToReg[22]  ; clock      ; 6.352 ; 6.352 ; Rise       ; clock           ;
;  O_MemToReg[23]  ; clock      ; 5.803 ; 5.803 ; Rise       ; clock           ;
;  O_MemToReg[24]  ; clock      ; 5.724 ; 5.724 ; Rise       ; clock           ;
;  O_MemToReg[25]  ; clock      ; 5.446 ; 5.446 ; Rise       ; clock           ;
;  O_MemToReg[26]  ; clock      ; 5.504 ; 5.504 ; Rise       ; clock           ;
;  O_MemToReg[27]  ; clock      ; 5.889 ; 5.889 ; Rise       ; clock           ;
;  O_MemToReg[28]  ; clock      ; 5.697 ; 5.697 ; Rise       ; clock           ;
;  O_MemToReg[29]  ; clock      ; 6.197 ; 6.197 ; Rise       ; clock           ;
;  O_MemToReg[30]  ; clock      ; 6.233 ; 6.233 ; Rise       ; clock           ;
;  O_MemToReg[31]  ; clock      ; 5.806 ; 5.806 ; Rise       ; clock           ;
; O_Mux_32bit[*]   ; clock      ; 4.615 ; 4.615 ; Rise       ; clock           ;
;  O_Mux_32bit[0]  ; clock      ; 5.275 ; 5.275 ; Rise       ; clock           ;
;  O_Mux_32bit[1]  ; clock      ; 5.081 ; 5.081 ; Rise       ; clock           ;
;  O_Mux_32bit[2]  ; clock      ; 5.468 ; 5.468 ; Rise       ; clock           ;
;  O_Mux_32bit[3]  ; clock      ; 5.282 ; 5.282 ; Rise       ; clock           ;
;  O_Mux_32bit[4]  ; clock      ; 5.508 ; 5.508 ; Rise       ; clock           ;
;  O_Mux_32bit[5]  ; clock      ; 4.947 ; 4.947 ; Rise       ; clock           ;
;  O_Mux_32bit[6]  ; clock      ; 5.537 ; 5.537 ; Rise       ; clock           ;
;  O_Mux_32bit[7]  ; clock      ; 5.072 ; 5.072 ; Rise       ; clock           ;
;  O_Mux_32bit[8]  ; clock      ; 4.973 ; 4.973 ; Rise       ; clock           ;
;  O_Mux_32bit[9]  ; clock      ; 5.884 ; 5.884 ; Rise       ; clock           ;
;  O_Mux_32bit[10] ; clock      ; 5.296 ; 5.296 ; Rise       ; clock           ;
;  O_Mux_32bit[11] ; clock      ; 4.701 ; 4.701 ; Rise       ; clock           ;
;  O_Mux_32bit[12] ; clock      ; 5.101 ; 5.101 ; Rise       ; clock           ;
;  O_Mux_32bit[13] ; clock      ; 4.684 ; 4.684 ; Rise       ; clock           ;
;  O_Mux_32bit[14] ; clock      ; 5.120 ; 5.120 ; Rise       ; clock           ;
;  O_Mux_32bit[15] ; clock      ; 5.044 ; 5.044 ; Rise       ; clock           ;
;  O_Mux_32bit[16] ; clock      ; 5.073 ; 5.073 ; Rise       ; clock           ;
;  O_Mux_32bit[17] ; clock      ; 5.024 ; 5.024 ; Rise       ; clock           ;
;  O_Mux_32bit[18] ; clock      ; 4.615 ; 4.615 ; Rise       ; clock           ;
;  O_Mux_32bit[19] ; clock      ; 5.530 ; 5.530 ; Rise       ; clock           ;
;  O_Mux_32bit[20] ; clock      ; 5.599 ; 5.599 ; Rise       ; clock           ;
;  O_Mux_32bit[21] ; clock      ; 5.309 ; 5.309 ; Rise       ; clock           ;
;  O_Mux_32bit[22] ; clock      ; 5.300 ; 5.300 ; Rise       ; clock           ;
;  O_Mux_32bit[23] ; clock      ; 5.667 ; 5.667 ; Rise       ; clock           ;
;  O_Mux_32bit[24] ; clock      ; 5.087 ; 5.087 ; Rise       ; clock           ;
;  O_Mux_32bit[25] ; clock      ; 5.442 ; 5.442 ; Rise       ; clock           ;
;  O_Mux_32bit[26] ; clock      ; 5.107 ; 5.107 ; Rise       ; clock           ;
;  O_Mux_32bit[27] ; clock      ; 5.475 ; 5.475 ; Rise       ; clock           ;
;  O_Mux_32bit[28] ; clock      ; 4.859 ; 4.859 ; Rise       ; clock           ;
;  O_Mux_32bit[29] ; clock      ; 5.256 ; 5.256 ; Rise       ; clock           ;
;  O_Mux_32bit[30] ; clock      ; 5.164 ; 5.164 ; Rise       ; clock           ;
;  O_Mux_32bit[31] ; clock      ; 5.359 ; 5.359 ; Rise       ; clock           ;
; O_RegDst[*]      ; clock      ; 4.826 ; 4.826 ; Rise       ; clock           ;
;  O_RegDst[0]     ; clock      ; 5.188 ; 5.188 ; Rise       ; clock           ;
;  O_RegDst[1]     ; clock      ; 5.216 ; 5.216 ; Rise       ; clock           ;
;  O_RegDst[2]     ; clock      ; 5.071 ; 5.071 ; Rise       ; clock           ;
;  O_RegDst[3]     ; clock      ; 4.826 ; 4.826 ; Rise       ; clock           ;
; RD1[*]           ; clock      ; 4.602 ; 4.602 ; Rise       ; clock           ;
;  RD1[0]          ; clock      ; 5.021 ; 5.021 ; Rise       ; clock           ;
;  RD1[1]          ; clock      ; 4.820 ; 4.820 ; Rise       ; clock           ;
;  RD1[2]          ; clock      ; 4.602 ; 4.602 ; Rise       ; clock           ;
;  RD1[3]          ; clock      ; 4.870 ; 4.870 ; Rise       ; clock           ;
;  RD1[4]          ; clock      ; 5.290 ; 5.290 ; Rise       ; clock           ;
;  RD1[5]          ; clock      ; 5.113 ; 5.113 ; Rise       ; clock           ;
;  RD1[6]          ; clock      ; 5.070 ; 5.070 ; Rise       ; clock           ;
;  RD1[7]          ; clock      ; 4.892 ; 4.892 ; Rise       ; clock           ;
;  RD1[8]          ; clock      ; 5.193 ; 5.193 ; Rise       ; clock           ;
;  RD1[9]          ; clock      ; 4.838 ; 4.838 ; Rise       ; clock           ;
;  RD1[10]         ; clock      ; 5.056 ; 5.056 ; Rise       ; clock           ;
;  RD1[11]         ; clock      ; 4.902 ; 4.902 ; Rise       ; clock           ;
;  RD1[12]         ; clock      ; 5.226 ; 5.226 ; Rise       ; clock           ;
;  RD1[13]         ; clock      ; 5.390 ; 5.390 ; Rise       ; clock           ;
;  RD1[14]         ; clock      ; 4.944 ; 4.944 ; Rise       ; clock           ;
;  RD1[15]         ; clock      ; 4.960 ; 4.960 ; Rise       ; clock           ;
;  RD1[16]         ; clock      ; 5.065 ; 5.065 ; Rise       ; clock           ;
;  RD1[17]         ; clock      ; 5.032 ; 5.032 ; Rise       ; clock           ;
;  RD1[18]         ; clock      ; 5.177 ; 5.177 ; Rise       ; clock           ;
;  RD1[19]         ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
;  RD1[20]         ; clock      ; 5.188 ; 5.188 ; Rise       ; clock           ;
;  RD1[21]         ; clock      ; 5.244 ; 5.244 ; Rise       ; clock           ;
;  RD1[22]         ; clock      ; 5.551 ; 5.551 ; Rise       ; clock           ;
;  RD1[23]         ; clock      ; 5.413 ; 5.413 ; Rise       ; clock           ;
;  RD1[24]         ; clock      ; 4.644 ; 4.644 ; Rise       ; clock           ;
;  RD1[25]         ; clock      ; 4.861 ; 4.861 ; Rise       ; clock           ;
;  RD1[26]         ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  RD1[27]         ; clock      ; 4.845 ; 4.845 ; Rise       ; clock           ;
;  RD1[28]         ; clock      ; 5.091 ; 5.091 ; Rise       ; clock           ;
;  RD1[29]         ; clock      ; 5.186 ; 5.186 ; Rise       ; clock           ;
;  RD1[30]         ; clock      ; 5.067 ; 5.067 ; Rise       ; clock           ;
;  RD1[31]         ; clock      ; 5.121 ; 5.121 ; Rise       ; clock           ;
; RD2[*]           ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  RD2[0]          ; clock      ; 4.763 ; 4.763 ; Rise       ; clock           ;
;  RD2[1]          ; clock      ; 5.308 ; 5.308 ; Rise       ; clock           ;
;  RD2[2]          ; clock      ; 5.504 ; 5.504 ; Rise       ; clock           ;
;  RD2[3]          ; clock      ; 5.028 ; 5.028 ; Rise       ; clock           ;
;  RD2[4]          ; clock      ; 5.425 ; 5.425 ; Rise       ; clock           ;
;  RD2[5]          ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  RD2[6]          ; clock      ; 5.351 ; 5.351 ; Rise       ; clock           ;
;  RD2[7]          ; clock      ; 4.960 ; 4.960 ; Rise       ; clock           ;
;  RD2[8]          ; clock      ; 4.738 ; 4.738 ; Rise       ; clock           ;
;  RD2[9]          ; clock      ; 5.235 ; 5.235 ; Rise       ; clock           ;
;  RD2[10]         ; clock      ; 4.770 ; 4.770 ; Rise       ; clock           ;
;  RD2[11]         ; clock      ; 4.756 ; 4.756 ; Rise       ; clock           ;
;  RD2[12]         ; clock      ; 5.180 ; 5.180 ; Rise       ; clock           ;
;  RD2[13]         ; clock      ; 5.095 ; 5.095 ; Rise       ; clock           ;
;  RD2[14]         ; clock      ; 5.011 ; 5.011 ; Rise       ; clock           ;
;  RD2[15]         ; clock      ; 5.182 ; 5.182 ; Rise       ; clock           ;
;  RD2[16]         ; clock      ; 4.756 ; 4.756 ; Rise       ; clock           ;
;  RD2[17]         ; clock      ; 5.396 ; 5.396 ; Rise       ; clock           ;
;  RD2[18]         ; clock      ; 5.416 ; 5.416 ; Rise       ; clock           ;
;  RD2[19]         ; clock      ; 4.878 ; 4.878 ; Rise       ; clock           ;
;  RD2[20]         ; clock      ; 5.079 ; 5.079 ; Rise       ; clock           ;
;  RD2[21]         ; clock      ; 5.260 ; 5.260 ; Rise       ; clock           ;
;  RD2[22]         ; clock      ; 5.321 ; 5.321 ; Rise       ; clock           ;
;  RD2[23]         ; clock      ; 4.735 ; 4.735 ; Rise       ; clock           ;
;  RD2[24]         ; clock      ; 5.019 ; 5.019 ; Rise       ; clock           ;
;  RD2[25]         ; clock      ; 5.384 ; 5.384 ; Rise       ; clock           ;
;  RD2[26]         ; clock      ; 5.064 ; 5.064 ; Rise       ; clock           ;
;  RD2[27]         ; clock      ; 5.053 ; 5.053 ; Rise       ; clock           ;
;  RD2[28]         ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
;  RD2[29]         ; clock      ; 5.490 ; 5.490 ; Rise       ; clock           ;
;  RD2[30]         ; clock      ; 5.106 ; 5.106 ; Rise       ; clock           ;
;  RD2[31]         ; clock      ; 5.003 ; 5.003 ; Rise       ; clock           ;
; RegDst           ; clock      ; 5.664 ; 5.664 ; Rise       ; clock           ;
; RegWrite         ; clock      ; 5.425 ; 5.425 ; Rise       ; clock           ;
; O_Mem[*]         ; clock      ; 5.938 ; 5.938 ; Fall       ; clock           ;
;  O_Mem[0]        ; clock      ; 6.055 ; 6.055 ; Fall       ; clock           ;
;  O_Mem[1]        ; clock      ; 6.454 ; 6.454 ; Fall       ; clock           ;
;  O_Mem[2]        ; clock      ; 5.938 ; 5.938 ; Fall       ; clock           ;
;  O_Mem[3]        ; clock      ; 6.043 ; 6.043 ; Fall       ; clock           ;
;  O_Mem[4]        ; clock      ; 6.537 ; 6.537 ; Fall       ; clock           ;
;  O_Mem[5]        ; clock      ; 6.254 ; 6.254 ; Fall       ; clock           ;
;  O_Mem[6]        ; clock      ; 6.252 ; 6.252 ; Fall       ; clock           ;
;  O_Mem[7]        ; clock      ; 6.245 ; 6.245 ; Fall       ; clock           ;
;  O_Mem[8]        ; clock      ; 6.414 ; 6.414 ; Fall       ; clock           ;
;  O_Mem[9]        ; clock      ; 6.499 ; 6.499 ; Fall       ; clock           ;
;  O_Mem[10]       ; clock      ; 6.456 ; 6.456 ; Fall       ; clock           ;
;  O_Mem[11]       ; clock      ; 6.335 ; 6.335 ; Fall       ; clock           ;
;  O_Mem[12]       ; clock      ; 6.442 ; 6.442 ; Fall       ; clock           ;
;  O_Mem[13]       ; clock      ; 6.686 ; 6.686 ; Fall       ; clock           ;
;  O_Mem[14]       ; clock      ; 6.314 ; 6.314 ; Fall       ; clock           ;
;  O_Mem[15]       ; clock      ; 6.574 ; 6.574 ; Fall       ; clock           ;
;  O_Mem[16]       ; clock      ; 6.449 ; 6.449 ; Fall       ; clock           ;
;  O_Mem[17]       ; clock      ; 6.410 ; 6.410 ; Fall       ; clock           ;
;  O_Mem[18]       ; clock      ; 6.494 ; 6.494 ; Fall       ; clock           ;
;  O_Mem[19]       ; clock      ; 6.715 ; 6.715 ; Fall       ; clock           ;
;  O_Mem[20]       ; clock      ; 6.235 ; 6.235 ; Fall       ; clock           ;
;  O_Mem[21]       ; clock      ; 6.526 ; 6.526 ; Fall       ; clock           ;
;  O_Mem[22]       ; clock      ; 6.200 ; 6.200 ; Fall       ; clock           ;
;  O_Mem[23]       ; clock      ; 6.093 ; 6.093 ; Fall       ; clock           ;
;  O_Mem[24]       ; clock      ; 6.448 ; 6.448 ; Fall       ; clock           ;
;  O_Mem[25]       ; clock      ; 6.329 ; 6.329 ; Fall       ; clock           ;
;  O_Mem[26]       ; clock      ; 6.325 ; 6.325 ; Fall       ; clock           ;
;  O_Mem[27]       ; clock      ; 6.437 ; 6.437 ; Fall       ; clock           ;
;  O_Mem[28]       ; clock      ; 6.418 ; 6.418 ; Fall       ; clock           ;
;  O_Mem[29]       ; clock      ; 6.585 ; 6.585 ; Fall       ; clock           ;
;  O_Mem[30]       ; clock      ; 6.545 ; 6.545 ; Fall       ; clock           ;
;  O_Mem[31]       ; clock      ; 6.293 ; 6.293 ; Fall       ; clock           ;
; O_MemToReg[*]    ; clock      ; 4.721 ; 4.721 ; Fall       ; clock           ;
;  O_MemToReg[0]   ; clock      ; 5.048 ; 5.048 ; Fall       ; clock           ;
;  O_MemToReg[1]   ; clock      ; 4.775 ; 4.775 ; Fall       ; clock           ;
;  O_MemToReg[2]   ; clock      ; 4.849 ; 4.849 ; Fall       ; clock           ;
;  O_MemToReg[3]   ; clock      ; 5.210 ; 5.210 ; Fall       ; clock           ;
;  O_MemToReg[4]   ; clock      ; 5.152 ; 5.152 ; Fall       ; clock           ;
;  O_MemToReg[5]   ; clock      ; 4.774 ; 4.774 ; Fall       ; clock           ;
;  O_MemToReg[6]   ; clock      ; 4.952 ; 4.952 ; Fall       ; clock           ;
;  O_MemToReg[7]   ; clock      ; 4.926 ; 4.926 ; Fall       ; clock           ;
;  O_MemToReg[8]   ; clock      ; 4.826 ; 4.826 ; Fall       ; clock           ;
;  O_MemToReg[9]   ; clock      ; 4.721 ; 4.721 ; Fall       ; clock           ;
;  O_MemToReg[10]  ; clock      ; 4.955 ; 4.955 ; Fall       ; clock           ;
;  O_MemToReg[11]  ; clock      ; 5.320 ; 5.320 ; Fall       ; clock           ;
;  O_MemToReg[12]  ; clock      ; 5.303 ; 5.303 ; Fall       ; clock           ;
;  O_MemToReg[13]  ; clock      ; 5.239 ; 5.239 ; Fall       ; clock           ;
;  O_MemToReg[14]  ; clock      ; 5.227 ; 5.227 ; Fall       ; clock           ;
;  O_MemToReg[15]  ; clock      ; 5.298 ; 5.298 ; Fall       ; clock           ;
;  O_MemToReg[16]  ; clock      ; 4.939 ; 4.939 ; Fall       ; clock           ;
;  O_MemToReg[17]  ; clock      ; 5.159 ; 5.159 ; Fall       ; clock           ;
;  O_MemToReg[18]  ; clock      ; 4.982 ; 4.982 ; Fall       ; clock           ;
;  O_MemToReg[19]  ; clock      ; 5.066 ; 5.066 ; Fall       ; clock           ;
;  O_MemToReg[20]  ; clock      ; 5.425 ; 5.425 ; Fall       ; clock           ;
;  O_MemToReg[21]  ; clock      ; 5.456 ; 5.456 ; Fall       ; clock           ;
;  O_MemToReg[22]  ; clock      ; 5.100 ; 5.100 ; Fall       ; clock           ;
;  O_MemToReg[23]  ; clock      ; 4.991 ; 4.991 ; Fall       ; clock           ;
;  O_MemToReg[24]  ; clock      ; 5.142 ; 5.142 ; Fall       ; clock           ;
;  O_MemToReg[25]  ; clock      ; 5.258 ; 5.258 ; Fall       ; clock           ;
;  O_MemToReg[26]  ; clock      ; 4.922 ; 4.922 ; Fall       ; clock           ;
;  O_MemToReg[27]  ; clock      ; 5.087 ; 5.087 ; Fall       ; clock           ;
;  O_MemToReg[28]  ; clock      ; 5.022 ; 5.022 ; Fall       ; clock           ;
;  O_MemToReg[29]  ; clock      ; 5.328 ; 5.328 ; Fall       ; clock           ;
;  O_MemToReg[30]  ; clock      ; 4.982 ; 4.982 ; Fall       ; clock           ;
;  O_MemToReg[31]  ; clock      ; 4.953 ; 4.953 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; O_Mem[*]   ; clock      ; 4.785 ;      ; Fall       ; clock           ;
;  O_Mem[0]  ; clock      ; 5.264 ;      ; Fall       ; clock           ;
;  O_Mem[1]  ; clock      ; 5.404 ;      ; Fall       ; clock           ;
;  O_Mem[2]  ; clock      ; 5.234 ;      ; Fall       ; clock           ;
;  O_Mem[3]  ; clock      ; 5.261 ;      ; Fall       ; clock           ;
;  O_Mem[4]  ; clock      ; 5.440 ;      ; Fall       ; clock           ;
;  O_Mem[5]  ; clock      ; 5.450 ;      ; Fall       ; clock           ;
;  O_Mem[6]  ; clock      ; 5.397 ;      ; Fall       ; clock           ;
;  O_Mem[7]  ; clock      ; 5.774 ;      ; Fall       ; clock           ;
;  O_Mem[8]  ; clock      ; 5.280 ;      ; Fall       ; clock           ;
;  O_Mem[9]  ; clock      ; 5.251 ;      ; Fall       ; clock           ;
;  O_Mem[10] ; clock      ; 5.300 ;      ; Fall       ; clock           ;
;  O_Mem[11] ; clock      ; 5.774 ;      ; Fall       ; clock           ;
;  O_Mem[12] ; clock      ; 4.793 ;      ; Fall       ; clock           ;
;  O_Mem[13] ; clock      ; 4.903 ;      ; Fall       ; clock           ;
;  O_Mem[14] ; clock      ; 4.813 ;      ; Fall       ; clock           ;
;  O_Mem[15] ; clock      ; 4.805 ;      ; Fall       ; clock           ;
;  O_Mem[16] ; clock      ; 5.496 ;      ; Fall       ; clock           ;
;  O_Mem[17] ; clock      ; 4.793 ;      ; Fall       ; clock           ;
;  O_Mem[18] ; clock      ; 5.444 ;      ; Fall       ; clock           ;
;  O_Mem[19] ; clock      ; 4.785 ;      ; Fall       ; clock           ;
;  O_Mem[20] ; clock      ; 4.813 ;      ; Fall       ; clock           ;
;  O_Mem[21] ; clock      ; 5.397 ;      ; Fall       ; clock           ;
;  O_Mem[22] ; clock      ; 5.450 ;      ; Fall       ; clock           ;
;  O_Mem[23] ; clock      ; 5.450 ;      ; Fall       ; clock           ;
;  O_Mem[24] ; clock      ; 5.496 ;      ; Fall       ; clock           ;
;  O_Mem[25] ; clock      ; 5.622 ;      ; Fall       ; clock           ;
;  O_Mem[26] ; clock      ; 5.622 ;      ; Fall       ; clock           ;
;  O_Mem[27] ; clock      ; 5.573 ;      ; Fall       ; clock           ;
;  O_Mem[28] ; clock      ; 5.430 ;      ; Fall       ; clock           ;
;  O_Mem[29] ; clock      ; 5.427 ;      ; Fall       ; clock           ;
;  O_Mem[30] ; clock      ; 5.444 ;      ; Fall       ; clock           ;
;  O_Mem[31] ; clock      ; 5.251 ;      ; Fall       ; clock           ;
+------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; O_Mem[*]   ; clock      ; 4.785 ;      ; Fall       ; clock           ;
;  O_Mem[0]  ; clock      ; 5.264 ;      ; Fall       ; clock           ;
;  O_Mem[1]  ; clock      ; 5.404 ;      ; Fall       ; clock           ;
;  O_Mem[2]  ; clock      ; 5.234 ;      ; Fall       ; clock           ;
;  O_Mem[3]  ; clock      ; 5.261 ;      ; Fall       ; clock           ;
;  O_Mem[4]  ; clock      ; 5.440 ;      ; Fall       ; clock           ;
;  O_Mem[5]  ; clock      ; 5.450 ;      ; Fall       ; clock           ;
;  O_Mem[6]  ; clock      ; 5.397 ;      ; Fall       ; clock           ;
;  O_Mem[7]  ; clock      ; 5.774 ;      ; Fall       ; clock           ;
;  O_Mem[8]  ; clock      ; 5.280 ;      ; Fall       ; clock           ;
;  O_Mem[9]  ; clock      ; 5.251 ;      ; Fall       ; clock           ;
;  O_Mem[10] ; clock      ; 5.300 ;      ; Fall       ; clock           ;
;  O_Mem[11] ; clock      ; 5.774 ;      ; Fall       ; clock           ;
;  O_Mem[12] ; clock      ; 4.793 ;      ; Fall       ; clock           ;
;  O_Mem[13] ; clock      ; 4.903 ;      ; Fall       ; clock           ;
;  O_Mem[14] ; clock      ; 4.813 ;      ; Fall       ; clock           ;
;  O_Mem[15] ; clock      ; 4.805 ;      ; Fall       ; clock           ;
;  O_Mem[16] ; clock      ; 5.496 ;      ; Fall       ; clock           ;
;  O_Mem[17] ; clock      ; 4.793 ;      ; Fall       ; clock           ;
;  O_Mem[18] ; clock      ; 5.444 ;      ; Fall       ; clock           ;
;  O_Mem[19] ; clock      ; 4.785 ;      ; Fall       ; clock           ;
;  O_Mem[20] ; clock      ; 4.813 ;      ; Fall       ; clock           ;
;  O_Mem[21] ; clock      ; 5.397 ;      ; Fall       ; clock           ;
;  O_Mem[22] ; clock      ; 5.450 ;      ; Fall       ; clock           ;
;  O_Mem[23] ; clock      ; 5.450 ;      ; Fall       ; clock           ;
;  O_Mem[24] ; clock      ; 5.496 ;      ; Fall       ; clock           ;
;  O_Mem[25] ; clock      ; 5.622 ;      ; Fall       ; clock           ;
;  O_Mem[26] ; clock      ; 5.622 ;      ; Fall       ; clock           ;
;  O_Mem[27] ; clock      ; 5.573 ;      ; Fall       ; clock           ;
;  O_Mem[28] ; clock      ; 5.430 ;      ; Fall       ; clock           ;
;  O_Mem[29] ; clock      ; 5.427 ;      ; Fall       ; clock           ;
;  O_Mem[30] ; clock      ; 5.444 ;      ; Fall       ; clock           ;
;  O_Mem[31] ; clock      ; 5.251 ;      ; Fall       ; clock           ;
+------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; O_Mem[*]   ; clock      ; 4.785     ;           ; Fall       ; clock           ;
;  O_Mem[0]  ; clock      ; 5.264     ;           ; Fall       ; clock           ;
;  O_Mem[1]  ; clock      ; 5.404     ;           ; Fall       ; clock           ;
;  O_Mem[2]  ; clock      ; 5.234     ;           ; Fall       ; clock           ;
;  O_Mem[3]  ; clock      ; 5.261     ;           ; Fall       ; clock           ;
;  O_Mem[4]  ; clock      ; 5.440     ;           ; Fall       ; clock           ;
;  O_Mem[5]  ; clock      ; 5.450     ;           ; Fall       ; clock           ;
;  O_Mem[6]  ; clock      ; 5.397     ;           ; Fall       ; clock           ;
;  O_Mem[7]  ; clock      ; 5.774     ;           ; Fall       ; clock           ;
;  O_Mem[8]  ; clock      ; 5.280     ;           ; Fall       ; clock           ;
;  O_Mem[9]  ; clock      ; 5.251     ;           ; Fall       ; clock           ;
;  O_Mem[10] ; clock      ; 5.300     ;           ; Fall       ; clock           ;
;  O_Mem[11] ; clock      ; 5.774     ;           ; Fall       ; clock           ;
;  O_Mem[12] ; clock      ; 4.793     ;           ; Fall       ; clock           ;
;  O_Mem[13] ; clock      ; 4.903     ;           ; Fall       ; clock           ;
;  O_Mem[14] ; clock      ; 4.813     ;           ; Fall       ; clock           ;
;  O_Mem[15] ; clock      ; 4.805     ;           ; Fall       ; clock           ;
;  O_Mem[16] ; clock      ; 5.496     ;           ; Fall       ; clock           ;
;  O_Mem[17] ; clock      ; 4.793     ;           ; Fall       ; clock           ;
;  O_Mem[18] ; clock      ; 5.444     ;           ; Fall       ; clock           ;
;  O_Mem[19] ; clock      ; 4.785     ;           ; Fall       ; clock           ;
;  O_Mem[20] ; clock      ; 4.813     ;           ; Fall       ; clock           ;
;  O_Mem[21] ; clock      ; 5.397     ;           ; Fall       ; clock           ;
;  O_Mem[22] ; clock      ; 5.450     ;           ; Fall       ; clock           ;
;  O_Mem[23] ; clock      ; 5.450     ;           ; Fall       ; clock           ;
;  O_Mem[24] ; clock      ; 5.496     ;           ; Fall       ; clock           ;
;  O_Mem[25] ; clock      ; 5.622     ;           ; Fall       ; clock           ;
;  O_Mem[26] ; clock      ; 5.622     ;           ; Fall       ; clock           ;
;  O_Mem[27] ; clock      ; 5.573     ;           ; Fall       ; clock           ;
;  O_Mem[28] ; clock      ; 5.430     ;           ; Fall       ; clock           ;
;  O_Mem[29] ; clock      ; 5.427     ;           ; Fall       ; clock           ;
;  O_Mem[30] ; clock      ; 5.444     ;           ; Fall       ; clock           ;
;  O_Mem[31] ; clock      ; 5.251     ;           ; Fall       ; clock           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; O_Mem[*]   ; clock      ; 4.785     ;           ; Fall       ; clock           ;
;  O_Mem[0]  ; clock      ; 5.264     ;           ; Fall       ; clock           ;
;  O_Mem[1]  ; clock      ; 5.404     ;           ; Fall       ; clock           ;
;  O_Mem[2]  ; clock      ; 5.234     ;           ; Fall       ; clock           ;
;  O_Mem[3]  ; clock      ; 5.261     ;           ; Fall       ; clock           ;
;  O_Mem[4]  ; clock      ; 5.440     ;           ; Fall       ; clock           ;
;  O_Mem[5]  ; clock      ; 5.450     ;           ; Fall       ; clock           ;
;  O_Mem[6]  ; clock      ; 5.397     ;           ; Fall       ; clock           ;
;  O_Mem[7]  ; clock      ; 5.774     ;           ; Fall       ; clock           ;
;  O_Mem[8]  ; clock      ; 5.280     ;           ; Fall       ; clock           ;
;  O_Mem[9]  ; clock      ; 5.251     ;           ; Fall       ; clock           ;
;  O_Mem[10] ; clock      ; 5.300     ;           ; Fall       ; clock           ;
;  O_Mem[11] ; clock      ; 5.774     ;           ; Fall       ; clock           ;
;  O_Mem[12] ; clock      ; 4.793     ;           ; Fall       ; clock           ;
;  O_Mem[13] ; clock      ; 4.903     ;           ; Fall       ; clock           ;
;  O_Mem[14] ; clock      ; 4.813     ;           ; Fall       ; clock           ;
;  O_Mem[15] ; clock      ; 4.805     ;           ; Fall       ; clock           ;
;  O_Mem[16] ; clock      ; 5.496     ;           ; Fall       ; clock           ;
;  O_Mem[17] ; clock      ; 4.793     ;           ; Fall       ; clock           ;
;  O_Mem[18] ; clock      ; 5.444     ;           ; Fall       ; clock           ;
;  O_Mem[19] ; clock      ; 4.785     ;           ; Fall       ; clock           ;
;  O_Mem[20] ; clock      ; 4.813     ;           ; Fall       ; clock           ;
;  O_Mem[21] ; clock      ; 5.397     ;           ; Fall       ; clock           ;
;  O_Mem[22] ; clock      ; 5.450     ;           ; Fall       ; clock           ;
;  O_Mem[23] ; clock      ; 5.450     ;           ; Fall       ; clock           ;
;  O_Mem[24] ; clock      ; 5.496     ;           ; Fall       ; clock           ;
;  O_Mem[25] ; clock      ; 5.622     ;           ; Fall       ; clock           ;
;  O_Mem[26] ; clock      ; 5.622     ;           ; Fall       ; clock           ;
;  O_Mem[27] ; clock      ; 5.573     ;           ; Fall       ; clock           ;
;  O_Mem[28] ; clock      ; 5.430     ;           ; Fall       ; clock           ;
;  O_Mem[29] ; clock      ; 5.427     ;           ; Fall       ; clock           ;
;  O_Mem[30] ; clock      ; 5.444     ;           ; Fall       ; clock           ;
;  O_Mem[31] ; clock      ; 5.251     ;           ; Fall       ; clock           ;
+------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.578   ; 0.388 ; N/A      ; N/A     ; -1.627              ;
;  clock           ; -12.578   ; 0.388 ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS  ; -5992.693 ; 0.0   ; 0.0      ; 0.0     ; -763.43             ;
;  clock           ; -5992.693 ; 0.000 ; N/A      ; N/A     ; -763.430            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Reset     ; clock      ; 0.207 ; 0.207 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Reset     ; clock      ; 0.236 ; 0.236 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; ALUControl[*]    ; clock      ; 11.566 ; 11.566 ; Rise       ; clock           ;
;  ALUControl[0]   ; clock      ; 11.566 ; 11.566 ; Rise       ; clock           ;
; ALUSrc           ; clock      ; 10.741 ; 10.741 ; Rise       ; clock           ;
; Addr1[*]         ; clock      ; 11.017 ; 11.017 ; Rise       ; clock           ;
;  Addr1[0]        ; clock      ; 9.721  ; 9.721  ; Rise       ; clock           ;
;  Addr1[1]        ; clock      ; 9.927  ; 9.927  ; Rise       ; clock           ;
;  Addr1[2]        ; clock      ; 11.017 ; 11.017 ; Rise       ; clock           ;
;  Addr1[3]        ; clock      ; 9.646  ; 9.646  ; Rise       ; clock           ;
; Addr2[*]         ; clock      ; 10.179 ; 10.179 ; Rise       ; clock           ;
;  Addr2[0]        ; clock      ; 10.179 ; 10.179 ; Rise       ; clock           ;
;  Addr2[1]        ; clock      ; 9.966  ; 9.966  ; Rise       ; clock           ;
;  Addr2[2]        ; clock      ; 9.589  ; 9.589  ; Rise       ; clock           ;
;  Addr2[3]        ; clock      ; 9.922  ; 9.922  ; Rise       ; clock           ;
; MemRead          ; clock      ; 11.176 ; 11.176 ; Rise       ; clock           ;
; MemWrite         ; clock      ; 10.713 ; 10.713 ; Rise       ; clock           ;
; MemtoReg         ; clock      ; 11.186 ; 11.186 ; Rise       ; clock           ;
; O_ALU[*]         ; clock      ; 19.899 ; 19.899 ; Rise       ; clock           ;
;  O_ALU[0]        ; clock      ; 14.774 ; 14.774 ; Rise       ; clock           ;
;  O_ALU[1]        ; clock      ; 15.444 ; 15.444 ; Rise       ; clock           ;
;  O_ALU[2]        ; clock      ; 14.791 ; 14.791 ; Rise       ; clock           ;
;  O_ALU[3]        ; clock      ; 14.792 ; 14.792 ; Rise       ; clock           ;
;  O_ALU[4]        ; clock      ; 15.312 ; 15.312 ; Rise       ; clock           ;
;  O_ALU[5]        ; clock      ; 17.001 ; 17.001 ; Rise       ; clock           ;
;  O_ALU[6]        ; clock      ; 16.379 ; 16.379 ; Rise       ; clock           ;
;  O_ALU[7]        ; clock      ; 17.184 ; 17.184 ; Rise       ; clock           ;
;  O_ALU[8]        ; clock      ; 17.633 ; 17.633 ; Rise       ; clock           ;
;  O_ALU[9]        ; clock      ; 18.262 ; 18.262 ; Rise       ; clock           ;
;  O_ALU[10]       ; clock      ; 18.232 ; 18.232 ; Rise       ; clock           ;
;  O_ALU[11]       ; clock      ; 18.455 ; 18.455 ; Rise       ; clock           ;
;  O_ALU[12]       ; clock      ; 17.656 ; 17.656 ; Rise       ; clock           ;
;  O_ALU[13]       ; clock      ; 18.192 ; 18.192 ; Rise       ; clock           ;
;  O_ALU[14]       ; clock      ; 17.138 ; 17.138 ; Rise       ; clock           ;
;  O_ALU[15]       ; clock      ; 17.843 ; 17.843 ; Rise       ; clock           ;
;  O_ALU[16]       ; clock      ; 18.447 ; 18.447 ; Rise       ; clock           ;
;  O_ALU[17]       ; clock      ; 17.457 ; 17.457 ; Rise       ; clock           ;
;  O_ALU[18]       ; clock      ; 19.144 ; 19.144 ; Rise       ; clock           ;
;  O_ALU[19]       ; clock      ; 18.419 ; 18.419 ; Rise       ; clock           ;
;  O_ALU[20]       ; clock      ; 17.971 ; 17.971 ; Rise       ; clock           ;
;  O_ALU[21]       ; clock      ; 18.410 ; 18.410 ; Rise       ; clock           ;
;  O_ALU[22]       ; clock      ; 17.139 ; 17.139 ; Rise       ; clock           ;
;  O_ALU[23]       ; clock      ; 18.345 ; 18.345 ; Rise       ; clock           ;
;  O_ALU[24]       ; clock      ; 19.899 ; 19.899 ; Rise       ; clock           ;
;  O_ALU[25]       ; clock      ; 18.701 ; 18.701 ; Rise       ; clock           ;
;  O_ALU[26]       ; clock      ; 19.057 ; 19.057 ; Rise       ; clock           ;
;  O_ALU[27]       ; clock      ; 18.781 ; 18.781 ; Rise       ; clock           ;
;  O_ALU[28]       ; clock      ; 19.424 ; 19.424 ; Rise       ; clock           ;
;  O_ALU[29]       ; clock      ; 18.941 ; 18.941 ; Rise       ; clock           ;
;  O_ALU[30]       ; clock      ; 18.782 ; 18.782 ; Rise       ; clock           ;
;  O_ALU[31]       ; clock      ; 19.342 ; 19.342 ; Rise       ; clock           ;
; O_INST[*]        ; clock      ; 11.366 ; 11.366 ; Rise       ; clock           ;
;  O_INST[0]       ; clock      ; 10.460 ; 10.460 ; Rise       ; clock           ;
;  O_INST[1]       ; clock      ; 11.098 ; 11.098 ; Rise       ; clock           ;
;  O_INST[2]       ; clock      ; 10.489 ; 10.489 ; Rise       ; clock           ;
;  O_INST[3]       ; clock      ; 11.078 ; 11.078 ; Rise       ; clock           ;
;  O_INST[4]       ; clock      ; 10.504 ; 10.504 ; Rise       ; clock           ;
;  O_INST[5]       ; clock      ; 11.337 ; 11.337 ; Rise       ; clock           ;
;  O_INST[11]      ; clock      ; 11.077 ; 11.077 ; Rise       ; clock           ;
;  O_INST[14]      ; clock      ; 11.027 ; 11.027 ; Rise       ; clock           ;
;  O_INST[16]      ; clock      ; 10.179 ; 10.179 ; Rise       ; clock           ;
;  O_INST[17]      ; clock      ; 9.966  ; 9.966  ; Rise       ; clock           ;
;  O_INST[18]      ; clock      ; 9.589  ; 9.589  ; Rise       ; clock           ;
;  O_INST[19]      ; clock      ; 9.932  ; 9.932  ; Rise       ; clock           ;
;  O_INST[21]      ; clock      ; 9.721  ; 9.721  ; Rise       ; clock           ;
;  O_INST[22]      ; clock      ; 9.927  ; 9.927  ; Rise       ; clock           ;
;  O_INST[23]      ; clock      ; 11.027 ; 11.027 ; Rise       ; clock           ;
;  O_INST[24]      ; clock      ; 9.646  ; 9.646  ; Rise       ; clock           ;
;  O_INST[26]      ; clock      ; 11.209 ; 11.209 ; Rise       ; clock           ;
;  O_INST[27]      ; clock      ; 11.209 ; 11.209 ; Rise       ; clock           ;
;  O_INST[29]      ; clock      ; 11.020 ; 11.020 ; Rise       ; clock           ;
;  O_INST[31]      ; clock      ; 11.366 ; 11.366 ; Rise       ; clock           ;
; O_MemToReg[*]    ; clock      ; 19.898 ; 19.898 ; Rise       ; clock           ;
;  O_MemToReg[0]   ; clock      ; 15.918 ; 15.918 ; Rise       ; clock           ;
;  O_MemToReg[1]   ; clock      ; 15.151 ; 15.151 ; Rise       ; clock           ;
;  O_MemToReg[2]   ; clock      ; 16.881 ; 16.881 ; Rise       ; clock           ;
;  O_MemToReg[3]   ; clock      ; 17.800 ; 17.800 ; Rise       ; clock           ;
;  O_MemToReg[4]   ; clock      ; 17.648 ; 17.648 ; Rise       ; clock           ;
;  O_MemToReg[5]   ; clock      ; 17.383 ; 17.383 ; Rise       ; clock           ;
;  O_MemToReg[6]   ; clock      ; 17.343 ; 17.343 ; Rise       ; clock           ;
;  O_MemToReg[7]   ; clock      ; 16.761 ; 16.761 ; Rise       ; clock           ;
;  O_MemToReg[8]   ; clock      ; 17.226 ; 17.226 ; Rise       ; clock           ;
;  O_MemToReg[9]   ; clock      ; 18.135 ; 18.135 ; Rise       ; clock           ;
;  O_MemToReg[10]  ; clock      ; 17.870 ; 17.870 ; Rise       ; clock           ;
;  O_MemToReg[11]  ; clock      ; 18.975 ; 18.975 ; Rise       ; clock           ;
;  O_MemToReg[12]  ; clock      ; 18.478 ; 18.478 ; Rise       ; clock           ;
;  O_MemToReg[13]  ; clock      ; 19.124 ; 19.124 ; Rise       ; clock           ;
;  O_MemToReg[14]  ; clock      ; 18.653 ; 18.653 ; Rise       ; clock           ;
;  O_MemToReg[15]  ; clock      ; 18.927 ; 18.927 ; Rise       ; clock           ;
;  O_MemToReg[16]  ; clock      ; 18.152 ; 18.152 ; Rise       ; clock           ;
;  O_MemToReg[17]  ; clock      ; 18.675 ; 18.675 ; Rise       ; clock           ;
;  O_MemToReg[18]  ; clock      ; 18.349 ; 18.349 ; Rise       ; clock           ;
;  O_MemToReg[19]  ; clock      ; 18.130 ; 18.130 ; Rise       ; clock           ;
;  O_MemToReg[20]  ; clock      ; 19.251 ; 19.251 ; Rise       ; clock           ;
;  O_MemToReg[21]  ; clock      ; 19.471 ; 19.471 ; Rise       ; clock           ;
;  O_MemToReg[22]  ; clock      ; 19.163 ; 19.163 ; Rise       ; clock           ;
;  O_MemToReg[23]  ; clock      ; 18.644 ; 18.644 ; Rise       ; clock           ;
;  O_MemToReg[24]  ; clock      ; 19.280 ; 19.280 ; Rise       ; clock           ;
;  O_MemToReg[25]  ; clock      ; 19.006 ; 19.006 ; Rise       ; clock           ;
;  O_MemToReg[26]  ; clock      ; 18.840 ; 18.840 ; Rise       ; clock           ;
;  O_MemToReg[27]  ; clock      ; 19.684 ; 19.684 ; Rise       ; clock           ;
;  O_MemToReg[28]  ; clock      ; 18.988 ; 18.988 ; Rise       ; clock           ;
;  O_MemToReg[29]  ; clock      ; 19.898 ; 19.898 ; Rise       ; clock           ;
;  O_MemToReg[30]  ; clock      ; 19.375 ; 19.375 ; Rise       ; clock           ;
;  O_MemToReg[31]  ; clock      ; 18.924 ; 18.924 ; Rise       ; clock           ;
; O_Mux_32bit[*]   ; clock      ; 15.138 ; 15.138 ; Rise       ; clock           ;
;  O_Mux_32bit[0]  ; clock      ; 13.081 ; 13.081 ; Rise       ; clock           ;
;  O_Mux_32bit[1]  ; clock      ; 12.868 ; 12.868 ; Rise       ; clock           ;
;  O_Mux_32bit[2]  ; clock      ; 13.200 ; 13.200 ; Rise       ; clock           ;
;  O_Mux_32bit[3]  ; clock      ; 13.349 ; 13.349 ; Rise       ; clock           ;
;  O_Mux_32bit[4]  ; clock      ; 13.783 ; 13.783 ; Rise       ; clock           ;
;  O_Mux_32bit[5]  ; clock      ; 14.675 ; 14.675 ; Rise       ; clock           ;
;  O_Mux_32bit[6]  ; clock      ; 13.989 ; 13.989 ; Rise       ; clock           ;
;  O_Mux_32bit[7]  ; clock      ; 12.927 ; 12.927 ; Rise       ; clock           ;
;  O_Mux_32bit[8]  ; clock      ; 13.500 ; 13.500 ; Rise       ; clock           ;
;  O_Mux_32bit[9]  ; clock      ; 14.171 ; 14.171 ; Rise       ; clock           ;
;  O_Mux_32bit[10] ; clock      ; 13.093 ; 13.093 ; Rise       ; clock           ;
;  O_Mux_32bit[11] ; clock      ; 12.986 ; 12.986 ; Rise       ; clock           ;
;  O_Mux_32bit[12] ; clock      ; 13.011 ; 13.011 ; Rise       ; clock           ;
;  O_Mux_32bit[13] ; clock      ; 13.215 ; 13.215 ; Rise       ; clock           ;
;  O_Mux_32bit[14] ; clock      ; 13.736 ; 13.736 ; Rise       ; clock           ;
;  O_Mux_32bit[15] ; clock      ; 14.219 ; 14.219 ; Rise       ; clock           ;
;  O_Mux_32bit[16] ; clock      ; 13.824 ; 13.824 ; Rise       ; clock           ;
;  O_Mux_32bit[17] ; clock      ; 13.377 ; 13.377 ; Rise       ; clock           ;
;  O_Mux_32bit[18] ; clock      ; 14.342 ; 14.342 ; Rise       ; clock           ;
;  O_Mux_32bit[19] ; clock      ; 14.624 ; 14.624 ; Rise       ; clock           ;
;  O_Mux_32bit[20] ; clock      ; 14.798 ; 14.798 ; Rise       ; clock           ;
;  O_Mux_32bit[21] ; clock      ; 14.657 ; 14.657 ; Rise       ; clock           ;
;  O_Mux_32bit[22] ; clock      ; 14.033 ; 14.033 ; Rise       ; clock           ;
;  O_Mux_32bit[23] ; clock      ; 14.761 ; 14.761 ; Rise       ; clock           ;
;  O_Mux_32bit[24] ; clock      ; 14.183 ; 14.183 ; Rise       ; clock           ;
;  O_Mux_32bit[25] ; clock      ; 13.827 ; 13.827 ; Rise       ; clock           ;
;  O_Mux_32bit[26] ; clock      ; 13.897 ; 13.897 ; Rise       ; clock           ;
;  O_Mux_32bit[27] ; clock      ; 15.138 ; 15.138 ; Rise       ; clock           ;
;  O_Mux_32bit[28] ; clock      ; 13.139 ; 13.139 ; Rise       ; clock           ;
;  O_Mux_32bit[29] ; clock      ; 13.303 ; 13.303 ; Rise       ; clock           ;
;  O_Mux_32bit[30] ; clock      ; 14.042 ; 14.042 ; Rise       ; clock           ;
;  O_Mux_32bit[31] ; clock      ; 14.573 ; 14.573 ; Rise       ; clock           ;
; O_RegDst[*]      ; clock      ; 11.099 ; 11.099 ; Rise       ; clock           ;
;  O_RegDst[0]     ; clock      ; 10.809 ; 10.809 ; Rise       ; clock           ;
;  O_RegDst[1]     ; clock      ; 11.099 ; 11.099 ; Rise       ; clock           ;
;  O_RegDst[2]     ; clock      ; 10.732 ; 10.732 ; Rise       ; clock           ;
;  O_RegDst[3]     ; clock      ; 9.657  ; 9.657  ; Rise       ; clock           ;
; RD1[*]           ; clock      ; 14.555 ; 14.555 ; Rise       ; clock           ;
;  RD1[0]          ; clock      ; 12.491 ; 12.491 ; Rise       ; clock           ;
;  RD1[1]          ; clock      ; 11.885 ; 11.885 ; Rise       ; clock           ;
;  RD1[2]          ; clock      ; 11.771 ; 11.771 ; Rise       ; clock           ;
;  RD1[3]          ; clock      ; 12.053 ; 12.053 ; Rise       ; clock           ;
;  RD1[4]          ; clock      ; 13.787 ; 13.787 ; Rise       ; clock           ;
;  RD1[5]          ; clock      ; 13.919 ; 13.919 ; Rise       ; clock           ;
;  RD1[6]          ; clock      ; 13.010 ; 13.010 ; Rise       ; clock           ;
;  RD1[7]          ; clock      ; 12.365 ; 12.365 ; Rise       ; clock           ;
;  RD1[8]          ; clock      ; 13.200 ; 13.200 ; Rise       ; clock           ;
;  RD1[9]          ; clock      ; 12.554 ; 12.554 ; Rise       ; clock           ;
;  RD1[10]         ; clock      ; 13.173 ; 13.173 ; Rise       ; clock           ;
;  RD1[11]         ; clock      ; 13.415 ; 13.415 ; Rise       ; clock           ;
;  RD1[12]         ; clock      ; 13.834 ; 13.834 ; Rise       ; clock           ;
;  RD1[13]         ; clock      ; 13.253 ; 13.253 ; Rise       ; clock           ;
;  RD1[14]         ; clock      ; 13.087 ; 13.087 ; Rise       ; clock           ;
;  RD1[15]         ; clock      ; 13.681 ; 13.681 ; Rise       ; clock           ;
;  RD1[16]         ; clock      ; 13.851 ; 13.851 ; Rise       ; clock           ;
;  RD1[17]         ; clock      ; 14.397 ; 14.397 ; Rise       ; clock           ;
;  RD1[18]         ; clock      ; 13.211 ; 13.211 ; Rise       ; clock           ;
;  RD1[19]         ; clock      ; 13.104 ; 13.104 ; Rise       ; clock           ;
;  RD1[20]         ; clock      ; 13.911 ; 13.911 ; Rise       ; clock           ;
;  RD1[21]         ; clock      ; 14.070 ; 14.070 ; Rise       ; clock           ;
;  RD1[22]         ; clock      ; 14.555 ; 14.555 ; Rise       ; clock           ;
;  RD1[23]         ; clock      ; 13.643 ; 13.643 ; Rise       ; clock           ;
;  RD1[24]         ; clock      ; 12.383 ; 12.383 ; Rise       ; clock           ;
;  RD1[25]         ; clock      ; 13.162 ; 13.162 ; Rise       ; clock           ;
;  RD1[26]         ; clock      ; 13.079 ; 13.079 ; Rise       ; clock           ;
;  RD1[27]         ; clock      ; 12.657 ; 12.657 ; Rise       ; clock           ;
;  RD1[28]         ; clock      ; 13.372 ; 13.372 ; Rise       ; clock           ;
;  RD1[29]         ; clock      ; 14.078 ; 14.078 ; Rise       ; clock           ;
;  RD1[30]         ; clock      ; 13.800 ; 13.800 ; Rise       ; clock           ;
;  RD1[31]         ; clock      ; 14.461 ; 14.461 ; Rise       ; clock           ;
; RD2[*]           ; clock      ; 14.302 ; 14.302 ; Rise       ; clock           ;
;  RD2[0]          ; clock      ; 12.117 ; 12.117 ; Rise       ; clock           ;
;  RD2[1]          ; clock      ; 13.255 ; 13.255 ; Rise       ; clock           ;
;  RD2[2]          ; clock      ; 13.134 ; 13.134 ; Rise       ; clock           ;
;  RD2[3]          ; clock      ; 12.875 ; 12.875 ; Rise       ; clock           ;
;  RD2[4]          ; clock      ; 13.317 ; 13.317 ; Rise       ; clock           ;
;  RD2[5]          ; clock      ; 12.915 ; 12.915 ; Rise       ; clock           ;
;  RD2[6]          ; clock      ; 13.408 ; 13.408 ; Rise       ; clock           ;
;  RD2[7]          ; clock      ; 12.648 ; 12.648 ; Rise       ; clock           ;
;  RD2[8]          ; clock      ; 12.949 ; 12.949 ; Rise       ; clock           ;
;  RD2[9]          ; clock      ; 12.819 ; 12.819 ; Rise       ; clock           ;
;  RD2[10]         ; clock      ; 12.116 ; 12.116 ; Rise       ; clock           ;
;  RD2[11]         ; clock      ; 13.184 ; 13.184 ; Rise       ; clock           ;
;  RD2[12]         ; clock      ; 13.152 ; 13.152 ; Rise       ; clock           ;
;  RD2[13]         ; clock      ; 12.851 ; 12.851 ; Rise       ; clock           ;
;  RD2[14]         ; clock      ; 13.336 ; 13.336 ; Rise       ; clock           ;
;  RD2[15]         ; clock      ; 13.972 ; 13.972 ; Rise       ; clock           ;
;  RD2[16]         ; clock      ; 12.544 ; 12.544 ; Rise       ; clock           ;
;  RD2[17]         ; clock      ; 13.940 ; 13.940 ; Rise       ; clock           ;
;  RD2[18]         ; clock      ; 14.302 ; 14.302 ; Rise       ; clock           ;
;  RD2[19]         ; clock      ; 13.060 ; 13.060 ; Rise       ; clock           ;
;  RD2[20]         ; clock      ; 13.689 ; 13.689 ; Rise       ; clock           ;
;  RD2[21]         ; clock      ; 14.024 ; 14.024 ; Rise       ; clock           ;
;  RD2[22]         ; clock      ; 13.985 ; 13.985 ; Rise       ; clock           ;
;  RD2[23]         ; clock      ; 12.232 ; 12.232 ; Rise       ; clock           ;
;  RD2[24]         ; clock      ; 13.858 ; 13.858 ; Rise       ; clock           ;
;  RD2[25]         ; clock      ; 13.737 ; 13.737 ; Rise       ; clock           ;
;  RD2[26]         ; clock      ; 13.511 ; 13.511 ; Rise       ; clock           ;
;  RD2[27]         ; clock      ; 14.147 ; 14.147 ; Rise       ; clock           ;
;  RD2[28]         ; clock      ; 12.907 ; 12.907 ; Rise       ; clock           ;
;  RD2[29]         ; clock      ; 13.633 ; 13.633 ; Rise       ; clock           ;
;  RD2[30]         ; clock      ; 14.040 ; 14.040 ; Rise       ; clock           ;
;  RD2[31]         ; clock      ; 13.496 ; 13.496 ; Rise       ; clock           ;
; RegDst           ; clock      ; 10.731 ; 10.731 ; Rise       ; clock           ;
; RegWrite         ; clock      ; 10.713 ; 10.713 ; Rise       ; clock           ;
; O_Mem[*]         ; clock      ; 11.712 ; 11.712 ; Fall       ; clock           ;
;  O_Mem[0]        ; clock      ; 10.425 ; 10.425 ; Fall       ; clock           ;
;  O_Mem[1]        ; clock      ; 11.328 ; 11.328 ; Fall       ; clock           ;
;  O_Mem[2]        ; clock      ; 10.187 ; 10.187 ; Fall       ; clock           ;
;  O_Mem[3]        ; clock      ; 10.366 ; 10.366 ; Fall       ; clock           ;
;  O_Mem[4]        ; clock      ; 11.451 ; 11.451 ; Fall       ; clock           ;
;  O_Mem[5]        ; clock      ; 10.929 ; 10.929 ; Fall       ; clock           ;
;  O_Mem[6]        ; clock      ; 10.832 ; 10.832 ; Fall       ; clock           ;
;  O_Mem[7]        ; clock      ; 10.739 ; 10.739 ; Fall       ; clock           ;
;  O_Mem[8]        ; clock      ; 11.258 ; 11.258 ; Fall       ; clock           ;
;  O_Mem[9]        ; clock      ; 11.433 ; 11.433 ; Fall       ; clock           ;
;  O_Mem[10]       ; clock      ; 11.315 ; 11.315 ; Fall       ; clock           ;
;  O_Mem[11]       ; clock      ; 10.950 ; 10.950 ; Fall       ; clock           ;
;  O_Mem[12]       ; clock      ; 11.308 ; 11.308 ; Fall       ; clock           ;
;  O_Mem[13]       ; clock      ; 11.645 ; 11.645 ; Fall       ; clock           ;
;  O_Mem[14]       ; clock      ; 10.853 ; 10.853 ; Fall       ; clock           ;
;  O_Mem[15]       ; clock      ; 11.416 ; 11.416 ; Fall       ; clock           ;
;  O_Mem[16]       ; clock      ; 11.198 ; 11.198 ; Fall       ; clock           ;
;  O_Mem[17]       ; clock      ; 11.254 ; 11.254 ; Fall       ; clock           ;
;  O_Mem[18]       ; clock      ; 11.368 ; 11.368 ; Fall       ; clock           ;
;  O_Mem[19]       ; clock      ; 11.712 ; 11.712 ; Fall       ; clock           ;
;  O_Mem[20]       ; clock      ; 10.684 ; 10.684 ; Fall       ; clock           ;
;  O_Mem[21]       ; clock      ; 11.479 ; 11.479 ; Fall       ; clock           ;
;  O_Mem[22]       ; clock      ; 10.729 ; 10.729 ; Fall       ; clock           ;
;  O_Mem[23]       ; clock      ; 10.435 ; 10.435 ; Fall       ; clock           ;
;  O_Mem[24]       ; clock      ; 11.198 ; 11.198 ; Fall       ; clock           ;
;  O_Mem[25]       ; clock      ; 10.877 ; 10.877 ; Fall       ; clock           ;
;  O_Mem[26]       ; clock      ; 10.940 ; 10.940 ; Fall       ; clock           ;
;  O_Mem[27]       ; clock      ; 11.063 ; 11.063 ; Fall       ; clock           ;
;  O_Mem[28]       ; clock      ; 11.193 ; 11.193 ; Fall       ; clock           ;
;  O_Mem[29]       ; clock      ; 11.358 ; 11.358 ; Fall       ; clock           ;
;  O_Mem[30]       ; clock      ; 11.522 ; 11.522 ; Fall       ; clock           ;
;  O_Mem[31]       ; clock      ; 10.973 ; 10.973 ; Fall       ; clock           ;
; O_MemToReg[*]    ; clock      ; 13.047 ; 13.047 ; Fall       ; clock           ;
;  O_MemToReg[0]   ; clock      ; 11.860 ; 11.860 ; Fall       ; clock           ;
;  O_MemToReg[1]   ; clock      ; 12.227 ; 12.227 ; Fall       ; clock           ;
;  O_MemToReg[2]   ; clock      ; 11.765 ; 11.765 ; Fall       ; clock           ;
;  O_MemToReg[3]   ; clock      ; 12.443 ; 12.443 ; Fall       ; clock           ;
;  O_MemToReg[4]   ; clock      ; 12.470 ; 12.470 ; Fall       ; clock           ;
;  O_MemToReg[5]   ; clock      ; 11.958 ; 11.958 ; Fall       ; clock           ;
;  O_MemToReg[6]   ; clock      ; 12.277 ; 12.277 ; Fall       ; clock           ;
;  O_MemToReg[7]   ; clock      ; 11.649 ; 11.649 ; Fall       ; clock           ;
;  O_MemToReg[8]   ; clock      ; 11.489 ; 11.489 ; Fall       ; clock           ;
;  O_MemToReg[9]   ; clock      ; 11.961 ; 11.961 ; Fall       ; clock           ;
;  O_MemToReg[10]  ; clock      ; 12.010 ; 12.010 ; Fall       ; clock           ;
;  O_MemToReg[11]  ; clock      ; 12.688 ; 12.688 ; Fall       ; clock           ;
;  O_MemToReg[12]  ; clock      ; 12.754 ; 12.754 ; Fall       ; clock           ;
;  O_MemToReg[13]  ; clock      ; 12.406 ; 12.406 ; Fall       ; clock           ;
;  O_MemToReg[14]  ; clock      ; 12.321 ; 12.321 ; Fall       ; clock           ;
;  O_MemToReg[15]  ; clock      ; 12.611 ; 12.611 ; Fall       ; clock           ;
;  O_MemToReg[16]  ; clock      ; 11.650 ; 11.650 ; Fall       ; clock           ;
;  O_MemToReg[17]  ; clock      ; 11.874 ; 11.874 ; Fall       ; clock           ;
;  O_MemToReg[18]  ; clock      ; 12.046 ; 12.046 ; Fall       ; clock           ;
;  O_MemToReg[19]  ; clock      ; 12.000 ; 12.000 ; Fall       ; clock           ;
;  O_MemToReg[20]  ; clock      ; 13.035 ; 13.035 ; Fall       ; clock           ;
;  O_MemToReg[21]  ; clock      ; 13.047 ; 13.047 ; Fall       ; clock           ;
;  O_MemToReg[22]  ; clock      ; 12.536 ; 12.536 ; Fall       ; clock           ;
;  O_MemToReg[23]  ; clock      ; 12.115 ; 12.115 ; Fall       ; clock           ;
;  O_MemToReg[24]  ; clock      ; 12.222 ; 12.222 ; Fall       ; clock           ;
;  O_MemToReg[25]  ; clock      ; 12.298 ; 12.298 ; Fall       ; clock           ;
;  O_MemToReg[26]  ; clock      ; 12.267 ; 12.267 ; Fall       ; clock           ;
;  O_MemToReg[27]  ; clock      ; 12.158 ; 12.158 ; Fall       ; clock           ;
;  O_MemToReg[28]  ; clock      ; 12.167 ; 12.167 ; Fall       ; clock           ;
;  O_MemToReg[29]  ; clock      ; 12.750 ; 12.750 ; Fall       ; clock           ;
;  O_MemToReg[30]  ; clock      ; 12.131 ; 12.131 ; Fall       ; clock           ;
;  O_MemToReg[31]  ; clock      ; 12.391 ; 12.391 ; Fall       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ALUControl[*]    ; clock      ; 5.080 ; 5.080 ; Rise       ; clock           ;
;  ALUControl[0]   ; clock      ; 5.080 ; 5.080 ; Rise       ; clock           ;
; ALUSrc           ; clock      ; 5.674 ; 5.674 ; Rise       ; clock           ;
; Addr1[*]         ; clock      ; 4.819 ; 4.819 ; Rise       ; clock           ;
;  Addr1[0]        ; clock      ; 4.819 ; 4.819 ; Rise       ; clock           ;
;  Addr1[1]        ; clock      ; 4.961 ; 4.961 ; Rise       ; clock           ;
;  Addr1[2]        ; clock      ; 5.623 ; 5.623 ; Rise       ; clock           ;
;  Addr1[3]        ; clock      ; 5.025 ; 5.025 ; Rise       ; clock           ;
; Addr2[*]         ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
;  Addr2[0]        ; clock      ; 5.272 ; 5.272 ; Rise       ; clock           ;
;  Addr2[1]        ; clock      ; 5.152 ; 5.152 ; Rise       ; clock           ;
;  Addr2[2]        ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
;  Addr2[3]        ; clock      ; 5.083 ; 5.083 ; Rise       ; clock           ;
; MemRead          ; clock      ; 5.717 ; 5.717 ; Rise       ; clock           ;
; MemWrite         ; clock      ; 5.425 ; 5.425 ; Rise       ; clock           ;
; MemtoReg         ; clock      ; 5.727 ; 5.727 ; Rise       ; clock           ;
; O_ALU[*]         ; clock      ; 5.189 ; 5.189 ; Rise       ; clock           ;
;  O_ALU[0]        ; clock      ; 5.316 ; 5.316 ; Rise       ; clock           ;
;  O_ALU[1]        ; clock      ; 5.863 ; 5.863 ; Rise       ; clock           ;
;  O_ALU[2]        ; clock      ; 5.189 ; 5.189 ; Rise       ; clock           ;
;  O_ALU[3]        ; clock      ; 5.427 ; 5.427 ; Rise       ; clock           ;
;  O_ALU[4]        ; clock      ; 5.373 ; 5.373 ; Rise       ; clock           ;
;  O_ALU[5]        ; clock      ; 5.443 ; 5.443 ; Rise       ; clock           ;
;  O_ALU[6]        ; clock      ; 5.270 ; 5.270 ; Rise       ; clock           ;
;  O_ALU[7]        ; clock      ; 6.004 ; 6.004 ; Rise       ; clock           ;
;  O_ALU[8]        ; clock      ; 5.808 ; 5.808 ; Rise       ; clock           ;
;  O_ALU[9]        ; clock      ; 6.346 ; 6.346 ; Rise       ; clock           ;
;  O_ALU[10]       ; clock      ; 6.326 ; 6.326 ; Rise       ; clock           ;
;  O_ALU[11]       ; clock      ; 5.875 ; 5.875 ; Rise       ; clock           ;
;  O_ALU[12]       ; clock      ; 6.172 ; 6.172 ; Rise       ; clock           ;
;  O_ALU[13]       ; clock      ; 5.687 ; 5.687 ; Rise       ; clock           ;
;  O_ALU[14]       ; clock      ; 5.548 ; 5.548 ; Rise       ; clock           ;
;  O_ALU[15]       ; clock      ; 5.921 ; 5.921 ; Rise       ; clock           ;
;  O_ALU[16]       ; clock      ; 6.027 ; 6.027 ; Rise       ; clock           ;
;  O_ALU[17]       ; clock      ; 5.783 ; 5.783 ; Rise       ; clock           ;
;  O_ALU[18]       ; clock      ; 6.160 ; 6.160 ; Rise       ; clock           ;
;  O_ALU[19]       ; clock      ; 5.846 ; 5.846 ; Rise       ; clock           ;
;  O_ALU[20]       ; clock      ; 5.759 ; 5.759 ; Rise       ; clock           ;
;  O_ALU[21]       ; clock      ; 5.897 ; 5.897 ; Rise       ; clock           ;
;  O_ALU[22]       ; clock      ; 5.460 ; 5.460 ; Rise       ; clock           ;
;  O_ALU[23]       ; clock      ; 5.628 ; 5.628 ; Rise       ; clock           ;
;  O_ALU[24]       ; clock      ; 6.046 ; 6.046 ; Rise       ; clock           ;
;  O_ALU[25]       ; clock      ; 5.236 ; 5.236 ; Rise       ; clock           ;
;  O_ALU[26]       ; clock      ; 5.589 ; 5.589 ; Rise       ; clock           ;
;  O_ALU[27]       ; clock      ; 5.470 ; 5.470 ; Rise       ; clock           ;
;  O_ALU[28]       ; clock      ; 5.970 ; 5.970 ; Rise       ; clock           ;
;  O_ALU[29]       ; clock      ; 5.699 ; 5.699 ; Rise       ; clock           ;
;  O_ALU[30]       ; clock      ; 6.093 ; 6.093 ; Rise       ; clock           ;
;  O_ALU[31]       ; clock      ; 6.024 ; 6.024 ; Rise       ; clock           ;
; O_INST[*]        ; clock      ; 4.819 ; 4.819 ; Rise       ; clock           ;
;  O_INST[0]       ; clock      ; 5.274 ; 5.274 ; Rise       ; clock           ;
;  O_INST[1]       ; clock      ; 5.460 ; 5.460 ; Rise       ; clock           ;
;  O_INST[2]       ; clock      ; 5.262 ; 5.262 ; Rise       ; clock           ;
;  O_INST[3]       ; clock      ; 5.440 ; 5.440 ; Rise       ; clock           ;
;  O_INST[4]       ; clock      ; 5.277 ; 5.277 ; Rise       ; clock           ;
;  O_INST[5]       ; clock      ; 5.785 ; 5.785 ; Rise       ; clock           ;
;  O_INST[11]      ; clock      ; 5.683 ; 5.683 ; Rise       ; clock           ;
;  O_INST[14]      ; clock      ; 5.633 ; 5.633 ; Rise       ; clock           ;
;  O_INST[16]      ; clock      ; 5.272 ; 5.272 ; Rise       ; clock           ;
;  O_INST[17]      ; clock      ; 5.152 ; 5.152 ; Rise       ; clock           ;
;  O_INST[18]      ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
;  O_INST[19]      ; clock      ; 5.093 ; 5.093 ; Rise       ; clock           ;
;  O_INST[21]      ; clock      ; 4.819 ; 4.819 ; Rise       ; clock           ;
;  O_INST[22]      ; clock      ; 4.961 ; 4.961 ; Rise       ; clock           ;
;  O_INST[23]      ; clock      ; 5.633 ; 5.633 ; Rise       ; clock           ;
;  O_INST[24]      ; clock      ; 5.025 ; 5.025 ; Rise       ; clock           ;
;  O_INST[26]      ; clock      ; 5.732 ; 5.732 ; Rise       ; clock           ;
;  O_INST[27]      ; clock      ; 5.732 ; 5.732 ; Rise       ; clock           ;
;  O_INST[29]      ; clock      ; 5.533 ; 5.533 ; Rise       ; clock           ;
;  O_INST[31]      ; clock      ; 5.852 ; 5.852 ; Rise       ; clock           ;
; O_MemToReg[*]    ; clock      ; 5.446 ; 5.446 ; Rise       ; clock           ;
;  O_MemToReg[0]   ; clock      ; 5.878 ; 5.878 ; Rise       ; clock           ;
;  O_MemToReg[1]   ; clock      ; 5.678 ; 5.678 ; Rise       ; clock           ;
;  O_MemToReg[2]   ; clock      ; 6.134 ; 6.134 ; Rise       ; clock           ;
;  O_MemToReg[3]   ; clock      ; 6.703 ; 6.703 ; Rise       ; clock           ;
;  O_MemToReg[4]   ; clock      ; 6.169 ; 6.169 ; Rise       ; clock           ;
;  O_MemToReg[5]   ; clock      ; 5.633 ; 5.633 ; Rise       ; clock           ;
;  O_MemToReg[6]   ; clock      ; 5.718 ; 5.718 ; Rise       ; clock           ;
;  O_MemToReg[7]   ; clock      ; 5.701 ; 5.701 ; Rise       ; clock           ;
;  O_MemToReg[8]   ; clock      ; 5.641 ; 5.641 ; Rise       ; clock           ;
;  O_MemToReg[9]   ; clock      ; 5.598 ; 5.598 ; Rise       ; clock           ;
;  O_MemToReg[10]  ; clock      ; 5.981 ; 5.981 ; Rise       ; clock           ;
;  O_MemToReg[11]  ; clock      ; 6.086 ; 6.086 ; Rise       ; clock           ;
;  O_MemToReg[12]  ; clock      ; 6.326 ; 6.326 ; Rise       ; clock           ;
;  O_MemToReg[13]  ; clock      ; 6.059 ; 6.059 ; Rise       ; clock           ;
;  O_MemToReg[14]  ; clock      ; 6.337 ; 6.337 ; Rise       ; clock           ;
;  O_MemToReg[15]  ; clock      ; 6.262 ; 6.262 ; Rise       ; clock           ;
;  O_MemToReg[16]  ; clock      ; 5.752 ; 5.752 ; Rise       ; clock           ;
;  O_MemToReg[17]  ; clock      ; 6.104 ; 6.104 ; Rise       ; clock           ;
;  O_MemToReg[18]  ; clock      ; 5.756 ; 5.756 ; Rise       ; clock           ;
;  O_MemToReg[19]  ; clock      ; 5.696 ; 5.696 ; Rise       ; clock           ;
;  O_MemToReg[20]  ; clock      ; 6.330 ; 6.330 ; Rise       ; clock           ;
;  O_MemToReg[21]  ; clock      ; 6.378 ; 6.378 ; Rise       ; clock           ;
;  O_MemToReg[22]  ; clock      ; 6.352 ; 6.352 ; Rise       ; clock           ;
;  O_MemToReg[23]  ; clock      ; 5.803 ; 5.803 ; Rise       ; clock           ;
;  O_MemToReg[24]  ; clock      ; 5.724 ; 5.724 ; Rise       ; clock           ;
;  O_MemToReg[25]  ; clock      ; 5.446 ; 5.446 ; Rise       ; clock           ;
;  O_MemToReg[26]  ; clock      ; 5.504 ; 5.504 ; Rise       ; clock           ;
;  O_MemToReg[27]  ; clock      ; 5.889 ; 5.889 ; Rise       ; clock           ;
;  O_MemToReg[28]  ; clock      ; 5.697 ; 5.697 ; Rise       ; clock           ;
;  O_MemToReg[29]  ; clock      ; 6.197 ; 6.197 ; Rise       ; clock           ;
;  O_MemToReg[30]  ; clock      ; 6.233 ; 6.233 ; Rise       ; clock           ;
;  O_MemToReg[31]  ; clock      ; 5.806 ; 5.806 ; Rise       ; clock           ;
; O_Mux_32bit[*]   ; clock      ; 4.615 ; 4.615 ; Rise       ; clock           ;
;  O_Mux_32bit[0]  ; clock      ; 5.275 ; 5.275 ; Rise       ; clock           ;
;  O_Mux_32bit[1]  ; clock      ; 5.081 ; 5.081 ; Rise       ; clock           ;
;  O_Mux_32bit[2]  ; clock      ; 5.468 ; 5.468 ; Rise       ; clock           ;
;  O_Mux_32bit[3]  ; clock      ; 5.282 ; 5.282 ; Rise       ; clock           ;
;  O_Mux_32bit[4]  ; clock      ; 5.508 ; 5.508 ; Rise       ; clock           ;
;  O_Mux_32bit[5]  ; clock      ; 4.947 ; 4.947 ; Rise       ; clock           ;
;  O_Mux_32bit[6]  ; clock      ; 5.537 ; 5.537 ; Rise       ; clock           ;
;  O_Mux_32bit[7]  ; clock      ; 5.072 ; 5.072 ; Rise       ; clock           ;
;  O_Mux_32bit[8]  ; clock      ; 4.973 ; 4.973 ; Rise       ; clock           ;
;  O_Mux_32bit[9]  ; clock      ; 5.884 ; 5.884 ; Rise       ; clock           ;
;  O_Mux_32bit[10] ; clock      ; 5.296 ; 5.296 ; Rise       ; clock           ;
;  O_Mux_32bit[11] ; clock      ; 4.701 ; 4.701 ; Rise       ; clock           ;
;  O_Mux_32bit[12] ; clock      ; 5.101 ; 5.101 ; Rise       ; clock           ;
;  O_Mux_32bit[13] ; clock      ; 4.684 ; 4.684 ; Rise       ; clock           ;
;  O_Mux_32bit[14] ; clock      ; 5.120 ; 5.120 ; Rise       ; clock           ;
;  O_Mux_32bit[15] ; clock      ; 5.044 ; 5.044 ; Rise       ; clock           ;
;  O_Mux_32bit[16] ; clock      ; 5.073 ; 5.073 ; Rise       ; clock           ;
;  O_Mux_32bit[17] ; clock      ; 5.024 ; 5.024 ; Rise       ; clock           ;
;  O_Mux_32bit[18] ; clock      ; 4.615 ; 4.615 ; Rise       ; clock           ;
;  O_Mux_32bit[19] ; clock      ; 5.530 ; 5.530 ; Rise       ; clock           ;
;  O_Mux_32bit[20] ; clock      ; 5.599 ; 5.599 ; Rise       ; clock           ;
;  O_Mux_32bit[21] ; clock      ; 5.309 ; 5.309 ; Rise       ; clock           ;
;  O_Mux_32bit[22] ; clock      ; 5.300 ; 5.300 ; Rise       ; clock           ;
;  O_Mux_32bit[23] ; clock      ; 5.667 ; 5.667 ; Rise       ; clock           ;
;  O_Mux_32bit[24] ; clock      ; 5.087 ; 5.087 ; Rise       ; clock           ;
;  O_Mux_32bit[25] ; clock      ; 5.442 ; 5.442 ; Rise       ; clock           ;
;  O_Mux_32bit[26] ; clock      ; 5.107 ; 5.107 ; Rise       ; clock           ;
;  O_Mux_32bit[27] ; clock      ; 5.475 ; 5.475 ; Rise       ; clock           ;
;  O_Mux_32bit[28] ; clock      ; 4.859 ; 4.859 ; Rise       ; clock           ;
;  O_Mux_32bit[29] ; clock      ; 5.256 ; 5.256 ; Rise       ; clock           ;
;  O_Mux_32bit[30] ; clock      ; 5.164 ; 5.164 ; Rise       ; clock           ;
;  O_Mux_32bit[31] ; clock      ; 5.359 ; 5.359 ; Rise       ; clock           ;
; O_RegDst[*]      ; clock      ; 4.826 ; 4.826 ; Rise       ; clock           ;
;  O_RegDst[0]     ; clock      ; 5.188 ; 5.188 ; Rise       ; clock           ;
;  O_RegDst[1]     ; clock      ; 5.216 ; 5.216 ; Rise       ; clock           ;
;  O_RegDst[2]     ; clock      ; 5.071 ; 5.071 ; Rise       ; clock           ;
;  O_RegDst[3]     ; clock      ; 4.826 ; 4.826 ; Rise       ; clock           ;
; RD1[*]           ; clock      ; 4.602 ; 4.602 ; Rise       ; clock           ;
;  RD1[0]          ; clock      ; 5.021 ; 5.021 ; Rise       ; clock           ;
;  RD1[1]          ; clock      ; 4.820 ; 4.820 ; Rise       ; clock           ;
;  RD1[2]          ; clock      ; 4.602 ; 4.602 ; Rise       ; clock           ;
;  RD1[3]          ; clock      ; 4.870 ; 4.870 ; Rise       ; clock           ;
;  RD1[4]          ; clock      ; 5.290 ; 5.290 ; Rise       ; clock           ;
;  RD1[5]          ; clock      ; 5.113 ; 5.113 ; Rise       ; clock           ;
;  RD1[6]          ; clock      ; 5.070 ; 5.070 ; Rise       ; clock           ;
;  RD1[7]          ; clock      ; 4.892 ; 4.892 ; Rise       ; clock           ;
;  RD1[8]          ; clock      ; 5.193 ; 5.193 ; Rise       ; clock           ;
;  RD1[9]          ; clock      ; 4.838 ; 4.838 ; Rise       ; clock           ;
;  RD1[10]         ; clock      ; 5.056 ; 5.056 ; Rise       ; clock           ;
;  RD1[11]         ; clock      ; 4.902 ; 4.902 ; Rise       ; clock           ;
;  RD1[12]         ; clock      ; 5.226 ; 5.226 ; Rise       ; clock           ;
;  RD1[13]         ; clock      ; 5.390 ; 5.390 ; Rise       ; clock           ;
;  RD1[14]         ; clock      ; 4.944 ; 4.944 ; Rise       ; clock           ;
;  RD1[15]         ; clock      ; 4.960 ; 4.960 ; Rise       ; clock           ;
;  RD1[16]         ; clock      ; 5.065 ; 5.065 ; Rise       ; clock           ;
;  RD1[17]         ; clock      ; 5.032 ; 5.032 ; Rise       ; clock           ;
;  RD1[18]         ; clock      ; 5.177 ; 5.177 ; Rise       ; clock           ;
;  RD1[19]         ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
;  RD1[20]         ; clock      ; 5.188 ; 5.188 ; Rise       ; clock           ;
;  RD1[21]         ; clock      ; 5.244 ; 5.244 ; Rise       ; clock           ;
;  RD1[22]         ; clock      ; 5.551 ; 5.551 ; Rise       ; clock           ;
;  RD1[23]         ; clock      ; 5.413 ; 5.413 ; Rise       ; clock           ;
;  RD1[24]         ; clock      ; 4.644 ; 4.644 ; Rise       ; clock           ;
;  RD1[25]         ; clock      ; 4.861 ; 4.861 ; Rise       ; clock           ;
;  RD1[26]         ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  RD1[27]         ; clock      ; 4.845 ; 4.845 ; Rise       ; clock           ;
;  RD1[28]         ; clock      ; 5.091 ; 5.091 ; Rise       ; clock           ;
;  RD1[29]         ; clock      ; 5.186 ; 5.186 ; Rise       ; clock           ;
;  RD1[30]         ; clock      ; 5.067 ; 5.067 ; Rise       ; clock           ;
;  RD1[31]         ; clock      ; 5.121 ; 5.121 ; Rise       ; clock           ;
; RD2[*]           ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  RD2[0]          ; clock      ; 4.763 ; 4.763 ; Rise       ; clock           ;
;  RD2[1]          ; clock      ; 5.308 ; 5.308 ; Rise       ; clock           ;
;  RD2[2]          ; clock      ; 5.504 ; 5.504 ; Rise       ; clock           ;
;  RD2[3]          ; clock      ; 5.028 ; 5.028 ; Rise       ; clock           ;
;  RD2[4]          ; clock      ; 5.425 ; 5.425 ; Rise       ; clock           ;
;  RD2[5]          ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  RD2[6]          ; clock      ; 5.351 ; 5.351 ; Rise       ; clock           ;
;  RD2[7]          ; clock      ; 4.960 ; 4.960 ; Rise       ; clock           ;
;  RD2[8]          ; clock      ; 4.738 ; 4.738 ; Rise       ; clock           ;
;  RD2[9]          ; clock      ; 5.235 ; 5.235 ; Rise       ; clock           ;
;  RD2[10]         ; clock      ; 4.770 ; 4.770 ; Rise       ; clock           ;
;  RD2[11]         ; clock      ; 4.756 ; 4.756 ; Rise       ; clock           ;
;  RD2[12]         ; clock      ; 5.180 ; 5.180 ; Rise       ; clock           ;
;  RD2[13]         ; clock      ; 5.095 ; 5.095 ; Rise       ; clock           ;
;  RD2[14]         ; clock      ; 5.011 ; 5.011 ; Rise       ; clock           ;
;  RD2[15]         ; clock      ; 5.182 ; 5.182 ; Rise       ; clock           ;
;  RD2[16]         ; clock      ; 4.756 ; 4.756 ; Rise       ; clock           ;
;  RD2[17]         ; clock      ; 5.396 ; 5.396 ; Rise       ; clock           ;
;  RD2[18]         ; clock      ; 5.416 ; 5.416 ; Rise       ; clock           ;
;  RD2[19]         ; clock      ; 4.878 ; 4.878 ; Rise       ; clock           ;
;  RD2[20]         ; clock      ; 5.079 ; 5.079 ; Rise       ; clock           ;
;  RD2[21]         ; clock      ; 5.260 ; 5.260 ; Rise       ; clock           ;
;  RD2[22]         ; clock      ; 5.321 ; 5.321 ; Rise       ; clock           ;
;  RD2[23]         ; clock      ; 4.735 ; 4.735 ; Rise       ; clock           ;
;  RD2[24]         ; clock      ; 5.019 ; 5.019 ; Rise       ; clock           ;
;  RD2[25]         ; clock      ; 5.384 ; 5.384 ; Rise       ; clock           ;
;  RD2[26]         ; clock      ; 5.064 ; 5.064 ; Rise       ; clock           ;
;  RD2[27]         ; clock      ; 5.053 ; 5.053 ; Rise       ; clock           ;
;  RD2[28]         ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
;  RD2[29]         ; clock      ; 5.490 ; 5.490 ; Rise       ; clock           ;
;  RD2[30]         ; clock      ; 5.106 ; 5.106 ; Rise       ; clock           ;
;  RD2[31]         ; clock      ; 5.003 ; 5.003 ; Rise       ; clock           ;
; RegDst           ; clock      ; 5.664 ; 5.664 ; Rise       ; clock           ;
; RegWrite         ; clock      ; 5.425 ; 5.425 ; Rise       ; clock           ;
; O_Mem[*]         ; clock      ; 5.938 ; 5.938 ; Fall       ; clock           ;
;  O_Mem[0]        ; clock      ; 6.055 ; 6.055 ; Fall       ; clock           ;
;  O_Mem[1]        ; clock      ; 6.454 ; 6.454 ; Fall       ; clock           ;
;  O_Mem[2]        ; clock      ; 5.938 ; 5.938 ; Fall       ; clock           ;
;  O_Mem[3]        ; clock      ; 6.043 ; 6.043 ; Fall       ; clock           ;
;  O_Mem[4]        ; clock      ; 6.537 ; 6.537 ; Fall       ; clock           ;
;  O_Mem[5]        ; clock      ; 6.254 ; 6.254 ; Fall       ; clock           ;
;  O_Mem[6]        ; clock      ; 6.252 ; 6.252 ; Fall       ; clock           ;
;  O_Mem[7]        ; clock      ; 6.245 ; 6.245 ; Fall       ; clock           ;
;  O_Mem[8]        ; clock      ; 6.414 ; 6.414 ; Fall       ; clock           ;
;  O_Mem[9]        ; clock      ; 6.499 ; 6.499 ; Fall       ; clock           ;
;  O_Mem[10]       ; clock      ; 6.456 ; 6.456 ; Fall       ; clock           ;
;  O_Mem[11]       ; clock      ; 6.335 ; 6.335 ; Fall       ; clock           ;
;  O_Mem[12]       ; clock      ; 6.442 ; 6.442 ; Fall       ; clock           ;
;  O_Mem[13]       ; clock      ; 6.686 ; 6.686 ; Fall       ; clock           ;
;  O_Mem[14]       ; clock      ; 6.314 ; 6.314 ; Fall       ; clock           ;
;  O_Mem[15]       ; clock      ; 6.574 ; 6.574 ; Fall       ; clock           ;
;  O_Mem[16]       ; clock      ; 6.449 ; 6.449 ; Fall       ; clock           ;
;  O_Mem[17]       ; clock      ; 6.410 ; 6.410 ; Fall       ; clock           ;
;  O_Mem[18]       ; clock      ; 6.494 ; 6.494 ; Fall       ; clock           ;
;  O_Mem[19]       ; clock      ; 6.715 ; 6.715 ; Fall       ; clock           ;
;  O_Mem[20]       ; clock      ; 6.235 ; 6.235 ; Fall       ; clock           ;
;  O_Mem[21]       ; clock      ; 6.526 ; 6.526 ; Fall       ; clock           ;
;  O_Mem[22]       ; clock      ; 6.200 ; 6.200 ; Fall       ; clock           ;
;  O_Mem[23]       ; clock      ; 6.093 ; 6.093 ; Fall       ; clock           ;
;  O_Mem[24]       ; clock      ; 6.448 ; 6.448 ; Fall       ; clock           ;
;  O_Mem[25]       ; clock      ; 6.329 ; 6.329 ; Fall       ; clock           ;
;  O_Mem[26]       ; clock      ; 6.325 ; 6.325 ; Fall       ; clock           ;
;  O_Mem[27]       ; clock      ; 6.437 ; 6.437 ; Fall       ; clock           ;
;  O_Mem[28]       ; clock      ; 6.418 ; 6.418 ; Fall       ; clock           ;
;  O_Mem[29]       ; clock      ; 6.585 ; 6.585 ; Fall       ; clock           ;
;  O_Mem[30]       ; clock      ; 6.545 ; 6.545 ; Fall       ; clock           ;
;  O_Mem[31]       ; clock      ; 6.293 ; 6.293 ; Fall       ; clock           ;
; O_MemToReg[*]    ; clock      ; 4.721 ; 4.721 ; Fall       ; clock           ;
;  O_MemToReg[0]   ; clock      ; 5.048 ; 5.048 ; Fall       ; clock           ;
;  O_MemToReg[1]   ; clock      ; 4.775 ; 4.775 ; Fall       ; clock           ;
;  O_MemToReg[2]   ; clock      ; 4.849 ; 4.849 ; Fall       ; clock           ;
;  O_MemToReg[3]   ; clock      ; 5.210 ; 5.210 ; Fall       ; clock           ;
;  O_MemToReg[4]   ; clock      ; 5.152 ; 5.152 ; Fall       ; clock           ;
;  O_MemToReg[5]   ; clock      ; 4.774 ; 4.774 ; Fall       ; clock           ;
;  O_MemToReg[6]   ; clock      ; 4.952 ; 4.952 ; Fall       ; clock           ;
;  O_MemToReg[7]   ; clock      ; 4.926 ; 4.926 ; Fall       ; clock           ;
;  O_MemToReg[8]   ; clock      ; 4.826 ; 4.826 ; Fall       ; clock           ;
;  O_MemToReg[9]   ; clock      ; 4.721 ; 4.721 ; Fall       ; clock           ;
;  O_MemToReg[10]  ; clock      ; 4.955 ; 4.955 ; Fall       ; clock           ;
;  O_MemToReg[11]  ; clock      ; 5.320 ; 5.320 ; Fall       ; clock           ;
;  O_MemToReg[12]  ; clock      ; 5.303 ; 5.303 ; Fall       ; clock           ;
;  O_MemToReg[13]  ; clock      ; 5.239 ; 5.239 ; Fall       ; clock           ;
;  O_MemToReg[14]  ; clock      ; 5.227 ; 5.227 ; Fall       ; clock           ;
;  O_MemToReg[15]  ; clock      ; 5.298 ; 5.298 ; Fall       ; clock           ;
;  O_MemToReg[16]  ; clock      ; 4.939 ; 4.939 ; Fall       ; clock           ;
;  O_MemToReg[17]  ; clock      ; 5.159 ; 5.159 ; Fall       ; clock           ;
;  O_MemToReg[18]  ; clock      ; 4.982 ; 4.982 ; Fall       ; clock           ;
;  O_MemToReg[19]  ; clock      ; 5.066 ; 5.066 ; Fall       ; clock           ;
;  O_MemToReg[20]  ; clock      ; 5.425 ; 5.425 ; Fall       ; clock           ;
;  O_MemToReg[21]  ; clock      ; 5.456 ; 5.456 ; Fall       ; clock           ;
;  O_MemToReg[22]  ; clock      ; 5.100 ; 5.100 ; Fall       ; clock           ;
;  O_MemToReg[23]  ; clock      ; 4.991 ; 4.991 ; Fall       ; clock           ;
;  O_MemToReg[24]  ; clock      ; 5.142 ; 5.142 ; Fall       ; clock           ;
;  O_MemToReg[25]  ; clock      ; 5.258 ; 5.258 ; Fall       ; clock           ;
;  O_MemToReg[26]  ; clock      ; 4.922 ; 4.922 ; Fall       ; clock           ;
;  O_MemToReg[27]  ; clock      ; 5.087 ; 5.087 ; Fall       ; clock           ;
;  O_MemToReg[28]  ; clock      ; 5.022 ; 5.022 ; Fall       ; clock           ;
;  O_MemToReg[29]  ; clock      ; 5.328 ; 5.328 ; Fall       ; clock           ;
;  O_MemToReg[30]  ; clock      ; 4.982 ; 4.982 ; Fall       ; clock           ;
;  O_MemToReg[31]  ; clock      ; 4.953 ; 4.953 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 3307391  ; 3072     ; 17722    ; 32       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 3307391  ; 3072     ; 17722    ; 32       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 1     ; 1     ;
; Unconstrained Input Port Paths  ; 5     ; 5     ;
; Unconstrained Output Ports      ; 231   ; 231   ;
; Unconstrained Output Port Paths ; 21074 ; 21074 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 31 10:32:02 2020
Info: Command: quartus_sta MIPS -c MIPS
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIPS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.578
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.578     -5992.693 clock 
Info (332146): Worst-case hold slack is 0.866
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.866         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -763.430 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.228
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.228     -2405.646 clock 
Info (332146): Worst-case hold slack is 0.388
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.388         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -763.430 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4598 megabytes
    Info: Processing ended: Thu Dec 31 10:32:06 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


