ARM LB+PPO0468
"PodRW Rfe DpDatadW Rfe DpAddrdR PosRR DpAddrdW PosWW PosWR"
Cycle=Rfe DpAddrdR PosRR DpAddrdW PosWW PosWR PodRW Rfe DpDatadW
Relax=
Safe=Rfe PosWW PosWR PosRR Pod*W DpAddrdW DpAddrdR DpDatadW
Prefetch=
Com=Rf Rf
Orig=PodRW Rfe DpDatadW Rfe DpAddrdR PosRR DpAddrdW PosWW PosWR
{
%a0=a; %x0=x;
%x1=x; %y1=y; %z1=z; %a1=a;
}
 P0           | P1              ;
 LDR R0,[%a0] | LDR R0,[%x1]    ;
 EOR R1,R0,R0 | EOR R1,R0,R0    ;
 ADD R1,R1,#1 | LDR R2,[R1,%y1] ;
 STR R1,[%x0] | LDR R3,[%y1]    ;
              | EOR R4,R3,R3    ;
              | MOV R5,#1       ;
              | STR R5,[R4,%z1] ;
              | MOV R6,#2       ;
              | STR R6,[%z1]    ;
              | LDR R7,[%z1]    ;
              | MOV R8,#1       ;
              | STR R8,[%a1]    ;
exists
(z=2 /\ 0:R0=1 /\ 1:R0=1)
