TimeQuest Timing Analyzer report for EggTimer
Fri Oct 02 02:54:31 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'divideClock:dvd|clk_out'
 13. Slow Model Setup: 'divideClock:ledrclock|clk_out'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Hold: 'divideClock:dvd|clk_out'
 16. Slow Model Hold: 'divideClock:ledrclock|clk_out'
 17. Slow Model Minimum Pulse Width: 'CLOCK_50'
 18. Slow Model Minimum Pulse Width: 'divideClock:dvd|clk_out'
 19. Slow Model Minimum Pulse Width: 'divideClock:ledrclock|clk_out'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'CLOCK_50'
 30. Fast Model Setup: 'divideClock:dvd|clk_out'
 31. Fast Model Setup: 'divideClock:ledrclock|clk_out'
 32. Fast Model Hold: 'CLOCK_50'
 33. Fast Model Hold: 'divideClock:dvd|clk_out'
 34. Fast Model Hold: 'divideClock:ledrclock|clk_out'
 35. Fast Model Minimum Pulse Width: 'CLOCK_50'
 36. Fast Model Minimum Pulse Width: 'divideClock:dvd|clk_out'
 37. Fast Model Minimum Pulse Width: 'divideClock:ledrclock|clk_out'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; EggTimer                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; CLOCK_50                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                      ;
; divideClock:dvd|clk_out       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divideClock:dvd|clk_out }       ;
; divideClock:ledrclock|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divideClock:ledrclock|clk_out } ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                              ;
+------------+-----------------+-------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                                  ;
+------------+-----------------+-------------------------------+-------------------------------------------------------+
; 25.29 MHz  ; 25.29 MHz       ; CLOCK_50                      ;                                                       ;
; 255.49 MHz ; 255.49 MHz      ; divideClock:dvd|clk_out       ;                                                       ;
; 1443.0 MHz ; 450.05 MHz      ; divideClock:ledrclock|clk_out ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+-------------------------------+---------+---------------+
; Clock                         ; Slack   ; End Point TNS ;
+-------------------------------+---------+---------------+
; CLOCK_50                      ; -38.548 ; -264.500      ;
; divideClock:dvd|clk_out       ; -2.914  ; -39.772       ;
; divideClock:ledrclock|clk_out ; -1.481  ; -1.481        ;
+-------------------------------+---------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -1.393 ; -2.249        ;
; divideClock:dvd|clk_out       ; 0.445  ; 0.000         ;
; divideClock:ledrclock|clk_out ; 0.445  ; 0.000         ;
+-------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -1.631 ; -66.397       ;
; divideClock:dvd|clk_out       ; -0.611 ; -19.552       ;
; divideClock:ledrclock|clk_out ; -0.611 ; -1.222        ;
+-------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                           ;
+---------+------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -38.548 ; divideClock:dvd|ct[13] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 39.589     ;
; -38.434 ; divideClock:dvd|ct[14] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 39.475     ;
; -38.257 ; divideClock:dvd|ct[15] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 39.298     ;
; -38.175 ; divideClock:dvd|ct[16] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 39.216     ;
; -38.136 ; divideClock:dvd|ct[17] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 39.177     ;
; -38.012 ; divideClock:dvd|ct[18] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 39.053     ;
; -37.977 ; divideClock:dvd|ct[19] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 39.018     ;
; -37.852 ; divideClock:dvd|ct[20] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 38.893     ;
; -37.815 ; divideClock:dvd|ct[21] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 38.856     ;
; -37.714 ; divideClock:dvd|ct[22] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 38.755     ;
; -37.529 ; divideClock:dvd|ct[23] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 38.568     ;
; -37.480 ; divideClock:dvd|ct[24] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 38.519     ;
; -37.373 ; divideClock:dvd|ct[25] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 38.412     ;
; -37.305 ; divideClock:dvd|ct[26] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 38.344     ;
; -37.256 ; divideClock:dvd|ct[27] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 38.295     ;
; -37.173 ; divideClock:dvd|ct[28] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 38.212     ;
; -37.096 ; divideClock:dvd|ct[29] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 38.135     ;
; -36.990 ; divideClock:dvd|ct[30] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 38.029     ;
; -36.813 ; divideClock:dvd|ct[31] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 37.852     ;
; -35.145 ; divideClock:dvd|ct[12] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 36.186     ;
; -34.959 ; divideClock:dvd|ct[13] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 36.004     ;
; -34.894 ; divideClock:dvd|ct[14] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 35.939     ;
; -34.721 ; divideClock:dvd|ct[15] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 35.766     ;
; -34.587 ; divideClock:dvd|ct[16] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 35.632     ;
; -34.495 ; divideClock:dvd|ct[17] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 35.540     ;
; -34.421 ; divideClock:dvd|ct[18] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 35.466     ;
; -34.338 ; divideClock:dvd|ct[19] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 35.383     ;
; -34.259 ; divideClock:dvd|ct[20] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 35.304     ;
; -34.194 ; divideClock:dvd|ct[21] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 35.239     ;
; -34.090 ; divideClock:dvd|ct[22] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 35.135     ;
; -33.922 ; divideClock:dvd|ct[23] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 34.965     ;
; -33.855 ; divideClock:dvd|ct[24] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 34.898     ;
; -33.787 ; divideClock:dvd|ct[25] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 34.830     ;
; -33.701 ; divideClock:dvd|ct[26] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 34.744     ;
; -33.654 ; divideClock:dvd|ct[27] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 34.697     ;
; -33.537 ; divideClock:dvd|ct[28] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 34.580     ;
; -33.491 ; divideClock:dvd|ct[29] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 34.534     ;
; -33.431 ; divideClock:dvd|ct[30] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 34.474     ;
; -33.199 ; divideClock:dvd|ct[31] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 34.242     ;
; -31.082 ; divideClock:dvd|ct[11] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 32.121     ;
; -30.625 ; divideClock:dvd|ct[12] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 31.670     ;
; -27.790 ; divideClock:dvd|ct[11] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 28.833     ;
; -27.653 ; divideClock:dvd|ct[10] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 28.692     ;
; -24.246 ; divideClock:dvd|ct[9]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 25.287     ;
; -23.243 ; divideClock:dvd|ct[10] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 24.286     ;
; -20.687 ; divideClock:dvd|ct[8]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 21.728     ;
; -20.252 ; divideClock:dvd|ct[9]  ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 21.297     ;
; -17.896 ; divideClock:dvd|ct[8]  ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 18.941     ;
; -17.655 ; divideClock:dvd|ct[7]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 18.696     ;
; -14.408 ; divideClock:dvd|ct[6]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 15.449     ;
; -14.368 ; divideClock:dvd|ct[7]  ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 15.413     ;
; -12.472 ; divideClock:dvd|ct[6]  ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 13.517     ;
; -12.039 ; divideClock:dvd|ct[5]  ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 13.084     ;
; -11.138 ; divideClock:dvd|ct[5]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 12.179     ;
; -10.710 ; divideClock:dvd|ct[4]  ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 11.755     ;
; -9.995  ; divideClock:dvd|ct[4]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 11.036     ;
; -8.776  ; divideClock:dvd|ct[3]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 9.817      ;
; -8.746  ; divideClock:dvd|ct[3]  ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 9.791      ;
; -7.313  ; divideClock:dvd|ct[2]  ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.358      ;
; -6.723  ; divideClock:dvd|ct[2]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 7.764      ;
; -6.382  ; divideClock:dvd|ct[1]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 7.423      ;
; -6.044  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[31]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.084      ;
; -5.998  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[30]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.038      ;
; -5.882  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[29]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.922      ;
; -5.845  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[31]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.878      ;
; -5.811  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[28]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.851      ;
; -5.799  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[30]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.832      ;
; -5.733  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[27]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.773      ;
; -5.683  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[29]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.716      ;
; -5.651  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[26]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.691      ;
; -5.612  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[28]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.645      ;
; -5.611  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[22]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.649      ;
; -5.589  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[17]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.627      ;
; -5.564  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[25]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.604      ;
; -5.534  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[27]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.567      ;
; -5.528  ; divideClock:dvd|ct[2]  ; divideClock:dvd|ct[31]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.568      ;
; -5.507  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[20]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.545      ;
; -5.488  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[21]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.526      ;
; -5.483  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[24]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.523      ;
; -5.482  ; divideClock:dvd|ct[2]  ; divideClock:dvd|ct[30]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.522      ;
; -5.452  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[26]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.485      ;
; -5.412  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[22]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 6.443      ;
; -5.390  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[17]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 6.421      ;
; -5.372  ; divideClock:dvd|ct[4]  ; divideClock:dvd|ct[31]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.412      ;
; -5.366  ; divideClock:dvd|ct[2]  ; divideClock:dvd|ct[29]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.406      ;
; -5.365  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[25]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.398      ;
; -5.328  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[19]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.366      ;
; -5.326  ; divideClock:dvd|ct[4]  ; divideClock:dvd|ct[30]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.366      ;
; -5.322  ; divideClock:dvd|ct[5]  ; divideClock:dvd|ct[31]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.362      ;
; -5.316  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[23]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.356      ;
; -5.308  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[20]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 6.339      ;
; -5.295  ; divideClock:dvd|ct[2]  ; divideClock:dvd|ct[28]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.335      ;
; -5.289  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[21]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 6.320      ;
; -5.284  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[24]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 6.317      ;
; -5.276  ; divideClock:dvd|ct[5]  ; divideClock:dvd|ct[30]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.316      ;
; -5.233  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[18]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 6.271      ;
; -5.217  ; divideClock:dvd|ct[2]  ; divideClock:dvd|ct[27]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.257      ;
; -5.210  ; divideClock:dvd|ct[4]  ; divideClock:dvd|ct[29]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.250      ;
; -5.160  ; divideClock:dvd|ct[5]  ; divideClock:dvd|ct[29]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.200      ;
; -5.139  ; divideClock:dvd|ct[4]  ; divideClock:dvd|ct[28]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 6.179      ;
+---------+------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'divideClock:dvd|clk_out'                                                                                                  ;
+--------+------------------------------+---------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------+-------------------------+-------------------------+--------------+------------+------------+
; -2.914 ; r2[2]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.950      ;
; -2.914 ; r2[2]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.950      ;
; -2.914 ; r2[2]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.950      ;
; -2.914 ; r2[2]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.950      ;
; -2.896 ; r0[1]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.932      ;
; -2.896 ; r2[3]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.932      ;
; -2.896 ; r0[1]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.932      ;
; -2.896 ; r2[3]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.932      ;
; -2.896 ; r0[1]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.932      ;
; -2.896 ; r2[3]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.932      ;
; -2.896 ; r0[1]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.932      ;
; -2.896 ; r2[3]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.932      ;
; -2.885 ; r0[1]                        ; r2[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.923      ;
; -2.885 ; r0[1]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.923      ;
; -2.885 ; r0[1]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.923      ;
; -2.885 ; r0[1]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.923      ;
; -2.864 ; r0[2]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.900      ;
; -2.864 ; r0[2]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.900      ;
; -2.864 ; r0[2]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.900      ;
; -2.864 ; r0[2]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.900      ;
; -2.853 ; r0[2]                        ; r2[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.891      ;
; -2.853 ; r0[2]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.891      ;
; -2.853 ; r0[2]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.891      ;
; -2.853 ; r0[2]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.891      ;
; -2.781 ; r2[1]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.817      ;
; -2.781 ; r2[1]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.817      ;
; -2.781 ; r2[1]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.817      ;
; -2.781 ; r2[1]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.817      ;
; -2.773 ; r1[0]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.809      ;
; -2.773 ; r1[0]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.809      ;
; -2.773 ; r1[0]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.809      ;
; -2.773 ; r1[0]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.809      ;
; -2.752 ; r0[0]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.788      ;
; -2.752 ; r0[0]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.788      ;
; -2.752 ; r0[0]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.788      ;
; -2.752 ; r0[0]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.788      ;
; -2.741 ; r0[0]                        ; r2[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.779      ;
; -2.741 ; r0[0]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.779      ;
; -2.741 ; r0[0]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.779      ;
; -2.741 ; r0[0]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.779      ;
; -2.730 ; r1[2]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.766      ;
; -2.730 ; r1[2]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.766      ;
; -2.730 ; r1[2]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.766      ;
; -2.730 ; r1[2]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.766      ;
; -2.627 ; r1[1]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.663      ;
; -2.627 ; r1[1]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.663      ;
; -2.627 ; r1[1]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.663      ;
; -2.627 ; r1[1]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.663      ;
; -2.620 ; r2[0]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.656      ;
; -2.620 ; r2[0]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.656      ;
; -2.620 ; r2[0]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.656      ;
; -2.620 ; r2[0]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.656      ;
; -2.606 ; r0[1]                        ; r1[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.644      ;
; -2.606 ; r0[1]                        ; r1[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.644      ;
; -2.606 ; r0[1]                        ; r1[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.644      ;
; -2.606 ; r0[1]                        ; r1[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.644      ;
; -2.574 ; r0[2]                        ; r1[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.612      ;
; -2.574 ; r0[2]                        ; r1[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.612      ;
; -2.574 ; r0[2]                        ; r1[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.612      ;
; -2.574 ; r0[2]                        ; r1[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.612      ;
; -2.573 ; r0[3]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.609      ;
; -2.573 ; r0[3]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.609      ;
; -2.573 ; r0[3]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.609      ;
; -2.573 ; r0[3]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.609      ;
; -2.562 ; r0[3]                        ; r2[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.600      ;
; -2.562 ; r0[3]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.600      ;
; -2.562 ; r0[3]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.600      ;
; -2.562 ; r0[3]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.600      ;
; -2.462 ; r0[0]                        ; r1[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.500      ;
; -2.462 ; r0[0]                        ; r1[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.500      ;
; -2.462 ; r0[0]                        ; r1[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.500      ;
; -2.462 ; r0[0]                        ; r1[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.500      ;
; -2.453 ; r1[3]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.489      ;
; -2.453 ; r1[3]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.489      ;
; -2.453 ; r1[3]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.489      ;
; -2.453 ; r1[3]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 3.489      ;
; -2.422 ; r1[0]                        ; r2[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.460      ;
; -2.422 ; r1[0]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.460      ;
; -2.422 ; r1[0]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.460      ;
; -2.422 ; r1[0]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.460      ;
; -2.392 ; TimerController:fsm|state[1] ; r1[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.207      ; 3.637      ;
; -2.392 ; TimerController:fsm|state[1] ; r1[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.207      ; 3.637      ;
; -2.392 ; TimerController:fsm|state[1] ; r1[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.207      ; 3.637      ;
; -2.392 ; TimerController:fsm|state[1] ; r1[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.207      ; 3.637      ;
; -2.379 ; r1[2]                        ; r2[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.417      ;
; -2.379 ; r1[2]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.417      ;
; -2.379 ; r1[2]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.417      ;
; -2.379 ; r1[2]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.417      ;
; -2.318 ; TimerController:fsm|state[1] ; r3[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.205      ; 3.561      ;
; -2.318 ; TimerController:fsm|state[1] ; r3[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.205      ; 3.561      ;
; -2.318 ; TimerController:fsm|state[1] ; r3[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.205      ; 3.561      ;
; -2.318 ; TimerController:fsm|state[1] ; r3[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.205      ; 3.561      ;
; -2.283 ; r0[3]                        ; r1[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.321      ;
; -2.283 ; r0[3]                        ; r1[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.321      ;
; -2.283 ; r0[3]                        ; r1[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.321      ;
; -2.283 ; r0[3]                        ; r1[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.321      ;
; -2.276 ; r1[1]                        ; r2[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.314      ;
; -2.276 ; r1[1]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.314      ;
; -2.276 ; r1[1]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.314      ;
; -2.276 ; r1[1]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 3.314      ;
+--------+------------------------------+---------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'divideClock:ledrclock|clk_out'                                                                                                             ;
+--------+------------------------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.481 ; TimerController:fsm|state[3] ; LEDR[0]~reg0 ; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 1.000        ; -0.688     ; 1.831      ;
; -1.426 ; TimerController:fsm|state[2] ; LEDR[0]~reg0 ; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 1.000        ; -0.688     ; 1.776      ;
; -1.400 ; TimerController:fsm|state[0] ; LEDR[0]~reg0 ; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 1.000        ; -0.688     ; 1.750      ;
; -1.362 ; TimerController:fsm|state[1] ; LEDR[0]~reg0 ; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 1.000        ; -0.688     ; 1.712      ;
; 0.307  ; LEDR[0]~reg0                 ; LEDR[0]~reg0 ; divideClock:ledrclock|clk_out ; divideClock:ledrclock|clk_out ; 1.000        ; 0.000      ; 0.731      ;
+--------+------------------------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                   ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.393 ; divideClock:dvd|clk_out       ; divideClock:dvd|clk_out       ; divideClock:dvd|clk_out       ; CLOCK_50    ; 0.000        ; 2.865      ; 2.035      ;
; -0.893 ; divideClock:dvd|clk_out       ; divideClock:dvd|clk_out       ; divideClock:dvd|clk_out       ; CLOCK_50    ; -0.500       ; 2.865      ; 2.035      ;
; -0.856 ; divideClock:ledrclock|clk_out ; divideClock:ledrclock|clk_out ; divideClock:ledrclock|clk_out ; CLOCK_50    ; 0.000        ; 2.861      ; 2.568      ;
; -0.356 ; divideClock:ledrclock|clk_out ; divideClock:ledrclock|clk_out ; divideClock:ledrclock|clk_out ; CLOCK_50    ; -0.500       ; 2.861      ; 2.568      ;
; 0.445  ; divideClock:dvd|ct[0]         ; divideClock:dvd|ct[0]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; TimerController:fsm|state[2]  ; TimerController:fsm|state[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; TimerController:fsm|state[0]  ; TimerController:fsm|state[0]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; sel                           ; sel                           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 1.289  ; TimerController:fsm|state[1]  ; sel                           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.575      ;
; 1.426  ; TimerController:fsm|state[3]  ; TimerController:fsm|state[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.712      ;
; 1.505  ; TimerController:fsm|state[2]  ; TimerController:fsm|state[1]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.791      ;
; 1.511  ; divideClock:dvd|ct[0]         ; divideClock:dvd|clk_out       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.797      ;
; 1.518  ; TimerController:fsm|state[2]  ; timeStore[12]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 1.796      ;
; 1.521  ; TimerController:fsm|state[2]  ; timeStore[8]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 1.799      ;
; 1.535  ; TimerController:fsm|state[1]  ; TimerController:fsm|state[1]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.821      ;
; 1.536  ; TimerController:fsm|state[1]  ; TimerController:fsm|state[0]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.822      ;
; 1.540  ; TimerController:fsm|state[2]  ; TimerController:fsm|state[0]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.826      ;
; 1.578  ; TimerController:fsm|state[2]  ; timeStore[14]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 1.856      ;
; 1.583  ; TimerController:fsm|state[2]  ; timeStore[11]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 1.861      ;
; 1.584  ; TimerController:fsm|state[2]  ; timeStore[9]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 1.862      ;
; 1.673  ; TimerController:fsm|state[1]  ; timeStore[6]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 1.951      ;
; 1.708  ; TimerController:fsm|state[2]  ; timeStore[0]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 1.986      ;
; 1.709  ; TimerController:fsm|state[2]  ; timeStore[3]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 1.987      ;
; 1.714  ; TimerController:fsm|state[2]  ; timeStore[4]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 1.992      ;
; 1.728  ; TimerController:fsm|state[3]  ; sel                           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.014      ;
; 1.740  ; TimerController:fsm|state[0]  ; TimerController:fsm|state[1]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.026      ;
; 1.747  ; TimerController:fsm|state[3]  ; TimerController:fsm|state[1]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.033      ;
; 1.766  ; TimerController:fsm|state[1]  ; TimerController:fsm|state[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.052      ;
; 1.822  ; TimerController:fsm|state[1]  ; timeStore[2]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.100      ;
; 1.822  ; TimerController:fsm|state[1]  ; timeStore[4]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.100      ;
; 1.823  ; TimerController:fsm|state[1]  ; timeStore[3]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.101      ;
; 1.826  ; TimerController:fsm|state[1]  ; timeStore[1]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.104      ;
; 1.826  ; TimerController:fsm|state[1]  ; timeStore[0]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.104      ;
; 1.886  ; TimerController:fsm|state[2]  ; timeStore[1]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.164      ;
; 1.887  ; TimerController:fsm|state[2]  ; TimerController:fsm|state[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.173      ;
; 1.892  ; TimerController:fsm|state[2]  ; timeStore[2]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.170      ;
; 1.941  ; TimerController:fsm|state[0]  ; TimerController:fsm|state[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.227      ;
; 1.951  ; TimerController:fsm|state[2]  ; timeStore[6]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.229      ;
; 1.974  ; divideClock:dvd|ct[12]        ; divideClock:dvd|ct[12]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.260      ;
; 2.044  ; TimerController:fsm|state[3]  ; TimerController:fsm|state[0]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.330      ;
; 2.076  ; divideClock:dvd|ct[7]         ; divideClock:dvd|ct[7]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.362      ;
; 2.154  ; TimerController:fsm|state[2]  ; sel                           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.440      ;
; 2.172  ; TimerController:fsm|state[2]  ; timeStore[5]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.450      ;
; 2.200  ; TimerController:fsm|state[1]  ; TimerController:fsm|state[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.486      ;
; 2.222  ; TimerController:fsm|state[2]  ; timeStore[13]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.500      ;
; 2.248  ; divideClock:dvd|ct[9]         ; divideClock:dvd|ct[9]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.534      ;
; 2.261  ; TimerController:fsm|state[0]  ; sel                           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.547      ;
; 2.281  ; TimerController:fsm|state[2]  ; timeStore[10]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.559      ;
; 2.309  ; TimerController:fsm|state[0]  ; TimerController:fsm|state[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.595      ;
; 2.322  ; divideClock:dvd|ct[31]        ; divideClock:dvd|ct[31]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.608      ;
; 2.375  ; TimerController:fsm|state[1]  ; timeStore[5]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.653      ;
; 2.387  ; divideClock:dvd|ct[8]         ; divideClock:dvd|ct[8]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.673      ;
; 2.391  ; divideClock:dvd|ct[6]         ; divideClock:dvd|ct[6]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.677      ;
; 2.532  ; TimerController:fsm|state[3]  ; timeStore[8]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.810      ;
; 2.532  ; TimerController:fsm|state[3]  ; timeStore[10]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.810      ;
; 2.532  ; TimerController:fsm|state[3]  ; timeStore[12]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.810      ;
; 2.532  ; TimerController:fsm|state[3]  ; timeStore[13]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.810      ;
; 2.575  ; TimerController:fsm|state[0]  ; timeStore[8]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.853      ;
; 2.575  ; TimerController:fsm|state[0]  ; timeStore[10]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.853      ;
; 2.575  ; TimerController:fsm|state[0]  ; timeStore[12]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.853      ;
; 2.575  ; TimerController:fsm|state[0]  ; timeStore[13]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.853      ;
; 2.598  ; divideClock:dvd|ct[7]         ; divideClock:dvd|ct[9]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.884      ;
; 2.614  ; TimerController:fsm|state[0]  ; timeStore[0]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.892      ;
; 2.614  ; TimerController:fsm|state[0]  ; timeStore[1]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.892      ;
; 2.614  ; TimerController:fsm|state[0]  ; timeStore[2]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.892      ;
; 2.614  ; TimerController:fsm|state[0]  ; timeStore[3]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.892      ;
; 2.614  ; TimerController:fsm|state[0]  ; timeStore[6]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.892      ;
; 2.614  ; TimerController:fsm|state[0]  ; timeStore[4]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.892      ;
; 2.614  ; TimerController:fsm|state[0]  ; timeStore[5]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.892      ;
; 2.653  ; TimerController:fsm|state[3]  ; timeStore[0]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.931      ;
; 2.653  ; TimerController:fsm|state[3]  ; timeStore[1]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.931      ;
; 2.653  ; TimerController:fsm|state[3]  ; timeStore[2]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.931      ;
; 2.653  ; TimerController:fsm|state[3]  ; timeStore[3]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.931      ;
; 2.653  ; TimerController:fsm|state[3]  ; timeStore[6]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.931      ;
; 2.653  ; TimerController:fsm|state[3]  ; timeStore[4]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.931      ;
; 2.653  ; TimerController:fsm|state[3]  ; timeStore[5]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.931      ;
; 2.656  ; divideClock:dvd|ct[7]         ; divideClock:dvd|ct[8]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.942      ;
; 2.671  ; divideClock:dvd|ct[29]        ; divideClock:dvd|ct[29]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.957      ;
; 2.674  ; divideClock:dvd|ct[25]        ; divideClock:dvd|ct[25]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.960      ;
; 2.679  ; divideClock:dvd|ct[28]        ; divideClock:dvd|ct[28]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.965      ;
; 2.681  ; divideClock:dvd|ct[8]         ; divideClock:dvd|ct[9]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.967      ;
; 2.690  ; TimerController:fsm|state[3]  ; TimerController:fsm|state[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.976      ;
; 2.700  ; divideClock:dvd|ct[15]        ; divideClock:dvd|ct[15]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.986      ;
; 2.701  ; divideClock:dvd|ct[27]        ; divideClock:dvd|ct[27]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 2.987      ;
; 2.713  ; TimerController:fsm|state[1]  ; timeStore[8]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.991      ;
; 2.713  ; TimerController:fsm|state[1]  ; timeStore[10]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.991      ;
; 2.713  ; TimerController:fsm|state[1]  ; timeStore[12]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.991      ;
; 2.713  ; TimerController:fsm|state[1]  ; timeStore[13]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 2.991      ;
; 2.715  ; divideClock:dvd|ct[24]        ; divideClock:dvd|ct[24]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 3.001      ;
; 2.715  ; divideClock:dvd|ct[26]        ; divideClock:dvd|ct[26]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 3.001      ;
; 2.716  ; divideClock:dvd|ct[23]        ; divideClock:dvd|ct[23]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 3.002      ;
; 2.725  ; divideClock:dvd|ct[30]        ; divideClock:dvd|ct[30]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 3.011      ;
; 2.775  ; divideClock:dvd|ct[6]         ; divideClock:dvd|ct[7]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 3.061      ;
; 2.802  ; TimerController:fsm|state[3]  ; timeStore[9]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 3.080      ;
; 2.802  ; TimerController:fsm|state[3]  ; timeStore[11]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 3.080      ;
; 2.802  ; TimerController:fsm|state[3]  ; timeStore[14]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.008     ; 3.080      ;
; 2.828  ; divideClock:dvd|ct[3]         ; divideClock:dvd|ct[4]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 3.114      ;
; 2.837  ; divideClock:dvd|ct[7]         ; divideClock:dvd|ct[12]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 3.123      ;
; 2.840  ; divideClock:dvd|ct[9]         ; divideClock:dvd|ct[12]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 3.126      ;
; 2.845  ; divideClock:dvd|ct[12]        ; divideClock:dvd|ct[13]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 3.131      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'divideClock:dvd|clk_out'                                                                                                  ;
+-------+------------------------------+---------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------+-------------------------+-------------------------+--------------+------------+------------+
; 0.445 ; r0[0]                        ; r0[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; r1[0]                        ; r1[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; r1[2]                        ; r1[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; r1[3]                        ; r1[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; r2[0]                        ; r2[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; r3[0]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; r3[1]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; r3[2]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; r3[3]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.731      ;
; 0.647 ; r3[0]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.933      ;
; 0.986 ; timeStore[4]                 ; r1[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.215      ; 1.487      ;
; 0.986 ; timeStore[6]                 ; r1[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.215      ; 1.487      ;
; 0.991 ; r3[2]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 1.277      ;
; 1.127 ; timeStore[11]                ; r2[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.215      ; 1.628      ;
; 1.143 ; r1[2]                        ; r1[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 1.429      ;
; 1.302 ; timeStore[12]                ; r3[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.213      ; 1.801      ;
; 1.316 ; timeStore[8]                 ; r2[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.215      ; 1.817      ;
; 1.326 ; timeStore[9]                 ; r2[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.215      ; 1.827      ;
; 1.326 ; timeStore[10]                ; r2[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.215      ; 1.827      ;
; 1.330 ; timeStore[0]                 ; r0[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.215      ; 1.831      ;
; 1.335 ; timeStore[5]                 ; r1[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.215      ; 1.836      ;
; 1.340 ; timeStore[1]                 ; r0[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.215      ; 1.841      ;
; 1.349 ; r1[0]                        ; r1[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 1.635      ;
; 1.374 ; timeStore[2]                 ; r0[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.215      ; 1.875      ;
; 1.394 ; timeStore[3]                 ; r0[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.215      ; 1.895      ;
; 1.412 ; r3[1]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 1.698      ;
; 1.437 ; r0[0]                        ; r0[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 1.723      ;
; 1.444 ; r0[3]                        ; r0[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 1.730      ;
; 1.475 ; r0[3]                        ; r0[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 1.761      ;
; 1.479 ; r0[3]                        ; r0[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 1.765      ;
; 1.496 ; r2[0]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 1.782      ;
; 1.500 ; r3[0]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 1.786      ;
; 1.531 ; r0[2]                        ; r0[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 1.817      ;
; 1.609 ; timeStore[14]                ; r3[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.213      ; 2.108      ;
; 1.609 ; r0[1]                        ; r0[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 1.895      ;
; 1.613 ; timeStore[13]                ; r3[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.213      ; 2.112      ;
; 1.644 ; TimerController:fsm|state[3] ; r2[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.137      ;
; 1.644 ; TimerController:fsm|state[3] ; r3[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.205      ; 2.135      ;
; 1.645 ; TimerController:fsm|state[3] ; r2[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.138      ;
; 1.648 ; TimerController:fsm|state[3] ; r2[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.141      ;
; 1.648 ; TimerController:fsm|state[3] ; r2[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.141      ;
; 1.650 ; r2[1]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 1.936      ;
; 1.658 ; r0[0]                        ; r0[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 1.944      ;
; 1.667 ; TimerController:fsm|state[3] ; r0[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.160      ;
; 1.669 ; TimerController:fsm|state[3] ; r0[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.162      ;
; 1.675 ; TimerController:fsm|state[3] ; r0[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.168      ;
; 1.675 ; TimerController:fsm|state[3] ; r0[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.168      ;
; 1.688 ; r1[1]                        ; r1[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 1.974      ;
; 1.720 ; r1[0]                        ; r1[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 2.006      ;
; 1.726 ; r2[0]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 2.012      ;
; 1.729 ; TimerController:fsm|state[2] ; r2[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.222      ;
; 1.729 ; TimerController:fsm|state[2] ; r3[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.205      ; 2.220      ;
; 1.730 ; TimerController:fsm|state[2] ; r2[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.223      ;
; 1.733 ; TimerController:fsm|state[2] ; r2[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.226      ;
; 1.733 ; TimerController:fsm|state[2] ; r2[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.226      ;
; 1.734 ; r2[0]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 2.020      ;
; 1.748 ; r1[0]                        ; r1[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 2.034      ;
; 1.752 ; TimerController:fsm|state[2] ; r0[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.245      ;
; 1.754 ; TimerController:fsm|state[2] ; r0[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.247      ;
; 1.760 ; TimerController:fsm|state[2] ; r0[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.253      ;
; 1.760 ; TimerController:fsm|state[2] ; r0[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.253      ;
; 1.763 ; TimerController:fsm|state[1] ; r2[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.256      ;
; 1.763 ; TimerController:fsm|state[1] ; r3[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.205      ; 2.254      ;
; 1.764 ; TimerController:fsm|state[1] ; r2[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.257      ;
; 1.767 ; TimerController:fsm|state[1] ; r2[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.260      ;
; 1.767 ; TimerController:fsm|state[1] ; r2[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.260      ;
; 1.770 ; r0[2]                        ; r0[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 2.056      ;
; 1.786 ; TimerController:fsm|state[1] ; r0[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.279      ;
; 1.787 ; TimerController:fsm|state[3] ; r1[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.280      ;
; 1.788 ; TimerController:fsm|state[1] ; r0[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.281      ;
; 1.794 ; TimerController:fsm|state[1] ; r0[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.287      ;
; 1.794 ; TimerController:fsm|state[1] ; r0[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.287      ;
; 1.798 ; r0[1]                        ; r0[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 2.084      ;
; 1.802 ; r0[1]                        ; r0[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 2.088      ;
; 1.803 ; r0[2]                        ; r0[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 2.089      ;
; 1.852 ; r0[0]                        ; r0[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 2.138      ;
; 1.872 ; TimerController:fsm|state[2] ; r1[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.365      ;
; 1.875 ; r2[2]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 2.161      ;
; 1.906 ; TimerController:fsm|state[1] ; r1[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.399      ;
; 1.943 ; TimerController:fsm|state[0] ; r0[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.436      ;
; 1.943 ; TimerController:fsm|state[0] ; r0[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.436      ;
; 1.943 ; TimerController:fsm|state[0] ; r0[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.436      ;
; 1.943 ; TimerController:fsm|state[0] ; r0[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.436      ;
; 1.943 ; TimerController:fsm|state[0] ; r1[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.436      ;
; 1.943 ; TimerController:fsm|state[0] ; r1[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.436      ;
; 1.943 ; TimerController:fsm|state[0] ; r1[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.436      ;
; 1.943 ; TimerController:fsm|state[0] ; r1[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.436      ;
; 1.943 ; r2[1]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 2.229      ;
; 1.974 ; TimerController:fsm|state[3] ; r1[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.467      ;
; 1.979 ; TimerController:fsm|state[3] ; r1[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.472      ;
; 1.985 ; TimerController:fsm|state[3] ; r1[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.478      ;
; 2.002 ; r1[1]                        ; r1[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 2.288      ;
; 2.030 ; r1[1]                        ; r1[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 2.316      ;
; 2.034 ; TimerController:fsm|state[3] ; r3[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.205      ; 2.525      ;
; 2.036 ; TimerController:fsm|state[3] ; r3[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.205      ; 2.527      ;
; 2.036 ; TimerController:fsm|state[3] ; r3[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.205      ; 2.527      ;
; 2.037 ; r3[1]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 2.323      ;
; 2.051 ; r1[3]                        ; r1[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 2.337      ;
; 2.058 ; r2[3]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 2.344      ;
; 2.059 ; TimerController:fsm|state[2] ; r1[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.207      ; 2.552      ;
+-------+------------------------------+---------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'divideClock:ledrclock|clk_out'                                                                                                             ;
+-------+------------------------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.445 ; LEDR[0]~reg0                 ; LEDR[0]~reg0 ; divideClock:ledrclock|clk_out ; divideClock:ledrclock|clk_out ; 0.000        ; 0.000      ; 0.731      ;
; 2.114 ; TimerController:fsm|state[1] ; LEDR[0]~reg0 ; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 0.000        ; -0.688     ; 1.712      ;
; 2.152 ; TimerController:fsm|state[0] ; LEDR[0]~reg0 ; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 0.000        ; -0.688     ; 1.750      ;
; 2.178 ; TimerController:fsm|state[2] ; LEDR[0]~reg0 ; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 0.000        ; -0.688     ; 1.776      ;
; 2.233 ; TimerController:fsm|state[3] ; LEDR[0]~reg0 ; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 0.000        ; -0.688     ; 1.831      ;
+-------+------------------------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; TimerController:fsm|state[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TimerController:fsm|state[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; TimerController:fsm|state[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TimerController:fsm|state[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; TimerController:fsm|state[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TimerController:fsm|state[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; TimerController:fsm|state[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TimerController:fsm|state[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|clk_out       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|clk_out       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[10]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[10]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[11]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[11]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[12]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[12]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[13]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[13]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[14]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[14]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[15]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[15]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[16]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[16]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[17]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[17]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[18]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[18]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[19]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[19]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[20]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[20]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[21]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[21]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[22]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[22]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[23]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[23]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[24]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[24]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[25]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[25]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[26]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[26]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[27]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[27]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[28]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[28]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[29]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[29]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[30]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[30]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[31]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[31]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[4]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[4]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[5]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[5]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[6]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[6]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[7]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[7]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[8]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[8]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[9]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[9]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:ledrclock|clk_out ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:ledrclock|clk_out ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sel                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sel                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[0]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[0]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[10]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[10]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[11]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[11]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[12]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[12]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[13]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[13]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[14]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[14]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[1]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[1]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[2]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[2]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[3]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[3]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[4]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[4]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[5]                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'divideClock:dvd|clk_out'                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r0[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r0[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r0[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r0[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r0[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r0[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r0[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r0[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r1[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r1[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r1[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r1[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r1[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r1[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r1[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r1[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r2[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r2[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r2[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r2[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r2[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r2[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r2[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r2[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r3[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r3[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r3[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r3[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r3[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r3[2]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r3[3]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r3[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; dvd|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; dvd|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; dvd|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; dvd|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; dvd|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; dvd|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r0[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r0[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r0[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r0[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r0[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r0[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r0[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r0[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r1[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r1[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r1[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r1[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r1[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r1[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r1[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r1[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r2[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r2[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r2[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r2[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r2[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r2[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r2[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r2[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r3[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r3[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r3[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r3[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r3[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r3[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r3[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r3[3]|clk                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'divideClock:ledrclock|clk_out'                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; divideClock:ledrclock|clk_out ; Rise       ; LEDR[0]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; divideClock:ledrclock|clk_out ; Rise       ; LEDR[0]~reg0             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:ledrclock|clk_out ; Rise       ; LEDR[0]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:ledrclock|clk_out ; Rise       ; LEDR[0]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:ledrclock|clk_out ; Rise       ; ledrclock|clk_out|regout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:ledrclock|clk_out ; Rise       ; ledrclock|clk_out|regout ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.819 ; 6.819 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 5.272 ; 5.272 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 6.591 ; 6.591 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 6.819 ; 6.819 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.841 ; 1.841 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 1.592 ; 1.592 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 1.841 ; 1.841 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 1.726 ; 1.726 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 1.362 ; 1.362 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 1.391 ; 1.391 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 1.635 ; 1.635 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 1.361 ; 1.361 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 1.329 ; 1.329 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -4.637 ; -4.637 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -4.637 ; -4.637 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -5.832 ; -5.832 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -5.622 ; -5.622 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; -0.118 ; -0.118 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -1.330 ; -1.330 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -0.770 ; -0.770 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.784 ; -0.784 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.291 ; -0.291 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -1.135 ; -1.135 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.288 ; -0.288 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.168 ; -0.168 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.118 ; -0.118 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; HEX0[*]   ; CLOCK_50                      ; 11.044 ; 11.044 ; Rise       ; CLOCK_50                      ;
;  HEX0[0]  ; CLOCK_50                      ; 10.973 ; 10.973 ; Rise       ; CLOCK_50                      ;
;  HEX0[1]  ; CLOCK_50                      ; 11.042 ; 11.042 ; Rise       ; CLOCK_50                      ;
;  HEX0[2]  ; CLOCK_50                      ; 11.044 ; 11.044 ; Rise       ; CLOCK_50                      ;
;  HEX0[3]  ; CLOCK_50                      ; 11.017 ; 11.017 ; Rise       ; CLOCK_50                      ;
;  HEX0[4]  ; CLOCK_50                      ; 11.030 ; 11.030 ; Rise       ; CLOCK_50                      ;
;  HEX0[5]  ; CLOCK_50                      ; 11.034 ; 11.034 ; Rise       ; CLOCK_50                      ;
;  HEX0[6]  ; CLOCK_50                      ; 11.004 ; 11.004 ; Rise       ; CLOCK_50                      ;
; HEX1[*]   ; CLOCK_50                      ; 11.087 ; 11.087 ; Rise       ; CLOCK_50                      ;
;  HEX1[0]  ; CLOCK_50                      ; 11.087 ; 11.087 ; Rise       ; CLOCK_50                      ;
;  HEX1[1]  ; CLOCK_50                      ; 10.735 ; 10.735 ; Rise       ; CLOCK_50                      ;
;  HEX1[2]  ; CLOCK_50                      ; 10.694 ; 10.694 ; Rise       ; CLOCK_50                      ;
;  HEX1[3]  ; CLOCK_50                      ; 10.717 ; 10.717 ; Rise       ; CLOCK_50                      ;
;  HEX1[4]  ; CLOCK_50                      ; 10.424 ; 10.424 ; Rise       ; CLOCK_50                      ;
;  HEX1[5]  ; CLOCK_50                      ; 10.729 ; 10.729 ; Rise       ; CLOCK_50                      ;
;  HEX1[6]  ; CLOCK_50                      ; 11.073 ; 11.073 ; Rise       ; CLOCK_50                      ;
; HEX2[*]   ; CLOCK_50                      ; 11.137 ; 11.137 ; Rise       ; CLOCK_50                      ;
;  HEX2[0]  ; CLOCK_50                      ; 10.631 ; 10.631 ; Rise       ; CLOCK_50                      ;
;  HEX2[1]  ; CLOCK_50                      ; 10.999 ; 10.999 ; Rise       ; CLOCK_50                      ;
;  HEX2[2]  ; CLOCK_50                      ; 11.088 ; 11.088 ; Rise       ; CLOCK_50                      ;
;  HEX2[3]  ; CLOCK_50                      ; 11.052 ; 11.052 ; Rise       ; CLOCK_50                      ;
;  HEX2[4]  ; CLOCK_50                      ; 11.137 ; 11.137 ; Rise       ; CLOCK_50                      ;
;  HEX2[5]  ; CLOCK_50                      ; 11.062 ; 11.062 ; Rise       ; CLOCK_50                      ;
;  HEX2[6]  ; CLOCK_50                      ; 11.037 ; 11.037 ; Rise       ; CLOCK_50                      ;
; HEX3[*]   ; CLOCK_50                      ; 11.511 ; 11.511 ; Rise       ; CLOCK_50                      ;
;  HEX3[0]  ; CLOCK_50                      ; 10.576 ; 10.576 ; Rise       ; CLOCK_50                      ;
;  HEX3[1]  ; CLOCK_50                      ; 10.865 ; 10.865 ; Rise       ; CLOCK_50                      ;
;  HEX3[2]  ; CLOCK_50                      ; 10.857 ; 10.857 ; Rise       ; CLOCK_50                      ;
;  HEX3[3]  ; CLOCK_50                      ; 10.646 ; 10.646 ; Rise       ; CLOCK_50                      ;
;  HEX3[4]  ; CLOCK_50                      ; 11.511 ; 11.511 ; Rise       ; CLOCK_50                      ;
;  HEX3[5]  ; CLOCK_50                      ; 10.663 ; 10.663 ; Rise       ; CLOCK_50                      ;
;  HEX3[6]  ; CLOCK_50                      ; 10.658 ; 10.658 ; Rise       ; CLOCK_50                      ;
; HEX0[*]   ; divideClock:dvd|clk_out       ; 10.990 ; 10.990 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[0]  ; divideClock:dvd|clk_out       ; 10.925 ; 10.925 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[1]  ; divideClock:dvd|clk_out       ; 10.932 ; 10.932 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[2]  ; divideClock:dvd|clk_out       ; 10.934 ; 10.934 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[3]  ; divideClock:dvd|clk_out       ; 10.934 ; 10.934 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[4]  ; divideClock:dvd|clk_out       ; 10.990 ; 10.990 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[5]  ; divideClock:dvd|clk_out       ; 10.924 ; 10.924 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[6]  ; divideClock:dvd|clk_out       ; 10.925 ; 10.925 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX1[*]   ; divideClock:dvd|clk_out       ; 10.860 ; 10.860 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[0]  ; divideClock:dvd|clk_out       ; 10.860 ; 10.860 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[1]  ; divideClock:dvd|clk_out       ; 10.508 ; 10.508 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[2]  ; divideClock:dvd|clk_out       ; 10.428 ; 10.428 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[3]  ; divideClock:dvd|clk_out       ; 10.490 ; 10.490 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[4]  ; divideClock:dvd|clk_out       ; 9.967  ; 9.967  ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[5]  ; divideClock:dvd|clk_out       ; 10.476 ; 10.476 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[6]  ; divideClock:dvd|clk_out       ; 10.846 ; 10.846 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX2[*]   ; divideClock:dvd|clk_out       ; 10.768 ; 10.768 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[0]  ; divideClock:dvd|clk_out       ; 10.324 ; 10.324 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[1]  ; divideClock:dvd|clk_out       ; 10.637 ; 10.637 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[2]  ; divideClock:dvd|clk_out       ; 10.635 ; 10.635 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[3]  ; divideClock:dvd|clk_out       ; 10.718 ; 10.718 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[4]  ; divideClock:dvd|clk_out       ; 10.768 ; 10.768 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[5]  ; divideClock:dvd|clk_out       ; 10.691 ; 10.691 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[6]  ; divideClock:dvd|clk_out       ; 10.703 ; 10.703 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX3[*]   ; divideClock:dvd|clk_out       ; 11.038 ; 11.038 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[0]  ; divideClock:dvd|clk_out       ; 10.305 ; 10.305 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[1]  ; divideClock:dvd|clk_out       ; 10.510 ; 10.510 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[2]  ; divideClock:dvd|clk_out       ; 10.505 ; 10.505 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[3]  ; divideClock:dvd|clk_out       ; 10.320 ; 10.320 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[4]  ; divideClock:dvd|clk_out       ; 11.038 ; 11.038 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[5]  ; divideClock:dvd|clk_out       ; 10.313 ; 10.313 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[6]  ; divideClock:dvd|clk_out       ; 10.328 ; 10.328 ; Rise       ; divideClock:dvd|clk_out       ;
; LEDR[*]   ; divideClock:ledrclock|clk_out ; 9.432  ; 9.432  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[0]  ; divideClock:ledrclock|clk_out ; 9.432  ; 9.432  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[1]  ; divideClock:ledrclock|clk_out ; 9.407  ; 9.407  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[2]  ; divideClock:ledrclock|clk_out ; 9.050  ; 9.050  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[3]  ; divideClock:ledrclock|clk_out ; 8.657  ; 8.657  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[4]  ; divideClock:ledrclock|clk_out ; 9.189  ; 9.189  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[5]  ; divideClock:ledrclock|clk_out ; 8.647  ; 8.647  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[6]  ; divideClock:ledrclock|clk_out ; 8.647  ; 8.647  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[7]  ; divideClock:ledrclock|clk_out ; 9.189  ; 9.189  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[8]  ; divideClock:ledrclock|clk_out ; 9.397  ; 9.397  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[9]  ; divideClock:ledrclock|clk_out ; 8.990  ; 8.990  ; Rise       ; divideClock:ledrclock|clk_out ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; HEX0[*]   ; CLOCK_50                      ; 10.482 ; 10.482 ; Rise       ; CLOCK_50                      ;
;  HEX0[0]  ; CLOCK_50                      ; 10.498 ; 10.498 ; Rise       ; CLOCK_50                      ;
;  HEX0[1]  ; CLOCK_50                      ; 10.502 ; 10.502 ; Rise       ; CLOCK_50                      ;
;  HEX0[2]  ; CLOCK_50                      ; 10.506 ; 10.506 ; Rise       ; CLOCK_50                      ;
;  HEX0[3]  ; CLOCK_50                      ; 10.507 ; 10.507 ; Rise       ; CLOCK_50                      ;
;  HEX0[4]  ; CLOCK_50                      ; 10.482 ; 10.482 ; Rise       ; CLOCK_50                      ;
;  HEX0[5]  ; CLOCK_50                      ; 10.496 ; 10.496 ; Rise       ; CLOCK_50                      ;
;  HEX0[6]  ; CLOCK_50                      ; 10.500 ; 10.500 ; Rise       ; CLOCK_50                      ;
; HEX1[*]   ; CLOCK_50                      ; 8.559  ; 8.559  ; Rise       ; CLOCK_50                      ;
;  HEX1[0]  ; CLOCK_50                      ; 10.490 ; 10.490 ; Rise       ; CLOCK_50                      ;
;  HEX1[1]  ; CLOCK_50                      ; 10.124 ; 10.124 ; Rise       ; CLOCK_50                      ;
;  HEX1[2]  ; CLOCK_50                      ; 10.106 ; 10.106 ; Rise       ; CLOCK_50                      ;
;  HEX1[3]  ; CLOCK_50                      ; 10.134 ; 10.134 ; Rise       ; CLOCK_50                      ;
;  HEX1[4]  ; CLOCK_50                      ; 8.559  ; 8.559  ; Rise       ; CLOCK_50                      ;
;  HEX1[5]  ; CLOCK_50                      ; 10.153 ; 10.153 ; Rise       ; CLOCK_50                      ;
;  HEX1[6]  ; CLOCK_50                      ; 10.510 ; 10.510 ; Rise       ; CLOCK_50                      ;
; HEX2[*]   ; CLOCK_50                      ; 9.976  ; 9.976  ; Rise       ; CLOCK_50                      ;
;  HEX2[0]  ; CLOCK_50                      ; 9.976  ; 9.976  ; Rise       ; CLOCK_50                      ;
;  HEX2[1]  ; CLOCK_50                      ; 10.330 ; 10.330 ; Rise       ; CLOCK_50                      ;
;  HEX2[2]  ; CLOCK_50                      ; 10.374 ; 10.374 ; Rise       ; CLOCK_50                      ;
;  HEX2[3]  ; CLOCK_50                      ; 10.383 ; 10.383 ; Rise       ; CLOCK_50                      ;
;  HEX2[4]  ; CLOCK_50                      ; 10.422 ; 10.422 ; Rise       ; CLOCK_50                      ;
;  HEX2[5]  ; CLOCK_50                      ; 10.354 ; 10.354 ; Rise       ; CLOCK_50                      ;
;  HEX2[6]  ; CLOCK_50                      ; 10.371 ; 10.371 ; Rise       ; CLOCK_50                      ;
; HEX3[*]   ; CLOCK_50                      ; 9.122  ; 9.122  ; Rise       ; CLOCK_50                      ;
;  HEX3[0]  ; CLOCK_50                      ; 9.866  ; 9.866  ; Rise       ; CLOCK_50                      ;
;  HEX3[1]  ; CLOCK_50                      ; 10.064 ; 10.064 ; Rise       ; CLOCK_50                      ;
;  HEX3[2]  ; CLOCK_50                      ; 10.059 ; 10.059 ; Rise       ; CLOCK_50                      ;
;  HEX3[3]  ; CLOCK_50                      ; 9.879  ; 9.879  ; Rise       ; CLOCK_50                      ;
;  HEX3[4]  ; CLOCK_50                      ; 9.122  ; 9.122  ; Rise       ; CLOCK_50                      ;
;  HEX3[5]  ; CLOCK_50                      ; 9.867  ; 9.867  ; Rise       ; CLOCK_50                      ;
;  HEX3[6]  ; CLOCK_50                      ; 9.890  ; 9.890  ; Rise       ; CLOCK_50                      ;
; HEX0[*]   ; divideClock:dvd|clk_out       ; 10.782 ; 10.782 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[0]  ; divideClock:dvd|clk_out       ; 10.798 ; 10.798 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[1]  ; divideClock:dvd|clk_out       ; 10.802 ; 10.802 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[2]  ; divideClock:dvd|clk_out       ; 10.806 ; 10.806 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[3]  ; divideClock:dvd|clk_out       ; 10.807 ; 10.807 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[4]  ; divideClock:dvd|clk_out       ; 10.782 ; 10.782 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[5]  ; divideClock:dvd|clk_out       ; 10.796 ; 10.796 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[6]  ; divideClock:dvd|clk_out       ; 10.800 ; 10.800 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX1[*]   ; divideClock:dvd|clk_out       ; 8.763  ; 8.763  ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[0]  ; divideClock:dvd|clk_out       ; 10.241 ; 10.241 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[1]  ; divideClock:dvd|clk_out       ; 9.875  ; 9.875  ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[2]  ; divideClock:dvd|clk_out       ; 9.857  ; 9.857  ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[3]  ; divideClock:dvd|clk_out       ; 9.885  ; 9.885  ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[4]  ; divideClock:dvd|clk_out       ; 8.763  ; 8.763  ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[5]  ; divideClock:dvd|clk_out       ; 9.904  ; 9.904  ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[6]  ; divideClock:dvd|clk_out       ; 10.261 ; 10.261 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX2[*]   ; divideClock:dvd|clk_out       ; 9.780  ; 9.780  ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[0]  ; divideClock:dvd|clk_out       ; 9.780  ; 9.780  ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[1]  ; divideClock:dvd|clk_out       ; 10.134 ; 10.134 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[2]  ; divideClock:dvd|clk_out       ; 10.178 ; 10.178 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[3]  ; divideClock:dvd|clk_out       ; 10.187 ; 10.187 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[4]  ; divideClock:dvd|clk_out       ; 10.226 ; 10.226 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[5]  ; divideClock:dvd|clk_out       ; 10.158 ; 10.158 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[6]  ; divideClock:dvd|clk_out       ; 10.175 ; 10.175 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX3[*]   ; divideClock:dvd|clk_out       ; 9.655  ; 9.655  ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[0]  ; divideClock:dvd|clk_out       ; 9.655  ; 9.655  ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[1]  ; divideClock:dvd|clk_out       ; 9.853  ; 9.853  ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[2]  ; divideClock:dvd|clk_out       ; 9.848  ; 9.848  ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[3]  ; divideClock:dvd|clk_out       ; 9.668  ; 9.668  ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[4]  ; divideClock:dvd|clk_out       ; 10.098 ; 10.098 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[5]  ; divideClock:dvd|clk_out       ; 9.656  ; 9.656  ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[6]  ; divideClock:dvd|clk_out       ; 9.679  ; 9.679  ; Rise       ; divideClock:dvd|clk_out       ;
; LEDR[*]   ; divideClock:ledrclock|clk_out ; 8.647  ; 8.647  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[0]  ; divideClock:ledrclock|clk_out ; 9.432  ; 9.432  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[1]  ; divideClock:ledrclock|clk_out ; 9.407  ; 9.407  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[2]  ; divideClock:ledrclock|clk_out ; 9.050  ; 9.050  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[3]  ; divideClock:ledrclock|clk_out ; 8.657  ; 8.657  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[4]  ; divideClock:ledrclock|clk_out ; 9.189  ; 9.189  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[5]  ; divideClock:ledrclock|clk_out ; 8.647  ; 8.647  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[6]  ; divideClock:ledrclock|clk_out ; 8.647  ; 8.647  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[7]  ; divideClock:ledrclock|clk_out ; 9.189  ; 9.189  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[8]  ; divideClock:ledrclock|clk_out ; 9.397  ; 9.397  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[9]  ; divideClock:ledrclock|clk_out ; 8.990  ; 8.990  ; Rise       ; divideClock:ledrclock|clk_out ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+-------------------------------+---------+---------------+
; Clock                         ; Slack   ; End Point TNS ;
+-------------------------------+---------+---------------+
; CLOCK_50                      ; -14.734 ; -75.517       ;
; divideClock:dvd|clk_out       ; -0.585  ; -7.008        ;
; divideClock:ledrclock|clk_out ; -0.522  ; -0.522        ;
+-------------------------------+---------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -1.284 ; -2.362        ;
; divideClock:dvd|clk_out       ; 0.215  ; 0.000         ;
; divideClock:ledrclock|clk_out ; 0.215  ; 0.000         ;
+-------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLOCK_50                      ; -1.380 ; -54.380       ;
; divideClock:dvd|clk_out       ; -0.500 ; -16.000       ;
; divideClock:ledrclock|clk_out ; -0.500 ; -1.000        ;
+-------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                           ;
+---------+------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -14.734 ; divideClock:dvd|ct[13] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 15.768     ;
; -14.682 ; divideClock:dvd|ct[14] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 15.716     ;
; -14.596 ; divideClock:dvd|ct[15] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 15.630     ;
; -14.559 ; divideClock:dvd|ct[16] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 15.593     ;
; -14.536 ; divideClock:dvd|ct[17] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 15.570     ;
; -14.486 ; divideClock:dvd|ct[18] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 15.520     ;
; -14.466 ; divideClock:dvd|ct[19] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 15.500     ;
; -14.416 ; divideClock:dvd|ct[20] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 15.450     ;
; -14.396 ; divideClock:dvd|ct[21] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 15.430     ;
; -14.343 ; divideClock:dvd|ct[22] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 15.377     ;
; -14.257 ; divideClock:dvd|ct[23] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 15.290     ;
; -14.238 ; divideClock:dvd|ct[24] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 15.271     ;
; -14.190 ; divideClock:dvd|ct[25] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 15.223     ;
; -14.162 ; divideClock:dvd|ct[26] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 15.195     ;
; -14.135 ; divideClock:dvd|ct[27] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 15.168     ;
; -14.108 ; divideClock:dvd|ct[28] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 15.141     ;
; -14.065 ; divideClock:dvd|ct[29] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 15.098     ;
; -14.017 ; divideClock:dvd|ct[30] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 15.050     ;
; -13.929 ; divideClock:dvd|ct[31] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 14.962     ;
; -13.404 ; divideClock:dvd|ct[13] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 14.441     ;
; -13.357 ; divideClock:dvd|ct[14] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 14.394     ;
; -13.328 ; divideClock:dvd|ct[12] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 14.362     ;
; -13.276 ; divideClock:dvd|ct[15] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 14.313     ;
; -13.220 ; divideClock:dvd|ct[16] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 14.257     ;
; -13.177 ; divideClock:dvd|ct[17] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 14.214     ;
; -13.145 ; divideClock:dvd|ct[18] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 14.182     ;
; -13.107 ; divideClock:dvd|ct[19] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 14.144     ;
; -13.074 ; divideClock:dvd|ct[20] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 14.111     ;
; -13.047 ; divideClock:dvd|ct[21] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 14.084     ;
; -12.985 ; divideClock:dvd|ct[22] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 14.022     ;
; -12.906 ; divideClock:dvd|ct[23] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 13.942     ;
; -12.879 ; divideClock:dvd|ct[24] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 13.915     ;
; -12.850 ; divideClock:dvd|ct[25] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 13.886     ;
; -12.815 ; divideClock:dvd|ct[26] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 13.851     ;
; -12.788 ; divideClock:dvd|ct[27] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 13.824     ;
; -12.742 ; divideClock:dvd|ct[28] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 13.778     ;
; -12.719 ; divideClock:dvd|ct[29] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 13.755     ;
; -12.702 ; divideClock:dvd|ct[30] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 13.738     ;
; -12.573 ; divideClock:dvd|ct[31] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 13.609     ;
; -11.697 ; divideClock:dvd|ct[11] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 12.730     ;
; -11.675 ; divideClock:dvd|ct[12] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 12.712     ;
; -10.504 ; divideClock:dvd|ct[11] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 11.540     ;
; -10.286 ; divideClock:dvd|ct[10] ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 11.319     ;
; -8.859  ; divideClock:dvd|ct[9]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 9.893      ;
; -8.581  ; divideClock:dvd|ct[10] ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 9.617      ;
; -7.365  ; divideClock:dvd|ct[8]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 8.399      ;
; -7.352  ; divideClock:dvd|ct[9]  ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 8.389      ;
; -6.317  ; divideClock:dvd|ct[8]  ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 7.354      ;
; -6.159  ; divideClock:dvd|ct[7]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 7.193      ;
; -4.823  ; divideClock:dvd|ct[6]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 5.857      ;
; -4.744  ; divideClock:dvd|ct[7]  ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 5.781      ;
; -3.924  ; divideClock:dvd|ct[6]  ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.961      ;
; -3.809  ; divideClock:dvd|ct[5]  ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.846      ;
; -3.535  ; divideClock:dvd|ct[5]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.569      ;
; -3.370  ; divideClock:dvd|ct[4]  ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 4.407      ;
; -3.030  ; divideClock:dvd|ct[4]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 4.064      ;
; -2.730  ; divideClock:dvd|ct[3]  ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.767      ;
; -2.649  ; divideClock:dvd|ct[3]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.683      ;
; -2.084  ; divideClock:dvd|ct[2]  ; divideClock:dvd|clk_out       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.121      ;
; -1.926  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[30]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.959      ;
; -1.921  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[31]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.954      ;
; -1.886  ; divideClock:dvd|ct[2]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.920      ;
; -1.847  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[29]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.880      ;
; -1.818  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[28]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.851      ;
; -1.804  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[30]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.832      ;
; -1.800  ; divideClock:dvd|ct[1]  ; divideClock:ledrclock|clk_out ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 2.834      ;
; -1.799  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[31]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.827      ;
; -1.783  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[27]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.816      ;
; -1.750  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[26]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.783      ;
; -1.725  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[29]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.753      ;
; -1.720  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[22]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.752      ;
; -1.709  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[25]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.742      ;
; -1.696  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[28]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.724      ;
; -1.685  ; divideClock:dvd|ct[2]  ; divideClock:dvd|ct[30]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.718      ;
; -1.684  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[20]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.716      ;
; -1.683  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[17]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.715      ;
; -1.680  ; divideClock:dvd|ct[2]  ; divideClock:dvd|ct[31]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.713      ;
; -1.675  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[24]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.708      ;
; -1.661  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[27]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.689      ;
; -1.649  ; divideClock:dvd|ct[4]  ; divideClock:dvd|ct[30]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.682      ;
; -1.644  ; divideClock:dvd|ct[4]  ; divideClock:dvd|ct[31]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.677      ;
; -1.637  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[21]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.669      ;
; -1.628  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[26]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.656      ;
; -1.609  ; divideClock:dvd|ct[5]  ; divideClock:dvd|ct[30]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.642      ;
; -1.606  ; divideClock:dvd|ct[2]  ; divideClock:dvd|ct[29]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.639      ;
; -1.604  ; divideClock:dvd|ct[5]  ; divideClock:dvd|ct[31]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.637      ;
; -1.598  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[22]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.625      ;
; -1.587  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[25]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.615      ;
; -1.583  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[23]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.616      ;
; -1.577  ; divideClock:dvd|ct[2]  ; divideClock:dvd|ct[28]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.610      ;
; -1.570  ; divideClock:dvd|ct[4]  ; divideClock:dvd|ct[29]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.603      ;
; -1.566  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[19]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.598      ;
; -1.562  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[20]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.589      ;
; -1.561  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[17]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.588      ;
; -1.553  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[24]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.004     ; 2.581      ;
; -1.542  ; divideClock:dvd|ct[2]  ; divideClock:dvd|ct[27]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.575      ;
; -1.541  ; divideClock:dvd|ct[4]  ; divideClock:dvd|ct[28]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.574      ;
; -1.530  ; divideClock:dvd|ct[5]  ; divideClock:dvd|ct[29]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.563      ;
; -1.523  ; divideClock:dvd|ct[1]  ; divideClock:dvd|ct[18]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.555      ;
; -1.515  ; divideClock:dvd|ct[0]  ; divideClock:dvd|ct[21]        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.542      ;
+---------+------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'divideClock:dvd|clk_out'                                                                                                  ;
+--------+------------------------------+---------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------+-------------------------+-------------------------+--------------+------------+------------+
; -0.585 ; r0[1]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.003     ; 1.614      ;
; -0.585 ; r0[1]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.003     ; 1.614      ;
; -0.585 ; r0[1]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.003     ; 1.614      ;
; -0.585 ; r0[1]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.003     ; 1.614      ;
; -0.579 ; r2[2]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.609      ;
; -0.579 ; r2[2]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.609      ;
; -0.579 ; r2[2]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.609      ;
; -0.579 ; r2[2]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.609      ;
; -0.567 ; r2[3]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.597      ;
; -0.567 ; r2[3]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.597      ;
; -0.567 ; r2[3]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.597      ;
; -0.567 ; r2[3]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.597      ;
; -0.563 ; r0[1]                        ; r2[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.594      ;
; -0.563 ; r0[1]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.594      ;
; -0.563 ; r0[1]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.594      ;
; -0.563 ; r0[1]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.594      ;
; -0.563 ; r0[2]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.003     ; 1.592      ;
; -0.563 ; r0[2]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.003     ; 1.592      ;
; -0.563 ; r0[2]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.003     ; 1.592      ;
; -0.563 ; r0[2]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.003     ; 1.592      ;
; -0.560 ; r1[0]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.590      ;
; -0.560 ; r1[0]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.590      ;
; -0.560 ; r1[0]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.590      ;
; -0.560 ; r1[0]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.590      ;
; -0.541 ; r0[2]                        ; r2[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.572      ;
; -0.541 ; r0[2]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.572      ;
; -0.541 ; r0[2]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.572      ;
; -0.541 ; r0[2]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.572      ;
; -0.535 ; r1[2]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.565      ;
; -0.535 ; r1[2]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.565      ;
; -0.535 ; r1[2]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.565      ;
; -0.535 ; r1[2]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.565      ;
; -0.506 ; r2[1]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.536      ;
; -0.506 ; r2[1]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.536      ;
; -0.506 ; r2[1]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.536      ;
; -0.506 ; r2[1]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.536      ;
; -0.504 ; r0[0]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.003     ; 1.533      ;
; -0.504 ; r0[0]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.003     ; 1.533      ;
; -0.504 ; r0[0]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.003     ; 1.533      ;
; -0.504 ; r0[0]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.003     ; 1.533      ;
; -0.482 ; r0[0]                        ; r2[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.513      ;
; -0.482 ; r0[0]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.513      ;
; -0.482 ; r0[0]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.513      ;
; -0.482 ; r0[0]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.513      ;
; -0.479 ; r1[1]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.509      ;
; -0.479 ; r1[1]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.509      ;
; -0.479 ; r1[1]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.509      ;
; -0.479 ; r1[1]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.509      ;
; -0.474 ; r0[1]                        ; r1[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.505      ;
; -0.474 ; r0[1]                        ; r1[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.505      ;
; -0.474 ; r0[1]                        ; r1[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.505      ;
; -0.474 ; r0[1]                        ; r1[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.505      ;
; -0.452 ; r0[2]                        ; r1[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.483      ;
; -0.452 ; r0[2]                        ; r1[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.483      ;
; -0.452 ; r0[2]                        ; r1[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.483      ;
; -0.452 ; r0[2]                        ; r1[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.483      ;
; -0.444 ; r2[0]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.474      ;
; -0.444 ; r2[0]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.474      ;
; -0.444 ; r2[0]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.474      ;
; -0.444 ; r2[0]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.474      ;
; -0.436 ; TimerController:fsm|state[1] ; r1[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.005      ; 1.473      ;
; -0.436 ; TimerController:fsm|state[1] ; r1[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.005      ; 1.473      ;
; -0.436 ; TimerController:fsm|state[1] ; r1[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.005      ; 1.473      ;
; -0.436 ; TimerController:fsm|state[1] ; r1[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.005      ; 1.473      ;
; -0.433 ; r0[3]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.003     ; 1.462      ;
; -0.433 ; r0[3]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.003     ; 1.462      ;
; -0.433 ; r0[3]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.003     ; 1.462      ;
; -0.433 ; r0[3]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.003     ; 1.462      ;
; -0.412 ; r1[0]                        ; r2[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; r1[0]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; r1[0]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; r1[0]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; r1[3]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.442      ;
; -0.412 ; r1[3]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.442      ;
; -0.412 ; r1[3]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.442      ;
; -0.412 ; r1[3]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.002     ; 1.442      ;
; -0.411 ; r0[3]                        ; r2[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.442      ;
; -0.411 ; r0[3]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.442      ;
; -0.411 ; r0[3]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.442      ;
; -0.411 ; r0[3]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.442      ;
; -0.409 ; TimerController:fsm|state[1] ; r3[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.003      ; 1.444      ;
; -0.409 ; TimerController:fsm|state[1] ; r3[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.003      ; 1.444      ;
; -0.409 ; TimerController:fsm|state[1] ; r3[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.003      ; 1.444      ;
; -0.409 ; TimerController:fsm|state[1] ; r3[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.003      ; 1.444      ;
; -0.398 ; TimerController:fsm|state[1] ; r2[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.005      ; 1.435      ;
; -0.398 ; TimerController:fsm|state[1] ; r2[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.005      ; 1.435      ;
; -0.398 ; TimerController:fsm|state[1] ; r2[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.005      ; 1.435      ;
; -0.398 ; TimerController:fsm|state[1] ; r2[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.005      ; 1.435      ;
; -0.393 ; r0[0]                        ; r1[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.424      ;
; -0.393 ; r0[0]                        ; r1[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.424      ;
; -0.393 ; r0[0]                        ; r1[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.424      ;
; -0.393 ; r0[0]                        ; r1[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; -0.001     ; 1.424      ;
; -0.387 ; r1[2]                        ; r2[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 1.419      ;
; -0.387 ; r1[2]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 1.419      ;
; -0.387 ; r1[2]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 1.419      ;
; -0.387 ; r1[2]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 1.000        ; 0.000      ; 1.419      ;
; -0.371 ; TimerController:fsm|state[3] ; r2[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.006      ; 1.409      ;
; -0.371 ; TimerController:fsm|state[3] ; r2[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.006      ; 1.409      ;
; -0.371 ; TimerController:fsm|state[3] ; r2[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.006      ; 1.409      ;
; -0.371 ; TimerController:fsm|state[3] ; r2[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 1.000        ; 0.006      ; 1.409      ;
+--------+------------------------------+---------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'divideClock:ledrclock|clk_out'                                                                                                             ;
+--------+------------------------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.522 ; TimerController:fsm|state[3] ; LEDR[0]~reg0 ; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 1.000        ; -0.829     ; 0.725      ;
; -0.504 ; TimerController:fsm|state[0] ; LEDR[0]~reg0 ; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 1.000        ; -0.830     ; 0.706      ;
; -0.500 ; TimerController:fsm|state[2] ; LEDR[0]~reg0 ; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 1.000        ; -0.829     ; 0.703      ;
; -0.493 ; TimerController:fsm|state[1] ; LEDR[0]~reg0 ; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 1.000        ; -0.830     ; 0.695      ;
; 0.665  ; LEDR[0]~reg0                 ; LEDR[0]~reg0 ; divideClock:ledrclock|clk_out ; divideClock:ledrclock|clk_out ; 1.000        ; 0.000      ; 0.367      ;
+--------+------------------------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                   ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.284 ; divideClock:dvd|clk_out       ; divideClock:dvd|clk_out       ; divideClock:dvd|clk_out       ; CLOCK_50    ; 0.000        ; 1.800      ; 0.809      ;
; -1.078 ; divideClock:ledrclock|clk_out ; divideClock:ledrclock|clk_out ; divideClock:ledrclock|clk_out ; CLOCK_50    ; 0.000        ; 1.797      ; 1.012      ;
; -0.784 ; divideClock:dvd|clk_out       ; divideClock:dvd|clk_out       ; divideClock:dvd|clk_out       ; CLOCK_50    ; -0.500       ; 1.800      ; 0.809      ;
; -0.578 ; divideClock:ledrclock|clk_out ; divideClock:ledrclock|clk_out ; divideClock:ledrclock|clk_out ; CLOCK_50    ; -0.500       ; 1.797      ; 1.012      ;
; 0.215  ; divideClock:dvd|ct[0]         ; divideClock:dvd|ct[0]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; TimerController:fsm|state[2]  ; TimerController:fsm|state[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; TimerController:fsm|state[0]  ; TimerController:fsm|state[0]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sel                           ; sel                           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.487  ; TimerController:fsm|state[1]  ; sel                           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.001     ; 0.638      ;
; 0.554  ; TimerController:fsm|state[3]  ; TimerController:fsm|state[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.706      ;
; 0.561  ; TimerController:fsm|state[2]  ; TimerController:fsm|state[1]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.001      ; 0.714      ;
; 0.562  ; TimerController:fsm|state[1]  ; TimerController:fsm|state[0]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.714      ;
; 0.563  ; TimerController:fsm|state[2]  ; TimerController:fsm|state[0]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.001      ; 0.716      ;
; 0.568  ; TimerController:fsm|state[1]  ; TimerController:fsm|state[1]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.576  ; TimerController:fsm|state[2]  ; timeStore[12]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 0.723      ;
; 0.578  ; TimerController:fsm|state[2]  ; timeStore[8]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 0.725      ;
; 0.589  ; divideClock:dvd|ct[0]         ; divideClock:dvd|clk_out       ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.741      ;
; 0.610  ; TimerController:fsm|state[2]  ; timeStore[14]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 0.757      ;
; 0.614  ; TimerController:fsm|state[2]  ; timeStore[11]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 0.761      ;
; 0.616  ; TimerController:fsm|state[2]  ; timeStore[9]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 0.763      ;
; 0.632  ; TimerController:fsm|state[0]  ; TimerController:fsm|state[1]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.784      ;
; 0.634  ; TimerController:fsm|state[1]  ; timeStore[6]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 0.780      ;
; 0.648  ; TimerController:fsm|state[3]  ; TimerController:fsm|state[1]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.001      ; 0.801      ;
; 0.650  ; TimerController:fsm|state[3]  ; sel                           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.802      ;
; 0.652  ; TimerController:fsm|state[2]  ; timeStore[0]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 0.799      ;
; 0.654  ; TimerController:fsm|state[1]  ; TimerController:fsm|state[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.001     ; 0.805      ;
; 0.655  ; TimerController:fsm|state[2]  ; timeStore[3]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 0.802      ;
; 0.659  ; TimerController:fsm|state[2]  ; timeStore[4]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 0.806      ;
; 0.691  ; TimerController:fsm|state[1]  ; timeStore[4]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 0.837      ;
; 0.692  ; TimerController:fsm|state[1]  ; timeStore[2]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 0.838      ;
; 0.694  ; TimerController:fsm|state[1]  ; timeStore[1]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 0.840      ;
; 0.694  ; TimerController:fsm|state[1]  ; timeStore[0]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 0.840      ;
; 0.694  ; TimerController:fsm|state[1]  ; timeStore[3]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 0.840      ;
; 0.707  ; TimerController:fsm|state[2]  ; TimerController:fsm|state[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.859      ;
; 0.730  ; divideClock:dvd|ct[12]        ; divideClock:dvd|ct[12]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.882      ;
; 0.730  ; TimerController:fsm|state[2]  ; timeStore[1]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 0.877      ;
; 0.735  ; TimerController:fsm|state[2]  ; timeStore[2]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 0.882      ;
; 0.738  ; TimerController:fsm|state[2]  ; timeStore[6]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 0.885      ;
; 0.757  ; TimerController:fsm|state[3]  ; TimerController:fsm|state[0]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.001      ; 0.910      ;
; 0.761  ; TimerController:fsm|state[0]  ; TimerController:fsm|state[2]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.001     ; 0.912      ;
; 0.778  ; TimerController:fsm|state[2]  ; sel                           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.803  ; divideClock:dvd|ct[7]         ; divideClock:dvd|ct[7]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.955      ;
; 0.816  ; TimerController:fsm|state[2]  ; timeStore[5]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 0.963      ;
; 0.834  ; TimerController:fsm|state[1]  ; TimerController:fsm|state[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.001     ; 0.985      ;
; 0.839  ; TimerController:fsm|state[0]  ; sel                           ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.001     ; 0.990      ;
; 0.842  ; divideClock:dvd|ct[9]         ; divideClock:dvd|ct[9]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 0.994      ;
; 0.847  ; TimerController:fsm|state[2]  ; timeStore[13]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 0.994      ;
; 0.860  ; TimerController:fsm|state[2]  ; timeStore[10]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 1.007      ;
; 0.872  ; TimerController:fsm|state[1]  ; timeStore[5]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 1.018      ;
; 0.877  ; TimerController:fsm|state[0]  ; TimerController:fsm|state[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.001     ; 1.028      ;
; 0.902  ; divideClock:dvd|ct[31]        ; divideClock:dvd|ct[31]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.917  ; divideClock:dvd|ct[6]         ; divideClock:dvd|ct[6]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.918  ; divideClock:dvd|ct[8]         ; divideClock:dvd|ct[8]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.953  ; divideClock:dvd|ct[7]         ; divideClock:dvd|ct[9]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.973  ; divideClock:dvd|ct[8]         ; divideClock:dvd|ct[9]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.125      ;
; 1.001  ; divideClock:dvd|ct[7]         ; divideClock:dvd|ct[8]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.153      ;
; 1.007  ; TimerController:fsm|state[3]  ; TimerController:fsm|state[3]  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.159      ;
; 1.019  ; divideClock:dvd|ct[29]        ; divideClock:dvd|ct[29]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.171      ;
; 1.024  ; divideClock:dvd|ct[25]        ; divideClock:dvd|ct[25]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.176      ;
; 1.024  ; divideClock:dvd|ct[28]        ; divideClock:dvd|ct[28]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.176      ;
; 1.034  ; divideClock:dvd|ct[23]        ; divideClock:dvd|ct[23]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.186      ;
; 1.036  ; divideClock:dvd|ct[24]        ; divideClock:dvd|ct[24]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.188      ;
; 1.036  ; divideClock:dvd|ct[26]        ; divideClock:dvd|ct[26]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.188      ;
; 1.037  ; divideClock:dvd|ct[15]        ; divideClock:dvd|ct[15]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.189      ;
; 1.037  ; divideClock:dvd|ct[27]        ; divideClock:dvd|ct[27]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.189      ;
; 1.043  ; TimerController:fsm|state[3]  ; timeStore[8]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 1.190      ;
; 1.043  ; TimerController:fsm|state[3]  ; timeStore[10]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 1.190      ;
; 1.043  ; TimerController:fsm|state[3]  ; timeStore[12]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 1.190      ;
; 1.043  ; TimerController:fsm|state[3]  ; timeStore[13]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 1.190      ;
; 1.049  ; divideClock:dvd|ct[6]         ; divideClock:dvd|ct[7]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.201      ;
; 1.049  ; TimerController:fsm|state[0]  ; timeStore[8]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 1.195      ;
; 1.049  ; TimerController:fsm|state[0]  ; timeStore[10]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 1.195      ;
; 1.049  ; TimerController:fsm|state[0]  ; timeStore[12]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 1.195      ;
; 1.049  ; TimerController:fsm|state[0]  ; timeStore[13]                 ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 1.195      ;
; 1.052  ; divideClock:dvd|ct[9]         ; divideClock:dvd|ct[12]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.204      ;
; 1.058  ; divideClock:dvd|ct[3]         ; divideClock:dvd|ct[4]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.210      ;
; 1.058  ; divideClock:dvd|ct[7]         ; divideClock:dvd|ct[12]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.210      ;
; 1.065  ; divideClock:dvd|ct[12]        ; divideClock:dvd|ct[13]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.217      ;
; 1.072  ; TimerController:fsm|state[0]  ; timeStore[0]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 1.218      ;
; 1.072  ; TimerController:fsm|state[0]  ; timeStore[1]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 1.218      ;
; 1.072  ; TimerController:fsm|state[0]  ; timeStore[2]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 1.218      ;
; 1.072  ; TimerController:fsm|state[0]  ; timeStore[3]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 1.218      ;
; 1.072  ; TimerController:fsm|state[0]  ; timeStore[6]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 1.218      ;
; 1.072  ; TimerController:fsm|state[0]  ; timeStore[4]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 1.218      ;
; 1.072  ; TimerController:fsm|state[0]  ; timeStore[5]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 1.218      ;
; 1.078  ; divideClock:dvd|ct[8]         ; divideClock:dvd|ct[12]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.230      ;
; 1.083  ; divideClock:dvd|ct[30]        ; divideClock:dvd|ct[30]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.235      ;
; 1.093  ; divideClock:dvd|ct[3]         ; divideClock:dvd|ct[5]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.245      ;
; 1.098  ; r0[3]                         ; TimerController:fsm|state[1]  ; divideClock:dvd|clk_out       ; CLOCK_50    ; 0.000        ; -0.006     ; 1.244      ;
; 1.099  ; divideClock:dvd|ct[6]         ; divideClock:dvd|ct[9]         ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.251      ;
; 1.100  ; divideClock:dvd|ct[12]        ; divideClock:dvd|ct[14]        ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; 0.000      ; 1.252      ;
; 1.104  ; r1[3]                         ; TimerController:fsm|state[1]  ; divideClock:dvd|clk_out       ; CLOCK_50    ; 0.000        ; -0.005     ; 1.251      ;
; 1.113  ; TimerController:fsm|state[3]  ; timeStore[0]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 1.260      ;
; 1.113  ; TimerController:fsm|state[3]  ; timeStore[1]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 1.260      ;
; 1.113  ; TimerController:fsm|state[3]  ; timeStore[2]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 1.260      ;
; 1.113  ; TimerController:fsm|state[3]  ; timeStore[3]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 1.260      ;
; 1.113  ; TimerController:fsm|state[3]  ; timeStore[6]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 1.260      ;
; 1.113  ; TimerController:fsm|state[3]  ; timeStore[4]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 1.260      ;
; 1.113  ; TimerController:fsm|state[3]  ; timeStore[5]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.005     ; 1.260      ;
; 1.119  ; TimerController:fsm|state[1]  ; timeStore[8]                  ; CLOCK_50                      ; CLOCK_50    ; 0.000        ; -0.006     ; 1.265      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'divideClock:dvd|clk_out'                                                                                                  ;
+-------+------------------------------+---------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------+-------------------------+-------------------------+--------------+------------+------------+
; 0.215 ; r0[0]                        ; r0[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; r1[0]                        ; r1[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; r1[2]                        ; r1[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; r1[3]                        ; r1[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; r2[0]                        ; r2[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; r3[0]                        ; r3[0]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; r3[1]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; r3[2]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; r3[3]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.253 ; r3[0]                        ; r3[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.405      ;
; 0.374 ; r3[2]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.428 ; r1[2]                        ; r1[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.580      ;
; 0.444 ; timeStore[4]                 ; r1[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.011      ; 0.607      ;
; 0.444 ; timeStore[6]                 ; r1[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.011      ; 0.607      ;
; 0.490 ; timeStore[11]                ; r2[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.011      ; 0.653      ;
; 0.503 ; r1[0]                        ; r1[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.655      ;
; 0.525 ; r0[3]                        ; r0[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.677      ;
; 0.529 ; r0[0]                        ; r0[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.681      ;
; 0.537 ; r0[3]                        ; r0[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.689      ;
; 0.541 ; r0[3]                        ; r0[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; r2[0]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; r3[1]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.695      ;
; 0.548 ; r3[0]                        ; r3[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.700      ;
; 0.555 ; timeStore[8]                 ; r2[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.011      ; 0.718      ;
; 0.560 ; timeStore[9]                 ; r2[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.011      ; 0.723      ;
; 0.560 ; timeStore[10]                ; r2[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.011      ; 0.723      ;
; 0.561 ; timeStore[0]                 ; r0[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.012      ; 0.725      ;
; 0.566 ; r0[2]                        ; r0[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.718      ;
; 0.570 ; timeStore[5]                 ; r1[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.011      ; 0.733      ;
; 0.570 ; timeStore[12]                ; r3[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.009      ; 0.731      ;
; 0.572 ; timeStore[2]                 ; r0[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.012      ; 0.736      ;
; 0.576 ; timeStore[1]                 ; r0[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.012      ; 0.740      ;
; 0.583 ; r0[1]                        ; r0[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.735      ;
; 0.584 ; timeStore[3]                 ; r0[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.012      ; 0.748      ;
; 0.595 ; r2[1]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.747      ;
; 0.612 ; r0[0]                        ; r0[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.764      ;
; 0.617 ; r1[1]                        ; r1[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.769      ;
; 0.625 ; r2[0]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.777      ;
; 0.630 ; r2[0]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.782      ;
; 0.640 ; r1[0]                        ; r1[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.792      ;
; 0.640 ; r1[0]                        ; r1[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.792      ;
; 0.650 ; r0[2]                        ; r0[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.802      ;
; 0.666 ; r0[0]                        ; r0[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.818      ;
; 0.667 ; timeStore[14]                ; r3[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.009      ; 0.828      ;
; 0.671 ; timeStore[13]                ; r3[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.009      ; 0.832      ;
; 0.671 ; r0[1]                        ; r0[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.823      ;
; 0.671 ; r0[2]                        ; r0[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.823      ;
; 0.677 ; r2[2]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.829      ;
; 0.685 ; TimerController:fsm|state[3] ; r3[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.004      ; 0.841      ;
; 0.686 ; TimerController:fsm|state[3] ; r2[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.844      ;
; 0.687 ; TimerController:fsm|state[3] ; r2[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.845      ;
; 0.690 ; TimerController:fsm|state[3] ; r2[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.848      ;
; 0.691 ; TimerController:fsm|state[3] ; r2[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.849      ;
; 0.693 ; r0[1]                        ; r0[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.845      ;
; 0.695 ; TimerController:fsm|state[3] ; r0[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.007      ; 0.854      ;
; 0.700 ; TimerController:fsm|state[3] ; r0[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.007      ; 0.859      ;
; 0.705 ; TimerController:fsm|state[3] ; r0[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.007      ; 0.864      ;
; 0.706 ; TimerController:fsm|state[3] ; r0[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.007      ; 0.865      ;
; 0.714 ; r2[1]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.866      ;
; 0.735 ; TimerController:fsm|state[1] ; r3[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.003      ; 0.890      ;
; 0.736 ; TimerController:fsm|state[3] ; r1[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.894      ;
; 0.736 ; TimerController:fsm|state[1] ; r2[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.005      ; 0.893      ;
; 0.737 ; TimerController:fsm|state[1] ; r2[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.005      ; 0.894      ;
; 0.740 ; TimerController:fsm|state[1] ; r2[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.005      ; 0.897      ;
; 0.741 ; TimerController:fsm|state[1] ; r2[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.005      ; 0.898      ;
; 0.742 ; TimerController:fsm|state[2] ; r3[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.004      ; 0.898      ;
; 0.743 ; TimerController:fsm|state[2] ; r2[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.901      ;
; 0.744 ; TimerController:fsm|state[2] ; r2[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.902      ;
; 0.745 ; TimerController:fsm|state[1] ; r0[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.903      ;
; 0.747 ; TimerController:fsm|state[2] ; r2[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.905      ;
; 0.748 ; TimerController:fsm|state[2] ; r2[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.906      ;
; 0.750 ; TimerController:fsm|state[1] ; r0[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.908      ;
; 0.752 ; TimerController:fsm|state[2] ; r0[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.007      ; 0.911      ;
; 0.755 ; TimerController:fsm|state[1] ; r0[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.913      ;
; 0.756 ; TimerController:fsm|state[1] ; r0[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.914      ;
; 0.757 ; TimerController:fsm|state[2] ; r0[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.007      ; 0.916      ;
; 0.757 ; r2[1]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.909      ;
; 0.759 ; r1[1]                        ; r1[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.911      ;
; 0.759 ; r1[1]                        ; r1[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.911      ;
; 0.760 ; r3[1]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.912      ;
; 0.760 ; r2[2]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.912      ;
; 0.761 ; r2[3]                        ; r2[3]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.913      ;
; 0.762 ; TimerController:fsm|state[2] ; r0[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.007      ; 0.921      ;
; 0.763 ; TimerController:fsm|state[2] ; r0[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.007      ; 0.922      ;
; 0.765 ; r3[0]                        ; r3[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.917      ;
; 0.772 ; r1[3]                        ; r1[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.924      ;
; 0.775 ; r2[3]                        ; r2[2]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.927      ;
; 0.777 ; r2[3]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.929      ;
; 0.786 ; TimerController:fsm|state[1] ; r1[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.005      ; 0.943      ;
; 0.789 ; r2[2]                        ; r2[1]   ; divideClock:dvd|clk_out ; divideClock:dvd|clk_out ; 0.000        ; 0.000      ; 0.941      ;
; 0.793 ; TimerController:fsm|state[2] ; r1[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.951      ;
; 0.800 ; TimerController:fsm|state[3] ; r1[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.958      ;
; 0.805 ; TimerController:fsm|state[3] ; r1[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.963      ;
; 0.805 ; TimerController:fsm|state[3] ; r1[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.006      ; 0.963      ;
; 0.818 ; TimerController:fsm|state[3] ; r3[1]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.004      ; 0.974      ;
; 0.820 ; TimerController:fsm|state[3] ; r3[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.004      ; 0.976      ;
; 0.825 ; TimerController:fsm|state[3] ; r3[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.004      ; 0.981      ;
; 0.850 ; TimerController:fsm|state[1] ; r1[2]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.005      ; 1.007      ;
; 0.855 ; TimerController:fsm|state[1] ; r1[3]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.005      ; 1.012      ;
; 0.855 ; TimerController:fsm|state[1] ; r1[0]   ; CLOCK_50                ; divideClock:dvd|clk_out ; 0.000        ; 0.005      ; 1.012      ;
+-------+------------------------------+---------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'divideClock:ledrclock|clk_out'                                                                                                             ;
+-------+------------------------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; LEDR[0]~reg0                 ; LEDR[0]~reg0 ; divideClock:ledrclock|clk_out ; divideClock:ledrclock|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 1.373 ; TimerController:fsm|state[1] ; LEDR[0]~reg0 ; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 0.000        ; -0.830     ; 0.695      ;
; 1.380 ; TimerController:fsm|state[2] ; LEDR[0]~reg0 ; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 0.000        ; -0.829     ; 0.703      ;
; 1.384 ; TimerController:fsm|state[0] ; LEDR[0]~reg0 ; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 0.000        ; -0.830     ; 0.706      ;
; 1.402 ; TimerController:fsm|state[3] ; LEDR[0]~reg0 ; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 0.000        ; -0.829     ; 0.725      ;
+-------+------------------------------+--------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TimerController:fsm|state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TimerController:fsm|state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TimerController:fsm|state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TimerController:fsm|state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TimerController:fsm|state[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TimerController:fsm|state[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TimerController:fsm|state[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TimerController:fsm|state[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|clk_out       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|clk_out       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[23]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[23]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[24]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[24]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[25]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[25]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[26]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[26]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[27]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[27]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[28]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[28]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[29]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[29]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[30]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[30]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[31]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[31]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:dvd|ct[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; divideClock:ledrclock|clk_out ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; divideClock:ledrclock|clk_out ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sel                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sel                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[10]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[10]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[11]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[11]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[12]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[12]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[13]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[13]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[14]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[14]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; timeStore[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; timeStore[5]                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'divideClock:dvd|clk_out'                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r0[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r0[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r0[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r0[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r0[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r0[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r0[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r0[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r1[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r1[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r1[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r1[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r1[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r1[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r1[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r1[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r2[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r2[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r2[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r2[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r2[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r2[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r2[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r2[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r3[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r3[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r3[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r3[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r3[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r3[2]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r3[3]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r3[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; dvd|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; dvd|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; dvd|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; dvd|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; dvd|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; dvd|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r0[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r0[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r0[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r0[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r0[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r0[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r0[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r0[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r1[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r1[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r1[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r1[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r1[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r1[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r1[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r1[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r2[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r2[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r2[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r2[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r2[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r2[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r2[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r2[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r3[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r3[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r3[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r3[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r3[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r3[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:dvd|clk_out ; Rise       ; r3[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:dvd|clk_out ; Rise       ; r3[3]|clk                    ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'divideClock:ledrclock|clk_out'                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; divideClock:ledrclock|clk_out ; Rise       ; LEDR[0]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; divideClock:ledrclock|clk_out ; Rise       ; LEDR[0]~reg0             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:ledrclock|clk_out ; Rise       ; LEDR[0]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:ledrclock|clk_out ; Rise       ; LEDR[0]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divideClock:ledrclock|clk_out ; Rise       ; ledrclock|clk_out|regout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divideClock:ledrclock|clk_out ; Rise       ; ledrclock|clk_out|regout ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 2.977 ; 2.977 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 2.407 ; 2.407 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 2.897 ; 2.897 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 2.977 ; 2.977 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.235 ; 0.235 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.124 ; 0.124 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.235 ; 0.235 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.175 ; 0.175 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.131 ; 0.131 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.157 ; 0.157 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.117 ; 0.117 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.049 ; 0.049 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.009 ; 0.009 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.159 ; -2.159 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.159 ; -2.159 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -2.564 ; -2.564 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -2.517 ; -2.517 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.446  ; 0.446  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.028  ; 0.028  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.197  ; 0.197  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.187  ; 0.187  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.317  ; 0.317  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.014 ; -0.014 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.380  ; 0.380  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.446  ; 0.446  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.430  ; 0.430  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; HEX0[*]   ; CLOCK_50                      ; 5.263 ; 5.263 ; Rise       ; CLOCK_50                      ;
;  HEX0[0]  ; CLOCK_50                      ; 5.243 ; 5.243 ; Rise       ; CLOCK_50                      ;
;  HEX0[1]  ; CLOCK_50                      ; 5.259 ; 5.259 ; Rise       ; CLOCK_50                      ;
;  HEX0[2]  ; CLOCK_50                      ; 5.263 ; 5.263 ; Rise       ; CLOCK_50                      ;
;  HEX0[3]  ; CLOCK_50                      ; 5.257 ; 5.257 ; Rise       ; CLOCK_50                      ;
;  HEX0[4]  ; CLOCK_50                      ; 5.247 ; 5.247 ; Rise       ; CLOCK_50                      ;
;  HEX0[5]  ; CLOCK_50                      ; 5.247 ; 5.247 ; Rise       ; CLOCK_50                      ;
;  HEX0[6]  ; CLOCK_50                      ; 5.251 ; 5.251 ; Rise       ; CLOCK_50                      ;
; HEX1[*]   ; CLOCK_50                      ; 5.273 ; 5.273 ; Rise       ; CLOCK_50                      ;
;  HEX1[0]  ; CLOCK_50                      ; 5.264 ; 5.264 ; Rise       ; CLOCK_50                      ;
;  HEX1[1]  ; CLOCK_50                      ; 5.105 ; 5.105 ; Rise       ; CLOCK_50                      ;
;  HEX1[2]  ; CLOCK_50                      ; 5.105 ; 5.105 ; Rise       ; CLOCK_50                      ;
;  HEX1[3]  ; CLOCK_50                      ; 5.110 ; 5.110 ; Rise       ; CLOCK_50                      ;
;  HEX1[4]  ; CLOCK_50                      ; 5.004 ; 5.004 ; Rise       ; CLOCK_50                      ;
;  HEX1[5]  ; CLOCK_50                      ; 5.135 ; 5.135 ; Rise       ; CLOCK_50                      ;
;  HEX1[6]  ; CLOCK_50                      ; 5.273 ; 5.273 ; Rise       ; CLOCK_50                      ;
; HEX2[*]   ; CLOCK_50                      ; 5.296 ; 5.296 ; Rise       ; CLOCK_50                      ;
;  HEX2[0]  ; CLOCK_50                      ; 5.096 ; 5.096 ; Rise       ; CLOCK_50                      ;
;  HEX2[1]  ; CLOCK_50                      ; 5.235 ; 5.235 ; Rise       ; CLOCK_50                      ;
;  HEX2[2]  ; CLOCK_50                      ; 5.282 ; 5.282 ; Rise       ; CLOCK_50                      ;
;  HEX2[3]  ; CLOCK_50                      ; 5.273 ; 5.273 ; Rise       ; CLOCK_50                      ;
;  HEX2[4]  ; CLOCK_50                      ; 5.296 ; 5.296 ; Rise       ; CLOCK_50                      ;
;  HEX2[5]  ; CLOCK_50                      ; 5.255 ; 5.255 ; Rise       ; CLOCK_50                      ;
;  HEX2[6]  ; CLOCK_50                      ; 5.265 ; 5.265 ; Rise       ; CLOCK_50                      ;
; HEX3[*]   ; CLOCK_50                      ; 5.411 ; 5.411 ; Rise       ; CLOCK_50                      ;
;  HEX3[0]  ; CLOCK_50                      ; 5.106 ; 5.106 ; Rise       ; CLOCK_50                      ;
;  HEX3[1]  ; CLOCK_50                      ; 5.259 ; 5.259 ; Rise       ; CLOCK_50                      ;
;  HEX3[2]  ; CLOCK_50                      ; 5.261 ; 5.261 ; Rise       ; CLOCK_50                      ;
;  HEX3[3]  ; CLOCK_50                      ; 5.117 ; 5.117 ; Rise       ; CLOCK_50                      ;
;  HEX3[4]  ; CLOCK_50                      ; 5.411 ; 5.411 ; Rise       ; CLOCK_50                      ;
;  HEX3[5]  ; CLOCK_50                      ; 5.106 ; 5.106 ; Rise       ; CLOCK_50                      ;
;  HEX3[6]  ; CLOCK_50                      ; 5.129 ; 5.129 ; Rise       ; CLOCK_50                      ;
; HEX0[*]   ; divideClock:dvd|clk_out       ; 5.152 ; 5.152 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[0]  ; divideClock:dvd|clk_out       ; 5.136 ; 5.136 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[1]  ; divideClock:dvd|clk_out       ; 5.145 ; 5.145 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[2]  ; divideClock:dvd|clk_out       ; 5.152 ; 5.152 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[3]  ; divideClock:dvd|clk_out       ; 5.149 ; 5.149 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[4]  ; divideClock:dvd|clk_out       ; 5.132 ; 5.132 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[5]  ; divideClock:dvd|clk_out       ; 5.142 ; 5.142 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[6]  ; divideClock:dvd|clk_out       ; 5.146 ; 5.146 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX1[*]   ; divideClock:dvd|clk_out       ; 5.122 ; 5.122 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[0]  ; divideClock:dvd|clk_out       ; 5.113 ; 5.113 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[1]  ; divideClock:dvd|clk_out       ; 4.959 ; 4.959 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[2]  ; divideClock:dvd|clk_out       ; 4.953 ; 4.953 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[3]  ; divideClock:dvd|clk_out       ; 4.951 ; 4.951 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[4]  ; divideClock:dvd|clk_out       ; 4.775 ; 4.775 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[5]  ; divideClock:dvd|clk_out       ; 4.974 ; 4.974 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[6]  ; divideClock:dvd|clk_out       ; 5.122 ; 5.122 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX2[*]   ; divideClock:dvd|clk_out       ; 5.113 ; 5.113 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[0]  ; divideClock:dvd|clk_out       ; 4.913 ; 4.913 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[1]  ; divideClock:dvd|clk_out       ; 5.049 ; 5.049 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[2]  ; divideClock:dvd|clk_out       ; 5.101 ; 5.101 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[3]  ; divideClock:dvd|clk_out       ; 5.091 ; 5.091 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[4]  ; divideClock:dvd|clk_out       ; 5.113 ; 5.113 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[5]  ; divideClock:dvd|clk_out       ; 5.074 ; 5.074 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[6]  ; divideClock:dvd|clk_out       ; 5.086 ; 5.086 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX3[*]   ; divideClock:dvd|clk_out       ; 5.162 ; 5.162 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[0]  ; divideClock:dvd|clk_out       ; 4.921 ; 4.921 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[1]  ; divideClock:dvd|clk_out       ; 5.080 ; 5.080 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[2]  ; divideClock:dvd|clk_out       ; 5.075 ; 5.075 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[3]  ; divideClock:dvd|clk_out       ; 4.933 ; 4.933 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[4]  ; divideClock:dvd|clk_out       ; 5.162 ; 5.162 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[5]  ; divideClock:dvd|clk_out       ; 4.928 ; 4.928 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[6]  ; divideClock:dvd|clk_out       ; 4.943 ; 4.943 ; Rise       ; divideClock:dvd|clk_out       ;
; LEDR[*]   ; divideClock:ledrclock|clk_out ; 4.258 ; 4.258 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[0]  ; divideClock:ledrclock|clk_out ; 4.258 ; 4.258 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[1]  ; divideClock:ledrclock|clk_out ; 4.235 ; 4.235 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[2]  ; divideClock:ledrclock|clk_out ; 4.091 ; 4.091 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[3]  ; divideClock:ledrclock|clk_out ; 3.927 ; 3.927 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[4]  ; divideClock:ledrclock|clk_out ; 4.186 ; 4.186 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[5]  ; divideClock:ledrclock|clk_out ; 3.917 ; 3.917 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[6]  ; divideClock:ledrclock|clk_out ; 3.917 ; 3.917 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[7]  ; divideClock:ledrclock|clk_out ; 4.186 ; 4.186 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[8]  ; divideClock:ledrclock|clk_out ; 4.225 ; 4.225 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[9]  ; divideClock:ledrclock|clk_out ; 4.044 ; 4.044 ; Rise       ; divideClock:ledrclock|clk_out ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; HEX0[*]   ; CLOCK_50                      ; 5.046 ; 5.046 ; Rise       ; CLOCK_50                      ;
;  HEX0[0]  ; CLOCK_50                      ; 5.046 ; 5.046 ; Rise       ; CLOCK_50                      ;
;  HEX0[1]  ; CLOCK_50                      ; 5.087 ; 5.087 ; Rise       ; CLOCK_50                      ;
;  HEX0[2]  ; CLOCK_50                      ; 5.063 ; 5.063 ; Rise       ; CLOCK_50                      ;
;  HEX0[3]  ; CLOCK_50                      ; 5.060 ; 5.060 ; Rise       ; CLOCK_50                      ;
;  HEX0[4]  ; CLOCK_50                      ; 5.049 ; 5.049 ; Rise       ; CLOCK_50                      ;
;  HEX0[5]  ; CLOCK_50                      ; 5.050 ; 5.050 ; Rise       ; CLOCK_50                      ;
;  HEX0[6]  ; CLOCK_50                      ; 5.055 ; 5.055 ; Rise       ; CLOCK_50                      ;
; HEX1[*]   ; CLOCK_50                      ; 4.382 ; 4.382 ; Rise       ; CLOCK_50                      ;
;  HEX1[0]  ; CLOCK_50                      ; 5.048 ; 5.048 ; Rise       ; CLOCK_50                      ;
;  HEX1[1]  ; CLOCK_50                      ; 4.883 ; 4.883 ; Rise       ; CLOCK_50                      ;
;  HEX1[2]  ; CLOCK_50                      ; 4.875 ; 4.875 ; Rise       ; CLOCK_50                      ;
;  HEX1[3]  ; CLOCK_50                      ; 4.898 ; 4.898 ; Rise       ; CLOCK_50                      ;
;  HEX1[4]  ; CLOCK_50                      ; 4.382 ; 4.382 ; Rise       ; CLOCK_50                      ;
;  HEX1[5]  ; CLOCK_50                      ; 4.923 ; 4.923 ; Rise       ; CLOCK_50                      ;
;  HEX1[6]  ; CLOCK_50                      ; 5.059 ; 5.059 ; Rise       ; CLOCK_50                      ;
; HEX2[*]   ; CLOCK_50                      ; 4.836 ; 4.836 ; Rise       ; CLOCK_50                      ;
;  HEX2[0]  ; CLOCK_50                      ; 4.836 ; 4.836 ; Rise       ; CLOCK_50                      ;
;  HEX2[1]  ; CLOCK_50                      ; 4.977 ; 4.977 ; Rise       ; CLOCK_50                      ;
;  HEX2[2]  ; CLOCK_50                      ; 5.017 ; 5.017 ; Rise       ; CLOCK_50                      ;
;  HEX2[3]  ; CLOCK_50                      ; 5.026 ; 5.026 ; Rise       ; CLOCK_50                      ;
;  HEX2[4]  ; CLOCK_50                      ; 5.041 ; 5.041 ; Rise       ; CLOCK_50                      ;
;  HEX2[5]  ; CLOCK_50                      ; 5.000 ; 5.000 ; Rise       ; CLOCK_50                      ;
;  HEX2[6]  ; CLOCK_50                      ; 5.015 ; 5.015 ; Rise       ; CLOCK_50                      ;
; HEX3[*]   ; CLOCK_50                      ; 4.556 ; 4.556 ; Rise       ; CLOCK_50                      ;
;  HEX3[0]  ; CLOCK_50                      ; 4.851 ; 4.851 ; Rise       ; CLOCK_50                      ;
;  HEX3[1]  ; CLOCK_50                      ; 5.029 ; 5.029 ; Rise       ; CLOCK_50                      ;
;  HEX3[2]  ; CLOCK_50                      ; 5.000 ; 5.000 ; Rise       ; CLOCK_50                      ;
;  HEX3[3]  ; CLOCK_50                      ; 4.862 ; 4.862 ; Rise       ; CLOCK_50                      ;
;  HEX3[4]  ; CLOCK_50                      ; 4.556 ; 4.556 ; Rise       ; CLOCK_50                      ;
;  HEX3[5]  ; CLOCK_50                      ; 4.851 ; 4.851 ; Rise       ; CLOCK_50                      ;
;  HEX3[6]  ; CLOCK_50                      ; 4.874 ; 4.874 ; Rise       ; CLOCK_50                      ;
; HEX0[*]   ; divideClock:dvd|clk_out       ; 5.077 ; 5.077 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[0]  ; divideClock:dvd|clk_out       ; 5.077 ; 5.077 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[1]  ; divideClock:dvd|clk_out       ; 5.102 ; 5.102 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[2]  ; divideClock:dvd|clk_out       ; 5.094 ; 5.094 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[3]  ; divideClock:dvd|clk_out       ; 5.091 ; 5.091 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[4]  ; divideClock:dvd|clk_out       ; 5.080 ; 5.080 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[5]  ; divideClock:dvd|clk_out       ; 5.081 ; 5.081 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[6]  ; divideClock:dvd|clk_out       ; 5.086 ; 5.086 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX1[*]   ; divideClock:dvd|clk_out       ; 4.366 ; 4.366 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[0]  ; divideClock:dvd|clk_out       ; 4.890 ; 4.890 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[1]  ; divideClock:dvd|clk_out       ; 4.725 ; 4.725 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[2]  ; divideClock:dvd|clk_out       ; 4.717 ; 4.717 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[3]  ; divideClock:dvd|clk_out       ; 4.740 ; 4.740 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[4]  ; divideClock:dvd|clk_out       ; 4.366 ; 4.366 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[5]  ; divideClock:dvd|clk_out       ; 4.765 ; 4.765 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[6]  ; divideClock:dvd|clk_out       ; 4.901 ; 4.901 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX2[*]   ; divideClock:dvd|clk_out       ; 4.697 ; 4.697 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[0]  ; divideClock:dvd|clk_out       ; 4.697 ; 4.697 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[1]  ; divideClock:dvd|clk_out       ; 4.838 ; 4.838 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[2]  ; divideClock:dvd|clk_out       ; 4.878 ; 4.878 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[3]  ; divideClock:dvd|clk_out       ; 4.887 ; 4.887 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[4]  ; divideClock:dvd|clk_out       ; 4.902 ; 4.902 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[5]  ; divideClock:dvd|clk_out       ; 4.861 ; 4.861 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[6]  ; divideClock:dvd|clk_out       ; 4.876 ; 4.876 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX3[*]   ; divideClock:dvd|clk_out       ; 4.689 ; 4.689 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[0]  ; divideClock:dvd|clk_out       ; 4.689 ; 4.689 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[1]  ; divideClock:dvd|clk_out       ; 4.867 ; 4.867 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[2]  ; divideClock:dvd|clk_out       ; 4.838 ; 4.838 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[3]  ; divideClock:dvd|clk_out       ; 4.700 ; 4.700 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[4]  ; divideClock:dvd|clk_out       ; 4.812 ; 4.812 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[5]  ; divideClock:dvd|clk_out       ; 4.689 ; 4.689 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[6]  ; divideClock:dvd|clk_out       ; 4.712 ; 4.712 ; Rise       ; divideClock:dvd|clk_out       ;
; LEDR[*]   ; divideClock:ledrclock|clk_out ; 3.917 ; 3.917 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[0]  ; divideClock:ledrclock|clk_out ; 4.258 ; 4.258 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[1]  ; divideClock:ledrclock|clk_out ; 4.235 ; 4.235 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[2]  ; divideClock:ledrclock|clk_out ; 4.091 ; 4.091 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[3]  ; divideClock:ledrclock|clk_out ; 3.927 ; 3.927 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[4]  ; divideClock:ledrclock|clk_out ; 4.186 ; 4.186 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[5]  ; divideClock:ledrclock|clk_out ; 3.917 ; 3.917 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[6]  ; divideClock:ledrclock|clk_out ; 3.917 ; 3.917 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[7]  ; divideClock:ledrclock|clk_out ; 4.186 ; 4.186 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[8]  ; divideClock:ledrclock|clk_out ; 4.225 ; 4.225 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[9]  ; divideClock:ledrclock|clk_out ; 4.044 ; 4.044 ; Rise       ; divideClock:ledrclock|clk_out ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+--------------------------------+----------+--------+----------+---------+---------------------+
; Clock                          ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack               ; -38.548  ; -1.393 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50                      ; -38.548  ; -1.393 ; N/A      ; N/A     ; -1.631              ;
;  divideClock:dvd|clk_out       ; -2.914   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
;  divideClock:ledrclock|clk_out ; -1.481   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS                ; -305.753 ; -2.362 ; 0.0      ; 0.0     ; -87.171             ;
;  CLOCK_50                      ; -264.500 ; -2.362 ; N/A      ; N/A     ; -66.397             ;
;  divideClock:dvd|clk_out       ; -39.772  ; 0.000  ; N/A      ; N/A     ; -19.552             ;
;  divideClock:ledrclock|clk_out ; -1.481   ; 0.000  ; N/A      ; N/A     ; -1.222              ;
+--------------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.819 ; 6.819 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 5.272 ; 5.272 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 6.591 ; 6.591 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 6.819 ; 6.819 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.841 ; 1.841 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 1.592 ; 1.592 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 1.841 ; 1.841 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 1.726 ; 1.726 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 1.362 ; 1.362 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 1.391 ; 1.391 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 1.635 ; 1.635 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 1.361 ; 1.361 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 1.329 ; 1.329 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.159 ; -2.159 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.159 ; -2.159 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -2.564 ; -2.564 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -2.517 ; -2.517 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.446  ; 0.446  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.028  ; 0.028  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.197  ; 0.197  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.187  ; 0.187  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.317  ; 0.317  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.014 ; -0.014 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.380  ; 0.380  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.446  ; 0.446  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.430  ; 0.430  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+
; HEX0[*]   ; CLOCK_50                      ; 11.044 ; 11.044 ; Rise       ; CLOCK_50                      ;
;  HEX0[0]  ; CLOCK_50                      ; 10.973 ; 10.973 ; Rise       ; CLOCK_50                      ;
;  HEX0[1]  ; CLOCK_50                      ; 11.042 ; 11.042 ; Rise       ; CLOCK_50                      ;
;  HEX0[2]  ; CLOCK_50                      ; 11.044 ; 11.044 ; Rise       ; CLOCK_50                      ;
;  HEX0[3]  ; CLOCK_50                      ; 11.017 ; 11.017 ; Rise       ; CLOCK_50                      ;
;  HEX0[4]  ; CLOCK_50                      ; 11.030 ; 11.030 ; Rise       ; CLOCK_50                      ;
;  HEX0[5]  ; CLOCK_50                      ; 11.034 ; 11.034 ; Rise       ; CLOCK_50                      ;
;  HEX0[6]  ; CLOCK_50                      ; 11.004 ; 11.004 ; Rise       ; CLOCK_50                      ;
; HEX1[*]   ; CLOCK_50                      ; 11.087 ; 11.087 ; Rise       ; CLOCK_50                      ;
;  HEX1[0]  ; CLOCK_50                      ; 11.087 ; 11.087 ; Rise       ; CLOCK_50                      ;
;  HEX1[1]  ; CLOCK_50                      ; 10.735 ; 10.735 ; Rise       ; CLOCK_50                      ;
;  HEX1[2]  ; CLOCK_50                      ; 10.694 ; 10.694 ; Rise       ; CLOCK_50                      ;
;  HEX1[3]  ; CLOCK_50                      ; 10.717 ; 10.717 ; Rise       ; CLOCK_50                      ;
;  HEX1[4]  ; CLOCK_50                      ; 10.424 ; 10.424 ; Rise       ; CLOCK_50                      ;
;  HEX1[5]  ; CLOCK_50                      ; 10.729 ; 10.729 ; Rise       ; CLOCK_50                      ;
;  HEX1[6]  ; CLOCK_50                      ; 11.073 ; 11.073 ; Rise       ; CLOCK_50                      ;
; HEX2[*]   ; CLOCK_50                      ; 11.137 ; 11.137 ; Rise       ; CLOCK_50                      ;
;  HEX2[0]  ; CLOCK_50                      ; 10.631 ; 10.631 ; Rise       ; CLOCK_50                      ;
;  HEX2[1]  ; CLOCK_50                      ; 10.999 ; 10.999 ; Rise       ; CLOCK_50                      ;
;  HEX2[2]  ; CLOCK_50                      ; 11.088 ; 11.088 ; Rise       ; CLOCK_50                      ;
;  HEX2[3]  ; CLOCK_50                      ; 11.052 ; 11.052 ; Rise       ; CLOCK_50                      ;
;  HEX2[4]  ; CLOCK_50                      ; 11.137 ; 11.137 ; Rise       ; CLOCK_50                      ;
;  HEX2[5]  ; CLOCK_50                      ; 11.062 ; 11.062 ; Rise       ; CLOCK_50                      ;
;  HEX2[6]  ; CLOCK_50                      ; 11.037 ; 11.037 ; Rise       ; CLOCK_50                      ;
; HEX3[*]   ; CLOCK_50                      ; 11.511 ; 11.511 ; Rise       ; CLOCK_50                      ;
;  HEX3[0]  ; CLOCK_50                      ; 10.576 ; 10.576 ; Rise       ; CLOCK_50                      ;
;  HEX3[1]  ; CLOCK_50                      ; 10.865 ; 10.865 ; Rise       ; CLOCK_50                      ;
;  HEX3[2]  ; CLOCK_50                      ; 10.857 ; 10.857 ; Rise       ; CLOCK_50                      ;
;  HEX3[3]  ; CLOCK_50                      ; 10.646 ; 10.646 ; Rise       ; CLOCK_50                      ;
;  HEX3[4]  ; CLOCK_50                      ; 11.511 ; 11.511 ; Rise       ; CLOCK_50                      ;
;  HEX3[5]  ; CLOCK_50                      ; 10.663 ; 10.663 ; Rise       ; CLOCK_50                      ;
;  HEX3[6]  ; CLOCK_50                      ; 10.658 ; 10.658 ; Rise       ; CLOCK_50                      ;
; HEX0[*]   ; divideClock:dvd|clk_out       ; 10.990 ; 10.990 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[0]  ; divideClock:dvd|clk_out       ; 10.925 ; 10.925 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[1]  ; divideClock:dvd|clk_out       ; 10.932 ; 10.932 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[2]  ; divideClock:dvd|clk_out       ; 10.934 ; 10.934 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[3]  ; divideClock:dvd|clk_out       ; 10.934 ; 10.934 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[4]  ; divideClock:dvd|clk_out       ; 10.990 ; 10.990 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[5]  ; divideClock:dvd|clk_out       ; 10.924 ; 10.924 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[6]  ; divideClock:dvd|clk_out       ; 10.925 ; 10.925 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX1[*]   ; divideClock:dvd|clk_out       ; 10.860 ; 10.860 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[0]  ; divideClock:dvd|clk_out       ; 10.860 ; 10.860 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[1]  ; divideClock:dvd|clk_out       ; 10.508 ; 10.508 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[2]  ; divideClock:dvd|clk_out       ; 10.428 ; 10.428 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[3]  ; divideClock:dvd|clk_out       ; 10.490 ; 10.490 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[4]  ; divideClock:dvd|clk_out       ; 9.967  ; 9.967  ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[5]  ; divideClock:dvd|clk_out       ; 10.476 ; 10.476 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[6]  ; divideClock:dvd|clk_out       ; 10.846 ; 10.846 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX2[*]   ; divideClock:dvd|clk_out       ; 10.768 ; 10.768 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[0]  ; divideClock:dvd|clk_out       ; 10.324 ; 10.324 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[1]  ; divideClock:dvd|clk_out       ; 10.637 ; 10.637 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[2]  ; divideClock:dvd|clk_out       ; 10.635 ; 10.635 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[3]  ; divideClock:dvd|clk_out       ; 10.718 ; 10.718 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[4]  ; divideClock:dvd|clk_out       ; 10.768 ; 10.768 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[5]  ; divideClock:dvd|clk_out       ; 10.691 ; 10.691 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[6]  ; divideClock:dvd|clk_out       ; 10.703 ; 10.703 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX3[*]   ; divideClock:dvd|clk_out       ; 11.038 ; 11.038 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[0]  ; divideClock:dvd|clk_out       ; 10.305 ; 10.305 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[1]  ; divideClock:dvd|clk_out       ; 10.510 ; 10.510 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[2]  ; divideClock:dvd|clk_out       ; 10.505 ; 10.505 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[3]  ; divideClock:dvd|clk_out       ; 10.320 ; 10.320 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[4]  ; divideClock:dvd|clk_out       ; 11.038 ; 11.038 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[5]  ; divideClock:dvd|clk_out       ; 10.313 ; 10.313 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[6]  ; divideClock:dvd|clk_out       ; 10.328 ; 10.328 ; Rise       ; divideClock:dvd|clk_out       ;
; LEDR[*]   ; divideClock:ledrclock|clk_out ; 9.432  ; 9.432  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[0]  ; divideClock:ledrclock|clk_out ; 9.432  ; 9.432  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[1]  ; divideClock:ledrclock|clk_out ; 9.407  ; 9.407  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[2]  ; divideClock:ledrclock|clk_out ; 9.050  ; 9.050  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[3]  ; divideClock:ledrclock|clk_out ; 8.657  ; 8.657  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[4]  ; divideClock:ledrclock|clk_out ; 9.189  ; 9.189  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[5]  ; divideClock:ledrclock|clk_out ; 8.647  ; 8.647  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[6]  ; divideClock:ledrclock|clk_out ; 8.647  ; 8.647  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[7]  ; divideClock:ledrclock|clk_out ; 9.189  ; 9.189  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[8]  ; divideClock:ledrclock|clk_out ; 9.397  ; 9.397  ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[9]  ; divideClock:ledrclock|clk_out ; 8.990  ; 8.990  ; Rise       ; divideClock:ledrclock|clk_out ;
+-----------+-------------------------------+--------+--------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+
; HEX0[*]   ; CLOCK_50                      ; 5.046 ; 5.046 ; Rise       ; CLOCK_50                      ;
;  HEX0[0]  ; CLOCK_50                      ; 5.046 ; 5.046 ; Rise       ; CLOCK_50                      ;
;  HEX0[1]  ; CLOCK_50                      ; 5.087 ; 5.087 ; Rise       ; CLOCK_50                      ;
;  HEX0[2]  ; CLOCK_50                      ; 5.063 ; 5.063 ; Rise       ; CLOCK_50                      ;
;  HEX0[3]  ; CLOCK_50                      ; 5.060 ; 5.060 ; Rise       ; CLOCK_50                      ;
;  HEX0[4]  ; CLOCK_50                      ; 5.049 ; 5.049 ; Rise       ; CLOCK_50                      ;
;  HEX0[5]  ; CLOCK_50                      ; 5.050 ; 5.050 ; Rise       ; CLOCK_50                      ;
;  HEX0[6]  ; CLOCK_50                      ; 5.055 ; 5.055 ; Rise       ; CLOCK_50                      ;
; HEX1[*]   ; CLOCK_50                      ; 4.382 ; 4.382 ; Rise       ; CLOCK_50                      ;
;  HEX1[0]  ; CLOCK_50                      ; 5.048 ; 5.048 ; Rise       ; CLOCK_50                      ;
;  HEX1[1]  ; CLOCK_50                      ; 4.883 ; 4.883 ; Rise       ; CLOCK_50                      ;
;  HEX1[2]  ; CLOCK_50                      ; 4.875 ; 4.875 ; Rise       ; CLOCK_50                      ;
;  HEX1[3]  ; CLOCK_50                      ; 4.898 ; 4.898 ; Rise       ; CLOCK_50                      ;
;  HEX1[4]  ; CLOCK_50                      ; 4.382 ; 4.382 ; Rise       ; CLOCK_50                      ;
;  HEX1[5]  ; CLOCK_50                      ; 4.923 ; 4.923 ; Rise       ; CLOCK_50                      ;
;  HEX1[6]  ; CLOCK_50                      ; 5.059 ; 5.059 ; Rise       ; CLOCK_50                      ;
; HEX2[*]   ; CLOCK_50                      ; 4.836 ; 4.836 ; Rise       ; CLOCK_50                      ;
;  HEX2[0]  ; CLOCK_50                      ; 4.836 ; 4.836 ; Rise       ; CLOCK_50                      ;
;  HEX2[1]  ; CLOCK_50                      ; 4.977 ; 4.977 ; Rise       ; CLOCK_50                      ;
;  HEX2[2]  ; CLOCK_50                      ; 5.017 ; 5.017 ; Rise       ; CLOCK_50                      ;
;  HEX2[3]  ; CLOCK_50                      ; 5.026 ; 5.026 ; Rise       ; CLOCK_50                      ;
;  HEX2[4]  ; CLOCK_50                      ; 5.041 ; 5.041 ; Rise       ; CLOCK_50                      ;
;  HEX2[5]  ; CLOCK_50                      ; 5.000 ; 5.000 ; Rise       ; CLOCK_50                      ;
;  HEX2[6]  ; CLOCK_50                      ; 5.015 ; 5.015 ; Rise       ; CLOCK_50                      ;
; HEX3[*]   ; CLOCK_50                      ; 4.556 ; 4.556 ; Rise       ; CLOCK_50                      ;
;  HEX3[0]  ; CLOCK_50                      ; 4.851 ; 4.851 ; Rise       ; CLOCK_50                      ;
;  HEX3[1]  ; CLOCK_50                      ; 5.029 ; 5.029 ; Rise       ; CLOCK_50                      ;
;  HEX3[2]  ; CLOCK_50                      ; 5.000 ; 5.000 ; Rise       ; CLOCK_50                      ;
;  HEX3[3]  ; CLOCK_50                      ; 4.862 ; 4.862 ; Rise       ; CLOCK_50                      ;
;  HEX3[4]  ; CLOCK_50                      ; 4.556 ; 4.556 ; Rise       ; CLOCK_50                      ;
;  HEX3[5]  ; CLOCK_50                      ; 4.851 ; 4.851 ; Rise       ; CLOCK_50                      ;
;  HEX3[6]  ; CLOCK_50                      ; 4.874 ; 4.874 ; Rise       ; CLOCK_50                      ;
; HEX0[*]   ; divideClock:dvd|clk_out       ; 5.077 ; 5.077 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[0]  ; divideClock:dvd|clk_out       ; 5.077 ; 5.077 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[1]  ; divideClock:dvd|clk_out       ; 5.102 ; 5.102 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[2]  ; divideClock:dvd|clk_out       ; 5.094 ; 5.094 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[3]  ; divideClock:dvd|clk_out       ; 5.091 ; 5.091 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[4]  ; divideClock:dvd|clk_out       ; 5.080 ; 5.080 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[5]  ; divideClock:dvd|clk_out       ; 5.081 ; 5.081 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX0[6]  ; divideClock:dvd|clk_out       ; 5.086 ; 5.086 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX1[*]   ; divideClock:dvd|clk_out       ; 4.366 ; 4.366 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[0]  ; divideClock:dvd|clk_out       ; 4.890 ; 4.890 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[1]  ; divideClock:dvd|clk_out       ; 4.725 ; 4.725 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[2]  ; divideClock:dvd|clk_out       ; 4.717 ; 4.717 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[3]  ; divideClock:dvd|clk_out       ; 4.740 ; 4.740 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[4]  ; divideClock:dvd|clk_out       ; 4.366 ; 4.366 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[5]  ; divideClock:dvd|clk_out       ; 4.765 ; 4.765 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX1[6]  ; divideClock:dvd|clk_out       ; 4.901 ; 4.901 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX2[*]   ; divideClock:dvd|clk_out       ; 4.697 ; 4.697 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[0]  ; divideClock:dvd|clk_out       ; 4.697 ; 4.697 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[1]  ; divideClock:dvd|clk_out       ; 4.838 ; 4.838 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[2]  ; divideClock:dvd|clk_out       ; 4.878 ; 4.878 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[3]  ; divideClock:dvd|clk_out       ; 4.887 ; 4.887 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[4]  ; divideClock:dvd|clk_out       ; 4.902 ; 4.902 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[5]  ; divideClock:dvd|clk_out       ; 4.861 ; 4.861 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX2[6]  ; divideClock:dvd|clk_out       ; 4.876 ; 4.876 ; Rise       ; divideClock:dvd|clk_out       ;
; HEX3[*]   ; divideClock:dvd|clk_out       ; 4.689 ; 4.689 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[0]  ; divideClock:dvd|clk_out       ; 4.689 ; 4.689 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[1]  ; divideClock:dvd|clk_out       ; 4.867 ; 4.867 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[2]  ; divideClock:dvd|clk_out       ; 4.838 ; 4.838 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[3]  ; divideClock:dvd|clk_out       ; 4.700 ; 4.700 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[4]  ; divideClock:dvd|clk_out       ; 4.812 ; 4.812 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[5]  ; divideClock:dvd|clk_out       ; 4.689 ; 4.689 ; Rise       ; divideClock:dvd|clk_out       ;
;  HEX3[6]  ; divideClock:dvd|clk_out       ; 4.712 ; 4.712 ; Rise       ; divideClock:dvd|clk_out       ;
; LEDR[*]   ; divideClock:ledrclock|clk_out ; 3.917 ; 3.917 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[0]  ; divideClock:ledrclock|clk_out ; 4.258 ; 4.258 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[1]  ; divideClock:ledrclock|clk_out ; 4.235 ; 4.235 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[2]  ; divideClock:ledrclock|clk_out ; 4.091 ; 4.091 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[3]  ; divideClock:ledrclock|clk_out ; 3.927 ; 3.927 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[4]  ; divideClock:ledrclock|clk_out ; 4.186 ; 4.186 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[5]  ; divideClock:ledrclock|clk_out ; 3.917 ; 3.917 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[6]  ; divideClock:ledrclock|clk_out ; 3.917 ; 3.917 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[7]  ; divideClock:ledrclock|clk_out ; 4.186 ; 4.186 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[8]  ; divideClock:ledrclock|clk_out ; 4.225 ; 4.225 ; Rise       ; divideClock:ledrclock|clk_out ;
;  LEDR[9]  ; divideClock:ledrclock|clk_out ; 4.044 ; 4.044 ; Rise       ; divideClock:ledrclock|clk_out ;
+-----------+-------------------------------+-------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
; CLOCK_50                      ; CLOCK_50                      ; > 2147483647 ; 0        ; 0        ; 0        ;
; divideClock:dvd|clk_out       ; CLOCK_50                      ; 49           ; 1        ; 0        ; 0        ;
; divideClock:ledrclock|clk_out ; CLOCK_50                      ; 1            ; 1        ; 0        ; 0        ;
; CLOCK_50                      ; divideClock:dvd|clk_out       ; 170          ; 0        ; 0        ; 0        ;
; divideClock:dvd|clk_out       ; divideClock:dvd|clk_out       ; 156          ; 0        ; 0        ; 0        ;
; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 4            ; 0        ; 0        ; 0        ;
; divideClock:ledrclock|clk_out ; divideClock:ledrclock|clk_out ; 1            ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
; CLOCK_50                      ; CLOCK_50                      ; > 2147483647 ; 0        ; 0        ; 0        ;
; divideClock:dvd|clk_out       ; CLOCK_50                      ; 49           ; 1        ; 0        ; 0        ;
; divideClock:ledrclock|clk_out ; CLOCK_50                      ; 1            ; 1        ; 0        ; 0        ;
; CLOCK_50                      ; divideClock:dvd|clk_out       ; 170          ; 0        ; 0        ; 0        ;
; divideClock:dvd|clk_out       ; divideClock:dvd|clk_out       ; 156          ; 0        ; 0        ; 0        ;
; CLOCK_50                      ; divideClock:ledrclock|clk_out ; 4            ; 0        ; 0        ; 0        ;
; divideClock:ledrclock|clk_out ; divideClock:ledrclock|clk_out ; 1            ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 248   ; 248  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 02 02:54:27 2015
Info: Command: quartus_sta EggTimer -c EggTimer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'EggTimer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name divideClock:ledrclock|clk_out divideClock:ledrclock|clk_out
    Info (332105): create_clock -period 1.000 -name divideClock:dvd|clk_out divideClock:dvd|clk_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -38.548
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -38.548      -264.500 CLOCK_50 
    Info (332119):    -2.914       -39.772 divideClock:dvd|clk_out 
    Info (332119):    -1.481        -1.481 divideClock:ledrclock|clk_out 
Info (332146): Worst-case hold slack is -1.393
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.393        -2.249 CLOCK_50 
    Info (332119):     0.445         0.000 divideClock:dvd|clk_out 
    Info (332119):     0.445         0.000 divideClock:ledrclock|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -66.397 CLOCK_50 
    Info (332119):    -0.611       -19.552 divideClock:dvd|clk_out 
    Info (332119):    -0.611        -1.222 divideClock:ledrclock|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.734
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.734       -75.517 CLOCK_50 
    Info (332119):    -0.585        -7.008 divideClock:dvd|clk_out 
    Info (332119):    -0.522        -0.522 divideClock:ledrclock|clk_out 
Info (332146): Worst-case hold slack is -1.284
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.284        -2.362 CLOCK_50 
    Info (332119):     0.215         0.000 divideClock:dvd|clk_out 
    Info (332119):     0.215         0.000 divideClock:ledrclock|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -54.380 CLOCK_50 
    Info (332119):    -0.500       -16.000 divideClock:dvd|clk_out 
    Info (332119):    -0.500        -1.000 divideClock:ledrclock|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 448 megabytes
    Info: Processing ended: Fri Oct 02 02:54:31 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:01


