TimeQuest Timing Analyzer report for ProcessorV1
Sat Mar 23 22:17:59 2013
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name      ; ProcessorV1                                      ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20Q240C8                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 5.42 MHz ; 5.42 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -183.412 ; -8186.151     ;
+-------+----------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.941 ; -536.181              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                              ;
+----------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -183.412 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.015     ; 184.437    ;
; -183.412 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.015     ; 184.437    ;
; -183.231 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.009     ; 184.262    ;
; -183.231 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 184.262    ;
; -183.071 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.009     ; 184.102    ;
; -183.071 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 184.102    ;
; -183.018 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.009     ; 184.049    ;
; -183.018 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 184.049    ;
; -182.996 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.009     ; 184.027    ;
; -182.996 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.009     ; 184.027    ;
; -182.996 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 184.027    ;
; -182.996 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 184.027    ;
; -182.821 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.852    ;
; -182.821 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.852    ;
; -182.779 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.810    ;
; -182.779 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.810    ;
; -182.771 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.802    ;
; -182.771 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.802    ;
; -182.633 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.664    ;
; -182.633 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.664    ;
; -182.589 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.015     ; 183.614    ;
; -182.523 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.554    ;
; -182.523 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.554    ;
; -182.489 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.015     ; 183.514    ;
; -182.477 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.508    ;
; -182.477 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.508    ;
; -182.408 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.009     ; 183.439    ;
; -182.385 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.416    ;
; -182.385 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.416    ;
; -182.357 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.014     ; 183.383    ;
; -182.308 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.009     ; 183.339    ;
; -182.248 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.009     ; 183.279    ;
; -182.232 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.263    ;
; -182.232 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.263    ;
; -182.195 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.009     ; 183.226    ;
; -182.176 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.008     ; 183.208    ;
; -182.173 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.009     ; 183.204    ;
; -182.173 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.009     ; 183.204    ;
; -182.148 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.009     ; 183.179    ;
; -182.095 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.009     ; 183.126    ;
; -182.083 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.114    ;
; -182.083 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 183.114    ;
; -182.073 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.009     ; 183.104    ;
; -182.073 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.009     ; 183.104    ;
; -182.016 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.008     ; 183.048    ;
; -181.998 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.009     ; 183.029    ;
; -181.963 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.008     ; 182.995    ;
; -181.956 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.009     ; 182.987    ;
; -181.948 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.009     ; 182.979    ;
; -181.941 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.008     ; 182.973    ;
; -181.941 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.008     ; 182.973    ;
; -181.898 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.009     ; 182.929    ;
; -181.856 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.009     ; 182.887    ;
; -181.853 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.009     ; 182.884    ;
; -181.853 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 182.884    ;
; -181.848 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.009     ; 182.879    ;
; -181.810 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.009     ; 182.841    ;
; -181.766 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.008     ; 182.798    ;
; -181.724 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.008     ; 182.756    ;
; -181.716 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.008     ; 182.748    ;
; -181.710 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.009     ; 182.741    ;
; -181.700 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.009     ; 182.731    ;
; -181.693 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.015     ; 182.718    ;
; -181.693 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.015     ; 182.718    ;
; -181.654 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.009     ; 182.685    ;
; -181.602 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.015     ; 182.627    ;
; -181.602 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.015     ; 182.627    ;
; -181.600 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.009     ; 182.631    ;
; -181.578 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.008     ; 182.610    ;
; -181.562 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.009     ; 182.593    ;
; -181.554 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.009     ; 182.585    ;
; -181.529 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.009     ; 182.560    ;
; -181.529 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 182.560    ;
; -181.468 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.008     ; 182.500    ;
; -181.462 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.009     ; 182.493    ;
; -181.430 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.015     ; 182.455    ;
; -181.430 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.015     ; 182.455    ;
; -181.422 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.008     ; 182.454    ;
; -181.419 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.015     ; 182.444    ;
; -181.419 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.015     ; 182.444    ;
; -181.409 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.009     ; 182.440    ;
; -181.401 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.015     ; 182.426    ;
; -181.401 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.015     ; 182.426    ;
; -181.330 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.008     ; 182.362    ;
; -181.309 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.009     ; 182.340    ;
; -181.260 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.009     ; 182.291    ;
; -181.177 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.008     ; 182.209    ;
; -181.160 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.009     ; 182.191    ;
; -181.118 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.015     ; 182.143    ;
; -181.118 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.015     ; 182.143    ;
; -181.080 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.015     ; 182.105    ;
; -181.080 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.015     ; 182.105    ;
; -181.032 ; control_unit_230:inst10|stage[23] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.015     ; 182.057    ;
; -181.032 ; control_unit_230:inst10|stage[23] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.015     ; 182.057    ;
; -181.030 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.009     ; 182.061    ;
; -181.028 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.008     ; 182.060    ;
; -180.930 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.009     ; 181.961    ;
; -180.870 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.015     ; 181.895    ;
; -180.798 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.008     ; 181.830    ;
; -180.779 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.015     ; 181.804    ;
+----------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; control_unit_230:inst10|ir_enable                                     ; control_unit_230:inst10|ir_enable                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_unit_230:inst10|b_inv                                         ; control_unit_230:inst10|b_inv                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_unit_230:inst10|rf_write                                      ; control_unit_230:inst10|rf_write                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.750 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[14]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                          ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[2]                          ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                          ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                          ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.757 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]                          ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                         ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[5]                          ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.064      ;
; 0.766 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                          ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.773 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[13]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.079      ;
; 0.833 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.139      ;
; 0.839 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.145      ;
; 0.901 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.207      ;
; 0.905 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                          ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.211      ;
; 0.911 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]                          ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.217      ;
; 0.913 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.219      ;
; 0.913 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[15]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.219      ;
; 0.919 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[12]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.225      ;
; 1.062 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                          ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 0.001      ; 1.369      ;
; 1.062 ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[3]  ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.368      ;
; 1.065 ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[2]  ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.371      ;
; 1.219 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                          ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.525      ;
; 1.255 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.561      ;
; 1.292 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                          ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.599      ;
; 1.300 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                          ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.607      ;
; 1.317 ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[2]  ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.623      ;
; 1.347 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12]                         ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.653      ;
; 1.404 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                          ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 0.002      ; 1.712      ;
; 1.429 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.734      ;
; 1.430 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13]                          ; clock        ; clock       ; 0.000        ; -0.001     ; 1.735      ;
; 1.440 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                         ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.745      ;
; 1.445 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.750      ;
; 1.447 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11]                          ; clock        ; clock       ; 0.000        ; -0.001     ; 1.752      ;
; 1.448 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                         ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; 0.000        ; 0.007      ; 1.761      ;
; 1.448 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.753      ;
; 1.468 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]                          ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.009      ; 1.783      ;
; 1.483 ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[0]  ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.789      ;
; 1.489 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]                          ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.795      ;
; 1.491 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                         ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; -0.007     ; 1.790      ;
; 1.493 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[6]                          ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                           ; clock        ; clock       ; 0.000        ; -0.009     ; 1.790      ;
; 1.501 ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[12] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.807      ;
; 1.508 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                          ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.006      ; 1.820      ;
; 1.515 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[11]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.821      ;
; 1.519 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                          ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; -0.006     ; 1.819      ;
; 1.542 ; control_unit_230:inst10|ir_enable                                     ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; 0.001      ; 1.849      ;
; 1.542 ; control_unit_230:inst10|ir_enable                                     ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[3]                           ; clock        ; clock       ; 0.000        ; 0.001      ; 1.849      ;
; 1.542 ; control_unit_230:inst10|ir_enable                                     ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; 0.001      ; 1.849      ;
; 1.546 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                         ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; -0.014     ; 1.838      ;
; 1.550 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                          ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; 0.000        ; 0.002      ; 1.858      ;
; 1.557 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[4]                          ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                           ; clock        ; clock       ; 0.000        ; -0.002     ; 1.861      ;
; 1.570 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                          ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.876      ;
; 1.572 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.878      ;
; 1.579 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                          ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.884      ;
; 1.581 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                          ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.886      ;
; 1.584 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                         ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; -0.002     ; 1.888      ;
; 1.585 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                          ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[4]    ; clock        ; clock       ; 0.000        ; -0.010     ; 1.881      ;
; 1.587 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                          ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; -0.010     ; 1.883      ;
; 1.587 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                          ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.892      ;
; 1.587 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                          ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; -0.001     ; 1.892      ;
; 1.589 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                         ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[12]   ; clock        ; clock       ; 0.000        ; -0.001     ; 1.894      ;
; 1.589 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                          ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.896      ;
; 1.591 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                          ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.001      ; 1.898      ;
; 1.592 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                         ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.899      ;
; 1.592 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                          ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.900      ;
; 1.592 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                          ; smpRegisterFile:inst|DFF_16BIT:inst16|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.900      ;
; 1.594 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                         ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; -0.002     ; 1.898      ;
; 1.596 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                         ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.001      ; 1.903      ;
; 1.597 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                          ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.905      ;
; 1.599 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                          ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.002      ; 1.907      ;
; 1.599 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                         ; smpRegisterFile:inst|DFF_16BIT:inst16|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.904      ;
; 1.600 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                         ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.905      ;
; 1.602 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                         ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; 0.000        ; -0.003     ; 1.905      ;
; 1.603 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                         ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.911      ;
; 1.608 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                         ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.916      ;
; 1.615 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                          ; clock        ; clock       ; 0.000        ; 0.009      ; 1.930      ;
; 1.629 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                          ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.012      ; 1.947      ;
; 1.630 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                         ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; -0.002     ; 1.934      ;
; 1.634 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15]                         ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; -0.003     ; 1.937      ;
; 1.643 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                          ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; -0.004     ; 1.945      ;
; 1.644 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                          ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[2]    ; clock        ; clock       ; 0.000        ; -0.004     ; 1.946      ;
; 1.646 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                          ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; -0.011     ; 1.941      ;
; 1.648 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                          ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; -0.009     ; 1.945      ;
; 1.648 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                          ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; -0.009     ; 1.945      ;
; 1.665 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                          ; smpRegisterFile:inst|DFF_16BIT:inst16|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; -0.005     ; 1.966      ;
; 1.665 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                          ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; -0.005     ; 1.966      ;
; 1.681 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                         ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; -0.015     ; 1.972      ;
; 1.682 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                         ; smpRegisterFile:inst|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; -0.015     ; 1.973      ;
; 1.697 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                         ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; -0.001     ; 2.002      ;
; 1.697 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                         ; smpRegisterFile:inst|DFF_16BIT:inst16|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; -0.001     ; 2.002      ;
; 1.710 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                         ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; -0.015     ; 2.001      ;
; 1.710 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                         ; smpRegisterFile:inst|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; -0.015     ; 2.001      ;
; 1.727 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[3]                          ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                           ; clock        ; clock       ; 0.000        ; -0.001     ; 2.032      ;
; 1.729 ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[9]  ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; -0.004     ; 2.031      ;
; 1.756 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]                         ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.062      ;
; 1.779 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; -0.003     ; 2.082      ;
; 1.782 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                          ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; -0.004     ; 2.084      ;
; 1.789 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; -0.003     ; 2.092      ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clock ; Rise       ; clock                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+------------------+------------+---------+---------+------------+-----------------+
; Data Port        ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+------------------+------------+---------+---------+------------+-----------------+
; enable           ; clock      ; 5.943   ; 5.943   ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 5.982   ; 5.982   ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 5.114   ; 5.114   ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 5.138   ; 5.138   ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 5.587   ; 5.587   ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 5.135   ; 5.135   ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 5.154   ; 5.154   ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 0.498   ; 0.498   ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 0.484   ; 0.484   ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; -0.003  ; -0.003  ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; -0.160  ; -0.160  ; Rise       ; clock           ;
;  instruction[10] ; clock      ; -0.160  ; -0.160  ; Rise       ; clock           ;
;  instruction[11] ; clock      ; -0.125  ; -0.125  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.133   ; 0.133   ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 0.328   ; 0.328   ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 0.242   ; 0.242   ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 0.511   ; 0.511   ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 5.982   ; 5.982   ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 5.491   ; 5.491   ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 5.252   ; 5.252   ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 5.410   ; 5.410   ; Rise       ; clock           ;
; reset            ; clock      ; 183.840 ; 183.840 ; Rise       ; clock           ;
+------------------+------------+---------+---------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enable           ; clock      ; -4.658 ; -4.658 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 0.426  ; 0.426  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; -4.848 ; -4.848 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; -4.872 ; -4.872 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; -5.321 ; -5.321 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; -4.869 ; -4.869 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; -4.888 ; -4.888 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; -0.232 ; -0.232 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; -0.218 ; -0.218 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 0.269  ; 0.269  ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 0.426  ; 0.426  ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 0.426  ; 0.426  ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 0.391  ; 0.391  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.133  ; 0.133  ; Rise       ; clock           ;
;  instruction[13] ; clock      ; -0.062 ; -0.062 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 0.024  ; 0.024  ; Rise       ; clock           ;
;  instruction[15] ; clock      ; -0.245 ; -0.245 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; -5.716 ; -5.716 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; -5.225 ; -5.225 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; -4.986 ; -4.986 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; -5.144 ; -5.144 ; Rise       ; clock           ;
; reset            ; clock      ; -2.651 ; -2.651 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALUOut[*]    ; clock      ; 20.176 ; 20.176 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 13.487 ; 13.487 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 15.272 ; 15.272 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 15.151 ; 15.151 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 18.429 ; 18.429 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 18.293 ; 18.293 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 19.743 ; 19.743 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 19.055 ; 19.055 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 20.176 ; 20.176 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 9.434  ; 9.434  ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 8.904  ; 8.904  ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 9.434  ; 9.434  ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 8.500  ; 8.500  ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 9.007  ; 9.007  ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 10.682 ; 10.682 ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 10.682 ; 10.682 ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 10.055 ; 10.055 ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 9.064  ; 9.064  ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 9.691  ; 9.691  ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 10.460 ; 10.460 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 8.856  ; 8.856  ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 8.576  ; 8.576  ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 9.580  ; 9.580  ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 10.460 ; 10.460 ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 11.000 ; 11.000 ; Rise       ; clock           ;
;  RF1[0]      ; clock      ; 10.070 ; 10.070 ; Rise       ; clock           ;
;  RF1[1]      ; clock      ; 9.638  ; 9.638  ; Rise       ; clock           ;
;  RF1[2]      ; clock      ; 10.287 ; 10.287 ; Rise       ; clock           ;
;  RF1[3]      ; clock      ; 10.363 ; 10.363 ; Rise       ; clock           ;
;  RF1[4]      ; clock      ; 11.000 ; 11.000 ; Rise       ; clock           ;
;  RF1[5]      ; clock      ; 9.671  ; 9.671  ; Rise       ; clock           ;
;  RF1[6]      ; clock      ; 10.904 ; 10.904 ; Rise       ; clock           ;
;  RF1[7]      ; clock      ; 9.387  ; 9.387  ; Rise       ; clock           ;
; RF2[*]       ; clock      ; 11.015 ; 11.015 ; Rise       ; clock           ;
;  RF2[0]      ; clock      ; 9.426  ; 9.426  ; Rise       ; clock           ;
;  RF2[1]      ; clock      ; 9.612  ; 9.612  ; Rise       ; clock           ;
;  RF2[2]      ; clock      ; 10.017 ; 10.017 ; Rise       ; clock           ;
;  RF2[3]      ; clock      ; 10.095 ; 10.095 ; Rise       ; clock           ;
;  RF2[4]      ; clock      ; 8.767  ; 8.767  ; Rise       ; clock           ;
;  RF2[5]      ; clock      ; 10.533 ; 10.533 ; Rise       ; clock           ;
;  RF2[6]      ; clock      ; 11.015 ; 11.015 ; Rise       ; clock           ;
;  RF2[7]      ; clock      ; 8.990  ; 8.990  ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 9.457  ; 9.457  ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 9.457  ; 9.457  ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 8.948  ; 8.948  ; Rise       ; clock           ;
; b_inv        ; clock      ; 9.100  ; 9.100  ; Rise       ; clock           ;
; regA[*]      ; clock      ; 11.175 ; 11.175 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 10.542 ; 10.542 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 10.016 ; 10.016 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 9.420  ; 9.420  ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 11.175 ; 11.175 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 10.583 ; 10.583 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 11.101 ; 11.101 ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 10.461 ; 10.461 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 9.549  ; 9.549  ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 10.165 ; 10.165 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 9.518  ; 9.518  ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 10.334 ; 10.334 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 10.373 ; 10.373 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 10.588 ; 10.588 ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 10.914 ; 10.914 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 10.930 ; 10.930 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 11.045 ; 11.045 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 11.350 ; 11.350 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 9.386  ; 9.386  ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 9.852  ; 9.852  ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 10.074 ; 10.074 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 10.843 ; 10.843 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 11.151 ; 11.151 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 8.980  ; 8.980  ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 11.350 ; 11.350 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 9.858  ; 9.858  ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 10.028 ; 10.028 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 9.735  ; 9.735  ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 10.394 ; 10.394 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 10.022 ; 10.022 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 10.584 ; 10.584 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 10.162 ; 10.162 ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 8.688  ; 8.688  ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 9.515  ; 9.515  ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 10.957 ; 10.957 ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 9.799  ; 9.799  ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 10.957 ; 10.957 ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 10.204 ; 10.204 ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 9.466  ; 9.466  ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 10.048 ; 10.048 ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 10.384 ; 10.384 ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 10.229 ; 10.229 ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 9.481  ; 9.481  ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 9.758  ; 9.758  ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 9.793  ; 9.793  ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 9.681  ; 9.681  ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 8.642  ; 8.642  ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 8.935  ; 8.935  ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 9.120  ; 9.120  ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 9.702  ; 9.702  ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 9.764  ; 9.764  ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 11.232 ; 11.232 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 9.738  ; 9.738  ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 9.821  ; 9.821  ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 11.055 ; 11.055 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 9.753  ; 9.753  ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 11.232 ; 11.232 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 9.790  ; 9.790  ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 10.977 ; 10.977 ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 9.999  ; 9.999  ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 10.466 ; 10.466 ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 10.452 ; 10.452 ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 9.080  ; 9.080  ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 10.356 ; 10.356 ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 9.152  ; 9.152  ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 9.975  ; 9.975  ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 9.652  ; 9.652  ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 9.114  ; 9.114  ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALUOut[*]    ; clock      ; 10.700 ; 10.700 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 11.733 ; 11.733 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 11.090 ; 11.090 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 10.700 ; 10.700 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 13.453 ; 13.453 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 12.377 ; 12.377 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 13.473 ; 13.473 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 11.878 ; 11.878 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 11.213 ; 11.213 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 8.500  ; 8.500  ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 8.904  ; 8.904  ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 9.434  ; 9.434  ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 8.500  ; 8.500  ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 9.007  ; 9.007  ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 9.064  ; 9.064  ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 10.682 ; 10.682 ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 10.055 ; 10.055 ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 9.064  ; 9.064  ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 9.691  ; 9.691  ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 8.576  ; 8.576  ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 8.856  ; 8.856  ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 8.576  ; 8.576  ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 9.580  ; 9.580  ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 10.460 ; 10.460 ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 9.387  ; 9.387  ; Rise       ; clock           ;
;  RF1[0]      ; clock      ; 10.070 ; 10.070 ; Rise       ; clock           ;
;  RF1[1]      ; clock      ; 9.638  ; 9.638  ; Rise       ; clock           ;
;  RF1[2]      ; clock      ; 10.287 ; 10.287 ; Rise       ; clock           ;
;  RF1[3]      ; clock      ; 10.363 ; 10.363 ; Rise       ; clock           ;
;  RF1[4]      ; clock      ; 11.000 ; 11.000 ; Rise       ; clock           ;
;  RF1[5]      ; clock      ; 9.671  ; 9.671  ; Rise       ; clock           ;
;  RF1[6]      ; clock      ; 10.904 ; 10.904 ; Rise       ; clock           ;
;  RF1[7]      ; clock      ; 9.387  ; 9.387  ; Rise       ; clock           ;
; RF2[*]       ; clock      ; 8.767  ; 8.767  ; Rise       ; clock           ;
;  RF2[0]      ; clock      ; 9.426  ; 9.426  ; Rise       ; clock           ;
;  RF2[1]      ; clock      ; 9.612  ; 9.612  ; Rise       ; clock           ;
;  RF2[2]      ; clock      ; 10.017 ; 10.017 ; Rise       ; clock           ;
;  RF2[3]      ; clock      ; 10.095 ; 10.095 ; Rise       ; clock           ;
;  RF2[4]      ; clock      ; 8.767  ; 8.767  ; Rise       ; clock           ;
;  RF2[5]      ; clock      ; 10.533 ; 10.533 ; Rise       ; clock           ;
;  RF2[6]      ; clock      ; 11.015 ; 11.015 ; Rise       ; clock           ;
;  RF2[7]      ; clock      ; 8.990  ; 8.990  ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 8.948  ; 8.948  ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 9.457  ; 9.457  ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 8.948  ; 8.948  ; Rise       ; clock           ;
; b_inv        ; clock      ; 9.100  ; 9.100  ; Rise       ; clock           ;
; regA[*]      ; clock      ; 9.420  ; 9.420  ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 10.542 ; 10.542 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 10.016 ; 10.016 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 9.420  ; 9.420  ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 11.175 ; 11.175 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 10.583 ; 10.583 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 11.101 ; 11.101 ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 10.461 ; 10.461 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 9.549  ; 9.549  ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 10.165 ; 10.165 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 9.518  ; 9.518  ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 10.334 ; 10.334 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 10.373 ; 10.373 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 10.588 ; 10.588 ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 10.914 ; 10.914 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 10.930 ; 10.930 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 11.045 ; 11.045 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 8.688  ; 8.688  ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 9.386  ; 9.386  ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 9.852  ; 9.852  ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 10.074 ; 10.074 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 10.843 ; 10.843 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 11.151 ; 11.151 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 8.980  ; 8.980  ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 11.350 ; 11.350 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 9.858  ; 9.858  ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 10.028 ; 10.028 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 9.735  ; 9.735  ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 10.394 ; 10.394 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 10.022 ; 10.022 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 10.584 ; 10.584 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 10.162 ; 10.162 ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 8.688  ; 8.688  ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 9.515  ; 9.515  ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 8.642  ; 8.642  ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 9.799  ; 9.799  ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 10.957 ; 10.957 ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 10.204 ; 10.204 ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 9.466  ; 9.466  ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 10.048 ; 10.048 ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 10.384 ; 10.384 ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 10.229 ; 10.229 ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 9.481  ; 9.481  ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 9.758  ; 9.758  ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 9.793  ; 9.793  ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 9.681  ; 9.681  ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 8.642  ; 8.642  ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 8.935  ; 8.935  ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 9.120  ; 9.120  ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 9.702  ; 9.702  ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 9.764  ; 9.764  ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 9.080  ; 9.080  ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 9.738  ; 9.738  ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 9.821  ; 9.821  ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 11.055 ; 11.055 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 9.753  ; 9.753  ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 11.232 ; 11.232 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 9.790  ; 9.790  ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 10.977 ; 10.977 ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 9.999  ; 9.999  ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 10.466 ; 10.466 ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 10.452 ; 10.452 ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 9.080  ; 9.080  ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 10.356 ; 10.356 ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 9.152  ; 9.152  ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 9.975  ; 9.975  ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 9.652  ; 9.652  ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 9.114  ; 9.114  ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -61.091 ; -2499.130     ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -361.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                             ;
+---------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -61.091 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 62.109     ;
; -61.091 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.014     ; 62.109     ;
; -60.976 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.998     ;
; -60.976 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.998     ;
; -60.963 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.985     ;
; -60.963 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.985     ;
; -60.904 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.926     ;
; -60.904 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.926     ;
; -60.861 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.883     ;
; -60.861 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.883     ;
; -60.834 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.856     ;
; -60.834 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.856     ;
; -60.830 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.852     ;
; -60.830 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.852     ;
; -60.829 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.851     ;
; -60.829 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.851     ;
; -60.823 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.845     ;
; -60.823 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.845     ;
; -60.801 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.823     ;
; -60.801 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.823     ;
; -60.747 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.769     ;
; -60.747 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.769     ;
; -60.721 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.014     ; 61.739     ;
; -60.716 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.014     ; 61.734     ;
; -60.663 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.014     ; 61.681     ;
; -60.663 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.685     ;
; -60.663 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.685     ;
; -60.606 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.010     ; 61.628     ;
; -60.601 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.010     ; 61.623     ;
; -60.593 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.010     ; 61.615     ;
; -60.588 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.010     ; 61.610     ;
; -60.581 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.603     ;
; -60.581 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.603     ;
; -60.548 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.010     ; 61.570     ;
; -60.542 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.564     ;
; -60.542 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.564     ;
; -60.535 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.010     ; 61.557     ;
; -60.534 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.010     ; 61.556     ;
; -60.529 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.010     ; 61.551     ;
; -60.528 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.550     ;
; -60.528 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.550     ;
; -60.491 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.010     ; 61.513     ;
; -60.486 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.010     ; 61.508     ;
; -60.476 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.010     ; 61.498     ;
; -60.464 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.010     ; 61.486     ;
; -60.460 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.010     ; 61.482     ;
; -60.459 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.010     ; 61.481     ;
; -60.459 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.010     ; 61.481     ;
; -60.455 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.010     ; 61.477     ;
; -60.454 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.010     ; 61.476     ;
; -60.453 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.010     ; 61.475     ;
; -60.448 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.010     ; 61.470     ;
; -60.446 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.468     ;
; -60.446 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.468     ;
; -60.433 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.010     ; 61.455     ;
; -60.431 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.010     ; 61.453     ;
; -60.426 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.010     ; 61.448     ;
; -60.406 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.010     ; 61.428     ;
; -60.402 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.010     ; 61.424     ;
; -60.401 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.010     ; 61.423     ;
; -60.395 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.010     ; 61.417     ;
; -60.377 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.010     ; 61.399     ;
; -60.373 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.010     ; 61.395     ;
; -60.372 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.010     ; 61.394     ;
; -60.324 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.346     ;
; -60.324 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.010     ; 61.346     ;
; -60.319 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.010     ; 61.341     ;
; -60.311 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 61.329     ;
; -60.311 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.014     ; 61.329     ;
; -60.293 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.010     ; 61.315     ;
; -60.288 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.010     ; 61.310     ;
; -60.273 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 61.291     ;
; -60.273 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.014     ; 61.291     ;
; -60.259 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 61.277     ;
; -60.259 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.014     ; 61.277     ;
; -60.258 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 61.276     ;
; -60.258 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.014     ; 61.276     ;
; -60.235 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.010     ; 61.257     ;
; -60.211 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.010     ; 61.233     ;
; -60.207 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 61.225     ;
; -60.207 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.014     ; 61.225     ;
; -60.206 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.010     ; 61.228     ;
; -60.172 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.010     ; 61.194     ;
; -60.167 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.010     ; 61.189     ;
; -60.159 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 61.177     ;
; -60.159 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.014     ; 61.177     ;
; -60.158 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.010     ; 61.180     ;
; -60.153 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.010     ; 61.175     ;
; -60.153 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.010     ; 61.175     ;
; -60.114 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 61.132     ;
; -60.114 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.014     ; 61.132     ;
; -60.114 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.010     ; 61.136     ;
; -60.100 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.010     ; 61.122     ;
; -60.099 ; control_unit_230:inst10|stage[23] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 61.117     ;
; -60.099 ; control_unit_230:inst10|stage[23] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.014     ; 61.117     ;
; -60.076 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.010     ; 61.098     ;
; -60.071 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.010     ; 61.093     ;
; -60.018 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.010     ; 61.040     ;
; -59.971 ; control_unit_230:inst10|stage[25] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 60.989     ;
; -59.971 ; control_unit_230:inst10|stage[25] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.014     ; 60.989     ;
+---------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; control_unit_230:inst10|ir_enable                                     ; control_unit_230:inst10|ir_enable                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_unit_230:inst10|b_inv                                         ; control_unit_230:inst10|b_inv                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_unit_230:inst10|rf_write                                      ; control_unit_230:inst10|rf_write                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                          ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[14]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[2]                          ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                          ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                          ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]                          ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                         ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[5]                          ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                          ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.401      ;
; 0.252 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[13]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.404      ;
; 0.284 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.436      ;
; 0.288 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.440      ;
; 0.325 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                          ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.330 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]                          ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                          ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 0.001      ; 0.484      ;
; 0.331 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[15]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.483      ;
; 0.333 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.485      ;
; 0.337 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[12]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.489      ;
; 0.378 ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[2]  ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[3]  ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.399 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.551      ;
; 0.405 ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[2]  ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.557      ;
; 0.418 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                          ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.570      ;
; 0.420 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12]                         ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.572      ;
; 0.429 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                          ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 0.001      ; 0.582      ;
; 0.441 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; -0.002     ; 0.591      ;
; 0.442 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13]                          ; clock        ; clock       ; 0.000        ; -0.002     ; 0.592      ;
; 0.443 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                         ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; 0.000        ; 0.005      ; 0.600      ;
; 0.445 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                         ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.597      ;
; 0.448 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.599      ;
; 0.448 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.599      ;
; 0.448 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11]                          ; clock        ; clock       ; 0.000        ; -0.001     ; 0.599      ;
; 0.452 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                          ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.605      ;
; 0.456 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]                          ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.011      ; 0.619      ;
; 0.460 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                          ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.613      ;
; 0.466 ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[12] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.618      ;
; 0.470 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[11]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.622      ;
; 0.471 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                         ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; -0.004     ; 0.619      ;
; 0.477 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                          ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.006      ; 0.635      ;
; 0.479 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[6]                          ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                           ; clock        ; clock       ; 0.000        ; -0.006     ; 0.625      ;
; 0.488 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                          ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; -0.006     ; 0.634      ;
; 0.495 ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[0]  ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]                          ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.649      ;
; 0.500 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[10]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.652      ;
; 0.508 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                          ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; 0.000        ; 0.002      ; 0.662      ;
; 0.508 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15]                         ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; -0.002     ; 0.658      ;
; 0.512 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[4]                          ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                           ; clock        ; clock       ; 0.000        ; -0.002     ; 0.662      ;
; 0.515 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                         ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; -0.014     ; 0.653      ;
; 0.518 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                          ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                          ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.671      ;
; 0.523 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                          ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.674      ;
; 0.524 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                          ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.677      ;
; 0.527 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                         ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[12]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                         ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.680      ;
; 0.527 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                          ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                         ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.677      ;
; 0.528 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                          ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.681      ;
; 0.529 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                          ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[4]    ; clock        ; clock       ; 0.000        ; -0.007     ; 0.674      ;
; 0.529 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                          ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                          ; smpRegisterFile:inst|DFF_16BIT:inst16|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.002      ; 0.683      ;
; 0.530 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                          ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.002      ; 0.684      ;
; 0.531 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                         ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.684      ;
; 0.531 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                          ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.002      ; 0.685      ;
; 0.533 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                          ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.002      ; 0.687      ;
; 0.534 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                         ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.002      ; 0.688      ;
; 0.534 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                         ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.684      ;
; 0.534 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                         ; smpRegisterFile:inst|DFF_16BIT:inst16|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.685      ;
; 0.534 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]                         ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                         ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.685      ;
; 0.535 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                          ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; -0.007     ; 0.680      ;
; 0.536 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                         ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.687      ;
; 0.539 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                         ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.002      ; 0.693      ;
; 0.540 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                          ; clock        ; clock       ; 0.000        ; 0.011      ; 0.703      ;
; 0.542 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[3]                          ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.694      ;
; 0.546 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; -0.003     ; 0.695      ;
; 0.547 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                          ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.010      ; 0.709      ;
; 0.548 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; -0.003     ; 0.697      ;
; 0.553 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[7]                          ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.704      ;
; 0.556 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                          ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; -0.006     ; 0.702      ;
; 0.557 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                          ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[2]    ; clock        ; clock       ; 0.000        ; -0.006     ; 0.703      ;
; 0.557 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                          ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; -0.003     ; 0.706      ;
; 0.559 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[9]                          ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.711      ;
; 0.560 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[1]                          ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; 0.010      ; 0.722      ;
; 0.564 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.715      ;
; 0.564 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                          ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; -0.008     ; 0.708      ;
; 0.564 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15]                         ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; 0.004      ; 0.720      ;
; 0.566 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                          ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; -0.006     ; 0.712      ;
; 0.567 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                          ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; -0.006     ; 0.713      ;
; 0.568 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                          ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.716      ;
; 0.569 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                          ; smpRegisterFile:inst|DFF_16BIT:inst16|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.717      ;
; 0.570 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                          ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.720      ;
; 0.570 ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[9]  ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; -0.003     ; 0.719      ;
; 0.578 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                          ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; -0.008     ; 0.722      ;
; 0.583 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15]                         ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11]                          ; clock        ; clock       ; 0.000        ; -0.002     ; 0.733      ;
; 0.586 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                         ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.736      ;
; 0.589 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                         ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.740      ;
+-------+-----------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enable           ; clock      ; 2.435  ; 2.435  ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 2.480  ; 2.480  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 2.078  ; 2.078  ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 2.095  ; 2.095  ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 2.274  ; 2.274  ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 2.148  ; 2.148  ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 2.155  ; 2.155  ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; -0.356 ; -0.356 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; -0.362 ; -0.362 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; -0.561 ; -0.561 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; -0.647 ; -0.647 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; -0.647 ; -0.647 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; -0.627 ; -0.627 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; -0.579 ; -0.579 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; -0.475 ; -0.475 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; -0.512 ; -0.512 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; -0.393 ; -0.393 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 2.480  ; 2.480  ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 2.288  ; 2.288  ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 2.179  ; 2.179  ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 2.184  ; 2.184  ; Rise       ; clock           ;
; reset            ; clock      ; 61.285 ; 61.285 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enable           ; clock      ; -1.989 ; -1.989 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 0.767  ; 0.767  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; -1.958 ; -1.958 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; -1.975 ; -1.975 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; -2.154 ; -2.154 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; -2.028 ; -2.028 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; -2.035 ; -2.035 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 0.476  ; 0.476  ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 0.482  ; 0.482  ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 0.681  ; 0.681  ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 0.767  ; 0.767  ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 0.767  ; 0.767  ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 0.747  ; 0.747  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.699  ; 0.699  ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 0.595  ; 0.595  ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 0.632  ; 0.632  ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 0.513  ; 0.513  ; Rise       ; clock           ;
;  instruction[20] ; clock      ; -2.360 ; -2.360 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; -2.168 ; -2.168 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; -2.059 ; -2.059 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; -2.064 ; -2.064 ; Rise       ; clock           ;
; reset            ; clock      ; -0.137 ; -0.137 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALUOut[*]    ; clock      ; 7.759 ; 7.759 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 5.772 ; 5.772 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 6.339 ; 6.339 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 6.227 ; 6.227 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 7.187 ; 7.187 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 7.149 ; 7.149 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 7.663 ; 7.663 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 7.325 ; 7.325 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 7.759 ; 7.759 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 4.379 ; 4.379 ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 4.310 ; 4.310 ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 4.379 ; 4.379 ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 4.165 ; 4.165 ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 4.219 ; 4.219 ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 4.783 ; 4.783 ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 4.783 ; 4.783 ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 4.640 ; 4.640 ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 4.571 ; 4.571 ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 4.823 ; 4.823 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 4.161 ; 4.161 ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 4.823 ; 4.823 ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 5.022 ; 5.022 ; Rise       ; clock           ;
;  RF1[0]      ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  RF1[1]      ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  RF1[2]      ; clock      ; 4.706 ; 4.706 ; Rise       ; clock           ;
;  RF1[3]      ; clock      ; 4.762 ; 4.762 ; Rise       ; clock           ;
;  RF1[4]      ; clock      ; 5.022 ; 5.022 ; Rise       ; clock           ;
;  RF1[5]      ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  RF1[6]      ; clock      ; 4.975 ; 4.975 ; Rise       ; clock           ;
;  RF1[7]      ; clock      ; 4.355 ; 4.355 ; Rise       ; clock           ;
; RF2[*]       ; clock      ; 5.040 ; 5.040 ; Rise       ; clock           ;
;  RF2[0]      ; clock      ; 4.581 ; 4.581 ; Rise       ; clock           ;
;  RF2[1]      ; clock      ; 4.538 ; 4.538 ; Rise       ; clock           ;
;  RF2[2]      ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  RF2[3]      ; clock      ; 4.543 ; 4.543 ; Rise       ; clock           ;
;  RF2[4]      ; clock      ; 4.242 ; 4.242 ; Rise       ; clock           ;
;  RF2[5]      ; clock      ; 4.856 ; 4.856 ; Rise       ; clock           ;
;  RF2[6]      ; clock      ; 5.040 ; 5.040 ; Rise       ; clock           ;
;  RF2[7]      ; clock      ; 4.293 ; 4.293 ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 4.532 ; 4.532 ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 4.532 ; 4.532 ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 4.293 ; 4.293 ; Rise       ; clock           ;
; b_inv        ; clock      ; 4.385 ; 4.385 ; Rise       ; clock           ;
; regA[*]      ; clock      ; 5.009 ; 5.009 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 4.871 ; 4.871 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 4.519 ; 4.519 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 4.950 ; 4.950 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 4.901 ; 4.901 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 4.973 ; 4.973 ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 4.976 ; 4.976 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 4.565 ; 4.565 ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 4.512 ; 4.512 ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 4.766 ; 4.766 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 4.709 ; 4.709 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 4.878 ; 4.878 ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 5.000 ; 5.000 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 5.009 ; 5.009 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 4.908 ; 4.908 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 5.090 ; 5.090 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 4.422 ; 4.422 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 4.735 ; 4.735 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 4.544 ; 4.544 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 4.949 ; 4.949 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 5.090 ; 5.090 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 4.352 ; 4.352 ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 5.057 ; 5.057 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 4.547 ; 4.547 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 4.700 ; 4.700 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 4.698 ; 4.698 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 4.884 ; 4.884 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 4.679 ; 4.679 ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 4.426 ; 4.426 ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 4.927 ; 4.927 ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 4.557 ; 4.557 ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 4.927 ; 4.927 ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 4.719 ; 4.719 ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 4.399 ; 4.399 ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 4.635 ; 4.635 ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 4.715 ; 4.715 ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 4.632 ; 4.632 ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 4.490 ; 4.490 ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 4.540 ; 4.540 ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 4.475 ; 4.475 ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 4.557 ; 4.557 ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 4.260 ; 4.260 ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 4.329 ; 4.329 ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 4.294 ; 4.294 ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 4.579 ; 4.579 ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 4.607 ; 4.607 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 5.202 ; 5.202 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 4.602 ; 4.602 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 4.595 ; 4.595 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 5.026 ; 5.026 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 4.624 ; 4.624 ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 5.202 ; 5.202 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 4.874 ; 4.874 ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 4.783 ; 4.783 ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 4.931 ; 4.931 ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 4.352 ; 4.352 ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 4.744 ; 4.744 ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 4.444 ; 4.444 ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 4.596 ; 4.596 ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 4.559 ; 4.559 ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 4.299 ; 4.299 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALUOut[*]    ; clock      ; 4.833 ; 4.833 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 5.245 ; 5.245 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 5.093 ; 5.093 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 4.833 ; 4.833 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 5.730 ; 5.730 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 5.394 ; 5.394 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 5.797 ; 5.797 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 5.192 ; 5.192 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 5.129 ; 5.129 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 4.165 ; 4.165 ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 4.310 ; 4.310 ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 4.379 ; 4.379 ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 4.165 ; 4.165 ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 4.219 ; 4.219 ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 4.783 ; 4.783 ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 4.640 ; 4.640 ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 4.571 ; 4.571 ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 4.161 ; 4.161 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 4.161 ; 4.161 ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 4.823 ; 4.823 ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 4.355 ; 4.355 ; Rise       ; clock           ;
;  RF1[0]      ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  RF1[1]      ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  RF1[2]      ; clock      ; 4.706 ; 4.706 ; Rise       ; clock           ;
;  RF1[3]      ; clock      ; 4.762 ; 4.762 ; Rise       ; clock           ;
;  RF1[4]      ; clock      ; 5.022 ; 5.022 ; Rise       ; clock           ;
;  RF1[5]      ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  RF1[6]      ; clock      ; 4.975 ; 4.975 ; Rise       ; clock           ;
;  RF1[7]      ; clock      ; 4.355 ; 4.355 ; Rise       ; clock           ;
; RF2[*]       ; clock      ; 4.242 ; 4.242 ; Rise       ; clock           ;
;  RF2[0]      ; clock      ; 4.581 ; 4.581 ; Rise       ; clock           ;
;  RF2[1]      ; clock      ; 4.538 ; 4.538 ; Rise       ; clock           ;
;  RF2[2]      ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  RF2[3]      ; clock      ; 4.543 ; 4.543 ; Rise       ; clock           ;
;  RF2[4]      ; clock      ; 4.242 ; 4.242 ; Rise       ; clock           ;
;  RF2[5]      ; clock      ; 4.856 ; 4.856 ; Rise       ; clock           ;
;  RF2[6]      ; clock      ; 5.040 ; 5.040 ; Rise       ; clock           ;
;  RF2[7]      ; clock      ; 4.293 ; 4.293 ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 4.293 ; 4.293 ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 4.532 ; 4.532 ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 4.293 ; 4.293 ; Rise       ; clock           ;
; b_inv        ; clock      ; 4.385 ; 4.385 ; Rise       ; clock           ;
; regA[*]      ; clock      ; 4.512 ; 4.512 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 4.871 ; 4.871 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 4.519 ; 4.519 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 4.950 ; 4.950 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 4.901 ; 4.901 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 4.973 ; 4.973 ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 4.976 ; 4.976 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 4.565 ; 4.565 ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 4.512 ; 4.512 ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 4.766 ; 4.766 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 4.709 ; 4.709 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 4.878 ; 4.878 ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 5.000 ; 5.000 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 5.009 ; 5.009 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 4.908 ; 4.908 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 4.422 ; 4.422 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 4.735 ; 4.735 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 4.544 ; 4.544 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 4.949 ; 4.949 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 5.090 ; 5.090 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 4.352 ; 4.352 ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 5.057 ; 5.057 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 4.547 ; 4.547 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 4.700 ; 4.700 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 4.698 ; 4.698 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 4.884 ; 4.884 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 4.679 ; 4.679 ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 4.426 ; 4.426 ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 4.260 ; 4.260 ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 4.557 ; 4.557 ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 4.927 ; 4.927 ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 4.719 ; 4.719 ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 4.399 ; 4.399 ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 4.635 ; 4.635 ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 4.715 ; 4.715 ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 4.632 ; 4.632 ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 4.490 ; 4.490 ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 4.540 ; 4.540 ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 4.475 ; 4.475 ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 4.557 ; 4.557 ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 4.260 ; 4.260 ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 4.329 ; 4.329 ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 4.294 ; 4.294 ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 4.579 ; 4.579 ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 4.607 ; 4.607 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 4.299 ; 4.299 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 4.602 ; 4.602 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 4.595 ; 4.595 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 5.026 ; 5.026 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 4.624 ; 4.624 ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 5.202 ; 5.202 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 4.874 ; 4.874 ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 4.783 ; 4.783 ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 4.931 ; 4.931 ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 4.352 ; 4.352 ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 4.744 ; 4.744 ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 4.444 ; 4.444 ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 4.596 ; 4.596 ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 4.559 ; 4.559 ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 4.299 ; 4.299 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -183.412  ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clock           ; -183.412  ; 0.215 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -8186.151 ; 0.0   ; 0.0      ; 0.0     ; -536.181            ;
;  clock           ; -8186.151 ; 0.000 ; N/A      ; N/A     ; -536.181            ;
+------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+------------------+------------+---------+---------+------------+-----------------+
; Data Port        ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+------------------+------------+---------+---------+------------+-----------------+
; enable           ; clock      ; 5.943   ; 5.943   ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 5.982   ; 5.982   ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 5.114   ; 5.114   ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 5.138   ; 5.138   ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 5.587   ; 5.587   ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 5.135   ; 5.135   ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 5.154   ; 5.154   ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 0.498   ; 0.498   ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 0.484   ; 0.484   ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; -0.003  ; -0.003  ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; -0.160  ; -0.160  ; Rise       ; clock           ;
;  instruction[10] ; clock      ; -0.160  ; -0.160  ; Rise       ; clock           ;
;  instruction[11] ; clock      ; -0.125  ; -0.125  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.133   ; 0.133   ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 0.328   ; 0.328   ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 0.242   ; 0.242   ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 0.511   ; 0.511   ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 5.982   ; 5.982   ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 5.491   ; 5.491   ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 5.252   ; 5.252   ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 5.410   ; 5.410   ; Rise       ; clock           ;
; reset            ; clock      ; 183.840 ; 183.840 ; Rise       ; clock           ;
+------------------+------------+---------+---------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enable           ; clock      ; -1.989 ; -1.989 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 0.767  ; 0.767  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; -1.958 ; -1.958 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; -1.975 ; -1.975 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; -2.154 ; -2.154 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; -2.028 ; -2.028 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; -2.035 ; -2.035 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 0.476  ; 0.476  ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 0.482  ; 0.482  ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 0.681  ; 0.681  ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 0.767  ; 0.767  ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 0.767  ; 0.767  ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 0.747  ; 0.747  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.699  ; 0.699  ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 0.595  ; 0.595  ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 0.632  ; 0.632  ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 0.513  ; 0.513  ; Rise       ; clock           ;
;  instruction[20] ; clock      ; -2.360 ; -2.360 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; -2.168 ; -2.168 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; -2.059 ; -2.059 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; -2.064 ; -2.064 ; Rise       ; clock           ;
; reset            ; clock      ; -0.137 ; -0.137 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALUOut[*]    ; clock      ; 20.176 ; 20.176 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 13.487 ; 13.487 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 15.272 ; 15.272 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 15.151 ; 15.151 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 18.429 ; 18.429 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 18.293 ; 18.293 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 19.743 ; 19.743 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 19.055 ; 19.055 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 20.176 ; 20.176 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 9.434  ; 9.434  ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 8.904  ; 8.904  ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 9.434  ; 9.434  ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 8.500  ; 8.500  ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 9.007  ; 9.007  ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 10.682 ; 10.682 ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 10.682 ; 10.682 ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 10.055 ; 10.055 ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 9.064  ; 9.064  ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 9.691  ; 9.691  ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 10.460 ; 10.460 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 8.856  ; 8.856  ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 8.576  ; 8.576  ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 9.580  ; 9.580  ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 10.460 ; 10.460 ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 11.000 ; 11.000 ; Rise       ; clock           ;
;  RF1[0]      ; clock      ; 10.070 ; 10.070 ; Rise       ; clock           ;
;  RF1[1]      ; clock      ; 9.638  ; 9.638  ; Rise       ; clock           ;
;  RF1[2]      ; clock      ; 10.287 ; 10.287 ; Rise       ; clock           ;
;  RF1[3]      ; clock      ; 10.363 ; 10.363 ; Rise       ; clock           ;
;  RF1[4]      ; clock      ; 11.000 ; 11.000 ; Rise       ; clock           ;
;  RF1[5]      ; clock      ; 9.671  ; 9.671  ; Rise       ; clock           ;
;  RF1[6]      ; clock      ; 10.904 ; 10.904 ; Rise       ; clock           ;
;  RF1[7]      ; clock      ; 9.387  ; 9.387  ; Rise       ; clock           ;
; RF2[*]       ; clock      ; 11.015 ; 11.015 ; Rise       ; clock           ;
;  RF2[0]      ; clock      ; 9.426  ; 9.426  ; Rise       ; clock           ;
;  RF2[1]      ; clock      ; 9.612  ; 9.612  ; Rise       ; clock           ;
;  RF2[2]      ; clock      ; 10.017 ; 10.017 ; Rise       ; clock           ;
;  RF2[3]      ; clock      ; 10.095 ; 10.095 ; Rise       ; clock           ;
;  RF2[4]      ; clock      ; 8.767  ; 8.767  ; Rise       ; clock           ;
;  RF2[5]      ; clock      ; 10.533 ; 10.533 ; Rise       ; clock           ;
;  RF2[6]      ; clock      ; 11.015 ; 11.015 ; Rise       ; clock           ;
;  RF2[7]      ; clock      ; 8.990  ; 8.990  ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 9.457  ; 9.457  ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 9.457  ; 9.457  ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 8.948  ; 8.948  ; Rise       ; clock           ;
; b_inv        ; clock      ; 9.100  ; 9.100  ; Rise       ; clock           ;
; regA[*]      ; clock      ; 11.175 ; 11.175 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 10.542 ; 10.542 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 10.016 ; 10.016 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 9.420  ; 9.420  ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 11.175 ; 11.175 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 10.583 ; 10.583 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 11.101 ; 11.101 ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 10.461 ; 10.461 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 9.549  ; 9.549  ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 10.165 ; 10.165 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 9.518  ; 9.518  ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 10.334 ; 10.334 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 10.373 ; 10.373 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 10.588 ; 10.588 ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 10.914 ; 10.914 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 10.930 ; 10.930 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 11.045 ; 11.045 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 11.350 ; 11.350 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 9.386  ; 9.386  ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 9.852  ; 9.852  ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 10.074 ; 10.074 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 10.843 ; 10.843 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 11.151 ; 11.151 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 8.980  ; 8.980  ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 11.350 ; 11.350 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 9.858  ; 9.858  ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 10.028 ; 10.028 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 9.735  ; 9.735  ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 10.394 ; 10.394 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 10.022 ; 10.022 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 10.584 ; 10.584 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 10.162 ; 10.162 ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 8.688  ; 8.688  ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 9.515  ; 9.515  ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 10.957 ; 10.957 ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 9.799  ; 9.799  ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 10.957 ; 10.957 ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 10.204 ; 10.204 ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 9.466  ; 9.466  ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 10.048 ; 10.048 ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 10.384 ; 10.384 ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 10.229 ; 10.229 ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 9.481  ; 9.481  ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 9.758  ; 9.758  ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 9.793  ; 9.793  ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 9.681  ; 9.681  ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 8.642  ; 8.642  ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 8.935  ; 8.935  ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 9.120  ; 9.120  ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 9.702  ; 9.702  ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 9.764  ; 9.764  ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 11.232 ; 11.232 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 9.738  ; 9.738  ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 9.821  ; 9.821  ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 11.055 ; 11.055 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 9.753  ; 9.753  ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 11.232 ; 11.232 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 9.790  ; 9.790  ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 10.977 ; 10.977 ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 9.999  ; 9.999  ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 10.466 ; 10.466 ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 10.452 ; 10.452 ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 9.080  ; 9.080  ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 10.356 ; 10.356 ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 9.152  ; 9.152  ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 9.975  ; 9.975  ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 9.652  ; 9.652  ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 9.114  ; 9.114  ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALUOut[*]    ; clock      ; 4.833 ; 4.833 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 5.245 ; 5.245 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 5.093 ; 5.093 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 4.833 ; 4.833 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 5.730 ; 5.730 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 5.394 ; 5.394 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 5.797 ; 5.797 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 5.192 ; 5.192 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 5.129 ; 5.129 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 4.165 ; 4.165 ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 4.310 ; 4.310 ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 4.379 ; 4.379 ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 4.165 ; 4.165 ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 4.219 ; 4.219 ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 4.783 ; 4.783 ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 4.640 ; 4.640 ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 4.571 ; 4.571 ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 4.161 ; 4.161 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 4.161 ; 4.161 ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 4.823 ; 4.823 ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 4.355 ; 4.355 ; Rise       ; clock           ;
;  RF1[0]      ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  RF1[1]      ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  RF1[2]      ; clock      ; 4.706 ; 4.706 ; Rise       ; clock           ;
;  RF1[3]      ; clock      ; 4.762 ; 4.762 ; Rise       ; clock           ;
;  RF1[4]      ; clock      ; 5.022 ; 5.022 ; Rise       ; clock           ;
;  RF1[5]      ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  RF1[6]      ; clock      ; 4.975 ; 4.975 ; Rise       ; clock           ;
;  RF1[7]      ; clock      ; 4.355 ; 4.355 ; Rise       ; clock           ;
; RF2[*]       ; clock      ; 4.242 ; 4.242 ; Rise       ; clock           ;
;  RF2[0]      ; clock      ; 4.581 ; 4.581 ; Rise       ; clock           ;
;  RF2[1]      ; clock      ; 4.538 ; 4.538 ; Rise       ; clock           ;
;  RF2[2]      ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  RF2[3]      ; clock      ; 4.543 ; 4.543 ; Rise       ; clock           ;
;  RF2[4]      ; clock      ; 4.242 ; 4.242 ; Rise       ; clock           ;
;  RF2[5]      ; clock      ; 4.856 ; 4.856 ; Rise       ; clock           ;
;  RF2[6]      ; clock      ; 5.040 ; 5.040 ; Rise       ; clock           ;
;  RF2[7]      ; clock      ; 4.293 ; 4.293 ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 4.293 ; 4.293 ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 4.532 ; 4.532 ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 4.293 ; 4.293 ; Rise       ; clock           ;
; b_inv        ; clock      ; 4.385 ; 4.385 ; Rise       ; clock           ;
; regA[*]      ; clock      ; 4.512 ; 4.512 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 4.871 ; 4.871 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 4.519 ; 4.519 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 4.950 ; 4.950 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 4.901 ; 4.901 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 4.973 ; 4.973 ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 4.976 ; 4.976 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 4.565 ; 4.565 ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 4.512 ; 4.512 ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 4.766 ; 4.766 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 4.709 ; 4.709 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 4.878 ; 4.878 ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 5.000 ; 5.000 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 5.009 ; 5.009 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 4.908 ; 4.908 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 4.422 ; 4.422 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 4.735 ; 4.735 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 4.544 ; 4.544 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 4.949 ; 4.949 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 5.090 ; 5.090 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 4.352 ; 4.352 ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 5.057 ; 5.057 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 4.547 ; 4.547 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 4.700 ; 4.700 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 4.698 ; 4.698 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 4.884 ; 4.884 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 4.679 ; 4.679 ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 4.426 ; 4.426 ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 4.260 ; 4.260 ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 4.557 ; 4.557 ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 4.927 ; 4.927 ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 4.719 ; 4.719 ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 4.399 ; 4.399 ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 4.635 ; 4.635 ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 4.715 ; 4.715 ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 4.632 ; 4.632 ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 4.490 ; 4.490 ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 4.540 ; 4.540 ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 4.475 ; 4.475 ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 4.557 ; 4.557 ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 4.260 ; 4.260 ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 4.329 ; 4.329 ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 4.294 ; 4.294 ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 4.579 ; 4.579 ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 4.607 ; 4.607 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 4.299 ; 4.299 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 4.602 ; 4.602 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 4.595 ; 4.595 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 5.026 ; 5.026 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 4.624 ; 4.624 ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 5.202 ; 5.202 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 4.874 ; 4.874 ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 4.783 ; 4.783 ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 4.931 ; 4.931 ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 4.352 ; 4.352 ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 4.744 ; 4.744 ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 4.444 ; 4.444 ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 4.596 ; 4.596 ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 4.559 ; 4.559 ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 4.299 ; 4.299 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 424   ; 424  ;
; Unconstrained Output Ports      ; 103   ; 103  ;
; Unconstrained Output Port Paths ; 191   ; 191  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Processing started: Sat Mar 23 22:17:47 2013
Info: Command: quartus_sta ProcessorV1 -c ProcessorV1
Info: qsta_default_script.tcl version: #4
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcessorV1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -183.412
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -183.412     -8186.151 clock 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -536.181 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -61.091
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -61.091     -2499.130 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -361.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 354 megabytes
    Info: Processing ended: Sat Mar 23 22:17:59 2013
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:11


