# 3. Case Study: 1Mbit SRAM with 30V Mixed Logic

## 3.1 製品背景
- aTFTドライバー向け、3.3V + 30V混載ロジック  
- コスト競争下で0.25µmを選択せざるを得なかった  

## 3.2 不具合現象
- 1Mbit SRAMマクロでランダムビット不良顕在化  
- 冗長ビット未搭載 → 単一ビット不良が致命的  

## 3.3 開発制約
- 0.25µmは既に「見放され」先端リソース不足  
- 工数不足で十分な対策を打てず  

## 3.4 物理的原因
- サイドウォール直下のHalo BoronがTiに吸収され、  
  サリサイド形成中に局所的な高抵抗スポットを生成  
- → ランダム不良の直接要因となった  
