- 포항공대 컴공 대학원 면접 문제
	- 1)
		-  (15 * 4) * 400 = 24000분
	- 2)
		- 15 + 15 + 15 + 15 * 400 = 6045분

- Hazard
	- control hazard
		- branch 문제라 생각해도 크게 문제 x

- 사전학습문제
	- add nop nop add addi nop add

- Code scheduling to Avoid stalls
	- 명령어 순서를 바꿔 stall없이 명령어 수행가능

	- sw 명령어를 x3 -> x4로 하면
		- 앞으로 명령어를 뺄 수 없음
		- 1)
			- sw와 lw를 앞으로 보냄
		- 2)
			- add를 뒤로 보냄
	- 보통 시험문제 -> stall cycle 0으로 만들 수 있음

- qeustion
	- nop, stall, bubble의 차이
		- nop
			- instruction, 아무것도 하지 않음, compiler가 넣어줘야 함
		- stall
			- hardware적 용어
		- bubble
			- 하지않는 상태를 의미, 추상적
	- forwarding과 code reordering중 무엇이 우선시 되는가
		- 무엇이 우선시 된다고 보기 어렵다, 우선순위가 있는것 x
	- 파이프라인된 프로세서들은 어떻게 디버깅 하는가
		- 수업외 내용, 시뮬레이션 단계에서 디버깅

- EX harzard
	- EX stage 끝에서 발생
- MEM hazard
	- MEM stage 끝에서 발생

- 사전학습문제
	- CC3 ~ CC6
	- EX stage 기준
	- 시험
		- instruction만 나열
		- 그림x
	- 00, 10, 00, 00
	- Foward B
		- 00, 00, 01, 00

- 10-1 끝

- Double Data Hazard
	- EX Hazard 우선시

- Revised? forwarding unit
	- if문이 먼저 실행되므로 슈도코드 변화 x
		- EX hazard가 우선시됨

- 사전학습문제
	- CC3 ~ CC6
	- 0, X, 1, 0
	- 몇번째 cycle을 적는가 유의할 것
	- Forward B
		- X, X, 0, 0
	- 시험
		- stall이 있는지 파악 후, cycle 그린 후 판단
		- sw rs2, imed(rs1) 유의
		- X -> 0이라 적으라고도 할 수 있음

- question
	- stall이 왜 전체 pipeline을 멈추는 식으로 작동하는가
		- 전체 x, 뒤따르는 명령어만 1 cycle 멈추는 것
	- 메모리에 sw 명령어 이후, 다시 lw하려면 bubble 몇 사이클 발생?
		- 메모리의 성능에 따라 달라짐, 빠른 메모리 1 ~ 2 cycle, dram 100 cycle 넘을  수 있음.
	- flush vs bubble
		- 들어가 있는 것을 없애는 것 = flush, 즉, bubble을 만드는 행동

- 대학원 면접 예상문제
	- 시험문제 부적절
		- 성능 좋아질 수 있는 이유
			- load use hazard 자체가 사라짐
		- 성능 나빠질 수 있는 이유
			- lw, sw가 add 수행 x, 따로 add 명령어 수행해야 함, 추가 연산 필요
		- 성능이 나빠지는 경우가 많이 발생
			- load use hazard는 code reordering과 같이 다양한 방법으로 해결 가능

- Reducing Branch Delay
	- question
		- register file에 WB되어 버린 instruction은 어떻게 flush 하나요?
			- flush 불가, commit 되면 안됨
		- Branch 계열 외 다른 명령어들도 ID에서 연산해주면 좋지 않나?
			- 대부분 clock frequency가 높아져서 안좋음

- Dynamic branch prediction은 다음번에