# 7.1	用Verilog描述素数电路

* 描述组合电路的时候，我们只用**assign,case,casex**语句或其他组合模块的结构组合

  * **尽量不适用 if 语句**，因为如果忘记写 **else** ,很容易被综合成时序电路

# 7.2	素数的测试平台

* 对于**“==”和“= = =”**的区别

  * 比较的对象不同：”= =“主要用来比较”0“和"1"  ,    "= = ="可以用来比较完整的4个状态”0 ，1， x ，z “

  * 比较的结果不用：”= = “ 的比较表达式里如果有 ”x", 那结果就是**不确定**，而“= = = ”是比较每一位的，x 就是 x, z 就是z ,**只有每一位都相等，结果才是1**

  * 综合性不用：“= =”是可综合的，但**“= = =”却不可综合**

    * *笔者猜测，原因可能是因为，在**设计代码**中，X 和 Z 是不可综合的，变量的值只有 0 和1，因而用“= =”就可以了，而“= = = ”可能本就是为了比较 X 和 Z 设计的，所以只能用在**测试代码** 里*

    

