<!DOCTYPE HTML>
<html>
<head>
  <title>Multicycle RISC Processor Design</title>
  <meta charset="utf-8" />
  <meta name="viewport" content="width=device-width, initial-scale=1" />
  <link rel="stylesheet" href="assets/css/main.css" />
  <noscript><link rel="stylesheet" href="assets/css/noscript.css" /></noscript>
  <style>
    .image.fit img {
      max-width: 85%;
      height: auto;
      display: block;
      margin: 0 auto 1.5rem;
      border-radius: 12px;
      box-shadow: 0 0 12px rgba(0,0,0,0.15);
    }
    .highlight {
      background: #f8f8f8;
      padding: 1.5rem;
      border-left: 5px solid #00bfa5;
      border-radius: 8px;
      margin-bottom: 2rem;
    }
    iframe {
      border-radius: 12px;
      box-shadow: 0 0 12px rgba(0,0,0,0.15);
    }
  </style>
</head>
<body class="is-preload">
  <div id="wrapper">

    <!-- Header -->
    <header id="header">
      <a href="index.html" class="logo">Ngo Quoc An</a>
    </header>

    <!-- Main -->
    <div id="main" class="alt">
      <section id="one">
        <div class="inner">
          <header class="major">
            <h1>Multicycle RISC Processor Design</h1>
            <p>Dự án mô phỏng CPU theo mô hình đa chu kỳ bằng Verilog</p>
          </header>

          <div class="highlight">
            <h3>Mục tiêu</h3>
            <p>Thiết kế và mô phỏng một bộ xử lý RISC hoạt động theo mô hình Multicycle (đa chu kỳ), tách biệt từng giai đoạn: Fetch, Decode, Execute, Memory, Write Back. Mục tiêu là giảm số lượng phần tử phần cứng cần thiết so với pipelining nhưng vẫn đảm bảo đúng luồng điều khiển và dữ liệu.</p>
          </div>

          <h3>Thành phần chính</h3>
          <ul>
            <li>ALU, Register File, Control Unit, Memory</li>
            <li>Instruction Memory, Main Memory (RAM)</li>
            <li>Program Counter, Sign Extend, MUX, ALU Control</li>
            <li>Ngôn ngữ: Verilog HDL</li>
            <li>Mô phỏng bằng Vivado 2023.2</li>
          </ul>

          <h3>Sơ đồ khối CPU</h3>
          <span class="image fit"><img src="images/multicycle_block_diagram.png" alt="Sơ đồ khối CPU RISC đa chu kỳ"></span>

          <h3>Quy trình hoạt động</h3>
          <ol>
            <li><strong>Instruction Fetch:</strong> PC gửi địa chỉ đến Instruction Memory, đọc lệnh</li>
            <li><strong>Instruction Decode:</strong> Giải mã opcode, đọc 2 thanh ghi từ Register File</li>
            <li><strong>Execute:</strong> ALU thực hiện phép toán hoặc địa chỉ tính toán</li>
            <li><strong>Memory Access:</strong> Truy xuất RAM nếu cần</li>
            <li><strong>Write Back:</strong> Ghi kết quả về thanh ghi</li>
          </ol>

          <h3>Ảnh minh họa thiết kế</h3>
          <ul>

            <li><strong>Schematic thiết kế:</strong></li>
            <span class="image fit"><img src="images/multicycle_schematic.png" alt="Schematic CPU RISC"></span>
            <li><strong>Waveform kết quả mô phỏng:</strong></li>
             <span class="image fit"><img src="images/multicycle_waveform1.png" alt="Kết quả mô phỏng Vivado"></span>
            <span class="image fit"><img src="images/multicycle_waveform2.png" alt="Kết quả mô phỏng Vivado"></span>
          </ul>

          <h3>Video mô phỏng</h3>
          <div style="text-align: center; margin: 2rem 0;">
            <iframe width="75%" height="400" src="https://www.youtube.com/embed/mWuC0HF483c"
              title="Multicycle RISC CPU Simulation" frameborder="0"
              allow="accelerometer; autoplay; clipboard-write; encrypted-media; gyroscope; picture-in-picture"
              allowfullscreen>
            </iframe>
          </div>

          <h3>Kết quả đạt được</h3>
          <ul>
            <li>Hỗ trợ các lệnh: ADD, SUB, LW, SW, BEQ, JUMP</li>
            <li>Testbench chạy lệnh mẫu thành công</li>
            <li>ALU, thanh ghi, bộ nhớ hoạt động đúng theo từng chu kỳ</li>
            <li>Mô phỏng rõ ràng từng trạng thái điều khiển</li>
          </ul>

          <h3>Source Code & Tài liệu</h3>
          <ul>
            <li><a href="https://github.com/yourusername/multicycle-risc-cpu">GitHub Source Code</a></li>
            <li><a href="https://verilogguide.com">Tài liệu Verilog cơ bản</a></li>
          </ul>
        </div>
      </section>
    </div>

    <!-- Footer -->
    <footer id="footer">
      <div class="inner">
        <ul class="copyright">
          <li>&copy; Ngo Quoc An</li>
          <li>Theme: HTML5 UP – Massively</li>
        </ul>
      </div>
    </footer>
  </div>

  <!-- Scripts -->
  <script src="assets/js/jquery.min.js"></script>
  <script src="assets/js/main.js"></script>
</body>
</html>
