# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../MacchineSequenzialiEse1.srcs/sources_1/new/RiconoscitoreDiSequenze.vhd" \
"../../../../MacchineSequenzialiEse1.srcs/sim_1/new/TB_riconoscitore.vhd" \

# Do not sort compile order
nosort
