# THEREMIN (PROYECTO ELECTRÃ“NICA DIGITAL)
En el presente repositorio se expondrÃ¡ en que conssitiÃ³ el proyecto realizado en la aignatura de electrÃ³nica digital, mostrando el paso a paso realizado
- Dilan Mateo Torres MuÃ±oz
- Arturo Moreno CovarÃ­a
- NicolÃ¡s Zarate Acosta
- 

Bienvenidos a nuestro repositorio del proyecto final de nuestra clase de electrÃ³nica digital de la Universidad Nacional de Colombia del semestre 2025-I, el cual consistÃ­a en el diseÃ±o y posterior implementaciÃ³n de  un theremin (instrumento musical), realizando una versiÃ³n digital de este mismo mediante el uso de sensores ultrasÃ³nicos, FPGA y ESP32.

# Objetivos del proyecto
- Construir un diseÃ±o electrÃ³nico que detecte movimiento, en este caso que detecte el movimiento de la mano y la posiciÃ³n de ella mediante sensores ultrasÃ³nicos
- DiseÃ±ar un modelo que permita generar sonidos, con sus respectivas caracterÃ­sticas (frecuencia y volumen) segÃºn la distancia detectada por el sensor.

# Â¿Que es un theremin?
<img width="444" height="259" alt="image" src="https://github.com/user-attachments/assets/a56dd0b0-8218-48bc-96da-9a208ffc4796" />

Un theremin es un instrumento musical electrÃ³nico inventado por LÃ©on Theremin, que se caracteriza por ser tocado sin contacto fÃ­sico directo. Se controla mediante el movimiento de las manos alrededor de dos antenas, una para el tono y otra para el volumen, alterando campos electromagnÃ©ticos.

# Planteamiento
```mermaid
flowchart TB
  %% Theremin Digital - Flujo General (de arriba hacia abajo)
  start([Inicio])
  start --> RESET{Reset equipo}
  RESET -- SÃ­ --> INIT[Sistema Inicializa]
  INIT --> SENSOR_INIT[Configura HCS & ESP32]
  SENSOR_INIT --> FPGA_INIT[Configura UART & Clocks FPGA]
  FPGA_INIT --> RUN[EjecuciÃ³n]
  RESET -- No --> RUN

  subgraph Loop[EjecuciÃ³n Continua]
    direction TB
    HCS[Sensor HCS] -->|Lectura ADC| ESP32[ESP32]
    ESP32 -->|Procesa distancia y escala fase| ESP32_PROC[Procesamiento]
    ESP32_PROC -->|EnvÃ­a phase_inc por UART| FPGA[FPGA Colorlight 5A-75E]
    subgraph FPGA_COLORLIGHT
      direction TB
      REG_IF["Interfaz UART"] --> PHASE_ACC["Registrador de fase"]
      PHASE_ACC --> NCO["Acumulador de fase (NCO)"]
      NCO --> WAVE_LUT["Tabla de seno (LUT)"]
      WAVE_LUT --> PWM_GEN["Generador PWM"]
      PWM_GEN --> AUDIO_OUT["Audio PWM"]
    end
    AUDIO_OUT -->|Filtro Pasabajo| SPEAKER[Altavoz]
  end

  RUN --> Loop
```

## Requrimentos del proyecto:

### âœ… Requerimientos Funcionales

- ğŸ§­ **MediciÃ³n de distancia**
  - Se utilizan sensores ultrasÃ³nicos (HC-SR04) para medir distancia en centÃ­metros.
  - Se usan dos sensores: uno para la nota y otro para el volumen.

- ğŸµ **GeneraciÃ³n de nota MIDI**
  - Convierte la distancia medida en una nota MIDI vÃ¡lida (0â€“127).
  - Evita repetir la misma nota si no hay cambios.

- ğŸ”Š **GeneraciÃ³n de volumen MIDI**
  - Escala la segunda distancia a un valor de velocidad (volumen) MIDI (0â€“127).

- ğŸ¼ **CodificaciÃ³n de mensajes MIDI**
  - Crea mensajes `Note On` y `Control Change` vÃ¡lidos segÃºn el estÃ¡ndar MIDI.

- ğŸ“¤ **TransmisiÃ³n UART**
  - EnvÃ­a los datos MIDI usando UART a 31250 baudios, 8 bits, sin paridad, 1 bit de parada.

- ğŸ§© **IntegraciÃ³n de mÃ³dulos**
  - Un mÃ³dulo principal (`top_module.v`) conecta todos los componentes del sistema.
  - El sistema opera sincronizado por una seÃ±al de reloj (`clk`).

---

### âš™ï¸ Requerimientos No Funcionales

- ğŸ“¦ **Modularidad**
  - Cada funcionalidad estÃ¡ separada en mÃ³dulos Verilog independientes.

- ğŸ§ª **SimulaciÃ³n con testbenches**
  - Archivos de prueba (`midi_note_sender_tb.v`, `midi_volume_sender_tb.v`) simulan la entrada de distancias y verifican la salida MIDI.

- ğŸ“ˆ **SimulaciÃ³n funcional**
  - Compatible con simuladores como Icarus Verilog + GTKWave.

- ğŸ› ï¸ **Escalabilidad**
  - El diseÃ±o permite la integraciÃ³n de mÃ¡s sensores o generaciÃ³n de otros mensajes MIDI.

- ğŸ“ **CÃ³digo documentado**
  - Cada mÃ³dulo estÃ¡ comentado para facilitar su comprensiÃ³n y mantenimiento.

---

### ğŸ§  Potencial de ExpansiÃ³n: SoC Real

Aunque actualmente es un SoC lÃ³gico simulado, este proyecto puede escalarse a un **SoC fÃ­sico embebido** mediante:

- IntegraciÃ³n en un FPGA o ASIC
- IncorporaciÃ³n de un microcontrolador embebido (RISC-V, ARM)
- Soporte para memoria interna (RAM/ROM)
- Interfaz con sintetizadores reales por MIDI DIN o USB-MIDI

---

### ğŸ“ MÃ³dulos Verilog

| Archivo                  | FunciÃ³n |
|--------------------------|---------|
| `ultrasonic_sensor.v`    | Mide la distancia con sensores ultrasÃ³nicos |
| `midi_note_sender.v`     | Convierte distancia a nota MIDI |
| `midi_volume_sender.v`   | Convierte distancia a volumen MIDI |
| `uart_tx.v`              | Transmisor UART compatible MIDI |
| `top_module.v`           | Integra todos los mÃ³dulos anteriores |
| `*_tb.v`                 | Testbenches para simular comportamiento |

---
## Diagrama ASM/ Maquina de estados/ diagramas funcionales:
## Diagrama RTL del SoC y su mÃ²dulo:
## Simulaciones:
## Video simulacion: 
## Logs de make log-prn, make log-syn
## Â¿CÃ²mo interactÃ¹a con entornos externos?
## Video del proyecto

