
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/ip/prim/abstract/prim_ram_2p.sv Cov: 63% </h3>
<pre style="margin:0; padding:0 ">// Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">// Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">// SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">// TODO: This module is a hard-coded stopgap to select an implementation of an</pre>
<pre style="margin:0; padding:0 ">// "abstract module". This module is to be replaced by generated code.</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">`ifndef PRIM_DEFAULT_IMPL</pre>
<pre style="margin:0; padding:0 ">  `define PRIM_DEFAULT_IMPL prim_pkg::ImplGeneric</pre>
<pre style="margin:0; padding:0 ">`endif</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">module prim_ram_2p #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter prim_pkg::impl_e Impl = `PRIM_DEFAULT_IMPL,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  parameter int Width = 32, // bit</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  parameter int Depth = 128,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  localparam int Aw   = $clog2(Depth) // derived parameter</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">) (</pre>
<pre style="margin:0; padding:0 ">  input clk_a_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input clk_b_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  input                    a_req_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input                    a_write_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input        [Aw-1:0]    a_addr_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input        [Width-1:0] a_wdata_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output logic [Width-1:0] a_rdata_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  input                    b_req_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input                    b_write_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input        [Aw-1:0]    b_addr_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input        [Width-1:0] b_wdata_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output logic [Width-1:0] b_rdata_o</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">);</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  import prim_pkg::*;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  if (Impl == ImplGeneric) begin : gen_mem_generic</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    prim_generic_ram_2p #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .Width(Width),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .Depth(Depth)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    ) u_impl_generic (</pre>
<pre id="id44" style="background-color: #FFB6C1; margin:0; padding:0 ">      .clk_a_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .clk_b_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .a_req_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .a_write_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .a_addr_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .a_wdata_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .a_rdata_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .b_req_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .b_write_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .b_addr_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .b_wdata_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .b_rdata_o</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    );</pre>
<pre style="margin:0; padding:0 ">  end else if (Impl == ImplXilinx) begin : gen_mem_xilinx</pre>
<pre id="id58" style="background-color: #FFB6C1; margin:0; padding:0 ">    prim_xilinx_ram_2p #(</pre>
<pre id="id59" style="background-color: #FFB6C1; margin:0; padding:0 ">      .Width(Width),</pre>
<pre id="id60" style="background-color: #FFB6C1; margin:0; padding:0 ">      .Depth(Depth)</pre>
<pre id="id61" style="background-color: #FFB6C1; margin:0; padding:0 ">    ) u_impl_xilinx (</pre>
<pre id="id62" style="background-color: #FFB6C1; margin:0; padding:0 ">      .clk_a_i,</pre>
<pre id="id63" style="background-color: #FFB6C1; margin:0; padding:0 ">      .clk_b_i,</pre>
<pre id="id64" style="background-color: #FFB6C1; margin:0; padding:0 ">      .a_req_i,</pre>
<pre id="id65" style="background-color: #FFB6C1; margin:0; padding:0 ">      .a_write_i,</pre>
<pre id="id66" style="background-color: #FFB6C1; margin:0; padding:0 ">      .a_addr_i,</pre>
<pre id="id67" style="background-color: #FFB6C1; margin:0; padding:0 ">      .a_wdata_i,</pre>
<pre id="id68" style="background-color: #FFB6C1; margin:0; padding:0 ">      .a_rdata_o,</pre>
<pre id="id69" style="background-color: #FFB6C1; margin:0; padding:0 ">      .b_req_i,</pre>
<pre id="id70" style="background-color: #FFB6C1; margin:0; padding:0 ">      .b_write_i,</pre>
<pre id="id71" style="background-color: #FFB6C1; margin:0; padding:0 ">      .b_addr_i,</pre>
<pre id="id72" style="background-color: #FFB6C1; margin:0; padding:0 ">      .b_wdata_i,</pre>
<pre id="id73" style="background-color: #FFB6C1; margin:0; padding:0 ">      .b_rdata_o</pre>
<pre id="id74" style="background-color: #FFB6C1; margin:0; padding:0 ">    );</pre>
<pre style="margin:0; padding:0 ">  end else begin : gen_failure</pre>
<pre id="id76" style="background-color: #FFB6C1; margin:0; padding:0 ">    // TODO: Find code that works across tools and causes a compile failure</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">endmodule</pre>
<pre style="margin:0; padding:0 "></pre>
</body>
</html>
