# **Desarrollo de una Máquina de Estado en VHDL - UNL** 

📌 Descripción

Este repositorio contiene la implementación en VHDL de una máquina de estado finito (FSM), desarrollada como parte del curso en la Universidad Nacional de Loja (UNL).

La máquina de estado está diseñada para controlar distintos sistemas, como despachadoras de refrescos, alarmas y circuitos lógicos personalizados.

---

# 📂 **Contenido del Repositorio**

- 🔹 Máquina Despachadora de Refrescos - Implementación de una FSM que simula el funcionamiento de una máquina expendedora.

- 🔹 Sistema de Alarma - Control basado en estados para el manejo de una alarma de seguridad.

- 🔹 Ejercicios de FSM - Ejemplos prácticos para el desarrollo de máquinas de estado.

- 🔹 Máquina de Estado Propia - Diseño personalizado de una FSM para distintas aplicaciones.


🚀 Cómo Usar este Proyecto

1. Abrir los archivos .vhdl en un simulador de VHDL como ModelSim o GHDL.
2. Compilar la máquina de estado y verificar la correcta transición entre estados.
3. Ejecutar los testbenches para validar el comportamiento del sistema.

📢 Créditos y Autoría

📌 Autor: DavidSotoX

📌 Universidad: Universidad Nacional de Loja - UNL

📌 Lenguaje: VHDL

💡 Si encuentras útil este repositorio, no olvides dejar una estrella ⭐ y compartirlo con otros entusiastas de la electrónica digital y el diseño en VHDL! 
