<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>vivado 导入IP核并生成bit流文件 - 菜鸟程序员博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="vivado 导入IP核并生成bit流文件" />
<meta property="og:description" content="Xilinx版本：2021.2
PC系统：Windows10
前置要求：你需要有一个IP核，或者自己用vitis HLS生成IP核
1、首先解压IP核：
然后打开你的vivado软件，点击Create Project，之后设置项目名称以及项目位置。
选择RTL 项目
选择你的FPGA板子的型号，最后选择finish，等待工程的创建。
2、导入IP核，选择Create Block Design，并将名字名名为你工程的名字即可，之后点击OK
完成之后右侧就会出现大片空白，点击加号，此意为导入硬件IP核。
首先，因为本文所涉及的IP核都是基于zynq的，所以这里需要先添加一个zynq的IP核，本文选择了其中一个
选择完成之后如图所示，如果界面中出现Run Block Automation，点击运行即可，如果没有请忽略。
再然后就可以导入我们设计的IP了，如图：点击setting-&gt;IP-&gt;Repository再点击“加号”，找到你刚刚解压的IP核文件夹（第一张图），选择它
然后这里就会出现你所设计的IP核，点击OK。然后我们就将自己的IP核导入了库。
点击加号，搜索自己刚刚添加的IP核名称，并选择它
之后你就会发现，你的IP和已经导入了，如图：之后点击Run Connection Avtomation
点击OK
结果如图：我们发现线已经连好
3、创建顶层：Create HDL wrapper
点击OK，保持默认
完成之后如图：
4、生成bit流文件：点击运行Generate Bitstream，其他若无特殊要求，默认即可。这里等的时间比较长，大约十几到三十分钟。如果IP比较大、比较麻烦，可能会更长。
直到出现该弹窗，表示bitstream已经生成
点击OK后如图所示：
之后在你的项目文件夹中打开add_vivado.runs-&gt;impl_1，就可以找到相应的.bit文件
如此，该IP核的bitstream流文件就完成了，就可以拿到FPGA用了。" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://cainiaoprogram.github.io/posts/c7141c4353678ae481b2786ed71df5be/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2022-09-01T17:12:36+08:00" />
<meta property="article:modified_time" content="2022-09-01T17:12:36+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="菜鸟程序员博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">菜鸟程序员博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">vivado 导入IP核并生成bit流文件</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-dark">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <p>Xilinx版本：2021.2<br> PC系统：Windows10<br> <em><strong>前置要求：你需要有一个IP核，或者自己用vitis HLS生成IP核</strong></em><br> 1、首先解压IP核：<br> <img src="https://images2.imgbox.com/e5/e9/1RZqC9OE_o.png" alt="在这里插入图片描述"><br> 然后打开你的vivado软件，点击Create Project，之后设置项目名称以及项目位置。<br> <img src="https://images2.imgbox.com/0f/fa/8FKOX5Nb_o.png" alt="在这里插入图片描述"><br> 选择RTL 项目<br> <img src="https://images2.imgbox.com/c1/84/MntzNYZD_o.png" alt="在这里插入图片描述"><br> 选择你的FPGA板子的型号，最后选择finish，等待工程的创建。<br> <img src="https://images2.imgbox.com/ed/42/WlmVYKSe_o.png" alt="在这里插入图片描述"><br> 2、导入IP核，选择Create Block Design，并将名字名名为你工程的名字即可，之后点击OK<br> <img src="https://images2.imgbox.com/81/09/QP2KH3nb_o.png" alt="在这里插入图片描述"><br> 完成之后右侧就会出现大片空白，点击加号，此意为导入硬件IP核。<br> 首先，因为本文所涉及的IP核都是基于zynq的，所以这里需要先添加一个zynq的IP核，本文选择了其中一个<br> <img src="https://images2.imgbox.com/bf/39/yHSl5XbW_o.png" alt="在这里插入图片描述"><br> 选择完成之后如图所示，如果界面中出现Run Block Automation，点击运行即可，如果没有请忽略。<br> <img src="https://images2.imgbox.com/fe/50/r8s4VkcX_o.png" alt="在这里插入图片描述"><br> 再然后就可以导入我们设计的IP了，如图：点击setting-&gt;IP-&gt;Repository再点击“加号”，找到你刚刚解压的IP核文件夹（第一张图），选择它<br> <img src="https://images2.imgbox.com/13/19/JMYDyxqo_o.png" alt="在这里插入图片描述"><br> 然后这里就会出现你所设计的IP核，点击OK。然后我们就将自己的IP核导入了库。<br> <img src="https://images2.imgbox.com/49/2f/LWVSmXT3_o.png" alt="在这里插入图片描述"><br> 点击加号，搜索自己刚刚添加的IP核名称，并选择它<br> <img src="https://images2.imgbox.com/77/bd/r6PKKv0B_o.png" alt="在这里插入图片描述"><br> 之后你就会发现，你的IP和已经导入了，如图：之后点击Run Connection Avtomation<img src="https://images2.imgbox.com/24/4c/W9xmOUik_o.png" alt="在这里插入图片描述"><br> 点击OK<br> <img src="https://images2.imgbox.com/ba/38/57WgwDrk_o.png" alt="在这里插入图片描述"><br> 结果如图：我们发现线已经连好<br> <img src="https://images2.imgbox.com/67/ae/dQhhU3qH_o.png" alt="在这里插入图片描述"><br> 3、创建顶层：Create HDL wrapper<br> <img src="https://images2.imgbox.com/f5/22/nqWsXIeS_o.png" alt="在这里插入图片描述"><br> 点击OK，保持默认<br> <img src="https://images2.imgbox.com/e0/f4/JyqJq2ig_o.png" alt="在这里插入图片描述"><br> 完成之后如图：<br> <img src="https://images2.imgbox.com/e9/4d/I9fAh6ke_o.png" alt="在这里插入图片描述"><br> 4、生成bit流文件：点击运行Generate Bitstream，其他若无特殊要求，默认即可。这里等的时间比较长，大约十几到三十分钟。如果IP比较大、比较麻烦，可能会更长。<br> <img src="https://images2.imgbox.com/47/da/hve2cNVE_o.png" alt="在这里插入图片描述"><br> 直到出现该弹窗，表示bitstream已经生成<br> <img src="https://images2.imgbox.com/9c/45/G8JyNtys_o.png" alt="在这里插入图片描述"><br> 点击OK后如图所示：<br> <img src="https://images2.imgbox.com/ac/4c/1BrwHPLw_o.png" alt="在这里插入图片描述"><br> 之后在你的项目文件夹中打开add_vivado.runs-&gt;impl_1，就可以找到相应的.bit文件<br> <img src="https://images2.imgbox.com/05/11/GpMq2esa_o.png" alt="在这里插入图片描述"><br> 如此，该IP核的bitstream流文件就完成了，就可以拿到FPGA用了。</p>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/b80e78ba7d989a9c088c40295ef75535/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">大华摄像头WEB集成--rstp拉流</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/a5d5852e0767d56d03e128db21b9e85c/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">pip 下载安装时使用清华大学镜像</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 菜鸟程序员博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>