<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:19:09.199</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0026098</applicationNumber><claimCount>26</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>박막 트랜지스터, 트랜지스터 어레이 기판 및 트랜지스터 어레이 기판의 제조 방법</inventionTitle><inventionTitleEng>THIN FILM TRANSISTOR, TRANSISTOR ARRAY  SUBSTRATE, AND METHOD FOR FABRICATING THE  TRANSISTOR ARRAY SUBSTRATE</inventionTitleEng><openDate>2024.04.16</openDate><openNumber>10-2024-0049127</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/66</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/126</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/123</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 박막 트랜지스터, 이를 포함한 트랜지스터 어레이 기판, 및 트랜지스터 어레이 기판의 제조 방법이 제공된다. 박막 트랜지스터는 기판 상에 배치되고 채널영역, 상기 채널영역의 일측에 연결된 소스영역 및 상기 채널영역의 다른 일측에 이어진 드레인영역을 포함하는 액티브층, 상기 액티브층의 상기 채널영역 상에 배치되는 게이트 절연층, 및 상기 게이트 절연층 상에 배치되는 게이트 전극을 포함한다. 상기 게이트 절연층과 상기 게이트 전극 간의 경계면에 대한 상기 게이트 전극의 측면의 기울기는 둔각이며, 상기 게이트 절연층과 상기 게이트 전극 간의 경계면에 대한 상기 게이트 절연층의 측면의 기울기는 둔각이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판 상에 배치되고 채널영역, 상기 채널영역의 일측에 연결된 소스영역 및 상기 채널영역의 다른 일측에 이어진 드레인영역을 포함하는 액티브층;상기 액티브층의 상기 채널영역 상에 배치되는 게이트 절연층; 및상기 게이트 절연층 상에 배치되는 게이트 전극을 포함하고,상기 게이트 절연층과 상기 게이트 전극 간의 경계면에 대한 상기 게이트 전극의 측면의 기울기는 둔각이며, 상기 게이트 절연층과 상기 게이트 전극 간의 경계면에 대한 상기 게이트 절연층의 측면의 기울기는 둔각인 박막 트랜지스터. </claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 액티브층 및 상기 게이트 전극은 상기 기판 상에 평평하게 배치되는 층간 절연층으로 덮이고,상기 게이트 전극은 전극 메인층; 및 상기 전극 메인층과 상기 게이트 절연층 사이, 및 상기 전극 메인층의 측면과 상기 층간 절연층 사이에 배치되는 전극 배리어층을 포함하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 전극 메인층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)의 금속 재료들 중 적어도 하나의 금속 재료로 이루어진 단일층 또는 다중층을 포함하거나 또는 둘 이상의 금속 재료들의 합금을 포함하고,상기 전극 배리어층은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn), 알루미늄(Al) 및 몰리브덴(Mo) 중 하나 이상의 금속 재료를 포함한 금속 산화물 재료를 포함하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>4. 제2 항에 있어서,상기 액티브층은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn), 알루미늄(Al) 및 몰리브덴(Mo) 중 하나 이상의 금속 재료를 포함한 산화물 반도체 재료를 포함하고,상기 액티브층 중 상기 소스영역과 상기 드레인영역은 도전화된 상태인 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>5. 제2 항에 있어서,상기 층간 절연층은 상기 액티브층의 상기 소스영역과 드레인영역, 상기 게이트 절연층 및 상기 게이트 전극과 접하는 제1 층간 절연층; 및상기 제1 층간 절연층 상에 평평하게 배치되는 제2 층간 절연층을 포함하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>6. 제2 항에 있어서,상기 기판을 덮는 제1 버퍼층 상에 배치되고 적어도 상기 액티브층의 상기 채널영역과 중첩되는 차광층을 더 포함하고, 상기 액티브층은 상기 차광층을 덮는 제2 버퍼층 상에 배치되는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 제2 버퍼층은 평평하게 배치되는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>8. 제6 항에 있어서, 상기 차광층의 측면은 상기 제1 버퍼층과 접하는 박막 트랜지스터. </claim></claimInfo><claimInfo><claim>9. 제6 항에 있어서,상기 차광층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)의 금속 재료들 중 적어도 하나의 금속 재료로 이루어진 단일층 또는 다중층을 포함하거나 또는 둘 이상의 금속 재료들의 합금을 포함하는 박막 트랜지스터.</claim></claimInfo><claimInfo><claim>10. 서브 화소들이 배열되는 표시 영역을 포함한 기판; 및 상기 기판 상에 배치되고, 상기 서브 화소들에 각각 대응하는 화소 구동부들을 포함하는 회로층을 포함하고,상기 화소 구동부들 각각은 적어도 하나의 박막 트랜지스터를 포함하며,상기 회로층 중 하나의 박막 트랜지스터는 상기 기판 상에 배치되고 채널영역, 상기 채널영역의 일측에 연결된 소스영역 및 상기 채널영역의 다른 일측에 이어진 드레인영역을 포함하는 액티브층;상기 액티브층의 상기 채널영역 상에 배치되는 게이트 절연층; 및상기 게이트 절연층 상에 배치되는 게이트 전극을 포함하고,상기 게이트 절연층과 상기 게이트 전극 간의 경계면에 대한 상기 게이트 전극의 측면의 기울기는 둔각이며, 상기 게이트 절연층과 상기 게이트 전극 간의 경계면에 대한 상기 게이트 절연층의 측면의 기울기는 둔각인 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 회로층은 상기 액티브층 및 상기 게이트 전극을 덮고 상기 기판 상에 평평하게 배치되는 층간 절연층을 더 포함하고,상기 게이트 전극은 전극 메인층; 및 상기 전극 메인층과 상기 게이트 절연층 사이, 및 상기 전극 메인층의 측면과 상기 층간 절연층 사이에 배치되는 전극 배리어층을 포함하는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 전극 메인층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)의 금속 재료들 중 적어도 하나의 금속 재료로 이루어진 단일층 또는 다중층을 포함하거나 또는 둘 이상의 금속 재료들의 합금을 포함하고, 상기 전극 배리어층은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn), 알루미늄(Al) 및 몰리브덴(Mo) 중 하나 이상의 금속 재료를 포함한 금속 산화물 재료를 포함하는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>13. 제11 항에 있어서,상기 층간 절연층은 상기 액티브층의 상기 소스영역과 드레인영역, 상기 게이트 절연층 및 상기 게이트 전극과 접하는 제1 층간 절연층; 및상기 제1 층간 절연층 상에 평평하게 배치되는 제2 층간 절연층을 포함하는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>14. 제11 항에 있어서,상기 회로층 중 하나의 박막 트랜지스터는 상기 기판을 덮는 제1 버퍼층 상에 배치되고 적어도 상기 액티브층의 상기 채널영역과 중첩되는 차광층을 더 포함하고, 상기 액티브층은 상기 차광층을 덮는 제2 버퍼층 상에 배치되는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 제2 버퍼층은 평평하게 배치되는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>16. 제14 항에 있어서, 상기 차광층의 측면은 상기 제1 버퍼층과 접하는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>17. 제14 항에 있어서,상기 회로층 상에 배치되고, 상기 화소 구동부들과 각각 전기적으로 연결된 발광 소자들을 포함하는 발광 소자층을 더 포함하고,상기 화소 구동부들 중 하나의 화소 구동부는 상기 발광 소자들 중 하나의 발광 소자에 구동 전류를 전달하며,상기 하나의 화소 구동부는상기 발광 소자들을 구동하기 위한 제1 전원과 제2 전원을 각각 전달하는 제1 전원 배선과 제2 전원 배선 사이에, 상기 하나의 발광 소자와 직렬로 연결되는 제1 박막 트랜지스터;데이터 신호를 전달하는 데이터 배선과 상기 제1 박막 트랜지스터의 게이트 전극 사이에 전기적으로 연결되고 스캔 게이트 배선의 스캔 신호에 기초하여 턴온되는 제2 박막 트랜지스터; 및상기 제1 박막 트랜지스터의 게이트 전극과 상기 제2 박막 트랜지스터 사이의 제1 노드, 및 상기 제1 박막 트랜지스터와 상기 하나의 발광소자 사이의 제2 노드와 전기적으로 연결되는 화소 커패시터를 포함하며,상기 제1 박막 트랜지스터의 제1 전극은 상기 제1 전원 배선과 전기적으로 연결되고,상기 제1 박막 트랜지스터의 제2 전극은 상기 하나의 발광 소자의 애노드 전극과 전기적으로 연결되는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 회로층은상기 층간 절연층 상에 배치되는 배선 도전층; 및상기 층간 절연층 상에 평평하게 배치되고 상기 배선 도전층을 덮는 비아층을 더 포함하고,상기 배선 도전층은상기 데이터 배선;상기 제1 전원 배선;상기 제2 박막 트랜지스터의 게이트 전극과 상기 제2 박막 트랜지스터의 차광층 사이를 전기적으로 연결하는 게이트 연결 전극; 및상기 제1 박막 트랜지스터의 액티브층의 소스영역 및 상기 제1 박막 트랜지스터의 차광층과 전기적으로 연결되는 애노드 연결 전극을 포함하며,상기 애노드 전극은 상기 비아층 상에 배치되고, 상기 애노드 연결 전극과 전기적으로 연결되는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 회로층은상기 제1 버퍼층 상에 배치되는 제1 커패시터 전극;상기 제2 버퍼층 상에 배치되고 상기 커패시터 전극과 중첩되는 제2 커패시터 전극; 및상기 층간 절연층 상에 배치되고 상기 제2 커패시터 전극과 중첩되는 제3 커패시터 전극을 더 포함하고,상기 화소 커패시터는 상기 제1 커패시터 전극 및 상기 제3 커패시터 전극 각각과 상기 제2 커패시터 전극 간의 중첩 영역으로 마련되는 트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>20. 서브 화소들이 배열되는 표시 영역을 포함한 기판 상에, 상기 서브 화소들과 각각 대응하고 적어도 하나의 박막 트랜지스터를 각각 포함하는 화소 구동부들을 포함한 회로층을 배치하는 단계; 및상기 회로층 상에, 상기 서브 화소들과 각각 대응하고 상기 화소 구동부들과 각각 전기적으로 연결되는 발광 소자들을 포함한 발광 소자층을 배치하는 단계를 포함하고,상기 회로층을 배치하는 단계는상기 기판 상에 박막 트랜지스터를 배치하는 단계; 및상기 기판 상에 상기 박막 트랜지스터를 덮는 층간 절연층을 배치하는 단계를 포함하며,상기 박막 트랜지스터를 배치하는 단계는상기 기판 상에 제1 버퍼층을 배치하는 단계;상기 제1 버퍼층 상에 차광층을 배치하는 단계; 상기 제1 버퍼층 상에 상기 차광층을 덮는 제2 버퍼층을 배치하는 단계;상기 제2 버퍼층 상에 반도체 재료층을 배치하는 단계; 및상기 반도체 재료층의 일부 상에 게이트 절연층과 게이트 전극을 배치하는 단계를 포함하고,상기 게이트 절연층과 상기 게이트 전극 간의 경계면에 대한 상기 게이트 전극의 측면의 기울기는 둔각이며, 상기 게이트 절연층과 상기 게이트 전극 간의 경계면에 대한 상기 게이트 절연층의 측면의 기울기는 둔각인 트랜지스터 어레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>21. 제20 항에 있어서,상기 게이트 절연층과 상기 게이트 전극을 배치하는 단계에서, 상기 게이트 전극은 전극 메인층; 및 상기 전극 메인층과 상기 게이트 절연층 사이, 및 상기 전극 메인층의 측면과 상기 층간 절연층 사이에 배치되는 전극 배리어층을 포함하는 트랜지스터 어레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>22. 제20 항에 있어서,상기 게이트 절연층과 상기 게이트 전극을 배치하는 단계는,상기 제2 버퍼층 상에 상기 반도체 재료층을 덮는 제1 두께의 절연 재료층을 배치하는 단계;상기 절연 재료층을 부분적으로 식각하여, 상기 반도체 재료층의 일부와 중첩되는 상기 절연 재료층의 일부를 상기 제1 두께보다 작은 제2 두께로 변경하는 단계;상기 절연 재료층 상에 금속 산화물 재료층을 배치하는 단계;상기 금속 산화물 재료층 상에 금속 재료층을 배치하는 단계;상기 제1 두께의 절연 재료층이 노출되기까지 상기 금속 재료층 및 상기 금속 산화물 재료층에 대한 애싱 처리를 실시하여, 상기 제2 두께의 절연 재료층 상에 잔류된 금속 산화물 재료층으로 이루어진 전극 배리어층, 및 상기 전극 배리어층 상에 잔류된 금속 재료층으로 이루어진 전극 메인층을 포함한 상기 게이트 전극을 마련하는 단계; 및상기 절연 재료층에 대한 식각 처리를 실시하여, 상기 제1 두께의 절연 재료층을 제거하고, 상기 게이트 전극과 상기 반도체 재료층 사이에 잔류된 상기 제2 두께의 절연 재료층으로 상기 게이트 절연층을 마련하는 단계를 포함하고,상기 게이트 전극을 마련하는 단계에서, 상기 전극 배리어층은 상기 전극 메인층과 상기 게이트 절연층 사이에 배치되며 상기 전극 메인층의 측면을 둘러싸고,상기 게이트 절연층을 마련하는 단계에서, 상기 반도체 재료층 중 상기 게이트 전극과 중첩되는 일부로 이루어진 채널영역, 상기 채널영역의 양단에 배치되는 다른 일부들로 각각 이루어지는 소스영역과 드레인영역을 포함한 액티브층이 마련되는 트랜지스터 어레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>23. 제22 항에 있어서,상기 금속 산화물 재료층은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn), 알루미늄(Al) 및 몰리브덴(Mo) 중 하나 이상의 금속 재료를 포함한 금속 산화물 재료를 포함하고,상기 금속 재료층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)의 금속 재료들 중 적어도 하나의 금속 재료로 이루어진 단일층 또는 다중층을 포함하거나 또는 둘 이상의 금속 재료들의 합금을 포함하는 트랜지스터 어레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>24. 제22 항에 있어서,상기 층간 절연층을 배치하는 단계는 상기 액티브층의 상기 소스영역과 드레인영역, 상기 게이트 절연층 및 상기 게이트 전극과 접하는 제1 층간 절연층을 배치하는 단계; 상기 제1 층간 절연층 상에 절연 재료를 적층하는 단계; 및상기 제1 층간 절연층 상에 적층된 절연 재료에 대한 애싱 처리를 실시하여, 평평하게 배치된 제2 층간 절연층을 마련하는 단계를 포함하는 트랜지스터 어레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>25. 제22 항에 있어서,상기 제2 버퍼층을 배치하는 단계는, 상기 제1 버퍼층 상에 적층된 절연 재료에 대한 애싱 처리를 실시하여, 평평하게 배치된 제2 버퍼층을 마련하는 단계를 포함하는 트랜지스터 어레이 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>26. 제22 항에 있어서, 상기 제1 버퍼층을 배치하는 단계에서, 상기 제1 버퍼층은 제3 두께로 이루어지고,상기 차광층을 배치하는 단계는상기 제1 버퍼층을 부분적으로 식각하여, 상기 제1 버퍼층의 일부를 상기 제3 두께보다 작은 제4 두께로 변경하는 단계;상기 제1 버퍼층 상에 차광 재료층을 배치하는 단계; 및상기 제3 두께의 제1 버퍼층이 노출되기까지 상기 차광 재료층에 대한 애싱 처리를 실시하여, 상기 제4 두께의 제1 버퍼층 상에 잔류된 차광 재료층으로 상기 차광층을 마련하는 단계를 포함하고,상기 차광층의 측면은 상기 제1 버퍼층과 접하는 트랜지스터 어레이 기판의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, Sun Hee</engName><name>이선희</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KO, Eun Hye</engName><name>고은혜</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SOHN, Sang Woo</engName><name>손상우</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, Jung Hoon</engName><name>이정훈</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, Hyun Mo</engName><name>이현모</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>JEONG, Hyun Jun</engName><name>정현준</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2022.10.06</priorityApplicationDate><priorityApplicationNumber>1020220128195</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.02.27</receiptDate><receiptNumber>1-1-2023-0227435-46</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230026098.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9331a95b292e3220ea9cab949b85c2b15a1ace3a8789048a035d240c91ed1f9063b2c35ac9b5bc29c85a474227c207124c215875e71d0ab0ab</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfef3d89fddf14f06bd4a790fff5afcc3bd7b57b8caddb1107cc78979be5dda6edac1bba88b5a965e7839962877038028431e9d3e4c47e23a8</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>