<!DOCTYPE HTML PUBLIC "-//W3C//DTD HTML 4.0 Transitional//EN">
<HTML><HEAD>
<META http-equiv=Content-Type content="text/html; charset=iso-8859-1">
<STYLE type=text/css>
<!--
.blink {text-decoration:blink}
.ms  {font-size: 9pt; font-family: monospace; font-weight: normal}
.msb {font-size: 9pt; font-family: monospace; font-weight: bold  }
-->
</STYLE>
<META content="MSHTML 6.00.2900.2180" name=GENERATOR></HEAD>
<BODY><B>
</B>
<BR><PRE><A name="Report Header"></A>
--------------------------------------------------------------------------------
Lattice TRACE Report - Setup, Version Diamond (64-bit) 3.12.1.454
Mon Jan 03 10:21:15 2022

Copyright (c) 1991-1994 by NeoCAD Inc. All rights reserved.
Copyright (c) 1995 AT&T Corp.   All rights reserved.
Copyright (c) 1995-2001 Lucent Technologies Inc.  All rights reserved.
Copyright (c) 2001 Agere Systems   All rights reserved.
Copyright (c) 2002-2020 Lattice Semiconductor Corporation,  All rights reserved.

Report Information
------------------
Design file:     versa_ecp5
Device,speed:    LFE5UM-45F,8
Report level:    verbose report, limited to 25 items per preference
--------------------------------------------------------------------------------



</A><A name="FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.00000"></A>================================================================================
Preference: FREQUENCY NET "U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk" 100.000000 MHz PAR_ADJ 10.000000 ;
            25 items scored, 0 timing errors detected.
--------------------------------------------------------------------------------
<font color=#000000> 

Passed: The following path meets requirements by 5.698ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3584">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[13]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[12]</A>

   Delay:               4.411ns  (25.3% logic, 74.7% route), 5 logic levels.

 Constraint Details:

      4.411ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3584 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 5.698ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R54C51D.CLK,R54C51D.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.775,R54C51D.Q0,R54C51C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:CTOF_DEL, 0.180,R54C51C.A1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 1.198,R54C48D.F0,R54C50B.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3584:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R54C51D.CLK to     R54C51D.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.775<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:R54C51D.Q0:R54C51C.A1:0.775">     R54C51D.Q0 to R54C51C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]</A>
CTOF_DEL    ---     0.180     R54C51C.A1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     1.198<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R54C50B.CE:1.198">     R54C48D.F0 to R54C50B.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.411   (25.3% logic, 74.7% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C50B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3584:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C50B.CLK:1.777"> EXTREF0.REFCLKO to R54C50B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.698ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3583">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[11]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[10]</A>

   Delay:               4.411ns  (25.3% logic, 74.7% route), 5 logic levels.

 Constraint Details:

      4.411ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3583 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 5.698ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R54C51D.CLK,R54C51D.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.775,R54C51D.Q0,R54C51C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:CTOF_DEL, 0.180,R54C51C.A1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 1.198,R54C48D.F0,R54C50A.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3583:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R54C51D.CLK to     R54C51D.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.775<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:R54C51D.Q0:R54C51C.A1:0.775">     R54C51D.Q0 to R54C51C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]</A>
CTOF_DEL    ---     0.180     R54C51C.A1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     1.198<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R54C50A.CE:1.198">     R54C48D.F0 to R54C50A.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.411   (25.3% logic, 74.7% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C50A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3583:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C50A.CLK:1.777"> EXTREF0.REFCLKO to R54C50A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.698ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3582">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[9]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[8]</A>

   Delay:               4.411ns  (25.3% logic, 74.7% route), 5 logic levels.

 Constraint Details:

      4.411ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3582 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 5.698ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R54C51D.CLK,R54C51D.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.775,R54C51D.Q0,R54C51C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:CTOF_DEL, 0.180,R54C51C.A1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 1.198,R54C48D.F0,R54C50D.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3582:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R54C51D.CLK to     R54C51D.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.775<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:R54C51D.Q0:R54C51C.A1:0.775">     R54C51D.Q0 to R54C51C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]</A>
CTOF_DEL    ---     0.180     R54C51C.A1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     1.198<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R54C50D.CE:1.198">     R54C48D.F0 to R54C50D.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.411   (25.3% logic, 74.7% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C50D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3582:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C50D.CLK:1.777"> EXTREF0.REFCLKO to R54C50D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.795ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[0]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3582">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[9]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[8]</A>

   Delay:               4.314ns  (25.8% logic, 74.2% route), 5 logic levels.

 Constraint Details:

      4.314ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3582 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 5.795ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R53C48B.CLK,R53C48B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578:ROUTE, 0.678,R53C48B.Q0,R54C51C.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]:CTOF_DEL, 0.180,R54C51C.D1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 1.198,R54C48D.F0,R54C50D.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3582:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C48B.CLK to     R53C48B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.678<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]:R53C48B.Q0:R54C51C.D1:0.678">     R53C48B.Q0 to R54C51C.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]</A>
CTOF_DEL    ---     0.180     R54C51C.D1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     1.198<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R54C50D.CE:1.198">     R54C48D.F0 to R54C50D.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.314   (25.8% logic, 74.2% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R53C48B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R53C48B.CLK:1.777"> EXTREF0.REFCLKO to R53C48B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C50D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3582:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C50D.CLK:1.777"> EXTREF0.REFCLKO to R54C50D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.795ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[0]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3583">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[11]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[10]</A>

   Delay:               4.314ns  (25.8% logic, 74.2% route), 5 logic levels.

 Constraint Details:

      4.314ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3583 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 5.795ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R53C48B.CLK,R53C48B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578:ROUTE, 0.678,R53C48B.Q0,R54C51C.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]:CTOF_DEL, 0.180,R54C51C.D1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 1.198,R54C48D.F0,R54C50A.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3583:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C48B.CLK to     R53C48B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.678<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]:R53C48B.Q0:R54C51C.D1:0.678">     R53C48B.Q0 to R54C51C.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]</A>
CTOF_DEL    ---     0.180     R54C51C.D1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     1.198<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R54C50A.CE:1.198">     R54C48D.F0 to R54C50A.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.314   (25.8% logic, 74.2% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R53C48B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R53C48B.CLK:1.777"> EXTREF0.REFCLKO to R53C48B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C50A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3583:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C50A.CLK:1.777"> EXTREF0.REFCLKO to R54C50A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.795ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[0]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3584">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[13]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[12]</A>

   Delay:               4.314ns  (25.8% logic, 74.2% route), 5 logic levels.

 Constraint Details:

      4.314ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3584 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 5.795ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R53C48B.CLK,R53C48B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578:ROUTE, 0.678,R53C48B.Q0,R54C51C.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]:CTOF_DEL, 0.180,R54C51C.D1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 1.198,R54C48D.F0,R54C50B.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3584:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C48B.CLK to     R53C48B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.678<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]:R53C48B.Q0:R54C51C.D1:0.678">     R53C48B.Q0 to R54C51C.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]</A>
CTOF_DEL    ---     0.180     R54C51C.D1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     1.198<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R54C50B.CE:1.198">     R54C48D.F0 to R54C50B.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.314   (25.8% logic, 74.2% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R53C48B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R53C48B.CLK:1.777"> EXTREF0.REFCLKO to R53C48B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C50B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3584:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C50B.CLK:1.777"> EXTREF0.REFCLKO to R54C50B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.881ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[17]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]</A>

   Delay:               4.228ns  (26.4% logic, 73.6% route), 5 logic levels.

 Constraint Details:

      4.228ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 5.881ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R54C51D.CLK,R54C51D.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.775,R54C51D.Q0,R54C51C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:CTOF_DEL, 0.180,R54C51C.A1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 1.015,R54C48D.F0,R54C51D.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R54C51D.CLK to     R54C51D.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.775<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:R54C51D.Q0:R54C51C.A1:0.775">     R54C51D.Q0 to R54C51C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]</A>
CTOF_DEL    ---     0.180     R54C51C.A1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     1.015<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R54C51D.CE:1.015">     R54C48D.F0 to R54C51D.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.228   (26.4% logic, 73.6% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.881ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[18]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)

   Delay:               4.228ns  (26.4% logic, 73.6% route), 5 logic levels.

 Constraint Details:

      4.228ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 5.881ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R54C51D.CLK,R54C51D.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.775,R54C51D.Q0,R54C51C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:CTOF_DEL, 0.180,R54C51C.A1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 1.015,R54C48D.F0,R54C51B.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R54C51D.CLK to     R54C51D.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.775<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:R54C51D.Q0:R54C51C.A1:0.775">     R54C51D.Q0 to R54C51C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]</A>
CTOF_DEL    ---     0.180     R54C51C.A1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     1.015<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R54C51B.CE:1.015">     R54C48D.F0 to R54C51B.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.228   (26.4% logic, 73.6% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51B.CLK:1.777"> EXTREF0.REFCLKO to R54C51B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.914ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)

   Delay:               4.296ns  (26.0% logic, 74.0% route), 5 logic levels.

 Constraint Details:

      4.296ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 10.210ns) by 5.914ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R54C51D.CLK,R54C51D.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.775,R54C51D.Q0,R54C51C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:CTOF_DEL, 0.180,R54C51C.A1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 1.248,R54C48A.F0,R54C51D.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C51D.A0,R54C51D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.000,R54C51D.F0,R54C51D.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[16]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R54C51D.CLK to     R54C51D.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.775<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:R54C51D.Q0:R54C51C.A1:0.775">     R54C51D.Q0 to R54C51C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]</A>
CTOF_DEL    ---     0.180     R54C51C.A1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     1.248<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C51D.A0:1.248">     R54C48A.F0 to R54C51D.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C51D.A0 to     R54C51D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[16]:R54C51D.F0:R54C51D.DI0:0.000">     R54C51D.F0 to R54C51D.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[16]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.296   (26.0% logic, 74.0% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.914ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[17]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)

   Delay:               4.296ns  (26.0% logic, 74.0% route), 5 logic levels.

 Constraint Details:

      4.296ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 10.210ns) by 5.914ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R54C51D.CLK,R54C51D.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.775,R54C51D.Q0,R54C51C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:CTOF_DEL, 0.180,R54C51C.A1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 1.248,R54C48A.F0,R54C51D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C51D.A1,R54C51D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.000,R54C51D.F1,R54C51D.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[17]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R54C51D.CLK to     R54C51D.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.775<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:R54C51D.Q0:R54C51C.A1:0.775">     R54C51D.Q0 to R54C51C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]</A>
CTOF_DEL    ---     0.180     R54C51C.A1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     1.248<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C51D.A1:1.248">     R54C48A.F0 to R54C51D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C51D.A1 to     R54C51D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[17]:R54C51D.F1:R54C51D.DI1:0.000">     R54C51D.F1 to R54C51D.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[17]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[17]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.296   (26.0% logic, 74.0% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.915ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[18]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)

   Delay:               4.295ns  (26.0% logic, 74.0% route), 5 logic levels.

 Constraint Details:

      4.295ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 10.210ns) by 5.915ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R54C51D.CLK,R54C51D.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.775,R54C51D.Q0,R54C51C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:CTOF_DEL, 0.180,R54C51C.A1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 1.247,R54C48A.F0,R54C51B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C51B.B0,R54C51B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587:ROUTE, 0.000,R54C51B.F0,R54C51B.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[18]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R54C51D.CLK to     R54C51D.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.775<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:R54C51D.Q0:R54C51C.A1:0.775">     R54C51D.Q0 to R54C51C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]</A>
CTOF_DEL    ---     0.180     R54C51C.A1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     1.247<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C51B.B0:1.247">     R54C48A.F0 to R54C51B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C51B.B0 to     R54C51B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[18]:R54C51B.F0:R54C51B.DI0:0.000">     R54C51B.F0 to R54C51B.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[18]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.295   (26.0% logic, 74.0% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51B.CLK:1.777"> EXTREF0.REFCLKO to R54C51B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.926ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[17]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3582">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[9]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[8]</A>

   Delay:               4.183ns  (26.6% logic, 73.4% route), 5 logic levels.

 Constraint Details:

      4.183ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3582 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 5.926ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.393,R54C51D.CLK,R54C51D.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.549,R54C51D.Q1,R54C51C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[17]:CTOF_DEL, 0.180,R54C51C.B1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 1.198,R54C48D.F0,R54C50D.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3582:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R54C51D.CLK to     R54C51D.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.549<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[17]:R54C51D.Q1:R54C51C.B1:0.549">     R54C51D.Q1 to R54C51C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[17]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[17]</A>
CTOF_DEL    ---     0.180     R54C51C.B1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     1.198<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R54C50D.CE:1.198">     R54C48D.F0 to R54C50D.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.183   (26.6% logic, 73.4% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C50D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3582:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C50D.CLK:1.777"> EXTREF0.REFCLKO to R54C50D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.926ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[17]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3583">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[11]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[10]</A>

   Delay:               4.183ns  (26.6% logic, 73.4% route), 5 logic levels.

 Constraint Details:

      4.183ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3583 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 5.926ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.393,R54C51D.CLK,R54C51D.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.549,R54C51D.Q1,R54C51C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[17]:CTOF_DEL, 0.180,R54C51C.B1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 1.198,R54C48D.F0,R54C50A.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3583:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R54C51D.CLK to     R54C51D.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.549<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[17]:R54C51D.Q1:R54C51C.B1:0.549">     R54C51D.Q1 to R54C51C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[17]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[17]</A>
CTOF_DEL    ---     0.180     R54C51C.B1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     1.198<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R54C50A.CE:1.198">     R54C48D.F0 to R54C50A.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.183   (26.6% logic, 73.4% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C50A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3583:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C50A.CLK:1.777"> EXTREF0.REFCLKO to R54C50A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.926ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[17]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3584">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[13]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[12]</A>

   Delay:               4.183ns  (26.6% logic, 73.4% route), 5 logic levels.

 Constraint Details:

      4.183ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3584 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 5.926ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.393,R54C51D.CLK,R54C51D.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.549,R54C51D.Q1,R54C51C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[17]:CTOF_DEL, 0.180,R54C51C.B1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 1.198,R54C48D.F0,R54C50B.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3584:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R54C51D.CLK to     R54C51D.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.549<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[17]:R54C51D.Q1:R54C51C.B1:0.549">     R54C51D.Q1 to R54C51C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[17]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[17]</A>
CTOF_DEL    ---     0.180     R54C51C.B1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     1.198<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R54C50B.CE:1.198">     R54C48D.F0 to R54C50B.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.183   (26.6% logic, 73.4% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C50B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3584:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C50B.CLK:1.777"> EXTREF0.REFCLKO to R54C50B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.978ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[0]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[17]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]</A>

   Delay:               4.131ns  (27.0% logic, 73.0% route), 5 logic levels.

 Constraint Details:

      4.131ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 5.978ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R53C48B.CLK,R53C48B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578:ROUTE, 0.678,R53C48B.Q0,R54C51C.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]:CTOF_DEL, 0.180,R54C51C.D1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 1.015,R54C48D.F0,R54C51D.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C48B.CLK to     R53C48B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.678<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]:R53C48B.Q0:R54C51C.D1:0.678">     R53C48B.Q0 to R54C51C.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]</A>
CTOF_DEL    ---     0.180     R54C51C.D1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     1.015<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R54C51D.CE:1.015">     R54C48D.F0 to R54C51D.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.131   (27.0% logic, 73.0% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R53C48B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R53C48B.CLK:1.777"> EXTREF0.REFCLKO to R53C48B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.978ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[0]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[18]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)

   Delay:               4.131ns  (27.0% logic, 73.0% route), 5 logic levels.

 Constraint Details:

      4.131ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 5.978ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R53C48B.CLK,R53C48B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578:ROUTE, 0.678,R53C48B.Q0,R54C51C.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]:CTOF_DEL, 0.180,R54C51C.D1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 1.015,R54C48D.F0,R54C51B.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C48B.CLK to     R53C48B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.678<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]:R53C48B.Q0:R54C51C.D1:0.678">     R53C48B.Q0 to R54C51C.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]</A>
CTOF_DEL    ---     0.180     R54C51C.D1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     1.015<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R54C51B.CE:1.015">     R54C48D.F0 to R54C51B.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.131   (27.0% logic, 73.0% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R53C48B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R53C48B.CLK:1.777"> EXTREF0.REFCLKO to R53C48B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51B.CLK:1.777"> EXTREF0.REFCLKO to R54C51B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.989ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[18]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3584">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[13]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[12]</A>

   Delay:               4.120ns  (27.1% logic, 72.9% route), 5 logic levels.

 Constraint Details:

      4.120ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3584 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 5.989ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R54C51B.CLK,R54C51B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587:ROUTE, 0.484,R54C51B.Q0,R54C51C.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[18]:CTOF_DEL, 0.180,R54C51C.C1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 1.198,R54C48D.F0,R54C50B.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3584:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R54C51B.CLK to     R54C51B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.484<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[18]:R54C51B.Q0:R54C51C.C1:0.484">     R54C51B.Q0 to R54C51C.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[18]</A>
CTOF_DEL    ---     0.180     R54C51C.C1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     1.198<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R54C50B.CE:1.198">     R54C48D.F0 to R54C50B.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.120   (27.1% logic, 72.9% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51B.CLK:1.777"> EXTREF0.REFCLKO to R54C51B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C50B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3584:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C50B.CLK:1.777"> EXTREF0.REFCLKO to R54C50B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.989ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[18]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3583">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[11]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[10]</A>

   Delay:               4.120ns  (27.1% logic, 72.9% route), 5 logic levels.

 Constraint Details:

      4.120ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3583 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 5.989ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R54C51B.CLK,R54C51B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587:ROUTE, 0.484,R54C51B.Q0,R54C51C.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[18]:CTOF_DEL, 0.180,R54C51C.C1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 1.198,R54C48D.F0,R54C50A.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3583:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R54C51B.CLK to     R54C51B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.484<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[18]:R54C51B.Q0:R54C51C.C1:0.484">     R54C51B.Q0 to R54C51C.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[18]</A>
CTOF_DEL    ---     0.180     R54C51C.C1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     1.198<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R54C50A.CE:1.198">     R54C48D.F0 to R54C50A.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.120   (27.1% logic, 72.9% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51B.CLK:1.777"> EXTREF0.REFCLKO to R54C51B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C50A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3583:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C50A.CLK:1.777"> EXTREF0.REFCLKO to R54C50A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 5.989ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[18]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3582">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[9]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[8]</A>

   Delay:               4.120ns  (27.1% logic, 72.9% route), 5 logic levels.

 Constraint Details:

      4.120ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3582 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 5.989ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R54C51B.CLK,R54C51B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587:ROUTE, 0.484,R54C51B.Q0,R54C51C.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[18]:CTOF_DEL, 0.180,R54C51C.C1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 1.198,R54C48D.F0,R54C50D.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3582:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R54C51B.CLK to     R54C51B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.484<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[18]:R54C51B.Q0:R54C51C.C1:0.484">     R54C51B.Q0 to R54C51C.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[18]</A>
CTOF_DEL    ---     0.180     R54C51C.C1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     1.198<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R54C50D.CE:1.198">     R54C48D.F0 to R54C50D.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.120   (27.1% logic, 72.9% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51B.CLK:1.777"> EXTREF0.REFCLKO to R54C51B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C50D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3582:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C50D.CLK:1.777"> EXTREF0.REFCLKO to R54C50D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 6.011ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[0]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[17]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)

   Delay:               4.199ns  (26.6% logic, 73.4% route), 5 logic levels.

 Constraint Details:

      4.199ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 10.210ns) by 6.011ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R53C48B.CLK,R53C48B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578:ROUTE, 0.678,R53C48B.Q0,R54C51C.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]:CTOF_DEL, 0.180,R54C51C.D1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 1.248,R54C48A.F0,R54C51D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C51D.A1,R54C51D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.000,R54C51D.F1,R54C51D.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[17]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C48B.CLK to     R53C48B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.678<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]:R53C48B.Q0:R54C51C.D1:0.678">     R53C48B.Q0 to R54C51C.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]</A>
CTOF_DEL    ---     0.180     R54C51C.D1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     1.248<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C51D.A1:1.248">     R54C48A.F0 to R54C51D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C51D.A1 to     R54C51D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[17]:R54C51D.F1:R54C51D.DI1:0.000">     R54C51D.F1 to R54C51D.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[17]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[17]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.199   (26.6% logic, 73.4% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R53C48B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R53C48B.CLK:1.777"> EXTREF0.REFCLKO to R53C48B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 6.011ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[0]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)

   Delay:               4.199ns  (26.6% logic, 73.4% route), 5 logic levels.

 Constraint Details:

      4.199ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 10.210ns) by 6.011ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R53C48B.CLK,R53C48B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578:ROUTE, 0.678,R53C48B.Q0,R54C51C.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]:CTOF_DEL, 0.180,R54C51C.D1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 1.248,R54C48A.F0,R54C51D.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C51D.A0,R54C51D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.000,R54C51D.F0,R54C51D.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[16]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C48B.CLK to     R53C48B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.678<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]:R53C48B.Q0:R54C51C.D1:0.678">     R53C48B.Q0 to R54C51C.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]</A>
CTOF_DEL    ---     0.180     R54C51C.D1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     1.248<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C51D.A0:1.248">     R54C48A.F0 to R54C51D.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C51D.A0 to     R54C51D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[16]:R54C51D.F0:R54C51D.DI0:0.000">     R54C51D.F0 to R54C51D.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[16]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.199   (26.6% logic, 73.4% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R53C48B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R53C48B.CLK:1.777"> EXTREF0.REFCLKO to R53C48B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 6.012ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[0]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[18]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)

   Delay:               4.198ns  (26.6% logic, 73.4% route), 5 logic levels.

 Constraint Details:

      4.198ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 10.210ns) by 6.012ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R53C48B.CLK,R53C48B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578:ROUTE, 0.678,R53C48B.Q0,R54C51C.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]:CTOF_DEL, 0.180,R54C51C.D1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 1.247,R54C48A.F0,R54C51B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C51B.B0,R54C51B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587:ROUTE, 0.000,R54C51B.F0,R54C51B.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[18]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C48B.CLK to     R53C48B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.678<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]:R53C48B.Q0:R54C51C.D1:0.678">     R53C48B.Q0 to R54C51C.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[0]</A>
CTOF_DEL    ---     0.180     R54C51C.D1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     1.247<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C51B.B0:1.247">     R54C48A.F0 to R54C51B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C51B.B0 to     R54C51B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[18]:R54C51B.F0:R54C51B.DI0:0.000">     R54C51B.F0 to R54C51B.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[18]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.198   (26.6% logic, 73.4% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R53C48B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3578:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R53C48B.CLK:1.777"> EXTREF0.REFCLKO to R53C48B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3587:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51B.CLK:1.777"> EXTREF0.REFCLKO to R54C51B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 6.063ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3581">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[7]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[6]</A>

   Delay:               4.046ns  (27.6% logic, 72.4% route), 5 logic levels.

 Constraint Details:

      4.046ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3581 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 6.063ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R54C51D.CLK,R54C51D.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.775,R54C51D.Q0,R54C51C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:CTOF_DEL, 0.180,R54C51C.A1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 0.833,R54C48D.F0,R53C51C.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3581:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R54C51D.CLK to     R54C51D.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.775<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:R54C51D.Q0:R54C51C.A1:0.775">     R54C51D.Q0 to R54C51C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]</A>
CTOF_DEL    ---     0.180     R54C51C.A1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     0.833<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R53C51C.CE:0.833">     R54C48D.F0 to R53C51C.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.046   (27.6% logic, 72.4% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R53C51C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3581:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R53C51C.CLK:1.777"> EXTREF0.REFCLKO to R53C51C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 6.063ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3585">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[15]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[14]</A>

   Delay:               4.046ns  (27.6% logic, 72.4% route), 5 logic levels.

 Constraint Details:

      4.046ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3585 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.109ns CE_SET requirement (totaling 10.109ns) by 6.063ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R54C51D.CLK,R54C51D.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.775,R54C51D.Q0,R54C51C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:CTOF_DEL, 0.180,R54C51C.A1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 0.165,R54C48A.F0,R54C48D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R54C48D.D0,R54C48D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024:ROUTE, 0.833,R54C48D.F0,R53C51D.CE,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3585:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R54C51D.CLK to     R54C51D.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.775<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:R54C51D.Q0:R54C51C.A1:0.775">     R54C51D.Q0 to R54C51C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]</A>
CTOF_DEL    ---     0.180     R54C51C.A1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     0.165<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R54C48D.D0:0.165">     R54C48A.F0 to R54C48D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R54C48D.D0 to     R54C48D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5024</A>
ROUTE        10     0.833<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte:R54C48D.F0:R53C51D.CE:0.833">     R54C48D.F0 to R53C51D.CE    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnte</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.046   (27.6% logic, 72.4% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R53C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3585:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R53C51D.CLK:1.777"> EXTREF0.REFCLKO to R53C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 6.108ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[16]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3581">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/genblk2.rlol1_cnt[6]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)

   Delay:               4.102ns  (27.2% logic, 72.8% route), 5 logic levels.

 Constraint Details:

      4.102ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3581 meets
     10.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 10.210ns) by 6.108ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:REG_DEL, 0.395,R54C51D.CLK,R54C51D.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:ROUTE, 0.775,R54C51D.Q0,R54C51C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:CTOF_DEL, 0.180,R54C51C.A1,R54C51C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.410,R54C51C.F1,R54C51C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:CTOF_DEL, 0.180,R54C51C.A0,R54C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027:ROUTE, 0.748,R54C51C.F0,R54C48A.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:CTOF_DEL, 0.180,R54C48A.A0,R54C48A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616:ROUTE, 1.054,R54C48A.F0,R53C51C.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:CTOF_DEL, 0.180,R53C51C.B0,R53C51C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3581:ROUTE, 0.000,R53C51C.F0,R53C51C.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[6]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3581:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R54C51D.CLK to     R54C51D.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
ROUTE         2     0.775<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]:R54C51D.Q0:R54C51C.A1:0.775">     R54C51D.Q0 to R54C51C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt[16]</A>
CTOF_DEL    ---     0.180     R54C51C.A1 to     R54C51C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.410<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10:R54C51C.F1:R54C51C.A0:0.410">     R54C51C.F1 to R54C51C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_10</A>
CTOF_DEL    ---     0.180     R54C51C.A0 to     R54C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_5027</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14:R54C51C.F0:R54C48A.A0:0.748">     R54C51C.F0 to R54C48A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc_14</A>
CTOF_DEL    ---     0.180     R54C48A.A0 to     R54C48A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3616</A>
ROUTE        22     1.054<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc:R54C48A.F0:R53C51C.B0:1.054">     R54C48A.F0 to R53C51C.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_tc</A>
CTOF_DEL    ---     0.180     R53C51C.B0 to     R53C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3581">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3581</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[6]:R53C51C.F0:R53C51C.DI0:0.000">     R53C51C.F0 to R53C51C.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/rlol1_cnt_lm[6]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    4.102   (27.2% logic, 72.8% route), 5 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R54C51D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3586:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R54C51D.CLK:1.777"> EXTREF0.REFCLKO to R54C51D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk' 100.000000 MHz PAR_ADJ 10.000000 ;:ROUTE, 1.777,EXTREF0.REFCLKO,R53C51C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_cref_inst/EXTREF0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/rsl_inst/SLICE_3581:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        82     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk:EXTREF0.REFCLKO:R53C51C.CLK:1.777"> EXTREF0.REFCLKO to R53C51C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

Report:  232.450MHz is the maximum frequency for this preference.


</A><A name="FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.00000"></A>================================================================================
Preference: FREQUENCY NET "U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk" 250.000000 MHz PAR_ADJ 25.000000 ;
            25 items scored, 0 timing errors detected.
--------------------------------------------------------------------------------


Passed:  The following path meets requirements by 0.800ns
         The internal maximum frequency of the following component is 312.500 MHz

 Logical Details:  Cell type  Pin name       Component name

   Destination:    DCUA       CH0_FF_TXI_CLK <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst</A>

   Delay:               3.200ns -- based on Minimum Pulse Width
<font color=#000000> 

Passed: The following path meets requirements by 0.834ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/RxStatus_chx[1]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[9]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.376ns  (49.2% logic, 50.8% route), 9 logic levels.

 Constraint Details:

      3.376ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.834ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C42B.CLK,R64C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:ROUTE, 0.599,R64C42B.Q1,R64C42C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:CTOF_DEL, 0.180,R64C42C.B1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C1TOFCO_DEL, 0.355,R65C41A.B1,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOFCO_DEL, 0.056,R65C42A.FCI,R65C42A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.FCO,R65C42B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]:FCITOF0_DEL, 0.328,R65C42B.FCI,R65C42B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:ROUTE, 0.000,R65C42B.F0,R65C42B.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C42B.CLK to     R64C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.599<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:R64C42B.Q1:R64C42C.B1:0.599">     R64C42B.Q1 to R64C42C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]</A>
CTOF_DEL    ---     0.180     R64C42C.B1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B1:0.844">     R64C42C.F0 to R65C41A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C1TOFCO_DE  ---     0.355     R65C41A.B1 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOFCO_D  ---     0.056    R65C42A.FCI to    R65C42A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]:R65C42A.FCO:R65C42B.FCI:0.000">    R65C42A.FCO to R65C42B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]</A>
FCITOF0_DE  ---     0.328    R65C42B.FCI to     R65C42B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]:R65C42B.F0:R65C42B.DI0:0.000">     R65C42B.F0 to R65C42B.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.376   (49.2% logic, 50.8% route), 9 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R64C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R64C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R64C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.834ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/RxStatus_chx[1]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[9]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.376ns  (49.2% logic, 50.8% route), 9 logic levels.

 Constraint Details:

      3.376ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.834ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C42B.CLK,R64C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:ROUTE, 0.599,R64C42B.Q1,R64C42C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:CTOF_DEL, 0.180,R64C42C.B1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C0TOFCO_DEL, 0.355,R65C41A.B0,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOFCO_DEL, 0.056,R65C42A.FCI,R65C42A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.FCO,R65C42B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]:FCITOF0_DEL, 0.328,R65C42B.FCI,R65C42B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:ROUTE, 0.000,R65C42B.F0,R65C42B.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C42B.CLK to     R64C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.599<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:R64C42B.Q1:R64C42C.B1:0.599">     R64C42B.Q1 to R64C42C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]</A>
CTOF_DEL    ---     0.180     R64C42C.B1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B0:0.844">     R64C42C.F0 to R65C41A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C0TOFCO_DE  ---     0.355     R65C41A.B0 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOFCO_D  ---     0.056    R65C42A.FCI to    R65C42A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]:R65C42A.FCO:R65C42B.FCI:0.000">    R65C42A.FCO to R65C42B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]</A>
FCITOF0_DE  ---     0.328    R65C42B.FCI to     R65C42B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]:R65C42B.F0:R65C42B.DI0:0.000">     R65C42B.F0 to R65C42B.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.376   (49.2% logic, 50.8% route), 9 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R64C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R64C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R64C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.843ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[9]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.367ns  (49.3% logic, 50.7% route), 9 logic levels.

 Constraint Details:

      3.367ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.843ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R63C42B.CLK,R63C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:ROUTE, 0.590,R63C42B.Q1,R64C42C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:CTOF_DEL, 0.180,R64C42C.A1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C1TOFCO_DEL, 0.355,R65C41A.B1,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOFCO_DEL, 0.056,R65C42A.FCI,R65C42A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.FCO,R65C42B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]:FCITOF0_DEL, 0.328,R65C42B.FCI,R65C42B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:ROUTE, 0.000,R65C42B.F0,R65C42B.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R63C42B.CLK to     R63C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.590<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:R63C42B.Q1:R64C42C.A1:0.590">     R63C42B.Q1 to R64C42C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>
CTOF_DEL    ---     0.180     R64C42C.A1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B1:0.844">     R64C42C.F0 to R65C41A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C1TOFCO_DE  ---     0.355     R65C41A.B1 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOFCO_D  ---     0.056    R65C42A.FCI to    R65C42A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]:R65C42A.FCO:R65C42B.FCI:0.000">    R65C42A.FCO to R65C42B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]</A>
FCITOF0_DE  ---     0.328    R65C42B.FCI to     R65C42B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]:R65C42B.F0:R65C42B.DI0:0.000">     R65C42B.F0 to R65C42B.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.367   (49.3% logic, 50.7% route), 9 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R63C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R63C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R63C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.843ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[9]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.367ns  (49.3% logic, 50.7% route), 9 logic levels.

 Constraint Details:

      3.367ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.843ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R63C42B.CLK,R63C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:ROUTE, 0.590,R63C42B.Q1,R64C42C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:CTOF_DEL, 0.180,R64C42C.A1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C0TOFCO_DEL, 0.355,R65C41A.B0,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOFCO_DEL, 0.056,R65C42A.FCI,R65C42A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.FCO,R65C42B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]:FCITOF0_DEL, 0.328,R65C42B.FCI,R65C42B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:ROUTE, 0.000,R65C42B.F0,R65C42B.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R63C42B.CLK to     R63C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.590<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:R63C42B.Q1:R64C42C.A1:0.590">     R63C42B.Q1 to R64C42C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>
CTOF_DEL    ---     0.180     R64C42C.A1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B0:0.844">     R64C42C.F0 to R65C41A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C0TOFCO_DE  ---     0.355     R65C41A.B0 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOFCO_D  ---     0.056    R65C42A.FCI to    R65C42A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]:R65C42A.FCO:R65C42B.FCI:0.000">    R65C42A.FCO to R65C42B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]</A>
FCITOF0_DE  ---     0.328    R65C42B.FCI to     R65C42B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]:R65C42B.F0:R65C42B.DI0:0.000">     R65C42B.F0 to R65C42B.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.367   (49.3% logic, 50.7% route), 9 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R63C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R63C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R63C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.869ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/RxStatus_chx[1]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[8]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.341ns  (48.6% logic, 51.4% route), 8 logic levels.

 Constraint Details:

      3.341ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.869ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C42B.CLK,R64C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:ROUTE, 0.599,R64C42B.Q1,R64C42C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:CTOF_DEL, 0.180,R64C42C.B1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C1TOFCO_DEL, 0.355,R65C41A.B1,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOF1_DEL, 0.349,R65C42A.FCI,R65C42A.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.F1,R65C42A.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C42B.CLK to     R64C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.599<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:R64C42B.Q1:R64C42C.B1:0.599">     R64C42B.Q1 to R64C42C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]</A>
CTOF_DEL    ---     0.180     R64C42C.B1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B1:0.844">     R64C42C.F0 to R65C41A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C1TOFCO_DE  ---     0.355     R65C41A.B1 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOF1_DE  ---     0.349    R65C42A.FCI to     R65C42A.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]:R65C42A.F1:R65C42A.DI1:0.000">     R65C42A.F1 to R65C42A.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.341   (48.6% logic, 51.4% route), 8 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R64C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R64C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R64C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42A.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.869ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/RxStatus_chx[1]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[8]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.341ns  (48.6% logic, 51.4% route), 8 logic levels.

 Constraint Details:

      3.341ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.869ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C42B.CLK,R64C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:ROUTE, 0.599,R64C42B.Q1,R64C42C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:CTOF_DEL, 0.180,R64C42C.B1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C0TOFCO_DEL, 0.355,R65C41A.B0,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOF1_DEL, 0.349,R65C42A.FCI,R65C42A.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.F1,R65C42A.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C42B.CLK to     R64C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.599<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:R64C42B.Q1:R64C42C.B1:0.599">     R64C42B.Q1 to R64C42C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]</A>
CTOF_DEL    ---     0.180     R64C42C.B1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B0:0.844">     R64C42C.F0 to R65C41A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C0TOFCO_DE  ---     0.355     R65C41A.B0 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOF1_DE  ---     0.349    R65C42A.FCI to     R65C42A.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]:R65C42A.F1:R65C42A.DI1:0.000">     R65C42A.F1 to R65C42A.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.341   (48.6% logic, 51.4% route), 8 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R64C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R64C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R64C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42A.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.878ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[8]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.332ns  (48.8% logic, 51.2% route), 8 logic levels.

 Constraint Details:

      3.332ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.878ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R63C42B.CLK,R63C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:ROUTE, 0.590,R63C42B.Q1,R64C42C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:CTOF_DEL, 0.180,R64C42C.A1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C1TOFCO_DEL, 0.355,R65C41A.B1,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOF1_DEL, 0.349,R65C42A.FCI,R65C42A.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.F1,R65C42A.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R63C42B.CLK to     R63C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.590<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:R63C42B.Q1:R64C42C.A1:0.590">     R63C42B.Q1 to R64C42C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>
CTOF_DEL    ---     0.180     R64C42C.A1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B1:0.844">     R64C42C.F0 to R65C41A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C1TOFCO_DE  ---     0.355     R65C41A.B1 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOF1_DE  ---     0.349    R65C42A.FCI to     R65C42A.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]:R65C42A.F1:R65C42A.DI1:0.000">     R65C42A.F1 to R65C42A.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.332   (48.8% logic, 51.2% route), 8 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R63C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R63C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R63C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42A.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.878ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[8]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.332ns  (48.8% logic, 51.2% route), 8 logic levels.

 Constraint Details:

      3.332ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.878ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R63C42B.CLK,R63C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:ROUTE, 0.590,R63C42B.Q1,R64C42C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:CTOF_DEL, 0.180,R64C42C.A1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C0TOFCO_DEL, 0.355,R65C41A.B0,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOF1_DEL, 0.349,R65C42A.FCI,R65C42A.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.F1,R65C42A.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R63C42B.CLK to     R63C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.590<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:R63C42B.Q1:R64C42C.A1:0.590">     R63C42B.Q1 to R64C42C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>
CTOF_DEL    ---     0.180     R64C42C.A1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B0:0.844">     R64C42C.F0 to R65C41A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C0TOFCO_DE  ---     0.355     R65C41A.B0 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOF1_DE  ---     0.349    R65C42A.FCI to     R65C42A.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]:R65C42A.F1:R65C42A.DI1:0.000">     R65C42A.F1 to R65C42A.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.332   (48.8% logic, 51.2% route), 8 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R63C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R63C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R63C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42A.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.890ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/RxStatus_chx[1]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[9]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.320ns  (48.3% logic, 51.7% route), 8 logic levels.

 Constraint Details:

      3.320ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.890ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C42B.CLK,R64C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:ROUTE, 0.599,R64C42B.Q1,R64C42C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:CTOF_DEL, 0.180,R64C42C.B1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C0TOFCO_DEL, 0.355,R65C41B.B0,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOFCO_DEL, 0.056,R65C42A.FCI,R65C42A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.FCO,R65C42B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]:FCITOF0_DEL, 0.328,R65C42B.FCI,R65C42B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:ROUTE, 0.000,R65C42B.F0,R65C42B.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C42B.CLK to     R64C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.599<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:R64C42B.Q1:R64C42C.B1:0.599">     R64C42B.Q1 to R64C42C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]</A>
CTOF_DEL    ---     0.180     R64C42C.B1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41B.B0:0.844">     R64C42C.F0 to R65C41B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C0TOFCO_DE  ---     0.355     R65C41B.B0 to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOFCO_D  ---     0.056    R65C42A.FCI to    R65C42A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]:R65C42A.FCO:R65C42B.FCI:0.000">    R65C42A.FCO to R65C42B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]</A>
FCITOF0_DE  ---     0.328    R65C42B.FCI to     R65C42B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]:R65C42B.F0:R65C42B.DI0:0.000">     R65C42B.F0 to R65C42B.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.320   (48.3% logic, 51.7% route), 8 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R64C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R64C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R64C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.890ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/RxStatus_chx[1]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[7]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.320ns  (48.3% logic, 51.7% route), 8 logic levels.

 Constraint Details:

      3.320ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.890ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C42B.CLK,R64C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:ROUTE, 0.599,R64C42B.Q1,R64C42C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:CTOF_DEL, 0.180,R64C42C.B1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C1TOFCO_DEL, 0.355,R65C41A.B1,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOF0_DEL, 0.328,R65C42A.FCI,R65C42A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.F0,R65C42A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[7]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C42B.CLK to     R64C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.599<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:R64C42B.Q1:R64C42C.B1:0.599">     R64C42B.Q1 to R64C42C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]</A>
CTOF_DEL    ---     0.180     R64C42C.B1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B1:0.844">     R64C42C.F0 to R65C41A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C1TOFCO_DE  ---     0.355     R65C41A.B1 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOF0_DE  ---     0.328    R65C42A.FCI to     R65C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[7]:R65C42A.F0:R65C42A.DI0:0.000">     R65C42A.F0 to R65C42A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[7]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[7]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.320   (48.3% logic, 51.7% route), 8 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R64C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R64C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R64C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42A.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.890ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/RxStatus_chx[1]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[7]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.320ns  (48.3% logic, 51.7% route), 8 logic levels.

 Constraint Details:

      3.320ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.890ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C42B.CLK,R64C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:ROUTE, 0.599,R64C42B.Q1,R64C42C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:CTOF_DEL, 0.180,R64C42C.B1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C0TOFCO_DEL, 0.355,R65C41A.B0,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOF0_DEL, 0.328,R65C42A.FCI,R65C42A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.F0,R65C42A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[7]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C42B.CLK to     R64C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.599<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:R64C42B.Q1:R64C42C.B1:0.599">     R64C42B.Q1 to R64C42C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]</A>
CTOF_DEL    ---     0.180     R64C42C.B1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B0:0.844">     R64C42C.F0 to R65C41A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C0TOFCO_DE  ---     0.355     R65C41A.B0 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOF0_DE  ---     0.328    R65C42A.FCI to     R65C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[7]:R65C42A.F0:R65C42A.DI0:0.000">     R65C42A.F0 to R65C42A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[7]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[7]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.320   (48.3% logic, 51.7% route), 8 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R64C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R64C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R64C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42A.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.890ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/RxStatus_chx[1]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[9]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.320ns  (48.3% logic, 51.7% route), 8 logic levels.

 Constraint Details:

      3.320ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.890ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C42B.CLK,R64C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:ROUTE, 0.599,R64C42B.Q1,R64C42C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:CTOF_DEL, 0.180,R64C42C.B1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C1TOFCO_DEL, 0.355,R65C41B.B1,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOFCO_DEL, 0.056,R65C42A.FCI,R65C42A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.FCO,R65C42B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]:FCITOF0_DEL, 0.328,R65C42B.FCI,R65C42B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:ROUTE, 0.000,R65C42B.F0,R65C42B.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C42B.CLK to     R64C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.599<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:R64C42B.Q1:R64C42C.B1:0.599">     R64C42B.Q1 to R64C42C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]</A>
CTOF_DEL    ---     0.180     R64C42C.B1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41B.B1:0.844">     R64C42C.F0 to R65C41B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C1TOFCO_DE  ---     0.355     R65C41B.B1 to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOFCO_D  ---     0.056    R65C42A.FCI to    R65C42A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]:R65C42A.FCO:R65C42B.FCI:0.000">    R65C42A.FCO to R65C42B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]</A>
FCITOF0_DE  ---     0.328    R65C42B.FCI to     R65C42B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]:R65C42B.F0:R65C42B.DI0:0.000">     R65C42B.F0 to R65C42B.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.320   (48.3% logic, 51.7% route), 8 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R64C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R64C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R64C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.899ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[7]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.311ns  (48.4% logic, 51.6% route), 8 logic levels.

 Constraint Details:

      3.311ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.899ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R63C42B.CLK,R63C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:ROUTE, 0.590,R63C42B.Q1,R64C42C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:CTOF_DEL, 0.180,R64C42C.A1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C1TOFCO_DEL, 0.355,R65C41A.B1,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOF0_DEL, 0.328,R65C42A.FCI,R65C42A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.F0,R65C42A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[7]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R63C42B.CLK to     R63C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.590<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:R63C42B.Q1:R64C42C.A1:0.590">     R63C42B.Q1 to R64C42C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>
CTOF_DEL    ---     0.180     R64C42C.A1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B1:0.844">     R64C42C.F0 to R65C41A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C1TOFCO_DE  ---     0.355     R65C41A.B1 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOF0_DE  ---     0.328    R65C42A.FCI to     R65C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[7]:R65C42A.F0:R65C42A.DI0:0.000">     R65C42A.F0 to R65C42A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[7]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[7]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.311   (48.4% logic, 51.6% route), 8 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R63C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R63C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R63C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42A.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.899ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[9]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.311ns  (48.4% logic, 51.6% route), 8 logic levels.

 Constraint Details:

      3.311ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.899ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R63C42B.CLK,R63C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:ROUTE, 0.590,R63C42B.Q1,R64C42C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:CTOF_DEL, 0.180,R64C42C.A1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C0TOFCO_DEL, 0.355,R65C41B.B0,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOFCO_DEL, 0.056,R65C42A.FCI,R65C42A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.FCO,R65C42B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]:FCITOF0_DEL, 0.328,R65C42B.FCI,R65C42B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:ROUTE, 0.000,R65C42B.F0,R65C42B.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R63C42B.CLK to     R63C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.590<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:R63C42B.Q1:R64C42C.A1:0.590">     R63C42B.Q1 to R64C42C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>
CTOF_DEL    ---     0.180     R64C42C.A1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41B.B0:0.844">     R64C42C.F0 to R65C41B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C0TOFCO_DE  ---     0.355     R65C41B.B0 to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOFCO_D  ---     0.056    R65C42A.FCI to    R65C42A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]:R65C42A.FCO:R65C42B.FCI:0.000">    R65C42A.FCO to R65C42B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]</A>
FCITOF0_DE  ---     0.328    R65C42B.FCI to     R65C42B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]:R65C42B.F0:R65C42B.DI0:0.000">     R65C42B.F0 to R65C42B.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.311   (48.4% logic, 51.6% route), 8 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R63C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R63C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R63C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.899ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[7]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.311ns  (48.4% logic, 51.6% route), 8 logic levels.

 Constraint Details:

      3.311ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.899ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R63C42B.CLK,R63C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:ROUTE, 0.590,R63C42B.Q1,R64C42C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:CTOF_DEL, 0.180,R64C42C.A1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C0TOFCO_DEL, 0.355,R65C41A.B0,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOF0_DEL, 0.328,R65C42A.FCI,R65C42A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.F0,R65C42A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[7]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R63C42B.CLK to     R63C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.590<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:R63C42B.Q1:R64C42C.A1:0.590">     R63C42B.Q1 to R64C42C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>
CTOF_DEL    ---     0.180     R64C42C.A1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B0:0.844">     R64C42C.F0 to R65C41A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C0TOFCO_DE  ---     0.355     R65C41A.B0 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOF0_DE  ---     0.328    R65C42A.FCI to     R65C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[7]:R65C42A.F0:R65C42A.DI0:0.000">     R65C42A.F0 to R65C42A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[7]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[7]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.311   (48.4% logic, 51.6% route), 8 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R63C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R63C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R63C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42A.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.899ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[9]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.311ns  (48.4% logic, 51.6% route), 8 logic levels.

 Constraint Details:

      3.311ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.899ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R63C42B.CLK,R63C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:ROUTE, 0.590,R63C42B.Q1,R64C42C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:CTOF_DEL, 0.180,R64C42C.A1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C1TOFCO_DEL, 0.355,R65C41B.B1,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOFCO_DEL, 0.056,R65C42A.FCI,R65C42A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.FCO,R65C42B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]:FCITOF0_DEL, 0.328,R65C42B.FCI,R65C42B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:ROUTE, 0.000,R65C42B.F0,R65C42B.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R63C42B.CLK to     R63C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.590<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:R63C42B.Q1:R64C42C.A1:0.590">     R63C42B.Q1 to R64C42C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>
CTOF_DEL    ---     0.180     R64C42C.A1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41B.B1:0.844">     R64C42C.F0 to R65C41B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C1TOFCO_DE  ---     0.355     R65C41B.B1 to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOFCO_D  ---     0.056    R65C42A.FCI to    R65C42A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]:R65C42A.FCO:R65C42B.FCI:0.000">    R65C42A.FCO to R65C42B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[8]</A>
FCITOF0_DE  ---     0.328    R65C42B.FCI to     R65C42B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]:R65C42B.F0:R65C42B.DI0:0.000">     R65C42B.F0 to R65C42B.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[9]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.311   (48.4% logic, 51.6% route), 8 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R63C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R63C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R63C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_352:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.925ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/RxStatus_chx[1]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[8]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.285ns  (47.8% logic, 52.2% route), 7 logic levels.

 Constraint Details:

      3.285ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.925ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C42B.CLK,R64C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:ROUTE, 0.599,R64C42B.Q1,R64C42C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:CTOF_DEL, 0.180,R64C42C.B1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C1TOFCO_DEL, 0.355,R65C41B.B1,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOF1_DEL, 0.349,R65C42A.FCI,R65C42A.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.F1,R65C42A.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C42B.CLK to     R64C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.599<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:R64C42B.Q1:R64C42C.B1:0.599">     R64C42B.Q1 to R64C42C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]</A>
CTOF_DEL    ---     0.180     R64C42C.B1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41B.B1:0.844">     R64C42C.F0 to R65C41B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C1TOFCO_DE  ---     0.355     R65C41B.B1 to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOF1_DE  ---     0.349    R65C42A.FCI to     R65C42A.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]:R65C42A.F1:R65C42A.DI1:0.000">     R65C42A.F1 to R65C42A.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.285   (47.8% logic, 52.2% route), 7 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R64C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R64C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R64C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42A.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.925ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/RxStatus_chx[1]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[6]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.285ns  (47.8% logic, 52.2% route), 7 logic levels.

 Constraint Details:

      3.285ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.925ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C42B.CLK,R64C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:ROUTE, 0.599,R64C42B.Q1,R64C42C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:CTOF_DEL, 0.180,R64C42C.B1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C1TOFCO_DEL, 0.355,R65C41A.B1,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOF1_DEL, 0.349,R65C41D.FCI,R65C41D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.F1,R65C41D.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[6]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C42B.CLK to     R64C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.599<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:R64C42B.Q1:R64C42C.B1:0.599">     R64C42B.Q1 to R64C42C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]</A>
CTOF_DEL    ---     0.180     R64C42C.B1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B1:0.844">     R64C42C.F0 to R65C41A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C1TOFCO_DE  ---     0.355     R65C41A.B1 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOF1_DE  ---     0.349    R65C41D.FCI to     R65C41D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[6]:R65C41D.F1:R65C41D.DI1:0.000">     R65C41D.F1 to R65C41D.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[6]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.285   (47.8% logic, 52.2% route), 7 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R64C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R64C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R64C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C41D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C41D.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C41D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.925ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/RxStatus_chx[1]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[8]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.285ns  (47.8% logic, 52.2% route), 7 logic levels.

 Constraint Details:

      3.285ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.925ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C42B.CLK,R64C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:ROUTE, 0.599,R64C42B.Q1,R64C42C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:CTOF_DEL, 0.180,R64C42C.B1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C0TOFCO_DEL, 0.355,R65C41B.B0,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOF1_DEL, 0.349,R65C42A.FCI,R65C42A.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.F1,R65C42A.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C42B.CLK to     R64C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.599<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:R64C42B.Q1:R64C42C.B1:0.599">     R64C42B.Q1 to R64C42C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]</A>
CTOF_DEL    ---     0.180     R64C42C.B1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41B.B0:0.844">     R64C42C.F0 to R65C41B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C0TOFCO_DE  ---     0.355     R65C41B.B0 to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOF1_DE  ---     0.349    R65C42A.FCI to     R65C42A.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]:R65C42A.F1:R65C42A.DI1:0.000">     R65C42A.F1 to R65C42A.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.285   (47.8% logic, 52.2% route), 7 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R64C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R64C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R64C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42A.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.925ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/RxStatus_chx[1]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[6]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.285ns  (47.8% logic, 52.2% route), 7 logic levels.

 Constraint Details:

      3.285ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.925ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C42B.CLK,R64C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:ROUTE, 0.599,R64C42B.Q1,R64C42C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:CTOF_DEL, 0.180,R64C42C.B1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C0TOFCO_DEL, 0.355,R65C41A.B0,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOF1_DEL, 0.349,R65C41D.FCI,R65C41D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.F1,R65C41D.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[6]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C42B.CLK to     R64C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.599<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:R64C42B.Q1:R64C42C.B1:0.599">     R64C42B.Q1 to R64C42C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]</A>
CTOF_DEL    ---     0.180     R64C42C.B1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B0:0.844">     R64C42C.F0 to R65C41A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C0TOFCO_DE  ---     0.355     R65C41A.B0 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOF1_DE  ---     0.349    R65C41D.FCI to     R65C41D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[6]:R65C41D.F1:R65C41D.DI1:0.000">     R65C41D.F1 to R65C41D.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[6]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.285   (47.8% logic, 52.2% route), 7 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R64C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R64C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R64C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C41D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C41D.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C41D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.934ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[8]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.276ns  (47.9% logic, 52.1% route), 7 logic levels.

 Constraint Details:

      3.276ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.934ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R63C42B.CLK,R63C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:ROUTE, 0.590,R63C42B.Q1,R64C42C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:CTOF_DEL, 0.180,R64C42C.A1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C1TOFCO_DEL, 0.355,R65C41B.B1,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOF1_DEL, 0.349,R65C42A.FCI,R65C42A.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.F1,R65C42A.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R63C42B.CLK to     R63C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.590<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:R63C42B.Q1:R64C42C.A1:0.590">     R63C42B.Q1 to R64C42C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>
CTOF_DEL    ---     0.180     R64C42C.A1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41B.B1:0.844">     R64C42C.F0 to R65C41B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C1TOFCO_DE  ---     0.355     R65C41B.B1 to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOF1_DE  ---     0.349    R65C42A.FCI to     R65C42A.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]:R65C42A.F1:R65C42A.DI1:0.000">     R65C42A.F1 to R65C42A.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.276   (47.9% logic, 52.1% route), 7 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R63C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R63C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R63C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42A.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.934ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[6]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.276ns  (47.9% logic, 52.1% route), 7 logic levels.

 Constraint Details:

      3.276ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.934ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R63C42B.CLK,R63C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:ROUTE, 0.590,R63C42B.Q1,R64C42C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:CTOF_DEL, 0.180,R64C42C.A1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C1TOFCO_DEL, 0.355,R65C41A.B1,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOF1_DEL, 0.349,R65C41D.FCI,R65C41D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.F1,R65C41D.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[6]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R63C42B.CLK to     R63C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.590<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:R63C42B.Q1:R64C42C.A1:0.590">     R63C42B.Q1 to R64C42C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>
CTOF_DEL    ---     0.180     R64C42C.A1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B1:0.844">     R64C42C.F0 to R65C41A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C1TOFCO_DE  ---     0.355     R65C41A.B1 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOF1_DE  ---     0.349    R65C41D.FCI to     R65C41D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[6]:R65C41D.F1:R65C41D.DI1:0.000">     R65C41D.F1 to R65C41D.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[6]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.276   (47.9% logic, 52.1% route), 7 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R63C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R63C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R63C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C41D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C41D.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C41D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.934ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[8]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.276ns  (47.9% logic, 52.1% route), 7 logic levels.

 Constraint Details:

      3.276ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.934ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R63C42B.CLK,R63C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:ROUTE, 0.590,R63C42B.Q1,R64C42C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:CTOF_DEL, 0.180,R64C42C.A1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C0TOFCO_DEL, 0.355,R65C41B.B0,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOFCO_DEL, 0.056,R65C41D.FCI,R65C41D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.FCO,R65C42A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:FCITOF1_DEL, 0.349,R65C42A.FCI,R65C42A.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:ROUTE, 0.000,R65C42A.F1,R65C42A.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R63C42B.CLK to     R63C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.590<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:R63C42B.Q1:R64C42C.A1:0.590">     R63C42B.Q1 to R64C42C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>
CTOF_DEL    ---     0.180     R64C42C.A1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41B.B0:0.844">     R64C42C.F0 to R65C41B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C0TOFCO_DE  ---     0.355     R65C41B.B0 to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOFCO_D  ---     0.056    R65C41D.FCI to    R65C41D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]:R65C41D.FCO:R65C42A.FCI:0.000">    R65C41D.FCO to R65C42A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[6]</A>
FCITOF1_DE  ---     0.349    R65C42A.FCI to     R65C42A.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]:R65C42A.F1:R65C42A.DI1:0.000">     R65C42A.F1 to R65C42A.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[8]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.276   (47.9% logic, 52.1% route), 7 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R63C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R63C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R63C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C42A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C42A.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C42A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.934ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[6]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.276ns  (47.9% logic, 52.1% route), 7 logic levels.

 Constraint Details:

      3.276ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.934ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R63C42B.CLK,R63C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:ROUTE, 0.590,R63C42B.Q1,R64C42C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:CTOF_DEL, 0.180,R64C42C.A1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C0TOFCO_DEL, 0.355,R65C41A.B0,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOF1_DEL, 0.349,R65C41D.FCI,R65C41D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.F1,R65C41D.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[6]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R63C42B.CLK to     R63C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.590<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2:R63C42B.Q1:R64C42C.A1:0.590">     R63C42B.Q1 to R64C42C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/core_rstn_2</A>
CTOF_DEL    ---     0.180     R64C42C.A1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B0:0.844">     R64C42C.F0 to R65C41A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C0TOFCO_DE  ---     0.355     R65C41A.B0 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOF1_DE  ---     0.349    R65C41D.FCI to     R65C41D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[6]:R65C41D.F1:R65C41D.DI1:0.000">     R65C41D.F1 to R65C41D.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[6]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.276   (47.9% logic, 52.1% route), 7 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R63C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_3542:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R63C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R63C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C41D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C41D.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C41D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.946ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/RxStatus_chx[1]</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt[5]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A> +)

   Delay:               3.264ns  (47.4% logic, 52.6% route), 7 logic levels.

 Constraint Details:

      3.264ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.946ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C42B.CLK,R64C42B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:ROUTE, 0.599,R64C42B.Q1,R64C42C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:CTOF_DEL, 0.180,R64C42C.B1,R64C42C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.273,R64C42C.F1,R64C42C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:CTOF_DEL, 0.180,R64C42C.D0,R64C42C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033:ROUTE, 0.844,R64C42C.F0,R65C41A.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:C0TOFCO_DEL, 0.355,R65C41A.B0,R65C41A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347:ROUTE, 0.000,R65C41A.FCO,R65C41B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:FCITOFCO_DEL, 0.056,R65C41B.FCI,R65C41B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348:ROUTE, 0.000,R65C41B.FCO,R65C41C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:FCITOFCO_DEL, 0.056,R65C41C.FCI,R65C41C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349:ROUTE, 0.000,R65C41C.FCO,R65C41D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:FCITOF0_DEL, 0.328,R65C41D.FCI,R65C41D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:ROUTE, 0.000,R65C41D.F0,R65C41D.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[5]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C42B.CLK to     R64C42B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
ROUTE         2     0.599<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]:R64C42B.Q1:R64C42C.B1:0.599">     R64C42B.Q1 to R64C42C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/rxp_status[1]</A>
CTOF_DEL    ---     0.180     R64C42C.B1 to     R64C42C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1:R64C42C.F1:R64C42C.D0:0.273">     R64C42C.F1 to R64C42C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt11_N_2L1</A>
CTOF_DEL    ---     0.180     R64C42C.D0 to     R64C42C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_5033</A>
ROUTE        11     0.844<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt:R64C42C.F0:R65C41A.B0:0.844">     R64C42C.F0 to R65C41A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt</A>
C0TOFCO_DE  ---     0.355     R65C41A.B0 to    R65C41A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_347</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]:R65C41A.FCO:R65C41B.FCI:0.000">    R65C41A.FCO to R65C41B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[0]</A>
FCITOFCO_D  ---     0.056    R65C41B.FCI to    R65C41B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_348</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]:R65C41B.FCO:R65C41C.FCI:0.000">    R65C41B.FCO to R65C41C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[2]</A>
FCITOFCO_D  ---     0.056    R65C41C.FCI to    R65C41C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_349</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]:R65C41C.FCO:R65C41D.FCI:0.000">    R65C41C.FCO to R65C41D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_cry[4]</A>
FCITOF0_DE  ---     0.328    R65C41D.FCI to     R65C41D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[5]:R65C41D.F0:R65C41D.DI0:0.000">     R65C41D.F0 to R65C41D.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[5]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/rsl_rdy_cnt_s[5]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>)
                  --------
                    3.264   (47.4% logic, 52.6% route), 7 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R64C42B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_1019:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R64C42B.CLK:1.647"> PCSCLKDIV0.CDIV1 to R64C42B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIV1,R65C41D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/SLICE_350:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       270     1.647<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk:PCSCLKDIV0.CDIV1:R65C41D.CLK:1.647"> PCSCLKDIV0.CDIV1 to R65C41D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/pclk</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

Report:  312.500MHz is the maximum frequency for this preference.


</A><A name="FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.00000"></A>================================================================================
Preference: FREQUENCY NET "U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0" 250.000000 MHz PAR_ADJ 25.000000 ;
            25 items scored, 0 timing errors detected.
--------------------------------------------------------------------------------
<font color=#000000> 

Passed: The following path meets requirements by 1.221ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_15</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_0</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.989ns  (50.1% logic, 49.9% route), 6 logic levels.

 Constraint Details:

      2.989ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.221ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R64C54B.CLK,R64C54B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700:ROUTE, 0.594,R64C54B.Q0,R64C54C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23:CTOOFX_DEL, 0.306,R64C54C.A0,R64C54C.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471:ROUTE, 0.899,R64C54C.OFX0,R66C56B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:C0TOFCO_DEL, 0.355,R66C56B.B0,R66C56B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335:ROUTE, 0.000,R66C56B.FCO,R66C56C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:FCITOFCO_DEL, 0.056,R66C56C.FCI,R66C56C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336:ROUTE, 0.000,R66C56C.FCO,R66C56D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:FCITOFCO_DEL, 0.056,R66C56D.FCI,R66C56D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337:ROUTE, 0.000,R66C56D.FCO,R66C57A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:FCITOF0_DEL, 0.328,R66C57A.FCI,R66C57A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:ROUTE, 0.000,R66C57A.F0,R66C57A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R64C54B.CLK to     R64C54B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         5     0.594<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23:R64C54B.Q0:R64C54C.A0:0.594">     R64C54B.Q0 to R64C54C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23</A>
CTOOFX_DEL  ---     0.306     R64C54C.A0 to   R64C54C.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471</A>
ROUTE         2     0.899<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:R64C54C.OFX0:R66C56B.B0:0.899">   R64C54C.OFX0 to R66C56B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0</A>
C0TOFCO_DE  ---     0.355     R66C56B.B0 to    R66C56B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:R66C56B.FCO:R66C56C.FCI:0.000">    R66C56B.FCO to R66C56C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7</A>
FCITOFCO_D  ---     0.056    R66C56C.FCI to    R66C56C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:R66C56C.FCO:R66C56D.FCI:0.000">    R66C56C.FCO to R66C56D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7</A>
FCITOFCO_D  ---     0.056    R66C56D.FCI to    R66C56D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:R66C56D.FCO:R66C57A.FCI:0.000">    R66C56D.FCO to R66C57A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c</A>
FCITOF0_DE  ---     0.328    R66C57A.FCI to     R66C57A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set:R66C57A.F0:R66C57A.DI0:0.000">     R66C57A.F0 to R66C57A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.989   (50.1% logic, 49.9% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54B.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C57A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C57A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C57A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.221ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_15</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_0</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.989ns  (50.1% logic, 49.9% route), 6 logic levels.

 Constraint Details:

      2.989ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.221ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R64C54B.CLK,R64C54B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700:ROUTE, 0.594,R64C54B.Q0,R64C54C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23:CTOOFX_DEL, 0.306,R64C54C.A1,R64C54C.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471:ROUTE, 0.899,R64C54C.OFX0,R66C56B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:C0TOFCO_DEL, 0.355,R66C56B.B0,R66C56B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335:ROUTE, 0.000,R66C56B.FCO,R66C56C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:FCITOFCO_DEL, 0.056,R66C56C.FCI,R66C56C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336:ROUTE, 0.000,R66C56C.FCO,R66C56D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:FCITOFCO_DEL, 0.056,R66C56D.FCI,R66C56D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337:ROUTE, 0.000,R66C56D.FCO,R66C57A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:FCITOF0_DEL, 0.328,R66C57A.FCI,R66C57A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:ROUTE, 0.000,R66C57A.F0,R66C57A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R64C54B.CLK to     R64C54B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         5     0.594<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23:R64C54B.Q0:R64C54C.A1:0.594">     R64C54B.Q0 to R64C54C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23</A>
CTOOFX_DEL  ---     0.306     R64C54C.A1 to   R64C54C.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471</A>
ROUTE         2     0.899<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:R64C54C.OFX0:R66C56B.B0:0.899">   R64C54C.OFX0 to R66C56B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0</A>
C0TOFCO_DE  ---     0.355     R66C56B.B0 to    R66C56B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:R66C56B.FCO:R66C56C.FCI:0.000">    R66C56B.FCO to R66C56C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7</A>
FCITOFCO_D  ---     0.056    R66C56C.FCI to    R66C56C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:R66C56C.FCO:R66C56D.FCI:0.000">    R66C56C.FCO to R66C56D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7</A>
FCITOFCO_D  ---     0.056    R66C56D.FCI to    R66C56D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:R66C56D.FCO:R66C57A.FCI:0.000">    R66C56D.FCO to R66C57A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c</A>
FCITOF0_DE  ---     0.328    R66C57A.FCI to     R66C57A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set:R66C57A.F0:R66C57A.DI0:0.000">     R66C57A.F0 to R66C57A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.989   (50.1% logic, 49.9% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54B.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C57A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C57A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C57A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.246ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_17</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_0</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.964ns  (50.5% logic, 49.5% route), 6 logic levels.

 Constraint Details:

      2.964ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.246ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R64C54A.CLK,R64C54A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:ROUTE, 0.569,R64C54A.Q0,R64C54C.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21:CTOOFX_DEL, 0.306,R64C54C.B0,R64C54C.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471:ROUTE, 0.899,R64C54C.OFX0,R66C56B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:C0TOFCO_DEL, 0.355,R66C56B.B0,R66C56B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335:ROUTE, 0.000,R66C56B.FCO,R66C56C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:FCITOFCO_DEL, 0.056,R66C56C.FCI,R66C56C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336:ROUTE, 0.000,R66C56C.FCO,R66C56D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:FCITOFCO_DEL, 0.056,R66C56D.FCI,R66C56D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337:ROUTE, 0.000,R66C56D.FCO,R66C57A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:FCITOF0_DEL, 0.328,R66C57A.FCI,R66C57A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:ROUTE, 0.000,R66C57A.F0,R66C57A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R64C54A.CLK to     R64C54A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         3     0.569<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21:R64C54A.Q0:R64C54C.B0:0.569">     R64C54A.Q0 to R64C54C.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21</A>
CTOOFX_DEL  ---     0.306     R64C54C.B0 to   R64C54C.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471</A>
ROUTE         2     0.899<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:R64C54C.OFX0:R66C56B.B0:0.899">   R64C54C.OFX0 to R66C56B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0</A>
C0TOFCO_DE  ---     0.355     R66C56B.B0 to    R66C56B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:R66C56B.FCO:R66C56C.FCI:0.000">    R66C56B.FCO to R66C56C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7</A>
FCITOFCO_D  ---     0.056    R66C56C.FCI to    R66C56C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:R66C56C.FCO:R66C56D.FCI:0.000">    R66C56C.FCO to R66C56D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7</A>
FCITOFCO_D  ---     0.056    R66C56D.FCI to    R66C56D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:R66C56D.FCO:R66C57A.FCI:0.000">    R66C56D.FCO to R66C57A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c</A>
FCITOF0_DE  ---     0.328    R66C57A.FCI to     R66C57A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set:R66C57A.F0:R66C57A.DI0:0.000">     R66C57A.F0 to R66C57A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.964   (50.5% logic, 49.5% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C57A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C57A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C57A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.246ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_17</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_0</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.964ns  (50.5% logic, 49.5% route), 6 logic levels.

 Constraint Details:

      2.964ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.246ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R64C54A.CLK,R64C54A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:ROUTE, 0.569,R64C54A.Q0,R64C54C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21:CTOOFX_DEL, 0.306,R64C54C.B1,R64C54C.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471:ROUTE, 0.899,R64C54C.OFX0,R66C56B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:C0TOFCO_DEL, 0.355,R66C56B.B0,R66C56B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335:ROUTE, 0.000,R66C56B.FCO,R66C56C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:FCITOFCO_DEL, 0.056,R66C56C.FCI,R66C56C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336:ROUTE, 0.000,R66C56C.FCO,R66C56D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:FCITOFCO_DEL, 0.056,R66C56D.FCI,R66C56D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337:ROUTE, 0.000,R66C56D.FCO,R66C57A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:FCITOF0_DEL, 0.328,R66C57A.FCI,R66C57A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:ROUTE, 0.000,R66C57A.F0,R66C57A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R64C54A.CLK to     R64C54A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         3     0.569<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21:R64C54A.Q0:R64C54C.B1:0.569">     R64C54A.Q0 to R64C54C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21</A>
CTOOFX_DEL  ---     0.306     R64C54C.B1 to   R64C54C.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471</A>
ROUTE         2     0.899<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:R64C54C.OFX0:R66C56B.B0:0.899">   R64C54C.OFX0 to R66C56B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0</A>
C0TOFCO_DE  ---     0.355     R66C56B.B0 to    R66C56B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:R66C56B.FCO:R66C56C.FCI:0.000">    R66C56B.FCO to R66C56C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7</A>
FCITOFCO_D  ---     0.056    R66C56C.FCI to    R66C56C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:R66C56C.FCO:R66C56D.FCI:0.000">    R66C56C.FCO to R66C56D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7</A>
FCITOFCO_D  ---     0.056    R66C56D.FCI to    R66C56D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:R66C56D.FCO:R66C57A.FCI:0.000">    R66C56D.FCO to R66C57A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c</A>
FCITOF0_DE  ---     0.328    R66C57A.FCI to     R66C57A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set:R66C57A.F0:R66C57A.DI0:0.000">     R66C57A.F0 to R66C57A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.964   (50.5% logic, 49.5% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C57A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C57A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C57A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.299ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_15</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_0</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.911ns  (47.1% logic, 52.9% route), 6 logic levels.

 Constraint Details:

      2.911ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.299ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R64C54B.CLK,R64C54B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700:ROUTE, 0.593,R64C54B.Q0,R64C54D.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23:CTOF_DEL, 0.180,R64C54D.B0,R64C54D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5364:ROUTE, 0.948,R64C54D.F0,R66C56B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0:C1TOFCO_DEL, 0.355,R66C56B.A1,R66C56B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335:ROUTE, 0.000,R66C56B.FCO,R66C56C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:FCITOFCO_DEL, 0.056,R66C56C.FCI,R66C56C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336:ROUTE, 0.000,R66C56C.FCO,R66C56D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:FCITOFCO_DEL, 0.056,R66C56D.FCI,R66C56D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337:ROUTE, 0.000,R66C56D.FCO,R66C57A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:FCITOF0_DEL, 0.328,R66C57A.FCI,R66C57A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:ROUTE, 0.000,R66C57A.F0,R66C57A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R64C54B.CLK to     R64C54B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         5     0.593<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23:R64C54B.Q0:R64C54D.B0:0.593">     R64C54B.Q0 to R64C54D.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23</A>
CTOF_DEL    ---     0.180     R64C54D.B0 to     R64C54D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5364">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5364</A>
ROUTE         2     0.948<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0:R64C54D.F0:R66C56B.A1:0.948">     R64C54D.F0 to R66C56B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0</A>
C1TOFCO_DE  ---     0.355     R66C56B.A1 to    R66C56B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:R66C56B.FCO:R66C56C.FCI:0.000">    R66C56B.FCO to R66C56C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7</A>
FCITOFCO_D  ---     0.056    R66C56C.FCI to    R66C56C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:R66C56C.FCO:R66C56D.FCI:0.000">    R66C56C.FCO to R66C56D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7</A>
FCITOFCO_D  ---     0.056    R66C56D.FCI to    R66C56D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:R66C56D.FCO:R66C57A.FCI:0.000">    R66C56D.FCO to R66C57A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c</A>
FCITOF0_DE  ---     0.328    R66C57A.FCI to     R66C57A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set:R66C57A.F0:R66C57A.DI0:0.000">     R66C57A.F0 to R66C57A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.911   (47.1% logic, 52.9% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54B.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C57A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C57A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C57A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.304ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_16</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_0</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.906ns  (51.4% logic, 48.6% route), 6 logic levels.

 Constraint Details:

      2.906ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.304ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C54A.CLK,R64C54A.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:ROUTE, 0.513,R64C54A.Q1,R64C54C.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22:CTOOFX_DEL, 0.306,R64C54C.C1,R64C54C.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471:ROUTE, 0.899,R64C54C.OFX0,R66C56B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:C0TOFCO_DEL, 0.355,R66C56B.B0,R66C56B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335:ROUTE, 0.000,R66C56B.FCO,R66C56C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:FCITOFCO_DEL, 0.056,R66C56C.FCI,R66C56C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336:ROUTE, 0.000,R66C56C.FCO,R66C56D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:FCITOFCO_DEL, 0.056,R66C56D.FCI,R66C56D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337:ROUTE, 0.000,R66C56D.FCO,R66C57A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:FCITOF0_DEL, 0.328,R66C57A.FCI,R66C57A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:ROUTE, 0.000,R66C57A.F0,R66C57A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C54A.CLK to     R64C54A.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         4     0.513<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22:R64C54A.Q1:R64C54C.C1:0.513">     R64C54A.Q1 to R64C54C.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22</A>
CTOOFX_DEL  ---     0.306     R64C54C.C1 to   R64C54C.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471</A>
ROUTE         2     0.899<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:R64C54C.OFX0:R66C56B.B0:0.899">   R64C54C.OFX0 to R66C56B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0</A>
C0TOFCO_DE  ---     0.355     R66C56B.B0 to    R66C56B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:R66C56B.FCO:R66C56C.FCI:0.000">    R66C56B.FCO to R66C56C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7</A>
FCITOFCO_D  ---     0.056    R66C56C.FCI to    R66C56C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:R66C56C.FCO:R66C56D.FCI:0.000">    R66C56C.FCO to R66C56D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7</A>
FCITOFCO_D  ---     0.056    R66C56D.FCI to    R66C56D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:R66C56D.FCO:R66C57A.FCI:0.000">    R66C56D.FCO to R66C57A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c</A>
FCITOF0_DE  ---     0.328    R66C57A.FCI to     R66C57A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set:R66C57A.F0:R66C57A.DI0:0.000">     R66C57A.F0 to R66C57A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.906   (51.4% logic, 48.6% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C57A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C57A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C57A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.304ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_16</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_0</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.906ns  (51.4% logic, 48.6% route), 6 logic levels.

 Constraint Details:

      2.906ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.304ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C54A.CLK,R64C54A.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:ROUTE, 0.513,R64C54A.Q1,R64C54C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22:CTOOFX_DEL, 0.306,R64C54C.C0,R64C54C.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471:ROUTE, 0.899,R64C54C.OFX0,R66C56B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:C0TOFCO_DEL, 0.355,R66C56B.B0,R66C56B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335:ROUTE, 0.000,R66C56B.FCO,R66C56C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:FCITOFCO_DEL, 0.056,R66C56C.FCI,R66C56C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336:ROUTE, 0.000,R66C56C.FCO,R66C56D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:FCITOFCO_DEL, 0.056,R66C56D.FCI,R66C56D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337:ROUTE, 0.000,R66C56D.FCO,R66C57A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:FCITOF0_DEL, 0.328,R66C57A.FCI,R66C57A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:ROUTE, 0.000,R66C57A.F0,R66C57A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C54A.CLK to     R64C54A.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         4     0.513<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22:R64C54A.Q1:R64C54C.C0:0.513">     R64C54A.Q1 to R64C54C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22</A>
CTOOFX_DEL  ---     0.306     R64C54C.C0 to   R64C54C.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471</A>
ROUTE         2     0.899<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:R64C54C.OFX0:R66C56B.B0:0.899">   R64C54C.OFX0 to R66C56B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0</A>
C0TOFCO_DE  ---     0.355     R66C56B.B0 to    R66C56B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:R66C56B.FCO:R66C56C.FCI:0.000">    R66C56B.FCO to R66C56C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7</A>
FCITOFCO_D  ---     0.056    R66C56C.FCI to    R66C56C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:R66C56C.FCO:R66C56D.FCI:0.000">    R66C56C.FCO to R66C56D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7</A>
FCITOFCO_D  ---     0.056    R66C56D.FCI to    R66C56D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:R66C56D.FCO:R66C57A.FCI:0.000">    R66C56D.FCO to R66C57A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c</A>
FCITOF0_DE  ---     0.328    R66C57A.FCI to     R66C57A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set:R66C57A.F0:R66C57A.DI0:0.000">     R66C57A.F0 to R66C57A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.906   (51.4% logic, 48.6% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C57A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C57A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C57A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.322ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_17</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_0</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.888ns  (47.4% logic, 52.6% route), 6 logic levels.

 Constraint Details:

      2.888ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.322ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R64C54A.CLK,R64C54A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:ROUTE, 0.570,R64C54A.Q0,R64C54D.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21:CTOF_DEL, 0.180,R64C54D.A0,R64C54D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5364:ROUTE, 0.948,R64C54D.F0,R66C56B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0:C1TOFCO_DEL, 0.355,R66C56B.A1,R66C56B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335:ROUTE, 0.000,R66C56B.FCO,R66C56C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:FCITOFCO_DEL, 0.056,R66C56C.FCI,R66C56C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336:ROUTE, 0.000,R66C56C.FCO,R66C56D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:FCITOFCO_DEL, 0.056,R66C56D.FCI,R66C56D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337:ROUTE, 0.000,R66C56D.FCO,R66C57A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:FCITOF0_DEL, 0.328,R66C57A.FCI,R66C57A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:ROUTE, 0.000,R66C57A.F0,R66C57A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R64C54A.CLK to     R64C54A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         3     0.570<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21:R64C54A.Q0:R64C54D.A0:0.570">     R64C54A.Q0 to R64C54D.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21</A>
CTOF_DEL    ---     0.180     R64C54D.A0 to     R64C54D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5364">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5364</A>
ROUTE         2     0.948<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0:R64C54D.F0:R66C56B.A1:0.948">     R64C54D.F0 to R66C56B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0</A>
C1TOFCO_DE  ---     0.355     R66C56B.A1 to    R66C56B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:R66C56B.FCO:R66C56C.FCI:0.000">    R66C56B.FCO to R66C56C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7</A>
FCITOFCO_D  ---     0.056    R66C56C.FCI to    R66C56C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:R66C56C.FCO:R66C56D.FCI:0.000">    R66C56C.FCO to R66C56D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7</A>
FCITOFCO_D  ---     0.056    R66C56D.FCI to    R66C56D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:R66C56D.FCO:R66C57A.FCI:0.000">    R66C56D.FCO to R66C57A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c</A>
FCITOF0_DE  ---     0.328    R66C57A.FCI to     R66C57A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set:R66C57A.F0:R66C57A.DI0:0.000">     R66C57A.F0 to R66C57A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.888   (47.4% logic, 52.6% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C57A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C57A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C57A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.381ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_12</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.829ns  (50.4% logic, 49.6% route), 7 logic levels.

 Constraint Details:

      2.829ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.381ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R65C55A.CLK,R65C55A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692:ROUTE, 0.423,R65C55A.Q0,R65C55A.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0:CTOF_DEL, 0.180,R65C55A.C0,R65C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692:ROUTE, 0.980,R65C55A.F0,R66C54A.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i:C1TOFCO_DEL, 0.355,R66C54A.A1,R66C54A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_316:ROUTE, 0.000,R66C54A.FCO,R66C54B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_1:FCITOFCO_DEL, 0.056,R66C54B.FCI,R66C54B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317:ROUTE, 0.000,R66C54B.FCO,R66C54C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:FCITOFCO_DEL, 0.056,R66C54C.FCI,R66C54C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318:ROUTE, 0.000,R66C54C.FCO,R66C54D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:FCITOFCO_DEL, 0.056,R66C54D.FCI,R66C54D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319:ROUTE, 0.000,R66C54D.FCO,R66C55A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:FCITOF0_DEL, 0.328,R66C55A.FCI,R66C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:ROUTE, 0.000,R66C55A.F0,R66C55A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R65C55A.CLK to     R65C55A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.423<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0:R65C55A.Q0:R65C55A.C0:0.423">     R65C55A.Q0 to R65C55A.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0</A>
CTOF_DEL    ---     0.180     R65C55A.C0 to     R65C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692</A>
ROUTE        24     0.980<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i:R65C55A.F0:R66C54A.A1:0.980">     R65C55A.F0 to R66C54A.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i</A>
C1TOFCO_DE  ---     0.355     R66C54A.A1 to    R66C54A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_316">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_316</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_1:R66C54A.FCO:R66C54B.FCI:0.000">    R66C54A.FCO to R66C54B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_1</A>
FCITOFCO_D  ---     0.056    R66C54B.FCI to    R66C54B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:R66C54B.FCO:R66C54C.FCI:0.000">    R66C54B.FCO to R66C54C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3</A>
FCITOFCO_D  ---     0.056    R66C54C.FCI to    R66C54C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:R66C54C.FCO:R66C54D.FCI:0.000">    R66C54C.FCO to R66C54D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3</A>
FCITOFCO_D  ---     0.056    R66C54D.FCI to    R66C54D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:R66C54D.FCO:R66C55A.FCI:0.000">    R66C54D.FCO to R66C55A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c</A>
FCITOF0_DE  ---     0.328    R66C55A.FCI to     R66C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d:R66C55A.F0:R66C55A.DI0:0.000">     R66C55A.F0 to R66C55A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.829   (50.4% logic, 49.6% route), 7 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R65C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R65C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R65C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.381ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_16</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_0</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.829ns  (48.4% logic, 51.6% route), 6 logic levels.

 Constraint Details:

      2.829ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.381ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C54A.CLK,R64C54A.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:ROUTE, 0.513,R64C54A.Q1,R64C54D.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22:CTOF_DEL, 0.180,R64C54D.C0,R64C54D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5364:ROUTE, 0.948,R64C54D.F0,R66C56B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0:C1TOFCO_DEL, 0.355,R66C56B.A1,R66C56B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335:ROUTE, 0.000,R66C56B.FCO,R66C56C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:FCITOFCO_DEL, 0.056,R66C56C.FCI,R66C56C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336:ROUTE, 0.000,R66C56C.FCO,R66C56D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:FCITOFCO_DEL, 0.056,R66C56D.FCI,R66C56D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337:ROUTE, 0.000,R66C56D.FCO,R66C57A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:FCITOF0_DEL, 0.328,R66C57A.FCI,R66C57A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:ROUTE, 0.000,R66C57A.F0,R66C57A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C54A.CLK to     R64C54A.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         4     0.513<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22:R64C54A.Q1:R64C54D.C0:0.513">     R64C54A.Q1 to R64C54D.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22</A>
CTOF_DEL    ---     0.180     R64C54D.C0 to     R64C54D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5364">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5364</A>
ROUTE         2     0.948<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0:R64C54D.F0:R66C56B.A1:0.948">     R64C54D.F0 to R66C56B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0</A>
C1TOFCO_DE  ---     0.355     R66C56B.A1 to    R66C56B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:R66C56B.FCO:R66C56C.FCI:0.000">    R66C56B.FCO to R66C56C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7</A>
FCITOFCO_D  ---     0.056    R66C56C.FCI to    R66C56C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:R66C56C.FCO:R66C56D.FCI:0.000">    R66C56C.FCO to R66C56D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7</A>
FCITOFCO_D  ---     0.056    R66C56D.FCI to    R66C56D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:R66C56D.FCO:R66C57A.FCI:0.000">    R66C56D.FCO to R66C57A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c</A>
FCITOF0_DE  ---     0.328    R66C57A.FCI to     R66C57A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set:R66C57A.F0:R66C57A.DI0:0.000">     R66C57A.F0 to R66C57A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.829   (48.4% logic, 51.6% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C57A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C57A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C57A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.382ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_12</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.828ns  (50.4% logic, 49.6% route), 7 logic levels.

 Constraint Details:

      2.828ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.382ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R65C55A.CLK,R65C55A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692:ROUTE, 0.423,R65C55A.Q0,R65C55A.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0:CTOF_DEL, 0.180,R65C55A.C0,R65C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692:ROUTE, 0.979,R65C55A.F0,R66C54A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i:C1TOFCO_DEL, 0.355,R66C54A.B1,R66C54A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_316:ROUTE, 0.000,R66C54A.FCO,R66C54B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_1:FCITOFCO_DEL, 0.056,R66C54B.FCI,R66C54B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317:ROUTE, 0.000,R66C54B.FCO,R66C54C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:FCITOFCO_DEL, 0.056,R66C54C.FCI,R66C54C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318:ROUTE, 0.000,R66C54C.FCO,R66C54D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:FCITOFCO_DEL, 0.056,R66C54D.FCI,R66C54D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319:ROUTE, 0.000,R66C54D.FCO,R66C55A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:FCITOF0_DEL, 0.328,R66C55A.FCI,R66C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:ROUTE, 0.000,R66C55A.F0,R66C55A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R65C55A.CLK to     R65C55A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.423<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0:R65C55A.Q0:R65C55A.C0:0.423">     R65C55A.Q0 to R65C55A.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0</A>
CTOF_DEL    ---     0.180     R65C55A.C0 to     R65C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692</A>
ROUTE        24     0.979<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i:R65C55A.F0:R66C54A.B1:0.979">     R65C55A.F0 to R66C54A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i</A>
C1TOFCO_DE  ---     0.355     R66C54A.B1 to    R66C54A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_316">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_316</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_1:R66C54A.FCO:R66C54B.FCI:0.000">    R66C54A.FCO to R66C54B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_1</A>
FCITOFCO_D  ---     0.056    R66C54B.FCI to    R66C54B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:R66C54B.FCO:R66C54C.FCI:0.000">    R66C54B.FCO to R66C54C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3</A>
FCITOFCO_D  ---     0.056    R66C54C.FCI to    R66C54C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:R66C54C.FCO:R66C54D.FCI:0.000">    R66C54C.FCO to R66C54D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3</A>
FCITOFCO_D  ---     0.056    R66C54D.FCI to    R66C54D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:R66C54D.FCO:R66C55A.FCI:0.000">    R66C54D.FCO to R66C55A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c</A>
FCITOF0_DE  ---     0.328    R66C55A.FCI to     R66C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d:R66C55A.F0:R66C55A.DI0:0.000">     R66C55A.F0 to R66C55A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.828   (50.4% logic, 49.6% route), 7 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R65C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R65C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R65C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.391ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_14</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_12</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.819ns  (44.6% logic, 55.4% route), 4 logic levels.

 Constraint Details:

      2.819ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.391ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C54B.CLK,R64C54B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700:ROUTE, 0.970,R64C54B.Q1,R66C55B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w24:CTOF_DEL, 0.180,R66C55B.B0,R66C55B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5366:ROUTE, 0.593,R66C55B.F0,R66C54D.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_cmp_set:C0TOFCO_DEL, 0.355,R66C54D.A0,R66C54D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319:ROUTE, 0.000,R66C54D.FCO,R66C55A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:FCITOF0_DEL, 0.328,R66C55A.FCI,R66C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:ROUTE, 0.000,R66C55A.F0,R66C55A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C54B.CLK to     R64C54B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         9     0.970<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w24:R64C54B.Q1:R66C55B.B0:0.970">     R64C54B.Q1 to R66C55B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w24">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w24</A>
CTOF_DEL    ---     0.180     R66C55B.B0 to     R66C55B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5366">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5366</A>
ROUTE         1     0.593<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_cmp_set:R66C55B.F0:R66C54D.A0:0.593">     R66C55B.F0 to R66C54D.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_cmp_set">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_cmp_set</A>
C0TOFCO_DE  ---     0.355     R66C54D.A0 to    R66C54D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:R66C54D.FCO:R66C55A.FCI:0.000">    R66C54D.FCO to R66C55A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c</A>
FCITOF0_DE  ---     0.328    R66C55A.FCI to     R66C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d:R66C55A.F0:R66C55A.DI0:0.000">     R66C55A.F0 to R66C55A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.819   (44.6% logic, 55.4% route), 4 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54B.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.391ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_15</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_12</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.819ns  (53.1% logic, 46.9% route), 6 logic levels.

 Constraint Details:

      2.819ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.391ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R64C54B.CLK,R64C54B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700:ROUTE, 0.594,R64C54B.Q0,R64C54C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23:CTOOFX_DEL, 0.306,R64C54C.A1,R64C54C.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471:ROUTE, 0.729,R64C54C.OFX0,R66C54B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:C0TOFCO_DEL, 0.355,R66C54B.B0,R66C54B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317:ROUTE, 0.000,R66C54B.FCO,R66C54C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:FCITOFCO_DEL, 0.056,R66C54C.FCI,R66C54C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318:ROUTE, 0.000,R66C54C.FCO,R66C54D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:FCITOFCO_DEL, 0.056,R66C54D.FCI,R66C54D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319:ROUTE, 0.000,R66C54D.FCO,R66C55A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:FCITOF0_DEL, 0.328,R66C55A.FCI,R66C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:ROUTE, 0.000,R66C55A.F0,R66C55A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R64C54B.CLK to     R64C54B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         5     0.594<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23:R64C54B.Q0:R64C54C.A1:0.594">     R64C54B.Q0 to R64C54C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23</A>
CTOOFX_DEL  ---     0.306     R64C54C.A1 to   R64C54C.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471</A>
ROUTE         2     0.729<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:R64C54C.OFX0:R66C54B.B0:0.729">   R64C54C.OFX0 to R66C54B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0</A>
C0TOFCO_DE  ---     0.355     R66C54B.B0 to    R66C54B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:R66C54B.FCO:R66C54C.FCI:0.000">    R66C54B.FCO to R66C54C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3</A>
FCITOFCO_D  ---     0.056    R66C54C.FCI to    R66C54C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:R66C54C.FCO:R66C54D.FCI:0.000">    R66C54C.FCO to R66C54D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3</A>
FCITOFCO_D  ---     0.056    R66C54D.FCI to    R66C54D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:R66C54D.FCO:R66C55A.FCI:0.000">    R66C54D.FCO to R66C55A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c</A>
FCITOF0_DE  ---     0.328    R66C55A.FCI to     R66C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d:R66C55A.F0:R66C55A.DI0:0.000">     R66C55A.F0 to R66C55A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.819   (53.1% logic, 46.9% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54B.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.391ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_15</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_12</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.819ns  (53.1% logic, 46.9% route), 6 logic levels.

 Constraint Details:

      2.819ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.391ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R64C54B.CLK,R64C54B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700:ROUTE, 0.594,R64C54B.Q0,R64C54C.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23:CTOOFX_DEL, 0.306,R64C54C.A0,R64C54C.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471:ROUTE, 0.729,R64C54C.OFX0,R66C54B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:C0TOFCO_DEL, 0.355,R66C54B.B0,R66C54B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317:ROUTE, 0.000,R66C54B.FCO,R66C54C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:FCITOFCO_DEL, 0.056,R66C54C.FCI,R66C54C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318:ROUTE, 0.000,R66C54C.FCO,R66C54D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:FCITOFCO_DEL, 0.056,R66C54D.FCI,R66C54D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319:ROUTE, 0.000,R66C54D.FCO,R66C55A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:FCITOF0_DEL, 0.328,R66C55A.FCI,R66C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:ROUTE, 0.000,R66C55A.F0,R66C55A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R64C54B.CLK to     R64C54B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         5     0.594<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23:R64C54B.Q0:R64C54C.A0:0.594">     R64C54B.Q0 to R64C54C.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23</A>
CTOOFX_DEL  ---     0.306     R64C54C.A0 to   R64C54C.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471</A>
ROUTE         2     0.729<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:R64C54C.OFX0:R66C54B.B0:0.729">   R64C54C.OFX0 to R66C54B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0</A>
C0TOFCO_DE  ---     0.355     R66C54B.B0 to    R66C54B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:R66C54B.FCO:R66C54C.FCI:0.000">    R66C54B.FCO to R66C54C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3</A>
FCITOFCO_D  ---     0.056    R66C54C.FCI to    R66C54C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:R66C54C.FCO:R66C54D.FCI:0.000">    R66C54C.FCO to R66C54D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3</A>
FCITOFCO_D  ---     0.056    R66C54D.FCI to    R66C54D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:R66C54D.FCO:R66C55A.FCI:0.000">    R66C54D.FCO to R66C55A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c</A>
FCITOF0_DE  ---     0.328    R66C55A.FCI to     R66C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d:R66C55A.F0:R66C55A.DI0:0.000">     R66C55A.F0 to R66C55A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.819   (53.1% logic, 46.9% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54B.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.407ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_14</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_12</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.803ns  (44.8% logic, 55.2% route), 4 logic levels.

 Constraint Details:

      2.803ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.407ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C54B.CLK,R64C54B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700:ROUTE, 0.970,R64C54B.Q1,R66C55B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w24:CTOF_DEL, 0.180,R66C55B.B1,R66C55B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5366:ROUTE, 0.577,R66C55B.F1,R66C54D.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_cmp_clr:C0TOFCO_DEL, 0.355,R66C54D.B0,R66C54D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319:ROUTE, 0.000,R66C54D.FCO,R66C55A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:FCITOF0_DEL, 0.328,R66C55A.FCI,R66C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:ROUTE, 0.000,R66C55A.F0,R66C55A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C54B.CLK to     R64C54B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         9     0.970<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w24:R64C54B.Q1:R66C55B.B1:0.970">     R64C54B.Q1 to R66C55B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w24">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w24</A>
CTOF_DEL    ---     0.180     R66C55B.B1 to     R66C55B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5366">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5366</A>
ROUTE         1     0.577<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_cmp_clr:R66C55B.F1:R66C54D.B0:0.577">     R66C55B.F1 to R66C54D.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_cmp_clr">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_cmp_clr</A>
C0TOFCO_DE  ---     0.355     R66C54D.B0 to    R66C54D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:R66C54D.FCO:R66C55A.FCI:0.000">    R66C54D.FCO to R66C55A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c</A>
FCITOF0_DE  ---     0.328    R66C55A.FCI to     R66C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d:R66C55A.F0:R66C55A.DI0:0.000">     R66C55A.F0 to R66C55A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.803   (44.8% logic, 55.2% route), 4 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54B.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.416ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_17</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_12</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.794ns  (53.5% logic, 46.5% route), 6 logic levels.

 Constraint Details:

      2.794ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.416ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R64C54A.CLK,R64C54A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:ROUTE, 0.569,R64C54A.Q0,R64C54C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21:CTOOFX_DEL, 0.306,R64C54C.B1,R64C54C.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471:ROUTE, 0.729,R64C54C.OFX0,R66C54B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:C0TOFCO_DEL, 0.355,R66C54B.B0,R66C54B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317:ROUTE, 0.000,R66C54B.FCO,R66C54C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:FCITOFCO_DEL, 0.056,R66C54C.FCI,R66C54C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318:ROUTE, 0.000,R66C54C.FCO,R66C54D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:FCITOFCO_DEL, 0.056,R66C54D.FCI,R66C54D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319:ROUTE, 0.000,R66C54D.FCO,R66C55A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:FCITOF0_DEL, 0.328,R66C55A.FCI,R66C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:ROUTE, 0.000,R66C55A.F0,R66C55A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R64C54A.CLK to     R64C54A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         3     0.569<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21:R64C54A.Q0:R64C54C.B1:0.569">     R64C54A.Q0 to R64C54C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21</A>
CTOOFX_DEL  ---     0.306     R64C54C.B1 to   R64C54C.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471</A>
ROUTE         2     0.729<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:R64C54C.OFX0:R66C54B.B0:0.729">   R64C54C.OFX0 to R66C54B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0</A>
C0TOFCO_DE  ---     0.355     R66C54B.B0 to    R66C54B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:R66C54B.FCO:R66C54C.FCI:0.000">    R66C54B.FCO to R66C54C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3</A>
FCITOFCO_D  ---     0.056    R66C54C.FCI to    R66C54C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:R66C54C.FCO:R66C54D.FCI:0.000">    R66C54C.FCO to R66C54D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3</A>
FCITOFCO_D  ---     0.056    R66C54D.FCI to    R66C54D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:R66C54D.FCO:R66C55A.FCI:0.000">    R66C54D.FCO to R66C55A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c</A>
FCITOF0_DE  ---     0.328    R66C55A.FCI to     R66C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d:R66C55A.F0:R66C55A.DI0:0.000">     R66C55A.F0 to R66C55A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.794   (53.5% logic, 46.5% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.416ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_0</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.794ns  (51.0% logic, 49.0% route), 7 logic levels.

 Constraint Details:

      2.794ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.416ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R65C55A.CLK,R65C55A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692:ROUTE, 0.423,R65C55A.Q0,R65C55A.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0:CTOF_DEL, 0.180,R65C55A.C0,R65C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692:ROUTE, 0.945,R65C55A.F0,R66C56A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i:C1TOFCO_DEL, 0.355,R66C56A.B1,R66C56A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_334:ROUTE, 0.000,R66C56A.FCO,R66C56B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_3:FCITOFCO_DEL, 0.056,R66C56B.FCI,R66C56B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335:ROUTE, 0.000,R66C56B.FCO,R66C56C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:FCITOFCO_DEL, 0.056,R66C56C.FCI,R66C56C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336:ROUTE, 0.000,R66C56C.FCO,R66C56D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:FCITOFCO_DEL, 0.056,R66C56D.FCI,R66C56D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337:ROUTE, 0.000,R66C56D.FCO,R66C57A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:FCITOF0_DEL, 0.328,R66C57A.FCI,R66C57A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:ROUTE, 0.000,R66C57A.F0,R66C57A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R65C55A.CLK to     R65C55A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.423<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0:R65C55A.Q0:R65C55A.C0:0.423">     R65C55A.Q0 to R65C55A.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0</A>
CTOF_DEL    ---     0.180     R65C55A.C0 to     R65C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692</A>
ROUTE        24     0.945<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i:R65C55A.F0:R66C56A.B1:0.945">     R65C55A.F0 to R66C56A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i</A>
C1TOFCO_DE  ---     0.355     R66C56A.B1 to    R66C56A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_334">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_334</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_3:R66C56A.FCO:R66C56B.FCI:0.000">    R66C56A.FCO to R66C56B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_3</A>
FCITOFCO_D  ---     0.056    R66C56B.FCI to    R66C56B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:R66C56B.FCO:R66C56C.FCI:0.000">    R66C56B.FCO to R66C56C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7</A>
FCITOFCO_D  ---     0.056    R66C56C.FCI to    R66C56C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:R66C56C.FCO:R66C56D.FCI:0.000">    R66C56C.FCO to R66C56D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7</A>
FCITOFCO_D  ---     0.056    R66C56D.FCI to    R66C56D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:R66C56D.FCO:R66C57A.FCI:0.000">    R66C56D.FCO to R66C57A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c</A>
FCITOF0_DE  ---     0.328    R66C57A.FCI to     R66C57A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set:R66C57A.F0:R66C57A.DI0:0.000">     R66C57A.F0 to R66C57A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.794   (51.0% logic, 49.0% route), 7 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R65C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R65C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R65C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C57A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C57A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C57A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.416ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_17</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_12</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.794ns  (53.5% logic, 46.5% route), 6 logic levels.

 Constraint Details:

      2.794ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.416ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R64C54A.CLK,R64C54A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:ROUTE, 0.569,R64C54A.Q0,R64C54C.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21:CTOOFX_DEL, 0.306,R64C54C.B0,R64C54C.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471:ROUTE, 0.729,R64C54C.OFX0,R66C54B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:C0TOFCO_DEL, 0.355,R66C54B.B0,R66C54B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317:ROUTE, 0.000,R66C54B.FCO,R66C54C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:FCITOFCO_DEL, 0.056,R66C54C.FCI,R66C54C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318:ROUTE, 0.000,R66C54C.FCO,R66C54D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:FCITOFCO_DEL, 0.056,R66C54D.FCI,R66C54D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319:ROUTE, 0.000,R66C54D.FCO,R66C55A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:FCITOF0_DEL, 0.328,R66C55A.FCI,R66C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:ROUTE, 0.000,R66C55A.F0,R66C55A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R64C54A.CLK to     R64C54A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         3     0.569<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21:R64C54A.Q0:R64C54C.B0:0.569">     R64C54A.Q0 to R64C54C.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21</A>
CTOOFX_DEL  ---     0.306     R64C54C.B0 to   R64C54C.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471</A>
ROUTE         2     0.729<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:R64C54C.OFX0:R66C54B.B0:0.729">   R64C54C.OFX0 to R66C54B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0</A>
C0TOFCO_DE  ---     0.355     R66C54B.B0 to    R66C54B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:R66C54B.FCO:R66C54C.FCI:0.000">    R66C54B.FCO to R66C54C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3</A>
FCITOFCO_D  ---     0.056    R66C54C.FCI to    R66C54C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:R66C54C.FCO:R66C54D.FCI:0.000">    R66C54C.FCO to R66C54D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3</A>
FCITOFCO_D  ---     0.056    R66C54D.FCI to    R66C54D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:R66C54D.FCO:R66C55A.FCI:0.000">    R66C54D.FCO to R66C55A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c</A>
FCITOF0_DE  ---     0.328    R66C55A.FCI to     R66C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d:R66C55A.F0:R66C55A.DI0:0.000">     R66C55A.F0 to R66C55A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.794   (53.5% logic, 46.5% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.418ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_0</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.792ns  (51.1% logic, 48.9% route), 7 logic levels.

 Constraint Details:

      2.792ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.418ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R65C55A.CLK,R65C55A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692:ROUTE, 0.423,R65C55A.Q0,R65C55A.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0:CTOF_DEL, 0.180,R65C55A.C0,R65C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692:ROUTE, 0.943,R65C55A.F0,R66C56A.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i:C1TOFCO_DEL, 0.355,R66C56A.A1,R66C56A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_334:ROUTE, 0.000,R66C56A.FCO,R66C56B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_3:FCITOFCO_DEL, 0.056,R66C56B.FCI,R66C56B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335:ROUTE, 0.000,R66C56B.FCO,R66C56C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:FCITOFCO_DEL, 0.056,R66C56C.FCI,R66C56C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336:ROUTE, 0.000,R66C56C.FCO,R66C56D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:FCITOFCO_DEL, 0.056,R66C56D.FCI,R66C56D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337:ROUTE, 0.000,R66C56D.FCO,R66C57A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:FCITOF0_DEL, 0.328,R66C57A.FCI,R66C57A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:ROUTE, 0.000,R66C57A.F0,R66C57A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R65C55A.CLK to     R65C55A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.423<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0:R65C55A.Q0:R65C55A.C0:0.423">     R65C55A.Q0 to R65C55A.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_enable_d0</A>
CTOF_DEL    ---     0.180     R65C55A.C0 to     R65C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692</A>
ROUTE        24     0.943<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i:R65C55A.F0:R66C56A.A1:0.943">     R65C55A.F0 to R66C56A.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i</A>
C1TOFCO_DE  ---     0.355     R66C56A.A1 to    R66C56A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_334">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_334</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_3:R66C56A.FCO:R66C56B.FCI:0.000">    R66C56A.FCO to R66C56B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_3</A>
FCITOFCO_D  ---     0.056    R66C56B.FCI to    R66C56B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:R66C56B.FCO:R66C56C.FCI:0.000">    R66C56B.FCO to R66C56C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7</A>
FCITOFCO_D  ---     0.056    R66C56C.FCI to    R66C56C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:R66C56C.FCO:R66C56D.FCI:0.000">    R66C56C.FCO to R66C56D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7</A>
FCITOFCO_D  ---     0.056    R66C56D.FCI to    R66C56D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:R66C56D.FCO:R66C57A.FCI:0.000">    R66C56D.FCO to R66C57A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c</A>
FCITOF0_DE  ---     0.328    R66C57A.FCI to     R66C57A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set:R66C57A.F0:R66C57A.DI0:0.000">     R66C57A.F0 to R66C57A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.792   (51.1% logic, 48.9% route), 7 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R65C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R65C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R65C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C57A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C57A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C57A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.441ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3698">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_18</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_0</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.769ns  (49.9% logic, 50.1% route), 6 logic levels.

 Constraint Details:

      2.769ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3698 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.441ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C51B.CLK,R64C51B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3698:ROUTE, 0.489,R64C51B.Q1,R64C54C.M0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w20:MTOF_DEL, 0.193,R64C54C.M0,R64C54C.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471:ROUTE, 0.899,R64C54C.OFX0,R66C56B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:C0TOFCO_DEL, 0.355,R66C56B.B0,R66C56B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335:ROUTE, 0.000,R66C56B.FCO,R66C56C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:FCITOFCO_DEL, 0.056,R66C56C.FCI,R66C56C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336:ROUTE, 0.000,R66C56C.FCO,R66C56D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:FCITOFCO_DEL, 0.056,R66C56D.FCI,R66C56D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337:ROUTE, 0.000,R66C56D.FCO,R66C57A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:FCITOF0_DEL, 0.328,R66C57A.FCI,R66C57A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:ROUTE, 0.000,R66C57A.F0,R66C57A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3698 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C51B.CLK to     R64C51B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3698">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3698</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.489<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w20:R64C51B.Q1:R64C54C.M0:0.489">     R64C51B.Q1 to R64C54C.M0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w20">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w20</A>
MTOF_DEL    ---     0.193     R64C54C.M0 to   R64C54C.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471</A>
ROUTE         2     0.899<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:R64C54C.OFX0:R66C56B.B0:0.899">   R64C54C.OFX0 to R66C56B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0</A>
C0TOFCO_DE  ---     0.355     R66C56B.B0 to    R66C56B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_335</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7:R66C56B.FCO:R66C56C.FCI:0.000">    R66C56B.FCO to R66C56C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_7</A>
FCITOFCO_D  ---     0.056    R66C56C.FCI to    R66C56C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_336</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7:R66C56C.FCO:R66C56D.FCI:0.000">    R66C56C.FCO to R66C56D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_7</A>
FCITOFCO_D  ---     0.056    R66C56D.FCI to    R66C56D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_337</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c:R66C56D.FCO:R66C57A.FCI:0.000">    R66C56D.FCO to R66C57A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set_c</A>
FCITOF0_DE  ---     0.328    R66C57A.FCI to     R66C57A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set:R66C57A.F0:R66C57A.DI0:0.000">     R66C57A.F0 to R66C57A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/af_set</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.769   (49.9% logic, 50.1% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C51B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3698:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C51B.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C51B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C57A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C57A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C57A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.470ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_15</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_12</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.740ns  (50.0% logic, 50.0% route), 6 logic levels.

 Constraint Details:

      2.740ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.470ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R64C54B.CLK,R64C54B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700:ROUTE, 0.593,R64C54B.Q0,R64C54D.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23:CTOF_DEL, 0.180,R64C54D.B0,R64C54D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5364:ROUTE, 0.777,R64C54D.F0,R66C54B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0:C1TOFCO_DEL, 0.355,R66C54B.B1,R66C54B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317:ROUTE, 0.000,R66C54B.FCO,R66C54C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:FCITOFCO_DEL, 0.056,R66C54C.FCI,R66C54C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318:ROUTE, 0.000,R66C54C.FCO,R66C54D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:FCITOFCO_DEL, 0.056,R66C54D.FCI,R66C54D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319:ROUTE, 0.000,R66C54D.FCO,R66C55A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:FCITOF0_DEL, 0.328,R66C55A.FCI,R66C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:ROUTE, 0.000,R66C55A.F0,R66C55A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R64C54B.CLK to     R64C54B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         5     0.593<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23:R64C54B.Q0:R64C54D.B0:0.593">     R64C54B.Q0 to R64C54D.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w23</A>
CTOF_DEL    ---     0.180     R64C54D.B0 to     R64C54D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5364">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5364</A>
ROUTE         2     0.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0:R64C54D.F0:R66C54B.B1:0.777">     R64C54D.F0 to R66C54B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0</A>
C1TOFCO_DE  ---     0.355     R66C54B.B1 to    R66C54B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:R66C54B.FCO:R66C54C.FCI:0.000">    R66C54B.FCO to R66C54C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3</A>
FCITOFCO_D  ---     0.056    R66C54C.FCI to    R66C54C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:R66C54C.FCO:R66C54D.FCI:0.000">    R66C54C.FCO to R66C54D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3</A>
FCITOFCO_D  ---     0.056    R66C54D.FCI to    R66C54D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:R66C54D.FCO:R66C55A.FCI:0.000">    R66C54D.FCO to R66C55A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c</A>
FCITOF0_DE  ---     0.328    R66C55A.FCI to     R66C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d:R66C55A.F0:R66C55A.DI0:0.000">     R66C55A.F0 to R66C55A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.740   (50.0% logic, 50.0% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3700:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54B.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.474ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_16</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_12</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.736ns  (54.6% logic, 45.4% route), 6 logic levels.

 Constraint Details:

      2.736ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.474ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C54A.CLK,R64C54A.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:ROUTE, 0.513,R64C54A.Q1,R64C54C.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22:CTOOFX_DEL, 0.306,R64C54C.C1,R64C54C.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471:ROUTE, 0.729,R64C54C.OFX0,R66C54B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:C0TOFCO_DEL, 0.355,R66C54B.B0,R66C54B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317:ROUTE, 0.000,R66C54B.FCO,R66C54C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:FCITOFCO_DEL, 0.056,R66C54C.FCI,R66C54C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318:ROUTE, 0.000,R66C54C.FCO,R66C54D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:FCITOFCO_DEL, 0.056,R66C54D.FCI,R66C54D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319:ROUTE, 0.000,R66C54D.FCO,R66C55A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:FCITOF0_DEL, 0.328,R66C55A.FCI,R66C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:ROUTE, 0.000,R66C55A.F0,R66C55A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C54A.CLK to     R64C54A.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         4     0.513<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22:R64C54A.Q1:R64C54C.C1:0.513">     R64C54A.Q1 to R64C54C.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22</A>
CTOOFX_DEL  ---     0.306     R64C54C.C1 to   R64C54C.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471</A>
ROUTE         2     0.729<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:R64C54C.OFX0:R66C54B.B0:0.729">   R64C54C.OFX0 to R66C54B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0</A>
C0TOFCO_DE  ---     0.355     R66C54B.B0 to    R66C54B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:R66C54B.FCO:R66C54C.FCI:0.000">    R66C54B.FCO to R66C54C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3</A>
FCITOFCO_D  ---     0.056    R66C54C.FCI to    R66C54C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:R66C54C.FCO:R66C54D.FCI:0.000">    R66C54C.FCO to R66C54D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3</A>
FCITOFCO_D  ---     0.056    R66C54D.FCI to    R66C54D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:R66C54D.FCO:R66C55A.FCI:0.000">    R66C54D.FCO to R66C55A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c</A>
FCITOF0_DE  ---     0.328    R66C55A.FCI to     R66C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d:R66C55A.F0:R66C55A.DI0:0.000">     R66C55A.F0 to R66C55A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.736   (54.6% logic, 45.4% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.474ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_16</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_12</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.736ns  (54.6% logic, 45.4% route), 6 logic levels.

 Constraint Details:

      2.736ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.474ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R64C54A.CLK,R64C54A.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:ROUTE, 0.513,R64C54A.Q1,R64C54C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22:CTOOFX_DEL, 0.306,R64C54C.C0,R64C54C.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471:ROUTE, 0.729,R64C54C.OFX0,R66C54B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:C0TOFCO_DEL, 0.355,R66C54B.B0,R66C54B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317:ROUTE, 0.000,R66C54B.FCO,R66C54C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:FCITOFCO_DEL, 0.056,R66C54C.FCI,R66C54C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318:ROUTE, 0.000,R66C54C.FCO,R66C54D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:FCITOFCO_DEL, 0.056,R66C54D.FCI,R66C54D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319:ROUTE, 0.000,R66C54D.FCO,R66C55A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:FCITOF0_DEL, 0.328,R66C55A.FCI,R66C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:ROUTE, 0.000,R66C55A.F0,R66C55A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R64C54A.CLK to     R64C54A.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         4     0.513<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22:R64C54A.Q1:R64C54C.C0:0.513">     R64C54A.Q1 to R64C54C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w22</A>
CTOOFX_DEL  ---     0.306     R64C54C.C0 to   R64C54C.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_4471</A>
ROUTE         2     0.729<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0:R64C54C.OFX0:R66C54B.B0:0.729">   R64C54C.OFX0 to R66C54B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/rcount_w0</A>
C0TOFCO_DE  ---     0.355     R66C54B.B0 to    R66C54B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:R66C54B.FCO:R66C54C.FCI:0.000">    R66C54B.FCO to R66C54C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3</A>
FCITOFCO_D  ---     0.056    R66C54C.FCI to    R66C54C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:R66C54C.FCO:R66C54D.FCI:0.000">    R66C54C.FCO to R66C54D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3</A>
FCITOFCO_D  ---     0.056    R66C54D.FCI to    R66C54D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:R66C54D.FCO:R66C55A.FCI:0.000">    R66C54D.FCO to R66C55A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c</A>
FCITOF0_DE  ---     0.328    R66C55A.FCI to     R66C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d:R66C55A.F0:R66C55A.DI0:0.000">     R66C55A.F0 to R66C55A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.736   (54.6% logic, 45.4% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.493ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_17</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_12</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.717ns  (50.4% logic, 49.6% route), 6 logic levels.

 Constraint Details:

      2.717ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.493ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R64C54A.CLK,R64C54A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:ROUTE, 0.570,R64C54A.Q0,R64C54D.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21:CTOF_DEL, 0.180,R64C54D.A0,R64C54D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5364:ROUTE, 0.777,R64C54D.F0,R66C54B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0:C1TOFCO_DEL, 0.355,R66C54B.B1,R66C54B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317:ROUTE, 0.000,R66C54B.FCO,R66C54C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:FCITOFCO_DEL, 0.056,R66C54C.FCI,R66C54C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318:ROUTE, 0.000,R66C54C.FCO,R66C54D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:FCITOFCO_DEL, 0.056,R66C54D.FCI,R66C54D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319:ROUTE, 0.000,R66C54D.FCO,R66C55A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:FCITOF0_DEL, 0.328,R66C55A.FCI,R66C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:ROUTE, 0.000,R66C55A.F0,R66C55A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R64C54A.CLK to     R64C54A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         3     0.570<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21:R64C54A.Q0:R64C54D.A0:0.570">     R64C54A.Q0 to R64C54D.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_gcount_w21</A>
CTOF_DEL    ---     0.180     R64C54D.A0 to     R64C54D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5364">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5364</A>
ROUTE         2     0.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0:R64C54D.F0:R66C54B.B1:0.777">     R64C54D.F0 to R66C54B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/r_g2b_xor_cluster_0</A>
C1TOFCO_DE  ---     0.355     R66C54B.B1 to    R66C54B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:R66C54B.FCO:R66C54C.FCI:0.000">    R66C54B.FCO to R66C54C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3</A>
FCITOFCO_D  ---     0.056    R66C54C.FCI to    R66C54C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:R66C54C.FCO:R66C54D.FCI:0.000">    R66C54C.FCO to R66C54D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3</A>
FCITOFCO_D  ---     0.056    R66C54D.FCI to    R66C54D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:R66C54D.FCO:R66C55A.FCI:0.000">    R66C54D.FCO to R66C55A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c</A>
FCITOF0_DE  ---     0.328    R66C55A.FCI to     R66C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d:R66C55A.F0:R66C55A.DI0:0.000">     R66C55A.F0 to R66C55A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.717   (50.4% logic, 49.6% route), 6 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R64C54A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3699:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R64C54A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R64C54A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.496ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_12</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_12</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.714ns  (52.5% logic, 47.5% route), 7 logic levels.

 Constraint Details:

      2.714ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 1.496ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R66C55A.CLK,R66C55A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:ROUTE, 0.308,R66C55A.Q0,R65C55A.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/full:CTOF_DEL, 0.180,R65C55A.D0,R65C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692:ROUTE, 0.980,R65C55A.F0,R66C54A.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i:C1TOFCO_DEL, 0.355,R66C54A.A1,R66C54A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_316:ROUTE, 0.000,R66C54A.FCO,R66C54B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_1:FCITOFCO_DEL, 0.056,R66C54B.FCI,R66C54B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317:ROUTE, 0.000,R66C54B.FCO,R66C54C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:FCITOFCO_DEL, 0.056,R66C54C.FCI,R66C54C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318:ROUTE, 0.000,R66C54C.FCO,R66C54D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:FCITOFCO_DEL, 0.056,R66C54D.FCI,R66C54D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319:ROUTE, 0.000,R66C54D.FCO,R66C55A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:FCITOF0_DEL, 0.328,R66C55A.FCI,R66C55A.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:ROUTE, 0.000,R66C55A.F0,R66C55A.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R66C55A.CLK to     R66C55A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.308<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/full:R66C55A.Q0:R65C55A.D0:0.308">     R66C55A.Q0 to R65C55A.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/full">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/full</A>
CTOF_DEL    ---     0.180     R65C55A.D0 to     R65C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_5692</A>
ROUTE        24     0.980<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i:R65C55A.F0:R66C54A.A1:0.980">     R65C55A.F0 to R66C54A.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/wren_i</A>
C1TOFCO_DE  ---     0.355     R66C54A.A1 to    R66C54A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_316">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_316</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_1:R66C54A.FCO:R66C54B.FCI:0.000">    R66C54A.FCO to R66C54B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/cmp_ci_1</A>
FCITOFCO_D  ---     0.056    R66C54B.FCI to    R66C54B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_317</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3:R66C54B.FCO:R66C54C.FCI:0.000">    R66C54B.FCO to R66C54C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co0_3</A>
FCITOFCO_D  ---     0.056    R66C54C.FCI to    R66C54C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_318</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3:R66C54C.FCO:R66C54D.FCI:0.000">    R66C54C.FCO to R66C54D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/co1_3</A>
FCITOFCO_D  ---     0.056    R66C54D.FCI to    R66C54D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_319</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c:R66C54D.FCO:R66C55A.FCI:0.000">    R66C54D.FCO to R66C55A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d_c</A>
FCITOF0_DE  ---     0.328    R66C55A.FCI to     R66C55A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d:R66C55A.F0:R66C55A.DI0:0.000">     R66C55A.F0 to R66C55A.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/full_d</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.714   (52.5% logic, 47.5% route), 7 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_RX_PCLK,R66C55A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        74     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0:DCU0.CH0_FF_RX_PCLK:R66C55A.CLK:1.777"> DCU0.CH0_FF_RX_PCLK to R66C55A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

Report:  359.842MHz is the maximum frequency for this preference.


</A><A name="FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.00000"></A>================================================================================
Preference: FREQUENCY NET "U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk" 250.000000 MHz PAR_ADJ 25.000000 ;
            25 items scored, 0 timing errors detected.
--------------------------------------------------------------------------------
<font color=#000000> 

Passed: The following path meets requirements by 0.793ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[21]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.417ns  (53.2% logic, 46.8% route), 14 logic levels.

 Constraint Details:

      3.417ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.793ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C1TOFCO_DEL, 0.355,R47C34A.B1,R47C34A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235:ROUTE, 0.000,R47C34A.FCO,R47C34B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:FCITOFCO_DEL, 0.056,R47C34B.FCI,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOFCO_DEL, 0.056,R47C36C.FCI,R47C36C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.FCO,R47C36D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]:FCITOF0_DEL, 0.328,R47C36D.FCI,R47C36D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:ROUTE, 0.000,R47C36D.F0,R47C36D.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34A.B1:0.940">     R48C33C.F0 to R47C34A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C1TOFCO_DE  ---     0.355     R47C34A.B1 to    R47C34A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:R47C34A.FCO:R47C34B.FCI:0.000">    R47C34A.FCO to R47C34B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]</A>
FCITOFCO_D  ---     0.056    R47C34B.FCI to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOFCO_D  ---     0.056    R47C36C.FCI to    R47C36C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]:R47C36C.FCO:R47C36D.FCI:0.000">    R47C36C.FCO to R47C36D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]</A>
FCITOF0_DE  ---     0.328    R47C36D.FCI to     R47C36D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]:R47C36D.F0:R47C36D.DI0:0.000">     R47C36D.F0 to R47C36D.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.417   (53.2% logic, 46.8% route), 14 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36D.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.793ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[21]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.417ns  (53.2% logic, 46.8% route), 14 logic levels.

 Constraint Details:

      3.417ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.793ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34A.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C0TOFCO_DEL, 0.355,R47C34A.B0,R47C34A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235:ROUTE, 0.000,R47C34A.FCO,R47C34B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:FCITOFCO_DEL, 0.056,R47C34B.FCI,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOFCO_DEL, 0.056,R47C36C.FCI,R47C36C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.FCO,R47C36D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]:FCITOF0_DEL, 0.328,R47C36D.FCI,R47C36D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:ROUTE, 0.000,R47C36D.F0,R47C36D.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34A.B0:0.940">     R48C33C.F0 to R47C34A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C0TOFCO_DE  ---     0.355     R47C34A.B0 to    R47C34A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:R47C34A.FCO:R47C34B.FCI:0.000">    R47C34A.FCO to R47C34B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]</A>
FCITOFCO_D  ---     0.056    R47C34B.FCI to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOFCO_D  ---     0.056    R47C36C.FCI to    R47C36C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]:R47C36C.FCO:R47C36D.FCI:0.000">    R47C36C.FCO to R47C36D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]</A>
FCITOF0_DE  ---     0.328    R47C36D.FCI to     R47C36D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]:R47C36D.F0:R47C36D.DI0:0.000">     R47C36D.F0 to R47C36D.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.417   (53.2% logic, 46.8% route), 14 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36D.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.828ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[20]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.382ns  (52.7% logic, 47.3% route), 13 logic levels.

 Constraint Details:

      3.382ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.828ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C1TOFCO_DEL, 0.355,R47C34A.B1,R47C34A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235:ROUTE, 0.000,R47C34A.FCO,R47C34B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:FCITOFCO_DEL, 0.056,R47C34B.FCI,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOF1_DEL, 0.349,R47C36C.FCI,R47C36C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.F1,R47C36C.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34A.B1:0.940">     R48C33C.F0 to R47C34A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C1TOFCO_DE  ---     0.355     R47C34A.B1 to    R47C34A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:R47C34A.FCO:R47C34B.FCI:0.000">    R47C34A.FCO to R47C34B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]</A>
FCITOFCO_D  ---     0.056    R47C34B.FCI to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOF1_DE  ---     0.349    R47C36C.FCI to     R47C36C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]:R47C36C.F1:R47C36C.DI1:0.000">     R47C36C.F1 to R47C36C.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.382   (52.7% logic, 47.3% route), 13 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.828ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[20]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.382ns  (52.7% logic, 47.3% route), 13 logic levels.

 Constraint Details:

      3.382ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.828ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34A.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C0TOFCO_DEL, 0.355,R47C34A.B0,R47C34A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235:ROUTE, 0.000,R47C34A.FCO,R47C34B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:FCITOFCO_DEL, 0.056,R47C34B.FCI,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOF1_DEL, 0.349,R47C36C.FCI,R47C36C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.F1,R47C36C.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34A.B0:0.940">     R48C33C.F0 to R47C34A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C0TOFCO_DE  ---     0.355     R47C34A.B0 to    R47C34A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:R47C34A.FCO:R47C34B.FCI:0.000">    R47C34A.FCO to R47C34B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]</A>
FCITOFCO_D  ---     0.056    R47C34B.FCI to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOF1_DE  ---     0.349    R47C36C.FCI to     R47C36C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]:R47C36C.F1:R47C36C.DI1:0.000">     R47C36C.F1 to R47C36C.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.382   (52.7% logic, 47.3% route), 13 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.849ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[19]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.361ns  (52.4% logic, 47.6% route), 13 logic levels.

 Constraint Details:

      3.361ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.849ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C1TOFCO_DEL, 0.355,R47C34A.B1,R47C34A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235:ROUTE, 0.000,R47C34A.FCO,R47C34B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:FCITOFCO_DEL, 0.056,R47C34B.FCI,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOF0_DEL, 0.328,R47C36C.FCI,R47C36C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.F0,R47C36C.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[19]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34A.B1:0.940">     R48C33C.F0 to R47C34A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C1TOFCO_DE  ---     0.355     R47C34A.B1 to    R47C34A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:R47C34A.FCO:R47C34B.FCI:0.000">    R47C34A.FCO to R47C34B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]</A>
FCITOFCO_D  ---     0.056    R47C34B.FCI to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOF0_DE  ---     0.328    R47C36C.FCI to     R47C36C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[19]:R47C36C.F0:R47C36C.DI0:0.000">     R47C36C.F0 to R47C36C.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[19]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[19]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.361   (52.4% logic, 47.6% route), 13 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.849ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[21]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.361ns  (52.4% logic, 47.6% route), 13 logic levels.

 Constraint Details:

      3.361ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.849ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C0TOFCO_DEL, 0.355,R47C34B.B0,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOFCO_DEL, 0.056,R47C36C.FCI,R47C36C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.FCO,R47C36D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]:FCITOF0_DEL, 0.328,R47C36D.FCI,R47C36D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:ROUTE, 0.000,R47C36D.F0,R47C36D.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34B.B0:0.940">     R48C33C.F0 to R47C34B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C0TOFCO_DE  ---     0.355     R47C34B.B0 to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOFCO_D  ---     0.056    R47C36C.FCI to    R47C36C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]:R47C36C.FCO:R47C36D.FCI:0.000">    R47C36C.FCO to R47C36D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]</A>
FCITOF0_DE  ---     0.328    R47C36D.FCI to     R47C36D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]:R47C36D.F0:R47C36D.DI0:0.000">     R47C36D.F0 to R47C36D.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.361   (52.4% logic, 47.6% route), 13 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36D.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.849ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[19]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.361ns  (52.4% logic, 47.6% route), 13 logic levels.

 Constraint Details:

      3.361ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.849ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34A.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C0TOFCO_DEL, 0.355,R47C34A.B0,R47C34A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235:ROUTE, 0.000,R47C34A.FCO,R47C34B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:FCITOFCO_DEL, 0.056,R47C34B.FCI,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOF0_DEL, 0.328,R47C36C.FCI,R47C36C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.F0,R47C36C.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[19]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34A.B0:0.940">     R48C33C.F0 to R47C34A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C0TOFCO_DE  ---     0.355     R47C34A.B0 to    R47C34A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:R47C34A.FCO:R47C34B.FCI:0.000">    R47C34A.FCO to R47C34B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]</A>
FCITOFCO_D  ---     0.056    R47C34B.FCI to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOF0_DE  ---     0.328    R47C36C.FCI to     R47C36C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[19]:R47C36C.F0:R47C36C.DI0:0.000">     R47C36C.F0 to R47C36C.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[19]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[19]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.361   (52.4% logic, 47.6% route), 13 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.849ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[21]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.361ns  (52.4% logic, 47.6% route), 13 logic levels.

 Constraint Details:

      3.361ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.849ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C1TOFCO_DEL, 0.355,R47C34B.B1,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOFCO_DEL, 0.056,R47C36C.FCI,R47C36C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.FCO,R47C36D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]:FCITOF0_DEL, 0.328,R47C36D.FCI,R47C36D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:ROUTE, 0.000,R47C36D.F0,R47C36D.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34B.B1:0.940">     R48C33C.F0 to R47C34B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C1TOFCO_DE  ---     0.355     R47C34B.B1 to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOFCO_D  ---     0.056    R47C36C.FCI to    R47C36C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]:R47C36C.FCO:R47C36D.FCI:0.000">    R47C36C.FCO to R47C36D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]</A>
FCITOF0_DE  ---     0.328    R47C36D.FCI to     R47C36D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]:R47C36D.F0:R47C36D.DI0:0.000">     R47C36D.F0 to R47C36D.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.361   (52.4% logic, 47.6% route), 13 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36D.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.884ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[20]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.326ns  (51.9% logic, 48.1% route), 12 logic levels.

 Constraint Details:

      3.326ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.884ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C1TOFCO_DEL, 0.355,R47C34B.B1,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOF1_DEL, 0.349,R47C36C.FCI,R47C36C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.F1,R47C36C.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34B.B1:0.940">     R48C33C.F0 to R47C34B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C1TOFCO_DE  ---     0.355     R47C34B.B1 to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOF1_DE  ---     0.349    R47C36C.FCI to     R47C36C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]:R47C36C.F1:R47C36C.DI1:0.000">     R47C36C.F1 to R47C36C.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.326   (51.9% logic, 48.1% route), 12 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.884ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[18]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.326ns  (51.9% logic, 48.1% route), 12 logic levels.

 Constraint Details:

      3.326ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.884ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C1TOFCO_DEL, 0.355,R47C34A.B1,R47C34A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235:ROUTE, 0.000,R47C34A.FCO,R47C34B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:FCITOFCO_DEL, 0.056,R47C34B.FCI,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOF1_DEL, 0.349,R47C36B.FCI,R47C36B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.F1,R47C36B.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[18]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34A.B1:0.940">     R48C33C.F0 to R47C34A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C1TOFCO_DE  ---     0.355     R47C34A.B1 to    R47C34A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:R47C34A.FCO:R47C34B.FCI:0.000">    R47C34A.FCO to R47C34B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]</A>
FCITOFCO_D  ---     0.056    R47C34B.FCI to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOF1_DE  ---     0.349    R47C36B.FCI to     R47C36B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[18]:R47C36B.F1:R47C36B.DI1:0.000">     R47C36B.F1 to R47C36B.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[18]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.326   (51.9% logic, 48.1% route), 12 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36B.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.884ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[20]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.326ns  (51.9% logic, 48.1% route), 12 logic levels.

 Constraint Details:

      3.326ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.884ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C0TOFCO_DEL, 0.355,R47C34B.B0,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOF1_DEL, 0.349,R47C36C.FCI,R47C36C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.F1,R47C36C.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34B.B0:0.940">     R48C33C.F0 to R47C34B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C0TOFCO_DE  ---     0.355     R47C34B.B0 to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOF1_DE  ---     0.349    R47C36C.FCI to     R47C36C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]:R47C36C.F1:R47C36C.DI1:0.000">     R47C36C.F1 to R47C36C.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.326   (51.9% logic, 48.1% route), 12 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.884ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[18]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.326ns  (51.9% logic, 48.1% route), 12 logic levels.

 Constraint Details:

      3.326ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.884ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34A.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C0TOFCO_DEL, 0.355,R47C34A.B0,R47C34A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235:ROUTE, 0.000,R47C34A.FCO,R47C34B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:FCITOFCO_DEL, 0.056,R47C34B.FCI,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOF1_DEL, 0.349,R47C36B.FCI,R47C36B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.F1,R47C36B.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[18]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34A.B0:0.940">     R48C33C.F0 to R47C34A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C0TOFCO_DE  ---     0.355     R47C34A.B0 to    R47C34A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:R47C34A.FCO:R47C34B.FCI:0.000">    R47C34A.FCO to R47C34B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]</A>
FCITOFCO_D  ---     0.056    R47C34B.FCI to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOF1_DE  ---     0.349    R47C36B.FCI to     R47C36B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[18]:R47C36B.F1:R47C36B.DI1:0.000">     R47C36B.F1 to R47C36B.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[18]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.326   (51.9% logic, 48.1% route), 12 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36B.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.905ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[21]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.305ns  (51.6% logic, 48.4% route), 12 logic levels.

 Constraint Details:

      3.305ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.905ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34C.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C0TOFCO_DEL, 0.355,R47C34C.B0,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOFCO_DEL, 0.056,R47C36C.FCI,R47C36C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.FCO,R47C36D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]:FCITOF0_DEL, 0.328,R47C36D.FCI,R47C36D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:ROUTE, 0.000,R47C36D.F0,R47C36D.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34C.B0:0.940">     R48C33C.F0 to R47C34C.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C0TOFCO_DE  ---     0.355     R47C34C.B0 to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOFCO_D  ---     0.056    R47C36C.FCI to    R47C36C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]:R47C36C.FCO:R47C36D.FCI:0.000">    R47C36C.FCO to R47C36D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]</A>
FCITOF0_DE  ---     0.328    R47C36D.FCI to     R47C36D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]:R47C36D.F0:R47C36D.DI0:0.000">     R47C36D.F0 to R47C36D.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.305   (51.6% logic, 48.4% route), 12 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36D.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.905ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[19]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.305ns  (51.6% logic, 48.4% route), 12 logic levels.

 Constraint Details:

      3.305ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.905ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C1TOFCO_DEL, 0.355,R47C34B.B1,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOF0_DEL, 0.328,R47C36C.FCI,R47C36C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.F0,R47C36C.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[19]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34B.B1:0.940">     R48C33C.F0 to R47C34B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C1TOFCO_DE  ---     0.355     R47C34B.B1 to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOF0_DE  ---     0.328    R47C36C.FCI to     R47C36C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[19]:R47C36C.F0:R47C36C.DI0:0.000">     R47C36C.F0 to R47C36C.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[19]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[19]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.305   (51.6% logic, 48.4% route), 12 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.905ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[17]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.305ns  (51.6% logic, 48.4% route), 12 logic levels.

 Constraint Details:

      3.305ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.905ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C1TOFCO_DEL, 0.355,R47C34A.B1,R47C34A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235:ROUTE, 0.000,R47C34A.FCO,R47C34B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:FCITOFCO_DEL, 0.056,R47C34B.FCI,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOF0_DEL, 0.328,R47C36B.FCI,R47C36B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.F0,R47C36B.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[17]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34A.B1:0.940">     R48C33C.F0 to R47C34A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C1TOFCO_DE  ---     0.355     R47C34A.B1 to    R47C34A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:R47C34A.FCO:R47C34B.FCI:0.000">    R47C34A.FCO to R47C34B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]</A>
FCITOFCO_D  ---     0.056    R47C34B.FCI to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOF0_DE  ---     0.328    R47C36B.FCI to     R47C36B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[17]:R47C36B.F0:R47C36B.DI0:0.000">     R47C36B.F0 to R47C36B.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[17]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[17]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.305   (51.6% logic, 48.4% route), 12 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36B.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.905ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[17]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.305ns  (51.6% logic, 48.4% route), 12 logic levels.

 Constraint Details:

      3.305ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.905ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34A.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C0TOFCO_DEL, 0.355,R47C34A.B0,R47C34A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235:ROUTE, 0.000,R47C34A.FCO,R47C34B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:FCITOFCO_DEL, 0.056,R47C34B.FCI,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOF0_DEL, 0.328,R47C36B.FCI,R47C36B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.F0,R47C36B.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[17]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34A.B0:0.940">     R48C33C.F0 to R47C34A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C0TOFCO_DE  ---     0.355     R47C34A.B0 to    R47C34A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:R47C34A.FCO:R47C34B.FCI:0.000">    R47C34A.FCO to R47C34B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]</A>
FCITOFCO_D  ---     0.056    R47C34B.FCI to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOF0_DE  ---     0.328    R47C36B.FCI to     R47C36B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[17]:R47C36B.F0:R47C36B.DI0:0.000">     R47C36B.F0 to R47C36B.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[17]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[17]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.305   (51.6% logic, 48.4% route), 12 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36B.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.905ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[19]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.305ns  (51.6% logic, 48.4% route), 12 logic levels.

 Constraint Details:

      3.305ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.905ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C0TOFCO_DEL, 0.355,R47C34B.B0,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOF0_DEL, 0.328,R47C36C.FCI,R47C36C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.F0,R47C36C.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[19]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34B.B0:0.940">     R48C33C.F0 to R47C34B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C0TOFCO_DE  ---     0.355     R47C34B.B0 to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOF0_DE  ---     0.328    R47C36C.FCI to     R47C36C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[19]:R47C36C.F0:R47C36C.DI0:0.000">     R47C36C.F0 to R47C36C.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[19]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[19]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.305   (51.6% logic, 48.4% route), 12 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.905ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[21]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.305ns  (51.6% logic, 48.4% route), 12 logic levels.

 Constraint Details:

      3.305ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.905ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34C.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C1TOFCO_DEL, 0.355,R47C34C.B1,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOFCO_DEL, 0.056,R47C36C.FCI,R47C36C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.FCO,R47C36D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]:FCITOF0_DEL, 0.328,R47C36D.FCI,R47C36D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:ROUTE, 0.000,R47C36D.F0,R47C36D.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34C.B1:0.940">     R48C33C.F0 to R47C34C.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C1TOFCO_DE  ---     0.355     R47C34C.B1 to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOFCO_D  ---     0.056    R47C36C.FCI to    R47C36C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]:R47C36C.FCO:R47C36D.FCI:0.000">    R47C36C.FCO to R47C36D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]</A>
FCITOF0_DE  ---     0.328    R47C36D.FCI to     R47C36D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]:R47C36D.F0:R47C36D.DI0:0.000">     R47C36D.F0 to R47C36D.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.305   (51.6% logic, 48.4% route), 12 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36D.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.927ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p2</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[21]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.283ns  (55.3% logic, 44.7% route), 14 logic levels.

 Constraint Details:

      3.283ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.927ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R49C35C.CLK,R49C35C.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.527,R49C35C.Q1,R48C33C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p2:CTOF_DEL, 0.180,R48C33C.D0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C1TOFCO_DEL, 0.355,R47C34A.B1,R47C34A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235:ROUTE, 0.000,R47C34A.FCO,R47C34B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:FCITOFCO_DEL, 0.056,R47C34B.FCI,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOFCO_DEL, 0.056,R47C36C.FCI,R47C36C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.FCO,R47C36D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]:FCITOF0_DEL, 0.328,R47C36D.FCI,R47C36D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:ROUTE, 0.000,R47C36D.F0,R47C36D.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R49C35C.CLK to     R49C35C.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE        25     0.527<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p2:R49C35C.Q1:R48C33C.D0:0.527">     R49C35C.Q1 to R48C33C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p2">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p2</A>
CTOF_DEL    ---     0.180     R48C33C.D0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34A.B1:0.940">     R48C33C.F0 to R47C34A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C1TOFCO_DE  ---     0.355     R47C34A.B1 to    R47C34A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:R47C34A.FCO:R47C34B.FCI:0.000">    R47C34A.FCO to R47C34B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]</A>
FCITOFCO_D  ---     0.056    R47C34B.FCI to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOFCO_D  ---     0.056    R47C36C.FCI to    R47C36C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]:R47C36C.FCO:R47C36D.FCI:0.000">    R47C36C.FCO to R47C36D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]</A>
FCITOF0_DE  ---     0.328    R47C36D.FCI to     R47C36D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]:R47C36D.F0:R47C36D.DI0:0.000">     R47C36D.F0 to R47C36D.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.283   (55.3% logic, 44.7% route), 14 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36D.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.927ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p2</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[21]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.283ns  (55.3% logic, 44.7% route), 14 logic levels.

 Constraint Details:

      3.283ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.927ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.393,R49C35C.CLK,R49C35C.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.527,R49C35C.Q1,R48C33C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p2:CTOF_DEL, 0.180,R48C33C.D0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34A.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C0TOFCO_DEL, 0.355,R47C34A.B0,R47C34A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235:ROUTE, 0.000,R47C34A.FCO,R47C34B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:FCITOFCO_DEL, 0.056,R47C34B.FCI,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOFCO_DEL, 0.056,R47C36C.FCI,R47C36C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.FCO,R47C36D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]:FCITOF0_DEL, 0.328,R47C36D.FCI,R47C36D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:ROUTE, 0.000,R47C36D.F0,R47C36D.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R49C35C.CLK to     R49C35C.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE        25     0.527<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p2:R49C35C.Q1:R48C33C.D0:0.527">     R49C35C.Q1 to R48C33C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p2">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p2</A>
CTOF_DEL    ---     0.180     R48C33C.D0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34A.B0:0.940">     R48C33C.F0 to R47C34A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C0TOFCO_DE  ---     0.355     R47C34A.B0 to    R47C34A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:R47C34A.FCO:R47C34B.FCI:0.000">    R47C34A.FCO to R47C34B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]</A>
FCITOFCO_D  ---     0.056    R47C34B.FCI to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOFCO_D  ---     0.056    R47C36C.FCI to    R47C36C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]:R47C36C.FCO:R47C36D.FCI:0.000">    R47C36C.FCO to R47C36D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[20]</A>
FCITOF0_DE  ---     0.328    R47C36D.FCI to     R47C36D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]:R47C36D.F0:R47C36D.DI0:0.000">     R47C36D.F0 to R47C36D.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[21]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.283   (55.3% logic, 44.7% route), 14 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36D.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_246:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36D.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36D.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.940ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[18]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.270ns  (51.1% logic, 48.9% route), 11 logic levels.

 Constraint Details:

      3.270ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.940ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C1TOFCO_DEL, 0.355,R47C34B.B1,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOF1_DEL, 0.349,R47C36B.FCI,R47C36B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.F1,R47C36B.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[18]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34B.B1:0.940">     R48C33C.F0 to R47C34B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C1TOFCO_DE  ---     0.355     R47C34B.B1 to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOF1_DE  ---     0.349    R47C36B.FCI to     R47C36B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[18]:R47C36B.F1:R47C36B.DI1:0.000">     R47C36B.F1 to R47C36B.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[18]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.270   (51.1% logic, 48.9% route), 11 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36B.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.940ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[16]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.270ns  (51.1% logic, 48.9% route), 11 logic levels.

 Constraint Details:

      3.270ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.940ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C1TOFCO_DEL, 0.355,R47C34A.B1,R47C34A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235:ROUTE, 0.000,R47C34A.FCO,R47C34B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:FCITOFCO_DEL, 0.056,R47C34B.FCI,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOF1_DEL, 0.349,R47C36A.FCI,R47C36A.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.F1,R47C36A.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[16]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34A.B1:0.940">     R48C33C.F0 to R47C34A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C1TOFCO_DE  ---     0.355     R47C34A.B1 to    R47C34A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:R47C34A.FCO:R47C34B.FCI:0.000">    R47C34A.FCO to R47C34B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]</A>
FCITOFCO_D  ---     0.056    R47C34B.FCI to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOF1_DE  ---     0.349    R47C36A.FCI to     R47C36A.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[16]:R47C36A.F1:R47C36A.DI1:0.000">     R47C36A.F1 to R47C36A.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[16]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.270   (51.1% logic, 48.9% route), 11 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36A.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.940ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[16]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.270ns  (51.1% logic, 48.9% route), 11 logic levels.

 Constraint Details:

      3.270ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.940ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34A.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C0TOFCO_DEL, 0.355,R47C34A.B0,R47C34A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235:ROUTE, 0.000,R47C34A.FCO,R47C34B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:FCITOFCO_DEL, 0.056,R47C34B.FCI,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOF1_DEL, 0.349,R47C36A.FCI,R47C36A.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.F1,R47C36A.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[16]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34A.B0:0.940">     R48C33C.F0 to R47C34A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C0TOFCO_DE  ---     0.355     R47C34A.B0 to    R47C34A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]:R47C34A.FCO:R47C34B.FCI:0.000">    R47C34A.FCO to R47C34B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[0]</A>
FCITOFCO_D  ---     0.056    R47C34B.FCI to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOF1_DE  ---     0.349    R47C36A.FCI to     R47C36A.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[16]:R47C36A.F1:R47C36A.DI1:0.000">     R47C36A.F1 to R47C36A.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[16]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.270   (51.1% logic, 48.9% route), 11 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36A.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36A.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36A.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.940ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[20]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.270ns  (51.1% logic, 48.9% route), 11 logic levels.

 Constraint Details:

      3.270ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.940ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34C.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C0TOFCO_DEL, 0.355,R47C34C.B0,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOFCO_DEL, 0.056,R47C36B.FCI,R47C36B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.FCO,R47C36C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:FCITOF1_DEL, 0.349,R47C36C.FCI,R47C36C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:ROUTE, 0.000,R47C36C.F1,R47C36C.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34C.B0:0.940">     R48C33C.F0 to R47C34C.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C0TOFCO_DE  ---     0.355     R47C34C.B0 to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOFCO_D  ---     0.056    R47C36B.FCI to    R47C36B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]:R47C36B.FCO:R47C36C.FCI:0.000">    R47C36B.FCO to R47C36C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[18]</A>
FCITOF1_DE  ---     0.349    R47C36C.FCI to     R47C36C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]:R47C36C.F1:R47C36C.DI1:0.000">     R47C36C.F1 to R47C36C.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[20]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.270   (51.1% logic, 48.9% route), 11 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_245:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.940ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[18]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               3.270ns  (51.1% logic, 48.9% route), 11 logic levels.

 Constraint Details:

      3.270ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244 meets
      4.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 4.210ns) by 0.940ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:REG_DEL, 0.395,R49C35C.CLK,R49C35C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:ROUTE, 0.659,R49C35C.Q0,R48C33C.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:CTOF_DEL, 0.180,R48C33C.C0,R48C33C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680:ROUTE, 0.940,R48C33C.F0,R47C34B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:C0TOFCO_DEL, 0.355,R47C34B.B0,R47C34B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236:ROUTE, 0.000,R47C34B.FCO,R47C34C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:FCITOFCO_DEL, 0.056,R47C34C.FCI,R47C34C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237:ROUTE, 0.000,R47C34C.FCO,R47C34D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:FCITOFCO_DEL, 0.056,R47C34D.FCI,R47C34D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238:ROUTE, 0.000,R47C34D.FCO,R47C35A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:FCITOFCO_DEL, 0.056,R47C35A.FCI,R47C35A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239:ROUTE, 0.000,R47C35A.FCO,R47C35B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:FCITOFCO_DEL, 0.056,R47C35B.FCI,R47C35B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240:ROUTE, 0.000,R47C35B.FCO,R47C35C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:FCITOFCO_DEL, 0.056,R47C35C.FCI,R47C35C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241:ROUTE, 0.000,R47C35C.FCO,R47C35D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:FCITOFCO_DEL, 0.056,R47C35D.FCI,R47C35D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242:ROUTE, 0.000,R47C35D.FCO,R47C36A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:FCITOFCO_DEL, 0.056,R47C36A.FCI,R47C36A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243:ROUTE, 0.000,R47C36A.FCO,R47C36B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:FCITOF1_DEL, 0.349,R47C36B.FCI,R47C36B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:ROUTE, 0.000,R47C36B.F1,R47C36B.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[18]">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R49C35C.CLK to     R49C35C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
ROUTE         4     0.659<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1:R49C35C.Q0:R48C33C.C0:0.659">     R49C35C.Q0 to R48C33C.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync_p1</A>
CTOF_DEL    ---     0.180     R48C33C.C0 to     R48C33C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5680</A>
ROUTE        23     0.940<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount:R48C33C.F0:R47C34B.B0:0.940">     R48C33C.F0 to R47C34B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount</A>
C0TOFCO_DE  ---     0.355     R47C34B.B0 to    R47C34B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]:R47C34B.FCO:R47C34C.FCI:0.000">    R47C34B.FCO to R47C34C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[2]</A>
FCITOFCO_D  ---     0.056    R47C34C.FCI to    R47C34C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]:R47C34C.FCO:R47C34D.FCI:0.000">    R47C34C.FCO to R47C34D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[4]</A>
FCITOFCO_D  ---     0.056    R47C34D.FCI to    R47C34D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]:R47C34D.FCO:R47C35A.FCI:0.000">    R47C34D.FCO to R47C35A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[6]</A>
FCITOFCO_D  ---     0.056    R47C35A.FCI to    R47C35A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_239</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]:R47C35A.FCO:R47C35B.FCI:0.000">    R47C35A.FCO to R47C35B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[8]</A>
FCITOFCO_D  ---     0.056    R47C35B.FCI to    R47C35B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_240</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]:R47C35B.FCO:R47C35C.FCI:0.000">    R47C35B.FCO to R47C35C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[10]</A>
FCITOFCO_D  ---     0.056    R47C35C.FCI to    R47C35C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_241</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]:R47C35C.FCO:R47C35D.FCI:0.000">    R47C35C.FCO to R47C35D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[12]</A>
FCITOFCO_D  ---     0.056    R47C35D.FCI to    R47C35D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_242</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]:R47C35D.FCO:R47C36A.FCI:0.000">    R47C35D.FCO to R47C36A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[14]</A>
FCITOFCO_D  ---     0.056    R47C36A.FCI to    R47C36A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_243</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]:R47C36A.FCO:R47C36B.FCI:0.000">    R47C36A.FCO to R47C36B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_cry[16]</A>
FCITOF1_DE  ---     0.349    R47C36B.FCI to     R47C36B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[18]:R47C36B.F1:R47C36B.DI1:0.000">     R47C36B.F1 to R47C36B.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[18]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_s[18]</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    3.270   (51.1% logic, 48.9% route), 11 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R49C35C.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3636:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R49C35C.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R49C35C.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk' 250.000000 MHz PAR_ADJ 25.000000 ;:ROUTE, 1.777,DCU0.CH0_FF_TX_PCLK,R47C36B.CLK,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/DCU0_inst to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_244:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE        31     1.777<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk:DCU0.CH0_FF_TX_PCLK:R47C36B.CLK:1.777"> DCU0.CH0_FF_TX_PCLK to R47C36B.CLK   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>
                  --------
                    1.777   (0.0% logic, 100.0% route), 0 logic levels.

Report:  311.818MHz is the maximum frequency for this preference.


</A><A name="FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.50000"></A>================================================================================
Preference: FREQUENCY NET "U1_CORE/s_u1_clk_125" 125.000000 MHz PAR_ADJ 12.500000 ;
            25 items scored, 0 timing errors detected.
--------------------------------------------------------------------------------
<font color=#000000> 

Passed: The following path meets requirements by 0.820ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg_i3</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/dev_sts__i1</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.390ns  (30.6% logic, 69.4% route), 10 logic levels.

 Constraint Details:

      7.390ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.820ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.393,R50C73A.CLK,R50C73A.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592:ROUTE, 0.686,R50C73A.Q1,R48C69B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg[3]:CTOF_DEL, 0.180,R48C69B.D1,R48C69B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038:ROUTE, 0.409,R48C69B.F1,R48C69B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]:CTOF_DEL, 0.180,R48C69B.B0,R48C69B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038:ROUTE, 0.478,R48C69B.F0,R49C70B.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153:CTOOFX_DEL, 0.306,R49C70B.D0,R49C70B.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488:ROUTE, 0.308,R49C70B.OFX0,R47C70B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152:CTOF_DEL, 0.180,R47C70B.D1,R47C70B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582:ROUTE, 0.942,R47C70B.F1,R39C64D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542:CTOOFX_DEL, 0.306,R39C64D.D0,R39C64D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_4474:ROUTE, 0.953,R39C64D.OFX0,R27C64C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/n22:CTOF_DEL, 0.180,R27C64C.D0,R27C64C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_5100:ROUTE, 0.729,R27C64C.F0,R21C62B.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n9615:CTOF_DEL, 0.180,R21C62B.C0,R21C62B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094:ROUTE, 0.147,R21C62B.F0,R21C62B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543:CTOF_DEL, 0.180,R21C62B.D1,R21C62B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094:ROUTE, 0.473,R21C62B.F1,R21C61B.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/u1_main_sm/n5_adj_10815:CTOF_DEL, 0.180,R21C61B.C0,R21C61B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:ROUTE, 0.000,R21C61B.F0,R21C61B.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60587">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R50C73A.CLK to     R50C73A.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.686<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg[3]:R50C73A.Q1:R48C69B.D1:0.686">     R50C73A.Q1 to R48C69B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg[3]</A>
CTOF_DEL    ---     0.180     R48C69B.D1 to     R48C69B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038</A>
ROUTE         1     0.409<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]:R48C69B.F1:R48C69B.B0:0.409">     R48C69B.F1 to R48C69B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]</A>
CTOF_DEL    ---     0.180     R48C69B.B0 to     R48C69B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038</A>
ROUTE         1     0.478<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153:R48C69B.F0:R49C70B.D0:0.478">     R48C69B.F0 to R49C70B.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153</A>
CTOOFX_DEL  ---     0.306     R49C70B.D0 to   R49C70B.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488</A>
ROUTE         1     0.308<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152:R49C70B.OFX0:R47C70B.D1:0.308">   R49C70B.OFX0 to R47C70B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152</A>
CTOF_DEL    ---     0.180     R47C70B.D1 to     R47C70B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582</A>
ROUTE         5     0.942<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542:R47C70B.F1:R39C64D.D0:0.942">     R47C70B.F1 to R39C64D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542</A>
CTOOFX_DEL  ---     0.306     R39C64D.D0 to   R39C64D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_4474">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_4474</A>
ROUTE         1     0.953<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/n22:R39C64D.OFX0:R27C64C.D0:0.953">   R39C64D.OFX0 to R27C64C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/n22">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/n22</A>
CTOF_DEL    ---     0.180     R27C64C.D0 to     R27C64C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_5100">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_5100</A>
ROUTE         3     0.729<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n9615:R27C64C.F0:R21C62B.C0:0.729">     R27C64C.F0 to R21C62B.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n9615">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n9615</A>
CTOF_DEL    ---     0.180     R21C62B.C0 to     R21C62B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094</A>
ROUTE         2     0.147<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543:R21C62B.F0:R21C62B.D1:0.147">     R21C62B.F0 to R21C62B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543</A>
CTOF_DEL    ---     0.180     R21C62B.D1 to     R21C62B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094</A>
ROUTE         1     0.473<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/u1_main_sm/n5_adj_10815:R21C62B.F1:R21C61B.C0:0.473">     R21C62B.F1 to R21C61B.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/u1_main_sm/n5_adj_10815">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/u1_main_sm/n5_adj_10815</A>
CTOF_DEL    ---     0.180     R21C61B.C0 to     R21C61B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60587:R21C61B.F0:R21C61B.DI0:0.000">     R21C61B.F0 to R21C61B.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60587">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60587</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.390   (30.6% logic, 69.4% route), 10 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R50C73A.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R50C73A.CLK:1.647"> PCSCLKDIV0.CDIVX to R50C73A.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R21C61B.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R21C61B.CLK:1.647"> PCSCLKDIV0.CDIVX to R21C61B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.852ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg_i3</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/dev_sts__i2</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.358ns  (30.8% logic, 69.2% route), 10 logic levels.

 Constraint Details:

      7.358ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.852ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.393,R50C73A.CLK,R50C73A.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592:ROUTE, 0.686,R50C73A.Q1,R48C69B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg[3]:CTOF_DEL, 0.180,R48C69B.D1,R48C69B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038:ROUTE, 0.409,R48C69B.F1,R48C69B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]:CTOF_DEL, 0.180,R48C69B.B0,R48C69B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038:ROUTE, 0.478,R48C69B.F0,R49C70B.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153:CTOOFX_DEL, 0.306,R49C70B.D0,R49C70B.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488:ROUTE, 0.308,R49C70B.OFX0,R47C70B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152:CTOF_DEL, 0.180,R47C70B.D1,R47C70B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582:ROUTE, 0.942,R47C70B.F1,R39C64D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542:CTOOFX_DEL, 0.306,R39C64D.D0,R39C64D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_4474:ROUTE, 0.953,R39C64D.OFX0,R27C64C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/n22:CTOF_DEL, 0.180,R27C64C.D0,R27C64C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_5100:ROUTE, 0.729,R27C64C.F0,R21C62B.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n9615:CTOF_DEL, 0.180,R21C62B.C0,R21C62B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094:ROUTE, 0.315,R21C62B.F0,R21C61A.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543:CTOF_DEL, 0.180,R21C61A.D1,R21C61A.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1482:ROUTE, 0.273,R21C61A.F1,R21C61B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n5:CTOF_DEL, 0.180,R21C61B.D1,R21C61B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:ROUTE, 0.000,R21C61B.F1,R21C61B.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60581">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R50C73A.CLK to     R50C73A.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.686<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg[3]:R50C73A.Q1:R48C69B.D1:0.686">     R50C73A.Q1 to R48C69B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg[3]</A>
CTOF_DEL    ---     0.180     R48C69B.D1 to     R48C69B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038</A>
ROUTE         1     0.409<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]:R48C69B.F1:R48C69B.B0:0.409">     R48C69B.F1 to R48C69B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]</A>
CTOF_DEL    ---     0.180     R48C69B.B0 to     R48C69B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038</A>
ROUTE         1     0.478<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153:R48C69B.F0:R49C70B.D0:0.478">     R48C69B.F0 to R49C70B.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153</A>
CTOOFX_DEL  ---     0.306     R49C70B.D0 to   R49C70B.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488</A>
ROUTE         1     0.308<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152:R49C70B.OFX0:R47C70B.D1:0.308">   R49C70B.OFX0 to R47C70B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152</A>
CTOF_DEL    ---     0.180     R47C70B.D1 to     R47C70B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582</A>
ROUTE         5     0.942<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542:R47C70B.F1:R39C64D.D0:0.942">     R47C70B.F1 to R39C64D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542</A>
CTOOFX_DEL  ---     0.306     R39C64D.D0 to   R39C64D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_4474">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_4474</A>
ROUTE         1     0.953<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/n22:R39C64D.OFX0:R27C64C.D0:0.953">   R39C64D.OFX0 to R27C64C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/n22">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/n22</A>
CTOF_DEL    ---     0.180     R27C64C.D0 to     R27C64C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_5100">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_5100</A>
ROUTE         3     0.729<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n9615:R27C64C.F0:R21C62B.C0:0.729">     R27C64C.F0 to R21C62B.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n9615">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n9615</A>
CTOF_DEL    ---     0.180     R21C62B.C0 to     R21C62B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094</A>
ROUTE         2     0.315<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543:R21C62B.F0:R21C61A.D1:0.315">     R21C62B.F0 to R21C61A.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543</A>
CTOF_DEL    ---     0.180     R21C61A.D1 to     R21C61A.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1482">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1482</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n5:R21C61A.F1:R21C61B.D1:0.273">     R21C61A.F1 to R21C61B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n5">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n5</A>
CTOF_DEL    ---     0.180     R21C61B.D1 to     R21C61B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60581:R21C61B.F1:R21C61B.DI1:0.000">     R21C61B.F1 to R21C61B.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60581">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60581</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.358   (30.8% logic, 69.2% route), 10 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R50C73A.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R50C73A.CLK:1.647"> PCSCLKDIV0.CDIVX to R50C73A.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R21C61B.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R21C61B.CLK:1.647"> PCSCLKDIV0.CDIVX to R21C61B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.910ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/dfrm_ddata_i0_i3</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/dev_sts__i1</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.300ns  (31.0% logic, 69.0% route), 10 logic levels.

 Constraint Details:

      7.300ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.910ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.393,R50C69B.CLK,R50C69B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414:ROUTE, 0.596,R50C69B.Q1,R48C69B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/dfrm_ddata[3]:CTOF_DEL, 0.180,R48C69B.B1,R48C69B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038:ROUTE, 0.409,R48C69B.F1,R48C69B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]:CTOF_DEL, 0.180,R48C69B.B0,R48C69B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038:ROUTE, 0.478,R48C69B.F0,R49C70B.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153:CTOOFX_DEL, 0.306,R49C70B.D0,R49C70B.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488:ROUTE, 0.308,R49C70B.OFX0,R47C70B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152:CTOF_DEL, 0.180,R47C70B.D1,R47C70B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582:ROUTE, 0.942,R47C70B.F1,R39C64D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542:CTOOFX_DEL, 0.306,R39C64D.D0,R39C64D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_4474:ROUTE, 0.953,R39C64D.OFX0,R27C64C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/n22:CTOF_DEL, 0.180,R27C64C.D0,R27C64C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_5100:ROUTE, 0.729,R27C64C.F0,R21C62B.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n9615:CTOF_DEL, 0.180,R21C62B.C0,R21C62B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094:ROUTE, 0.147,R21C62B.F0,R21C62B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543:CTOF_DEL, 0.180,R21C62B.D1,R21C62B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094:ROUTE, 0.473,R21C62B.F1,R21C61B.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/u1_main_sm/n5_adj_10815:CTOF_DEL, 0.180,R21C61B.C0,R21C61B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:ROUTE, 0.000,R21C61B.F0,R21C61B.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60587">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R50C69B.CLK to     R50C69B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         6     0.596<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/dfrm_ddata[3]:R50C69B.Q1:R48C69B.B1:0.596">     R50C69B.Q1 to R48C69B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/dfrm_ddata[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/dfrm_ddata[3]</A>
CTOF_DEL    ---     0.180     R48C69B.B1 to     R48C69B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038</A>
ROUTE         1     0.409<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]:R48C69B.F1:R48C69B.B0:0.409">     R48C69B.F1 to R48C69B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]</A>
CTOF_DEL    ---     0.180     R48C69B.B0 to     R48C69B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038</A>
ROUTE         1     0.478<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153:R48C69B.F0:R49C70B.D0:0.478">     R48C69B.F0 to R49C70B.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153</A>
CTOOFX_DEL  ---     0.306     R49C70B.D0 to   R49C70B.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488</A>
ROUTE         1     0.308<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152:R49C70B.OFX0:R47C70B.D1:0.308">   R49C70B.OFX0 to R47C70B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152</A>
CTOF_DEL    ---     0.180     R47C70B.D1 to     R47C70B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582</A>
ROUTE         5     0.942<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542:R47C70B.F1:R39C64D.D0:0.942">     R47C70B.F1 to R39C64D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542</A>
CTOOFX_DEL  ---     0.306     R39C64D.D0 to   R39C64D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_4474">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_4474</A>
ROUTE         1     0.953<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/n22:R39C64D.OFX0:R27C64C.D0:0.953">   R39C64D.OFX0 to R27C64C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/n22">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/n22</A>
CTOF_DEL    ---     0.180     R27C64C.D0 to     R27C64C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_5100">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_5100</A>
ROUTE         3     0.729<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n9615:R27C64C.F0:R21C62B.C0:0.729">     R27C64C.F0 to R21C62B.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n9615">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n9615</A>
CTOF_DEL    ---     0.180     R21C62B.C0 to     R21C62B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094</A>
ROUTE         2     0.147<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543:R21C62B.F0:R21C62B.D1:0.147">     R21C62B.F0 to R21C62B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543</A>
CTOF_DEL    ---     0.180     R21C62B.D1 to     R21C62B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094</A>
ROUTE         1     0.473<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/u1_main_sm/n5_adj_10815:R21C62B.F1:R21C61B.C0:0.473">     R21C62B.F1 to R21C61B.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/u1_main_sm/n5_adj_10815">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/u1_main_sm/n5_adj_10815</A>
CTOF_DEL    ---     0.180     R21C61B.C0 to     R21C61B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60587:R21C61B.F0:R21C61B.DI0:0.000">     R21C61B.F0 to R21C61B.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60587">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60587</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.300   (31.0% logic, 69.0% route), 10 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R50C69B.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R50C69B.CLK:1.647"> PCSCLKDIV0.CDIVX to R50C69B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R21C61B.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R21C61B.CLK:1.647"> PCSCLKDIV0.CDIVX to R21C61B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.912ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg_i3</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/dev_sts__i1</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.298ns  (31.8% logic, 68.2% route), 11 logic levels.

 Constraint Details:

      7.298ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.912ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.393,R50C73A.CLK,R50C73A.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592:ROUTE, 0.686,R50C73A.Q1,R48C69B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg[3]:CTOF_DEL, 0.180,R48C69B.D1,R48C69B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038:ROUTE, 0.409,R48C69B.F1,R48C69B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]:CTOF_DEL, 0.180,R48C69B.B0,R48C69B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038:ROUTE, 0.478,R48C69B.F0,R49C70B.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153:CTOOFX_DEL, 0.306,R49C70B.D0,R49C70B.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488:ROUTE, 0.308,R49C70B.OFX0,R47C70B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152:CTOF_DEL, 0.180,R47C70B.D1,R47C70B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582:ROUTE, 0.802,R47C70B.F1,R39C64B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542:CTOF_DEL, 0.180,R39C64B.D1,R39C64B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098:ROUTE, 0.284,R39C64B.F1,R39C64B.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n6:CTOF_DEL, 0.180,R39C64B.D0,R39C64B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098:ROUTE, 1.119,R39C64B.F0,R21C62C.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/cor_err:CTOF_DEL, 0.180,R21C62C.D1,R21C62C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_cfg_dec1/SLICE_5314:ROUTE, 0.273,R21C62C.F1,R21C62B.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n68080:CTOF_DEL, 0.180,R21C62B.D0,R21C62B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094:ROUTE, 0.147,R21C62B.F0,R21C62B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543:CTOF_DEL, 0.180,R21C62B.D1,R21C62B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094:ROUTE, 0.473,R21C62B.F1,R21C61B.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/u1_main_sm/n5_adj_10815:CTOF_DEL, 0.180,R21C61B.C0,R21C61B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:ROUTE, 0.000,R21C61B.F0,R21C61B.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60587">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R50C73A.CLK to     R50C73A.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.686<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg[3]:R50C73A.Q1:R48C69B.D1:0.686">     R50C73A.Q1 to R48C69B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg[3]</A>
CTOF_DEL    ---     0.180     R48C69B.D1 to     R48C69B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038</A>
ROUTE         1     0.409<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]:R48C69B.F1:R48C69B.B0:0.409">     R48C69B.F1 to R48C69B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]</A>
CTOF_DEL    ---     0.180     R48C69B.B0 to     R48C69B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038</A>
ROUTE         1     0.478<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153:R48C69B.F0:R49C70B.D0:0.478">     R48C69B.F0 to R49C70B.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153</A>
CTOOFX_DEL  ---     0.306     R49C70B.D0 to   R49C70B.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488</A>
ROUTE         1     0.308<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152:R49C70B.OFX0:R47C70B.D1:0.308">   R49C70B.OFX0 to R47C70B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152</A>
CTOF_DEL    ---     0.180     R47C70B.D1 to     R47C70B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582</A>
ROUTE         5     0.802<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542:R47C70B.F1:R39C64B.D1:0.802">     R47C70B.F1 to R39C64B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542</A>
CTOF_DEL    ---     0.180     R39C64B.D1 to     R39C64B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098</A>
ROUTE         2     0.284<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n6:R39C64B.F1:R39C64B.D0:0.284">     R39C64B.F1 to R39C64B.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n6">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n6</A>
CTOF_DEL    ---     0.180     R39C64B.D0 to     R39C64B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098</A>
ROUTE         6     1.119<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/cor_err:R39C64B.F0:R21C62C.D1:1.119">     R39C64B.F0 to R21C62C.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/cor_err">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/cor_err</A>
CTOF_DEL    ---     0.180     R21C62C.D1 to     R21C62C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_cfg_dec1/SLICE_5314">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_cfg_dec1/SLICE_5314</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n68080:R21C62C.F1:R21C62B.D0:0.273">     R21C62C.F1 to R21C62B.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n68080">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n68080</A>
CTOF_DEL    ---     0.180     R21C62B.D0 to     R21C62B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094</A>
ROUTE         2     0.147<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543:R21C62B.F0:R21C62B.D1:0.147">     R21C62B.F0 to R21C62B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543</A>
CTOF_DEL    ---     0.180     R21C62B.D1 to     R21C62B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094</A>
ROUTE         1     0.473<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/u1_main_sm/n5_adj_10815:R21C62B.F1:R21C61B.C0:0.473">     R21C62B.F1 to R21C61B.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/u1_main_sm/n5_adj_10815">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/u1_main_sm/n5_adj_10815</A>
CTOF_DEL    ---     0.180     R21C61B.C0 to     R21C61B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60587:R21C61B.F0:R21C61B.DI0:0.000">     R21C61B.F0 to R21C61B.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60587">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60587</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.298   (31.8% logic, 68.2% route), 11 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R50C73A.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R50C73A.CLK:1.647"> PCSCLKDIV0.CDIVX to R50C73A.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R21C61B.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R21C61B.CLK:1.647"> PCSCLKDIV0.CDIVX to R21C61B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.937ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/tlp_seq_num_i0_i0</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i5</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.273ns  (44.9% logic, 55.1% route), 16 logic levels.

 Constraint Details:

      7.273ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.937ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R55C58A.CLK,R55C58A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351:ROUTE, 0.718,R55C58A.Q0,R53C58A.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]:C1TOFCO_DEL, 0.355,R53C58A.A1,R53C58A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549:ROUTE, 0.000,R53C58A.FCO,R53C58B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:FCITOFCO_DEL, 0.056,R53C58B.FCI,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61C.D0,R55C61C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484:ROUTE, 0.748,R55C61C.F0,R55C65B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:C1TOFCO_DEL, 0.355,R55C65B.A1,R55C65B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691:ROUTE, 0.000,R55C65B.FCO,R55C65C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:FCITOFCO_DEL, 0.056,R55C65C.FCI,R55C65C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.000,R55C65C.FCO,R55C65D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:FCITOF1_DEL, 0.349,R55C65D.FCI,R55C65D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689:ROUTE, 0.448,R55C65D.F1,R55C67D.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:CTOF_DEL, 0.180,R55C67D.D1,R55C67D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:ROUTE, 0.000,R55C67D.F1,R55C67D.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R55C58A.CLK to     R55C58A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.718<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]:R55C58A.Q0:R53C58A.A1:0.718">     R55C58A.Q0 to R53C58A.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]</A>
C1TOFCO_DE  ---     0.355     R53C58A.A1 to    R53C58A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:R53C58A.FCO:R53C58B.FCI:0.000">    R53C58A.FCO to R53C58B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193</A>
FCITOFCO_D  ---     0.056    R53C58B.FCI to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61C.D0:0.481">   R55C59D.OFX0 to R55C61C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61C.D0 to     R55C61C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:R55C61C.F0:R55C65B.A1:0.748">     R55C61C.F0 to R55C65B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371</A>
C1TOFCO_DE  ---     0.355     R55C65B.A1 to    R55C65B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:R55C65B.FCO:R55C65C.FCI:0.000">    R55C65B.FCO to R55C65C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091</A>
FCITOFCO_D  ---     0.056    R55C65C.FCI to    R55C65C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:R55C65C.FCO:R55C65D.FCI:0.000">    R55C65C.FCO to R55C65D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092</A>
FCITOF1_DE  ---     0.349    R55C65D.FCI to     R55C65D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689</A>
ROUTE         1     0.448<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:R55C65D.F1:R55C67D.D1:0.448">     R55C65D.F1 to R55C67D.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]</A>
CTOF_DEL    ---     0.180     R55C67D.D1 to     R55C67D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656:R55C67D.F1:R55C67D.DI1:0.000">     R55C67D.F1 to R55C67D.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.273   (44.9% logic, 55.1% route), 16 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C58A.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C58A.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C58A.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C67D.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C67D.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C67D.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.938ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/rtry_seq_num_i0_i0</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i5</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.272ns  (44.9% logic, 55.1% route), 16 logic levels.

 Constraint Details:

      7.272ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.938ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R53C60A.CLK,R53C60A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299:ROUTE, 0.717,R53C60A.Q0,R53C58A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]:C1TOFCO_DEL, 0.355,R53C58A.B1,R53C58A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549:ROUTE, 0.000,R53C58A.FCO,R53C58B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:FCITOFCO_DEL, 0.056,R53C58B.FCI,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61C.D0,R55C61C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484:ROUTE, 0.748,R55C61C.F0,R55C65B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:C1TOFCO_DEL, 0.355,R55C65B.A1,R55C65B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691:ROUTE, 0.000,R55C65B.FCO,R55C65C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:FCITOFCO_DEL, 0.056,R55C65C.FCI,R55C65C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.000,R55C65C.FCO,R55C65D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:FCITOF1_DEL, 0.349,R55C65D.FCI,R55C65D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689:ROUTE, 0.448,R55C65D.F1,R55C67D.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:CTOF_DEL, 0.180,R55C67D.D1,R55C67D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:ROUTE, 0.000,R55C67D.F1,R55C67D.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C60A.CLK to     R53C60A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.717<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]:R53C60A.Q0:R53C58A.B1:0.717">     R53C60A.Q0 to R53C58A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]</A>
C1TOFCO_DE  ---     0.355     R53C58A.B1 to    R53C58A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:R53C58A.FCO:R53C58B.FCI:0.000">    R53C58A.FCO to R53C58B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193</A>
FCITOFCO_D  ---     0.056    R53C58B.FCI to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61C.D0:0.481">   R55C59D.OFX0 to R55C61C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61C.D0 to     R55C61C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:R55C61C.F0:R55C65B.A1:0.748">     R55C61C.F0 to R55C65B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371</A>
C1TOFCO_DE  ---     0.355     R55C65B.A1 to    R55C65B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:R55C65B.FCO:R55C65C.FCI:0.000">    R55C65B.FCO to R55C65C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091</A>
FCITOFCO_D  ---     0.056    R55C65C.FCI to    R55C65C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:R55C65C.FCO:R55C65D.FCI:0.000">    R55C65C.FCO to R55C65D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092</A>
FCITOF1_DE  ---     0.349    R55C65D.FCI to     R55C65D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689</A>
ROUTE         1     0.448<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:R55C65D.F1:R55C67D.D1:0.448">     R55C65D.F1 to R55C67D.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]</A>
CTOF_DEL    ---     0.180     R55C67D.D1 to     R55C67D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656:R55C67D.F1:R55C67D.DI1:0.000">     R55C67D.F1 to R55C67D.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.272   (44.9% logic, 55.1% route), 16 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R53C60A.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R53C60A.CLK:1.647"> PCSCLKDIV0.CDIVX to R53C60A.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C67D.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C67D.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C67D.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.942ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/dfrm_ddata_i0_i3</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/dev_sts__i2</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.268ns  (31.2% logic, 68.8% route), 10 logic levels.

 Constraint Details:

      7.268ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.942ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.393,R50C69B.CLK,R50C69B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414:ROUTE, 0.596,R50C69B.Q1,R48C69B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/dfrm_ddata[3]:CTOF_DEL, 0.180,R48C69B.B1,R48C69B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038:ROUTE, 0.409,R48C69B.F1,R48C69B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]:CTOF_DEL, 0.180,R48C69B.B0,R48C69B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038:ROUTE, 0.478,R48C69B.F0,R49C70B.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153:CTOOFX_DEL, 0.306,R49C70B.D0,R49C70B.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488:ROUTE, 0.308,R49C70B.OFX0,R47C70B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152:CTOF_DEL, 0.180,R47C70B.D1,R47C70B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582:ROUTE, 0.942,R47C70B.F1,R39C64D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542:CTOOFX_DEL, 0.306,R39C64D.D0,R39C64D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_4474:ROUTE, 0.953,R39C64D.OFX0,R27C64C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/n22:CTOF_DEL, 0.180,R27C64C.D0,R27C64C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_5100:ROUTE, 0.729,R27C64C.F0,R21C62B.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n9615:CTOF_DEL, 0.180,R21C62B.C0,R21C62B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094:ROUTE, 0.315,R21C62B.F0,R21C61A.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543:CTOF_DEL, 0.180,R21C61A.D1,R21C61A.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1482:ROUTE, 0.273,R21C61A.F1,R21C61B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n5:CTOF_DEL, 0.180,R21C61B.D1,R21C61B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:ROUTE, 0.000,R21C61B.F1,R21C61B.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60581">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R50C69B.CLK to     R50C69B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         6     0.596<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/dfrm_ddata[3]:R50C69B.Q1:R48C69B.B1:0.596">     R50C69B.Q1 to R48C69B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/dfrm_ddata[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/dfrm_ddata[3]</A>
CTOF_DEL    ---     0.180     R48C69B.B1 to     R48C69B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038</A>
ROUTE         1     0.409<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]:R48C69B.F1:R48C69B.B0:0.409">     R48C69B.F1 to R48C69B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]</A>
CTOF_DEL    ---     0.180     R48C69B.B0 to     R48C69B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038</A>
ROUTE         1     0.478<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153:R48C69B.F0:R49C70B.D0:0.478">     R48C69B.F0 to R49C70B.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153</A>
CTOOFX_DEL  ---     0.306     R49C70B.D0 to   R49C70B.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488</A>
ROUTE         1     0.308<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152:R49C70B.OFX0:R47C70B.D1:0.308">   R49C70B.OFX0 to R47C70B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152</A>
CTOF_DEL    ---     0.180     R47C70B.D1 to     R47C70B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582</A>
ROUTE         5     0.942<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542:R47C70B.F1:R39C64D.D0:0.942">     R47C70B.F1 to R39C64D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542</A>
CTOOFX_DEL  ---     0.306     R39C64D.D0 to   R39C64D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_4474">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_4474</A>
ROUTE         1     0.953<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/n22:R39C64D.OFX0:R27C64C.D0:0.953">   R39C64D.OFX0 to R27C64C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/n22">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/n22</A>
CTOF_DEL    ---     0.180     R27C64C.D0 to     R27C64C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_5100">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/SLICE_5100</A>
ROUTE         3     0.729<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n9615:R27C64C.F0:R21C62B.C0:0.729">     R27C64C.F0 to R21C62B.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n9615">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n9615</A>
CTOF_DEL    ---     0.180     R21C62B.C0 to     R21C62B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094</A>
ROUTE         2     0.315<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543:R21C62B.F0:R21C61A.D1:0.315">     R21C62B.F0 to R21C61A.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543</A>
CTOF_DEL    ---     0.180     R21C61A.D1 to     R21C61A.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1482">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1482</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n5:R21C61A.F1:R21C61B.D1:0.273">     R21C61A.F1 to R21C61B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n5">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n5</A>
CTOF_DEL    ---     0.180     R21C61B.D1 to     R21C61B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60581:R21C61B.F1:R21C61B.DI1:0.000">     R21C61B.F1 to R21C61B.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60581">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60581</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.268   (31.2% logic, 68.8% route), 10 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R50C69B.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R50C69B.CLK:1.647"> PCSCLKDIV0.CDIVX to R50C69B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R21C61B.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R21C61B.CLK:1.647"> PCSCLKDIV0.CDIVX to R21C61B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.944ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg_i3</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/dev_sts__i2</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.266ns  (31.9% logic, 68.1% route), 11 logic levels.

 Constraint Details:

      7.266ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.944ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.393,R50C73A.CLK,R50C73A.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592:ROUTE, 0.686,R50C73A.Q1,R48C69B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg[3]:CTOF_DEL, 0.180,R48C69B.D1,R48C69B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038:ROUTE, 0.409,R48C69B.F1,R48C69B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]:CTOF_DEL, 0.180,R48C69B.B0,R48C69B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038:ROUTE, 0.478,R48C69B.F0,R49C70B.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153:CTOOFX_DEL, 0.306,R49C70B.D0,R49C70B.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488:ROUTE, 0.308,R49C70B.OFX0,R47C70B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152:CTOF_DEL, 0.180,R47C70B.D1,R47C70B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582:ROUTE, 0.802,R47C70B.F1,R39C64B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542:CTOF_DEL, 0.180,R39C64B.D1,R39C64B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098:ROUTE, 0.284,R39C64B.F1,R39C64B.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n6:CTOF_DEL, 0.180,R39C64B.D0,R39C64B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098:ROUTE, 1.119,R39C64B.F0,R21C62C.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/cor_err:CTOF_DEL, 0.180,R21C62C.D1,R21C62C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_cfg_dec1/SLICE_5314:ROUTE, 0.273,R21C62C.F1,R21C62B.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n68080:CTOF_DEL, 0.180,R21C62B.D0,R21C62B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094:ROUTE, 0.315,R21C62B.F0,R21C61A.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543:CTOF_DEL, 0.180,R21C61A.D1,R21C61A.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1482:ROUTE, 0.273,R21C61A.F1,R21C61B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n5:CTOF_DEL, 0.180,R21C61B.D1,R21C61B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:ROUTE, 0.000,R21C61B.F1,R21C61B.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60581">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R50C73A.CLK to     R50C73A.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.686<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg[3]:R50C73A.Q1:R48C69B.D1:0.686">     R50C73A.Q1 to R48C69B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/act_crc_reg[3]</A>
CTOF_DEL    ---     0.180     R48C69B.D1 to     R48C69B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038</A>
ROUTE         1     0.409<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]:R48C69B.F1:R48C69B.B0:0.409">     R48C69B.F1 to R48C69B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]</A>
CTOF_DEL    ---     0.180     R48C69B.B0 to     R48C69B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038</A>
ROUTE         1     0.478<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153:R48C69B.F0:R49C70B.D0:0.478">     R48C69B.F0 to R49C70B.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153</A>
CTOOFX_DEL  ---     0.306     R49C70B.D0 to   R49C70B.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488</A>
ROUTE         1     0.308<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152:R49C70B.OFX0:R47C70B.D1:0.308">   R49C70B.OFX0 to R47C70B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152</A>
CTOF_DEL    ---     0.180     R47C70B.D1 to     R47C70B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582</A>
ROUTE         5     0.802<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542:R47C70B.F1:R39C64B.D1:0.802">     R47C70B.F1 to R39C64B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542</A>
CTOF_DEL    ---     0.180     R39C64B.D1 to     R39C64B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098</A>
ROUTE         2     0.284<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n6:R39C64B.F1:R39C64B.D0:0.284">     R39C64B.F1 to R39C64B.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n6">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n6</A>
CTOF_DEL    ---     0.180     R39C64B.D0 to     R39C64B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098</A>
ROUTE         6     1.119<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/cor_err:R39C64B.F0:R21C62C.D1:1.119">     R39C64B.F0 to R21C62C.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/cor_err">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/cor_err</A>
CTOF_DEL    ---     0.180     R21C62C.D1 to     R21C62C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_cfg_dec1/SLICE_5314">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_cfg_dec1/SLICE_5314</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n68080:R21C62C.F1:R21C62B.D0:0.273">     R21C62C.F1 to R21C62B.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n68080">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n68080</A>
CTOF_DEL    ---     0.180     R21C62B.D0 to     R21C62B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094</A>
ROUTE         2     0.315<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543:R21C62B.F0:R21C61A.D1:0.315">     R21C62B.F0 to R21C61A.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543</A>
CTOF_DEL    ---     0.180     R21C61A.D1 to     R21C61A.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1482">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1482</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n5:R21C61A.F1:R21C61B.D1:0.273">     R21C61A.F1 to R21C61B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n5">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n5</A>
CTOF_DEL    ---     0.180     R21C61B.D1 to     R21C61B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60581:R21C61B.F1:R21C61B.DI1:0.000">     R21C61B.F1 to R21C61B.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60581">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60581</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.266   (31.9% logic, 68.1% route), 11 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R50C73A.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_rxdp/u1_rxdp_cfilt/SLICE_1592:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R50C73A.CLK:1.647"> PCSCLKDIV0.CDIVX to R50C73A.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R21C61B.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R21C61B.CLK:1.647"> PCSCLKDIV0.CDIVX to R21C61B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.947ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/tlp_seq_num_i0_i2</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i5</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.263ns  (44.2% logic, 55.8% route), 15 logic levels.

 Constraint Details:

      7.263ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.947ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R53C56B.CLK,R53C56B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352:ROUTE, 0.764,R53C56B.Q0,R53C58B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[2]:C1TOFCO_DEL, 0.355,R53C58B.A1,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61C.D0,R55C61C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484:ROUTE, 0.748,R55C61C.F0,R55C65B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:C1TOFCO_DEL, 0.355,R55C65B.A1,R55C65B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691:ROUTE, 0.000,R55C65B.FCO,R55C65C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:FCITOFCO_DEL, 0.056,R55C65C.FCI,R55C65C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.000,R55C65C.FCO,R55C65D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:FCITOF1_DEL, 0.349,R55C65D.FCI,R55C65D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689:ROUTE, 0.448,R55C65D.F1,R55C67D.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:CTOF_DEL, 0.180,R55C67D.D1,R55C67D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:ROUTE, 0.000,R55C67D.F1,R55C67D.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C56B.CLK to     R53C56B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.764<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[2]:R53C56B.Q0:R53C58B.A1:0.764">     R53C56B.Q0 to R53C58B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[2]</A>
C1TOFCO_DE  ---     0.355     R53C58B.A1 to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61C.D0:0.481">   R55C59D.OFX0 to R55C61C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61C.D0 to     R55C61C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:R55C61C.F0:R55C65B.A1:0.748">     R55C61C.F0 to R55C65B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371</A>
C1TOFCO_DE  ---     0.355     R55C65B.A1 to    R55C65B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:R55C65B.FCO:R55C65C.FCI:0.000">    R55C65B.FCO to R55C65C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091</A>
FCITOFCO_D  ---     0.056    R55C65C.FCI to    R55C65C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:R55C65C.FCO:R55C65D.FCI:0.000">    R55C65C.FCO to R55C65D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092</A>
FCITOF1_DE  ---     0.349    R55C65D.FCI to     R55C65D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689</A>
ROUTE         1     0.448<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:R55C65D.F1:R55C67D.D1:0.448">     R55C65D.F1 to R55C67D.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]</A>
CTOF_DEL    ---     0.180     R55C67D.D1 to     R55C67D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656:R55C67D.F1:R55C67D.DI1:0.000">     R55C67D.F1 to R55C67D.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.263   (44.2% logic, 55.8% route), 15 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R53C56B.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R53C56B.CLK:1.647"> PCSCLKDIV0.CDIVX to R53C56B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C67D.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C67D.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C67D.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.948ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/rtry_seq_num_i0_i2</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i5</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.262ns  (44.2% logic, 55.8% route), 15 logic levels.

 Constraint Details:

      7.262ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.948ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R53C60C.CLK,R53C60C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300:ROUTE, 0.763,R53C60C.Q0,R53C58B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[2]:C1TOFCO_DEL, 0.355,R53C58B.B1,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61C.D0,R55C61C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484:ROUTE, 0.748,R55C61C.F0,R55C65B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:C1TOFCO_DEL, 0.355,R55C65B.A1,R55C65B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691:ROUTE, 0.000,R55C65B.FCO,R55C65C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:FCITOFCO_DEL, 0.056,R55C65C.FCI,R55C65C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.000,R55C65C.FCO,R55C65D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:FCITOF1_DEL, 0.349,R55C65D.FCI,R55C65D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689:ROUTE, 0.448,R55C65D.F1,R55C67D.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:CTOF_DEL, 0.180,R55C67D.D1,R55C67D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:ROUTE, 0.000,R55C67D.F1,R55C67D.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C60C.CLK to     R53C60C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.763<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[2]:R53C60C.Q0:R53C58B.B1:0.763">     R53C60C.Q0 to R53C58B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[2]</A>
C1TOFCO_DE  ---     0.355     R53C58B.B1 to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61C.D0:0.481">   R55C59D.OFX0 to R55C61C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61C.D0 to     R55C61C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:R55C61C.F0:R55C65B.A1:0.748">     R55C61C.F0 to R55C65B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371</A>
C1TOFCO_DE  ---     0.355     R55C65B.A1 to    R55C65B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:R55C65B.FCO:R55C65C.FCI:0.000">    R55C65B.FCO to R55C65C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091</A>
FCITOFCO_D  ---     0.056    R55C65C.FCI to    R55C65C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:R55C65C.FCO:R55C65D.FCI:0.000">    R55C65C.FCO to R55C65D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092</A>
FCITOF1_DE  ---     0.349    R55C65D.FCI to     R55C65D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689</A>
ROUTE         1     0.448<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:R55C65D.F1:R55C67D.D1:0.448">     R55C65D.F1 to R55C67D.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]</A>
CTOF_DEL    ---     0.180     R55C67D.D1 to     R55C67D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656:R55C67D.F1:R55C67D.DI1:0.000">     R55C67D.F1 to R55C67D.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.262   (44.2% logic, 55.8% route), 15 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R53C60C.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R53C60C.CLK:1.647"> PCSCLKDIV0.CDIVX to R53C60C.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C67D.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C67D.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C67D.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.958ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/tlp_seq_num_i0_i0</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i4</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.252ns  (44.8% logic, 55.2% route), 16 logic levels.

 Constraint Details:

      7.252ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.958ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R55C58A.CLK,R55C58A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351:ROUTE, 0.718,R55C58A.Q0,R53C58A.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]:C1TOFCO_DEL, 0.355,R53C58A.A1,R53C58A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549:ROUTE, 0.000,R53C58A.FCO,R53C58B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:FCITOFCO_DEL, 0.056,R53C58B.FCI,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61C.D0,R55C61C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484:ROUTE, 0.748,R55C61C.F0,R55C65B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:C1TOFCO_DEL, 0.355,R55C65B.A1,R55C65B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691:ROUTE, 0.000,R55C65B.FCO,R55C65C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:FCITOFCO_DEL, 0.056,R55C65C.FCI,R55C65C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.000,R55C65C.FCO,R55C65D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:FCITOF0_DEL, 0.328,R55C65D.FCI,R55C65D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689:ROUTE, 0.448,R55C65D.F0,R55C67D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[4]:CTOF_DEL, 0.180,R55C67D.D0,R55C67D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:ROUTE, 0.000,R55C67D.F0,R55C67D.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n12_adj_10655">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R55C58A.CLK to     R55C58A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.718<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]:R55C58A.Q0:R53C58A.A1:0.718">     R55C58A.Q0 to R53C58A.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]</A>
C1TOFCO_DE  ---     0.355     R53C58A.A1 to    R53C58A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:R53C58A.FCO:R53C58B.FCI:0.000">    R53C58A.FCO to R53C58B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193</A>
FCITOFCO_D  ---     0.056    R53C58B.FCI to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61C.D0:0.481">   R55C59D.OFX0 to R55C61C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61C.D0 to     R55C61C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:R55C61C.F0:R55C65B.A1:0.748">     R55C61C.F0 to R55C65B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371</A>
C1TOFCO_DE  ---     0.355     R55C65B.A1 to    R55C65B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:R55C65B.FCO:R55C65C.FCI:0.000">    R55C65B.FCO to R55C65C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091</A>
FCITOFCO_D  ---     0.056    R55C65C.FCI to    R55C65C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:R55C65C.FCO:R55C65D.FCI:0.000">    R55C65C.FCO to R55C65D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092</A>
FCITOF0_DE  ---     0.328    R55C65D.FCI to     R55C65D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689</A>
ROUTE         1     0.448<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[4]:R55C65D.F0:R55C67D.D0:0.448">     R55C65D.F0 to R55C67D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[4]</A>
CTOF_DEL    ---     0.180     R55C67D.D0 to     R55C67D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n12_adj_10655:R55C67D.F0:R55C67D.DI0:0.000">     R55C67D.F0 to R55C67D.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n12_adj_10655">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n12_adj_10655</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.252   (44.8% logic, 55.2% route), 16 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C58A.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C58A.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C58A.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C67D.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C67D.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C67D.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.959ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/rtry_seq_num_i0_i0</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i4</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.251ns  (44.8% logic, 55.2% route), 16 logic levels.

 Constraint Details:

      7.251ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.959ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R53C60A.CLK,R53C60A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299:ROUTE, 0.717,R53C60A.Q0,R53C58A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]:C1TOFCO_DEL, 0.355,R53C58A.B1,R53C58A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549:ROUTE, 0.000,R53C58A.FCO,R53C58B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:FCITOFCO_DEL, 0.056,R53C58B.FCI,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61C.D0,R55C61C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484:ROUTE, 0.748,R55C61C.F0,R55C65B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:C1TOFCO_DEL, 0.355,R55C65B.A1,R55C65B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691:ROUTE, 0.000,R55C65B.FCO,R55C65C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:FCITOFCO_DEL, 0.056,R55C65C.FCI,R55C65C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.000,R55C65C.FCO,R55C65D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:FCITOF0_DEL, 0.328,R55C65D.FCI,R55C65D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689:ROUTE, 0.448,R55C65D.F0,R55C67D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[4]:CTOF_DEL, 0.180,R55C67D.D0,R55C67D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:ROUTE, 0.000,R55C67D.F0,R55C67D.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n12_adj_10655">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C60A.CLK to     R53C60A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.717<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]:R53C60A.Q0:R53C58A.B1:0.717">     R53C60A.Q0 to R53C58A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]</A>
C1TOFCO_DE  ---     0.355     R53C58A.B1 to    R53C58A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:R53C58A.FCO:R53C58B.FCI:0.000">    R53C58A.FCO to R53C58B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193</A>
FCITOFCO_D  ---     0.056    R53C58B.FCI to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61C.D0:0.481">   R55C59D.OFX0 to R55C61C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61C.D0 to     R55C61C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:R55C61C.F0:R55C65B.A1:0.748">     R55C61C.F0 to R55C65B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371</A>
C1TOFCO_DE  ---     0.355     R55C65B.A1 to    R55C65B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:R55C65B.FCO:R55C65C.FCI:0.000">    R55C65B.FCO to R55C65C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091</A>
FCITOFCO_D  ---     0.056    R55C65C.FCI to    R55C65C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:R55C65C.FCO:R55C65D.FCI:0.000">    R55C65C.FCO to R55C65D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092</A>
FCITOF0_DE  ---     0.328    R55C65D.FCI to     R55C65D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689</A>
ROUTE         1     0.448<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[4]:R55C65D.F0:R55C67D.D0:0.448">     R55C65D.F0 to R55C67D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[4]</A>
CTOF_DEL    ---     0.180     R55C67D.D0 to     R55C67D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n12_adj_10655:R55C67D.F0:R55C67D.DI0:0.000">     R55C67D.F0 to R55C67D.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n12_adj_10655">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n12_adj_10655</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.251   (44.8% logic, 55.2% route), 16 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R53C60A.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R53C60A.CLK:1.647"> PCSCLKDIV0.CDIVX to R53C60A.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C67D.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C67D.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C67D.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.968ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/tlp_seq_num_i0_i0</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i3</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.242ns  (44.4% logic, 55.6% route), 15 logic levels.

 Constraint Details:

      7.242ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.968ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R55C58A.CLK,R55C58A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351:ROUTE, 0.718,R55C58A.Q0,R53C58A.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]:C1TOFCO_DEL, 0.355,R53C58A.A1,R53C58A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549:ROUTE, 0.000,R53C58A.FCO,R53C58B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:FCITOFCO_DEL, 0.056,R53C58B.FCI,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61C.D0,R55C61C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484:ROUTE, 0.748,R55C61C.F0,R55C65B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:C1TOFCO_DEL, 0.355,R55C65B.A1,R55C65B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691:ROUTE, 0.000,R55C65B.FCO,R55C65C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:FCITOF1_DEL, 0.349,R55C65C.FCI,R55C65C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.473,R55C65C.F1,R56C65B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[3]:CTOF_DEL, 0.180,R56C65B.C1,R56C65B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073:ROUTE, 0.000,R56C65B.F1,R56C65B.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n13_adj_10654">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R55C58A.CLK to     R55C58A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.718<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]:R55C58A.Q0:R53C58A.A1:0.718">     R55C58A.Q0 to R53C58A.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]</A>
C1TOFCO_DE  ---     0.355     R53C58A.A1 to    R53C58A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:R53C58A.FCO:R53C58B.FCI:0.000">    R53C58A.FCO to R53C58B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193</A>
FCITOFCO_D  ---     0.056    R53C58B.FCI to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61C.D0:0.481">   R55C59D.OFX0 to R55C61C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61C.D0 to     R55C61C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:R55C61C.F0:R55C65B.A1:0.748">     R55C61C.F0 to R55C65B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371</A>
C1TOFCO_DE  ---     0.355     R55C65B.A1 to    R55C65B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:R55C65B.FCO:R55C65C.FCI:0.000">    R55C65B.FCO to R55C65C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091</A>
FCITOF1_DE  ---     0.349    R55C65C.FCI to     R55C65C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.473<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[3]:R55C65C.F1:R56C65B.C1:0.473">     R55C65C.F1 to R56C65B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[3]</A>
CTOF_DEL    ---     0.180     R56C65B.C1 to     R56C65B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n13_adj_10654:R56C65B.F1:R56C65B.DI1:0.000">     R56C65B.F1 to R56C65B.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n13_adj_10654">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n13_adj_10654</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.242   (44.4% logic, 55.6% route), 15 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C58A.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C58A.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C58A.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R56C65B.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R56C65B.CLK:1.647"> PCSCLKDIV0.CDIVX to R56C65B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.968ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/tlp_seq_num_i0_i2</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i4</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.242ns  (44.1% logic, 55.9% route), 15 logic levels.

 Constraint Details:

      7.242ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.968ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R53C56B.CLK,R53C56B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352:ROUTE, 0.764,R53C56B.Q0,R53C58B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[2]:C1TOFCO_DEL, 0.355,R53C58B.A1,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61C.D0,R55C61C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484:ROUTE, 0.748,R55C61C.F0,R55C65B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:C1TOFCO_DEL, 0.355,R55C65B.A1,R55C65B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691:ROUTE, 0.000,R55C65B.FCO,R55C65C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:FCITOFCO_DEL, 0.056,R55C65C.FCI,R55C65C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.000,R55C65C.FCO,R55C65D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:FCITOF0_DEL, 0.328,R55C65D.FCI,R55C65D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689:ROUTE, 0.448,R55C65D.F0,R55C67D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[4]:CTOF_DEL, 0.180,R55C67D.D0,R55C67D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:ROUTE, 0.000,R55C67D.F0,R55C67D.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n12_adj_10655">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C56B.CLK to     R53C56B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.764<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[2]:R53C56B.Q0:R53C58B.A1:0.764">     R53C56B.Q0 to R53C58B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[2]</A>
C1TOFCO_DE  ---     0.355     R53C58B.A1 to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61C.D0:0.481">   R55C59D.OFX0 to R55C61C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61C.D0 to     R55C61C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:R55C61C.F0:R55C65B.A1:0.748">     R55C61C.F0 to R55C65B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371</A>
C1TOFCO_DE  ---     0.355     R55C65B.A1 to    R55C65B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:R55C65B.FCO:R55C65C.FCI:0.000">    R55C65B.FCO to R55C65C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091</A>
FCITOFCO_D  ---     0.056    R55C65C.FCI to    R55C65C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:R55C65C.FCO:R55C65D.FCI:0.000">    R55C65C.FCO to R55C65D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092</A>
FCITOF0_DE  ---     0.328    R55C65D.FCI to     R55C65D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689</A>
ROUTE         1     0.448<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[4]:R55C65D.F0:R55C67D.D0:0.448">     R55C65D.F0 to R55C67D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[4]</A>
CTOF_DEL    ---     0.180     R55C67D.D0 to     R55C67D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n12_adj_10655:R55C67D.F0:R55C67D.DI0:0.000">     R55C67D.F0 to R55C67D.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n12_adj_10655">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n12_adj_10655</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.242   (44.1% logic, 55.9% route), 15 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R53C56B.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R53C56B.CLK:1.647"> PCSCLKDIV0.CDIVX to R53C56B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C67D.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C67D.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C67D.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.969ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/rtry_seq_num_i0_i0</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i3</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.241ns  (44.4% logic, 55.6% route), 15 logic levels.

 Constraint Details:

      7.241ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.969ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R53C60A.CLK,R53C60A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299:ROUTE, 0.717,R53C60A.Q0,R53C58A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]:C1TOFCO_DEL, 0.355,R53C58A.B1,R53C58A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549:ROUTE, 0.000,R53C58A.FCO,R53C58B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:FCITOFCO_DEL, 0.056,R53C58B.FCI,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61C.D0,R55C61C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484:ROUTE, 0.748,R55C61C.F0,R55C65B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:C1TOFCO_DEL, 0.355,R55C65B.A1,R55C65B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691:ROUTE, 0.000,R55C65B.FCO,R55C65C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:FCITOF1_DEL, 0.349,R55C65C.FCI,R55C65C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.473,R55C65C.F1,R56C65B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[3]:CTOF_DEL, 0.180,R56C65B.C1,R56C65B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073:ROUTE, 0.000,R56C65B.F1,R56C65B.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n13_adj_10654">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C60A.CLK to     R53C60A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.717<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]:R53C60A.Q0:R53C58A.B1:0.717">     R53C60A.Q0 to R53C58A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]</A>
C1TOFCO_DE  ---     0.355     R53C58A.B1 to    R53C58A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:R53C58A.FCO:R53C58B.FCI:0.000">    R53C58A.FCO to R53C58B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193</A>
FCITOFCO_D  ---     0.056    R53C58B.FCI to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61C.D0:0.481">   R55C59D.OFX0 to R55C61C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61C.D0 to     R55C61C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:R55C61C.F0:R55C65B.A1:0.748">     R55C61C.F0 to R55C65B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371</A>
C1TOFCO_DE  ---     0.355     R55C65B.A1 to    R55C65B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:R55C65B.FCO:R55C65C.FCI:0.000">    R55C65B.FCO to R55C65C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091</A>
FCITOF1_DE  ---     0.349    R55C65C.FCI to     R55C65C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.473<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[3]:R55C65C.F1:R56C65B.C1:0.473">     R55C65C.F1 to R56C65B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[3]</A>
CTOF_DEL    ---     0.180     R56C65B.C1 to     R56C65B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n13_adj_10654:R56C65B.F1:R56C65B.DI1:0.000">     R56C65B.F1 to R56C65B.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n13_adj_10654">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n13_adj_10654</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.241   (44.4% logic, 55.6% route), 15 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R53C60A.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R53C60A.CLK:1.647"> PCSCLKDIV0.CDIVX to R53C60A.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R56C65B.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R56C65B.CLK:1.647"> PCSCLKDIV0.CDIVX to R56C65B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.969ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/rtry_seq_num_i0_i2</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i4</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.241ns  (44.1% logic, 55.9% route), 15 logic levels.

 Constraint Details:

      7.241ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.969ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R53C60C.CLK,R53C60C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300:ROUTE, 0.763,R53C60C.Q0,R53C58B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[2]:C1TOFCO_DEL, 0.355,R53C58B.B1,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61C.D0,R55C61C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484:ROUTE, 0.748,R55C61C.F0,R55C65B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:C1TOFCO_DEL, 0.355,R55C65B.A1,R55C65B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691:ROUTE, 0.000,R55C65B.FCO,R55C65C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:FCITOFCO_DEL, 0.056,R55C65C.FCI,R55C65C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.000,R55C65C.FCO,R55C65D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:FCITOF0_DEL, 0.328,R55C65D.FCI,R55C65D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689:ROUTE, 0.448,R55C65D.F0,R55C67D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[4]:CTOF_DEL, 0.180,R55C67D.D0,R55C67D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:ROUTE, 0.000,R55C67D.F0,R55C67D.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n12_adj_10655">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C60C.CLK to     R53C60C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.763<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[2]:R53C60C.Q0:R53C58B.B1:0.763">     R53C60C.Q0 to R53C58B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[2]</A>
C1TOFCO_DE  ---     0.355     R53C58B.B1 to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61C.D0:0.481">   R55C59D.OFX0 to R55C61C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61C.D0 to     R55C61C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:R55C61C.F0:R55C65B.A1:0.748">     R55C61C.F0 to R55C65B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371</A>
C1TOFCO_DE  ---     0.355     R55C65B.A1 to    R55C65B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:R55C65B.FCO:R55C65C.FCI:0.000">    R55C65B.FCO to R55C65C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091</A>
FCITOFCO_D  ---     0.056    R55C65C.FCI to    R55C65C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:R55C65C.FCO:R55C65D.FCI:0.000">    R55C65C.FCO to R55C65D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092</A>
FCITOF0_DE  ---     0.328    R55C65D.FCI to     R55C65D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689</A>
ROUTE         1     0.448<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[4]:R55C65D.F0:R55C67D.D0:0.448">     R55C65D.F0 to R55C67D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[4]</A>
CTOF_DEL    ---     0.180     R55C67D.D0 to     R55C67D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n12_adj_10655:R55C67D.F0:R55C67D.DI0:0.000">     R55C67D.F0 to R55C67D.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n12_adj_10655">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n12_adj_10655</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.241   (44.1% logic, 55.9% route), 15 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R53C60C.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R53C60C.CLK:1.647"> PCSCLKDIV0.CDIVX to R53C60C.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C67D.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C67D.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C67D.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.978ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/tlp_seq_num_i0_i2</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i3</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.232ns  (43.6% logic, 56.4% route), 14 logic levels.

 Constraint Details:

      7.232ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.978ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R53C56B.CLK,R53C56B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352:ROUTE, 0.764,R53C56B.Q0,R53C58B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[2]:C1TOFCO_DEL, 0.355,R53C58B.A1,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61C.D0,R55C61C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484:ROUTE, 0.748,R55C61C.F0,R55C65B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:C1TOFCO_DEL, 0.355,R55C65B.A1,R55C65B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691:ROUTE, 0.000,R55C65B.FCO,R55C65C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:FCITOF1_DEL, 0.349,R55C65C.FCI,R55C65C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.473,R55C65C.F1,R56C65B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[3]:CTOF_DEL, 0.180,R56C65B.C1,R56C65B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073:ROUTE, 0.000,R56C65B.F1,R56C65B.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n13_adj_10654">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C56B.CLK to     R53C56B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.764<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[2]:R53C56B.Q0:R53C58B.A1:0.764">     R53C56B.Q0 to R53C58B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[2]</A>
C1TOFCO_DE  ---     0.355     R53C58B.A1 to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61C.D0:0.481">   R55C59D.OFX0 to R55C61C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61C.D0 to     R55C61C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:R55C61C.F0:R55C65B.A1:0.748">     R55C61C.F0 to R55C65B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371</A>
C1TOFCO_DE  ---     0.355     R55C65B.A1 to    R55C65B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:R55C65B.FCO:R55C65C.FCI:0.000">    R55C65B.FCO to R55C65C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091</A>
FCITOF1_DE  ---     0.349    R55C65C.FCI to     R55C65C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.473<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[3]:R55C65C.F1:R56C65B.C1:0.473">     R55C65C.F1 to R56C65B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[3]</A>
CTOF_DEL    ---     0.180     R56C65B.C1 to     R56C65B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n13_adj_10654:R56C65B.F1:R56C65B.DI1:0.000">     R56C65B.F1 to R56C65B.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n13_adj_10654">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n13_adj_10654</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.232   (43.6% logic, 56.4% route), 14 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R53C56B.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R53C56B.CLK:1.647"> PCSCLKDIV0.CDIVX to R53C56B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R56C65B.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R56C65B.CLK:1.647"> PCSCLKDIV0.CDIVX to R56C65B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.979ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/rtry_seq_num_i0_i2</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i3</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.231ns  (43.6% logic, 56.4% route), 14 logic levels.

 Constraint Details:

      7.231ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.979ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R53C60C.CLK,R53C60C.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300:ROUTE, 0.763,R53C60C.Q0,R53C58B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[2]:C1TOFCO_DEL, 0.355,R53C58B.B1,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61C.D0,R55C61C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484:ROUTE, 0.748,R55C61C.F0,R55C65B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:C1TOFCO_DEL, 0.355,R55C65B.A1,R55C65B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691:ROUTE, 0.000,R55C65B.FCO,R55C65C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:FCITOF1_DEL, 0.349,R55C65C.FCI,R55C65C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.473,R55C65C.F1,R56C65B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[3]:CTOF_DEL, 0.180,R56C65B.C1,R56C65B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073:ROUTE, 0.000,R56C65B.F1,R56C65B.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n13_adj_10654">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C60C.CLK to     R53C60C.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.763<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[2]:R53C60C.Q0:R53C58B.B1:0.763">     R53C60C.Q0 to R53C58B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[2]</A>
C1TOFCO_DE  ---     0.355     R53C58B.B1 to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61C.D0:0.481">   R55C59D.OFX0 to R55C61C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61C.D0 to     R55C61C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:R55C61C.F0:R55C65B.A1:0.748">     R55C61C.F0 to R55C65B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371</A>
C1TOFCO_DE  ---     0.355     R55C65B.A1 to    R55C65B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:R55C65B.FCO:R55C65C.FCI:0.000">    R55C65B.FCO to R55C65C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091</A>
FCITOF1_DE  ---     0.349    R55C65C.FCI to     R55C65C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.473<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[3]:R55C65C.F1:R56C65B.C1:0.473">     R55C65C.F1 to R56C65B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[3]</A>
CTOF_DEL    ---     0.180     R56C65B.C1 to     R56C65B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n13_adj_10654:R56C65B.F1:R56C65B.DI1:0.000">     R56C65B.F1 to R56C65B.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n13_adj_10654">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n13_adj_10654</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.231   (43.6% logic, 56.4% route), 14 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R53C60C.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1300:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R53C60C.CLK:1.647"> PCSCLKDIV0.CDIVX to R53C60C.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R56C65B.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1073:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R56C65B.CLK:1.647"> PCSCLKDIV0.CDIVX to R56C65B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.993ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/tlp_seq_num_i0_i0</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i5</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.217ns  (44.5% logic, 55.5% route), 15 logic levels.

 Constraint Details:

      7.217ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.993ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R55C58A.CLK,R55C58A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351:ROUTE, 0.718,R55C58A.Q0,R53C58A.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]:C1TOFCO_DEL, 0.355,R53C58A.A1,R53C58A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549:ROUTE, 0.000,R53C58A.FCO,R53C58B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:FCITOFCO_DEL, 0.056,R53C58B.FCI,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61C.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61C.D1,R55C61C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484:ROUTE, 0.748,R55C61C.F1,R55C65C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57367:C1TOFCO_DEL, 0.355,R55C65C.A1,R55C65C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.000,R55C65C.FCO,R55C65D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:FCITOF1_DEL, 0.349,R55C65D.FCI,R55C65D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689:ROUTE, 0.448,R55C65D.F1,R55C67D.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:CTOF_DEL, 0.180,R55C67D.D1,R55C67D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:ROUTE, 0.000,R55C67D.F1,R55C67D.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R55C58A.CLK to     R55C58A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.718<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]:R55C58A.Q0:R53C58A.A1:0.718">     R55C58A.Q0 to R53C58A.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]</A>
C1TOFCO_DE  ---     0.355     R53C58A.A1 to    R53C58A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:R53C58A.FCO:R53C58B.FCI:0.000">    R53C58A.FCO to R53C58B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193</A>
FCITOFCO_D  ---     0.056    R53C58B.FCI to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61C.D1:0.481">   R55C59D.OFX0 to R55C61C.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61C.D1 to     R55C61C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57367:R55C61C.F1:R55C65C.A1:0.748">     R55C61C.F1 to R55C65C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57367">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57367</A>
C1TOFCO_DE  ---     0.355     R55C65C.A1 to    R55C65C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:R55C65C.FCO:R55C65D.FCI:0.000">    R55C65C.FCO to R55C65D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092</A>
FCITOF1_DE  ---     0.349    R55C65D.FCI to     R55C65D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689</A>
ROUTE         1     0.448<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:R55C65D.F1:R55C67D.D1:0.448">     R55C65D.F1 to R55C67D.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]</A>
CTOF_DEL    ---     0.180     R55C67D.D1 to     R55C67D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656:R55C67D.F1:R55C67D.DI1:0.000">     R55C67D.F1 to R55C67D.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.217   (44.5% logic, 55.5% route), 15 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C58A.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C58A.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C58A.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C67D.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C67D.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C67D.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.994ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/rtry_seq_num_i0_i0</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i5</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.216ns  (44.5% logic, 55.5% route), 15 logic levels.

 Constraint Details:

      7.216ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.994ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R53C60A.CLK,R53C60A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299:ROUTE, 0.717,R53C60A.Q0,R53C58A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]:C1TOFCO_DEL, 0.355,R53C58A.B1,R53C58A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549:ROUTE, 0.000,R53C58A.FCO,R53C58B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:FCITOFCO_DEL, 0.056,R53C58B.FCI,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61C.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61C.D1,R55C61C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484:ROUTE, 0.748,R55C61C.F1,R55C65C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57367:C1TOFCO_DEL, 0.355,R55C65C.A1,R55C65C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.000,R55C65C.FCO,R55C65D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:FCITOF1_DEL, 0.349,R55C65D.FCI,R55C65D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689:ROUTE, 0.448,R55C65D.F1,R55C67D.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:CTOF_DEL, 0.180,R55C67D.D1,R55C67D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:ROUTE, 0.000,R55C67D.F1,R55C67D.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C60A.CLK to     R53C60A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.717<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]:R53C60A.Q0:R53C58A.B1:0.717">     R53C60A.Q0 to R53C58A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]</A>
C1TOFCO_DE  ---     0.355     R53C58A.B1 to    R53C58A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:R53C58A.FCO:R53C58B.FCI:0.000">    R53C58A.FCO to R53C58B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193</A>
FCITOFCO_D  ---     0.056    R53C58B.FCI to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61C.D1:0.481">   R55C59D.OFX0 to R55C61C.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61C.D1 to     R55C61C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57367:R55C61C.F1:R55C65C.A1:0.748">     R55C61C.F1 to R55C65C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57367">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57367</A>
C1TOFCO_DE  ---     0.355     R55C65C.A1 to    R55C65C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:R55C65C.FCO:R55C65D.FCI:0.000">    R55C65C.FCO to R55C65D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092</A>
FCITOF1_DE  ---     0.349    R55C65D.FCI to     R55C65D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689</A>
ROUTE         1     0.448<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:R55C65D.F1:R55C67D.D1:0.448">     R55C65D.F1 to R55C67D.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]</A>
CTOF_DEL    ---     0.180     R55C67D.D1 to     R55C67D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656:R55C67D.F1:R55C67D.DI1:0.000">     R55C67D.F1 to R55C67D.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.216   (44.5% logic, 55.5% route), 15 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R53C60A.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R53C60A.CLK:1.647"> PCSCLKDIV0.CDIVX to R53C60A.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C67D.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C67D.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C67D.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.994ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/tlp_seq_num_i0_i0</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i5</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.216ns  (44.5% logic, 55.5% route), 15 logic levels.

 Constraint Details:

      7.216ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.994ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R55C58A.CLK,R55C58A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351:ROUTE, 0.718,R55C58A.Q0,R53C58A.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]:C1TOFCO_DEL, 0.355,R53C58A.A1,R53C58A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549:ROUTE, 0.000,R53C58A.FCO,R53C58B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:FCITOFCO_DEL, 0.056,R53C58B.FCI,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61B.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61B.D0,R55C61B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5485:ROUTE, 0.747,R55C61B.F0,R55C65C.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57369:C0TOFCO_DEL, 0.355,R55C65C.B0,R55C65C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.000,R55C65C.FCO,R55C65D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:FCITOF1_DEL, 0.349,R55C65D.FCI,R55C65D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689:ROUTE, 0.448,R55C65D.F1,R55C67D.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:CTOF_DEL, 0.180,R55C67D.D1,R55C67D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:ROUTE, 0.000,R55C67D.F1,R55C67D.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R55C58A.CLK to     R55C58A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.718<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]:R55C58A.Q0:R53C58A.A1:0.718">     R55C58A.Q0 to R53C58A.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[0]</A>
C1TOFCO_DE  ---     0.355     R53C58A.A1 to    R53C58A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:R53C58A.FCO:R53C58B.FCI:0.000">    R53C58A.FCO to R53C58B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193</A>
FCITOFCO_D  ---     0.056    R53C58B.FCI to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61B.D0:0.481">   R55C59D.OFX0 to R55C61B.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61B.D0 to     R55C61B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5485">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5485</A>
ROUTE         1     0.747<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57369:R55C61B.F0:R55C65C.B0:0.747">     R55C61B.F0 to R55C65C.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57369">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57369</A>
C0TOFCO_DE  ---     0.355     R55C65C.B0 to    R55C65C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:R55C65C.FCO:R55C65D.FCI:0.000">    R55C65C.FCO to R55C65D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092</A>
FCITOF1_DE  ---     0.349    R55C65D.FCI to     R55C65D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689</A>
ROUTE         1     0.448<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:R55C65D.F1:R55C67D.D1:0.448">     R55C65D.F1 to R55C67D.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]</A>
CTOF_DEL    ---     0.180     R55C67D.D1 to     R55C67D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656:R55C67D.F1:R55C67D.DI1:0.000">     R55C67D.F1 to R55C67D.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.216   (44.5% logic, 55.5% route), 15 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C58A.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C58A.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C58A.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C67D.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C67D.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C67D.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.995ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/rtry_seq_num_i0_i0</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i5</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.215ns  (44.5% logic, 55.5% route), 15 logic levels.

 Constraint Details:

      7.215ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.995ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R53C60A.CLK,R53C60A.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299:ROUTE, 0.717,R53C60A.Q0,R53C58A.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]:C1TOFCO_DEL, 0.355,R53C58A.B1,R53C58A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549:ROUTE, 0.000,R53C58A.FCO,R53C58B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:FCITOFCO_DEL, 0.056,R53C58B.FCI,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61B.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61B.D0,R55C61B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5485:ROUTE, 0.747,R55C61B.F0,R55C65C.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57369:C0TOFCO_DEL, 0.355,R55C65C.B0,R55C65C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.000,R55C65C.FCO,R55C65D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:FCITOF1_DEL, 0.349,R55C65D.FCI,R55C65D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689:ROUTE, 0.448,R55C65D.F1,R55C67D.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:CTOF_DEL, 0.180,R55C67D.D1,R55C67D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:ROUTE, 0.000,R55C67D.F1,R55C67D.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C60A.CLK to     R53C60A.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.717<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]:R53C60A.Q0:R53C58A.B1:0.717">     R53C60A.Q0 to R53C58A.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/rtry_seq_num[0]</A>
C1TOFCO_DE  ---     0.355     R53C58A.B1 to    R53C58A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_549</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193:R53C58A.FCO:R53C58B.FCI:0.000">    R53C58A.FCO to R53C58B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58193</A>
FCITOFCO_D  ---     0.056    R53C58B.FCI to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61B.D0:0.481">   R55C59D.OFX0 to R55C61B.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61B.D0 to     R55C61B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5485">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5485</A>
ROUTE         1     0.747<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57369:R55C61B.F0:R55C65C.B0:0.747">     R55C61B.F0 to R55C65C.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57369">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57369</A>
C0TOFCO_DE  ---     0.355     R55C65C.B0 to    R55C65C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:R55C65C.FCO:R55C65D.FCI:0.000">    R55C65C.FCO to R55C65D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092</A>
FCITOF1_DE  ---     0.349    R55C65D.FCI to     R55C65D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689</A>
ROUTE         1     0.448<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:R55C65D.F1:R55C67D.D1:0.448">     R55C65D.F1 to R55C67D.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]</A>
CTOF_DEL    ---     0.180     R55C67D.D1 to     R55C67D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656:R55C67D.F1:R55C67D.DI1:0.000">     R55C67D.F1 to R55C67D.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.215   (44.5% logic, 55.5% route), 15 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R53C60A.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1299:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R53C60A.CLK:1.647"> PCSCLKDIV0.CDIVX to R53C60A.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C67D.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C67D.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C67D.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 0.995ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/tlp_seq_num_i0_i1</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i5</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.215ns  (44.5% logic, 55.5% route), 15 logic levels.

 Constraint Details:

      7.215ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 0.995ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.393,R55C58A.CLK,R55C58A.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351:ROUTE, 0.718,R55C58A.Q1,R53C58B.A0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[1]:C0TOFCO_DEL, 0.355,R53C58B.A0,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61C.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61C.D0,R55C61C.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484:ROUTE, 0.748,R55C61C.F0,R55C65B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:C1TOFCO_DEL, 0.355,R55C65B.A1,R55C65B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691:ROUTE, 0.000,R55C65B.FCO,R55C65C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:FCITOFCO_DEL, 0.056,R55C65C.FCI,R55C65C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.000,R55C65C.FCO,R55C65D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:FCITOF1_DEL, 0.349,R55C65D.FCI,R55C65D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689:ROUTE, 0.448,R55C65D.F1,R55C67D.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:CTOF_DEL, 0.180,R55C67D.D1,R55C67D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:ROUTE, 0.000,R55C67D.F1,R55C67D.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R55C58A.CLK to     R55C58A.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.718<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[1]:R55C58A.Q1:R53C58B.A0:0.718">     R55C58A.Q1 to R53C58B.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[1]</A>
C0TOFCO_DE  ---     0.355     R53C58B.A0 to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61C.D0:0.481">   R55C59D.OFX0 to R55C61C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61C.D0 to     R55C61C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371:R55C61C.F0:R55C65B.A1:0.748">     R55C61C.F0 to R55C65B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57371</A>
C1TOFCO_DE  ---     0.355     R55C65B.A1 to    R55C65B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_691</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091:R55C65B.FCO:R55C65C.FCI:0.000">    R55C65B.FCO to R55C65C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58091</A>
FCITOFCO_D  ---     0.056    R55C65C.FCI to    R55C65C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:R55C65C.FCO:R55C65D.FCI:0.000">    R55C65C.FCO to R55C65D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092</A>
FCITOF1_DE  ---     0.349    R55C65D.FCI to     R55C65D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689</A>
ROUTE         1     0.448<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:R55C65D.F1:R55C67D.D1:0.448">     R55C65D.F1 to R55C67D.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]</A>
CTOF_DEL    ---     0.180     R55C67D.D1 to     R55C67D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656:R55C67D.F1:R55C67D.DI1:0.000">     R55C67D.F1 to R55C67D.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.215   (44.5% logic, 55.5% route), 15 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C58A.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1351:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C58A.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C58A.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C67D.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C67D.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C67D.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.002ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/dfrm_ddata_i0_i3</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_pcie_cfg_cs/dev_sts__i1</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.208ns  (32.2% logic, 67.8% route), 11 logic levels.

 Constraint Details:

      7.208ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 1.002ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.393,R50C69B.CLK,R50C69B.Q1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414:ROUTE, 0.596,R50C69B.Q1,R48C69B.B1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/dfrm_ddata[3]:CTOF_DEL, 0.180,R48C69B.B1,R48C69B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038:ROUTE, 0.409,R48C69B.F1,R48C69B.B0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]:CTOF_DEL, 0.180,R48C69B.B0,R48C69B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038:ROUTE, 0.478,R48C69B.F0,R49C70B.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153:CTOOFX_DEL, 0.306,R49C70B.D0,R49C70B.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488:ROUTE, 0.308,R49C70B.OFX0,R47C70B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152:CTOF_DEL, 0.180,R47C70B.D1,R47C70B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582:ROUTE, 0.802,R47C70B.F1,R39C64B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542:CTOF_DEL, 0.180,R39C64B.D1,R39C64B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098:ROUTE, 0.284,R39C64B.F1,R39C64B.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n6:CTOF_DEL, 0.180,R39C64B.D0,R39C64B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098:ROUTE, 1.119,R39C64B.F0,R21C62C.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/cor_err:CTOF_DEL, 0.180,R21C62C.D1,R21C62C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_cfg_dec1/SLICE_5314:ROUTE, 0.273,R21C62C.F1,R21C62B.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n68080:CTOF_DEL, 0.180,R21C62B.D0,R21C62B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094:ROUTE, 0.147,R21C62B.F0,R21C62B.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543:CTOF_DEL, 0.180,R21C62B.D1,R21C62B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094:ROUTE, 0.473,R21C62B.F1,R21C61B.C0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/u1_main_sm/n5_adj_10815:CTOF_DEL, 0.180,R21C61B.C0,R21C61B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:ROUTE, 0.000,R21C61B.F0,R21C61B.DI0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60587">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R50C69B.CLK to     R50C69B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         6     0.596<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/dfrm_ddata[3]:R50C69B.Q1:R48C69B.B1:0.596">     R50C69B.Q1 to R48C69B.B1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/dfrm_ddata[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/dfrm_ddata[3]</A>
CTOF_DEL    ---     0.180     R48C69B.B1 to     R48C69B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038</A>
ROUTE         1     0.409<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]:R48C69B.F1:R48C69B.B0:0.409">     R48C69B.F1 to R48C69B.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_result[3]</A>
CTOF_DEL    ---     0.180     R48C69B.B0 to     R48C69B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5038</A>
ROUTE         1     0.478<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153:R48C69B.F0:R49C70B.D0:0.478">     R48C69B.F0 to R49C70B.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n28_adj_12153</A>
CTOOFX_DEL  ---     0.306     R49C70B.D0 to   R49C70B.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_4488</A>
ROUTE         1     0.308<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152:R49C70B.OFX0:R47C70B.D1:0.308">   R49C70B.OFX0 to R47C70B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n30_adj_12152</A>
CTOF_DEL    ---     0.180     R47C70B.D1 to     R47C70B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_1582</A>
ROUTE         5     0.802<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542:R47C70B.F1:R39C64B.D1:0.802">     R47C70B.F1 to R39C64B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/crc_ok_N_5542</A>
CTOF_DEL    ---     0.180     R39C64B.D1 to     R39C64B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098</A>
ROUTE         2     0.284<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n6:R39C64B.F1:R39C64B.D0:0.284">     R39C64B.F1 to R39C64B.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n6">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n6</A>
CTOF_DEL    ---     0.180     R39C64B.D0 to     R39C64B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5098</A>
ROUTE         6     1.119<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/cor_err:R39C64B.F0:R21C62C.D1:1.119">     R39C64B.F0 to R21C62C.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/cor_err">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/cor_err</A>
CTOF_DEL    ---     0.180     R21C62C.D1 to     R21C62C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_cfg_dec1/SLICE_5314">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/u1_cfg_dec1/SLICE_5314</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n68080:R21C62C.F1:R21C62B.D0:0.273">     R21C62C.F1 to R21C62B.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n68080">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_trnc/u1_cfg_top/n68080</A>
CTOF_DEL    ---     0.180     R21C62B.D0 to     R21C62B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094</A>
ROUTE         2     0.147<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543:R21C62B.F0:R21C62B.D1:0.147">     R21C62B.F0 to R21C62B.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n63543</A>
CTOF_DEL    ---     0.180     R21C62B.D1 to     R21C62B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_5094</A>
ROUTE         1     0.473<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/u1_main_sm/n5_adj_10815:R21C62B.F1:R21C61B.C0:0.473">     R21C62B.F1 to R21C61B.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/u1_main_sm/n5_adj_10815">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/u1_main_sm/n5_adj_10815</A>
CTOF_DEL    ---     0.180     R21C61B.C0 to     R21C61B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60587:R21C61B.F0:R21C61B.DI0:0.000">     R21C61B.F0 to R21C61B.DI0   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60587">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/n60587</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.208   (32.2% logic, 67.8% route), 11 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R50C69B.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_dfrm/SLICE_1414:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R50C69B.CLK:1.647"> PCSCLKDIV0.CDIVX to R50C69B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R21C61B.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/SLICE_1412:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R21C61B.CLK:1.647"> PCSCLKDIV0.CDIVX to R21C61B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.
<font color=#000000> 

Passed: The following path meets requirements by 1.003ns
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/tlp_seq_num_i0_i2</A>  (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/atblrd_ptr__i5</A>  (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A> +)

   Delay:               7.207ns  (43.8% logic, 56.2% route), 14 logic levels.

 Constraint Details:

      7.207ns physical path delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074 meets
      8.000ns delay constraint less
      0.000ns skew and
     -0.210ns DIN_SET requirement (totaling 8.210ns) by 1.003ns

 Physical Path Details:

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:REG_DEL, 0.395,R53C56B.CLK,R53C56B.Q0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352:ROUTE, 0.764,R53C56B.Q0,R53C58B.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[2]:C1TOFCO_DEL, 0.355,R53C58B.A1,R53C58B.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547:ROUTE, 0.000,R53C58B.FCO,R53C58C.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:FCITOFCO_DEL, 0.056,R53C58C.FCI,R53C58C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546:ROUTE, 0.000,R53C58C.FCO,R53C58D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:FCITOFCO_DEL, 0.056,R53C58D.FCI,R53C58D.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544:ROUTE, 0.000,R53C58D.FCO,R53C59A.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:FCITOFCO_DEL, 0.056,R53C59A.FCI,R53C59A.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543:ROUTE, 0.000,R53C59A.FCO,R53C59B.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:FCITOF0_DEL, 0.328,R53C59B.FCI,R53C59B.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541:ROUTE, 0.543,R53C59B.F0,R53C59D.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:CTOF_DEL, 0.180,R53C59D.A1,R53C59D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.273,R53C59D.F1,R53C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:CTOF_DEL, 0.180,R53C59D.D0,R53C59D.F0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259:ROUTE, 0.470,R53C59D.F0,R55C59B.C1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:CTOF_DEL, 0.180,R55C59B.C1,R55C59B.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255:ROUTE, 0.324,R55C59B.F1,R55C59D.D0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:CTOOFX_DEL, 0.306,R55C59D.D0,R55C59D.OFX0,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476:ROUTE, 0.481,R55C59D.OFX0,R55C61C.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:CTOF_DEL, 0.180,R55C61C.D1,R55C61C.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484:ROUTE, 0.748,R55C61C.F1,R55C65C.A1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57367:C1TOFCO_DEL, 0.355,R55C65C.A1,R55C65C.FCO,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690:ROUTE, 0.000,R55C65C.FCO,R55C65D.FCI,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:FCITOF1_DEL, 0.349,R55C65D.FCI,R55C65D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689:ROUTE, 0.448,R55C65D.F1,R55C67D.D1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:CTOF_DEL, 0.180,R55C67D.D1,R55C67D.F1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:ROUTE, 0.000,R55C67D.F1,R55C67D.DI1,U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">Data path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352 to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C56B.CLK to     R53C56B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         1     0.764<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[2]:R53C56B.Q0:R53C58B.A1:0.764">     R53C56B.Q0 to R53C58B.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/tlp_seq_num[2]</A>
C1TOFCO_DE  ---     0.355     R53C58B.A1 to    R53C58B.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_547</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194:R53C58B.FCO:R53C58C.FCI:0.000">    R53C58B.FCO to R53C58C.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58194</A>
FCITOFCO_D  ---     0.056    R53C58C.FCI to    R53C58C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_546</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195:R53C58C.FCO:R53C58D.FCI:0.000">    R53C58C.FCO to R53C58D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58195</A>
FCITOFCO_D  ---     0.056    R53C58D.FCI to    R53C58D.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_544</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196:R53C58D.FCO:R53C59A.FCI:0.000">    R53C58D.FCO to R53C59A.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58196</A>
FCITOFCO_D  ---     0.056    R53C59A.FCI to    R53C59A.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_543</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197:R53C59A.FCO:R53C59B.FCI:0.000">    R53C59A.FCO to R53C59B.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58197</A>
FCITOF0_DE  ---     0.328    R53C59B.FCI to     R53C59B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_541</A>
ROUTE         1     0.543<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]:R53C59B.F0:R53C59D.A1:0.543">     R53C59B.F0 to R53C59D.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/calc1[9]</A>
CTOF_DEL    ---     0.180     R53C59D.A1 to     R53C59D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         1     0.273<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896:R53C59D.F1:R53C59D.D0:0.273">     R53C59D.F1 to R53C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n62896</A>
CTOF_DEL    ---     0.180     R53C59D.D0 to     R53C59D.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5259</A>
ROUTE         2     0.470<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14:R53C59D.F0:R55C59B.C1:0.470">     R53C59D.F0 to R55C59B.C1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n14</A>
CTOF_DEL    ---     0.180     R55C59B.C1 to     R55C59B.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_5255</A>
ROUTE         9     0.324<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313:R55C59B.F1:R55C59D.D0:0.324">     R55C59B.F1 to R55C59D.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/nak_hold_timer_N_4313</A>
CTOOFX_DEL  ---     0.306     R55C59D.D0 to   R55C59D.OFX0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_4476</A>
ROUTE         8     0.481<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752:R55C59D.OFX0:R55C61C.D1:0.481">   R55C59D.OFX0 to R55C61C.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n752</A>
CTOF_DEL    ---     0.180     R55C61C.D1 to     R55C61C.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_5484</A>
ROUTE         1     0.748<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57367:R55C61C.F1:R55C65C.A1:0.748">     R55C61C.F1 to R55C65C.A1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57367">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n57367</A>
C1TOFCO_DE  ---     0.355     R55C65C.A1 to    R55C65C.FCO <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_690</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092:R55C65C.FCO:R55C65D.FCI:0.000">    R55C65C.FCO to R55C65D.FCI   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/n58092</A>
FCITOF1_DE  ---     0.349    R55C65D.FCI to     R55C65D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/SLICE_689</A>
ROUTE         1     0.448<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]:R55C65D.F1:R55C67D.D1:0.448">     R55C65D.F1 to R55C67D.D1    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/atblrd_ptr_7__N_4053[5]</A>
CTOF_DEL    ---     0.180     R55C67D.D1 to     R55C67D.F1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074</A>
ROUTE         1     0.000<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656:R55C67D.F1:R55C67D.DI1:0.000">     R55C67D.F1 to R55C67D.DI1   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/n11_adj_10656</A> (to <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
                  --------
                    7.207   (43.8% logic, 56.2% route), 14 logic levels.

 Clock Skew Details: 

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R53C56B.CLK,U1_CORE/s_u1_clk_125">Source Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1352:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R53C56B.CLK:1.647"> PCSCLKDIV0.CDIVX to R53C56B.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

      <A href="#@path:FREQUENCY NET 'U1_CORE/s_u1_clk_125' 125.000000 MHz PAR_ADJ 12.500000 ;:ROUTE, 1.647,PCSCLKDIV0.CDIVX,R55C67D.CLK,U1_CORE/s_u1_clk_125">Destination Clock Path</A> U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_clkdiv to U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_txtp/u1_txtp_rtry/SLICE_1074:

   Name    Fanout   Delay (ns)          Site               Resource
ROUTE       999     1.647<A href="#@net:U1_CORE/s_u1_clk_125:PCSCLKDIV0.CDIVX:R55C67D.CLK:1.647"> PCSCLKDIV0.CDIVX to R55C67D.CLK   </A> <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>
                  --------
                    1.647   (0.0% logic, 100.0% route), 0 logic levels.

Report:  139.276MHz is the maximum frequency for this preference.


</A><A name="BLOCK PATH FROM PORT 'PERST_N"></A>================================================================================
Preference: BLOCK PATH FROM PORT "PERST_N" ;
            25 items scored.
--------------------------------------------------------------------------------
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3632">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/phb</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:              10.406ns  (11.1% logic, 88.9% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.240<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R51C26A.LSR:2.240">     R52C42A.F0 to R51C26A.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.406   (11.1% logic, 88.9% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3619">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/phb_cnt[0]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:              10.406ns  (11.1% logic, 88.9% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.240<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R51C26D.LSR:2.240">     R52C42A.F0 to R51C26D.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.406   (11.1% logic, 88.9% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3633">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/phb_cnt[2]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/phb_cnt[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/phb_cnt[1]</A>

   Delay:              10.406ns  (11.1% logic, 88.9% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.240<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R51C26B.LSR:2.240">     R52C42A.F0 to R51C26B.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.406   (11.1% logic, 88.9% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3620">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[0]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:              10.379ns  (11.1% logic, 88.9% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.213<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R48C33A.LSR:2.213">     R52C42A.F0 to R48C33A.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.379   (11.1% logic, 88.9% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3645">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/sll_state[1]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)

   Delay:              10.364ns  (11.1% logic, 88.9% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.198<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R49C34C.LSR:2.198">     R52C42A.F0 to R49C34C.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                   10.364   (11.1% logic, 88.9% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3630">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[20]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[19]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[19]</A>

   Delay:              10.364ns  (11.1% logic, 88.9% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.198<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R49C34B.LSR:2.198">     R52C42A.F0 to R49C34B.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.364   (11.1% logic, 88.9% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3629">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[18]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[17]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[17]</A>

   Delay:              10.364ns  (11.1% logic, 88.9% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.198<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R49C34A.LSR:2.198">     R52C42A.F0 to R49C34A.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.364   (11.1% logic, 88.9% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3628">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[16]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[15]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[15]</A>

   Delay:              10.364ns  (11.1% logic, 88.9% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.198<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R49C34D.LSR:2.198">     R52C42A.F0 to R49C34D.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.364   (11.1% logic, 88.9% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3624">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[8]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[7]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[7]</A>

   Delay:              10.262ns  (11.2% logic, 88.8% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.096<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R49C33D.LSR:2.096">     R52C42A.F0 to R49C33D.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.262   (11.2% logic, 88.8% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3623">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[6]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[5]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[5]</A>

   Delay:              10.262ns  (11.2% logic, 88.8% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.096<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R49C32C.LSR:2.096">     R52C42A.F0 to R49C32C.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.262   (11.2% logic, 88.8% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3626">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[12]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[11]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[11]</A>

   Delay:              10.262ns  (11.2% logic, 88.8% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.096<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R49C33A.LSR:2.096">     R52C42A.F0 to R49C33A.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.262   (11.2% logic, 88.8% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3622">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[4]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[3]</A>

   Delay:              10.262ns  (11.2% logic, 88.8% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.096<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R49C32D.LSR:2.096">     R52C42A.F0 to R49C32D.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.262   (11.2% logic, 88.8% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3625">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[10]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[9]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[9]</A>

   Delay:              10.262ns  (11.2% logic, 88.8% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.096<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R49C33B.LSR:2.096">     R52C42A.F0 to R49C33B.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.262   (11.2% logic, 88.8% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3621">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[2]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount_diff[1]</A>

   Delay:              10.262ns  (11.2% logic, 88.8% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.096<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R49C32A.LSR:2.096">     R52C42A.F0 to R49C32A.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.262   (11.2% logic, 88.8% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3639">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/rhb_sync</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)

   Delay:              10.209ns  (11.3% logic, 88.7% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.043<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R51C29A.LSR:2.043">     R52C42A.F0 to R51C29A.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                   10.209   (11.3% logic, 88.7% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_235">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[0]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:              10.194ns  (11.3% logic, 88.7% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.028<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R47C34A.LSR:2.028">     R52C42A.F0 to R47C34A.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.194   (11.3% logic, 88.7% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_238">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[6]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[5]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[5]</A>

   Delay:              10.194ns  (11.3% logic, 88.7% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.028<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R47C34D.LSR:2.028">     R52C42A.F0 to R47C34D.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.194   (11.3% logic, 88.7% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_237">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[4]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[3]</A>

   Delay:              10.194ns  (11.3% logic, 88.7% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.028<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R47C34C.LSR:2.028">     R52C42A.F0 to R47C34C.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.194   (11.3% logic, 88.7% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_236">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[2]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/pcount[1]</A>

   Delay:              10.194ns  (11.3% logic, 88.7% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     2.028<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R47C34B.LSR:2.028">     R52C42A.F0 to R47C34B.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                   10.194   (11.3% logic, 88.7% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3635">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/ppul_sync</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A> +)

   Delay:               9.969ns  (11.5% logic, 88.5% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     1.803<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R50C36C.LSR:1.803">     R52C42A.F0 to R50C36C.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_pclk</A>)
                  --------
                    9.969   (11.5% logic, 88.5% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_5682">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/rtc_pul_p1</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)

   Delay:               9.818ns  (11.7% logic, 88.3% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     1.652<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R50C35C.LSR:1.652">     R52C42A.F0 to R50C35C.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    9.818   (11.7% logic, 88.3% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_3640">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/rhb_sync_p2</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/rhb_sync_p1">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/rhb_sync_p1</A>

   Delay:               9.777ns  (11.8% logic, 88.2% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     1.611<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R51C37A.LSR:1.611">     R52C42A.F0 to R51C37A.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    9.777   (11.8% logic, 88.2% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_248">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/rhb_wait_cnt[2]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/rhb_wait_cnt[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/rhb_wait_cnt[1]</A>

   Delay:               9.670ns  (11.9% logic, 88.1% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     1.504<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R49C36B.LSR:1.504">     R52C42A.F0 to R49C36B.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    9.670   (11.9% logic, 88.1% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_247">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/rhb_wait_cnt[0]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)

   Delay:               9.670ns  (11.9% logic, 88.1% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     1.504<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R49C36A.LSR:1.504">     R52C42A.F0 to R49C36A.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    9.670   (11.9% logic, 88.1% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         Port       Pad            <A href="#@comp:PERST_N">PERST_N</A>
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/SLICE_249">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/rhb_wait_cnt[4]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/rhb_wait_cnt[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pcs_top_0/sll_inst/rhb_wait_cnt[3]</A>

   Delay:               9.670ns  (11.9% logic, 88.1% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
PADI_DEL    ---     0.970         A6.PAD to       A6.PADDI <A href="#@comp:PERST_N">PERST_N</A>
ROUTE        30     7.016<A href="#@net:PERST_N_c:A6.PADDI:R52C42A.B0:7.016">       A6.PADDI to R52C42A.B0    </A> <A href="#@net:PERST_N_c">PERST_N_c</A>
CTOF_DEL    ---     0.180     R52C42A.B0 to     R52C42A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6408</A>
ROUTE        53     1.504<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0:R52C42A.F0:R49C36C.LSR:1.504">     R52C42A.F0 to R49C36C.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/sli_rst_wire0</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/s_u1_refclk</A>)
                  --------
                    9.670   (11.9% logic, 88.1% route), 2 logic levels.


</A><A name="BLOCK PATH FROM CELL '*ctc_reset_chx*"></A>================================================================================
Preference: BLOCK PATH FROM CELL "*ctc_reset_chx*" ;
            25 items scored.
--------------------------------------------------------------------------------
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3704">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_87</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_88">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_88</A>

   Delay:               2.946ns  (19.5% logic, 80.5% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.389<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R67C53A.LSR:1.389">     R64C47A.F0 to R67C53A.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.946   (19.5% logic, 80.5% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3706">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_84</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.946ns  (19.5% logic, 80.5% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.389<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R67C53D.LSR:1.389">     R64C47A.F0 to R67C53D.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.946   (19.5% logic, 80.5% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_3744">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d2[1]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d2[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d2[0]</A>

   Delay:               2.946ns  (19.5% logic, 80.5% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.389<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R67C54D.LSR:1.389">     R64C47A.F0 to R67C54D.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.946   (19.5% logic, 80.5% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3705">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_85</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_86">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_86</A>

   Delay:               2.946ns  (19.5% logic, 80.5% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.389<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R67C53C.LSR:1.389">     R64C47A.F0 to R67C53C.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.946   (19.5% logic, 80.5% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_27</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_28">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_28</A>

   Delay:               2.935ns  (19.6% logic, 80.4% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.378<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R65C51C.LSR:1.378">     R64C47A.F0 to R65C51C.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.935   (19.6% logic, 80.4% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_331">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_4</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_5">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_5</A>

   Delay:               2.934ns  (19.6% logic, 80.4% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.377<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R67C56B.LSR:1.377">     R64C47A.F0 to R67C56B.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.934   (19.6% logic, 80.4% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_333">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_1</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.934ns  (19.6% logic, 80.4% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.377<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R67C56D.LSR:1.377">     R64C47A.F0 to R67C56D.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.934   (19.6% logic, 80.4% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_332">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_2</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_3">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_3</A>

   Delay:               2.934ns  (19.6% logic, 80.4% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.377<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R67C56C.LSR:1.377">     R64C47A.F0 to R67C56C.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.934   (19.6% logic, 80.4% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_320">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_12</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.893ns  (19.9% logic, 80.1% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.336<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R66C55A.LSR:1.336">     R64C47A.F0 to R66C55A.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.893   (19.9% logic, 80.1% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_305">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_90</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_91">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_91</A>

   Delay:               2.893ns  (19.9% logic, 80.1% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.336<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R67C55C.LSR:1.336">     R64C47A.F0 to R67C55C.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.893   (19.9% logic, 80.1% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_304">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_92</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_93">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_93</A>

   Delay:               2.893ns  (19.9% logic, 80.1% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.336<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R67C55B.LSR:1.336">     R64C47A.F0 to R67C55B.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.893   (19.9% logic, 80.1% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_306">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_89</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.893ns  (19.9% logic, 80.1% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.336<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R67C55D.LSR:1.336">     R64C47A.F0 to R67C55D.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.893   (19.9% logic, 80.1% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_5366">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_79</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.893ns  (19.9% logic, 80.1% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.336<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R66C55B.LSR:1.336">     R64C47A.F0 to R66C55B.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.893   (19.9% logic, 80.1% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_3747">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d2[7]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d2[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d2[6]</A>

   Delay:               2.841ns  (20.2% logic, 79.8% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.284<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R65C48B.LSR:1.284">     R64C47A.F0 to R65C48B.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.841   (20.2% logic, 79.8% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_3745">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d2[3]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d2[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d2[2]</A>

   Delay:               2.840ns  (20.2% logic, 79.8% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.283<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R68C53B.LSR:1.283">     R64C47A.F0 to R68C53B.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.840   (20.2% logic, 79.8% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3713">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_80</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_81">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_81</A>

   Delay:               2.670ns  (21.5% logic, 78.5% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.113<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R66C53B.LSR:1.113">     R64C47A.F0 to R66C53B.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.670   (21.5% logic, 78.5% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_302">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_0</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.670ns  (21.5% logic, 78.5% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.113<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R66C57A.LSR:1.113">     R64C47A.F0 to R66C57A.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.670   (21.5% logic, 78.5% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/SLICE_3712">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_82</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_83">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/ctc_fifo_U/FF_83</A>

   Delay:               2.670ns  (21.5% logic, 78.5% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.113<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R66C53C.LSR:1.113">     R64C47A.F0 to R66C53C.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.670   (21.5% logic, 78.5% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_3748">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d2[9]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d2[8]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d2[8]</A>

   Delay:               2.659ns  (21.6% logic, 78.4% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.102<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R67C52B.LSR:1.102">     R64C47A.F0 to R67C52B.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.659   (21.6% logic, 78.4% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_3746">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d2[5]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d2[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d2[4]</A>

   Delay:               2.659ns  (21.6% logic, 78.4% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.102<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R68C52A.LSR:1.102">     R64C47A.F0 to R68C52A.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.659   (21.6% logic, 78.4% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_3732">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d0[5]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d0[4]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d0[4]</A>

   Delay:               2.581ns  (22.3% logic, 77.7% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.024<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R68C47A.LSR:1.024">     R64C47A.F0 to R68C47A.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.581   (22.3% logic, 77.7% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_3730">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d0[1]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d0[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d0[0]</A>

   Delay:               2.581ns  (22.3% logic, 77.7% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.024<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R67C47C.LSR:1.024">     R64C47A.F0 to R67C47C.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.581   (22.3% logic, 77.7% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_3731">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d0[3]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d0[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d0[2]</A>

   Delay:               2.581ns  (22.3% logic, 77.7% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.024<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R68C48A.LSR:1.024">     R64C47A.F0 to R68C48A.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.581   (22.3% logic, 77.7% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_3723">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/in_det_BC_1C</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)

   Delay:               2.581ns  (22.3% logic, 77.7% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.024<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R67C48A.LSR:1.024">     R64C47A.F0 to R67C48A.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.581   (22.3% logic, 77.7% route), 2 logic levels.
<font color=#000000> 

Blocked: 
 </font>
 Logical Details:  Cell type  Pin type       Cell/ASIC name  (clock net +/-)

   Source:         FF         Q              <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>  (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
   Destination:    FF         Data in        <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/SLICE_3733">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d0[7]</A>  (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A> +)
                   FF                        <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d0[6]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/u0_ctc/write_data_d0[6]</A>

   Delay:               2.581ns  (22.3% logic, 77.7% route), 2 logic levels.

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R59C41B.CLK to     R59C41B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_3663</A> (from <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
ROUTE         1     0.982<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx:R59C41B.Q0:R64C47A.B0:0.982">     R59C41B.Q0 to R64C47A.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/ctc_reset_chx</A>
CTOF_DEL    ---     0.180     R64C47A.B0 to     R64C47A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/SLICE_5696</A>
ROUTE        90     1.024<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i:R64C47A.F0:R67C48C.LSR:1.024">     R64C47A.F0 to R67C48C.LSR   </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/pipe_top_0/chx_RESET_n_i</A> (to <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_rx_fclk_0</A>)
                  --------
                    2.581   (22.3% logic, 77.7% route), 2 logic levels.


</A><A name="Unconstrained: CLOCK_DOMAIN
"></A>================================================================================
Preference: Unconstrained: CLOCK_DOMAIN
            0 unconstrained paths found
--------------------------------------------------------------------------------


</A><A name="Unconstrained: INPUT_SETUP
"></A>================================================================================
Preference: Unconstrained: INPUT_SETUP
            0 unconstrained paths found
--------------------------------------------------------------------------------


</A><A name="Unconstrained: CLOCK_TO_OUT
"></A>================================================================================
Preference: Unconstrained: CLOCK_TO_OUT
            6 unconstrained paths found
--------------------------------------------------------------------------------

Unconstrained Preference:
   CLOCK_TO_OUT PORT "LTSSM_S0" CLKNET "U1_CORE/s_u1_clk_125" 

Report:    7.792ns delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/SLICE_1022 to LTSSM_S0

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R56C35B.CLK to     R56C35B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/SLICE_1022">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/SLICE_1022</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE        13     2.588<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/s_u1_ltssm_state[0]:R56C35B.Q0:R35C51B.A0:2.588">     R56C35B.Q0 to R35C51B.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/s_u1_ltssm_state[0]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/s_u1_ltssm_state[0]</A>
CTOF_DEL    ---     0.180     R35C51B.A0 to     R35C51B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6411">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6411</A>
ROUTE         1     2.863<A href="#@net:s_u1_ltssm_state_i[0]:R35C51B.F0:F16.PADDO:2.863">     R35C51B.F0 to F16.PADDO     </A> <A href="#@net:s_u1_ltssm_state_i[0]">s_u1_ltssm_state_i[0]</A>
DOPAD_DEL   ---     1.766      F16.PADDO to        F16.PAD <A href="#@comp:LTSSM_S0">LTSSM_S0</A>
                  --------
                    7.792   (30.0% logic, 70.0% route), 3 logic levels.

Unconstrained Preference:
   CLOCK_TO_OUT PORT "LTSSM_S1" CLKNET "U1_CORE/s_u1_clk_125" 

Report:    7.307ns delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/SLICE_1022 to LTSSM_S1

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R56C35B.CLK to     R56C35B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/SLICE_1022">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/SLICE_1022</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE        10     2.614<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/s_u1_ltssm_state[1]:R56C35B.Q1:R35C60B.C0:2.614">     R56C35B.Q1 to R35C60B.C0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/s_u1_ltssm_state[1]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/s_u1_ltssm_state[1]</A>
CTOF_DEL    ---     0.180     R35C60B.C0 to     R35C60B.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6412">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6412</A>
ROUTE         1     2.354<A href="#@net:s_u1_ltssm_state_i[1]:R35C60B.F0:E17.PADDO:2.354">     R35C60B.F0 to E17.PADDO     </A> <A href="#@net:s_u1_ltssm_state_i[1]">s_u1_ltssm_state_i[1]</A>
DOPAD_DEL   ---     1.766      E17.PADDO to        E17.PAD <A href="#@comp:LTSSM_S1">LTSSM_S1</A>
                  --------
                    7.307   (32.0% logic, 68.0% route), 3 logic levels.

Unconstrained Preference:
   CLOCK_TO_OUT PORT "LTSSM_S2" CLKNET "U1_CORE/s_u1_clk_125" 

Report:    7.005ns delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/SLICE_1023 to LTSSM_S2

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R53C35B.CLK to     R53C35B.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/SLICE_1023">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/SLICE_1023</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE        12     1.973<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/s_u1_ltssm_state[2]:R53C35B.Q0:R35C51C.D0:1.973">     R53C35B.Q0 to R35C51C.D0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/s_u1_ltssm_state[2]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/s_u1_ltssm_state[2]</A>
CTOF_DEL    ---     0.180     R35C51C.D0 to     R35C51C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6413">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6413</A>
ROUTE         1     2.691<A href="#@net:s_u1_ltssm_state_i[2]:R35C51C.F0:F18.PADDO:2.691">     R35C51C.F0 to F18.PADDO     </A> <A href="#@net:s_u1_ltssm_state_i[2]">s_u1_ltssm_state_i[2]</A>
DOPAD_DEL   ---     1.766      F18.PADDO to        F18.PAD <A href="#@comp:LTSSM_S2">LTSSM_S2</A>
                  --------
                    7.005   (33.4% logic, 66.6% route), 3 logic levels.

Unconstrained Preference:
   CLOCK_TO_OUT PORT "LTSSM_S3" CLKNET "U1_CORE/s_u1_clk_125" 

Report:    6.961ns delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/SLICE_1023 to LTSSM_S3

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.393    R53C35B.CLK to     R53C35B.Q1 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/SLICE_1023">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_phy/u1_ltssm/SLICE_1023</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE        11     1.875<A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/s_u1_ltssm_state[3]:R53C35B.Q1:R35C45A.A0:1.875">     R53C35B.Q1 to R35C45A.A0    </A> <A href="#@net:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/s_u1_ltssm_state[3]">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/s_u1_ltssm_state[3]</A>
CTOF_DEL    ---     0.180     R35C45A.A0 to     R35C45A.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6414">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6414</A>
ROUTE         1     2.747<A href="#@net:s_u1_ltssm_state_i[3]:R35C45A.F0:F17.PADDO:2.747">     R35C45A.F0 to F17.PADDO     </A> <A href="#@net:s_u1_ltssm_state_i[3]">s_u1_ltssm_state_i[3]</A>
DOPAD_DEL   ---     1.766      F17.PADDO to        F17.PAD <A href="#@comp:LTSSM_S3">LTSSM_S3</A>
                  --------
                    6.961   (33.6% logic, 66.4% route), 3 logic levels.

Unconstrained Preference:
   CLOCK_TO_OUT PORT "DL_UP" CLKNET "U1_CORE/s_u1_clk_125" 

Report:    6.566ns delay U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_lcmfci/SLICE_4143 to DL_UP

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R40C63D.CLK to     R40C63D.Q0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_lcmfci/SLICE_4143">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/u1_dut/u1_dut/u1_dut/u1_dll/u1_lcmfci/SLICE_4143</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE        57     2.419<A href="#@net:U1_CORE/U1_PCIE/s_u1_dl_up:R40C63D.Q0:R25C65C.B0:2.419">     R40C63D.Q0 to R25C65C.B0    </A> <A href="#@net:U1_CORE/U1_PCIE/s_u1_dl_up">U1_CORE/U1_PCIE/s_u1_dl_up</A>
CTOF_DEL    ---     0.180     R25C65C.B0 to     R25C65C.F0 <A href="#@comp:U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6410">U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_GEN1.U1_PCIE/x_pcie_inst/SLICE_6410</A>
ROUTE         1     1.806<A href="#@net:s_u1_dl_up_i:R25C65C.F0:E18.PADDO:1.806">     R25C65C.F0 to E18.PADDO     </A> <A href="#@net:s_u1_dl_up_i">s_u1_dl_up_i</A>
DOPAD_DEL   ---     1.766      E18.PADDO to        E18.PAD <A href="#@comp:DL_UP">DL_UP</A>
                  --------
                    6.566   (35.7% logic, 64.3% route), 3 logic levels.

Unconstrained Preference:
   CLOCK_TO_OUT PORT "TICK_CLK" CLKNET "U1_CORE/s_u1_clk_125" 

Report:    2.898ns delay U1_CORE/U2_RTC/SLICE_1005 to TICK_CLK

   Name    Fanout   Delay (ns)          Site               Resource
REG_DEL     ---     0.395    R11C88A.CLK to     R11C88A.Q0 <A href="#@comp:U1_CORE/U2_RTC/SLICE_1005">U1_CORE/U2_RTC/SLICE_1005</A> (from <A href="#@net:U1_CORE/s_u1_clk_125">U1_CORE/s_u1_clk_125</A>)
ROUTE         2     0.737<A href="#@net:TICK_CLK_c:R11C88A.Q0:E16.PADDO:0.737">     R11C88A.Q0 to E16.PADDO     </A> <A href="#@net:TICK_CLK_c">TICK_CLK_c</A>
DOPAD_DEL   ---     1.766      E16.PADDO to        E16.PAD <A href="#@comp:TICK_CLK">TICK_CLK</A>
                  --------
                    2.898   (74.6% logic, 25.4% route), 2 logic levels.


</A><A name="Unconstrained: MAXDELAY
"></A>================================================================================
Preference: Unconstrained: MAXDELAY
            0 unconstrained paths found
--------------------------------------------------------------------------------

<A name="Report Summary"></A><B><U><big>Report Summary</big></U></B>
--------------
----------------------------------------------------------------------------
Preference                              |   Constraint|       Actual|Levels
----------------------------------------------------------------------------
                                        |             |             |
FREQUENCY NET                           |             |             |
"U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_G|             |             |
EN1.U1_PCIE/s_u1_refclk" 100.000000 MHz |             |             |
PAR_ADJ 10.000000 ;                     |  100.000 MHz|  232.450 MHz|   5  
                                        |             |             |
FREQUENCY NET                           |             |             |
"U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_G|             |             |
EN1.U1_PCIE/x_pcie_inst/pclk"           |             |             |
250.000000 MHz PAR_ADJ 25.000000 ;      |  250.000 MHz|  312.500 MHz|   0  
                                        |             |             |
FREQUENCY NET                           |             |             |
"U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_G|             |             |
EN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/ff_r|             |             |
x_fclk_0" 250.000000 MHz PAR_ADJ        |             |             |
25.000000 ;                             |  250.000 MHz|  359.842 MHz|   6  
                                        |             |             |
FREQUENCY NET                           |             |             |
"U1_CORE/U1_PCIE/U2_PCIE_IP/U1_ECP5.U1_G|             |             |
EN1.U1_PCIE/x_pcie_inst/u1_pcs_pipe/tx_p|             |             |
clk" 250.000000 MHz PAR_ADJ 25.000000 ; |  250.000 MHz|  311.818 MHz|  14  
                                        |             |             |
FREQUENCY NET "U1_CORE/s_u1_clk_125"    |             |             |
125.000000 MHz PAR_ADJ 12.500000 ;      |  125.000 MHz|  139.276 MHz|  10  
                                        |             |             |
----------------------------------------------------------------------------


All preferences were met.


<A name="Clock Domains Analysis"></A><B><U><big>Clock Domains Analysis</big></U></B>
------------------------

No clock domain analysis is done. To analyze clock domains, please remove the BLOCK INTERCLOCKDOMAIN PATHS preference.


--------------------------------------------------------------------------------

                <A name="Connections not covered by the preferences"></A><B><U><big>Connections not covered by the preferences</big></U></B>
--------------------------------------------------------------------------------

     Delay                        Element                 Net


--------------------------------------------------------------------------------


Timing summary (Setup):
---------------

Timing errors: 0  Score: 0
Cumulative negative slack: 0

Constraints cover 89334 paths, 5 nets, and 40851 connections (100.00% coverage)

