# Práctica 2. Counter BCD con clock up-down
Fátima Álvarez Nuño <br/>
A01645815 <br/>
09/03/25 <br/>
<br/>

## *OBJETIVO:* <br/>
Diseñar e implementar un contador ascendente-descendente en Verilog para la FPGA DE10-Lite, integrando un divisor de reloj que sirve para ajustar la velocidad de conteo y mejorar la visualización, señal 'enable' que habilita o deshabilita el conteo, señal 'load' que permite agregar un valor específico, un switch up/down que nos ayuda a configurar si el conteo es ascendente o descendente y por último los displays de 7 segmentos para mostar el valor actual de contador.  
<br/>

## *MATERIALES NECESARIOS:* <br/>
* Tarjeta FPGA DE10-Lite (10M50DAF484C7G). <br/>
* Cable USB Blaster para la programación. <br/>
* Software Intel Quartus Prime Lite. <br/>
* Código en Verilog y TestBench. <br/>
<br/>

## *DESCRIPCIÓN DEL FUNCIONAMIENTO:* <br/>

## *DESARROLLO DE LA PRÁCTICA:* <br/>
RTL VIEWER: <br/>
RTL VIEWER:

## *CONCLUSIÓN:* <br/>
