read_verilog -sv top_power.sv
hierarchy -top TopModule
proc; opt
techmap; opt
abc -g AND,OR,XOR,MUX
stat
