


![[A_Flexible_Saturation_Limiter_for_DC-Link_Voltage_Control_of_Grid-Forming_Inverters.pdf]]

---

# グリッドフォーミングインバータの直流リンク電圧制御における柔軟なサチュレーションリミッタ

## 概要

本研究では、グリッドフォーミング（GFM）インバータの直流リンク電圧制御（DVC）に用いられるサチュレーションリミッタの影響を分析し、柔軟なサチュレーションリミッタ（FSL）を提案する。従来のサチュレーションリミッタ（CSL）は過渡安定性を向上させるが、直流リンク電圧の上昇を招き、過電圧保護を作動させるリスクがある。FSLは直流リンク電圧がピークに達した後にのみ制限を適用することで、過渡安定性を維持しながら過電圧の影響を抑制する。実験結果により、FSLの有効性が確認された。

---

## 1. 背景

グリッドフォーミングインバータは、周波数サポートや電圧制御など、多様な機能を担うことが求められている。特に、過渡安定性（大きな外乱に対して同期を維持する能力）は、GFMインバータの信頼性にとって重要である。

従来の研究では、直流リンク電圧を一定と仮定することが多かった。しかし、DVCの制御パラメータが過渡安定性に影響を与えることが最近の研究で指摘されている。比例ゲインが大きいほど過渡安定性が向上するが、サチュレーションリミッタの影響については十分に検討されていない。

---

## 2. 従来のサチュレーションリミッタ（CSL）の影響

### 役割

- 制御出力を制限し、過負荷を防ぐ
- GFMインバータが大きな外乱後にグリッドとの同期を維持しやすくなる

### 過渡安定性への影響

- CSLは一時的なダンピングを提供し、過渡安定性を向上させる
- しきい値が低いほどダンピングが強くなるが、直流リンク電圧のピーク値が上昇
- 過電圧保護が作動する可能性がある

### 数式表現

GFMインバータの出力電力 PeP_e と電力角 δ\delta の関係：

$$
P_e = \frac{3}{2} \frac{E V_g \sin(\delta)}{X_g}
$$
直流リンク電圧のピーク値 Vdc_peakV_{dc\_peak} を決定する積分面積：
$$
S_B = \frac{1}{2} C_{dc} (V_{dc\_peak}^2 - V_{dc}^2)
$$
SBS_B が大きいほど $V_{dc\_peak}$ も増大する。

---

## 3. 提案手法：柔軟なサチュレーションリミッタ（FSL）

### 設計

- 直流リンク電圧がピークに達した瞬間のみ制限を適用
- 直流リンク電圧の時間微分 dVdc/dtdV_{dc}/dt を監視し、正から負に変化した瞬間にしきい値を適用
- ピーク以前は制限を加えないため、過電圧リスクを抑制

### 数式表現

サチュレーションリミッタの動作：

Pref′={Pref(t<tc)Plim(t≥tc)P_{\text{ref}}' = \begin{cases} P_{\text{ref}} & (t < t_c) \\ P_{\text{lim}} & (t \geq t_c) \end{cases}

ここで tct_c は直流リンク電圧がピークに達した瞬間。

### 制御ロジック

1. **通常時**（安定動作）：スイッチ S0S_0 に接続（制限なし）
2. **外乱発生後**：
    - 直流リンク電圧のピーク時にスイッチ S1S_1 へ切り替え
    - しきい値 PlimP_{\text{lim}} でアクティブパワー参照を制限
3. **安定後**（復帰時）：S0S_0 に戻る

---

## 4. 実験結果

### CSLとFSLの比較

|しきい値|過渡安定性（パワー角）|直流リンク電圧ピーク|
|---|---|---|
|CSL（1.1 p.u.）|0.232 rad（良好）|+84.34V（大）|
|FSL（1.1 p.u.）|0.237 rad（良好）|+61.92V（小）|

- CSLは過渡安定性向上に効果的だが、過電圧問題が発生
- FSLは過渡安定性を維持しつつ、直流リンク電圧の上昇を抑制

### 波形比較

- **CSL**
    - 外乱後、即座に制限を適用
    - パワー角のオーバーシュートを抑制
    - 直流リンク電圧が過大
- **FSL**
    - 直流リンク電圧がピークに達するまでは制限なし
    - ピーク後に制限を適用
    - 過電圧が大幅に抑制

---

## 5. 結論

- CSLは過渡安定性を向上させるが、直流リンク電圧を過度に上昇させる
- FSLは、直流リンク電圧のピーク後に制限を適用することで、過渡安定性を維持しつつ過電圧を抑制
- 実験結果により、FSLがGFMインバータの過渡安定性を向上しつつ、直流リンク電圧の抑制に有効であることが確認された

## **本論文の主な貢献**

1. **CSL（従来のサチュレーションリミッタ）が過渡安定性に与える正の影響を分析**
        - 外乱後の過渡的なダンピングを増加させることで、GFMインバータの安定性を向上させる
2. **CSLが直流リンク電圧に与える悪影響を特定**
        - 直流リンク電圧の急激な上昇を引き起こし、過電圧保護を作動させる可能性がある
3. **FSL（柔軟なサチュレーションリミッタ）の提案**
        - 直流リンク電圧の過電圧問題を抑制しつつ、GFMインバータの過渡安定性を向上させる



以下に、**第2章（GFMインバータの大信号モデル）**と**第3章（従来のサチュレーションリミッタの影響）**を整理しました。

---

# **2. GFMインバータの大信号モデル**

## **2.1 システム概要**

GFMインバータの単線結線図を以下に示す。

- **PdP_d**：直流リンクに供給される電力
- **Lf,CfL_f, C_f**：LCフィルタのインダクタおよびコンデンサ
- **VgV_g**：グリッド電圧
- **ii**：コンバータ側の電流
- **E,θE, \theta**：電圧基準 erefe_{\text{ref}} の振幅と位相（パワー制御ループにより生成）
- **ee**：共通結合点（PCC）での電圧
- **Vdcref,VdcV_{\text{dc}}^{\text{ref}}, V_{\text{dc}}**：直流リンク電圧の基準値および実際の値

PCC電圧 ee は、内部の二重ループベクトル電圧制御により、基準電圧 erefe_{\text{ref}} に追従するよう制御される。  
DVCの影響を定常動作点に依存しないようにするため、本研究では**V二乗制御**を適用する。

---

## **2.2 数学モデル**

### **(1) アクティブパワーの制御式**

アクティブパワー基準 PrefP_{\text{ref}} は、以下のPI制御式で決定される：

$$
P_{\text{ref}} = \left( k_{pdc} + \frac{k_{idc}}{s} \right) \cdot \left( V_{\text{dc}}^2 - (V_{\text{dc}}^{\text{ref}})^2 \right)
$$
ここで、

- **kpdck_{pdc}**：DVCの比例ゲイン
- **kidck_{idc}**：DVCの積分ゲイン

GFMインバータの過負荷を防ぐため、PrefP_{\text{ref}} にはサチュレーションリミッタ（CSL）が適用される。

---

### **(2) 出力電力の表現**

GFMインバータのアクティブ電力とリアクティブ電力は以下の式で表される：
$$
P_e = \frac{3}{2} \frac{E V_g \sin(\delta)}{X_g},  Q_e = \frac{3}{2} \frac{E^2 - E V_g \cos(\delta)}{X_g}
$$
ここで、

- **δ\delta**：システムのパワー角（電圧 ee とグリッド電圧 vgv_g の位相差）

---

### **(3) 周波数制御**

周波数偏差 Δω\Delta \omega は以下の式で定義される：
$$
\Delta \omega = k_{pf} \cdot (P_{\text{ref}} - P_e)
$$
- **kpfk_{pf}**：PP-ff ドロップ制御の係数

---

### **(4) 電圧制御**

Q-E ドロップ制御の制御則：
$$
E = E_0 + k_q (Q_{\text{ref}} - Q_e)
$$
- **kqk_q**：Q-E ドロップ制御の係数
- **E0E_0**：定格電圧

さらに、**EE の導出式**：
$$
E = \frac{1}{3 k_q} \left[ 1.5 k_q V_g \cos(\delta) - X_g + \sqrt{(X_g - 1.5 k_q E \cos(\delta))^2 + 6 k_q X_g (E_0 + k_q Q_{\text{ref}})} \right]
$$
---

## **2.3 GFMインバータの大信号モデル**

電圧ループの応答はパワーループやDVCループより高速なため、過渡安定性解析では**理想的な参照追従特性を持つものと仮定**する。この仮定のもと、大信号モデルは以下の連立方程式で表される：
$$
\frac{d \delta}{dt} = k_{pf} (P_{\text{ref}} - P_e)
$$
$$
\frac{d (V_{\text{dc}}^2)}{dt} = \frac{2}{C_{\text{dc}}} (P_d - P_e) 
$$
$$
\frac{d P_{\text{ref}}}{dt} = \frac{1}{2 k_{idc}} (V_{\text{dc}}^2 - (V_{\text{dc}}^{\text{ref}})^2) + \frac{k_{pdc}}{C_{\text{dc}}} (P_d - P_e)
$$
---

# **3. 従来のサチュレーションリミッタ（CSL）の影響**

## **3.1 過渡安定性の条件**

過渡安定性を確保するためには、次の条件を満たす必要がある：

$$
P_d = \frac{3}{2} \frac{E V_g}{X_g} \sin(\delta) V_{\text{dc}} = V_{\text{dc}}^{\text{ref}}\Delta P_{\text{ref}} = 0
$$
このとき、新たな**平衡点（EP）**の存在が安定性を決定する。

---

## **3.2 位相ポートレート解析**

- **小さい位相ジャンプ（θg_jump=π/9,π/4\theta_{g\_jump} = \pi/9, \pi/4 rad）**：安定な平衡点（SEP）へ収束
- **大きな位相ジャンプ（θg_jump=π/3\theta_{g\_jump} = \pi/3 rad）**：グリッドとの同期を喪失（LOS）

CSLを適用すると、しきい値を低くすることで過渡安定性が向上する。

---

## **3.3 CSLの安定化メカニズム**

- CSLは、パワー制御ループにおける電力誤差を修正することで**一時的なダンピング**を提供
- このダンピング係数は、CSLのしきい値が低いほど強くなる
- **一方で、しきい値を低くしすぎると直流リンク電圧が上昇する**

---

## **3.4 CSLが直流リンク電圧に与える影響**

CSLの適用により、直流リンク電圧 $V_{\text{dc}}$ のピーク値は次のように決定される：
$$
S_B = \int_{t_0}^{t_1} (P_d - P_e) dt = \frac{1}{2} C_{\text{dc}} (V_{\text{dc\_peak}}^2 - V_{\text{dc}}^{\text{ref}}^2)
$$
- **CSLを適用すると、Δω\Delta \omega が抑制されるため、EP到達時間が長くなる**
- **結果として、ピーク電圧 Vdc_peakV_{\text{dc\_peak}} が上昇**
- **特にしきい値が低い場合、過電圧保護が作動する可能性が高まる**

---

## **表1: システムパラメータ**

| **記号**                       | **項目**      | **値**                                             | **単位** |
| ---------------------------- | ----------- | ------------------------------------------------- | ------ |
| $V_g$​                       | グリッド電圧      | 121 (L-L, rms, 1.0 p.u.)                          | V      |
| $f_0$​                       | 基本周波数       | 50                                                | Hz     |
| $E_0$​                       | 定格電圧        | 99 (1.0 p.u.)                                     | V      |
| $L_g$​                       | グリッドインピーダンス | 21mH (0.79 p.u.)                                  | H      |
| $f_{\text{sw}}​$             | スイッチング周波数   | 10000                                             | Hz     |
| $P_d$​                       | 入力電力        | 1750W (1.0 p.u.)                                  | W      |
| $Q_{\text{ref}}$​            | 無効電力基準      | 0                                                 | Var    |
| $L_f$​                       | フィルタインダクタ   | 3mH (0.11 p.u.)                                   | H      |
| $C_f$                        | フィルタコンデンサ   | 20μF (0.05 p.u.)                                  | F      |
| f$k_{pf}$​                   | P-f ドロップ係数  | 0.040ωfPmax⁡\omega_f P_{\max}ωf​Pmax​ (0.04 p.u.) | -      |
| $k_q$​                       | Q-E ドロップ係数  | 0.08E0/Pmax⁡E_0 / P_{\max}E0​/Pmax​ (0.08 p.u.)   | -      |
| $C_{\text{dc}}$​             | 直流リンクコンデンサ  | 1450                                              | μF     |
| $V_{\text{dc}}^{\text{ref}}$ | DVCの基準電圧    | 450                                               | V      |
| $k_{idc}$                    | DVCの積分ゲイン   | 0.0225 (2.6 p.u.)                                 | -      |
| $k_{pdc}$​                   | DVCの比例ゲイン   | 0.0285 (3.3 p.u.)                                 | -      |
