TimeQuest Timing Analyzer report for EX_computer1
Mon Oct 23 09:22:35 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLK'
 26. Fast Model Hold: 'CLK'
 27. Fast Model Minimum Pulse Width: 'CLK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; EX_computer1                                        ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C5Q208C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 30.54 MHz ; 30.54 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLK   ; -15.873 ; -870.362      ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 2.176 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -2.567 ; -267.155              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                          ;
+---------+---------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                           ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -15.873 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; instrconunit:inst3|PC[6]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.320     ;
; -15.873 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; instrconunit:inst3|PC[6]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.320     ;
; -15.873 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; instrconunit:inst3|PC[6]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.320     ;
; -15.873 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; instrconunit:inst3|PC[6]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.320     ;
; -15.873 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; instrconunit:inst3|PC[6]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.320     ;
; -15.873 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; instrconunit:inst3|PC[6]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.320     ;
; -15.873 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; instrconunit:inst3|PC[6]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.320     ;
; -15.873 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; instrconunit:inst3|PC[6]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.320     ;
; -15.862 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; instrconunit:inst3|PC[5]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.309     ;
; -15.862 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; instrconunit:inst3|PC[5]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.309     ;
; -15.862 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; instrconunit:inst3|PC[5]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.309     ;
; -15.862 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; instrconunit:inst3|PC[5]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.309     ;
; -15.862 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; instrconunit:inst3|PC[5]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.309     ;
; -15.862 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; instrconunit:inst3|PC[5]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.309     ;
; -15.862 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; instrconunit:inst3|PC[5]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.309     ;
; -15.862 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; instrconunit:inst3|PC[5]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.309     ;
; -15.861 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; instrconunit:inst3|PC[1]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.308     ;
; -15.861 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; instrconunit:inst3|PC[3]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.308     ;
; -15.861 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; instrconunit:inst3|PC[1]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.308     ;
; -15.861 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; instrconunit:inst3|PC[1]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.308     ;
; -15.861 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; instrconunit:inst3|PC[1]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.308     ;
; -15.861 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; instrconunit:inst3|PC[1]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.308     ;
; -15.861 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; instrconunit:inst3|PC[1]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.308     ;
; -15.861 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; instrconunit:inst3|PC[1]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.308     ;
; -15.861 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; instrconunit:inst3|PC[1]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.308     ;
; -15.861 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; instrconunit:inst3|PC[3]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.308     ;
; -15.861 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; instrconunit:inst3|PC[3]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.308     ;
; -15.861 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; instrconunit:inst3|PC[3]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.308     ;
; -15.861 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; instrconunit:inst3|PC[3]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.308     ;
; -15.861 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; instrconunit:inst3|PC[3]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.308     ;
; -15.861 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; instrconunit:inst3|PC[3]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.308     ;
; -15.861 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; instrconunit:inst3|PC[3]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 16.308     ;
; -15.545 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; instrconunit:inst3|PC[4]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.992     ;
; -15.545 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; instrconunit:inst3|PC[7]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.992     ;
; -15.545 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; instrconunit:inst3|PC[4]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.992     ;
; -15.545 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; instrconunit:inst3|PC[4]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.992     ;
; -15.545 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; instrconunit:inst3|PC[4]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.992     ;
; -15.545 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; instrconunit:inst3|PC[4]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.992     ;
; -15.545 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; instrconunit:inst3|PC[4]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.992     ;
; -15.545 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; instrconunit:inst3|PC[4]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.992     ;
; -15.545 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; instrconunit:inst3|PC[4]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.992     ;
; -15.545 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; instrconunit:inst3|PC[7]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.992     ;
; -15.545 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; instrconunit:inst3|PC[7]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.992     ;
; -15.545 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; instrconunit:inst3|PC[7]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.992     ;
; -15.545 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; instrconunit:inst3|PC[7]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.992     ;
; -15.545 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; instrconunit:inst3|PC[7]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.992     ;
; -15.545 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; instrconunit:inst3|PC[7]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.992     ;
; -15.545 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; instrconunit:inst3|PC[7]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.992     ;
; -15.544 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; instrconunit:inst3|PC[0]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.991     ;
; -15.544 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; instrconunit:inst3|PC[0]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.991     ;
; -15.544 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; instrconunit:inst3|PC[0]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.991     ;
; -15.544 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; instrconunit:inst3|PC[0]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.991     ;
; -15.544 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; instrconunit:inst3|PC[0]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.991     ;
; -15.544 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; instrconunit:inst3|PC[0]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.991     ;
; -15.544 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; instrconunit:inst3|PC[0]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.991     ;
; -15.544 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; instrconunit:inst3|PC[0]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.991     ;
; -15.532 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; instrconunit:inst3|PC[2]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.979     ;
; -15.532 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; instrconunit:inst3|PC[2]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.979     ;
; -15.532 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; instrconunit:inst3|PC[2]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.979     ;
; -15.532 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; instrconunit:inst3|PC[2]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.979     ;
; -15.532 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; instrconunit:inst3|PC[2]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.979     ;
; -15.532 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; instrconunit:inst3|PC[2]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.979     ;
; -15.532 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; instrconunit:inst3|PC[2]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.979     ;
; -15.532 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; instrconunit:inst3|PC[2]   ; CLK          ; CLK         ; 0.500        ; -0.093     ; 15.979     ;
; -14.928 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; reg4_8:inst6|RF_DATA[2][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.871     ;
; -14.928 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; reg4_8:inst6|RF_DATA[3][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.871     ;
; -14.928 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; reg4_8:inst6|RF_DATA[2][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.871     ;
; -14.928 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; reg4_8:inst6|RF_DATA[2][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.871     ;
; -14.928 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; reg4_8:inst6|RF_DATA[2][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.871     ;
; -14.928 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; reg4_8:inst6|RF_DATA[2][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.871     ;
; -14.928 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; reg4_8:inst6|RF_DATA[2][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.871     ;
; -14.928 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; reg4_8:inst6|RF_DATA[2][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.871     ;
; -14.928 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; reg4_8:inst6|RF_DATA[2][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.871     ;
; -14.928 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; reg4_8:inst6|RF_DATA[3][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.871     ;
; -14.928 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; reg4_8:inst6|RF_DATA[3][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.871     ;
; -14.928 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; reg4_8:inst6|RF_DATA[3][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.871     ;
; -14.928 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; reg4_8:inst6|RF_DATA[3][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.871     ;
; -14.928 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; reg4_8:inst6|RF_DATA[3][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.871     ;
; -14.928 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; reg4_8:inst6|RF_DATA[3][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.871     ;
; -14.928 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; reg4_8:inst6|RF_DATA[3][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.871     ;
; -14.718 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; reg4_8:inst6|RF_DATA[1][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.661     ;
; -14.718 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; reg4_8:inst6|RF_DATA[1][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.661     ;
; -14.718 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; reg4_8:inst6|RF_DATA[1][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.661     ;
; -14.718 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; reg4_8:inst6|RF_DATA[1][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.661     ;
; -14.718 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; reg4_8:inst6|RF_DATA[1][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.661     ;
; -14.718 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; reg4_8:inst6|RF_DATA[1][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.661     ;
; -14.718 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; reg4_8:inst6|RF_DATA[1][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.661     ;
; -14.718 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; reg4_8:inst6|RF_DATA[1][6] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.661     ;
; -14.273 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; reg4_8:inst6|RF_DATA[1][3] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 15.224     ;
; -14.273 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; reg4_8:inst6|RF_DATA[1][3] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 15.224     ;
; -14.273 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; reg4_8:inst6|RF_DATA[1][3] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 15.224     ;
; -14.273 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; reg4_8:inst6|RF_DATA[1][3] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 15.224     ;
; -14.273 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; reg4_8:inst6|RF_DATA[1][3] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 15.224     ;
; -14.273 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; reg4_8:inst6|RF_DATA[1][3] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 15.224     ;
; -14.273 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; reg4_8:inst6|RF_DATA[1][3] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 15.224     ;
; -14.273 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; reg4_8:inst6|RF_DATA[1][3] ; CLK          ; CLK         ; 1.000        ; -0.089     ; 15.224     ;
; -14.259 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; reg4_8:inst6|RF_DATA[3][3] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.202     ;
; -14.259 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; reg4_8:inst6|RF_DATA[3][3] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.202     ;
; -14.259 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; reg4_8:inst6|RF_DATA[3][3] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.202     ;
; -14.259 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; reg4_8:inst6|RF_DATA[3][3] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 15.202     ;
+---------+---------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.176 ; instrconunit:inst3|PC[1]                                                                             ; instrconunit:inst3|PC[1]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.482      ;
; 2.211 ; reg4_8:inst6|RF_DATA[3][4]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg4                ; CLK          ; CLK         ; -0.500       ; 0.101      ; 2.079      ;
; 2.214 ; instrconunit:inst3|PC[3]                                                                             ; instrconunit:inst3|PC[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.520      ;
; 2.298 ; instrconunit:inst3|PC[5]                                                                             ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; CLK          ; CLK         ; -0.500       ; 0.093      ; 2.158      ;
; 2.316 ; instrconunit:inst3|PC[6]                                                                             ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; CLK          ; CLK         ; -0.500       ; 0.093      ; 2.176      ;
; 2.316 ; instrconunit:inst3|PC[3]                                                                             ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; -0.500       ; 0.093      ; 2.176      ;
; 2.321 ; instrconunit:inst3|PC[4]                                                                             ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; -0.500       ; 0.093      ; 2.181      ;
; 2.323 ; instrconunit:inst3|PC[0]                                                                             ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.093      ; 2.183      ;
; 2.327 ; instrconunit:inst3|PC[7]                                                                             ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; CLK          ; CLK         ; -0.500       ; 0.093      ; 2.187      ;
; 2.401 ; instrconunit:inst3|PC[1]                                                                             ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; -0.500       ; 0.093      ; 2.261      ;
; 2.411 ; instrconunit:inst3|PC[2]                                                                             ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; -0.500       ; 0.093      ; 2.271      ;
; 2.465 ; instrconunit:inst3|PC[6]                                                                             ; instrconunit:inst3|PC[6]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.771      ;
; 2.487 ; instrconunit:inst3|PC[0]                                                                             ; instrconunit:inst3|PC[0]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.793      ;
; 2.584 ; reg4_8:inst6|RF_DATA[1][1]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg1                ; CLK          ; CLK         ; -0.500       ; 0.099      ; 2.450      ;
; 2.593 ; reg4_8:inst6|RF_DATA[3][3]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg3                ; CLK          ; CLK         ; -0.500       ; 0.099      ; 2.459      ;
; 2.598 ; reg4_8:inst6|RF_DATA[3][6]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg6                ; CLK          ; CLK         ; -0.500       ; 0.099      ; 2.464      ;
; 2.606 ; reg4_8:inst6|RF_DATA[3][2]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg2                ; CLK          ; CLK         ; -0.500       ; 0.092      ; 2.465      ;
; 2.737 ; instrconunit:inst3|PC[2]                                                                             ; instrconunit:inst3|PC[2]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.043      ;
; 2.749 ; instrconunit:inst3|PC[4]                                                                             ; instrconunit:inst3|PC[4]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.055      ;
; 2.749 ; instrconunit:inst3|PC[7]                                                                             ; instrconunit:inst3|PC[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.055      ;
; 2.750 ; instrconunit:inst3|PC[1]                                                                             ; instrconunit:inst3|PC[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.056      ;
; 2.820 ; instrconunit:inst3|PC[3]                                                                             ; instrconunit:inst3|PC[5]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.126      ;
; 2.865 ; instrconunit:inst3|PC[3]                                                                             ; instrconunit:inst3|PC[6]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.171      ;
; 2.926 ; instrconunit:inst3|PC[5]                                                                             ; instrconunit:inst3|PC[5]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.232      ;
; 2.943 ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg0 ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_memory_reg0                ; CLK          ; CLK         ; 0.000        ; -0.019     ; 3.191      ;
; 2.943 ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg1 ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a1~porta_memory_reg0                ; CLK          ; CLK         ; 0.000        ; -0.019     ; 3.191      ;
; 2.943 ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg2 ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a2~porta_memory_reg0                ; CLK          ; CLK         ; 0.000        ; -0.019     ; 3.191      ;
; 2.943 ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg3 ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a3~porta_memory_reg0                ; CLK          ; CLK         ; 0.000        ; -0.019     ; 3.191      ;
; 2.943 ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg4 ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a4~porta_memory_reg0                ; CLK          ; CLK         ; 0.000        ; -0.019     ; 3.191      ;
; 2.943 ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg5 ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a5~porta_memory_reg0                ; CLK          ; CLK         ; 0.000        ; -0.019     ; 3.191      ;
; 2.943 ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg6 ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a6~porta_memory_reg0                ; CLK          ; CLK         ; 0.000        ; -0.019     ; 3.191      ;
; 2.943 ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg7 ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a7~porta_memory_reg0                ; CLK          ; CLK         ; 0.000        ; -0.019     ; 3.191      ;
; 2.958 ; instrconunit:inst3|PC[2]                                                                             ; instrconunit:inst3|PC[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.264      ;
; 2.962 ; instrconunit:inst3|PC[1]                                                                             ; instrconunit:inst3|PC[5]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.268      ;
; 3.007 ; instrconunit:inst3|PC[1]                                                                             ; instrconunit:inst3|PC[6]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.313      ;
; 3.017 ; instrconunit:inst3|PC[3]                                                                             ; instrconunit:inst3|PC[4]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.323      ;
; 3.019 ; instrconunit:inst3|PC[1]                                                                             ; instrconunit:inst3|PC[2]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.325      ;
; 3.153 ; reg4_8:inst6|RF_DATA[2][1]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg1                ; CLK          ; CLK         ; -0.500       ; 0.099      ; 3.019      ;
; 3.159 ; instrconunit:inst3|PC[1]                                                                             ; instrconunit:inst3|PC[4]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.465      ;
; 3.169 ; reg4_8:inst6|RF_DATA[0][2]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg2                ; CLK          ; CLK         ; -0.500       ; 0.092      ; 3.028      ;
; 3.170 ; instrconunit:inst3|PC[2]                                                                             ; instrconunit:inst3|PC[5]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.476      ;
; 3.215 ; instrconunit:inst3|PC[2]                                                                             ; instrconunit:inst3|PC[6]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.521      ;
; 3.265 ; reg4_8:inst6|RF_DATA[2][6]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg6                ; CLK          ; CLK         ; -0.500       ; 0.099      ; 3.131      ;
; 3.285 ; instrconunit:inst3|PC[0]                                                                             ; instrconunit:inst3|PC[1]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.591      ;
; 3.292 ; reg4_8:inst6|RF_DATA[1][5]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg5                ; CLK          ; CLK         ; -0.500       ; 0.091      ; 3.150      ;
; 3.314 ; instrconunit:inst3|PC[2]                                                                             ; instrconunit:inst3|PC[4]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.620      ;
; 3.323 ; instrconunit:inst3|PC[4]                                                                             ; instrconunit:inst3|PC[5]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.629      ;
; 3.365 ; instrconunit:inst3|PC[5]                                                                             ; instrconunit:inst3|PC[6]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.671      ;
; 3.368 ; instrconunit:inst3|PC[4]                                                                             ; instrconunit:inst3|PC[6]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.674      ;
; 3.393 ; instrconunit:inst3|PC[4]                                                                             ; instrconunit:inst3|PC[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.699      ;
; 3.404 ; instrconunit:inst3|PC[0]                                                                             ; instrconunit:inst3|PC[2]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.710      ;
; 3.404 ; instrconunit:inst3|PC[6]                                                                             ; instrconunit:inst3|PC[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.710      ;
; 3.406 ; instrconunit:inst3|PC[3]                                                                             ; instrconunit:inst3|PC[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.712      ;
; 3.440 ; reg4_8:inst6|RF_DATA[0][0]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg0                ; CLK          ; CLK         ; -0.500       ; 0.095      ; 3.302      ;
; 3.458 ; instrconunit:inst3|PC[0]                                                                             ; instrconunit:inst3|PC[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.764      ;
; 3.495 ; reg4_8:inst6|RF_DATA[0][7]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg7                ; CLK          ; CLK         ; -0.500       ; 0.092      ; 3.354      ;
; 3.526 ; reg4_8:inst6|RF_DATA[1][4]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg4                ; CLK          ; CLK         ; -0.500       ; 0.101      ; 3.394      ;
; 3.548 ; instrconunit:inst3|PC[1]                                                                             ; instrconunit:inst3|PC[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.854      ;
; 3.565 ; instrconunit:inst3|PC[2]                                                                             ; instrconunit:inst3|PC[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.871      ;
; 3.571 ; reg4_8:inst6|RF_DATA[3][5]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg5                ; CLK          ; CLK         ; -0.500       ; 0.092      ; 3.430      ;
; 3.587 ; reg4_8:inst6|RF_DATA[2][4]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg4                ; CLK          ; CLK         ; -0.500       ; 0.099      ; 3.453      ;
; 3.588 ; instrconunit:inst3|PC[0]                                                                             ; instrconunit:inst3|PC[4]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.894      ;
; 3.591 ; reg4_8:inst6|RF_DATA[2][2]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg2                ; CLK          ; CLK         ; -0.500       ; 0.091      ; 3.449      ;
; 3.636 ; reg4_8:inst6|RF_DATA[3][7]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg7                ; CLK          ; CLK         ; -0.500       ; 0.092      ; 3.495      ;
; 3.657 ; reg4_8:inst6|RF_DATA[1][7]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg7                ; CLK          ; CLK         ; -0.500       ; 0.091      ; 3.515      ;
; 3.666 ; reg4_8:inst6|RF_DATA[3][7]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg7               ; CLK          ; CLK         ; -0.500       ; 0.136      ; 3.569      ;
; 3.670 ; instrconunit:inst3|PC[0]                                                                             ; instrconunit:inst3|PC[5]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.976      ;
; 3.709 ; reg4_8:inst6|RF_DATA[3][7]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg7               ; CLK          ; CLK         ; -0.500       ; 0.093      ; 3.569      ;
; 3.715 ; instrconunit:inst3|PC[0]                                                                             ; instrconunit:inst3|PC[6]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.021      ;
; 3.839 ; instrconunit:inst3|PC[0]                                                                             ; instrconunit:inst3|PC[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.145      ;
; 3.893 ; reg4_8:inst6|RF_DATA[2][3]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg3                ; CLK          ; CLK         ; -0.500       ; 0.099      ; 3.759      ;
; 3.906 ; instrconunit:inst3|PC[5]                                                                             ; instrconunit:inst3|PC[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.212      ;
; 3.930 ; reg4_8:inst6|RF_DATA[3][1]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg1                ; CLK          ; CLK         ; -0.500       ; 0.101      ; 3.798      ;
; 3.943 ; reg4_8:inst6|RF_DATA[2][0]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg0                ; CLK          ; CLK         ; -0.500       ; 0.095      ; 3.805      ;
; 3.957 ; reg4_8:inst6|RF_DATA[2][6]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg6               ; CLK          ; CLK         ; -0.500       ; 0.143      ; 3.867      ;
; 4.000 ; reg4_8:inst6|RF_DATA[2][6]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg6               ; CLK          ; CLK         ; -0.500       ; 0.100      ; 3.867      ;
; 4.143 ; reg4_8:inst6|RF_DATA[1][6]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg6                ; CLK          ; CLK         ; -0.500       ; 0.099      ; 4.009      ;
; 4.145 ; reg4_8:inst6|RF_DATA[0][3]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg3                ; CLK          ; CLK         ; -0.500       ; 0.099      ; 4.011      ;
; 4.169 ; reg4_8:inst6|RF_DATA[0][5]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg5                ; CLK          ; CLK         ; -0.500       ; 0.092      ; 4.028      ;
; 4.335 ; reg4_8:inst6|RF_DATA[1][3]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg3                ; CLK          ; CLK         ; -0.500       ; 0.091      ; 4.193      ;
; 4.345 ; reg4_8:inst6|RF_DATA[3][0]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg0                ; CLK          ; CLK         ; -0.500       ; 0.092      ; 4.204      ;
; 4.500 ; reg4_8:inst6|RF_DATA[1][2]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg2                ; CLK          ; CLK         ; -0.500       ; 0.091      ; 4.358      ;
; 4.514 ; reg4_8:inst6|RF_DATA[2][5]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg5                ; CLK          ; CLK         ; -0.500       ; 0.091      ; 4.372      ;
; 4.610 ; reg4_8:inst6|RF_DATA[3][2]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg2               ; CLK          ; CLK         ; -0.500       ; 0.136      ; 4.513      ;
; 4.623 ; reg4_8:inst6|RF_DATA[3][6]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg6               ; CLK          ; CLK         ; -0.500       ; 0.143      ; 4.533      ;
; 4.653 ; reg4_8:inst6|RF_DATA[3][2]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg2               ; CLK          ; CLK         ; -0.500       ; 0.093      ; 4.513      ;
; 4.666 ; reg4_8:inst6|RF_DATA[3][6]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg6               ; CLK          ; CLK         ; -0.500       ; 0.100      ; 4.533      ;
; 4.735 ; reg4_8:inst6|RF_DATA[3][5]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg5               ; CLK          ; CLK         ; -0.500       ; 0.136      ; 4.638      ;
; 4.778 ; reg4_8:inst6|RF_DATA[3][5]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg5               ; CLK          ; CLK         ; -0.500       ; 0.093      ; 4.638      ;
; 4.853 ; reg4_8:inst6|RF_DATA[2][7]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg7                ; CLK          ; CLK         ; -0.500       ; 0.091      ; 4.711      ;
; 4.886 ; reg4_8:inst6|RF_DATA[2][6]                                                                           ; reg4_8:inst6|RF_DATA[0][6]                                                                                          ; CLK          ; CLK         ; 0.000        ; -0.003     ; 5.189      ;
; 4.901 ; reg4_8:inst6|RF_DATA[0][7]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg7               ; CLK          ; CLK         ; -0.500       ; 0.136      ; 4.804      ;
; 4.944 ; reg4_8:inst6|RF_DATA[0][7]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg7               ; CLK          ; CLK         ; -0.500       ; 0.093      ; 4.804      ;
; 4.960 ; reg4_8:inst6|RF_DATA[0][6]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg6                ; CLK          ; CLK         ; -0.500       ; 0.102      ; 4.829      ;
; 4.961 ; reg4_8:inst6|RF_DATA[0][4]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg4                ; CLK          ; CLK         ; -0.500       ; 0.102      ; 4.830      ;
; 4.981 ; reg4_8:inst6|RF_DATA[1][0]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg0                ; CLK          ; CLK         ; -0.500       ; 0.091      ; 4.839      ;
; 4.991 ; reg4_8:inst6|RF_DATA[3][4]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg4               ; CLK          ; CLK         ; -0.500       ; 0.145      ; 4.903      ;
; 5.034 ; reg4_8:inst6|RF_DATA[3][4]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg4               ; CLK          ; CLK         ; -0.500       ; 0.102      ; 4.903      ;
; 5.037 ; reg4_8:inst6|RF_DATA[3][3]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg3               ; CLK          ; CLK         ; -0.500       ; 0.143      ; 4.947      ;
; 5.080 ; reg4_8:inst6|RF_DATA[3][3]                                                                           ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg3               ; CLK          ; CLK         ; -0.500       ; 0.100      ; 4.947      ;
+-------+------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg0               ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg0               ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg1               ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg1               ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg2               ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg2               ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg3               ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg3               ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg4               ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg4               ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg5               ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg5               ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg6               ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg6               ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg7               ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg7               ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg1                ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg1                ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg2                ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg2                ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg3                ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg3                ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg4                ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg4                ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg5                ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg5                ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg6                ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg6                ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg7                ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg7                ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_memory_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_memory_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_we_reg                     ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_we_reg                     ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg0               ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg0               ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg1               ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg1               ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg2               ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg2               ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg3               ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg3               ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg4               ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg4               ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg5               ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg5               ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg6               ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg6               ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg7               ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg7               ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a1~porta_memory_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a1~porta_memory_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a2~porta_memory_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a2~porta_memory_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a3~porta_memory_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a3~porta_memory_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a4~porta_memory_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a4~porta_memory_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a5~porta_memory_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a5~porta_memory_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a6~porta_memory_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a6~porta_memory_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a7~porta_memory_reg0                ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a7~porta_memory_reg0                ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; instrconunit:inst3|PC[0]                                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; instrconunit:inst3|PC[0]                                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; instrconunit:inst3|PC[1]                                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; instrconunit:inst3|PC[1]                                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; instrconunit:inst3|PC[2]                                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; instrconunit:inst3|PC[2]                                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; instrconunit:inst3|PC[3]                                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; instrconunit:inst3|PC[3]                                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; instrconunit:inst3|PC[4]                                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; instrconunit:inst3|PC[4]                                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; instrconunit:inst3|PC[5]                                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; instrconunit:inst3|PC[5]                                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; instrconunit:inst3|PC[6]                                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; instrconunit:inst3|PC[6]                                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; instrconunit:inst3|PC[7]                                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; instrconunit:inst3|PC[7]                                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Fall       ; reg4_8:inst6|RF_DATA[0][0]                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; carryin   ; CLK        ; 7.961 ; 7.961 ; Rise       ; CLK             ;
; reset_pin ; CLK        ; 2.207 ; 2.207 ; Rise       ; CLK             ;
; carryin   ; CLK        ; 7.397 ; 7.397 ; Fall       ; CLK             ;
; reset_pin ; CLK        ; 3.437 ; 3.437 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; carryin   ; CLK        ; -4.193 ; -4.193 ; Rise       ; CLK             ;
; reset_pin ; CLK        ; -1.913 ; -1.913 ; Rise       ; CLK             ;
; carryin   ; CLK        ; -5.376 ; -5.376 ; Fall       ; CLK             ;
; reset_pin ; CLK        ; -0.823 ; -0.823 ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DI[*]      ; CLK        ; 14.163 ; 14.163 ; Rise       ; CLK             ;
;  DI[0]     ; CLK        ; 12.366 ; 12.366 ; Rise       ; CLK             ;
;  DI[1]     ; CLK        ; 13.949 ; 13.949 ; Rise       ; CLK             ;
;  DI[2]     ; CLK        ; 13.747 ; 13.747 ; Rise       ; CLK             ;
;  DI[3]     ; CLK        ; 13.489 ; 13.489 ; Rise       ; CLK             ;
;  DI[4]     ; CLK        ; 14.163 ; 14.163 ; Rise       ; CLK             ;
;  DI[5]     ; CLK        ; 14.062 ; 14.062 ; Rise       ; CLK             ;
;  DI[6]     ; CLK        ; 13.112 ; 13.112 ; Rise       ; CLK             ;
;  DI[7]     ; CLK        ; 13.885 ; 13.885 ; Rise       ; CLK             ;
; pc[*]      ; CLK        ; 8.294  ; 8.294  ; Rise       ; CLK             ;
;  pc[0]     ; CLK        ; 8.092  ; 8.092  ; Rise       ; CLK             ;
;  pc[1]     ; CLK        ; 7.756  ; 7.756  ; Rise       ; CLK             ;
;  pc[2]     ; CLK        ; 8.112  ; 8.112  ; Rise       ; CLK             ;
;  pc[3]     ; CLK        ; 8.252  ; 8.252  ; Rise       ; CLK             ;
;  pc[4]     ; CLK        ; 8.148  ; 8.148  ; Rise       ; CLK             ;
;  pc[5]     ; CLK        ; 7.784  ; 7.784  ; Rise       ; CLK             ;
;  pc[6]     ; CLK        ; 8.294  ; 8.294  ; Rise       ; CLK             ;
;  pc[7]     ; CLK        ; 8.286  ; 8.286  ; Rise       ; CLK             ;
; ram_q[*]   ; CLK        ; 15.263 ; 15.263 ; Rise       ; CLK             ;
;  ram_q[0]  ; CLK        ; 13.536 ; 13.536 ; Rise       ; CLK             ;
;  ram_q[1]  ; CLK        ; 13.483 ; 13.483 ; Rise       ; CLK             ;
;  ram_q[2]  ; CLK        ; 13.934 ; 13.934 ; Rise       ; CLK             ;
;  ram_q[3]  ; CLK        ; 13.587 ; 13.587 ; Rise       ; CLK             ;
;  ram_q[4]  ; CLK        ; 13.872 ; 13.872 ; Rise       ; CLK             ;
;  ram_q[5]  ; CLK        ; 15.263 ; 15.263 ; Rise       ; CLK             ;
;  ram_q[6]  ; CLK        ; 13.472 ; 13.472 ; Rise       ; CLK             ;
;  ram_q[7]  ; CLK        ; 14.778 ; 14.778 ; Rise       ; CLK             ;
; DI[*]      ; CLK        ; 21.997 ; 21.997 ; Fall       ; CLK             ;
;  DI[0]     ; CLK        ; 20.471 ; 20.471 ; Fall       ; CLK             ;
;  DI[1]     ; CLK        ; 21.420 ; 21.420 ; Fall       ; CLK             ;
;  DI[2]     ; CLK        ; 21.431 ; 21.431 ; Fall       ; CLK             ;
;  DI[3]     ; CLK        ; 21.101 ; 21.101 ; Fall       ; CLK             ;
;  DI[4]     ; CLK        ; 21.059 ; 21.059 ; Fall       ; CLK             ;
;  DI[5]     ; CLK        ; 21.800 ; 21.800 ; Fall       ; CLK             ;
;  DI[6]     ; CLK        ; 21.321 ; 21.321 ; Fall       ; CLK             ;
;  DI[7]     ; CLK        ; 21.997 ; 21.997 ; Fall       ; CLK             ;
; Q[*]       ; CLK        ; 12.524 ; 12.524 ; Fall       ; CLK             ;
;  Q[0]      ; CLK        ; 12.161 ; 12.161 ; Fall       ; CLK             ;
;  Q[1]      ; CLK        ; 11.784 ; 11.784 ; Fall       ; CLK             ;
;  Q[2]      ; CLK        ; 12.180 ; 12.180 ; Fall       ; CLK             ;
;  Q[3]      ; CLK        ; 12.358 ; 12.358 ; Fall       ; CLK             ;
;  Q[4]      ; CLK        ; 12.142 ; 12.142 ; Fall       ; CLK             ;
;  Q[5]      ; CLK        ; 12.250 ; 12.250 ; Fall       ; CLK             ;
;  Q[6]      ; CLK        ; 11.786 ; 11.786 ; Fall       ; CLK             ;
;  Q[7]      ; CLK        ; 11.733 ; 11.733 ; Fall       ; CLK             ;
;  Q[8]      ; CLK        ; 11.728 ; 11.728 ; Fall       ; CLK             ;
;  Q[9]      ; CLK        ; 11.502 ; 11.502 ; Fall       ; CLK             ;
;  Q[10]     ; CLK        ; 12.165 ; 12.165 ; Fall       ; CLK             ;
;  Q[11]     ; CLK        ; 11.482 ; 11.482 ; Fall       ; CLK             ;
;  Q[12]     ; CLK        ; 12.299 ; 12.299 ; Fall       ; CLK             ;
;  Q[13]     ; CLK        ; 12.358 ; 12.358 ; Fall       ; CLK             ;
;  Q[14]     ; CLK        ; 12.524 ; 12.524 ; Fall       ; CLK             ;
;  Q[15]     ; CLK        ; 11.689 ; 11.689 ; Fall       ; CLK             ;
; Wren       ; CLK        ; 13.979 ; 13.979 ; Fall       ; CLK             ;
; aluc[*]    ; CLK        ; 14.046 ; 14.046 ; Fall       ; CLK             ;
;  aluc[0]   ; CLK        ; 14.046 ; 14.046 ; Fall       ; CLK             ;
;  aluc[1]   ; CLK        ; 13.524 ; 13.524 ; Fall       ; CLK             ;
;  aluc[2]   ; CLK        ; 12.688 ; 12.688 ; Fall       ; CLK             ;
; answer[*]  ; CLK        ; 20.749 ; 20.749 ; Fall       ; CLK             ;
;  answer[0] ; CLK        ; 20.749 ; 20.749 ; Fall       ; CLK             ;
;  answer[1] ; CLK        ; 18.588 ; 18.588 ; Fall       ; CLK             ;
;  answer[2] ; CLK        ; 19.101 ; 19.101 ; Fall       ; CLK             ;
;  answer[3] ; CLK        ; 18.932 ; 18.932 ; Fall       ; CLK             ;
;  answer[4] ; CLK        ; 19.541 ; 19.541 ; Fall       ; CLK             ;
;  answer[5] ; CLK        ; 19.771 ; 19.771 ; Fall       ; CLK             ;
;  answer[6] ; CLK        ; 19.751 ; 19.751 ; Fall       ; CLK             ;
;  answer[7] ; CLK        ; 20.114 ; 20.114 ; Fall       ; CLK             ;
; carryout   ; CLK        ; 22.634 ; 22.634 ; Fall       ; CLK             ;
; data_a[*]  ; CLK        ; 14.649 ; 14.649 ; Fall       ; CLK             ;
;  data_a[0] ; CLK        ; 14.649 ; 14.649 ; Fall       ; CLK             ;
;  data_a[1] ; CLK        ; 13.395 ; 13.395 ; Fall       ; CLK             ;
;  data_a[2] ; CLK        ; 14.307 ; 14.307 ; Fall       ; CLK             ;
;  data_a[3] ; CLK        ; 14.106 ; 14.106 ; Fall       ; CLK             ;
;  data_a[4] ; CLK        ; 13.639 ; 13.639 ; Fall       ; CLK             ;
;  data_a[5] ; CLK        ; 13.779 ; 13.779 ; Fall       ; CLK             ;
;  data_a[6] ; CLK        ; 13.340 ; 13.340 ; Fall       ; CLK             ;
;  data_a[7] ; CLK        ; 14.264 ; 14.264 ; Fall       ; CLK             ;
; data_b[*]  ; CLK        ; 16.878 ; 16.878 ; Fall       ; CLK             ;
;  data_b[0] ; CLK        ; 16.230 ; 16.230 ; Fall       ; CLK             ;
;  data_b[1] ; CLK        ; 15.029 ; 15.029 ; Fall       ; CLK             ;
;  data_b[2] ; CLK        ; 14.593 ; 14.593 ; Fall       ; CLK             ;
;  data_b[3] ; CLK        ; 14.897 ; 14.897 ; Fall       ; CLK             ;
;  data_b[4] ; CLK        ; 15.398 ; 15.398 ; Fall       ; CLK             ;
;  data_b[5] ; CLK        ; 16.878 ; 16.878 ; Fall       ; CLK             ;
;  data_b[6] ; CLK        ; 14.981 ; 14.981 ; Fall       ; CLK             ;
;  data_b[7] ; CLK        ; 15.729 ; 15.729 ; Fall       ; CLK             ;
; dout[*]    ; CLK        ; 27.794 ; 27.794 ; Fall       ; CLK             ;
;  dout[0]   ; CLK        ; 27.006 ; 27.006 ; Fall       ; CLK             ;
;  dout[1]   ; CLK        ; 27.716 ; 27.716 ; Fall       ; CLK             ;
;  dout[2]   ; CLK        ; 26.780 ; 26.780 ; Fall       ; CLK             ;
;  dout[3]   ; CLK        ; 26.925 ; 26.925 ; Fall       ; CLK             ;
;  dout[4]   ; CLK        ; 27.794 ; 27.794 ; Fall       ; CLK             ;
;  dout[5]   ; CLK        ; 26.951 ; 26.951 ; Fall       ; CLK             ;
;  dout[6]   ; CLK        ; 27.782 ; 27.782 ; Fall       ; CLK             ;
;  dout[7]   ; CLK        ; 26.197 ; 26.197 ; Fall       ; CLK             ;
; reg_we     ; CLK        ; 14.892 ; 14.892 ; Fall       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DI[*]      ; CLK        ; 12.366 ; 12.366 ; Rise       ; CLK             ;
;  DI[0]     ; CLK        ; 12.366 ; 12.366 ; Rise       ; CLK             ;
;  DI[1]     ; CLK        ; 13.949 ; 13.949 ; Rise       ; CLK             ;
;  DI[2]     ; CLK        ; 13.747 ; 13.747 ; Rise       ; CLK             ;
;  DI[3]     ; CLK        ; 13.489 ; 13.489 ; Rise       ; CLK             ;
;  DI[4]     ; CLK        ; 14.163 ; 14.163 ; Rise       ; CLK             ;
;  DI[5]     ; CLK        ; 14.062 ; 14.062 ; Rise       ; CLK             ;
;  DI[6]     ; CLK        ; 13.112 ; 13.112 ; Rise       ; CLK             ;
;  DI[7]     ; CLK        ; 13.885 ; 13.885 ; Rise       ; CLK             ;
; pc[*]      ; CLK        ; 7.756  ; 7.756  ; Rise       ; CLK             ;
;  pc[0]     ; CLK        ; 8.092  ; 8.092  ; Rise       ; CLK             ;
;  pc[1]     ; CLK        ; 7.756  ; 7.756  ; Rise       ; CLK             ;
;  pc[2]     ; CLK        ; 8.112  ; 8.112  ; Rise       ; CLK             ;
;  pc[3]     ; CLK        ; 8.252  ; 8.252  ; Rise       ; CLK             ;
;  pc[4]     ; CLK        ; 8.148  ; 8.148  ; Rise       ; CLK             ;
;  pc[5]     ; CLK        ; 7.784  ; 7.784  ; Rise       ; CLK             ;
;  pc[6]     ; CLK        ; 8.294  ; 8.294  ; Rise       ; CLK             ;
;  pc[7]     ; CLK        ; 8.286  ; 8.286  ; Rise       ; CLK             ;
; ram_q[*]   ; CLK        ; 13.472 ; 13.472 ; Rise       ; CLK             ;
;  ram_q[0]  ; CLK        ; 13.536 ; 13.536 ; Rise       ; CLK             ;
;  ram_q[1]  ; CLK        ; 13.483 ; 13.483 ; Rise       ; CLK             ;
;  ram_q[2]  ; CLK        ; 13.934 ; 13.934 ; Rise       ; CLK             ;
;  ram_q[3]  ; CLK        ; 13.587 ; 13.587 ; Rise       ; CLK             ;
;  ram_q[4]  ; CLK        ; 13.872 ; 13.872 ; Rise       ; CLK             ;
;  ram_q[5]  ; CLK        ; 15.263 ; 15.263 ; Rise       ; CLK             ;
;  ram_q[6]  ; CLK        ; 13.472 ; 13.472 ; Rise       ; CLK             ;
;  ram_q[7]  ; CLK        ; 14.778 ; 14.778 ; Rise       ; CLK             ;
; DI[*]      ; CLK        ; 11.801 ; 11.801 ; Fall       ; CLK             ;
;  DI[0]     ; CLK        ; 12.361 ; 12.361 ; Fall       ; CLK             ;
;  DI[1]     ; CLK        ; 14.038 ; 14.038 ; Fall       ; CLK             ;
;  DI[2]     ; CLK        ; 12.838 ; 12.838 ; Fall       ; CLK             ;
;  DI[3]     ; CLK        ; 12.323 ; 12.323 ; Fall       ; CLK             ;
;  DI[4]     ; CLK        ; 12.899 ; 12.899 ; Fall       ; CLK             ;
;  DI[5]     ; CLK        ; 12.964 ; 12.964 ; Fall       ; CLK             ;
;  DI[6]     ; CLK        ; 11.801 ; 11.801 ; Fall       ; CLK             ;
;  DI[7]     ; CLK        ; 12.475 ; 12.475 ; Fall       ; CLK             ;
; Q[*]       ; CLK        ; 11.482 ; 11.482 ; Fall       ; CLK             ;
;  Q[0]      ; CLK        ; 12.161 ; 12.161 ; Fall       ; CLK             ;
;  Q[1]      ; CLK        ; 11.784 ; 11.784 ; Fall       ; CLK             ;
;  Q[2]      ; CLK        ; 12.180 ; 12.180 ; Fall       ; CLK             ;
;  Q[3]      ; CLK        ; 12.358 ; 12.358 ; Fall       ; CLK             ;
;  Q[4]      ; CLK        ; 12.142 ; 12.142 ; Fall       ; CLK             ;
;  Q[5]      ; CLK        ; 12.250 ; 12.250 ; Fall       ; CLK             ;
;  Q[6]      ; CLK        ; 11.786 ; 11.786 ; Fall       ; CLK             ;
;  Q[7]      ; CLK        ; 11.733 ; 11.733 ; Fall       ; CLK             ;
;  Q[8]      ; CLK        ; 11.728 ; 11.728 ; Fall       ; CLK             ;
;  Q[9]      ; CLK        ; 11.502 ; 11.502 ; Fall       ; CLK             ;
;  Q[10]     ; CLK        ; 12.165 ; 12.165 ; Fall       ; CLK             ;
;  Q[11]     ; CLK        ; 11.482 ; 11.482 ; Fall       ; CLK             ;
;  Q[12]     ; CLK        ; 12.299 ; 12.299 ; Fall       ; CLK             ;
;  Q[13]     ; CLK        ; 12.358 ; 12.358 ; Fall       ; CLK             ;
;  Q[14]     ; CLK        ; 12.524 ; 12.524 ; Fall       ; CLK             ;
;  Q[15]     ; CLK        ; 11.689 ; 11.689 ; Fall       ; CLK             ;
; Wren       ; CLK        ; 13.235 ; 13.235 ; Fall       ; CLK             ;
; aluc[*]    ; CLK        ; 12.262 ; 12.262 ; Fall       ; CLK             ;
;  aluc[0]   ; CLK        ; 13.313 ; 13.313 ; Fall       ; CLK             ;
;  aluc[1]   ; CLK        ; 12.800 ; 12.800 ; Fall       ; CLK             ;
;  aluc[2]   ; CLK        ; 12.262 ; 12.262 ; Fall       ; CLK             ;
; answer[*]  ; CLK        ; 10.154 ; 10.154 ; Fall       ; CLK             ;
;  answer[0] ; CLK        ; 12.639 ; 12.639 ; Fall       ; CLK             ;
;  answer[1] ; CLK        ; 11.206 ; 11.206 ; Fall       ; CLK             ;
;  answer[2] ; CLK        ; 10.508 ; 10.508 ; Fall       ; CLK             ;
;  answer[3] ; CLK        ; 10.154 ; 10.154 ; Fall       ; CLK             ;
;  answer[4] ; CLK        ; 11.381 ; 11.381 ; Fall       ; CLK             ;
;  answer[5] ; CLK        ; 10.935 ; 10.935 ; Fall       ; CLK             ;
;  answer[6] ; CLK        ; 10.231 ; 10.231 ; Fall       ; CLK             ;
;  answer[7] ; CLK        ; 10.592 ; 10.592 ; Fall       ; CLK             ;
; carryout   ; CLK        ; 12.110 ; 12.110 ; Fall       ; CLK             ;
; data_a[*]  ; CLK        ; 7.947  ; 7.947  ; Fall       ; CLK             ;
;  data_a[0] ; CLK        ; 9.445  ; 9.445  ; Fall       ; CLK             ;
;  data_a[1] ; CLK        ; 8.996  ; 8.996  ; Fall       ; CLK             ;
;  data_a[2] ; CLK        ; 9.981  ; 9.981  ; Fall       ; CLK             ;
;  data_a[3] ; CLK        ; 8.421  ; 8.421  ; Fall       ; CLK             ;
;  data_a[4] ; CLK        ; 8.955  ; 8.955  ; Fall       ; CLK             ;
;  data_a[5] ; CLK        ; 8.061  ; 8.061  ; Fall       ; CLK             ;
;  data_a[6] ; CLK        ; 7.947  ; 7.947  ; Fall       ; CLK             ;
;  data_a[7] ; CLK        ; 8.426  ; 8.426  ; Fall       ; CLK             ;
; data_b[*]  ; CLK        ; 8.596  ; 8.596  ; Fall       ; CLK             ;
;  data_b[0] ; CLK        ; 11.695 ; 11.695 ; Fall       ; CLK             ;
;  data_b[1] ; CLK        ; 9.747  ; 9.747  ; Fall       ; CLK             ;
;  data_b[2] ; CLK        ; 8.596  ; 8.596  ; Fall       ; CLK             ;
;  data_b[3] ; CLK        ; 8.982  ; 8.982  ; Fall       ; CLK             ;
;  data_b[4] ; CLK        ; 9.783  ; 9.783  ; Fall       ; CLK             ;
;  data_b[5] ; CLK        ; 11.777 ; 11.777 ; Fall       ; CLK             ;
;  data_b[6] ; CLK        ; 9.375  ; 9.375  ; Fall       ; CLK             ;
;  data_b[7] ; CLK        ; 10.516 ; 10.516 ; Fall       ; CLK             ;
; dout[*]    ; CLK        ; 11.640 ; 11.640 ; Fall       ; CLK             ;
;  dout[0]   ; CLK        ; 12.018 ; 12.018 ; Fall       ; CLK             ;
;  dout[1]   ; CLK        ; 12.510 ; 12.510 ; Fall       ; CLK             ;
;  dout[2]   ; CLK        ; 12.598 ; 12.598 ; Fall       ; CLK             ;
;  dout[3]   ; CLK        ; 11.640 ; 11.640 ; Fall       ; CLK             ;
;  dout[4]   ; CLK        ; 12.377 ; 12.377 ; Fall       ; CLK             ;
;  dout[5]   ; CLK        ; 12.158 ; 12.158 ; Fall       ; CLK             ;
;  dout[6]   ; CLK        ; 11.991 ; 11.991 ; Fall       ; CLK             ;
;  dout[7]   ; CLK        ; 12.808 ; 12.808 ; Fall       ; CLK             ;
; reg_we     ; CLK        ; 13.831 ; 13.831 ; Fall       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; carryin    ; DI[0]       ; 11.634 ; 11.634 ; 11.634 ; 11.634 ;
; carryin    ; DI[1]       ; 13.282 ; 13.282 ; 13.282 ; 13.282 ;
; carryin    ; DI[2]       ; 13.293 ; 13.293 ; 13.293 ; 13.293 ;
; carryin    ; DI[3]       ; 12.859 ; 12.859 ; 12.859 ; 12.859 ;
; carryin    ; DI[4]       ; 12.753 ; 12.753 ; 12.753 ; 12.753 ;
; carryin    ; DI[5]       ; 13.662 ; 13.662 ; 13.662 ; 13.662 ;
; carryin    ; DI[6]       ; 12.790 ; 12.790 ; 12.790 ; 12.790 ;
; carryin    ; DI[7]       ; 13.710 ; 13.710 ; 13.710 ; 13.710 ;
; carryin    ; answer[0]   ; 11.912 ; 11.912 ; 11.912 ; 11.912 ;
; carryin    ; answer[1]   ; 10.450 ; 10.450 ; 10.450 ; 10.450 ;
; carryin    ; answer[2]   ; 10.963 ; 10.963 ; 10.963 ; 10.963 ;
; carryin    ; answer[3]   ; 10.690 ; 10.690 ; 10.690 ; 10.690 ;
; carryin    ; answer[4]   ; 11.235 ; 11.235 ; 11.235 ; 11.235 ;
; carryin    ; answer[5]   ; 11.633 ; 11.633 ; 11.633 ; 11.633 ;
; carryin    ; answer[6]   ; 11.220 ; 11.220 ; 11.220 ; 11.220 ;
; carryin    ; answer[7]   ; 11.827 ; 11.827 ; 11.827 ; 11.827 ;
; carryin    ; carryout    ; 14.222 ; 14.222 ; 14.222 ; 14.222 ;
; carryin    ; dout[0]     ; 18.700 ; 18.700 ; 18.700 ; 18.700 ;
; carryin    ; dout[1]     ; 19.410 ; 19.410 ; 19.410 ; 19.410 ;
; carryin    ; dout[2]     ; 18.474 ; 18.474 ; 18.474 ; 18.474 ;
; carryin    ; dout[3]     ; 18.619 ; 18.619 ; 18.619 ; 18.619 ;
; carryin    ; dout[4]     ; 19.488 ; 19.488 ; 19.488 ; 19.488 ;
; carryin    ; dout[5]     ; 18.645 ; 18.645 ; 18.645 ; 18.645 ;
; carryin    ; dout[6]     ; 19.476 ; 19.476 ; 19.476 ; 19.476 ;
; carryin    ; dout[7]     ; 17.891 ; 17.891 ; 17.891 ; 17.891 ;
; reset_pin  ; DI[0]       ;        ; 8.489  ; 8.489  ;        ;
; reset_pin  ; DI[1]       ;        ; 8.634  ; 8.634  ;        ;
; reset_pin  ; DI[2]       ;        ; 9.501  ; 9.501  ;        ;
; reset_pin  ; DI[3]       ;        ; 8.414  ; 8.414  ;        ;
; reset_pin  ; DI[4]       ;        ; 10.042 ; 10.042 ;        ;
; reset_pin  ; DI[5]       ;        ; 9.606  ; 9.606  ;        ;
; reset_pin  ; DI[6]       ;        ; 7.738  ; 7.738  ;        ;
; reset_pin  ; DI[7]       ;        ; 9.446  ; 9.446  ;        ;
; reset_pin  ; ram_q[0]    ;        ; 8.189  ; 8.189  ;        ;
; reset_pin  ; ram_q[1]    ;        ; 8.169  ; 8.169  ;        ;
; reset_pin  ; ram_q[2]    ;        ; 9.569  ; 9.569  ;        ;
; reset_pin  ; ram_q[3]    ;        ; 8.264  ; 8.264  ;        ;
; reset_pin  ; ram_q[4]    ;        ; 9.676  ; 9.676  ;        ;
; reset_pin  ; ram_q[5]    ;        ; 10.169 ; 10.169 ;        ;
; reset_pin  ; ram_q[6]    ;        ; 8.567  ; 8.567  ;        ;
; reset_pin  ; ram_q[7]    ;        ; 9.701  ; 9.701  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; carryin    ; DI[0]       ; 11.634 ; 11.634 ; 11.634 ; 11.634 ;
; carryin    ; DI[1]       ; 13.282 ; 13.282 ; 13.282 ; 13.282 ;
; carryin    ; DI[2]       ; 13.293 ; 13.293 ; 13.293 ; 13.293 ;
; carryin    ; DI[3]       ; 12.859 ; 12.859 ; 12.859 ; 12.859 ;
; carryin    ; DI[4]       ; 12.753 ; 12.753 ; 12.753 ; 12.753 ;
; carryin    ; DI[5]       ; 13.662 ; 13.662 ; 13.662 ; 13.662 ;
; carryin    ; DI[6]       ; 12.790 ; 12.790 ; 12.790 ; 12.790 ;
; carryin    ; DI[7]       ; 13.710 ; 13.710 ; 13.710 ; 13.710 ;
; carryin    ; answer[0]   ; 11.912 ; 11.912 ; 11.912 ; 11.912 ;
; carryin    ; answer[1]   ; 10.450 ; 10.450 ; 10.450 ; 10.450 ;
; carryin    ; answer[2]   ; 10.963 ; 10.963 ; 10.963 ; 10.963 ;
; carryin    ; answer[3]   ; 10.690 ; 10.690 ; 10.690 ; 10.690 ;
; carryin    ; answer[4]   ; 11.235 ; 11.235 ; 11.235 ; 11.235 ;
; carryin    ; answer[5]   ; 11.633 ; 11.633 ; 11.633 ; 11.633 ;
; carryin    ; answer[6]   ; 11.220 ; 11.220 ; 11.220 ; 11.220 ;
; carryin    ; answer[7]   ; 11.827 ; 11.827 ; 11.827 ; 11.827 ;
; carryin    ; carryout    ; 11.099 ; 13.057 ; 13.057 ; 11.099 ;
; carryin    ; dout[0]     ; 13.193 ; 13.193 ; 13.193 ; 13.193 ;
; carryin    ; dout[1]     ; 13.764 ; 13.764 ; 13.764 ; 13.764 ;
; carryin    ; dout[2]     ; 14.033 ; 14.033 ; 14.033 ; 14.033 ;
; carryin    ; dout[3]     ; 12.692 ; 12.692 ; 12.692 ; 12.692 ;
; carryin    ; dout[4]     ; 13.800 ; 13.800 ; 13.800 ; 13.800 ;
; carryin    ; dout[5]     ; 13.147 ; 13.147 ; 13.147 ; 13.147 ;
; carryin    ; dout[6]     ; 13.981 ; 13.981 ; 13.981 ; 13.981 ;
; carryin    ; dout[7]     ; 13.263 ; 13.263 ; 13.263 ; 13.263 ;
; reset_pin  ; DI[0]       ;        ; 8.489  ; 8.489  ;        ;
; reset_pin  ; DI[1]       ;        ; 8.634  ; 8.634  ;        ;
; reset_pin  ; DI[2]       ;        ; 9.501  ; 9.501  ;        ;
; reset_pin  ; DI[3]       ;        ; 8.414  ; 8.414  ;        ;
; reset_pin  ; DI[4]       ;        ; 10.042 ; 10.042 ;        ;
; reset_pin  ; DI[5]       ;        ; 9.606  ; 9.606  ;        ;
; reset_pin  ; DI[6]       ;        ; 7.738  ; 7.738  ;        ;
; reset_pin  ; DI[7]       ;        ; 9.446  ; 9.446  ;        ;
; reset_pin  ; ram_q[0]    ;        ; 8.189  ; 8.189  ;        ;
; reset_pin  ; ram_q[1]    ;        ; 8.169  ; 8.169  ;        ;
; reset_pin  ; ram_q[2]    ;        ; 9.569  ; 9.569  ;        ;
; reset_pin  ; ram_q[3]    ;        ; 8.264  ; 8.264  ;        ;
; reset_pin  ; ram_q[4]    ;        ; 9.676  ; 9.676  ;        ;
; reset_pin  ; ram_q[5]    ;        ; 10.169 ; 10.169 ;        ;
; reset_pin  ; ram_q[6]    ;        ; 8.567  ; 8.567  ;        ;
; reset_pin  ; ram_q[7]    ;        ; 9.701  ; 9.701  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -5.253 ; -286.363      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.649 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.627 ; -171.530              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -5.253 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; instrconunit:inst3|PC[6]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.732      ;
; -5.253 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; instrconunit:inst3|PC[6]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.732      ;
; -5.253 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; instrconunit:inst3|PC[6]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.732      ;
; -5.253 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; instrconunit:inst3|PC[6]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.732      ;
; -5.253 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; instrconunit:inst3|PC[6]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.732      ;
; -5.253 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; instrconunit:inst3|PC[6]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.732      ;
; -5.253 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; instrconunit:inst3|PC[6]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.732      ;
; -5.253 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; instrconunit:inst3|PC[6]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.732      ;
; -5.250 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; instrconunit:inst3|PC[5]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.729      ;
; -5.250 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; instrconunit:inst3|PC[5]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.729      ;
; -5.250 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; instrconunit:inst3|PC[5]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.729      ;
; -5.250 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; instrconunit:inst3|PC[5]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.729      ;
; -5.250 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; instrconunit:inst3|PC[5]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.729      ;
; -5.250 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; instrconunit:inst3|PC[5]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.729      ;
; -5.250 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; instrconunit:inst3|PC[5]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.729      ;
; -5.250 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; instrconunit:inst3|PC[5]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.729      ;
; -5.246 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; instrconunit:inst3|PC[3]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.725      ;
; -5.246 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; instrconunit:inst3|PC[3]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.725      ;
; -5.246 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; instrconunit:inst3|PC[3]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.725      ;
; -5.246 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; instrconunit:inst3|PC[3]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.725      ;
; -5.246 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; instrconunit:inst3|PC[3]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.725      ;
; -5.246 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; instrconunit:inst3|PC[3]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.725      ;
; -5.246 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; instrconunit:inst3|PC[3]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.725      ;
; -5.246 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; instrconunit:inst3|PC[3]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.725      ;
; -5.245 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; instrconunit:inst3|PC[1]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.724      ;
; -5.245 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; instrconunit:inst3|PC[1]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.724      ;
; -5.245 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; instrconunit:inst3|PC[1]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.724      ;
; -5.245 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; instrconunit:inst3|PC[1]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.724      ;
; -5.245 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; instrconunit:inst3|PC[1]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.724      ;
; -5.245 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; instrconunit:inst3|PC[1]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.724      ;
; -5.245 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; instrconunit:inst3|PC[1]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.724      ;
; -5.245 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; instrconunit:inst3|PC[1]   ; CLK          ; CLK         ; 0.500        ; -0.053     ; 5.724      ;
; -5.162 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; instrconunit:inst3|PC[0]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.640      ;
; -5.162 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; instrconunit:inst3|PC[0]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.640      ;
; -5.162 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; instrconunit:inst3|PC[0]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.640      ;
; -5.162 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; instrconunit:inst3|PC[0]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.640      ;
; -5.162 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; instrconunit:inst3|PC[0]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.640      ;
; -5.162 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; instrconunit:inst3|PC[0]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.640      ;
; -5.162 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; instrconunit:inst3|PC[0]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.640      ;
; -5.162 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; instrconunit:inst3|PC[0]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.640      ;
; -5.160 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; instrconunit:inst3|PC[4]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.638      ;
; -5.160 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; instrconunit:inst3|PC[7]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.638      ;
; -5.160 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; instrconunit:inst3|PC[4]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.638      ;
; -5.160 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; instrconunit:inst3|PC[4]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.638      ;
; -5.160 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; instrconunit:inst3|PC[4]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.638      ;
; -5.160 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; instrconunit:inst3|PC[4]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.638      ;
; -5.160 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; instrconunit:inst3|PC[4]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.638      ;
; -5.160 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; instrconunit:inst3|PC[4]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.638      ;
; -5.160 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; instrconunit:inst3|PC[4]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.638      ;
; -5.160 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; instrconunit:inst3|PC[7]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.638      ;
; -5.160 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; instrconunit:inst3|PC[7]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.638      ;
; -5.160 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; instrconunit:inst3|PC[7]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.638      ;
; -5.160 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; instrconunit:inst3|PC[7]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.638      ;
; -5.160 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; instrconunit:inst3|PC[7]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.638      ;
; -5.160 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; instrconunit:inst3|PC[7]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.638      ;
; -5.160 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; instrconunit:inst3|PC[7]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.638      ;
; -5.155 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; instrconunit:inst3|PC[2]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.633      ;
; -5.155 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; instrconunit:inst3|PC[2]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.633      ;
; -5.155 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; instrconunit:inst3|PC[2]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.633      ;
; -5.155 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; instrconunit:inst3|PC[2]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.633      ;
; -5.155 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; instrconunit:inst3|PC[2]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.633      ;
; -5.155 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; instrconunit:inst3|PC[2]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.633      ;
; -5.155 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; instrconunit:inst3|PC[2]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.633      ;
; -5.155 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; instrconunit:inst3|PC[2]   ; CLK          ; CLK         ; 0.500        ; -0.054     ; 5.633      ;
; -4.662 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; reg4_8:inst6|RF_DATA[2][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.636      ;
; -4.662 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; reg4_8:inst6|RF_DATA[2][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.636      ;
; -4.662 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; reg4_8:inst6|RF_DATA[2][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.636      ;
; -4.662 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; reg4_8:inst6|RF_DATA[2][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.636      ;
; -4.662 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; reg4_8:inst6|RF_DATA[2][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.636      ;
; -4.662 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; reg4_8:inst6|RF_DATA[2][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.636      ;
; -4.662 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; reg4_8:inst6|RF_DATA[2][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.636      ;
; -4.662 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; reg4_8:inst6|RF_DATA[2][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.636      ;
; -4.661 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; reg4_8:inst6|RF_DATA[3][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.635      ;
; -4.661 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; reg4_8:inst6|RF_DATA[3][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.635      ;
; -4.661 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; reg4_8:inst6|RF_DATA[3][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.635      ;
; -4.661 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; reg4_8:inst6|RF_DATA[3][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.635      ;
; -4.661 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; reg4_8:inst6|RF_DATA[3][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.635      ;
; -4.661 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; reg4_8:inst6|RF_DATA[3][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.635      ;
; -4.661 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; reg4_8:inst6|RF_DATA[3][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.635      ;
; -4.661 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; reg4_8:inst6|RF_DATA[3][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.635      ;
; -4.550 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; reg4_8:inst6|RF_DATA[1][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.524      ;
; -4.550 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; reg4_8:inst6|RF_DATA[1][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.524      ;
; -4.550 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; reg4_8:inst6|RF_DATA[1][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.524      ;
; -4.550 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; reg4_8:inst6|RF_DATA[1][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.524      ;
; -4.550 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; reg4_8:inst6|RF_DATA[1][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.524      ;
; -4.550 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; reg4_8:inst6|RF_DATA[1][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.524      ;
; -4.550 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; reg4_8:inst6|RF_DATA[1][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.524      ;
; -4.550 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; reg4_8:inst6|RF_DATA[1][6] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.524      ;
; -4.459 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; reg4_8:inst6|RF_DATA[1][3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 5.441      ;
; -4.459 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; reg4_8:inst6|RF_DATA[1][3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 5.441      ;
; -4.459 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; reg4_8:inst6|RF_DATA[1][3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 5.441      ;
; -4.459 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; reg4_8:inst6|RF_DATA[1][3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 5.441      ;
; -4.459 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; reg4_8:inst6|RF_DATA[1][3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 5.441      ;
; -4.459 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; reg4_8:inst6|RF_DATA[1][3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 5.441      ;
; -4.459 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; reg4_8:inst6|RF_DATA[1][3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 5.441      ;
; -4.459 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; reg4_8:inst6|RF_DATA[1][3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 5.441      ;
; -4.454 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; reg4_8:inst6|RF_DATA[3][3] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.428      ;
; -4.454 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; reg4_8:inst6|RF_DATA[3][3] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.428      ;
; -4.454 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; reg4_8:inst6|RF_DATA[3][3] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.428      ;
; -4.454 ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; reg4_8:inst6|RF_DATA[3][3] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 5.428      ;
+--------+---------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                         ;
+-------+----------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.649 ; instrconunit:inst3|PC[1]   ; instrconunit:inst3|PC[1]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.801      ;
; 0.654 ; instrconunit:inst3|PC[3]   ; instrconunit:inst3|PC[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.806      ;
; 0.724 ; instrconunit:inst3|PC[6]   ; instrconunit:inst3|PC[6]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.876      ;
; 0.741 ; instrconunit:inst3|PC[0]   ; instrconunit:inst3|PC[0]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.893      ;
; 0.815 ; instrconunit:inst3|PC[2]   ; instrconunit:inst3|PC[2]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.967      ;
; 0.816 ; instrconunit:inst3|PC[7]   ; instrconunit:inst3|PC[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.968      ;
; 0.817 ; instrconunit:inst3|PC[4]   ; instrconunit:inst3|PC[4]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.969      ;
; 0.823 ; instrconunit:inst3|PC[1]   ; instrconunit:inst3|PC[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.975      ;
; 0.835 ; instrconunit:inst3|PC[3]   ; instrconunit:inst3|PC[5]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.987      ;
; 0.853 ; instrconunit:inst3|PC[5]   ; instrconunit:inst3|PC[5]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.005      ;
; 0.864 ; instrconunit:inst3|PC[3]   ; instrconunit:inst3|PC[6]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.016      ;
; 0.866 ; instrconunit:inst3|PC[2]   ; instrconunit:inst3|PC[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.019      ;
; 0.882 ; instrconunit:inst3|PC[1]   ; instrconunit:inst3|PC[2]                                                                                            ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.033      ;
; 0.888 ; instrconunit:inst3|PC[3]   ; instrconunit:inst3|PC[4]                                                                                            ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.039      ;
; 0.899 ; instrconunit:inst3|PC[1]   ; instrconunit:inst3|PC[5]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.051      ;
; 0.928 ; instrconunit:inst3|PC[1]   ; instrconunit:inst3|PC[6]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.080      ;
; 0.942 ; instrconunit:inst3|PC[2]   ; instrconunit:inst3|PC[5]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.095      ;
; 0.952 ; instrconunit:inst3|PC[1]   ; instrconunit:inst3|PC[4]                                                                                            ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.103      ;
; 0.958 ; instrconunit:inst3|PC[0]   ; instrconunit:inst3|PC[1]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.111      ;
; 0.962 ; instrconunit:inst3|PC[4]   ; instrconunit:inst3|PC[5]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.115      ;
; 0.971 ; instrconunit:inst3|PC[2]   ; instrconunit:inst3|PC[6]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.124      ;
; 0.987 ; instrconunit:inst3|PC[5]   ; instrconunit:inst3|PC[6]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.139      ;
; 0.990 ; instrconunit:inst3|PC[2]   ; instrconunit:inst3|PC[4]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.142      ;
; 0.991 ; instrconunit:inst3|PC[4]   ; instrconunit:inst3|PC[6]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.144      ;
; 1.010 ; instrconunit:inst3|PC[6]   ; instrconunit:inst3|PC[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.161      ;
; 1.022 ; instrconunit:inst3|PC[4]   ; instrconunit:inst3|PC[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.174      ;
; 1.029 ; instrconunit:inst3|PC[0]   ; instrconunit:inst3|PC[3]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.182      ;
; 1.029 ; reg4_8:inst6|RF_DATA[3][4] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg4                ; CLK          ; CLK         ; -0.500       ; 0.065      ; 0.732      ;
; 1.037 ; instrconunit:inst3|PC[5]   ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ; CLK          ; CLK         ; -0.500       ; 0.053      ; 0.728      ;
; 1.038 ; instrconunit:inst3|PC[0]   ; instrconunit:inst3|PC[2]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.190      ;
; 1.043 ; instrconunit:inst3|PC[3]   ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ; CLK          ; CLK         ; -0.500       ; 0.053      ; 0.734      ;
; 1.047 ; instrconunit:inst3|PC[6]   ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ; CLK          ; CLK         ; -0.500       ; 0.053      ; 0.738      ;
; 1.048 ; instrconunit:inst3|PC[4]   ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ; CLK          ; CLK         ; -0.500       ; 0.054      ; 0.740      ;
; 1.049 ; instrconunit:inst3|PC[0]   ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; -0.500       ; 0.054      ; 0.741      ;
; 1.050 ; instrconunit:inst3|PC[7]   ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ; CLK          ; CLK         ; -0.500       ; 0.054      ; 0.742      ;
; 1.051 ; instrconunit:inst3|PC[3]   ; instrconunit:inst3|PC[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.202      ;
; 1.091 ; instrconunit:inst3|PC[1]   ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; -0.500       ; 0.053      ; 0.782      ;
; 1.092 ; instrconunit:inst3|PC[2]   ; instrconunit:inst3|PC[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.244      ;
; 1.094 ; instrconunit:inst3|PC[2]   ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; -0.500       ; 0.054      ; 0.786      ;
; 1.105 ; instrconunit:inst3|PC[0]   ; instrconunit:inst3|PC[5]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.258      ;
; 1.110 ; instrconunit:inst3|PC[0]   ; instrconunit:inst3|PC[4]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.262      ;
; 1.115 ; instrconunit:inst3|PC[1]   ; instrconunit:inst3|PC[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.266      ;
; 1.134 ; instrconunit:inst3|PC[0]   ; instrconunit:inst3|PC[6]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.287      ;
; 1.146 ; reg4_8:inst6|RF_DATA[1][1] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg1                ; CLK          ; CLK         ; -0.500       ; 0.062      ; 0.846      ;
; 1.153 ; reg4_8:inst6|RF_DATA[3][3] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg3                ; CLK          ; CLK         ; -0.500       ; 0.061      ; 0.852      ;
; 1.157 ; reg4_8:inst6|RF_DATA[3][6] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg6                ; CLK          ; CLK         ; -0.500       ; 0.061      ; 0.856      ;
; 1.168 ; reg4_8:inst6|RF_DATA[3][2] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg2                ; CLK          ; CLK         ; -0.500       ; 0.053      ; 0.859      ;
; 1.174 ; instrconunit:inst3|PC[5]   ; instrconunit:inst3|PC[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.325      ;
; 1.212 ; instrconunit:inst3|PC[0]   ; instrconunit:inst3|PC[7]                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.364      ;
; 1.299 ; reg4_8:inst6|RF_DATA[2][6] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg6                ; CLK          ; CLK         ; -0.500       ; 0.061      ; 0.998      ;
; 1.311 ; reg4_8:inst6|RF_DATA[2][1] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg1                ; CLK          ; CLK         ; -0.500       ; 0.062      ; 1.011      ;
; 1.318 ; reg4_8:inst6|RF_DATA[1][5] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg5                ; CLK          ; CLK         ; -0.500       ; 0.053      ; 1.009      ;
; 1.329 ; reg4_8:inst6|RF_DATA[0][2] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg2                ; CLK          ; CLK         ; -0.500       ; 0.053      ; 1.020      ;
; 1.336 ; reg4_8:inst6|RF_DATA[0][0] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg0                ; CLK          ; CLK         ; -0.500       ; 0.057      ; 1.031      ;
; 1.365 ; reg4_8:inst6|RF_DATA[1][4] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg4                ; CLK          ; CLK         ; -0.500       ; 0.065      ; 1.068      ;
; 1.388 ; reg4_8:inst6|RF_DATA[2][4] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg4                ; CLK          ; CLK         ; -0.500       ; 0.062      ; 1.088      ;
; 1.401 ; reg4_8:inst6|RF_DATA[2][2] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg2                ; CLK          ; CLK         ; -0.500       ; 0.053      ; 1.092      ;
; 1.407 ; reg4_8:inst6|RF_DATA[3][5] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg5                ; CLK          ; CLK         ; -0.500       ; 0.053      ; 1.098      ;
; 1.417 ; reg4_8:inst6|RF_DATA[1][7] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg7                ; CLK          ; CLK         ; -0.500       ; 0.053      ; 1.108      ;
; 1.421 ; reg4_8:inst6|RF_DATA[0][7] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg7                ; CLK          ; CLK         ; -0.500       ; 0.053      ; 1.112      ;
; 1.422 ; reg4_8:inst6|RF_DATA[3][7] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg7                ; CLK          ; CLK         ; -0.500       ; 0.053      ; 1.113      ;
; 1.477 ; reg4_8:inst6|RF_DATA[2][3] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg3                ; CLK          ; CLK         ; -0.500       ; 0.061      ; 1.176      ;
; 1.477 ; reg4_8:inst6|RF_DATA[2][0] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg0                ; CLK          ; CLK         ; -0.500       ; 0.057      ; 1.172      ;
; 1.488 ; reg4_8:inst6|RF_DATA[3][1] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg1                ; CLK          ; CLK         ; -0.500       ; 0.065      ; 1.191      ;
; 1.493 ; reg4_8:inst6|RF_DATA[3][7] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg7               ; CLK          ; CLK         ; -0.500       ; 0.058      ; 1.189      ;
; 1.497 ; reg4_8:inst6|RF_DATA[3][7] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg7               ; CLK          ; CLK         ; -0.500       ; 0.054      ; 1.189      ;
; 1.540 ; reg4_8:inst6|RF_DATA[2][6] ; reg4_8:inst6|RF_DATA[0][6]                                                                                          ; CLK          ; CLK         ; 0.000        ; -0.005     ; 1.687      ;
; 1.548 ; reg4_8:inst6|RF_DATA[0][3] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg3                ; CLK          ; CLK         ; -0.500       ; 0.061      ; 1.247      ;
; 1.552 ; reg4_8:inst6|RF_DATA[1][6] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg6                ; CLK          ; CLK         ; -0.500       ; 0.061      ; 1.251      ;
; 1.570 ; reg4_8:inst6|RF_DATA[0][5] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg5                ; CLK          ; CLK         ; -0.500       ; 0.053      ; 1.261      ;
; 1.585 ; reg4_8:inst6|RF_DATA[2][6] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg6               ; CLK          ; CLK         ; -0.500       ; 0.066      ; 1.289      ;
; 1.589 ; reg4_8:inst6|RF_DATA[2][6] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg6               ; CLK          ; CLK         ; -0.500       ; 0.062      ; 1.289      ;
; 1.622 ; reg4_8:inst6|RF_DATA[1][3] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg3                ; CLK          ; CLK         ; -0.500       ; 0.053      ; 1.313      ;
; 1.624 ; reg4_8:inst6|RF_DATA[3][0] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg0                ; CLK          ; CLK         ; -0.500       ; 0.053      ; 1.315      ;
; 1.659 ; reg4_8:inst6|RF_DATA[2][5] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg5                ; CLK          ; CLK         ; -0.500       ; 0.053      ; 1.350      ;
; 1.663 ; reg4_8:inst6|RF_DATA[1][2] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg2                ; CLK          ; CLK         ; -0.500       ; 0.053      ; 1.354      ;
; 1.672 ; reg4_8:inst6|RF_DATA[3][7] ; reg4_8:inst6|RF_DATA[1][7]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.824      ;
; 1.673 ; reg4_8:inst6|RF_DATA[3][7] ; reg4_8:inst6|RF_DATA[2][7]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.825      ;
; 1.674 ; reg4_8:inst6|RF_DATA[3][7] ; reg4_8:inst6|RF_DATA[0][7]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.826      ;
; 1.677 ; reg4_8:inst6|RF_DATA[3][7] ; reg4_8:inst6|RF_DATA[3][7]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.829      ;
; 1.678 ; reg4_8:inst6|RF_DATA[3][2] ; reg4_8:inst6|RF_DATA[2][2]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.830      ;
; 1.681 ; reg4_8:inst6|RF_DATA[3][2] ; reg4_8:inst6|RF_DATA[1][2]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.833      ;
; 1.682 ; reg4_8:inst6|RF_DATA[3][6] ; reg4_8:inst6|RF_DATA[0][6]                                                                                          ; CLK          ; CLK         ; 0.000        ; -0.005     ; 1.829      ;
; 1.705 ; reg4_8:inst6|RF_DATA[3][5] ; reg4_8:inst6|RF_DATA[2][5]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.857      ;
; 1.705 ; reg4_8:inst6|RF_DATA[3][5] ; reg4_8:inst6|RF_DATA[1][5]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.857      ;
; 1.727 ; reg4_8:inst6|RF_DATA[3][6] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg6               ; CLK          ; CLK         ; -0.500       ; 0.066      ; 1.431      ;
; 1.731 ; reg4_8:inst6|RF_DATA[3][6] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg6               ; CLK          ; CLK         ; -0.500       ; 0.062      ; 1.431      ;
; 1.755 ; reg4_8:inst6|RF_DATA[3][4] ; reg4_8:inst6|RF_DATA[2][4]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.910      ;
; 1.766 ; reg4_8:inst6|RF_DATA[2][7] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg7                ; CLK          ; CLK         ; -0.500       ; 0.053      ; 1.457      ;
; 1.771 ; reg4_8:inst6|RF_DATA[3][2] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg2               ; CLK          ; CLK         ; -0.500       ; 0.058      ; 1.467      ;
; 1.775 ; reg4_8:inst6|RF_DATA[3][2] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg2               ; CLK          ; CLK         ; -0.500       ; 0.054      ; 1.467      ;
; 1.789 ; reg4_8:inst6|RF_DATA[3][5] ; reg4_8:inst6|RF_DATA[0][5]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.941      ;
; 1.790 ; reg4_8:inst6|RF_DATA[3][5] ; reg4_8:inst6|RF_DATA[3][5]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.942      ;
; 1.801 ; reg4_8:inst6|RF_DATA[0][7] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg7               ; CLK          ; CLK         ; -0.500       ; 0.058      ; 1.497      ;
; 1.804 ; reg4_8:inst6|RF_DATA[0][4] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg4                ; CLK          ; CLK         ; -0.500       ; 0.066      ; 1.508      ;
; 1.805 ; reg4_8:inst6|RF_DATA[0][7] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg7               ; CLK          ; CLK         ; -0.500       ; 0.054      ; 1.497      ;
; 1.806 ; reg4_8:inst6|RF_DATA[0][6] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg6                ; CLK          ; CLK         ; -0.500       ; 0.066      ; 1.510      ;
; 1.815 ; reg4_8:inst6|RF_DATA[1][0] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg0                ; CLK          ; CLK         ; -0.500       ; 0.053      ; 1.506      ;
; 1.837 ; reg4_8:inst6|RF_DATA[3][5] ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg5               ; CLK          ; CLK         ; -0.500       ; 0.058      ; 1.533      ;
; 1.839 ; reg4_8:inst6|RF_DATA[0][2] ; reg4_8:inst6|RF_DATA[2][2]                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.991      ;
+-------+----------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg0               ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg0               ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg1               ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg1               ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg2               ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg2               ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg3               ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg3               ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg4               ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg4               ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg5               ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg5               ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg6               ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg6               ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg7               ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_address_reg7               ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg1                ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg1                ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg2                ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg2                ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg3                ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg3                ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg4                ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg4                ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg5                ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg5                ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg6                ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg6                ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg7                ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_datain_reg7                ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_memory_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_memory_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_we_reg                     ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~porta_we_reg                     ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg0               ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg0               ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg1               ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg1               ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg2               ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg2               ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg3               ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg3               ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg4               ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg4               ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg5               ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg5               ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg6               ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg6               ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg7               ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a0~portb_address_reg7               ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a1~porta_memory_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a1~porta_memory_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a2~porta_memory_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a2~porta_memory_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a3~porta_memory_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a3~porta_memory_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a4~porta_memory_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a4~porta_memory_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a5~porta_memory_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a5~porta_memory_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a6~porta_memory_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a6~porta_memory_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a7~porta_memory_reg0                ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; lpm_ram:inst4|altsyncram:RAMDATA_rtl_0|altsyncram_oog1:auto_generated|ram_block1a7~porta_memory_reg0                ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLK   ; Fall       ; lpm_rom_256_16:inst5|altsyncram:altsyncram_component|altsyncram_3u31:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; instrconunit:inst3|PC[0]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; instrconunit:inst3|PC[0]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; instrconunit:inst3|PC[1]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; instrconunit:inst3|PC[1]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; instrconunit:inst3|PC[2]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; instrconunit:inst3|PC[2]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; instrconunit:inst3|PC[3]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; instrconunit:inst3|PC[3]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; instrconunit:inst3|PC[4]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; instrconunit:inst3|PC[4]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; instrconunit:inst3|PC[5]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; instrconunit:inst3|PC[5]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; instrconunit:inst3|PC[6]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; instrconunit:inst3|PC[6]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; instrconunit:inst3|PC[7]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; instrconunit:inst3|PC[7]                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Fall       ; reg4_8:inst6|RF_DATA[0][0]                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; carryin   ; CLK        ; 2.137 ; 2.137 ; Rise       ; CLK             ;
; reset_pin ; CLK        ; 0.449 ; 0.449 ; Rise       ; CLK             ;
; carryin   ; CLK        ; 2.010 ; 2.010 ; Fall       ; CLK             ;
; reset_pin ; CLK        ; 0.804 ; 0.804 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; carryin   ; CLK        ; -0.862 ; -0.862 ; Rise       ; CLK             ;
; reset_pin ; CLK        ; -0.314 ; -0.314 ; Rise       ; CLK             ;
; carryin   ; CLK        ; -1.269 ; -1.269 ; Fall       ; CLK             ;
; reset_pin ; CLK        ; 0.093  ; 0.093  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DI[*]      ; CLK        ; 6.410  ; 6.410  ; Rise       ; CLK             ;
;  DI[0]     ; CLK        ; 5.826  ; 5.826  ; Rise       ; CLK             ;
;  DI[1]     ; CLK        ; 6.325  ; 6.325  ; Rise       ; CLK             ;
;  DI[2]     ; CLK        ; 6.292  ; 6.292  ; Rise       ; CLK             ;
;  DI[3]     ; CLK        ; 6.171  ; 6.171  ; Rise       ; CLK             ;
;  DI[4]     ; CLK        ; 6.410  ; 6.410  ; Rise       ; CLK             ;
;  DI[5]     ; CLK        ; 6.354  ; 6.354  ; Rise       ; CLK             ;
;  DI[6]     ; CLK        ; 5.962  ; 5.962  ; Rise       ; CLK             ;
;  DI[7]     ; CLK        ; 6.325  ; 6.325  ; Rise       ; CLK             ;
; pc[*]      ; CLK        ; 3.905  ; 3.905  ; Rise       ; CLK             ;
;  pc[0]     ; CLK        ; 3.727  ; 3.727  ; Rise       ; CLK             ;
;  pc[1]     ; CLK        ; 3.635  ; 3.635  ; Rise       ; CLK             ;
;  pc[2]     ; CLK        ; 3.746  ; 3.746  ; Rise       ; CLK             ;
;  pc[3]     ; CLK        ; 3.876  ; 3.876  ; Rise       ; CLK             ;
;  pc[4]     ; CLK        ; 3.766  ; 3.766  ; Rise       ; CLK             ;
;  pc[5]     ; CLK        ; 3.655  ; 3.655  ; Rise       ; CLK             ;
;  pc[6]     ; CLK        ; 3.905  ; 3.905  ; Rise       ; CLK             ;
;  pc[7]     ; CLK        ; 3.894  ; 3.894  ; Rise       ; CLK             ;
; ram_q[*]   ; CLK        ; 6.680  ; 6.680  ; Rise       ; CLK             ;
;  ram_q[0]  ; CLK        ; 6.202  ; 6.202  ; Rise       ; CLK             ;
;  ram_q[1]  ; CLK        ; 6.162  ; 6.162  ; Rise       ; CLK             ;
;  ram_q[2]  ; CLK        ; 6.305  ; 6.305  ; Rise       ; CLK             ;
;  ram_q[3]  ; CLK        ; 6.225  ; 6.225  ; Rise       ; CLK             ;
;  ram_q[4]  ; CLK        ; 6.375  ; 6.375  ; Rise       ; CLK             ;
;  ram_q[5]  ; CLK        ; 6.680  ; 6.680  ; Rise       ; CLK             ;
;  ram_q[6]  ; CLK        ; 6.178  ; 6.178  ; Rise       ; CLK             ;
;  ram_q[7]  ; CLK        ; 6.571  ; 6.571  ; Rise       ; CLK             ;
; DI[*]      ; CLK        ; 8.793  ; 8.793  ; Fall       ; CLK             ;
;  DI[0]     ; CLK        ; 8.295  ; 8.295  ; Fall       ; CLK             ;
;  DI[1]     ; CLK        ; 8.513  ; 8.513  ; Fall       ; CLK             ;
;  DI[2]     ; CLK        ; 8.563  ; 8.563  ; Fall       ; CLK             ;
;  DI[3]     ; CLK        ; 8.448  ; 8.448  ; Fall       ; CLK             ;
;  DI[4]     ; CLK        ; 8.466  ; 8.466  ; Fall       ; CLK             ;
;  DI[5]     ; CLK        ; 8.700  ; 8.700  ; Fall       ; CLK             ;
;  DI[6]     ; CLK        ; 8.446  ; 8.446  ; Fall       ; CLK             ;
;  DI[7]     ; CLK        ; 8.793  ; 8.793  ; Fall       ; CLK             ;
; Q[*]       ; CLK        ; 5.904  ; 5.904  ; Fall       ; CLK             ;
;  Q[0]      ; CLK        ; 5.725  ; 5.725  ; Fall       ; CLK             ;
;  Q[1]      ; CLK        ; 5.613  ; 5.613  ; Fall       ; CLK             ;
;  Q[2]      ; CLK        ; 5.738  ; 5.738  ; Fall       ; CLK             ;
;  Q[3]      ; CLK        ; 5.904  ; 5.904  ; Fall       ; CLK             ;
;  Q[4]      ; CLK        ; 5.733  ; 5.733  ; Fall       ; CLK             ;
;  Q[5]      ; CLK        ; 5.793  ; 5.793  ; Fall       ; CLK             ;
;  Q[6]      ; CLK        ; 5.623  ; 5.623  ; Fall       ; CLK             ;
;  Q[7]      ; CLK        ; 5.601  ; 5.601  ; Fall       ; CLK             ;
;  Q[8]      ; CLK        ; 5.601  ; 5.601  ; Fall       ; CLK             ;
;  Q[9]      ; CLK        ; 5.615  ; 5.615  ; Fall       ; CLK             ;
;  Q[10]     ; CLK        ; 5.753  ; 5.753  ; Fall       ; CLK             ;
;  Q[11]     ; CLK        ; 5.587  ; 5.587  ; Fall       ; CLK             ;
;  Q[12]     ; CLK        ; 5.862  ; 5.862  ; Fall       ; CLK             ;
;  Q[13]     ; CLK        ; 5.894  ; 5.894  ; Fall       ; CLK             ;
;  Q[14]     ; CLK        ; 5.873  ; 5.873  ; Fall       ; CLK             ;
;  Q[15]     ; CLK        ; 5.576  ; 5.576  ; Fall       ; CLK             ;
; Wren       ; CLK        ; 6.346  ; 6.346  ; Fall       ; CLK             ;
; aluc[*]    ; CLK        ; 6.386  ; 6.386  ; Fall       ; CLK             ;
;  aluc[0]   ; CLK        ; 6.386  ; 6.386  ; Fall       ; CLK             ;
;  aluc[1]   ; CLK        ; 6.141  ; 6.141  ; Fall       ; CLK             ;
;  aluc[2]   ; CLK        ; 5.855  ; 5.855  ; Fall       ; CLK             ;
; answer[*]  ; CLK        ; 8.442  ; 8.442  ; Fall       ; CLK             ;
;  answer[0] ; CLK        ; 8.442  ; 8.442  ; Fall       ; CLK             ;
;  answer[1] ; CLK        ; 7.647  ; 7.647  ; Fall       ; CLK             ;
;  answer[2] ; CLK        ; 7.848  ; 7.848  ; Fall       ; CLK             ;
;  answer[3] ; CLK        ; 7.805  ; 7.805  ; Fall       ; CLK             ;
;  answer[4] ; CLK        ; 7.904  ; 7.904  ; Fall       ; CLK             ;
;  answer[5] ; CLK        ; 8.078  ; 8.078  ; Fall       ; CLK             ;
;  answer[6] ; CLK        ; 8.054  ; 8.054  ; Fall       ; CLK             ;
;  answer[7] ; CLK        ; 8.188  ; 8.188  ; Fall       ; CLK             ;
; carryout   ; CLK        ; 8.963  ; 8.963  ; Fall       ; CLK             ;
; data_a[*]  ; CLK        ; 6.506  ; 6.506  ; Fall       ; CLK             ;
;  data_a[0] ; CLK        ; 6.506  ; 6.506  ; Fall       ; CLK             ;
;  data_a[1] ; CLK        ; 6.086  ; 6.086  ; Fall       ; CLK             ;
;  data_a[2] ; CLK        ; 6.435  ; 6.435  ; Fall       ; CLK             ;
;  data_a[3] ; CLK        ; 6.380  ; 6.380  ; Fall       ; CLK             ;
;  data_a[4] ; CLK        ; 6.151  ; 6.151  ; Fall       ; CLK             ;
;  data_a[5] ; CLK        ; 6.277  ; 6.277  ; Fall       ; CLK             ;
;  data_a[6] ; CLK        ; 6.085  ; 6.085  ; Fall       ; CLK             ;
;  data_a[7] ; CLK        ; 6.425  ; 6.425  ; Fall       ; CLK             ;
; data_b[*]  ; CLK        ; 7.292  ; 7.292  ; Fall       ; CLK             ;
;  data_b[0] ; CLK        ; 6.998  ; 6.998  ; Fall       ; CLK             ;
;  data_b[1] ; CLK        ; 6.593  ; 6.593  ; Fall       ; CLK             ;
;  data_b[2] ; CLK        ; 6.499  ; 6.499  ; Fall       ; CLK             ;
;  data_b[3] ; CLK        ; 6.529  ; 6.529  ; Fall       ; CLK             ;
;  data_b[4] ; CLK        ; 6.750  ; 6.750  ; Fall       ; CLK             ;
;  data_b[5] ; CLK        ; 7.292  ; 7.292  ; Fall       ; CLK             ;
;  data_b[6] ; CLK        ; 6.585  ; 6.585  ; Fall       ; CLK             ;
;  data_b[7] ; CLK        ; 6.835  ; 6.835  ; Fall       ; CLK             ;
; dout[*]    ; CLK        ; 10.480 ; 10.480 ; Fall       ; CLK             ;
;  dout[0]   ; CLK        ; 10.274 ; 10.274 ; Fall       ; CLK             ;
;  dout[1]   ; CLK        ; 10.462 ; 10.462 ; Fall       ; CLK             ;
;  dout[2]   ; CLK        ; 10.099 ; 10.099 ; Fall       ; CLK             ;
;  dout[3]   ; CLK        ; 10.185 ; 10.185 ; Fall       ; CLK             ;
;  dout[4]   ; CLK        ; 10.480 ; 10.480 ; Fall       ; CLK             ;
;  dout[5]   ; CLK        ; 10.232 ; 10.232 ; Fall       ; CLK             ;
;  dout[6]   ; CLK        ; 10.386 ; 10.386 ; Fall       ; CLK             ;
;  dout[7]   ; CLK        ; 9.983  ; 9.983  ; Fall       ; CLK             ;
; reg_we     ; CLK        ; 6.631  ; 6.631  ; Fall       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DI[*]      ; CLK        ; 5.826 ; 5.826 ; Rise       ; CLK             ;
;  DI[0]     ; CLK        ; 5.826 ; 5.826 ; Rise       ; CLK             ;
;  DI[1]     ; CLK        ; 6.325 ; 6.325 ; Rise       ; CLK             ;
;  DI[2]     ; CLK        ; 6.292 ; 6.292 ; Rise       ; CLK             ;
;  DI[3]     ; CLK        ; 6.171 ; 6.171 ; Rise       ; CLK             ;
;  DI[4]     ; CLK        ; 6.410 ; 6.410 ; Rise       ; CLK             ;
;  DI[5]     ; CLK        ; 6.354 ; 6.354 ; Rise       ; CLK             ;
;  DI[6]     ; CLK        ; 5.962 ; 5.962 ; Rise       ; CLK             ;
;  DI[7]     ; CLK        ; 6.325 ; 6.325 ; Rise       ; CLK             ;
; pc[*]      ; CLK        ; 3.635 ; 3.635 ; Rise       ; CLK             ;
;  pc[0]     ; CLK        ; 3.727 ; 3.727 ; Rise       ; CLK             ;
;  pc[1]     ; CLK        ; 3.635 ; 3.635 ; Rise       ; CLK             ;
;  pc[2]     ; CLK        ; 3.746 ; 3.746 ; Rise       ; CLK             ;
;  pc[3]     ; CLK        ; 3.876 ; 3.876 ; Rise       ; CLK             ;
;  pc[4]     ; CLK        ; 3.766 ; 3.766 ; Rise       ; CLK             ;
;  pc[5]     ; CLK        ; 3.655 ; 3.655 ; Rise       ; CLK             ;
;  pc[6]     ; CLK        ; 3.905 ; 3.905 ; Rise       ; CLK             ;
;  pc[7]     ; CLK        ; 3.894 ; 3.894 ; Rise       ; CLK             ;
; ram_q[*]   ; CLK        ; 6.162 ; 6.162 ; Rise       ; CLK             ;
;  ram_q[0]  ; CLK        ; 6.202 ; 6.202 ; Rise       ; CLK             ;
;  ram_q[1]  ; CLK        ; 6.162 ; 6.162 ; Rise       ; CLK             ;
;  ram_q[2]  ; CLK        ; 6.305 ; 6.305 ; Rise       ; CLK             ;
;  ram_q[3]  ; CLK        ; 6.225 ; 6.225 ; Rise       ; CLK             ;
;  ram_q[4]  ; CLK        ; 6.375 ; 6.375 ; Rise       ; CLK             ;
;  ram_q[5]  ; CLK        ; 6.680 ; 6.680 ; Rise       ; CLK             ;
;  ram_q[6]  ; CLK        ; 6.178 ; 6.178 ; Rise       ; CLK             ;
;  ram_q[7]  ; CLK        ; 6.571 ; 6.571 ; Rise       ; CLK             ;
; DI[*]      ; CLK        ; 4.864 ; 4.864 ; Fall       ; CLK             ;
;  DI[0]     ; CLK        ; 5.066 ; 5.066 ; Fall       ; CLK             ;
;  DI[1]     ; CLK        ; 5.527 ; 5.527 ; Fall       ; CLK             ;
;  DI[2]     ; CLK        ; 5.258 ; 5.258 ; Fall       ; CLK             ;
;  DI[3]     ; CLK        ; 5.074 ; 5.074 ; Fall       ; CLK             ;
;  DI[4]     ; CLK        ; 5.266 ; 5.266 ; Fall       ; CLK             ;
;  DI[5]     ; CLK        ; 5.296 ; 5.296 ; Fall       ; CLK             ;
;  DI[6]     ; CLK        ; 4.864 ; 4.864 ; Fall       ; CLK             ;
;  DI[7]     ; CLK        ; 5.156 ; 5.156 ; Fall       ; CLK             ;
; Q[*]       ; CLK        ; 5.576 ; 5.576 ; Fall       ; CLK             ;
;  Q[0]      ; CLK        ; 5.725 ; 5.725 ; Fall       ; CLK             ;
;  Q[1]      ; CLK        ; 5.613 ; 5.613 ; Fall       ; CLK             ;
;  Q[2]      ; CLK        ; 5.738 ; 5.738 ; Fall       ; CLK             ;
;  Q[3]      ; CLK        ; 5.904 ; 5.904 ; Fall       ; CLK             ;
;  Q[4]      ; CLK        ; 5.733 ; 5.733 ; Fall       ; CLK             ;
;  Q[5]      ; CLK        ; 5.793 ; 5.793 ; Fall       ; CLK             ;
;  Q[6]      ; CLK        ; 5.623 ; 5.623 ; Fall       ; CLK             ;
;  Q[7]      ; CLK        ; 5.601 ; 5.601 ; Fall       ; CLK             ;
;  Q[8]      ; CLK        ; 5.601 ; 5.601 ; Fall       ; CLK             ;
;  Q[9]      ; CLK        ; 5.615 ; 5.615 ; Fall       ; CLK             ;
;  Q[10]     ; CLK        ; 5.753 ; 5.753 ; Fall       ; CLK             ;
;  Q[11]     ; CLK        ; 5.587 ; 5.587 ; Fall       ; CLK             ;
;  Q[12]     ; CLK        ; 5.862 ; 5.862 ; Fall       ; CLK             ;
;  Q[13]     ; CLK        ; 5.894 ; 5.894 ; Fall       ; CLK             ;
;  Q[14]     ; CLK        ; 5.873 ; 5.873 ; Fall       ; CLK             ;
;  Q[15]     ; CLK        ; 5.576 ; 5.576 ; Fall       ; CLK             ;
; Wren       ; CLK        ; 6.129 ; 6.129 ; Fall       ; CLK             ;
; aluc[*]    ; CLK        ; 5.732 ; 5.732 ; Fall       ; CLK             ;
;  aluc[0]   ; CLK        ; 6.183 ; 6.183 ; Fall       ; CLK             ;
;  aluc[1]   ; CLK        ; 5.940 ; 5.940 ; Fall       ; CLK             ;
;  aluc[2]   ; CLK        ; 5.732 ; 5.732 ; Fall       ; CLK             ;
; answer[*]  ; CLK        ; 4.431 ; 4.431 ; Fall       ; CLK             ;
;  answer[0] ; CLK        ; 5.213 ; 5.213 ; Fall       ; CLK             ;
;  answer[1] ; CLK        ; 4.661 ; 4.661 ; Fall       ; CLK             ;
;  answer[2] ; CLK        ; 4.543 ; 4.543 ; Fall       ; CLK             ;
;  answer[3] ; CLK        ; 4.431 ; 4.431 ; Fall       ; CLK             ;
;  answer[4] ; CLK        ; 4.704 ; 4.704 ; Fall       ; CLK             ;
;  answer[5] ; CLK        ; 4.674 ; 4.674 ; Fall       ; CLK             ;
;  answer[6] ; CLK        ; 4.472 ; 4.472 ; Fall       ; CLK             ;
;  answer[7] ; CLK        ; 4.551 ; 4.551 ; Fall       ; CLK             ;
; carryout   ; CLK        ; 5.028 ; 5.028 ; Fall       ; CLK             ;
; data_a[*]  ; CLK        ; 3.692 ; 3.692 ; Fall       ; CLK             ;
;  data_a[0] ; CLK        ; 4.124 ; 4.124 ; Fall       ; CLK             ;
;  data_a[1] ; CLK        ; 3.947 ; 3.947 ; Fall       ; CLK             ;
;  data_a[2] ; CLK        ; 4.334 ; 4.334 ; Fall       ; CLK             ;
;  data_a[3] ; CLK        ; 3.841 ; 3.841 ; Fall       ; CLK             ;
;  data_a[4] ; CLK        ; 3.943 ; 3.943 ; Fall       ; CLK             ;
;  data_a[5] ; CLK        ; 3.808 ; 3.808 ; Fall       ; CLK             ;
;  data_a[6] ; CLK        ; 3.692 ; 3.692 ; Fall       ; CLK             ;
;  data_a[7] ; CLK        ; 3.913 ; 3.913 ; Fall       ; CLK             ;
; data_b[*]  ; CLK        ; 3.953 ; 3.953 ; Fall       ; CLK             ;
;  data_b[0] ; CLK        ; 4.831 ; 4.831 ; Fall       ; CLK             ;
;  data_b[1] ; CLK        ; 4.271 ; 4.271 ; Fall       ; CLK             ;
;  data_b[2] ; CLK        ; 3.953 ; 3.953 ; Fall       ; CLK             ;
;  data_b[3] ; CLK        ; 4.032 ; 4.032 ; Fall       ; CLK             ;
;  data_b[4] ; CLK        ; 4.327 ; 4.327 ; Fall       ; CLK             ;
;  data_b[5] ; CLK        ; 4.952 ; 4.952 ; Fall       ; CLK             ;
;  data_b[6] ; CLK        ; 4.165 ; 4.165 ; Fall       ; CLK             ;
;  data_b[7] ; CLK        ; 4.507 ; 4.507 ; Fall       ; CLK             ;
; dout[*]    ; CLK        ; 4.843 ; 4.843 ; Fall       ; CLK             ;
;  dout[0]   ; CLK        ; 4.964 ; 4.964 ; Fall       ; CLK             ;
;  dout[1]   ; CLK        ; 5.155 ; 5.155 ; Fall       ; CLK             ;
;  dout[2]   ; CLK        ; 5.084 ; 5.084 ; Fall       ; CLK             ;
;  dout[3]   ; CLK        ; 4.843 ; 4.843 ; Fall       ; CLK             ;
;  dout[4]   ; CLK        ; 5.101 ; 5.101 ; Fall       ; CLK             ;
;  dout[5]   ; CLK        ; 4.997 ; 4.997 ; Fall       ; CLK             ;
;  dout[6]   ; CLK        ; 4.916 ; 4.916 ; Fall       ; CLK             ;
;  dout[7]   ; CLK        ; 5.209 ; 5.209 ; Fall       ; CLK             ;
; reg_we     ; CLK        ; 6.291 ; 6.291 ; Fall       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; carryin    ; DI[0]       ; 4.421 ; 4.421 ; 4.421 ; 4.421 ;
; carryin    ; DI[1]       ; 4.951 ; 4.951 ; 4.951 ; 4.951 ;
; carryin    ; DI[2]       ; 4.985 ; 4.985 ; 4.985 ; 4.985 ;
; carryin    ; DI[3]       ; 4.838 ; 4.838 ; 4.838 ; 4.838 ;
; carryin    ; DI[4]       ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; carryin    ; DI[5]       ; 5.125 ; 5.125 ; 5.125 ; 5.125 ;
; carryin    ; DI[6]       ; 4.794 ; 4.794 ; 4.794 ; 4.794 ;
; carryin    ; DI[7]       ; 5.181 ; 5.181 ; 5.181 ; 5.181 ;
; carryin    ; answer[0]   ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; carryin    ; answer[1]   ; 4.085 ; 4.085 ; 4.085 ; 4.085 ;
; carryin    ; answer[2]   ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; carryin    ; answer[3]   ; 4.195 ; 4.195 ; 4.195 ; 4.195 ;
; carryin    ; answer[4]   ; 4.294 ; 4.294 ; 4.294 ; 4.294 ;
; carryin    ; answer[5]   ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; carryin    ; answer[6]   ; 4.402 ; 4.402 ; 4.402 ; 4.402 ;
; carryin    ; answer[7]   ; 4.576 ; 4.576 ; 4.576 ; 4.576 ;
; carryin    ; carryout    ; 5.347 ; 5.347 ; 5.347 ; 5.347 ;
; carryin    ; dout[0]     ; 6.664 ; 6.664 ; 6.664 ; 6.664 ;
; carryin    ; dout[1]     ; 6.852 ; 6.852 ; 6.852 ; 6.852 ;
; carryin    ; dout[2]     ; 6.489 ; 6.489 ; 6.489 ; 6.489 ;
; carryin    ; dout[3]     ; 6.575 ; 6.575 ; 6.575 ; 6.575 ;
; carryin    ; dout[4]     ; 6.870 ; 6.870 ; 6.870 ; 6.870 ;
; carryin    ; dout[5]     ; 6.622 ; 6.622 ; 6.622 ; 6.622 ;
; carryin    ; dout[6]     ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; carryin    ; dout[7]     ; 6.373 ; 6.373 ; 6.373 ; 6.373 ;
; reset_pin  ; DI[0]       ;       ; 3.519 ; 3.519 ;       ;
; reset_pin  ; DI[1]       ;       ; 3.591 ; 3.591 ;       ;
; reset_pin  ; DI[2]       ;       ; 3.858 ; 3.858 ;       ;
; reset_pin  ; DI[3]       ;       ; 3.509 ; 3.509 ;       ;
; reset_pin  ; DI[4]       ;       ; 4.037 ; 4.037 ;       ;
; reset_pin  ; DI[5]       ;       ; 3.871 ; 3.871 ;       ;
; reset_pin  ; DI[6]       ;       ; 3.231 ; 3.231 ;       ;
; reset_pin  ; DI[7]       ;       ; 3.853 ; 3.853 ;       ;
; reset_pin  ; ram_q[0]    ;       ; 3.449 ; 3.449 ;       ;
; reset_pin  ; ram_q[1]    ;       ; 3.433 ; 3.433 ;       ;
; reset_pin  ; ram_q[2]    ;       ; 3.870 ; 3.870 ;       ;
; reset_pin  ; ram_q[3]    ;       ; 3.491 ; 3.491 ;       ;
; reset_pin  ; ram_q[4]    ;       ; 3.980 ; 3.980 ;       ;
; reset_pin  ; ram_q[5]    ;       ; 4.005 ; 4.005 ;       ;
; reset_pin  ; ram_q[6]    ;       ; 3.573 ; 3.573 ;       ;
; reset_pin  ; ram_q[7]    ;       ; 3.903 ; 3.903 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; carryin    ; DI[0]       ; 4.421 ; 4.421 ; 4.421 ; 4.421 ;
; carryin    ; DI[1]       ; 4.951 ; 4.951 ; 4.951 ; 4.951 ;
; carryin    ; DI[2]       ; 4.985 ; 4.985 ; 4.985 ; 4.985 ;
; carryin    ; DI[3]       ; 4.838 ; 4.838 ; 4.838 ; 4.838 ;
; carryin    ; DI[4]       ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; carryin    ; DI[5]       ; 5.125 ; 5.125 ; 5.125 ; 5.125 ;
; carryin    ; DI[6]       ; 4.794 ; 4.794 ; 4.794 ; 4.794 ;
; carryin    ; DI[7]       ; 5.181 ; 5.181 ; 5.181 ; 5.181 ;
; carryin    ; answer[0]   ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; carryin    ; answer[1]   ; 4.085 ; 4.085 ; 4.085 ; 4.085 ;
; carryin    ; answer[2]   ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; carryin    ; answer[3]   ; 4.195 ; 4.195 ; 4.195 ; 4.195 ;
; carryin    ; answer[4]   ; 4.294 ; 4.294 ; 4.294 ; 4.294 ;
; carryin    ; answer[5]   ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; carryin    ; answer[6]   ; 4.402 ; 4.402 ; 4.402 ; 4.402 ;
; carryin    ; answer[7]   ; 4.576 ; 4.576 ; 4.576 ; 4.576 ;
; carryin    ; carryout    ; 4.405 ; 4.879 ; 4.879 ; 4.405 ;
; carryin    ; dout[0]     ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; carryin    ; dout[1]     ; 5.125 ; 5.125 ; 5.125 ; 5.125 ;
; carryin    ; dout[2]     ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; carryin    ; dout[3]     ; 4.752 ; 4.752 ; 4.752 ; 4.752 ;
; carryin    ; dout[4]     ; 5.139 ; 5.139 ; 5.139 ; 5.139 ;
; carryin    ; dout[5]     ; 4.918 ; 4.918 ; 4.918 ; 4.918 ;
; carryin    ; dout[6]     ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; carryin    ; dout[7]     ; 4.949 ; 4.949 ; 4.949 ; 4.949 ;
; reset_pin  ; DI[0]       ;       ; 3.519 ; 3.519 ;       ;
; reset_pin  ; DI[1]       ;       ; 3.591 ; 3.591 ;       ;
; reset_pin  ; DI[2]       ;       ; 3.858 ; 3.858 ;       ;
; reset_pin  ; DI[3]       ;       ; 3.509 ; 3.509 ;       ;
; reset_pin  ; DI[4]       ;       ; 4.037 ; 4.037 ;       ;
; reset_pin  ; DI[5]       ;       ; 3.871 ; 3.871 ;       ;
; reset_pin  ; DI[6]       ;       ; 3.231 ; 3.231 ;       ;
; reset_pin  ; DI[7]       ;       ; 3.853 ; 3.853 ;       ;
; reset_pin  ; ram_q[0]    ;       ; 3.449 ; 3.449 ;       ;
; reset_pin  ; ram_q[1]    ;       ; 3.433 ; 3.433 ;       ;
; reset_pin  ; ram_q[2]    ;       ; 3.870 ; 3.870 ;       ;
; reset_pin  ; ram_q[3]    ;       ; 3.491 ; 3.491 ;       ;
; reset_pin  ; ram_q[4]    ;       ; 3.980 ; 3.980 ;       ;
; reset_pin  ; ram_q[5]    ;       ; 4.005 ; 4.005 ;       ;
; reset_pin  ; ram_q[6]    ;       ; 3.573 ; 3.573 ;       ;
; reset_pin  ; ram_q[7]    ;       ; 3.903 ; 3.903 ;       ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -15.873  ; 0.649 ; N/A      ; N/A     ; -2.567              ;
;  CLK             ; -15.873  ; 0.649 ; N/A      ; N/A     ; -2.567              ;
; Design-wide TNS  ; -870.362 ; 0.0   ; 0.0      ; 0.0     ; -267.155            ;
;  CLK             ; -870.362 ; 0.000 ; N/A      ; N/A     ; -267.155            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; carryin   ; CLK        ; 7.961 ; 7.961 ; Rise       ; CLK             ;
; reset_pin ; CLK        ; 2.207 ; 2.207 ; Rise       ; CLK             ;
; carryin   ; CLK        ; 7.397 ; 7.397 ; Fall       ; CLK             ;
; reset_pin ; CLK        ; 3.437 ; 3.437 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; carryin   ; CLK        ; -0.862 ; -0.862 ; Rise       ; CLK             ;
; reset_pin ; CLK        ; -0.314 ; -0.314 ; Rise       ; CLK             ;
; carryin   ; CLK        ; -1.269 ; -1.269 ; Fall       ; CLK             ;
; reset_pin ; CLK        ; 0.093  ; 0.093  ; Fall       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DI[*]      ; CLK        ; 14.163 ; 14.163 ; Rise       ; CLK             ;
;  DI[0]     ; CLK        ; 12.366 ; 12.366 ; Rise       ; CLK             ;
;  DI[1]     ; CLK        ; 13.949 ; 13.949 ; Rise       ; CLK             ;
;  DI[2]     ; CLK        ; 13.747 ; 13.747 ; Rise       ; CLK             ;
;  DI[3]     ; CLK        ; 13.489 ; 13.489 ; Rise       ; CLK             ;
;  DI[4]     ; CLK        ; 14.163 ; 14.163 ; Rise       ; CLK             ;
;  DI[5]     ; CLK        ; 14.062 ; 14.062 ; Rise       ; CLK             ;
;  DI[6]     ; CLK        ; 13.112 ; 13.112 ; Rise       ; CLK             ;
;  DI[7]     ; CLK        ; 13.885 ; 13.885 ; Rise       ; CLK             ;
; pc[*]      ; CLK        ; 8.294  ; 8.294  ; Rise       ; CLK             ;
;  pc[0]     ; CLK        ; 8.092  ; 8.092  ; Rise       ; CLK             ;
;  pc[1]     ; CLK        ; 7.756  ; 7.756  ; Rise       ; CLK             ;
;  pc[2]     ; CLK        ; 8.112  ; 8.112  ; Rise       ; CLK             ;
;  pc[3]     ; CLK        ; 8.252  ; 8.252  ; Rise       ; CLK             ;
;  pc[4]     ; CLK        ; 8.148  ; 8.148  ; Rise       ; CLK             ;
;  pc[5]     ; CLK        ; 7.784  ; 7.784  ; Rise       ; CLK             ;
;  pc[6]     ; CLK        ; 8.294  ; 8.294  ; Rise       ; CLK             ;
;  pc[7]     ; CLK        ; 8.286  ; 8.286  ; Rise       ; CLK             ;
; ram_q[*]   ; CLK        ; 15.263 ; 15.263 ; Rise       ; CLK             ;
;  ram_q[0]  ; CLK        ; 13.536 ; 13.536 ; Rise       ; CLK             ;
;  ram_q[1]  ; CLK        ; 13.483 ; 13.483 ; Rise       ; CLK             ;
;  ram_q[2]  ; CLK        ; 13.934 ; 13.934 ; Rise       ; CLK             ;
;  ram_q[3]  ; CLK        ; 13.587 ; 13.587 ; Rise       ; CLK             ;
;  ram_q[4]  ; CLK        ; 13.872 ; 13.872 ; Rise       ; CLK             ;
;  ram_q[5]  ; CLK        ; 15.263 ; 15.263 ; Rise       ; CLK             ;
;  ram_q[6]  ; CLK        ; 13.472 ; 13.472 ; Rise       ; CLK             ;
;  ram_q[7]  ; CLK        ; 14.778 ; 14.778 ; Rise       ; CLK             ;
; DI[*]      ; CLK        ; 21.997 ; 21.997 ; Fall       ; CLK             ;
;  DI[0]     ; CLK        ; 20.471 ; 20.471 ; Fall       ; CLK             ;
;  DI[1]     ; CLK        ; 21.420 ; 21.420 ; Fall       ; CLK             ;
;  DI[2]     ; CLK        ; 21.431 ; 21.431 ; Fall       ; CLK             ;
;  DI[3]     ; CLK        ; 21.101 ; 21.101 ; Fall       ; CLK             ;
;  DI[4]     ; CLK        ; 21.059 ; 21.059 ; Fall       ; CLK             ;
;  DI[5]     ; CLK        ; 21.800 ; 21.800 ; Fall       ; CLK             ;
;  DI[6]     ; CLK        ; 21.321 ; 21.321 ; Fall       ; CLK             ;
;  DI[7]     ; CLK        ; 21.997 ; 21.997 ; Fall       ; CLK             ;
; Q[*]       ; CLK        ; 12.524 ; 12.524 ; Fall       ; CLK             ;
;  Q[0]      ; CLK        ; 12.161 ; 12.161 ; Fall       ; CLK             ;
;  Q[1]      ; CLK        ; 11.784 ; 11.784 ; Fall       ; CLK             ;
;  Q[2]      ; CLK        ; 12.180 ; 12.180 ; Fall       ; CLK             ;
;  Q[3]      ; CLK        ; 12.358 ; 12.358 ; Fall       ; CLK             ;
;  Q[4]      ; CLK        ; 12.142 ; 12.142 ; Fall       ; CLK             ;
;  Q[5]      ; CLK        ; 12.250 ; 12.250 ; Fall       ; CLK             ;
;  Q[6]      ; CLK        ; 11.786 ; 11.786 ; Fall       ; CLK             ;
;  Q[7]      ; CLK        ; 11.733 ; 11.733 ; Fall       ; CLK             ;
;  Q[8]      ; CLK        ; 11.728 ; 11.728 ; Fall       ; CLK             ;
;  Q[9]      ; CLK        ; 11.502 ; 11.502 ; Fall       ; CLK             ;
;  Q[10]     ; CLK        ; 12.165 ; 12.165 ; Fall       ; CLK             ;
;  Q[11]     ; CLK        ; 11.482 ; 11.482 ; Fall       ; CLK             ;
;  Q[12]     ; CLK        ; 12.299 ; 12.299 ; Fall       ; CLK             ;
;  Q[13]     ; CLK        ; 12.358 ; 12.358 ; Fall       ; CLK             ;
;  Q[14]     ; CLK        ; 12.524 ; 12.524 ; Fall       ; CLK             ;
;  Q[15]     ; CLK        ; 11.689 ; 11.689 ; Fall       ; CLK             ;
; Wren       ; CLK        ; 13.979 ; 13.979 ; Fall       ; CLK             ;
; aluc[*]    ; CLK        ; 14.046 ; 14.046 ; Fall       ; CLK             ;
;  aluc[0]   ; CLK        ; 14.046 ; 14.046 ; Fall       ; CLK             ;
;  aluc[1]   ; CLK        ; 13.524 ; 13.524 ; Fall       ; CLK             ;
;  aluc[2]   ; CLK        ; 12.688 ; 12.688 ; Fall       ; CLK             ;
; answer[*]  ; CLK        ; 20.749 ; 20.749 ; Fall       ; CLK             ;
;  answer[0] ; CLK        ; 20.749 ; 20.749 ; Fall       ; CLK             ;
;  answer[1] ; CLK        ; 18.588 ; 18.588 ; Fall       ; CLK             ;
;  answer[2] ; CLK        ; 19.101 ; 19.101 ; Fall       ; CLK             ;
;  answer[3] ; CLK        ; 18.932 ; 18.932 ; Fall       ; CLK             ;
;  answer[4] ; CLK        ; 19.541 ; 19.541 ; Fall       ; CLK             ;
;  answer[5] ; CLK        ; 19.771 ; 19.771 ; Fall       ; CLK             ;
;  answer[6] ; CLK        ; 19.751 ; 19.751 ; Fall       ; CLK             ;
;  answer[7] ; CLK        ; 20.114 ; 20.114 ; Fall       ; CLK             ;
; carryout   ; CLK        ; 22.634 ; 22.634 ; Fall       ; CLK             ;
; data_a[*]  ; CLK        ; 14.649 ; 14.649 ; Fall       ; CLK             ;
;  data_a[0] ; CLK        ; 14.649 ; 14.649 ; Fall       ; CLK             ;
;  data_a[1] ; CLK        ; 13.395 ; 13.395 ; Fall       ; CLK             ;
;  data_a[2] ; CLK        ; 14.307 ; 14.307 ; Fall       ; CLK             ;
;  data_a[3] ; CLK        ; 14.106 ; 14.106 ; Fall       ; CLK             ;
;  data_a[4] ; CLK        ; 13.639 ; 13.639 ; Fall       ; CLK             ;
;  data_a[5] ; CLK        ; 13.779 ; 13.779 ; Fall       ; CLK             ;
;  data_a[6] ; CLK        ; 13.340 ; 13.340 ; Fall       ; CLK             ;
;  data_a[7] ; CLK        ; 14.264 ; 14.264 ; Fall       ; CLK             ;
; data_b[*]  ; CLK        ; 16.878 ; 16.878 ; Fall       ; CLK             ;
;  data_b[0] ; CLK        ; 16.230 ; 16.230 ; Fall       ; CLK             ;
;  data_b[1] ; CLK        ; 15.029 ; 15.029 ; Fall       ; CLK             ;
;  data_b[2] ; CLK        ; 14.593 ; 14.593 ; Fall       ; CLK             ;
;  data_b[3] ; CLK        ; 14.897 ; 14.897 ; Fall       ; CLK             ;
;  data_b[4] ; CLK        ; 15.398 ; 15.398 ; Fall       ; CLK             ;
;  data_b[5] ; CLK        ; 16.878 ; 16.878 ; Fall       ; CLK             ;
;  data_b[6] ; CLK        ; 14.981 ; 14.981 ; Fall       ; CLK             ;
;  data_b[7] ; CLK        ; 15.729 ; 15.729 ; Fall       ; CLK             ;
; dout[*]    ; CLK        ; 27.794 ; 27.794 ; Fall       ; CLK             ;
;  dout[0]   ; CLK        ; 27.006 ; 27.006 ; Fall       ; CLK             ;
;  dout[1]   ; CLK        ; 27.716 ; 27.716 ; Fall       ; CLK             ;
;  dout[2]   ; CLK        ; 26.780 ; 26.780 ; Fall       ; CLK             ;
;  dout[3]   ; CLK        ; 26.925 ; 26.925 ; Fall       ; CLK             ;
;  dout[4]   ; CLK        ; 27.794 ; 27.794 ; Fall       ; CLK             ;
;  dout[5]   ; CLK        ; 26.951 ; 26.951 ; Fall       ; CLK             ;
;  dout[6]   ; CLK        ; 27.782 ; 27.782 ; Fall       ; CLK             ;
;  dout[7]   ; CLK        ; 26.197 ; 26.197 ; Fall       ; CLK             ;
; reg_we     ; CLK        ; 14.892 ; 14.892 ; Fall       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DI[*]      ; CLK        ; 5.826 ; 5.826 ; Rise       ; CLK             ;
;  DI[0]     ; CLK        ; 5.826 ; 5.826 ; Rise       ; CLK             ;
;  DI[1]     ; CLK        ; 6.325 ; 6.325 ; Rise       ; CLK             ;
;  DI[2]     ; CLK        ; 6.292 ; 6.292 ; Rise       ; CLK             ;
;  DI[3]     ; CLK        ; 6.171 ; 6.171 ; Rise       ; CLK             ;
;  DI[4]     ; CLK        ; 6.410 ; 6.410 ; Rise       ; CLK             ;
;  DI[5]     ; CLK        ; 6.354 ; 6.354 ; Rise       ; CLK             ;
;  DI[6]     ; CLK        ; 5.962 ; 5.962 ; Rise       ; CLK             ;
;  DI[7]     ; CLK        ; 6.325 ; 6.325 ; Rise       ; CLK             ;
; pc[*]      ; CLK        ; 3.635 ; 3.635 ; Rise       ; CLK             ;
;  pc[0]     ; CLK        ; 3.727 ; 3.727 ; Rise       ; CLK             ;
;  pc[1]     ; CLK        ; 3.635 ; 3.635 ; Rise       ; CLK             ;
;  pc[2]     ; CLK        ; 3.746 ; 3.746 ; Rise       ; CLK             ;
;  pc[3]     ; CLK        ; 3.876 ; 3.876 ; Rise       ; CLK             ;
;  pc[4]     ; CLK        ; 3.766 ; 3.766 ; Rise       ; CLK             ;
;  pc[5]     ; CLK        ; 3.655 ; 3.655 ; Rise       ; CLK             ;
;  pc[6]     ; CLK        ; 3.905 ; 3.905 ; Rise       ; CLK             ;
;  pc[7]     ; CLK        ; 3.894 ; 3.894 ; Rise       ; CLK             ;
; ram_q[*]   ; CLK        ; 6.162 ; 6.162 ; Rise       ; CLK             ;
;  ram_q[0]  ; CLK        ; 6.202 ; 6.202 ; Rise       ; CLK             ;
;  ram_q[1]  ; CLK        ; 6.162 ; 6.162 ; Rise       ; CLK             ;
;  ram_q[2]  ; CLK        ; 6.305 ; 6.305 ; Rise       ; CLK             ;
;  ram_q[3]  ; CLK        ; 6.225 ; 6.225 ; Rise       ; CLK             ;
;  ram_q[4]  ; CLK        ; 6.375 ; 6.375 ; Rise       ; CLK             ;
;  ram_q[5]  ; CLK        ; 6.680 ; 6.680 ; Rise       ; CLK             ;
;  ram_q[6]  ; CLK        ; 6.178 ; 6.178 ; Rise       ; CLK             ;
;  ram_q[7]  ; CLK        ; 6.571 ; 6.571 ; Rise       ; CLK             ;
; DI[*]      ; CLK        ; 4.864 ; 4.864 ; Fall       ; CLK             ;
;  DI[0]     ; CLK        ; 5.066 ; 5.066 ; Fall       ; CLK             ;
;  DI[1]     ; CLK        ; 5.527 ; 5.527 ; Fall       ; CLK             ;
;  DI[2]     ; CLK        ; 5.258 ; 5.258 ; Fall       ; CLK             ;
;  DI[3]     ; CLK        ; 5.074 ; 5.074 ; Fall       ; CLK             ;
;  DI[4]     ; CLK        ; 5.266 ; 5.266 ; Fall       ; CLK             ;
;  DI[5]     ; CLK        ; 5.296 ; 5.296 ; Fall       ; CLK             ;
;  DI[6]     ; CLK        ; 4.864 ; 4.864 ; Fall       ; CLK             ;
;  DI[7]     ; CLK        ; 5.156 ; 5.156 ; Fall       ; CLK             ;
; Q[*]       ; CLK        ; 5.576 ; 5.576 ; Fall       ; CLK             ;
;  Q[0]      ; CLK        ; 5.725 ; 5.725 ; Fall       ; CLK             ;
;  Q[1]      ; CLK        ; 5.613 ; 5.613 ; Fall       ; CLK             ;
;  Q[2]      ; CLK        ; 5.738 ; 5.738 ; Fall       ; CLK             ;
;  Q[3]      ; CLK        ; 5.904 ; 5.904 ; Fall       ; CLK             ;
;  Q[4]      ; CLK        ; 5.733 ; 5.733 ; Fall       ; CLK             ;
;  Q[5]      ; CLK        ; 5.793 ; 5.793 ; Fall       ; CLK             ;
;  Q[6]      ; CLK        ; 5.623 ; 5.623 ; Fall       ; CLK             ;
;  Q[7]      ; CLK        ; 5.601 ; 5.601 ; Fall       ; CLK             ;
;  Q[8]      ; CLK        ; 5.601 ; 5.601 ; Fall       ; CLK             ;
;  Q[9]      ; CLK        ; 5.615 ; 5.615 ; Fall       ; CLK             ;
;  Q[10]     ; CLK        ; 5.753 ; 5.753 ; Fall       ; CLK             ;
;  Q[11]     ; CLK        ; 5.587 ; 5.587 ; Fall       ; CLK             ;
;  Q[12]     ; CLK        ; 5.862 ; 5.862 ; Fall       ; CLK             ;
;  Q[13]     ; CLK        ; 5.894 ; 5.894 ; Fall       ; CLK             ;
;  Q[14]     ; CLK        ; 5.873 ; 5.873 ; Fall       ; CLK             ;
;  Q[15]     ; CLK        ; 5.576 ; 5.576 ; Fall       ; CLK             ;
; Wren       ; CLK        ; 6.129 ; 6.129 ; Fall       ; CLK             ;
; aluc[*]    ; CLK        ; 5.732 ; 5.732 ; Fall       ; CLK             ;
;  aluc[0]   ; CLK        ; 6.183 ; 6.183 ; Fall       ; CLK             ;
;  aluc[1]   ; CLK        ; 5.940 ; 5.940 ; Fall       ; CLK             ;
;  aluc[2]   ; CLK        ; 5.732 ; 5.732 ; Fall       ; CLK             ;
; answer[*]  ; CLK        ; 4.431 ; 4.431 ; Fall       ; CLK             ;
;  answer[0] ; CLK        ; 5.213 ; 5.213 ; Fall       ; CLK             ;
;  answer[1] ; CLK        ; 4.661 ; 4.661 ; Fall       ; CLK             ;
;  answer[2] ; CLK        ; 4.543 ; 4.543 ; Fall       ; CLK             ;
;  answer[3] ; CLK        ; 4.431 ; 4.431 ; Fall       ; CLK             ;
;  answer[4] ; CLK        ; 4.704 ; 4.704 ; Fall       ; CLK             ;
;  answer[5] ; CLK        ; 4.674 ; 4.674 ; Fall       ; CLK             ;
;  answer[6] ; CLK        ; 4.472 ; 4.472 ; Fall       ; CLK             ;
;  answer[7] ; CLK        ; 4.551 ; 4.551 ; Fall       ; CLK             ;
; carryout   ; CLK        ; 5.028 ; 5.028 ; Fall       ; CLK             ;
; data_a[*]  ; CLK        ; 3.692 ; 3.692 ; Fall       ; CLK             ;
;  data_a[0] ; CLK        ; 4.124 ; 4.124 ; Fall       ; CLK             ;
;  data_a[1] ; CLK        ; 3.947 ; 3.947 ; Fall       ; CLK             ;
;  data_a[2] ; CLK        ; 4.334 ; 4.334 ; Fall       ; CLK             ;
;  data_a[3] ; CLK        ; 3.841 ; 3.841 ; Fall       ; CLK             ;
;  data_a[4] ; CLK        ; 3.943 ; 3.943 ; Fall       ; CLK             ;
;  data_a[5] ; CLK        ; 3.808 ; 3.808 ; Fall       ; CLK             ;
;  data_a[6] ; CLK        ; 3.692 ; 3.692 ; Fall       ; CLK             ;
;  data_a[7] ; CLK        ; 3.913 ; 3.913 ; Fall       ; CLK             ;
; data_b[*]  ; CLK        ; 3.953 ; 3.953 ; Fall       ; CLK             ;
;  data_b[0] ; CLK        ; 4.831 ; 4.831 ; Fall       ; CLK             ;
;  data_b[1] ; CLK        ; 4.271 ; 4.271 ; Fall       ; CLK             ;
;  data_b[2] ; CLK        ; 3.953 ; 3.953 ; Fall       ; CLK             ;
;  data_b[3] ; CLK        ; 4.032 ; 4.032 ; Fall       ; CLK             ;
;  data_b[4] ; CLK        ; 4.327 ; 4.327 ; Fall       ; CLK             ;
;  data_b[5] ; CLK        ; 4.952 ; 4.952 ; Fall       ; CLK             ;
;  data_b[6] ; CLK        ; 4.165 ; 4.165 ; Fall       ; CLK             ;
;  data_b[7] ; CLK        ; 4.507 ; 4.507 ; Fall       ; CLK             ;
; dout[*]    ; CLK        ; 4.843 ; 4.843 ; Fall       ; CLK             ;
;  dout[0]   ; CLK        ; 4.964 ; 4.964 ; Fall       ; CLK             ;
;  dout[1]   ; CLK        ; 5.155 ; 5.155 ; Fall       ; CLK             ;
;  dout[2]   ; CLK        ; 5.084 ; 5.084 ; Fall       ; CLK             ;
;  dout[3]   ; CLK        ; 4.843 ; 4.843 ; Fall       ; CLK             ;
;  dout[4]   ; CLK        ; 5.101 ; 5.101 ; Fall       ; CLK             ;
;  dout[5]   ; CLK        ; 4.997 ; 4.997 ; Fall       ; CLK             ;
;  dout[6]   ; CLK        ; 4.916 ; 4.916 ; Fall       ; CLK             ;
;  dout[7]   ; CLK        ; 5.209 ; 5.209 ; Fall       ; CLK             ;
; reg_we     ; CLK        ; 6.291 ; 6.291 ; Fall       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; carryin    ; DI[0]       ; 11.634 ; 11.634 ; 11.634 ; 11.634 ;
; carryin    ; DI[1]       ; 13.282 ; 13.282 ; 13.282 ; 13.282 ;
; carryin    ; DI[2]       ; 13.293 ; 13.293 ; 13.293 ; 13.293 ;
; carryin    ; DI[3]       ; 12.859 ; 12.859 ; 12.859 ; 12.859 ;
; carryin    ; DI[4]       ; 12.753 ; 12.753 ; 12.753 ; 12.753 ;
; carryin    ; DI[5]       ; 13.662 ; 13.662 ; 13.662 ; 13.662 ;
; carryin    ; DI[6]       ; 12.790 ; 12.790 ; 12.790 ; 12.790 ;
; carryin    ; DI[7]       ; 13.710 ; 13.710 ; 13.710 ; 13.710 ;
; carryin    ; answer[0]   ; 11.912 ; 11.912 ; 11.912 ; 11.912 ;
; carryin    ; answer[1]   ; 10.450 ; 10.450 ; 10.450 ; 10.450 ;
; carryin    ; answer[2]   ; 10.963 ; 10.963 ; 10.963 ; 10.963 ;
; carryin    ; answer[3]   ; 10.690 ; 10.690 ; 10.690 ; 10.690 ;
; carryin    ; answer[4]   ; 11.235 ; 11.235 ; 11.235 ; 11.235 ;
; carryin    ; answer[5]   ; 11.633 ; 11.633 ; 11.633 ; 11.633 ;
; carryin    ; answer[6]   ; 11.220 ; 11.220 ; 11.220 ; 11.220 ;
; carryin    ; answer[7]   ; 11.827 ; 11.827 ; 11.827 ; 11.827 ;
; carryin    ; carryout    ; 14.222 ; 14.222 ; 14.222 ; 14.222 ;
; carryin    ; dout[0]     ; 18.700 ; 18.700 ; 18.700 ; 18.700 ;
; carryin    ; dout[1]     ; 19.410 ; 19.410 ; 19.410 ; 19.410 ;
; carryin    ; dout[2]     ; 18.474 ; 18.474 ; 18.474 ; 18.474 ;
; carryin    ; dout[3]     ; 18.619 ; 18.619 ; 18.619 ; 18.619 ;
; carryin    ; dout[4]     ; 19.488 ; 19.488 ; 19.488 ; 19.488 ;
; carryin    ; dout[5]     ; 18.645 ; 18.645 ; 18.645 ; 18.645 ;
; carryin    ; dout[6]     ; 19.476 ; 19.476 ; 19.476 ; 19.476 ;
; carryin    ; dout[7]     ; 17.891 ; 17.891 ; 17.891 ; 17.891 ;
; reset_pin  ; DI[0]       ;        ; 8.489  ; 8.489  ;        ;
; reset_pin  ; DI[1]       ;        ; 8.634  ; 8.634  ;        ;
; reset_pin  ; DI[2]       ;        ; 9.501  ; 9.501  ;        ;
; reset_pin  ; DI[3]       ;        ; 8.414  ; 8.414  ;        ;
; reset_pin  ; DI[4]       ;        ; 10.042 ; 10.042 ;        ;
; reset_pin  ; DI[5]       ;        ; 9.606  ; 9.606  ;        ;
; reset_pin  ; DI[6]       ;        ; 7.738  ; 7.738  ;        ;
; reset_pin  ; DI[7]       ;        ; 9.446  ; 9.446  ;        ;
; reset_pin  ; ram_q[0]    ;        ; 8.189  ; 8.189  ;        ;
; reset_pin  ; ram_q[1]    ;        ; 8.169  ; 8.169  ;        ;
; reset_pin  ; ram_q[2]    ;        ; 9.569  ; 9.569  ;        ;
; reset_pin  ; ram_q[3]    ;        ; 8.264  ; 8.264  ;        ;
; reset_pin  ; ram_q[4]    ;        ; 9.676  ; 9.676  ;        ;
; reset_pin  ; ram_q[5]    ;        ; 10.169 ; 10.169 ;        ;
; reset_pin  ; ram_q[6]    ;        ; 8.567  ; 8.567  ;        ;
; reset_pin  ; ram_q[7]    ;        ; 9.701  ; 9.701  ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; carryin    ; DI[0]       ; 4.421 ; 4.421 ; 4.421 ; 4.421 ;
; carryin    ; DI[1]       ; 4.951 ; 4.951 ; 4.951 ; 4.951 ;
; carryin    ; DI[2]       ; 4.985 ; 4.985 ; 4.985 ; 4.985 ;
; carryin    ; DI[3]       ; 4.838 ; 4.838 ; 4.838 ; 4.838 ;
; carryin    ; DI[4]       ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; carryin    ; DI[5]       ; 5.125 ; 5.125 ; 5.125 ; 5.125 ;
; carryin    ; DI[6]       ; 4.794 ; 4.794 ; 4.794 ; 4.794 ;
; carryin    ; DI[7]       ; 5.181 ; 5.181 ; 5.181 ; 5.181 ;
; carryin    ; answer[0]   ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; carryin    ; answer[1]   ; 4.085 ; 4.085 ; 4.085 ; 4.085 ;
; carryin    ; answer[2]   ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; carryin    ; answer[3]   ; 4.195 ; 4.195 ; 4.195 ; 4.195 ;
; carryin    ; answer[4]   ; 4.294 ; 4.294 ; 4.294 ; 4.294 ;
; carryin    ; answer[5]   ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; carryin    ; answer[6]   ; 4.402 ; 4.402 ; 4.402 ; 4.402 ;
; carryin    ; answer[7]   ; 4.576 ; 4.576 ; 4.576 ; 4.576 ;
; carryin    ; carryout    ; 4.405 ; 4.879 ; 4.879 ; 4.405 ;
; carryin    ; dout[0]     ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; carryin    ; dout[1]     ; 5.125 ; 5.125 ; 5.125 ; 5.125 ;
; carryin    ; dout[2]     ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; carryin    ; dout[3]     ; 4.752 ; 4.752 ; 4.752 ; 4.752 ;
; carryin    ; dout[4]     ; 5.139 ; 5.139 ; 5.139 ; 5.139 ;
; carryin    ; dout[5]     ; 4.918 ; 4.918 ; 4.918 ; 4.918 ;
; carryin    ; dout[6]     ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; carryin    ; dout[7]     ; 4.949 ; 4.949 ; 4.949 ; 4.949 ;
; reset_pin  ; DI[0]       ;       ; 3.519 ; 3.519 ;       ;
; reset_pin  ; DI[1]       ;       ; 3.591 ; 3.591 ;       ;
; reset_pin  ; DI[2]       ;       ; 3.858 ; 3.858 ;       ;
; reset_pin  ; DI[3]       ;       ; 3.509 ; 3.509 ;       ;
; reset_pin  ; DI[4]       ;       ; 4.037 ; 4.037 ;       ;
; reset_pin  ; DI[5]       ;       ; 3.871 ; 3.871 ;       ;
; reset_pin  ; DI[6]       ;       ; 3.231 ; 3.231 ;       ;
; reset_pin  ; DI[7]       ;       ; 3.853 ; 3.853 ;       ;
; reset_pin  ; ram_q[0]    ;       ; 3.449 ; 3.449 ;       ;
; reset_pin  ; ram_q[1]    ;       ; 3.433 ; 3.433 ;       ;
; reset_pin  ; ram_q[2]    ;       ; 3.870 ; 3.870 ;       ;
; reset_pin  ; ram_q[3]    ;       ; 3.491 ; 3.491 ;       ;
; reset_pin  ; ram_q[4]    ;       ; 3.980 ; 3.980 ;       ;
; reset_pin  ; ram_q[5]    ;       ; 4.005 ; 4.005 ;       ;
; reset_pin  ; ram_q[6]    ;       ; 3.573 ; 3.573 ;       ;
; reset_pin  ; ram_q[7]    ;       ; 3.903 ; 3.903 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 80       ; 240736   ; 264      ; 59904    ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 80       ; 240736   ; 264      ; 59904    ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 137   ; 137  ;
; Unconstrained Output Ports      ; 78    ; 78   ;
; Unconstrained Output Port Paths ; 1369  ; 1369 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Mon Oct 23 09:22:33 2017
Info: Command: quartus_sta EX_computer1 -c EX_computer1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'EX_computer1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.873      -870.362 CLK 
Info (332146): Worst-case hold slack is 2.176
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.176         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567      -267.155 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.253
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.253      -286.363 CLK 
Info (332146): Worst-case hold slack is 0.649
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.649         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -171.530 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 418 megabytes
    Info: Processing ended: Mon Oct 23 09:22:35 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


