Classic Timing Analyzer report for SincCounter_nbit
Tue Apr 12 19:27:01 2016
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'key[0]'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                 ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------------+------------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                              ; To                                 ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------------+------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 1.258 ns                         ; sw[1]                             ; T_flip_flop:\gen_add:15:gen03:T0|Q ; --         ; key[0]   ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 10.729 ns                        ; T_flip_flop:\gen_add:1:gen02:T0|Q ; hex0[0]                            ; key[0]     ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.906 ns                         ; sw[1]                             ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; --         ; key[0]   ; 0            ;
; Clock Setup: 'key[0]'        ; N/A   ; None          ; 354.61 MHz ( period = 2.820 ns ) ; T_flip_flop:\gen_add:4:gen03:T0|Q ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                                   ;                                    ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------------+------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; key[0]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'key[0]'                                                                                                                                                                                                                        ;
+-------+------------------------------------------------+------------------------------------+------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                               ; To                                 ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+------------------------------------+------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 354.61 MHz ( period = 2.820 ns )               ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.606 ns                ;
; N/A   ; 359.71 MHz ( period = 2.780 ns )               ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.566 ns                ;
; N/A   ; 364.30 MHz ( period = 2.745 ns )               ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.478 ns                ;
; N/A   ; 374.67 MHz ( period = 2.669 ns )               ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.455 ns                ;
; N/A   ; 375.09 MHz ( period = 2.666 ns )               ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.452 ns                ;
; N/A   ; 392.16 MHz ( period = 2.550 ns )               ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.336 ns                ;
; N/A   ; 394.32 MHz ( period = 2.536 ns )               ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.322 ns                ;
; N/A   ; 403.06 MHz ( period = 2.481 ns )               ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.214 ns                ;
; N/A   ; 411.86 MHz ( period = 2.428 ns )               ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.214 ns                ;
; N/A   ; 414.77 MHz ( period = 2.411 ns )               ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; T_flip_flop:\gen_add:12:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.197 ns                ;
; N/A   ; 414.77 MHz ( period = 2.411 ns )               ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; T_flip_flop:\gen_add:13:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.197 ns                ;
; N/A   ; 414.94 MHz ( period = 2.410 ns )               ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.196 ns                ;
; N/A   ; 421.76 MHz ( period = 2.371 ns )               ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; T_flip_flop:\gen_add:12:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; 421.76 MHz ( period = 2.371 ns )               ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; T_flip_flop:\gen_add:13:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; 421.94 MHz ( period = 2.370 ns )               ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.156 ns                ;
; N/A   ; 427.90 MHz ( period = 2.337 ns )               ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 2.123 ns                ;
; N/A   ; 428.08 MHz ( period = 2.336 ns )               ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; T_flip_flop:\gen_add:12:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.069 ns                ;
; N/A   ; 428.08 MHz ( period = 2.336 ns )               ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; T_flip_flop:\gen_add:13:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.069 ns                ;
; N/A   ; 428.27 MHz ( period = 2.335 ns )               ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.068 ns                ;
; N/A   ; 428.82 MHz ( period = 2.332 ns )               ; T_flip_flop:\gen_add:10:gen03:T0|Q ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.065 ns                ;
; N/A   ; 442.48 MHz ( period = 2.260 ns )               ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; T_flip_flop:\gen_add:12:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.046 ns                ;
; N/A   ; 442.48 MHz ( period = 2.260 ns )               ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; T_flip_flop:\gen_add:13:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.046 ns                ;
; N/A   ; 442.67 MHz ( period = 2.259 ns )               ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.045 ns                ;
; N/A   ; 443.07 MHz ( period = 2.257 ns )               ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; T_flip_flop:\gen_add:12:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.043 ns                ;
; N/A   ; 443.07 MHz ( period = 2.257 ns )               ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; T_flip_flop:\gen_add:13:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.043 ns                ;
; N/A   ; 443.26 MHz ( period = 2.256 ns )               ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.042 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 2.007 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 2.020 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; T_flip_flop:\gen_add:11:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.019 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; T_flip_flop:\gen_add:10:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 2.017 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; T_flip_flop:\gen_add:12:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.927 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.980 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; T_flip_flop:\gen_add:13:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.927 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; T_flip_flop:\gen_add:11:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.979 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.926 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; T_flip_flop:\gen_add:10:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.977 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; T_flip_flop:\gen_add:12:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.913 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; T_flip_flop:\gen_add:13:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.913 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.912 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.892 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; T_flip_flop:\gen_add:11:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.891 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; T_flip_flop:\gen_add:10:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.889 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.885 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.935 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.934 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; T_flip_flop:\gen_add:12:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.805 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; T_flip_flop:\gen_add:13:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.805 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.804 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.851 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:11:gen03:T0|Q ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.783 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.869 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; T_flip_flop:\gen_add:11:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.868 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; T_flip_flop:\gen_add:10:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.866 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.866 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; T_flip_flop:\gen_add:11:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.865 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; T_flip_flop:\gen_add:10:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.863 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; T_flip_flop:\gen_add:12:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.805 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; T_flip_flop:\gen_add:13:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.805 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.804 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.819 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.818 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.695 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:10:gen03:T0|Q ; T_flip_flop:\gen_add:12:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.656 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:10:gen03:T0|Q ; T_flip_flop:\gen_add:13:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.656 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:10:gen03:T0|Q ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.655 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.750 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; T_flip_flop:\gen_add:11:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.749 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; T_flip_flop:\gen_add:10:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.747 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.736 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; T_flip_flop:\gen_add:11:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.735 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; T_flip_flop:\gen_add:10:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.733 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.678 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.677 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.653 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.697 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.696 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.628 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; T_flip_flop:\gen_add:11:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.627 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; T_flip_flop:\gen_add:10:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.625 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.663 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.662 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.628 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; T_flip_flop:\gen_add:11:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.627 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; T_flip_flop:\gen_add:10:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.625 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.562 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.561 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.490 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.440 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.439 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:12:gen03:T0|Q ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.433 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:11:gen03:T0|Q ; T_flip_flop:\gen_add:12:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.374 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:11:gen03:T0|Q ; T_flip_flop:\gen_add:13:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.374 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:11:gen03:T0|Q ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.373 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.465 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.464 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.384 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.374 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; T_flip_flop:\gen_add:12:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.286 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; T_flip_flop:\gen_add:13:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.286 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.285 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.270 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.252 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.252 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.252 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.301 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:13:gen03:T0|Q ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.209 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.196 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 1.195 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:14:gen03:T0|Q ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.089 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:12:gen03:T0|Q ; T_flip_flop:\gen_add:13:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.050 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:12:gen03:T0|Q ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 1.050 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.955 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.955 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; T_flip_flop:\gen_add:10:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 0.878 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; T_flip_flop:\gen_add:11:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 0.877 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.866 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.862 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:10:gen03:T0|Q ; T_flip_flop:\gen_add:11:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 0.840 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:13:gen03:T0|Q ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 0.825 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.730 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:12:gen03:T0|Q ; T_flip_flop:\gen_add:12:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:10:gen03:T0|Q ; T_flip_flop:\gen_add:10:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:11:gen03:T0|Q ; T_flip_flop:\gen_add:11:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:13:gen03:T0|Q ; T_flip_flop:\gen_add:13:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:14:gen03:T0|Q ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 450.05 MHz ( period = 2.222 ns ) ; T_flip_flop:\gen_add:15:gen03:T0|Q ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]     ; key[0]   ; None                        ; None                      ; 0.407 ns                ;
+-------+------------------------------------------------+------------------------------------+------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------+
; tsu                                                                                       ;
+-------+--------------+------------+-------+------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                 ; To Clock ;
+-------+--------------+------------+-------+------------------------------------+----------+
; N/A   ; None         ; 1.258 ns   ; sw[1] ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]   ;
; N/A   ; None         ; 0.929 ns   ; sw[1] ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; key[0]   ;
; N/A   ; None         ; 0.849 ns   ; sw[1] ; T_flip_flop:\gen_add:12:gen03:T0|Q ; key[0]   ;
; N/A   ; None         ; 0.849 ns   ; sw[1] ; T_flip_flop:\gen_add:13:gen03:T0|Q ; key[0]   ;
; N/A   ; None         ; 0.848 ns   ; sw[1] ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]   ;
; N/A   ; None         ; 0.688 ns   ; sw[1] ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; key[0]   ;
; N/A   ; None         ; 0.687 ns   ; sw[1] ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; key[0]   ;
; N/A   ; None         ; 0.619 ns   ; sw[1] ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; key[0]   ;
; N/A   ; None         ; 0.618 ns   ; sw[1] ; T_flip_flop:\gen_add:11:gen03:T0|Q ; key[0]   ;
; N/A   ; None         ; 0.616 ns   ; sw[1] ; T_flip_flop:\gen_add:10:gen03:T0|Q ; key[0]   ;
; N/A   ; None         ; 0.484 ns   ; sw[1] ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; key[0]   ;
; N/A   ; None         ; 0.483 ns   ; sw[1] ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; key[0]   ;
; N/A   ; None         ; 0.296 ns   ; sw[1] ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; key[0]   ;
; N/A   ; None         ; -0.371 ns  ; sw[1] ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; key[0]   ;
; N/A   ; None         ; -0.675 ns  ; sw[1] ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; key[0]   ;
; N/A   ; None         ; -0.676 ns  ; sw[1] ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; key[0]   ;
+-------+--------------+------------+-------+------------------------------------+----------+


+-----------------------------------------------------------------------------------------------+
; tco                                                                                           ;
+-------+--------------+------------+------------------------------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From                               ; To      ; From Clock ;
+-------+--------------+------------+------------------------------------+---------+------------+
; N/A   ; None         ; 10.729 ns  ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; hex0[0] ; key[0]     ;
; N/A   ; None         ; 10.705 ns  ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; hex0[2] ; key[0]     ;
; N/A   ; None         ; 10.696 ns  ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; hex0[1] ; key[0]     ;
; N/A   ; None         ; 10.638 ns  ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; hex0[0] ; key[0]     ;
; N/A   ; None         ; 10.619 ns  ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; hex0[2] ; key[0]     ;
; N/A   ; None         ; 10.610 ns  ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; hex0[1] ; key[0]     ;
; N/A   ; None         ; 10.481 ns  ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; hex0[5] ; key[0]     ;
; N/A   ; None         ; 10.480 ns  ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; hex0[3] ; key[0]     ;
; N/A   ; None         ; 10.464 ns  ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; hex0[4] ; key[0]     ;
; N/A   ; None         ; 10.463 ns  ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; hex0[6] ; key[0]     ;
; N/A   ; None         ; 10.393 ns  ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; hex0[5] ; key[0]     ;
; N/A   ; None         ; 10.390 ns  ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; hex0[3] ; key[0]     ;
; N/A   ; None         ; 10.390 ns  ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; hex0[4] ; key[0]     ;
; N/A   ; None         ; 10.372 ns  ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; hex0[6] ; key[0]     ;
; N/A   ; None         ; 10.191 ns  ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; hex0[0] ; key[0]     ;
; N/A   ; None         ; 10.170 ns  ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; hex0[2] ; key[0]     ;
; N/A   ; None         ; 10.160 ns  ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; hex0[1] ; key[0]     ;
; N/A   ; None         ; 10.067 ns  ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; hex0[0] ; key[0]     ;
; N/A   ; None         ; 10.034 ns  ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; hex0[1] ; key[0]     ;
; N/A   ; None         ; 10.019 ns  ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; hex0[2] ; key[0]     ;
; N/A   ; None         ; 9.947 ns   ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; hex0[5] ; key[0]     ;
; N/A   ; None         ; 9.941 ns   ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; hex0[3] ; key[0]     ;
; N/A   ; None         ; 9.931 ns   ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; hex0[4] ; key[0]     ;
; N/A   ; None         ; 9.926 ns   ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; hex0[6] ; key[0]     ;
; N/A   ; None         ; 9.816 ns   ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; hex0[3] ; key[0]     ;
; N/A   ; None         ; 9.808 ns   ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; hex0[4] ; key[0]     ;
; N/A   ; None         ; 9.801 ns   ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; hex0[6] ; key[0]     ;
; N/A   ; None         ; 9.798 ns   ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; hex0[5] ; key[0]     ;
; N/A   ; None         ; 8.927 ns   ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; hex2[6] ; key[0]     ;
; N/A   ; None         ; 8.782 ns   ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; hex2[4] ; key[0]     ;
; N/A   ; None         ; 8.753 ns   ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; hex2[0] ; key[0]     ;
; N/A   ; None         ; 8.537 ns   ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; hex2[3] ; key[0]     ;
; N/A   ; None         ; 8.528 ns   ; T_flip_flop:\gen_add:11:gen03:T0|Q ; hex2[0] ; key[0]     ;
; N/A   ; None         ; 8.498 ns   ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; hex2[2] ; key[0]     ;
; N/A   ; None         ; 8.487 ns   ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; hex2[1] ; key[0]     ;
; N/A   ; None         ; 8.427 ns   ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; hex1[0] ; key[0]     ;
; N/A   ; None         ; 8.401 ns   ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; hex1[1] ; key[0]     ;
; N/A   ; None         ; 8.366 ns   ; T_flip_flop:\gen_add:12:gen03:T0|Q ; hex3[6] ; key[0]     ;
; N/A   ; None         ; 8.325 ns   ; T_flip_flop:\gen_add:12:gen03:T0|Q ; hex3[0] ; key[0]     ;
; N/A   ; None         ; 8.317 ns   ; T_flip_flop:\gen_add:12:gen03:T0|Q ; hex3[5] ; key[0]     ;
; N/A   ; None         ; 8.298 ns   ; T_flip_flop:\gen_add:11:gen03:T0|Q ; hex2[2] ; key[0]     ;
; N/A   ; None         ; 8.287 ns   ; T_flip_flop:\gen_add:11:gen03:T0|Q ; hex2[3] ; key[0]     ;
; N/A   ; None         ; 8.287 ns   ; T_flip_flop:\gen_add:15:gen03:T0|Q ; hex3[6] ; key[0]     ;
; N/A   ; None         ; 8.284 ns   ; T_flip_flop:\gen_add:14:gen03:T0|Q ; hex3[6] ; key[0]     ;
; N/A   ; None         ; 8.260 ns   ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; hex1[4] ; key[0]     ;
; N/A   ; None         ; 8.259 ns   ; T_flip_flop:\gen_add:11:gen03:T0|Q ; hex2[1] ; key[0]     ;
; N/A   ; None         ; 8.254 ns   ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; hex1[2] ; key[0]     ;
; N/A   ; None         ; 8.250 ns   ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; hex1[5] ; key[0]     ;
; N/A   ; None         ; 8.247 ns   ; T_flip_flop:\gen_add:15:gen03:T0|Q ; hex3[0] ; key[0]     ;
; N/A   ; None         ; 8.244 ns   ; T_flip_flop:\gen_add:14:gen03:T0|Q ; hex3[0] ; key[0]     ;
; N/A   ; None         ; 8.242 ns   ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; hex1[6] ; key[0]     ;
; N/A   ; None         ; 8.237 ns   ; T_flip_flop:\gen_add:15:gen03:T0|Q ; hex3[5] ; key[0]     ;
; N/A   ; None         ; 8.234 ns   ; T_flip_flop:\gen_add:14:gen03:T0|Q ; hex3[5] ; key[0]     ;
; N/A   ; None         ; 8.227 ns   ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; hex1[3] ; key[0]     ;
; N/A   ; None         ; 8.216 ns   ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; hex1[0] ; key[0]     ;
; N/A   ; None         ; 8.196 ns   ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; hex1[1] ; key[0]     ;
; N/A   ; None         ; 8.158 ns   ; T_flip_flop:\gen_add:10:gen03:T0|Q ; hex2[0] ; key[0]     ;
; N/A   ; None         ; 8.112 ns   ; T_flip_flop:\gen_add:12:gen03:T0|Q ; hex3[1] ; key[0]     ;
; N/A   ; None         ; 8.112 ns   ; T_flip_flop:\gen_add:12:gen03:T0|Q ; hex3[4] ; key[0]     ;
; N/A   ; None         ; 8.111 ns   ; T_flip_flop:\gen_add:12:gen03:T0|Q ; hex3[2] ; key[0]     ;
; N/A   ; None         ; 8.069 ns   ; T_flip_flop:\gen_add:12:gen03:T0|Q ; hex3[3] ; key[0]     ;
; N/A   ; None         ; 8.063 ns   ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; hex1[5] ; key[0]     ;
; N/A   ; None         ; 8.056 ns   ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; hex1[4] ; key[0]     ;
; N/A   ; None         ; 8.046 ns   ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; hex1[2] ; key[0]     ;
; N/A   ; None         ; 8.038 ns   ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; hex1[6] ; key[0]     ;
; N/A   ; None         ; 8.030 ns   ; T_flip_flop:\gen_add:14:gen03:T0|Q ; hex3[1] ; key[0]     ;
; N/A   ; None         ; 8.030 ns   ; T_flip_flop:\gen_add:14:gen03:T0|Q ; hex3[4] ; key[0]     ;
; N/A   ; None         ; 8.027 ns   ; T_flip_flop:\gen_add:15:gen03:T0|Q ; hex3[1] ; key[0]     ;
; N/A   ; None         ; 8.027 ns   ; T_flip_flop:\gen_add:14:gen03:T0|Q ; hex3[2] ; key[0]     ;
; N/A   ; None         ; 8.026 ns   ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; hex1[3] ; key[0]     ;
; N/A   ; None         ; 8.025 ns   ; T_flip_flop:\gen_add:15:gen03:T0|Q ; hex3[2] ; key[0]     ;
; N/A   ; None         ; 8.022 ns   ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; hex2[0] ; key[0]     ;
; N/A   ; None         ; 8.022 ns   ; T_flip_flop:\gen_add:15:gen03:T0|Q ; hex3[4] ; key[0]     ;
; N/A   ; None         ; 8.010 ns   ; T_flip_flop:\gen_add:13:gen03:T0|Q ; hex3[6] ; key[0]     ;
; N/A   ; None         ; 7.989 ns   ; T_flip_flop:\gen_add:11:gen03:T0|Q ; hex2[6] ; key[0]     ;
; N/A   ; None         ; 7.985 ns   ; T_flip_flop:\gen_add:14:gen03:T0|Q ; hex3[3] ; key[0]     ;
; N/A   ; None         ; 7.971 ns   ; T_flip_flop:\gen_add:13:gen03:T0|Q ; hex3[0] ; key[0]     ;
; N/A   ; None         ; 7.961 ns   ; T_flip_flop:\gen_add:13:gen03:T0|Q ; hex3[5] ; key[0]     ;
; N/A   ; None         ; 7.958 ns   ; T_flip_flop:\gen_add:15:gen03:T0|Q ; hex3[3] ; key[0]     ;
; N/A   ; None         ; 7.950 ns   ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; hex1[0] ; key[0]     ;
; N/A   ; None         ; 7.934 ns   ; T_flip_flop:\gen_add:10:gen03:T0|Q ; hex2[3] ; key[0]     ;
; N/A   ; None         ; 7.931 ns   ; T_flip_flop:\gen_add:10:gen03:T0|Q ; hex2[2] ; key[0]     ;
; N/A   ; None         ; 7.929 ns   ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; hex1[0] ; key[0]     ;
; N/A   ; None         ; 7.900 ns   ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; hex1[1] ; key[0]     ;
; N/A   ; None         ; 7.892 ns   ; T_flip_flop:\gen_add:10:gen03:T0|Q ; hex2[1] ; key[0]     ;
; N/A   ; None         ; 7.884 ns   ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; hex1[1] ; key[0]     ;
; N/A   ; None         ; 7.847 ns   ; T_flip_flop:\gen_add:11:gen03:T0|Q ; hex2[4] ; key[0]     ;
; N/A   ; None         ; 7.824 ns   ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; hex2[5] ; key[0]     ;
; N/A   ; None         ; 7.805 ns   ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; hex2[3] ; key[0]     ;
; N/A   ; None         ; 7.795 ns   ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; hex2[2] ; key[0]     ;
; N/A   ; None         ; 7.790 ns   ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; hex1[4] ; key[0]     ;
; N/A   ; None         ; 7.772 ns   ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; hex1[5] ; key[0]     ;
; N/A   ; None         ; 7.768 ns   ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; hex1[4] ; key[0]     ;
; N/A   ; None         ; 7.763 ns   ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; hex1[5] ; key[0]     ;
; N/A   ; None         ; 7.756 ns   ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; hex2[1] ; key[0]     ;
; N/A   ; None         ; 7.749 ns   ; T_flip_flop:\gen_add:13:gen03:T0|Q ; hex3[4] ; key[0]     ;
; N/A   ; None         ; 7.748 ns   ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; hex1[2] ; key[0]     ;
; N/A   ; None         ; 7.746 ns   ; T_flip_flop:\gen_add:13:gen03:T0|Q ; hex3[1] ; key[0]     ;
; N/A   ; None         ; 7.745 ns   ; T_flip_flop:\gen_add:13:gen03:T0|Q ; hex3[2] ; key[0]     ;
; N/A   ; None         ; 7.742 ns   ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; hex1[2] ; key[0]     ;
; N/A   ; None         ; 7.741 ns   ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; hex1[6] ; key[0]     ;
; N/A   ; None         ; 7.730 ns   ; T_flip_flop:\gen_add:10:gen03:T0|Q ; hex2[6] ; key[0]     ;
; N/A   ; None         ; 7.728 ns   ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; hex1[3] ; key[0]     ;
; N/A   ; None         ; 7.719 ns   ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; hex1[6] ; key[0]     ;
; N/A   ; None         ; 7.707 ns   ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; hex1[3] ; key[0]     ;
; N/A   ; None         ; 7.707 ns   ; T_flip_flop:\gen_add:13:gen03:T0|Q ; hex3[3] ; key[0]     ;
; N/A   ; None         ; 7.619 ns   ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; hex2[5] ; key[0]     ;
; N/A   ; None         ; 7.587 ns   ; T_flip_flop:\gen_add:10:gen03:T0|Q ; hex2[4] ; key[0]     ;
; N/A   ; None         ; 7.587 ns   ; T_flip_flop:\gen_add:10:gen03:T0|Q ; hex2[5] ; key[0]     ;
; N/A   ; None         ; 7.461 ns   ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; hex2[6] ; key[0]     ;
; N/A   ; None         ; 7.317 ns   ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; hex2[4] ; key[0]     ;
; N/A   ; None         ; 7.303 ns   ; T_flip_flop:\gen_add:11:gen03:T0|Q ; hex2[5] ; key[0]     ;
+-------+--------------+------------+------------------------------------+---------+------------+


+-------------------------------------------------------------------------------------------------+
; th                                                                                              ;
+---------------+-------------+-----------+-------+------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                 ; To Clock ;
+---------------+-------------+-----------+-------+------------------------------------+----------+
; N/A           ; None        ; 0.906 ns  ; sw[1] ; T_flip_flop:\gen_add:1:gen02:T0|Q  ; key[0]   ;
; N/A           ; None        ; 0.905 ns  ; sw[1] ; T_flip_flop:\gen_add:0:gen01:T0|Q  ; key[0]   ;
; N/A           ; None        ; 0.601 ns  ; sw[1] ; T_flip_flop:\gen_add:2:gen03:T0|Q  ; key[0]   ;
; N/A           ; None        ; -0.066 ns ; sw[1] ; T_flip_flop:\gen_add:5:gen03:T0|Q  ; key[0]   ;
; N/A           ; None        ; -0.253 ns ; sw[1] ; T_flip_flop:\gen_add:3:gen03:T0|Q  ; key[0]   ;
; N/A           ; None        ; -0.254 ns ; sw[1] ; T_flip_flop:\gen_add:4:gen03:T0|Q  ; key[0]   ;
; N/A           ; None        ; -0.386 ns ; sw[1] ; T_flip_flop:\gen_add:10:gen03:T0|Q ; key[0]   ;
; N/A           ; None        ; -0.388 ns ; sw[1] ; T_flip_flop:\gen_add:11:gen03:T0|Q ; key[0]   ;
; N/A           ; None        ; -0.389 ns ; sw[1] ; T_flip_flop:\gen_add:9:gen03:T0|Q  ; key[0]   ;
; N/A           ; None        ; -0.457 ns ; sw[1] ; T_flip_flop:\gen_add:6:gen03:T0|Q  ; key[0]   ;
; N/A           ; None        ; -0.458 ns ; sw[1] ; T_flip_flop:\gen_add:8:gen03:T0|Q  ; key[0]   ;
; N/A           ; None        ; -0.618 ns ; sw[1] ; T_flip_flop:\gen_add:14:gen03:T0|Q ; key[0]   ;
; N/A           ; None        ; -0.619 ns ; sw[1] ; T_flip_flop:\gen_add:12:gen03:T0|Q ; key[0]   ;
; N/A           ; None        ; -0.619 ns ; sw[1] ; T_flip_flop:\gen_add:13:gen03:T0|Q ; key[0]   ;
; N/A           ; None        ; -0.699 ns ; sw[1] ; T_flip_flop:\gen_add:7:gen03:T0|Q  ; key[0]   ;
; N/A           ; None        ; -1.028 ns ; sw[1] ; T_flip_flop:\gen_add:15:gen03:T0|Q ; key[0]   ;
+---------------+-------------+-----------+-------+------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Apr 12 19:27:01 2016
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off SincCounter_nbit -c SincCounter_nbit --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "key[0]" is an undefined clock
Info: Clock "key[0]" has Internal fmax of 354.61 MHz between source register "T_flip_flop:\gen_add:4:gen03:T0|Q" and destination register "T_flip_flop:\gen_add:15:gen03:T0|Q" (period= 2.82 ns)
    Info: + Longest register to register delay is 2.606 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X63_Y7_N17; Fanout = 11; REG Node = 'T_flip_flop:\gen_add:4:gen03:T0|Q'
        Info: 2: + IC(0.341 ns) + CELL(0.410 ns) = 0.751 ns; Loc. = LCCOMB_X63_Y7_N24; Fanout = 1; COMB Node = 'in_tff[9]~0'
        Info: 3: + IC(0.259 ns) + CELL(0.275 ns) = 1.285 ns; Loc. = LCCOMB_X63_Y7_N26; Fanout = 4; COMB Node = 'in_tff[9]'
        Info: 4: + IC(0.258 ns) + CELL(0.150 ns) = 1.693 ns; Loc. = LCCOMB_X63_Y7_N12; Fanout = 4; COMB Node = 'in_tff[12]'
        Info: 5: + IC(0.269 ns) + CELL(0.150 ns) = 2.112 ns; Loc. = LCCOMB_X63_Y7_N6; Fanout = 1; COMB Node = 'in_tff[15]'
        Info: 6: + IC(0.260 ns) + CELL(0.150 ns) = 2.522 ns; Loc. = LCCOMB_X63_Y7_N22; Fanout = 1; COMB Node = 'T_flip_flop:\gen_add:15:gen03:T0|Q~0'
        Info: 7: + IC(0.000 ns) + CELL(0.084 ns) = 2.606 ns; Loc. = LCFF_X63_Y7_N23; Fanout = 8; REG Node = 'T_flip_flop:\gen_add:15:gen03:T0|Q'
        Info: Total cell delay = 1.219 ns ( 46.78 % )
        Info: Total interconnect delay = 1.387 ns ( 53.22 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "key[0]" to destination register is 3.420 ns
            Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 16; CLK Node = 'key[0]'
            Info: 2: + IC(2.021 ns) + CELL(0.537 ns) = 3.420 ns; Loc. = LCFF_X63_Y7_N23; Fanout = 8; REG Node = 'T_flip_flop:\gen_add:15:gen03:T0|Q'
            Info: Total cell delay = 1.399 ns ( 40.91 % )
            Info: Total interconnect delay = 2.021 ns ( 59.09 % )
        Info: - Longest clock path from clock "key[0]" to source register is 3.420 ns
            Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 16; CLK Node = 'key[0]'
            Info: 2: + IC(2.021 ns) + CELL(0.537 ns) = 3.420 ns; Loc. = LCFF_X63_Y7_N17; Fanout = 11; REG Node = 'T_flip_flop:\gen_add:4:gen03:T0|Q'
            Info: Total cell delay = 1.399 ns ( 40.91 % )
            Info: Total interconnect delay = 2.021 ns ( 59.09 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "T_flip_flop:\gen_add:15:gen03:T0|Q" (data pin = "sw[1]", clock pin = "key[0]") is 1.258 ns
    Info: + Longest pin to register delay is 4.714 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N26; Fanout = 4; PIN Node = 'sw[1]'
        Info: 2: + IC(1.565 ns) + CELL(0.410 ns) = 2.974 ns; Loc. = LCCOMB_X63_Y7_N30; Fanout = 5; COMB Node = 'in_tff[3]'
        Info: 3: + IC(0.269 ns) + CELL(0.150 ns) = 3.393 ns; Loc. = LCCOMB_X63_Y7_N26; Fanout = 4; COMB Node = 'in_tff[9]'
        Info: 4: + IC(0.258 ns) + CELL(0.150 ns) = 3.801 ns; Loc. = LCCOMB_X63_Y7_N12; Fanout = 4; COMB Node = 'in_tff[12]'
        Info: 5: + IC(0.269 ns) + CELL(0.150 ns) = 4.220 ns; Loc. = LCCOMB_X63_Y7_N6; Fanout = 1; COMB Node = 'in_tff[15]'
        Info: 6: + IC(0.260 ns) + CELL(0.150 ns) = 4.630 ns; Loc. = LCCOMB_X63_Y7_N22; Fanout = 1; COMB Node = 'T_flip_flop:\gen_add:15:gen03:T0|Q~0'
        Info: 7: + IC(0.000 ns) + CELL(0.084 ns) = 4.714 ns; Loc. = LCFF_X63_Y7_N23; Fanout = 8; REG Node = 'T_flip_flop:\gen_add:15:gen03:T0|Q'
        Info: Total cell delay = 2.093 ns ( 44.40 % )
        Info: Total interconnect delay = 2.621 ns ( 55.60 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "key[0]" to destination register is 3.420 ns
        Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 16; CLK Node = 'key[0]'
        Info: 2: + IC(2.021 ns) + CELL(0.537 ns) = 3.420 ns; Loc. = LCFF_X63_Y7_N23; Fanout = 8; REG Node = 'T_flip_flop:\gen_add:15:gen03:T0|Q'
        Info: Total cell delay = 1.399 ns ( 40.91 % )
        Info: Total interconnect delay = 2.021 ns ( 59.09 % )
Info: tco from clock "key[0]" to destination pin "hex0[0]" through register "T_flip_flop:\gen_add:1:gen02:T0|Q" is 10.729 ns
    Info: + Longest clock path from clock "key[0]" to source register is 3.420 ns
        Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 16; CLK Node = 'key[0]'
        Info: 2: + IC(2.021 ns) + CELL(0.537 ns) = 3.420 ns; Loc. = LCFF_X63_Y7_N9; Fanout = 10; REG Node = 'T_flip_flop:\gen_add:1:gen02:T0|Q'
        Info: Total cell delay = 1.399 ns ( 40.91 % )
        Info: Total interconnect delay = 2.021 ns ( 59.09 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 7.059 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X63_Y7_N9; Fanout = 10; REG Node = 'T_flip_flop:\gen_add:1:gen02:T0|Q'
        Info: 2: + IC(2.966 ns) + CELL(0.419 ns) = 3.385 ns; Loc. = LCCOMB_X28_Y3_N20; Fanout = 1; COMB Node = 'decoder_7seg:H0|Mux0~0'
        Info: 3: + IC(0.876 ns) + CELL(2.798 ns) = 7.059 ns; Loc. = PIN_AF10; Fanout = 0; PIN Node = 'hex0[0]'
        Info: Total cell delay = 3.217 ns ( 45.57 % )
        Info: Total interconnect delay = 3.842 ns ( 54.43 % )
Info: th for register "T_flip_flop:\gen_add:1:gen02:T0|Q" (data pin = "sw[1]", clock pin = "key[0]") is 0.906 ns
    Info: + Longest clock path from clock "key[0]" to destination register is 3.420 ns
        Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 16; CLK Node = 'key[0]'
        Info: 2: + IC(2.021 ns) + CELL(0.537 ns) = 3.420 ns; Loc. = LCFF_X63_Y7_N9; Fanout = 10; REG Node = 'T_flip_flop:\gen_add:1:gen02:T0|Q'
        Info: Total cell delay = 1.399 ns ( 40.91 % )
        Info: Total interconnect delay = 2.021 ns ( 59.09 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 2.780 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N26; Fanout = 4; PIN Node = 'sw[1]'
        Info: 2: + IC(1.547 ns) + CELL(0.150 ns) = 2.696 ns; Loc. = LCCOMB_X63_Y7_N8; Fanout = 1; COMB Node = 'T_flip_flop:\gen_add:1:gen02:T0|Q~0'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 2.780 ns; Loc. = LCFF_X63_Y7_N9; Fanout = 10; REG Node = 'T_flip_flop:\gen_add:1:gen02:T0|Q'
        Info: Total cell delay = 1.233 ns ( 44.35 % )
        Info: Total interconnect delay = 1.547 ns ( 55.65 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 205 megabytes
    Info: Processing ended: Tue Apr 12 19:27:01 2016
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


