TimeQuest Timing Analyzer report for Multiciclo
Wed Dec 12 16:19:08 2018
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Multiciclo                                       ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C70F896C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ; < 0.1%      ;
;     4-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 62.95 MHz  ; 62.95 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -14.886 ; -1707.922     ;
; clk_rom ; -3.625  ; -217.515      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.526 ; 0.000         ;
; clk_rom ; 1.401 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -715.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -14.886 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.033     ; 15.889     ;
; -14.854 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.010     ; 15.880     ;
; -14.854 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.010     ; 15.880     ;
; -14.854 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.010     ; 15.880     ;
; -14.854 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.010     ; 15.880     ;
; -14.836 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.004      ; 15.876     ;
; -14.829 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.030      ; 15.895     ;
; -14.823 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.023      ; 15.882     ;
; -14.823 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.023      ; 15.882     ;
; -14.823 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.023      ; 15.882     ;
; -14.823 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.023      ; 15.882     ;
; -14.823 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.004      ; 15.863     ;
; -14.818 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.004      ; 15.858     ;
; -14.804 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.027      ; 15.867     ;
; -14.804 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.027      ; 15.867     ;
; -14.804 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.027      ; 15.867     ;
; -14.804 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.027      ; 15.867     ;
; -14.801 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.026      ; 15.863     ;
; -14.791 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.027      ; 15.854     ;
; -14.791 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.027      ; 15.854     ;
; -14.791 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.027      ; 15.854     ;
; -14.791 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.027      ; 15.854     ;
; -14.779 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.067      ; 15.882     ;
; -14.773 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.060      ; 15.869     ;
; -14.773 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.060      ; 15.869     ;
; -14.773 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.060      ; 15.869     ;
; -14.773 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.060      ; 15.869     ;
; -14.768 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.041      ; 15.845     ;
; -14.766 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.067      ; 15.869     ;
; -14.760 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.060      ; 15.856     ;
; -14.760 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.060      ; 15.856     ;
; -14.760 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.060      ; 15.856     ;
; -14.760 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.060      ; 15.856     ;
; -14.755 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.041      ; 15.832     ;
; -14.751 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.063      ; 15.850     ;
; -14.750 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.017      ; 15.803     ;
; -14.750 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.017      ; 15.803     ;
; -14.738 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.063      ; 15.837     ;
; -14.700 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.054      ; 15.790     ;
; -14.700 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.054      ; 15.790     ;
; -14.696 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.033     ; 15.699     ;
; -14.694 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.004      ; 15.734     ;
; -14.687 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.054      ; 15.777     ;
; -14.687 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.054      ; 15.777     ;
; -14.664 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.010     ; 15.690     ;
; -14.664 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.010     ; 15.690     ;
; -14.664 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.010     ; 15.690     ;
; -14.664 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.010     ; 15.690     ;
; -14.662 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.027      ; 15.725     ;
; -14.662 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.027      ; 15.725     ;
; -14.662 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.027      ; 15.725     ;
; -14.662 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.027      ; 15.725     ;
; -14.639 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.030      ; 15.705     ;
; -14.637 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.067      ; 15.740     ;
; -14.633 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.023      ; 15.692     ;
; -14.633 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.023      ; 15.692     ;
; -14.633 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.023      ; 15.692     ;
; -14.633 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.023      ; 15.692     ;
; -14.631 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.060      ; 15.727     ;
; -14.631 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.060      ; 15.727     ;
; -14.631 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.060      ; 15.727     ;
; -14.631 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.060      ; 15.727     ;
; -14.628 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.004      ; 15.668     ;
; -14.626 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.041      ; 15.703     ;
; -14.611 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.026      ; 15.673     ;
; -14.609 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.063      ; 15.708     ;
; -14.601 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.021     ; 15.616     ;
; -14.601 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.021     ; 15.616     ;
; -14.601 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.021     ; 15.616     ;
; -14.594 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.030      ; 15.660     ;
; -14.587 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.023      ; 15.646     ;
; -14.585 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.033      ; 15.654     ;
; -14.584 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.019      ; 15.639     ;
; -14.575 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.028      ; 15.639     ;
; -14.575 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.028      ; 15.639     ;
; -14.573 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.004      ; 15.613     ;
; -14.572 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.004      ; 15.612     ;
; -14.572 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.021      ; 15.629     ;
; -14.571 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.012      ; 15.619     ;
; -14.563 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.009     ; 15.590     ;
; -14.560 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.010     ; 15.586     ;
; -14.560 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.017      ; 15.613     ;
; -14.560 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.017      ; 15.613     ;
; -14.558 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.002      ; 15.596     ;
; -14.558 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.054      ; 15.648     ;
; -14.558 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.054      ; 15.648     ;
; -14.551 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.016      ; 15.603     ;
; -14.551 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.016      ; 15.603     ;
; -14.551 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.016      ; 15.603     ;
; -14.544 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.067      ; 15.647     ;
; -14.542 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.007      ; 15.585     ;
; -14.541 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.027      ; 15.604     ;
; -14.541 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.027      ; 15.604     ;
; -14.541 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.027      ; 15.604     ;
; -14.541 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.027      ; 15.604     ;
; -14.538 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.016      ; 15.590     ;
; -14.538 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.016      ; 15.590     ;
; -14.538 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.016      ; 15.590     ;
; -14.537 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.060      ; 15.633     ;
; -14.535 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.070      ; 15.641     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                            ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.625 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.007      ; 4.597      ;
; -3.623 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.007      ; 4.595      ;
; -3.622 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.007      ; 4.594      ;
; -3.620 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.615      ;
; -3.618 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.007      ; 4.590      ;
; -3.618 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.613      ;
; -3.617 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.612      ;
; -3.613 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.608      ;
; -3.612 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.007      ; 4.584      ;
; -3.607 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.602      ;
; -3.462 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.498      ;
; -3.460 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.496      ;
; -3.459 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.495      ;
; -3.456 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.464      ;
; -3.455 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.491      ;
; -3.454 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.462      ;
; -3.453 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.461      ;
; -3.449 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.457      ;
; -3.449 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.485      ;
; -3.443 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.451      ;
; -3.430 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.007      ; 4.402      ;
; -3.426 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.007      ; 4.398      ;
; -3.425 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.461      ;
; -3.425 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.420      ;
; -3.423 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.459      ;
; -3.422 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.458      ;
; -3.422 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.458      ;
; -3.421 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.416      ;
; -3.420 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.456      ;
; -3.419 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.455      ;
; -3.418 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.454      ;
; -3.415 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.007      ; 4.387      ;
; -3.415 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.451      ;
; -3.412 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.448      ;
; -3.410 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.405      ;
; -3.409 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.445      ;
; -3.369 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.391      ;
; -3.344 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.380      ;
; -3.343 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.379      ;
; -3.341 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.377      ;
; -3.340 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.376      ;
; -3.340 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.376      ;
; -3.338 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.319      ;
; -3.338 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.374      ;
; -3.337 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.318      ;
; -3.337 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.365      ;
; -3.337 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.373      ;
; -3.336 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.372      ;
; -3.336 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.317      ;
; -3.336 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.372      ;
; -3.335 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.363      ;
; -3.334 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.370      ;
; -3.334 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.315      ;
; -3.334 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.315      ;
; -3.334 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.362      ;
; -3.333 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.314      ;
; -3.333 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.369      ;
; -3.332 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.368      ;
; -3.332 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.368      ;
; -3.332 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.313      ;
; -3.331 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.367      ;
; -3.330 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.311      ;
; -3.330 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.358      ;
; -3.330 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.366      ;
; -3.329 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.310      ;
; -3.329 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.351      ;
; -3.327 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.363      ;
; -3.325 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.361      ;
; -3.324 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.352      ;
; -3.322 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.344      ;
; -3.321 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.357      ;
; -3.313 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.294      ;
; -3.313 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.335      ;
; -3.302 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.016      ; 4.283      ;
; -3.282 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.318      ;
; -3.280 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.316      ;
; -3.279 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.315      ;
; -3.275 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.311      ;
; -3.273 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.295      ;
; -3.269 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.305      ;
; -3.267 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.303      ;
; -3.263 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.297      ;
; -3.263 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.299      ;
; -3.261 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.295      ;
; -3.261 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.269      ;
; -3.260 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.294      ;
; -3.257 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.265      ;
; -3.256 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.290      ;
; -3.256 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.292      ;
; -3.252 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.288      ;
; -3.250 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.284      ;
; -3.250 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.272      ;
; -3.248 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.284      ;
; -3.246 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.254      ;
; -3.246 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.282      ;
; -3.244 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.280      ;
; -3.244 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.280      ;
; -3.243 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.279      ;
; -3.237 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.273      ;
; -3.233 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 4.269      ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.526 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; regbuf:rgB|sr_out[27]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; regbuf:rgA|sr_out[27]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.533 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.670 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.684 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgA|sr_out[28]                                                                             ; clk          ; clk         ; 0.000        ; -0.002     ; 0.948      ;
; 0.718 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.984      ;
; 0.741 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.007      ;
; 0.764 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.032      ;
; 0.798 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgA|sr_out[22]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgA|sr_out[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.803 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgA|sr_out[24]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.811 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.811 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.816 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.831 ; regbuf:regULA|sr_out[15]                  ; reg:pc|sr_out[15]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[15]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.833 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[15]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.836 ; regbuf:regULA|sr_out[12]                  ; reg:pc|sr_out[12]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.840 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.853 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgA|sr_out[25]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.119      ;
; 0.985 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgA|sr_out[18]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.251      ;
; 0.996 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 1.019 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[10]                                                                             ; clk          ; clk         ; 0.000        ; 0.009      ; 1.294      ;
; 1.024 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.branch_ex_st                                                         ; clk          ; clk         ; 0.000        ; 0.023      ; 1.313      ;
; 1.032 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                ; clk          ; clk         ; 0.000        ; 0.031      ; 1.329      ;
; 1.092 ; regbuf:regULA|sr_out[27]                  ; breg:bcoreg|breg32_rtl_1_bypass[65]                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 1.360      ;
; 1.102 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[14]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.368      ;
; 1.127 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.400      ;
; 1.128 ; reg:ir|sr_out[12]                         ; reg:pc|sr_out[14]                                                                                 ; clk          ; clk         ; 0.000        ; 0.025      ; 1.419      ;
; 1.130 ; reg:ir|sr_out[23]                         ; reg:pc|sr_out[25]                                                                                 ; clk          ; clk         ; 0.000        ; 0.016      ; 1.412      ;
; 1.134 ; reg:ir|sr_out[13]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                ; clk          ; clk         ; 0.000        ; 0.033      ; 1.433      ;
; 1.135 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                 ; clk          ; clk         ; 0.000        ; -0.013     ; 1.388      ;
; 1.146 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                               ; clk          ; clk         ; 0.000        ; 0.023      ; 1.435      ;
; 1.197 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.217 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgA|sr_out[29]                                                                             ; clk          ; clk         ; 0.000        ; 0.006      ; 1.489      ;
; 1.221 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.readmem_st                                                           ; clk          ; clk         ; 0.000        ; -0.035     ; 1.452      ;
; 1.228 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.230 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.236 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.244 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 1.547      ;
; 1.246 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[35]                                                               ; clk          ; clk         ; 0.000        ; 0.012      ; 1.524      ;
; 1.251 ; breg:bcoreg|breg32_rtl_1_bypass[63]       ; regbuf:rgA|sr_out[26]                                                                             ; clk          ; clk         ; 0.000        ; -0.002     ; 1.515      ;
; 1.252 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                                                                                 ; clk          ; clk         ; 0.000        ; 0.010      ; 1.528      ;
; 1.259 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgB|sr_out[18]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.261 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[13]                                                                             ; clk          ; clk         ; 0.000        ; -0.012     ; 1.515      ;
; 1.267 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                         ; clk          ; clk         ; 0.000        ; 0.023      ; 1.556      ;
; 1.292 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27]                                                                                 ; clk          ; clk         ; 0.000        ; 0.012      ; 1.570      ;
; 1.296 ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; regbuf:rgB|sr_out[20]                                                                             ; clk          ; clk         ; 0.000        ; -0.029     ; 1.533      ;
; 1.300 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[49]                                                               ; clk          ; clk         ; 0.000        ; 0.009      ; 1.575      ;
; 1.301 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[51]                                                               ; clk          ; clk         ; 0.000        ; 0.009      ; 1.576      ;
; 1.308 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.jump_ex_st                                                           ; clk          ; clk         ; 0.000        ; -0.002     ; 1.572      ;
; 1.311 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                                                                             ; clk          ; clk         ; 0.000        ; -0.013     ; 1.564      ;
; 1.331 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                             ; clk          ; clk         ; 0.000        ; -0.023     ; 1.574      ;
; 1.333 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[12]                                                                             ; clk          ; clk         ; 0.000        ; -0.024     ; 1.575      ;
; 1.341 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                 ; clk          ; clk         ; 0.000        ; -0.033     ; 1.574      ;
; 1.344 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[9]                                                                              ; clk          ; clk         ; 0.000        ; -0.023     ; 1.587      ;
; 1.346 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[4]                                                                              ; clk          ; clk         ; 0.000        ; -0.023     ; 1.589      ;
; 1.374 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgB|sr_out[22]                                                                             ; clk          ; clk         ; 0.000        ; -0.024     ; 1.616      ;
; 1.381 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[1]                                                                              ; clk          ; clk         ; 0.000        ; -0.029     ; 1.618      ;
; 1.396 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[17]                                                                                 ; clk          ; clk         ; 0.000        ; 0.030      ; 1.692      ;
; 1.398 ; reg:ir|sr_out[17]                         ; reg:pc|sr_out[19]                                                                                 ; clk          ; clk         ; 0.000        ; 0.003      ; 1.667      ;
; 1.403 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[37]                                                               ; clk          ; clk         ; 0.000        ; 0.012      ; 1.681      ;
; 1.403 ; mips_control:ctr_mips|pstate.readmem_st   ; regbuf:rdm|sr_out[16]                                                                             ; clk          ; clk         ; 0.000        ; 0.030      ; 1.699      ;
; 1.404 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.029      ; 1.699      ;
; 1.411 ; reg:ir|sr_out[20]                         ; reg:pc|sr_out[22]                                                                                 ; clk          ; clk         ; 0.000        ; 0.012      ; 1.689      ;
; 1.412 ; regbuf:regULA|sr_out[19]                  ; breg:bcoreg|breg32_rtl_1_bypass[49]                                                               ; clk          ; clk         ; 0.000        ; -0.024     ; 1.654      ;
; 1.441 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                 ; clk          ; clk         ; 0.000        ; 0.015      ; 1.722      ;
; 1.446 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 0.000        ; 0.041      ; 1.721      ;
; 1.447 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                 ; clk          ; clk         ; 0.000        ; 0.015      ; 1.728      ;
; 1.448 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 1.722      ;
; 1.450 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                 ; clk          ; clk         ; 0.000        ; 0.015      ; 1.731      ;
; 1.459 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.023      ; 1.748      ;
; 1.459 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                 ; clk          ; clk         ; 0.000        ; 0.023      ; 1.748      ;
; 1.459 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                 ; clk          ; clk         ; 0.000        ; 0.023      ; 1.748      ;
; 1.468 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.734      ;
; 1.470 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[5]                                                                                  ; clk          ; clk         ; 0.000        ; -0.015     ; 1.721      ;
; 1.470 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                  ; clk          ; clk         ; 0.000        ; -0.015     ; 1.721      ;
; 1.470 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[0]                                                                                  ; clk          ; clk         ; 0.000        ; -0.015     ; 1.721      ;
; 1.470 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[2]                                                                                  ; clk          ; clk         ; 0.000        ; -0.015     ; 1.721      ;
; 1.470 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                  ; clk          ; clk         ; 0.000        ; -0.015     ; 1.721      ;
; 1.474 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgA|sr_out[30]                                                                             ; clk          ; clk         ; 0.000        ; 0.010      ; 1.750      ;
; 1.477 ; reg:ir|sr_out[24]                         ; reg:pc|sr_out[26]                                                                                 ; clk          ; clk         ; 0.000        ; -0.046     ; 1.697      ;
; 1.478 ; regbuf:regULA|sr_out[11]                  ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 1.755      ;
; 1.480 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[45]                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 1.757      ;
; 1.482 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                               ; clk          ; clk         ; 0.000        ; 0.048      ; 1.796      ;
; 1.498 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.764      ;
; 1.518 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgA|sr_out[21]                                                                             ; clk          ; clk         ; 0.000        ; -0.011     ; 1.773      ;
; 1.521 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[65]                                                               ; clk          ; clk         ; 0.000        ; 0.047      ; 1.834      ;
; 1.523 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[41]                                                               ; clk          ; clk         ; 0.000        ; 0.047      ; 1.836      ;
; 1.525 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.790      ;
; 1.538 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 1.792      ;
; 1.543 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                               ; clk          ; clk         ; 0.000        ; 0.013      ; 1.822      ;
; 1.554 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.writereg_st                                                          ; clk          ; clk         ; 0.000        ; -0.005     ; 1.815      ;
; 1.565 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[29]                                                               ; clk          ; clk         ; 0.000        ; 0.023      ; 1.854      ;
; 1.567 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23]                                                                                 ; clk          ; clk         ; 0.000        ; 0.023      ; 1.856      ;
; 1.568 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                 ; clk          ; clk         ; 0.000        ; -0.019     ; 1.815      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.401 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 1.707      ;
; 1.588 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.878      ;
; 1.646 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.936      ;
; 1.670 ; reg:pc|sr_out[2]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.958      ;
; 1.699 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.991      ;
; 1.833 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.095      ;
; 1.841 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 2.145      ;
; 1.902 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 2.206      ;
; 1.923 ; reg:pc|sr_out[2]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 2.225      ;
; 1.998 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.285      ;
; 2.017 ; reg:pc|sr_out[6]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.018      ; 2.269      ;
; 2.022 ; reg:pc|sr_out[6]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.004      ; 2.260      ;
; 2.035 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.322      ;
; 2.063 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.350      ;
; 2.076 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.366      ;
; 2.077 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.339      ;
; 2.133 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.425      ;
; 2.179 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.467      ;
; 2.216 ; regbuf:regULA|sr_out[3]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; -0.014     ; 2.436      ;
; 2.217 ; regbuf:regULA|sr_out[3]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.000      ; 2.451      ;
; 2.221 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.017      ; 2.472      ;
; 2.240 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.528      ;
; 2.245 ; regbuf:rgB|sr_out[28]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.007      ; 2.486      ;
; 2.324 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 2.625      ;
; 2.327 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.618      ;
; 2.335 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.628      ;
; 2.346 ; reg:pc|sr_out[3]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; -0.002     ; 2.578      ;
; 2.346 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.637      ;
; 2.348 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.639      ;
; 2.350 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.624      ;
; 2.355 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.642      ;
; 2.356 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.647      ;
; 2.359 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.636      ;
; 2.362 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.653      ;
; 2.369 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.643      ;
; 2.377 ; regbuf:regULA|sr_out[2]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.012     ; 2.599      ;
; 2.384 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.658      ;
; 2.388 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.679      ;
; 2.389 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 2.695      ;
; 2.419 ; regbuf:regULA|sr_out[7]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.009      ; 2.662      ;
; 2.426 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.688      ;
; 2.438 ; regbuf:regULA|sr_out[7]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; -0.005     ; 2.667      ;
; 2.445 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.007      ; 2.686      ;
; 2.453 ; regbuf:regULA|sr_out[5]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; -0.005     ; 2.682      ;
; 2.477 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 2.742      ;
; 2.481 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.768      ;
; 2.484 ; reg:pc|sr_out[7]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; -0.002     ; 2.716      ;
; 2.485 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 2.786      ;
; 2.486 ; reg:pc|sr_out[7]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 2.732      ;
; 2.493 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.780      ;
; 2.495 ; regbuf:rgB|sr_out[24]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.773      ;
; 2.505 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.781      ;
; 2.517 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.793      ;
; 2.526 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 2.827      ;
; 2.531 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.020      ; 2.785      ;
; 2.535 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.811      ;
; 2.541 ; reg:pc|sr_out[5]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.821      ;
; 2.560 ; reg:pc|sr_out[5]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 2.826      ;
; 2.611 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.873      ;
; 2.622 ; reg:pc|sr_out[3]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.012      ; 2.868      ;
; 2.633 ; regbuf:regULA|sr_out[2]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.002      ; 2.869      ;
; 2.644 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.920      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.653 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.941      ;
; 2.655 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.947      ;
; 2.662 ; reg:pc|sr_out[1]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.926      ;
; 2.663 ; reg:pc|sr_out[1]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.941      ;
; 2.667 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.954      ;
; 2.669 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.931      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.632 ; 3.632 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -1.111 ; -1.111 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 22.192 ; 22.192 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.158 ; 19.158 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 18.606 ; 18.606 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.568 ; 20.568 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.673 ; 18.673 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 21.394 ; 21.394 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 20.438 ; 20.438 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 22.192 ; 22.192 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 20.221 ; 20.221 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.033 ; 20.033 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.539 ; 19.539 ; Rise       ; clk             ;
;  data[10] ; clk        ; 19.508 ; 19.508 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.854 ; 18.854 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.867 ; 20.867 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.917 ; 18.917 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.804 ; 19.804 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.828 ; 17.828 ; Rise       ; clk             ;
;  data[16] ; clk        ; 19.803 ; 19.803 ; Rise       ; clk             ;
;  data[17] ; clk        ; 19.384 ; 19.384 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.389 ; 19.389 ; Rise       ; clk             ;
;  data[19] ; clk        ; 19.588 ; 19.588 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.142 ; 19.142 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.496 ; 18.496 ; Rise       ; clk             ;
;  data[22] ; clk        ; 20.586 ; 20.586 ; Rise       ; clk             ;
;  data[23] ; clk        ; 17.676 ; 17.676 ; Rise       ; clk             ;
;  data[24] ; clk        ; 21.647 ; 21.647 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.522 ; 19.522 ; Rise       ; clk             ;
;  data[26] ; clk        ; 19.512 ; 19.512 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.703 ; 19.703 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.758 ; 20.758 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.393 ; 19.393 ; Rise       ; clk             ;
;  data[30] ; clk        ; 18.645 ; 18.645 ; Rise       ; clk             ;
;  data[31] ; clk        ; 19.494 ; 19.494 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.478 ; 13.478 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.189 ; 11.189 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.660 ; 11.660 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.525 ; 12.525 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.403 ; 13.403 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.878 ; 11.878 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.738 ; 11.738 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.738 ; 11.738 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.770 ; 12.770 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.269 ; 12.269 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.207 ; 12.207 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.398 ; 12.398 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.524 ; 11.524 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.696 ; 11.696 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.578 ; 11.578 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.549 ; 12.549 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.131 ; 12.131 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.062 ; 12.062 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.135 ; 13.135 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.548 ; 11.548 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.815 ; 11.815 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.027 ; 12.027 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.323 ; 12.323 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.393 ; 13.393 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.292 ; 12.292 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.534 ; 11.534 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.962 ; 11.962 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.630 ; 11.630 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 13.478 ; 13.478 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.016 ; 12.016 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.835 ; 11.835 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.265 ; 11.265 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.518 ; 12.518 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 7.947  ; 7.947  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 8.654  ; 8.654  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.185  ; 9.185  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.077  ; 9.077  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.972  ; 8.972  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.114  ; 8.114  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.807  ; 9.807  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.535  ; 8.535  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 10.123 ; 10.123 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 10.124 ; 10.124 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.585  ; 9.585  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.509  ; 9.509  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.196  ; 9.196  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.039  ; 9.039  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.613  ; 9.613  ; Rise       ; clk             ;
;  data[14] ; clk        ; 8.180  ; 8.180  ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.597  ; 9.597  ; Rise       ; clk             ;
;  data[16] ; clk        ; 7.947  ; 7.947  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.348  ; 9.348  ; Rise       ; clk             ;
;  data[18] ; clk        ; 7.984  ; 7.984  ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.760  ; 8.760  ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.089  ; 8.089  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.431  ; 9.431  ; Rise       ; clk             ;
;  data[22] ; clk        ; 10.183 ; 10.183 ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.608  ; 9.608  ; Rise       ; clk             ;
;  data[24] ; clk        ; 8.767  ; 8.767  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.953  ; 9.953  ; Rise       ; clk             ;
;  data[26] ; clk        ; 8.593  ; 8.593  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.619  ; 9.619  ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.187  ; 9.187  ; Rise       ; clk             ;
;  data[29] ; clk        ; 10.133 ; 10.133 ; Rise       ; clk             ;
;  data[30] ; clk        ; 8.419  ; 8.419  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.507  ; 9.507  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.189 ; 11.189 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.189 ; 11.189 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.660 ; 11.660 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.525 ; 12.525 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.403 ; 13.403 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.878 ; 11.878 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.738 ; 11.738 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.738 ; 11.738 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.770 ; 12.770 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.269 ; 12.269 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.207 ; 12.207 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.398 ; 12.398 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.524 ; 11.524 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.696 ; 11.696 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.578 ; 11.578 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.549 ; 12.549 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.131 ; 12.131 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.062 ; 12.062 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.135 ; 13.135 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.548 ; 11.548 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.815 ; 11.815 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.027 ; 12.027 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.323 ; 12.323 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.393 ; 13.393 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.292 ; 12.292 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.534 ; 11.534 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.962 ; 11.962 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.630 ; 11.630 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 13.478 ; 13.478 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.016 ; 12.016 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.835 ; 11.835 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.265 ; 11.265 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.518 ; 12.518 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.355  ; 8.355  ; 8.355  ; 8.355  ;
; debug[0]   ; data[1]     ; 9.526  ; 9.526  ; 9.526  ; 9.526  ;
; debug[0]   ; data[2]     ; 8.624  ; 8.624  ; 8.624  ; 8.624  ;
; debug[0]   ; data[3]     ; 9.013  ; 9.013  ; 9.013  ; 9.013  ;
; debug[0]   ; data[4]     ; 9.924  ; 9.924  ; 9.924  ; 9.924  ;
; debug[0]   ; data[5]     ; 8.353  ; 8.353  ; 8.353  ; 8.353  ;
; debug[0]   ; data[6]     ; 9.672  ; 9.672  ; 9.672  ; 9.672  ;
; debug[0]   ; data[7]     ; 7.532  ; 7.532  ; 7.532  ; 7.532  ;
; debug[0]   ; data[8]     ; 9.908  ; 9.908  ; 9.908  ; 9.908  ;
; debug[0]   ; data[9]     ; 7.178  ; 7.178  ; 7.178  ; 7.178  ;
; debug[0]   ; data[10]    ; 10.777 ; 10.777 ; 10.777 ; 10.777 ;
; debug[0]   ; data[11]    ; 7.839  ; 7.839  ; 7.839  ; 7.839  ;
; debug[0]   ; data[12]    ; 11.238 ; 11.238 ; 11.238 ; 11.238 ;
; debug[0]   ; data[13]    ; 7.529  ; 7.529  ; 7.529  ; 7.529  ;
; debug[0]   ; data[14]    ; 9.973  ; 9.973  ; 9.973  ; 9.973  ;
; debug[0]   ; data[15]    ; 9.893  ; 9.893  ; 9.893  ; 9.893  ;
; debug[0]   ; data[16]    ; 9.438  ; 9.438  ; 9.438  ; 9.438  ;
; debug[0]   ; data[17]    ; 9.634  ; 9.634  ; 9.634  ; 9.634  ;
; debug[0]   ; data[18]    ; 8.004  ; 8.004  ; 8.004  ; 8.004  ;
; debug[0]   ; data[19]    ; 7.883  ; 7.883  ; 7.883  ; 7.883  ;
; debug[0]   ; data[20]    ; 10.385 ; 10.385 ; 10.385 ; 10.385 ;
; debug[0]   ; data[21]    ; 9.553  ; 9.553  ; 9.553  ; 9.553  ;
; debug[0]   ; data[22]    ; 11.095 ; 11.095 ; 11.095 ; 11.095 ;
; debug[0]   ; data[23]    ; 7.812  ; 7.812  ; 7.812  ; 7.812  ;
; debug[0]   ; data[24]    ; 9.931  ; 9.931  ; 9.931  ; 9.931  ;
; debug[0]   ; data[25]    ; 9.292  ; 9.292  ; 9.292  ; 9.292  ;
; debug[0]   ; data[26]    ; 9.255  ; 9.255  ; 9.255  ; 9.255  ;
; debug[0]   ; data[27]    ; 10.411 ; 10.411 ; 10.411 ; 10.411 ;
; debug[0]   ; data[28]    ; 9.862  ; 9.862  ; 9.862  ; 9.862  ;
; debug[0]   ; data[29]    ; 9.101  ; 9.101  ; 9.101  ; 9.101  ;
; debug[0]   ; data[30]    ; 8.917  ; 8.917  ; 8.917  ; 8.917  ;
; debug[0]   ; data[31]    ; 8.025  ; 8.025  ; 8.025  ; 8.025  ;
; debug[1]   ; data[0]     ; 9.679  ; 9.679  ; 9.679  ; 9.679  ;
; debug[1]   ; data[1]     ; 8.232  ; 8.232  ; 8.232  ; 8.232  ;
; debug[1]   ; data[2]     ; 9.565  ; 9.565  ; 9.565  ; 9.565  ;
; debug[1]   ; data[3]     ; 8.417  ; 8.417  ; 8.417  ; 8.417  ;
; debug[1]   ; data[4]     ; 8.434  ; 8.434  ; 8.434  ; 8.434  ;
; debug[1]   ; data[5]     ; 9.916  ; 9.916  ; 9.916  ; 9.916  ;
; debug[1]   ; data[6]     ; 10.547 ; 10.547 ; 10.547 ; 10.547 ;
; debug[1]   ; data[7]     ; 10.034 ; 10.034 ; 10.034 ; 10.034 ;
; debug[1]   ; data[8]     ; 9.724  ; 9.724  ; 9.724  ; 9.724  ;
; debug[1]   ; data[9]     ; 7.711  ; 7.711  ; 7.711  ; 7.711  ;
; debug[1]   ; data[10]    ; 10.095 ; 10.095 ; 10.095 ; 10.095 ;
; debug[1]   ; data[11]    ; 9.402  ; 9.402  ; 9.402  ; 9.402  ;
; debug[1]   ; data[12]    ; 10.480 ; 10.480 ; 10.480 ; 10.480 ;
; debug[1]   ; data[13]    ; 9.700  ; 9.700  ; 9.700  ; 9.700  ;
; debug[1]   ; data[14]    ; 10.253 ; 10.253 ; 10.253 ; 10.253 ;
; debug[1]   ; data[15]    ; 8.887  ; 8.887  ; 8.887  ; 8.887  ;
; debug[1]   ; data[16]    ; 9.538  ; 9.538  ; 9.538  ; 9.538  ;
; debug[1]   ; data[17]    ; 8.616  ; 8.616  ; 8.616  ; 8.616  ;
; debug[1]   ; data[18]    ; 9.808  ; 9.808  ; 9.808  ; 9.808  ;
; debug[1]   ; data[19]    ; 9.686  ; 9.686  ; 9.686  ; 9.686  ;
; debug[1]   ; data[20]    ; 10.186 ; 10.186 ; 10.186 ; 10.186 ;
; debug[1]   ; data[21]    ; 9.173  ; 9.173  ; 9.173  ; 9.173  ;
; debug[1]   ; data[22]    ; 10.685 ; 10.685 ; 10.685 ; 10.685 ;
; debug[1]   ; data[23]    ; 9.233  ; 9.233  ; 9.233  ; 9.233  ;
; debug[1]   ; data[24]    ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; debug[1]   ; data[25]    ; 10.512 ; 10.512 ; 10.512 ; 10.512 ;
; debug[1]   ; data[26]    ; 8.989  ; 8.989  ; 8.989  ; 8.989  ;
; debug[1]   ; data[27]    ; 9.044  ; 9.044  ; 9.044  ; 9.044  ;
; debug[1]   ; data[28]    ; 9.996  ; 9.996  ; 9.996  ; 9.996  ;
; debug[1]   ; data[29]    ; 10.178 ; 10.178 ; 10.178 ; 10.178 ;
; debug[1]   ; data[30]    ; 9.472  ; 9.472  ; 9.472  ; 9.472  ;
; debug[1]   ; data[31]    ; 9.679  ; 9.679  ; 9.679  ; 9.679  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.355  ; 8.355  ; 8.355  ; 8.355  ;
; debug[0]   ; data[1]     ; 6.807  ; 6.807  ; 6.807  ; 6.807  ;
; debug[0]   ; data[2]     ; 8.624  ; 8.624  ; 8.624  ; 8.624  ;
; debug[0]   ; data[3]     ; 8.511  ; 8.511  ; 8.511  ; 8.511  ;
; debug[0]   ; data[4]     ; 9.924  ; 9.924  ; 9.924  ; 9.924  ;
; debug[0]   ; data[5]     ; 7.596  ; 7.596  ; 7.596  ; 7.596  ;
; debug[0]   ; data[6]     ; 9.672  ; 9.672  ; 9.672  ; 9.672  ;
; debug[0]   ; data[7]     ; 6.833  ; 6.833  ; 6.833  ; 6.833  ;
; debug[0]   ; data[8]     ; 9.908  ; 9.908  ; 9.908  ; 9.908  ;
; debug[0]   ; data[9]     ; 7.054  ; 7.054  ; 7.054  ; 7.054  ;
; debug[0]   ; data[10]    ; 10.777 ; 10.777 ; 10.777 ; 10.777 ;
; debug[0]   ; data[11]    ; 7.210  ; 7.210  ; 7.210  ; 7.210  ;
; debug[0]   ; data[12]    ; 11.238 ; 11.238 ; 11.238 ; 11.238 ;
; debug[0]   ; data[13]    ; 6.826  ; 6.826  ; 6.826  ; 6.826  ;
; debug[0]   ; data[14]    ; 9.973  ; 9.973  ; 9.973  ; 9.973  ;
; debug[0]   ; data[15]    ; 8.497  ; 8.497  ; 8.497  ; 8.497  ;
; debug[0]   ; data[16]    ; 9.438  ; 9.438  ; 9.438  ; 9.438  ;
; debug[0]   ; data[17]    ; 8.966  ; 8.966  ; 8.966  ; 8.966  ;
; debug[0]   ; data[18]    ; 8.004  ; 8.004  ; 8.004  ; 8.004  ;
; debug[0]   ; data[19]    ; 7.046  ; 7.046  ; 7.046  ; 7.046  ;
; debug[0]   ; data[20]    ; 10.385 ; 10.385 ; 10.385 ; 10.385 ;
; debug[0]   ; data[21]    ; 9.030  ; 9.030  ; 9.030  ; 9.030  ;
; debug[0]   ; data[22]    ; 11.095 ; 11.095 ; 11.095 ; 11.095 ;
; debug[0]   ; data[23]    ; 7.155  ; 7.155  ; 7.155  ; 7.155  ;
; debug[0]   ; data[24]    ; 9.931  ; 9.931  ; 9.931  ; 9.931  ;
; debug[0]   ; data[25]    ; 7.948  ; 7.948  ; 7.948  ; 7.948  ;
; debug[0]   ; data[26]    ; 9.255  ; 9.255  ; 9.255  ; 9.255  ;
; debug[0]   ; data[27]    ; 9.914  ; 9.914  ; 9.914  ; 9.914  ;
; debug[0]   ; data[28]    ; 9.862  ; 9.862  ; 9.862  ; 9.862  ;
; debug[0]   ; data[29]    ; 8.950  ; 8.950  ; 8.950  ; 8.950  ;
; debug[0]   ; data[30]    ; 8.917  ; 8.917  ; 8.917  ; 8.917  ;
; debug[0]   ; data[31]    ; 7.086  ; 7.086  ; 7.086  ; 7.086  ;
; debug[1]   ; data[0]     ; 9.006  ; 9.006  ; 9.006  ; 9.006  ;
; debug[1]   ; data[1]     ; 8.232  ; 8.232  ; 8.232  ; 8.232  ;
; debug[1]   ; data[2]     ; 8.901  ; 8.901  ; 8.901  ; 8.901  ;
; debug[1]   ; data[3]     ; 8.417  ; 8.417  ; 8.417  ; 8.417  ;
; debug[1]   ; data[4]     ; 8.346  ; 8.346  ; 8.346  ; 8.346  ;
; debug[1]   ; data[5]     ; 9.916  ; 9.916  ; 9.916  ; 9.916  ;
; debug[1]   ; data[6]     ; 6.882  ; 6.882  ; 6.882  ; 6.882  ;
; debug[1]   ; data[7]     ; 10.034 ; 10.034 ; 10.034 ; 10.034 ;
; debug[1]   ; data[8]     ; 9.233  ; 9.233  ; 9.233  ; 9.233  ;
; debug[1]   ; data[9]     ; 7.711  ; 7.711  ; 7.711  ; 7.711  ;
; debug[1]   ; data[10]    ; 9.504  ; 9.504  ; 9.504  ; 9.504  ;
; debug[1]   ; data[11]    ; 9.402  ; 9.402  ; 9.402  ; 9.402  ;
; debug[1]   ; data[12]    ; 8.776  ; 8.776  ; 8.776  ; 8.776  ;
; debug[1]   ; data[13]    ; 9.700  ; 9.700  ; 9.700  ; 9.700  ;
; debug[1]   ; data[14]    ; 8.344  ; 8.344  ; 8.344  ; 8.344  ;
; debug[1]   ; data[15]    ; 8.887  ; 8.887  ; 8.887  ; 8.887  ;
; debug[1]   ; data[16]    ; 8.956  ; 8.956  ; 8.956  ; 8.956  ;
; debug[1]   ; data[17]    ; 8.616  ; 8.616  ; 8.616  ; 8.616  ;
; debug[1]   ; data[18]    ; 9.214  ; 9.214  ; 9.214  ; 9.214  ;
; debug[1]   ; data[19]    ; 9.686  ; 9.686  ; 9.686  ; 9.686  ;
; debug[1]   ; data[20]    ; 8.542  ; 8.542  ; 8.542  ; 8.542  ;
; debug[1]   ; data[21]    ; 9.173  ; 9.173  ; 9.173  ; 9.173  ;
; debug[1]   ; data[22]    ; 9.736  ; 9.736  ; 9.736  ; 9.736  ;
; debug[1]   ; data[23]    ; 9.233  ; 9.233  ; 9.233  ; 9.233  ;
; debug[1]   ; data[24]    ; 8.739  ; 8.739  ; 8.739  ; 8.739  ;
; debug[1]   ; data[25]    ; 10.512 ; 10.512 ; 10.512 ; 10.512 ;
; debug[1]   ; data[26]    ; 8.329  ; 8.329  ; 8.329  ; 8.329  ;
; debug[1]   ; data[27]    ; 9.044  ; 9.044  ; 9.044  ; 9.044  ;
; debug[1]   ; data[28]    ; 9.025  ; 9.025  ; 9.025  ; 9.025  ;
; debug[1]   ; data[29]    ; 10.178 ; 10.178 ; 10.178 ; 10.178 ;
; debug[1]   ; data[30]    ; 8.785  ; 8.785  ; 8.785  ; 8.785  ;
; debug[1]   ; data[31]    ; 9.679  ; 9.679  ; 9.679  ; 9.679  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -6.282 ; -711.289      ;
; clk_rom ; -1.460 ; -87.956       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.243 ; 0.000         ;
; clk_rom ; 0.610 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -715.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -6.282 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.284      ;
; -6.240 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.010     ; 7.262      ;
; -6.240 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.010     ; 7.262      ;
; -6.240 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.010     ; 7.262      ;
; -6.240 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.010     ; 7.262      ;
; -6.229 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.030      ; 7.291      ;
; -6.227 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.003      ; 7.262      ;
; -6.226 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.023      ; 7.281      ;
; -6.226 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.023      ; 7.281      ;
; -6.226 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.023      ; 7.281      ;
; -6.226 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.023      ; 7.281      ;
; -6.221 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.030     ; 7.223      ;
; -6.216 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.024      ; 7.272      ;
; -6.192 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.017      ; 7.241      ;
; -6.192 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.017      ; 7.241      ;
; -6.179 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.010     ; 7.201      ;
; -6.179 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.010     ; 7.201      ;
; -6.179 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.010     ; 7.201      ;
; -6.179 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.010     ; 7.201      ;
; -6.168 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.030      ; 7.230      ;
; -6.166 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.003      ; 7.201      ;
; -6.165 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.023      ; 7.220      ;
; -6.165 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.023      ; 7.220      ;
; -6.165 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.023      ; 7.220      ;
; -6.165 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.023      ; 7.220      ;
; -6.155 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.024      ; 7.211      ;
; -6.143 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.019     ; 7.156      ;
; -6.143 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.019     ; 7.156      ;
; -6.143 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.019     ; 7.156      ;
; -6.131 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.017      ; 7.180      ;
; -6.131 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.017      ; 7.180      ;
; -6.130 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.027      ; 7.189      ;
; -6.126 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.021      ; 7.179      ;
; -6.123 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.006      ; 7.161      ;
; -6.123 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.030      ; 7.185      ;
; -6.121 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.017      ; 7.170      ;
; -6.117 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.008     ; 7.141      ;
; -6.116 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.027      ; 7.175      ;
; -6.116 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.027      ; 7.175      ;
; -6.112 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.020      ; 7.164      ;
; -6.110 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.012      ; 7.154      ;
; -6.094 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.005      ; 7.131      ;
; -6.094 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.005      ; 7.131      ;
; -6.082 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.019     ; 7.095      ;
; -6.082 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.019     ; 7.095      ;
; -6.082 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.019     ; 7.095      ;
; -6.069 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.027      ; 7.128      ;
; -6.067 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.002      ; 7.101      ;
; -6.065 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.021      ; 7.118      ;
; -6.062 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.005      ; 7.099      ;
; -6.062 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.006      ; 7.100      ;
; -6.062 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.030      ; 7.124      ;
; -6.060 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.017      ; 7.109      ;
; -6.056 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.008     ; 7.080      ;
; -6.055 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.027      ; 7.114      ;
; -6.055 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.027      ; 7.114      ;
; -6.053 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.005      ; 7.090      ;
; -6.051 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.020      ; 7.103      ;
; -6.049 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.012      ; 7.093      ;
; -6.048 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.005      ; 7.085      ;
; -6.035 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.008     ; 7.059      ;
; -6.033 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.005      ; 7.070      ;
; -6.033 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.005      ; 7.070      ;
; -6.025 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.079      ;
; -6.025 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.079      ;
; -6.025 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.079      ;
; -6.025 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.079      ;
; -6.020 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.025      ; 7.077      ;
; -6.020 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.025      ; 7.077      ;
; -6.020 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.025      ; 7.077      ;
; -6.020 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.025      ; 7.077      ;
; -6.014 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.062      ; 7.108      ;
; -6.012 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.035      ; 7.079      ;
; -6.011 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.055      ; 7.098      ;
; -6.011 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.055      ; 7.098      ;
; -6.011 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.055      ; 7.098      ;
; -6.011 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.055      ; 7.098      ;
; -6.011 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.025      ; 7.068      ;
; -6.011 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.025      ; 7.068      ;
; -6.011 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.025      ; 7.068      ;
; -6.011 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.025      ; 7.068      ;
; -6.009 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.065      ; 7.106      ;
; -6.007 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.038      ; 7.077      ;
; -6.006 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.058      ; 7.096      ;
; -6.006 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.058      ; 7.096      ;
; -6.006 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.058      ; 7.096      ;
; -6.006 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.058      ; 7.096      ;
; -6.006 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.025      ; 7.063      ;
; -6.006 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.025      ; 7.063      ;
; -6.006 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.025      ; 7.063      ;
; -6.006 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.025      ; 7.063      ;
; -6.001 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.056      ; 7.089      ;
; -6.000 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.065      ; 7.097      ;
; -5.998 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.038      ; 7.068      ;
; -5.997 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.010     ; 7.019      ;
; -5.997 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.058      ; 7.087      ;
; -5.997 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.058      ; 7.087      ;
; -5.997 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.058      ; 7.087      ;
; -5.997 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.058      ; 7.087      ;
; -5.996 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.059      ; 7.087      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.098 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 2.131      ;
; -1.096 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 2.129      ;
; -1.095 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 2.128      ;
; -1.092 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 2.125      ;
; -1.091 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.011      ; 2.101      ;
; -1.089 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 2.122      ;
; -1.089 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.011      ; 2.099      ;
; -1.088 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.011      ; 2.098      ;
; -1.085 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.011      ; 2.095      ;
; -1.082 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.011      ; 2.092      ;
; -0.996 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 2.029      ;
; -0.993 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 2.026      ;
; -0.989 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 2.022      ;
; -0.989 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.011      ; 1.999      ;
; -0.986 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.011      ; 1.996      ;
; -0.982 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.011      ; 1.992      ;
; -0.977 ; reg:pc|sr_out[1]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.024      ;
; -0.976 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.050      ;
; -0.975 ; reg:pc|sr_out[1]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.022      ;
; -0.974 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.048      ;
; -0.974 ; reg:pc|sr_out[1]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.021      ;
; -0.973 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.047      ;
; -0.971 ; reg:pc|sr_out[1]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.018      ;
; -0.970 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.044      ;
; -0.968 ; reg:pc|sr_out[1]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.015      ;
; -0.967 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.041      ;
; -0.966 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 1.985      ;
; -0.961 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 1.980      ;
; -0.961 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 1.980      ;
; -0.959 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 1.978      ;
; -0.959 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 1.978      ;
; -0.958 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.032      ;
; -0.957 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 1.976      ;
; -0.956 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 1.975      ;
; -0.956 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.030      ;
; -0.955 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 1.974      ;
; -0.955 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.029      ;
; -0.952 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.026      ;
; -0.951 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.025      ;
; -0.949 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.023      ;
; -0.949 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.023      ;
; -0.948 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.022      ;
; -0.945 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.019      ;
; -0.943 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 1.962      ;
; -0.942 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.016      ;
; -0.941 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.015      ;
; -0.939 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 1.958      ;
; -0.939 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.013      ;
; -0.938 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.012      ;
; -0.935 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.009      ;
; -0.934 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.994      ;
; -0.934 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 2.001      ;
; -0.932 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 1.999      ;
; -0.932 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 2.006      ;
; -0.931 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 1.998      ;
; -0.929 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 1.948      ;
; -0.928 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 1.995      ;
; -0.925 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 1.992      ;
; -0.924 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 1.998      ;
; -0.922 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 1.996      ;
; -0.921 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 1.995      ;
; -0.918 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 1.992      ;
; -0.916 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.976      ;
; -0.915 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 1.989      ;
; -0.912 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 1.986      ;
; -0.908 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 1.982      ;
; -0.906 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.075      ; 1.980      ;
; -0.906 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.966      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.243 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; regbuf:rgB|sr_out[27]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; regbuf:rgA|sr_out[27]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.301 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.453      ;
; 0.321 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgA|sr_out[28]                                                                             ; clk          ; clk         ; 0.000        ; -0.003     ; 0.470      ;
; 0.331 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.344 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.496      ;
; 0.353 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                             ; clk          ; clk         ; 0.000        ; 0.002      ; 0.507      ;
; 0.357 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgA|sr_out[22]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.364 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgA|sr_out[24]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgA|sr_out[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; regbuf:regULA|sr_out[15]                  ; reg:pc|sr_out[15]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[15]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.375 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[15]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; regbuf:regULA|sr_out[12]                  ; reg:pc|sr_out[12]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.383 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgA|sr_out[25]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.452 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgA|sr_out[18]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.452 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.459 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[10]                                                                             ; clk          ; clk         ; 0.000        ; 0.010      ; 0.621      ;
; 0.461 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.branch_ex_st                                                         ; clk          ; clk         ; 0.000        ; 0.022      ; 0.635      ;
; 0.469 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                ; clk          ; clk         ; 0.000        ; 0.031      ; 0.652      ;
; 0.488 ; regbuf:regULA|sr_out[27]                  ; breg:bcoreg|breg32_rtl_1_bypass[65]                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 0.642      ;
; 0.495 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[14]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.503 ; reg:ir|sr_out[13]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                ; clk          ; clk         ; 0.000        ; 0.032      ; 0.687      ;
; 0.515 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.689      ;
; 0.523 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.675      ;
; 0.529 ; reg:ir|sr_out[23]                         ; reg:pc|sr_out[25]                                                                                 ; clk          ; clk         ; 0.000        ; 0.016      ; 0.697      ;
; 0.537 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 0.697      ;
; 0.541 ; reg:ir|sr_out[12]                         ; reg:pc|sr_out[14]                                                                                 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.718      ;
; 0.546 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgA|sr_out[29]                                                                             ; clk          ; clk         ; 0.000        ; 0.006      ; 0.704      ;
; 0.551 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                 ; clk          ; clk         ; 0.000        ; -0.013     ; 0.693      ;
; 0.557 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.564 ; breg:bcoreg|breg32_rtl_1_bypass[63]       ; regbuf:rgA|sr_out[26]                                                                             ; clk          ; clk         ; 0.000        ; -0.002     ; 0.714      ;
; 0.564 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                                                                                 ; clk          ; clk         ; 0.000        ; 0.012      ; 0.728      ;
; 0.567 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[35]                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 0.730      ;
; 0.575 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.762      ;
; 0.576 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgB|sr_out[18]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.728      ;
; 0.579 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27]                                                                                 ; clk          ; clk         ; 0.000        ; 0.012      ; 0.743      ;
; 0.580 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                         ; clk          ; clk         ; 0.000        ; 0.022      ; 0.754      ;
; 0.585 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[13]                                                                             ; clk          ; clk         ; 0.000        ; -0.012     ; 0.725      ;
; 0.601 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.readmem_st                                                           ; clk          ; clk         ; 0.000        ; -0.032     ; 0.721      ;
; 0.601 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[49]                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 0.763      ;
; 0.603 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[51]                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 0.765      ;
; 0.610 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                                                                             ; clk          ; clk         ; 0.000        ; -0.012     ; 0.750      ;
; 0.612 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.794      ;
; 0.617 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                             ; clk          ; clk         ; 0.000        ; -0.023     ; 0.746      ;
; 0.618 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.jump_ex_st                                                           ; clk          ; clk         ; 0.000        ; -0.003     ; 0.767      ;
; 0.618 ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; regbuf:rgB|sr_out[20]                                                                             ; clk          ; clk         ; 0.000        ; -0.031     ; 0.739      ;
; 0.623 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[9]                                                                              ; clk          ; clk         ; 0.000        ; -0.023     ; 0.752      ;
; 0.625 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[4]                                                                              ; clk          ; clk         ; 0.000        ; -0.023     ; 0.754      ;
; 0.626 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[37]                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 0.789      ;
; 0.629 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                 ; clk          ; clk         ; 0.000        ; -0.031     ; 0.750      ;
; 0.641 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[12]                                                                             ; clk          ; clk         ; 0.000        ; -0.025     ; 0.768      ;
; 0.646 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[28]                                                                                 ; clk          ; clk         ; 0.000        ; 0.015      ; 0.813      ;
; 0.647 ; mips_control:ctr_mips|pstate.readmem_st   ; regbuf:rdm|sr_out[16]                                                                             ; clk          ; clk         ; 0.000        ; 0.028      ; 0.827      ;
; 0.648 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.005      ; 0.805      ;
; 0.649 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[1]                                                                              ; clk          ; clk         ; 0.000        ; -0.027     ; 0.774      ;
; 0.651 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                 ; clk          ; clk         ; 0.000        ; 0.015      ; 0.818      ;
; 0.654 ; reg:ir|sr_out[15]                         ; reg:pc|sr_out[17]                                                                                 ; clk          ; clk         ; 0.000        ; 0.030      ; 0.836      ;
; 0.655 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[29]                                                                                 ; clk          ; clk         ; 0.000        ; 0.015      ; 0.822      ;
; 0.655 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.028      ; 0.835      ;
; 0.656 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgA|sr_out[30]                                                                             ; clk          ; clk         ; 0.000        ; 0.009      ; 0.817      ;
; 0.656 ; regbuf:regULA|sr_out[19]                  ; breg:bcoreg|breg32_rtl_1_bypass[49]                                                               ; clk          ; clk         ; 0.000        ; -0.021     ; 0.787      ;
; 0.665 ; regbuf:regULA|sr_out[11]                  ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                               ; clk          ; clk         ; 0.000        ; 0.014      ; 0.831      ;
; 0.667 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.819      ;
; 0.669 ; reg:ir|sr_out[20]                         ; reg:pc|sr_out[22]                                                                                 ; clk          ; clk         ; 0.000        ; 0.011      ; 0.832      ;
; 0.669 ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; regbuf:rgB|sr_out[22]                                                                             ; clk          ; clk         ; 0.000        ; -0.024     ; 0.797      ;
; 0.669 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[25]                                                               ; clk          ; clk         ; 0.000        ; 0.047      ; 0.868      ;
; 0.669 ; reg:ir|sr_out[17]                         ; reg:pc|sr_out[19]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.822      ;
; 0.671 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.865      ;
; 0.675 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[45]                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 0.838      ;
; 0.675 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.827      ;
; 0.686 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                               ; clk          ; clk         ; 0.000        ; 0.012      ; 0.850      ;
; 0.687 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.869      ;
; 0.688 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.870      ;
; 0.689 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.840      ;
; 0.689 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[65]                                                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.885      ;
; 0.694 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[41]                                                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.890      ;
; 0.702 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.844      ;
; 0.706 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgA|sr_out[21]                                                                             ; clk          ; clk         ; 0.000        ; -0.011     ; 0.847      ;
; 0.711 ; reg:ir|sr_out[25]                         ; regbuf:rgA|sr_out[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.022      ; 0.885      ;
; 0.716 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23]                                                                                 ; clk          ; clk         ; 0.000        ; 0.021      ; 0.889      ;
; 0.721 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.writereg_st                                                          ; clk          ; clk         ; 0.000        ; -0.004     ; 0.869      ;
; 0.722 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[29]                                                               ; clk          ; clk         ; 0.000        ; 0.022      ; 0.896      ;
; 0.726 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                 ; clk          ; clk         ; 0.000        ; -0.016     ; 0.862      ;
; 0.732 ; reg:ir|sr_out[24]                         ; reg:pc|sr_out[26]                                                                                 ; clk          ; clk         ; 0.000        ; -0.045     ; 0.839      ;
; 0.733 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                ; clk          ; clk         ; 0.000        ; 0.019      ; 0.904      ;
; 0.735 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                 ; clk          ; clk         ; 0.000        ; 0.015      ; 0.902      ;
; 0.740 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[65]                                                               ; clk          ; clk         ; 0.000        ; 0.018      ; 0.910      ;
; 0.746 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.920      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.610 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 0.824      ;
; 0.693 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.890      ;
; 0.705 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.902      ;
; 0.722 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.917      ;
; 0.747 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.947      ;
; 0.796 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.007      ;
; 0.803 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 0.973      ;
; 0.812 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.023      ;
; 0.825 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.034      ;
; 0.858 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.058      ;
; 0.867 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.061      ;
; 0.881 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.075      ;
; 0.903 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 1.065      ;
; 0.905 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.075      ;
; 0.905 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.099      ;
; 0.910 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.010      ; 1.058      ;
; 0.917 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.114      ;
; 0.929 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.129      ;
; 0.937 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.134      ;
; 0.975 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.178      ;
; 0.997 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.197      ;
; 1.000 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.208      ;
; 1.003 ; regbuf:rgB|sr_out[28]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.011      ; 1.152      ;
; 1.005 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 1.164      ;
; 1.009 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.208      ;
; 1.024 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.223      ;
; 1.025 ; regbuf:rgB|sr_out[18]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.220      ;
; 1.028 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.227      ;
; 1.028 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.227      ;
; 1.030 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.213      ;
; 1.035 ; regbuf:regULA|sr_out[3]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.008      ; 1.181      ;
; 1.036 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 1.250      ;
; 1.038 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.224      ;
; 1.039 ; regbuf:regULA|sr_out[3]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; -0.006     ; 1.171      ;
; 1.043 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.226      ;
; 1.045 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.228      ;
; 1.046 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.245      ;
; 1.048 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.256      ;
; 1.051 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.259      ;
; 1.069 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.004      ; 1.211      ;
; 1.071 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.241      ;
; 1.083 ; regbuf:rgB|sr_out[13]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.267      ;
; 1.091 ; regbuf:regULA|sr_out[2]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; -0.003     ; 1.226      ;
; 1.094 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.278      ;
; 1.095 ; regbuf:rgB|sr_out[24]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.279      ;
; 1.100 ; regbuf:rgB|sr_out[30]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.011      ; 1.249      ;
; 1.104 ; regbuf:regULA|sr_out[7]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.017      ; 1.259      ;
; 1.104 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.288      ;
; 1.112 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 1.285      ;
; 1.119 ; regbuf:regULA|sr_out[7]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.003      ; 1.260      ;
; 1.124 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.018      ; 1.280      ;
; 1.125 ; regbuf:rgB|sr_out[27]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 1.289      ;
; 1.128 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.317      ;
; 1.129 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.004      ; 1.271      ;
; 1.129 ; regbuf:regULA|sr_out[5]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.003      ; 1.270      ;
; 1.130 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.324      ;
; 1.139 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.335      ;
; 1.143 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.318      ;
; 1.145 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.341      ;
; 1.151 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.335      ;
; 1.155 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.352      ;
; 1.163 ; regbuf:rgB|sr_out[13]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.333      ;
; 1.164 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.364      ;
; 1.177 ; regbuf:rgB|sr_out[25]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.361      ;
; 1.181 ; regbuf:rgB|sr_out[19]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.365      ;
; 1.182 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.369      ;
; 1.184 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.383      ;
; 1.186 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 1.359      ;
; 1.187 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.018      ; 1.343      ;
; 1.187 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.357      ;
; 1.190 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.403      ;
; 1.193 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.406      ;
; 1.195 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.408      ;
; 1.196 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.409      ;
; 1.196 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.409      ;
; 1.197 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.410      ;
; 1.198 ; regbuf:regULA|sr_out[2]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.011      ; 1.347      ;
; 1.199 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.412      ;
; 1.199 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.398      ;
; 1.200 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.381      ;
; 1.203 ; regbuf:rgB|sr_out[21]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.387      ;
; 1.203 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.402      ;
; 1.203 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.402      ;
; 1.203 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.416      ;
; 1.206 ; regbuf:rgB|sr_out[31]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.011      ; 1.355      ;
; 1.207 ; regbuf:regULA|sr_out[8]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.383      ;
; 1.208 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.375      ;
; 1.209 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.408      ;
; 1.213 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.412      ;
; 1.214 ; regbuf:regULA|sr_out[8]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 1.376      ;
; 1.218 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.404      ;
; 1.220 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.431      ;
; 1.220 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.431      ;
; 1.221 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.420      ;
; 1.224 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.421      ;
; 1.225 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.424      ;
; 1.225 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.422      ;
; 1.225 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 1.444      ;
; 1.228 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.427      ;
; 1.229 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.428      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.583 ; 1.583 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.343 ; -0.343 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.664 ; 10.664 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.483  ; 9.483  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.255  ; 9.255  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.949  ; 9.949  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.048  ; 9.048  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 10.336 ; 10.336 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.866  ; 9.866  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 10.664 ; 10.664 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.815  ; 9.815  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.743  ; 9.743  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.507  ; 9.507  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.445  ; 9.445  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.193  ; 9.193  ; Rise       ; clk             ;
;  data[12] ; clk        ; 10.045 ; 10.045 ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.311  ; 9.311  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.597  ; 9.597  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.759  ; 9.759  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.478  ; 9.478  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.473  ; 9.473  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.567  ; 9.567  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.432  ; 9.432  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.056  ; 9.056  ; Rise       ; clk             ;
;  data[22] ; clk        ; 10.098 ; 10.098 ; Rise       ; clk             ;
;  data[23] ; clk        ; 8.685  ; 8.685  ; Rise       ; clk             ;
;  data[24] ; clk        ; 10.545 ; 10.545 ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.621  ; 9.621  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.640  ; 9.640  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.725  ; 9.725  ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.273 ; 10.273 ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.673  ; 9.673  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.267  ; 9.267  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.708  ; 9.708  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.518  ; 7.518  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.437  ; 6.437  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.636  ; 6.636  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.052  ; 7.052  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.476  ; 7.476  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.774  ; 6.774  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.697  ; 6.697  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.680  ; 6.680  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.203  ; 7.203  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.933  ; 6.933  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.889  ; 6.889  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.992  ; 6.992  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.576  ; 6.576  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.666  ; 6.666  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.606  ; 6.606  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.129  ; 7.129  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.861  ; 6.861  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.840  ; 6.840  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.396  ; 7.396  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.581  ; 6.581  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.721  ; 6.721  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.828  ; 6.828  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.957  ; 6.957  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.489  ; 7.489  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.953  ; 6.953  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.604  ; 6.604  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.801  ; 6.801  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.644  ; 6.644  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.518  ; 7.518  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.835  ; 6.835  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.727  ; 6.727  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.481  ; 6.481  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.025  ; 7.025  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.692 ; 4.692 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.904 ; 4.904 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.875 ; 4.875 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.827 ; 4.827 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.199 ; 5.199 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.623 ; 4.623 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.385 ; 5.385 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.423 ; 5.423 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.128 ; 5.128 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.098 ; 5.098 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.924 ; 4.924 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.888 ; 4.888 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.117 ; 5.117 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.592 ; 4.592 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.100 ; 5.100 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.429 ; 4.429 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.075 ; 5.075 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.745 ; 4.745 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.465 ; 4.465 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.035 ; 5.035 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.435 ; 5.435 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.147 ; 5.147 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.308 ; 5.308 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.673 ; 4.673 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.154 ; 5.154 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.948 ; 4.948 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.358 ; 5.358 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.563 ; 4.563 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.066 ; 5.066 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.437 ; 6.437 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.437 ; 6.437 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.636 ; 6.636 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.052 ; 7.052 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.476 ; 7.476 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.774 ; 6.774 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.697 ; 6.697 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.680 ; 6.680 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.203 ; 7.203 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.933 ; 6.933 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.889 ; 6.889 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.992 ; 6.992 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.576 ; 6.576 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.666 ; 6.666 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.606 ; 6.606 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.129 ; 7.129 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.861 ; 6.861 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.840 ; 6.840 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.396 ; 7.396 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.581 ; 6.581 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.721 ; 6.721 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.828 ; 6.828 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.957 ; 6.957 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.489 ; 7.489 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.953 ; 6.953 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.604 ; 6.604 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.801 ; 6.801 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.644 ; 6.644 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.518 ; 7.518 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.835 ; 6.835 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.727 ; 6.727 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.481 ; 6.481 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.025 ; 7.025 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.240 ; 4.240 ; 4.240 ; 4.240 ;
; debug[0]   ; data[1]     ; 4.807 ; 4.807 ; 4.807 ; 4.807 ;
; debug[0]   ; data[2]     ; 4.375 ; 4.375 ; 4.375 ; 4.375 ;
; debug[0]   ; data[3]     ; 4.611 ; 4.611 ; 4.611 ; 4.611 ;
; debug[0]   ; data[4]     ; 4.972 ; 4.972 ; 4.972 ; 4.972 ;
; debug[0]   ; data[5]     ; 4.206 ; 4.206 ; 4.206 ; 4.206 ;
; debug[0]   ; data[6]     ; 4.875 ; 4.875 ; 4.875 ; 4.875 ;
; debug[0]   ; data[7]     ; 3.863 ; 3.863 ; 3.863 ; 3.863 ;
; debug[0]   ; data[8]     ; 5.073 ; 5.073 ; 5.073 ; 5.073 ;
; debug[0]   ; data[9]     ; 3.700 ; 3.700 ; 3.700 ; 3.700 ;
; debug[0]   ; data[10]    ; 5.448 ; 5.448 ; 5.448 ; 5.448 ;
; debug[0]   ; data[11]    ; 3.986 ; 3.986 ; 3.986 ; 3.986 ;
; debug[0]   ; data[12]    ; 5.682 ; 5.682 ; 5.682 ; 5.682 ;
; debug[0]   ; data[13]    ; 3.857 ; 3.857 ; 3.857 ; 3.857 ;
; debug[0]   ; data[14]    ; 5.082 ; 5.082 ; 5.082 ; 5.082 ;
; debug[0]   ; data[15]    ; 5.007 ; 5.007 ; 5.007 ; 5.007 ;
; debug[0]   ; data[16]    ; 4.832 ; 4.832 ; 4.832 ; 4.832 ;
; debug[0]   ; data[17]    ; 4.967 ; 4.967 ; 4.967 ; 4.967 ;
; debug[0]   ; data[18]    ; 4.053 ; 4.053 ; 4.053 ; 4.053 ;
; debug[0]   ; data[19]    ; 4.018 ; 4.018 ; 4.018 ; 4.018 ;
; debug[0]   ; data[20]    ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; debug[0]   ; data[21]    ; 4.850 ; 4.850 ; 4.850 ; 4.850 ;
; debug[0]   ; data[22]    ; 5.575 ; 5.575 ; 5.575 ; 5.575 ;
; debug[0]   ; data[23]    ; 3.964 ; 3.964 ; 3.964 ; 3.964 ;
; debug[0]   ; data[24]    ; 4.966 ; 4.966 ; 4.966 ; 4.966 ;
; debug[0]   ; data[25]    ; 4.693 ; 4.693 ; 4.693 ; 4.693 ;
; debug[0]   ; data[26]    ; 4.688 ; 4.688 ; 4.688 ; 4.688 ;
; debug[0]   ; data[27]    ; 5.302 ; 5.302 ; 5.302 ; 5.302 ;
; debug[0]   ; data[28]    ; 4.903 ; 4.903 ; 4.903 ; 4.903 ;
; debug[0]   ; data[29]    ; 4.558 ; 4.558 ; 4.558 ; 4.558 ;
; debug[0]   ; data[30]    ; 4.479 ; 4.479 ; 4.479 ; 4.479 ;
; debug[0]   ; data[31]    ; 4.097 ; 4.097 ; 4.097 ; 4.097 ;
; debug[1]   ; data[0]     ; 4.908 ; 4.908 ; 4.908 ; 4.908 ;
; debug[1]   ; data[1]     ; 4.134 ; 4.134 ; 4.134 ; 4.134 ;
; debug[1]   ; data[2]     ; 4.854 ; 4.854 ; 4.854 ; 4.854 ;
; debug[1]   ; data[3]     ; 4.293 ; 4.293 ; 4.293 ; 4.293 ;
; debug[1]   ; data[4]     ; 4.351 ; 4.351 ; 4.351 ; 4.351 ;
; debug[1]   ; data[5]     ; 4.993 ; 4.993 ; 4.993 ; 4.993 ;
; debug[1]   ; data[6]     ; 5.276 ; 5.276 ; 5.276 ; 5.276 ;
; debug[1]   ; data[7]     ; 5.072 ; 5.072 ; 5.072 ; 5.072 ;
; debug[1]   ; data[8]     ; 4.958 ; 4.958 ; 4.958 ; 4.958 ;
; debug[1]   ; data[9]     ; 3.930 ; 3.930 ; 3.930 ; 3.930 ;
; debug[1]   ; data[10]    ; 5.091 ; 5.091 ; 5.091 ; 5.091 ;
; debug[1]   ; data[11]    ; 4.772 ; 4.772 ; 4.772 ; 4.772 ;
; debug[1]   ; data[12]    ; 5.264 ; 5.264 ; 5.264 ; 5.264 ;
; debug[1]   ; data[13]    ; 4.916 ; 4.916 ; 4.916 ; 4.916 ;
; debug[1]   ; data[14]    ; 5.185 ; 5.185 ; 5.185 ; 5.185 ;
; debug[1]   ; data[15]    ; 4.509 ; 4.509 ; 4.509 ; 4.509 ;
; debug[1]   ; data[16]    ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; debug[1]   ; data[17]    ; 4.457 ; 4.457 ; 4.457 ; 4.457 ;
; debug[1]   ; data[18]    ; 4.949 ; 4.949 ; 4.949 ; 4.949 ;
; debug[1]   ; data[19]    ; 4.918 ; 4.918 ; 4.918 ; 4.918 ;
; debug[1]   ; data[20]    ; 5.126 ; 5.126 ; 5.126 ; 5.126 ;
; debug[1]   ; data[21]    ; 4.666 ; 4.666 ; 4.666 ; 4.666 ;
; debug[1]   ; data[22]    ; 5.386 ; 5.386 ; 5.386 ; 5.386 ;
; debug[1]   ; data[23]    ; 4.687 ; 4.687 ; 4.687 ; 4.687 ;
; debug[1]   ; data[24]    ; 5.003 ; 5.003 ; 5.003 ; 5.003 ;
; debug[1]   ; data[25]    ; 5.309 ; 5.309 ; 5.309 ; 5.309 ;
; debug[1]   ; data[26]    ; 4.603 ; 4.603 ; 4.603 ; 4.603 ;
; debug[1]   ; data[27]    ; 4.627 ; 4.627 ; 4.627 ; 4.627 ;
; debug[1]   ; data[28]    ; 5.037 ; 5.037 ; 5.037 ; 5.037 ;
; debug[1]   ; data[29]    ; 5.136 ; 5.136 ; 5.136 ; 5.136 ;
; debug[1]   ; data[30]    ; 4.813 ; 4.813 ; 4.813 ; 4.813 ;
; debug[1]   ; data[31]    ; 4.917 ; 4.917 ; 4.917 ; 4.917 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.240 ; 4.240 ; 4.240 ; 4.240 ;
; debug[0]   ; data[1]     ; 3.551 ; 3.551 ; 3.551 ; 3.551 ;
; debug[0]   ; data[2]     ; 4.375 ; 4.375 ; 4.375 ; 4.375 ;
; debug[0]   ; data[3]     ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; debug[0]   ; data[4]     ; 4.972 ; 4.972 ; 4.972 ; 4.972 ;
; debug[0]   ; data[5]     ; 3.885 ; 3.885 ; 3.885 ; 3.885 ;
; debug[0]   ; data[6]     ; 4.875 ; 4.875 ; 4.875 ; 4.875 ;
; debug[0]   ; data[7]     ; 3.571 ; 3.571 ; 3.571 ; 3.571 ;
; debug[0]   ; data[8]     ; 5.073 ; 5.073 ; 5.073 ; 5.073 ;
; debug[0]   ; data[9]     ; 3.654 ; 3.654 ; 3.654 ; 3.654 ;
; debug[0]   ; data[10]    ; 5.448 ; 5.448 ; 5.448 ; 5.448 ;
; debug[0]   ; data[11]    ; 3.755 ; 3.755 ; 3.755 ; 3.755 ;
; debug[0]   ; data[12]    ; 5.682 ; 5.682 ; 5.682 ; 5.682 ;
; debug[0]   ; data[13]    ; 3.562 ; 3.562 ; 3.562 ; 3.562 ;
; debug[0]   ; data[14]    ; 5.082 ; 5.082 ; 5.082 ; 5.082 ;
; debug[0]   ; data[15]    ; 4.395 ; 4.395 ; 4.395 ; 4.395 ;
; debug[0]   ; data[16]    ; 4.832 ; 4.832 ; 4.832 ; 4.832 ;
; debug[0]   ; data[17]    ; 4.687 ; 4.687 ; 4.687 ; 4.687 ;
; debug[0]   ; data[18]    ; 4.053 ; 4.053 ; 4.053 ; 4.053 ;
; debug[0]   ; data[19]    ; 3.670 ; 3.670 ; 3.670 ; 3.670 ;
; debug[0]   ; data[20]    ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; debug[0]   ; data[21]    ; 4.638 ; 4.638 ; 4.638 ; 4.638 ;
; debug[0]   ; data[22]    ; 5.575 ; 5.575 ; 5.575 ; 5.575 ;
; debug[0]   ; data[23]    ; 3.684 ; 3.684 ; 3.684 ; 3.684 ;
; debug[0]   ; data[24]    ; 4.966 ; 4.966 ; 4.966 ; 4.966 ;
; debug[0]   ; data[25]    ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; debug[0]   ; data[26]    ; 4.688 ; 4.688 ; 4.688 ; 4.688 ;
; debug[0]   ; data[27]    ; 5.071 ; 5.071 ; 5.071 ; 5.071 ;
; debug[0]   ; data[28]    ; 4.903 ; 4.903 ; 4.903 ; 4.903 ;
; debug[0]   ; data[29]    ; 4.520 ; 4.520 ; 4.520 ; 4.520 ;
; debug[0]   ; data[30]    ; 4.479 ; 4.479 ; 4.479 ; 4.479 ;
; debug[0]   ; data[31]    ; 3.685 ; 3.685 ; 3.685 ; 3.685 ;
; debug[1]   ; data[0]     ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; debug[1]   ; data[1]     ; 4.134 ; 4.134 ; 4.134 ; 4.134 ;
; debug[1]   ; data[2]     ; 4.571 ; 4.571 ; 4.571 ; 4.571 ;
; debug[1]   ; data[3]     ; 4.293 ; 4.293 ; 4.293 ; 4.293 ;
; debug[1]   ; data[4]     ; 4.263 ; 4.263 ; 4.263 ; 4.263 ;
; debug[1]   ; data[5]     ; 4.993 ; 4.993 ; 4.993 ; 4.993 ;
; debug[1]   ; data[6]     ; 3.524 ; 3.524 ; 3.524 ; 3.524 ;
; debug[1]   ; data[7]     ; 5.072 ; 5.072 ; 5.072 ; 5.072 ;
; debug[1]   ; data[8]     ; 4.716 ; 4.716 ; 4.716 ; 4.716 ;
; debug[1]   ; data[9]     ; 3.930 ; 3.930 ; 3.930 ; 3.930 ;
; debug[1]   ; data[10]    ; 4.840 ; 4.840 ; 4.840 ; 4.840 ;
; debug[1]   ; data[11]    ; 4.772 ; 4.772 ; 4.772 ; 4.772 ;
; debug[1]   ; data[12]    ; 4.513 ; 4.513 ; 4.513 ; 4.513 ;
; debug[1]   ; data[13]    ; 4.916 ; 4.916 ; 4.916 ; 4.916 ;
; debug[1]   ; data[14]    ; 4.358 ; 4.358 ; 4.358 ; 4.358 ;
; debug[1]   ; data[15]    ; 4.509 ; 4.509 ; 4.509 ; 4.509 ;
; debug[1]   ; data[16]    ; 4.589 ; 4.589 ; 4.589 ; 4.589 ;
; debug[1]   ; data[17]    ; 4.457 ; 4.457 ; 4.457 ; 4.457 ;
; debug[1]   ; data[18]    ; 4.692 ; 4.692 ; 4.692 ; 4.692 ;
; debug[1]   ; data[19]    ; 4.918 ; 4.918 ; 4.918 ; 4.918 ;
; debug[1]   ; data[20]    ; 4.409 ; 4.409 ; 4.409 ; 4.409 ;
; debug[1]   ; data[21]    ; 4.666 ; 4.666 ; 4.666 ; 4.666 ;
; debug[1]   ; data[22]    ; 4.965 ; 4.965 ; 4.965 ; 4.965 ;
; debug[1]   ; data[23]    ; 4.687 ; 4.687 ; 4.687 ; 4.687 ;
; debug[1]   ; data[24]    ; 4.493 ; 4.493 ; 4.493 ; 4.493 ;
; debug[1]   ; data[25]    ; 5.309 ; 5.309 ; 5.309 ; 5.309 ;
; debug[1]   ; data[26]    ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; debug[1]   ; data[27]    ; 4.627 ; 4.627 ; 4.627 ; 4.627 ;
; debug[1]   ; data[28]    ; 4.635 ; 4.635 ; 4.635 ; 4.635 ;
; debug[1]   ; data[29]    ; 5.136 ; 5.136 ; 5.136 ; 5.136 ;
; debug[1]   ; data[30]    ; 4.522 ; 4.522 ; 4.522 ; 4.522 ;
; debug[1]   ; data[31]    ; 4.917 ; 4.917 ; 4.917 ; 4.917 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.886   ; 0.243 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -14.886   ; 0.243 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -3.625    ; 0.610 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1925.437 ; 0.0   ; 0.0      ; 0.0     ; -1060.86            ;
;  clk             ; -1707.922 ; 0.000 ; N/A      ; N/A     ; -715.480            ;
;  clk_rom         ; -217.515  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.632 ; 3.632 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.343 ; -0.343 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 22.192 ; 22.192 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.158 ; 19.158 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 18.606 ; 18.606 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.568 ; 20.568 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.673 ; 18.673 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 21.394 ; 21.394 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 20.438 ; 20.438 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 22.192 ; 22.192 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 20.221 ; 20.221 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.033 ; 20.033 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.539 ; 19.539 ; Rise       ; clk             ;
;  data[10] ; clk        ; 19.508 ; 19.508 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.854 ; 18.854 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.867 ; 20.867 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.917 ; 18.917 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.804 ; 19.804 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.828 ; 17.828 ; Rise       ; clk             ;
;  data[16] ; clk        ; 19.803 ; 19.803 ; Rise       ; clk             ;
;  data[17] ; clk        ; 19.384 ; 19.384 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.389 ; 19.389 ; Rise       ; clk             ;
;  data[19] ; clk        ; 19.588 ; 19.588 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.142 ; 19.142 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.496 ; 18.496 ; Rise       ; clk             ;
;  data[22] ; clk        ; 20.586 ; 20.586 ; Rise       ; clk             ;
;  data[23] ; clk        ; 17.676 ; 17.676 ; Rise       ; clk             ;
;  data[24] ; clk        ; 21.647 ; 21.647 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.522 ; 19.522 ; Rise       ; clk             ;
;  data[26] ; clk        ; 19.512 ; 19.512 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.703 ; 19.703 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.758 ; 20.758 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.393 ; 19.393 ; Rise       ; clk             ;
;  data[30] ; clk        ; 18.645 ; 18.645 ; Rise       ; clk             ;
;  data[31] ; clk        ; 19.494 ; 19.494 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.478 ; 13.478 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.189 ; 11.189 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.660 ; 11.660 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.525 ; 12.525 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.403 ; 13.403 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.878 ; 11.878 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.738 ; 11.738 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.738 ; 11.738 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.770 ; 12.770 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.269 ; 12.269 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.207 ; 12.207 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.398 ; 12.398 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 11.524 ; 11.524 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.696 ; 11.696 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.578 ; 11.578 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 12.549 ; 12.549 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.131 ; 12.131 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.062 ; 12.062 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.135 ; 13.135 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.548 ; 11.548 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 11.815 ; 11.815 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.027 ; 12.027 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.323 ; 12.323 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.393 ; 13.393 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.292 ; 12.292 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.534 ; 11.534 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.962 ; 11.962 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 11.630 ; 11.630 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 13.478 ; 13.478 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.016 ; 12.016 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 11.835 ; 11.835 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.265 ; 11.265 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.518 ; 12.518 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.692 ; 4.692 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.904 ; 4.904 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.875 ; 4.875 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.827 ; 4.827 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.199 ; 5.199 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.623 ; 4.623 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.385 ; 5.385 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.423 ; 5.423 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.128 ; 5.128 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.098 ; 5.098 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.924 ; 4.924 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.888 ; 4.888 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.117 ; 5.117 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.592 ; 4.592 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.100 ; 5.100 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.429 ; 4.429 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.075 ; 5.075 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.745 ; 4.745 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.465 ; 4.465 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.035 ; 5.035 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.435 ; 5.435 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.147 ; 5.147 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.308 ; 5.308 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.673 ; 4.673 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.154 ; 5.154 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.948 ; 4.948 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.358 ; 5.358 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.563 ; 4.563 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.066 ; 5.066 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.437 ; 6.437 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.437 ; 6.437 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.636 ; 6.636 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.052 ; 7.052 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.476 ; 7.476 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.774 ; 6.774 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.697 ; 6.697 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.680 ; 6.680 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.203 ; 7.203 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.933 ; 6.933 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.889 ; 6.889 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.992 ; 6.992 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.576 ; 6.576 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.666 ; 6.666 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.606 ; 6.606 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.129 ; 7.129 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.861 ; 6.861 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.840 ; 6.840 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.396 ; 7.396 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.581 ; 6.581 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.721 ; 6.721 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.828 ; 6.828 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.957 ; 6.957 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.489 ; 7.489 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.953 ; 6.953 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.604 ; 6.604 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.801 ; 6.801 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.644 ; 6.644 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.518 ; 7.518 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.835 ; 6.835 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 6.727 ; 6.727 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.481 ; 6.481 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.025 ; 7.025 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.355  ; 8.355  ; 8.355  ; 8.355  ;
; debug[0]   ; data[1]     ; 9.526  ; 9.526  ; 9.526  ; 9.526  ;
; debug[0]   ; data[2]     ; 8.624  ; 8.624  ; 8.624  ; 8.624  ;
; debug[0]   ; data[3]     ; 9.013  ; 9.013  ; 9.013  ; 9.013  ;
; debug[0]   ; data[4]     ; 9.924  ; 9.924  ; 9.924  ; 9.924  ;
; debug[0]   ; data[5]     ; 8.353  ; 8.353  ; 8.353  ; 8.353  ;
; debug[0]   ; data[6]     ; 9.672  ; 9.672  ; 9.672  ; 9.672  ;
; debug[0]   ; data[7]     ; 7.532  ; 7.532  ; 7.532  ; 7.532  ;
; debug[0]   ; data[8]     ; 9.908  ; 9.908  ; 9.908  ; 9.908  ;
; debug[0]   ; data[9]     ; 7.178  ; 7.178  ; 7.178  ; 7.178  ;
; debug[0]   ; data[10]    ; 10.777 ; 10.777 ; 10.777 ; 10.777 ;
; debug[0]   ; data[11]    ; 7.839  ; 7.839  ; 7.839  ; 7.839  ;
; debug[0]   ; data[12]    ; 11.238 ; 11.238 ; 11.238 ; 11.238 ;
; debug[0]   ; data[13]    ; 7.529  ; 7.529  ; 7.529  ; 7.529  ;
; debug[0]   ; data[14]    ; 9.973  ; 9.973  ; 9.973  ; 9.973  ;
; debug[0]   ; data[15]    ; 9.893  ; 9.893  ; 9.893  ; 9.893  ;
; debug[0]   ; data[16]    ; 9.438  ; 9.438  ; 9.438  ; 9.438  ;
; debug[0]   ; data[17]    ; 9.634  ; 9.634  ; 9.634  ; 9.634  ;
; debug[0]   ; data[18]    ; 8.004  ; 8.004  ; 8.004  ; 8.004  ;
; debug[0]   ; data[19]    ; 7.883  ; 7.883  ; 7.883  ; 7.883  ;
; debug[0]   ; data[20]    ; 10.385 ; 10.385 ; 10.385 ; 10.385 ;
; debug[0]   ; data[21]    ; 9.553  ; 9.553  ; 9.553  ; 9.553  ;
; debug[0]   ; data[22]    ; 11.095 ; 11.095 ; 11.095 ; 11.095 ;
; debug[0]   ; data[23]    ; 7.812  ; 7.812  ; 7.812  ; 7.812  ;
; debug[0]   ; data[24]    ; 9.931  ; 9.931  ; 9.931  ; 9.931  ;
; debug[0]   ; data[25]    ; 9.292  ; 9.292  ; 9.292  ; 9.292  ;
; debug[0]   ; data[26]    ; 9.255  ; 9.255  ; 9.255  ; 9.255  ;
; debug[0]   ; data[27]    ; 10.411 ; 10.411 ; 10.411 ; 10.411 ;
; debug[0]   ; data[28]    ; 9.862  ; 9.862  ; 9.862  ; 9.862  ;
; debug[0]   ; data[29]    ; 9.101  ; 9.101  ; 9.101  ; 9.101  ;
; debug[0]   ; data[30]    ; 8.917  ; 8.917  ; 8.917  ; 8.917  ;
; debug[0]   ; data[31]    ; 8.025  ; 8.025  ; 8.025  ; 8.025  ;
; debug[1]   ; data[0]     ; 9.679  ; 9.679  ; 9.679  ; 9.679  ;
; debug[1]   ; data[1]     ; 8.232  ; 8.232  ; 8.232  ; 8.232  ;
; debug[1]   ; data[2]     ; 9.565  ; 9.565  ; 9.565  ; 9.565  ;
; debug[1]   ; data[3]     ; 8.417  ; 8.417  ; 8.417  ; 8.417  ;
; debug[1]   ; data[4]     ; 8.434  ; 8.434  ; 8.434  ; 8.434  ;
; debug[1]   ; data[5]     ; 9.916  ; 9.916  ; 9.916  ; 9.916  ;
; debug[1]   ; data[6]     ; 10.547 ; 10.547 ; 10.547 ; 10.547 ;
; debug[1]   ; data[7]     ; 10.034 ; 10.034 ; 10.034 ; 10.034 ;
; debug[1]   ; data[8]     ; 9.724  ; 9.724  ; 9.724  ; 9.724  ;
; debug[1]   ; data[9]     ; 7.711  ; 7.711  ; 7.711  ; 7.711  ;
; debug[1]   ; data[10]    ; 10.095 ; 10.095 ; 10.095 ; 10.095 ;
; debug[1]   ; data[11]    ; 9.402  ; 9.402  ; 9.402  ; 9.402  ;
; debug[1]   ; data[12]    ; 10.480 ; 10.480 ; 10.480 ; 10.480 ;
; debug[1]   ; data[13]    ; 9.700  ; 9.700  ; 9.700  ; 9.700  ;
; debug[1]   ; data[14]    ; 10.253 ; 10.253 ; 10.253 ; 10.253 ;
; debug[1]   ; data[15]    ; 8.887  ; 8.887  ; 8.887  ; 8.887  ;
; debug[1]   ; data[16]    ; 9.538  ; 9.538  ; 9.538  ; 9.538  ;
; debug[1]   ; data[17]    ; 8.616  ; 8.616  ; 8.616  ; 8.616  ;
; debug[1]   ; data[18]    ; 9.808  ; 9.808  ; 9.808  ; 9.808  ;
; debug[1]   ; data[19]    ; 9.686  ; 9.686  ; 9.686  ; 9.686  ;
; debug[1]   ; data[20]    ; 10.186 ; 10.186 ; 10.186 ; 10.186 ;
; debug[1]   ; data[21]    ; 9.173  ; 9.173  ; 9.173  ; 9.173  ;
; debug[1]   ; data[22]    ; 10.685 ; 10.685 ; 10.685 ; 10.685 ;
; debug[1]   ; data[23]    ; 9.233  ; 9.233  ; 9.233  ; 9.233  ;
; debug[1]   ; data[24]    ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; debug[1]   ; data[25]    ; 10.512 ; 10.512 ; 10.512 ; 10.512 ;
; debug[1]   ; data[26]    ; 8.989  ; 8.989  ; 8.989  ; 8.989  ;
; debug[1]   ; data[27]    ; 9.044  ; 9.044  ; 9.044  ; 9.044  ;
; debug[1]   ; data[28]    ; 9.996  ; 9.996  ; 9.996  ; 9.996  ;
; debug[1]   ; data[29]    ; 10.178 ; 10.178 ; 10.178 ; 10.178 ;
; debug[1]   ; data[30]    ; 9.472  ; 9.472  ; 9.472  ; 9.472  ;
; debug[1]   ; data[31]    ; 9.679  ; 9.679  ; 9.679  ; 9.679  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.240 ; 4.240 ; 4.240 ; 4.240 ;
; debug[0]   ; data[1]     ; 3.551 ; 3.551 ; 3.551 ; 3.551 ;
; debug[0]   ; data[2]     ; 4.375 ; 4.375 ; 4.375 ; 4.375 ;
; debug[0]   ; data[3]     ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; debug[0]   ; data[4]     ; 4.972 ; 4.972 ; 4.972 ; 4.972 ;
; debug[0]   ; data[5]     ; 3.885 ; 3.885 ; 3.885 ; 3.885 ;
; debug[0]   ; data[6]     ; 4.875 ; 4.875 ; 4.875 ; 4.875 ;
; debug[0]   ; data[7]     ; 3.571 ; 3.571 ; 3.571 ; 3.571 ;
; debug[0]   ; data[8]     ; 5.073 ; 5.073 ; 5.073 ; 5.073 ;
; debug[0]   ; data[9]     ; 3.654 ; 3.654 ; 3.654 ; 3.654 ;
; debug[0]   ; data[10]    ; 5.448 ; 5.448 ; 5.448 ; 5.448 ;
; debug[0]   ; data[11]    ; 3.755 ; 3.755 ; 3.755 ; 3.755 ;
; debug[0]   ; data[12]    ; 5.682 ; 5.682 ; 5.682 ; 5.682 ;
; debug[0]   ; data[13]    ; 3.562 ; 3.562 ; 3.562 ; 3.562 ;
; debug[0]   ; data[14]    ; 5.082 ; 5.082 ; 5.082 ; 5.082 ;
; debug[0]   ; data[15]    ; 4.395 ; 4.395 ; 4.395 ; 4.395 ;
; debug[0]   ; data[16]    ; 4.832 ; 4.832 ; 4.832 ; 4.832 ;
; debug[0]   ; data[17]    ; 4.687 ; 4.687 ; 4.687 ; 4.687 ;
; debug[0]   ; data[18]    ; 4.053 ; 4.053 ; 4.053 ; 4.053 ;
; debug[0]   ; data[19]    ; 3.670 ; 3.670 ; 3.670 ; 3.670 ;
; debug[0]   ; data[20]    ; 5.247 ; 5.247 ; 5.247 ; 5.247 ;
; debug[0]   ; data[21]    ; 4.638 ; 4.638 ; 4.638 ; 4.638 ;
; debug[0]   ; data[22]    ; 5.575 ; 5.575 ; 5.575 ; 5.575 ;
; debug[0]   ; data[23]    ; 3.684 ; 3.684 ; 3.684 ; 3.684 ;
; debug[0]   ; data[24]    ; 4.966 ; 4.966 ; 4.966 ; 4.966 ;
; debug[0]   ; data[25]    ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; debug[0]   ; data[26]    ; 4.688 ; 4.688 ; 4.688 ; 4.688 ;
; debug[0]   ; data[27]    ; 5.071 ; 5.071 ; 5.071 ; 5.071 ;
; debug[0]   ; data[28]    ; 4.903 ; 4.903 ; 4.903 ; 4.903 ;
; debug[0]   ; data[29]    ; 4.520 ; 4.520 ; 4.520 ; 4.520 ;
; debug[0]   ; data[30]    ; 4.479 ; 4.479 ; 4.479 ; 4.479 ;
; debug[0]   ; data[31]    ; 3.685 ; 3.685 ; 3.685 ; 3.685 ;
; debug[1]   ; data[0]     ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; debug[1]   ; data[1]     ; 4.134 ; 4.134 ; 4.134 ; 4.134 ;
; debug[1]   ; data[2]     ; 4.571 ; 4.571 ; 4.571 ; 4.571 ;
; debug[1]   ; data[3]     ; 4.293 ; 4.293 ; 4.293 ; 4.293 ;
; debug[1]   ; data[4]     ; 4.263 ; 4.263 ; 4.263 ; 4.263 ;
; debug[1]   ; data[5]     ; 4.993 ; 4.993 ; 4.993 ; 4.993 ;
; debug[1]   ; data[6]     ; 3.524 ; 3.524 ; 3.524 ; 3.524 ;
; debug[1]   ; data[7]     ; 5.072 ; 5.072 ; 5.072 ; 5.072 ;
; debug[1]   ; data[8]     ; 4.716 ; 4.716 ; 4.716 ; 4.716 ;
; debug[1]   ; data[9]     ; 3.930 ; 3.930 ; 3.930 ; 3.930 ;
; debug[1]   ; data[10]    ; 4.840 ; 4.840 ; 4.840 ; 4.840 ;
; debug[1]   ; data[11]    ; 4.772 ; 4.772 ; 4.772 ; 4.772 ;
; debug[1]   ; data[12]    ; 4.513 ; 4.513 ; 4.513 ; 4.513 ;
; debug[1]   ; data[13]    ; 4.916 ; 4.916 ; 4.916 ; 4.916 ;
; debug[1]   ; data[14]    ; 4.358 ; 4.358 ; 4.358 ; 4.358 ;
; debug[1]   ; data[15]    ; 4.509 ; 4.509 ; 4.509 ; 4.509 ;
; debug[1]   ; data[16]    ; 4.589 ; 4.589 ; 4.589 ; 4.589 ;
; debug[1]   ; data[17]    ; 4.457 ; 4.457 ; 4.457 ; 4.457 ;
; debug[1]   ; data[18]    ; 4.692 ; 4.692 ; 4.692 ; 4.692 ;
; debug[1]   ; data[19]    ; 4.918 ; 4.918 ; 4.918 ; 4.918 ;
; debug[1]   ; data[20]    ; 4.409 ; 4.409 ; 4.409 ; 4.409 ;
; debug[1]   ; data[21]    ; 4.666 ; 4.666 ; 4.666 ; 4.666 ;
; debug[1]   ; data[22]    ; 4.965 ; 4.965 ; 4.965 ; 4.965 ;
; debug[1]   ; data[23]    ; 4.687 ; 4.687 ; 4.687 ; 4.687 ;
; debug[1]   ; data[24]    ; 4.493 ; 4.493 ; 4.493 ; 4.493 ;
; debug[1]   ; data[25]    ; 5.309 ; 5.309 ; 5.309 ; 5.309 ;
; debug[1]   ; data[26]    ; 4.320 ; 4.320 ; 4.320 ; 4.320 ;
; debug[1]   ; data[27]    ; 4.627 ; 4.627 ; 4.627 ; 4.627 ;
; debug[1]   ; data[28]    ; 4.635 ; 4.635 ; 4.635 ; 4.635 ;
; debug[1]   ; data[29]    ; 5.136 ; 5.136 ; 5.136 ; 5.136 ;
; debug[1]   ; data[30]    ; 4.522 ; 4.522 ; 4.522 ; 4.522 ;
; debug[1]   ; data[31]    ; 4.917 ; 4.917 ; 4.917 ; 4.917 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9420464  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 1170     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 1284     ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9420464  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 1170     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 1284     ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4238  ; 4238 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Wed Dec 12 16:19:05 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.886
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.886     -1707.922 clk 
    Info (332119):    -3.625      -217.515 clk_rom 
Info (332146): Worst-case hold slack is 0.526
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.526         0.000 clk 
    Info (332119):     1.401         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -715.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.282
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.282      -711.289 clk 
    Info (332119):    -1.460       -87.956 clk_rom 
Info (332146): Worst-case hold slack is 0.243
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.243         0.000 clk 
    Info (332119):     0.610         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -715.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4704 megabytes
    Info: Processing ended: Wed Dec 12 16:19:08 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


