Analysis & Synthesis report for part7
Wed Jun 22 18:43:04 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. State Machine - |part7|pushbutton_fsm:F1|state
  9. State Machine - |part7|fsm:F0|state
 10. General Register Statistics
 11. Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m1|dla:d1
 12. Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m1|dla:d2
 13. Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m2|dla:d1
 14. Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m2|dla:d2
 15. Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m3|dla:d1
 16. Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m3|dla:d2
 17. Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m4|dla:d1
 18. Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m4|dla:d2
 19. Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m5|dla:d1
 20. Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m5|dla:d2
 21. Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m6|dla:d1
 22. Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m6|dla:d2
 23. Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m7|dla:d1
 24. Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m7|dla:d2
 25. Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m1|dla:d1
 26. Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m1|dla:d2
 27. Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m2|dla:d1
 28. Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m2|dla:d2
 29. Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m3|dla:d1
 30. Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m3|dla:d2
 31. Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m4|dla:d1
 32. Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m4|dla:d2
 33. Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m5|dla:d1
 34. Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m5|dla:d2
 35. Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m6|dla:d1
 36. Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m6|dla:d2
 37. Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m7|dla:d1
 38. Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m7|dla:d2
 39. Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m1|dla:d1
 40. Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m1|dla:d2
 41. Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m2|dla:d1
 42. Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m2|dla:d2
 43. Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m3|dla:d1
 44. Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m3|dla:d2
 45. Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m4|dla:d1
 46. Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m4|dla:d2
 47. Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m5|dla:d1
 48. Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m5|dla:d2
 49. Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m6|dla:d1
 50. Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m6|dla:d2
 51. Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m7|dla:d1
 52. Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m7|dla:d2
 53. Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m1|dla:d1
 54. Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m1|dla:d2
 55. Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m2|dla:d1
 56. Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m2|dla:d2
 57. Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m3|dla:d1
 58. Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m3|dla:d2
 59. Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m4|dla:d1
 60. Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m4|dla:d2
 61. Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m5|dla:d1
 62. Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m5|dla:d2
 63. Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m6|dla:d1
 64. Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m6|dla:d2
 65. Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m7|dla:d1
 66. Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m7|dla:d2
 67. Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m1|dla:d1
 68. Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m1|dla:d2
 69. Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m2|dla:d1
 70. Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m2|dla:d2
 71. Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m3|dla:d1
 72. Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m3|dla:d2
 73. Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m4|dla:d1
 74. Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m4|dla:d2
 75. Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m5|dla:d1
 76. Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m5|dla:d2
 77. Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m6|dla:d1
 78. Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m6|dla:d2
 79. Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m7|dla:d1
 80. Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m7|dla:d2
 81. Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m1|dla:d1
 82. Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m1|dla:d2
 83. Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m2|dla:d1
 84. Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m2|dla:d2
 85. Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m3|dla:d1
 86. Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m3|dla:d2
 87. Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m4|dla:d1
 88. Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m4|dla:d2
 89. Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m5|dla:d1
 90. Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m5|dla:d2
 91. Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m6|dla:d1
 92. Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m6|dla:d2
 93. Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m7|dla:d1
 94. Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m7|dla:d2
 95. Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m1|dla:d1
 96. Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m1|dla:d2
 97. Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m2|dla:d1
 98. Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m2|dla:d2
 99. Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m3|dla:d1
100. Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m3|dla:d2
101. Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m4|dla:d1
102. Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m4|dla:d2
103. Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m5|dla:d1
104. Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m5|dla:d2
105. Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m6|dla:d1
106. Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m6|dla:d2
107. Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m7|dla:d1
108. Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m7|dla:d2
109. Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m1|dla:d1
110. Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m1|dla:d2
111. Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m2|dla:d1
112. Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m2|dla:d2
113. Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m3|dla:d1
114. Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m3|dla:d2
115. Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m4|dla:d1
116. Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m4|dla:d2
117. Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m5|dla:d1
118. Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m5|dla:d2
119. Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m6|dla:d1
120. Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m6|dla:d2
121. Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m7|dla:d1
122. Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m7|dla:d2
123. Elapsed Time Per Partition
124. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Wed Jun 22 18:43:04 2016           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; part7                                           ;
; Top-level Entity Name              ; part7                                           ;
; Family                             ; Cyclone II                                      ;
; Total logic elements               ; 587                                             ;
;     Total combinational functions  ; 579                                             ;
;     Dedicated logic registers      ; 51                                              ;
; Total registers                    ; 51                                              ;
; Total pins                         ; 60                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C35F672C6       ;                    ;
; Top-level entity name                                                      ; part7              ; part7              ;
; Family name                                                                ; Cyclone II         ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                               ;
+----------------------------------+-----------------+-----------------+-------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type       ; File Name with Absolute Path                                                        ; Library ;
+----------------------------------+-----------------+-----------------+-------------------------------------------------------------------------------------+---------+
; part7.vhd                        ; yes             ; User VHDL File  ; C:/Users/damia/OneDrive/Documentos/vhdl/DE2_lab/DE2-lab7/part7_2/part7.vhd          ;         ;
; fsm.vhd                          ; yes             ; User VHDL File  ; C:/Users/damia/OneDrive/Documentos/vhdl/DE2_lab/DE2-lab7/part7_2/fsm.vhd            ;         ;
; pipeline.vhd                     ; yes             ; User VHDL File  ; C:/Users/damia/OneDrive/Documentos/vhdl/DE2_lab/DE2-lab7/part7_2/pipeline.vhd       ;         ;
; dflipf.vhd                       ; yes             ; User VHDL File  ; C:/Users/damia/OneDrive/Documentos/vhdl/DE2_lab/DE2-lab7/part7_2/dflipf.vhd         ;         ;
; bit7_reg.vhd                     ; yes             ; User VHDL File  ; C:/Users/damia/OneDrive/Documentos/vhdl/DE2_lab/DE2-lab7/part7_2/bit7_reg.vhd       ;         ;
; dla.vhd                          ; yes             ; User VHDL File  ; C:/Users/damia/OneDrive/Documentos/vhdl/DE2_lab/DE2-lab7/part7_2/dla.vhd            ;         ;
; pushbutton_fsm.vhd               ; yes             ; User VHDL File  ; C:/Users/damia/OneDrive/Documentos/vhdl/DE2_lab/DE2-lab7/part7_2/pushbutton_fsm.vhd ;         ;
+----------------------------------+-----------------+-----------------+-------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary            ;
+---------------------------------------------+----------+
; Resource                                    ; Usage    ;
+---------------------------------------------+----------+
; Estimated Total logic elements              ; 587      ;
;                                             ;          ;
; Total combinational functions               ; 579      ;
; Logic element usage by number of LUT inputs ;          ;
;     -- 4 input functions                    ; 140      ;
;     -- 3 input functions                    ; 6        ;
;     -- <=2 input functions                  ; 433      ;
;                                             ;          ;
; Logic elements by mode                      ;          ;
;     -- normal mode                          ; 548      ;
;     -- arithmetic mode                      ; 31       ;
;                                             ;          ;
; Total registers                             ; 51       ;
;     -- Dedicated logic registers            ; 51       ;
;     -- I/O registers                        ; 0        ;
;                                             ;          ;
; I/O pins                                    ; 60       ;
; Embedded Multiplier 9-bit elements          ; 0        ;
; Maximum fan-out node                        ; CLOCK_50 ;
; Maximum fan-out                             ; 275      ;
; Total fan-out                               ; 1692     ;
; Average fan-out                             ; 2.45     ;
+---------------------------------------------+----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                     ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------+--------------+
; Compilation Hierarchy Node ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                             ; Library Name ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------+--------------+
; |part7                     ; 579 (0)           ; 51 (0)       ; 0           ; 0            ; 0       ; 0         ; 60   ; 0            ; |part7                                          ; work         ;
;    |fsm:F0|                ; 53 (53)           ; 42 (42)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|fsm:F0                                   ; work         ;
;    |pipeline:p0|           ; 511 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0                              ; work         ;
;       |bit7_reg:p0|        ; 70 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0                  ; work         ;
;          |dflipf:m1|       ; 10 (1)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m1        ; work         ;
;             |dla:d1|       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m1|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m1|dla:d2 ; work         ;
;          |dflipf:m2|       ; 10 (2)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m2        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m2|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m2|dla:d2 ; work         ;
;          |dflipf:m3|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m3        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m3|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m3|dla:d2 ; work         ;
;          |dflipf:m4|       ; 12 (3)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m4        ; work         ;
;             |dla:d1|       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m4|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m4|dla:d2 ; work         ;
;          |dflipf:m5|       ; 10 (2)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m5        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m5|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m5|dla:d2 ; work         ;
;          |dflipf:m6|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m6        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m6|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m6|dla:d2 ; work         ;
;          |dflipf:m7|       ; 10 (1)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m7        ; work         ;
;             |dla:d1|       ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m7|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p0|dflipf:m7|dla:d2 ; work         ;
;       |bit7_reg:p1|        ; 63 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1                  ; work         ;
;          |dflipf:m1|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m1        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m1|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m1|dla:d2 ; work         ;
;          |dflipf:m2|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m2        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m2|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m2|dla:d2 ; work         ;
;          |dflipf:m3|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m3        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m3|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m3|dla:d2 ; work         ;
;          |dflipf:m4|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m4        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m4|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m4|dla:d2 ; work         ;
;          |dflipf:m5|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m5        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m5|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m5|dla:d2 ; work         ;
;          |dflipf:m6|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m6        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m6|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m6|dla:d2 ; work         ;
;          |dflipf:m7|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m7        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m7|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p1|dflipf:m7|dla:d2 ; work         ;
;       |bit7_reg:p2|        ; 63 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2                  ; work         ;
;          |dflipf:m1|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m1        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m1|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m1|dla:d2 ; work         ;
;          |dflipf:m2|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m2        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m2|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m2|dla:d2 ; work         ;
;          |dflipf:m3|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m3        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m3|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m3|dla:d2 ; work         ;
;          |dflipf:m4|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m4        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m4|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m4|dla:d2 ; work         ;
;          |dflipf:m5|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m5        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m5|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m5|dla:d2 ; work         ;
;          |dflipf:m6|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m6        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m6|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m6|dla:d2 ; work         ;
;          |dflipf:m7|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m7        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m7|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p2|dflipf:m7|dla:d2 ; work         ;
;       |bit7_reg:p3|        ; 63 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3                  ; work         ;
;          |dflipf:m1|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m1        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m1|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m1|dla:d2 ; work         ;
;          |dflipf:m2|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m2        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m2|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m2|dla:d2 ; work         ;
;          |dflipf:m3|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m3        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m3|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m3|dla:d2 ; work         ;
;          |dflipf:m4|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m4        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m4|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m4|dla:d2 ; work         ;
;          |dflipf:m5|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m5        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m5|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m5|dla:d2 ; work         ;
;          |dflipf:m6|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m6        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m6|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m6|dla:d2 ; work         ;
;          |dflipf:m7|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m7        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m7|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p3|dflipf:m7|dla:d2 ; work         ;
;       |bit7_reg:p4|        ; 63 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4                  ; work         ;
;          |dflipf:m1|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m1        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m1|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m1|dla:d2 ; work         ;
;          |dflipf:m2|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m2        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m2|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m2|dla:d2 ; work         ;
;          |dflipf:m3|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m3        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m3|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m3|dla:d2 ; work         ;
;          |dflipf:m4|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m4        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m4|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m4|dla:d2 ; work         ;
;          |dflipf:m5|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m5        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m5|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m5|dla:d2 ; work         ;
;          |dflipf:m6|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m6        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m6|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m6|dla:d2 ; work         ;
;          |dflipf:m7|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m7        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m7|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p4|dflipf:m7|dla:d2 ; work         ;
;       |bit7_reg:p5|        ; 63 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5                  ; work         ;
;          |dflipf:m1|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m1        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m1|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m1|dla:d2 ; work         ;
;          |dflipf:m2|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m2        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m2|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m2|dla:d2 ; work         ;
;          |dflipf:m3|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m3        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m3|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m3|dla:d2 ; work         ;
;          |dflipf:m4|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m4        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m4|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m4|dla:d2 ; work         ;
;          |dflipf:m5|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m5        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m5|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m5|dla:d2 ; work         ;
;          |dflipf:m6|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m6        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m6|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m6|dla:d2 ; work         ;
;          |dflipf:m7|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m7        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m7|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p5|dflipf:m7|dla:d2 ; work         ;
;       |bit7_reg:p6|        ; 63 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6                  ; work         ;
;          |dflipf:m1|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m1        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m1|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m1|dla:d2 ; work         ;
;          |dflipf:m2|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m2        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m2|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m2|dla:d2 ; work         ;
;          |dflipf:m3|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m3        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m3|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m3|dla:d2 ; work         ;
;          |dflipf:m4|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m4        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m4|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m4|dla:d2 ; work         ;
;          |dflipf:m5|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m5        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m5|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m5|dla:d2 ; work         ;
;          |dflipf:m6|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m6        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m6|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m6|dla:d2 ; work         ;
;          |dflipf:m7|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m7        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m7|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p6|dflipf:m7|dla:d2 ; work         ;
;       |bit7_reg:p7|        ; 63 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7                  ; work         ;
;          |dflipf:m1|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m1        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m1|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m1|dla:d2 ; work         ;
;          |dflipf:m2|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m2        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m2|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m2|dla:d2 ; work         ;
;          |dflipf:m3|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m3        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m3|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m3|dla:d2 ; work         ;
;          |dflipf:m4|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m4        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m4|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m4|dla:d2 ; work         ;
;          |dflipf:m5|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m5        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m5|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m5|dla:d2 ; work         ;
;          |dflipf:m6|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m6        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m6|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m6|dla:d2 ; work         ;
;          |dflipf:m7|       ; 9 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m7        ; work         ;
;             |dla:d1|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m7|dla:d1 ; work         ;
;             |dla:d2|       ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pipeline:p0|bit7_reg:p7|dflipf:m7|dla:d2 ; work         ;
;    |pushbutton_fsm:F1|     ; 15 (15)           ; 9 (9)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |part7|pushbutton_fsm:F1                        ; work         ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |part7|pushbutton_fsm:F1|state                                                                                            ;
+--------------+------------+------------+--------------+--------------+------------+------------+-------------+-------------+--------------+
; Name         ; state.Btwo ; state.Atwo ; state.waitBB ; state.waitAA ; state.Bone ; state.Aone ; state.WaitB ; state.WaitA ; state.Inicio ;
+--------------+------------+------------+--------------+--------------+------------+------------+-------------+-------------+--------------+
; state.Inicio ; 0          ; 0          ; 0            ; 0            ; 0          ; 0          ; 0           ; 0           ; 0            ;
; state.WaitA  ; 0          ; 0          ; 0            ; 0            ; 0          ; 0          ; 0           ; 1           ; 1            ;
; state.WaitB  ; 0          ; 0          ; 0            ; 0            ; 0          ; 0          ; 1           ; 0           ; 1            ;
; state.Aone   ; 0          ; 0          ; 0            ; 0            ; 0          ; 1          ; 0           ; 0           ; 1            ;
; state.Bone   ; 0          ; 0          ; 0            ; 0            ; 1          ; 0          ; 0           ; 0           ; 1            ;
; state.waitAA ; 0          ; 0          ; 0            ; 1            ; 0          ; 0          ; 0           ; 0           ; 1            ;
; state.waitBB ; 0          ; 0          ; 1            ; 0            ; 0          ; 0          ; 0           ; 0           ; 1            ;
; state.Atwo   ; 0          ; 1          ; 0            ; 0            ; 0          ; 0          ; 0           ; 0           ; 1            ;
; state.Btwo   ; 1          ; 0          ; 0            ; 0            ; 0          ; 0          ; 0           ; 0           ; 1            ;
+--------------+------------+------------+--------------+--------------+------------+------------+-------------+-------------+--------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------+
; State Machine - |part7|fsm:F0|state                                                               ;
+---------+---------+---------+---------+---------+---------+---------+---------+---------+---------+
; Name    ; state.I ; state.H ; state.G ; state.F ; state.E ; state.D ; state.C ; state.B ; state.A ;
+---------+---------+---------+---------+---------+---------+---------+---------+---------+---------+
; state.A ; 0       ; 0       ; 0       ; 0       ; 0       ; 0       ; 0       ; 0       ; 0       ;
; state.B ; 0       ; 0       ; 0       ; 0       ; 0       ; 0       ; 0       ; 1       ; 1       ;
; state.C ; 0       ; 0       ; 0       ; 0       ; 0       ; 0       ; 1       ; 0       ; 1       ;
; state.D ; 0       ; 0       ; 0       ; 0       ; 0       ; 1       ; 0       ; 0       ; 1       ;
; state.E ; 0       ; 0       ; 0       ; 0       ; 1       ; 0       ; 0       ; 0       ; 1       ;
; state.F ; 0       ; 0       ; 0       ; 1       ; 0       ; 0       ; 0       ; 0       ; 1       ;
; state.G ; 0       ; 0       ; 1       ; 0       ; 0       ; 0       ; 0       ; 0       ; 1       ;
; state.H ; 0       ; 1       ; 0       ; 0       ; 0       ; 0       ; 0       ; 0       ; 1       ;
; state.I ; 1       ; 0       ; 0       ; 0       ; 0       ; 0       ; 0       ; 0       ; 1       ;
+---------+---------+---------+---------+---------+---------+---------+---------+---------+---------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 51    ;
; Number of registers using Synchronous Clear  ; 32    ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 18    ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 42    ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m1|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m1|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m2|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m2|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m3|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m3|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m4|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m4|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m5|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m5|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m6|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m6|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m7|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p0|dflipf:m7|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m1|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m1|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m2|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m2|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m3|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m3|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m4|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m4|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m5|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m5|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m6|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m6|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m7|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p1|dflipf:m7|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m1|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m1|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m2|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m2|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m3|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m3|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m4|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m4|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m5|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m5|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m6|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m6|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m7|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p2|dflipf:m7|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m1|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m1|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m2|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m2|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m3|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m3|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m4|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m4|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m5|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m5|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m6|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m6|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m7|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p3|dflipf:m7|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m1|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m1|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m2|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m2|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m3|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m3|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m4|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m4|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m5|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m5|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m6|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m6|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m7|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p4|dflipf:m7|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m1|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m1|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m2|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m2|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m3|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m3|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m4|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m4|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m5|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m5|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m6|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m6|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m7|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p5|dflipf:m7|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m1|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m1|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m2|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m2|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m3|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m3|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m4|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m4|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m5|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m5|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m6|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m6|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m7|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p6|dflipf:m7|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m1|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m1|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m2|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m2|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m3|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m3|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m4|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m4|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m5|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m5|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m6|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m6|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m7|dla:d1 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-----------------------------------------------------------------+
; Source assignments for pipeline:p0|bit7_reg:p7|dflipf:m7|dla:d2 ;
+------------------------------+-------+------+-------------------+
; Assignment                   ; Value ; From ; To                ;
+------------------------------+-------+------+-------------------+
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; R_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; R_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; S_g               ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; S_g               ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qa                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qa                ;
; IGNORE_LCELL_BUFFERS         ; off   ; -    ; Qb                ;
; REMOVE_REDUNDANT_LOGIC_CELLS ; off   ; -    ; Qb                ;
+------------------------------+-------+------+-------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:00     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jun 22 18:43:00 2016
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off part7 -c part7
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 2 design units, including 1 entities, in source file part7.vhd
    Info (12022): Found design unit 1: part7-Behavior
    Info (12023): Found entity 1: part7
Info (12021): Found 2 design units, including 1 entities, in source file fsm.vhd
    Info (12022): Found design unit 1: fsm-Behavior
    Info (12023): Found entity 1: fsm
Info (12021): Found 2 design units, including 1 entities, in source file pipeline.vhd
    Info (12022): Found design unit 1: pipeline-Behavior
    Info (12023): Found entity 1: pipeline
Info (12021): Found 2 design units, including 1 entities, in source file dflipf.vhd
    Info (12022): Found design unit 1: dflipf-Behavior
    Info (12023): Found entity 1: dflipf
Info (12021): Found 2 design units, including 1 entities, in source file bit7_reg.vhd
    Info (12022): Found design unit 1: bit7_reg-Behavior
    Info (12023): Found entity 1: bit7_reg
Info (12021): Found 2 design units, including 1 entities, in source file dla.vhd
    Info (12022): Found design unit 1: dla-Structural
    Info (12023): Found entity 1: dla
Info (12021): Found 2 design units, including 1 entities, in source file pushbutton_fsm.vhd
    Info (12022): Found design unit 1: pushbutton_fsm-Behavior
    Info (12023): Found entity 1: pushbutton_fsm
Info (12127): Elaborating entity "part7" for the top level hierarchy
Info (12128): Elaborating entity "fsm" for hierarchy "fsm:F0"
Info (12128): Elaborating entity "pushbutton_fsm" for hierarchy "pushbutton_fsm:F1"
Warning (10492): VHDL Process Statement warning at pushbutton_fsm.vhd(28): signal "buttonA" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at pushbutton_fsm.vhd(30): signal "buttonB" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at pushbutton_fsm.vhd(36): signal "buttonA" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at pushbutton_fsm.vhd(42): signal "buttonB" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at pushbutton_fsm.vhd(48): signal "buttonA" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at pushbutton_fsm.vhd(50): signal "buttonB" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at pushbutton_fsm.vhd(56): signal "buttonA" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at pushbutton_fsm.vhd(58): signal "buttonB" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at pushbutton_fsm.vhd(64): signal "buttonA" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at pushbutton_fsm.vhd(70): signal "buttonB" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at pushbutton_fsm.vhd(77): signal "buttonA" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at pushbutton_fsm.vhd(79): signal "buttonB" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at pushbutton_fsm.vhd(85): signal "buttonA" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Warning (10492): VHDL Process Statement warning at pushbutton_fsm.vhd(87): signal "buttonB" is read inside the Process Statement but isn't in the Process Statement's sensitivity list
Info (12128): Elaborating entity "pipeline" for hierarchy "pipeline:p0"
Info (12128): Elaborating entity "bit7_reg" for hierarchy "pipeline:p0|bit7_reg:p0"
Info (12128): Elaborating entity "dflipf" for hierarchy "pipeline:p0|bit7_reg:p0|dflipf:m1"
Info (12128): Elaborating entity "dla" for hierarchy "pipeline:p0|bit7_reg:p0|dflipf:m1|dla:d1"
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 648 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 4 input pins
    Info (21059): Implemented 56 output pins
    Info (21061): Implemented 588 logic cells
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 538 megabytes
    Info: Processing ended: Wed Jun 22 18:43:04 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


