## 过程语句
### 标识符
```systemverilog
begin:example
	...
end:example
```
## 子程序
### C风格
```systemverilog
task mytask1(output logic [31:0] x,
			input logic y);
	...
endtask
```
### 参数
logic输入缺省声明
**不建议使用**
### 高级参数
- ref（只用于自动存储(*automatic*)的子程序）
ref使参数不被复制到堆栈区，传递数组代价低
const限制子程序修改
多线程修改变量，对调用它的函数随时可见
### 参数缺省
与c++相同
### 名字的参数传递
同verilog模块
### 常见参数错误（额外的参数头）
使用了非缺省输入，应指明所有参数方向
## 子程序返回
### return
提前结束子程序
### 返回数组
1. typedef定义数组类型，性能差
2. 引用，仅用于自动存储
3. 包装为类，返回对象的句柄
## 局部存储
### 自动存储
automatic迫使仿真器使用堆栈区存储
```systemverilog
program automatic test;
```
## 时间值
### 模块时间
```systemverilog
module timing;
	timeunit 1ns;
	timeprecision 1ps;
```
### 时间参数
```systemverilog
$timeformat(-9,3,"ns",8); //时间标度（纳秒），小数点后精度，单位字符串，数值最小宽度
```
