<!DOCTYPE html><html><head><meta http-equiv="Content-Type" content="text/html; charset=utf-8" /><script type="text/javascript" src="https://file.bkxsj.com/skin/book/js/sk.js"></script><meta name="robots" content="index,follow"><title>数字系统设计与VERILOG HDL 第5版[PDF|Epub|txt|kindle电子书版本网盘下载]-灵感之桥</title><meta name="Keywords" content="数字系统设计与VERILOG HDL 第5版"/><meta name="description" content="数字系统设计与VERILOG HDL 第5版pdf下载文件大小为88MB,PDF页数为411页"/><meta http-equiv="X-UA-Compatible" content="IE=9; IE=8; IE=7; IE=EDGE;chrome=1"><link type="image/x-icon" rel="shortcut icon" href="https://www.shukui.net/skin/book/images/favicon.ico"><link type="text/css" rel="stylesheet" href="https://www.shukui.net/skin/book/css/style.css"><style>#main .d-main {margin-left: 0;width: 620px;}.down-btn {animation: myShake 2.5s linear .15s infinite}@keyframes myShake {0%, 66% {transform: translateZ(0)}67%, 73.6%, 83.6%, 93.6%, to {animation-timing-function: cubic-bezier(.215, .61, .355, 1);transform: translateZ(0)}80.3%, 81.4% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -4px, 0)}90.3% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -2px, 0)}97% {transform: translate3d(0, -.5px, 0)}}.copylink-btn {margin-right: 20px;}.copymd5-btn {margin-bottom: 25px;margin-left: 10px;}</style></head><body><div id="header"><div class="inner"><div class="logo"><a href="/"><img width="103" height="25" alt="灵感之桥"src="https://www.shukui.net/skin/book/images/logo.png"></a></div><div class="search"><form action="/so/search.php" target="_blank"><input type="text" autocomplete="off" id="bdcsMain" name="q" placeholder="书名 / 作者 / 出版社 / ISBN"class="inp-txt"><select class="inp-select" id="datasource" onchange="selectDatasource(this)"><option value="so">主库</option><option value="s">从库</option></select><input type="submit" value="搜索" class="inp-btn"></form></div></div></div><div id="main"><div class="d-main"><div class="tit"><h3>图书介绍</h3></div><h1 class="book-name">数字系统设计与VERILOG HDL 第5版PDF|Epub|txt|kindle电子书版本网盘下载</h1><div class="d-info"><div class="b-thumb"><img src="https://www.shukui.net/cover/48/30644680.jpg" alt="数字系统设计与VERILOG HDL 第5版"></div><div class="b-info"><ul><li>王金明编著 著</li><li>出版社： 北京：电子工业出版社</li><li>ISBN：9787121225376</li><li>出版时间：2014</li><li>标注页数：400页</li><li>文件大小：88MB</li><li>文件页数：411页</li><li>主题词：数字系统－系统设计－高等学校－教材；硬件描述语言－程序设计－高等学校－教材</li></ul></div></div><div class="tit"><h3>PDF下载</h3></div><div></br><a style="color:red;" rel="external nofollow" href="https://www.kjlm.net/ebook/575259.html"target="_blank"><b>点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用</a></b></br><a class="down-btn" rel="external nofollow" href="https://down.trackerbk.com/bt/01/30644680.torrent"target="_blank">种子下载</a>[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）<a rel="nofollow" href="https://www.freedownloadmanager.org/zh/" target="_blank">软件下载地址页</a><a class="down-btn" rel="external nofollow" href="https://down.p2spdb.com/01/30644680.rar" target="_blank">直链下载</a>[便捷但速度慢]&nbsp;&nbsp;<a style="color:red;" rel="external nofollow" href="https://pdfyl.ertongbook.com/13/30644680.pdf" target="_blank"><b>[在线试读本书]</b></a>&nbsp;&nbsp;<b> <a style="color:red;" rel="external nofollow" href="https://web.jyjl.org/index/recovery.html" target="_blank">[在线获取解压码]</a></b><div class="copymd5-btn"><a href="javascript:copyToClip('fb84ae8f5778d99ef652caef1835b74b')">点击复制MD5值：fb84ae8f5778d99ef652caef1835b74b</a></div></div><div class="tit"><h3>下载说明</h3></div><div style="margin:20px 10px"><h2>数字系统设计与VERILOG HDL 第5版PDF格式电子书版下载</h2>下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。<br><br><div class="copymd5-btn"><a href="javascript:copyToClip('magnet:?xt=urn:btih:RX6G6JQ2LJW7PBBEDNUSCQM7ICDMHIWK')">点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载</a>&nbsp;&nbsp;<a rel="nofollow" target="_blank">详情点击-查看共享计划</a></div>建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！<br><br><b>（文件页数 要大于 标注页数，上中下等多册电子书除外）</b><br><br><p style="color:red;"> <b>注意：本站所有压缩包均有解压码：</b> <a rel="nofollow" target="_blank"><b>点击下载压缩包解压工具</b></a></p></div><div class="tit"><h3>图书目录</h3></div><div id="book-contents"><p>第1章 EDA技术概述1</p><p>1.1 EDA技术及其发展1</p><p>1.2 Topdown设计与IP核复用4</p><p>1.2.1 Top-down设计4</p><p>1.2.2 Bottom-up设计5</p><p>1.2.3 IP复用技术与SoC5</p><p>1.3 数字设计的流程7</p><p>1.3.1 设计输入7</p><p>1.3.2 综合9</p><p>1.3.3 布局布线9</p><p>1.3.4 仿真10</p><p>1.3.5 编程配置10</p><p>1.4 常用的EDA软件工具10</p><p>1.5 EDA技术的发展趋势14</p><p>习题115</p><p>第2章 FPGA/CPLD器件16</p><p>2.1 PLD器件概述16</p><p>2.1.1 PLD器件的发展历程16</p><p>2.1.2 PLD器件的分类17</p><p>2.2 PLD的基本原理与结构19</p><p>2.2.1 PLD器件的基本结构19</p><p>2.2.2 PLD电路的表示方法20</p><p>2.3 低密度PLD的原理与结构21</p><p>2.4 CPLD的原理与结构26</p><p>2.4.1 宏单元结构26</p><p>2.4.2 典型CPLD的结构27</p><p>2.5 FPGA的原理与结构30</p><p>2.5.1 查找表结构30</p><p>2.5.2 典型FPGA的结构32</p><p>2.6 FPGA/CPLD的编程元件37</p><p>2.7 边界扫描测试技术41</p><p>2.8 FPGA/CPLD的编程与配置43</p><p>2.8.1 在系统可编程43</p><p>2.8.2 CPLD器件的编程44</p><p>2.8.3 FPGA器件的配置44</p><p>2.9 FPGA/CPLD器件概述50</p><p>2.1 0 FPGA/CPLD的发展趋势54</p><p>习题255</p><p>第3章 Quartus Ⅱ集成开发工具56</p><p>3.1 Quartus Ⅱ原理图设计56</p><p>3.1.1 半加器原理图设计输入56</p><p>3.1.2 编译与仿真60</p><p>3.1.3 1位全加器编译与仿真64</p><p>3.2 Quartus Ⅱ的优化设置65</p><p>3.2.1 分析与综合设置65</p><p>3.2.2 优化布局布线67</p><p>3.2.3 设计可靠性检查72</p><p>3.3 Quartus Ⅱ的时序分析73</p><p>3.3.1 时序设置与分析73</p><p>3.3.2 时序逼近75</p><p>3.4 基于宏功能模块的设计77</p><p>3.4.1 Megafunctions库77</p><p>3.4.2 Maxplus2库82</p><p>3.4.3 Primitives库83</p><p>习题385</p><p>实验与设计87</p><p>3-1 简易数字钟87</p><p>3-2 序列产生器88</p><p>3-3 m序列发生器89</p><p>3-4 8位带符号乘法器89</p><p>3-5 模24方向可控计数器92</p><p>3-6 用锁相环模块实现倍频和分频94</p><p>第4章 Verilog设计初步97</p><p>4.1 Verilog简介97</p><p>4.2 Verilog模块的结构98</p><p>4.3 Verilog基本组合电路设计102</p><p>4.3.1 用Verilog设计基本组合电路102</p><p>4.3.2 用Verilog设计加法器102</p><p>4.4 Verilog基本时序电路设计105</p><p>4.4.1 用Verilog设计触发器105</p><p>4.4.2 用Verilog设计计数器106</p><p>习题4108</p><p>实验与设计108</p><p>4-1 Synplify Pro综合器的使用方法108</p><p>4-2 Synplify综合器的使用方法112</p><p>第5章 Verilog语法与要素114</p><p>5.1 Verilog语言要素114</p><p>5.2 常量115</p><p>5.2.1 整数（Integer）115</p><p>5.2.2 实数（Real）117</p><p>5.2.3 字符串（Strings）117</p><p>5.3 数据类型118</p><p>5.3.1 net型118</p><p>5.3.2 variable型119</p><p>5.4 参数121</p><p>5.5 向量123</p><p>5.6 运算符125</p><p>习题5129</p><p>实验与设计130</p><p>5-1 RAM存储器设计130</p><p>5-2 用rom模块实现4×4无符号数乘法器132</p><p>第6章 Verilog行为语句136</p><p>6.1 过程语句136</p><p>6.1.1 always过程语句137</p><p>6.1.2 initial过程语句140</p><p>6.2 块语句141</p><p>6.2.1 串行块begin-end141</p><p>6.2.2 并行块fork-join142</p><p>6.3 赋值语句143</p><p>6.3.1 持续赋值与过程赋值143</p><p>6.3.2 阻塞赋值与非阻塞赋值144</p><p>6.4 条件语句145</p><p>6.4.1 if-else语句146</p><p>6.4.2 case语句147</p><p>6.5 循环语句151</p><p>6.5.1 for语句152</p><p>6.5.2 repeat、while、forever语句153</p><p>6.6 编译指示语句155</p><p>6.7 任务与函数156</p><p>6.7.1 任务（task）156</p><p>6.7.2 函数（function）158</p><p>6.8 顺序执行与并发执行161</p><p>习题6162</p><p>实验与设计163</p><p>6-1 4×4矩阵键盘检测电路163</p><p>6-2 计数器设计164</p><p>第7章 Verilog设计的层次与风格167</p><p>7.1 Verilog设计的层次167</p><p>7.2 门级结构描述167</p><p>7.2.1 Verilog HDL内置门元件168</p><p>7.2.2 门级结构描述170</p><p>7.3 行为描述171</p><p>7.4 数据流描述172</p><p>7.5 不同描述风格的设计173</p><p>7.5.1 半加器设计173</p><p>7.5.2 1位全加器设计174</p><p>7.5.3 4位加法器设计176</p><p>7.6 多层次结构电路的设计177</p><p>7.7 基本组合电路设计179</p><p>7.7.1 门电路179</p><p>7.7.2 编译码器179</p><p>7.7.3 其他组合电路181</p><p>7.8 基本时序电路设计182</p><p>7.8.1 触发器182</p><p>7.8.2 锁存器与寄存器182</p><p>7.8.3 计数器与串并转换器184</p><p>7.8.4 简易微处理器185</p><p>7.9 三态逻辑设计187</p><p>习题7189</p><p>实验与设计189</p><p>7-1 数字表决器189</p><p>7-2 FIFO缓存器设计192</p><p>第8章 Verilog有限状态机设计195</p><p>8.1 有限状态机195</p><p>8.2 有限状态机的Verilog描述197</p><p>8.2.1 用三个过程描述198</p><p>8.2.2 用两个过程描述199</p><p>8.2.3 单过程描述方式201</p><p>8.3 状态编码203</p><p>8.3.1 常用的编码方式203</p><p>8.3.2 状态编码的定义207</p><p>8.4 有限状态机设计要点209</p><p>8.4.1 复位和起始状态的选择209</p><p>8.4.2 多余状态的处理209</p><p>习题8211</p><p>实验与设计211</p><p>8-1 流水灯控制器211</p><p>8-2 汽车尾灯控制器213</p><p>8-3 状态机A/D采样控制电路214</p><p>8-4 用状态机实现字符液晶显示控制215</p><p>第9章 Verilog设计进阶222</p><p>9.1 加法器设计222</p><p>9.1.1 级连加法器222</p><p>9.1.2 数据流描述的加法器223</p><p>9.1.3 超前进位加法器224</p><p>9.1.4 流水线加法器225</p><p>9.2 乘法器设计226</p><p>9.2.1 并行乘法器226</p><p>9.2.2 移位相加乘法器228</p><p>9.2.3 布斯乘法器231</p><p>9.2.4 查找表乘法器233</p><p>9.3 奇数分频与小数分频234</p><p>9.3.1 奇数分频234</p><p>9.3.2 半整数分频与小数分频235</p><p>9.4 VGA图像的显示与控制237</p><p>9.4.1 DE2—70的VGA显示电路237</p><p>9.4.2 VGA图像显示原理与时序238</p><p>9.4.3 VGA图像显示与控制的实现241</p><p>9.5 点阵式液晶显示控制247</p><p>9.6 乐曲演奏电路252</p><p>习题9257</p><p>实验与设计259</p><p>9-1 数字跑表259</p><p>9-2 实用多功能数字钟266</p><p>第10章 Verilog设计的优化275</p><p>10.1 设计的可综合性275</p><p>10.2 流水线设计技术277</p><p>10.3 资源共享281</p><p>10.4 过程283</p><p>10.5 阻塞赋值与非阻塞赋值285</p><p>习题10289</p><p>实验与设计289</p><p>10-1 小数分频289</p><p>10-2 如何在FPGA设计中消除毛刺291</p><p>10-3 消抖动电路294</p><p>第11章 Verilog仿真与测试295</p><p>11.1 系统任务与系统函数295</p><p>11.2 用户自定义元件299</p><p>11.2.1 组合电路UDP元件300</p><p>11.2.2 时序逻辑UDP元件301</p><p>11.3 延时模型的表示303</p><p>11.3.1 时间标尺定义timescale303</p><p>11.3.2 延时的表示与延时说明块304</p><p>11.4 测试平台305</p><p>11.5 组合和时序电路的仿真308</p><p>11.5.1 组合电路的仿真308</p><p>11.5.2 时序电路的仿真310</p><p>习题11310</p><p>实验与设计311</p><p>11-1 用ModelSim仿真8位二进制加法器311</p><p>11-2 仿真乘累加器316</p><p>第12章 Verilog语言的发展318</p><p>12.1 Verilog—2001语法结构318</p><p>12.1.1 语法结构的扩展与增强318</p><p>12.1.2 设计管理324</p><p>12.1.3 系统任务和系统函数的扩展326</p><p>12.1.4 VCD文件的扩展329</p><p>12.2 Verilog—2002语法结构330</p><p>12.2.1 硬件单元建模331</p><p>12.2.2 属性334</p><p>12.2.3 编程语言接口338</p><p>习题12339</p><p>第13章 通信与信号处理设计实例340</p><p>13.1 m序列发生器340</p><p>13.1.1 m序列的原理与性质340</p><p>13.1.2 m序列产生器设计342</p><p>13.2 Gold码344</p><p>13.2.1 Gold码的原理与性质344</p><p>13.2.2 Gold码产生器设计345</p><p>13.3 CRC校验码347</p><p>13.4 FSK解调349</p><p>13.5 数字过零检测与等精度频率测量352</p><p>13.5.1 数字过零检测法352</p><p>13.5.2 等精度频率测量353</p><p>13.6 QPSK调制器的FPGA实现356</p><p>13.7 FIR数字滤波器359</p><p>13.8 FPGA信号处理基础及浮点计算实例363</p><p>13.8.1 定点数的表示法363</p><p>13.8.2 浮点数的表示法364</p><p>13.8.3 定点数到浮点数的格式转换366</p><p>13.8.4 浮点数乘法368</p><p>13.8.5 浮点数加法371</p><p>13.8.6 浮点数除法374</p><p>习题13376</p><p>实验与设计376</p><p>13-1 信号音产生器376</p><p>13-2 异步串行接口（UART）383</p><p>附录A Verilog HDL（IEEE Std 1364—1995）关键字389</p><p>附录B Verilog HDL（IEEE Std 1364—2001）关键字390</p><p>附录C DE2系统介绍391</p><p>附录D DE2—70系统介绍393</p><p>附录E 有关术语与缩略语395</p><p>参考文献400</p><p></p></div></div><div class="d-rt"><h3>热门推荐</h3><ul><li><a href="/book/1618109.html">1618109.html</a></li><li><a href="/book/391965.html">391965.html</a></li><li><a href="/book/232269.html">232269.html</a></li><li><a href="/book/2363204.html">2363204.html</a></li><li><a href="/book/3836257.html">3836257.html</a></li><li><a href="/book/2279731.html">2279731.html</a></li><li><a href="/book/257301.html">257301.html</a></li><li><a href="/book/1240263.html">1240263.html</a></li><li><a href="/book/2613961.html">2613961.html</a></li><li><a href="/book/2733493.html">2733493.html</a></li></ul></div></div><div id="footer"><p>Copyright&nbsp;&copy;&nbsp;2025&nbsp;&nbsp;<a href="/list/">最新更新</a></p><p>请使用FDM BitComet qBittorrent uTorrent等BT下载工具，下载本站电子书资源！首推Free Download Manager下载软件。文件页数>标注页数[分册图书除外]</p></div></body></html>