# VLSI Design
## 제출자
2017035168 박태미
## 출처

[VLSI Design](https://www.tutorialspoint.com/vlsi_design/vlsi_design_digital_system.htm
)

> VLSI 의 정의

VLSI(Very-large-scale=대규모 집적)은 수천개의 트랜지스터를 단일 칩으로 결합하여 집적 회로(integrated circuit = IC)를 생성하는 프로세스이다.


<br/>
VLSI은 1970년, 복잡한 반도체 및 통신기술이 개발된 시대에 시작되었다. <br/>
마이크로 프로세서는 VLSI장치이다. 
<br/>

> VLSI로 인해서 발전한 것

VLSI 기술이 도입되기 전에 대부분의 IC에는 수행 할 수 있는 기능이 제한되어 있었다. <br/> <br/>
전자회로는 CPU, ROM, RAM 및 다른 glue logic으로 이루어져 있다. 이 모든 것들을 **VLSI을 통해** IC설계자는 하나의 칩에 추가 할 수 있었다.

<br/><br/>
전자 산업은 지난 수십 년간 대규모 통합 기술과 시스템 설계 응용 분야의 급속한 발전으로 인해 놀라운 성장을 이루어냈다.
VLSI(대규모 통합)설계의 출현으로 고성능 컴퓨팅, 제어, 통신, 이미지 및 비디오 처리 및 기전 제품에 집적 회로(IC)의 응용 프로그램 수가 매우 빠른 속도로 증가하고 있다.

<br/><br/>
고해상도 및 낮은 비트 전송률 비디오 및 셀룰러 통신과 같은 최신 기술은 최종 사용자에게 놀라운 응용 프로그램, 처리 능력 및 휴대성을 제공한다. 이러한 추세는 VLSI설계 및 시스템 설계에 매우 중요한 영향을 미치면서 빠르게 성장할 것으로 예상된다.
<br/><br/>

## VLSI Design Flow

VLSI IC 회로 설계 흐름은 아래 그림에 나와있다. 다양한 수준의 설계가 번호가 매겨지고 블록은 설계 흐름의 프로세스를 보여준다.
사양은 우선, 추상, 기능, 인터페이스 및 설계 할 디지털 IC회로의 아키텍처를 설명한다. <br/><br/>
![](https://www.tutorialspoint.com/vlsi_design/images/vlsi_design_flow.jpg)

그런 다음 기능, 성능, 지정된 표준 준수 및 기타 사양 측면에서 설계를 분석하기 위해 동작 설명이 작성된다.<br/><br/>

RTL 설명은 HDL을 사용하여 수행된다. 이 RTL설명은 기능을 텧스트 하기 위해 시뮬세이션된다. 이제부터는 EDA도구의 도움이 필요하다.
<br/><br/>
그런 다음 논리 합성 도구를 사용하여 RTL설명을 게이트 레벨 넷리스트로 변환한다. 게이트 레벨 넷리스트는 게이트, 게이트 및 회로 간의 연결 측면에서 회로에 대한 설명이며 타이밍, 전력 및 영역 사양을 충족시키는 방식으로 만들어진다.
<br/><br/>
마지막으로, 실제 레이아웃이 만들어지며, 이를 확인한 다음 제조로 보낸다.

## Y Chart
Gajski-Kuhn Y-chart차트는 반도체 장치 설계시 고려해야 할 사항을 담은 모델이다.
<br/><br/>
Gajski-Kuhn Y-chart-차트의 세가지 영역은 방사형 축에 있다. 각 도메인은 동심 고리를 사용하여 추상화 레벨로 나눌 수 있다.

<br/><br/>
최상위 레벨(외부 링)에서는 칩의 아키텍처를 고려한다. 더 낮은 레벨(내부 링)에서, 우리는 디자인을 더 세밀한 구현으로 연속적으로 구체화한다.
<br/><br/>
행동 설명으로부터 구조적 설명을 만드는 것을 높은 수준의 합성 또는 논리적 합성 과정을 통해 달성된다.
<br/><br/>
구조적 설명에서 물리적 설명을 작성하는 것은 레이아웃 합성을 통해 이루어진다.

![](https://www.tutorialspoint.com/vlsi_design/images/y_chart.jpg)

## Design Hierarchy-Structural
디자인 계층에는 "분할 및 정복"원칙이 포함된다. 가장 간단한 수준에 도달할 때까지 작업을 더 작은 작업으로 나누는 것이다. 이 프로세스는 디자인의 마지막 진화가 너무 단순해 제조가 쉬워졌기 때문에 가장 적합하다.

<br/><br/>
주어진 작업을 설계 흐름은 프로세스 영억(행동, 구조 및 기하학적)으로 설계 할 수 있다. 이를 이해하기 위해 아래의 그림과 같이 16비트 가산기를 설계하는 예를 살펴보겠다.

![](https://www.tutorialspoint.com/vlsi_design/images/design_hierarchy_structural.jpg)

여기서 16비트 가산기의 전체 칩은 4비트 가산기의 4개의 모듈로 나뉜다. 또한, 4비트 가산기를 1비트 가산기 또는 반가산기로 나눈다. 1비트 추가는 가장 간단한 설계 프로세스이며 내부 회로도 칩에서 쉽게 제작할 수 있다. 이제 마지막 4개의 가산기를 모두 연결하여 4비트 가산기를 설계하고, 16비트 가산기를 설계할 수 있다.

![](https://www.tutorialspoint.com/vlsi_design/images/4_bit_adder.jpg)