# 同步逻辑时延模型
![](https://img2018.cnblogs.com/blog/404968/201906/404968-20190630220623046-1328348470.png)

* $T_{co}$为经过寄存器R1的传输延时
* $T_{delay}$为经过组合逻辑的传输延时
* $T_{setup}$为R2本身的建立时间 
* $T_{pd}$（clock slew）为时钟到R1和R2的偏差

如上图所示， $T = T_{co} + T_{delay} + T_{setup}$。时钟周期大于T，触发器正常工作；
时钟周期小于T，不满足建立时间，触发器可能经历亚稳态。即最高时钟频率f =
1/T

## 时钟偏斜
时钟源到不同寄存器的抖动


# 启动沿(Launch edge)和锁存沿(Latch edge)

# 数据到达时间(Data Arrival Time)

# 数据需求时间(Data Required Time)

# 建立时间余量

# 保持时间雨量

# Recovery Time

# Removal Time

# 多周期路径

# 输入约束

# 输出约束

