TimeQuest Timing Analyzer report for UARTReceiver
Thu Mar  9 15:57:13 2017
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Hold: 'clk'
 13. Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Setup Transfers
 21. Hold Transfers
 22. Report TCCS
 23. Report RSKM
 24. Unconstrained Paths
 25. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name      ; UARTReceiver                                     ;
; Device Family      ; MAX V                                            ;
; Device Name        ; 5M1270ZT144C5                                    ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Slow Model                                       ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 79.67 MHz ; 79.67 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -11.551 ; -606.602      ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.639 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.289 ; -2.289        ;
+-------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                                                                                          ;
+---------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                           ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.551 ; UARTReceiverControl:CP|count_sig[0]                                                 ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.218     ;
; -11.515 ; UARTReceiverControl:CP|count_sig[2]                                                 ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.182     ;
; -11.408 ; UARTReceiverControl:CP|count_sig[3]                                                 ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.075     ;
; -11.400 ; UARTReceiverControl:CP|count_sig[6]                                                 ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.067     ;
; -11.273 ; UARTReceiverControl:CP|count_sig[1]                                                 ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.940     ;
; -11.265 ; UARTReceiverControl:CP|count_sig[4]                                                 ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.932     ;
; -11.253 ; UARTReceiverControl:CP|count_sig[7]                                                 ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.920     ;
; -11.228 ; UARTReceiverControl:CP|count_sig[5]                                                 ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.895     ;
; -11.168 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S1 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.835     ;
; -11.168 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S2 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.835     ;
; -11.167 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S3 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.834     ;
; -11.044 ; UARTReceiverControl:CP|count_sig[0]                                                 ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.711     ;
; -11.008 ; UARTReceiverControl:CP|count_sig[2]                                                 ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.675     ;
; -10.986 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|DataRegister:shift_r|Dout[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.653     ;
; -10.986 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|DataRegister:shift_r|Dout[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.653     ;
; -10.983 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S1 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.650     ;
; -10.983 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S2 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.650     ;
; -10.982 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S3 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.649     ;
; -10.982 ; UARTReceiverControl:CP|count_sig[14]                                                ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.649     ;
; -10.942 ; UARTReceiverControl:CP|count_sig[10]                                                ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.609     ;
; -10.901 ; UARTReceiverControl:CP|count_sig[3]                                                 ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.568     ;
; -10.893 ; UARTReceiverControl:CP|count_sig[6]                                                 ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.560     ;
; -10.854 ; UARTReceiverControl:CP|count_sig[12]                                                ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.521     ;
; -10.838 ; UARTReceiverControl:CP|count_sig[13]                                                ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.505     ;
; -10.835 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[11] ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S1 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.502     ;
; -10.835 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[11] ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S2 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.502     ;
; -10.834 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[11] ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S3 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.501     ;
; -10.825 ; UARTReceiverControl:CP|count_sig[15]                                                ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.492     ;
; -10.801 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|DataRegister:shift_r|Dout[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.468     ;
; -10.801 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|DataRegister:shift_r|Dout[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.468     ;
; -10.766 ; UARTReceiverControl:CP|count_sig[1]                                                 ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.433     ;
; -10.758 ; UARTReceiverControl:CP|count_sig[4]                                                 ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.425     ;
; -10.746 ; UARTReceiverControl:CP|count_sig[7]                                                 ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.413     ;
; -10.721 ; UARTReceiverControl:CP|count_sig[5]                                                 ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.388     ;
; -10.679 ; UARTReceiverControl:CP|count_sig[21]                                                ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.346     ;
; -10.678 ; UARTReceiverControl:CP|count_sig[9]                                                 ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.345     ;
; -10.653 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[11] ; UARTReceiverData:DP|DataRegister:shift_r|Dout[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.320     ;
; -10.653 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[11] ; UARTReceiverData:DP|DataRegister:shift_r|Dout[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.320     ;
; -10.607 ; UARTReceiverControl:CP|count_sig[0]                                                 ; UARTReceiverControl:CP|state.S5                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.274     ;
; -10.600 ; UARTReceiverControl:CP|count_sig[8]                                                 ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.267     ;
; -10.571 ; UARTReceiverControl:CP|count_sig[2]                                                 ; UARTReceiverControl:CP|state.S5                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.238     ;
; -10.529 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[3]  ; UARTReceiverData:DP|DataRegister:shift_r|Dout[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.196     ;
; -10.529 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[3]  ; UARTReceiverData:DP|DataRegister:shift_r|Dout[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.196     ;
; -10.520 ; UARTReceiverControl:CP|count_sig[16]                                                ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.187     ;
; -10.475 ; UARTReceiverControl:CP|count_sig[14]                                                ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.142     ;
; -10.464 ; UARTReceiverControl:CP|count_sig[3]                                                 ; UARTReceiverControl:CP|state.S5                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.131     ;
; -10.456 ; UARTReceiverControl:CP|count_sig[6]                                                 ; UARTReceiverControl:CP|state.S5                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.123     ;
; -10.452 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[9]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S1 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.119     ;
; -10.452 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[9]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S2 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.119     ;
; -10.451 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[9]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S3 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.118     ;
; -10.435 ; UARTReceiverControl:CP|count_sig[10]                                                ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.102     ;
; -10.360 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[1]  ; UARTReceiverData:DP|DataRegister:shift_r|Dout[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.027     ;
; -10.360 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[1]  ; UARTReceiverData:DP|DataRegister:shift_r|Dout[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 11.027     ;
; -10.351 ; UARTReceiverControl:CP|count_sig[20]                                                ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.018     ;
; -10.347 ; UARTReceiverControl:CP|count_sig[12]                                                ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.014     ;
; -10.331 ; UARTReceiverControl:CP|count_sig[13]                                                ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.998     ;
; -10.329 ; UARTReceiverControl:CP|count_sig[1]                                                 ; UARTReceiverControl:CP|state.S5                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.996     ;
; -10.322 ; UARTReceiverControl:CP|count_sig[22]                                                ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.989     ;
; -10.321 ; UARTReceiverControl:CP|count_sig[4]                                                 ; UARTReceiverControl:CP|state.S5                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.988     ;
; -10.320 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[7]  ; UARTReceiverData:DP|DataRegister:shift_r|Dout[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.987     ;
; -10.320 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[7]  ; UARTReceiverData:DP|DataRegister:shift_r|Dout[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.987     ;
; -10.318 ; UARTReceiverControl:CP|count_sig[15]                                                ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.985     ;
; -10.317 ; UARTReceiverControl:CP|count_sig[18]                                                ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.984     ;
; -10.310 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|DataRegister:shift_r|Dout[9]                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.977     ;
; -10.310 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|DataRegister:count1|Dout[0]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.977     ;
; -10.310 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|DataRegister:count1|Dout[3]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.977     ;
; -10.310 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|DataRegister:count1|Dout[1]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.977     ;
; -10.310 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|DataRegister:count1|Dout[2]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.977     ;
; -10.309 ; UARTReceiverControl:CP|count_sig[7]                                                 ; UARTReceiverControl:CP|state.S5                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.976     ;
; -10.306 ; UARTReceiverControl:CP|count_sig[11]                                                ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.973     ;
; -10.284 ; UARTReceiverControl:CP|count_sig[5]                                                 ; UARTReceiverControl:CP|state.S5                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.951     ;
; -10.283 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|DataRegister:shift_r|Dout[1]                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.950     ;
; -10.283 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|DataRegister:shift_r|Dout[2]                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.950     ;
; -10.283 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|DataRegister:shift_r|Dout[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.950     ;
; -10.283 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|DataRegister:shift_r|Dout[4]                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.950     ;
; -10.283 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|DataRegister:shift_r|Dout[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.950     ;
; -10.270 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[9]  ; UARTReceiverData:DP|DataRegister:shift_r|Dout[5]                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.937     ;
; -10.270 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[9]  ; UARTReceiverData:DP|DataRegister:shift_r|Dout[6]                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.937     ;
; -10.211 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S4 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.878     ;
; -10.195 ; UARTReceiverControl:CP|count_sig[23]                                                ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.862     ;
; -10.172 ; UARTReceiverControl:CP|count_sig[21]                                                ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.839     ;
; -10.171 ; UARTReceiverControl:CP|count_sig[9]                                                 ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.838     ;
; -10.145 ; UARTReceiverControl:CP|count_sig[19]                                                ; UARTReceiverControl:CP|state.S1                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.812     ;
; -10.125 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|DataRegister:shift_r|Dout[9]                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.792     ;
; -10.125 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|DataRegister:count1|Dout[0]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.792     ;
; -10.125 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|DataRegister:count1|Dout[3]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.792     ;
; -10.125 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|DataRegister:count1|Dout[1]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.792     ;
; -10.125 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|DataRegister:count1|Dout[2]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.792     ;
; -10.098 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|DataRegister:shift_r|Dout[1]                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.765     ;
; -10.098 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|DataRegister:shift_r|Dout[2]                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.765     ;
; -10.098 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|DataRegister:shift_r|Dout[3]                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.765     ;
; -10.098 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|DataRegister:shift_r|Dout[4]                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.765     ;
; -10.098 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|DataRegister:shift_r|Dout[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.765     ;
; -10.093 ; UARTReceiverControl:CP|count_sig[8]                                                 ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.760     ;
; -10.038 ; UARTReceiverControl:CP|count_sig[14]                                                ; UARTReceiverControl:CP|state.S5                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.705     ;
; -10.026 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S4 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.693     ;
; -10.013 ; UARTReceiverControl:CP|count_sig[16]                                                ; UARTReceiverControl:CP|state.S2                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.680     ;
; -9.998  ; UARTReceiverControl:CP|count_sig[10]                                                ; UARTReceiverControl:CP|state.S5                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.665     ;
; -9.997  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[8]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S1 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.664     ;
; -9.997  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[8]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S2 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.664     ;
+---------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                                                             ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.639 ; UARTReceiverControl:CP|count_sig[15]                                                ; UARTReceiverControl:CP|count_sig[15]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.860      ;
; 1.649 ; UARTReceiverControl:CP|count_sig[17]                                                ; UARTReceiverControl:CP|count_sig[17]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.870      ;
; 1.649 ; UARTReceiverControl:CP|count_sig[25]                                                ; UARTReceiverControl:CP|count_sig[25]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.870      ;
; 1.651 ; UARTReceiverData:DP|DataRegister:shift_r|Dout[6]                                    ; UARTReceiverData:DP|DataRegister:dout|Dout[5]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.872      ;
; 1.652 ; UARTReceiverData:DP|DataRegister:shift_r|Dout[5]                                    ; UARTReceiverData:DP|DataRegister:dout|Dout[4]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.873      ;
; 1.654 ; UARTReceiverData:DP|DataRegister:shift_r|Dout[3]                                    ; UARTReceiverData:DP|DataRegister:dout|Dout[2]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.875      ;
; 1.660 ; UARTReceiverData:DP|DataRegister:shift_r|Dout[4]                                    ; UARTReceiverData:DP|DataRegister:dout|Dout[3]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.881      ;
; 1.685 ; UARTReceiverData:DP|DataRegister:count1|Dout[2]                                     ; UARTReceiverData:DP|DataRegister:count1|Dout[2]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.906      ;
; 1.698 ; UARTReceiverControl:CP|state.S3                                                     ; UARTReceiverControl:CP|state.S4                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.919      ;
; 1.739 ; UARTReceiverData:DP|DataRegister:count1|Dout[0]                                     ; UARTReceiverData:DP|DataRegister:count1|Dout[0]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.960      ;
; 1.740 ; UARTReceiverData:DP|DataRegister:count1|Dout[0]                                     ; UARTReceiverData:DP|DataRegister:count1|Dout[1]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.898 ; UARTReceiverControl:CP|count_sig[30]                                                ; UARTReceiverControl:CP|count_sig[30]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.119      ;
; 1.907 ; UARTReceiverControl:CP|count_sig[28]                                                ; UARTReceiverControl:CP|count_sig[28]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.128      ;
; 1.908 ; UARTReceiverControl:CP|count_sig[16]                                                ; UARTReceiverControl:CP|count_sig[16]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.909 ; UARTReceiverControl:CP|count_sig[24]                                                ; UARTReceiverControl:CP|count_sig[24]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.130      ;
; 1.917 ; UARTReceiverControl:CP|count_sig[0]                                                 ; UARTReceiverControl:CP|count_sig[0]                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.138      ;
; 1.917 ; UARTReceiverControl:CP|count_sig[3]                                                 ; UARTReceiverControl:CP|count_sig[3]                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.138      ;
; 1.917 ; UARTReceiverControl:CP|count_sig[14]                                                ; UARTReceiverControl:CP|count_sig[14]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.138      ;
; 2.044 ; UARTReceiverData:DP|DataRegister:shift_r|Dout[8]                                    ; UARTReceiverData:DP|DataRegister:dout|Dout[7]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.265      ;
; 2.076 ; UARTReceiverData:DP|DataRegister:shift_r|Dout[9]                                    ; UARTReceiverData:DP|DataRegister:shift_r|Dout[8]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.297      ;
; 2.116 ; UARTReceiverControl:CP|count_sig[9]                                                 ; UARTReceiverControl:CP|count_sig[9]                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[3]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[7]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[8]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; UARTReceiverControl:CP|count_sig[8]                                                 ; UARTReceiverControl:CP|count_sig[8]                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; UARTReceiverControl:CP|count_sig[18]                                                ; UARTReceiverControl:CP|count_sig[18]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; UARTReceiverControl:CP|count_sig[19]                                                ; UARTReceiverControl:CP|count_sig[19]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.119 ; UARTReceiverData:DP|DataRegister:shift_r|Dout[1]                                    ; UARTReceiverData:DP|DataRegister:dout|Dout[0]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.340      ;
; 2.119 ; UARTReceiverData:DP|DataRegister:shift_r|Dout[2]                                    ; UARTReceiverData:DP|DataRegister:dout|Dout[1]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.340      ;
; 2.126 ; UARTReceiverControl:CP|count_sig[6]                                                 ; UARTReceiverControl:CP|count_sig[6]                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.127 ; UARTReceiverControl:CP|count_sig[2]                                                 ; UARTReceiverControl:CP|count_sig[2]                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.348      ;
; 2.134 ; UARTReceiverControl:CP|count_sig[20]                                                ; UARTReceiverControl:CP|count_sig[20]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.142 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.363      ;
; 2.152 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[5]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.373      ;
; 2.164 ; UARTReceiverControl:CP|state.S3                                                     ; UARTReceiverControl:CP|state.S3                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.385      ;
; 2.205 ; UARTReceiverControl:CP|state.S3                                                     ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S0                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.426      ;
; 2.221 ; UARTReceiverControl:CP|count_sig[7]                                                 ; UARTReceiverControl:CP|count_sig[7]                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221 ; UARTReceiverControl:CP|count_sig[13]                                                ; UARTReceiverControl:CP|count_sig[13]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.222 ; UARTReceiverControl:CP|count_sig[11]                                                ; UARTReceiverControl:CP|count_sig[11]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.443      ;
; 2.231 ; UARTReceiverControl:CP|count_sig[5]                                                 ; UARTReceiverControl:CP|count_sig[5]                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.452      ;
; 2.239 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[1]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.460      ;
; 2.240 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[0]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.461      ;
; 2.251 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[2]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.472      ;
; 2.251 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[4]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.472      ;
; 2.252 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S2                     ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S3                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.473      ;
; 2.260 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[9]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.481      ;
; 2.281 ; UARTReceiverData:DP|DataRegister:count1|Dout[3]                                     ; UARTReceiverData:DP|DataRegister:count1|Dout[3]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.502      ;
; 2.283 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[12] ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.504      ;
; 2.283 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.504      ;
; 2.286 ; UARTReceiverControl:CP|state.S5                                                     ; UARTReceiverControl:CP|state.S5                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.507      ;
; 2.290 ; UARTReceiverControl:CP|state.S5                                                     ; UARTReceiverControl:CP|state.S2                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.511      ;
; 2.290 ; UARTReceiverControl:CP|state.S5                                                     ; UARTReceiverControl:CP|count_sig[23]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.511      ;
; 2.292 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[11] ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.513      ;
; 2.307 ; UARTReceiverData:DP|DataRegister:shift_r|Dout[6]                                    ; UARTReceiverData:DP|DataRegister:shift_r|Dout[5]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.528      ;
; 2.312 ; UARTReceiverData:DP|DataRegister:count1|Dout[1]                                     ; UARTReceiverData:DP|DataRegister:count1|Dout[1]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.533      ;
; 2.315 ; UARTReceiverData:DP|DataRegister:shift_r|Dout[4]                                    ; UARTReceiverData:DP|DataRegister:shift_r|Dout[3]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.536      ;
; 2.341 ; UARTReceiverControl:CP|state.S1                                                     ; UARTReceiverControl:CP|count_sig[21]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.562      ;
; 2.514 ; UARTReceiverControl:CP|count_sig[1]                                                 ; UARTReceiverControl:CP|count_sig[1]                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 2.735      ;
; 2.539 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S2                     ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S2                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.760      ;
; 2.574 ; UARTReceiverData:DP|DataRegister:shift_r|Dout[3]                                    ; UARTReceiverData:DP|DataRegister:shift_r|Dout[2]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.795      ;
; 2.578 ; UARTReceiverControl:CP|state.S5                                                     ; UARTReceiverControl:CP|state.S1                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.799      ;
; 2.596 ; UARTReceiverControl:CP|count_sig[29]                                                ; UARTReceiverControl:CP|count_sig[29]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.817      ;
; 2.597 ; UARTReceiverControl:CP|count_sig[26]                                                ; UARTReceiverControl:CP|count_sig[26]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.818      ;
; 2.632 ; UARTReceiverData:DP|DataRegister:count1|Dout[2]                                     ; UARTReceiverData:DP|DataRegister:count1|Dout[3]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.853      ;
; 2.683 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S1                     ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S1                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.904      ;
; 2.684 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S1                     ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S2                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.905      ;
; 2.697 ; UARTReceiverData:DP|DataRegister:shift_r|Dout[8]                                    ; UARTReceiverData:DP|DataRegister:shift_r|Dout[7]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.918      ;
; 2.734 ; UARTReceiverData:DP|DataRegister:shift_r|Dout[7]                                    ; UARTReceiverData:DP|DataRegister:dout|Dout[6]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.955      ;
; 2.949 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[7]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[3]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[8]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.170      ;
; 2.957 ; UARTReceiverData:DP|DataRegister:count1|Dout[3]                                     ; UARTReceiverData:DP|DataRegister:count1|Dout[1]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.178      ;
; 2.973 ; UARTReceiverData:DP|DataRegister:count1|Dout[0]                                     ; UARTReceiverData:DP|DataRegister:count1|Dout[2]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.194      ;
; 2.974 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.195      ;
; 3.031 ; UARTReceiverData:DP|DataRegister:count1|Dout[1]                                     ; UARTReceiverData:DP|DataRegister:count1|Dout[3]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.252      ;
; 3.060 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[3]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[8]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[7]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.281      ;
; 3.085 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.306      ;
; 3.123 ; UARTReceiverData:DP|DataRegister:shift_r|Dout[2]                                    ; UARTReceiverData:DP|DataRegister:shift_r|Dout[1]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.344      ;
; 3.150 ; UARTReceiverControl:CP|state.S5                                                     ; UARTReceiverControl:CP|count_sig[10]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 3.371      ;
; 3.171 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[7]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.392      ;
; 3.179 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[1]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.400      ;
; 3.191 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[2]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.412      ;
; 3.191 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[4]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.412      ;
; 3.196 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.417      ;
; 3.200 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[9]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.421      ;
; 3.231 ; UARTReceiverControl:CP|state.S1                                                     ; UARTReceiverControl:CP|state.S1                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.452      ;
; 3.232 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[11] ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.453      ;
; 3.247 ; UARTReceiverControl:CP|state.S1                                                     ; UARTReceiverControl:CP|count_sig[20]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 3.468      ;
; 3.253 ; UARTReceiverControl:CP|state.S5                                                     ; UARTReceiverControl:CP|count_sig[21]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 3.474      ;
; 3.259 ; UARTReceiverControl:CP|count_sig[12]                                                ; UARTReceiverControl:CP|count_sig[12]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 3.480      ;
; 3.274 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S4                     ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerControl:CP|state.S0                     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.495      ;
; 3.290 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[1]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.511      ;
; 3.296 ; UARTReceiverData:DP|DataRegister:count1|Dout[3]                                     ; UARTReceiverData:DP|DataRegister:count1|Dout[2]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.517      ;
; 3.302 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[2]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.523      ;
; 3.307 ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[6]  ; UARTReceiverData:DP|UARTTicker:tc|UARTTickerData:DP|DataRegister:count_reg|Dout[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.528      ;
; 3.327 ; UARTReceiverData:DP|DataRegister:count1|Dout[1]                                     ; UARTReceiverData:DP|DataRegister:count1|Dout[2]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.548      ;
; 3.360 ; UARTReceiverControl:CP|count_sig[10]                                                ; UARTReceiverControl:CP|count_sig[10]                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 3.581      ;
; 3.363 ; UARTReceiverData:DP|DataRegister:shift_r|Dout[5]                                    ; UARTReceiverData:DP|DataRegister:shift_r|Dout[4]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 3.584      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk                                             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[0]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[0]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[10]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[10]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[11]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[11]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[12]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[12]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[13]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[13]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[14]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[14]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[15]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[15]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[16]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[16]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[17]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[17]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[18]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[18]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[19]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[19]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[1]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[1]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[20]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[20]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[21]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[21]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[22]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[22]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[23]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[23]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[24]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[24]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[25]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[25]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[26]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[26]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[27]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[27]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[28]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[28]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[29]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[29]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[2]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[2]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[30]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[30]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[31]            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[31]            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[3]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[3]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[4]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[4]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[5]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[5]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[6]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[6]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[7]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[7]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[8]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[8]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[9]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|count_sig[9]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|state.S0                 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|state.S0                 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|state.S1                 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|state.S1                 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|state.S2                 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|state.S2                 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|state.S3                 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|state.S3                 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|state.S4                 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|state.S4                 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverControl:CP|state.S5                 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverControl:CP|state.S5                 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:count1|Dout[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:count1|Dout[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:count1|Dout[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:count1|Dout[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:count1|Dout[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:count1|Dout[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:count1|Dout[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:count1|Dout[3] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:dout|Dout[0]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:dout|Dout[0]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:dout|Dout[1]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:dout|Dout[1]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:dout|Dout[2]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:dout|Dout[2]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:dout|Dout[3]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:dout|Dout[3]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:dout|Dout[4]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:dout|Dout[4]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:dout|Dout[5]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:dout|Dout[5]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:dout|Dout[6]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:dout|Dout[6]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UARTReceiverData:DP|DataRegister:dout|Dout[7]   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data_in   ; clk        ; 5.107 ; 5.107 ; Rise       ; clk             ;
; reset     ; clk        ; 7.275 ; 7.275 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data_in   ; clk        ; -3.526 ; -3.526 ; Rise       ; clk             ;
; reset     ; clk        ; -2.417 ; -2.417 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_out[*]  ; clk        ; 8.972  ; 8.972  ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 8.264  ; 8.264  ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 8.829  ; 8.829  ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 8.824  ; 8.824  ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 8.860  ; 8.860  ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 8.907  ; 8.907  ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 8.972  ; 8.972  ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 8.911  ; 8.911  ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 8.951  ; 8.951  ; Rise       ; clk             ;
; data_ready   ; clk        ; 10.541 ; 10.541 ; Rise       ; clk             ;
; debug[*]     ; clk        ; 9.792  ; 9.792  ; Rise       ; clk             ;
;  debug[0]    ; clk        ; 9.140  ; 9.140  ; Rise       ; clk             ;
;  debug[1]    ; clk        ; 7.178  ; 7.178  ; Rise       ; clk             ;
;  debug[2]    ; clk        ; 8.881  ; 8.881  ; Rise       ; clk             ;
;  debug[3]    ; clk        ; 8.910  ; 8.910  ; Rise       ; clk             ;
;  debug[4]    ; clk        ; 9.792  ; 9.792  ; Rise       ; clk             ;
;  debug[5]    ; clk        ; 9.042  ; 9.042  ; Rise       ; clk             ;
;  debug[6]    ; clk        ; 9.000  ; 9.000  ; Rise       ; clk             ;
;  debug[7]    ; clk        ; 8.267  ; 8.267  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; data_out[*]  ; clk        ; 8.264  ; 8.264  ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 8.264  ; 8.264  ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 8.829  ; 8.829  ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 8.824  ; 8.824  ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 8.860  ; 8.860  ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 8.907  ; 8.907  ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 8.972  ; 8.972  ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 8.911  ; 8.911  ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 8.951  ; 8.951  ; Rise       ; clk             ;
; data_ready   ; clk        ; 10.541 ; 10.541 ; Rise       ; clk             ;
; debug[*]     ; clk        ; 7.178  ; 7.178  ; Rise       ; clk             ;
;  debug[0]    ; clk        ; 9.140  ; 9.140  ; Rise       ; clk             ;
;  debug[1]    ; clk        ; 7.178  ; 7.178  ; Rise       ; clk             ;
;  debug[2]    ; clk        ; 8.881  ; 8.881  ; Rise       ; clk             ;
;  debug[3]    ; clk        ; 8.910  ; 8.910  ; Rise       ; clk             ;
;  debug[4]    ; clk        ; 9.792  ; 9.792  ; Rise       ; clk             ;
;  debug[5]    ; clk        ; 9.042  ; 9.042  ; Rise       ; clk             ;
;  debug[6]    ; clk        ; 9.000  ; 9.000  ; Rise       ; clk             ;
;  debug[7]    ; clk        ; 8.267  ; 8.267  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; reset      ; data_ready  ; 10.663 ;    ;    ; 10.663 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; reset      ; data_ready  ; 10.663 ;    ;    ; 10.663 ;
+------------+-------------+--------+----+----+--------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5296     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5296     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 82    ; 82   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Processing started: Thu Mar  9 15:57:09 2017
Info: Command: quartus_sta UARTReceiver -c UARTReceiver
Info: qsta_default_script.tcl version: #4
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UARTReceiver.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.551
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.551      -606.602 clk 
Info (332146): Worst-case hold slack is 1.639
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.639         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 304 megabytes
    Info: Processing ended: Thu Mar  9 15:57:13 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


