
module test(i1,i2,i3,i4,i5,i6,i7,i8,s1,s2,s3,a1);

  input  i1,i2,i3,i4,i5,i6,i7,i8;
  input  s1,s2,s3;
  output a1;

  assign a1 = ((((s2 & (s3 & s1)) & i8) | (((((i5 & !s2) & (!s3 & s1)) | (((((((((!s1 & i1) & !s2) | s3) & (s3 | !s3)) & (!s3 & (!s2 & !s1))) & i1) | ((i3 & (s2 & !s1)) & !s3)) & ((((!s2 & s3) & (((!s1 & !s3) & i1) | (!s2 & (i2 & !s1)))) | (((((((!s1 & i1) & !s2) | s3) & (s3 | !s3)) & (!s3 & (!s2 & !s1))) & i1) | ((i3 & (s2 & !s1)) & !s3))) | (s2 & !s1))) & (i4 | (((!s2 & s3) & (((!s1 & !s3) & i1) | (!s2 & (i2 & !s1)))) | (((((((!s1 & i1) & !s2) | s3) & (s3 | !s3)) & (!s3 & (!s2 & !s1))) & i1) | ((i3 & (s2 & !s1)) & !s3)))))) | ((!s2 & (i2 & !s1)) & s3)) & (((s2 & !s1) & (s3 & i4)) | ((((i6 & s1) & !s2) | ((((!s1 & !s3) & i1) | ((!s2 & (i2 & !s1)) & s3)) & !s2)) | (((i5 & !s2) & (!s3 & s1)) | ((i3 & (s2 & !s1)) & !s3)))))) | ((s2 & !s1) & (s3 & i4))) | ((s3 | (((s1 & i7) & !s3) & s2)) & ((((s1 & i7) & !s3) & s2) | ((i6 & s1) & !s2)));
endmodule

