<stg><name>optimizeCube</name>


<trans_list>

<trans id="120" from="1" to="2">
<condition id="68">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="121" from="2" to="3">
<condition id="69">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="123" from="3" to="4">
<condition id="71">
<or_exp><and_exp><literal name="r_V" val="0"/>
</and_exp><and_exp><literal name="tmp_89_old" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="127" from="3" to="5">
<condition id="74">
<or_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="125" from="4" to="5">
<condition id="73">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="130" from="4" to="8">
<condition id="78">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="132" from="5" to="6">
<condition id="80">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="133" from="5" to="8">
<condition id="81">
<or_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="135" from="6" to="7">
<condition id="83">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="136" from="6" to="8">
<condition id="84">
<or_exp><and_exp><literal name="tmp_73" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="138" from="7" to="8">
<condition id="86">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="140" from="8" to="9">
<condition id="88">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="141" from="8" to="11">
<condition id="89">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="143" from="9" to="10">
<condition id="91">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="144" from="9" to="11">
<condition id="92">
<or_exp><and_exp><literal name="tmp_80" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="146" from="10" to="11">
<condition id="94">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="148" from="11" to="2">
<condition id="97">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="28">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="3" bw="8" op_0_bw="32">
<![CDATA[
:0  %t_V = alloca i8

]]></Node>
<StgValue><ssdm name="t_V"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="28">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="4" bw="8" op_0_bw="32">
<![CDATA[
:1  %order_V_1 = alloca i8

]]></Node>
<StgValue><ssdm name="order_V_1"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="28">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="5" bw="8" op_0_bw="8">
<![CDATA[
:2  %moveCounter_V_load = load i8* @moveCounter_V, align 1

]]></Node>
<StgValue><ssdm name="moveCounter_V_load"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="28">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="6" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  store i8 0, i8* %order_V_1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="28">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="7" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:4  store i8 0, i8* %t_V

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="28">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="8" bw="0" op_0_bw="0">
<![CDATA[
:5  br label %1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="18" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="29">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
:0  %p_s = phi i8 [ 0, %0 ], [ %i_V_3, %11 ]

]]></Node>
<StgValue><ssdm name="p_s"/></StgValue>
</operation>

<operation id="19" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="29">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp = icmp ult i8 %p_s, %moveCounter_V_load

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="20" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="29">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp, label %2, label %12

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="21" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="31">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="14" bw="64" op_0_bw="8">
<![CDATA[
:0  %tmp_s = zext i8 %p_s to i64

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="22" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="31">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="15" bw="8" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %moves_V_addr = getelementptr [200 x i4]* @moves_V, i64 0, i64 %tmp_s

]]></Node>
<StgValue><ssdm name="moves_V_addr"/></StgValue>
</operation>

<operation id="23" st_id="2" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="31">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="16" bw="4" op_0_bw="8">
<![CDATA[
:2  %moves_V_load = load i4* %moves_V_addr, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load"/></StgValue>
</operation>

<operation id="24" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="33">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="8" op_0_bw="8">
<![CDATA[
:0  %order_V_1_load = load i8* %order_V_1

]]></Node>
<StgValue><ssdm name="order_V_1_load"/></StgValue>
</operation>

<operation id="25" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="33">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="0" op_0_bw="8">
<![CDATA[
:1  ret i8 %order_V_1_load

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="26" st_id="3" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="34">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="4" op_0_bw="8">
<![CDATA[
:2  %moves_V_load = load i4* %moves_V_addr, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load"/></StgValue>
</operation>

<operation id="27" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="34">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="1" op_0_bw="4">
<![CDATA[
:3  %r_V = trunc i4 %moves_V_load to i1

]]></Node>
<StgValue><ssdm name="r_V"/></StgValue>
</operation>

<operation id="28" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="34">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4  br i1 %r_V, label %._crit_edge, label %3

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="29" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="35">
<or_exp><and_exp><literal name="r_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="23" bw="9" op_0_bw="8">
<![CDATA[
:3  %lhs_V_1_cast = zext i8 %p_s to i9

]]></Node>
<StgValue><ssdm name="lhs_V_1_cast"/></StgValue>
</operation>

<operation id="30" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="35">
<or_exp><and_exp><literal name="r_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
:4  %r_V_2 = add i9 %lhs_V_1_cast, 1

]]></Node>
<StgValue><ssdm name="r_V_2"/></StgValue>
</operation>

<operation id="31" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="35">
<or_exp><and_exp><literal name="r_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="25" bw="64" op_0_bw="9">
<![CDATA[
:5  %tmp_66 = zext i9 %r_V_2 to i64

]]></Node>
<StgValue><ssdm name="tmp_66"/></StgValue>
</operation>

<operation id="32" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="35">
<or_exp><and_exp><literal name="r_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="8" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:6  %moves_V_addr_1 = getelementptr [200 x i4]* @moves_V, i64 0, i64 %tmp_66

]]></Node>
<StgValue><ssdm name="moves_V_addr_1"/></StgValue>
</operation>

<operation id="33" st_id="3" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="35">
<or_exp><and_exp><literal name="r_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="4" op_0_bw="8">
<![CDATA[
:7  %moves_V_load_1 = load i4* %moves_V_addr_1, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load_1"/></StgValue>
</operation>

<operation id="34" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="36">
<or_exp><and_exp><literal name="r_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge:0  %tmp_89_old = icmp eq i4 %moves_V_load, -4

]]></Node>
<StgValue><ssdm name="tmp_89_old"/></StgValue>
</operation>

<operation id="35" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="36">
<or_exp><and_exp><literal name="r_V" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge:1  br i1 %tmp_89_old, label %._crit_edge661, label %4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="36" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="37">
<or_exp><and_exp><literal name="r_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="20" bw="5" op_0_bw="4">
<![CDATA[
:0  %lhs_V_cast = zext i4 %moves_V_load to i5

]]></Node>
<StgValue><ssdm name="lhs_V_cast"/></StgValue>
</operation>

<operation id="37" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="37">
<or_exp><and_exp><literal name="r_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="21" bw="5" op_0_bw="5" op_1_bw="5">
<![CDATA[
:1  %r_V_1 = add i5 %lhs_V_cast, 1

]]></Node>
<StgValue><ssdm name="r_V_1"/></StgValue>
</operation>

<operation id="38" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="37">
<or_exp><and_exp><literal name="r_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="22" bw="6" op_0_bw="5">
<![CDATA[
:2  %r_V_1_cast = zext i5 %r_V_1 to i6

]]></Node>
<StgValue><ssdm name="r_V_1_cast"/></StgValue>
</operation>

<operation id="39" st_id="4" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="37">
<or_exp><and_exp><literal name="r_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="4" op_0_bw="8">
<![CDATA[
:7  %moves_V_load_1 = load i4* %moves_V_addr_1, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load_1"/></StgValue>
</operation>

<operation id="40" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="37">
<or_exp><and_exp><literal name="r_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="6" op_0_bw="4">
<![CDATA[
:8  %tmp_83_cast = zext i4 %moves_V_load_1 to i6

]]></Node>
<StgValue><ssdm name="tmp_83_cast"/></StgValue>
</operation>

<operation id="41" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="37">
<or_exp><and_exp><literal name="r_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="1" op_0_bw="6" op_1_bw="6">
<![CDATA[
:9  %tmp_67 = icmp ne i6 %r_V_1_cast, %tmp_83_cast

]]></Node>
<StgValue><ssdm name="tmp_67"/></StgValue>
</operation>

<operation id="42" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="37">
<or_exp><and_exp><literal name="r_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:10  %tmp_68 = icmp eq i4 %moves_V_load, -4

]]></Node>
<StgValue><ssdm name="tmp_68"/></StgValue>
</operation>

<operation id="43" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="37">
<or_exp><and_exp><literal name="r_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:11  %or_cond = or i1 %tmp_67, %tmp_68

]]></Node>
<StgValue><ssdm name="or_cond"/></StgValue>
</operation>

<operation id="44" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="37">
<or_exp><and_exp><literal name="r_V" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:12  br i1 %or_cond, label %._crit_edge661, label %4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="45" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="38">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %r_V, label %5, label %._crit_edge663

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="46" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="39">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge663:0  %tmp_93_old = icmp eq i4 %moves_V_load, -3

]]></Node>
<StgValue><ssdm name="tmp_93_old"/></StgValue>
</operation>

<operation id="47" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="39">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge663:1  br i1 %tmp_93_old, label %._crit_edge661, label %._crit_edge667

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="48" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="40">
<or_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="9" op_0_bw="8">
<![CDATA[
:2  %lhs_V_3_cast = zext i8 %p_s to i9

]]></Node>
<StgValue><ssdm name="lhs_V_3_cast"/></StgValue>
</operation>

<operation id="49" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="40">
<or_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
:3  %r_V_4 = add i9 %lhs_V_3_cast, 1

]]></Node>
<StgValue><ssdm name="r_V_4"/></StgValue>
</operation>

<operation id="50" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="40">
<or_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="64" op_0_bw="9">
<![CDATA[
:4  %tmp_69 = zext i9 %r_V_4 to i64

]]></Node>
<StgValue><ssdm name="tmp_69"/></StgValue>
</operation>

<operation id="51" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="40">
<or_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="8" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %moves_V_addr_2 = getelementptr [200 x i4]* @moves_V, i64 0, i64 %tmp_69

]]></Node>
<StgValue><ssdm name="moves_V_addr_2"/></StgValue>
</operation>

<operation id="52" st_id="4" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="40">
<or_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="4" op_0_bw="8">
<![CDATA[
:6  %moves_V_load_2 = load i4* %moves_V_addr_2, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load_2"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="53" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="41">
<or_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="5" op_0_bw="4">
<![CDATA[
:0  %lhs_V_2_cast = zext i4 %moves_V_load to i5

]]></Node>
<StgValue><ssdm name="lhs_V_2_cast"/></StgValue>
</operation>

<operation id="54" st_id="5" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="41">
<or_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="5" op_0_bw="5" op_1_bw="5">
<![CDATA[
:1  %r_V_3 = add i5 %lhs_V_2_cast, -1

]]></Node>
<StgValue><ssdm name="r_V_3"/></StgValue>
</operation>

<operation id="55" st_id="5" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="41">
<or_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="4" op_0_bw="8">
<![CDATA[
:6  %moves_V_load_2 = load i4* %moves_V_addr_2, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load_2"/></StgValue>
</operation>

<operation id="56" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="41">
<or_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="5" op_0_bw="4">
<![CDATA[
:7  %tmp_87_cast = zext i4 %moves_V_load_2 to i5

]]></Node>
<StgValue><ssdm name="tmp_87_cast"/></StgValue>
</operation>

<operation id="57" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="41">
<or_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="1" op_0_bw="5" op_1_bw="5">
<![CDATA[
:8  %tmp_70 = icmp ne i5 %r_V_3, %tmp_87_cast

]]></Node>
<StgValue><ssdm name="tmp_70"/></StgValue>
</operation>

<operation id="58" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="41">
<or_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:9  %tmp_71 = icmp eq i4 %moves_V_load, -3

]]></Node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="59" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="41">
<or_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:10  %or_cond2 = or i1 %tmp_70, %tmp_71

]]></Node>
<StgValue><ssdm name="or_cond2"/></StgValue>
</operation>

<operation id="60" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="41">
<or_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:11  br i1 %or_cond2, label %._crit_edge661, label %._crit_edge667

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="61" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="42">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="9" op_0_bw="8">
<![CDATA[
._crit_edge661:0  %lhs_V_4_cast = zext i8 %p_s to i9

]]></Node>
<StgValue><ssdm name="lhs_V_4_cast"/></StgValue>
</operation>

<operation id="62" st_id="5" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="42">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
._crit_edge661:1  %r_V_5 = add i9 %lhs_V_4_cast, 1

]]></Node>
<StgValue><ssdm name="r_V_5"/></StgValue>
</operation>

<operation id="63" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="42">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="64" op_0_bw="9">
<![CDATA[
._crit_edge661:2  %tmp_72 = zext i9 %r_V_5 to i64

]]></Node>
<StgValue><ssdm name="tmp_72"/></StgValue>
</operation>

<operation id="64" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="42">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="8" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
._crit_edge661:3  %moves_V_addr_3 = getelementptr [200 x i4]* @moves_V, i64 0, i64 %tmp_72

]]></Node>
<StgValue><ssdm name="moves_V_addr_3"/></StgValue>
</operation>

<operation id="65" st_id="5" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="42">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="4" op_0_bw="8">
<![CDATA[
._crit_edge661:4  %moves_V_load_3 = load i4* %moves_V_addr_3, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load_3"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="66" st_id="6" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="43">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="59" bw="4" op_0_bw="8">
<![CDATA[
._crit_edge661:4  %moves_V_load_3 = load i4* %moves_V_addr_3, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load_3"/></StgValue>
</operation>

<operation id="67" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="43">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="60" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge661:5  %tmp_73 = icmp eq i4 %moves_V_load, %moves_V_load_3

]]></Node>
<StgValue><ssdm name="tmp_73"/></StgValue>
</operation>

<operation id="68" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="43">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="61" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge661:6  br i1 %tmp_73, label %6, label %._crit_edge668

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="69" st_id="6" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="44">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
:0  %r_V_6 = add i9 %lhs_V_4_cast, 2

]]></Node>
<StgValue><ssdm name="r_V_6"/></StgValue>
</operation>

<operation id="70" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="44">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="64" op_0_bw="9">
<![CDATA[
:1  %tmp_74 = zext i9 %r_V_6 to i64

]]></Node>
<StgValue><ssdm name="tmp_74"/></StgValue>
</operation>

<operation id="71" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="44">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="8" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %moves_V_addr_4 = getelementptr [200 x i4]* @moves_V, i64 0, i64 %tmp_74

]]></Node>
<StgValue><ssdm name="moves_V_addr_4"/></StgValue>
</operation>

<operation id="72" st_id="6" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="44">
<or_exp><and_exp><literal name="tmp_73" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="4" op_0_bw="8">
<![CDATA[
:3  %moves_V_load_4 = load i4* %moves_V_addr_4, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load_4"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="73" st_id="7" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="45">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="66" bw="4" op_0_bw="8">
<![CDATA[
:3  %moves_V_load_4 = load i4* %moves_V_addr_4, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load_4"/></StgValue>
</operation>

<operation id="74" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="45">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="67" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:4  %tmp_75 = icmp eq i4 %moves_V_load, %moves_V_load_4

]]></Node>
<StgValue><ssdm name="tmp_75"/></StgValue>
</operation>

<operation id="75" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="45">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="68" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp_75, label %7, label %._crit_edge668

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="76" st_id="7" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="46">
<or_exp><and_exp><literal name="tmp_75" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
:0  %r_V_7 = add i9 %lhs_V_4_cast, 3

]]></Node>
<StgValue><ssdm name="r_V_7"/></StgValue>
</operation>

<operation id="77" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="46">
<or_exp><and_exp><literal name="tmp_75" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="64" op_0_bw="9">
<![CDATA[
:1  %tmp_76 = zext i9 %r_V_7 to i64

]]></Node>
<StgValue><ssdm name="tmp_76"/></StgValue>
</operation>

<operation id="78" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="46">
<or_exp><and_exp><literal name="tmp_75" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="8" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %moves_V_addr_5 = getelementptr [200 x i4]* @moves_V, i64 0, i64 %tmp_76

]]></Node>
<StgValue><ssdm name="moves_V_addr_5"/></StgValue>
</operation>

<operation id="79" st_id="7" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="46">
<or_exp><and_exp><literal name="tmp_75" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="4" op_0_bw="8">
<![CDATA[
:3  %moves_V_load_5 = load i4* %moves_V_addr_5, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load_5"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="80" st_id="8" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="47">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="4" op_0_bw="8">
<![CDATA[
:3  %moves_V_load_5 = load i4* %moves_V_addr_5, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load_5"/></StgValue>
</operation>

<operation id="81" st_id="8" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="47">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:4  %tmp_77 = icmp eq i4 %moves_V_load, %moves_V_load_5

]]></Node>
<StgValue><ssdm name="tmp_77"/></StgValue>
</operation>

<operation id="82" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="47">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp_77, label %._crit_edge667, label %._crit_edge668

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="83" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="48">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="8" op_0_bw="8">
<![CDATA[
._crit_edge668:0  %t_V_load = load i8* %t_V

]]></Node>
<StgValue><ssdm name="t_V_load"/></StgValue>
</operation>

<operation id="84" st_id="8" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="48">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge668:1  %order_V = add i8 %t_V_load, 1

]]></Node>
<StgValue><ssdm name="order_V"/></StgValue>
</operation>

<operation id="85" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="48">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="64" op_0_bw="8">
<![CDATA[
._crit_edge668:2  %tmp_78 = zext i8 %t_V_load to i64

]]></Node>
<StgValue><ssdm name="tmp_78"/></StgValue>
</operation>

<operation id="86" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="48">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="8" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
._crit_edge668:3  %moves_V_addr_6 = getelementptr [200 x i4]* @moves_V, i64 0, i64 %tmp_78

]]></Node>
<StgValue><ssdm name="moves_V_addr_6"/></StgValue>
</operation>

<operation id="87" st_id="8" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="48">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="0" op_0_bw="4" op_1_bw="8">
<![CDATA[
._crit_edge668:4  store i4 %moves_V_load, i4* %moves_V_addr_6, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="88" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="48">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge668:5  store i8 %order_V, i8* %order_V_1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="89" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="48">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge668:6  store i8 %order_V, i8* %t_V

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="90" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="48">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_73" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_75" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="tmp_93_old" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="or_cond2" val="1"/>
<literal name="tmp_77" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge668:7  br label %11

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="91" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="49">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="9" op_0_bw="8">
<![CDATA[
._crit_edge667:0  %lhs_V_5_cast = zext i8 %p_s to i9

]]></Node>
<StgValue><ssdm name="lhs_V_5_cast"/></StgValue>
</operation>

<operation id="92" st_id="8" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="49">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
._crit_edge667:1  %r_V_8 = add i9 %lhs_V_5_cast, 1

]]></Node>
<StgValue><ssdm name="r_V_8"/></StgValue>
</operation>

<operation id="93" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="49">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="64" op_0_bw="9">
<![CDATA[
._crit_edge667:2  %tmp_79 = zext i9 %r_V_8 to i64

]]></Node>
<StgValue><ssdm name="tmp_79"/></StgValue>
</operation>

<operation id="94" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="49">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="8" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
._crit_edge667:3  %moves_V_addr_7 = getelementptr [200 x i4]* @moves_V, i64 0, i64 %tmp_79

]]></Node>
<StgValue><ssdm name="moves_V_addr_7"/></StgValue>
</operation>

<operation id="95" st_id="8" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="49">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="4" op_0_bw="8">
<![CDATA[
._crit_edge667:4  %moves_V_load_6 = load i4* %moves_V_addr_7, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load_6"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="96" st_id="9" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="50">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="90" bw="4" op_0_bw="8">
<![CDATA[
._crit_edge667:4  %moves_V_load_6 = load i4* %moves_V_addr_7, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load_6"/></StgValue>
</operation>

<operation id="97" st_id="9" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="50">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="91" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge667:5  %tmp_80 = icmp eq i4 %moves_V_load, %moves_V_load_6

]]></Node>
<StgValue><ssdm name="tmp_80"/></StgValue>
</operation>

<operation id="98" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="50">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="92" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge667:6  br i1 %tmp_80, label %8, label %._crit_edge672

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="99" st_id="9" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="52">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
:0  %r_V_9 = add i9 %lhs_V_5_cast, 2

]]></Node>
<StgValue><ssdm name="r_V_9"/></StgValue>
</operation>

<operation id="100" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="52">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="64" op_0_bw="9">
<![CDATA[
:1  %tmp_81 = zext i9 %r_V_9 to i64

]]></Node>
<StgValue><ssdm name="tmp_81"/></StgValue>
</operation>

<operation id="101" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="52">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="8" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %moves_V_addr_8 = getelementptr [200 x i4]* @moves_V, i64 0, i64 %tmp_81

]]></Node>
<StgValue><ssdm name="moves_V_addr_8"/></StgValue>
</operation>

<operation id="102" st_id="9" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="52">
<or_exp><and_exp><literal name="tmp_80" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="4" op_0_bw="8">
<![CDATA[
:3  %moves_V_load_7 = load i4* %moves_V_addr_8, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load_7"/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="103" st_id="10" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="53">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="97" bw="4" op_0_bw="8">
<![CDATA[
:3  %moves_V_load_7 = load i4* %moves_V_addr_8, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load_7"/></StgValue>
</operation>

<operation id="104" st_id="10" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="53">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="98" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:4  %tmp_82 = icmp eq i4 %moves_V_load, %moves_V_load_7

]]></Node>
<StgValue><ssdm name="tmp_82"/></StgValue>
</operation>

<operation id="105" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="53">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="99" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp_82, label %9, label %._crit_edge672

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="106" st_id="10" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="55">
<or_exp><and_exp><literal name="tmp_82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
:0  %r_V_10 = add i9 %lhs_V_5_cast, 3

]]></Node>
<StgValue><ssdm name="r_V_10"/></StgValue>
</operation>

<operation id="107" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="55">
<or_exp><and_exp><literal name="tmp_82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="64" op_0_bw="9">
<![CDATA[
:1  %tmp_83 = zext i9 %r_V_10 to i64

]]></Node>
<StgValue><ssdm name="tmp_83"/></StgValue>
</operation>

<operation id="108" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="55">
<or_exp><and_exp><literal name="tmp_82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="8" op_0_bw="4" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %moves_V_addr_9 = getelementptr [200 x i4]* @moves_V, i64 0, i64 %tmp_83

]]></Node>
<StgValue><ssdm name="moves_V_addr_9"/></StgValue>
</operation>

<operation id="109" st_id="10" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="55">
<or_exp><and_exp><literal name="tmp_82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="4" op_0_bw="8">
<![CDATA[
:3  %moves_V_load_8 = load i4* %moves_V_addr_9, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load_8"/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="110" st_id="11" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="56">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_82" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_82" val="1"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="4" op_0_bw="8">
<![CDATA[
:3  %moves_V_load_8 = load i4* %moves_V_addr_9, align 1

]]></Node>
<StgValue><ssdm name="moves_V_load_8"/></StgValue>
</operation>

<operation id="111" st_id="11" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="56">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_82" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_82" val="1"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:4  %tmp_84 = icmp eq i4 %moves_V_load, %moves_V_load_8

]]></Node>
<StgValue><ssdm name="tmp_84"/></StgValue>
</operation>

<operation id="112" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="56">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_82" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_82" val="1"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp_84, label %10, label %._crit_edge672

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="113" st_id="11" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="60">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
<literal name="tmp_80" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
<literal name="tmp_80" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
<literal name="tmp_82" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
<literal name="tmp_82" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
<literal name="tmp_84" val="0"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
<literal name="tmp_80" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
<literal name="tmp_84" val="0"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
<literal name="tmp_82" val="0"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
<literal name="tmp_84" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge672:0  %i_V = add i8 %p_s, 1

]]></Node>
<StgValue><ssdm name="i_V"/></StgValue>
</operation>

<operation id="114" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="60">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
<literal name="tmp_80" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
<literal name="tmp_80" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
<literal name="tmp_82" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
<literal name="tmp_82" val="0"/>
</and_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
<literal name="tmp_84" val="0"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
<literal name="tmp_80" val="0"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
<literal name="tmp_84" val="0"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
<literal name="tmp_82" val="0"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
<literal name="tmp_84" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge672:1  br label %11

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="115" st_id="11" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="tmp_84" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="tmp_84" val="1"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="tmp_84" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %i_V_2 = add i8 %p_s, 3

]]></Node>
<StgValue><ssdm name="i_V_2"/></StgValue>
</operation>

<operation id="116" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp><literal name="r_V" val="0"/>
<literal name="or_cond" val="0"/>
<literal name="tmp_93_old" val="0"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="tmp_84" val="1"/>
</and_exp><and_exp><literal name="r_V" val="1"/>
<literal name="tmp_89_old" val="0"/>
<literal name="or_cond2" val="0"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="tmp_84" val="1"/>
</and_exp><and_exp><literal name="tmp_73" val="1"/>
<literal name="tmp_75" val="1"/>
<literal name="tmp_77" val="1"/>
<literal name="tmp_80" val="1"/>
<literal name="tmp_82" val="1"/>
<literal name="tmp_84" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %11

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="117" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="66">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="114" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8">
<![CDATA[
:0  %t_V_1 = phi i8 [ %i_V_2, %10 ], [ %i_V, %._crit_edge672 ], [ %p_s, %._crit_edge668 ]

]]></Node>
<StgValue><ssdm name="t_V_1"/></StgValue>
</operation>

<operation id="118" st_id="11" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="66">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="115" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %i_V_3 = add i8 %t_V_1, 1

]]></Node>
<StgValue><ssdm name="i_V_3"/></StgValue>
</operation>

<operation id="119" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="66">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="116" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
