// Verilated -*- C++ -*-
// DESCRIPTION: Verilator output: Design internal header
// See Vmycpu_top.h for the primary calling header

#ifndef VERILATED_VMYCPU_TOP_INST_CACHE_H_
#define VERILATED_VMYCPU_TOP_INST_CACHE_H_  // guard

#include "verilated.h"
#include "verilated_threads.h"

class Vmycpu_top__Syms;
class Vmycpu_top_icache_tag;
class Vmycpu_top_icache_data;


class Vmycpu_top_inst_cache final : public VerilatedModule {
  public:
    // CELLS
    Vmycpu_top_icache_tag* __PVT__icache_tag;
    Vmycpu_top_icache_tag* __PVT__icache_tag_1;
    Vmycpu_top_icache_data* __PVT__icache_data;
    Vmycpu_top_icache_data* __PVT__icache_data_1;
    Vmycpu_top_icache_data* __PVT__icache_data_2;
    Vmycpu_top_icache_data* __PVT__icache_data_3;
    Vmycpu_top_icache_data* __PVT__icache_data_4;
    Vmycpu_top_icache_data* __PVT__icache_data_5;
    Vmycpu_top_icache_data* __PVT__icache_data_6;
    Vmycpu_top_icache_data* __PVT__icache_data_7;
    Vmycpu_top_icache_data* __PVT__icache_data_8;
    Vmycpu_top_icache_data* __PVT__icache_data_9;
    Vmycpu_top_icache_data* __PVT__icache_data_10;
    Vmycpu_top_icache_data* __PVT__icache_data_11;
    Vmycpu_top_icache_data* __PVT__icache_data_12;
    Vmycpu_top_icache_data* __PVT__icache_data_13;
    Vmycpu_top_icache_data* __PVT__icache_data_14;
    Vmycpu_top_icache_data* __PVT__icache_data_15;

    // DESIGN SPECIFIC STATE
    // Anonymous structures to workaround compiler member-count bugs
    struct {
        QData/*63:0*/ __PVT__stage1_addr_line_mapping;
        CData/*0:0*/ __PVT__lru_0;
        CData/*0:0*/ __PVT__lru_1;
        CData/*0:0*/ __PVT__lru_3;
        CData/*0:0*/ __PVT__lru_4;
        CData/*0:0*/ __PVT__lru_5;
        CData/*0:0*/ __PVT__lru_6;
        CData/*0:0*/ __PVT__lru_7;
        CData/*0:0*/ __PVT__lru_8;
        CData/*0:0*/ __PVT__lru_9;
        CData/*0:0*/ __PVT__lru_10;
        CData/*0:0*/ __PVT__lru_11;
        CData/*0:0*/ __PVT__lru_12;
        CData/*0:0*/ __PVT__lru_13;
        CData/*0:0*/ __PVT__lru_14;
        CData/*0:0*/ __PVT__lru_15;
        CData/*0:0*/ __PVT__lru_16;
        CData/*0:0*/ __PVT__lru_17;
        CData/*0:0*/ __PVT__lru_18;
        CData/*0:0*/ __PVT__lru_19;
        CData/*0:0*/ __PVT__lru_20;
        CData/*0:0*/ __PVT__lru_21;
        CData/*0:0*/ __PVT__lru_22;
        CData/*0:0*/ __PVT__lru_23;
        CData/*0:0*/ __PVT__lru_24;
        CData/*0:0*/ __PVT__lru_27;
        CData/*0:0*/ __PVT__lru_28;
        CData/*0:0*/ __PVT__lru_29;
        CData/*0:0*/ __PVT__lru_30;
        CData/*0:0*/ __PVT__lru_31;
        CData/*0:0*/ __PVT__lru_32;
        CData/*0:0*/ __PVT__lru_33;
        CData/*0:0*/ __PVT__lru_34;
        CData/*0:0*/ __PVT__lru_35;
        CData/*0:0*/ __PVT__lru_36;
        CData/*0:0*/ __PVT__lru_37;
        CData/*0:0*/ __PVT__lru_38;
        CData/*0:0*/ __PVT__lru_39;
        CData/*0:0*/ __PVT__lru_40;
        CData/*0:0*/ __PVT__lru_41;
        CData/*0:0*/ __PVT__lru_42;
        CData/*0:0*/ __PVT__lru_43;
        CData/*0:0*/ __Vdly__lru_0;
        CData/*0:0*/ __Vdly__lru_1;
        CData/*0:0*/ __Vdly__lru_3;
        CData/*0:0*/ __Vdly__lru_4;
        CData/*0:0*/ __Vdly__lru_5;
        CData/*0:0*/ __Vdly__lru_6;
        CData/*0:0*/ __Vdly__lru_7;
        CData/*0:0*/ __Vdly__lru_8;
        CData/*0:0*/ __Vdly__lru_9;
        CData/*0:0*/ __Vdly__lru_10;
        CData/*0:0*/ __Vdly__lru_11;
        CData/*0:0*/ __Vdly__lru_12;
        CData/*0:0*/ __Vdly__lru_13;
        CData/*0:0*/ __Vdly__lru_14;
        CData/*0:0*/ __Vdly__lru_15;
        CData/*0:0*/ __Vdly__lru_16;
        CData/*0:0*/ __Vdly__lru_17;
        CData/*0:0*/ __Vdly__lru_18;
        CData/*0:0*/ __Vdly__lru_19;
        CData/*0:0*/ __Vdly__lru_20;
        CData/*0:0*/ __Vdly__lru_21;
        CData/*0:0*/ __Vdly__lru_22;
    };
    struct {
        CData/*0:0*/ __Vdly__lru_23;
        CData/*0:0*/ __Vdly__lru_24;
        CData/*0:0*/ __Vdly__lru_27;
        CData/*0:0*/ __Vdly__lru_28;
        CData/*0:0*/ __Vdly__lru_29;
        CData/*0:0*/ __Vdly__lru_30;
        CData/*0:0*/ __Vdly__lru_31;
        CData/*0:0*/ __Vdly__lru_32;
        CData/*0:0*/ __Vdly__lru_33;
        CData/*0:0*/ __Vdly__lru_34;
        CData/*0:0*/ __Vdly__lru_35;
        CData/*0:0*/ __Vdly__lru_36;
        CData/*0:0*/ __Vdly__lru_37;
        CData/*0:0*/ __Vdly__lru_38;
        CData/*0:0*/ __Vdly__lru_39;
        CData/*0:0*/ __Vdly__lru_40;
        CData/*0:0*/ __Vdly__lru_41;
        CData/*0:0*/ __Vdly__lru_42;
        CData/*0:0*/ __Vdly__lru_43;
        CData/*0:0*/ __PVT___stage2_stall_T;
        CData/*0:0*/ __PVT___lru_T_5;
        VL_IN64(__PVT__io_sram_addr,63,0);
        VL_OUT8(__PVT__io_stage2_stall,0,0);
        CData/*0:0*/ __PVT__icache_tag_io_wen;
        CData/*0:0*/ __PVT__icache_tag_io_hit;
        CData/*0:0*/ __PVT__icache_tag_io_valid;
        CData/*0:0*/ __PVT__icache_tag_1_io_wen;
        CData/*0:0*/ __PVT__icache_tag_1_io_hit;
        CData/*0:0*/ __PVT__icache_tag_1_io_valid;
        CData/*0:0*/ __PVT___hit_T;
        CData/*0:0*/ __PVT___hit_T_3;
        CData/*0:0*/ __PVT___hit_T_5;
        CData/*0:0*/ __PVT__hit;
        CData/*3:0*/ __PVT___access_work_state_T_47;
        CData/*3:0*/ __PVT___access_work_state_T_48;
        CData/*3:0*/ __PVT___access_work_state_T_49;
        CData/*0:0*/ __PVT___lru_T_4;
        CData/*0:0*/ __PVT___lru_T_8;
        CData/*0:0*/ __PVT___wait_data_L_T_3;
        CData/*0:0*/ __PVT___wait_data_L_T_7;
        CData/*0:0*/ __PVT__icache_tag_reset;
        CData/*0:0*/ __PVT__icache_tag_1_reset;
        CData/*4:0*/ __PVT__icache_data_1_io_wen;
        CData/*4:0*/ __PVT__icache_data_2_io_wen;
        CData/*4:0*/ __PVT__icache_data_3_io_wen;
        CData/*4:0*/ __PVT__icache_data_7_io_wen;
        CData/*4:0*/ __PVT__icache_data_8_io_wen;
        CData/*4:0*/ __PVT__icache_data_9_io_wen;
        CData/*4:0*/ __PVT__icache_data_10_io_wen;
        CData/*4:0*/ __PVT__icache_data_11_io_wen;
        CData/*4:0*/ __PVT__icache_data_12_io_wen;
        CData/*4:0*/ __PVT__icache_data_13_io_wen;
        CData/*4:0*/ __PVT__icache_data_14_io_wen;
        CData/*4:0*/ __PVT__icache_data_15_io_wen;
        CData/*0:0*/ __PVT___access_work_state_T_6;
        CData/*3:0*/ __PVT___access_work_state_T_42;
        CData/*3:0*/ __PVT___access_work_state_T_44;
        CData/*3:0*/ __PVT___access_work_state_T_45;
        CData/*0:0*/ __PVT___GEN_122;
        CData/*0:0*/ __PVT___GEN_123;
        CData/*0:0*/ __PVT___GEN_124;
        CData/*0:0*/ __PVT___GEN_125;
        CData/*0:0*/ __PVT___GEN_126;
        CData/*0:0*/ __PVT___GEN_127;
    };
    struct {
        CData/*0:0*/ __PVT___GEN_128;
        CData/*0:0*/ __PVT___icache_data_way0_1_wen_T_6;
        CData/*0:0*/ __PVT___icache_data_way0_1_wen_T_7;
        CData/*0:0*/ __PVT___icache_data_way0_2_wen_T_6;
        CData/*0:0*/ __PVT___icache_data_way0_2_wen_T_7;
        CData/*0:0*/ __PVT___icache_data_way0_3_wen_T_6;
        CData/*0:0*/ __PVT___icache_data_way0_3_wen_T_7;
        CData/*0:0*/ __PVT___icache_data_way0_4_wen_T_6;
        CData/*0:0*/ __PVT___icache_data_way0_5_wen_T_6;
        CData/*0:0*/ __PVT___icache_data_way0_6_wen_T_6;
        CData/*0:0*/ __PVT___icache_data_way0_7_wen_T_6;
        CData/*0:0*/ __PVT___icache_data_way0_7_wen_T_7;
        CData/*0:0*/ __PVT___icache_data_way1_0_wen_T_7;
        CData/*0:0*/ __PVT___icache_data_way1_1_wen_T_7;
        CData/*0:0*/ __PVT___icache_data_way1_2_wen_T_7;
        CData/*0:0*/ __PVT___icache_data_way1_3_wen_T_7;
        CData/*0:0*/ __PVT___icache_data_way1_4_wen_T_7;
        CData/*0:0*/ __PVT___icache_data_way1_5_wen_T_7;
        CData/*0:0*/ __PVT___icache_data_way1_6_wen_T_7;
        CData/*0:0*/ __PVT___icache_data_way1_7_wen_T_7;
        IData/*20:0*/ __PVT__icache_tag_io_wdata;
        IData/*20:0*/ __PVT__icache_tag_1_io_wdata;
        IData/*20:0*/ __PVT___T_13;
        CData/*0:0*/ __PVT__lru_120;
        CData/*0:0*/ __PVT__lru_121;
        CData/*0:0*/ __PVT__lru_122;
        CData/*0:0*/ __PVT__lru_123;
        CData/*0:0*/ __PVT__lru_124;
        CData/*0:0*/ __PVT__lru_125;
        CData/*0:0*/ __PVT__lru_126;
        CData/*0:0*/ __Vdly__lru_120;
        CData/*0:0*/ __Vdly__lru_121;
        CData/*0:0*/ __Vdly__lru_122;
        CData/*0:0*/ __Vdly__lru_123;
        CData/*0:0*/ __Vdly__lru_124;
        CData/*0:0*/ __Vdly__lru_125;
        CData/*0:0*/ __Vdly__lru_126;
        CData/*0:0*/ __Vdly__lru_127;
        CData/*0:0*/ __PVT__lru_127;
        CData/*0:0*/ __PVT___GEN_129;
        CData/*0:0*/ __PVT___stage1_finished_T_1;
        CData/*0:0*/ __PVT___GEN_130;
        VL_IN8(__PVT__reset,0,0);
        VL_IN8(__PVT__clock,0,0);
        CData/*0:0*/ __Vdly__lru_104;
        CData/*0:0*/ __Vdly__lru_105;
        CData/*0:0*/ __Vdly__lru_106;
        CData/*0:0*/ __Vdly__lru_107;
        CData/*0:0*/ __Vdly__lru_108;
        CData/*0:0*/ __Vdly__lru_109;
        CData/*0:0*/ __Vdly__lru_110;
        CData/*0:0*/ __Vdly__lru_111;
        CData/*0:0*/ __Vdly__lru_112;
        CData/*0:0*/ __Vdly__lru_113;
        CData/*0:0*/ __Vdly__lru_114;
        CData/*0:0*/ __Vdly__lru_115;
        CData/*0:0*/ __Vdly__lru_116;
        CData/*0:0*/ __Vdly__lru_117;
        CData/*0:0*/ __Vdly__lru_118;
        CData/*0:0*/ __Vdly__lru_119;
        QData/*39:0*/ __Vdly__sram_rdata_L_Reg;
        VL_IN8(__PVT__io_stage2_flush,0,0);
        CData/*0:0*/ __PVT__lru_2;
        CData/*0:0*/ __PVT__lru_66;
    };
    struct {
        CData/*0:0*/ __PVT__lru_67;
        CData/*0:0*/ __PVT__lru_68;
        CData/*0:0*/ __PVT__lru_69;
        CData/*0:0*/ __PVT__lru_70;
        CData/*0:0*/ __PVT__lru_71;
        CData/*0:0*/ __PVT__lru_72;
        CData/*0:0*/ __PVT__lru_73;
        CData/*0:0*/ __PVT__lru_74;
        CData/*0:0*/ __PVT__lru_75;
        CData/*0:0*/ __PVT__lru_76;
        CData/*0:0*/ __PVT__lru_77;
        CData/*0:0*/ __PVT__lru_78;
        CData/*0:0*/ __PVT__lru_79;
        CData/*0:0*/ __PVT__lru_80;
        CData/*0:0*/ __PVT__lru_81;
        CData/*0:0*/ __PVT__lru_82;
        CData/*0:0*/ __PVT__lru_83;
        CData/*0:0*/ __PVT__lru_84;
        CData/*0:0*/ __PVT__lru_85;
        CData/*0:0*/ __PVT__lru_86;
        CData/*0:0*/ __PVT__lru_87;
        CData/*0:0*/ __PVT__lru_88;
        CData/*0:0*/ __PVT__lru_89;
        CData/*0:0*/ __PVT__lru_90;
        CData/*0:0*/ __PVT__lru_91;
        CData/*0:0*/ __PVT__lru_92;
        CData/*0:0*/ __PVT__lru_93;
        CData/*0:0*/ __PVT__lru_94;
        CData/*0:0*/ __PVT__lru_95;
        CData/*0:0*/ __PVT__lru_96;
        CData/*0:0*/ __PVT__lru_97;
        CData/*0:0*/ __PVT__lru_98;
        CData/*0:0*/ __PVT__lru_99;
        CData/*0:0*/ __PVT__lru_100;
        CData/*0:0*/ __PVT__lru_101;
        CData/*0:0*/ __PVT__lru_103;
        CData/*0:0*/ __Vdly__lru_66;
        CData/*0:0*/ __Vdly__lru_67;
        CData/*0:0*/ __Vdly__lru_68;
        CData/*0:0*/ __Vdly__lru_69;
        CData/*0:0*/ __Vdly__lru_70;
        CData/*0:0*/ __Vdly__lru_71;
        CData/*0:0*/ __Vdly__lru_72;
        CData/*0:0*/ __Vdly__lru_73;
        CData/*0:0*/ __Vdly__lru_74;
        CData/*0:0*/ __Vdly__lru_75;
        CData/*0:0*/ __Vdly__lru_76;
        CData/*0:0*/ __Vdly__lru_77;
        CData/*0:0*/ __Vdly__lru_78;
        CData/*0:0*/ __Vdly__lru_79;
        CData/*0:0*/ __Vdly__lru_80;
        CData/*0:0*/ __Vdly__lru_81;
        CData/*0:0*/ __Vdly__lru_82;
        CData/*0:0*/ __Vdly__lru_83;
        CData/*0:0*/ __Vdly__lru_84;
        CData/*0:0*/ __Vdly__lru_85;
        CData/*0:0*/ __Vdly__lru_86;
        CData/*0:0*/ __Vdly__lru_87;
        CData/*0:0*/ __Vdly__lru_88;
        CData/*0:0*/ __Vdly__lru_89;
        CData/*0:0*/ __Vdly__lru_90;
        CData/*0:0*/ __Vdly__lru_91;
        CData/*0:0*/ __Vdly__lru_92;
        CData/*0:0*/ __Vdly__lru_93;
    };
    struct {
        CData/*0:0*/ __Vdly__lru_94;
        CData/*0:0*/ __Vdly__lru_95;
        CData/*0:0*/ __Vdly__lru_96;
        CData/*0:0*/ __Vdly__lru_97;
        CData/*0:0*/ __Vdly__lru_98;
        CData/*0:0*/ __Vdly__lru_99;
        CData/*0:0*/ __Vdly__lru_100;
        CData/*0:0*/ __Vdly__lru_101;
        CData/*0:0*/ __Vdly__lru_103;
        QData/*39:0*/ __Vdly__wait_data_L;
        QData/*63:0*/ __Vdly__stage2_sram_addr_reg;
        VL_IN8(__PVT__io_port_rvalid,0,0);
        CData/*0:0*/ __PVT___access_work_state_T_38;
        CData/*2:0*/ __PVT__write_counter;
        CData/*0:0*/ __PVT___stage1_finished_T_2;
        VL_IN8(__PVT__io_port_arready,0,0);
        CData/*2:0*/ __PVT___access_work_state_T_7;
        CData/*3:0*/ __PVT___access_work_state_T_46;
        CData/*3:0*/ __PVT__work_state;
        CData/*0:0*/ __PVT___stage2_stall_T_5;
        VL_IN8(__PVT__io_stage1_valid_flush,0,0);
        VL_IN8(__PVT__io_inst_ready_to_use,0,0);
        VL_IN8(__PVT__io_sram_cache,0,0);
        CData/*0:0*/ __PVT___stage1_sram_req_reg_T_1;
        CData/*0:0*/ __PVT___hit_T_2;
        CData/*2:0*/ __PVT___access_work_state_T_15;
        CData/*2:0*/ __PVT___access_work_state_T_21;
        CData/*2:0*/ __PVT___access_work_state_T_22;
        CData/*1:0*/ __PVT___access_work_state_T_29;
        CData/*2:0*/ __PVT___access_work_state_T_33;
        CData/*2:0*/ __PVT___access_work_state_T_34;
        CData/*3:0*/ __PVT__access_work_state;
        CData/*0:0*/ __PVT__stage1_flush;
        CData/*0:0*/ __PVT__stage2_stall;
        VL_IN8(__PVT__io_sram_req,0,0);
        CData/*0:0*/ __PVT___access_work_state_T_8;
        CData/*0:0*/ __PVT___access_work_state_T_23;
        CData/*0:0*/ __PVT__stage2_hit0_reg;
        CData/*0:0*/ __PVT__has_stage2_stall;
        QData/*39:0*/ __PVT__wait_data_L;
        QData/*63:0*/ __PVT__stage2_sram_addr_reg;
        VL_IN8(__PVT__io_inst_buffer_full,0,0);
        VL_OUT8(__PVT__io_sram_write_en,1,0);
        CData/*1:0*/ __PVT___io_sram_write_en_T_5;
        QData/*39:0*/ __PVT___GEN_521;
        QData/*39:0*/ __PVT__icache_data_way0_7_rdata;
        QData/*39:0*/ __PVT___GEN_529;
        QData/*39:0*/ __PVT__icache_data_way1_7_rdata;
        QData/*39:0*/ __PVT__sram_rdata_L_Reg;
        CData/*0:0*/ __PVT__lru_104;
        CData/*0:0*/ __PVT__lru_105;
        CData/*0:0*/ __PVT__lru_106;
        CData/*0:0*/ __PVT__lru_107;
        CData/*0:0*/ __PVT__lru_108;
        CData/*0:0*/ __PVT__lru_109;
        CData/*0:0*/ __PVT__lru_110;
        CData/*0:0*/ __PVT__lru_111;
        CData/*0:0*/ __PVT__lru_112;
        CData/*0:0*/ __PVT__lru_113;
        CData/*0:0*/ __PVT__lru_114;
        CData/*0:0*/ __PVT__lru_115;
        CData/*0:0*/ __PVT__lru_116;
        CData/*0:0*/ __PVT__lru_117;
        CData/*0:0*/ __PVT__lru_118;
    };
    struct {
        CData/*0:0*/ __PVT__icache_tag_1_clock;
        CData/*0:0*/ __PVT__lru_25;
        CData/*0:0*/ __PVT__lru_26;
        CData/*0:0*/ __PVT__lru_44;
        CData/*0:0*/ __PVT__lru_45;
        CData/*0:0*/ __PVT__lru_46;
        CData/*0:0*/ __PVT__lru_47;
        CData/*0:0*/ __PVT__lru_48;
        CData/*0:0*/ __PVT__lru_49;
        CData/*0:0*/ __PVT__lru_50;
        CData/*0:0*/ __PVT__lru_51;
        CData/*0:0*/ __PVT__lru_52;
        CData/*0:0*/ __PVT__lru_53;
        CData/*0:0*/ __PVT__lru_54;
        CData/*0:0*/ __PVT__lru_55;
        CData/*0:0*/ __PVT__lru_56;
        CData/*0:0*/ __PVT__lru_57;
        CData/*0:0*/ __PVT__lru_58;
        CData/*0:0*/ __PVT__lru_59;
        CData/*0:0*/ __PVT__lru_60;
        CData/*0:0*/ __PVT__lru_61;
        CData/*0:0*/ __PVT__lru_62;
        CData/*0:0*/ __PVT__lru_63;
        CData/*0:0*/ __PVT__lru_64;
        CData/*0:0*/ __PVT__lru_65;
        CData/*0:0*/ __PVT__lru_102;
        CData/*0:0*/ __Vdly__lru_25;
        CData/*0:0*/ __Vdly__lru_26;
        CData/*0:0*/ __Vdly__lru_44;
        CData/*0:0*/ __Vdly__lru_45;
        CData/*0:0*/ __Vdly__lru_46;
        CData/*0:0*/ __Vdly__lru_47;
        CData/*0:0*/ __Vdly__lru_48;
        CData/*0:0*/ __Vdly__lru_49;
        CData/*0:0*/ __Vdly__lru_50;
        CData/*0:0*/ __Vdly__lru_51;
        CData/*0:0*/ __Vdly__lru_52;
        CData/*0:0*/ __Vdly__lru_53;
        CData/*0:0*/ __Vdly__lru_54;
        CData/*0:0*/ __Vdly__lru_55;
        CData/*0:0*/ __Vdly__lru_56;
        CData/*0:0*/ __Vdly__lru_57;
        CData/*0:0*/ __Vdly__lru_58;
        CData/*0:0*/ __Vdly__lru_59;
        CData/*0:0*/ __Vdly__lru_60;
        CData/*0:0*/ __Vdly__lru_61;
        CData/*0:0*/ __Vdly__lru_62;
        CData/*0:0*/ __Vdly__lru_63;
        CData/*0:0*/ __Vdly__lru_64;
        CData/*0:0*/ __Vdly__lru_65;
        CData/*0:0*/ __Vdly__lru_102;
        VL_OUT8(__PVT__io_port_arlen,3,0);
        VL_OUT8(__PVT__io_port_arburst,1,0);
        CData/*0:0*/ __PVT__stage1_sram_cache_reg;
        CData/*0:0*/ __PVT__stage1_sram_req_reg;
        CData/*0:0*/ __PVT__stage1_finished;
        CData/*2:0*/ __PVT___access_work_state_T_13;
        CData/*2:0*/ __PVT___access_work_state_T_14;
        CData/*2:0*/ __PVT___access_work_state_T_18;
        CData/*2:0*/ __PVT___access_work_state_T_20;
        CData/*1:0*/ __PVT___access_work_state_T_28;
        CData/*2:0*/ __PVT___access_work_state_T_32;
        CData/*0:0*/ __PVT___GEN_4;
        CData/*0:0*/ __PVT___GEN_5;
    };
    struct {
        CData/*0:0*/ __PVT___GEN_6;
        CData/*0:0*/ __PVT___GEN_7;
        CData/*0:0*/ __PVT___GEN_8;
        CData/*0:0*/ __PVT___GEN_9;
        CData/*0:0*/ __PVT___GEN_10;
        CData/*0:0*/ __PVT___GEN_11;
        CData/*0:0*/ __PVT___GEN_12;
        CData/*0:0*/ __PVT___GEN_13;
        CData/*0:0*/ __PVT___GEN_14;
        CData/*0:0*/ __PVT___GEN_15;
        CData/*0:0*/ __PVT___GEN_16;
        CData/*0:0*/ __PVT___GEN_17;
        CData/*0:0*/ __PVT___GEN_18;
        CData/*0:0*/ __PVT___GEN_19;
        CData/*0:0*/ __PVT___GEN_20;
        CData/*0:0*/ __PVT___GEN_21;
        CData/*0:0*/ __PVT___GEN_22;
        CData/*0:0*/ __PVT___GEN_23;
        CData/*0:0*/ __PVT___GEN_24;
        CData/*0:0*/ __PVT___GEN_25;
        CData/*0:0*/ __PVT___GEN_26;
        CData/*0:0*/ __PVT___GEN_27;
        CData/*0:0*/ __PVT___GEN_28;
        CData/*0:0*/ __PVT___GEN_29;
        CData/*0:0*/ __PVT___GEN_30;
        CData/*0:0*/ __PVT___GEN_31;
        CData/*0:0*/ __PVT___GEN_32;
        CData/*0:0*/ __PVT___GEN_33;
        CData/*0:0*/ __PVT___GEN_34;
        CData/*0:0*/ __PVT___GEN_35;
        CData/*0:0*/ __PVT___GEN_36;
        CData/*0:0*/ __PVT___GEN_37;
        CData/*0:0*/ __PVT___GEN_38;
        CData/*0:0*/ __PVT___GEN_39;
        CData/*0:0*/ __PVT___GEN_40;
        CData/*0:0*/ __PVT___GEN_41;
        CData/*0:0*/ __PVT___GEN_42;
        CData/*0:0*/ __PVT___GEN_43;
        CData/*0:0*/ __PVT___GEN_44;
        CData/*0:0*/ __PVT___GEN_45;
        CData/*0:0*/ __PVT___GEN_46;
        CData/*0:0*/ __PVT___GEN_47;
        CData/*0:0*/ __PVT___GEN_48;
        CData/*0:0*/ __PVT___GEN_49;
        CData/*0:0*/ __PVT___GEN_50;
        CData/*0:0*/ __PVT___GEN_51;
        CData/*0:0*/ __PVT___GEN_52;
        CData/*0:0*/ __PVT___GEN_53;
        CData/*0:0*/ __PVT___GEN_54;
        CData/*0:0*/ __PVT___GEN_55;
        CData/*0:0*/ __PVT___GEN_56;
        CData/*0:0*/ __PVT___GEN_57;
        CData/*0:0*/ __PVT___GEN_58;
        CData/*0:0*/ __PVT___GEN_59;
        CData/*0:0*/ __PVT___GEN_60;
        CData/*0:0*/ __PVT___GEN_61;
        CData/*0:0*/ __PVT___GEN_62;
        CData/*0:0*/ __PVT___GEN_63;
        CData/*0:0*/ __PVT___GEN_64;
        CData/*0:0*/ __PVT___GEN_65;
        CData/*0:0*/ __PVT___GEN_66;
        CData/*0:0*/ __PVT___GEN_67;
        CData/*0:0*/ __PVT___GEN_68;
        CData/*0:0*/ __PVT___GEN_69;
    };
    struct {
        CData/*0:0*/ __PVT___GEN_70;
        CData/*0:0*/ __PVT___GEN_71;
        CData/*0:0*/ __PVT___GEN_72;
        CData/*0:0*/ __PVT___GEN_73;
        CData/*0:0*/ __PVT___GEN_74;
        CData/*0:0*/ __PVT___GEN_75;
        CData/*0:0*/ __PVT___GEN_76;
        CData/*0:0*/ __PVT___GEN_77;
        CData/*0:0*/ __PVT___GEN_78;
        CData/*0:0*/ __PVT___GEN_79;
        CData/*0:0*/ __PVT___GEN_80;
        CData/*0:0*/ __PVT___GEN_81;
        CData/*0:0*/ __PVT___GEN_82;
        CData/*0:0*/ __PVT___GEN_83;
        CData/*0:0*/ __PVT___GEN_84;
        CData/*0:0*/ __PVT___GEN_85;
        CData/*0:0*/ __PVT___GEN_86;
        CData/*0:0*/ __PVT___GEN_87;
        CData/*0:0*/ __PVT___GEN_88;
        CData/*0:0*/ __PVT___GEN_89;
        CData/*0:0*/ __PVT___GEN_90;
        CData/*0:0*/ __PVT___GEN_91;
        CData/*0:0*/ __PVT___GEN_92;
        CData/*0:0*/ __PVT___GEN_93;
        CData/*0:0*/ __PVT___GEN_94;
        CData/*0:0*/ __PVT___GEN_95;
        CData/*0:0*/ __PVT___GEN_96;
        CData/*0:0*/ __PVT___GEN_97;
        CData/*0:0*/ __PVT___GEN_98;
        CData/*0:0*/ __PVT___GEN_99;
        CData/*0:0*/ __PVT___GEN_100;
        CData/*0:0*/ __PVT___GEN_101;
        CData/*0:0*/ __PVT___GEN_102;
        CData/*0:0*/ __PVT___GEN_103;
        CData/*0:0*/ __PVT___GEN_104;
        CData/*0:0*/ __PVT___GEN_105;
        CData/*0:0*/ __PVT___GEN_106;
        CData/*0:0*/ __PVT___GEN_107;
        CData/*0:0*/ __PVT___GEN_108;
        CData/*0:0*/ __PVT___GEN_109;
        CData/*0:0*/ __PVT___GEN_110;
        CData/*0:0*/ __PVT___GEN_111;
        CData/*0:0*/ __PVT___GEN_112;
        CData/*0:0*/ __PVT___GEN_113;
        CData/*0:0*/ __PVT___GEN_114;
        CData/*0:0*/ __PVT___GEN_115;
        CData/*0:0*/ __PVT___GEN_116;
        CData/*0:0*/ __PVT___GEN_117;
        CData/*0:0*/ __PVT___GEN_118;
        CData/*0:0*/ __PVT___GEN_119;
        CData/*0:0*/ __PVT___GEN_120;
        CData/*0:0*/ __PVT__stage2_sram_req_reg;
        CData/*1:0*/ __PVT__stage2_write_en_reg;
        CData/*2:0*/ __PVT___io_port_arlen_T_1;
        CData/*0:0*/ __PVT___io_sram_write_en_T_3;
        CData/*3:0*/ __Vdly__work_state;
        CData/*0:0*/ __Vdly__stage1_sram_cache_reg;
        CData/*0:0*/ __Vdly__stage1_sram_req_reg;
        CData/*0:0*/ __Vdly__stage1_finished;
        CData/*0:0*/ __Vdly__stage2_sram_req_reg;
        CData/*0:0*/ __Vdly__stage2_hit0_reg;
        CData/*1:0*/ __Vdly__stage2_write_en_reg;
        CData/*0:0*/ __Vdly__has_stage2_stall;
        QData/*39:0*/ __PVT__icache_data_io_rdata;
    };
    struct {
        QData/*39:0*/ __PVT__icache_data_1_io_rdata;
        QData/*39:0*/ __PVT__icache_data_2_io_rdata;
        QData/*39:0*/ __PVT__icache_data_3_io_rdata;
        QData/*39:0*/ __PVT__icache_data_4_io_rdata;
        QData/*39:0*/ __PVT__icache_data_5_io_rdata;
        QData/*39:0*/ __PVT__icache_data_6_io_rdata;
        QData/*39:0*/ __PVT__icache_data_7_io_rdata;
        QData/*39:0*/ __PVT__icache_data_8_io_rdata;
        QData/*39:0*/ __PVT__icache_data_9_io_rdata;
        QData/*39:0*/ __PVT__icache_data_10_io_rdata;
        QData/*39:0*/ __PVT__icache_data_11_io_rdata;
        QData/*39:0*/ __PVT__icache_data_12_io_rdata;
        QData/*39:0*/ __PVT__icache_data_13_io_rdata;
        QData/*39:0*/ __PVT__icache_data_14_io_rdata;
        QData/*39:0*/ __PVT__icache_data_15_io_rdata;
        QData/*39:0*/ __PVT__icache_data_way0_0_rdata;
        QData/*39:0*/ __PVT__icache_data_way0_1_rdata;
        QData/*39:0*/ __PVT___GEN_516;
        QData/*39:0*/ __PVT__icache_data_way0_2_rdata;
        QData/*39:0*/ __PVT___GEN_517;
        QData/*39:0*/ __PVT__icache_data_way0_3_rdata;
        QData/*39:0*/ __PVT___GEN_518;
        QData/*39:0*/ __PVT__icache_data_way0_4_rdata;
        QData/*39:0*/ __PVT___GEN_519;
        QData/*39:0*/ __PVT__icache_data_way0_5_rdata;
        QData/*39:0*/ __PVT___GEN_520;
        QData/*39:0*/ __PVT__icache_data_way0_6_rdata;
        QData/*39:0*/ __PVT__icache_data_way1_0_rdata;
        QData/*39:0*/ __PVT__icache_data_way1_1_rdata;
        QData/*39:0*/ __PVT___GEN_524;
        QData/*39:0*/ __PVT__icache_data_way1_2_rdata;
        QData/*39:0*/ __PVT___GEN_525;
        QData/*39:0*/ __PVT__icache_data_way1_3_rdata;
        QData/*39:0*/ __PVT___GEN_526;
        QData/*39:0*/ __PVT__icache_data_way1_4_rdata;
        QData/*39:0*/ __PVT___GEN_527;
        QData/*39:0*/ __PVT__icache_data_way1_5_rdata;
        QData/*39:0*/ __PVT___GEN_528;
        QData/*39:0*/ __PVT__icache_data_way1_6_rdata;
        CData/*0:0*/ __PVT__lru_119;
        VL_IN8(__PVT__io_port_rlast,0,0);
        CData/*0:0*/ __PVT___GEN_121;
        CData/*2:0*/ __PVT___write_counter_T_8;
        CData/*2:0*/ __Vdly__write_counter;
        CData/*0:0*/ __PVT__icache_tag_clock;
        CData/*0:0*/ __PVT__icache_data_clock;
        CData/*0:0*/ __PVT__icache_data_1_clock;
        CData/*0:0*/ __PVT__icache_data_2_clock;
        CData/*0:0*/ __PVT__icache_data_3_clock;
        CData/*0:0*/ __PVT__icache_data_4_clock;
        CData/*0:0*/ __PVT__icache_data_5_clock;
        CData/*0:0*/ __PVT__icache_data_6_clock;
        CData/*0:0*/ __PVT__icache_data_7_clock;
        CData/*0:0*/ __PVT__icache_data_8_clock;
        CData/*0:0*/ __PVT__icache_data_9_clock;
        CData/*0:0*/ __PVT__icache_data_10_clock;
        CData/*0:0*/ __PVT__icache_data_11_clock;
        CData/*0:0*/ __PVT__icache_data_12_clock;
        CData/*0:0*/ __PVT__icache_data_13_clock;
        CData/*0:0*/ __PVT__icache_data_14_clock;
        CData/*0:0*/ __PVT__icache_data_15_clock;
        QData/*63:0*/ __PVT__icache_data_io_addr;
        QData/*63:0*/ __PVT__icache_data_1_io_addr;
        QData/*63:0*/ __PVT__icache_data_4_io_addr;
    };
    struct {
        QData/*63:0*/ __PVT__icache_data_10_io_addr;
        QData/*63:0*/ __PVT__icache_data_11_io_addr;
        QData/*63:0*/ __PVT__icache_data_12_io_addr;
        QData/*63:0*/ __PVT__icache_data_13_io_addr;
        QData/*63:0*/ __PVT__icache_data_7_io_addr;
        QData/*63:0*/ __PVT__icache_data_5_io_addr;
        QData/*63:0*/ __PVT__icache_data_6_io_addr;
        QData/*63:0*/ __PVT__icache_data_8_io_addr;
        QData/*63:0*/ __PVT__icache_data_9_io_addr;
        CData/*0:0*/ __PVT__stage1_stall_reg;
        CData/*0:0*/ __Vdly__stage1_stall_reg;
        QData/*63:0*/ __Vdly__stage1_sram_phy_addr_reg;
        VL_IN64(__PVT__io_p_addr_for_tlb,63,0);
        QData/*63:0*/ __PVT__stage1_sram_phy_addr_reg;
        QData/*63:0*/ __PVT___io_port_araddr_T_3;
        VL_OUT8(__PVT__io_port_arvalid,0,0);
        CData/*0:0*/ __PVT___access_work_state_T;
        CData/*0:0*/ __PVT___access_work_state_T_35;
        VL_OUT64(__PVT__io_port_araddr,63,0);
        VL_OUT64(__PVT__io_v_addr_for_tlb,63,0);
        VL_OUT64(__PVT__io_sram_rdata_L,39,0);
        QData/*63:0*/ __PVT__icache_tag_io_addr;
        QData/*39:0*/ __PVT__hit_word_L;
        QData/*39:0*/ __PVT___access_sram_rdata_L_T_2;
        QData/*39:0*/ __PVT__access_sram_rdata_L;
        QData/*63:0*/ __PVT___io_port_araddr_T_4;
        QData/*63:0*/ __PVT__icache_tag_1_io_addr;
        QData/*39:0*/ __PVT___GEN_522;
        QData/*39:0*/ __PVT___GEN_530;
        CData/*0:0*/ __Vdly__lru_2;
        QData/*63:0*/ __Vdly__stage1_addr_line_mapping;
        QData/*39:0*/ __PVT__decoder_inst_data;
        CData/*0:0*/ __PVT__icache_data_reset;
        CData/*4:0*/ __PVT__icache_data_io_wen;
        CData/*0:0*/ __PVT__icache_data_1_reset;
        CData/*0:0*/ __PVT__icache_data_2_reset;
        CData/*0:0*/ __PVT__icache_data_3_reset;
        CData/*0:0*/ __PVT__icache_data_4_reset;
        CData/*4:0*/ __PVT__icache_data_4_io_wen;
        CData/*0:0*/ __PVT__icache_data_5_reset;
        CData/*4:0*/ __PVT__icache_data_5_io_wen;
        CData/*0:0*/ __PVT__icache_data_6_reset;
        CData/*4:0*/ __PVT__icache_data_6_io_wen;
        CData/*0:0*/ __PVT__icache_data_7_reset;
        CData/*0:0*/ __PVT__icache_data_8_reset;
        CData/*0:0*/ __PVT__icache_data_9_reset;
        CData/*0:0*/ __PVT__icache_data_10_reset;
        CData/*0:0*/ __PVT__icache_data_11_reset;
        CData/*0:0*/ __PVT__icache_data_12_reset;
        CData/*0:0*/ __PVT__icache_data_13_reset;
        CData/*0:0*/ __PVT__icache_data_14_reset;
        CData/*0:0*/ __PVT__icache_data_15_reset;
        CData/*0:0*/ __PVT___icache_data_way0_0_wen_T_7;
        CData/*0:0*/ __PVT___icache_data_way0_4_wen_T_7;
        CData/*0:0*/ __PVT___icache_data_way0_5_wen_T_7;
        CData/*0:0*/ __PVT___icache_data_way0_6_wen_T_7;
        QData/*39:0*/ __PVT__icache_data_io_wdata;
        QData/*39:0*/ __PVT__icache_data_15_io_wdata;
        CData/*5:0*/ __PVT___decoder_inst_data_T_14;
        CData/*0:0*/ __PVT___decoder_inst_data_T_20;
        CData/*0:0*/ __PVT___decoder_inst_data_T_22;
        CData/*6:0*/ __PVT__decoder_inst_data_hi;
        VL_IN64(__PVT__io_port_rdata,63,0);
        QData/*32:0*/ __PVT__decoder_inst_data_lo;
    };
    struct {
        CData/*6:0*/ __PVT__decoder_inst_data_opD;
        CData/*2:0*/ __PVT__decoder_inst_data_Funct3D;
        CData/*1:0*/ __PVT___decoder_inst_data_T_4;
        CData/*2:0*/ __PVT___decoder_inst_data_T_6;
        CData/*3:0*/ __PVT___decoder_inst_data_T_8;
        CData/*4:0*/ __PVT___decoder_inst_data_T_10;
        CData/*5:0*/ __PVT___decoder_inst_data_T_12;
        CData/*0:0*/ __PVT___decoder_inst_data_T_18;
        QData/*39:0*/ __PVT__icache_data_1_io_wdata;
        QData/*63:0*/ __PVT__icache_data_2_io_addr;
        QData/*39:0*/ __PVT__icache_data_2_io_wdata;
        QData/*63:0*/ __PVT__icache_data_3_io_addr;
        QData/*39:0*/ __PVT__icache_data_3_io_wdata;
        QData/*39:0*/ __PVT__icache_data_4_io_wdata;
        QData/*39:0*/ __PVT__icache_data_5_io_wdata;
        QData/*39:0*/ __PVT__icache_data_6_io_wdata;
        QData/*39:0*/ __PVT__icache_data_7_io_wdata;
        QData/*39:0*/ __PVT__icache_data_8_io_wdata;
        QData/*39:0*/ __PVT__icache_data_9_io_wdata;
        QData/*39:0*/ __PVT__icache_data_10_io_wdata;
        QData/*39:0*/ __PVT__icache_data_11_io_wdata;
        QData/*39:0*/ __PVT__icache_data_12_io_wdata;
        QData/*39:0*/ __PVT__icache_data_13_io_wdata;
        QData/*63:0*/ __PVT__icache_data_14_io_addr;
        QData/*39:0*/ __PVT__icache_data_14_io_wdata;
        QData/*63:0*/ __PVT__icache_data_15_io_addr;
    };

    // INTERNAL VARIABLES
    Vmycpu_top__Syms* const vlSymsp;

    // CONSTRUCTORS
    Vmycpu_top_inst_cache(Vmycpu_top__Syms* symsp, const char* name);
    ~Vmycpu_top_inst_cache();
    VL_UNCOPYABLE(Vmycpu_top_inst_cache);

    // INTERNAL METHODS
    void __Vconfigure(bool first);
} VL_ATTR_ALIGNED(VL_CACHE_LINE_BYTES);


#endif  // guard
