ğŸŒŸ Giai Ä‘oáº¡n 1: LÃ m quen vá»›i Verilog
ğŸ”¹ Má»¥c tiÃªu:
â€¢	Hiá»ƒu cÃº phÃ¡p cÆ¡ báº£n
â€¢	Viáº¿t mÃ´-Ä‘un Ä‘Æ¡n giáº£n
â€¢	LÃ m quen vá»›i mÃ´ phá»ng
ğŸ“˜ Ná»™i dung:
1.	Giá»›i thiá»‡u Verilog
o	HDL lÃ  gÃ¬? (Hardware Description Language)
o	So sÃ¡nh Verilog vs VHDL
o	DÃ¹ng Verilog Ä‘á»ƒ mÃ´ táº£ máº¡ch sá»‘ nhÆ° tháº¿ nÃ o?
2.	CÃ i Ä‘áº·t mÃ´i trÆ°á»ng
o	Pháº§n má»m mÃ´ phá»ng: ModelSim / Vivado / Icarus Verilog
o	DÃ¹ng Quartus (Intel FPGA) hoáº·c Vivado (Xilinx FPGA)
3.	Cáº¥u trÃºc cÆ¡ báº£n cá»§a Verilog
o	module, endmodule
o	input, output, wire, reg
o	assign, always, initial
o	CÃ¡ch viáº¿t testbench
4.	Viáº¿t cÃ¡c mÃ´-Ä‘un Ä‘Æ¡n giáº£n
o	Cá»•ng logic (AND, OR, XORâ€¦)
o	Máº¡ch cá»™ng 1 bit (half-adder, full-adder)
o	Máº¡ch giáº£i mÃ£, encoder, multiplexer
ğŸ§  Giai Ä‘oáº¡n 2: Ká»¹ thuáº­t mÃ´ táº£ máº¡ch sá»‘
ğŸ”¹ Má»¥c tiÃªu:
â€¢	MÃ´ táº£ Ä‘Æ°á»£c máº¡ch tá»• há»£p vÃ  tuáº§n tá»±
â€¢	Biáº¿t phÃ¢n biá»‡t blocking vs non-blocking (= vs <=)
â€¢	Viáº¿t cÃ¡c mÃ´ hÃ¬nh FSM
ğŸ“˜ Ná»™i dung:
1.	Máº¡ch tá»• há»£p (combinational)
o	CÃ¡ch viáº¿t assign
o	Sá»­ dá»¥ng always @(*)
o	CÃ¡c máº¡ch: MUX, demux, comparator, ALU
2.	Máº¡ch tuáº§n tá»± (sequential)
o	CÃ¡ch viáº¿t always @(posedge clk)
o	Äá»‹nh nghÄ©a reg vÃ  wire
o	Flip-Flop, thanh ghi, bá»™ Ä‘áº¿m (counter)
3.	Finite State Machine (FSM)
o	MÃ´ hÃ¬nh Moore vÃ  Mealy
o	Thiáº¿t káº¿ mÃ¡y bÃ¡n hÃ ng (vending machine), traffic lightâ€¦
âš™ï¸ Giai Ä‘oáº¡n 3: MÃ´ phá»ng vÃ  kiá»ƒm thá»­
ğŸ”¹ Má»¥c tiÃªu:
â€¢	Viáº¿t testbench Ä‘á»ƒ kiá»ƒm thá»­
â€¢	Sá»­ dá»¥ng waveform
â€¢	Debug lá»—i logic
ğŸ“˜ Ná»™i dung:
1.	Viáº¿t Testbench Ä‘Æ¡n giáº£n
2.	Hiá»ƒu initial, #delay, $display, $monitor
3.	DÃ¹ng waveform Ä‘á»ƒ kiá»ƒm tra tÃ­n hiá»‡u
4.	Táº¡o file .vcd Ä‘á»ƒ xem sÃ³ng (vá»›i Icarus Verilog)
ğŸ› ï¸ Giai Ä‘oáº¡n 4: Dá»± Ã¡n trÃªn FPGA
ğŸ”¹ Má»¥c tiÃªu:
â€¢	Viáº¿t vÃ  cháº¡y code thá»±c táº¿ trÃªn FPGA
â€¢	Sá»­ dá»¥ng LED, switch, mÃ n hÃ¬nh 7 Ä‘oáº¡n
â€¢	Hiá»ƒu cÃ¡ch tá»•ng há»£p (synthesis) vÃ  triá»ƒn khai (implementation)
ğŸ“˜ Ná»™i dung:
1.	LÃ m quen pháº§n cá»©ng FPGA (DE2-115, DE10-Lite, PYNQ-Z2â€¦)
2.	Thiáº¿t káº¿:
o	Máº¡ch nháº¥n nÃºt â€“ báº­t LED
o	Counter hiá»ƒn thá»‹ trÃªn LED 7 Ä‘oáº¡n
o	MUX chá»n Ä‘áº§u vÃ o
o	FSM Ä‘iá»u khiá»ƒn
3.	Ãnh xáº¡ chÃ¢n (pin assignment)
4.	Táº¡o sÆ¡ Ä‘á»“ thá»i gian (timing diagram)
ğŸš€ Giai Ä‘oáº¡n 5: NÃ¢ng cao & Tá»‘i Æ°u
ğŸ”¹ Má»¥c tiÃªu:
â€¢	Viáº¿t code hiá»‡u quáº£
â€¢	Tá»‘i Æ°u logic
â€¢	Biáº¿t táº¡o IP Core
ğŸ“˜ Ná»™i dung:
1.	Tá»‘i Æ°u vá» timing, logic
2.	Viáº¿t Verilog sinh tham sá»‘ (parameter, generate)
3.	Thiáº¿t káº¿ RAM, ROM
4.	Giao tiáº¿p:
o	UART, SPI, I2C
o	Giao tiáº¿p cáº£m biáº¿n, LCD, servo
5.	Táº¡o IP Core dÃ¹ng trong há»‡ thá»‘ng lá»›n
ğŸ” TÃ i nguyÃªn há»c táº­p
â€¢	SÃ¡ch:
o	Verilog HDL â€“ Samir Palnitkar (Ráº¥t phá»• biáº¿n, dá»… hiá»ƒu)
o	FPGA Prototyping by Verilog Examples â€“ Pong P. Chu
â€¢	Video: FPGA4Student, HDLBits, YouTube: EEVblog
â€¢	Website thá»±c hÃ nh:
o	HDLBits â€“ Luyá»‡n táº­p trá»±c tuyáº¿n
o	EDA Playground â€“ MÃ´ phá»ng Verilog online
âœ… Gá»£i Ã½ lá»™ trÃ¬nh theo tuáº§n (cÃ³ thá»ƒ Ä‘iá»u chá»‰nh)
Tuáº§n	Má»¥c tiÃªu chÃ­nh
1-2	CÃº phÃ¡p cÆ¡ báº£n, máº¡ch tá»• há»£p
3-4	Máº¡ch tuáº§n tá»±, FSM, testbench
5-6	LÃ m quen FPGA, cháº¡y LED, Counter
7-8	Dá»± Ã¡n nhá»: Traffic Light, Vending Machine
9+	Giao tiáº¿p ngoáº¡i vi, tá»‘i Æ°u hÃ³a, dá»± Ã¡n nÃ¢ng cao
