# AXI Lite Example Slave

Пример простого AXI‑Lite Slave на SystemVerilog.

## Содержание
- [Особенности](#Особенности)
- [Параметры](#Параметры)
- [Тестовое окружение](#Тестовое-окружение)
- [Документация](#Документация)

## Особенности
- Полная поддержка протокола AXI‑Lite.

## Параметры
- `AXI_DATA_WIDTH` — ширина данных (по умолчанию 32)
- `AXI_ADDR_WIDTH` — ширина адреса (по умолчанию 32)

## Тестовое окружение


## Документация

### `axil_slave`
Основной модуль AXI‑Lite Slave.

### `axil_slave_wrapper_sv`
SystemVerilog обертка для интеграции слейва в SV‑проекты.

### `axil_slave_wrapper_v`
Verilog обертка для интеграции в проекты/IP, требующие Verilog.

### `axil_if`
Интерфейс AXI‑Lite.
