$comment
	File created using the following command:
		vcd file Aula08.msim.vcd -direction
$end
$date
	Mon Apr  8 16:57:58 2024
$end
$version
	ModelSim Version 2020.1
$end
$timescale
	1ps
$end

$scope module aula08_vhd_vec_tst $end
$var wire 1 ! bolso [7] $end
$var wire 1 " bolso [6] $end
$var wire 1 # bolso [5] $end
$var wire 1 $ bolso [4] $end
$var wire 1 % bolso [3] $end
$var wire 1 & bolso [2] $end
$var wire 1 ' bolso [1] $end
$var wire 1 ( bolso [0] $end
$var wire 1 ) CLOCK_50 $end
$var wire 1 * FPGA_RESET_N $end
$var wire 1 + HEX0 [6] $end
$var wire 1 , HEX0 [5] $end
$var wire 1 - HEX0 [4] $end
$var wire 1 . HEX0 [3] $end
$var wire 1 / HEX0 [2] $end
$var wire 1 0 HEX0 [1] $end
$var wire 1 1 HEX0 [0] $end
$var wire 1 2 HEX1 [6] $end
$var wire 1 3 HEX1 [5] $end
$var wire 1 4 HEX1 [4] $end
$var wire 1 5 HEX1 [3] $end
$var wire 1 6 HEX1 [2] $end
$var wire 1 7 HEX1 [1] $end
$var wire 1 8 HEX1 [0] $end
$var wire 1 9 HEX2 [6] $end
$var wire 1 : HEX2 [5] $end
$var wire 1 ; HEX2 [4] $end
$var wire 1 < HEX2 [3] $end
$var wire 1 = HEX2 [2] $end
$var wire 1 > HEX2 [1] $end
$var wire 1 ? HEX2 [0] $end
$var wire 1 @ HEX3 [6] $end
$var wire 1 A HEX3 [5] $end
$var wire 1 B HEX3 [4] $end
$var wire 1 C HEX3 [3] $end
$var wire 1 D HEX3 [2] $end
$var wire 1 E HEX3 [1] $end
$var wire 1 F HEX3 [0] $end
$var wire 1 G HEX4 [6] $end
$var wire 1 H HEX4 [5] $end
$var wire 1 I HEX4 [4] $end
$var wire 1 J HEX4 [3] $end
$var wire 1 K HEX4 [2] $end
$var wire 1 L HEX4 [1] $end
$var wire 1 M HEX4 [0] $end
$var wire 1 N HEX5 [6] $end
$var wire 1 O HEX5 [5] $end
$var wire 1 P HEX5 [4] $end
$var wire 1 Q HEX5 [3] $end
$var wire 1 R HEX5 [2] $end
$var wire 1 S HEX5 [1] $end
$var wire 1 T HEX5 [0] $end
$var wire 1 U KEY [3] $end
$var wire 1 V KEY [2] $end
$var wire 1 W KEY [1] $end
$var wire 1 X KEY [0] $end
$var wire 1 Y LEDR [9] $end
$var wire 1 Z LEDR [8] $end
$var wire 1 [ LEDR [7] $end
$var wire 1 \ LEDR [6] $end
$var wire 1 ] LEDR [5] $end
$var wire 1 ^ LEDR [4] $end
$var wire 1 _ LEDR [3] $end
$var wire 1 ` LEDR [2] $end
$var wire 1 a LEDR [1] $end
$var wire 1 b LEDR [0] $end
$var wire 1 c MEM [7] $end
$var wire 1 d MEM [6] $end
$var wire 1 e MEM [5] $end
$var wire 1 f MEM [4] $end
$var wire 1 g MEM [3] $end
$var wire 1 h MEM [2] $end
$var wire 1 i MEM [1] $end
$var wire 1 j MEM [0] $end
$var wire 1 k PC_OUT [8] $end
$var wire 1 l PC_OUT [7] $end
$var wire 1 m PC_OUT [6] $end
$var wire 1 n PC_OUT [5] $end
$var wire 1 o PC_OUT [4] $end
$var wire 1 p PC_OUT [3] $end
$var wire 1 q PC_OUT [2] $end
$var wire 1 r PC_OUT [1] $end
$var wire 1 s PC_OUT [0] $end
$var wire 1 t SW [9] $end
$var wire 1 u SW [8] $end
$var wire 1 v SW [7] $end
$var wire 1 w SW [6] $end
$var wire 1 x SW [5] $end
$var wire 1 y SW [4] $end
$var wire 1 z SW [3] $end
$var wire 1 { SW [2] $end
$var wire 1 | SW [1] $end
$var wire 1 } SW [0] $end

$scope module i1 $end
$var wire 1 ~ gnd $end
$var wire 1 !! vcc $end
$var wire 1 "! unknown $end
$var wire 1 #! devoe $end
$var wire 1 $! devclrn $end
$var wire 1 %! devpor $end
$var wire 1 &! ww_devoe $end
$var wire 1 '! ww_devclrn $end
$var wire 1 (! ww_devpor $end
$var wire 1 )! ww_CLOCK_50 $end
$var wire 1 *! ww_KEY [3] $end
$var wire 1 +! ww_KEY [2] $end
$var wire 1 ,! ww_KEY [1] $end
$var wire 1 -! ww_KEY [0] $end
$var wire 1 .! ww_SW [9] $end
$var wire 1 /! ww_SW [8] $end
$var wire 1 0! ww_SW [7] $end
$var wire 1 1! ww_SW [6] $end
$var wire 1 2! ww_SW [5] $end
$var wire 1 3! ww_SW [4] $end
$var wire 1 4! ww_SW [3] $end
$var wire 1 5! ww_SW [2] $end
$var wire 1 6! ww_SW [1] $end
$var wire 1 7! ww_SW [0] $end
$var wire 1 8! ww_FPGA_RESET_N $end
$var wire 1 9! ww_LEDR [9] $end
$var wire 1 :! ww_LEDR [8] $end
$var wire 1 ;! ww_LEDR [7] $end
$var wire 1 <! ww_LEDR [6] $end
$var wire 1 =! ww_LEDR [5] $end
$var wire 1 >! ww_LEDR [4] $end
$var wire 1 ?! ww_LEDR [3] $end
$var wire 1 @! ww_LEDR [2] $end
$var wire 1 A! ww_LEDR [1] $end
$var wire 1 B! ww_LEDR [0] $end
$var wire 1 C! ww_PC_OUT [8] $end
$var wire 1 D! ww_PC_OUT [7] $end
$var wire 1 E! ww_PC_OUT [6] $end
$var wire 1 F! ww_PC_OUT [5] $end
$var wire 1 G! ww_PC_OUT [4] $end
$var wire 1 H! ww_PC_OUT [3] $end
$var wire 1 I! ww_PC_OUT [2] $end
$var wire 1 J! ww_PC_OUT [1] $end
$var wire 1 K! ww_PC_OUT [0] $end
$var wire 1 L! ww_HEX0 [6] $end
$var wire 1 M! ww_HEX0 [5] $end
$var wire 1 N! ww_HEX0 [4] $end
$var wire 1 O! ww_HEX0 [3] $end
$var wire 1 P! ww_HEX0 [2] $end
$var wire 1 Q! ww_HEX0 [1] $end
$var wire 1 R! ww_HEX0 [0] $end
$var wire 1 S! ww_HEX1 [6] $end
$var wire 1 T! ww_HEX1 [5] $end
$var wire 1 U! ww_HEX1 [4] $end
$var wire 1 V! ww_HEX1 [3] $end
$var wire 1 W! ww_HEX1 [2] $end
$var wire 1 X! ww_HEX1 [1] $end
$var wire 1 Y! ww_HEX1 [0] $end
$var wire 1 Z! ww_HEX2 [6] $end
$var wire 1 [! ww_HEX2 [5] $end
$var wire 1 \! ww_HEX2 [4] $end
$var wire 1 ]! ww_HEX2 [3] $end
$var wire 1 ^! ww_HEX2 [2] $end
$var wire 1 _! ww_HEX2 [1] $end
$var wire 1 `! ww_HEX2 [0] $end
$var wire 1 a! ww_HEX3 [6] $end
$var wire 1 b! ww_HEX3 [5] $end
$var wire 1 c! ww_HEX3 [4] $end
$var wire 1 d! ww_HEX3 [3] $end
$var wire 1 e! ww_HEX3 [2] $end
$var wire 1 f! ww_HEX3 [1] $end
$var wire 1 g! ww_HEX3 [0] $end
$var wire 1 h! ww_HEX4 [6] $end
$var wire 1 i! ww_HEX4 [5] $end
$var wire 1 j! ww_HEX4 [4] $end
$var wire 1 k! ww_HEX4 [3] $end
$var wire 1 l! ww_HEX4 [2] $end
$var wire 1 m! ww_HEX4 [1] $end
$var wire 1 n! ww_HEX4 [0] $end
$var wire 1 o! ww_HEX5 [6] $end
$var wire 1 p! ww_HEX5 [5] $end
$var wire 1 q! ww_HEX5 [4] $end
$var wire 1 r! ww_HEX5 [3] $end
$var wire 1 s! ww_HEX5 [2] $end
$var wire 1 t! ww_HEX5 [1] $end
$var wire 1 u! ww_HEX5 [0] $end
$var wire 1 v! ww_MEM [7] $end
$var wire 1 w! ww_MEM [6] $end
$var wire 1 x! ww_MEM [5] $end
$var wire 1 y! ww_MEM [4] $end
$var wire 1 z! ww_MEM [3] $end
$var wire 1 {! ww_MEM [2] $end
$var wire 1 |! ww_MEM [1] $end
$var wire 1 }! ww_MEM [0] $end
$var wire 1 ~! ww_bolso [7] $end
$var wire 1 !" ww_bolso [6] $end
$var wire 1 "" ww_bolso [5] $end
$var wire 1 #" ww_bolso [4] $end
$var wire 1 $" ww_bolso [3] $end
$var wire 1 %" ww_bolso [2] $end
$var wire 1 &" ww_bolso [1] $end
$var wire 1 '" ww_bolso [0] $end
$var wire 1 (" \MEM[0]~output_o\ $end
$var wire 1 )" \MEM[1]~output_o\ $end
$var wire 1 *" \MEM[2]~output_o\ $end
$var wire 1 +" \MEM[3]~output_o\ $end
$var wire 1 ," \MEM[4]~output_o\ $end
$var wire 1 -" \MEM[5]~output_o\ $end
$var wire 1 ." \MEM[6]~output_o\ $end
$var wire 1 /" \MEM[7]~output_o\ $end
$var wire 1 0" \LEDR[0]~output_o\ $end
$var wire 1 1" \LEDR[1]~output_o\ $end
$var wire 1 2" \LEDR[2]~output_o\ $end
$var wire 1 3" \LEDR[3]~output_o\ $end
$var wire 1 4" \LEDR[4]~output_o\ $end
$var wire 1 5" \LEDR[5]~output_o\ $end
$var wire 1 6" \LEDR[6]~output_o\ $end
$var wire 1 7" \LEDR[7]~output_o\ $end
$var wire 1 8" \LEDR[8]~output_o\ $end
$var wire 1 9" \LEDR[9]~output_o\ $end
$var wire 1 :" \PC_OUT[0]~output_o\ $end
$var wire 1 ;" \PC_OUT[1]~output_o\ $end
$var wire 1 <" \PC_OUT[2]~output_o\ $end
$var wire 1 =" \PC_OUT[3]~output_o\ $end
$var wire 1 >" \PC_OUT[4]~output_o\ $end
$var wire 1 ?" \PC_OUT[5]~output_o\ $end
$var wire 1 @" \PC_OUT[6]~output_o\ $end
$var wire 1 A" \PC_OUT[7]~output_o\ $end
$var wire 1 B" \PC_OUT[8]~output_o\ $end
$var wire 1 C" \HEX0[0]~output_o\ $end
$var wire 1 D" \HEX0[1]~output_o\ $end
$var wire 1 E" \HEX0[2]~output_o\ $end
$var wire 1 F" \HEX0[3]~output_o\ $end
$var wire 1 G" \HEX0[4]~output_o\ $end
$var wire 1 H" \HEX0[5]~output_o\ $end
$var wire 1 I" \HEX0[6]~output_o\ $end
$var wire 1 J" \HEX1[0]~output_o\ $end
$var wire 1 K" \HEX1[1]~output_o\ $end
$var wire 1 L" \HEX1[2]~output_o\ $end
$var wire 1 M" \HEX1[3]~output_o\ $end
$var wire 1 N" \HEX1[4]~output_o\ $end
$var wire 1 O" \HEX1[5]~output_o\ $end
$var wire 1 P" \HEX1[6]~output_o\ $end
$var wire 1 Q" \HEX2[0]~output_o\ $end
$var wire 1 R" \HEX2[1]~output_o\ $end
$var wire 1 S" \HEX2[2]~output_o\ $end
$var wire 1 T" \HEX2[3]~output_o\ $end
$var wire 1 U" \HEX2[4]~output_o\ $end
$var wire 1 V" \HEX2[5]~output_o\ $end
$var wire 1 W" \HEX2[6]~output_o\ $end
$var wire 1 X" \HEX3[0]~output_o\ $end
$var wire 1 Y" \HEX3[1]~output_o\ $end
$var wire 1 Z" \HEX3[2]~output_o\ $end
$var wire 1 [" \HEX3[3]~output_o\ $end
$var wire 1 \" \HEX3[4]~output_o\ $end
$var wire 1 ]" \HEX3[5]~output_o\ $end
$var wire 1 ^" \HEX3[6]~output_o\ $end
$var wire 1 _" \HEX4[0]~output_o\ $end
$var wire 1 `" \HEX4[1]~output_o\ $end
$var wire 1 a" \HEX4[2]~output_o\ $end
$var wire 1 b" \HEX4[3]~output_o\ $end
$var wire 1 c" \HEX4[4]~output_o\ $end
$var wire 1 d" \HEX4[5]~output_o\ $end
$var wire 1 e" \HEX4[6]~output_o\ $end
$var wire 1 f" \HEX5[0]~output_o\ $end
$var wire 1 g" \HEX5[1]~output_o\ $end
$var wire 1 h" \HEX5[2]~output_o\ $end
$var wire 1 i" \HEX5[3]~output_o\ $end
$var wire 1 j" \HEX5[4]~output_o\ $end
$var wire 1 k" \HEX5[5]~output_o\ $end
$var wire 1 l" \HEX5[6]~output_o\ $end
$var wire 1 m" \bolso[0]~output_o\ $end
$var wire 1 n" \bolso[1]~output_o\ $end
$var wire 1 o" \bolso[2]~output_o\ $end
$var wire 1 p" \bolso[3]~output_o\ $end
$var wire 1 q" \bolso[4]~output_o\ $end
$var wire 1 r" \bolso[5]~output_o\ $end
$var wire 1 s" \bolso[6]~output_o\ $end
$var wire 1 t" \bolso[7]~output_o\ $end
$var wire 1 u" \CLOCK_50~input_o\ $end
$var wire 1 v" \ROM1|memROM~11_combout\ $end
$var wire 1 w" \ROM1|memROM~14_combout\ $end
$var wire 1 x" \CPU|incrementaPC|Add0~2\ $end
$var wire 1 y" \CPU|incrementaPC|Add0~6\ $end
$var wire 1 z" \CPU|incrementaPC|Add0~10\ $end
$var wire 1 {" \CPU|incrementaPC|Add0~14\ $end
$var wire 1 |" \CPU|incrementaPC|Add0~18\ $end
$var wire 1 }" \CPU|incrementaPC|Add0~21_sumout\ $end
$var wire 1 ~" \ROM1|memROM~7_combout\ $end
$var wire 1 !# \ROM1|memROM~18_combout\ $end
$var wire 1 "# \ROM1|memROM~8_combout\ $end
$var wire 1 ## \ROM1|memROM~19_combout\ $end
$var wire 1 $# \CPU|LDESV|saida[0]~1_combout\ $end
$var wire 1 %# \CPU|MUX2|saida_MUX[5]~5_combout\ $end
$var wire 1 &# \ROM1|memROM~9_combout\ $end
$var wire 1 '# \CPU|incrementaPC|Add0~9_sumout\ $end
$var wire 1 (# \CPU|MUX2|saida_MUX[2]~2_combout\ $end
$var wire 1 )# \ROM1|memROM~12_combout\ $end
$var wire 1 *# \ROM1|memROM~15_combout\ $end
$var wire 1 +# \CPU|incrementaPC|Add0~5_sumout\ $end
$var wire 1 ,# \CPU|MUX2|saida_MUX[1]~1_combout\ $end
$var wire 1 -# \ROM1|memROM~10_combout\ $end
$var wire 1 .# \ROM1|memROM~13_combout\ $end
$var wire 1 /# \CPU|incrementaPC|Add0~1_sumout\ $end
$var wire 1 0# \CPU|MUX2|saida_MUX[0]~0_combout\ $end
$var wire 1 1# \ROM1|memROM~6_combout\ $end
$var wire 1 2# \ROM1|memROM~17_combout\ $end
$var wire 1 3# \CPU|decoderInstru|saida[9]~0_combout\ $end
$var wire 1 4# \CPU|incrementaPC|Add0~17_sumout\ $end
$var wire 1 5# \CPU|MUX2|saida_MUX[4]~4_combout\ $end
$var wire 1 6# \ROM1|memROM~2_combout\ $end
$var wire 1 7# \ROM1|memROM~21_combout\ $end
$var wire 1 8# \CPU|incrementaPC|Add0~22\ $end
$var wire 1 9# \CPU|incrementaPC|Add0~25_sumout\ $end
$var wire 1 :# \CPU|MUX2|saida_MUX[6]~6_combout\ $end
$var wire 1 ;# \CPU|incrementaPC|Add0~26\ $end
$var wire 1 <# \CPU|incrementaPC|Add0~29_sumout\ $end
$var wire 1 =# \CPU|MUX2|saida_MUX[7]~7_combout\ $end
$var wire 1 ># \ROM1|memROM~0_combout\ $end
$var wire 1 ?# \ROM1|memROM~22_combout\ $end
$var wire 1 @# \CPU|incrementaPC|Add0~30\ $end
$var wire 1 A# \CPU|incrementaPC|Add0~33_sumout\ $end
$var wire 1 B# \CPU|MUX2|saida_MUX[8]~8_combout\ $end
$var wire 1 C# \ROM1|memROM~4_combout\ $end
$var wire 1 D# \ROM1|memROM~5_combout\ $end
$var wire 1 E# \ROM1|memROM~16_combout\ $end
$var wire 1 F# \CPU|decoderInstru|Equal11~2_combout\ $end
$var wire 1 G# \CPU|decoderInstru|Equal11~3_combout\ $end
$var wire 1 H# \CPU|decoderInstru|saida~3_combout\ $end
$var wire 1 I# \CPU|decoderInstru|saida[4]~4_combout\ $end
$var wire 1 J# \CPU|decoderInstru|saida[4]~7_combout\ $end
$var wire 1 K# \CPU|decoderInstru|saida~2_combout\ $end
$var wire 1 L# \CPU|decoderInstru|Equal11~1_combout\ $end
$var wire 1 M# \comb~0_combout\ $end
$var wire 1 N# \CPU|decoderInstru|saida[1]~1_combout\ $end
$var wire 1 O# \ROM1|memROM~3_combout\ $end
$var wire 1 P# \buff3_K4|saida~0_combout\ $end
$var wire 1 Q# \comb~9_combout\ $end
$var wire 1 R# \SW[6]~input_o\ $end
$var wire 1 S# \RAM0|dado_out~8_combout\ $end
$var wire 1 T# \DEC1|Mux3~0_combout\ $end
$var wire 1 U# \RAM4|dado_out~0_combout\ $end
$var wire 1 V# \CPU|decoderInstru|Equal11~0_combout\ $end
$var wire 1 W# \RAM4|process_0~0_combout\ $end
$var wire 1 X# \RAM0|ram~586_combout\ $end
$var wire 1 Y# \RAM4|ram~586_combout\ $end
$var wire 1 Z# \RAM4|ram~231_q\ $end
$var wire 1 [# \RAM4|ram~572_combout\ $end
$var wire 1 \# \RAM0|ram~587_combout\ $end
$var wire 1 ]# \RAM4|ram~587_combout\ $end
$var wire 1 ^# \RAM4|ram~527_q\ $end
$var wire 1 _# \RAM4|ram~573_combout\ $end
$var wire 1 `# \RAM4|ram~574_combout\ $end
$var wire 1 a# \RAM0|ram~588_combout\ $end
$var wire 1 b# \RAM4|ram~588_combout\ $end
$var wire 1 c# \RAM4|ram~23_q\ $end
$var wire 1 d# \RAM0|ram~590_combout\ $end
$var wire 1 e# \RAM4|ram~590_combout\ $end
$var wire 1 f# \RAM4|ram~279_q\ $end
$var wire 1 g# \RAM0|ram~589_combout\ $end
$var wire 1 h# \RAM4|ram~589_combout\ $end
$var wire 1 i# \RAM4|ram~39_q\ $end
$var wire 1 j# \RAM0|ram~591_combout\ $end
$var wire 1 k# \RAM4|ram~591_combout\ $end
$var wire 1 l# \RAM4|ram~295_q\ $end
$var wire 1 m# \RAM4|ram~575_combout\ $end
$var wire 1 n# \RAM0|ram~592_combout\ $end
$var wire 1 o# \RAM4|ram~592_combout\ $end
$var wire 1 p# \RAM4|ram~31_q\ $end
$var wire 1 q# \RAM4|ram~576_combout\ $end
$var wire 1 r# \RAM0|ram~593_combout\ $end
$var wire 1 s# \RAM4|ram~593_combout\ $end
$var wire 1 t# \RAM4|ram~63_q\ $end
$var wire 1 u# \RAM0|ram~594_combout\ $end
$var wire 1 v# \RAM4|ram~594_combout\ $end
$var wire 1 w# \RAM4|ram~319_q\ $end
$var wire 1 x# \RAM4|ram~577_combout\ $end
$var wire 1 y# \RAM4|ram~578_combout\ $end
$var wire 1 z# \RAM0|dado_out[6]~36_combout\ $end
$var wire 1 {# \RAM0|dado_out[1]~16_combout\ $end
$var wire 1 |# \CPU|MUX1|saida_MUX[6]~2_combout\ $end
$var wire 1 }# \CPU|ULA1|saida[6]~6_combout\ $end
$var wire 1 ~# \CPU|decoderInstru|saida[5]~5_combout\ $end
$var wire 1 !$ \RAM0|process_0~0_combout\ $end
$var wire 1 "$ \RAM0|ram~595_combout\ $end
$var wire 1 #$ \RAM0|ram~231_q\ $end
$var wire 1 $$ \RAM0|ram~572_combout\ $end
$var wire 1 %$ \RAM0|ram~596_combout\ $end
$var wire 1 &$ \RAM0|ram~527_q\ $end
$var wire 1 '$ \RAM0|ram~573_combout\ $end
$var wire 1 ($ \RAM0|ram~574_combout\ $end
$var wire 1 )$ \RAM0|ram~597_combout\ $end
$var wire 1 *$ \RAM0|ram~23_q\ $end
$var wire 1 +$ \RAM0|ram~600_combout\ $end
$var wire 1 ,$ \RAM0|ram~279_q\ $end
$var wire 1 -$ \RAM0|ram~599_combout\ $end
$var wire 1 .$ \RAM0|ram~39_q\ $end
$var wire 1 /$ \RAM0|ram~601_combout\ $end
$var wire 1 0$ \RAM0|ram~295_q\ $end
$var wire 1 1$ \RAM0|ram~575_combout\ $end
$var wire 1 2$ \RAM0|ram~598_combout\ $end
$var wire 1 3$ \RAM0|ram~31_q\ $end
$var wire 1 4$ \RAM0|ram~576_combout\ $end
$var wire 1 5$ \RAM0|ram~602_combout\ $end
$var wire 1 6$ \RAM0|ram~63_q\ $end
$var wire 1 7$ \RAM0|ram~603_combout\ $end
$var wire 1 8$ \RAM0|ram~319_q\ $end
$var wire 1 9$ \RAM0|ram~577_combout\ $end
$var wire 1 :$ \RAM0|ram~578_combout\ $end
$var wire 1 ;$ \RAM0|dado_out[6]~28_combout\ $end
$var wire 1 <$ \RAM4|dado_out[6]~7_combout\ $end
$var wire 1 =$ \CPU|MUX1|saida_MUX[6]~9_combout\ $end
$var wire 1 >$ \SW[5]~input_o\ $end
$var wire 1 ?$ \SW[4]~input_o\ $end
$var wire 1 @$ \SW[3]~input_o\ $end
$var wire 1 A$ \SW[2]~input_o\ $end
$var wire 1 B$ \SW[1]~input_o\ $end
$var wire 1 C$ \CPU|ULA1|Add0~34_cout\ $end
$var wire 1 D$ \CPU|ULA1|Add0~1_sumout\ $end
$var wire 1 E$ \comb~2_combout\ $end
$var wire 1 F$ \FPGA_RESET_N~input_o\ $end
$var wire 1 G$ \buff3_K4|saida~1_combout\ $end
$var wire 1 H$ \comb~8_combout\ $end
$var wire 1 I$ \KEY[1]~input_o\ $end
$var wire 1 J$ \KEY[3]~input_o\ $end
$var wire 1 K$ \RAM0|dado_out[0]~10_combout\ $end
$var wire 1 L$ \SW[0]~input_o\ $end
$var wire 1 M$ \KEY[2]~input_o\ $end
$var wire 1 N$ \RAM0|dado_out[0]~11_combout\ $end
$var wire 1 O$ \KEY[0]~input_o\ $end
$var wire 1 P$ \detectorK0|saidaQ~0_combout\ $end
$var wire 1 Q$ \detectorK0|saidaQ~q\ $end
$var wire 1 R$ \detectorK0|saida~combout\ $end
$var wire 1 S$ \comb~5_combout\ $end
$var wire 1 T$ \comb~10_combout\ $end
$var wire 1 U$ \FLAG|DOUT~q\ $end
$var wire 1 V$ \buff3_K0|saida~0_combout\ $end
$var wire 1 W$ \SW[8]~input_o\ $end
$var wire 1 X$ \SW[9]~input_o\ $end
$var wire 1 Y$ \RAM0|dado_out[0]~12_combout\ $end
$var wire 1 Z$ \RAM0|dado_out[0]~32_combout\ $end
$var wire 1 [$ \RAM0|dado_out[0]~15_combout\ $end
$var wire 1 \$ \CPU|MUX1|saida_MUX[0]~0_combout\ $end
$var wire 1 ]$ \CPU|ULA1|saida~0_combout\ $end
$var wire 1 ^$ \RAM0|ram~225_q\ $end
$var wire 1 _$ \RAM0|ram~529_combout\ $end
$var wire 1 `$ \RAM0|ram~521_q\ $end
$var wire 1 a$ \RAM0|ram~530_combout\ $end
$var wire 1 b$ \RAM0|ram~531_combout\ $end
$var wire 1 c$ \RAM0|ram~17_q\ $end
$var wire 1 d$ \RAM0|ram~25_q\ $end
$var wire 1 e$ \RAM0|ram~33_q\ $end
$var wire 1 f$ \RAM0|ram~532_combout\ $end
$var wire 1 g$ \RAM0|ram~273_q\ $end
$var wire 1 h$ \RAM0|ram~289_q\ $end
$var wire 1 i$ \RAM0|ram~533_combout\ $end
$var wire 1 j$ \RAM0|ram~57_q\ $end
$var wire 1 k$ \RAM0|ram~534_combout\ $end
$var wire 1 l$ \RAM0|ram~313_q\ $end
$var wire 1 m$ \RAM0|ram~535_combout\ $end
$var wire 1 n$ \RAM0|ram~536_combout\ $end
$var wire 1 o$ \RAM0|dado_out[0]~9_combout\ $end
$var wire 1 p$ \RAM0|dado_out[0]~13_combout\ $end
$var wire 1 q$ \CPU|MUX1|saida_MUX[0]~3_combout\ $end
$var wire 1 r$ \CPU|ULA1|Add0~2\ $end
$var wire 1 s$ \CPU|ULA1|Add0~5_sumout\ $end
$var wire 1 t$ \buff3_7_0|saida[1]~0_combout\ $end
$var wire 1 u$ \RAM4|ram~226_q\ $end
$var wire 1 v$ \RAM4|ram~537_combout\ $end
$var wire 1 w$ \RAM4|ram~522_q\ $end
$var wire 1 x$ \RAM4|ram~538_combout\ $end
$var wire 1 y$ \RAM4|ram~539_combout\ $end
$var wire 1 z$ \RAM4|ram~18_q\ $end
$var wire 1 {$ \RAM4|ram~274_q\ $end
$var wire 1 |$ \RAM4|ram~34_q\ $end
$var wire 1 }$ \RAM4|ram~290_q\ $end
$var wire 1 ~$ \RAM4|ram~540_combout\ $end
$var wire 1 !% \RAM4|ram~26_q\ $end
$var wire 1 "% \RAM4|ram~541_combout\ $end
$var wire 1 #% \RAM4|ram~58_q\ $end
$var wire 1 $% \RAM4|ram~314_q\ $end
$var wire 1 %% \RAM4|ram~542_combout\ $end
$var wire 1 &% \RAM4|ram~543_combout\ $end
$var wire 1 '% \RAM4|dado_out[1]~2_combout\ $end
$var wire 1 (% \CPU|MUX1|saida_MUX[1]~1_combout\ $end
$var wire 1 )% \CPU|ULA1|saida[1]~1_combout\ $end
$var wire 1 *% \RAM0|ram~226_q\ $end
$var wire 1 +% \RAM0|ram~537_combout\ $end
$var wire 1 ,% \RAM0|ram~522_q\ $end
$var wire 1 -% \RAM0|ram~538_combout\ $end
$var wire 1 .% \RAM0|ram~539_combout\ $end
$var wire 1 /% \RAM0|ram~18_q\ $end
$var wire 1 0% \RAM0|ram~274_q\ $end
$var wire 1 1% \RAM0|ram~34_q\ $end
$var wire 1 2% \RAM0|ram~290_q\ $end
$var wire 1 3% \RAM0|ram~540_combout\ $end
$var wire 1 4% \RAM0|ram~26_q\ $end
$var wire 1 5% \RAM0|ram~541_combout\ $end
$var wire 1 6% \RAM0|ram~58_q\ $end
$var wire 1 7% \RAM0|ram~314_q\ $end
$var wire 1 8% \RAM0|ram~542_combout\ $end
$var wire 1 9% \RAM0|ram~543_combout\ $end
$var wire 1 :% \RAM0|dado_out[1]~18_combout\ $end
$var wire 1 ;% \CPU|MUX1|saida_MUX[1]~5_combout\ $end
$var wire 1 <% \CPU|ULA1|Add0~6\ $end
$var wire 1 =% \CPU|ULA1|Add0~9_sumout\ $end
$var wire 1 >% \buff3_7_0|saida[2]~1_combout\ $end
$var wire 1 ?% \RAM4|ram~227_q\ $end
$var wire 1 @% \RAM4|ram~544_combout\ $end
$var wire 1 A% \RAM4|ram~523_q\ $end
$var wire 1 B% \RAM4|ram~545_combout\ $end
$var wire 1 C% \RAM4|ram~546_combout\ $end
$var wire 1 D% \RAM4|ram~19_q\ $end
$var wire 1 E% \RAM4|ram~275_q\ $end
$var wire 1 F% \RAM4|ram~35_q\ $end
$var wire 1 G% \RAM4|ram~291_q\ $end
$var wire 1 H% \RAM4|ram~547_combout\ $end
$var wire 1 I% \RAM4|ram~27_q\ $end
$var wire 1 J% \RAM4|ram~548_combout\ $end
$var wire 1 K% \RAM4|ram~59_q\ $end
$var wire 1 L% \RAM4|ram~315_q\ $end
$var wire 1 M% \RAM4|ram~549_combout\ $end
$var wire 1 N% \RAM4|ram~550_combout\ $end
$var wire 1 O% \RAM4|dado_out[2]~3_combout\ $end
$var wire 1 P% \CPU|ULA1|saida[2]~2_combout\ $end
$var wire 1 Q% \RAM0|ram~227_q\ $end
$var wire 1 R% \RAM0|ram~544_combout\ $end
$var wire 1 S% \RAM0|ram~523_q\ $end
$var wire 1 T% \RAM0|ram~545_combout\ $end
$var wire 1 U% \RAM0|ram~546_combout\ $end
$var wire 1 V% \RAM0|ram~19_q\ $end
$var wire 1 W% \RAM0|ram~275_q\ $end
$var wire 1 X% \RAM0|ram~35_q\ $end
$var wire 1 Y% \RAM0|ram~291_q\ $end
$var wire 1 Z% \RAM0|ram~547_combout\ $end
$var wire 1 [% \RAM0|ram~27_q\ $end
$var wire 1 \% \RAM0|ram~548_combout\ $end
$var wire 1 ]% \RAM0|ram~59_q\ $end
$var wire 1 ^% \RAM0|ram~315_q\ $end
$var wire 1 _% \RAM0|ram~549_combout\ $end
$var wire 1 `% \RAM0|ram~550_combout\ $end
$var wire 1 a% \RAM0|dado_out[2]~20_combout\ $end
$var wire 1 b% \CPU|MUX1|saida_MUX[2]~4_combout\ $end
$var wire 1 c% \CPU|ULA1|Add0~10\ $end
$var wire 1 d% \CPU|ULA1|Add0~13_sumout\ $end
$var wire 1 e% \RAM4|ram~228_q\ $end
$var wire 1 f% \RAM4|ram~551_combout\ $end
$var wire 1 g% \RAM4|ram~524_q\ $end
$var wire 1 h% \RAM4|ram~552_combout\ $end
$var wire 1 i% \RAM4|ram~553_combout\ $end
$var wire 1 j% \RAM4|ram~20_q\ $end
$var wire 1 k% \RAM4|ram~276_q\ $end
$var wire 1 l% \RAM4|ram~36_q\ $end
$var wire 1 m% \RAM4|ram~292_q\ $end
$var wire 1 n% \RAM4|ram~554_combout\ $end
$var wire 1 o% \RAM4|ram~28_q\ $end
$var wire 1 p% \RAM4|ram~555_combout\ $end
$var wire 1 q% \RAM4|ram~60_q\ $end
$var wire 1 r% \RAM4|ram~316_q\ $end
$var wire 1 s% \RAM4|ram~556_combout\ $end
$var wire 1 t% \RAM4|ram~557_combout\ $end
$var wire 1 u% \RAM0|dado_out[3]~33_combout\ $end
$var wire 1 v% \CPU|ULA1|saida[3]~3_combout\ $end
$var wire 1 w% \RAM0|ram~228_q\ $end
$var wire 1 x% \RAM0|ram~551_combout\ $end
$var wire 1 y% \RAM0|ram~524_q\ $end
$var wire 1 z% \RAM0|ram~552_combout\ $end
$var wire 1 {% \RAM0|ram~553_combout\ $end
$var wire 1 |% \RAM0|ram~20_q\ $end
$var wire 1 }% \RAM0|ram~276_q\ $end
$var wire 1 ~% \RAM0|ram~36_q\ $end
$var wire 1 !& \RAM0|ram~292_q\ $end
$var wire 1 "& \RAM0|ram~554_combout\ $end
$var wire 1 #& \RAM0|ram~28_q\ $end
$var wire 1 $& \RAM0|ram~555_combout\ $end
$var wire 1 %& \RAM0|ram~60_q\ $end
$var wire 1 && \RAM0|ram~316_q\ $end
$var wire 1 '& \RAM0|ram~556_combout\ $end
$var wire 1 (& \RAM0|ram~557_combout\ $end
$var wire 1 )& \RAM0|dado_out[3]~22_combout\ $end
$var wire 1 *& \RAM4|dado_out[3]~4_combout\ $end
$var wire 1 +& \CPU|MUX1|saida_MUX[3]~6_combout\ $end
$var wire 1 ,& \CPU|ULA1|Add0~14\ $end
$var wire 1 -& \CPU|ULA1|Add0~17_sumout\ $end
$var wire 1 .& \RAM4|ram~229_q\ $end
$var wire 1 /& \RAM4|ram~558_combout\ $end
$var wire 1 0& \RAM4|ram~525_q\ $end
$var wire 1 1& \RAM4|ram~559_combout\ $end
$var wire 1 2& \RAM4|ram~560_combout\ $end
$var wire 1 3& \RAM4|ram~21_q\ $end
$var wire 1 4& \RAM4|ram~277_q\ $end
$var wire 1 5& \RAM4|ram~37_q\ $end
$var wire 1 6& \RAM4|ram~293_q\ $end
$var wire 1 7& \RAM4|ram~561_combout\ $end
$var wire 1 8& \RAM4|ram~29_q\ $end
$var wire 1 9& \RAM4|ram~562_combout\ $end
$var wire 1 :& \RAM4|ram~61_q\ $end
$var wire 1 ;& \RAM4|ram~317_q\ $end
$var wire 1 <& \RAM4|ram~563_combout\ $end
$var wire 1 =& \RAM4|ram~564_combout\ $end
$var wire 1 >& \RAM0|dado_out[4]~34_combout\ $end
$var wire 1 ?& \CPU|ULA1|saida[4]~4_combout\ $end
$var wire 1 @& \RAM0|ram~229_q\ $end
$var wire 1 A& \RAM0|ram~558_combout\ $end
$var wire 1 B& \RAM0|ram~525_q\ $end
$var wire 1 C& \RAM0|ram~559_combout\ $end
$var wire 1 D& \RAM0|ram~560_combout\ $end
$var wire 1 E& \RAM0|ram~21_q\ $end
$var wire 1 F& \RAM0|ram~277_q\ $end
$var wire 1 G& \RAM0|ram~37_q\ $end
$var wire 1 H& \RAM0|ram~293_q\ $end
$var wire 1 I& \RAM0|ram~561_combout\ $end
$var wire 1 J& \RAM0|ram~29_q\ $end
$var wire 1 K& \RAM0|ram~562_combout\ $end
$var wire 1 L& \RAM0|ram~61_q\ $end
$var wire 1 M& \RAM0|ram~317_q\ $end
$var wire 1 N& \RAM0|ram~563_combout\ $end
$var wire 1 O& \RAM0|ram~564_combout\ $end
$var wire 1 P& \RAM0|dado_out[4]~24_combout\ $end
$var wire 1 Q& \RAM4|dado_out[4]~5_combout\ $end
$var wire 1 R& \CPU|MUX1|saida_MUX[4]~7_combout\ $end
$var wire 1 S& \CPU|ULA1|Add0~18\ $end
$var wire 1 T& \CPU|ULA1|Add0~21_sumout\ $end
$var wire 1 U& \RAM4|ram~230_q\ $end
$var wire 1 V& \RAM4|ram~565_combout\ $end
$var wire 1 W& \RAM4|ram~526_q\ $end
$var wire 1 X& \RAM4|ram~566_combout\ $end
$var wire 1 Y& \RAM4|ram~567_combout\ $end
$var wire 1 Z& \RAM4|ram~22_q\ $end
$var wire 1 [& \RAM4|ram~278_q\ $end
$var wire 1 \& \RAM4|ram~38_q\ $end
$var wire 1 ]& \RAM4|ram~294_q\ $end
$var wire 1 ^& \RAM4|ram~568_combout\ $end
$var wire 1 _& \RAM4|ram~30_q\ $end
$var wire 1 `& \RAM4|ram~569_combout\ $end
$var wire 1 a& \RAM4|ram~62_q\ $end
$var wire 1 b& \RAM4|ram~318_q\ $end
$var wire 1 c& \RAM4|ram~570_combout\ $end
$var wire 1 d& \RAM4|ram~571_combout\ $end
$var wire 1 e& \RAM0|dado_out[5]~35_combout\ $end
$var wire 1 f& \CPU|ULA1|saida[5]~5_combout\ $end
$var wire 1 g& \RAM0|ram~230_q\ $end
$var wire 1 h& \RAM0|ram~565_combout\ $end
$var wire 1 i& \RAM0|ram~526_q\ $end
$var wire 1 j& \RAM0|ram~566_combout\ $end
$var wire 1 k& \RAM0|ram~567_combout\ $end
$var wire 1 l& \RAM0|ram~22_q\ $end
$var wire 1 m& \RAM0|ram~278_q\ $end
$var wire 1 n& \RAM0|ram~38_q\ $end
$var wire 1 o& \RAM0|ram~294_q\ $end
$var wire 1 p& \RAM0|ram~568_combout\ $end
$var wire 1 q& \RAM0|ram~30_q\ $end
$var wire 1 r& \RAM0|ram~569_combout\ $end
$var wire 1 s& \RAM0|ram~62_q\ $end
$var wire 1 t& \RAM0|ram~318_q\ $end
$var wire 1 u& \RAM0|ram~570_combout\ $end
$var wire 1 v& \RAM0|ram~571_combout\ $end
$var wire 1 w& \RAM0|dado_out[5]~26_combout\ $end
$var wire 1 x& \RAM4|dado_out[5]~6_combout\ $end
$var wire 1 y& \CPU|MUX1|saida_MUX[5]~8_combout\ $end
$var wire 1 z& \CPU|ULA1|Add0~22\ $end
$var wire 1 {& \CPU|ULA1|Add0~25_sumout\ $end
$var wire 1 |& \SW[7]~input_o\ $end
$var wire 1 }& \RAM4|ram~232_q\ $end
$var wire 1 ~& \RAM4|ram~579_combout\ $end
$var wire 1 !' \RAM4|ram~528_q\ $end
$var wire 1 "' \RAM4|ram~580_combout\ $end
$var wire 1 #' \RAM4|ram~581_combout\ $end
$var wire 1 $' \RAM4|ram~24_q\ $end
$var wire 1 %' \RAM4|ram~280_q\ $end
$var wire 1 &' \RAM4|ram~40_q\ $end
$var wire 1 '' \RAM4|ram~296_q\ $end
$var wire 1 (' \RAM4|ram~582_combout\ $end
$var wire 1 )' \RAM4|ram~32_q\ $end
$var wire 1 *' \RAM4|ram~583_combout\ $end
$var wire 1 +' \RAM4|ram~64_q\ $end
$var wire 1 ,' \RAM4|ram~320_q\ $end
$var wire 1 -' \RAM4|ram~584_combout\ $end
$var wire 1 .' \RAM4|ram~585_combout\ $end
$var wire 1 /' \RAM0|dado_out[7]~37_combout\ $end
$var wire 1 0' \CPU|ULA1|saida[7]~7_combout\ $end
$var wire 1 1' \RAM0|ram~232_q\ $end
$var wire 1 2' \RAM0|ram~579_combout\ $end
$var wire 1 3' \RAM0|ram~528_q\ $end
$var wire 1 4' \RAM0|ram~580_combout\ $end
$var wire 1 5' \RAM0|ram~581_combout\ $end
$var wire 1 6' \RAM0|ram~24_q\ $end
$var wire 1 7' \RAM0|ram~280_q\ $end
$var wire 1 8' \RAM0|ram~40_q\ $end
$var wire 1 9' \RAM0|ram~296_q\ $end
$var wire 1 :' \RAM0|ram~582_combout\ $end
$var wire 1 ;' \RAM0|ram~32_q\ $end
$var wire 1 <' \RAM0|ram~583_combout\ $end
$var wire 1 =' \RAM0|ram~64_q\ $end
$var wire 1 >' \RAM0|ram~320_q\ $end
$var wire 1 ?' \RAM0|ram~584_combout\ $end
$var wire 1 @' \RAM0|ram~585_combout\ $end
$var wire 1 A' \RAM0|dado_out[7]~30_combout\ $end
$var wire 1 B' \RAM4|dado_out[7]~8_combout\ $end
$var wire 1 C' \CPU|MUX1|saida_MUX[7]~10_combout\ $end
$var wire 1 D' \CPU|ULA1|Add0~26\ $end
$var wire 1 E' \CPU|ULA1|Add0~29_sumout\ $end
$var wire 1 F' \CPU|decoderInstru|saida[2]~6_combout\ $end
$var wire 1 G' \CPU|FLAG|DOUT~0_combout\ $end
$var wire 1 H' \CPU|ULA1|saida[7]~8_combout\ $end
$var wire 1 I' \CPU|ULA1|saida[6]~9_combout\ $end
$var wire 1 J' \CPU|ULA1|saida[5]~10_combout\ $end
$var wire 1 K' \CPU|ULA1|saida[4]~11_combout\ $end
$var wire 1 L' \CPU|ULA1|saida[3]~12_combout\ $end
$var wire 1 M' \CPU|FLAG|DOUT~1_combout\ $end
$var wire 1 N' \CPU|FLAG|DOUT~2_combout\ $end
$var wire 1 O' \CPU|FLAG|DOUT~3_combout\ $end
$var wire 1 P' \CPU|FLAG|DOUT~4_combout\ $end
$var wire 1 Q' \CPU|FLAG|DOUT~5_combout\ $end
$var wire 1 R' \CPU|FLAG|DOUT~q\ $end
$var wire 1 S' \CPU|LDESV|saida[0]~0_combout\ $end
$var wire 1 T' \CPU|incrementaPC|Add0~13_sumout\ $end
$var wire 1 U' \CPU|MUX2|saida_MUX[3]~3_combout\ $end
$var wire 1 V' \ROM1|memROM~1_combout\ $end
$var wire 1 W' \ROM1|memROM~20_combout\ $end
$var wire 1 X' \RAM4|ram~225_q\ $end
$var wire 1 Y' \RAM4|ram~529_combout\ $end
$var wire 1 Z' \RAM4|ram~521_q\ $end
$var wire 1 [' \RAM4|ram~530_combout\ $end
$var wire 1 \' \RAM4|ram~531_combout\ $end
$var wire 1 ]' \RAM4|ram~17_q\ $end
$var wire 1 ^' \RAM4|ram~33_q\ $end
$var wire 1 _' \RAM4|ram~532_combout\ $end
$var wire 1 `' \RAM4|ram~273_q\ $end
$var wire 1 a' \RAM4|ram~289_q\ $end
$var wire 1 b' \RAM4|ram~533_combout\ $end
$var wire 1 c' \RAM4|ram~25_q\ $end
$var wire 1 d' \RAM4|ram~57_q\ $end
$var wire 1 e' \RAM4|ram~534_combout\ $end
$var wire 1 f' \RAM4|ram~313_q\ $end
$var wire 1 g' \RAM4|ram~535_combout\ $end
$var wire 1 h' \RAM4|ram~536_combout\ $end
$var wire 1 i' \RAM4|dado_out[0]~1_combout\ $end
$var wire 1 j' \RAM0|dado_out[0]~14_combout\ $end
$var wire 1 k' \RAM0|dado_out[0]~17_combout\ $end
$var wire 1 l' \RAM0|dado_out[1]~19_combout\ $end
$var wire 1 m' \RAM0|dado_out[2]~21_combout\ $end
$var wire 1 n' \RAM0|dado_out[3]~23_combout\ $end
$var wire 1 o' \RAM0|dado_out[4]~25_combout\ $end
$var wire 1 p' \RAM0|dado_out[5]~27_combout\ $end
$var wire 1 q' \RAM0|dado_out[6]~29_combout\ $end
$var wire 1 r' \RAM0|dado_out[7]~31_combout\ $end
$var wire 1 s' \comb~1_combout\ $end
$var wire 1 t' \REGled2|DOUT~q\ $end
$var wire 1 u' \REGled1|DOUT~q\ $end
$var wire 1 v' \comb~3_combout\ $end
$var wire 1 w' \conv0|rascSaida7seg[0]~0_combout\ $end
$var wire 1 x' \conv0|rascSaida7seg[1]~1_combout\ $end
$var wire 1 y' \conv0|rascSaida7seg[2]~2_combout\ $end
$var wire 1 z' \conv0|rascSaida7seg[3]~3_combout\ $end
$var wire 1 {' \conv0|rascSaida7seg[4]~4_combout\ $end
$var wire 1 |' \conv0|rascSaida7seg[5]~5_combout\ $end
$var wire 1 }' \conv0|rascSaida7seg[6]~6_combout\ $end
$var wire 1 ~' \comb~4_combout\ $end
$var wire 1 !( \conv2|rascSaida7seg[0]~0_combout\ $end
$var wire 1 "( \conv2|rascSaida7seg[1]~1_combout\ $end
$var wire 1 #( \conv2|rascSaida7seg[2]~2_combout\ $end
$var wire 1 $( \conv2|rascSaida7seg[3]~3_combout\ $end
$var wire 1 %( \conv2|rascSaida7seg[4]~4_combout\ $end
$var wire 1 &( \conv2|rascSaida7seg[5]~5_combout\ $end
$var wire 1 '( \conv2|rascSaida7seg[6]~6_combout\ $end
$var wire 1 (( \comb~6_combout\ $end
$var wire 1 )( \conv3|rascSaida7seg[0]~0_combout\ $end
$var wire 1 *( \conv3|rascSaida7seg[1]~1_combout\ $end
$var wire 1 +( \conv3|rascSaida7seg[2]~2_combout\ $end
$var wire 1 ,( \conv3|rascSaida7seg[3]~3_combout\ $end
$var wire 1 -( \conv3|rascSaida7seg[4]~4_combout\ $end
$var wire 1 .( \conv3|rascSaida7seg[5]~5_combout\ $end
$var wire 1 /( \conv3|rascSaida7seg[6]~6_combout\ $end
$var wire 1 0( \comb~7_combout\ $end
$var wire 1 1( \conv4|rascSaida7seg[0]~0_combout\ $end
$var wire 1 2( \conv4|rascSaida7seg[1]~1_combout\ $end
$var wire 1 3( \conv4|rascSaida7seg[2]~2_combout\ $end
$var wire 1 4( \conv4|rascSaida7seg[3]~3_combout\ $end
$var wire 1 5( \conv4|rascSaida7seg[4]~4_combout\ $end
$var wire 1 6( \conv4|rascSaida7seg[5]~5_combout\ $end
$var wire 1 7( \conv4|rascSaida7seg[6]~6_combout\ $end
$var wire 1 8( \reg4b4|DOUT\ [3] $end
$var wire 1 9( \reg4b4|DOUT\ [2] $end
$var wire 1 :( \reg4b4|DOUT\ [1] $end
$var wire 1 ;( \reg4b4|DOUT\ [0] $end
$var wire 1 <( \reg4b2|DOUT\ [3] $end
$var wire 1 =( \reg4b2|DOUT\ [2] $end
$var wire 1 >( \reg4b2|DOUT\ [1] $end
$var wire 1 ?( \reg4b2|DOUT\ [0] $end
$var wire 1 @( \CPU|REGA|DOUT\ [7] $end
$var wire 1 A( \CPU|REGA|DOUT\ [6] $end
$var wire 1 B( \CPU|REGA|DOUT\ [5] $end
$var wire 1 C( \CPU|REGA|DOUT\ [4] $end
$var wire 1 D( \CPU|REGA|DOUT\ [3] $end
$var wire 1 E( \CPU|REGA|DOUT\ [2] $end
$var wire 1 F( \CPU|REGA|DOUT\ [1] $end
$var wire 1 G( \CPU|REGA|DOUT\ [0] $end
$var wire 1 H( \REGleds|DOUT\ [7] $end
$var wire 1 I( \REGleds|DOUT\ [6] $end
$var wire 1 J( \REGleds|DOUT\ [5] $end
$var wire 1 K( \REGleds|DOUT\ [4] $end
$var wire 1 L( \REGleds|DOUT\ [3] $end
$var wire 1 M( \REGleds|DOUT\ [2] $end
$var wire 1 N( \REGleds|DOUT\ [1] $end
$var wire 1 O( \REGleds|DOUT\ [0] $end
$var wire 1 P( \CPU|RET|DOUT\ [8] $end
$var wire 1 Q( \CPU|RET|DOUT\ [7] $end
$var wire 1 R( \CPU|RET|DOUT\ [6] $end
$var wire 1 S( \CPU|RET|DOUT\ [5] $end
$var wire 1 T( \CPU|RET|DOUT\ [4] $end
$var wire 1 U( \CPU|RET|DOUT\ [3] $end
$var wire 1 V( \CPU|RET|DOUT\ [2] $end
$var wire 1 W( \CPU|RET|DOUT\ [1] $end
$var wire 1 X( \CPU|RET|DOUT\ [0] $end
$var wire 1 Y( \reg4b0|DOUT\ [3] $end
$var wire 1 Z( \reg4b0|DOUT\ [2] $end
$var wire 1 [( \reg4b0|DOUT\ [1] $end
$var wire 1 \( \reg4b0|DOUT\ [0] $end
$var wire 1 ]( \reg4b3|DOUT\ [3] $end
$var wire 1 ^( \reg4b3|DOUT\ [2] $end
$var wire 1 _( \reg4b3|DOUT\ [1] $end
$var wire 1 `( \reg4b3|DOUT\ [0] $end
$var wire 1 a( \CPU|PC|DOUT\ [8] $end
$var wire 1 b( \CPU|PC|DOUT\ [7] $end
$var wire 1 c( \CPU|PC|DOUT\ [6] $end
$var wire 1 d( \CPU|PC|DOUT\ [5] $end
$var wire 1 e( \CPU|PC|DOUT\ [4] $end
$var wire 1 f( \CPU|PC|DOUT\ [3] $end
$var wire 1 g( \CPU|PC|DOUT\ [2] $end
$var wire 1 h( \CPU|PC|DOUT\ [1] $end
$var wire 1 i( \CPU|PC|DOUT\ [0] $end
$var wire 1 j( \CPU|ULA1|ALT_INV_Add0~1_sumout\ $end
$var wire 1 k( \CPU|incrementaPC|ALT_INV_Add0~1_sumout\ $end
$var wire 1 l( \CPU|incrementaPC|ALT_INV_Add0~33_sumout\ $end
$var wire 1 m( \CPU|REGA|ALT_INV_DOUT\ [7] $end
$var wire 1 n( \CPU|REGA|ALT_INV_DOUT\ [6] $end
$var wire 1 o( \CPU|REGA|ALT_INV_DOUT\ [5] $end
$var wire 1 p( \CPU|REGA|ALT_INV_DOUT\ [4] $end
$var wire 1 q( \CPU|REGA|ALT_INV_DOUT\ [3] $end
$var wire 1 r( \CPU|REGA|ALT_INV_DOUT\ [2] $end
$var wire 1 s( \CPU|REGA|ALT_INV_DOUT\ [1] $end
$var wire 1 t( \CPU|REGA|ALT_INV_DOUT\ [0] $end
$var wire 1 u( \CPU|ULA1|ALT_INV_Add0~5_sumout\ $end
$var wire 1 v( \CPU|incrementaPC|ALT_INV_Add0~21_sumout\ $end
$var wire 1 w( \CPU|incrementaPC|ALT_INV_Add0~17_sumout\ $end
$var wire 1 x( \CPU|incrementaPC|ALT_INV_Add0~13_sumout\ $end
$var wire 1 y( \CPU|incrementaPC|ALT_INV_Add0~25_sumout\ $end
$var wire 1 z( \CPU|incrementaPC|ALT_INV_Add0~9_sumout\ $end
$var wire 1 {( \CPU|incrementaPC|ALT_INV_Add0~29_sumout\ $end
$var wire 1 |( \CPU|incrementaPC|ALT_INV_Add0~5_sumout\ $end
$var wire 1 }( \CPU|RET|ALT_INV_DOUT\ [8] $end
$var wire 1 ~( \CPU|RET|ALT_INV_DOUT\ [7] $end
$var wire 1 !) \CPU|RET|ALT_INV_DOUT\ [6] $end
$var wire 1 ") \CPU|RET|ALT_INV_DOUT\ [5] $end
$var wire 1 #) \CPU|RET|ALT_INV_DOUT\ [4] $end
$var wire 1 $) \CPU|RET|ALT_INV_DOUT\ [3] $end
$var wire 1 %) \CPU|RET|ALT_INV_DOUT\ [2] $end
$var wire 1 &) \CPU|RET|ALT_INV_DOUT\ [1] $end
$var wire 1 ') \CPU|RET|ALT_INV_DOUT\ [0] $end
$var wire 1 () \ROM1|ALT_INV_memROM~21_combout\ $end
$var wire 1 )) \ROM1|ALT_INV_memROM~20_combout\ $end
$var wire 1 *) \CPU|decoderInstru|ALT_INV_saida[9]~0_combout\ $end
$var wire 1 +) \CPU|LDESV|ALT_INV_saida[0]~0_combout\ $end
$var wire 1 ,) \CPU|FLAG|ALT_INV_DOUT~q\ $end
$var wire 1 -) \ROM1|ALT_INV_memROM~19_combout\ $end
$var wire 1 .) \ROM1|ALT_INV_memROM~18_combout\ $end
$var wire 1 /) \ROM1|ALT_INV_memROM~17_combout\ $end
$var wire 1 0) \ROM1|ALT_INV_memROM~16_combout\ $end
$var wire 1 1) \ROM1|ALT_INV_memROM~15_combout\ $end
$var wire 1 2) \ROM1|ALT_INV_memROM~14_combout\ $end
$var wire 1 3) \ROM1|ALT_INV_memROM~13_combout\ $end
$var wire 1 4) \RAM4|ALT_INV_process_0~0_combout\ $end
$var wire 1 5) \ALT_INV_comb~0_combout\ $end
$var wire 1 6) \ROM1|ALT_INV_memROM~12_combout\ $end
$var wire 1 7) \ROM1|ALT_INV_memROM~11_combout\ $end
$var wire 1 8) \ROM1|ALT_INV_memROM~10_combout\ $end
$var wire 1 9) \ROM1|ALT_INV_memROM~9_combout\ $end
$var wire 1 :) \CPU|decoderInstru|ALT_INV_Equal11~0_combout\ $end
$var wire 1 ;) \ROM1|ALT_INV_memROM~8_combout\ $end
$var wire 1 <) \ROM1|ALT_INV_memROM~7_combout\ $end
$var wire 1 =) \ROM1|ALT_INV_memROM~6_combout\ $end
$var wire 1 >) \ROM1|ALT_INV_memROM~5_combout\ $end
$var wire 1 ?) \ROM1|ALT_INV_memROM~4_combout\ $end
$var wire 1 @) \DEC1|ALT_INV_Mux3~0_combout\ $end
$var wire 1 A) \ROM1|ALT_INV_memROM~3_combout\ $end
$var wire 1 B) \ROM1|ALT_INV_memROM~2_combout\ $end
$var wire 1 C) \ROM1|ALT_INV_memROM~1_combout\ $end
$var wire 1 D) \ROM1|ALT_INV_memROM~0_combout\ $end
$var wire 1 E) \reg4b4|ALT_INV_DOUT\ [3] $end
$var wire 1 F) \reg4b4|ALT_INV_DOUT\ [2] $end
$var wire 1 G) \reg4b4|ALT_INV_DOUT\ [1] $end
$var wire 1 H) \reg4b4|ALT_INV_DOUT\ [0] $end
$var wire 1 I) \reg4b3|ALT_INV_DOUT\ [3] $end
$var wire 1 J) \reg4b3|ALT_INV_DOUT\ [2] $end
$var wire 1 K) \reg4b3|ALT_INV_DOUT\ [1] $end
$var wire 1 L) \reg4b3|ALT_INV_DOUT\ [0] $end
$var wire 1 M) \reg4b2|ALT_INV_DOUT\ [3] $end
$var wire 1 N) \reg4b2|ALT_INV_DOUT\ [2] $end
$var wire 1 O) \reg4b2|ALT_INV_DOUT\ [1] $end
$var wire 1 P) \reg4b2|ALT_INV_DOUT\ [0] $end
$var wire 1 Q) \reg4b0|ALT_INV_DOUT\ [3] $end
$var wire 1 R) \reg4b0|ALT_INV_DOUT\ [2] $end
$var wire 1 S) \reg4b0|ALT_INV_DOUT\ [1] $end
$var wire 1 T) \reg4b0|ALT_INV_DOUT\ [0] $end
$var wire 1 U) \CPU|PC|ALT_INV_DOUT\ [8] $end
$var wire 1 V) \CPU|PC|ALT_INV_DOUT\ [7] $end
$var wire 1 W) \CPU|PC|ALT_INV_DOUT\ [6] $end
$var wire 1 X) \CPU|PC|ALT_INV_DOUT\ [5] $end
$var wire 1 Y) \CPU|PC|ALT_INV_DOUT\ [4] $end
$var wire 1 Z) \CPU|PC|ALT_INV_DOUT\ [3] $end
$var wire 1 [) \CPU|PC|ALT_INV_DOUT\ [2] $end
$var wire 1 \) \CPU|PC|ALT_INV_DOUT\ [1] $end
$var wire 1 ]) \CPU|PC|ALT_INV_DOUT\ [0] $end
$var wire 1 ^) \CPU|ULA1|ALT_INV_Add0~29_sumout\ $end
$var wire 1 _) \CPU|ULA1|ALT_INV_Add0~25_sumout\ $end
$var wire 1 `) \CPU|ULA1|ALT_INV_Add0~21_sumout\ $end
$var wire 1 a) \CPU|ULA1|ALT_INV_Add0~17_sumout\ $end
$var wire 1 b) \CPU|ULA1|ALT_INV_Add0~13_sumout\ $end
$var wire 1 c) \CPU|ULA1|ALT_INV_Add0~9_sumout\ $end
$var wire 1 d) \RAM0|ALT_INV_ram~555_combout\ $end
$var wire 1 e) \RAM0|ALT_INV_ram~28_q\ $end
$var wire 1 f) \RAM0|ALT_INV_ram~554_combout\ $end
$var wire 1 g) \RAM0|ALT_INV_ram~292_q\ $end
$var wire 1 h) \RAM0|ALT_INV_ram~36_q\ $end
$var wire 1 i) \RAM0|ALT_INV_ram~276_q\ $end
$var wire 1 j) \RAM0|ALT_INV_ram~20_q\ $end
$var wire 1 k) \RAM0|ALT_INV_ram~553_combout\ $end
$var wire 1 l) \RAM0|ALT_INV_ram~552_combout\ $end
$var wire 1 m) \RAM0|ALT_INV_ram~524_q\ $end
$var wire 1 n) \RAM0|ALT_INV_ram~551_combout\ $end
$var wire 1 o) \RAM0|ALT_INV_ram~228_q\ $end
$var wire 1 p) \RAM4|ALT_INV_dado_out[2]~3_combout\ $end
$var wire 1 q) \RAM4|ALT_INV_ram~550_combout\ $end
$var wire 1 r) \RAM4|ALT_INV_ram~549_combout\ $end
$var wire 1 s) \RAM4|ALT_INV_ram~315_q\ $end
$var wire 1 t) \RAM4|ALT_INV_ram~59_q\ $end
$var wire 1 u) \RAM4|ALT_INV_ram~548_combout\ $end
$var wire 1 v) \RAM4|ALT_INV_ram~27_q\ $end
$var wire 1 w) \RAM4|ALT_INV_ram~547_combout\ $end
$var wire 1 x) \RAM4|ALT_INV_ram~291_q\ $end
$var wire 1 y) \RAM4|ALT_INV_ram~35_q\ $end
$var wire 1 z) \RAM4|ALT_INV_ram~275_q\ $end
$var wire 1 {) \RAM4|ALT_INV_ram~19_q\ $end
$var wire 1 |) \RAM4|ALT_INV_ram~546_combout\ $end
$var wire 1 }) \RAM4|ALT_INV_ram~545_combout\ $end
$var wire 1 ~) \RAM4|ALT_INV_ram~523_q\ $end
$var wire 1 !* \RAM4|ALT_INV_ram~544_combout\ $end
$var wire 1 "* \RAM4|ALT_INV_ram~227_q\ $end
$var wire 1 #* \RAM0|ALT_INV_dado_out[2]~20_combout\ $end
$var wire 1 $* \RAM0|ALT_INV_ram~550_combout\ $end
$var wire 1 %* \RAM0|ALT_INV_ram~549_combout\ $end
$var wire 1 &* \RAM0|ALT_INV_ram~315_q\ $end
$var wire 1 '* \RAM0|ALT_INV_ram~59_q\ $end
$var wire 1 (* \RAM0|ALT_INV_ram~548_combout\ $end
$var wire 1 )* \RAM0|ALT_INV_ram~27_q\ $end
$var wire 1 ** \RAM0|ALT_INV_ram~547_combout\ $end
$var wire 1 +* \RAM0|ALT_INV_ram~291_q\ $end
$var wire 1 ,* \RAM0|ALT_INV_ram~35_q\ $end
$var wire 1 -* \RAM0|ALT_INV_ram~275_q\ $end
$var wire 1 .* \RAM0|ALT_INV_ram~19_q\ $end
$var wire 1 /* \RAM0|ALT_INV_ram~546_combout\ $end
$var wire 1 0* \RAM0|ALT_INV_ram~545_combout\ $end
$var wire 1 1* \RAM0|ALT_INV_ram~523_q\ $end
$var wire 1 2* \RAM0|ALT_INV_ram~544_combout\ $end
$var wire 1 3* \RAM0|ALT_INV_ram~227_q\ $end
$var wire 1 4* \RAM4|ALT_INV_dado_out[1]~2_combout\ $end
$var wire 1 5* \RAM4|ALT_INV_ram~543_combout\ $end
$var wire 1 6* \RAM4|ALT_INV_ram~542_combout\ $end
$var wire 1 7* \RAM4|ALT_INV_ram~314_q\ $end
$var wire 1 8* \RAM4|ALT_INV_ram~58_q\ $end
$var wire 1 9* \RAM4|ALT_INV_ram~541_combout\ $end
$var wire 1 :* \RAM4|ALT_INV_ram~26_q\ $end
$var wire 1 ;* \RAM4|ALT_INV_ram~540_combout\ $end
$var wire 1 <* \RAM4|ALT_INV_ram~290_q\ $end
$var wire 1 =* \RAM4|ALT_INV_ram~34_q\ $end
$var wire 1 >* \RAM4|ALT_INV_ram~274_q\ $end
$var wire 1 ?* \RAM4|ALT_INV_ram~18_q\ $end
$var wire 1 @* \RAM4|ALT_INV_ram~539_combout\ $end
$var wire 1 A* \RAM4|ALT_INV_ram~538_combout\ $end
$var wire 1 B* \RAM4|ALT_INV_ram~522_q\ $end
$var wire 1 C* \RAM4|ALT_INV_ram~537_combout\ $end
$var wire 1 D* \RAM4|ALT_INV_ram~226_q\ $end
$var wire 1 E* \RAM0|ALT_INV_dado_out[1]~18_combout\ $end
$var wire 1 F* \RAM0|ALT_INV_ram~543_combout\ $end
$var wire 1 G* \RAM0|ALT_INV_ram~542_combout\ $end
$var wire 1 H* \RAM0|ALT_INV_ram~314_q\ $end
$var wire 1 I* \RAM0|ALT_INV_ram~58_q\ $end
$var wire 1 J* \RAM0|ALT_INV_ram~541_combout\ $end
$var wire 1 K* \RAM0|ALT_INV_ram~26_q\ $end
$var wire 1 L* \RAM0|ALT_INV_ram~540_combout\ $end
$var wire 1 M* \RAM0|ALT_INV_ram~290_q\ $end
$var wire 1 N* \RAM0|ALT_INV_ram~34_q\ $end
$var wire 1 O* \RAM0|ALT_INV_ram~274_q\ $end
$var wire 1 P* \RAM0|ALT_INV_ram~18_q\ $end
$var wire 1 Q* \RAM0|ALT_INV_ram~539_combout\ $end
$var wire 1 R* \RAM0|ALT_INV_ram~538_combout\ $end
$var wire 1 S* \RAM0|ALT_INV_ram~522_q\ $end
$var wire 1 T* \RAM0|ALT_INV_ram~537_combout\ $end
$var wire 1 U* \RAM0|ALT_INV_ram~226_q\ $end
$var wire 1 V* \ALT_INV_comb~9_combout\ $end
$var wire 1 W* \RAM0|ALT_INV_dado_out[1]~16_combout\ $end
$var wire 1 X* \RAM0|ALT_INV_dado_out[0]~15_combout\ $end
$var wire 1 Y* \RAM0|ALT_INV_dado_out[0]~13_combout\ $end
$var wire 1 Z* \RAM0|ALT_INV_dado_out[0]~12_combout\ $end
$var wire 1 [* \RAM0|ALT_INV_dado_out[0]~11_combout\ $end
$var wire 1 \* \RAM0|ALT_INV_dado_out[0]~10_combout\ $end
$var wire 1 ]* \FLAG|ALT_INV_DOUT~q\ $end
$var wire 1 ^* \ALT_INV_comb~8_combout\ $end
$var wire 1 _* \buff3_K4|ALT_INV_saida~1_combout\ $end
$var wire 1 `* \buff3_K4|ALT_INV_saida~0_combout\ $end
$var wire 1 a* \RAM0|ALT_INV_dado_out[0]~9_combout\ $end
$var wire 1 b* \RAM0|ALT_INV_dado_out~8_combout\ $end
$var wire 1 c* \RAM0|ALT_INV_ram~536_combout\ $end
$var wire 1 d* \RAM0|ALT_INV_ram~535_combout\ $end
$var wire 1 e* \RAM0|ALT_INV_ram~313_q\ $end
$var wire 1 f* \RAM0|ALT_INV_ram~534_combout\ $end
$var wire 1 g* \RAM0|ALT_INV_ram~57_q\ $end
$var wire 1 h* \RAM0|ALT_INV_ram~533_combout\ $end
$var wire 1 i* \RAM0|ALT_INV_ram~289_q\ $end
$var wire 1 j* \RAM0|ALT_INV_ram~273_q\ $end
$var wire 1 k* \RAM0|ALT_INV_ram~532_combout\ $end
$var wire 1 l* \RAM0|ALT_INV_ram~33_q\ $end
$var wire 1 m* \RAM0|ALT_INV_ram~25_q\ $end
$var wire 1 n* \RAM0|ALT_INV_ram~17_q\ $end
$var wire 1 o* \RAM0|ALT_INV_ram~531_combout\ $end
$var wire 1 p* \RAM0|ALT_INV_ram~530_combout\ $end
$var wire 1 q* \RAM0|ALT_INV_ram~521_q\ $end
$var wire 1 r* \RAM0|ALT_INV_ram~529_combout\ $end
$var wire 1 s* \RAM0|ALT_INV_ram~225_q\ $end
$var wire 1 t* \RAM4|ALT_INV_dado_out[0]~1_combout\ $end
$var wire 1 u* \RAM4|ALT_INV_ram~536_combout\ $end
$var wire 1 v* \RAM4|ALT_INV_ram~535_combout\ $end
$var wire 1 w* \RAM4|ALT_INV_ram~313_q\ $end
$var wire 1 x* \RAM4|ALT_INV_ram~534_combout\ $end
$var wire 1 y* \RAM4|ALT_INV_ram~57_q\ $end
$var wire 1 z* \RAM4|ALT_INV_ram~25_q\ $end
$var wire 1 {* \RAM4|ALT_INV_ram~533_combout\ $end
$var wire 1 |* \RAM4|ALT_INV_ram~289_q\ $end
$var wire 1 }* \RAM4|ALT_INV_ram~273_q\ $end
$var wire 1 ~* \RAM4|ALT_INV_ram~532_combout\ $end
$var wire 1 !+ \RAM4|ALT_INV_ram~33_q\ $end
$var wire 1 "+ \RAM4|ALT_INV_ram~17_q\ $end
$var wire 1 #+ \RAM4|ALT_INV_ram~531_combout\ $end
$var wire 1 $+ \RAM4|ALT_INV_ram~530_combout\ $end
$var wire 1 %+ \RAM4|ALT_INV_ram~521_q\ $end
$var wire 1 &+ \RAM4|ALT_INV_ram~529_combout\ $end
$var wire 1 '+ \RAM4|ALT_INV_ram~225_q\ $end
$var wire 1 (+ \RAM4|ALT_INV_dado_out~0_combout\ $end
$var wire 1 )+ \CPU|decoderInstru|ALT_INV_saida[1]~1_combout\ $end
$var wire 1 *+ \ALT_INV_comb~5_combout\ $end
$var wire 1 ++ \ALT_INV_comb~2_combout\ $end
$var wire 1 ,+ \ROM1|ALT_INV_memROM~22_combout\ $end
$var wire 1 -+ \RAM0|ALT_INV_ram~320_q\ $end
$var wire 1 .+ \RAM0|ALT_INV_ram~64_q\ $end
$var wire 1 /+ \RAM0|ALT_INV_ram~583_combout\ $end
$var wire 1 0+ \RAM0|ALT_INV_ram~32_q\ $end
$var wire 1 1+ \RAM0|ALT_INV_ram~582_combout\ $end
$var wire 1 2+ \RAM0|ALT_INV_ram~296_q\ $end
$var wire 1 3+ \RAM0|ALT_INV_ram~40_q\ $end
$var wire 1 4+ \RAM0|ALT_INV_ram~280_q\ $end
$var wire 1 5+ \RAM0|ALT_INV_ram~24_q\ $end
$var wire 1 6+ \RAM0|ALT_INV_ram~581_combout\ $end
$var wire 1 7+ \RAM0|ALT_INV_ram~580_combout\ $end
$var wire 1 8+ \RAM0|ALT_INV_ram~528_q\ $end
$var wire 1 9+ \RAM0|ALT_INV_ram~579_combout\ $end
$var wire 1 :+ \RAM0|ALT_INV_ram~232_q\ $end
$var wire 1 ;+ \RAM4|ALT_INV_dado_out[6]~7_combout\ $end
$var wire 1 <+ \RAM4|ALT_INV_ram~578_combout\ $end
$var wire 1 =+ \RAM4|ALT_INV_ram~577_combout\ $end
$var wire 1 >+ \RAM4|ALT_INV_ram~319_q\ $end
$var wire 1 ?+ \RAM4|ALT_INV_ram~63_q\ $end
$var wire 1 @+ \RAM4|ALT_INV_ram~576_combout\ $end
$var wire 1 A+ \RAM4|ALT_INV_ram~31_q\ $end
$var wire 1 B+ \RAM4|ALT_INV_ram~575_combout\ $end
$var wire 1 C+ \RAM4|ALT_INV_ram~295_q\ $end
$var wire 1 D+ \RAM4|ALT_INV_ram~39_q\ $end
$var wire 1 E+ \RAM4|ALT_INV_ram~279_q\ $end
$var wire 1 F+ \RAM4|ALT_INV_ram~23_q\ $end
$var wire 1 G+ \RAM4|ALT_INV_ram~574_combout\ $end
$var wire 1 H+ \RAM4|ALT_INV_ram~573_combout\ $end
$var wire 1 I+ \RAM4|ALT_INV_ram~527_q\ $end
$var wire 1 J+ \RAM4|ALT_INV_ram~572_combout\ $end
$var wire 1 K+ \RAM4|ALT_INV_ram~231_q\ $end
$var wire 1 L+ \RAM0|ALT_INV_dado_out[6]~28_combout\ $end
$var wire 1 M+ \RAM0|ALT_INV_ram~578_combout\ $end
$var wire 1 N+ \RAM0|ALT_INV_ram~577_combout\ $end
$var wire 1 O+ \RAM0|ALT_INV_ram~319_q\ $end
$var wire 1 P+ \RAM0|ALT_INV_ram~63_q\ $end
$var wire 1 Q+ \RAM0|ALT_INV_ram~576_combout\ $end
$var wire 1 R+ \RAM0|ALT_INV_ram~31_q\ $end
$var wire 1 S+ \RAM0|ALT_INV_ram~575_combout\ $end
$var wire 1 T+ \RAM0|ALT_INV_ram~295_q\ $end
$var wire 1 U+ \RAM0|ALT_INV_ram~39_q\ $end
$var wire 1 V+ \RAM0|ALT_INV_ram~279_q\ $end
$var wire 1 W+ \RAM0|ALT_INV_ram~23_q\ $end
$var wire 1 X+ \RAM0|ALT_INV_ram~574_combout\ $end
$var wire 1 Y+ \RAM0|ALT_INV_ram~573_combout\ $end
$var wire 1 Z+ \RAM0|ALT_INV_ram~527_q\ $end
$var wire 1 [+ \RAM0|ALT_INV_ram~572_combout\ $end
$var wire 1 \+ \RAM0|ALT_INV_ram~231_q\ $end
$var wire 1 ]+ \RAM4|ALT_INV_dado_out[5]~6_combout\ $end
$var wire 1 ^+ \RAM4|ALT_INV_ram~571_combout\ $end
$var wire 1 _+ \RAM4|ALT_INV_ram~570_combout\ $end
$var wire 1 `+ \RAM4|ALT_INV_ram~318_q\ $end
$var wire 1 a+ \RAM4|ALT_INV_ram~62_q\ $end
$var wire 1 b+ \RAM4|ALT_INV_ram~569_combout\ $end
$var wire 1 c+ \RAM4|ALT_INV_ram~30_q\ $end
$var wire 1 d+ \RAM4|ALT_INV_ram~568_combout\ $end
$var wire 1 e+ \RAM4|ALT_INV_ram~294_q\ $end
$var wire 1 f+ \RAM4|ALT_INV_ram~38_q\ $end
$var wire 1 g+ \RAM4|ALT_INV_ram~278_q\ $end
$var wire 1 h+ \RAM4|ALT_INV_ram~22_q\ $end
$var wire 1 i+ \RAM4|ALT_INV_ram~567_combout\ $end
$var wire 1 j+ \RAM4|ALT_INV_ram~566_combout\ $end
$var wire 1 k+ \RAM4|ALT_INV_ram~526_q\ $end
$var wire 1 l+ \RAM4|ALT_INV_ram~565_combout\ $end
$var wire 1 m+ \RAM4|ALT_INV_ram~230_q\ $end
$var wire 1 n+ \RAM0|ALT_INV_dado_out[5]~26_combout\ $end
$var wire 1 o+ \RAM0|ALT_INV_ram~571_combout\ $end
$var wire 1 p+ \RAM0|ALT_INV_ram~570_combout\ $end
$var wire 1 q+ \RAM0|ALT_INV_ram~318_q\ $end
$var wire 1 r+ \RAM0|ALT_INV_ram~62_q\ $end
$var wire 1 s+ \RAM0|ALT_INV_ram~569_combout\ $end
$var wire 1 t+ \RAM0|ALT_INV_ram~30_q\ $end
$var wire 1 u+ \RAM0|ALT_INV_ram~568_combout\ $end
$var wire 1 v+ \RAM0|ALT_INV_ram~294_q\ $end
$var wire 1 w+ \RAM0|ALT_INV_ram~38_q\ $end
$var wire 1 x+ \RAM0|ALT_INV_ram~278_q\ $end
$var wire 1 y+ \RAM0|ALT_INV_ram~22_q\ $end
$var wire 1 z+ \RAM0|ALT_INV_ram~567_combout\ $end
$var wire 1 {+ \RAM0|ALT_INV_ram~566_combout\ $end
$var wire 1 |+ \RAM0|ALT_INV_ram~526_q\ $end
$var wire 1 }+ \RAM0|ALT_INV_ram~565_combout\ $end
$var wire 1 ~+ \RAM0|ALT_INV_ram~230_q\ $end
$var wire 1 !, \RAM4|ALT_INV_dado_out[4]~5_combout\ $end
$var wire 1 ", \RAM4|ALT_INV_ram~564_combout\ $end
$var wire 1 #, \RAM4|ALT_INV_ram~563_combout\ $end
$var wire 1 $, \RAM4|ALT_INV_ram~317_q\ $end
$var wire 1 %, \RAM4|ALT_INV_ram~61_q\ $end
$var wire 1 &, \RAM4|ALT_INV_ram~562_combout\ $end
$var wire 1 ', \RAM4|ALT_INV_ram~29_q\ $end
$var wire 1 (, \RAM4|ALT_INV_ram~561_combout\ $end
$var wire 1 ), \RAM4|ALT_INV_ram~293_q\ $end
$var wire 1 *, \RAM4|ALT_INV_ram~37_q\ $end
$var wire 1 +, \RAM4|ALT_INV_ram~277_q\ $end
$var wire 1 ,, \RAM4|ALT_INV_ram~21_q\ $end
$var wire 1 -, \RAM4|ALT_INV_ram~560_combout\ $end
$var wire 1 ., \RAM4|ALT_INV_ram~559_combout\ $end
$var wire 1 /, \RAM4|ALT_INV_ram~525_q\ $end
$var wire 1 0, \RAM4|ALT_INV_ram~558_combout\ $end
$var wire 1 1, \RAM4|ALT_INV_ram~229_q\ $end
$var wire 1 2, \RAM0|ALT_INV_dado_out[4]~24_combout\ $end
$var wire 1 3, \RAM0|ALT_INV_ram~564_combout\ $end
$var wire 1 4, \RAM0|ALT_INV_ram~563_combout\ $end
$var wire 1 5, \RAM0|ALT_INV_ram~317_q\ $end
$var wire 1 6, \RAM0|ALT_INV_ram~61_q\ $end
$var wire 1 7, \RAM0|ALT_INV_ram~562_combout\ $end
$var wire 1 8, \RAM0|ALT_INV_ram~29_q\ $end
$var wire 1 9, \RAM0|ALT_INV_ram~561_combout\ $end
$var wire 1 :, \RAM0|ALT_INV_ram~293_q\ $end
$var wire 1 ;, \RAM0|ALT_INV_ram~37_q\ $end
$var wire 1 <, \RAM0|ALT_INV_ram~277_q\ $end
$var wire 1 =, \RAM0|ALT_INV_ram~21_q\ $end
$var wire 1 >, \RAM0|ALT_INV_ram~560_combout\ $end
$var wire 1 ?, \RAM0|ALT_INV_ram~559_combout\ $end
$var wire 1 @, \RAM0|ALT_INV_ram~525_q\ $end
$var wire 1 A, \RAM0|ALT_INV_ram~558_combout\ $end
$var wire 1 B, \RAM0|ALT_INV_ram~229_q\ $end
$var wire 1 C, \RAM4|ALT_INV_dado_out[3]~4_combout\ $end
$var wire 1 D, \RAM4|ALT_INV_ram~557_combout\ $end
$var wire 1 E, \RAM4|ALT_INV_ram~556_combout\ $end
$var wire 1 F, \RAM4|ALT_INV_ram~316_q\ $end
$var wire 1 G, \RAM4|ALT_INV_ram~60_q\ $end
$var wire 1 H, \RAM4|ALT_INV_ram~555_combout\ $end
$var wire 1 I, \RAM4|ALT_INV_ram~28_q\ $end
$var wire 1 J, \RAM4|ALT_INV_ram~554_combout\ $end
$var wire 1 K, \RAM4|ALT_INV_ram~292_q\ $end
$var wire 1 L, \RAM4|ALT_INV_ram~36_q\ $end
$var wire 1 M, \RAM4|ALT_INV_ram~276_q\ $end
$var wire 1 N, \RAM4|ALT_INV_ram~20_q\ $end
$var wire 1 O, \RAM4|ALT_INV_ram~553_combout\ $end
$var wire 1 P, \RAM4|ALT_INV_ram~552_combout\ $end
$var wire 1 Q, \RAM4|ALT_INV_ram~524_q\ $end
$var wire 1 R, \RAM4|ALT_INV_ram~551_combout\ $end
$var wire 1 S, \RAM4|ALT_INV_ram~228_q\ $end
$var wire 1 T, \RAM0|ALT_INV_dado_out[3]~22_combout\ $end
$var wire 1 U, \RAM0|ALT_INV_ram~557_combout\ $end
$var wire 1 V, \RAM0|ALT_INV_ram~556_combout\ $end
$var wire 1 W, \RAM0|ALT_INV_ram~316_q\ $end
$var wire 1 X, \RAM0|ALT_INV_ram~60_q\ $end
$var wire 1 Y, \detectorK0|ALT_INV_saidaQ~q\ $end
$var wire 1 Z, \CPU|MUX1|ALT_INV_saida_MUX[7]~10_combout\ $end
$var wire 1 [, \CPU|MUX1|ALT_INV_saida_MUX[6]~9_combout\ $end
$var wire 1 \, \CPU|MUX1|ALT_INV_saida_MUX[5]~8_combout\ $end
$var wire 1 ], \CPU|MUX1|ALT_INV_saida_MUX[4]~7_combout\ $end
$var wire 1 ^, \CPU|MUX1|ALT_INV_saida_MUX[3]~6_combout\ $end
$var wire 1 _, \CPU|MUX1|ALT_INV_saida_MUX[1]~5_combout\ $end
$var wire 1 `, \CPU|decoderInstru|ALT_INV_saida[4]~7_combout\ $end
$var wire 1 a, \ALT_INV_comb~10_combout\ $end
$var wire 1 b, \RAM0|ALT_INV_process_0~0_combout\ $end
$var wire 1 c, \RAM0|ALT_INV_ram~594_combout\ $end
$var wire 1 d, \RAM0|ALT_INV_ram~593_combout\ $end
$var wire 1 e, \RAM0|ALT_INV_ram~592_combout\ $end
$var wire 1 f, \RAM0|ALT_INV_ram~591_combout\ $end
$var wire 1 g, \RAM0|ALT_INV_ram~590_combout\ $end
$var wire 1 h, \RAM0|ALT_INV_ram~589_combout\ $end
$var wire 1 i, \RAM0|ALT_INV_ram~588_combout\ $end
$var wire 1 j, \RAM0|ALT_INV_ram~587_combout\ $end
$var wire 1 k, \RAM0|ALT_INV_ram~586_combout\ $end
$var wire 1 l, \CPU|FLAG|ALT_INV_DOUT~4_combout\ $end
$var wire 1 m, \CPU|FLAG|ALT_INV_DOUT~3_combout\ $end
$var wire 1 n, \CPU|FLAG|ALT_INV_DOUT~2_combout\ $end
$var wire 1 o, \CPU|MUX1|ALT_INV_saida_MUX[2]~4_combout\ $end
$var wire 1 p, \CPU|MUX1|ALT_INV_saida_MUX[0]~3_combout\ $end
$var wire 1 q, \CPU|FLAG|ALT_INV_DOUT~1_combout\ $end
$var wire 1 r, \CPU|ULA1|ALT_INV_saida[3]~12_combout\ $end
$var wire 1 s, \CPU|ULA1|ALT_INV_saida[4]~11_combout\ $end
$var wire 1 t, \CPU|ULA1|ALT_INV_saida[5]~10_combout\ $end
$var wire 1 u, \CPU|ULA1|ALT_INV_saida[6]~9_combout\ $end
$var wire 1 v, \CPU|ULA1|ALT_INV_saida[7]~8_combout\ $end
$var wire 1 w, \CPU|FLAG|ALT_INV_DOUT~0_combout\ $end
$var wire 1 x, \CPU|decoderInstru|ALT_INV_saida[2]~6_combout\ $end
$var wire 1 y, \RAM0|ALT_INV_dado_out[7]~37_combout\ $end
$var wire 1 z, \CPU|MUX1|ALT_INV_saida_MUX[6]~2_combout\ $end
$var wire 1 {, \RAM0|ALT_INV_dado_out[6]~36_combout\ $end
$var wire 1 |, \RAM0|ALT_INV_dado_out[5]~35_combout\ $end
$var wire 1 }, \RAM0|ALT_INV_dado_out[4]~34_combout\ $end
$var wire 1 ~, \RAM0|ALT_INV_dado_out[3]~33_combout\ $end
$var wire 1 !- \buff3_7_0|ALT_INV_saida[2]~1_combout\ $end
$var wire 1 "- \CPU|ULA1|ALT_INV_saida[1]~1_combout\ $end
$var wire 1 #- \CPU|MUX1|ALT_INV_saida_MUX[1]~1_combout\ $end
$var wire 1 $- \buff3_7_0|ALT_INV_saida[1]~0_combout\ $end
$var wire 1 %- \CPU|decoderInstru|ALT_INV_saida[4]~4_combout\ $end
$var wire 1 &- \CPU|decoderInstru|ALT_INV_saida~3_combout\ $end
$var wire 1 '- \CPU|decoderInstru|ALT_INV_Equal11~3_combout\ $end
$var wire 1 (- \CPU|decoderInstru|ALT_INV_Equal11~2_combout\ $end
$var wire 1 )- \CPU|MUX1|ALT_INV_saida_MUX[0]~0_combout\ $end
$var wire 1 *- \RAM0|ALT_INV_dado_out[0]~32_combout\ $end
$var wire 1 +- \buff3_K0|ALT_INV_saida~0_combout\ $end
$var wire 1 ,- \CPU|decoderInstru|ALT_INV_saida~2_combout\ $end
$var wire 1 -- \CPU|decoderInstru|ALT_INV_Equal11~1_combout\ $end
$var wire 1 .- \RAM4|ALT_INV_dado_out[7]~8_combout\ $end
$var wire 1 /- \RAM4|ALT_INV_ram~585_combout\ $end
$var wire 1 0- \RAM4|ALT_INV_ram~584_combout\ $end
$var wire 1 1- \RAM4|ALT_INV_ram~320_q\ $end
$var wire 1 2- \RAM4|ALT_INV_ram~64_q\ $end
$var wire 1 3- \RAM4|ALT_INV_ram~583_combout\ $end
$var wire 1 4- \RAM4|ALT_INV_ram~32_q\ $end
$var wire 1 5- \RAM4|ALT_INV_ram~582_combout\ $end
$var wire 1 6- \RAM4|ALT_INV_ram~296_q\ $end
$var wire 1 7- \RAM4|ALT_INV_ram~40_q\ $end
$var wire 1 8- \RAM4|ALT_INV_ram~280_q\ $end
$var wire 1 9- \RAM4|ALT_INV_ram~24_q\ $end
$var wire 1 :- \RAM4|ALT_INV_ram~581_combout\ $end
$var wire 1 ;- \RAM4|ALT_INV_ram~580_combout\ $end
$var wire 1 <- \RAM4|ALT_INV_ram~528_q\ $end
$var wire 1 =- \RAM4|ALT_INV_ram~579_combout\ $end
$var wire 1 >- \RAM4|ALT_INV_ram~232_q\ $end
$var wire 1 ?- \RAM0|ALT_INV_dado_out[7]~30_combout\ $end
$var wire 1 @- \RAM0|ALT_INV_ram~585_combout\ $end
$var wire 1 A- \RAM0|ALT_INV_ram~584_combout\ $end
$var wire 1 B- \ALT_INV_KEY[0]~input_o\ $end
$var wire 1 C- \ALT_INV_SW[7]~input_o\ $end
$var wire 1 D- \ALT_INV_SW[6]~input_o\ $end
$var wire 1 E- \ALT_INV_SW[5]~input_o\ $end
$var wire 1 F- \ALT_INV_SW[4]~input_o\ $end
$var wire 1 G- \ALT_INV_SW[3]~input_o\ $end
$var wire 1 H- \ALT_INV_SW[2]~input_o\ $end
$var wire 1 I- \ALT_INV_SW[1]~input_o\ $end
$var wire 1 J- \ALT_INV_SW[9]~input_o\ $end
$var wire 1 K- \ALT_INV_SW[8]~input_o\ $end
$var wire 1 L- \ALT_INV_KEY[2]~input_o\ $end
$var wire 1 M- \ALT_INV_SW[0]~input_o\ $end
$var wire 1 N- \ALT_INV_KEY[3]~input_o\ $end
$var wire 1 O- \ALT_INV_KEY[1]~input_o\ $end
$var wire 1 P- \ALT_INV_FPGA_RESET_N~input_o\ $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
0!
0"
0#
0$
0%
0&
0'
0(
1+
0,
0-
0.
0/
00
01
12
03
04
05
06
07
08
19
0:
0;
0<
0=
0>
0?
1@
0A
0B
0C
0D
0E
0F
1G
0H
0I
0J
0K
0L
0M
1N
0O
0P
0Q
0R
0S
0T
0Y
0Z
0[
0\
0]
0^
0_
0`
0a
0b
zc
zd
ze
zf
zg
zh
zi
zj
0k
0l
0m
0n
0o
0p
0q
0r
0s
0)
0*
0~
1!!
x"!
1#!
1$!
1%!
1&!
1'!
1(!
0)!
08!
z("
z)"
z*"
z+"
z,"
z-"
z."
z/"
00"
01"
02"
03"
04"
05"
06"
07"
08"
09"
0:"
0;"
0<"
0="
0>"
0?"
0@"
0A"
0B"
0C"
0D"
0E"
0F"
0G"
0H"
1I"
0J"
0K"
0L"
0M"
0N"
0O"
1P"
0Q"
0R"
0S"
0T"
0U"
0V"
1W"
0X"
0Y"
0Z"
0["
0\"
0]"
1^"
0_"
0`"
0a"
0b"
0c"
0d"
1e"
0f"
0g"
0h"
0i"
0j"
0k"
1l"
0m"
0n"
0o"
0p"
0q"
0r"
0s"
0t"
0u"
0v"
0w"
0x"
0y"
0z"
0{"
0|"
0}"
1~"
1!#
0"#
0##
0$#
0%#
0&#
0'#
0(#
0)#
0*#
0+#
0,#
0-#
0.#
1/#
10#
01#
02#
03#
04#
05#
06#
07#
08#
09#
0:#
0;#
0<#
0=#
0>#
0?#
0@#
0A#
0B#
1C#
0D#
0E#
0F#
0G#
1H#
1I#
1J#
0K#
1L#
0M#
0N#
0O#
0P#
0Q#
0R#
0S#
0T#
0U#
0V#
0W#
0X#
0Y#
0Z#
0[#
0\#
0]#
0^#
0_#
0`#
1a#
0b#
0c#
0d#
0e#
0f#
0g#
0h#
0i#
0j#
0k#
0l#
0m#
0n#
0o#
0p#
0q#
0r#
0s#
0t#
0u#
0v#
0w#
0x#
0y#
0z#
0{#
0|#
0}#
1~#
0!$
0"$
0#$
0$$
0%$
0&$
0'$
0($
0)$
0*$
0+$
0,$
0-$
0.$
0/$
00$
01$
02$
03$
04$
05$
06$
07$
08$
09$
0:$
0;$
0<$
0=$
0>$
0?$
0@$
0A$
0B$
1C$
0D$
0E$
0F$
0G$
0H$
0I$
0J$
0K$
0L$
0M$
0N$
1O$
0P$
0Q$
0R$
0S$
0T$
0U$
0V$
0W$
0X$
0Y$
1Z$
0[$
0\$
0]$
0^$
0_$
0`$
0a$
0b$
0c$
0d$
0e$
0f$
0g$
0h$
0i$
0j$
0k$
0l$
0m$
0n$
0o$
1p$
0q$
1r$
0s$
0t$
0u$
0v$
0w$
0x$
0y$
0z$
0{$
0|$
0}$
0~$
0!%
0"%
0#%
0$%
0%%
0&%
0'%
0(%
0)%
0*%
0+%
0,%
0-%
0.%
0/%
00%
01%
02%
03%
04%
05%
06%
07%
08%
09%
0:%
0;%
1<%
0=%
0>%
0?%
0@%
0A%
0B%
0C%
0D%
0E%
0F%
0G%
0H%
0I%
0J%
0K%
0L%
0M%
0N%
0O%
0P%
0Q%
0R%
0S%
0T%
0U%
0V%
0W%
0X%
0Y%
0Z%
0[%
0\%
0]%
0^%
0_%
0`%
0a%
0b%
1c%
0d%
0e%
0f%
0g%
0h%
0i%
0j%
0k%
0l%
0m%
0n%
0o%
0p%
0q%
0r%
0s%
0t%
0u%
0v%
0w%
0x%
0y%
0z%
0{%
0|%
0}%
0~%
0!&
0"&
0#&
0$&
0%&
0&&
0'&
0(&
0)&
0*&
0+&
1,&
0-&
0.&
0/&
00&
01&
02&
03&
04&
05&
06&
07&
08&
09&
0:&
0;&
0<&
0=&
0>&
0?&
0@&
0A&
0B&
0C&
0D&
0E&
0F&
0G&
0H&
0I&
0J&
0K&
0L&
0M&
0N&
0O&
0P&
0Q&
0R&
1S&
0T&
0U&
0V&
0W&
0X&
0Y&
0Z&
0[&
0\&
0]&
0^&
0_&
0`&
0a&
0b&
0c&
0d&
0e&
0f&
0g&
0h&
0i&
0j&
0k&
0l&
0m&
0n&
0o&
0p&
0q&
0r&
0s&
0t&
0u&
0v&
0w&
0x&
0y&
1z&
0{&
0|&
0}&
0~&
0!'
0"'
0#'
0$'
0%'
0&'
0''
0('
0)'
0*'
0+'
0,'
0-'
0.'
0/'
00'
01'
02'
03'
04'
05'
06'
07'
08'
09'
0:'
0;'
0<'
0='
0>'
0?'
0@'
0A'
0B'
0C'
1D'
0E'
0F'
0G'
0H'
0I'
0J'
0K'
0L'
0M'
0N'
0O'
0P'
0Q'
0R'
0S'
0T'
0U'
1V'
0W'
0X'
0Y'
0Z'
0['
0\'
0]'
0^'
0_'
0`'
0a'
0b'
0c'
0d'
0e'
0f'
0g'
0h'
0i'
1j'
0k'
1l'
1m'
1n'
1o'
1p'
1q'
1r'
0s'
0t'
0u'
0v'
0w'
0x'
0y'
0z'
0{'
0|'
1}'
0~'
0!(
0"(
0#(
0$(
0%(
0&(
1'(
0((
0)(
0*(
0+(
0,(
0-(
0.(
1/(
00(
01(
02(
03(
04(
05(
06(
17(
1j(
0k(
1l(
1u(
1v(
1w(
1x(
1y(
1z(
1{(
1|(
1()
1))
1*)
1+)
1,)
1-)
0.)
1/)
10)
11)
12)
13)
14)
15)
16)
17)
18)
19)
1:)
1;)
0<)
1=)
1>)
0?)
1@)
1A)
1B)
0C)
1D)
1^)
1_)
1`)
1a)
1b)
1c)
1d)
1e)
1f)
1g)
1h)
1i)
1j)
1k)
1l)
1m)
1n)
1o)
1p)
1q)
1r)
1s)
1t)
1u)
1v)
1w)
1x)
1y)
1z)
1{)
1|)
1})
1~)
1!*
1"*
1#*
1$*
1%*
1&*
1'*
1(*
1)*
1**
1+*
1,*
1-*
1.*
1/*
10*
11*
12*
13*
14*
15*
16*
17*
18*
19*
1:*
1;*
1<*
1=*
1>*
1?*
1@*
1A*
1B*
1C*
1D*
1E*
1F*
1G*
1H*
1I*
1J*
1K*
1L*
1M*
1N*
1O*
1P*
1Q*
1R*
1S*
1T*
1U*
1V*
1W*
1X*
0Y*
1Z*
1[*
1\*
1]*
1^*
1_*
1`*
1a*
1b*
1c*
1d*
1e*
1f*
1g*
1h*
1i*
1j*
1k*
1l*
1m*
1n*
1o*
1p*
1q*
1r*
1s*
1t*
1u*
1v*
1w*
1x*
1y*
1z*
1{*
1|*
1}*
1~*
1!+
1"+
1#+
1$+
1%+
1&+
1'+
1(+
1)+
1*+
1++
1,+
1-+
1.+
1/+
10+
11+
12+
13+
14+
15+
16+
17+
18+
19+
1:+
1;+
1<+
1=+
1>+
1?+
1@+
1A+
1B+
1C+
1D+
1E+
1F+
1G+
1H+
1I+
1J+
1K+
1L+
1M+
1N+
1O+
1P+
1Q+
1R+
1S+
1T+
1U+
1V+
1W+
1X+
1Y+
1Z+
1[+
1\+
1]+
1^+
1_+
1`+
1a+
1b+
1c+
1d+
1e+
1f+
1g+
1h+
1i+
1j+
1k+
1l+
1m+
1n+
1o+
1p+
1q+
1r+
1s+
1t+
1u+
1v+
1w+
1x+
1y+
1z+
1{+
1|+
1}+
1~+
1!,
1",
1#,
1$,
1%,
1&,
1',
1(,
1),
1*,
1+,
1,,
1-,
1.,
1/,
10,
11,
12,
13,
14,
15,
16,
17,
18,
19,
1:,
1;,
1<,
1=,
1>,
1?,
1@,
1A,
1B,
1C,
1D,
1E,
1F,
1G,
1H,
1I,
1J,
1K,
1L,
1M,
1N,
1O,
1P,
1Q,
1R,
1S,
1T,
1U,
1V,
1W,
1X,
1Y,
1Z,
1[,
1\,
1],
1^,
1_,
0`,
1a,
1b,
1c,
1d,
1e,
1f,
1g,
1h,
0i,
1j,
1k,
1l,
1m,
1n,
1o,
1p,
1q,
1r,
1s,
1t,
1u,
1v,
1w,
1x,
1y,
1z,
1{,
1|,
1},
1~,
1!-
1"-
1#-
1$-
0%-
0&-
1'-
1(-
1)-
0*-
1+-
1,-
0--
1.-
1/-
10-
11-
12-
13-
14-
15-
16-
17-
18-
19-
1:-
1;-
1<-
1=-
1>-
1?-
1@-
1A-
0B-
1C-
1D-
1E-
1F-
1G-
1H-
1I-
1J-
1K-
1L-
1M-
1N-
1O-
1P-
0U
0V
0W
1X
0t
0u
0v
0w
0x
0y
0z
0{
0|
0}
0*!
0+!
0,!
1-!
0.!
0/!
00!
01!
02!
03!
04!
05!
06!
07!
09!
0:!
0;!
0<!
0=!
0>!
0?!
0@!
0A!
0B!
0C!
0D!
0E!
0F!
0G!
0H!
0I!
0J!
0K!
1L!
0M!
0N!
0O!
0P!
0Q!
0R!
1S!
0T!
0U!
0V!
0W!
0X!
0Y!
1Z!
0[!
0\!
0]!
0^!
0_!
0`!
1a!
0b!
0c!
0d!
0e!
0f!
0g!
1h!
0i!
0j!
0k!
0l!
0m!
0n!
1o!
0p!
0q!
0r!
0s!
0t!
0u!
zv!
zw!
zx!
zy!
zz!
z{!
z|!
z}!
0~!
0!"
0""
0#"
0$"
0%"
0&"
0'"
08(
09(
0:(
0;(
0<(
0=(
0>(
0?(
0@(
0A(
0B(
0C(
0D(
0E(
0F(
0G(
0H(
0I(
0J(
0K(
0L(
0M(
0N(
0O(
0P(
0Q(
0R(
0S(
0T(
0U(
0V(
0W(
0X(
0Y(
0Z(
0[(
0\(
0](
0^(
0_(
0`(
0a(
0b(
0c(
0d(
0e(
0f(
0g(
0h(
0i(
1m(
1n(
1o(
1p(
1q(
1r(
1s(
1t(
1}(
1~(
1!)
1")
1#)
1$)
1%)
1&)
1')
1E)
1F)
1G)
1H)
1I)
1J)
1K)
1L)
1M)
1N)
1O)
1P)
1Q)
1R)
1S)
1T)
1U)
1V)
1W)
1X)
1Y)
1Z)
1[)
1\)
1])
$end
#10000
1)
1)!
1u"
1i(
0])
0/#
1x"
1D#
0>)
1k(
1:"
1+#
00#
1E#
0L#
1V#
0|(
1K!
0:)
1--
00)
1s
1,#
0H#
1|#
1}#
1=$
1\$
1]$
1q$
1(%
1)%
1;%
1P%
1b%
1v%
1+&
1?&
1R&
1f&
1y&
10'
1C'
1H'
1I'
1J'
1K'
1L'
1!$
0b,
0r,
0s,
0t,
0u,
0v,
0Z,
0\,
0],
0^,
0o,
0_,
0"-
0#-
0p,
0)-
0[,
0z,
1&-
0I#
0J#
0~#
1{&
0D'
1D$
0r$
1s$
0<%
1=%
0c%
1N'
1d%
0,&
1-&
0S&
1T&
0z&
1E'
1)$
0^)
0`)
0a)
0b)
0n,
0c)
0u(
0j(
0_)
1`,
1%-
0{&
0T&
0-&
0d%
0=%
0s$
0E'
0H'
0I'
0J'
0K'
0L'
0N'
1P'
1^)
1u(
1c)
1b)
1a)
1`)
1_)
0l,
1n,
1r,
1s,
1t,
1u,
1v,
0P'
1l,
#20000
0)
0)!
0u"
#30000
1)
1)!
1u"
1h(
0i(
1])
0\)
0+#
1y"
1/#
0x"
1)#
06)
0k(
1|(
0:"
1;"
1+#
0y"
1'#
0,#
10#
1*#
1M#
0z(
0|(
0K!
1J!
0'#
05)
01)
0s
1r
1,#
1(#
1z(
0a#
1g#
0(#
0h,
1i,
0)$
1-$
#40000
0)
0)!
0u"
#50000
1)
1)!
1u"
1i(
0])
0/#
1x"
0)#
1-#
0D#
1>)
08)
16)
1k(
1:"
0+#
1y"
00#
0*#
1.#
0E#
1L#
0V#
1|(
1K!
1'#
1:)
0--
10)
03)
11)
1s
0,#
0z(
0g#
1n#
1H#
0|#
0(%
0P%
0b%
0v%
0+&
0?&
0R&
0f&
0y&
00'
0C'
0!$
1(#
1b,
1Z,
1\,
1],
1^,
1o,
1#-
1z,
0&-
0e,
1h,
1I#
1J#
1~#
0}#
0=$
0)%
0;%
1=%
1d%
1-&
1T&
1E'
0-$
0^)
0`)
0a)
0b)
0c)
1_,
1"-
1[,
0`,
0%-
1{&
1N'
1s$
0u(
0n,
0_)
#60000
0)
0)!
0u"
#70000
1)
1)!
1u"
1g(
0h(
0i(
1G(
0t(
1])
1\)
0[)
0'#
1z"
1+#
0y"
1/#
0x"
1D#
0D$
1r$
1j(
0>)
0k(
0|(
1z(
1m"
0:"
0;"
1<"
0s$
1<%
0+#
1'#
0z"
1T'
0(#
1,#
10#
1E#
0L#
1V#
0x(
0z(
1|(
1u(
1'"
0K!
0J!
1I!
0T'
0=%
1c%
0:)
1--
00)
1(
0s
0r
1q
0,#
1(#
1U'
1c)
1x(
0H#
1|#
1}#
1=$
1(%
1)%
1;%
1P%
1b%
1v%
1+&
1?&
1R&
1f&
1y&
10'
1C'
1H'
1I'
1J'
1K'
1L'
1!$
0d%
1,&
0U'
1b)
0b,
0r,
0s,
0t,
0u,
0v,
0Z,
0\,
0],
0^,
0o,
0_,
0"-
0#-
0[,
0z,
1&-
0-&
1S&
0I#
0J#
0~#
0{&
1s$
0<%
1=%
0c%
1d%
0,&
1-&
0S&
0T&
0E'
12$
1a)
1T&
1^)
1`)
0a)
0b)
0c)
0u(
1_)
1`,
1%-
0T&
0-&
0d%
0=%
0`)
0H'
0I'
0J'
0K'
0L'
0N'
1P'
1c)
1b)
1a)
1`)
0l,
1n,
1r,
1s,
1t,
1u,
1v,
0P'
1l,
#80000
0)
0)!
0u"
#90000
1)
1)!
1u"
1i(
1d$
0m*
0])
0/#
1x"
0~"
0-#
0D#
1f$
0k*
1>)
18)
1<)
1k(
1:"
1+#
00#
0!#
0.#
0M#
0E#
1F#
0V#
1n$
0|(
1K!
0c*
1:)
0(-
10)
15)
13)
1.)
1s
1,#
1a#
0n#
0f$
0!$
1b,
1k*
1e,
0i,
0n$
02$
1c*
#100000
0)
0)!
0u"
#110000
1)
1)!
1u"
1h(
0i(
1])
0\)
0+#
1y"
1v"
1/#
0x"
16#
1>#
1D#
0>)
0D)
0B)
0k(
07)
1|(
0:"
1;"
1+#
0y"
0'#
1z"
0,#
1w"
1M#
1E$
10#
17#
1?#
1P#
1E#
0F#
1G#
1N#
1z(
0|(
0K!
1J!
1T'
1'#
0z"
0)+
0'-
1(-
00)
0`*
0,+
0()
0++
05)
02)
0s
1r
1,#
0(#
0z(
0x(
0a#
1d#
1~#
1I#
1J#
1H$
1V$
1[$
0T'
1U'
1(#
1x(
0X*
0+-
0^*
0`,
0%-
0g,
1i,
1H'
1I'
1J'
1K'
1L'
1N'
0p$
0Z$
0\$
1k'
0U'
1)-
1*-
1Y*
0n,
0r,
0s,
0t,
0u,
0v,
0j'
0]$
0q$
1p,
1("
1D$
1}!
0j(
1j
0("
0}!
0j
#120000
0)
0)!
0u"
#130000
1)
1)!
1u"
1i(
1A(
0G(
1F(
1E(
1D(
1C(
1B(
1@(
0m(
0o(
0p(
0q(
0r(
0s(
1t(
0n(
0])
0v"
0/#
1x"
1"#
11#
06#
0>#
1{&
0D$
0s$
1<%
1=%
1d%
1-&
1T&
1E'
0^)
0`)
0a)
0b)
0c)
1u(
1j(
0_)
1D)
1B)
0=)
0;)
1k(
17)
1t"
1r"
1q"
1p"
1o"
1n"
0m"
1s"
1:"
0=%
1c%
0+#
1y"
0w"
0M#
0E$
00#
1##
12#
0G#
0N#
07#
0?#
0P#
1|(
1c)
1~!
1""
1#"
1$"
1%"
1&"
0'"
1!"
1K!
0'#
1z"
0d%
1,&
1`*
1,+
1()
1)+
1'-
0/)
0-)
1++
15)
12)
0(
1'
1&
1%
1$
1#
1"
1!
1s
0,#
1b)
1z(
1a#
0d#
1N$
1p$
1H#
1K#
0~#
0I#
0J#
0H$
0V$
0[$
0-&
1S&
1T'
0(#
0x(
1a)
1X*
1+-
1^*
1`,
1%-
0,-
0&-
0Y*
0[*
1g,
0i,
0T&
1z&
1q$
1j'
1I#
1J#
1~#
0}#
0)%
0P%
0v%
0?&
0f&
00'
0H'
0I'
0J'
0K'
0L'
0N'
1D$
0r$
1s$
1=%
1d%
1-&
1T&
0{&
1D'
0E'
0N$
0p$
1\$
0k'
1P'
1U'
1`)
1{&
0l,
0)-
1Y*
1[*
1^)
1_)
0`)
0a)
0b)
0c)
0u(
0j(
1n,
1r,
1s,
1t,
1u,
1v,
1"-
0`,
0%-
0p,
0P'
1E'
0s$
0_)
1s$
0<%
0=%
0d%
0-&
0T&
0{&
0E'
1Z$
1p$
0j'
1u(
0^)
1l,
0Y*
0*-
1^)
1_)
1`)
1a)
1b)
1c)
0u(
z("
1=%
0c%
1j'
0c)
z}!
1d%
0,&
zj
0b)
1-&
0S&
0a)
1T&
0z&
0`)
1{&
0D'
0_)
1E'
0^)
#140000
0)
0)!
0u"
#150000
1)
1)!
1u"
0g(
0h(
0i(
0A(
0F(
0E(
0D(
0C(
0B(
0@(
1f(
0Z)
1m(
1o(
1p(
1q(
1r(
1s(
1n(
1])
1\)
1[)
1'#
0z"
1+#
0y"
1/#
0x"
0{&
0s$
0=%
0d%
0-&
0T&
0E'
0T'
1{"
01#
0D#
0V'
1C)
1>)
1=)
1x(
1^)
1`)
1a)
1b)
1c)
1u(
1_)
0k(
0|(
0z(
1="
0t"
0r"
0q"
0p"
0o"
0n"
0s"
0:"
0;"
0<"
14#
0+#
0'#
1T'
0{"
1(#
1,#
10#
0U'
02#
0E#
1N#
1F'
0x(
1z(
1|(
0w(
1H!
0~!
0""
0#"
0$"
0%"
0&"
0!"
0K!
0J!
0I!
04#
0x,
0)+
10)
1/)
0s
0r
0q
1p
0'
0&
0%
0$
0#
0"
0!
15#
0,#
0(#
1U'
1w(
0H#
0K#
1S#
1{#
1M'
05#
0q,
0W*
0b*
1,-
1&-
0I#
0J#
0~#
1}#
1]$
1)%
1I'
1N'
1;$
1o$
1:%
1a%
1)&
1P&
1w&
1A'
0|#
0\$
0(%
1P%
1v%
1?&
1f&
10'
1H'
1J'
1K'
1L'
1k'
1O'
0m,
0r,
0s,
0t,
0v,
1#-
1)-
1z,
0?-
0n+
02,
0T,
0#*
0E*
0a*
0L+
0n,
0u,
0"-
1`,
1%-
1)"
1*"
1+"
1,"
1-"
1."
1/"
0N'
0O'
0q'
0Z$
0j'
0l'
0P%
0b%
0m'
0v%
0+&
0L'
0n'
0?&
0R&
0K'
0o'
0f&
0y&
0J'
0p'
00'
0C'
0H'
0r'
0}#
0=$
0I'
0q$
0)%
0;%
0M'
1Q'
1|!
1{!
1z!
1y!
1x!
1w!
1v!
1q,
1_,
1"-
1p,
1u,
1[,
1v,
1Z,
1t,
1\,
1s,
1],
1r,
1^,
1o,
1*-
1m,
1n,
1i
1h
1g
1f
1e
1d
1c
1("
0Q'
0]$
1=%
1d%
1-&
1T&
1E'
1{&
1M'
0D$
1r$
1s$
1}!
0u(
1j(
0q,
0_)
0^)
0`)
0a)
0b)
0c)
1j
0/"
0-"
0,"
0+"
0*"
0)"
0("
0."
0s$
1<%
1P'
1u(
0v!
0x!
0y!
0z!
0{!
0|!
0}!
0w!
0=%
1c%
0l,
0j
0i
0h
0g
0f
0e
0d
0c
1c)
0d%
1,&
1O'
1b)
0-&
1S&
0m,
1a)
0T&
1z&
1`)
0{&
1D'
0P'
1_)
0E'
1l,
1^)
1Q'
#160000
0)
0)!
0u"
#170000
1)
1)!
1u"
1i(
1R'
0,)
0])
1v"
0/#
1x"
1~"
0"#
11#
1D#
0>)
0=)
1;)
0<)
1k(
07)
1:"
1+#
1w"
1M#
1E$
00#
1!#
0##
12#
1E#
0N#
0F'
0|(
1K!
1x,
1)+
00)
0/)
1-)
0.)
0++
05)
02)
1s
1,#
0a#
1d#
1S'
0S#
0{#
1G'
0M'
1q,
0w,
1W*
1b*
0+)
0g,
1i,
1%#
0,#
0U'
0;$
0o$
0:%
0a%
0)&
0P&
0w&
0A'
1|#
1\$
1(%
1P%
1b%
1v%
1+&
1?&
1R&
1f&
1y&
10'
1C'
0k'
0O'
1m,
0Z,
0\,
0],
0^,
0o,
0#-
0)-
0z,
1?-
1n+
12,
1T,
1#*
1E*
1a*
1L+
z)"
z*"
z+"
z,"
z-"
z."
z/"
1q'
1Z$
1j'
1l'
1m'
1n'
1o'
1p'
1r'
1}#
1=$
1]$
1q$
1)%
1;%
1=%
0c%
1d%
0,&
1-&
0S&
1T&
0z&
1E'
z|!
z{!
zz!
zy!
zx!
zw!
zv!
0^)
0`)
0a)
0b)
0c)
0_,
0"-
0p,
0[,
0*-
zi
zh
zg
zf
ze
zd
zc
z("
1{&
0D'
0T&
0-&
0d%
0{&
1D$
0r$
1s$
0<%
1P'
1b)
1a)
1`)
0_)
z}!
0E'
0l,
0u(
0j(
1_)
zj
0P'
0=%
0s$
1^)
1u(
1c)
1l,
#180000
0)
0)!
0u"
#190000
1)
1)!
1u"
1d(
0i(
0f(
1Z)
1])
0X)
1}"
1/#
0x"
1)#
16#
1>#
1O#
0T'
1&#
1-#
01#
1V'
0C)
1=)
08)
09)
1x(
0A)
0D)
0B)
06)
0k(
0v(
0="
0:"
1?"
0+#
1(#
0d#
1.#
0E$
1S$
02#
1V#
1*#
17#
1?#
1W'
1|(
0H!
0K!
1F!
0))
0,+
0()
01)
0:)
1/)
0*+
1++
03)
1g,
0s
0p
1n
10#
0S'
1,#
1:#
1B#
15#
1=#
1\#
1T$
1U'
0a,
0j,
1+)
0(#
0,#
05#
0:#
0=#
0B#
0U'
#200000
0)
0)!
0u"
#210000
1)
1)!
1u"
1i(
0])
0v"
0/#
1x"
0~"
0&#
0-#
06#
0>#
0O#
1A)
1D)
1B)
18)
19)
1<)
1k(
17)
1:"
1+#
0w"
00#
0!#
1G#
1N#
0V#
0\#
0T$
0.#
0S$
07#
0?#
0W'
0|(
1K!
1))
1,+
1()
1*+
13)
1a,
1j,
1:)
0)+
0'-
1.)
12)
1s
1,#
1~#
1I#
1J#
1S#
1g#
1{#
0W*
0h,
0b*
0`,
0%-
1I'
1N'
1;$
1o$
1:%
1a%
1)&
1P&
1w&
1A'
0|#
0\$
0(%
1H'
1J'
1K'
1L'
1k'
0r,
0s,
0t,
0v,
1#-
1)-
1z,
0?-
0n+
02,
0T,
0#*
0E*
0a*
0L+
0n,
0u,
1)"
1*"
1+"
1,"
1-"
1."
1/"
0q'
0Z$
0j'
0l'
0P%
0b%
0m'
0v%
0+&
0L'
0n'
0?&
0R&
0K'
0o'
0f&
0y&
0J'
0p'
00'
0C'
0H'
0r'
0}#
0=$
0I'
0q$
0)%
0;%
1|!
1{!
1z!
1y!
1x!
1w!
1v!
1_,
1"-
1p,
1u,
1[,
1v,
1Z,
1t,
1\,
1s,
1],
1r,
1^,
1o,
1*-
1i
1h
1g
1f
1e
1d
1c
1("
0]$
1=%
1d%
1-&
1T&
1E'
1{&
0D$
1r$
0N'
1s$
1}!
0u(
1n,
1j(
0_)
0^)
0`)
0a)
0b)
0c)
1j
0/"
0-"
0,"
0+"
0*"
0)"
0("
0."
0s$
1<%
1u(
0v!
0x!
0y!
0z!
0{!
0|!
0}!
0w!
0=%
1c%
0j
0i
0h
0g
0f
0e
0d
0c
1c)
0d%
1,&
1b)
0-&
1S&
1a)
0T&
1z&
1`)
0{&
1D'
1_)
0E'
1^)
#220000
0)
0)!
0u"
#230000
1)
1)!
1u"
1h(
0i(
1])
0\)
0+#
1y"
1/#
0x"
0)#
1-#
11#
0D#
1>)
0=)
08)
16)
0k(
1|(
0:"
1;"
1+#
0y"
1'#
0,#
10#
0*#
1.#
12#
0E#
0G#
0z(
0|(
0K!
1J!
0'#
1'-
10)
0/)
03)
11)
0s
1r
1,#
1(#
1z(
0g#
1n#
1f$
1K#
0I#
0J#
0(#
1`,
1%-
0,-
0k*
0e,
1h,
1n$
0C$
1D$
0r$
1s$
0<%
1=%
0c%
1d%
0,&
1-&
0S&
1T&
0z&
1{&
0D'
1E'
0^)
0_)
0`)
0a)
0b)
0c)
0u(
0j(
0c*
0E'
0{&
0T&
0-&
0d%
0=%
0s$
0D$
0o$
1P'
1j(
1u(
1c)
1b)
1a)
1`)
1_)
1^)
0l,
1a*
0P'
1Z$
1q$
1j'
1l,
0p,
0*-
1D$
0j(
1("
1}!
1j
#240000
0)
0)!
0u"
#250000
1)
1)!
1u"
1i(
1G(
0t(
0])
0/#
1x"
1~"
1)#
0-#
01#
1D#
0D$
1r$
1]$
1j(
0>)
1=)
18)
06)
0<)
1k(
1m"
1:"
1s$
0+#
1y"
00#
1!#
1*#
0.#
02#
1E#
0N#
1V#
1|(
0u(
1'"
1K!
1'#
0:)
1)+
00)
1/)
13)
01)
0.)
1(
1s
0,#
0z(
1g#
0n#
0f$
0K#
0~#
0S#
0{#
1!$
1(#
0b,
1W*
1b*
1,-
1k*
1e,
0h,
0n$
1C$
1D$
0r$
0s$
1<%
1=%
1d%
1-&
1T&
1{&
1E'
0;$
0:%
0a%
0)&
0P&
0w&
0A'
1|#
1\$
1(%
1P%
1b%
1v%
1+&
1?&
1R&
1f&
1y&
10'
1C'
0k'
1-$
0Z,
0\,
0],
0^,
0o,
0#-
0)-
0z,
1?-
1n+
12,
1T,
1#*
1E*
1L+
0^)
0_)
0`)
0a)
0b)
0c)
1u(
0j(
1c*
z)"
z*"
z+"
z,"
z-"
z."
z/"
0=%
1c%
1s$
0<%
0D$
1r$
1P'
1q'
1l'
1m'
1n'
1o'
1p'
1r'
1}#
1=$
1)%
1;%
1=%
0c%
0d%
0-&
0T&
0E'
1j(
0u(
1c)
z|!
z{!
zz!
zy!
zx!
zw!
zv!
0s$
1<%
0=%
1d%
1^)
1`)
1a)
1b)
0c)
0_,
0"-
0[,
0l,
zi
zh
zg
zf
ze
zd
zc
z("
0d%
0b)
1c)
1u(
0{&
1s$
0<%
0P'
1=%
1b)
z}!
1P'
0c)
1l,
0u(
1_)
zj
0P'
0=%
0l,
1c)
1l,
#260000
0)
0)!
0u"
#270000
1)
0X
1)!
0-!
0O$
1u"
1B-
1g(
0h(
0i(
1e$
1P$
1R$
0l*
1])
1\)
0[)
0'#
1z"
1+#
0y"
1v"
1/#
0x"
1>#
1f$
1U$
0]*
0k*
0D)
0k(
07)
0|(
1z(
0:"
0;"
1<"
0+#
1'#
0z"
1T'
0(#
1,#
1w"
10#
1?#
1T#
1n$
0x(
0z(
1|(
0K!
0J!
1I!
0T'
0c*
0@)
0,+
02)
0s
0r
1q
0,#
1(#
1U'
1x(
0g#
1j#
0n$
0!$
1W#
1~'
0U'
04)
1b,
1c*
0f,
1h,
0-$
1k#
#280000
0)
0)!
0u"
#290000
1)
1)!
1u"
1i(
1Q$
1a'
1?(
0P)
0|*
0Y,
0])
0v"
0/#
1x"
1&#
0)#
1-#
11#
0>#
0D#
0R$
1b'
1!(
1$(
1%(
1&(
0{*
1>)
1D)
0=)
08)
16)
09)
1k(
17)
1:"
1+#
0w"
00#
0j#
0b'
0~'
0*#
1.#
12#
0?#
0T#
0E#
0V#
1h'
0|(
1K!
0u*
1:)
10)
1@)
1,+
0/)
03)
11)
1{*
1f,
12)
1s
1V"
1U"
1T"
1Q"
1,#
0k#
1r#
0h'
1S'
0W#
1[!
1\!
1]!
1`!
14)
0+)
1u*
0d,
1?
1<
1;
1:
0%#
0,#
10#
#300000
0)
0)!
0u"
#310000
1)
1)!
1u"
0d(
1X)
0}"
0~"
0&#
0-#
01#
1=)
18)
19)
1<)
1v(
0?"
0!#
0(#
1n#
0r#
1n$
0.#
0M#
02#
1F#
0F!
0(-
1/)
15)
13)
0c*
1d,
0e,
1.)
0n
00#
1a#
0n#
0f$
0S'
1+)
1k*
1e,
0i,
0n$
1(#
1,#
1c*
#320000
0)
0)!
0u"
#330000
1)
1)!
1u"
1h(
0i(
1])
0\)
0+#
1y"
1v"
1/#
0x"
16#
1>#
1D#
0>)
0D)
0B)
0k(
07)
1|(
0:"
1;"
1+#
0y"
0'#
1z"
0,#
1w"
1M#
1E$
10#
17#
1?#
1P#
1E#
0F#
1G#
1N#
1z(
0|(
0K!
1J!
1T'
1'#
0z"
0)+
0'-
1(-
00)
0`*
0,+
0()
0++
05)
02)
0s
1r
1,#
0(#
0z(
0x(
0a#
1d#
1~#
1I#
1J#
1H$
1[$
0T'
1U'
1(#
1x(
0X*
0^*
0`,
0%-
0g,
1i,
1H'
1I'
1J'
1K'
1L'
1N'
0\$
1k'
0U'
1)-
0n,
0r,
0s,
0t,
0u,
0v,
1("
1}!
1j
#340000
0)
0)!
0u"
#350000
1)
1)!
1u"
1i(
1A(
1F(
1E(
1D(
1C(
1B(
1@(
0m(
0o(
0p(
0q(
0r(
0s(
0n(
0])
0v"
0/#
1x"
1"#
11#
06#
0>#
1{&
0s$
1<%
1=%
1d%
1-&
1T&
1E'
0^)
0`)
0a)
0b)
0c)
1u(
0_)
1D)
1B)
0=)
0;)
1k(
17)
1t"
1r"
1q"
1p"
1o"
1n"
1s"
1:"
0=%
1c%
0+#
1y"
0w"
0M#
0E$
00#
1##
12#
0G#
0N#
07#
0?#
0P#
1|(
1c)
1~!
1""
1#"
1$"
1%"
1&"
1!"
1K!
0'#
1z"
0d%
1,&
1`*
1,+
1()
1)+
1'-
0/)
0-)
1++
15)
12)
1'
1&
1%
1$
1#
1"
1!
1s
0,#
1b)
1z(
1a#
0d#
1N$
1H#
1K#
0~#
0I#
0J#
0H$
0[$
0-&
1S&
1T'
0(#
0x(
1a)
1X*
1^*
1`,
1%-
0,-
0&-
0[*
1g,
0i,
0T&
1z&
0Z$
1I#
1J#
1~#
0}#
0)%
0P%
0v%
0?&
0f&
00'
0H'
0I'
0J'
0K'
0L'
0N'
1D$
1s$
1=%
1d%
1-&
1T&
0{&
1D'
0E'
0N$
0p$
1\$
0k'
1P'
1U'
1`)
1{&
0l,
0)-
1Y*
1[*
1^)
1_)
0`)
0a)
0b)
0c)
0u(
0j(
1n,
1r,
1s,
1t,
1u,
1v,
1"-
0`,
0%-
1*-
0P'
1E'
0_)
0D$
0s$
0=%
0d%
0-&
0T&
0{&
0E'
1N'
1Z$
1p$
0j'
0^)
1l,
0Y*
0*-
0n,
1^)
1_)
1`)
1a)
1b)
1c)
1u(
1j(
z("
1j'
z}!
zj
#360000
0)
0)!
0u"
#370000
1)
1)!
1u"
0g(
0h(
0i(
0A(
0F(
0E(
0D(
0C(
0B(
0@(
1f(
0Z)
1m(
1o(
1p(
1q(
1r(
1s(
1n(
1])
1\)
1[)
1'#
0z"
1+#
0y"
1/#
0x"
1{&
0D'
1s$
0<%
1=%
0c%
1d%
0,&
1-&
0S&
1T&
0z&
1E'
0T'
1{"
01#
0D#
0V'
1C)
1>)
1=)
1x(
0^)
0`)
0a)
0b)
0c)
0u(
0_)
0k(
0|(
0z(
1="
0t"
0r"
0q"
0p"
0o"
0n"
0s"
0:"
0;"
0<"
14#
0{&
0T&
0-&
0d%
0=%
0E'
0+#
0'#
1T'
0{"
1(#
1,#
10#
0U'
02#
0E#
1N#
1F'
0x(
1z(
1|(
1^)
1c)
1b)
1a)
1`)
1_)
0w(
1H!
0~!
0""
0#"
0$"
0%"
0&"
0!"
0K!
0J!
0I!
04#
0x,
0)+
10)
1/)
0s
0r
0q
1p
0'
0&
0%
0$
0#
0"
0!
15#
0,#
0(#
1U'
1w(
0H#
0K#
1S#
1{#
0G'
1M'
05#
0q,
1w,
0W*
0b*
1,-
1&-
0I#
0J#
0~#
1}#
1)%
1I'
1;$
1o$
1:%
1a%
1)&
1P&
1w&
1A'
0|#
0\$
0(%
1P%
1v%
1?&
1f&
10'
1H'
1J'
1K'
1L'
1k'
0Q'
0r,
0s,
0t,
0v,
1#-
1)-
1z,
0?-
0n+
02,
0T,
0#*
0E*
0a*
0L+
0u,
0"-
1`,
1%-
1)"
1*"
1+"
1,"
1-"
1."
1/"
0N'
0q'
0Z$
0j'
0l'
0P%
0b%
0m'
0v%
0+&
0L'
0n'
0?&
0R&
0K'
0o'
0f&
0y&
0J'
0p'
00'
0C'
0H'
0r'
0}#
0=$
0I'
0q$
0)%
0;%
0M'
1|!
1{!
1z!
1y!
1x!
1w!
1v!
1q,
1_,
1"-
1p,
1u,
1[,
1v,
1Z,
1t,
1\,
1s,
1],
1r,
1^,
1o,
1*-
1n,
1i
1h
1g
1f
1e
1d
1c
1("
0]$
1=%
1d%
1-&
1T&
1E'
1{&
1M'
1D$
0s$
1<%
1}!
1u(
0j(
0q,
0_)
0^)
0`)
0a)
0b)
0c)
1j
0/"
0-"
0,"
0+"
0*"
0)"
0("
0."
0=%
1c%
1P'
1c)
0v!
0x!
0y!
0z!
0{!
0|!
0}!
0w!
0d%
1,&
0l,
0j
0i
0h
0g
0f
0e
0d
0c
1b)
0-&
1S&
1a)
0T&
1z&
1`)
0{&
1D'
0P'
1_)
0E'
1l,
1^)
#380000
0)
0)!
0u"
#390000
1)
1)!
1u"
1i(
0R'
1,)
0])
1v"
0/#
1x"
1~"
0"#
11#
1D#
0>)
0=)
1;)
0<)
1k(
07)
1:"
1+#
1w"
1M#
1E$
00#
1!#
0##
12#
1E#
0N#
0F'
0|(
1K!
1x,
1)+
00)
0/)
1-)
0.)
0++
05)
02)
1s
1,#
0a#
1d#
0S#
0{#
0M'
1q,
1W*
1b*
0g,
1i,
0;$
0o$
0:%
0a%
0)&
0P&
0w&
0A'
1|#
1\$
1(%
1P%
1b%
1v%
1+&
1?&
1R&
1f&
1y&
10'
1C'
0k'
0Z,
0\,
0],
0^,
0o,
0#-
0)-
0z,
1?-
1n+
12,
1T,
1#*
1E*
1a*
1L+
z)"
z*"
z+"
z,"
z-"
z."
z/"
1q'
1Z$
1j'
1l'
1m'
1n'
1o'
1p'
1r'
1}#
1=$
1]$
1q$
1)%
1;%
1=%
0c%
1d%
0,&
1-&
0S&
1T&
0z&
1E'
z|!
z{!
zz!
zy!
zx!
zw!
zv!
0^)
0`)
0a)
0b)
0c)
0_,
0"-
0p,
0[,
0*-
zi
zh
zg
zf
ze
zd
zc
z("
1{&
0D'
0T&
0-&
0d%
0{&
0D$
1s$
0<%
1P'
1b)
1a)
1`)
0_)
z}!
0E'
0l,
0u(
1j(
1_)
zj
0P'
0=%
1^)
1c)
1l,
#400000
0)
0)!
0u"
#410000
1)
1)!
1u"
1h(
0i(
1])
0\)
0+#
1y"
0v"
1/#
0x"
0~"
1)#
01#
0D#
1>)
1=)
06)
1<)
0k(
17)
1|(
0:"
1;"
1+#
0y"
1'#
0,#
0w"
10#
0!#
0M#
0E$
02#
0E#
1F#
0z(
0|(
0K!
1J!
0'#
0(-
10)
1/)
1++
15)
1.)
12)
0s
1r
1,#
1(#
1z(
1a#
0d#
0(#
1g,
0i,
#420000
0)
0)!
0u"
#430000
1)
1)!
1u"
1i(
0])
0/#
1x"
1~"
1&#
0)#
1-#
11#
0=)
08)
16)
09)
0<)
1k(
1:"
0+#
1y"
00#
1!#
0a#
1.#
1M#
12#
0F#
1|(
1K!
1'#
1(-
0/)
05)
03)
1i,
0.)
1s
0,#
0z(
1r#
1f$
1S'
1(#
0+)
0k*
0d,
10#
0U'
#440000
0)
0)!
0u"
#450000
1)
1)!
1u"
1g(
0h(
0f(
1Z)
1\)
0[)
0'#
1z"
1+#
0y"
0T'
0~"
0&#
0-#
01#
1V'
0C)
1=)
18)
19)
1<)
1x(
0|(
1z(
0="
0;"
1<"
1'#
0z"
1T'
0!#
0(#
1n#
0r#
1n$
0.#
0M#
02#
1F#
0x(
0z(
0H!
0J!
1I!
0T'
0(-
1/)
15)
13)
0c*
1d,
0e,
1.)
0r
1q
0p
1x(
00#
1a#
0n#
0f$
0S'
1+)
1k*
1e,
0i,
0n$
1(#
1,#
1c*
#460000
0)
0)!
0u"
#470000
1)
1)!
1u"
1h(
0i(
1])
0\)
0+#
1y"
1v"
1/#
0x"
16#
1>#
1D#
0>)
0D)
0B)
0k(
07)
1|(
0:"
1;"
1+#
0y"
0'#
1z"
0,#
1w"
1M#
1E$
10#
17#
1?#
1P#
1E#
0F#
1G#
1N#
1z(
0|(
0K!
1J!
1T'
1'#
0z"
0)+
0'-
1(-
00)
0`*
0,+
0()
0++
05)
02)
0s
1r
1,#
0(#
0z(
0x(
0a#
1d#
1~#
1I#
1J#
1H$
1[$
0T'
1U'
1(#
1x(
0X*
0^*
0`,
0%-
0g,
1i,
1H'
1I'
1J'
1K'
1L'
1N'
0\$
1k'
0U'
1)-
0n,
0r,
0s,
0t,
0u,
0v,
1("
1}!
1j
#480000
0)
0)!
0u"
#490000
1)
1)!
1u"
1i(
1A(
1F(
1E(
1D(
1C(
1B(
1@(
0m(
0o(
0p(
0q(
0r(
0s(
0n(
0])
0v"
0/#
1x"
1"#
11#
06#
0>#
1{&
0s$
1<%
1=%
1d%
1-&
1T&
1E'
0^)
0`)
0a)
0b)
0c)
1u(
0_)
1D)
1B)
0=)
0;)
1k(
17)
1t"
1r"
1q"
1p"
1o"
1n"
1s"
1:"
0=%
1c%
0+#
1y"
0w"
0M#
0E$
00#
1##
12#
0G#
0N#
07#
0?#
0P#
1|(
1c)
1~!
1""
1#"
1$"
1%"
1&"
1!"
1K!
0'#
1z"
0d%
1,&
1`*
1,+
1()
1)+
1'-
0/)
0-)
1++
15)
12)
1'
1&
1%
1$
1#
1"
1!
1s
0,#
1b)
1z(
1a#
0d#
1N$
1H#
1K#
0~#
0I#
0J#
0H$
0[$
0-&
1S&
1T'
0(#
0x(
1a)
1X*
1^*
1`,
1%-
0,-
0&-
0[*
1g,
0i,
0T&
1z&
0Z$
1I#
1J#
1~#
0}#
0)%
0P%
0v%
0?&
0f&
00'
0H'
0I'
0J'
0K'
0L'
0N'
1D$
1s$
1=%
1d%
1-&
1T&
0{&
1D'
0E'
0N$
0p$
1\$
0k'
1P'
1U'
1`)
1{&
0l,
0)-
1Y*
1[*
1^)
1_)
0`)
0a)
0b)
0c)
0u(
0j(
1n,
1r,
1s,
1t,
1u,
1v,
1"-
0`,
0%-
1*-
0P'
1E'
0_)
0D$
0s$
0=%
0d%
0-&
0T&
0{&
0E'
1N'
1Z$
1p$
0j'
0^)
1l,
0Y*
0*-
0n,
1^)
1_)
1`)
1a)
1b)
1c)
1u(
1j(
z("
1j'
z}!
zj
#500000
0)
0)!
0u"
#510000
1)
1)!
1u"
0g(
0h(
0i(
0A(
0F(
0E(
0D(
0C(
0B(
0@(
1f(
0Z)
1m(
1o(
1p(
1q(
1r(
1s(
1n(
1])
1\)
1[)
1'#
0z"
1+#
0y"
1/#
0x"
1{&
0D'
1s$
0<%
1=%
0c%
1d%
0,&
1-&
0S&
1T&
0z&
1E'
0T'
1{"
01#
0D#
0V'
1C)
1>)
1=)
1x(
0^)
0`)
0a)
0b)
0c)
0u(
0_)
0k(
0|(
0z(
1="
0t"
0r"
0q"
0p"
0o"
0n"
0s"
0:"
0;"
0<"
14#
0{&
0T&
0-&
0d%
0=%
0E'
0+#
0'#
1T'
0{"
1(#
1,#
10#
0U'
02#
0E#
1N#
1F'
0x(
1z(
1|(
1^)
1c)
1b)
1a)
1`)
1_)
0w(
1H!
0~!
0""
0#"
0$"
0%"
0&"
0!"
0K!
0J!
0I!
04#
0x,
0)+
10)
1/)
0s
0r
0q
1p
0'
0&
0%
0$
0#
0"
0!
15#
0,#
0(#
1U'
1w(
0H#
0K#
1S#
1{#
1M'
05#
0q,
0W*
0b*
1,-
1&-
0I#
0J#
0~#
1}#
1)%
1I'
1;$
1o$
1:%
1a%
1)&
1P&
1w&
1A'
0|#
0\$
0(%
1P%
1v%
1?&
1f&
10'
1H'
1J'
1K'
1L'
1k'
0r,
0s,
0t,
0v,
1#-
1)-
1z,
0?-
0n+
02,
0T,
0#*
0E*
0a*
0L+
0u,
0"-
1`,
1%-
1)"
1*"
1+"
1,"
1-"
1."
1/"
0N'
0q'
0Z$
0j'
0l'
0P%
0b%
0m'
0v%
0+&
0L'
0n'
0?&
0R&
0K'
0o'
0f&
0y&
0J'
0p'
00'
0C'
0H'
0r'
0}#
0=$
0I'
0q$
0)%
0;%
0M'
1|!
1{!
1z!
1y!
1x!
1w!
1v!
1q,
1_,
1"-
1p,
1u,
1[,
1v,
1Z,
1t,
1\,
1s,
1],
1r,
1^,
1o,
1*-
1n,
1i
1h
1g
1f
1e
1d
1c
1("
0]$
1=%
1d%
1-&
1T&
1E'
1{&
1M'
1D$
0s$
1<%
1}!
1u(
0j(
0q,
0_)
0^)
0`)
0a)
0b)
0c)
1j
0/"
0-"
0,"
0+"
0*"
0)"
0("
0."
0=%
1c%
1P'
1c)
0v!
0x!
0y!
0z!
0{!
0|!
0}!
0w!
0d%
1,&
0l,
0j
0i
0h
0g
0f
0e
0d
0c
1b)
0-&
1S&
1a)
0T&
1z&
1`)
0{&
1D'
0P'
1_)
0E'
1l,
1^)
#520000
0)
0)!
0u"
#530000
1)
1)!
1u"
1i(
0])
1v"
0/#
1x"
1~"
0"#
11#
1D#
0>)
0=)
1;)
0<)
1k(
07)
1:"
1+#
1w"
1M#
1E$
00#
1!#
0##
12#
1E#
0N#
0F'
0|(
1K!
1x,
1)+
00)
0/)
1-)
0.)
0++
05)
02)
1s
1,#
0a#
1d#
0S#
0{#
0M'
1q,
1W*
1b*
0g,
1i,
0;$
0o$
0:%
0a%
0)&
0P&
0w&
0A'
1|#
1\$
1(%
1P%
1b%
1v%
1+&
1?&
1R&
1f&
1y&
10'
1C'
0k'
0Z,
0\,
0],
0^,
0o,
0#-
0)-
0z,
1?-
1n+
12,
1T,
1#*
1E*
1a*
1L+
z)"
z*"
z+"
z,"
z-"
z."
z/"
1q'
1Z$
1j'
1l'
1m'
1n'
1o'
1p'
1r'
1}#
1=$
1]$
1q$
1)%
1;%
1=%
0c%
1d%
0,&
1-&
0S&
1T&
0z&
1E'
z|!
z{!
zz!
zy!
zx!
zw!
zv!
0^)
0`)
0a)
0b)
0c)
0_,
0"-
0p,
0[,
0*-
zi
zh
zg
zf
ze
zd
zc
z("
1{&
0D'
0T&
0-&
0d%
0{&
0D$
1s$
0<%
1P'
1b)
1a)
1`)
0_)
z}!
0E'
0l,
0u(
1j(
1_)
zj
0P'
0=%
1^)
1c)
1l,
#540000
0)
0)!
0u"
#550000
1)
1)!
1u"
1h(
0i(
1])
0\)
0+#
1y"
0v"
1/#
0x"
0~"
1)#
01#
0D#
1>)
1=)
06)
1<)
0k(
17)
1|(
0:"
1;"
1+#
0y"
1'#
0,#
0w"
10#
0!#
0M#
0E$
02#
0E#
1F#
0z(
0|(
0K!
1J!
0'#
0(-
10)
1/)
1++
15)
1.)
12)
0s
1r
1,#
1(#
1z(
1a#
0d#
0(#
1g,
0i,
#560000
0)
0)!
0u"
#570000
1)
1)!
1u"
1i(
0])
0/#
1x"
1~"
1&#
0)#
1-#
11#
0=)
08)
16)
09)
0<)
1k(
1:"
0+#
1y"
00#
1!#
0a#
1.#
1M#
12#
0F#
1|(
1K!
1'#
1(-
0/)
05)
03)
1i,
0.)
1s
0,#
0z(
1r#
1f$
1S'
1(#
0+)
0k*
0d,
10#
0U'
#580000
0)
0)!
0u"
#590000
1)
1)!
1u"
1g(
0h(
0f(
1Z)
1\)
0[)
0'#
1z"
1+#
0y"
0T'
0~"
0&#
0-#
01#
1V'
0C)
1=)
18)
19)
1<)
1x(
0|(
1z(
0="
0;"
1<"
1'#
0z"
1T'
0!#
0(#
1n#
0r#
1n$
0.#
0M#
02#
1F#
0x(
0z(
0H!
0J!
1I!
0T'
0(-
1/)
15)
13)
0c*
1d,
0e,
1.)
0r
1q
0p
1x(
00#
1a#
0n#
0f$
0S'
1+)
1k*
1e,
0i,
0n$
1(#
1,#
1c*
#600000
0)
0)!
0u"
#610000
1)
1)!
1u"
1h(
0i(
1])
0\)
0+#
1y"
1v"
1/#
0x"
16#
1>#
1D#
0>)
0D)
0B)
0k(
07)
1|(
0:"
1;"
1+#
0y"
0'#
1z"
0,#
1w"
1M#
1E$
10#
17#
1?#
1P#
1E#
0F#
1G#
1N#
1z(
0|(
0K!
1J!
1T'
1'#
0z"
0)+
0'-
1(-
00)
0`*
0,+
0()
0++
05)
02)
0s
1r
1,#
0(#
0z(
0x(
0a#
1d#
1~#
1I#
1J#
1H$
1[$
0T'
1U'
1(#
1x(
0X*
0^*
0`,
0%-
0g,
1i,
1H'
1I'
1J'
1K'
1L'
1N'
0\$
1k'
0U'
1)-
0n,
0r,
0s,
0t,
0u,
0v,
1("
1}!
1j
#620000
0)
1X
0)!
1-!
1O$
0u"
0B-
0P$
#630000
1)
1)!
1u"
1i(
1A(
0Q$
1F(
1E(
1D(
1C(
1B(
1@(
0m(
0o(
0p(
0q(
0r(
0s(
1Y,
0n(
0])
0v"
0/#
1x"
1"#
11#
06#
0>#
1{&
0s$
1<%
1=%
1d%
1-&
1T&
1E'
0^)
0`)
0a)
0b)
0c)
1u(
0_)
1D)
1B)
0=)
0;)
1k(
17)
1t"
1r"
1q"
1p"
1o"
1n"
1s"
1:"
0=%
1c%
0+#
1y"
0w"
0M#
0E$
00#
1##
12#
0G#
0N#
07#
0?#
0P#
1|(
1c)
1~!
1""
1#"
1$"
1%"
1&"
1!"
1K!
0'#
1z"
0d%
1,&
1`*
1,+
1()
1)+
1'-
0/)
0-)
1++
15)
12)
1'
1&
1%
1$
1#
1"
1!
1s
0,#
1b)
1z(
1a#
0d#
1N$
1H#
1K#
0~#
0I#
0J#
0H$
0[$
0-&
1S&
1T'
0(#
0x(
1a)
1X*
1^*
1`,
1%-
0,-
0&-
0[*
1g,
0i,
0T&
1z&
0Z$
1I#
1J#
1~#
0}#
0)%
0P%
0v%
0?&
0f&
00'
0H'
0I'
0J'
0K'
0L'
0N'
1D$
1s$
1=%
1d%
1-&
1T&
0{&
1D'
0E'
0N$
0p$
1\$
0k'
1P'
1U'
1`)
1{&
0l,
0)-
1Y*
1[*
1^)
1_)
0`)
0a)
0b)
0c)
0u(
0j(
1n,
1r,
1s,
1t,
1u,
1v,
1"-
0`,
0%-
1*-
0P'
1E'
0_)
0D$
0s$
0=%
0d%
0-&
0T&
0{&
0E'
1N'
1Z$
1p$
0j'
0^)
1l,
0Y*
0*-
0n,
1^)
1_)
1`)
1a)
1b)
1c)
1u(
1j(
z("
1j'
z}!
zj
#640000
0)
0)!
0u"
#650000
1)
1)!
1u"
0g(
0h(
0i(
0A(
0F(
0E(
0D(
0C(
0B(
0@(
1f(
0Z)
1m(
1o(
1p(
1q(
1r(
1s(
1n(
1])
1\)
1[)
1'#
0z"
1+#
0y"
1/#
0x"
1{&
0D'
1s$
0<%
1=%
0c%
1d%
0,&
1-&
0S&
1T&
0z&
1E'
0T'
1{"
01#
0D#
0V'
1C)
1>)
1=)
1x(
0^)
0`)
0a)
0b)
0c)
0u(
0_)
0k(
0|(
0z(
1="
0t"
0r"
0q"
0p"
0o"
0n"
0s"
0:"
0;"
0<"
14#
0{&
0T&
0-&
0d%
0=%
0E'
0+#
0'#
1T'
0{"
1(#
1,#
10#
0U'
02#
0E#
1N#
1F'
0x(
1z(
1|(
1^)
1c)
1b)
1a)
1`)
1_)
0w(
1H!
0~!
0""
0#"
0$"
0%"
0&"
0!"
0K!
0J!
0I!
04#
0x,
0)+
10)
1/)
0s
0r
0q
1p
0'
0&
0%
0$
0#
0"
0!
15#
0,#
0(#
1U'
1w(
0H#
0K#
1S#
1{#
1M'
05#
0q,
0W*
0b*
1,-
1&-
0I#
0J#
0~#
1}#
1)%
1I'
1;$
1o$
1:%
1a%
1)&
1P&
1w&
1A'
0|#
0\$
0(%
1P%
1v%
1?&
1f&
10'
1H'
1J'
1K'
1L'
1k'
0r,
0s,
0t,
0v,
1#-
1)-
1z,
0?-
0n+
02,
0T,
0#*
0E*
0a*
0L+
0u,
0"-
1`,
1%-
1)"
1*"
1+"
1,"
1-"
1."
1/"
0N'
0q'
0Z$
0j'
0l'
0P%
0b%
0m'
0v%
0+&
0L'
0n'
0?&
0R&
0K'
0o'
0f&
0y&
0J'
0p'
00'
0C'
0H'
0r'
0}#
0=$
0I'
0q$
0)%
0;%
0M'
1|!
1{!
1z!
1y!
1x!
1w!
1v!
1q,
1_,
1"-
1p,
1u,
1[,
1v,
1Z,
1t,
1\,
1s,
1],
1r,
1^,
1o,
1*-
1n,
1i
1h
1g
1f
1e
1d
1c
1("
0]$
1=%
1d%
1-&
1T&
1E'
1{&
1M'
1D$
0s$
1<%
1}!
1u(
0j(
0q,
0_)
0^)
0`)
0a)
0b)
0c)
1j
0/"
0-"
0,"
0+"
0*"
0)"
0("
0."
0=%
1c%
1P'
1c)
0v!
0x!
0y!
0z!
0{!
0|!
0}!
0w!
0d%
1,&
0l,
0j
0i
0h
0g
0f
0e
0d
0c
1b)
0-&
1S&
1a)
0T&
1z&
1`)
0{&
1D'
0P'
1_)
0E'
1l,
1^)
#660000
0)
0)!
0u"
#670000
1)
1)!
1u"
1i(
0])
1v"
0/#
1x"
1~"
0"#
11#
1D#
0>)
0=)
1;)
0<)
1k(
07)
1:"
1+#
1w"
1M#
1E$
00#
1!#
0##
12#
1E#
0N#
0F'
0|(
1K!
1x,
1)+
00)
0/)
1-)
0.)
0++
05)
02)
1s
1,#
0a#
1d#
0S#
0{#
0M'
1q,
1W*
1b*
0g,
1i,
0;$
0o$
0:%
0a%
0)&
0P&
0w&
0A'
1|#
1\$
1(%
1P%
1b%
1v%
1+&
1?&
1R&
1f&
1y&
10'
1C'
0k'
0Z,
0\,
0],
0^,
0o,
0#-
0)-
0z,
1?-
1n+
12,
1T,
1#*
1E*
1a*
1L+
z)"
z*"
z+"
z,"
z-"
z."
z/"
1q'
1Z$
1j'
1l'
1m'
1n'
1o'
1p'
1r'
1}#
1=$
1]$
1q$
1)%
1;%
1=%
0c%
1d%
0,&
1-&
0S&
1T&
0z&
1E'
z|!
z{!
zz!
zy!
zx!
zw!
zv!
0^)
0`)
0a)
0b)
0c)
0_,
0"-
0p,
0[,
0*-
zi
zh
zg
zf
ze
zd
zc
z("
1{&
0D'
0T&
0-&
0d%
0{&
0D$
1s$
0<%
1P'
1b)
1a)
1`)
0_)
z}!
0E'
0l,
0u(
1j(
1_)
zj
0P'
0=%
1^)
1c)
1l,
#680000
0)
0)!
0u"
#690000
1)
1)!
1u"
1h(
0i(
1])
0\)
0+#
1y"
0v"
1/#
0x"
0~"
1)#
01#
0D#
1>)
1=)
06)
1<)
0k(
17)
1|(
0:"
1;"
1+#
0y"
1'#
0,#
0w"
10#
0!#
0M#
0E$
02#
0E#
1F#
0z(
0|(
0K!
1J!
0'#
0(-
10)
1/)
1++
15)
1.)
12)
0s
1r
1,#
1(#
1z(
1a#
0d#
0(#
1g,
0i,
#700000
0)
0)!
0u"
#710000
1)
1)!
1u"
1i(
0])
0/#
1x"
1~"
1&#
0)#
1-#
11#
0=)
08)
16)
09)
0<)
1k(
1:"
0+#
1y"
00#
1!#
0a#
1.#
1M#
12#
0F#
1|(
1K!
1'#
1(-
0/)
05)
03)
1i,
0.)
1s
0,#
0z(
1r#
1f$
1S'
1(#
0+)
0k*
0d,
10#
0U'
#720000
0)
0)!
0u"
#730000
1)
1)!
1u"
1g(
0h(
0f(
1Z)
1\)
0[)
0'#
1z"
1+#
0y"
0T'
0~"
0&#
0-#
01#
1V'
0C)
1=)
18)
19)
1<)
1x(
0|(
1z(
0="
0;"
1<"
1'#
0z"
1T'
0!#
0(#
1n#
0r#
1n$
0.#
0M#
02#
1F#
0x(
0z(
0H!
0J!
1I!
0T'
0(-
1/)
15)
13)
0c*
1d,
0e,
1.)
0r
1q
0p
1x(
00#
1a#
0n#
0f$
0S'
1+)
1k*
1e,
0i,
0n$
1(#
1,#
1c*
#740000
0)
0)!
0u"
#750000
1)
1)!
1u"
1h(
0i(
1])
0\)
0+#
1y"
1v"
1/#
0x"
16#
1>#
1D#
0>)
0D)
0B)
0k(
07)
1|(
0:"
1;"
1+#
0y"
0'#
1z"
0,#
1w"
1M#
1E$
10#
17#
1?#
1P#
1E#
0F#
1G#
1N#
1z(
0|(
0K!
1J!
1T'
1'#
0z"
0)+
0'-
1(-
00)
0`*
0,+
0()
0++
05)
02)
0s
1r
1,#
0(#
0z(
0x(
0a#
1d#
1~#
1I#
1J#
1H$
1[$
0T'
1U'
1(#
1x(
0X*
0^*
0`,
0%-
0g,
1i,
1H'
1I'
1J'
1K'
1L'
1N'
0\$
1k'
0U'
1)-
0n,
0r,
0s,
0t,
0u,
0v,
1("
1}!
1j
#760000
0)
0)!
0u"
#770000
1)
1)!
1u"
1i(
1A(
1F(
1E(
1D(
1C(
1B(
1@(
0m(
0o(
0p(
0q(
0r(
0s(
0n(
0])
0v"
0/#
1x"
1"#
11#
06#
0>#
1{&
0s$
1<%
1=%
1d%
1-&
1T&
1E'
0^)
0`)
0a)
0b)
0c)
1u(
0_)
1D)
1B)
0=)
0;)
1k(
17)
1t"
1r"
1q"
1p"
1o"
1n"
1s"
1:"
0=%
1c%
0+#
1y"
0w"
0M#
0E$
00#
1##
12#
0G#
0N#
07#
0?#
0P#
1|(
1c)
1~!
1""
1#"
1$"
1%"
1&"
1!"
1K!
0'#
1z"
0d%
1,&
1`*
1,+
1()
1)+
1'-
0/)
0-)
1++
15)
12)
1'
1&
1%
1$
1#
1"
1!
1s
0,#
1b)
1z(
1a#
0d#
1N$
1H#
1K#
0~#
0I#
0J#
0H$
0[$
0-&
1S&
1T'
0(#
0x(
1a)
1X*
1^*
1`,
1%-
0,-
0&-
0[*
1g,
0i,
0T&
1z&
0Z$
1I#
1J#
1~#
0}#
0)%
0P%
0v%
0?&
0f&
00'
0H'
0I'
0J'
0K'
0L'
0N'
1D$
1s$
1=%
1d%
1-&
1T&
0{&
1D'
0E'
0N$
0p$
1\$
0k'
1P'
1U'
1`)
1{&
0l,
0)-
1Y*
1[*
1^)
1_)
0`)
0a)
0b)
0c)
0u(
0j(
1n,
1r,
1s,
1t,
1u,
1v,
1"-
0`,
0%-
1*-
0P'
1E'
0_)
0D$
0s$
0=%
0d%
0-&
0T&
0{&
0E'
1N'
1Z$
1p$
0j'
0^)
1l,
0Y*
0*-
0n,
1^)
1_)
1`)
1a)
1b)
1c)
1u(
1j(
z("
1j'
z}!
zj
#780000
0)
0)!
0u"
#790000
1)
1)!
1u"
0g(
0h(
0i(
0A(
0F(
0E(
0D(
0C(
0B(
0@(
1f(
0Z)
1m(
1o(
1p(
1q(
1r(
1s(
1n(
1])
1\)
1[)
1'#
0z"
1+#
0y"
1/#
0x"
1{&
0D'
1s$
0<%
1=%
0c%
1d%
0,&
1-&
0S&
1T&
0z&
1E'
0T'
1{"
01#
0D#
0V'
1C)
1>)
1=)
1x(
0^)
0`)
0a)
0b)
0c)
0u(
0_)
0k(
0|(
0z(
1="
0t"
0r"
0q"
0p"
0o"
0n"
0s"
0:"
0;"
0<"
14#
0{&
0T&
0-&
0d%
0=%
0E'
0+#
0'#
1T'
0{"
1(#
1,#
10#
0U'
02#
0E#
1N#
1F'
0x(
1z(
1|(
1^)
1c)
1b)
1a)
1`)
1_)
0w(
1H!
0~!
0""
0#"
0$"
0%"
0&"
0!"
0K!
0J!
0I!
04#
0x,
0)+
10)
1/)
0s
0r
0q
1p
0'
0&
0%
0$
0#
0"
0!
15#
0,#
0(#
1U'
1w(
0H#
0K#
1S#
1{#
1M'
05#
0q,
0W*
0b*
1,-
1&-
0I#
0J#
0~#
1}#
1)%
1I'
1;$
1o$
1:%
1a%
1)&
1P&
1w&
1A'
0|#
0\$
0(%
1P%
1v%
1?&
1f&
10'
1H'
1J'
1K'
1L'
1k'
0r,
0s,
0t,
0v,
1#-
1)-
1z,
0?-
0n+
02,
0T,
0#*
0E*
0a*
0L+
0u,
0"-
1`,
1%-
1)"
1*"
1+"
1,"
1-"
1."
1/"
0N'
0q'
0Z$
0j'
0l'
0P%
0b%
0m'
0v%
0+&
0L'
0n'
0?&
0R&
0K'
0o'
0f&
0y&
0J'
0p'
00'
0C'
0H'
0r'
0}#
0=$
0I'
0q$
0)%
0;%
0M'
1|!
1{!
1z!
1y!
1x!
1w!
1v!
1q,
1_,
1"-
1p,
1u,
1[,
1v,
1Z,
1t,
1\,
1s,
1],
1r,
1^,
1o,
1*-
1n,
1i
1h
1g
1f
1e
1d
1c
1("
0]$
1=%
1d%
1-&
1T&
1E'
1{&
1M'
1D$
0s$
1<%
1}!
1u(
0j(
0q,
0_)
0^)
0`)
0a)
0b)
0c)
1j
0/"
0-"
0,"
0+"
0*"
0)"
0("
0."
0=%
1c%
1P'
1c)
0v!
0x!
0y!
0z!
0{!
0|!
0}!
0w!
0d%
1,&
0l,
0j
0i
0h
0g
0f
0e
0d
0c
1b)
0-&
1S&
1a)
0T&
1z&
1`)
0{&
1D'
0P'
1_)
0E'
1l,
1^)
#800000
0)
0)!
0u"
#810000
1)
1)!
1u"
1i(
0])
1v"
0/#
1x"
1~"
0"#
11#
1D#
0>)
0=)
1;)
0<)
1k(
07)
1:"
1+#
1w"
1M#
1E$
00#
1!#
0##
12#
1E#
0N#
0F'
0|(
1K!
1x,
1)+
00)
0/)
1-)
0.)
0++
05)
02)
1s
1,#
0a#
1d#
0S#
0{#
0M'
1q,
1W*
1b*
0g,
1i,
0;$
0o$
0:%
0a%
0)&
0P&
0w&
0A'
1|#
1\$
1(%
1P%
1b%
1v%
1+&
1?&
1R&
1f&
1y&
10'
1C'
0k'
0Z,
0\,
0],
0^,
0o,
0#-
0)-
0z,
1?-
1n+
12,
1T,
1#*
1E*
1a*
1L+
z)"
z*"
z+"
z,"
z-"
z."
z/"
1q'
1Z$
1j'
1l'
1m'
1n'
1o'
1p'
1r'
1}#
1=$
1]$
1q$
1)%
1;%
1=%
0c%
1d%
0,&
1-&
0S&
1T&
0z&
1E'
z|!
z{!
zz!
zy!
zx!
zw!
zv!
0^)
0`)
0a)
0b)
0c)
0_,
0"-
0p,
0[,
0*-
zi
zh
zg
zf
ze
zd
zc
z("
1{&
0D'
0T&
0-&
0d%
0{&
0D$
1s$
0<%
1P'
1b)
1a)
1`)
0_)
z}!
0E'
0l,
0u(
1j(
1_)
zj
0P'
0=%
1^)
1c)
1l,
#820000
0)
0)!
0u"
#830000
1)
1)!
1u"
1h(
0i(
1])
0\)
0+#
1y"
0v"
1/#
0x"
0~"
1)#
01#
0D#
1>)
1=)
06)
1<)
0k(
17)
1|(
0:"
1;"
1+#
0y"
1'#
0,#
0w"
10#
0!#
0M#
0E$
02#
0E#
1F#
0z(
0|(
0K!
1J!
0'#
0(-
10)
1/)
1++
15)
1.)
12)
0s
1r
1,#
1(#
1z(
1a#
0d#
0(#
1g,
0i,
#840000
0)
0)!
0u"
#850000
1)
1)!
1u"
1i(
0])
0/#
1x"
1~"
1&#
0)#
1-#
11#
0=)
08)
16)
09)
0<)
1k(
1:"
0+#
1y"
00#
1!#
0a#
1.#
1M#
12#
0F#
1|(
1K!
1'#
1(-
0/)
05)
03)
1i,
0.)
1s
0,#
0z(
1r#
1f$
1S'
1(#
0+)
0k*
0d,
10#
0U'
#860000
0)
0)!
0u"
#870000
1)
1)!
1u"
1g(
0h(
0f(
1Z)
1\)
0[)
0'#
1z"
1+#
0y"
0T'
0~"
0&#
0-#
01#
1V'
0C)
1=)
18)
19)
1<)
1x(
0|(
1z(
0="
0;"
1<"
1'#
0z"
1T'
0!#
0(#
1n#
0r#
1n$
0.#
0M#
02#
1F#
0x(
0z(
0H!
0J!
1I!
0T'
0(-
1/)
15)
13)
0c*
1d,
0e,
1.)
0r
1q
0p
1x(
00#
1a#
0n#
0f$
0S'
1+)
1k*
1e,
0i,
0n$
1(#
1,#
1c*
#880000
0)
0)!
0u"
#890000
1)
1)!
1u"
1h(
0i(
1])
0\)
0+#
1y"
1v"
1/#
0x"
16#
1>#
1D#
0>)
0D)
0B)
0k(
07)
1|(
0:"
1;"
1+#
0y"
0'#
1z"
0,#
1w"
1M#
1E$
10#
17#
1?#
1P#
1E#
0F#
1G#
1N#
1z(
0|(
0K!
1J!
1T'
1'#
0z"
0)+
0'-
1(-
00)
0`*
0,+
0()
0++
05)
02)
0s
1r
1,#
0(#
0z(
0x(
0a#
1d#
1~#
1I#
1J#
1H$
1[$
0T'
1U'
1(#
1x(
0X*
0^*
0`,
0%-
0g,
1i,
1H'
1I'
1J'
1K'
1L'
1N'
0\$
1k'
0U'
1)-
0n,
0r,
0s,
0t,
0u,
0v,
1("
1}!
1j
#900000
0)
0)!
0u"
#910000
1)
1)!
1u"
1i(
1A(
1F(
1E(
1D(
1C(
1B(
1@(
0m(
0o(
0p(
0q(
0r(
0s(
0n(
0])
0v"
0/#
1x"
1"#
11#
06#
0>#
1{&
0s$
1<%
1=%
1d%
1-&
1T&
1E'
0^)
0`)
0a)
0b)
0c)
1u(
0_)
1D)
1B)
0=)
0;)
1k(
17)
1t"
1r"
1q"
1p"
1o"
1n"
1s"
1:"
0=%
1c%
0+#
1y"
0w"
0M#
0E$
00#
1##
12#
0G#
0N#
07#
0?#
0P#
1|(
1c)
1~!
1""
1#"
1$"
1%"
1&"
1!"
1K!
0'#
1z"
0d%
1,&
1`*
1,+
1()
1)+
1'-
0/)
0-)
1++
15)
12)
1'
1&
1%
1$
1#
1"
1!
1s
0,#
1b)
1z(
1a#
0d#
1N$
1H#
1K#
0~#
0I#
0J#
0H$
0[$
0-&
1S&
1T'
0(#
0x(
1a)
1X*
1^*
1`,
1%-
0,-
0&-
0[*
1g,
0i,
0T&
1z&
0Z$
1I#
1J#
1~#
0}#
0)%
0P%
0v%
0?&
0f&
00'
0H'
0I'
0J'
0K'
0L'
0N'
1D$
1s$
1=%
1d%
1-&
1T&
0{&
1D'
0E'
0N$
0p$
1\$
0k'
1P'
1U'
1`)
1{&
0l,
0)-
1Y*
1[*
1^)
1_)
0`)
0a)
0b)
0c)
0u(
0j(
1n,
1r,
1s,
1t,
1u,
1v,
1"-
0`,
0%-
1*-
0P'
1E'
0_)
0D$
0s$
0=%
0d%
0-&
0T&
0{&
0E'
1N'
1Z$
1p$
0j'
0^)
1l,
0Y*
0*-
0n,
1^)
1_)
1`)
1a)
1b)
1c)
1u(
1j(
z("
1j'
z}!
zj
#920000
0)
0)!
0u"
#930000
1)
1)!
1u"
0g(
0h(
0i(
0A(
0F(
0E(
0D(
0C(
0B(
0@(
1f(
0Z)
1m(
1o(
1p(
1q(
1r(
1s(
1n(
1])
1\)
1[)
1'#
0z"
1+#
0y"
1/#
0x"
1{&
0D'
1s$
0<%
1=%
0c%
1d%
0,&
1-&
0S&
1T&
0z&
1E'
0T'
1{"
01#
0D#
0V'
1C)
1>)
1=)
1x(
0^)
0`)
0a)
0b)
0c)
0u(
0_)
0k(
0|(
0z(
1="
0t"
0r"
0q"
0p"
0o"
0n"
0s"
0:"
0;"
0<"
14#
0{&
0T&
0-&
0d%
0=%
0E'
0+#
0'#
1T'
0{"
1(#
1,#
10#
0U'
02#
0E#
1N#
1F'
0x(
1z(
1|(
1^)
1c)
1b)
1a)
1`)
1_)
0w(
1H!
0~!
0""
0#"
0$"
0%"
0&"
0!"
0K!
0J!
0I!
04#
0x,
0)+
10)
1/)
0s
0r
0q
1p
0'
0&
0%
0$
0#
0"
0!
15#
0,#
0(#
1U'
1w(
0H#
0K#
1S#
1{#
1M'
05#
0q,
0W*
0b*
1,-
1&-
0I#
0J#
0~#
1}#
1)%
1I'
1;$
1o$
1:%
1a%
1)&
1P&
1w&
1A'
0|#
0\$
0(%
1P%
1v%
1?&
1f&
10'
1H'
1J'
1K'
1L'
1k'
0r,
0s,
0t,
0v,
1#-
1)-
1z,
0?-
0n+
02,
0T,
0#*
0E*
0a*
0L+
0u,
0"-
1`,
1%-
1)"
1*"
1+"
1,"
1-"
1."
1/"
0N'
0q'
0Z$
0j'
0l'
0P%
0b%
0m'
0v%
0+&
0L'
0n'
0?&
0R&
0K'
0o'
0f&
0y&
0J'
0p'
00'
0C'
0H'
0r'
0}#
0=$
0I'
0q$
0)%
0;%
0M'
1|!
1{!
1z!
1y!
1x!
1w!
1v!
1q,
1_,
1"-
1p,
1u,
1[,
1v,
1Z,
1t,
1\,
1s,
1],
1r,
1^,
1o,
1*-
1n,
1i
1h
1g
1f
1e
1d
1c
1("
0]$
1=%
1d%
1-&
1T&
1E'
1{&
1M'
1D$
0s$
1<%
1}!
1u(
0j(
0q,
0_)
0^)
0`)
0a)
0b)
0c)
1j
0/"
0-"
0,"
0+"
0*"
0)"
0("
0."
0=%
1c%
1P'
1c)
0v!
0x!
0y!
0z!
0{!
0|!
0}!
0w!
0d%
1,&
0l,
0j
0i
0h
0g
0f
0e
0d
0c
1b)
0-&
1S&
1a)
0T&
1z&
1`)
0{&
1D'
0P'
1_)
0E'
1l,
1^)
#940000
0)
0)!
0u"
#950000
1)
1)!
1u"
1i(
0])
1v"
0/#
1x"
1~"
0"#
11#
1D#
0>)
0=)
1;)
0<)
1k(
07)
1:"
1+#
1w"
1M#
1E$
00#
1!#
0##
12#
1E#
0N#
0F'
0|(
1K!
1x,
1)+
00)
0/)
1-)
0.)
0++
05)
02)
1s
1,#
0a#
1d#
0S#
0{#
0M'
1q,
1W*
1b*
0g,
1i,
0;$
0o$
0:%
0a%
0)&
0P&
0w&
0A'
1|#
1\$
1(%
1P%
1b%
1v%
1+&
1?&
1R&
1f&
1y&
10'
1C'
0k'
0Z,
0\,
0],
0^,
0o,
0#-
0)-
0z,
1?-
1n+
12,
1T,
1#*
1E*
1a*
1L+
z)"
z*"
z+"
z,"
z-"
z."
z/"
1q'
1Z$
1j'
1l'
1m'
1n'
1o'
1p'
1r'
1}#
1=$
1]$
1q$
1)%
1;%
1=%
0c%
1d%
0,&
1-&
0S&
1T&
0z&
1E'
z|!
z{!
zz!
zy!
zx!
zw!
zv!
0^)
0`)
0a)
0b)
0c)
0_,
0"-
0p,
0[,
0*-
zi
zh
zg
zf
ze
zd
zc
z("
1{&
0D'
0T&
0-&
0d%
0{&
0D$
1s$
0<%
1P'
1b)
1a)
1`)
0_)
z}!
0E'
0l,
0u(
1j(
1_)
zj
0P'
0=%
1^)
1c)
1l,
#960000
0)
0)!
0u"
#970000
1)
1)!
1u"
1h(
0i(
1])
0\)
0+#
1y"
0v"
1/#
0x"
0~"
1)#
01#
0D#
1>)
1=)
06)
1<)
0k(
17)
1|(
0:"
1;"
1+#
0y"
1'#
0,#
0w"
10#
0!#
0M#
0E$
02#
0E#
1F#
0z(
0|(
0K!
1J!
0'#
0(-
10)
1/)
1++
15)
1.)
12)
0s
1r
1,#
1(#
1z(
1a#
0d#
0(#
1g,
0i,
#980000
0)
0)!
0u"
#990000
1)
1)!
1u"
1i(
0])
0/#
1x"
1~"
1&#
0)#
1-#
11#
0=)
08)
16)
09)
0<)
1k(
1:"
0+#
1y"
00#
1!#
0a#
1.#
1M#
12#
0F#
1|(
1K!
1'#
1(-
0/)
05)
03)
1i,
0.)
1s
0,#
0z(
1r#
1f$
1S'
1(#
0+)
0k*
0d,
10#
0U'
#1000000
