library IEEE;
use IEEE.STD_LOGIC_1164.all;
use ieee.numeric_std.all;

entity tb_compmist is
end tb_compmist;

architecture teste of tb_compmist is

component CompMist is 

	port 
	(
		b	: in std_logic_vector	(2 downto 0);
		maior	: out std_logic;
	);

end component;

signal fio_B: std_logic_vector(2 downto 0);
signal fio_maior: std_logic;

begin

-- Note que o componente é instanciado com apenas 4 bits nas entradas para facilitar a simulação:
instancia_compmist: CompMist port map(b=>fio_B,maior=>fio_maior);

-- Dados de entrada de 4 bits são expressos em "hexadecimal" usando "x":
fio_B <= '000', '010', after 10 ns, x"8" after 30 ns, x"1" after 50 ns;
end teste;