Analysis & Synthesis report for ALU
Fri Dec  4 21:29:33 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. General Register Statistics
  9. Port Connectivity Checks: "subtractor:F2|KS_ADDER:F2"
 10. Port Connectivity Checks: "subtractor:F2|twos_complement:F1|KS_ADDER:F1"
 11. Port Connectivity Checks: "KS_ADDER:F1"
 12. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                              ;
+-----------------------------+---------------------------------------------+
; Analysis & Synthesis Status ; Successful - Fri Dec  4 21:29:33 2020       ;
; Quartus Prime Version       ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name               ; ALU                                         ;
; Top-level Entity Name       ; ALU                                         ;
; Family                      ; MAX V                                       ;
; Total logic elements        ; 229                                         ;
; Total pins                  ; 52                                          ;
; Total virtual pins          ; 0                                           ;
; UFM blocks                  ; 0 / 1 ( 0 % )                               ;
+-----------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Top-level entity name                                            ; ALU                ; ALU                ;
; Family name                                                      ; MAX V              ; Cyclone V          ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                             ;
+----------------------------------+-----------------+-----------------------+---------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type             ; File Name with Absolute Path                ; Library ;
+----------------------------------+-----------------+-----------------------+---------------------------------------------+---------+
; ALU.vhd                          ; yes             ; User VHDL File        ; /home/captain/Project_A/ALU.vhd             ;         ;
; XOR2.vhd                         ; yes             ; User VHDL File        ; /home/captain/Project_A/XOR2.vhd            ;         ;
; XOR1.vhd                         ; yes             ; User VHDL File        ; /home/captain/Project_A/XOR1.vhd            ;         ;
; gp_cal.vhd                       ; yes             ; User VHDL File        ; /home/captain/Project_A/gp_cal.vhd          ;         ;
; node_op.vhd                      ; yes             ; User VHDL File        ; /home/captain/Project_A/node_op.vhd         ;         ;
; KS_ADDER.vhd                     ; yes             ; User VHDL File        ; /home/captain/Project_A/KS_ADDER.vhd        ;         ;
; AND_2.vhd                        ; yes             ; Auto-Found VHDL File  ; /home/captain/Project_A/AND_2.vhd           ;         ;
; OR_2.vhd                         ; yes             ; Auto-Found VHDL File  ; /home/captain/Project_A/OR_2.vhd            ;         ;
; subtractor.vhd                   ; yes             ; Auto-Found VHDL File  ; /home/captain/Project_A/subtractor.vhd      ;         ;
; twos_complement.vhd              ; yes             ; Auto-Found VHDL File  ; /home/captain/Project_A/twos_complement.vhd ;         ;
; NAND1.vhd                        ; yes             ; Auto-Found VHDL File  ; /home/captain/Project_A/NAND1.vhd           ;         ;
+----------------------------------+-----------------+-----------------------+---------------------------------------------+---------+


+-----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary         ;
+---------------------------------------------+-------+
; Resource                                    ; Usage ;
+---------------------------------------------+-------+
; Total logic elements                        ; 229   ;
;     -- Combinational with no register       ; 229   ;
;     -- Register only                        ; 0     ;
;     -- Combinational with a register        ; 0     ;
;                                             ;       ;
; Logic element usage by number of LUT inputs ;       ;
;     -- 4 input functions                    ; 181   ;
;     -- 3 input functions                    ; 18    ;
;     -- 2 input functions                    ; 30    ;
;     -- 1 input functions                    ; 0     ;
;     -- 0 input functions                    ; 0     ;
;                                             ;       ;
; Logic elements by mode                      ;       ;
;     -- normal mode                          ; 229   ;
;     -- arithmetic mode                      ; 0     ;
;     -- qfbk mode                            ; 0     ;
;     -- register cascade mode                ; 0     ;
;     -- synchronous clear/load mode          ; 0     ;
;     -- asynchronous clear/load mode         ; 0     ;
;                                             ;       ;
; Total registers                             ; 0     ;
; I/O pins                                    ; 52    ;
; Maximum fan-out node                        ; D1[0] ;
; Maximum fan-out                             ; 28    ;
; Total fan-out                               ; 856   ;
; Average fan-out                             ; 3.05  ;
+---------------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                               ;
+------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                              ; Entity Name     ; Library Name ;
+------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------+-----------------+--------------+
; |ALU                                     ; 229 (54)    ; 0            ; 0          ; 52   ; 0            ; 229 (54)     ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU                                                                             ; ALU             ; work         ;
;    |KS_ADDER:F1|                         ; 73 (4)      ; 0            ; 0          ; 0    ; 0            ; 73 (4)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1                                                                 ; KS_ADDER        ; work         ;
;       |gp_cal:\pre_processing:0:pre|     ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|gp_cal:\pre_processing:0:pre                                    ; gp_cal          ; work         ;
;       |gp_cal:\pre_processing:10:pre|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|gp_cal:\pre_processing:10:pre                                   ; gp_cal          ; work         ;
;       |gp_cal:\pre_processing:11:pre|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|gp_cal:\pre_processing:11:pre                                   ; gp_cal          ; work         ;
;       |gp_cal:\pre_processing:12:pre|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|gp_cal:\pre_processing:12:pre                                   ; gp_cal          ; work         ;
;       |gp_cal:\pre_processing:13:pre|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|gp_cal:\pre_processing:13:pre                                   ; gp_cal          ; work         ;
;       |gp_cal:\pre_processing:14:pre|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|gp_cal:\pre_processing:14:pre                                   ; gp_cal          ; work         ;
;       |gp_cal:\pre_processing:15:pre|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|gp_cal:\pre_processing:15:pre                                   ; gp_cal          ; work         ;
;       |gp_cal:\pre_processing:1:pre|     ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|gp_cal:\pre_processing:1:pre                                    ; gp_cal          ; work         ;
;       |gp_cal:\pre_processing:2:pre|     ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|gp_cal:\pre_processing:2:pre                                    ; gp_cal          ; work         ;
;       |gp_cal:\pre_processing:3:pre|     ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|gp_cal:\pre_processing:3:pre                                    ; gp_cal          ; work         ;
;       |gp_cal:\pre_processing:4:pre|     ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|gp_cal:\pre_processing:4:pre                                    ; gp_cal          ; work         ;
;       |gp_cal:\pre_processing:5:pre|     ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|gp_cal:\pre_processing:5:pre                                    ; gp_cal          ; work         ;
;       |gp_cal:\pre_processing:6:pre|     ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|gp_cal:\pre_processing:6:pre                                    ; gp_cal          ; work         ;
;       |gp_cal:\pre_processing:7:pre|     ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|gp_cal:\pre_processing:7:pre                                    ; gp_cal          ; work         ;
;       |gp_cal:\pre_processing:9:pre|     ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|gp_cal:\pre_processing:9:pre                                    ; gp_cal          ; work         ;
;       |node_op:\stage1:0:U1|             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:0:U1                                            ; node_op         ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:0:U1|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage1:10:U1|            ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:10:U1                                           ; node_op         ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:10:U1|OR_2:U1                                   ; OR_2            ; work         ;
;       |node_op:\stage1:11:U1|            ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:11:U1                                           ; node_op         ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:11:U1|OR_2:U1                                   ; OR_2            ; work         ;
;       |node_op:\stage1:12:U1|            ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:12:U1                                           ; node_op         ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:12:U1|OR_2:U1                                   ; OR_2            ; work         ;
;       |node_op:\stage1:13:U1|            ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:13:U1                                           ; node_op         ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:13:U1|OR_2:U1                                   ; OR_2            ; work         ;
;       |node_op:\stage1:14:U1|            ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:14:U1                                           ; node_op         ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:14:U1|OR_2:U1                                   ; OR_2            ; work         ;
;       |node_op:\stage1:1:U1|             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:1:U1                                            ; node_op         ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:1:U1|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage1:2:U1|             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:2:U1                                            ; node_op         ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:2:U1|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage1:3:U1|             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:3:U1                                            ; node_op         ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:3:U1|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage1:4:U1|             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:4:U1                                            ; node_op         ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:4:U1|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage1:5:U1|             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:5:U1                                            ; node_op         ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:5:U1|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage1:6:U1|             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:6:U1                                            ; node_op         ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:6:U1|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage1:7:U1|             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:7:U1                                            ; node_op         ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:7:U1|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage1:8:U1|             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:8:U1                                            ; node_op         ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:8:U1|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage1:9:U1|             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:9:U1                                            ; node_op         ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage1:9:U1|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage2:0:U2|             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage2:0:U2                                            ; node_op         ; work         ;
;          |AND_2:U2|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage2:0:U2|AND_2:U2                                   ; AND_2           ; work         ;
;       |node_op:\stage2:11:U2|            ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage2:11:U2                                           ; node_op         ; work         ;
;          |AND_2:U0|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage2:11:U2|AND_2:U0                                  ; AND_2           ; work         ;
;       |node_op:\stage2:1:U2|             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage2:1:U2                                            ; node_op         ; work         ;
;          |AND_2:U2|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage2:1:U2|AND_2:U2                                   ; AND_2           ; work         ;
;       |node_op:\stage2:6:U2|             ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage2:6:U2                                            ; node_op         ; work         ;
;          |AND_2:U0|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage2:6:U2|AND_2:U0                                   ; AND_2           ; work         ;
;          |AND_2:U2|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage2:6:U2|AND_2:U2                                   ; AND_2           ; work         ;
;       |node_op:\stage2:7:U2|             ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage2:7:U2                                            ; node_op         ; work         ;
;          |AND_2:U0|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage2:7:U2|AND_2:U0                                   ; AND_2           ; work         ;
;          |AND_2:U2|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage2:7:U2|AND_2:U2                                   ; AND_2           ; work         ;
;       |node_op:\stage2:8:U2|             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage2:8:U2                                            ; node_op         ; work         ;
;          |AND_2:U0|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage2:8:U2|AND_2:U0                                   ; AND_2           ; work         ;
;       |node_op:\stage2:9:U2|             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage2:9:U2                                            ; node_op         ; work         ;
;          |AND_2:U2|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage2:9:U2|AND_2:U2                                   ; AND_2           ; work         ;
;       |node_op:\stage3:0:U3|             ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage3:0:U3                                            ; node_op         ; work         ;
;          |AND_2:U2|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage3:0:U3|AND_2:U2                                   ; AND_2           ; work         ;
;          |OR_2:U1|                       ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage3:0:U3|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage3:1:U3|             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage3:1:U3                                            ; node_op         ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage3:1:U3|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage3:2:U3|             ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage3:2:U3                                            ; node_op         ; work         ;
;          |AND_2:U2|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage3:2:U3|AND_2:U2                                   ; AND_2           ; work         ;
;       |node_op:\stage3:3:U3|             ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage3:3:U3                                            ; node_op         ; work         ;
;          |AND_2:U2|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage3:3:U3|AND_2:U2                                   ; AND_2           ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage3:3:U3|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage4:0:U4|             ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:0:U4                                            ; node_op         ; work         ;
;          |AND_2:U2|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:0:U4|AND_2:U2                                   ; AND_2           ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:0:U4|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage4:1:U4|             ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:1:U4                                            ; node_op         ; work         ;
;          |AND_2:U2|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:1:U4|AND_2:U2                                   ; AND_2           ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:1:U4|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage4:2:U4|             ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:2:U4                                            ; node_op         ; work         ;
;          |AND_2:U2|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:2:U4|AND_2:U2                                   ; AND_2           ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:2:U4|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage4:3:U4|             ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:3:U4                                            ; node_op         ; work         ;
;          |AND_2:U2|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:3:U4|AND_2:U2                                   ; AND_2           ; work         ;
;          |OR_2:U1|                       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:3:U4|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage4:4:U4|             ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:4:U4                                            ; node_op         ; work         ;
;          |AND_2:U2|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:4:U4|AND_2:U2                                   ; AND_2           ; work         ;
;          |OR_2:U1|                       ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:4:U4|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage4:5:U4|             ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:5:U4                                            ; node_op         ; work         ;
;          |OR_2:U1|                       ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:5:U4|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage4:6:U4|             ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:6:U4                                            ; node_op         ; work         ;
;          |AND_2:U2|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:6:U4|AND_2:U2                                   ; AND_2           ; work         ;
;          |OR_2:U1|                       ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:6:U4|OR_2:U1                                    ; OR_2            ; work         ;
;       |node_op:\stage4:7:U4|             ; 5 (0)       ; 0            ; 0          ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:7:U4                                            ; node_op         ; work         ;
;          |AND_2:U2|                      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:7:U4|AND_2:U2                                   ; AND_2           ; work         ;
;          |OR_2:U1|                       ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|KS_ADDER:F1|node_op:\stage4:7:U4|OR_2:U1                                    ; OR_2            ; work         ;
;    |NAND1:F4|                            ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|NAND1:F4                                                                    ; NAND1           ; work         ;
;       |AND_2:\process1:0:U0|             ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|NAND1:F4|AND_2:\process1:0:U0                                               ; AND_2           ; work         ;
;    |subtractor:F2|                       ; 101 (0)     ; 0            ; 0          ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2                                                               ; subtractor      ; work         ;
;       |KS_ADDER:F2|                      ; 66 (1)      ; 0            ; 0          ; 0    ; 0            ; 66 (1)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2                                                   ; KS_ADDER        ; work         ;
;          |gp_cal:\pre_processing:13:pre| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|gp_cal:\pre_processing:13:pre                     ; gp_cal          ; work         ;
;          |gp_cal:\pre_processing:14:pre| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|gp_cal:\pre_processing:14:pre                     ; gp_cal          ; work         ;
;          |gp_cal:\pre_processing:15:pre| ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|gp_cal:\pre_processing:15:pre                     ; gp_cal          ; work         ;
;          |gp_cal:\pre_processing:1:pre|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|gp_cal:\pre_processing:1:pre                      ; gp_cal          ; work         ;
;          |gp_cal:\pre_processing:2:pre|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|gp_cal:\pre_processing:2:pre                      ; gp_cal          ; work         ;
;          |gp_cal:\pre_processing:3:pre|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|gp_cal:\pre_processing:3:pre                      ; gp_cal          ; work         ;
;          |gp_cal:\pre_processing:4:pre|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|gp_cal:\pre_processing:4:pre                      ; gp_cal          ; work         ;
;          |gp_cal:\pre_processing:5:pre|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|gp_cal:\pre_processing:5:pre                      ; gp_cal          ; work         ;
;          |gp_cal:\pre_processing:6:pre|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|gp_cal:\pre_processing:6:pre                      ; gp_cal          ; work         ;
;          |gp_cal:\pre_processing:7:pre|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|gp_cal:\pre_processing:7:pre                      ; gp_cal          ; work         ;
;          |gp_cal:\pre_processing:9:pre|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|gp_cal:\pre_processing:9:pre                      ; gp_cal          ; work         ;
;          |node_op:\stage1:0:U1|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:0:U1                              ; node_op         ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:0:U1|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage1:10:U1|         ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:10:U1                             ; node_op         ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:10:U1|OR_2:U1                     ; OR_2            ; work         ;
;          |node_op:\stage1:11:U1|         ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:11:U1                             ; node_op         ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:11:U1|OR_2:U1                     ; OR_2            ; work         ;
;          |node_op:\stage1:12:U1|         ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:12:U1                             ; node_op         ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:12:U1|OR_2:U1                     ; OR_2            ; work         ;
;          |node_op:\stage1:13:U1|         ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:13:U1                             ; node_op         ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:13:U1|OR_2:U1                     ; OR_2            ; work         ;
;          |node_op:\stage1:1:U1|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:1:U1                              ; node_op         ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:1:U1|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage1:2:U1|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:2:U1                              ; node_op         ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:2:U1|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage1:3:U1|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:3:U1                              ; node_op         ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:3:U1|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage1:4:U1|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:4:U1                              ; node_op         ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:4:U1|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage1:5:U1|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:5:U1                              ; node_op         ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:5:U1|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage1:6:U1|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:6:U1                              ; node_op         ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:6:U1|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage1:7:U1|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:7:U1                              ; node_op         ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:7:U1|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage1:8:U1|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:8:U1                              ; node_op         ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:8:U1|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage1:9:U1|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:9:U1                              ; node_op         ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage1:9:U1|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage2:0:U2|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:0:U2                              ; node_op         ; work         ;
;             |AND_2:U2|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:0:U2|AND_2:U2                     ; AND_2           ; work         ;
;          |node_op:\stage2:10:U2|         ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:10:U2                             ; node_op         ; work         ;
;             |AND_2:U0|                   ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:10:U2|AND_2:U0                    ; AND_2           ; work         ;
;          |node_op:\stage2:11:U2|         ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:11:U2                             ; node_op         ; work         ;
;             |AND_2:U0|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:11:U2|AND_2:U0                    ; AND_2           ; work         ;
;          |node_op:\stage2:1:U2|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:1:U2                              ; node_op         ; work         ;
;             |AND_2:U2|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:1:U2|AND_2:U2                     ; AND_2           ; work         ;
;          |node_op:\stage2:6:U2|          ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:6:U2                              ; node_op         ; work         ;
;             |AND_2:U0|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:6:U2|AND_2:U0                     ; AND_2           ; work         ;
;             |AND_2:U2|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:6:U2|AND_2:U2                     ; AND_2           ; work         ;
;          |node_op:\stage2:7:U2|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:7:U2                              ; node_op         ; work         ;
;             |AND_2:U0|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:7:U2|AND_2:U0                     ; AND_2           ; work         ;
;          |node_op:\stage2:8:U2|          ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:8:U2                              ; node_op         ; work         ;
;             |AND_2:U0|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:8:U2|AND_2:U0                     ; AND_2           ; work         ;
;             |AND_2:U2|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:8:U2|AND_2:U2                     ; AND_2           ; work         ;
;          |node_op:\stage2:9:U2|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:9:U2                              ; node_op         ; work         ;
;             |AND_2:U0|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage2:9:U2|AND_2:U0                     ; AND_2           ; work         ;
;          |node_op:\stage3:0:U3|          ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage3:0:U3                              ; node_op         ; work         ;
;             |AND_2:U2|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage3:0:U3|AND_2:U2                     ; AND_2           ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage3:0:U3|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage3:1:U3|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage3:1:U3                              ; node_op         ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage3:1:U3|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage3:2:U3|          ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage3:2:U3                              ; node_op         ; work         ;
;             |AND_2:U2|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage3:2:U3|AND_2:U2                     ; AND_2           ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage3:2:U3|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage3:3:U3|          ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage3:3:U3                              ; node_op         ; work         ;
;             |AND_2:U2|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage3:3:U3|AND_2:U2                     ; AND_2           ; work         ;
;             |OR_2:U1|                    ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage3:3:U3|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage4:0:U4|          ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:0:U4                              ; node_op         ; work         ;
;             |AND_2:U2|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:0:U4|AND_2:U2                     ; AND_2           ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:0:U4|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage4:1:U4|          ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:1:U4                              ; node_op         ; work         ;
;             |AND_2:U2|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:1:U4|AND_2:U2                     ; AND_2           ; work         ;
;             |OR_2:U1|                    ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:1:U4|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage4:2:U4|          ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:2:U4                              ; node_op         ; work         ;
;             |AND_2:U2|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:2:U4|AND_2:U2                     ; AND_2           ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:2:U4|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage4:3:U4|          ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:3:U4                              ; node_op         ; work         ;
;             |AND_2:U2|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:3:U4|AND_2:U2                     ; AND_2           ; work         ;
;             |OR_2:U1|                    ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:3:U4|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage4:4:U4|          ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:4:U4                              ; node_op         ; work         ;
;             |AND_2:U2|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:4:U4|AND_2:U2                     ; AND_2           ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:4:U4|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage4:5:U4|          ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:5:U4                              ; node_op         ; work         ;
;             |AND_2:U2|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:5:U4|AND_2:U2                     ; AND_2           ; work         ;
;             |OR_2:U1|                    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:5:U4|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage4:6:U4|          ; 4 (0)       ; 0            ; 0          ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:6:U4                              ; node_op         ; work         ;
;             |AND_2:U2|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:6:U4|AND_2:U2                     ; AND_2           ; work         ;
;             |OR_2:U1|                    ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:6:U4|OR_2:U1                      ; OR_2            ; work         ;
;          |node_op:\stage4:7:U4|          ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:7:U4                              ; node_op         ; work         ;
;             |AND_2:U2|                   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|KS_ADDER:F2|node_op:\stage4:7:U4|AND_2:U2                     ; AND_2           ; work         ;
;       |twos_complement:F1|               ; 35 (0)      ; 0            ; 0          ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1                                            ; twos_complement ; work         ;
;          |KS_ADDER:F1|                   ; 35 (16)     ; 0            ; 0          ; 0    ; 0            ; 35 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1                                ; KS_ADDER        ; work         ;
;             |node_op:\stage2:1:U2|       ; 3 (0)       ; 0            ; 0          ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage2:1:U2           ; node_op         ; work         ;
;                |AND_2:U0|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage2:1:U2|AND_2:U0  ; AND_2           ; work         ;
;                |AND_2:U2|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage2:1:U2|AND_2:U2  ; AND_2           ; work         ;
;             |node_op:\stage3:0:U3|       ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:0:U3           ; node_op         ; work         ;
;                |AND_2:U2|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:0:U3|AND_2:U2  ; AND_2           ; work         ;
;             |node_op:\stage3:10:U3|      ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:10:U3          ; node_op         ; work         ;
;                |AND_2:U2|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:10:U3|AND_2:U2 ; AND_2           ; work         ;
;             |node_op:\stage3:1:U3|       ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:1:U3           ; node_op         ; work         ;
;                |AND_2:U0|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:1:U3|AND_2:U0  ; AND_2           ; work         ;
;             |node_op:\stage3:2:U3|       ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:2:U3           ; node_op         ; work         ;
;                |AND_2:U2|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:2:U3|AND_2:U2  ; AND_2           ; work         ;
;             |node_op:\stage3:3:U3|       ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:3:U3           ; node_op         ; work         ;
;                |AND_2:U2|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:3:U3|AND_2:U2  ; AND_2           ; work         ;
;             |node_op:\stage3:4:U3|       ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:4:U3           ; node_op         ; work         ;
;                |AND_2:U2|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:4:U3|AND_2:U2  ; AND_2           ; work         ;
;             |node_op:\stage3:5:U3|       ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:5:U3           ; node_op         ; work         ;
;                |AND_2:U2|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:5:U3|AND_2:U2  ; AND_2           ; work         ;
;             |node_op:\stage3:6:U3|       ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:6:U3           ; node_op         ; work         ;
;                |AND_2:U2|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:6:U3|AND_2:U2  ; AND_2           ; work         ;
;             |node_op:\stage3:7:U3|       ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:7:U3           ; node_op         ; work         ;
;                |AND_2:U2|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:7:U3|AND_2:U2  ; AND_2           ; work         ;
;             |node_op:\stage3:8:U3|       ; 2 (0)       ; 0            ; 0          ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:8:U3           ; node_op         ; work         ;
;                |AND_2:U2|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:8:U3|AND_2:U2  ; AND_2           ; work         ;
;             |node_op:\stage3:9:U3|       ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:9:U3           ; node_op         ; work         ;
;                |AND_2:U2|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage3:9:U3|AND_2:U2  ; AND_2           ; work         ;
;             |node_op:\stage4:7:U4|       ; 1 (0)       ; 0            ; 0          ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage4:7:U4           ; node_op         ; work         ;
;                |AND_2:U2|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|subtractor:F2|twos_complement:F1|KS_ADDER:F1|node_op:\stage4:7:U4|AND_2:U2  ; AND_2           ; work         ;
+------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "subtractor:F2|KS_ADDER:F2"                                                           ;
+-------+--------+----------+-------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                             ;
+-------+--------+----------+-------------------------------------------------------------------------------------+
; c_in  ; Input  ; Info     ; Stuck at GND                                                                        ;
; c_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "subtractor:F2|twos_complement:F1|KS_ADDER:F1"                                            ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; i1[15..1] ; Input  ; Info     ; Stuck at GND                                                                        ;
; i1[0]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; c_in      ; Input  ; Info     ; Stuck at GND                                                                        ;
; c_out     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------+
; Port Connectivity Checks: "KS_ADDER:F1" ;
+------+-------+----------+---------------+
; Port ; Type  ; Severity ; Details       ;
+------+-------+----------+---------------+
; c_in ; Input ; Info     ; Stuck at GND  ;
+------+-------+----------+---------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Fri Dec  4 21:29:22 2020
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off ALU -c ALU
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file ALU.vhd
    Info (12022): Found design unit 1: ALU-structure File: /home/captain/Project_A/ALU.vhd Line: 12
    Info (12023): Found entity 1: ALU File: /home/captain/Project_A/ALU.vhd Line: 2
Warning (12019): Can't analyze file -- file MY_XOR.vhd is missing
Info (12021): Found 2 design units, including 1 entities, in source file XOR2.vhd
    Info (12022): Found design unit 1: XOR2-struct File: /home/captain/Project_A/XOR2.vhd Line: 9
    Info (12023): Found entity 1: XOR2 File: /home/captain/Project_A/XOR2.vhd Line: 1
Info (12021): Found 2 design units, including 1 entities, in source file XOR1.vhd
    Info (12022): Found design unit 1: XOR1-plan File: /home/captain/Project_A/XOR1.vhd Line: 8
    Info (12023): Found entity 1: XOR1 File: /home/captain/Project_A/XOR1.vhd Line: 1
Info (12021): Found 2 design units, including 1 entities, in source file gp_cal.vhd
    Info (12022): Found design unit 1: gp_cal-struct File: /home/captain/Project_A/gp_cal.vhd Line: 8
    Info (12023): Found entity 1: gp_cal File: /home/captain/Project_A/gp_cal.vhd Line: 1
Warning (12019): Can't analyze file -- file GP_arr.vhd is missing
Warning (12019): Can't analyze file -- file OR2.vhd is missing
Warning (12019): Can't analyze file -- file AND2.vhd is missing
Info (12021): Found 2 design units, including 1 entities, in source file node_op.vhd
    Info (12022): Found design unit 1: node_op-struct File: /home/captain/Project_A/node_op.vhd Line: 8
    Info (12023): Found entity 1: node_op File: /home/captain/Project_A/node_op.vhd Line: 1
Info (12021): Found 2 design units, including 1 entities, in source file KS_ADDER.vhd
    Info (12022): Found design unit 1: KS_ADDER-calc File: /home/captain/Project_A/KS_ADDER.vhd Line: 9
    Info (12023): Found entity 1: KS_ADDER File: /home/captain/Project_A/KS_ADDER.vhd Line: 1
Info (12021): Found 2 design units, including 1 entities, in source file Testbench.vhd
    Info (12022): Found design unit 1: Testbench-tb File: /home/captain/Project_A/Testbench.vhd Line: 4
    Info (12023): Found entity 1: Testbench File: /home/captain/Project_A/Testbench.vhd Line: 1
Info (12127): Elaborating entity "ALU" for the top level hierarchy
Info (12128): Elaborating entity "KS_ADDER" for hierarchy "KS_ADDER:F1" File: /home/captain/Project_A/ALU.vhd Line: 48
Info (12128): Elaborating entity "gp_cal" for hierarchy "KS_ADDER:F1|gp_cal:\pre_processing:0:pre" File: /home/captain/Project_A/KS_ADDER.vhd Line: 33
Info (12128): Elaborating entity "node_op" for hierarchy "KS_ADDER:F1|node_op:\stage1:0:U1" File: /home/captain/Project_A/KS_ADDER.vhd Line: 44
Warning (12125): Using design file AND_2.vhd, which is not specified as a design file for the current project, but contains definitions for 2 design units and 1 entities in project
    Info (12022): Found design unit 1: AND_2-struct File: /home/captain/Project_A/AND_2.vhd Line: 9
    Info (12023): Found entity 1: AND_2 File: /home/captain/Project_A/AND_2.vhd Line: 1
Info (12128): Elaborating entity "AND_2" for hierarchy "KS_ADDER:F1|node_op:\stage1:0:U1|AND_2:U0" File: /home/captain/Project_A/node_op.vhd Line: 26
Warning (12125): Using design file OR_2.vhd, which is not specified as a design file for the current project, but contains definitions for 2 design units and 1 entities in project
    Info (12022): Found design unit 1: OR_2-struct File: /home/captain/Project_A/OR_2.vhd Line: 9
    Info (12023): Found entity 1: OR_2 File: /home/captain/Project_A/OR_2.vhd Line: 1
Info (12128): Elaborating entity "OR_2" for hierarchy "KS_ADDER:F1|node_op:\stage1:0:U1|OR_2:U1" File: /home/captain/Project_A/node_op.vhd Line: 27
Warning (12125): Using design file subtractor.vhd, which is not specified as a design file for the current project, but contains definitions for 2 design units and 1 entities in project
    Info (12022): Found design unit 1: subtractor-calc File: /home/captain/Project_A/subtractor.vhd Line: 8
    Info (12023): Found entity 1: subtractor File: /home/captain/Project_A/subtractor.vhd Line: 1
Info (12128): Elaborating entity "subtractor" for hierarchy "subtractor:F2" File: /home/captain/Project_A/ALU.vhd Line: 49
Warning (12125): Using design file twos_complement.vhd, which is not specified as a design file for the current project, but contains definitions for 2 design units and 1 entities in project
    Info (12022): Found design unit 1: twos_complement-calc File: /home/captain/Project_A/twos_complement.vhd Line: 8
    Info (12023): Found entity 1: twos_complement File: /home/captain/Project_A/twos_complement.vhd Line: 1
Info (12128): Elaborating entity "twos_complement" for hierarchy "subtractor:F2|twos_complement:F1" File: /home/captain/Project_A/subtractor.vhd Line: 27
Info (12128): Elaborating entity "XOR1" for hierarchy "XOR1:F3" File: /home/captain/Project_A/ALU.vhd Line: 50
Info (12128): Elaborating entity "XOR2" for hierarchy "XOR1:F3|XOR2:\process1:0:U0" File: /home/captain/Project_A/XOR1.vhd Line: 19
Warning (12125): Using design file NAND1.vhd, which is not specified as a design file for the current project, but contains definitions for 2 design units and 1 entities in project
    Info (12022): Found design unit 1: NAND1-plan File: /home/captain/Project_A/NAND1.vhd Line: 8
    Info (12023): Found entity 1: NAND1 File: /home/captain/Project_A/NAND1.vhd Line: 1
Info (12128): Elaborating entity "NAND1" for hierarchy "NAND1:F4" File: /home/captain/Project_A/ALU.vhd Line: 51
Info (21057): Implemented 281 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 34 input pins
    Info (21059): Implemented 18 output pins
    Info (21061): Implemented 229 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 437 megabytes
    Info: Processing ended: Fri Dec  4 21:29:33 2020
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:25


