# Soluciones Detalladas: S√≠ntesis y Simulaci√≥n (VHDL-07)

```
::METADATA::
tipo: indice-soluciones
tema: vhdl-07-sintesis-simulacion
actualizado: 2026-01-03
::END::
```

## Estructura de Niveles de Soluci√≥n

| Nivel | Archivo | Contenido |
|-------|---------|-----------|
| 1Ô∏è‚É£ | [`VHDL-07-Respuestas.md`](../VHDL-07-Respuestas.md) | Solo respuestas finales |
| 2Ô∏è‚É£ | Esta carpeta `prob-01/` | Soluciones paso a paso |
| 3Ô∏è‚É£ | Secciones "Conceptos Clave" | Explicaci√≥n profunda del m√©todo |

---

## √çndice de Soluciones Detalladas

### Nivel 1: Conceptos de S√≠ntesis ‚≠ê‚≠ê

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 1.1 | RTL vs Behavioral | [VHDL-07-Sol-Problema-1.1.md](VHDL-07-Sol-Problema-1.1.md) | ‚≠ê‚≠ê |
| 1.2 | C√≥digo sintetizable | [VHDL-07-Sol-Problema-1.2.md](VHDL-07-Sol-Problema-1.2.md) | ‚≠ê‚≠ê |
| 1.3 | Inferencia de hardware | [VHDL-07-Sol-Problema-1.3.md](VHDL-07-Sol-Problema-1.3.md) | ‚≠ê‚≠ê |

### Nivel 2: Testbenches ‚≠ê‚≠ê

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 2.1 | Testbench b√°sico | [VHDL-07-Sol-Problema-2.1.md](VHDL-07-Sol-Problema-2.1.md) | ‚≠ê‚≠ê |
| 2.2 | Generaci√≥n de est√≠mulos | [VHDL-07-Sol-Problema-2.2.md](VHDL-07-Sol-Problema-2.2.md) | ‚≠ê‚≠ê |
| 2.3 | Aserciones y verificaci√≥n | [VHDL-07-Sol-Problema-2.3.md](VHDL-07-Sol-Problema-2.3.md) | ‚≠ê‚≠ê |

### Nivel 3: Timing y Constraints ‚≠ê‚≠ê‚≠ê

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 3.1 | Setup y Hold time | [VHDL-07-Sol-Problema-3.1.md](VHDL-07-Sol-Problema-3.1.md) | ‚≠ê‚≠ê‚≠ê |
| 3.2 | Clock constraints | [VHDL-07-Sol-Problema-3.2.md](VHDL-07-Sol-Problema-3.2.md) | ‚≠ê‚≠ê‚≠ê |
| 3.3 | Timing closure | [VHDL-07-Sol-Problema-3.3.md](VHDL-07-Sol-Problema-3.3.md) | ‚≠ê‚≠ê‚≠ê |

### Nivel 4: Optimizaci√≥n ‚≠ê‚≠ê‚≠ê

| Problema | Tema | Archivo | Dificultad |
|----------|------|---------|:----------:|
| 4.1 | √Årea vs Velocidad | [VHDL-07-Sol-Problema-4.1.md](VHDL-07-Sol-Problema-4.1.md) | ‚≠ê‚≠ê‚≠ê |
| 4.2 | Resource sharing | [VHDL-07-Sol-Problema-4.2.md](VHDL-07-Sol-Problema-4.2.md) | ‚≠ê‚≠ê‚≠ê |
| 4.3 | Pipelining | [VHDL-07-Sol-Problema-4.3.md](VHDL-07-Sol-Problema-4.3.md) | ‚≠ê‚≠ê‚≠ê |

---

## Flujo de Dise√±o VHDL

```
    ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
    ‚îÇ Especific.  ‚îÇ
    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
           ‚îÇ
           ‚ñº
    ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê     ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
    ‚îÇ Dise√±o VHDL ‚îÇ‚îÄ‚îÄ‚îÄ‚îÄ‚ñ∫‚îÇ Simulaci√≥n  ‚îÇ‚îÄ‚îÄ‚îÄ‚îÄ ¬øOK? ‚îÄ‚îÄ‚îê
    ‚îÇ    (RTL)    ‚îÇ     ‚îÇ Funcional   ‚îÇ            ‚îÇ
    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò     ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò            ‚îÇNo
           ‚îÇ                                       ‚îÇ
           ‚îÇS√≠                                     ‚ñº
           ‚ñº                              ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
    ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                       ‚îÇ  Corregir  ‚îÇ
    ‚îÇ  S√≠ntesis   ‚îÇ                       ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
    ‚îÇ   (Netlist) ‚îÇ
    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
           ‚îÇ
           ‚ñº
    ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê     ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
    ‚îÇ Place & Route‚îÄ‚îÄ‚îÄ‚îÄ‚ñ∫‚îÇ Simulaci√≥n  ‚îÇ
    ‚îÇ             ‚îÇ     ‚îÇ  Timing     ‚îÇ
    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò     ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
           ‚îÇ
           ‚ñº
    ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
    ‚îÇ  Bitstream  ‚îÇ
    ‚îÇ   (FPGA)    ‚îÇ
    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

---

## Plantilla de Testbench

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity tb_modulo is
    -- Testbench no tiene puertos
end entity tb_modulo;

architecture test of tb_modulo is
    -- Constantes
    constant CLK_PERIOD : time := 10 ns;
    
    -- Se√±ales de est√≠mulo
    signal clk     : std_logic := '0';
    signal reset   : std_logic := '1';
    signal entrada : std_logic_vector(7 downto 0);
    
    -- Se√±ales de salida
    signal salida  : std_logic_vector(7 downto 0);
    
begin
    -- Instancia del DUT (Device Under Test)
    DUT: entity work.modulo
        port map (
            clk     => clk,
            reset   => reset,
            entrada => entrada,
            salida  => salida
        );
    
    -- Generaci√≥n de reloj
    clk <= not clk after CLK_PERIOD/2;
    
    -- Proceso de est√≠mulos
    stim_proc: process
    begin
        -- Reset inicial
        reset <= '1';
        entrada <= (others => '0');
        wait for CLK_PERIOD * 5;
        
        -- Quitar reset
        reset <= '0';
        wait for CLK_PERIOD;
        
        -- Aplicar est√≠mulos
        entrada <= x"AA";
        wait for CLK_PERIOD * 10;
        
        entrada <= x"55";
        wait for CLK_PERIOD * 10;
        
        -- Verificar resultados
        assert salida = x"FF" 
            report "Error: salida incorrecta" 
            severity error;
        
        -- Fin de simulaci√≥n
        report "Simulaci√≥n completada" severity note;
        wait;
    end process;
    
end architecture test;
```

---

## C√≥digo Sintetizable vs No Sintetizable

### ‚úÖ Sintetizable

```vhdl
-- Registros
process(clk)
begin
    if rising_edge(clk) then
        reg <= data;
    end if;
end process;

-- L√≥gica combinacional
output <= a and b;

-- MUX
y <= a when sel = '1' else b;

-- Instanciaci√≥n
U1: entity work.component port map(...);
```

### ‚ùå No Sintetizable (Solo simulaci√≥n)

```vhdl
-- Wait con tiempo espec√≠fico
wait for 10 ns;

-- After (delays)
y <= x after 5 ns;

-- File I/O
file f : text open read_mode is "data.txt";

-- Assert con report
assert a = b report "Error" severity error;

-- Inicializaci√≥n de se√±ales (algunas herramientas)
signal x : std_logic := '1';
```

---

## Inferencia de Hardware

| C√≥digo VHDL | Hardware Inferido |
|-------------|-------------------|
| `if rising_edge(clk)` | Flip-flop |
| `if clk'event and clk='1'` | Flip-flop |
| Proceso sin clk | L√≥gica combinacional |
| `case` / `with select` | MUX / Decoder |
| `+`, `-` | Sumador/Restador |
| `*` | Multiplicador |
| `sll`, `srl` | Shifter |

---

## Navegaci√≥n

| ‚¨ÖÔ∏è Respuestas | üè† Intro | ‚û°Ô∏è Problemas |
|:-------------:|:--------:|:------------:|
| [VHDL-07-Respuestas.md](../VHDL-07-Respuestas.md) | [VHDL-07-Intro.md](../../VHDL-07-Intro.md) | [VHDL-07-Problemas.md](../../problems/VHDL-07-Problemas.md) |
