## HDLとは
ハードウェアを記述するための言語。  
ハードウェア＝論理回路で、アナログ回路ではない。  

回路図でASICを開発する場合は、ASICベンダとシリーズを決めて設計作業が必要だった。
回路図で利用するライブラリがベンダ/シリーズごとに異なっていたため。

HDLを利用すれば機能設計が終わった後、もしくは、FPGAでプロトタイプを動作させた後、選定を変えることが可能となる。

VHDL は米国国防省によって、VHSIC プログラムで規定された標準言語であり、早い段階から IEEE で標準化されていました。

Verilog-HDL は個人により発案され、Open 環境で磨かれてきた標準言語です。

VHDL、Verilog-HDL どちらも各種合成ツールやシミュレータで対応されています。

### 論理合成
HDLで記述された論理機能を実際のゲート回路に変換。
変換の際に冗長な記述を最適化。
論理合成の出力は、ASICやFPGA用のネットリスト
>ネットリスト
回路部品の接続関係をテキストで表現したもの

>RTL
HDLで記述された論理回路

実際にデバイス上に構築していくには、ゲート回路に変換する必要がある。
この作業を論理合成と呼び、一般的には論理合成ツールなるソフトウェアが使用される。


論理合成ツールにはいくつかの種類がある。
MentorGraphics 社の Precisiton Synthesis や Synopsys 社の SynplifyPro などがあります。
論理合成ツールを用いて、ASICやFPGA用のネットリストを生成する。

![alt text](image/5/1.png)  

```Mermaid
flowchart TD
A[設計仕様の検討] --> B[HDLの設計]
B --> C{内部遅延を含めない論理的なシミュレーション}
C -- Yes --> D[論理構成]
C -- No --> B[論理構成]
D --> E[配置配線]
E --> F[タイミング検証]
F -→G[ボード書き込み]
```
※D以降はツールが自動で行ってくれる

![alt text](image/5/2.png)

**タイミング**
FPGA/CPLD内部のスタティックなタイミング解析を指す。
配置配線結果がユーザーの満足するタイミング仕様となっているかを検証する。

最後に、ボードに実装されている FPGA/CPLD へデータを書き込んで、実機検証（デバッグ）を行います




