中文摘要 
 
本年度之計畫主要在進行氧化鋅奈米線電晶體元件的製備及特性量測。在前一年的
計畫中，我們分別利用氣相法及液相法成功的製備出氧化鋅奈米線。此外，我們也成功
地利用電場來定位奈米線。所以我們係利用我們自己所開發的奈米線及奈米線定位技術
來進行奈米線電晶體元件的製備，之後再利用三端元件量測系統（KEITHLEY 4200）來
進行元件電性的量測與分析。 
 
英文摘要 
 
Fabrication and measurement of ZnO (zinc oxide) nanowires transistor are studying in this 
year. We fabricated ZnO nanowire in vapor-phase and liquid-phase successfully last year. And we 
could also align the nanowires by electric-field. So we develop the nanowires transistor 
combining the ZnO nanowires, alignment technique (electric-field) and photo-lithography. 
Finally, the measurement and analysis of transistors are determined by three-terminal 
measurement system (KEITHLEY 4200). 
 
報告內容 
 
前言 
 1991 年 S. Iijima [1]發現奈米碳管，一維材料的製備與特性之研究如雨後春筍般，不
斷的被世界各地研究團隊開發出來。其中以奈米線(nanowires)、奈米柱(nanorod)以及奈米
帶(nanobelt)為最主要研究的一維結構，提供材料在電性、光學及其他物理性質與尺寸縮小
至奈米範圍時，量子侷現之影響。此外，一維奈米材料具有許多獨特的特性，例如：極佳
的機械堅韌性[2]、提高發光的效率[3]、以及降低雷射的啟動電流[4]。 
既然一維奈米材料擁有如此多優越的特性，使得許多研究團隊開始去思考如何去利用
這些奈米材料製作奈米元件。現在大部分研究都將集中在場效電晶體(Field-effect transistor, 
FET)、發光二極體(Light-emitting diode, LED)、雷射二極體(Diode lasers)、氣體感測器(gas 
sensor)等。其中奈米線電晶體更被視為能進一步縮小 IC 尺寸跟上摩爾定律(Moore’s law)的
希望。 
文獻探討 
目前將一維半導體奈米線組裝成電子元件的文獻越來越多。除了為了單純作為研究電
晶體特性而以電子束微影來定義電極製備出單根奈米線電晶體的方法外。其他主要可以區
分以下幾種方式： 
（1） 電場作用力[5-7] 
此法需在基板上定義出電極，在兩端電極上施加一高頻電壓，也就是所謂了介
電電泳(dielectrophoresis)。利用產生的不均勻電場作用誘導奈米線的偶極矩
(dipole moment)沿電場方向進行排列。 
 
（2） 微米孔道造成的單一方向流力以驅使奈米線規則排列[8] 
先在 PDMS（Polydimethylsiloxane）上製作出微米孔道，之後將 PDMS 倒置在
 
Fig. 1 奈米線薄膜電晶體製備流程圖 
 
B. 利用介電泳排列奈米線以製作奈米線電晶體 
本研究係在基板上以光微影製程製作出金屬電極，之後利用介電電泳在電極的兩端施加交
流電壓，將奈米線排列在兩電極之間。再將高分子絕緣材料塗佈在基板上，最後鍍上電極
即完成電晶體。製程如Fig. 1所示。而主要的影響因子分列如下： 
z 溶液濃度 
z 溶液滴定次數 
z 施加電場強度 
z 施加電場頻率 
z 高分子絕緣層的種類及厚度 
Si substrate
SiO2
Spin coating LOR and PR 
Si substrate
PR
LOR
Photolithography
Si substrate
LOR
PR PR
Process
Undercut by MF-319
Si substrate
PR PR
LOR LOR
Deposit  Ti/Au
Si substrate
PR PR
LOR LOR
Remove LOR
Si substrate
Align nanowire by Dielectrophoresis
Ti/AuTi/Au Ti/Au
Ti/AuTi/Au
Ti/Au Ti/AuTi/Au
Si substrate
Ti/Au Ti/Au Ti/Au
ZnO nanowire
I-V
Spin coating polymer
Si substrate
Ti/Au Ti/Au
polymer
Ti/Au
　Top-gate
Si substrate
Ti/Au Ti/Au Ti/Au
Ti/Au
I-V
　Vacuum 
　 Top-gat
 
Fig. 2 以介電永排列奈米線之奈米線薄膜電晶體製備流程圖 
 
結果與討論 
 
A. 氧化鋅奈米線電晶體之製備 
由Fig. 3可清楚得知，奈米線跨越兩端的金屬電極，且被包埋在金屬電極之下。而Fig. 4為奈
米線電晶體的電流電壓特性曲線圖，由圖中可的得知，在低電壓時隨著汲極電壓的增加，
電流也隨著線性遞增。但當電壓繼續加大，電流卻沒有繼續增加而達到飽和，此時元件已
經到達挾止點(pinch-off)。另外由此電流電壓曲線關係圖可估算得知，ON/OFF的表現，其
 
Fig. 5 奈米線電晶體之元件特性曲線圖(a)IDS-VG@VDS(=0~4V)(b)IDS-VDS@VG(=-6~3V)，
(c)(IDS)0.5-VDS @VG(=-6~3V) 
 
B. 利用介電泳排列奈米線以製作奈米線電晶體 
Fig. 6 為電晶體的電流電壓曲線特性圖，由圖可估算此電晶體ON/OFF約為 15，而臨界電壓
值(VTH)約在-8.93V左右，載子傳輸速率約在 18.4 cm2V-1s-1。 
 
 
 
 
 
 
 
 
Fig 6 奈米線電晶體之元件特性曲線圖 
 
