TimeQuest Timing Analyzer report for uart
Thu Sep 24 21:17:14 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Hold: 'sys_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'sys_clk'
 25. Slow 1200mV 0C Model Hold: 'sys_clk'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Setup: 'sys_clk'
 36. Fast 1200mV 0C Model Hold: 'sys_clk'
 37. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Signal Integrity Metrics (Slow 1200mv 0c Model)
 47. Signal Integrity Metrics (Slow 1200mv 85c Model)
 48. Signal Integrity Metrics (Fast 1200mv 0c Model)
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; uart                                                ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; sys_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 264.41 MHz ; 250.0 MHz       ; sys_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; sys_clk ; -2.782 ; -118.306         ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.453 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sys_clk ; -3.000 ; -71.402                        ;
+---------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.782 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.702      ;
; -2.782 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.702      ;
; -2.782 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.702      ;
; -2.782 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.702      ;
; -2.782 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.702      ;
; -2.782 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.702      ;
; -2.782 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.702      ;
; -2.782 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.702      ;
; -2.782 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.702      ;
; -2.782 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.702      ;
; -2.782 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.702      ;
; -2.782 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.702      ;
; -2.782 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.702      ;
; -2.782 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.702      ;
; -2.782 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.702      ;
; -2.762 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.681      ;
; -2.762 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.681      ;
; -2.762 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.681      ;
; -2.762 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.681      ;
; -2.762 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.681      ;
; -2.762 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.681      ;
; -2.762 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.681      ;
; -2.762 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.681      ;
; -2.762 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.681      ;
; -2.762 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.681      ;
; -2.762 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.681      ;
; -2.762 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.681      ;
; -2.762 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.681      ;
; -2.762 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.681      ;
; -2.762 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.681      ;
; -2.762 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.681      ;
; -2.757 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.676      ;
; -2.757 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.676      ;
; -2.757 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.676      ;
; -2.757 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.676      ;
; -2.757 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.676      ;
; -2.757 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.676      ;
; -2.757 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.676      ;
; -2.757 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.676      ;
; -2.757 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.676      ;
; -2.757 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.676      ;
; -2.757 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.676      ;
; -2.757 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.676      ;
; -2.757 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.676      ;
; -2.757 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.676      ;
; -2.757 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.676      ;
; -2.757 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.676      ;
; -2.751 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.670      ;
; -2.751 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.670      ;
; -2.751 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.670      ;
; -2.751 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.670      ;
; -2.751 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.670      ;
; -2.751 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.670      ;
; -2.751 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.670      ;
; -2.751 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.670      ;
; -2.751 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.670      ;
; -2.751 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.670      ;
; -2.751 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.670      ;
; -2.751 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.670      ;
; -2.751 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.670      ;
; -2.751 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.670      ;
; -2.751 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.670      ;
; -2.751 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.670      ;
; -2.746 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.666      ;
; -2.746 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.666      ;
; -2.746 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.666      ;
; -2.746 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.666      ;
; -2.746 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.666      ;
; -2.746 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.666      ;
; -2.746 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.666      ;
; -2.746 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.666      ;
; -2.746 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.666      ;
; -2.746 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.666      ;
; -2.746 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.666      ;
; -2.746 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.666      ;
; -2.746 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.666      ;
; -2.746 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.666      ;
; -2.746 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.666      ;
; -2.734 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.654      ;
; -2.734 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.654      ;
; -2.734 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.654      ;
; -2.734 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.654      ;
; -2.734 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.654      ;
; -2.734 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.654      ;
; -2.734 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.654      ;
; -2.734 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.654      ;
; -2.734 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.654      ;
; -2.734 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.654      ;
; -2.734 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.654      ;
; -2.734 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.654      ;
; -2.734 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.654      ;
; -2.734 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.654      ;
; -2.734 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.654      ;
; -2.724 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.643      ;
; -2.724 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.643      ;
; -2.724 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.643      ;
; -2.724 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.643      ;
; -2.724 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.643      ;
; -2.724 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.643      ;
; -2.724 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.643      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; uart_send:u_uart_send|tx_flag     ; uart_send:u_uart_send|tx_flag     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_send:u_uart_send|tx_cnt[2]   ; uart_send:u_uart_send|tx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_recv:u_uart_recv|rx_cnt[2]   ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; uart_send:u_uart_send|tx_cnt[0]   ; uart_send:u_uart_send|tx_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.758      ;
; 0.491 ; uart_recv:u_uart_recv|rx_cnt[2]   ; uart_recv:u_uart_recv|uart_done   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.784      ;
; 0.517 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.810      ;
; 0.518 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.811      ;
; 0.518 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.811      ;
; 0.649 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|uart_done   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.942      ;
; 0.729 ; uart_send:u_uart_send|tx_cnt[3]   ; uart_send:u_uart_send|uart_txd    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.023      ;
; 0.740 ; uart_send:u_uart_send|tx_flag     ; uart_send:u_uart_send|tx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.033      ;
; 0.743 ; uart_send:u_uart_send|tx_flag     ; uart_send:u_uart_send|tx_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.036      ;
; 0.745 ; uart_send:u_uart_send|tx_flag     ; uart_send:u_uart_send|tx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; uart_send:u_uart_send|tx_flag     ; uart_send:u_uart_send|tx_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.038      ;
; 0.760 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; uart_send:u_uart_send|clk_cnt[1]  ; uart_send:u_uart_send|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart_send:u_uart_send|clk_cnt[5]  ; uart_send:u_uart_send|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart_send:u_uart_send|clk_cnt[11] ; uart_send:u_uart_send|clk_cnt[11] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|clk_cnt[13] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; uart_send:u_uart_send|clk_cnt[15] ; uart_send:u_uart_send|clk_cnt[15] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; uart_send:u_uart_send|clk_cnt[9]  ; uart_send:u_uart_send|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart_send:u_uart_send|clk_cnt[7]  ; uart_send:u_uart_send|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; uart_send:u_uart_send|clk_cnt[4]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; uart_recv:u_uart_recv|clk_cnt[2]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; uart_send:u_uart_send|clk_cnt[12] ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; uart_send:u_uart_send|clk_cnt[10] ; uart_send:u_uart_send|clk_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; uart_recv:u_uart_recv|clk_cnt[12] ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.059      ;
; 0.773 ; uart_send:u_uart_send|tx_cnt[0]   ; uart_send:u_uart_send|tx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.066      ;
; 0.775 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.068      ;
; 0.785 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.079      ;
; 0.785 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.078      ;
; 0.786 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.079      ;
; 0.790 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.083      ;
; 0.822 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.115      ;
; 0.826 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.119      ;
; 0.827 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.120      ;
; 0.831 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_done   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.124      ;
; 0.854 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|uart_done   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.147      ;
; 0.872 ; uart_recv:u_uart_recv|rx_cnt[2]   ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.165      ;
; 0.874 ; uart_send:u_uart_send|tx_cnt[0]   ; uart_send:u_uart_send|uart_txd    ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.168      ;
; 0.984 ; uart_send:u_uart_send|tx_cnt[0]   ; uart_send:u_uart_send|tx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.277      ;
; 1.020 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.312      ;
; 1.023 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.316      ;
; 1.115 ; uart_send:u_uart_send|clk_cnt[1]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; uart_send:u_uart_send|clk_cnt[5]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; uart_send:u_uart_send|clk_cnt[11] ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; uart_send:u_uart_send|clk_cnt[7]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; uart_send:u_uart_send|clk_cnt[9]  ; uart_send:u_uart_send|clk_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.411      ;
; 1.123 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.417      ;
; 1.124 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; uart_send:u_uart_send|clk_cnt[4]  ; uart_send:u_uart_send|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|clk_cnt[15] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; uart_recv:u_uart_recv|clk_cnt[2]  ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; uart_send:u_uart_send|clk_cnt[10] ; uart_send:u_uart_send|clk_cnt[11] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.420      ;
; 1.126 ; uart_send:u_uart_send|clk_cnt[12] ; uart_send:u_uart_send|clk_cnt[13] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.420      ;
; 1.126 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.420      ;
; 1.126 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; uart_recv:u_uart_recv|clk_cnt[12] ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.420      ;
; 1.132 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.426      ;
; 1.133 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.427      ;
; 1.133 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.427      ;
; 1.133 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; uart_send:u_uart_send|clk_cnt[4]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.428      ;
; 1.134 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; uart_recv:u_uart_recv|clk_cnt[2]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; uart_send:u_uart_send|clk_cnt[12] ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.429      ;
; 1.135 ; uart_send:u_uart_send|clk_cnt[10] ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.429      ;
; 1.135 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|clk_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.429      ;
; 1.135 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.428      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_flag     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_done   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_flag     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d0  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_txd    ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[0]  ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[10] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[11] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[12] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[13] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[14] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[15] ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[1]  ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[2]  ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[3]  ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[4]  ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[5]  ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[6]  ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[7]  ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[8]  ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[9]  ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[0]   ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[1]   ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[2]   ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[3]   ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_flag     ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_done   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[0]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[10] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[11] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[12] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[13] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[15] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[1]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[2]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[3]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[4]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[5]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[6]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[7]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[8]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[9]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d0  ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[0]   ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[1]   ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[2]   ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[3]   ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_flag     ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d1  ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_txd    ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[0]  ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[10] ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[11] ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[12] ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[13] ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14] ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[15] ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_txd  ; sys_clk    ; 7.400 ; 7.543 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_txd  ; sys_clk    ; 7.143 ; 7.282 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 281.93 MHz ; 250.0 MHz       ; sys_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -2.547 ; -107.997        ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.401 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -71.402                       ;
+---------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                                ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.547 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.477      ;
; -2.547 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.477      ;
; -2.547 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.477      ;
; -2.547 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.477      ;
; -2.547 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.477      ;
; -2.547 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.477      ;
; -2.547 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.477      ;
; -2.547 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.477      ;
; -2.547 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.477      ;
; -2.547 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.477      ;
; -2.547 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.477      ;
; -2.547 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.477      ;
; -2.547 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.477      ;
; -2.547 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.477      ;
; -2.547 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.477      ;
; -2.539 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.469      ;
; -2.539 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.469      ;
; -2.539 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.469      ;
; -2.539 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.469      ;
; -2.539 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.469      ;
; -2.539 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.469      ;
; -2.539 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.469      ;
; -2.539 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.469      ;
; -2.539 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.469      ;
; -2.539 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.469      ;
; -2.539 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.469      ;
; -2.539 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.469      ;
; -2.539 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.469      ;
; -2.539 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.469      ;
; -2.539 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.469      ;
; -2.539 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.469      ;
; -2.511 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.441      ;
; -2.511 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.441      ;
; -2.511 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.441      ;
; -2.511 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.441      ;
; -2.511 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.441      ;
; -2.511 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.441      ;
; -2.511 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.441      ;
; -2.511 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.441      ;
; -2.511 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.441      ;
; -2.511 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.441      ;
; -2.511 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.441      ;
; -2.511 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.441      ;
; -2.511 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.441      ;
; -2.511 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.441      ;
; -2.511 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.441      ;
; -2.511 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.441      ;
; -2.510 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.440      ;
; -2.510 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.440      ;
; -2.510 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.440      ;
; -2.510 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.440      ;
; -2.510 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.440      ;
; -2.510 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.440      ;
; -2.510 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.440      ;
; -2.510 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.440      ;
; -2.510 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.440      ;
; -2.510 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.440      ;
; -2.510 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.440      ;
; -2.510 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.440      ;
; -2.510 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.440      ;
; -2.510 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.440      ;
; -2.510 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.440      ;
; -2.507 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.437      ;
; -2.507 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.437      ;
; -2.507 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.437      ;
; -2.507 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.437      ;
; -2.507 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.437      ;
; -2.507 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.437      ;
; -2.507 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.437      ;
; -2.507 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.437      ;
; -2.507 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.437      ;
; -2.507 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.437      ;
; -2.507 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.437      ;
; -2.507 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.437      ;
; -2.507 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.437      ;
; -2.507 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.437      ;
; -2.507 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.437      ;
; -2.507 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.437      ;
; -2.490 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
; -2.490 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.420      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; uart_send:u_uart_send|tx_flag     ; uart_send:u_uart_send|tx_flag     ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_send:u_uart_send|tx_cnt[2]   ; uart_send:u_uart_send|tx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_recv:u_uart_recv|rx_cnt[2]   ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart_send:u_uart_send|tx_cnt[0]   ; uart_send:u_uart_send|tx_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.684      ;
; 0.455 ; uart_recv:u_uart_recv|rx_cnt[2]   ; uart_recv:u_uart_recv|uart_done   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.722      ;
; 0.480 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.747      ;
; 0.481 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.748      ;
; 0.482 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.749      ;
; 0.606 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|uart_done   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.873      ;
; 0.658 ; uart_send:u_uart_send|tx_flag     ; uart_send:u_uart_send|tx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.926      ;
; 0.660 ; uart_send:u_uart_send|tx_cnt[3]   ; uart_send:u_uart_send|uart_txd    ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 0.929      ;
; 0.661 ; uart_send:u_uart_send|tx_flag     ; uart_send:u_uart_send|tx_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.929      ;
; 0.663 ; uart_send:u_uart_send|tx_flag     ; uart_send:u_uart_send|tx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.931      ;
; 0.664 ; uart_send:u_uart_send|tx_flag     ; uart_send:u_uart_send|tx_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.932      ;
; 0.705 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_send:u_uart_send|clk_cnt[5]  ; uart_send:u_uart_send|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|clk_cnt[13] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; uart_send:u_uart_send|clk_cnt[1]  ; uart_send:u_uart_send|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_send:u_uart_send|clk_cnt[11] ; uart_send:u_uart_send|clk_cnt[11] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_send:u_uart_send|clk_cnt[15] ; uart_send:u_uart_send|clk_cnt[15] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; uart_send:u_uart_send|clk_cnt[9]  ; uart_send:u_uart_send|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_send:u_uart_send|clk_cnt[7]  ; uart_send:u_uart_send|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.976      ;
; 0.711 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; uart_recv:u_uart_recv|clk_cnt[2]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; uart_send:u_uart_send|clk_cnt[4]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_send:u_uart_send|clk_cnt[12] ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_send:u_uart_send|clk_cnt[10] ; uart_send:u_uart_send|clk_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_recv:u_uart_recv|clk_cnt[12] ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.980      ;
; 0.717 ; uart_send:u_uart_send|tx_cnt[0]   ; uart_send:u_uart_send|tx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.985      ;
; 0.717 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.985      ;
; 0.728 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.995      ;
; 0.734 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.001      ;
; 0.734 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.001      ;
; 0.740 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.007      ;
; 0.765 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.032      ;
; 0.770 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.037      ;
; 0.771 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.038      ;
; 0.783 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_done   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.050      ;
; 0.798 ; uart_recv:u_uart_recv|rx_cnt[2]   ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.065      ;
; 0.799 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|uart_done   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.066      ;
; 0.806 ; uart_send:u_uart_send|tx_cnt[0]   ; uart_send:u_uart_send|uart_txd    ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 1.075      ;
; 0.903 ; uart_send:u_uart_send|tx_cnt[0]   ; uart_send:u_uart_send|tx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.171      ;
; 0.928 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 0.000        ; 0.071      ; 1.194      ;
; 0.941 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.208      ;
; 1.027 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; uart_send:u_uart_send|clk_cnt[5]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; uart_recv:u_uart_recv|clk_cnt[2]  ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; uart_send:u_uart_send|clk_cnt[4]  ; uart_send:u_uart_send|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; uart_send:u_uart_send|clk_cnt[11] ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; uart_send:u_uart_send|clk_cnt[12] ; uart_send:u_uart_send|clk_cnt[13] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; uart_send:u_uart_send|clk_cnt[10] ; uart_send:u_uart_send|clk_cnt[11] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|clk_cnt[15] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; uart_recv:u_uart_recv|clk_cnt[12] ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; uart_send:u_uart_send|clk_cnt[1]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.298      ;
; 1.033 ; uart_send:u_uart_send|clk_cnt[9]  ; uart_send:u_uart_send|clk_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; uart_send:u_uart_send|clk_cnt[7]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.300      ;
; 1.042 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.309      ;
; 1.044 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.311      ;
; 1.044 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.311      ;
; 1.045 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; uart_recv:u_uart_recv|clk_cnt[2]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; uart_send:u_uart_send|clk_cnt[4]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; uart_send:u_uart_send|clk_cnt[12] ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; uart_send:u_uart_send|clk_cnt[10] ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; uart_recv:u_uart_recv|clk_cnt[12] ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.313      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_flag     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_done   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_flag     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d0  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_txd    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[0]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[10] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[11] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[12] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[13] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[14] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[15] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[1]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[2]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[3]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[4]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[5]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[6]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[7]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[8]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[9]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[0]   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[1]   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[2]   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[3]   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_flag     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_done   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d0  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[0]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[10] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[11] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[12] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[13] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[15] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[1]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[2]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[3]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[4]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[5]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[6]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[7]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[8]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[9]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[0]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[1]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[2]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[3]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_flag     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d1  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_txd    ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[0]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[10] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[11] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[12] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[13] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[15] ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_txd  ; sys_clk    ; 6.684 ; 6.902 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_txd  ; sys_clk    ; 6.433 ; 6.643 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -0.561 ; -23.196         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.186 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -51.991                       ;
+---------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                                ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.561 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.512      ;
; -0.559 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.508      ;
; -0.559 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.508      ;
; -0.559 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.508      ;
; -0.559 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.508      ;
; -0.557 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.509      ;
; -0.557 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.509      ;
; -0.557 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.509      ;
; -0.557 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|tx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.509      ;
; -0.553 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.502      ;
; -0.553 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.502      ;
; -0.553 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.502      ;
; -0.553 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.502      ;
; -0.548 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.497      ;
; -0.546 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.497      ;
; -0.546 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.497      ;
; -0.546 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.497      ;
; -0.546 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.497      ;
; -0.546 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.497      ;
; -0.546 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.497      ;
; -0.546 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.497      ;
; -0.546 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.497      ;
; -0.546 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.497      ;
; -0.546 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.497      ;
; -0.546 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.497      ;
; -0.546 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.497      ;
; -0.546 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.497      ;
; -0.546 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.497      ;
; -0.546 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.497      ;
; -0.540 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.491      ;
; -0.539 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.488      ;
; -0.539 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.488      ;
; -0.539 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.488      ;
; -0.539 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.488      ;
; -0.527 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.478      ;
; -0.527 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.478      ;
; -0.527 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.478      ;
; -0.527 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.478      ;
; -0.527 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.478      ;
; -0.527 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.478      ;
; -0.527 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.478      ;
; -0.527 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.478      ;
; -0.527 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.478      ;
; -0.527 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.478      ;
; -0.527 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.478      ;
; -0.527 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.478      ;
; -0.527 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.478      ;
; -0.527 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.478      ;
; -0.527 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.478      ;
; -0.527 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.478      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.475      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.475      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.475      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.475      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.477      ;
; -0.526 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.477      ;
; -0.523 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|tx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.475      ;
; -0.523 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|tx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.475      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_recv:u_uart_recv|rx_cnt[2]   ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_send:u_uart_send|tx_flag     ; uart_send:u_uart_send|tx_flag     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_send:u_uart_send|tx_cnt[2]   ; uart_send:u_uart_send|tx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart_send:u_uart_send|tx_cnt[0]   ; uart_send:u_uart_send|tx_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.202 ; uart_recv:u_uart_recv|rx_cnt[2]   ; uart_recv:u_uart_recv|uart_done   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.323      ;
; 0.214 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.335      ;
; 0.215 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.336      ;
; 0.215 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.336      ;
; 0.256 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|uart_done   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.377      ;
; 0.281 ; uart_send:u_uart_send|tx_cnt[3]   ; uart_send:u_uart_send|uart_txd    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.402      ;
; 0.281 ; uart_send:u_uart_send|tx_flag     ; uart_send:u_uart_send|tx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.401      ;
; 0.284 ; uart_send:u_uart_send|tx_flag     ; uart_send:u_uart_send|tx_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.404      ;
; 0.286 ; uart_send:u_uart_send|tx_flag     ; uart_send:u_uart_send|tx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.406      ;
; 0.286 ; uart_send:u_uart_send|tx_flag     ; uart_send:u_uart_send|tx_cnt[0]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.406      ;
; 0.304 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_send:u_uart_send|clk_cnt[15] ; uart_send:u_uart_send|clk_cnt[15] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_send:u_uart_send|clk_cnt[1]  ; uart_send:u_uart_send|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_send:u_uart_send|clk_cnt[5]  ; uart_send:u_uart_send|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_send:u_uart_send|clk_cnt[11] ; uart_send:u_uart_send|clk_cnt[11] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|clk_cnt[13] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_send:u_uart_send|clk_cnt[9]  ; uart_send:u_uart_send|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_send:u_uart_send|clk_cnt[7]  ; uart_send:u_uart_send|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; uart_recv:u_uart_recv|clk_cnt[2]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_send:u_uart_send|clk_cnt[4]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; uart_recv:u_uart_recv|clk_cnt[12] ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_send:u_uart_send|clk_cnt[12] ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_send:u_uart_send|clk_cnt[10] ; uart_send:u_uart_send|clk_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; uart_send:u_uart_send|tx_cnt[0]   ; uart_send:u_uart_send|tx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; uart_send:u_uart_send|tx_cnt[1]   ; uart_send:u_uart_send|tx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.432      ;
; 0.316 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.437      ;
; 0.320 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.441      ;
; 0.332 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.453      ;
; 0.338 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.459      ;
; 0.339 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.460      ;
; 0.340 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_done   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.461      ;
; 0.341 ; uart_send:u_uart_send|tx_cnt[0]   ; uart_send:u_uart_send|uart_txd    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.462      ;
; 0.349 ; uart_recv:u_uart_recv|rx_cnt[2]   ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.470      ;
; 0.351 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|uart_done   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.472      ;
; 0.381 ; uart_send:u_uart_send|tx_cnt[0]   ; uart_send:u_uart_send|tx_cnt[2]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.501      ;
; 0.401 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 0.000        ; 0.035      ; 0.520      ;
; 0.414 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.535      ;
; 0.453 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|clk_cnt[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_send:u_uart_send|clk_cnt[5]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_send:u_uart_send|clk_cnt[3]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_send:u_uart_send|clk_cnt[1]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_send:u_uart_send|clk_cnt[13] ; uart_send:u_uart_send|clk_cnt[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_send:u_uart_send|clk_cnt[11] ; uart_send:u_uart_send|clk_cnt[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; uart_send:u_uart_send|clk_cnt[7]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; uart_send:u_uart_send|clk_cnt[9]  ; uart_send:u_uart_send|clk_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.575      ;
; 0.464 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; uart_recv:u_uart_recv|clk_cnt[2]  ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; uart_send:u_uart_send|clk_cnt[14] ; uart_send:u_uart_send|clk_cnt[15] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; uart_send:u_uart_send|clk_cnt[4]  ; uart_send:u_uart_send|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; uart_send:u_uart_send|clk_cnt[8]  ; uart_send:u_uart_send|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; uart_recv:u_uart_recv|clk_cnt[12] ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; uart_send:u_uart_send|clk_cnt[10] ; uart_send:u_uart_send|clk_cnt[11] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; uart_send:u_uart_send|clk_cnt[12] ; uart_send:u_uart_send|clk_cnt[13] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; uart_send:u_uart_send|clk_cnt[0]  ; uart_send:u_uart_send|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; uart_send:u_uart_send|clk_cnt[6]  ; uart_send:u_uart_send|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; uart_recv:u_uart_recv|clk_cnt[2]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; uart_send:u_uart_send|clk_cnt[4]  ; uart_send:u_uart_send|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; uart_send:u_uart_send|clk_cnt[2]  ; uart_send:u_uart_send|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.588      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                 ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; sys_clk ; Rise       ; sys_clk                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_flag     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_done   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_flag     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_txd    ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d0  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[0]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[10] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[11] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[12] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[13] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[14] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[15] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[1]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[2]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[3]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[4]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[5]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[6]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[7]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[8]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[9]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[0]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[1]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[2]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[3]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_flag     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_done   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[0]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[10] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[11] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[12] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[13] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[14] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[15] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[1]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[2]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[3]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[4]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[5]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[6]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[7]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[8]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|clk_cnt[9]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[0]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[1]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[2]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_cnt[3]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|tx_flag     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_en_d1  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_send:u_uart_send|uart_txd    ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_send|uart_en_d0|clk        ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_recv|clk_cnt[0]|clk        ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_recv|clk_cnt[10]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_recv|clk_cnt[11]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_recv|clk_cnt[12]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_recv|clk_cnt[13]|clk       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_uart_recv|clk_cnt[14]|clk       ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_txd  ; sys_clk    ; 3.595 ; 3.510 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_txd  ; sys_clk    ; 3.477 ; 3.396 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.782   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  sys_clk         ; -2.782   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -118.306 ; 0.0   ; 0.0      ; 0.0     ; -71.402             ;
;  sys_clk         ; -118.306 ; 0.000 ; N/A      ; N/A     ; -71.402             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_txd  ; sys_clk    ; 7.400 ; 7.543 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_txd  ; sys_clk    ; 3.477 ; 3.396 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_txd      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; uart_rxd                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 1079     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 1079     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 46    ; 46   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Thu Sep 24 21:17:11 2020
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.782
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.782            -118.306 sys_clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -71.402 sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.547
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.547            -107.997 sys_clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -71.402 sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.561
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.561             -23.196 sys_clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.991 sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4664 megabytes
    Info: Processing ended: Thu Sep 24 21:17:14 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


