 1
奈米 CMOS 之高性能類比數位混合信號關鍵電路設計技術--子計畫二： 
極低寄生電容之靜電放電防護技術以應用於超高速/超高頻積體電路 
 
ESD Protection Technique with Ultra-Low Parasitic Capacitance for 
Ultra High-Speed/High-Frequency Digital/Analog/RF Integrated Circuits 
in Nanoscale CMOS 
 
計畫編號：NSC 97-2221-E-009-170 
執行期限：97 年 08 月 01 日至 98 年 07 月 31 日 
主持人：柯明道教授  國立交通大學電子研究所 
 
一、中文摘要 
 
追求更高的工作速度是射頻積體電路設計
不斷努力的方向。在元件製程進入奈米領域之
後，射頻電晶體的操作頻率也得以順利地提
昇。然而在奈米 CMOS 製程中，靜電放電（ESD）
對射頻積體電路之可靠度的影響愈來愈嚴重，
因此必須設計出適當的靜電放電防護電路，以
避免射頻積體電路遭受靜電放電轟擊而損壞。
由於靜電放電防護電路必須置於射頻積體電路
之輸入與輸出接點，所以靜電放電防護電路的
寄生電容必須納入電路設計的考量中。 
除了輸入與輸出接點的靜電放電防護電路
必須經由特殊設計以降低寄生電容，另一項重
要的設計內容便是電源箝制靜電放電防護電
路。搭配快速導通並擁有低箝制電壓的電源箝
制靜電放電防護電路，可縮小輸入點上的靜電
放電防護元件尺寸。然而在奈米製程中，電源
箝制靜電放電防護電路中之靜電放電偵測電路
有嚴重的漏電問題，所以針對靜電放電偵測電
路必須有創新的設計。 
本計畫在奈米 CMOS 製程中，建立適用於
超高速/超高頻積體電路之極低寄生電容靜電放
電防護技術。此外，本計畫開發出超低漏電之
靜電放電偵測電路，以解決電源箝制靜電放電
防護電路中靜電放電偵測電路的漏電問題。此
整合型計畫之子計畫二已完整的執行完畢，由
實際晶片驗證並與模擬結果獲得相互的佐證並
且獲得預期的研究結果，並已將研究成果發表
12 篇國際期刊論文。 
 
 
Abstract 
 
It is the trend to improve the operation 
frequency of RF ICs. With the nanoscale CMOS 
processes, it is suitable to implement RF circuits 
with higher operation frequencies. However, the 
damage caused by electrostatic discharge (ESD) 
zapping is the major reliability issue in nanoscale 
CMOS processes. To protect the IC against ESD 
damages, on-chip ESD protection circuits must be 
included in the ICs. The ESD protection circuit 
must be provided at input/output (I/O) port for 
ESD protection, and the parasitic capacitance of 
ESD protection circuit must be taken into 
consideration in the design phase. 
Besides the ESD protection circuit at the I/O 
port, the power-rail ESD clamp circuit must be 
provided in ICs to achieve whole-chip ESD 
protection. With properly designed power-rail 
ESD clamp circuit, the dimensions of the ESD 
protection devices at I/O port can be minimized to 
mitigate their degradation on RF performances. 
However, the ESD detection circuit in the 
power-rail ESD clamp circuit introduces serious 
leakage current in nanoscale CMOS processes. 
Therefore, novel ESD detection circuit must be 
developed. 
In this project, the ESD protection circuit 
suitable for the ESD protection in 
high-speed/high-frequency ICs had be developed. 
Besides, the new ESD detection circuit for the 
power-rail ESD clamp circuit had been proposed 
to overcome the leakage current problem. With 
the support of NSC, we had published 12 
technical papers in the international journals. 
 3
 
圖一. 應用至 2.5-GHz 的高速接收級界面電路之靜電放
電防護設計量測結果[1]。 
 
接著，本計畫研究了靜電放電防護電路對
於 5-GHz 差動式低雜訊放大器之影響。第一種
搭配靜電放電防護電路的低雜訊放大器是使用
雙二極體 (Double-Diode) 當作輸入輸出端之
靜電放電防護元件，並搭配電源線間靜電放電
箝制電路，如圖二(a) 所示。第二種搭配靜電放
電防護電路的低雜訊放大器是使用雙矽控整流
器 (Double-SCR) 當作輸入輸出端之靜電放電
防護元件，並搭配電源線間靜電放電箝制電
路，如圖二(b) 所示。本研究亦設計沒有搭配靜
電放電防護電路的差動式低雜訊放大器，以驗
證低雜訊放大器的射頻效能與靜電放電耐受
度。在沒有搭配靜電放電防護設計的差動式低
雜訊放大器中，其人體放電模式 (HBM) 與機
械放電模式 (MM) 靜電放電耐受度分別低於 
50 V 與 10 V，第一種搭配靜電放電防護電路
的低雜訊放大器 (Double-Diode) 其人體放電
模式與機械放電模式靜電放電耐受度分別為 
2.5 kV 與 200 V，第二種搭配靜電放電防護電
路的低雜訊放大器 (Double-SCR) 其人體放電
模式與機械放電模式靜電放電耐受度分別為 
6.5 kV 與 500 V。此研究成功驗證低雜訊放大
器與靜電放電防護電路共同設計後之性能，其
詳細量測參數如表一所示。 
 
表一. 搭配極低電容靜電放電防護設計之差動式低雜訊
放大器的量測結果[2]。 
 
 
 
(a) 
 
(b) 
圖二. 使用 (a) 雙二極體、和 (b) 雙矽控整流器，之極
低電容靜電放電防護設計[2]。 
 
為了進一步使靜電放電防護電路之寄生電
容值降至最低，本計畫提出一種阻抗隔絕 
(impedance-isolation) 的技術，將靜電放電防護
電路對電路性能造成的負面影響降至最低。此
阻抗隔絕技術由 LC-tank 電路來實現，如圖三
所示。此 LC-tank 在共振頻率下會產生一無限
大的阻抗而阻絕 ESD 保護電路的寄生電容效
應對高頻/高速電路所產生的負面影響；在靜電
放電發生的情況下，又能很快地透過電感、二
極體和電源線間的 ESD 保護電路將靜電排放
掉。這個設計的靜電放電耐受度量測結果如表
二所示。 
 
 
圖三. 應用在高頻/高速電路中帶有 LC-tank 的靜電放
電保護電路[3]。 
 5
表五. 各種靜電放電箝制電路的閂瑣效應免疫能力[6]。 
 
 
(3) 閘極氧化層可靠度對積體電路所造成之影
響[7], [8] 
 
為了降低電子產品之能量消耗，最常見及有
效之方法為降低電路之操作電壓，例如操作電
壓從 5V 調降為 1V。因此，電晶體閘極氧化層
的厚度也必須縮小以適合操作在較低的電壓。
但是如此薄的閘極氧化層面臨許多可靠度之問
題，例如閘極氧化層崩潰、穿隧電流、和熱載
子效應。因此，奈米 CMOS 製程中的電晶體閘
極氧化層之可靠度必須被仔細研究。本計畫分
析了閘極漏電流對鎖相迴路 (phase-locked loop) 
之影響，相關結果分析如表六所示。 
 
表六. 閘極漏電流對鎖相迴路之影響分析[7]。 
 
 
在混合電壓共容應用的輸入輸出介面電路
設計上，也要考量閘極氧化層可靠度、熱載子
衰退效應以及漏電流等的問題。在本研究中，
提出了兩種混合電壓石英振盪電路，如圖六(a)
和圖六(b)所示，並皆以低壓元件實現之，且成
功克服在混合電壓介面下的閘極氧化層可靠度
問題。 
 
(a) 
 
(b) 
圖六. 兩種混合電壓石英振盪電路[8]. 
 
(4) 系統層級靜電放電防護技術之分析[9]-[11] 
 
系統層級靜電放電測試 (system-level ESD 
test) 已成為另一項重要的可靠度問題。由於日
益複雜的積體電路功能，如混合式信號 
(mix-signal) 電路、多重電源供應系統 (multiple 
power supplies)、射頻 (radio frequency) 電路、
系統單晶片 (system on chip) 等等，使得積體電
路元件所處的環境會受到來自元件內部或外部
的雜訊干擾，因此這些雜訊會隨機地出現在積
體電路產品的電源、接地、輸入/輸出腳位上，
使積體電路產品較以往更容易受到雜訊干擾的
威脅。隨著半導體元件尺寸的微縮，過去的研
究已經證實在系統層級靜電放電測試以及快速
暫態脈衝 (electrical fast transient) 測試之下，暫
態的干擾訊號會使寄生在互補式金氧半導體積
體電路中的矽控整流器  (silicon-controlled 
rectifier, SCR) 產生閂鎖效應。由於系統層級靜
電放電測試所引起的可靠度問題來自於多功能
整合型的積體電路設計，本研究結合暫態偵測
電路以及積體電路濾波電路，發展完全整合於
 7
匯流排之間的靜電放電箝制電路結構，如圖九
所示。經實驗晶片驗證，本研究所提出的電源
匯流排間靜電放電箝制電路結構可成功避免類
似閂鎖效應的觸發，以及具有高箝制能力且能
節省佈局面積，可應用在全晶片之靜電放電防
護設計上。 
 
 
圖九. 結合鎖存迴授迴路以及利用 NMOS 產生回復功
能的新電源匯流排之間的靜電放電箝制電路[11]。 
 
(5) 元件充電模式之靜電放電防護研究[12] 
 
完成單一積體電路晶片的靜電放電防護設
計後，每個晶片皆須安裝至電子產品的模組內
並進行功能測試，此時可能引發電路板層級元
件充電模式靜電放電，導致晶片損毀。本研究
對數個以互補式金氧半製程製作的測試元件與
測試電路進行晶片層級 (chip-level) 與電路板
層級  (board-level) 元件充電模式靜電放電測
試，測試結果如表七所示，我們發現電路板層
級元件充電模式靜電放電耐受度較低，且造成
較嚴重的損壞情形，故電路板層級元件充電模
式靜電放電對積體電路晶片的威脅比晶片層級
元件充電模式靜電放電更為嚴重。因此，在所
有電路板上皆須搭配電路板層級元件充電模式
之靜電放電防護設計，例如可在放電路徑上可
放置串聯電阻。 
 
表七. 晶片層級與電路板層級元件充電模式靜電放電測
試之比較[12]。 
 
 
 
四、結論與討論 
 
此整合型計畫之子計畫二已完整的執行完
畢，由實際晶片驗證並與模擬結果獲得相互的
佐證並且獲得預期的研究結果，並已將研究成
果發表 12 篇國際期刊論文。更詳細的研究成果
內容，敬請參閱本研究群所發表之論文。 
最後，感謝國科會的研究計畫經費支持，
謝謝。 
 
 
五、發表論文 
 
[1] Y.-W. Hsiao and M.-D. Ker, “Low-capacitance 
ESD protection design for high-speed I/O 
interfaces in a 130-nm CMOS process,” 
Microelectronics Reliability, vol. 49, no. 6, pp. 
650-659, Jun. 2009. 
[2] Y.-W. Hsiao and M.-D. Ker, “A 5-GHz 
differential low-noise amplifier with high 
pin-to-pin ESD robustness in a 130-nm CMOS 
process,” IEEE Trans. Microwave Theory and 
Techniques, vol. 57, no. 5, pp. 1044-1053, May 
2009. 
[3] M.-D. Ker and Y.-W. Hsiao, “Impedance-isolation 
technique for ESD protection design in RF 
integrated circuits,” IEICE Trans. Electronics, vol. 
E92-C, no. 3, pp. 341-351, Mar. 2009. 
[4] C.-T. Wang and M.-D. Ker, “Design of power-rail 
ESD clamp circuit with ultra-low standby leakage 
current in nanoscale CMOS technology,” IEEE J. 
Solid-State Circuits, vol. 44, no. 3, pp. 956-964, 
Mar. 2009. 
[5] M.-D. Ker and C.-T. Wang, “Design of 
high-voltage-tolerant ESD protection circuit in 
low-voltage CMOS processes,” IEEE Trans. 
Device and Materials Reliability, vol. 9, no. 1, pp. 
49-58, Mar. 2009. 
[6] C.-C. Yen and M.-D. Ker, “The effect of IEC-like 
fast transients on RC-triggered ESD power 
clamps,” IEEE Trans. Electron Devices, vol. 56, 
no. 6, pp. 1204-1210, Jun. 2009. 
[7] J.-S. Chen and M.-D. Ker, “Impact of gate 
leakage on performances of phase-locked loop 
circuit in nanoscale CMOS technology,” IEEE 
Trans. Electron Devices, vol. 56, no. 8, pp. 
1774-1779, Aug. 2009. 
[8] T.-M. Wang, M.-D. Ker, and H.-T. Liao, “Design 
of mixed-voltage-tolerant crystal oscillator circuit 
in low-voltage CMOS technology,” IEEE Trans. 
