I30
.(dp0
S'inst_12'
p1
(dp2
S'position'
p3
(cnumpy.core.multiarray
scalar
p4
(cnumpy
dtype
p5
(S'f8'
p6
I0
I1
tp7
Rp8
(I3
S'<'
p9
NNNI-1
I-1
I0
tp10
bS'\x00\x00\x00\x00\x00@z\xc0'
p11
tp12
Rp13
g4
(g8
S'\x00\x00\x00\x00\x00\x004@'
p14
tp15
Rp16
tp17
sS'component'
p18
(dp19
S'inputs'
p20
(dp21
sS'device_inputs'
p22
(dp23
sS'outputs'
p24
(dp25
S'out1'
p26
S'bits'
p27
ssS'device_outputs'
p28
(dp29
sS'source_file'
p30
S'built_in'
p31
sS'file'
p32
S'constant.v'
p33
sS'meta_tags'
p34
(lp35
S'sources'
p36
asS'name'
p37
S'constant_value'
p38
sS'parameters'
p39
(dp40
S'bits'
p41
S'16'
p42
sS'value'
p43
S'0'
p44
ssS'documentation'
p45
S'Constant Value\n==============\n\nOutput constant value repeatedly.\n::\n\n    out1 <= constant\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of out1.\n value         integer        Constant value.\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p46
sS'dependencies'
p47
(lp48
ssS'name'
p49
g1
sS'parameters'
p50
(dp51
S'bits'
p52
V16
p53
sS'value'
p54
V1
p55
sssS'inst_11'
p56
(dp57
g3
(g4
(g8
S'\x00\x00\x00\x00\x00@z\xc0'
p58
tp59
Rp60
g4
(g8
S'\x00\x00\x00\x00\x00\x00T@'
p61
tp62
Rp63
tp64
sg18
(dp65
g20
(dp66
sg22
(dp67
sg24
(dp68
S'out1'
p69
S'bits'
p70
ssg28
(dp71
sg30
S'built_in'
p72
sg32
S'constant.v'
p73
sg34
(lp74
S'sources'
p75
asg37
S'constant_value'
p76
sg39
(dp77
S'bits'
p78
S'16'
p79
sS'value'
p80
g44
ssg45
S'Constant Value\n==============\n\nOutput constant value repeatedly.\n::\n\n    out1 <= constant\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of out1.\n value         integer        Constant value.\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p81
sg47
(lp82
ssg49
g56
sg50
(dp83
g52
V16
p84
sg54
V-1
p85
sssS'inst_29'
p86
(dp87
S'position'
p88
(g4
(g8
S'\x00\x00\x00\x00\x00\xc0r@'
p89
tp90
Rp91
g4
(g8
S'\x00\x00\x00\x00\x00@u@'
p92
tp93
Rp94
tp95
sS'component'
p96
(dp97
g20
(dp98
S'in1'
p99
S'bits'
p100
ssg22
(dp101
sg24
(dp102
sg28
(dp103
sg30
S'built_in'
p104
sg32
S'assert.v'
p105
sg34
(lp106
S'sinks'
p107
asg37
S'asserter'
p108
sg39
(dp109
S'bits'
p110
S'16'
p111
ssg45
S'Asserter\n========\n\nRaise an exception if *in1* is 0.\n\n::\n\n    assert(in1)\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of in1.\n ============= ============== ==============================================\n\nInputs\n------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n in1           bits           Input Stream\n ============= ============== ==============================================\n\n'
p112
sg47
(lp113
ssS'name'
p114
g86
sS'parameters'
p115
(dp116
S'bits'
p117
S'16'
p118
sssS'inst_17'
p119
(dp120
g3
(g4
(g8
S'\x00\x00\x00\x00\x00@z\xc0'
p121
tp122
Rp123
g4
(g8
S'\x00\x00\x00\x00\x00\xc0r@'
p124
tp125
Rp126
tp127
sg18
(dp128
g20
(dp129
sg22
(dp130
sg24
(dp131
S'out1'
p132
S'bits'
p133
ssg28
(dp134
sg30
S'built_in'
p135
sg32
S'constant.v'
p136
sg34
(lp137
S'sources'
p138
asg37
S'constant_value'
p139
sg39
(dp140
S'bits'
p141
S'16'
p142
sS'value'
p143
g44
ssg45
S'Constant Value\n==============\n\nOutput constant value repeatedly.\n::\n\n    out1 <= constant\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of out1.\n value         integer        Constant value.\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p144
sg47
(lp145
ssg49
g119
sg50
(dp146
g52
V16
p147
sg54
V0
p148
sssS'inst_16'
p149
(dp150
g3
(g4
(g8
S'\x00\x00\x00\x00\x00@z\xc0'
p151
tp152
Rp153
g4
(g8
S'\x00\x00\x00\x00\x00\x80v@'
p154
tp155
Rp156
tp157
sg18
(dp158
g20
(dp159
sg22
(dp160
sg24
(dp161
S'out1'
p162
S'bits'
p163
ssg28
(dp164
sg30
S'built_in'
p165
sg32
S'constant.v'
p166
sg34
(lp167
S'sources'
p168
asg37
S'constant_value'
p169
sg39
(dp170
S'bits'
p171
S'16'
p172
sS'value'
p173
g44
ssg45
S'Constant Value\n==============\n\nOutput constant value repeatedly.\n::\n\n    out1 <= constant\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of out1.\n value         integer        Constant value.\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p174
sg47
(lp175
ssg49
g149
sg50
(dp176
g52
V16
p177
sg54
V10
p178
sssS'inst_15'
p179
(dp180
g3
(g4
(g8
S'\x00\x00\x00\x00\x00@z\xc0'
p181
tp182
Rp183
g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p184
tp185
Rp186
tp187
sg18
(dp188
g20
(dp189
sg22
(dp190
sg24
(dp191
S'out1'
p192
S'bits'
p193
ssg28
(dp194
sg30
S'built_in'
p195
sg32
S'constant.v'
p196
sg34
(lp197
S'sources'
p198
asg37
S'constant_value'
p199
sg39
(dp200
S'bits'
p201
S'16'
p202
sS'value'
p203
g44
ssg45
S'Constant Value\n==============\n\nOutput constant value repeatedly.\n::\n\n    out1 <= constant\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of out1.\n value         integer        Constant value.\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p204
sg47
(lp205
ssg49
g179
sg50
(dp206
g52
V16
p207
sg54
V0
p208
sssS'inst_14'
p209
(dp210
g3
(g4
(g8
S'\x00\x00\x00\x00\x00@z\xc0'
p211
tp212
Rp213
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p214
tp215
Rp216
tp217
sg18
(dp218
g20
(dp219
sg22
(dp220
sg24
(dp221
S'out1'
p222
S'bits'
p223
ssg28
(dp224
sg30
S'built_in'
p225
sg32
S'constant.v'
p226
sg34
(lp227
S'sources'
p228
asg37
S'constant_value'
p229
sg39
(dp230
S'bits'
p231
S'16'
p232
sS'value'
p233
g44
ssg45
S'Constant Value\n==============\n\nOutput constant value repeatedly.\n::\n\n    out1 <= constant\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of out1.\n value         integer        Constant value.\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p234
sg47
(lp235
ssg49
g209
sg50
(dp236
g52
V16
p237
sg54
V0
p238
sssS'inst_23'
p239
(dp240
g3
(g4
(g8
S'\x00\x00\x00\x00\x00\x00D\xc0'
p241
tp242
Rp243
g4
(g8
S'\x00\x00\x00\x00\x00\x00T\xc0'
p244
tp245
Rp246
tp247
sg18
(dp248
g20
(dp249
S'in1'
p250
S'bits'
p251
ssg22
(dp252
sg24
(dp253
sg28
(dp254
sg30
S'built_in'
p255
sg32
S'assert.v'
p256
sg34
(lp257
S'sinks'
p258
asg37
S'asserter'
p259
sg39
(dp260
S'bits'
p261
S'16'
p262
ssg45
S'Asserter\n========\n\nRaise an exception if *in1* is 0.\n\n::\n\n    assert(in1)\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of in1.\n ============= ============== ==============================================\n\nInputs\n------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n in1           bits           Input Stream\n ============= ============== ==============================================\n\n'
p263
sg47
(lp264
ssg49
g239
sg50
(dp265
S'bits'
p266
S'16'
p267
sssS'inst_19'
p268
(dp269
g3
(g4
(g8
S'\x00\x00\x00\x00\x00\x80a\xc0'
p270
tp271
Rp272
g4
(g8
S'\x00\x00\x00\x00\x00\x00i@'
p273
tp274
Rp275
tp276
sg18
(dp277
g20
(dp278
S'in1'
p279
S'bits'
p280
ssg22
(dp281
sg24
(dp282
sg28
(dp283
sg30
S'built_in'
p284
sg32
S'assert.v'
p285
sg34
(lp286
S'sinks'
p287
asg37
S'asserter'
p288
sg39
(dp289
S'bits'
p290
S'16'
p291
ssg45
S'Asserter\n========\n\nRaise an exception if *in1* is 0.\n\n::\n\n    assert(in1)\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of in1.\n ============= ============== ==============================================\n\nInputs\n------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n in1           bits           Input Stream\n ============= ============== ==============================================\n\n'
p292
sg47
(lp293
ssg49
g268
sg50
(dp294
g266
g267
sssS'inst_21'
p295
(dp296
g3
(g4
(g8
S'\x00\x00\x00\x00\x00\x80a\xc0'
p297
tp298
Rp299
g4
(g8
S'\x00\x00\x00\x00\x00\x00N@'
p300
tp301
Rp302
tp303
sg18
(dp304
g20
(dp305
S'in1'
p306
S'bits'
p307
ssg22
(dp308
sg24
(dp309
sg28
(dp310
sg30
S'built_in'
p311
sg32
S'assert.v'
p312
sg34
(lp313
S'sinks'
p314
asg37
S'asserter'
p315
sg39
(dp316
S'bits'
p317
S'16'
p318
ssg45
S'Asserter\n========\n\nRaise an exception if *in1* is 0.\n\n::\n\n    assert(in1)\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of in1.\n ============= ============== ==============================================\n\nInputs\n------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n in1           bits           Input Stream\n ============= ============== ==============================================\n\n'
p319
sg47
(lp320
ssg49
g295
sg50
(dp321
g266
g267
sssS'inst_26'
p322
(dp323
g88
(g4
(g8
S'\x00\x00\x00\x00\x00\x004@'
p324
tp325
Rp326
g4
(g8
S'\x00\x00\x00\x00\x00\x80v@'
p327
tp328
Rp329
tp330
sg96
(dp331
g20
(dp332
sg22
(dp333
sg24
(dp334
S'out1'
p335
S'bits'
p336
ssg28
(dp337
sg30
S'built_in'
p338
sg32
S'constant.v'
p339
sg34
(lp340
S'sources'
p341
asg37
S'constant_value'
p342
sg39
(dp343
S'bits'
p344
S'16'
p345
sS'value'
p346
g44
ssg45
S'Constant Value\n==============\n\nOutput constant value repeatedly.\n::\n\n    out1 <= constant\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of out1.\n value         integer        Constant value.\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p347
sg47
(lp348
ssg114
g322
sg115
(dp349
S'bits'
p350
V16
p351
sS'value'
p352
V-1
p353
sssS'inst_27'
p354
(dp355
g88
(g4
(g8
S'\x00\x00\x00\x00\x00\x004@'
p356
tp357
Rp358
g4
(g8
S'\x00\x00\x00\x00\x00\xc0r@'
p359
tp360
Rp361
tp362
sg96
(dp363
g20
(dp364
sg22
(dp365
sg24
(dp366
S'out1'
p367
S'bits'
p368
ssg28
(dp369
sg30
S'built_in'
p370
sg32
S'constant.v'
p371
sg34
(lp372
S'sources'
p373
asg37
S'constant_value'
p374
sg39
(dp375
S'bits'
p376
S'16'
p377
sS'value'
p378
g44
ssg45
S'Constant Value\n==============\n\nOutput constant value repeatedly.\n::\n\n    out1 <= constant\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of out1.\n value         integer        Constant value.\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p379
sg47
(lp380
ssg114
g354
sg115
(dp381
g350
V16
p382
sg352
V2
p383
sssS'inst_25'
p384
(dp385
g88
(g4
(g8
S'\x00\x00\x00\x00\x00\x80f@'
p386
tp387
Rp388
g4
(g8
S'\x00\x00\x00\x00\x00\x00t@'
p389
tp390
Rp391
tp392
sg96
(dp393
g20
(dp394
S'in1'
p395
S'bits'
p396
sS'in2'
p397
S'bits'
p398
ssg22
(dp399
sg24
(dp400
S'out1'
p401
S'bits'
p402
ssg28
(dp403
sg30
S'built_in'
p404
sg32
S'lt.v'
p405
sg34
(lp406
S'comparator'
p407
asg37
S'less_than'
p408
sg39
(dp409
S'bits'
p410
S'16'
p411
ssg45
S'Less Than\n=========\n\nProduces a stream of data *out1* by comparing whether *in1* is less than *in2* item by item.\n\n::\n\n    out1 <= in1 <= in2\n\n..\n\n  +--------------------+-------------------------------------+\n  |Language            | Verilog                             |\n  +--------------------+-------------------------------------+\n  |Synthesis           | Yes                                 |\n  +--------------------+-------------------------------------+\n  |License             | MIT                                 |\n  +--------------------+-------------------------------------+\n  |Author              | Jonathan P Dawson                   |\n  +--------------------+-------------------------------------+\n  |Copyright           | Jonathan P Dawson 2013              |\n  +--------------------+-------------------------------------+\n\n..\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of in1, in2 and out1\n ============= ============== ==============================================\n\nInputs\n------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n in1           bit            Input Stream\n in2           bit            Input Stream\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p412
sg47
(lp413
ssg114
g384
sg115
(dp414
S'bits'
p415
S'16'
p416
sssS'inst_18'
p417
(dp418
g3
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p419
tp420
Rp421
g4
(g8
S'\x00\x00\x00\x00\x00@u@'
p422
tp423
Rp424
tp425
sg18
(dp426
g20
(dp427
S'in1'
p428
S'bits'
p429
ssg22
(dp430
sg24
(dp431
sg28
(dp432
sg30
S'built_in'
p433
sg32
S'assert.v'
p434
sg34
(lp435
S'sinks'
p436
asg37
S'asserter'
p437
sg39
(dp438
S'bits'
p439
S'16'
p440
ssg45
S'Asserter\n========\n\nRaise an exception if *in1* is 0.\n\n::\n\n    assert(in1)\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of in1.\n ============= ============== ==============================================\n\nInputs\n------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n in1           bits           Input Stream\n ============= ============== ==============================================\n\n'
p441
sg47
(lp442
ssg49
g417
sg50
(dp443
g266
g267
sssS'inst_3'
p444
(dp445
g3
(g4
(g8
S'\x00\x00\x00\x00\x00@p\xc0'
p446
tp447
Rp448
g4
(g8
S'\x00\x00\x00\x00\x00\x00D@'
p449
tp450
Rp451
tp452
sg18
(dp453
g20
(dp454
S'in1'
p455
S'bits'
p456
sS'in2'
p457
S'bits'
p458
ssg22
(dp459
sg24
(dp460
S'out1'
p461
S'bits'
p462
ssg28
(dp463
sg30
S'built_in'
p464
sg32
S'ne.v'
p465
sg34
(lp466
S'comparator'
p467
asg37
S'not_equal'
p468
sg39
(dp469
S'bits'
p470
S'16'
p471
ssg45
S'Not Equal\n=========\n\nProduces a stream of data *out1* by comparing *in1* and *in2* for inequality item by item.\n\n::\n\n    out1 <= in1 != in2\n\n..\n\n  +--------------------+-------------------------------------+\n  |Language            | Verilog                             |\n  +--------------------+-------------------------------------+\n  |Synthesis           | Yes                                 |\n  +--------------------+-------------------------------------+\n  |License             | MIT                                 |\n  +--------------------+-------------------------------------+\n  |Author              | Jonathan P Dawson                   |\n  +--------------------+-------------------------------------+\n  |Copyright           | Jonathan P Dawson 2013              |\n  +--------------------+-------------------------------------+\n\n..\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of in1, in2 and out1\n ============= ============== ==============================================\n\nInputs\n------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n in1           bit            Input Stream\n in2           bit            Input Stream\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p472
sg47
(lp473
ssg49
g444
sg50
(dp474
S'bits'
p475
S'16'
p476
sssS'inst_1'
p477
(dp478
g3
(g4
(g8
S'\x00\x00\x00\x00\x00@p\xc0'
p479
tp480
Rp481
g4
(g8
S'\x00\x00\x00\x00\x00\x00t@'
p482
tp483
Rp484
tp485
sg18
(dp486
g20
(dp487
S'in1'
p488
S'bits'
p489
sS'in2'
p490
S'bits'
p491
ssg22
(dp492
sg24
(dp493
S'out1'
p494
S'bits'
p495
ssg28
(dp496
sg30
S'built_in'
p497
sg32
S'gt.v'
p498
sg34
(lp499
S'comparator'
p500
asg37
S'greater_than'
p501
sg39
(dp502
S'bits'
p503
S'16'
p504
ssg45
S'Greater Than\n============\n\nProduces a stream of data *out1* by comparing whether *in1* is greater than *in2* item by item.\n\n::\n\n    out1 <= in1 > in2\n\n..\n\n  +--------------------+-------------------------------------+\n  |Language            | Verilog                             |\n  +--------------------+-------------------------------------+\n  |Synthesis           | Yes                                 |\n  +--------------------+-------------------------------------+\n  |License             | MIT                                 |\n  +--------------------+-------------------------------------+\n  |Author              | Jonathan P Dawson                   |\n  +--------------------+-------------------------------------+\n  |Copyright           | Jonathan P Dawson 2013              |\n  +--------------------+-------------------------------------+\n\n..\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of in1, in2 and out1\n ============= ============== ==============================================\n\nInputs\n------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n in1           bit            Input Stream\n in2           bit            Input Stream\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p505
sg47
(lp506
ssg49
g477
sg50
(dp507
S'bits'
p508
S'16'
p509
sssS'inst_0'
p510
(dp511
g3
(g4
(g8
S'\x00\x00\x00\x00\x00@p\xc0'
p512
tp513
Rp514
g4
(g8
S'\x00\x00\x00\x00\x00\x80f@'
p515
tp516
Rp517
tp518
sg18
(dp519
g20
(dp520
S'in1'
p521
S'bits'
p522
sS'in2'
p523
S'bits'
p524
ssg22
(dp525
sg24
(dp526
S'out1'
p527
S'bits'
p528
ssg28
(dp529
sg30
S'built_in'
p530
sg32
S'eq.v'
p531
sg34
(lp532
S'comparator'
p533
asg37
S'equal'
p534
sg39
(dp535
S'bits'
p536
S'16'
p537
ssg45
S'Equal\n=====\n\nProduces a stream of data *out1* by comparing *in1* and *in2* for equality item by item.\n\n::\n\n    out1 <= in1 == in2\n\n..\n\n  +--------------------+-------------------------------------+\n  |Language            | Verilog                             |\n  +--------------------+-------------------------------------+\n  |Synthesis           | Yes                                 |\n  +--------------------+-------------------------------------+\n  |License             | MIT                                 |\n  +--------------------+-------------------------------------+\n  |Author              | Jonathan P Dawson                   |\n  +--------------------+-------------------------------------+\n  |Copyright           | Jonathan P Dawson 2013              |\n  +--------------------+-------------------------------------+\n\n..\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of in1, in2 and out1\n ============= ============== ==============================================\n\nInputs\n------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n in1           bit            Input Stream\n in2           bit            Input Stream\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p538
sg47
(lp539
ssg49
g510
sg50
(dp540
S'bits'
p541
S'16'
p542
sssS'inst_7'
p543
(dp544
g3
(g4
(g8
S'\x00\x00\x00\x00\x00@z\xc0'
p545
tp546
Rp547
g4
(g8
S'\x00\x00\x00\x00\x00\x00d@'
p548
tp549
Rp550
tp551
sg18
(dp552
g20
(dp553
sg22
(dp554
sg24
(dp555
S'out1'
p556
S'bits'
p557
ssg28
(dp558
sg30
S'built_in'
p559
sg32
S'constant.v'
p560
sg34
(lp561
S'sources'
p562
asg37
S'constant_value'
p563
sg39
(dp564
S'bits'
p565
S'16'
p566
sS'value'
p567
g44
ssg45
S'Constant Value\n==============\n\nOutput constant value repeatedly.\n::\n\n    out1 <= constant\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of out1.\n value         integer        Constant value.\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p568
sg47
(lp569
ssg49
g543
sg50
(dp570
g52
V16
p571
sg54
V1
p572
sssS'inst_6'
p573
(dp574
g3
(g4
(g8
S'\x00\x00\x00\x00\x00@z\xc0'
p575
tp576
Rp577
g4
(g8
S'\x00\x00\x00\x00\x00\x80k@'
p578
tp579
Rp580
tp581
sg18
(dp582
g20
(dp583
sg22
(dp584
sg24
(dp585
S'out1'
p586
S'bits'
p587
ssg28
(dp588
sg30
S'built_in'
p589
sg32
S'constant.v'
p590
sg34
(lp591
S'sources'
p592
asg37
S'constant_value'
p593
sg39
(dp594
S'bits'
p595
S'16'
p596
sS'value'
p597
g44
ssg45
S'Constant Value\n==============\n\nOutput constant value repeatedly.\n::\n\n    out1 <= constant\n\n..\n\n +--------------------+-------------------------------------+\n |Language            | Verilog                             |\n +--------------------+-------------------------------------+\n |Synthesis           | Yes                                 |\n +--------------------+-------------------------------------+\n |License             | MIT                                 |\n +--------------------+-------------------------------------+\n |Author              | Jonathan P Dawson                   |\n +--------------------+-------------------------------------+\n |Copyright           | Jonathan P Dawson 2013              |\n +--------------------+-------------------------------------+\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of out1.\n value         integer        Constant value.\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p598
sg47
(lp599
ssg49
g573
sg50
(dp600
g52
V16
p601
sg54
V1
p602
sssS'inst_4'
p603
(dp604
g3
(g4
(g8
S'\x00\x00\x00\x00\x00@p\xc0'
p605
tp606
Rp607
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y\xc0'
p608
tp609
Rp610
tp611
sg18
(dp612
g20
(dp613
S'in1'
p614
S'bits'
p615
sS'in2'
p616
S'bits'
p617
ssg22
(dp618
sg24
(dp619
S'out1'
p620
S'bits'
p621
ssg28
(dp622
sg30
S'built_in'
p623
sg32
S'ge.v'
p624
sg34
(lp625
S'comparator'
p626
asg37
S'greater_than_or_equal'
p627
sg39
(dp628
S'bits'
p629
S'16'
p630
ssg45
S'Greater Than or Equal to\n========================\n\nProduces a stream of data *out1* by comparing whether *in1* is greater than or equal to *in2* item by item.\n\n::\n\n    out1 <= in1 >= in2\n\n..\n\n  +--------------------+-------------------------------------+\n  |Language            | Verilog                             |\n  +--------------------+-------------------------------------+\n  |Synthesis           | Yes                                 |\n  +--------------------+-------------------------------------+\n  |License             | MIT                                 |\n  +--------------------+-------------------------------------+\n  |Author              | Jonathan P Dawson                   |\n  +--------------------+-------------------------------------+\n  |Copyright           | Jonathan P Dawson 2013              |\n  +--------------------+-------------------------------------+\n\n..\n\nParameters\n----------\n\n ============= ============== ==============================================\n Name          Type           Description\n ============= ============== ==============================================\n bits          integer        Data width of in1, in2 and out1\n ============= ============== ==============================================\n\nInputs\n------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n in1           bit            Input Stream\n in2           bit            Input Stream\n ============= ============== ==============================================\n\nOutputs\n-------\n\n ============= ============== ==============================================\n Name          Width          Description\n ============= ============== ==============================================\n out1          bits           Output Stream\n ============= ============== ==============================================\n\n'
p631
sg47
(lp632
ssg49
g603
sg50
(dp633
S'bits'
p634
S'16'
p635
sss.(dp0
S'inst_28'
p1
(dp2
S'out1'
p3
(cnumpy.core.multiarray
scalar
p4
(cnumpy
dtype
p5
(S'f8'
p6
I0
I1
tp7
Rp8
(I3
S'<'
p9
NNNI-1
I-1
I0
tp10
bS'\x00\x00\x00\x00\x00@u@'
p11
tp12
Rp13
g4
(g8
S'\x00\x00\x00\x00\x00\xc0w@'
p14
tp15
Rp16
tp17
ssS'inst_29'
p18
(dp19
S'in1'
p20
(g4
(g8
S'\x00\x00\x00\x00\x00\xc0r@'
p21
tp22
Rp23
g4
(g8
S'\x00\x00\x00\x00\x00\x80v@'
p24
tp25
Rp26
tp27
ssS'inst_22'
p28
(dp29
S'in1'
p30
(g4
(g8
S'\x00\x00\x00\x00\x00@p@'
p31
tp32
Rp33
g4
(g8
S'\x00\x00\x00\x00\x00\x80k\xc0'
p34
tp35
Rp36
tp37
ssS'inst_23'
p38
(dp39
S'in1'
p40
(g4
(g8
S'\x00\x00\x00\x00\x00\x00D\xc0'
p41
tp42
Rp43
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p44
tp45
Rp46
tp47
ssS'inst_20'
p48
(dp49
S'in1'
p50
(g4
(g8
S'\x00\x00\x00\x00\x00\x00i@'
p51
tp52
Rp53
g4
(g8
S'\x00\x00\x00\x00\x00\x00D@'
p54
tp55
Rp56
tp57
ssS'inst_21'
p58
(dp59
S'in1'
p60
(g4
(g8
S'\x00\x00\x00\x00\x00\x80a\xc0'
p61
tp62
Rp63
g4
(g8
S'\x00\x00\x00\x00\x00\x00T@'
p64
tp65
Rp66
tp67
ssS'inst_26'
p68
(dp69
S'out1'
p70
(g4
(g8
S'\x00\x00\x00\x00\x00\x00d@'
p71
tp72
Rp73
g4
(g8
S'\x00\x00\x00\x00\x00\xc0w@'
p74
tp75
Rp76
tp77
ssS'inst_27'
p78
(dp79
S'out1'
p80
(g4
(g8
S'\x00\x00\x00\x00\x00\x00d@'
p81
tp82
Rp83
g4
(g8
S'\x00\x00\x00\x00\x00\x00t@'
p84
tp85
Rp86
tp87
ssS'inst_24'
p88
(dp89
sS'inst_25'
p90
(dp91
S'out1'
p92
(g4
(g8
S'\x00\x00\x00\x00\x00\x80q@'
p93
tp94
Rp95
g4
(g8
S'\x00\x00\x00\x00\x00\x80v@'
p96
tp97
Rp98
tp99
sS'in1'
p100
(g4
(g8
S'\x00\x00\x00\x00\x00\x80f@'
p101
tp102
Rp103
g4
(g8
S'\x00\x00\x00\x00\x00\x80v@'
p104
tp105
Rp106
tp107
sS'in2'
p108
(g103
g4
(g8
S'\x00\x00\x00\x00\x00@u@'
p109
tp110
Rp111
tp112
ssS'inst_13'
p113
(dp114
S'out1'
p115
(g4
(g8
S'\x00\x00\x00\x00\x00\x80q\xc0'
p116
tp117
Rp118
g4
(g8
S'\x00\x00\x00\x00\x00\x80k\xc0'
p119
tp120
Rp121
tp122
ssS'inst_12'
p123
(dp124
S'out1'
p125
(g4
(g8
S'\x00\x00\x00\x00\x00\x80q\xc0'
p126
tp127
Rp128
g4
(g8
S'\x00\x00\x00\x00\x00\x00D@'
p129
tp130
Rp131
tp132
ssS'inst_11'
p133
(dp134
S'out1'
p135
(g4
(g8
S'\x00\x00\x00\x00\x00\x80q\xc0'
p136
tp137
Rp138
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y@'
p139
tp140
Rp141
tp142
ssS'inst_10'
p143
(dp144
S'out1'
p145
(g4
(g8
S'\x00\x00\x00\x00\x00\x80q\xc0'
p146
tp147
Rp148
g4
(g8
S'\x00\x00\x00\x00\x00\xc0r\xc0'
p149
tp150
Rp151
tp152
ssS'inst_17'
p153
(dp154
S'out1'
p155
(g4
(g8
S'\x00\x00\x00\x00\x00\x80q\xc0'
p156
tp157
Rp158
g4
(g8
S'\x00\x00\x00\x00\x00\x00t@'
p159
tp160
Rp161
tp162
ssS'inst_16'
p163
(dp164
S'out1'
p165
(g4
(g8
S'\x00\x00\x00\x00\x00\x80q\xc0'
p166
tp167
Rp168
g4
(g8
S'\x00\x00\x00\x00\x00\xc0w@'
p169
tp170
Rp171
tp172
ssS'inst_15'
p173
(dp174
S'out1'
p175
(g4
(g8
S'\x00\x00\x00\x00\x00\x80q\xc0'
p176
tp177
Rp178
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y\xc0'
p179
tp180
Rp181
tp182
ssS'inst_14'
p183
(dp184
S'out1'
p185
(g4
(g8
S'\x00\x00\x00\x00\x00\x80q\xc0'
p186
tp187
Rp188
g4
(g8
S'\x00\x00\x00\x00\x00\x00D\xc0'
p189
tp190
Rp191
tp192
ssS'inst_19'
p193
(dp194
S'in1'
p195
(g4
(g8
S'\x00\x00\x00\x00\x00\x80a\xc0'
p196
tp197
Rp198
g4
(g8
S'\x00\x00\x00\x00\x00\x80k@'
p199
tp200
Rp201
tp202
ssS'inst_18'
p203
(dp204
S'in1'
p205
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p206
tp207
Rp208
g4
(g8
S'\x00\x00\x00\x00\x00\x80v@'
p209
tp210
Rp211
tp212
ssS'inst_9'
p213
(dp214
S'out1'
p215
(g4
(g8
S'\x00\x00\x00\x00\x00\x80q\xc0'
p216
tp217
Rp218
g4
(g8
S'\x00\x00\x00\x00\x00\x004@'
p219
tp220
Rp221
tp222
ssS'inst_8'
p223
(dp224
S'out1'
p225
(g4
(g8
S'\x00\x00\x00\x00\x00\x80q\xc0'
p226
tp227
Rp228
g4
(g8
S'\x00\x00\x00\x00\x00\x00Y@'
p229
tp230
Rp231
tp232
ssS'inst_3'
p233
(dp234
S'out1'
p235
(g4
(g8
S'\x00\x00\x00\x00\x00\x00d\xc0'
p236
tp237
Rp238
g4
(g8
S'\x00\x00\x00\x00\x00\x00T@'
p239
tp240
Rp241
tp242
sS'in1'
p243
(g4
(g8
S'\x00\x00\x00\x00\x00@p\xc0'
p244
tp245
Rp246
g4
(g8
S'\x00\x00\x00\x00\x00\x00T@'
p247
tp248
Rp249
tp250
sS'in2'
p251
(g246
g4
(g8
S'\x00\x00\x00\x00\x00\x00N@'
p252
tp253
Rp254
tp255
ssS'inst_2'
p256
(dp257
S'out1'
p258
(g4
(g8
S'\x00\x00\x00\x00\x00\x00^\xc0'
p259
tp260
Rp261
g4
(g8
S'\x00\x00\x00\x00\x00\x00T@'
p262
tp263
Rp264
tp265
sS'in1'
p266
(g4
(g8
S'\x00\x00\x00\x00\x00\x80k\xc0'
p267
tp268
Rp269
g4
(g8
S'\x00\x00\x00\x00\x00\x00T@'
p270
tp271
Rp272
tp273
sS'in2'
p274
(g269
g4
(g8
S'\x00\x00\x00\x00\x00\x00N@'
p275
tp276
Rp277
tp278
ssS'inst_1'
p279
(dp280
S'out1'
p281
(g4
(g8
S'\x00\x00\x00\x00\x00\x80a\xc0'
p282
tp283
Rp284
g4
(g8
S'\x00\x00\x00\x00\x00\x80v@'
p285
tp286
Rp287
tp288
sS'in1'
p289
(g4
(g8
S'\x00\x00\x00\x00\x00@p\xc0'
p290
tp291
Rp292
g4
(g8
S'\x00\x00\x00\x00\x00\x80v@'
p293
tp294
Rp295
tp296
sS'in2'
p297
(g292
g4
(g8
S'\x00\x00\x00\x00\x00@u@'
p298
tp299
Rp300
tp301
ssS'inst_0'
p302
(dp303
S'out1'
p304
(g4
(g8
S'\x00\x00\x00\x00\x00\x00d\xc0'
p305
tp306
Rp307
g4
(g8
S'\x00\x00\x00\x00\x00\x80k@'
p308
tp309
Rp310
tp311
sS'in1'
p312
(g4
(g8
S'\x00\x00\x00\x00\x00@p\xc0'
p313
tp314
Rp315
g4
(g8
S'\x00\x00\x00\x00\x00\x80k@'
p316
tp317
Rp318
tp319
sS'in2'
p320
(g315
g4
(g8
S'\x00\x00\x00\x00\x00\x00i@'
p321
tp322
Rp323
tp324
ssS'inst_7'
p325
(dp326
S'out1'
p327
(g4
(g8
S'\x00\x00\x00\x00\x00\x80q\xc0'
p328
tp329
Rp330
g4
(g8
S'\x00\x00\x00\x00\x00\x80f@'
p331
tp332
Rp333
tp334
ssS'inst_6'
p335
(dp336
S'out1'
p337
(g4
(g8
S'\x00\x00\x00\x00\x00\x80q\xc0'
p338
tp339
Rp340
g4
(g8
S'\x00\x00\x00\x00\x00\x00n@'
p341
tp342
Rp343
tp344
ssS'inst_5'
p345
(dp346
S'out1'
p347
(g4
(g8
S'\x00\x00\x00\x00\x00\x00D\xc0'
p348
tp349
Rp350
g4
(g8
S'\x00\x00\x00\x00\x00\x00n\xc0'
p351
tp352
Rp353
tp354
sS'in1'
p355
(g4
(g8
S'\x00\x00\x00\x00\x00\x80k\xc0'
p356
tp357
Rp358
g4
(g8
S'\x00\x00\x00\x00\x00\x00n\xc0'
p359
tp360
Rp361
tp362
sS'in2'
p363
(g358
g4
(g8
S'\x00\x00\x00\x00\x00@p\xc0'
p364
tp365
Rp366
tp367
ssS'inst_4'
p368
(dp369
S'out1'
p370
(g4
(g8
S'\x00\x00\x00\x00\x00\x00I\xc0'
p371
tp372
Rp373
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p374
tp375
Rp376
tp377
sS'in1'
p378
(g4
(g8
S'\x00\x00\x00\x00\x00@p\xc0'
p379
tp380
Rp381
g4
(g8
S'\x00\x00\x00\x00\x00\x00N\xc0'
p382
tp383
Rp384
tp385
sS'in2'
p386
(g381
g4
(g8
S'\x00\x00\x00\x00\x00\x00T\xc0'
p387
tp388
Rp389
tp390
ss.(lp0
(S'inst_6'
p1
S'out1'
p2
S'inst_0'
p3
S'in1'
p4
tp5
a(S'inst_7'
p6
S'out1'
p7
g3
S'in2'
p8
tp9
a(S'inst_12'
p10
S'out1'
p11
S'inst_3'
p12
S'in2'
p13
tp14
a(S'inst_11'
p15
S'out1'
p16
g12
S'in1'
p17
tp18
a(S'inst_14'
p19
S'out1'
p20
S'inst_4'
p21
S'in1'
p22
tp23
a(S'inst_15'
p24
S'out1'
p25
g21
S'in2'
p26
tp27
a(S'inst_17'
p28
g7
S'inst_1'
p29
S'in2'
p30
tp31
a(S'inst_16'
p32
g7
g29
S'in1'
p33
tp34
a(g29
S'out1'
p35
S'inst_18'
p36
S'in1'
p37
tp38
a(g3
S'out1'
p39
S'inst_19'
p40
g37
tp41
a(g12
S'out1'
p42
S'inst_21'
p43
g37
tp44
a(g21
S'out1'
p45
S'inst_23'
p46
g37
tp47
a(S'inst_27'
p48
S'out1'
p49
S'inst_25'
p50
S'in2'
p51
tp52
a(S'inst_26'
p53
g49
g50
S'in1'
p54
tp55
a(g50
S'out1'
p56
S'inst_29'
p57
S'in1'
p58
tp59
a.S''
p0
.