#Wed May 09 21:43:52 CEST 2012
com.xilinx.sdk.linkgen.prefs.calibrator\:.bss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:.sdata2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:Stack-size=1024
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:.text=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:Heap-size=1024
com.xilinx.sdk.linkgen.prefs.hello_world_0\:Stack-size=1024
com.xilinx.sdk.linkgen.prefs.vitijumps\:.bss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.hello_world_0\:.sdata2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:Stack=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:.rodata=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.hello_world_0\:.sbss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:Heap=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.hello_world_0\:.rodata=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:Heap=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:.bss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.calibrator\:Heap-size=8192
com.xilinx.sdk.linkgen.prefs.calibrator\:.sbss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:Heap-size=2048
com.xilinx.sdk.linkgen.prefs.hello_world_0\:.text=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:.data=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.calibrator\:Stack-size=8192
com.xilinx.sdk.linkgen.prefs.linpack\:.data=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:.sdata2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.calibrator\:.text=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.hello_world_0\:.bss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:.sbss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:Stack-size=2048
com.xilinx.sdk.linkgen.prefs.linpack\:.sbss2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:.rodata=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:Stack=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:.data=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:.sdata2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:Stack=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:.text=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.calibrator\:.sdata2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:Heap-size=1024
com.xilinx.sdk.linkgen.prefs.calibrator\:Heap=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:.sbss2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:.sbss2=Micron_RAM_MEM0_BASEADDR
eclipse.preferences.version=1
com.xilinx.sdk.linkgen.prefs.whetstone\:.rodata=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:Heap=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:.sdata=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:.sbss2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:Stack=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.calibrator\:.rodata=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:.bss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.hello_world_0\:.sbss2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.calibrator\:.sbss2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:.bss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.hello_world_0\:Heap-size=1024
com.xilinx.sdk.linkgen.prefs.hello_world_0\:.data=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:.sbss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:.sdata=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:Heap=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:.sbss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:.sdata2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:Stack-size=1024
com.xilinx.sdk.linkgen.prefs.vitijumps\:.sdata=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.calibrator\:.data=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:.sdata=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:Stack-size=1024
com.xilinx.sdk.linkgen.prefs.vitijumps\:.text=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.hello_world_0\:.sdata=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.hello_world_0\:Stack=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:.text=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.hello_world_0\:Heap=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.linpack\:.rodata=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.dhrystone_2.1\:.sbss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.calibrator\:.sdata=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.calibrator\:Stack=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.whetstone\:Heap-size=1024
com.xilinx.sdk.linkgen.prefs.whetstone\:.data=Micron_RAM_MEM0_BASEADDR
