<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN"
        "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">
<html>
<head>
<title>Vektorové procesory aneb dal¹í pokus o zvý¹ení výpoèetního výkonu poèítaèù</title>
<meta name="Author" content="Pavel Tisnovsky" />
<meta name="Generator" content="vim" />
<meta http-equiv="content-type" content="text/html; charset=iso-8859-2" />
<style type="text/css">
         body {color:#000000; background:#ffffff;}
         h1  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#c00000; text-align:center; padding-left:1em}
         h2  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#0000c0; padding-left:1em; text-align:left}
         h3  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#c0c0c0; padding-left:1em; text-align:left}
         h4  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#e0e0e0; padding-left:1em; text-align:left}
         a   {font-family: arial, helvetica, sans-serif;}
         li  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ol  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ul  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         p   {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify;}
         pre {background:#e0e0e0}
</style>
</head>

<body>

<h1>Vektorové procesory aneb dal¹í pokus o zvý¹ení výpoèetního výkonu poèítaèù</h1>

<h3>Pavel Ti¹novský</h3>

<p></p>

<h1>Úvodník</h1>

<p>V pøedchozí èásti seriálu o architekturách poèítaèù jsme si øekli základní informace o procesorech VLIW, u nich¾ se zvý¹ení výpoèetního výkonu provádìlo díky instrukèním slovùm obsahujícím vìt¹í mno¾ství operací. Opaèná technologie je pou¾ita u vektorových procesorù, u nich¾ je ka¾dá instrukce provádìna nikoli se skalárními hodnotami, ale s vektorem hodnot. Právì tìmito procesory se budeme zabývat dnes.</p>



<h2>Obsah</h2>

<p><a href="#k01">1. Vektorové procesory aneb dal¹í pokus o zvý¹ení výpoèetního výkonu poèítaèù</a></p>
<p><a href="#k02">2. Flynnova klasifikace sekvenèních a paralelních systémù</a></p>
<p><a href="#k03">3. Kategorie SISD: základní zpùsob implementace skalárních procesorù CISC i RISC</a></p>
<p><a href="#k04">4. Kategorie SIMD: vektorové procesory</a></p>
<p><a href="#k05">5. Kategorie MISD: prozatím pøíli¹ nevyu¾ívaná technologie a MIMD: pravdìpodobný smìr dal¹ího vývoje výkonných poèítaèù</a></p>
<p><a href="#k06">6. Vektorové operace jako dal¹í zpùsob dosa¾ení paralelismu v&nbsp;procesorech</a></p>
<p><a href="#k07">7. Vyu¾ití vektorových operací v&nbsp;minulosti</a></p>
<p><a href="#k08">8. Vektorové instrukce v&nbsp;soudobých typech mikroprocesorù</a></p>
<p><a href="#k09">9. Odkazy na Internetu</a></p>



<p><a name="k01"></a></p>
<h2>1. Vektorové procesory aneb dal¹í pokus o zvý¹ení výpoèetního výkonu poèítaèù</h2>

<p><i>"...sequential computers are approaching a fundamental physical limit on
their potential power. Such a limit is the speed of light..."</i></p>

<p>V&nbsp;pøedchozích èástech seriálu o architekturách poèítaèù jsme se
zabývali popisem rùzných technologií vyu¾ívaných pro zvý¹ení výpoèetního výkonu
mikroprocesorù. Pøipomeòme si, ¾e z&nbsp;hlediska dosahovaného výpoèetního
výkonu le¾í na samém &bdquo;výkonnostním dnì&ldquo; klasické mikroprocesory
s&nbsp;architekturou <i>CISC</i>, které vykonávají v¹echny instrukce postupnì a
dokonèení jedné instrukce mù¾e v&nbsp;závislosti na jejich slo¾itosti trvat i
nìkolik desítek strojových taktù. Pøedností tìchto procesorù mù¾e být pomìrnì
velká informaèní hustota instrukèní sady (napøíklad i díky tomu, ¾e operandy
nìkterých instrukcí jsou zadány implicitnì), co¾ mj.&nbsp;znamená, ¾e se
procesory tohoto typu po pomìrnì dlouhou dobu obe¹ly bez nutnosti vyu¾ití
drahých vyrovnávacích pamìtí první a druhé úrovnì (<i>L1 cache</i>, <i>L2
cache</i>). Klasické procesory s&nbsp;architekturou <i>CISC</i> byly zalo¾eny
na mikroprogramovém øadièi vybaveném pamìtí mikroinstrukcí a teprve pozdìji
zaèaly být tyto procesory doplòovány technologiemi získanými z&nbsp;jiných
architektur &ndash; instrukèní pipeline, prediktorem skokù, vektorovými
instrukcemi atd.</p>

<img src="http://i.iinfo.cz/images/311/pc158-1.png" width="450" height="310" alt="&#160;" />
<p><i>Obrázek 1: Ukázka èasování instrukce ADC (Add with carry) osmibitového
mikroprocesoru MOS 6502 s&nbsp;architekturou CISC. V&nbsp;závislosti na
zvoleném adresním re¾imu se li¹í poèty strojových cyklù od dvou do ¹esti. Li¹í
se samozøejmì i poèet bajtù nutných pro zakódování instrukce, proto¾e nìkteré
adresní re¾imy vy¾adují zápis absolutní 16bitové adresy a jiné re¾imy pou¾ívají
jen 8bitový offset, popø.&nbsp;osmibitovou adresu v&nbsp;rámci takzvané nulté
stránky (zero page).</i></p>

<p>Výpoèetní výkon mikroprocesorù se podaøilo pomìrnì výrazným zpùsobem zvý¹it
u architektury <i>RISC</i> s&nbsp;instrukèní pipeline. Provedení jedné
instrukce sice stále trvalo vìt¹í poèet strojových cyklù, ov¹em díky
rozfázování operací v&nbsp;instrukèní pipeline bylo umo¾nìno pøekrývání vìt¹ího
mno¾ství instrukcí, a to bez nutnosti zavádìní skuteèné paralelizace (která
vede k&nbsp;velkému nárùstu slo¾itosti a tím i ceny èipu). Spolu se zavedením
mikroprocesorù <i>RISC</i> se skuteènì stalo, ¾e reálný i ¹pièkový výpoèetní
výkon procesorù vzrostl, ale relativnì brzy bylo nutné k&nbsp;tìmto èipùm
pøidat vyrovnávací pamìti (<i>cache</i>), jeliko¾ rychlost procesorù rostla
mnohem rychleji, ne¾ vybavovací doba pamìtí. Tento rozpor mezi rychlostmi obou
nejdùle¾itìj¹ích souèástí moderních poèítaèù ostatnì trvá dodnes. Pro dal¹í
zvý¹ení výpoèetního výkonu v¹ak bylo nutné pou¾ít dal¹í technologie, napøíklad
minule zmínìnou instrukèní sadu <i>VLIW</i>, která v¹ak &ndash; opìt &ndash;
mìla velké nároky na rychlost pamìtí. Podobnì jako u procesorù <i>RISC</i>, i u
<i>VLIW</i> bylo pro zmírnìní po¾adavkù na rychlost pamìtí mo¾né pou¾ít
Harvardskou architekturu, tj.&nbsp;oddìleni pamìti programu od pamìti dat
(programová pamì» navíc mohla mít vìt¹í ¹íøku datové sbìrnice odpovídající
¹íøce instrukèních slov).</p>

<a href="http://i.iinfo.cz/images/311/pc158-2.png"><img src="http://i.iinfo.cz/images/311/pc158-2-prev.png" width="215" height="270" alt="&#160;" /></a>
<p><i>Obrázek 2: Ukázka èasování nìkterých instrukcí ¹estnáctibitového
mikroprocesoru Intel 8086 s&nbsp;architekturou CISC. I pøesto, ¾e se jedná o
procesor o generaci star¹í, ne¾ MOS 6502, mají oba zmínìné typy èipù pomìrnì
velké mno¾ství spoleèných vlastností.</i></p>



<p><a name="k02"></a></p>
<h2>2. Flynnova klasifikace sekvenèních a paralelních systémù</h2>

<p>Pøed popisem vektorových procesorù je vhodné se zmínit o takzvané
<i>Flynnovì klasifikaci sekvenèních a paralelních systémù</i>. Jedná se o
zpùsob rozdìlení systémù (nìkdy se jedná o procesory, jindy o celé poèítaèe èi
výpoèetní uzly) v&nbsp;závislosti na tom, zda je tok instrukcí provádìn
sekvenènì èi paralelnì a takté¾ na tom, zda je tok dat provádìn sekvenènì èi
paralelnì. Jinými slovy je Flynnova klasifikace zalo¾ena na rozboru
instrukèního a datového paralelismu zkoumaného procesoru/poèítaèe/výpoèetního
uzlu/cloudu. Sekvenèní tok instrukcí se znaèí zkratkou <strong>SI</strong>
(<i>Single Instruction Stream</i>), paralelní tok instrukcí zkratkou
<strong>MI</strong> (<i>Multiple Instructions Stream</i>). Pøi rozdìlení tokù
dat se pou¾ívá zkratka <strong>SD</strong> (<i>Single Data Stream</i>) pro
sekvenèní tok dat a zkratka <strong>MD</strong> (<i>Multiple Data Stream</i>)
pro paralelní tok dat. Flynnova klasifikace je sice ji¾ pomìrnì stará (byla
prezentována v&nbsp;roce 1966) a hrubá, ov¹em stále se s&nbsp;ní mù¾eme setkat;
pøedev¹ím s&nbsp;jednou variantou <strong>SISD</strong>, co¾ jsou právì &ndash;
kdy¾ ponìkud pøedbìhneme &ndash; vektorové procesory.</p>

<a href="http://i.iinfo.cz/images/311/pc158-3.png"><img src="http://i.iinfo.cz/images/311/pc158-3-prev.png" width="370" height="262" alt="&#160;" /></a>
<p><i>Obrázek 3: Typický formát instrukcí procesorù s&nbsp;architekturou CISC
spadajících do kategorie <strong>SISD</strong>. U vìt¹iny procesorù
v&nbsp;kategorii CISC+SISD jsou pou¾ity instrukce s&nbsp;mnoha adresními
re¾imy, instrukèní slova promìnné délky a s&nbsp;promìnným poètem strojových
cyklù nutných pro vykonání operace zakódované v&nbsp;instrukci.</i></p>

<p>Ve více ne¾ padesátileté historii vývoje výpoèetní techniky se ji¾ objevily
v¹echny ètyøi mo¾né kombinace instrukèního a datového paralelismu:</p>

<table>
<tr><th>Zkratka klasifikace</th><th>Anglický význam zkratky</th><th>Vyu¾ití systémù s&nbsp;danou klasifikací</th></tr>
<tr><td>SISD</td><td>Single Instruction Stream, Single Data</td><td>klasická architektura pro procesory CISC a RISC</td></tr>
<tr><td>SIMD</td><td>Single Instruction Stream, Multiple Data</td><td>vektorové procesory, GPU, procesory s&nbsp;instrukèní sadou SSE/MMX...</td></tr>
<tr><td>MISD</td><td>Multiple Instructions Stream, Single Data Stream</td><td>pomìrnì speciální pøípady, øídicí poèítaèe raketoplánù (Space Shuttle)</td></tr>
<tr><td>MIMD</td><td>Multiple Instructions Stream, Multiple Data Stream</td><td>Connection Machine, transputery, symetrické multiprocesory</td></tr>
</table>

<a href="http://i.iinfo.cz/images/311/pc158-4.png"><img src="http://i.iinfo.cz/images/311/pc158-4-prev.png" width="370" height="262" alt="&#160;" /></a>
<p><i>Obrázek 4: U procesorù s&nbsp;instrukèní sadou VLIW mù¾e být
v&nbsp;jediném instrukèním slovì (svìtle ¾lutý obdélník) ulo¾eno vìt¹í mno¾ství
operací. Na tomto obrázku je zobrazeno instrukèní slovo hypotetického
mikroprocesoru obsahujícího jeden modul pro komunikaci s&nbsp;pamìtí, jednu
ALU, matematický koprocesor a jednotku po provádìní skokù. Spojování více
operací do jednoho instrukèního slova je náplní práce pøekladaèe, pøesnìji
øeèeno jeho back endu.</i></p>



<p><a name="k03"></a></p>
<h2>3. Kategorie SISD: základní zpùsob implementace skalárních procesorù CISC i RISC</h2>

<p>Z&nbsp;hlediska Flynnovy klasifikace patøí mezi nejjednodu¹¹í systémy
procesory a poèítaèe le¾ící v&nbsp;kategorii <i>SISD</i>, která vlastnì
odpovídá <i>von Neumannovì</i> architektuøe poèítaèe. Do této kategorie spadají
pøedev¹ím klasické mikroprocesory s&nbsp;architekturou <i>CISC</i>, ale i
procesory <i>RISC</i>. Dùvod, proè jsou oba tyto typy procesorù zaøazeny do
kategorie <strong>SISD</strong>, je jednoduchý &ndash; tyto èipy naèítají
instrukce z&nbsp;operaèní pamìti sekvenènì a sekvenènì jsou takté¾ vykonávány,
samozøejmì s&nbsp;urèitou výjimkou pøedstavovanou instrukèní pipeline.
Nezávisle na konkrétním typu architektury procesoru jsou èipy patøící do
kategorie <strong>SISD</strong> nejjednodu¹¹í jak z&nbsp;hlediska technické
implementace a poètu tranzistorù, tak i nároky kladenými na pøekladaè a
v&nbsp;neposlední øadì i na programátory (kteøí stále hledají vhodné prostøedky
pro vyjádøení algoritmù urèených pro paralelní systémy). Z&nbsp;tohoto hlediska
se mù¾eme se systémy <strong>SISD</strong> stále v&nbsp;praxi setkávat a
v&nbsp;mnoha oborech vlastnì ani není dùvod k&nbsp;pøechodu k&nbsp;systémùm
slo¾itìj¹ím a dra¾¹ím.</p>

<a href="http://i.iinfo.cz/images/311/pc158-5.png"><img src="http://i.iinfo.cz/images/311/pc158-5-prev.png" width="259" height="270" alt="&#160;" /></a>
<p><i>Obrázek 5: Schéma systému patøícího do kategorie SISD.</i></p>

<p>V¹echny CISCové mikroprocesory firmy Intel øady <i>80x86</i>, od je¹tì
z&nbsp;poloviny osmibitového èipu <i>Intel 8088</i> a¾ po model <i>Intel
80486</i> (vèetnì) byly zalo¾eny na skalární architektuøe <i>SISD</i>, stejnì
jako velké mno¾ství mikroøadièù èi digitálních signálových procesorù (<i>DSP
&ndash; Digital Signal Processor</i>). Nevýhodou systémù <strong>SISD</strong>
ov¹em je, ¾e rychlost naèítání a tím i zpracování instrukcí je shora omezena a
¾e ani s&nbsp;vyu¾itím velmi dlouhé instrukèní pipeline se nedá &ndash; vcelku
logicky &ndash; pøekonat limit jedné zpracované instrukce za jeden takt. Pøíli¹
velké mno¾ství øezù (<i>slices</i>) pipeline má naopak i své zápory, pøedev¹ím
pøi zpracování skokù, návratù z&nbsp;podprogramù èi odezvy na pøeru¹ení &ndash;
ve v¹ech tìchto pøípadech je nutné vyøe¹it problém, co se má udìlat
s&nbsp;instrukcemi, které se nachází v&nbsp;rozpracovaném stavu v&nbsp;pipeline
(mohou se buï zahodit nebo naopak dokonèit, podle toho, jakým zpùsobem byl
lineární bìh programu pøeru¹en).</p>

<img src="http://i.iinfo.cz/images/311/pc158-6.png" width="384" height="145" alt="&#160;" />
<p><i>Obrázek 6: Sekvenèní zpracování instrukcí, které jsou provádìny
v&nbsp;nìkolika fázích.</i></p>



<p><a name="k04"></a></p>
<h2>4. Kategorie SIMD: vektorové procesory</h2>

<p>V&nbsp;souèasnosti se tì¹í znaèné popularitì procesory patøící do kategorie
<strong>SIMD</strong>, její¾ koøeny ov¹em sahají hluboko do minulosti,
konkrétnì do ¹edesátých a sedmdesátých let minulého století (tato oblast
výpoèetní techniky je spojena se <i>Symourem Crayem</i> a jeho superpoèítaèi).
Do této kategorie patøí ty architektury procesorù, u kterých se pomocí jedné
instrukce mù¾e zpracovat vìt¹í mno¾ství dat. Napøíklad u roz¹íøené instrukèní
sady <strong>MMX</strong> je mo¾né pomocí jediné instrukce provést souèet dvou
vektorù èíselných hodnot. Mù¾e se jednat o osm osmibitových hodnot ulo¾ených
v&nbsp;jednom vektoru, ètyøi ¹estnáctibitové hodnoty v&nbsp;jednom vektoru atd.
Této vlastnosti se dá v&nbsp;mnoha pøípadech vyu¾ít pro urychlení bìhu
programù, proto¾e nìkteré algoritmy (ve skuteènosti je tìchto algoritmù mo¾ná
a¾ udivující poèet) provádí velké mno¾ství stejných operací s&nbsp;rozsáhlým
objemem dat &ndash; napøíklad se mù¾e jednat o aplikaci konvoluèního filtru na
rastrový obrázek, zpracování zvukového signálu, vynásobení matice vektorem,
vynásobení dvou matic atd.</p>

<a href="http://i.iinfo.cz/images/311/pc158-7.png"><img src="http://i.iinfo.cz/images/311/pc158-7-prev.png" width="205" height="270" alt="&#160;" /></a>
<p><i>Obrázek 7: Schéma systému patøícího do kategorie SIMD.</i></p>

<p>Mezi pøednosti èipù nále¾ejících do kategorie <strong>SIMD</strong> patøí
jak relativnì kompaktní instrukèní sada, tak i paralelní a tím pádem i rychlý
bìh mnoha algoritmù, ov¹em za cenu vìt¹ích nárokù kladených na programátora,
popø.&nbsp;na pøekladaè. Stále jen velmi malé mno¾ství programovacích jazykù
toti¾ umo¾òuje explicitnì vyjádøit vektorové èi maticové operace (napøíklad u
pøekladaèe Fortranu urèeného pro superpoèítaèe <i>Cray</i> bylo v&nbsp;manuálu
explicitnì øeèeno, které jazykové konstrukce se budou skuteènì provádìt ve
vektorové &ndash; <strong>SISD</strong> &ndash; jednotce). Z&nbsp;tohoto dùvodu
také není mo¾né vìt¹inu <strong>SIMD</strong> konstrukcí zapsat
v&nbsp;konvenèním vy¹¹ím programovacím jazyce: musí se pou¾ít buï hotová makra,
ruènì optimalizované knihovní funkce nebo specializované programovací jazyky.
Urèitou, ale nezanedbatelnou výjimku pøedstavují <strong>GPU</strong> na
grafických akcelerátorech, které explicitnì pracují s&nbsp;2D a 3D vektory,
pøièem¾ programátor mù¾e pøedem zjistit, které operace budou skuteènì provedeny
paralelnì.</p>

<a href="http://i.iinfo.cz/images/311/pc158-8.jpg"><img src="http://i.iinfo.cz/images/311/pc158-8-prev.jpg" width="370" height="155" alt="&#160;" /></a>
<p><i>Obrázek 8: Typy vektorù, s&nbsp;nimi¾ pracují instrukce MMX.</i></p>



<p><a name="k05"></a></p>
<h2>5. Kategorie MISD: prozatím pøíli¹ nevyu¾ívaná technologie a MIMD: pravdìpodobný smìr dal¹ího vývoje výkonných poèítaèù</h2>

<p>Procesory spadající do kategorie <strong>MISD</strong> umo¾òují na jednu
sadu dat pøeètených z&nbsp;pracovního registru nebo z&nbsp;operaèní pamìti
aplikovat vìt¹í mno¾ství operací zapsaných ve více instrukcích za sebou. Jedná
se tedy o zobecnìnou instrukèní pipeline (ta ov¹em ve skuteènosti pracuje na
úrovni instrukèních øezù, tedy na ni¾¹í úrovni, ne¾ je tomu u procesorù
z&nbsp;kategorie <strong>MISD</strong>). Existují pøípady, kdy je vhodné tuto
architekturu pou¾ít (napøíklad se jedná o nìkteré aplikace pro zpracovávání
datových proudù atd.), je jich v¹ak ménì, ne¾ u <strong>SIMD</strong>.
Z&nbsp;tohoto dùvodu není <strong>MISD</strong> u bì¾ných (nespecializovaných)
mikroprocesorù pøíli¹ roz¹íøena, i kdy¾ nìkteré typy zásobníkových procesorù je
mo¾né pova¾ovat za flexibilnìji navr¾enou architekturu <strong>MISD</strong>.
Mezi známé systémy z&nbsp;této kategorie patøí øídicí poèítaèe pou¾ívané pro
øízení raketoplánù v&nbsp;rámci nedávno ukonèeného projektu <i>Space
Shuttle</i>.</p>

<a href="http://i.iinfo.cz/images/311/pc158-9.png"><img src="http://i.iinfo.cz/images/311/pc158-9-prev.png" width="275" height="270" alt="&#160;" /></a>
<p><i>Obrázek 9: Schéma systému patøícího do kategorie MISD.</i></p>

<p>Zdaleka nejvìt¹í úroveò paralelismu a tím i nejvy¹¹í teoretický výpoèetní
výkon nabízí systémy spadající do kategorie <strong>MIMD</strong>.
V&nbsp;procesoru nebo procesorovém poli je paralelnì zpracováváno vìt¹í
mno¾ství dat a to nezávisle na sobì (vìt¹inou asynchronnì). V&nbsp;minulosti se
tato architektura pou¾ívala velmi èasto napøíklad u nìkterých typù
superpoèítaèù (zde byly procesory spojeny napøíklad sítí s&nbsp;topologií
toroidu, hyperkrychle èi &bdquo;tlustého&ldquo; binárního stromu), dnes se této
úrovnì paralelismu dosahuje i na bì¾ných desktopových procesorech s&nbsp;více
jádry (i kdy¾ zde existuje principiální omezení poètu jader). Problémem je, ¾e
opravdu masivní paralelismus s&nbsp;nìkolika desítkami, stovkami èi tisíci
procesory vy¾aduje i jiný pøístup k&nbsp;programování a pou¾ití
specializovaných jazykù, napøíklad &bdquo;paralelního&ldquo; LISPu
s&nbsp;v¹eøíkajícím názvem <strong>*Lisp</strong>. Pravdìpodobnì nejzajímavìj¹í
technologií pou¾ívající <strong>MIMD</strong>, jsou slavné stroje <i>Connection
Machine</i>, zejména CM-5 vytvoøená z&nbsp;RISCových procesorù SPARC
(z&nbsp;pohledu CM jsou moderní dvoujádrové a¾ osmijádrové mikroprocesory pouhé
hraèky, proto¾e v&nbsp;CM bylo mo¾né souèasnì pou¾ívat a¾ 65536 procesorù :-).
Mezi systémy <strong>MIMD</strong> patøí i poèítaèe a akcelerátory vyu¾ívající
takzvané <i>transputery</i>, o nich¾ se je¹tì zmíníme.</p>

<a href="http://i.iinfo.cz/images/311/pc158-10.png"><img src="http://i.iinfo.cz/images/311/pc158-10-prev.png" width="222" height="270" alt="&#160;" /></a>
<p><i>Obrázek 10: Schéma systému patøícího do kategorie MIMD.</i></p>



<p><a name="k06"></a></p>
<h2>6. Vektorové operace jako dal¹í zpùsob dosa¾ení paralelismu v&nbsp;procesorech</h2>

<p>U mikroprocesorù s&nbsp;instrukèní sadou <i>VLIW</i> popsaných minule se
vyu¾ívá explicitnì vyjádøený paralelismus, kdy je pøímo z&nbsp;pozice operací
ulo¾ených v&nbsp;takzvaných slotech v&nbsp;instrukèním slovì zøejmé,
s&nbsp;kterými operandy a v&nbsp;kterém modulu (ALU, FPU, jednotce skokù...) se
operace skuteènì provede. To sice mù¾e být pro nìkteré aplikace pomìrnì výhodné
(samozøejmì za pøedpokladu, ¾e je pou¾it kvalitní pøekladaè), ov¹em nejvìt¹í
problém instrukèní sady <i>VLIW</i> spoèívá v&nbsp;tom, ¾e instrukèní slova
jsou skuteènì velmi ¹iroká a ne v¾dy je mo¾né obsadit v¹echny sloty,
z&nbsp;nich¾ se instrukèní slovo skládá. Konstruktéøi procesorù tedy hledali
dal¹í cesty, jak dosáhnout paralelního provádìní výpoètù. Kromì ji¾ minule a
pøedminule zmínìné technologie <i>superskalárních procesorù</i>, v&nbsp;nich¾
se o paralelní provádìní instrukcí musí sna¾it samotný hardware a nikoli
pøekladaè, se konstruktéøi nìkterých typù procesorù vrátili k&nbsp;pomìrnì
staré my¹lence &ndash; k&nbsp;<i>vektorovým operacím</i>.</p>

<img src="http://i.iinfo.cz/images/311/pc158-11.jpg" width="419" height="415" alt="&#160;" />
<p><i>Obrázek 11: Transputer firmy INMOS, který byl pou¾it v&nbsp;mnoha
systémech z&nbsp;kategorie MIMD.</i></p>

<p>Princip èinnosti <i>vektorových operací</i> je v&nbsp;základní podobì
vlastnì velmi jednoduchý. Zatímco u skalárních procesorù se ka¾dá instrukce
provádí s&nbsp;jedním èi dvìma operandy (pøíkladem mù¾e být instrukce
<strong>ADD R1,R2</strong>), je vektorová operace provádìna s&nbsp;obsahem
vektorových registrù, tj.&nbsp;registrù urèených pro ulo¾ení a zpracování
nìkolika hodnot stejného typu. Pøíkladem mohou být operace, které lze najít
v&nbsp;instrukèní sadì <strong>SSE2</strong> vyu¾ívané i v&nbsp;moderních
mikroprocesorech øady <i>x86</i>. Tyto operace pracují (v&nbsp;závislosti na
pou¾ité instrukci) buï s&nbsp;dvojicí 64bitových slov (mù¾e se jednat o celá
èísla èi o hodnoty s&nbsp;plovoucí øádovou èárkou), se ètveøicí 32bitových
slov, osmicí slov ¹estnáctibitových nebo dokonce se ¹estnácti osmibitovými
hodnotami. V&nbsp;praxi to tedy znamená, ¾e napøíklad pøi zpracování obrazu èi
videa je mo¾né provést souèasné maskování èi zmìnu hodnoty ¹estnácti barvových
slo¾ek RGB, pøi práci s&nbsp;audio signálem souèasnì zpracovat osm
¹estnáctibitových vzorkù (<i>samplù</i>), vynásobit dvouslo¾kový vektor
s&nbsp;FP èísly atd. Navazující instrukèní sady <strong>SSE3</strong> a
<strong>SSE4</strong> obsahují dal¹í instrukce pou¾ívané napøíklad pøi
digitálním zpracování signálu, výpoètu skalárního souèinu atd.</p>

<a href="http://i.iinfo.cz/images/311/pc158-12.png"><img src="http://i.iinfo.cz/images/311/pc158-12-prev.png" width="370" height="246" alt="&#160;" /></a>
<p><i>Obrázek 12: Schéma moderního mikroprocesoru (Intel Prescott)
s&nbsp;podporou vektorových instrukcí MMX, SSE, SSE2 a SSE3.</i></p>



<p><a name="k07"></a></p>
<h2>7. Vyu¾ití vektorových operací v&nbsp;minulosti</h2>

<p>Vektorové instrukce zpracovávané ve vektorových aritmeticko-logických
jednotkách nejsou ¾ádnou technologickou novinkou, která se na svìtì objevila a¾
spoleènì s&nbsp;instrukèními sadami <i>MMX</i>, <i>SSE</i> èi <i>SSE2</i>. Je
tomu právì naopak, proto¾e vektorové operace (popø.&nbsp;dokonce operace
maticové) zaèaly být pou¾ívány ji¾ na konci ¹edesátých let minulého století
v&nbsp;nìkterých typech superpoèítaèù. Pou¾ití tìchto typù instrukcí
v&nbsp;superpoèítaèích vydr¾elo a¾ do souèasnosti, ov¹em pravdìpodobnì
nejznámìj¹í jsou vektorové výpoèetní jednotky pou¾ité v&nbsp;superpoèítaèích
<i>Cray</i>, proto¾e ji¾ první generace tìchto strojù obsahovaly kromì
&bdquo;klasických&ldquo; registrù uchovávajících skalární hodnoty i takzvané
vektorové registry.</p>

<img src="http://i.iinfo.cz/images/625/37cray-a-1.jpg" width="350" height="467" alt=" " />
<p><i>Obrázek 13: Celkový pohled na superpoèítaè Cray-1 s&nbsp;podporou vektorových operací.</i></p>

<p>V&nbsp;ka¾dé funkèní jednotce (jich¾ mohlo být nainstalováno i nìkolik
desítek) bylo pou¾ito osm registrù <strong>V</strong>, pøièem¾ ka¾dý registr
obsahoval ¹edesát ètyøi 64bitových hodnot, tj.&nbsp;jednalo se o 64slo¾kový
vektor. Ji¾ z&nbsp;tohoto popisu je zøejmé, ¾e moderní mikroprocesory ve
skuteènosti nedosahují takového stupnì datového paralelismu, jako 30 let staré
konstrukce superpoèítaèù. Registry první generace superpoèítaèù
<i>Cray</i>:</p>

<table>
<tr><th>Oznaèení</th><th>Poèet registrù</th><th>©íøka</th><th>Poznámka</th></tr>
<tr><td>V</td><td> 8</td><td>64&times;64 bitù</td><td>ka¾dý registr je ve skuteènosti 64slo¾kovým vektorem</td></tr>
<tr><td>T</td><td>64</td><td>64 bitù</td><td>&nbsp;</td></tr>
<tr><td>S</td><td> 8</td><td>64 bitù</td><td>sada registrù pro bì¾né skalární operace</td></tr>
<tr><td>B</td><td>64</td><td>32 bitù</td><td>&nbsp;</td></tr>
<tr><td>A</td><td> 8</td><td>32 bitù</td><td>&nbsp;</td></tr>
<tr><td>I</td><td> 4</td><td>32&times;64-bitová slova</td><td>té¾ se zpracovávají jako 128&times;16-bitová slova</td></tr>
</table>

<img src="http://i.iinfo.cz/images/625/37cray-a-7.jpg" width="406" height="540" alt=" " />
<p><i>Obrázek 14: Poèítaè Cray Y-MP.</i></p>



<p><a name="k08"></a></p>
<h2>8. Vektorové instrukce v&nbsp;soudobých typech mikroprocesorù</h2>

<p>Jak jsme se ji¾ nìkolikrát zmínili v&nbsp;pøedchozích odstavcích, jsou
v&nbsp;soudobých typech mikroprocesorù implementovány i nìkteré vektorové
instrukce (popravdì øeèeno ji¾ celkový poèet vektorových instrukcí
pravdìpodobnì pøekroèil poèet instrukcí skalárních :-). Pokud prozatím
zùstaneme u platformy <i>x86</i>, tak historicky první instrukèní sadou
(pøesnìji øeèeno doplnìním pùvodní instrukèní sady) s&nbsp;podporou vektorových
operací byla sada instrukcí <strong>MMX</strong>, s&nbsp;ní¾ pøi¹la firma
Intel. Tato sada sice umo¾òovala provádìní vektorových operací, ale mìla celou
øadu omezení, pøedev¹ím nízký poèet &bdquo;vektorových&ldquo; registrù, které
navíc mìly malou bitovou ¹íøku a z&nbsp;toho vycházející nízký poèet prvkù ve
vektorech atd. Nevýhodné takté¾ bylo, ¾e se pro instrukce <strong>MMX</strong>
pou¾ívaly registry urèené pùvodnì pro práci s&nbsp;matematickým koprocesorem
(FPU), tak¾e souèasné provádìní FP operací a MMX operací bylo minimálnì
slo¾ité. Ov¹em pomìrnì brzy po uvedení sady <strong>MMX</strong> se objevila
konkurenèní instrukèní sada <strong>3Dnow!</strong> firmy AMD, která byla
následovaná ji¾ zmínìnými sadami <strong>SSE</strong> a¾ <strong>SSE5</strong>.
Podrobnìj¹í informace o v¹ech tìchto instrukèních sadách si øekneme
v&nbsp;navazující èásti tohoto seriálu.</p>

<img src="http://i.iinfo.cz/images/311/pc158-13.png" width="200" height="150" alt="&#160;" />
<p><i>Obrázek 15: Mikroprocesor AMD K6-2 implementující mj.&nbsp;i instrukèní
sadu 3Dnow!</i></p>



<p><a name="k09"></a></p>
<h2>9. Odkazy na Internetu</h2>

<ol>

<li>Great Microprocessors of the Past and Present: Motorola 88000, Late but elegant (mid 1988) . . . .<br />
<a href="http://www.unixhub.com/docs/misc/cpu.html#88000">http://www.unixhub.com/docs/misc/cpu.html#88000</a>
</li>

<li>badabada.org (rozcestník s&nbsp;informacemi èipech Motorola 88000)<br />
<a href="http://badabada.org/index.html">http://badabada.org/index.html</a>
</li>

<li>Motorola 88000 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Motorola_88000">http://en.wikipedia.org/wiki/Motorola_88000</a>
</li>

<li>Motorola MC88100 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/MC88100">http://en.wikipedia.org/wiki/MC88100</a>
</li>

<li>Motorola MC88110 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/MC88110">http://en.wikipedia.org/wiki/MC88110</a>
</li>

<li>AMD Am29000 microprocessor family<br />
<a href="http://www.cpu-world.com/CPUs/29000/">http://www.cpu-world.com/CPUs/29000/</a>
</li>

<li>AMD 29k (Streamlined Instruction Processor) ID Guide<br />
<a href="http://www.cpushack.com/Am29k.html">http://www.cpushack.com/Am29k.html</a>
</li>

<li>AMD Am29000 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/AMD_Am29000">http://en.wikipedia.org/wiki/AMD_Am29000</a>
</li>

<li>AMD K5 ("K5" / "5k86")<br />
<a href="http://www.pcguide.com/ref/cpu/fam/g5K5-c.html">http://www.pcguide.com/ref/cpu/fam/g5K5-c.html</a>
</li>

<li>Sixth Generation Processors<br />
<a href="http://www.pcguide.com/ref/cpu/fam/g6.htm">http://www.pcguide.com/ref/cpu/fam/g6.htm</a>
</li>

<li>Great Microprocessors of the Past and Present<br />
<a href="http://www.cpushack.com/CPU/cpu1.html">http://www.cpushack.com/CPU/cpu1.html</a>
</li>

<li>Philip Koopman: Stack Computers: the new wave<br />
<a href="http://www.ece.cmu.edu/~koopman/stack_computers/contents.html">http://www.ece.cmu.edu/~koopman/stack_computers/contents.html</a>
</li>

<li>Hewlett Packard PA-8800 RISC (LOSTCIRCUITS)<br />
<a href="http://www.lostcircuits.com/mambo//index.php?option=com_content&amp;task=view&amp;id=42&amp;Itemid=42">http://www.lostcircuits.com/mambo//index.php?option=com_content&amp;task=view&amp;id=42&amp;Itemid=42</a>
</li>

<li>PA-RISC 1.1 Architecture and Instruction Set Reference Manual<br />
<a href="http://h21007.www2.hp.com/portal/download/files/unprot/parisc/pa1-1/acd.pdf">http://h21007.www2.hp.com/portal/download/files/unprot/parisc/pa1-1/acd.pdf</a>
</li>

<li>PA-RISC (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/PA-RISC">http://en.wikipedia.org/wiki/PA-RISC</a>
</li>

<li>The Great CPU List: Part VI: Hewlett-Packard PA-RISC, a conservative RISC (Oct 1986)<br />
<a href="http://jbayko.sasktelwebsite.net/cpu4.html">http://jbayko.sasktelwebsite.net/cpu4.html</a>
</li>

<li>HP 9000/500 FOCUS<br />
<a href="http://www.openpa.net/systems/hp-9000_520.html">http://www.openpa.net/systems/hp-9000_520.html</a>
</li>

<li>HP FOCUS Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/HP_FOCUS">http://en.wikipedia.org/wiki/HP_FOCUS</a>
</li>

<li>HP 3000 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/HP_3000">http://en.wikipedia.org/wiki/HP_3000</a>
</li>

<li>The SPARC Architecture Manual Version 8 (manuál v&nbsp;PDF formátu)<br />
<a href="http://www.sparc.org/standards/V8.pdf">http://www.sparc.org/standards/V8.pdf</a>
</li>

<li>The SPARC Architecture Manual Version 9 (manuál v&nbsp;PDF formátu)<br />
<a href="http://developers.sun.com/solaris/articles/sparcv9.pdf">http://developers.sun.com/solaris/articles/sparcv9.pdf</a>
</li>

<li>SPARC Pipelining<br />
<a href="http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/pipelining.html">http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/pipelining.html</a>
</li>

<li>SPARC Instruction<br />
<a href="http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/inst_set.html">http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/inst_set.html</a>
</li>

<li>SPARC Instruction Set<br />
<a href="http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/inst_set.html">http://www.academic.marist.edu/~jzbv/architecture/Projects/S2002/SPARC/inst_set.html</a>
</li>

<li>MIPS Architecture Overview<br />
<a href="http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/mips.html">http://tams-www.informatik.uni-hamburg.de/applets/hades/webdemos/mips.html</a>
</li>

<li>MIPS Technologies R3000<br />
<a href="http://www.cpu-world.com/CPUs/R3000/">http://www.cpu-world.com/CPUs/R3000/</a>
</li>

<li>The MIPS Register Usage Conventions<br />
<a href="http://pages.cs.wisc.edu/~cs354-2/beyond354/conventions.html">http://pages.cs.wisc.edu/~cs354-2/beyond354/conventions.html</a>
</li>

<li>C.E. Sequin and D.A.Patterson: Design and Implementation of RISC I<br />
<a href="http://www.eecs.berkeley.edu/Pubs/TechRpts/1982/CSD-82-106.pdf">http://www.eecs.berkeley.edu/Pubs/TechRpts/1982/CSD-82-106.pdf</a>
</li>

<li>Berkeley RISC<br />
<a href="http://en.wikipedia.org/wiki/Berkeley_RISC">http://en.wikipedia.org/wiki/Berkeley_RISC</a>
</li>

<li>Great moments in microprocessor history<br />
<a href="http://www.ibm.com/developerworks/library/pa-microhist.html">http://www.ibm.com/developerworks/library/pa-microhist.html</a>
</li>

<li>Microprogram-Based Processors<br />
<a href="http://research.microsoft.com/en-us/um/people/gbell/Computer_Structures_Principles_and_Examples/csp0167.htm">http://research.microsoft.com/en-us/um/people/gbell/Computer_Structures_Principles_and_Examples/csp0167.htm</a>
</li>

<li>A Brief History of Microprogramming<br />
<a href="http://www.cs.clemson.edu/~mark/uprog.html">http://www.cs.clemson.edu/~mark/uprog.html</a>
</li>

<li>What is RISC?<br />
<a href="http://www-cs-faculty.stanford.edu/~eroberts/courses/soco/projects/2000-01/risc/whatis/">http://www-cs-faculty.stanford.edu/~eroberts/courses/soco/projects/2000-01/risc/whatis/</a>
</li>

<li>RISC vs. CISC<br />
<a href="http://www-cs-faculty.stanford.edu/~eroberts/courses/soco/projects/2000-01/risc/risccisc/">http://www-cs-faculty.stanford.edu/~eroberts/courses/soco/projects/2000-01/risc/risccisc/</a>
</li>

<li>RISC and CISC definitions:<br />
<a href="http://www.cpushack.com/CPU/cpuAppendA.html">http://www.cpushack.com/CPU/cpuAppendA.html</a>
</li>

<li>The Evolution of RISC<br />
<a href="http://www.ibm.com/developerworks/library/pa-microhist.html#sidebar1">http://www.ibm.com/developerworks/library/pa-microhist.html#sidebar1</a>
</li>

<li>SPARC Processor Family Photo<br />
<a href="http://thenetworkisthecomputer.com/site/?p=243">http://thenetworkisthecomputer.com/site/?p=243</a>
</li>

<li>SPARC: Decades of Continuous Technical Innovation<br />
<a href="http://blogs.oracle.com/ontherecord/entry/sparc_decades_of_continuous_technical">http://blogs.oracle.com/ontherecord/entry/sparc_decades_of_continuous_technical</a>
</li>

<li>The SPARC processors<br />
<a href="http://www.top500.org/2007_overview_recent_supercomputers/sparc_processors">http://www.top500.org/2007_overview_recent_supercomputers/sparc_processors</a>
</li>

<li>Maurice V. Wilkes Home Page<br />
<a href="http://www.cl.cam.ac.uk/archive/mvw1/">http://www.cl.cam.ac.uk/archive/mvw1/</a>
</li>

<li>Papers by M. V. Wilkes (dùle¾itá je pøedev¹ím jeho práce èíslo 35)<br />
<a href="http://www.cl.cam.ac.uk/archive/mvw1/list-of-papers.txt">http://www.cl.cam.ac.uk/archive/mvw1/list-of-papers.txt</a>
</li>

<li>Microprogram Memory<br />
<a href="http://free-books-online.org/computers/advanced-computer-architecture/microprogram-memory/">http://free-books-online.org/computers/advanced-computer-architecture/microprogram-memory/</a>
</li>

<li>First Draft of a report on the EDVAC<br />
<a href="http://qss.stanford.edu/~godfrey/vonNeumann/vnedvac.pdf">http://qss.stanford.edu/~godfrey/vonNeumann/vnedvac.pdf</a>
</li>

<li>Introduction to Microcontrollers<br />
<a href="http://www.pic24micro.com/cisc_vs_risc.html">http://www.pic24micro.com/cisc_vs_risc.html</a>
</li>

<li>Reduced instruction set computing (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Reduced_instruction_set_computer">http://en.wikipedia.org/wiki/Reduced_instruction_set_computer</a>
</li>

<li>MIPS architecture (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/MIPS_architecture">http://en.wikipedia.org/wiki/MIPS_architecture</a>
</li>

<li>Very long instruction word (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Very_long_instruction_word">http://en.wikipedia.org/wiki/Very_long_instruction_word</a>
</li>

<li>Classic RISC pipeline (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Classic_RISC_pipeline">http://en.wikipedia.org/wiki/Classic_RISC_pipeline</a>
</li>

<li>R2000 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R2000_(microprocessor)">http://en.wikipedia.org/wiki/R2000_(microprocessor)</a>
</li>

<li>R3000 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R3000">http://en.wikipedia.org/wiki/R3000</a>
</li>

<li>R4400 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R4400">http://en.wikipedia.org/wiki/R4400</a>
</li>

<li>R8000 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R8000">http://en.wikipedia.org/wiki/R8000</a>
</li>

<li>R10000 Microprocessor (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/R10000">http://en.wikipedia.org/wiki/R10000</a>
</li>

<li>SPARC (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Sparc">http://en.wikipedia.org/wiki/Sparc</a>
</li>

<li>SPARC Tagged Data &ndash; otázka<br />
<a href="http://compilers.iecc.com/comparch/article/91-04-079">http://compilers.iecc.com/comparch/article/91-04-079</a>
</li>

<li>SPARC Tagged Data &ndash; odpovìï #1<br />
<a href="http://compilers.iecc.com/comparch/article/91-04-082">http://compilers.iecc.com/comparch/article/91-04-082</a>
</li>

<li>SPARC Tagged Data &ndash; odpovìï #2<br />
<a href="http://compilers.iecc.com/comparch/article/91-04-088">http://compilers.iecc.com/comparch/article/91-04-088</a>
</li>

<li>CPU design (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/CPU_design">http://en.wikipedia.org/wiki/CPU_design</a>
</li>

<li>Control unit (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Control_unit">http://en.wikipedia.org/wiki/Control_unit</a>
</li>

<li>Microcode (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Microcode">http://en.wikipedia.org/wiki/Microcode</a>
</li>

<li>Microsequencer (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Microsequencer">http://en.wikipedia.org/wiki/Microsequencer</a>
</li>

<li>Maurice Wilkes (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Maurice_Wilkes">http://en.wikipedia.org/wiki/Maurice_Wilkes</a>
</li>

<li>Micro-operation (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Micro-operation">http://en.wikipedia.org/wiki/Micro-operation</a>
</li>

<li>b16 stack processor<br />
<a href="http://www.jwdt.com/~paysan/b16.html">http://www.jwdt.com/~paysan/b16.html</a>
</li>

<li>Color Forth (Chuck Moore home page)<br />
<a href="http://www.colorforth.com/">http://www.colorforth.com/</a>
</li>

<li>colorForth Instructions<br />
<a href="http://www.colorforth.com/inst.htm">http://www.colorforth.com/inst.htm</a>
</li>

<li>SEAforth 40C18<br />
<a href="http://www.intellasys.net/index.php?option=com_content&task=view&id=60&Itemid=75">http://www.intellasys.net/index.php?option=com_content&task=view&id=60&Itemid=75</a>
</li>

<li>Bit slicing<br />
<a href="http://en.wikipedia.org/wiki/Bit_slicing">http://en.wikipedia.org/wiki/Bit_slicing</a>
</li>

<li>Bitslice DES<br />
<a href="http://www.darkside.com.au/bitslice/">http://www.darkside.com.au/bitslice/</a>
</li>

<li>Great Microprocessors of the Past and Present: Part VII: Advanced Micro Devices Am2901, a few bits at a time ...<br />
<a href="http://www.cpushack.com/CPU/cpu1.html#Sec1Part7">http://www.cpushack.com/CPU/cpu1.html#Sec1Part7</a>
</li>

<li>Cray History<br />
<a href="http://www.cray.com/About/History.aspx?404;http://www.cray.com:80/about_cray/history.html">http://www.cray.com/About/History.aspx?404;http://www.cray.com:80/about_cray/history.html</a>
</li>

<li>Cray Historical Timeline<br />
<a href="http://www.cray.com/Assets/PDF/about/CrayTimeline.pdf">http://www.cray.com/Assets/PDF/about/CrayTimeline.pdf</a>
</li>

<li>Seymour Cray Biography<br />
<a href="http://www.cray.com/Assets/PDF/about/SeymourCray.pdf">http://www.cray.com/Assets/PDF/about/SeymourCray.pdf</a>
</li>

<li>Company: Cray Research, Inc. (Computer History)<br />
<a href="http://www.computerhistory.org/brochures/companies.php?alpha=a-c&amp;company=com-42b9d5d68b216">http://www.computerhistory.org/brochures/companies.php?alpha=a-c&amp;company=com-42b9d5d68b216</a>
</li>

<li>Cray Wiki<br />
<a href="http://www.craywiki.com/index.php?title=Main_Page">http://www.craywiki.com/index.php?title=Main_Page</a>
</li>

<li>Seymour Cray<br />
<a href="http://www.craywiki.com/index.php?title=Seymour_Cray">http://www.craywiki.com/index.php?title=Seymour_Cray</a>
</li>

<li>Cray (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Cray">http://en.wikipedia.org/wiki/Cray</a>
</li>

<li>Cray-1 (Cray Wiki)<br />
<a href="http://www.craywiki.com/index.php?title=Cray_1S">http://www.craywiki.com/index.php?title=Cray_1S</a>
</li>

<li>Cray-1 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Cray-1">http://en.wikipedia.org/wiki/Cray-1</a>
</li>

<li>Cray X-MP (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Cray_X-MP">http://en.wikipedia.org/wiki/Cray_X-MP</a>
</li>

<li>Cray-2 (Wikipedia)<br />
<a href="http://en.wikipedia.org/wiki/Cray-2">http://en.wikipedia.org/wiki/Cray-2</a>
</li>

<li>What Limits Forecast Accuracy?<br />
<a href="http://weather.mailasail.com/Franks-Weather/Forecast-Accuracy-Limitations">http://weather.mailasail.com/Franks-Weather/Forecast-Accuracy-Limitations</a>
</li>

<li>Remembering the Cray-1<br />
<a href="http://www.theregister.co.uk/2008/01/05/tob_cray1/">http://www.theregister.co.uk/2008/01/05/tob_cray1/</a>
</li>

<li>Cray Supercomputer FAQ and other documents<br />
<a href="http://www.spikynorman.dsl.pipex.com/CrayWWWStuff/index.html">http://www.spikynorman.dsl.pipex.com/CrayWWWStuff/index.html</a>
</li>

<li>Cray Research and Cray computers FAQ Part 1<br />
<a href="http://www.spikynorman.dsl.pipex.com/CrayWWWStuff/Cfaqp1.html#TOC">http://www.spikynorman.dsl.pipex.com/CrayWWWStuff/Cfaqp1.html#TOC</a>
</li>

<li>Cray Research and Cray computers FAQ Part 2<br />
<a href="http://www.spikynorman.dsl.pipex.com/CrayWWWStuff/Cfaqp2.html#TOC1">http://www.spikynorman.dsl.pipex.com/CrayWWWStuff/Cfaqp2.html#TOC1</a>
</li>

<li>Cray Research and Cray computers FAQ Part 3<br />
<a href="http://www.spikynorman.dsl.pipex.com/CrayWWWStuff/Cfaqp3.html#TOC1">http://www.spikynorman.dsl.pipex.com/CrayWWWStuff/Cfaqp3.html#TOC1</a>
</li>

<li>Cray Research and Cray computers FAQ Part 4<br />
<a href="http://www.spikynorman.dsl.pipex.com/CrayWWWStuff/Cfaqp4.html#TOC1">http://www.spikynorman.dsl.pipex.com/CrayWWWStuff/Cfaqp4.html#TOC1</a>
</li>

<li>Cray Research and Cray computers FAQ Part 5<br />
<a href="http://www.spikynorman.dsl.pipex.com/CrayWWWStuff/Cfaqp5.html#TOC1">http://www.spikynorman.dsl.pipex.com/CrayWWWStuff/Cfaqp5.html#TOC1</a>
</li>

<li>The making of a CRAY-3<br />
<a href="http://www.cisl.ucar.edu/docs/SCD_Newsletter/News_summer93/04e.cray3.html">http://www.cisl.ucar.edu/docs/SCD_Newsletter/News_summer93/04e.cray3.html</a>
</li>

<li>Computer Speed Claims 1980 to 1996<br />
<a href="http://homepage.virgin.net/roy.longbottom/mips.htm">http://homepage.virgin.net/roy.longbottom/mips.htm</a>
</li>

</ol>



<p></p><p></p>
<p><small>Autor: <a href="http://www.fit.vutbr.cz/~tisnovpa">Pavel Ti¹novský</a> &nbsp; 2011</small></p>
</body>
</html>

